Godzil 1d928e7091 Merge branch 'udev' into develop 10 年 前
..
ipcore_dir f0a2e85c65 FPGA: updated project files 12 年 前
address.v e33b2b2bc7 FPGA: simple SNES address input filtering 12 年 前
cx4.v 60d7a08117 FPGA: Adjust Cx4 timing to new master clock rate 12 年 前
dac.v 1a52da6272 FPGA: Adjust DAC I²S signal timing 12 年 前
dcm.v e57c4aa450 FPGA/cx4: initial commit 12 年 前
main.ucf d47858083a FPGA/Cx4: update user constraints for changed system clock 12 年 前
main.v 1d928e7091 Merge branch 'udev' into develop 10 年 前
msu.v 9253cc45b0 FPGA: implement MSU1 "audio error" status bit 12 年 前
sd2snes_cx4.xise 2a1ef40796 FPGA/cx4: adjust Cx4 CPU timing 12 年 前
sd_dma.v effa2a6972 FPGA/SDDMA: fix clock glitch, adjust RAM write timings 12 年 前
spi.v 968c347986 FPGA/SPI: detect end of byte via MSB toggle instead of constant compare of async input 12 年 前