ezGPIO_fullMux_ctrl_macro.h 4.4 MB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422423424425426427428429430431432433434435436437438439440441442443444445446447448449450451452453454455456457458459460461462463464465466467468469470471472473474475476477478479480481482483484485486487488489490491492493494495496497498499500501502503504505506507508509510511512513514515516517518519520521522523524525526527528529530531532533534535536537538539540541542543544545546547548549550551552553554555556557558559560561562563564565566567568569570571572573574575576577578579580581582583584585586587588589590591592593594595596597598599600601602603604605606607608609610611612613614615616617618619620621622623624625626627628629630631632633634635636637638639640641642643644645646647648649650651652653654655656657658659660661662663664665666667668669670671672673674675676677678679680681682683684685686687688689690691692693694695696697698699700701702703704705706707708709710711712713714715716717718719720721722723724725726727728729730731732733734735736737738739740741742743744745746747748749750751752753754755756757758759760761762763764765766767768769770771772773774775776777778779780781782783784785786787788789790791792793794795796797798799800801802803804805806807808809810811812813814815816817818819820821822823824825826827828829830831832833834835836837838839840841842843844845846847848849850851852853854855856857858859860861862863864865866867868869870871872873874875876877878879880881882883884885886887888889890891892893894895896897898899900901902903904905906907908909910911912913914915916917918919920921922923924925926927928929930931932933934935936937938939940941942943944945946947948949950951952953954955956957958959960961962963964965966967968969970971972973974975976977978979980981982983984985986987988989990991992993994995996997998999100010011002100310041005100610071008100910101011101210131014101510161017101810191020102110221023102410251026102710281029103010311032103310341035103610371038103910401041104210431044104510461047104810491050105110521053105410551056105710581059106010611062106310641065106610671068106910701071107210731074107510761077107810791080108110821083108410851086108710881089109010911092109310941095109610971098109911001101110211031104110511061107110811091110111111121113111411151116111711181119112011211122112311241125112611271128112911301131113211331134113511361137113811391140114111421143114411451146114711481149115011511152115311541155115611571158115911601161116211631164116511661167116811691170117111721173117411751176117711781179118011811182118311841185118611871188118911901191119211931194119511961197119811991200120112021203120412051206120712081209121012111212121312141215121612171218121912201221122212231224122512261227122812291230123112321233123412351236123712381239124012411242124312441245124612471248124912501251125212531254125512561257125812591260126112621263126412651266126712681269127012711272127312741275127612771278127912801281128212831284128512861287128812891290129112921293129412951296129712981299130013011302130313041305130613071308130913101311131213131314131513161317131813191320132113221323132413251326132713281329133013311332133313341335133613371338133913401341134213431344134513461347134813491350135113521353135413551356135713581359136013611362136313641365136613671368136913701371137213731374137513761377137813791380138113821383138413851386138713881389139013911392139313941395139613971398139914001401140214031404140514061407140814091410141114121413141414151416141714181419142014211422142314241425142614271428142914301431143214331434143514361437143814391440144114421443144414451446144714481449145014511452145314541455145614571458145914601461146214631464146514661467146814691470147114721473147414751476147714781479148014811482148314841485148614871488148914901491149214931494149514961497149814991500150115021503150415051506150715081509151015111512151315141515151615171518151915201521152215231524152515261527152815291530153115321533153415351536153715381539154015411542154315441545154615471548154915501551155215531554155515561557155815591560156115621563156415651566156715681569157015711572157315741575157615771578157915801581158215831584158515861587158815891590159115921593159415951596159715981599160016011602160316041605160616071608160916101611161216131614161516161617161816191620162116221623162416251626162716281629163016311632163316341635163616371638163916401641164216431644164516461647164816491650165116521653165416551656165716581659166016611662166316641665166616671668166916701671167216731674167516761677167816791680168116821683168416851686168716881689169016911692169316941695169616971698169917001701170217031704170517061707170817091710171117121713171417151716171717181719172017211722172317241725172617271728172917301731173217331734173517361737173817391740174117421743174417451746174717481749175017511752175317541755175617571758175917601761176217631764176517661767176817691770177117721773177417751776177717781779178017811782178317841785178617871788178917901791179217931794179517961797179817991800180118021803180418051806180718081809181018111812181318141815181618171818181918201821182218231824182518261827182818291830183118321833183418351836183718381839184018411842184318441845184618471848184918501851185218531854185518561857185818591860186118621863186418651866186718681869187018711872187318741875187618771878187918801881188218831884188518861887188818891890189118921893189418951896189718981899190019011902190319041905190619071908190919101911191219131914191519161917191819191920192119221923192419251926192719281929193019311932193319341935193619371938193919401941194219431944194519461947194819491950195119521953195419551956195719581959196019611962196319641965196619671968196919701971197219731974197519761977197819791980198119821983198419851986198719881989199019911992199319941995199619971998199920002001200220032004200520062007200820092010201120122013201420152016201720182019202020212022202320242025202620272028202920302031203220332034203520362037203820392040204120422043204420452046204720482049205020512052205320542055205620572058205920602061206220632064206520662067206820692070207120722073207420752076207720782079208020812082208320842085208620872088208920902091209220932094209520962097209820992100210121022103210421052106210721082109211021112112211321142115211621172118211921202121212221232124212521262127212821292130213121322133213421352136213721382139214021412142214321442145214621472148214921502151215221532154215521562157215821592160216121622163216421652166216721682169217021712172217321742175217621772178217921802181218221832184218521862187218821892190219121922193219421952196219721982199220022012202220322042205220622072208220922102211221222132214221522162217221822192220222122222223222422252226222722282229223022312232223322342235223622372238223922402241224222432244224522462247224822492250225122522253225422552256225722582259226022612262226322642265226622672268226922702271227222732274227522762277227822792280228122822283228422852286228722882289229022912292229322942295229622972298229923002301230223032304230523062307230823092310231123122313231423152316231723182319232023212322232323242325232623272328232923302331233223332334233523362337233823392340234123422343234423452346234723482349235023512352235323542355235623572358235923602361236223632364236523662367236823692370237123722373237423752376237723782379238023812382238323842385238623872388238923902391239223932394239523962397239823992400240124022403240424052406240724082409241024112412241324142415241624172418241924202421242224232424242524262427242824292430243124322433243424352436243724382439244024412442244324442445244624472448244924502451245224532454245524562457245824592460246124622463246424652466246724682469247024712472247324742475247624772478247924802481248224832484248524862487248824892490249124922493249424952496249724982499250025012502250325042505250625072508250925102511251225132514251525162517251825192520252125222523252425252526252725282529253025312532253325342535253625372538253925402541254225432544254525462547254825492550255125522553255425552556255725582559256025612562256325642565256625672568256925702571257225732574257525762577257825792580258125822583258425852586258725882589259025912592259325942595259625972598259926002601260226032604260526062607260826092610261126122613261426152616261726182619262026212622262326242625262626272628262926302631263226332634263526362637263826392640264126422643264426452646264726482649265026512652265326542655265626572658265926602661266226632664266526662667266826692670267126722673267426752676267726782679268026812682268326842685268626872688268926902691269226932694269526962697269826992700270127022703270427052706270727082709271027112712271327142715271627172718271927202721272227232724272527262727272827292730273127322733273427352736273727382739274027412742274327442745274627472748274927502751275227532754275527562757275827592760276127622763276427652766276727682769277027712772277327742775277627772778277927802781278227832784278527862787278827892790279127922793279427952796279727982799280028012802280328042805280628072808280928102811281228132814281528162817281828192820282128222823282428252826282728282829283028312832283328342835283628372838283928402841284228432844284528462847284828492850285128522853285428552856285728582859286028612862286328642865286628672868286928702871287228732874287528762877287828792880288128822883288428852886288728882889289028912892289328942895289628972898289929002901290229032904290529062907290829092910291129122913291429152916291729182919292029212922292329242925292629272928292929302931293229332934293529362937293829392940294129422943294429452946294729482949295029512952295329542955295629572958295929602961296229632964296529662967296829692970297129722973297429752976297729782979298029812982298329842985298629872988298929902991299229932994299529962997299829993000300130023003300430053006300730083009301030113012301330143015301630173018301930203021302230233024302530263027302830293030303130323033303430353036303730383039304030413042304330443045304630473048304930503051305230533054305530563057305830593060306130623063306430653066306730683069307030713072307330743075307630773078307930803081308230833084308530863087308830893090309130923093309430953096309730983099310031013102310331043105310631073108310931103111311231133114311531163117311831193120312131223123312431253126312731283129313031313132313331343135313631373138313931403141314231433144314531463147314831493150315131523153315431553156315731583159316031613162316331643165316631673168316931703171317231733174317531763177317831793180318131823183318431853186318731883189319031913192319331943195319631973198319932003201320232033204320532063207320832093210321132123213321432153216321732183219322032213222322332243225322632273228322932303231323232333234323532363237323832393240324132423243324432453246324732483249325032513252325332543255325632573258325932603261326232633264326532663267326832693270327132723273327432753276327732783279328032813282328332843285328632873288328932903291329232933294329532963297329832993300330133023303330433053306330733083309331033113312331333143315331633173318331933203321332233233324332533263327332833293330333133323333333433353336333733383339334033413342334333443345334633473348334933503351335233533354335533563357335833593360336133623363336433653366336733683369337033713372337333743375337633773378337933803381338233833384338533863387338833893390339133923393339433953396339733983399340034013402340334043405340634073408340934103411341234133414341534163417341834193420342134223423342434253426342734283429343034313432343334343435343634373438343934403441344234433444344534463447344834493450345134523453345434553456345734583459346034613462346334643465346634673468346934703471347234733474347534763477347834793480348134823483348434853486348734883489349034913492349334943495349634973498349935003501350235033504350535063507350835093510351135123513351435153516351735183519352035213522352335243525352635273528352935303531353235333534353535363537353835393540354135423543354435453546354735483549355035513552355335543555355635573558355935603561356235633564356535663567356835693570357135723573357435753576357735783579358035813582358335843585358635873588358935903591359235933594359535963597359835993600360136023603360436053606360736083609361036113612361336143615361636173618361936203621362236233624362536263627362836293630363136323633363436353636363736383639364036413642364336443645364636473648364936503651365236533654365536563657365836593660366136623663366436653666366736683669367036713672367336743675367636773678367936803681368236833684368536863687368836893690369136923693369436953696369736983699370037013702370337043705370637073708370937103711371237133714371537163717371837193720372137223723372437253726372737283729373037313732373337343735373637373738373937403741374237433744374537463747374837493750375137523753375437553756375737583759376037613762376337643765376637673768376937703771377237733774377537763777377837793780378137823783378437853786378737883789379037913792379337943795379637973798379938003801380238033804380538063807380838093810381138123813381438153816381738183819382038213822382338243825382638273828382938303831383238333834383538363837383838393840384138423843384438453846384738483849385038513852385338543855385638573858385938603861386238633864386538663867386838693870387138723873387438753876387738783879388038813882388338843885388638873888388938903891389238933894389538963897389838993900390139023903390439053906390739083909391039113912391339143915391639173918391939203921392239233924392539263927392839293930393139323933393439353936393739383939394039413942394339443945394639473948394939503951395239533954395539563957395839593960396139623963396439653966396739683969397039713972397339743975397639773978397939803981398239833984398539863987398839893990399139923993399439953996399739983999400040014002400340044005400640074008400940104011401240134014401540164017401840194020402140224023402440254026402740284029403040314032403340344035403640374038403940404041404240434044404540464047404840494050405140524053405440554056405740584059406040614062406340644065406640674068406940704071407240734074407540764077407840794080408140824083408440854086408740884089409040914092409340944095409640974098409941004101410241034104410541064107410841094110411141124113411441154116411741184119412041214122412341244125412641274128412941304131413241334134413541364137413841394140414141424143414441454146414741484149415041514152415341544155415641574158415941604161416241634164416541664167416841694170417141724173417441754176417741784179418041814182418341844185418641874188418941904191419241934194419541964197419841994200420142024203420442054206420742084209421042114212421342144215421642174218421942204221422242234224422542264227422842294230423142324233423442354236423742384239424042414242424342444245424642474248424942504251425242534254425542564257425842594260426142624263426442654266426742684269427042714272427342744275427642774278427942804281428242834284428542864287428842894290429142924293429442954296429742984299430043014302430343044305430643074308430943104311431243134314431543164317431843194320432143224323432443254326432743284329433043314332433343344335433643374338433943404341434243434344434543464347434843494350435143524353435443554356435743584359436043614362436343644365436643674368436943704371437243734374437543764377437843794380438143824383438443854386438743884389439043914392439343944395439643974398439944004401440244034404440544064407440844094410441144124413441444154416441744184419442044214422442344244425442644274428442944304431443244334434443544364437443844394440444144424443444444454446444744484449445044514452445344544455445644574458445944604461446244634464446544664467446844694470447144724473447444754476447744784479448044814482448344844485448644874488448944904491449244934494449544964497449844994500450145024503450445054506450745084509451045114512451345144515451645174518451945204521452245234524452545264527452845294530453145324533453445354536453745384539454045414542454345444545454645474548454945504551455245534554455545564557455845594560456145624563456445654566456745684569457045714572457345744575457645774578457945804581458245834584458545864587458845894590459145924593459445954596459745984599460046014602460346044605460646074608460946104611461246134614461546164617461846194620462146224623462446254626462746284629463046314632463346344635463646374638463946404641464246434644464546464647464846494650465146524653465446554656465746584659466046614662466346644665466646674668466946704671467246734674467546764677467846794680468146824683468446854686468746884689469046914692469346944695469646974698469947004701470247034704470547064707470847094710471147124713471447154716471747184719472047214722472347244725472647274728472947304731473247334734473547364737473847394740474147424743474447454746474747484749475047514752475347544755475647574758475947604761476247634764476547664767476847694770477147724773477447754776477747784779478047814782478347844785478647874788478947904791479247934794479547964797479847994800480148024803480448054806480748084809481048114812481348144815481648174818481948204821482248234824482548264827482848294830483148324833483448354836483748384839484048414842484348444845484648474848484948504851485248534854485548564857485848594860486148624863486448654866486748684869487048714872487348744875487648774878487948804881488248834884488548864887488848894890489148924893489448954896489748984899490049014902490349044905490649074908490949104911491249134914491549164917491849194920492149224923492449254926492749284929493049314932493349344935493649374938493949404941494249434944494549464947494849494950495149524953495449554956495749584959496049614962496349644965496649674968496949704971497249734974497549764977497849794980498149824983498449854986498749884989499049914992499349944995499649974998499950005001500250035004500550065007500850095010501150125013501450155016501750185019502050215022502350245025502650275028502950305031503250335034503550365037503850395040504150425043504450455046504750485049505050515052505350545055505650575058505950605061506250635064506550665067506850695070507150725073507450755076507750785079508050815082508350845085508650875088508950905091509250935094509550965097509850995100510151025103510451055106510751085109511051115112511351145115511651175118511951205121512251235124512551265127512851295130513151325133513451355136513751385139514051415142514351445145514651475148514951505151515251535154515551565157515851595160516151625163516451655166516751685169517051715172517351745175517651775178517951805181518251835184518551865187518851895190519151925193519451955196519751985199520052015202520352045205520652075208520952105211521252135214521552165217521852195220522152225223522452255226522752285229523052315232523352345235523652375238523952405241524252435244524552465247524852495250525152525253525452555256525752585259526052615262526352645265526652675268526952705271527252735274527552765277527852795280528152825283528452855286528752885289529052915292529352945295529652975298529953005301530253035304530553065307530853095310531153125313531453155316531753185319532053215322532353245325532653275328532953305331533253335334533553365337533853395340534153425343534453455346534753485349535053515352535353545355535653575358535953605361536253635364536553665367536853695370537153725373537453755376537753785379538053815382538353845385538653875388538953905391539253935394539553965397539853995400540154025403540454055406540754085409541054115412541354145415541654175418541954205421542254235424542554265427542854295430543154325433543454355436543754385439544054415442544354445445544654475448544954505451545254535454545554565457545854595460546154625463546454655466546754685469547054715472547354745475547654775478547954805481548254835484548554865487548854895490549154925493549454955496549754985499550055015502550355045505550655075508550955105511551255135514551555165517551855195520552155225523552455255526552755285529553055315532553355345535553655375538553955405541554255435544554555465547554855495550555155525553555455555556555755585559556055615562556355645565556655675568556955705571557255735574557555765577557855795580558155825583558455855586558755885589559055915592559355945595559655975598559956005601560256035604560556065607560856095610561156125613561456155616561756185619562056215622562356245625562656275628562956305631563256335634563556365637563856395640564156425643564456455646564756485649565056515652565356545655565656575658565956605661566256635664566556665667566856695670567156725673567456755676567756785679568056815682568356845685568656875688568956905691569256935694569556965697569856995700570157025703570457055706570757085709571057115712571357145715571657175718571957205721572257235724572557265727572857295730573157325733573457355736573757385739574057415742574357445745574657475748574957505751575257535754575557565757575857595760576157625763576457655766576757685769577057715772577357745775577657775778577957805781578257835784578557865787578857895790579157925793579457955796579757985799580058015802580358045805580658075808580958105811581258135814581558165817581858195820582158225823582458255826582758285829583058315832583358345835583658375838583958405841584258435844584558465847584858495850585158525853585458555856585758585859586058615862586358645865586658675868586958705871587258735874587558765877587858795880588158825883588458855886588758885889589058915892589358945895589658975898589959005901590259035904590559065907590859095910591159125913591459155916591759185919592059215922592359245925592659275928592959305931593259335934593559365937593859395940594159425943594459455946594759485949595059515952595359545955595659575958595959605961596259635964596559665967596859695970597159725973597459755976597759785979598059815982598359845985598659875988598959905991599259935994599559965997599859996000600160026003600460056006600760086009601060116012601360146015601660176018601960206021602260236024602560266027602860296030603160326033603460356036603760386039604060416042604360446045604660476048604960506051605260536054605560566057605860596060606160626063606460656066606760686069607060716072607360746075607660776078607960806081608260836084608560866087608860896090609160926093609460956096609760986099610061016102610361046105610661076108610961106111611261136114611561166117611861196120612161226123612461256126612761286129613061316132613361346135613661376138613961406141614261436144614561466147614861496150615161526153615461556156615761586159616061616162616361646165616661676168616961706171617261736174617561766177617861796180618161826183618461856186618761886189619061916192619361946195619661976198619962006201620262036204620562066207620862096210621162126213621462156216621762186219622062216222622362246225622662276228622962306231623262336234623562366237623862396240624162426243624462456246624762486249625062516252625362546255625662576258625962606261626262636264626562666267626862696270627162726273627462756276627762786279628062816282628362846285628662876288628962906291629262936294629562966297629862996300630163026303630463056306630763086309631063116312631363146315631663176318631963206321632263236324632563266327632863296330633163326333633463356336633763386339634063416342634363446345634663476348634963506351635263536354635563566357635863596360636163626363636463656366636763686369637063716372637363746375637663776378637963806381638263836384638563866387638863896390639163926393639463956396639763986399640064016402640364046405640664076408640964106411641264136414641564166417641864196420642164226423642464256426642764286429643064316432643364346435643664376438643964406441644264436444644564466447644864496450645164526453645464556456645764586459646064616462646364646465646664676468646964706471647264736474647564766477647864796480648164826483648464856486648764886489649064916492649364946495649664976498649965006501650265036504650565066507650865096510651165126513651465156516651765186519652065216522652365246525652665276528652965306531653265336534653565366537653865396540654165426543654465456546654765486549655065516552655365546555655665576558655965606561656265636564656565666567656865696570657165726573657465756576657765786579658065816582658365846585658665876588658965906591659265936594659565966597659865996600660166026603660466056606660766086609661066116612661366146615661666176618661966206621662266236624662566266627662866296630663166326633663466356636663766386639664066416642664366446645664666476648664966506651665266536654665566566657665866596660666166626663666466656666666766686669667066716672667366746675667666776678667966806681668266836684668566866687668866896690669166926693669466956696669766986699670067016702670367046705670667076708670967106711671267136714671567166717671867196720672167226723672467256726672767286729673067316732673367346735673667376738673967406741674267436744674567466747674867496750675167526753675467556756675767586759676067616762676367646765676667676768676967706771677267736774677567766777677867796780678167826783678467856786678767886789679067916792679367946795679667976798679968006801680268036804680568066807680868096810681168126813681468156816681768186819682068216822682368246825682668276828682968306831683268336834683568366837683868396840684168426843684468456846684768486849685068516852685368546855685668576858685968606861686268636864686568666867686868696870687168726873687468756876687768786879688068816882688368846885688668876888688968906891689268936894689568966897689868996900690169026903690469056906690769086909691069116912691369146915691669176918691969206921692269236924692569266927692869296930693169326933693469356936693769386939694069416942694369446945694669476948694969506951695269536954695569566957695869596960696169626963696469656966696769686969697069716972697369746975697669776978697969806981698269836984698569866987698869896990699169926993699469956996699769986999700070017002700370047005700670077008700970107011701270137014701570167017701870197020702170227023702470257026702770287029703070317032703370347035703670377038703970407041704270437044704570467047704870497050705170527053705470557056705770587059706070617062706370647065706670677068706970707071707270737074707570767077707870797080708170827083708470857086708770887089709070917092709370947095709670977098709971007101710271037104710571067107710871097110711171127113711471157116711771187119712071217122712371247125712671277128712971307131713271337134713571367137713871397140714171427143714471457146714771487149715071517152715371547155715671577158715971607161716271637164716571667167716871697170717171727173717471757176717771787179718071817182718371847185718671877188718971907191719271937194719571967197719871997200720172027203720472057206720772087209721072117212721372147215721672177218721972207221722272237224722572267227722872297230723172327233723472357236723772387239724072417242724372447245724672477248724972507251725272537254725572567257725872597260726172627263726472657266726772687269727072717272727372747275727672777278727972807281728272837284728572867287728872897290729172927293729472957296729772987299730073017302730373047305730673077308730973107311731273137314731573167317731873197320732173227323732473257326732773287329733073317332733373347335733673377338733973407341734273437344734573467347734873497350735173527353735473557356735773587359736073617362736373647365736673677368736973707371737273737374737573767377737873797380738173827383738473857386738773887389739073917392739373947395739673977398739974007401740274037404740574067407740874097410741174127413741474157416741774187419742074217422742374247425742674277428742974307431743274337434743574367437743874397440744174427443744474457446744774487449745074517452745374547455745674577458745974607461746274637464746574667467746874697470747174727473747474757476747774787479748074817482748374847485748674877488748974907491749274937494749574967497749874997500750175027503750475057506750775087509751075117512751375147515751675177518751975207521752275237524752575267527752875297530753175327533753475357536753775387539754075417542754375447545754675477548754975507551755275537554755575567557755875597560756175627563756475657566756775687569757075717572757375747575757675777578757975807581758275837584758575867587758875897590759175927593759475957596759775987599760076017602760376047605760676077608760976107611761276137614761576167617761876197620762176227623762476257626762776287629763076317632763376347635763676377638763976407641764276437644764576467647764876497650765176527653765476557656765776587659766076617662766376647665766676677668766976707671767276737674767576767677767876797680768176827683768476857686768776887689769076917692769376947695769676977698769977007701770277037704770577067707770877097710771177127713771477157716771777187719772077217722772377247725772677277728772977307731773277337734773577367737773877397740774177427743774477457746774777487749775077517752775377547755775677577758775977607761776277637764776577667767776877697770777177727773777477757776777777787779778077817782778377847785778677877788778977907791779277937794779577967797779877997800780178027803780478057806780778087809781078117812781378147815781678177818781978207821782278237824782578267827782878297830783178327833783478357836783778387839784078417842784378447845784678477848784978507851785278537854785578567857785878597860786178627863786478657866786778687869787078717872787378747875787678777878787978807881788278837884788578867887788878897890789178927893789478957896789778987899790079017902790379047905790679077908790979107911791279137914791579167917791879197920792179227923792479257926792779287929793079317932793379347935793679377938793979407941794279437944794579467947794879497950795179527953795479557956795779587959796079617962796379647965796679677968796979707971797279737974797579767977797879797980798179827983798479857986798779887989799079917992799379947995799679977998799980008001800280038004800580068007800880098010801180128013801480158016801780188019802080218022802380248025802680278028802980308031803280338034803580368037803880398040804180428043804480458046804780488049805080518052805380548055805680578058805980608061806280638064806580668067806880698070807180728073807480758076807780788079808080818082808380848085808680878088808980908091809280938094809580968097809880998100810181028103810481058106810781088109811081118112811381148115811681178118811981208121812281238124812581268127812881298130813181328133813481358136813781388139814081418142814381448145814681478148814981508151815281538154815581568157815881598160816181628163816481658166816781688169817081718172817381748175817681778178817981808181818281838184818581868187818881898190819181928193819481958196819781988199820082018202820382048205820682078208820982108211821282138214821582168217821882198220822182228223822482258226822782288229823082318232823382348235823682378238823982408241824282438244824582468247824882498250825182528253825482558256825782588259826082618262826382648265826682678268826982708271827282738274827582768277827882798280828182828283828482858286828782888289829082918292829382948295829682978298829983008301830283038304830583068307830883098310831183128313831483158316831783188319832083218322832383248325832683278328832983308331833283338334833583368337833883398340834183428343834483458346834783488349835083518352835383548355835683578358835983608361836283638364836583668367836883698370837183728373837483758376837783788379838083818382838383848385838683878388838983908391839283938394839583968397839883998400840184028403840484058406840784088409841084118412841384148415841684178418841984208421842284238424842584268427842884298430843184328433843484358436843784388439844084418442844384448445844684478448844984508451845284538454845584568457845884598460846184628463846484658466846784688469847084718472847384748475847684778478847984808481848284838484848584868487848884898490849184928493849484958496849784988499850085018502850385048505850685078508850985108511851285138514851585168517851885198520852185228523852485258526852785288529853085318532853385348535853685378538853985408541854285438544854585468547854885498550855185528553855485558556855785588559856085618562856385648565856685678568856985708571857285738574857585768577857885798580858185828583858485858586858785888589859085918592859385948595859685978598859986008601860286038604860586068607860886098610861186128613861486158616861786188619862086218622862386248625862686278628862986308631863286338634863586368637863886398640864186428643864486458646864786488649865086518652865386548655865686578658865986608661866286638664866586668667866886698670867186728673867486758676867786788679868086818682868386848685868686878688868986908691869286938694869586968697869886998700870187028703870487058706870787088709871087118712871387148715871687178718871987208721872287238724872587268727872887298730873187328733873487358736873787388739874087418742874387448745874687478748874987508751875287538754875587568757875887598760876187628763876487658766876787688769877087718772877387748775877687778778877987808781878287838784878587868787878887898790879187928793879487958796879787988799880088018802880388048805880688078808880988108811881288138814881588168817881888198820882188228823882488258826882788288829883088318832883388348835883688378838883988408841884288438844884588468847884888498850885188528853885488558856885788588859886088618862886388648865886688678868886988708871887288738874887588768877887888798880888188828883888488858886888788888889889088918892889388948895889688978898889989008901890289038904890589068907890889098910891189128913891489158916891789188919892089218922892389248925892689278928892989308931893289338934893589368937893889398940894189428943894489458946894789488949895089518952895389548955895689578958895989608961896289638964896589668967896889698970897189728973897489758976897789788979898089818982898389848985898689878988898989908991899289938994899589968997899889999000900190029003900490059006900790089009901090119012901390149015901690179018901990209021902290239024902590269027902890299030903190329033903490359036903790389039904090419042904390449045904690479048904990509051905290539054905590569057905890599060906190629063906490659066906790689069907090719072907390749075907690779078907990809081908290839084908590869087908890899090909190929093909490959096909790989099910091019102910391049105910691079108910991109111911291139114911591169117911891199120912191229123912491259126912791289129913091319132913391349135913691379138913991409141914291439144914591469147914891499150915191529153915491559156915791589159916091619162916391649165916691679168916991709171917291739174917591769177917891799180918191829183918491859186918791889189919091919192919391949195919691979198919992009201920292039204920592069207920892099210921192129213921492159216921792189219922092219222922392249225922692279228922992309231923292339234923592369237923892399240924192429243924492459246924792489249925092519252925392549255925692579258925992609261926292639264926592669267926892699270927192729273927492759276927792789279928092819282928392849285928692879288928992909291929292939294929592969297929892999300930193029303930493059306930793089309931093119312931393149315931693179318931993209321932293239324932593269327932893299330933193329333933493359336933793389339934093419342934393449345934693479348934993509351935293539354935593569357935893599360936193629363936493659366936793689369937093719372937393749375937693779378937993809381938293839384938593869387938893899390939193929393939493959396939793989399940094019402940394049405940694079408940994109411941294139414941594169417941894199420942194229423942494259426942794289429943094319432943394349435943694379438943994409441944294439444944594469447944894499450945194529453945494559456945794589459946094619462946394649465946694679468946994709471947294739474947594769477947894799480948194829483948494859486948794889489949094919492949394949495949694979498949995009501950295039504950595069507950895099510951195129513951495159516951795189519952095219522952395249525952695279528952995309531953295339534953595369537953895399540954195429543954495459546954795489549955095519552955395549555955695579558955995609561956295639564956595669567956895699570957195729573957495759576957795789579958095819582958395849585958695879588958995909591959295939594959595969597959895999600960196029603960496059606960796089609961096119612961396149615961696179618961996209621962296239624962596269627962896299630963196329633963496359636963796389639964096419642964396449645964696479648964996509651965296539654965596569657965896599660966196629663966496659666966796689669967096719672967396749675967696779678967996809681968296839684968596869687968896899690969196929693969496959696969796989699970097019702970397049705970697079708970997109711971297139714971597169717971897199720972197229723972497259726972797289729973097319732973397349735973697379738973997409741974297439744974597469747974897499750975197529753975497559756975797589759976097619762976397649765976697679768976997709771977297739774977597769777977897799780978197829783978497859786978797889789979097919792979397949795979697979798979998009801980298039804980598069807980898099810981198129813981498159816981798189819982098219822982398249825982698279828982998309831983298339834983598369837983898399840984198429843984498459846984798489849985098519852985398549855985698579858985998609861986298639864986598669867986898699870987198729873987498759876987798789879988098819882988398849885988698879888988998909891989298939894989598969897989898999900990199029903990499059906990799089909991099119912991399149915991699179918991999209921992299239924992599269927992899299930993199329933993499359936993799389939994099419942994399449945994699479948994999509951995299539954995599569957995899599960996199629963996499659966996799689969997099719972997399749975997699779978997999809981998299839984998599869987998899899990999199929993999499959996999799989999100001000110002100031000410005100061000710008100091001010011100121001310014100151001610017100181001910020100211002210023100241002510026100271002810029100301003110032100331003410035100361003710038100391004010041100421004310044100451004610047100481004910050100511005210053100541005510056100571005810059100601006110062100631006410065100661006710068100691007010071100721007310074100751007610077100781007910080100811008210083100841008510086100871008810089100901009110092100931009410095100961009710098100991010010101101021010310104101051010610107101081010910110101111011210113101141011510116101171011810119101201012110122101231012410125101261012710128101291013010131101321013310134101351013610137101381013910140101411014210143101441014510146101471014810149101501015110152101531015410155101561015710158101591016010161101621016310164101651016610167101681016910170101711017210173101741017510176101771017810179101801018110182101831018410185101861018710188101891019010191101921019310194101951019610197101981019910200102011020210203102041020510206102071020810209102101021110212102131021410215102161021710218102191022010221102221022310224102251022610227102281022910230102311023210233102341023510236102371023810239102401024110242102431024410245102461024710248102491025010251102521025310254102551025610257102581025910260102611026210263102641026510266102671026810269102701027110272102731027410275102761027710278102791028010281102821028310284102851028610287102881028910290102911029210293102941029510296102971029810299103001030110302103031030410305103061030710308103091031010311103121031310314103151031610317103181031910320103211032210323103241032510326103271032810329103301033110332103331033410335103361033710338103391034010341103421034310344103451034610347103481034910350103511035210353103541035510356103571035810359103601036110362103631036410365103661036710368103691037010371103721037310374103751037610377103781037910380103811038210383103841038510386103871038810389103901039110392103931039410395103961039710398103991040010401104021040310404104051040610407104081040910410104111041210413104141041510416104171041810419104201042110422104231042410425104261042710428104291043010431104321043310434104351043610437104381043910440104411044210443104441044510446104471044810449104501045110452104531045410455104561045710458104591046010461104621046310464104651046610467104681046910470104711047210473104741047510476104771047810479104801048110482104831048410485104861048710488104891049010491104921049310494104951049610497104981049910500105011050210503105041050510506105071050810509105101051110512105131051410515105161051710518105191052010521105221052310524105251052610527105281052910530105311053210533105341053510536105371053810539105401054110542105431054410545105461054710548105491055010551105521055310554105551055610557105581055910560105611056210563105641056510566105671056810569105701057110572105731057410575105761057710578105791058010581105821058310584105851058610587105881058910590105911059210593105941059510596105971059810599106001060110602106031060410605106061060710608106091061010611106121061310614106151061610617106181061910620106211062210623106241062510626106271062810629106301063110632106331063410635106361063710638106391064010641106421064310644106451064610647106481064910650106511065210653106541065510656106571065810659106601066110662106631066410665106661066710668106691067010671106721067310674106751067610677106781067910680106811068210683106841068510686106871068810689106901069110692106931069410695106961069710698106991070010701107021070310704107051070610707107081070910710107111071210713107141071510716107171071810719107201072110722107231072410725107261072710728107291073010731107321073310734107351073610737107381073910740107411074210743107441074510746107471074810749107501075110752107531075410755107561075710758107591076010761107621076310764107651076610767107681076910770107711077210773107741077510776107771077810779107801078110782107831078410785107861078710788107891079010791107921079310794107951079610797107981079910800108011080210803108041080510806108071080810809108101081110812108131081410815108161081710818108191082010821108221082310824108251082610827108281082910830108311083210833108341083510836108371083810839108401084110842108431084410845108461084710848108491085010851108521085310854108551085610857108581085910860108611086210863108641086510866108671086810869108701087110872108731087410875108761087710878108791088010881108821088310884108851088610887108881088910890108911089210893108941089510896108971089810899109001090110902109031090410905109061090710908109091091010911109121091310914109151091610917109181091910920109211092210923109241092510926109271092810929109301093110932109331093410935109361093710938109391094010941109421094310944109451094610947109481094910950109511095210953109541095510956109571095810959109601096110962109631096410965109661096710968109691097010971109721097310974109751097610977109781097910980109811098210983109841098510986109871098810989109901099110992109931099410995109961099710998109991100011001110021100311004110051100611007110081100911010110111101211013110141101511016110171101811019110201102111022110231102411025110261102711028110291103011031110321103311034110351103611037110381103911040110411104211043110441104511046110471104811049110501105111052110531105411055110561105711058110591106011061110621106311064110651106611067110681106911070110711107211073110741107511076110771107811079110801108111082110831108411085110861108711088110891109011091110921109311094110951109611097110981109911100111011110211103111041110511106111071110811109111101111111112111131111411115111161111711118111191112011121111221112311124111251112611127111281112911130111311113211133111341113511136111371113811139111401114111142111431114411145111461114711148111491115011151111521115311154111551115611157111581115911160111611116211163111641116511166111671116811169111701117111172111731117411175111761117711178111791118011181111821118311184111851118611187111881118911190111911119211193111941119511196111971119811199112001120111202112031120411205112061120711208112091121011211112121121311214112151121611217112181121911220112211122211223112241122511226112271122811229112301123111232112331123411235112361123711238112391124011241112421124311244112451124611247112481124911250112511125211253112541125511256112571125811259112601126111262112631126411265112661126711268112691127011271112721127311274112751127611277112781127911280112811128211283112841128511286112871128811289112901129111292112931129411295112961129711298112991130011301113021130311304113051130611307113081130911310113111131211313113141131511316113171131811319113201132111322113231132411325113261132711328113291133011331113321133311334113351133611337113381133911340113411134211343113441134511346113471134811349113501135111352113531135411355113561135711358113591136011361113621136311364113651136611367113681136911370113711137211373113741137511376113771137811379113801138111382113831138411385113861138711388113891139011391113921139311394113951139611397113981139911400114011140211403114041140511406114071140811409114101141111412114131141411415114161141711418114191142011421114221142311424114251142611427114281142911430114311143211433114341143511436114371143811439114401144111442114431144411445114461144711448114491145011451114521145311454114551145611457114581145911460114611146211463114641146511466114671146811469114701147111472114731147411475114761147711478114791148011481114821148311484114851148611487114881148911490114911149211493114941149511496114971149811499115001150111502115031150411505115061150711508115091151011511115121151311514115151151611517115181151911520115211152211523115241152511526115271152811529115301153111532115331153411535115361153711538115391154011541115421154311544115451154611547115481154911550115511155211553115541155511556115571155811559115601156111562115631156411565115661156711568115691157011571115721157311574115751157611577115781157911580115811158211583115841158511586115871158811589115901159111592115931159411595115961159711598115991160011601116021160311604116051160611607116081160911610116111161211613116141161511616116171161811619116201162111622116231162411625116261162711628116291163011631116321163311634116351163611637116381163911640116411164211643116441164511646116471164811649116501165111652116531165411655116561165711658116591166011661116621166311664116651166611667116681166911670116711167211673116741167511676116771167811679116801168111682116831168411685116861168711688116891169011691116921169311694116951169611697116981169911700117011170211703117041170511706117071170811709117101171111712117131171411715117161171711718117191172011721117221172311724117251172611727117281172911730117311173211733117341173511736117371173811739117401174111742117431174411745117461174711748117491175011751117521175311754117551175611757117581175911760117611176211763117641176511766117671176811769117701177111772117731177411775117761177711778117791178011781117821178311784117851178611787117881178911790117911179211793117941179511796117971179811799118001180111802118031180411805118061180711808118091181011811118121181311814118151181611817118181181911820118211182211823118241182511826118271182811829118301183111832118331183411835118361183711838118391184011841118421184311844118451184611847118481184911850118511185211853118541185511856118571185811859118601186111862118631186411865118661186711868118691187011871118721187311874118751187611877118781187911880118811188211883118841188511886118871188811889118901189111892118931189411895118961189711898118991190011901119021190311904119051190611907119081190911910119111191211913119141191511916119171191811919119201192111922119231192411925119261192711928119291193011931119321193311934119351193611937119381193911940119411194211943119441194511946119471194811949119501195111952119531195411955119561195711958119591196011961119621196311964119651196611967119681196911970119711197211973119741197511976119771197811979119801198111982119831198411985119861198711988119891199011991119921199311994119951199611997119981199912000120011200212003120041200512006120071200812009120101201112012120131201412015120161201712018120191202012021120221202312024120251202612027120281202912030120311203212033120341203512036120371203812039120401204112042120431204412045120461204712048120491205012051120521205312054120551205612057120581205912060120611206212063120641206512066120671206812069120701207112072120731207412075120761207712078120791208012081120821208312084120851208612087120881208912090120911209212093120941209512096120971209812099121001210112102121031210412105121061210712108121091211012111121121211312114121151211612117121181211912120121211212212123121241212512126121271212812129121301213112132121331213412135121361213712138121391214012141121421214312144121451214612147121481214912150121511215212153121541215512156121571215812159121601216112162121631216412165121661216712168121691217012171121721217312174121751217612177121781217912180121811218212183121841218512186121871218812189121901219112192121931219412195121961219712198121991220012201122021220312204122051220612207122081220912210122111221212213122141221512216122171221812219122201222112222122231222412225122261222712228122291223012231122321223312234122351223612237122381223912240122411224212243122441224512246122471224812249122501225112252122531225412255122561225712258122591226012261122621226312264122651226612267122681226912270122711227212273122741227512276122771227812279122801228112282122831228412285122861228712288122891229012291122921229312294122951229612297122981229912300123011230212303123041230512306123071230812309123101231112312123131231412315123161231712318123191232012321123221232312324123251232612327123281232912330123311233212333123341233512336123371233812339123401234112342123431234412345123461234712348123491235012351123521235312354123551235612357123581235912360123611236212363123641236512366123671236812369123701237112372123731237412375123761237712378123791238012381123821238312384123851238612387123881238912390123911239212393123941239512396123971239812399124001240112402124031240412405124061240712408124091241012411124121241312414124151241612417124181241912420124211242212423124241242512426124271242812429124301243112432124331243412435124361243712438124391244012441124421244312444124451244612447124481244912450124511245212453124541245512456124571245812459124601246112462124631246412465124661246712468124691247012471124721247312474124751247612477124781247912480124811248212483124841248512486124871248812489124901249112492124931249412495124961249712498124991250012501125021250312504125051250612507125081250912510125111251212513125141251512516125171251812519125201252112522125231252412525125261252712528125291253012531125321253312534125351253612537125381253912540125411254212543125441254512546125471254812549125501255112552125531255412555125561255712558125591256012561125621256312564125651256612567125681256912570125711257212573125741257512576125771257812579125801258112582125831258412585125861258712588125891259012591125921259312594125951259612597125981259912600126011260212603126041260512606126071260812609126101261112612126131261412615126161261712618126191262012621126221262312624126251262612627126281262912630126311263212633126341263512636126371263812639126401264112642126431264412645126461264712648126491265012651126521265312654126551265612657126581265912660126611266212663126641266512666126671266812669126701267112672126731267412675126761267712678126791268012681126821268312684126851268612687126881268912690126911269212693126941269512696126971269812699127001270112702127031270412705127061270712708127091271012711127121271312714127151271612717127181271912720127211272212723127241272512726127271272812729127301273112732127331273412735127361273712738127391274012741127421274312744127451274612747127481274912750127511275212753127541275512756127571275812759127601276112762127631276412765127661276712768127691277012771127721277312774127751277612777127781277912780127811278212783127841278512786127871278812789127901279112792127931279412795127961279712798127991280012801128021280312804128051280612807128081280912810128111281212813128141281512816128171281812819128201282112822128231282412825128261282712828128291283012831128321283312834128351283612837128381283912840128411284212843128441284512846128471284812849128501285112852128531285412855128561285712858128591286012861128621286312864128651286612867128681286912870128711287212873128741287512876128771287812879128801288112882128831288412885128861288712888128891289012891128921289312894128951289612897128981289912900129011290212903129041290512906129071290812909129101291112912129131291412915129161291712918129191292012921129221292312924129251292612927129281292912930129311293212933129341293512936129371293812939129401294112942129431294412945129461294712948129491295012951129521295312954129551295612957129581295912960129611296212963129641296512966129671296812969129701297112972129731297412975129761297712978129791298012981129821298312984129851298612987129881298912990129911299212993129941299512996129971299812999130001300113002130031300413005130061300713008130091301013011130121301313014130151301613017130181301913020130211302213023130241302513026130271302813029130301303113032130331303413035130361303713038130391304013041130421304313044130451304613047130481304913050130511305213053130541305513056130571305813059130601306113062130631306413065130661306713068130691307013071130721307313074130751307613077130781307913080130811308213083130841308513086130871308813089130901309113092130931309413095130961309713098130991310013101131021310313104131051310613107131081310913110131111311213113131141311513116131171311813119131201312113122131231312413125131261312713128131291313013131131321313313134131351313613137131381313913140131411314213143131441314513146131471314813149131501315113152131531315413155131561315713158131591316013161131621316313164131651316613167131681316913170131711317213173131741317513176131771317813179131801318113182131831318413185131861318713188131891319013191131921319313194131951319613197131981319913200132011320213203132041320513206132071320813209132101321113212132131321413215132161321713218132191322013221132221322313224132251322613227132281322913230132311323213233132341323513236132371323813239132401324113242132431324413245132461324713248132491325013251132521325313254132551325613257132581325913260132611326213263132641326513266132671326813269132701327113272132731327413275132761327713278132791328013281132821328313284132851328613287132881328913290132911329213293132941329513296132971329813299133001330113302133031330413305133061330713308133091331013311133121331313314133151331613317133181331913320133211332213323133241332513326133271332813329133301333113332133331333413335133361333713338133391334013341133421334313344133451334613347133481334913350133511335213353133541335513356133571335813359133601336113362133631336413365133661336713368133691337013371133721337313374133751337613377133781337913380133811338213383133841338513386133871338813389133901339113392133931339413395133961339713398133991340013401134021340313404134051340613407134081340913410134111341213413134141341513416134171341813419134201342113422134231342413425134261342713428134291343013431134321343313434134351343613437134381343913440134411344213443134441344513446134471344813449134501345113452134531345413455134561345713458134591346013461134621346313464134651346613467134681346913470134711347213473134741347513476134771347813479134801348113482134831348413485134861348713488134891349013491134921349313494134951349613497134981349913500135011350213503135041350513506135071350813509135101351113512135131351413515135161351713518135191352013521135221352313524135251352613527135281352913530135311353213533135341353513536135371353813539135401354113542135431354413545135461354713548135491355013551135521355313554135551355613557135581355913560135611356213563135641356513566135671356813569135701357113572135731357413575135761357713578135791358013581135821358313584135851358613587135881358913590135911359213593135941359513596135971359813599136001360113602136031360413605136061360713608136091361013611136121361313614136151361613617136181361913620136211362213623136241362513626136271362813629136301363113632136331363413635136361363713638136391364013641136421364313644136451364613647136481364913650136511365213653136541365513656136571365813659136601366113662136631366413665136661366713668136691367013671136721367313674136751367613677136781367913680136811368213683136841368513686136871368813689136901369113692136931369413695136961369713698136991370013701137021370313704137051370613707137081370913710137111371213713137141371513716137171371813719137201372113722137231372413725137261372713728137291373013731137321373313734137351373613737137381373913740137411374213743137441374513746137471374813749137501375113752137531375413755137561375713758137591376013761137621376313764137651376613767137681376913770137711377213773137741377513776137771377813779137801378113782137831378413785137861378713788137891379013791137921379313794137951379613797137981379913800138011380213803138041380513806138071380813809138101381113812138131381413815138161381713818138191382013821138221382313824138251382613827138281382913830138311383213833138341383513836138371383813839138401384113842138431384413845138461384713848138491385013851138521385313854138551385613857138581385913860138611386213863138641386513866138671386813869138701387113872138731387413875138761387713878138791388013881138821388313884138851388613887138881388913890138911389213893138941389513896138971389813899139001390113902139031390413905139061390713908139091391013911139121391313914139151391613917139181391913920139211392213923139241392513926139271392813929139301393113932139331393413935139361393713938139391394013941139421394313944139451394613947139481394913950139511395213953139541395513956139571395813959139601396113962139631396413965139661396713968139691397013971139721397313974139751397613977139781397913980139811398213983139841398513986139871398813989139901399113992139931399413995139961399713998139991400014001140021400314004140051400614007140081400914010140111401214013140141401514016140171401814019140201402114022140231402414025140261402714028140291403014031140321403314034140351403614037140381403914040140411404214043140441404514046140471404814049140501405114052140531405414055140561405714058140591406014061140621406314064140651406614067140681406914070140711407214073140741407514076140771407814079140801408114082140831408414085140861408714088140891409014091140921409314094140951409614097140981409914100141011410214103141041410514106141071410814109141101411114112141131411414115141161411714118141191412014121141221412314124141251412614127141281412914130141311413214133141341413514136141371413814139141401414114142141431414414145141461414714148141491415014151141521415314154141551415614157141581415914160141611416214163141641416514166141671416814169141701417114172141731417414175141761417714178141791418014181141821418314184141851418614187141881418914190141911419214193141941419514196141971419814199142001420114202142031420414205142061420714208142091421014211142121421314214142151421614217142181421914220142211422214223142241422514226142271422814229142301423114232142331423414235142361423714238142391424014241142421424314244142451424614247142481424914250142511425214253142541425514256142571425814259142601426114262142631426414265142661426714268142691427014271142721427314274142751427614277142781427914280142811428214283142841428514286142871428814289142901429114292142931429414295142961429714298142991430014301143021430314304143051430614307143081430914310143111431214313143141431514316143171431814319143201432114322143231432414325143261432714328143291433014331143321433314334143351433614337143381433914340143411434214343143441434514346143471434814349143501435114352143531435414355143561435714358143591436014361143621436314364143651436614367143681436914370143711437214373143741437514376143771437814379143801438114382143831438414385143861438714388143891439014391143921439314394143951439614397143981439914400144011440214403144041440514406144071440814409144101441114412144131441414415144161441714418144191442014421144221442314424144251442614427144281442914430144311443214433144341443514436144371443814439144401444114442144431444414445144461444714448144491445014451144521445314454144551445614457144581445914460144611446214463144641446514466144671446814469144701447114472144731447414475144761447714478144791448014481144821448314484144851448614487144881448914490144911449214493144941449514496144971449814499145001450114502145031450414505145061450714508145091451014511145121451314514145151451614517145181451914520145211452214523145241452514526145271452814529145301453114532145331453414535145361453714538145391454014541145421454314544145451454614547145481454914550145511455214553145541455514556145571455814559145601456114562145631456414565145661456714568145691457014571145721457314574145751457614577145781457914580145811458214583145841458514586145871458814589145901459114592145931459414595145961459714598145991460014601146021460314604146051460614607146081460914610146111461214613146141461514616146171461814619146201462114622146231462414625146261462714628146291463014631146321463314634146351463614637146381463914640146411464214643146441464514646146471464814649146501465114652146531465414655146561465714658146591466014661146621466314664146651466614667146681466914670146711467214673146741467514676146771467814679146801468114682146831468414685146861468714688146891469014691146921469314694146951469614697146981469914700147011470214703147041470514706147071470814709147101471114712147131471414715147161471714718147191472014721147221472314724147251472614727147281472914730147311473214733147341473514736147371473814739147401474114742147431474414745147461474714748147491475014751147521475314754147551475614757147581475914760147611476214763147641476514766147671476814769147701477114772147731477414775147761477714778147791478014781147821478314784147851478614787147881478914790147911479214793147941479514796147971479814799148001480114802148031480414805148061480714808148091481014811148121481314814148151481614817148181481914820148211482214823148241482514826148271482814829148301483114832148331483414835148361483714838148391484014841148421484314844148451484614847148481484914850148511485214853148541485514856148571485814859148601486114862148631486414865148661486714868148691487014871148721487314874148751487614877148781487914880148811488214883148841488514886148871488814889148901489114892148931489414895148961489714898148991490014901149021490314904149051490614907149081490914910149111491214913149141491514916149171491814919149201492114922149231492414925149261492714928149291493014931149321493314934149351493614937149381493914940149411494214943149441494514946149471494814949149501495114952149531495414955149561495714958149591496014961149621496314964149651496614967149681496914970149711497214973149741497514976149771497814979149801498114982149831498414985149861498714988149891499014991149921499314994149951499614997149981499915000150011500215003150041500515006150071500815009150101501115012150131501415015150161501715018150191502015021150221502315024150251502615027150281502915030150311503215033150341503515036150371503815039150401504115042150431504415045150461504715048150491505015051150521505315054150551505615057150581505915060150611506215063150641506515066150671506815069150701507115072150731507415075150761507715078150791508015081150821508315084150851508615087150881508915090150911509215093150941509515096150971509815099151001510115102151031510415105151061510715108151091511015111151121511315114151151511615117151181511915120151211512215123151241512515126151271512815129151301513115132151331513415135151361513715138151391514015141151421514315144151451514615147151481514915150151511515215153151541515515156151571515815159151601516115162151631516415165151661516715168151691517015171151721517315174151751517615177151781517915180151811518215183151841518515186151871518815189151901519115192151931519415195151961519715198151991520015201152021520315204152051520615207152081520915210152111521215213152141521515216152171521815219152201522115222152231522415225152261522715228152291523015231152321523315234152351523615237152381523915240152411524215243152441524515246152471524815249152501525115252152531525415255152561525715258152591526015261152621526315264152651526615267152681526915270152711527215273152741527515276152771527815279152801528115282152831528415285152861528715288152891529015291152921529315294152951529615297152981529915300153011530215303153041530515306153071530815309153101531115312153131531415315153161531715318153191532015321153221532315324153251532615327153281532915330153311533215333153341533515336153371533815339153401534115342153431534415345153461534715348153491535015351153521535315354153551535615357153581535915360153611536215363153641536515366153671536815369153701537115372153731537415375153761537715378153791538015381153821538315384153851538615387153881538915390153911539215393153941539515396153971539815399154001540115402154031540415405154061540715408154091541015411154121541315414154151541615417154181541915420154211542215423154241542515426154271542815429154301543115432154331543415435154361543715438154391544015441154421544315444154451544615447154481544915450154511545215453154541545515456154571545815459154601546115462154631546415465154661546715468154691547015471154721547315474154751547615477154781547915480154811548215483154841548515486154871548815489154901549115492154931549415495154961549715498154991550015501155021550315504155051550615507155081550915510155111551215513155141551515516155171551815519155201552115522155231552415525155261552715528155291553015531155321553315534155351553615537155381553915540155411554215543155441554515546155471554815549155501555115552155531555415555155561555715558155591556015561155621556315564155651556615567155681556915570155711557215573155741557515576155771557815579155801558115582155831558415585155861558715588155891559015591155921559315594155951559615597155981559915600156011560215603156041560515606156071560815609156101561115612156131561415615156161561715618156191562015621156221562315624156251562615627156281562915630156311563215633156341563515636156371563815639156401564115642156431564415645156461564715648156491565015651156521565315654156551565615657156581565915660156611566215663156641566515666156671566815669156701567115672156731567415675156761567715678156791568015681156821568315684156851568615687156881568915690156911569215693156941569515696156971569815699157001570115702157031570415705157061570715708157091571015711157121571315714157151571615717157181571915720157211572215723157241572515726157271572815729157301573115732157331573415735157361573715738157391574015741157421574315744157451574615747157481574915750157511575215753157541575515756157571575815759157601576115762157631576415765157661576715768157691577015771157721577315774157751577615777157781577915780157811578215783157841578515786157871578815789157901579115792157931579415795157961579715798157991580015801158021580315804158051580615807158081580915810158111581215813158141581515816158171581815819158201582115822158231582415825158261582715828158291583015831158321583315834158351583615837158381583915840158411584215843158441584515846158471584815849158501585115852158531585415855158561585715858158591586015861158621586315864158651586615867158681586915870158711587215873158741587515876158771587815879158801588115882158831588415885158861588715888158891589015891158921589315894158951589615897158981589915900159011590215903159041590515906159071590815909159101591115912159131591415915159161591715918159191592015921159221592315924159251592615927159281592915930159311593215933159341593515936159371593815939159401594115942159431594415945159461594715948159491595015951159521595315954159551595615957159581595915960159611596215963159641596515966159671596815969159701597115972159731597415975159761597715978159791598015981159821598315984159851598615987159881598915990159911599215993159941599515996159971599815999160001600116002160031600416005160061600716008160091601016011160121601316014160151601616017160181601916020160211602216023160241602516026160271602816029160301603116032160331603416035160361603716038160391604016041160421604316044160451604616047160481604916050160511605216053160541605516056160571605816059160601606116062160631606416065160661606716068160691607016071160721607316074160751607616077160781607916080160811608216083160841608516086160871608816089160901609116092160931609416095160961609716098160991610016101161021610316104161051610616107161081610916110161111611216113161141611516116161171611816119161201612116122161231612416125161261612716128161291613016131161321613316134161351613616137161381613916140161411614216143161441614516146161471614816149161501615116152161531615416155161561615716158161591616016161161621616316164161651616616167161681616916170161711617216173161741617516176161771617816179161801618116182161831618416185161861618716188161891619016191161921619316194161951619616197161981619916200162011620216203162041620516206162071620816209162101621116212162131621416215162161621716218162191622016221162221622316224162251622616227162281622916230162311623216233162341623516236162371623816239162401624116242162431624416245162461624716248162491625016251162521625316254162551625616257162581625916260162611626216263162641626516266162671626816269162701627116272162731627416275162761627716278162791628016281162821628316284162851628616287162881628916290162911629216293162941629516296162971629816299163001630116302163031630416305163061630716308163091631016311163121631316314163151631616317163181631916320163211632216323163241632516326163271632816329163301633116332163331633416335163361633716338163391634016341163421634316344163451634616347163481634916350163511635216353163541635516356163571635816359163601636116362163631636416365163661636716368163691637016371163721637316374163751637616377163781637916380163811638216383163841638516386163871638816389163901639116392163931639416395163961639716398163991640016401164021640316404164051640616407164081640916410164111641216413164141641516416164171641816419164201642116422164231642416425164261642716428164291643016431164321643316434164351643616437164381643916440164411644216443164441644516446164471644816449164501645116452164531645416455164561645716458164591646016461164621646316464164651646616467164681646916470164711647216473164741647516476164771647816479164801648116482164831648416485164861648716488164891649016491164921649316494164951649616497164981649916500165011650216503165041650516506165071650816509165101651116512165131651416515165161651716518165191652016521165221652316524165251652616527165281652916530165311653216533165341653516536165371653816539165401654116542165431654416545165461654716548165491655016551165521655316554165551655616557165581655916560165611656216563165641656516566165671656816569165701657116572165731657416575165761657716578165791658016581165821658316584165851658616587165881658916590165911659216593165941659516596165971659816599166001660116602166031660416605166061660716608166091661016611166121661316614166151661616617166181661916620166211662216623166241662516626166271662816629166301663116632166331663416635166361663716638166391664016641166421664316644166451664616647166481664916650166511665216653166541665516656166571665816659166601666116662166631666416665166661666716668166691667016671166721667316674166751667616677166781667916680166811668216683166841668516686166871668816689166901669116692166931669416695166961669716698166991670016701167021670316704167051670616707167081670916710167111671216713167141671516716167171671816719167201672116722167231672416725167261672716728167291673016731167321673316734167351673616737167381673916740167411674216743167441674516746167471674816749167501675116752167531675416755167561675716758167591676016761167621676316764167651676616767167681676916770167711677216773167741677516776167771677816779167801678116782167831678416785167861678716788167891679016791167921679316794167951679616797167981679916800168011680216803168041680516806168071680816809168101681116812168131681416815168161681716818168191682016821168221682316824168251682616827168281682916830168311683216833168341683516836168371683816839168401684116842168431684416845168461684716848168491685016851168521685316854168551685616857168581685916860168611686216863168641686516866168671686816869168701687116872168731687416875168761687716878168791688016881168821688316884168851688616887168881688916890168911689216893168941689516896168971689816899169001690116902169031690416905169061690716908169091691016911169121691316914169151691616917169181691916920169211692216923169241692516926169271692816929169301693116932169331693416935169361693716938169391694016941169421694316944169451694616947169481694916950169511695216953169541695516956169571695816959169601696116962169631696416965169661696716968169691697016971169721697316974169751697616977169781697916980169811698216983169841698516986169871698816989169901699116992169931699416995169961699716998169991700017001170021700317004170051700617007170081700917010170111701217013170141701517016170171701817019170201702117022170231702417025170261702717028170291703017031170321703317034170351703617037170381703917040170411704217043170441704517046170471704817049170501705117052170531705417055170561705717058170591706017061170621706317064170651706617067170681706917070170711707217073170741707517076170771707817079170801708117082170831708417085170861708717088170891709017091170921709317094170951709617097170981709917100171011710217103171041710517106171071710817109171101711117112171131711417115171161711717118171191712017121171221712317124171251712617127171281712917130171311713217133171341713517136171371713817139171401714117142171431714417145171461714717148171491715017151171521715317154171551715617157171581715917160171611716217163171641716517166171671716817169171701717117172171731717417175171761717717178171791718017181171821718317184171851718617187171881718917190171911719217193171941719517196171971719817199172001720117202172031720417205172061720717208172091721017211172121721317214172151721617217172181721917220172211722217223172241722517226172271722817229172301723117232172331723417235172361723717238172391724017241172421724317244172451724617247172481724917250172511725217253172541725517256172571725817259172601726117262172631726417265172661726717268172691727017271172721727317274172751727617277172781727917280172811728217283172841728517286172871728817289172901729117292172931729417295172961729717298172991730017301173021730317304173051730617307173081730917310173111731217313173141731517316173171731817319173201732117322173231732417325173261732717328173291733017331173321733317334173351733617337173381733917340173411734217343173441734517346173471734817349173501735117352173531735417355173561735717358173591736017361173621736317364173651736617367173681736917370173711737217373173741737517376173771737817379173801738117382173831738417385173861738717388173891739017391173921739317394173951739617397173981739917400174011740217403174041740517406174071740817409174101741117412174131741417415174161741717418174191742017421174221742317424174251742617427174281742917430174311743217433174341743517436174371743817439174401744117442174431744417445174461744717448174491745017451174521745317454174551745617457174581745917460174611746217463174641746517466174671746817469174701747117472174731747417475174761747717478174791748017481174821748317484174851748617487174881748917490174911749217493174941749517496174971749817499175001750117502175031750417505175061750717508175091751017511175121751317514175151751617517175181751917520175211752217523175241752517526175271752817529175301753117532175331753417535175361753717538175391754017541175421754317544175451754617547175481754917550175511755217553175541755517556175571755817559175601756117562175631756417565175661756717568175691757017571175721757317574175751757617577175781757917580175811758217583175841758517586175871758817589175901759117592175931759417595175961759717598175991760017601176021760317604176051760617607176081760917610176111761217613176141761517616176171761817619176201762117622176231762417625176261762717628176291763017631176321763317634176351763617637176381763917640176411764217643176441764517646176471764817649176501765117652176531765417655176561765717658176591766017661176621766317664176651766617667176681766917670176711767217673176741767517676176771767817679176801768117682176831768417685176861768717688176891769017691176921769317694176951769617697176981769917700177011770217703177041770517706177071770817709177101771117712177131771417715177161771717718177191772017721177221772317724177251772617727177281772917730177311773217733177341773517736177371773817739177401774117742177431774417745177461774717748177491775017751177521775317754177551775617757177581775917760177611776217763177641776517766177671776817769177701777117772177731777417775177761777717778177791778017781177821778317784177851778617787177881778917790177911779217793177941779517796177971779817799178001780117802178031780417805178061780717808178091781017811178121781317814178151781617817178181781917820178211782217823178241782517826178271782817829178301783117832178331783417835178361783717838178391784017841178421784317844178451784617847178481784917850178511785217853178541785517856178571785817859178601786117862178631786417865178661786717868178691787017871178721787317874178751787617877178781787917880178811788217883178841788517886178871788817889178901789117892178931789417895178961789717898178991790017901179021790317904179051790617907179081790917910179111791217913179141791517916179171791817919179201792117922179231792417925179261792717928179291793017931179321793317934179351793617937179381793917940179411794217943179441794517946179471794817949179501795117952179531795417955179561795717958179591796017961179621796317964179651796617967179681796917970179711797217973179741797517976179771797817979179801798117982179831798417985179861798717988179891799017991179921799317994179951799617997179981799918000180011800218003180041800518006180071800818009180101801118012180131801418015180161801718018180191802018021180221802318024180251802618027180281802918030180311803218033180341803518036180371803818039180401804118042180431804418045180461804718048180491805018051180521805318054180551805618057180581805918060180611806218063180641806518066180671806818069180701807118072180731807418075180761807718078180791808018081180821808318084180851808618087180881808918090180911809218093180941809518096180971809818099181001810118102181031810418105181061810718108181091811018111181121811318114181151811618117181181811918120181211812218123181241812518126181271812818129181301813118132181331813418135181361813718138181391814018141181421814318144181451814618147181481814918150181511815218153181541815518156181571815818159181601816118162181631816418165181661816718168181691817018171181721817318174181751817618177181781817918180181811818218183181841818518186181871818818189181901819118192181931819418195181961819718198181991820018201182021820318204182051820618207182081820918210182111821218213182141821518216182171821818219182201822118222182231822418225182261822718228182291823018231182321823318234182351823618237182381823918240182411824218243182441824518246182471824818249182501825118252182531825418255182561825718258182591826018261182621826318264182651826618267182681826918270182711827218273182741827518276182771827818279182801828118282182831828418285182861828718288182891829018291182921829318294182951829618297182981829918300183011830218303183041830518306183071830818309183101831118312183131831418315183161831718318183191832018321183221832318324183251832618327183281832918330183311833218333183341833518336183371833818339183401834118342183431834418345183461834718348183491835018351183521835318354183551835618357183581835918360183611836218363183641836518366183671836818369183701837118372183731837418375183761837718378183791838018381183821838318384183851838618387183881838918390183911839218393183941839518396183971839818399184001840118402184031840418405184061840718408184091841018411184121841318414184151841618417184181841918420184211842218423184241842518426184271842818429184301843118432184331843418435184361843718438184391844018441184421844318444184451844618447184481844918450184511845218453184541845518456184571845818459184601846118462184631846418465184661846718468184691847018471184721847318474184751847618477184781847918480184811848218483184841848518486184871848818489184901849118492184931849418495184961849718498184991850018501185021850318504185051850618507185081850918510185111851218513185141851518516185171851818519185201852118522185231852418525185261852718528185291853018531185321853318534185351853618537185381853918540185411854218543185441854518546185471854818549185501855118552185531855418555185561855718558185591856018561185621856318564185651856618567185681856918570185711857218573185741857518576185771857818579185801858118582185831858418585185861858718588185891859018591185921859318594185951859618597185981859918600186011860218603186041860518606186071860818609186101861118612186131861418615186161861718618186191862018621186221862318624186251862618627186281862918630186311863218633186341863518636186371863818639186401864118642186431864418645186461864718648186491865018651186521865318654186551865618657186581865918660186611866218663186641866518666186671866818669186701867118672186731867418675186761867718678186791868018681186821868318684186851868618687186881868918690186911869218693186941869518696186971869818699187001870118702187031870418705187061870718708187091871018711187121871318714187151871618717187181871918720187211872218723187241872518726187271872818729187301873118732187331873418735187361873718738187391874018741187421874318744187451874618747187481874918750187511875218753187541875518756187571875818759187601876118762187631876418765187661876718768187691877018771187721877318774187751877618777187781877918780187811878218783187841878518786187871878818789187901879118792187931879418795187961879718798187991880018801188021880318804188051880618807188081880918810188111881218813188141881518816188171881818819188201882118822188231882418825188261882718828188291883018831188321883318834188351883618837188381883918840188411884218843188441884518846188471884818849188501885118852188531885418855188561885718858188591886018861188621886318864188651886618867188681886918870188711887218873188741887518876188771887818879188801888118882188831888418885188861888718888188891889018891188921889318894188951889618897188981889918900189011890218903189041890518906189071890818909189101891118912189131891418915189161891718918189191892018921189221892318924189251892618927189281892918930189311893218933189341893518936189371893818939189401894118942189431894418945189461894718948189491895018951189521895318954189551895618957189581895918960189611896218963189641896518966189671896818969189701897118972189731897418975189761897718978189791898018981189821898318984189851898618987189881898918990189911899218993189941899518996189971899818999190001900119002190031900419005190061900719008190091901019011190121901319014190151901619017190181901919020190211902219023190241902519026190271902819029190301903119032190331903419035190361903719038190391904019041190421904319044190451904619047190481904919050190511905219053190541905519056190571905819059190601906119062190631906419065190661906719068190691907019071190721907319074190751907619077190781907919080190811908219083190841908519086190871908819089190901909119092190931909419095190961909719098190991910019101191021910319104191051910619107191081910919110191111911219113191141911519116191171911819119191201912119122191231912419125191261912719128191291913019131191321913319134191351913619137191381913919140191411914219143191441914519146191471914819149191501915119152191531915419155191561915719158191591916019161191621916319164191651916619167191681916919170191711917219173191741917519176191771917819179191801918119182191831918419185191861918719188191891919019191191921919319194191951919619197191981919919200192011920219203192041920519206192071920819209192101921119212192131921419215192161921719218192191922019221192221922319224192251922619227192281922919230192311923219233192341923519236192371923819239192401924119242192431924419245192461924719248192491925019251192521925319254192551925619257192581925919260192611926219263192641926519266192671926819269192701927119272192731927419275192761927719278192791928019281192821928319284192851928619287192881928919290192911929219293192941929519296192971929819299193001930119302193031930419305193061930719308193091931019311193121931319314193151931619317193181931919320193211932219323193241932519326193271932819329193301933119332193331933419335193361933719338193391934019341193421934319344193451934619347193481934919350193511935219353193541935519356193571935819359193601936119362193631936419365193661936719368193691937019371193721937319374193751937619377193781937919380193811938219383193841938519386193871938819389193901939119392193931939419395193961939719398193991940019401194021940319404194051940619407194081940919410194111941219413194141941519416194171941819419194201942119422194231942419425194261942719428194291943019431194321943319434194351943619437194381943919440194411944219443194441944519446194471944819449194501945119452194531945419455194561945719458194591946019461194621946319464194651946619467194681946919470194711947219473194741947519476194771947819479194801948119482194831948419485194861948719488194891949019491194921949319494194951949619497194981949919500195011950219503195041950519506195071950819509195101951119512195131951419515195161951719518195191952019521195221952319524195251952619527195281952919530195311953219533195341953519536195371953819539195401954119542195431954419545195461954719548195491955019551195521955319554195551955619557195581955919560195611956219563195641956519566195671956819569195701957119572195731957419575195761957719578195791958019581195821958319584195851958619587195881958919590195911959219593195941959519596195971959819599196001960119602196031960419605196061960719608196091961019611196121961319614196151961619617196181961919620196211962219623196241962519626196271962819629196301963119632196331963419635196361963719638196391964019641196421964319644196451964619647196481964919650196511965219653196541965519656196571965819659196601966119662196631966419665196661966719668196691967019671196721967319674196751967619677196781967919680196811968219683196841968519686196871968819689196901969119692196931969419695196961969719698196991970019701197021970319704197051970619707197081970919710197111971219713197141971519716197171971819719197201972119722197231972419725197261972719728197291973019731197321973319734197351973619737197381973919740197411974219743197441974519746197471974819749197501975119752197531975419755197561975719758197591976019761197621976319764197651976619767197681976919770197711977219773197741977519776197771977819779197801978119782197831978419785197861978719788197891979019791197921979319794197951979619797197981979919800198011980219803198041980519806198071980819809198101981119812198131981419815198161981719818198191982019821198221982319824198251982619827198281982919830198311983219833198341983519836198371983819839198401984119842198431984419845198461984719848198491985019851198521985319854198551985619857198581985919860198611986219863198641986519866198671986819869198701987119872198731987419875198761987719878198791988019881198821988319884198851988619887198881988919890198911989219893198941989519896198971989819899199001990119902199031990419905199061990719908199091991019911199121991319914199151991619917199181991919920199211992219923199241992519926199271992819929199301993119932199331993419935199361993719938199391994019941199421994319944199451994619947199481994919950199511995219953199541995519956199571995819959199601996119962199631996419965199661996719968199691997019971199721997319974199751997619977199781997919980199811998219983199841998519986199871998819989199901999119992199931999419995199961999719998199992000020001200022000320004200052000620007200082000920010200112001220013200142001520016200172001820019200202002120022200232002420025200262002720028200292003020031200322003320034200352003620037200382003920040200412004220043200442004520046200472004820049200502005120052200532005420055200562005720058200592006020061200622006320064200652006620067200682006920070200712007220073200742007520076200772007820079200802008120082200832008420085200862008720088200892009020091200922009320094200952009620097200982009920100201012010220103201042010520106201072010820109201102011120112201132011420115201162011720118201192012020121201222012320124201252012620127201282012920130201312013220133201342013520136201372013820139201402014120142201432014420145201462014720148201492015020151201522015320154201552015620157201582015920160201612016220163201642016520166201672016820169201702017120172201732017420175201762017720178201792018020181201822018320184201852018620187201882018920190201912019220193201942019520196201972019820199202002020120202202032020420205202062020720208202092021020211202122021320214202152021620217202182021920220202212022220223202242022520226202272022820229202302023120232202332023420235202362023720238202392024020241202422024320244202452024620247202482024920250202512025220253202542025520256202572025820259202602026120262202632026420265202662026720268202692027020271202722027320274202752027620277202782027920280202812028220283202842028520286202872028820289202902029120292202932029420295202962029720298202992030020301203022030320304203052030620307203082030920310203112031220313203142031520316203172031820319203202032120322203232032420325203262032720328203292033020331203322033320334203352033620337203382033920340203412034220343203442034520346203472034820349203502035120352203532035420355203562035720358203592036020361203622036320364203652036620367203682036920370203712037220373203742037520376203772037820379203802038120382203832038420385203862038720388203892039020391203922039320394203952039620397203982039920400204012040220403204042040520406204072040820409204102041120412204132041420415204162041720418204192042020421204222042320424204252042620427204282042920430204312043220433204342043520436204372043820439204402044120442204432044420445204462044720448204492045020451204522045320454204552045620457204582045920460204612046220463204642046520466204672046820469204702047120472204732047420475204762047720478204792048020481204822048320484204852048620487204882048920490204912049220493204942049520496204972049820499205002050120502205032050420505205062050720508205092051020511205122051320514205152051620517205182051920520205212052220523205242052520526205272052820529205302053120532205332053420535205362053720538205392054020541205422054320544205452054620547205482054920550205512055220553205542055520556205572055820559205602056120562205632056420565205662056720568205692057020571205722057320574205752057620577205782057920580205812058220583205842058520586205872058820589205902059120592205932059420595205962059720598205992060020601206022060320604206052060620607206082060920610206112061220613206142061520616206172061820619206202062120622206232062420625206262062720628206292063020631206322063320634206352063620637206382063920640206412064220643206442064520646206472064820649206502065120652206532065420655206562065720658206592066020661206622066320664206652066620667206682066920670206712067220673206742067520676206772067820679206802068120682206832068420685206862068720688206892069020691206922069320694206952069620697206982069920700207012070220703207042070520706207072070820709207102071120712207132071420715207162071720718207192072020721207222072320724207252072620727207282072920730207312073220733207342073520736207372073820739207402074120742207432074420745207462074720748207492075020751207522075320754207552075620757207582075920760207612076220763207642076520766207672076820769207702077120772207732077420775207762077720778207792078020781207822078320784207852078620787207882078920790207912079220793207942079520796207972079820799208002080120802208032080420805208062080720808208092081020811208122081320814208152081620817208182081920820208212082220823208242082520826208272082820829208302083120832208332083420835208362083720838208392084020841208422084320844208452084620847208482084920850208512085220853208542085520856208572085820859208602086120862208632086420865208662086720868208692087020871208722087320874208752087620877208782087920880208812088220883208842088520886208872088820889208902089120892208932089420895208962089720898208992090020901209022090320904209052090620907209082090920910209112091220913209142091520916209172091820919209202092120922209232092420925209262092720928209292093020931209322093320934209352093620937209382093920940209412094220943209442094520946209472094820949209502095120952209532095420955209562095720958209592096020961209622096320964209652096620967209682096920970209712097220973209742097520976209772097820979209802098120982209832098420985209862098720988209892099020991209922099320994209952099620997209982099921000210012100221003210042100521006210072100821009210102101121012210132101421015210162101721018210192102021021210222102321024210252102621027210282102921030210312103221033210342103521036210372103821039210402104121042210432104421045210462104721048210492105021051210522105321054210552105621057210582105921060210612106221063210642106521066210672106821069210702107121072210732107421075210762107721078210792108021081210822108321084210852108621087210882108921090210912109221093210942109521096210972109821099211002110121102211032110421105211062110721108211092111021111211122111321114211152111621117211182111921120211212112221123211242112521126211272112821129211302113121132211332113421135211362113721138211392114021141211422114321144211452114621147211482114921150211512115221153211542115521156211572115821159211602116121162211632116421165211662116721168211692117021171211722117321174211752117621177211782117921180211812118221183211842118521186211872118821189211902119121192211932119421195211962119721198211992120021201212022120321204212052120621207212082120921210212112121221213212142121521216212172121821219212202122121222212232122421225212262122721228212292123021231212322123321234212352123621237212382123921240212412124221243212442124521246212472124821249212502125121252212532125421255212562125721258212592126021261212622126321264212652126621267212682126921270212712127221273212742127521276212772127821279212802128121282212832128421285212862128721288212892129021291212922129321294212952129621297212982129921300213012130221303213042130521306213072130821309213102131121312213132131421315213162131721318213192132021321213222132321324213252132621327213282132921330213312133221333213342133521336213372133821339213402134121342213432134421345213462134721348213492135021351213522135321354213552135621357213582135921360213612136221363213642136521366213672136821369213702137121372213732137421375213762137721378213792138021381213822138321384213852138621387213882138921390213912139221393213942139521396213972139821399214002140121402214032140421405214062140721408214092141021411214122141321414214152141621417214182141921420214212142221423214242142521426214272142821429214302143121432214332143421435214362143721438214392144021441214422144321444214452144621447214482144921450214512145221453214542145521456214572145821459214602146121462214632146421465214662146721468214692147021471214722147321474214752147621477214782147921480214812148221483214842148521486214872148821489214902149121492214932149421495214962149721498214992150021501215022150321504215052150621507215082150921510215112151221513215142151521516215172151821519215202152121522215232152421525215262152721528215292153021531215322153321534215352153621537215382153921540215412154221543215442154521546215472154821549215502155121552215532155421555215562155721558215592156021561215622156321564215652156621567215682156921570215712157221573215742157521576215772157821579215802158121582215832158421585215862158721588215892159021591215922159321594215952159621597215982159921600216012160221603216042160521606216072160821609216102161121612216132161421615216162161721618216192162021621216222162321624216252162621627216282162921630216312163221633216342163521636216372163821639216402164121642216432164421645216462164721648216492165021651216522165321654216552165621657216582165921660216612166221663216642166521666216672166821669216702167121672216732167421675216762167721678216792168021681216822168321684216852168621687216882168921690216912169221693216942169521696216972169821699217002170121702217032170421705217062170721708217092171021711217122171321714217152171621717217182171921720217212172221723217242172521726217272172821729217302173121732217332173421735217362173721738217392174021741217422174321744217452174621747217482174921750217512175221753217542175521756217572175821759217602176121762217632176421765217662176721768217692177021771217722177321774217752177621777217782177921780217812178221783217842178521786217872178821789217902179121792217932179421795217962179721798217992180021801218022180321804218052180621807218082180921810218112181221813218142181521816218172181821819218202182121822218232182421825218262182721828218292183021831218322183321834218352183621837218382183921840218412184221843218442184521846218472184821849218502185121852218532185421855218562185721858218592186021861218622186321864218652186621867218682186921870218712187221873218742187521876218772187821879218802188121882218832188421885218862188721888218892189021891218922189321894218952189621897218982189921900219012190221903219042190521906219072190821909219102191121912219132191421915219162191721918219192192021921219222192321924219252192621927219282192921930219312193221933219342193521936219372193821939219402194121942219432194421945219462194721948219492195021951219522195321954219552195621957219582195921960219612196221963219642196521966219672196821969219702197121972219732197421975219762197721978219792198021981219822198321984219852198621987219882198921990219912199221993219942199521996219972199821999220002200122002220032200422005220062200722008220092201022011220122201322014220152201622017220182201922020220212202222023220242202522026220272202822029220302203122032220332203422035220362203722038220392204022041220422204322044220452204622047220482204922050220512205222053220542205522056220572205822059220602206122062220632206422065220662206722068220692207022071220722207322074220752207622077220782207922080220812208222083220842208522086220872208822089220902209122092220932209422095220962209722098220992210022101221022210322104221052210622107221082210922110221112211222113221142211522116221172211822119221202212122122221232212422125221262212722128221292213022131221322213322134221352213622137221382213922140221412214222143221442214522146221472214822149221502215122152221532215422155221562215722158221592216022161221622216322164221652216622167221682216922170221712217222173221742217522176221772217822179221802218122182221832218422185221862218722188221892219022191221922219322194221952219622197221982219922200222012220222203222042220522206222072220822209222102221122212222132221422215222162221722218222192222022221222222222322224222252222622227222282222922230222312223222233222342223522236222372223822239222402224122242222432224422245222462224722248222492225022251222522225322254222552225622257222582225922260222612226222263222642226522266222672226822269222702227122272222732227422275222762227722278222792228022281222822228322284222852228622287222882228922290222912229222293222942229522296222972229822299223002230122302223032230422305223062230722308223092231022311223122231322314223152231622317223182231922320223212232222323223242232522326223272232822329223302233122332223332233422335223362233722338223392234022341223422234322344223452234622347223482234922350223512235222353223542235522356223572235822359223602236122362223632236422365223662236722368223692237022371223722237322374223752237622377223782237922380223812238222383223842238522386223872238822389223902239122392223932239422395223962239722398223992240022401224022240322404224052240622407224082240922410224112241222413224142241522416224172241822419224202242122422224232242422425224262242722428224292243022431224322243322434224352243622437224382243922440224412244222443224442244522446224472244822449224502245122452224532245422455224562245722458224592246022461224622246322464224652246622467224682246922470224712247222473224742247522476224772247822479224802248122482224832248422485224862248722488224892249022491224922249322494224952249622497224982249922500225012250222503225042250522506225072250822509225102251122512225132251422515225162251722518225192252022521225222252322524225252252622527225282252922530225312253222533225342253522536225372253822539225402254122542225432254422545225462254722548225492255022551225522255322554225552255622557225582255922560225612256222563225642256522566225672256822569225702257122572225732257422575225762257722578225792258022581225822258322584225852258622587225882258922590225912259222593225942259522596225972259822599226002260122602226032260422605226062260722608226092261022611226122261322614226152261622617226182261922620226212262222623226242262522626226272262822629226302263122632226332263422635226362263722638226392264022641226422264322644226452264622647226482264922650226512265222653226542265522656226572265822659226602266122662226632266422665226662266722668226692267022671226722267322674226752267622677226782267922680226812268222683226842268522686226872268822689226902269122692226932269422695226962269722698226992270022701227022270322704227052270622707227082270922710227112271222713227142271522716227172271822719227202272122722227232272422725227262272722728227292273022731227322273322734227352273622737227382273922740227412274222743227442274522746227472274822749227502275122752227532275422755227562275722758227592276022761227622276322764227652276622767227682276922770227712277222773227742277522776227772277822779227802278122782227832278422785227862278722788227892279022791227922279322794227952279622797227982279922800228012280222803228042280522806228072280822809228102281122812228132281422815228162281722818228192282022821228222282322824228252282622827228282282922830228312283222833228342283522836228372283822839228402284122842228432284422845228462284722848228492285022851228522285322854228552285622857228582285922860228612286222863228642286522866228672286822869228702287122872228732287422875228762287722878228792288022881228822288322884228852288622887228882288922890228912289222893228942289522896228972289822899229002290122902229032290422905229062290722908229092291022911229122291322914229152291622917229182291922920229212292222923229242292522926229272292822929229302293122932229332293422935229362293722938229392294022941229422294322944229452294622947229482294922950229512295222953229542295522956229572295822959229602296122962229632296422965229662296722968229692297022971229722297322974229752297622977229782297922980229812298222983229842298522986229872298822989229902299122992229932299422995229962299722998229992300023001230022300323004230052300623007230082300923010230112301223013230142301523016230172301823019230202302123022230232302423025230262302723028230292303023031230322303323034230352303623037230382303923040230412304223043230442304523046230472304823049230502305123052230532305423055230562305723058230592306023061230622306323064230652306623067230682306923070230712307223073230742307523076230772307823079230802308123082230832308423085230862308723088230892309023091230922309323094230952309623097230982309923100231012310223103231042310523106231072310823109231102311123112231132311423115231162311723118231192312023121231222312323124231252312623127231282312923130231312313223133231342313523136231372313823139231402314123142231432314423145231462314723148231492315023151231522315323154231552315623157231582315923160231612316223163231642316523166231672316823169231702317123172231732317423175231762317723178231792318023181231822318323184231852318623187231882318923190231912319223193231942319523196231972319823199232002320123202232032320423205232062320723208232092321023211232122321323214232152321623217232182321923220232212322223223232242322523226232272322823229232302323123232232332323423235232362323723238232392324023241232422324323244232452324623247232482324923250232512325223253232542325523256232572325823259232602326123262232632326423265232662326723268232692327023271232722327323274232752327623277232782327923280232812328223283232842328523286232872328823289232902329123292232932329423295232962329723298232992330023301233022330323304233052330623307233082330923310233112331223313233142331523316233172331823319233202332123322233232332423325233262332723328233292333023331233322333323334233352333623337233382333923340233412334223343233442334523346233472334823349233502335123352233532335423355233562335723358233592336023361233622336323364233652336623367233682336923370233712337223373233742337523376233772337823379233802338123382233832338423385233862338723388233892339023391233922339323394233952339623397233982339923400234012340223403234042340523406234072340823409234102341123412234132341423415234162341723418234192342023421234222342323424234252342623427234282342923430234312343223433234342343523436234372343823439234402344123442234432344423445234462344723448234492345023451234522345323454234552345623457234582345923460234612346223463234642346523466234672346823469234702347123472234732347423475234762347723478234792348023481234822348323484234852348623487234882348923490234912349223493234942349523496234972349823499235002350123502235032350423505235062350723508235092351023511235122351323514235152351623517235182351923520235212352223523235242352523526235272352823529235302353123532235332353423535235362353723538235392354023541235422354323544235452354623547235482354923550235512355223553235542355523556235572355823559235602356123562235632356423565235662356723568235692357023571235722357323574235752357623577235782357923580235812358223583235842358523586235872358823589235902359123592235932359423595235962359723598235992360023601236022360323604236052360623607236082360923610236112361223613236142361523616236172361823619236202362123622236232362423625236262362723628236292363023631236322363323634236352363623637236382363923640236412364223643236442364523646236472364823649236502365123652236532365423655236562365723658236592366023661236622366323664236652366623667236682366923670236712367223673236742367523676236772367823679236802368123682236832368423685236862368723688236892369023691236922369323694236952369623697236982369923700237012370223703237042370523706237072370823709237102371123712237132371423715237162371723718237192372023721237222372323724237252372623727237282372923730237312373223733237342373523736237372373823739237402374123742237432374423745237462374723748237492375023751237522375323754237552375623757237582375923760237612376223763237642376523766237672376823769237702377123772237732377423775237762377723778237792378023781237822378323784237852378623787237882378923790237912379223793237942379523796237972379823799238002380123802238032380423805238062380723808238092381023811238122381323814238152381623817238182381923820238212382223823238242382523826238272382823829238302383123832238332383423835238362383723838238392384023841238422384323844238452384623847238482384923850238512385223853238542385523856238572385823859238602386123862238632386423865238662386723868238692387023871238722387323874238752387623877238782387923880238812388223883238842388523886238872388823889238902389123892238932389423895238962389723898238992390023901239022390323904239052390623907239082390923910239112391223913239142391523916239172391823919239202392123922239232392423925239262392723928239292393023931239322393323934239352393623937239382393923940239412394223943239442394523946239472394823949239502395123952239532395423955239562395723958239592396023961239622396323964239652396623967239682396923970239712397223973239742397523976239772397823979239802398123982239832398423985239862398723988239892399023991239922399323994239952399623997239982399924000240012400224003240042400524006240072400824009240102401124012240132401424015240162401724018240192402024021240222402324024240252402624027240282402924030240312403224033240342403524036240372403824039240402404124042240432404424045240462404724048240492405024051240522405324054240552405624057240582405924060240612406224063240642406524066240672406824069240702407124072240732407424075240762407724078240792408024081240822408324084240852408624087240882408924090240912409224093240942409524096240972409824099241002410124102241032410424105241062410724108241092411024111241122411324114241152411624117241182411924120241212412224123241242412524126241272412824129241302413124132241332413424135241362413724138241392414024141241422414324144241452414624147241482414924150241512415224153241542415524156241572415824159241602416124162241632416424165241662416724168241692417024171241722417324174241752417624177241782417924180241812418224183241842418524186241872418824189241902419124192241932419424195241962419724198241992420024201242022420324204242052420624207242082420924210242112421224213242142421524216242172421824219242202422124222242232422424225242262422724228242292423024231242322423324234242352423624237242382423924240242412424224243242442424524246242472424824249242502425124252242532425424255242562425724258242592426024261242622426324264242652426624267242682426924270242712427224273242742427524276242772427824279242802428124282242832428424285242862428724288242892429024291242922429324294242952429624297242982429924300243012430224303243042430524306243072430824309243102431124312243132431424315243162431724318243192432024321243222432324324243252432624327243282432924330243312433224333243342433524336243372433824339243402434124342243432434424345243462434724348243492435024351243522435324354243552435624357243582435924360243612436224363243642436524366243672436824369243702437124372243732437424375243762437724378243792438024381243822438324384243852438624387243882438924390243912439224393243942439524396243972439824399244002440124402244032440424405244062440724408244092441024411244122441324414244152441624417244182441924420244212442224423244242442524426244272442824429244302443124432244332443424435244362443724438244392444024441244422444324444244452444624447244482444924450244512445224453244542445524456244572445824459244602446124462244632446424465244662446724468244692447024471244722447324474244752447624477244782447924480244812448224483244842448524486244872448824489244902449124492244932449424495244962449724498244992450024501245022450324504245052450624507245082450924510245112451224513245142451524516245172451824519245202452124522245232452424525245262452724528245292453024531245322453324534245352453624537245382453924540245412454224543245442454524546245472454824549245502455124552245532455424555245562455724558245592456024561245622456324564245652456624567245682456924570245712457224573245742457524576245772457824579245802458124582245832458424585245862458724588245892459024591245922459324594245952459624597245982459924600246012460224603246042460524606246072460824609246102461124612246132461424615246162461724618246192462024621246222462324624246252462624627246282462924630246312463224633246342463524636246372463824639246402464124642246432464424645246462464724648246492465024651246522465324654246552465624657246582465924660246612466224663246642466524666246672466824669246702467124672246732467424675246762467724678246792468024681246822468324684246852468624687246882468924690246912469224693246942469524696246972469824699247002470124702247032470424705247062470724708247092471024711247122471324714247152471624717247182471924720247212472224723247242472524726247272472824729247302473124732247332473424735247362473724738247392474024741247422474324744247452474624747247482474924750247512475224753247542475524756247572475824759247602476124762247632476424765247662476724768247692477024771247722477324774247752477624777247782477924780247812478224783247842478524786247872478824789247902479124792247932479424795247962479724798247992480024801248022480324804248052480624807248082480924810248112481224813248142481524816248172481824819248202482124822248232482424825248262482724828248292483024831248322483324834248352483624837248382483924840248412484224843248442484524846248472484824849248502485124852248532485424855248562485724858248592486024861248622486324864248652486624867248682486924870248712487224873248742487524876248772487824879248802488124882248832488424885248862488724888248892489024891248922489324894248952489624897248982489924900249012490224903249042490524906249072490824909249102491124912249132491424915249162491724918249192492024921249222492324924249252492624927249282492924930249312493224933249342493524936249372493824939249402494124942249432494424945249462494724948249492495024951249522495324954249552495624957249582495924960249612496224963249642496524966249672496824969249702497124972249732497424975249762497724978249792498024981249822498324984249852498624987249882498924990249912499224993249942499524996249972499824999250002500125002250032500425005250062500725008250092501025011250122501325014250152501625017250182501925020250212502225023250242502525026250272502825029250302503125032250332503425035250362503725038250392504025041250422504325044250452504625047250482504925050250512505225053250542505525056250572505825059250602506125062250632506425065250662506725068250692507025071250722507325074250752507625077250782507925080250812508225083250842508525086250872508825089250902509125092250932509425095250962509725098250992510025101251022510325104251052510625107251082510925110251112511225113251142511525116251172511825119251202512125122251232512425125251262512725128251292513025131251322513325134251352513625137251382513925140251412514225143251442514525146251472514825149251502515125152251532515425155251562515725158251592516025161251622516325164251652516625167251682516925170251712517225173251742517525176251772517825179251802518125182251832518425185251862518725188251892519025191251922519325194251952519625197251982519925200252012520225203252042520525206252072520825209252102521125212252132521425215252162521725218252192522025221252222522325224252252522625227252282522925230252312523225233252342523525236252372523825239252402524125242252432524425245252462524725248252492525025251252522525325254252552525625257252582525925260252612526225263252642526525266252672526825269252702527125272252732527425275252762527725278252792528025281252822528325284252852528625287252882528925290252912529225293252942529525296252972529825299253002530125302253032530425305253062530725308253092531025311253122531325314253152531625317253182531925320253212532225323253242532525326253272532825329253302533125332253332533425335253362533725338253392534025341253422534325344253452534625347253482534925350253512535225353253542535525356253572535825359253602536125362253632536425365253662536725368253692537025371253722537325374253752537625377253782537925380253812538225383253842538525386253872538825389253902539125392253932539425395253962539725398253992540025401254022540325404254052540625407254082540925410254112541225413254142541525416254172541825419254202542125422254232542425425254262542725428254292543025431254322543325434254352543625437254382543925440254412544225443254442544525446254472544825449254502545125452254532545425455254562545725458254592546025461254622546325464254652546625467254682546925470254712547225473254742547525476254772547825479254802548125482254832548425485254862548725488254892549025491254922549325494254952549625497254982549925500255012550225503255042550525506255072550825509255102551125512255132551425515255162551725518255192552025521255222552325524255252552625527255282552925530255312553225533255342553525536255372553825539255402554125542255432554425545255462554725548255492555025551255522555325554255552555625557255582555925560255612556225563255642556525566255672556825569255702557125572255732557425575255762557725578255792558025581255822558325584255852558625587255882558925590255912559225593255942559525596255972559825599256002560125602256032560425605256062560725608256092561025611256122561325614256152561625617256182561925620256212562225623256242562525626256272562825629256302563125632256332563425635256362563725638256392564025641256422564325644256452564625647256482564925650256512565225653256542565525656256572565825659256602566125662256632566425665256662566725668256692567025671256722567325674256752567625677256782567925680256812568225683256842568525686256872568825689256902569125692256932569425695256962569725698256992570025701257022570325704257052570625707257082570925710257112571225713257142571525716257172571825719257202572125722257232572425725257262572725728257292573025731257322573325734257352573625737257382573925740257412574225743257442574525746257472574825749257502575125752257532575425755257562575725758257592576025761257622576325764257652576625767257682576925770257712577225773257742577525776257772577825779257802578125782257832578425785257862578725788257892579025791257922579325794257952579625797257982579925800258012580225803258042580525806258072580825809258102581125812258132581425815258162581725818258192582025821258222582325824258252582625827258282582925830258312583225833258342583525836258372583825839258402584125842258432584425845258462584725848258492585025851258522585325854258552585625857258582585925860258612586225863258642586525866258672586825869258702587125872258732587425875258762587725878258792588025881258822588325884258852588625887258882588925890258912589225893258942589525896258972589825899259002590125902259032590425905259062590725908259092591025911259122591325914259152591625917259182591925920259212592225923259242592525926259272592825929259302593125932259332593425935259362593725938259392594025941259422594325944259452594625947259482594925950259512595225953259542595525956259572595825959259602596125962259632596425965259662596725968259692597025971259722597325974259752597625977259782597925980259812598225983259842598525986259872598825989259902599125992259932599425995259962599725998259992600026001260022600326004260052600626007260082600926010260112601226013260142601526016260172601826019260202602126022260232602426025260262602726028260292603026031260322603326034260352603626037260382603926040260412604226043260442604526046260472604826049260502605126052260532605426055260562605726058260592606026061260622606326064260652606626067260682606926070260712607226073260742607526076260772607826079260802608126082260832608426085260862608726088260892609026091260922609326094260952609626097260982609926100261012610226103261042610526106261072610826109261102611126112261132611426115261162611726118261192612026121261222612326124261252612626127261282612926130261312613226133261342613526136261372613826139261402614126142261432614426145261462614726148261492615026151261522615326154261552615626157261582615926160261612616226163261642616526166261672616826169261702617126172261732617426175261762617726178261792618026181261822618326184261852618626187261882618926190261912619226193261942619526196261972619826199262002620126202262032620426205262062620726208262092621026211262122621326214262152621626217262182621926220262212622226223262242622526226262272622826229262302623126232262332623426235262362623726238262392624026241262422624326244262452624626247262482624926250262512625226253262542625526256262572625826259262602626126262262632626426265262662626726268262692627026271262722627326274262752627626277262782627926280262812628226283262842628526286262872628826289262902629126292262932629426295262962629726298262992630026301263022630326304263052630626307263082630926310263112631226313263142631526316263172631826319263202632126322263232632426325263262632726328263292633026331263322633326334263352633626337263382633926340263412634226343263442634526346263472634826349263502635126352263532635426355263562635726358263592636026361263622636326364263652636626367263682636926370263712637226373263742637526376263772637826379263802638126382263832638426385263862638726388263892639026391263922639326394263952639626397263982639926400264012640226403264042640526406264072640826409264102641126412264132641426415264162641726418264192642026421264222642326424264252642626427264282642926430264312643226433264342643526436264372643826439264402644126442264432644426445264462644726448264492645026451264522645326454264552645626457264582645926460264612646226463264642646526466264672646826469264702647126472264732647426475264762647726478264792648026481264822648326484264852648626487264882648926490264912649226493264942649526496264972649826499265002650126502265032650426505265062650726508265092651026511265122651326514265152651626517265182651926520265212652226523265242652526526265272652826529265302653126532265332653426535265362653726538265392654026541265422654326544265452654626547265482654926550265512655226553265542655526556265572655826559265602656126562265632656426565265662656726568265692657026571265722657326574265752657626577265782657926580265812658226583265842658526586265872658826589265902659126592265932659426595265962659726598265992660026601266022660326604266052660626607266082660926610266112661226613266142661526616266172661826619266202662126622266232662426625266262662726628266292663026631266322663326634266352663626637266382663926640266412664226643266442664526646266472664826649266502665126652266532665426655266562665726658266592666026661266622666326664266652666626667266682666926670266712667226673266742667526676266772667826679266802668126682266832668426685266862668726688266892669026691266922669326694266952669626697266982669926700267012670226703267042670526706267072670826709267102671126712267132671426715267162671726718267192672026721267222672326724267252672626727267282672926730267312673226733267342673526736267372673826739267402674126742267432674426745267462674726748267492675026751267522675326754267552675626757267582675926760267612676226763267642676526766267672676826769267702677126772267732677426775267762677726778267792678026781267822678326784267852678626787267882678926790267912679226793267942679526796267972679826799268002680126802268032680426805268062680726808268092681026811268122681326814268152681626817268182681926820268212682226823268242682526826268272682826829268302683126832268332683426835268362683726838268392684026841268422684326844268452684626847268482684926850268512685226853268542685526856268572685826859268602686126862268632686426865268662686726868268692687026871268722687326874268752687626877268782687926880268812688226883268842688526886268872688826889268902689126892268932689426895268962689726898268992690026901269022690326904269052690626907269082690926910269112691226913269142691526916269172691826919269202692126922269232692426925269262692726928269292693026931269322693326934269352693626937269382693926940269412694226943269442694526946269472694826949269502695126952269532695426955269562695726958269592696026961269622696326964269652696626967269682696926970269712697226973269742697526976269772697826979269802698126982269832698426985269862698726988269892699026991269922699326994269952699626997269982699927000270012700227003270042700527006270072700827009270102701127012270132701427015270162701727018270192702027021270222702327024270252702627027270282702927030270312703227033270342703527036270372703827039270402704127042270432704427045270462704727048270492705027051270522705327054270552705627057270582705927060270612706227063270642706527066270672706827069270702707127072270732707427075270762707727078270792708027081270822708327084270852708627087270882708927090270912709227093270942709527096270972709827099271002710127102271032710427105271062710727108271092711027111271122711327114271152711627117271182711927120271212712227123271242712527126271272712827129271302713127132271332713427135271362713727138271392714027141271422714327144271452714627147271482714927150271512715227153271542715527156271572715827159271602716127162271632716427165271662716727168271692717027171271722717327174271752717627177271782717927180271812718227183271842718527186271872718827189271902719127192271932719427195271962719727198271992720027201272022720327204272052720627207272082720927210272112721227213272142721527216272172721827219272202722127222272232722427225272262722727228272292723027231272322723327234272352723627237272382723927240272412724227243272442724527246272472724827249272502725127252272532725427255272562725727258272592726027261272622726327264272652726627267272682726927270272712727227273272742727527276272772727827279272802728127282272832728427285272862728727288272892729027291272922729327294272952729627297272982729927300273012730227303273042730527306273072730827309273102731127312273132731427315273162731727318273192732027321273222732327324273252732627327273282732927330273312733227333273342733527336273372733827339273402734127342273432734427345273462734727348273492735027351273522735327354273552735627357273582735927360273612736227363273642736527366273672736827369273702737127372273732737427375273762737727378273792738027381273822738327384273852738627387273882738927390273912739227393273942739527396273972739827399274002740127402274032740427405274062740727408274092741027411274122741327414274152741627417274182741927420274212742227423274242742527426274272742827429274302743127432274332743427435274362743727438274392744027441274422744327444274452744627447274482744927450274512745227453274542745527456274572745827459274602746127462274632746427465274662746727468274692747027471274722747327474274752747627477274782747927480274812748227483274842748527486274872748827489274902749127492274932749427495274962749727498274992750027501275022750327504275052750627507275082750927510275112751227513275142751527516275172751827519275202752127522275232752427525275262752727528275292753027531275322753327534275352753627537275382753927540275412754227543275442754527546275472754827549275502755127552275532755427555275562755727558275592756027561275622756327564275652756627567275682756927570275712757227573275742757527576275772757827579275802758127582275832758427585275862758727588275892759027591275922759327594275952759627597275982759927600276012760227603276042760527606276072760827609276102761127612276132761427615276162761727618276192762027621276222762327624276252762627627276282762927630276312763227633276342763527636276372763827639276402764127642276432764427645276462764727648276492765027651276522765327654276552765627657276582765927660276612766227663276642766527666276672766827669276702767127672276732767427675276762767727678276792768027681276822768327684276852768627687276882768927690276912769227693276942769527696276972769827699277002770127702277032770427705277062770727708277092771027711277122771327714277152771627717277182771927720277212772227723277242772527726277272772827729277302773127732277332773427735277362773727738277392774027741277422774327744277452774627747277482774927750277512775227753277542775527756277572775827759277602776127762277632776427765277662776727768277692777027771277722777327774277752777627777277782777927780277812778227783277842778527786277872778827789277902779127792277932779427795277962779727798277992780027801278022780327804278052780627807278082780927810278112781227813278142781527816278172781827819278202782127822278232782427825278262782727828278292783027831278322783327834278352783627837278382783927840278412784227843278442784527846278472784827849278502785127852278532785427855278562785727858278592786027861278622786327864278652786627867278682786927870278712787227873278742787527876278772787827879278802788127882278832788427885278862788727888278892789027891278922789327894278952789627897278982789927900279012790227903279042790527906279072790827909279102791127912279132791427915279162791727918279192792027921279222792327924279252792627927279282792927930279312793227933279342793527936279372793827939279402794127942279432794427945279462794727948279492795027951279522795327954279552795627957279582795927960279612796227963279642796527966279672796827969279702797127972279732797427975279762797727978279792798027981279822798327984279852798627987279882798927990279912799227993279942799527996279972799827999280002800128002280032800428005280062800728008280092801028011280122801328014280152801628017280182801928020280212802228023280242802528026280272802828029280302803128032280332803428035280362803728038280392804028041280422804328044280452804628047280482804928050280512805228053280542805528056280572805828059280602806128062280632806428065280662806728068280692807028071280722807328074280752807628077280782807928080280812808228083280842808528086280872808828089280902809128092280932809428095280962809728098280992810028101281022810328104281052810628107281082810928110281112811228113281142811528116281172811828119281202812128122281232812428125281262812728128281292813028131281322813328134281352813628137281382813928140281412814228143281442814528146281472814828149281502815128152281532815428155281562815728158281592816028161281622816328164281652816628167281682816928170281712817228173281742817528176281772817828179281802818128182281832818428185281862818728188281892819028191281922819328194281952819628197281982819928200282012820228203282042820528206282072820828209282102821128212282132821428215282162821728218282192822028221282222822328224282252822628227282282822928230282312823228233282342823528236282372823828239282402824128242282432824428245282462824728248282492825028251282522825328254282552825628257282582825928260282612826228263282642826528266282672826828269282702827128272282732827428275282762827728278282792828028281282822828328284282852828628287282882828928290282912829228293282942829528296282972829828299283002830128302283032830428305283062830728308283092831028311283122831328314283152831628317283182831928320283212832228323283242832528326283272832828329283302833128332283332833428335283362833728338283392834028341283422834328344283452834628347283482834928350283512835228353283542835528356283572835828359283602836128362283632836428365283662836728368283692837028371283722837328374283752837628377283782837928380283812838228383283842838528386283872838828389283902839128392283932839428395283962839728398283992840028401284022840328404284052840628407284082840928410284112841228413284142841528416284172841828419284202842128422284232842428425284262842728428284292843028431284322843328434284352843628437284382843928440284412844228443284442844528446284472844828449284502845128452284532845428455284562845728458284592846028461284622846328464284652846628467284682846928470284712847228473284742847528476284772847828479284802848128482284832848428485284862848728488284892849028491284922849328494284952849628497284982849928500285012850228503285042850528506285072850828509285102851128512285132851428515285162851728518285192852028521285222852328524285252852628527285282852928530285312853228533285342853528536285372853828539285402854128542285432854428545285462854728548285492855028551285522855328554285552855628557285582855928560285612856228563285642856528566285672856828569285702857128572285732857428575285762857728578285792858028581285822858328584285852858628587285882858928590285912859228593285942859528596285972859828599286002860128602286032860428605286062860728608286092861028611286122861328614286152861628617286182861928620286212862228623286242862528626286272862828629286302863128632286332863428635286362863728638286392864028641286422864328644286452864628647286482864928650286512865228653286542865528656286572865828659286602866128662286632866428665286662866728668286692867028671286722867328674286752867628677286782867928680286812868228683286842868528686286872868828689286902869128692286932869428695286962869728698286992870028701287022870328704287052870628707287082870928710287112871228713287142871528716287172871828719287202872128722287232872428725287262872728728287292873028731287322873328734287352873628737287382873928740287412874228743287442874528746287472874828749287502875128752287532875428755287562875728758287592876028761287622876328764287652876628767287682876928770287712877228773287742877528776287772877828779287802878128782287832878428785287862878728788287892879028791287922879328794287952879628797287982879928800288012880228803288042880528806288072880828809288102881128812288132881428815288162881728818288192882028821288222882328824288252882628827288282882928830288312883228833288342883528836288372883828839288402884128842288432884428845288462884728848288492885028851288522885328854288552885628857288582885928860288612886228863288642886528866288672886828869288702887128872288732887428875288762887728878288792888028881288822888328884288852888628887288882888928890288912889228893288942889528896288972889828899289002890128902289032890428905289062890728908289092891028911289122891328914289152891628917289182891928920289212892228923289242892528926289272892828929289302893128932289332893428935289362893728938289392894028941289422894328944289452894628947289482894928950289512895228953289542895528956289572895828959289602896128962289632896428965289662896728968289692897028971289722897328974289752897628977289782897928980289812898228983289842898528986289872898828989289902899128992289932899428995289962899728998289992900029001290022900329004290052900629007290082900929010290112901229013290142901529016290172901829019290202902129022290232902429025290262902729028290292903029031290322903329034290352903629037290382903929040290412904229043290442904529046290472904829049290502905129052290532905429055290562905729058290592906029061290622906329064290652906629067290682906929070290712907229073290742907529076290772907829079290802908129082290832908429085290862908729088290892909029091290922909329094290952909629097290982909929100291012910229103291042910529106291072910829109291102911129112291132911429115291162911729118291192912029121291222912329124291252912629127291282912929130291312913229133291342913529136291372913829139291402914129142291432914429145291462914729148291492915029151291522915329154291552915629157291582915929160291612916229163291642916529166291672916829169291702917129172291732917429175291762917729178291792918029181291822918329184291852918629187291882918929190291912919229193291942919529196291972919829199292002920129202292032920429205292062920729208292092921029211292122921329214292152921629217292182921929220292212922229223292242922529226292272922829229292302923129232292332923429235292362923729238292392924029241292422924329244292452924629247292482924929250292512925229253292542925529256292572925829259292602926129262292632926429265292662926729268292692927029271292722927329274292752927629277292782927929280292812928229283292842928529286292872928829289292902929129292292932929429295292962929729298292992930029301293022930329304293052930629307293082930929310293112931229313293142931529316293172931829319293202932129322293232932429325293262932729328293292933029331293322933329334293352933629337293382933929340293412934229343293442934529346293472934829349293502935129352293532935429355293562935729358293592936029361293622936329364293652936629367293682936929370293712937229373293742937529376293772937829379293802938129382293832938429385293862938729388293892939029391293922939329394293952939629397293982939929400294012940229403294042940529406294072940829409294102941129412294132941429415294162941729418294192942029421294222942329424294252942629427294282942929430294312943229433294342943529436294372943829439294402944129442294432944429445294462944729448294492945029451294522945329454294552945629457294582945929460294612946229463294642946529466294672946829469294702947129472294732947429475294762947729478294792948029481294822948329484294852948629487294882948929490294912949229493294942949529496294972949829499295002950129502295032950429505295062950729508295092951029511295122951329514295152951629517295182951929520295212952229523295242952529526295272952829529295302953129532295332953429535295362953729538295392954029541295422954329544295452954629547295482954929550295512955229553295542955529556295572955829559295602956129562295632956429565295662956729568295692957029571295722957329574295752957629577295782957929580295812958229583295842958529586295872958829589295902959129592295932959429595295962959729598295992960029601296022960329604296052960629607296082960929610296112961229613296142961529616296172961829619296202962129622296232962429625296262962729628296292963029631296322963329634296352963629637296382963929640296412964229643296442964529646296472964829649296502965129652296532965429655296562965729658296592966029661296622966329664296652966629667296682966929670296712967229673296742967529676296772967829679296802968129682296832968429685296862968729688296892969029691296922969329694296952969629697296982969929700297012970229703297042970529706297072970829709297102971129712297132971429715297162971729718297192972029721297222972329724297252972629727297282972929730297312973229733297342973529736297372973829739297402974129742297432974429745297462974729748297492975029751297522975329754297552975629757297582975929760297612976229763297642976529766297672976829769297702977129772297732977429775297762977729778297792978029781297822978329784297852978629787297882978929790297912979229793297942979529796297972979829799298002980129802298032980429805298062980729808298092981029811298122981329814298152981629817298182981929820298212982229823298242982529826298272982829829298302983129832298332983429835298362983729838298392984029841298422984329844298452984629847298482984929850298512985229853298542985529856298572985829859298602986129862298632986429865298662986729868298692987029871298722987329874298752987629877298782987929880298812988229883298842988529886298872988829889298902989129892298932989429895298962989729898298992990029901299022990329904299052990629907299082990929910299112991229913299142991529916299172991829919299202992129922299232992429925299262992729928299292993029931299322993329934299352993629937299382993929940299412994229943299442994529946299472994829949299502995129952299532995429955299562995729958299592996029961299622996329964299652996629967299682996929970299712997229973299742997529976299772997829979299802998129982299832998429985299862998729988299892999029991299922999329994299952999629997299982999930000300013000230003300043000530006300073000830009300103001130012300133001430015300163001730018300193002030021300223002330024300253002630027300283002930030300313003230033300343003530036300373003830039300403004130042300433004430045300463004730048300493005030051300523005330054300553005630057300583005930060300613006230063300643006530066300673006830069300703007130072300733007430075300763007730078300793008030081300823008330084300853008630087300883008930090300913009230093300943009530096300973009830099301003010130102301033010430105301063010730108301093011030111301123011330114301153011630117301183011930120301213012230123301243012530126301273012830129301303013130132301333013430135301363013730138301393014030141301423014330144301453014630147301483014930150301513015230153301543015530156301573015830159301603016130162301633016430165301663016730168301693017030171301723017330174301753017630177301783017930180301813018230183301843018530186301873018830189301903019130192301933019430195301963019730198301993020030201302023020330204302053020630207302083020930210302113021230213302143021530216302173021830219302203022130222302233022430225302263022730228302293023030231302323023330234302353023630237302383023930240302413024230243302443024530246302473024830249302503025130252302533025430255302563025730258302593026030261302623026330264302653026630267302683026930270302713027230273302743027530276302773027830279302803028130282302833028430285302863028730288302893029030291302923029330294302953029630297302983029930300303013030230303303043030530306303073030830309303103031130312303133031430315303163031730318303193032030321303223032330324303253032630327303283032930330303313033230333303343033530336303373033830339303403034130342303433034430345303463034730348303493035030351303523035330354303553035630357303583035930360303613036230363303643036530366303673036830369303703037130372303733037430375303763037730378303793038030381303823038330384303853038630387303883038930390303913039230393303943039530396303973039830399304003040130402304033040430405304063040730408304093041030411304123041330414304153041630417304183041930420304213042230423304243042530426304273042830429304303043130432304333043430435304363043730438304393044030441304423044330444304453044630447304483044930450304513045230453304543045530456304573045830459304603046130462304633046430465304663046730468304693047030471304723047330474304753047630477304783047930480304813048230483304843048530486304873048830489304903049130492304933049430495304963049730498304993050030501305023050330504305053050630507305083050930510305113051230513305143051530516305173051830519305203052130522305233052430525305263052730528305293053030531305323053330534305353053630537305383053930540305413054230543305443054530546305473054830549305503055130552305533055430555305563055730558305593056030561305623056330564305653056630567305683056930570305713057230573305743057530576305773057830579305803058130582305833058430585305863058730588305893059030591305923059330594305953059630597305983059930600306013060230603306043060530606306073060830609306103061130612306133061430615306163061730618306193062030621306223062330624306253062630627306283062930630306313063230633306343063530636306373063830639306403064130642306433064430645306463064730648306493065030651306523065330654306553065630657306583065930660306613066230663306643066530666306673066830669306703067130672306733067430675306763067730678306793068030681306823068330684306853068630687306883068930690306913069230693306943069530696306973069830699307003070130702307033070430705307063070730708307093071030711307123071330714307153071630717307183071930720307213072230723307243072530726307273072830729307303073130732307333073430735307363073730738307393074030741307423074330744307453074630747307483074930750307513075230753307543075530756307573075830759307603076130762307633076430765307663076730768307693077030771307723077330774307753077630777307783077930780307813078230783307843078530786307873078830789307903079130792307933079430795307963079730798307993080030801308023080330804308053080630807308083080930810308113081230813308143081530816308173081830819308203082130822308233082430825308263082730828308293083030831308323083330834308353083630837308383083930840308413084230843308443084530846308473084830849308503085130852308533085430855308563085730858308593086030861308623086330864308653086630867308683086930870308713087230873308743087530876308773087830879308803088130882308833088430885308863088730888308893089030891308923089330894308953089630897308983089930900309013090230903309043090530906309073090830909309103091130912309133091430915309163091730918309193092030921309223092330924309253092630927309283092930930309313093230933309343093530936309373093830939309403094130942309433094430945309463094730948309493095030951309523095330954309553095630957309583095930960309613096230963309643096530966309673096830969309703097130972309733097430975309763097730978309793098030981309823098330984309853098630987309883098930990309913099230993309943099530996309973099830999310003100131002310033100431005310063100731008310093101031011310123101331014310153101631017310183101931020310213102231023310243102531026310273102831029310303103131032310333103431035310363103731038310393104031041310423104331044310453104631047310483104931050310513105231053310543105531056310573105831059310603106131062310633106431065310663106731068310693107031071310723107331074310753107631077310783107931080310813108231083310843108531086310873108831089310903109131092310933109431095310963109731098310993110031101311023110331104311053110631107311083110931110311113111231113311143111531116311173111831119311203112131122311233112431125311263112731128311293113031131311323113331134311353113631137311383113931140311413114231143311443114531146311473114831149311503115131152311533115431155311563115731158311593116031161311623116331164311653116631167311683116931170311713117231173311743117531176311773117831179311803118131182311833118431185311863118731188311893119031191311923119331194311953119631197311983119931200312013120231203312043120531206312073120831209312103121131212312133121431215312163121731218312193122031221312223122331224312253122631227312283122931230312313123231233312343123531236312373123831239312403124131242312433124431245312463124731248312493125031251312523125331254312553125631257312583125931260312613126231263312643126531266312673126831269312703127131272312733127431275312763127731278312793128031281312823128331284312853128631287312883128931290312913129231293312943129531296312973129831299313003130131302313033130431305313063130731308313093131031311313123131331314313153131631317313183131931320313213132231323313243132531326313273132831329313303133131332313333133431335313363133731338313393134031341313423134331344313453134631347313483134931350313513135231353313543135531356313573135831359313603136131362313633136431365313663136731368313693137031371313723137331374313753137631377313783137931380313813138231383313843138531386313873138831389313903139131392313933139431395313963139731398313993140031401314023140331404314053140631407314083140931410314113141231413314143141531416314173141831419314203142131422314233142431425314263142731428314293143031431314323143331434314353143631437314383143931440314413144231443314443144531446314473144831449314503145131452314533145431455314563145731458314593146031461314623146331464314653146631467314683146931470314713147231473314743147531476314773147831479314803148131482314833148431485314863148731488314893149031491314923149331494314953149631497314983149931500315013150231503315043150531506315073150831509315103151131512315133151431515315163151731518315193152031521315223152331524315253152631527315283152931530315313153231533315343153531536315373153831539315403154131542315433154431545315463154731548315493155031551315523155331554315553155631557315583155931560315613156231563315643156531566315673156831569315703157131572315733157431575315763157731578315793158031581315823158331584315853158631587315883158931590315913159231593315943159531596315973159831599316003160131602316033160431605316063160731608316093161031611316123161331614316153161631617316183161931620316213162231623316243162531626316273162831629316303163131632316333163431635316363163731638316393164031641316423164331644316453164631647316483164931650316513165231653316543165531656316573165831659316603166131662316633166431665316663166731668316693167031671316723167331674316753167631677316783167931680316813168231683316843168531686316873168831689316903169131692316933169431695316963169731698316993170031701317023170331704317053170631707317083170931710317113171231713317143171531716317173171831719317203172131722317233172431725317263172731728317293173031731317323173331734317353173631737317383173931740317413174231743317443174531746317473174831749317503175131752317533175431755317563175731758317593176031761317623176331764317653176631767317683176931770317713177231773317743177531776317773177831779317803178131782317833178431785317863178731788317893179031791317923179331794317953179631797317983179931800318013180231803318043180531806318073180831809318103181131812318133181431815318163181731818318193182031821318223182331824318253182631827318283182931830318313183231833318343183531836318373183831839318403184131842318433184431845318463184731848318493185031851318523185331854318553185631857318583185931860318613186231863318643186531866318673186831869318703187131872318733187431875318763187731878318793188031881318823188331884318853188631887318883188931890318913189231893318943189531896318973189831899319003190131902319033190431905319063190731908319093191031911319123191331914319153191631917319183191931920319213192231923319243192531926319273192831929319303193131932319333193431935319363193731938319393194031941319423194331944319453194631947319483194931950319513195231953319543195531956319573195831959319603196131962319633196431965319663196731968319693197031971319723197331974319753197631977319783197931980319813198231983319843198531986319873198831989319903199131992319933199431995319963199731998319993200032001320023200332004320053200632007320083200932010320113201232013320143201532016320173201832019320203202132022320233202432025320263202732028320293203032031320323203332034320353203632037320383203932040320413204232043320443204532046320473204832049320503205132052320533205432055320563205732058320593206032061320623206332064320653206632067320683206932070320713207232073320743207532076320773207832079320803208132082320833208432085320863208732088320893209032091320923209332094320953209632097320983209932100321013210232103321043210532106321073210832109321103211132112321133211432115321163211732118321193212032121321223212332124321253212632127321283212932130321313213232133321343213532136321373213832139321403214132142321433214432145321463214732148321493215032151321523215332154321553215632157321583215932160321613216232163321643216532166321673216832169321703217132172321733217432175321763217732178321793218032181321823218332184321853218632187321883218932190321913219232193321943219532196321973219832199322003220132202322033220432205322063220732208322093221032211322123221332214322153221632217322183221932220322213222232223322243222532226322273222832229322303223132232322333223432235322363223732238322393224032241322423224332244322453224632247322483224932250322513225232253322543225532256322573225832259322603226132262322633226432265322663226732268322693227032271322723227332274322753227632277322783227932280322813228232283322843228532286322873228832289322903229132292322933229432295322963229732298322993230032301323023230332304323053230632307323083230932310323113231232313323143231532316323173231832319323203232132322323233232432325323263232732328323293233032331323323233332334323353233632337323383233932340323413234232343323443234532346323473234832349323503235132352323533235432355323563235732358323593236032361323623236332364323653236632367323683236932370323713237232373323743237532376323773237832379323803238132382323833238432385323863238732388323893239032391323923239332394323953239632397323983239932400324013240232403324043240532406324073240832409324103241132412324133241432415324163241732418324193242032421324223242332424324253242632427324283242932430324313243232433324343243532436324373243832439324403244132442324433244432445324463244732448324493245032451324523245332454324553245632457324583245932460324613246232463324643246532466324673246832469324703247132472324733247432475324763247732478324793248032481324823248332484324853248632487324883248932490324913249232493324943249532496324973249832499325003250132502325033250432505325063250732508325093251032511325123251332514325153251632517325183251932520325213252232523325243252532526325273252832529325303253132532325333253432535325363253732538325393254032541325423254332544325453254632547325483254932550325513255232553325543255532556325573255832559325603256132562325633256432565325663256732568325693257032571325723257332574325753257632577325783257932580325813258232583325843258532586325873258832589325903259132592325933259432595325963259732598325993260032601326023260332604326053260632607326083260932610326113261232613326143261532616326173261832619326203262132622326233262432625326263262732628326293263032631326323263332634326353263632637326383263932640326413264232643326443264532646326473264832649326503265132652326533265432655326563265732658326593266032661326623266332664326653266632667326683266932670326713267232673326743267532676326773267832679326803268132682326833268432685326863268732688326893269032691326923269332694326953269632697326983269932700327013270232703327043270532706327073270832709327103271132712327133271432715327163271732718327193272032721327223272332724327253272632727327283272932730327313273232733327343273532736327373273832739327403274132742327433274432745327463274732748327493275032751327523275332754327553275632757327583275932760327613276232763327643276532766327673276832769327703277132772327733277432775327763277732778327793278032781327823278332784327853278632787327883278932790327913279232793327943279532796327973279832799328003280132802328033280432805328063280732808328093281032811328123281332814328153281632817328183281932820328213282232823328243282532826328273282832829328303283132832328333283432835328363283732838328393284032841328423284332844328453284632847328483284932850328513285232853328543285532856328573285832859328603286132862328633286432865328663286732868328693287032871328723287332874328753287632877328783287932880328813288232883328843288532886328873288832889328903289132892328933289432895328963289732898328993290032901329023290332904329053290632907329083290932910329113291232913329143291532916329173291832919329203292132922329233292432925329263292732928329293293032931329323293332934329353293632937329383293932940329413294232943329443294532946329473294832949329503295132952329533295432955329563295732958329593296032961329623296332964329653296632967329683296932970329713297232973329743297532976329773297832979329803298132982329833298432985329863298732988329893299032991329923299332994329953299632997329983299933000330013300233003330043300533006330073300833009330103301133012330133301433015330163301733018330193302033021330223302333024330253302633027330283302933030330313303233033330343303533036330373303833039330403304133042330433304433045330463304733048330493305033051330523305333054330553305633057330583305933060330613306233063330643306533066330673306833069330703307133072330733307433075330763307733078330793308033081330823308333084330853308633087330883308933090330913309233093330943309533096330973309833099331003310133102331033310433105331063310733108331093311033111331123311333114331153311633117331183311933120331213312233123331243312533126331273312833129331303313133132331333313433135331363313733138331393314033141331423314333144331453314633147331483314933150331513315233153331543315533156331573315833159331603316133162331633316433165331663316733168331693317033171331723317333174331753317633177331783317933180331813318233183331843318533186331873318833189331903319133192331933319433195331963319733198331993320033201332023320333204332053320633207332083320933210332113321233213332143321533216332173321833219332203322133222332233322433225332263322733228332293323033231332323323333234332353323633237332383323933240332413324233243332443324533246332473324833249332503325133252332533325433255332563325733258332593326033261332623326333264332653326633267332683326933270332713327233273332743327533276332773327833279332803328133282332833328433285332863328733288332893329033291332923329333294332953329633297332983329933300333013330233303333043330533306333073330833309333103331133312333133331433315333163331733318333193332033321333223332333324333253332633327333283332933330333313333233333333343333533336333373333833339333403334133342333433334433345333463334733348333493335033351333523335333354333553335633357333583335933360333613336233363333643336533366333673336833369333703337133372333733337433375333763337733378333793338033381333823338333384333853338633387333883338933390333913339233393333943339533396333973339833399334003340133402334033340433405334063340733408334093341033411334123341333414334153341633417334183341933420334213342233423334243342533426334273342833429334303343133432334333343433435334363343733438334393344033441334423344333444334453344633447334483344933450334513345233453334543345533456334573345833459334603346133462334633346433465334663346733468334693347033471334723347333474334753347633477334783347933480334813348233483334843348533486334873348833489334903349133492334933349433495334963349733498334993350033501335023350333504335053350633507335083350933510335113351233513335143351533516335173351833519335203352133522335233352433525335263352733528335293353033531335323353333534335353353633537335383353933540335413354233543335443354533546335473354833549335503355133552335533355433555335563355733558335593356033561335623356333564335653356633567335683356933570335713357233573335743357533576335773357833579335803358133582335833358433585335863358733588335893359033591335923359333594335953359633597335983359933600336013360233603336043360533606336073360833609336103361133612336133361433615336163361733618336193362033621336223362333624336253362633627336283362933630336313363233633336343363533636336373363833639336403364133642336433364433645336463364733648336493365033651336523365333654336553365633657336583365933660336613366233663336643366533666336673366833669336703367133672336733367433675336763367733678336793368033681336823368333684336853368633687336883368933690336913369233693336943369533696336973369833699337003370133702337033370433705337063370733708337093371033711337123371333714337153371633717337183371933720337213372233723337243372533726337273372833729337303373133732337333373433735337363373733738337393374033741337423374333744337453374633747337483374933750337513375233753337543375533756337573375833759337603376133762337633376433765337663376733768337693377033771337723377333774337753377633777337783377933780337813378233783337843378533786337873378833789337903379133792337933379433795337963379733798337993380033801338023380333804338053380633807338083380933810338113381233813338143381533816338173381833819338203382133822338233382433825338263382733828338293383033831338323383333834338353383633837338383383933840338413384233843338443384533846338473384833849338503385133852338533385433855338563385733858338593386033861338623386333864338653386633867338683386933870338713387233873338743387533876338773387833879338803388133882338833388433885338863388733888338893389033891338923389333894338953389633897338983389933900339013390233903339043390533906339073390833909339103391133912339133391433915339163391733918339193392033921339223392333924339253392633927339283392933930339313393233933339343393533936339373393833939339403394133942339433394433945339463394733948339493395033951339523395333954339553395633957339583395933960339613396233963339643396533966339673396833969339703397133972339733397433975339763397733978339793398033981339823398333984339853398633987339883398933990339913399233993339943399533996339973399833999340003400134002340033400434005340063400734008340093401034011340123401334014340153401634017340183401934020340213402234023340243402534026340273402834029340303403134032340333403434035340363403734038340393404034041340423404334044340453404634047340483404934050340513405234053340543405534056340573405834059340603406134062340633406434065340663406734068340693407034071340723407334074340753407634077340783407934080340813408234083340843408534086340873408834089340903409134092340933409434095340963409734098340993410034101341023410334104341053410634107341083410934110341113411234113341143411534116341173411834119341203412134122341233412434125341263412734128341293413034131341323413334134341353413634137341383413934140341413414234143341443414534146341473414834149341503415134152341533415434155341563415734158341593416034161341623416334164341653416634167341683416934170341713417234173341743417534176341773417834179341803418134182341833418434185341863418734188341893419034191341923419334194341953419634197341983419934200342013420234203342043420534206342073420834209342103421134212342133421434215342163421734218342193422034221342223422334224342253422634227342283422934230342313423234233342343423534236342373423834239342403424134242342433424434245342463424734248342493425034251342523425334254342553425634257342583425934260342613426234263342643426534266342673426834269342703427134272342733427434275342763427734278342793428034281342823428334284342853428634287342883428934290342913429234293342943429534296342973429834299343003430134302343033430434305343063430734308343093431034311343123431334314343153431634317343183431934320343213432234323343243432534326343273432834329343303433134332343333433434335343363433734338343393434034341343423434334344343453434634347343483434934350343513435234353343543435534356343573435834359343603436134362343633436434365343663436734368343693437034371343723437334374343753437634377343783437934380343813438234383343843438534386343873438834389343903439134392343933439434395343963439734398343993440034401344023440334404344053440634407344083440934410344113441234413344143441534416344173441834419344203442134422344233442434425344263442734428344293443034431344323443334434344353443634437344383443934440344413444234443344443444534446344473444834449344503445134452344533445434455344563445734458344593446034461344623446334464344653446634467344683446934470344713447234473344743447534476344773447834479344803448134482344833448434485344863448734488344893449034491344923449334494344953449634497344983449934500345013450234503345043450534506345073450834509345103451134512345133451434515345163451734518345193452034521345223452334524345253452634527345283452934530345313453234533345343453534536345373453834539345403454134542345433454434545345463454734548345493455034551345523455334554345553455634557345583455934560345613456234563345643456534566345673456834569345703457134572345733457434575345763457734578345793458034581345823458334584345853458634587345883458934590345913459234593345943459534596345973459834599346003460134602346033460434605346063460734608346093461034611346123461334614346153461634617346183461934620346213462234623346243462534626346273462834629346303463134632346333463434635346363463734638346393464034641346423464334644346453464634647346483464934650346513465234653346543465534656346573465834659346603466134662346633466434665346663466734668346693467034671346723467334674346753467634677346783467934680346813468234683346843468534686346873468834689346903469134692346933469434695346963469734698346993470034701347023470334704347053470634707347083470934710347113471234713347143471534716347173471834719347203472134722347233472434725347263472734728347293473034731347323473334734347353473634737347383473934740347413474234743347443474534746347473474834749347503475134752347533475434755347563475734758347593476034761347623476334764347653476634767347683476934770347713477234773347743477534776347773477834779347803478134782347833478434785347863478734788347893479034791347923479334794347953479634797347983479934800348013480234803348043480534806348073480834809348103481134812348133481434815348163481734818348193482034821348223482334824348253482634827348283482934830348313483234833348343483534836348373483834839348403484134842348433484434845348463484734848348493485034851348523485334854348553485634857348583485934860348613486234863348643486534866348673486834869348703487134872348733487434875348763487734878348793488034881348823488334884348853488634887348883488934890348913489234893348943489534896348973489834899349003490134902349033490434905349063490734908349093491034911349123491334914349153491634917349183491934920349213492234923349243492534926349273492834929349303493134932349333493434935349363493734938349393494034941349423494334944349453494634947349483494934950349513495234953349543495534956349573495834959349603496134962349633496434965349663496734968349693497034971349723497334974349753497634977349783497934980349813498234983349843498534986349873498834989349903499134992349933499434995349963499734998349993500035001350023500335004350053500635007350083500935010350113501235013350143501535016350173501835019350203502135022350233502435025350263502735028350293503035031350323503335034350353503635037350383503935040350413504235043350443504535046350473504835049350503505135052350533505435055350563505735058350593506035061350623506335064350653506635067350683506935070350713507235073350743507535076350773507835079350803508135082350833508435085350863508735088350893509035091350923509335094350953509635097350983509935100351013510235103351043510535106351073510835109351103511135112351133511435115351163511735118351193512035121351223512335124351253512635127351283512935130351313513235133351343513535136351373513835139351403514135142351433514435145351463514735148351493515035151351523515335154351553515635157351583515935160351613516235163351643516535166351673516835169351703517135172351733517435175351763517735178351793518035181351823518335184351853518635187351883518935190351913519235193351943519535196351973519835199352003520135202352033520435205352063520735208352093521035211352123521335214352153521635217352183521935220352213522235223352243522535226352273522835229352303523135232352333523435235352363523735238352393524035241352423524335244352453524635247352483524935250352513525235253352543525535256352573525835259352603526135262352633526435265352663526735268352693527035271352723527335274352753527635277352783527935280352813528235283352843528535286352873528835289352903529135292352933529435295352963529735298352993530035301353023530335304353053530635307353083530935310353113531235313353143531535316353173531835319353203532135322353233532435325353263532735328353293533035331353323533335334353353533635337353383533935340353413534235343353443534535346353473534835349353503535135352353533535435355353563535735358353593536035361353623536335364353653536635367353683536935370353713537235373353743537535376353773537835379353803538135382353833538435385353863538735388353893539035391353923539335394353953539635397353983539935400354013540235403354043540535406354073540835409354103541135412354133541435415354163541735418354193542035421354223542335424354253542635427354283542935430354313543235433354343543535436354373543835439354403544135442354433544435445354463544735448354493545035451354523545335454354553545635457354583545935460354613546235463354643546535466354673546835469354703547135472354733547435475354763547735478354793548035481354823548335484354853548635487354883548935490354913549235493354943549535496354973549835499355003550135502355033550435505355063550735508355093551035511355123551335514355153551635517355183551935520355213552235523355243552535526355273552835529355303553135532355333553435535355363553735538355393554035541355423554335544355453554635547355483554935550355513555235553355543555535556355573555835559355603556135562355633556435565355663556735568355693557035571355723557335574355753557635577355783557935580355813558235583355843558535586355873558835589355903559135592355933559435595355963559735598355993560035601356023560335604356053560635607356083560935610356113561235613356143561535616356173561835619356203562135622356233562435625356263562735628356293563035631356323563335634356353563635637356383563935640356413564235643356443564535646356473564835649356503565135652356533565435655356563565735658356593566035661356623566335664356653566635667356683566935670356713567235673356743567535676356773567835679356803568135682356833568435685356863568735688356893569035691356923569335694356953569635697356983569935700357013570235703357043570535706357073570835709357103571135712357133571435715357163571735718357193572035721357223572335724357253572635727357283572935730357313573235733357343573535736357373573835739357403574135742357433574435745357463574735748357493575035751357523575335754357553575635757357583575935760357613576235763357643576535766357673576835769357703577135772357733577435775357763577735778357793578035781357823578335784357853578635787357883578935790357913579235793357943579535796357973579835799358003580135802358033580435805358063580735808358093581035811358123581335814358153581635817358183581935820358213582235823358243582535826358273582835829358303583135832358333583435835358363583735838358393584035841358423584335844358453584635847358483584935850358513585235853358543585535856358573585835859358603586135862358633586435865358663586735868358693587035871358723587335874358753587635877358783587935880358813588235883358843588535886358873588835889358903589135892358933589435895358963589735898358993590035901359023590335904359053590635907359083590935910359113591235913359143591535916359173591835919359203592135922359233592435925359263592735928359293593035931359323593335934359353593635937359383593935940359413594235943359443594535946359473594835949359503595135952359533595435955359563595735958359593596035961359623596335964359653596635967359683596935970359713597235973359743597535976359773597835979359803598135982359833598435985359863598735988359893599035991359923599335994359953599635997359983599936000360013600236003360043600536006360073600836009360103601136012360133601436015360163601736018360193602036021360223602336024360253602636027360283602936030360313603236033360343603536036360373603836039360403604136042360433604436045360463604736048360493605036051360523605336054360553605636057360583605936060360613606236063360643606536066360673606836069360703607136072360733607436075360763607736078360793608036081360823608336084360853608636087360883608936090360913609236093360943609536096360973609836099361003610136102361033610436105361063610736108361093611036111361123611336114361153611636117361183611936120361213612236123361243612536126361273612836129361303613136132361333613436135361363613736138361393614036141361423614336144361453614636147361483614936150361513615236153361543615536156361573615836159361603616136162361633616436165361663616736168361693617036171361723617336174361753617636177361783617936180361813618236183361843618536186361873618836189361903619136192361933619436195361963619736198361993620036201362023620336204362053620636207362083620936210362113621236213362143621536216362173621836219362203622136222362233622436225362263622736228362293623036231362323623336234362353623636237362383623936240362413624236243362443624536246362473624836249362503625136252362533625436255362563625736258362593626036261362623626336264362653626636267362683626936270362713627236273362743627536276362773627836279362803628136282362833628436285362863628736288362893629036291362923629336294362953629636297362983629936300363013630236303363043630536306363073630836309363103631136312363133631436315363163631736318363193632036321363223632336324363253632636327363283632936330363313633236333363343633536336363373633836339363403634136342363433634436345363463634736348363493635036351363523635336354363553635636357363583635936360363613636236363363643636536366363673636836369363703637136372363733637436375363763637736378363793638036381363823638336384363853638636387363883638936390363913639236393363943639536396363973639836399364003640136402364033640436405364063640736408364093641036411364123641336414364153641636417364183641936420364213642236423364243642536426364273642836429364303643136432364333643436435364363643736438364393644036441364423644336444364453644636447364483644936450364513645236453364543645536456364573645836459364603646136462364633646436465364663646736468364693647036471364723647336474364753647636477364783647936480364813648236483364843648536486364873648836489364903649136492364933649436495364963649736498364993650036501365023650336504365053650636507365083650936510365113651236513365143651536516365173651836519365203652136522365233652436525365263652736528365293653036531365323653336534365353653636537365383653936540365413654236543365443654536546365473654836549365503655136552365533655436555365563655736558365593656036561365623656336564365653656636567365683656936570365713657236573365743657536576365773657836579365803658136582365833658436585365863658736588365893659036591365923659336594365953659636597365983659936600366013660236603366043660536606366073660836609366103661136612366133661436615366163661736618366193662036621366223662336624366253662636627366283662936630366313663236633366343663536636366373663836639366403664136642366433664436645366463664736648366493665036651366523665336654366553665636657366583665936660366613666236663366643666536666366673666836669366703667136672366733667436675366763667736678366793668036681366823668336684366853668636687366883668936690366913669236693366943669536696366973669836699367003670136702367033670436705367063670736708367093671036711367123671336714367153671636717367183671936720367213672236723367243672536726367273672836729367303673136732367333673436735367363673736738367393674036741367423674336744367453674636747367483674936750367513675236753367543675536756367573675836759367603676136762367633676436765367663676736768367693677036771367723677336774367753677636777367783677936780367813678236783367843678536786367873678836789367903679136792367933679436795367963679736798367993680036801368023680336804368053680636807368083680936810368113681236813368143681536816368173681836819368203682136822368233682436825368263682736828368293683036831368323683336834368353683636837368383683936840368413684236843368443684536846368473684836849368503685136852368533685436855368563685736858368593686036861368623686336864368653686636867368683686936870368713687236873368743687536876368773687836879368803688136882368833688436885368863688736888368893689036891368923689336894368953689636897368983689936900369013690236903369043690536906369073690836909369103691136912369133691436915369163691736918369193692036921369223692336924369253692636927369283692936930369313693236933369343693536936369373693836939369403694136942369433694436945369463694736948369493695036951369523695336954369553695636957369583695936960369613696236963369643696536966369673696836969369703697136972369733697436975369763697736978369793698036981369823698336984369853698636987369883698936990369913699236993369943699536996369973699836999370003700137002370033700437005370063700737008370093701037011370123701337014370153701637017370183701937020370213702237023370243702537026370273702837029370303703137032370333703437035370363703737038370393704037041370423704337044370453704637047370483704937050370513705237053370543705537056370573705837059370603706137062370633706437065370663706737068370693707037071370723707337074370753707637077370783707937080370813708237083370843708537086370873708837089370903709137092370933709437095370963709737098370993710037101371023710337104371053710637107371083710937110371113711237113371143711537116371173711837119371203712137122371233712437125371263712737128371293713037131371323713337134371353713637137371383713937140371413714237143371443714537146371473714837149371503715137152371533715437155371563715737158371593716037161371623716337164371653716637167371683716937170371713717237173371743717537176371773717837179371803718137182371833718437185371863718737188371893719037191371923719337194371953719637197371983719937200372013720237203372043720537206372073720837209372103721137212372133721437215372163721737218372193722037221372223722337224372253722637227372283722937230372313723237233372343723537236372373723837239372403724137242372433724437245372463724737248372493725037251372523725337254372553725637257372583725937260372613726237263372643726537266372673726837269372703727137272372733727437275372763727737278372793728037281372823728337284372853728637287372883728937290372913729237293372943729537296372973729837299373003730137302373033730437305373063730737308373093731037311373123731337314373153731637317373183731937320373213732237323373243732537326373273732837329373303733137332373333733437335373363733737338373393734037341373423734337344373453734637347373483734937350373513735237353373543735537356373573735837359373603736137362373633736437365373663736737368373693737037371373723737337374373753737637377373783737937380373813738237383373843738537386373873738837389373903739137392373933739437395373963739737398373993740037401374023740337404374053740637407374083740937410374113741237413374143741537416374173741837419374203742137422374233742437425374263742737428374293743037431374323743337434374353743637437374383743937440374413744237443374443744537446374473744837449374503745137452374533745437455374563745737458374593746037461374623746337464374653746637467374683746937470374713747237473374743747537476374773747837479374803748137482374833748437485374863748737488374893749037491374923749337494374953749637497374983749937500375013750237503375043750537506375073750837509375103751137512375133751437515375163751737518375193752037521375223752337524375253752637527375283752937530375313753237533375343753537536375373753837539375403754137542375433754437545375463754737548375493755037551375523755337554375553755637557375583755937560375613756237563375643756537566375673756837569375703757137572375733757437575375763757737578375793758037581375823758337584375853758637587375883758937590375913759237593375943759537596375973759837599376003760137602376033760437605376063760737608376093761037611376123761337614376153761637617376183761937620376213762237623376243762537626376273762837629376303763137632376333763437635376363763737638376393764037641376423764337644376453764637647376483764937650376513765237653376543765537656376573765837659376603766137662376633766437665376663766737668376693767037671376723767337674376753767637677376783767937680376813768237683376843768537686376873768837689376903769137692376933769437695376963769737698376993770037701377023770337704377053770637707377083770937710377113771237713377143771537716377173771837719377203772137722377233772437725377263772737728377293773037731377323773337734377353773637737377383773937740377413774237743377443774537746377473774837749377503775137752377533775437755377563775737758377593776037761377623776337764377653776637767377683776937770377713777237773377743777537776377773777837779377803778137782377833778437785377863778737788377893779037791377923779337794377953779637797377983779937800378013780237803378043780537806378073780837809378103781137812378133781437815378163781737818378193782037821378223782337824378253782637827378283782937830378313783237833378343783537836378373783837839378403784137842378433784437845378463784737848378493785037851378523785337854378553785637857378583785937860378613786237863378643786537866378673786837869378703787137872378733787437875378763787737878378793788037881378823788337884378853788637887378883788937890378913789237893378943789537896378973789837899379003790137902379033790437905379063790737908379093791037911379123791337914379153791637917379183791937920379213792237923379243792537926379273792837929379303793137932379333793437935379363793737938379393794037941379423794337944379453794637947379483794937950379513795237953379543795537956379573795837959379603796137962379633796437965379663796737968379693797037971379723797337974379753797637977379783797937980379813798237983379843798537986379873798837989379903799137992379933799437995379963799737998379993800038001380023800338004380053800638007380083800938010380113801238013380143801538016380173801838019380203802138022380233802438025380263802738028380293803038031380323803338034380353803638037380383803938040380413804238043380443804538046380473804838049380503805138052380533805438055380563805738058380593806038061380623806338064380653806638067380683806938070380713807238073380743807538076380773807838079380803808138082380833808438085380863808738088380893809038091380923809338094380953809638097380983809938100381013810238103381043810538106381073810838109381103811138112381133811438115381163811738118381193812038121381223812338124381253812638127381283812938130381313813238133381343813538136381373813838139381403814138142381433814438145381463814738148381493815038151381523815338154381553815638157381583815938160381613816238163381643816538166381673816838169381703817138172381733817438175381763817738178381793818038181381823818338184381853818638187381883818938190381913819238193381943819538196381973819838199382003820138202382033820438205382063820738208382093821038211382123821338214382153821638217382183821938220382213822238223382243822538226382273822838229382303823138232382333823438235382363823738238382393824038241382423824338244382453824638247382483824938250382513825238253382543825538256382573825838259382603826138262382633826438265382663826738268382693827038271382723827338274382753827638277382783827938280382813828238283382843828538286382873828838289382903829138292382933829438295382963829738298382993830038301383023830338304383053830638307383083830938310383113831238313383143831538316383173831838319383203832138322383233832438325383263832738328383293833038331383323833338334383353833638337383383833938340383413834238343383443834538346383473834838349383503835138352383533835438355383563835738358383593836038361383623836338364383653836638367383683836938370383713837238373383743837538376383773837838379383803838138382383833838438385383863838738388383893839038391383923839338394383953839638397383983839938400384013840238403384043840538406384073840838409384103841138412384133841438415384163841738418384193842038421384223842338424384253842638427384283842938430384313843238433384343843538436384373843838439384403844138442384433844438445384463844738448384493845038451384523845338454384553845638457384583845938460384613846238463384643846538466384673846838469384703847138472384733847438475384763847738478384793848038481384823848338484384853848638487384883848938490384913849238493384943849538496384973849838499385003850138502385033850438505385063850738508385093851038511385123851338514385153851638517385183851938520385213852238523385243852538526385273852838529385303853138532385333853438535385363853738538385393854038541385423854338544385453854638547385483854938550385513855238553385543855538556385573855838559385603856138562385633856438565385663856738568385693857038571385723857338574385753857638577385783857938580385813858238583385843858538586385873858838589385903859138592385933859438595385963859738598385993860038601386023860338604386053860638607386083860938610386113861238613386143861538616386173861838619386203862138622386233862438625386263862738628386293863038631386323863338634386353863638637386383863938640386413864238643386443864538646386473864838649386503865138652386533865438655386563865738658386593866038661386623866338664386653866638667386683866938670386713867238673386743867538676386773867838679386803868138682386833868438685386863868738688386893869038691386923869338694386953869638697386983869938700387013870238703387043870538706387073870838709387103871138712387133871438715387163871738718387193872038721387223872338724387253872638727387283872938730387313873238733387343873538736387373873838739387403874138742387433874438745387463874738748387493875038751387523875338754387553875638757387583875938760387613876238763387643876538766387673876838769387703877138772387733877438775387763877738778387793878038781387823878338784387853878638787387883878938790387913879238793387943879538796387973879838799388003880138802388033880438805388063880738808388093881038811388123881338814388153881638817388183881938820388213882238823388243882538826388273882838829388303883138832388333883438835388363883738838388393884038841388423884338844388453884638847388483884938850388513885238853388543885538856388573885838859388603886138862388633886438865388663886738868388693887038871388723887338874388753887638877388783887938880388813888238883388843888538886388873888838889388903889138892388933889438895388963889738898388993890038901389023890338904389053890638907389083890938910389113891238913389143891538916389173891838919389203892138922389233892438925389263892738928389293893038931389323893338934389353893638937389383893938940389413894238943389443894538946389473894838949389503895138952389533895438955389563895738958389593896038961389623896338964389653896638967389683896938970389713897238973389743897538976389773897838979389803898138982389833898438985389863898738988389893899038991389923899338994389953899638997389983899939000390013900239003390043900539006390073900839009390103901139012390133901439015390163901739018390193902039021390223902339024390253902639027390283902939030390313903239033390343903539036390373903839039390403904139042390433904439045390463904739048390493905039051390523905339054390553905639057390583905939060390613906239063390643906539066390673906839069390703907139072390733907439075390763907739078390793908039081390823908339084390853908639087390883908939090390913909239093390943909539096390973909839099391003910139102391033910439105391063910739108391093911039111391123911339114391153911639117391183911939120391213912239123391243912539126391273912839129391303913139132391333913439135391363913739138391393914039141391423914339144391453914639147391483914939150391513915239153391543915539156391573915839159391603916139162391633916439165391663916739168391693917039171391723917339174391753917639177391783917939180391813918239183391843918539186391873918839189391903919139192391933919439195391963919739198391993920039201392023920339204392053920639207392083920939210392113921239213392143921539216392173921839219392203922139222392233922439225392263922739228392293923039231392323923339234392353923639237392383923939240392413924239243392443924539246392473924839249392503925139252392533925439255392563925739258392593926039261392623926339264392653926639267392683926939270392713927239273392743927539276392773927839279392803928139282392833928439285392863928739288392893929039291392923929339294392953929639297392983929939300393013930239303393043930539306393073930839309393103931139312393133931439315393163931739318393193932039321393223932339324393253932639327393283932939330393313933239333393343933539336393373933839339393403934139342393433934439345393463934739348393493935039351393523935339354393553935639357393583935939360393613936239363393643936539366393673936839369393703937139372393733937439375393763937739378393793938039381393823938339384393853938639387393883938939390393913939239393393943939539396393973939839399394003940139402394033940439405394063940739408394093941039411394123941339414394153941639417394183941939420394213942239423394243942539426394273942839429394303943139432394333943439435394363943739438394393944039441394423944339444394453944639447394483944939450394513945239453394543945539456394573945839459394603946139462394633946439465394663946739468394693947039471394723947339474394753947639477394783947939480394813948239483394843948539486394873948839489394903949139492394933949439495394963949739498394993950039501395023950339504395053950639507395083950939510395113951239513395143951539516395173951839519395203952139522395233952439525395263952739528395293953039531395323953339534395353953639537395383953939540395413954239543395443954539546395473954839549395503955139552395533955439555395563955739558395593956039561395623956339564395653956639567395683956939570395713957239573395743957539576395773957839579395803958139582395833958439585395863958739588395893959039591395923959339594395953959639597395983959939600396013960239603396043960539606396073960839609396103961139612396133961439615396163961739618396193962039621396223962339624396253962639627396283962939630396313963239633396343963539636396373963839639396403964139642396433964439645396463964739648396493965039651396523965339654396553965639657396583965939660396613966239663396643966539666396673966839669396703967139672396733967439675396763967739678396793968039681396823968339684396853968639687396883968939690396913969239693396943969539696396973969839699397003970139702397033970439705397063970739708397093971039711397123971339714397153971639717397183971939720397213972239723397243972539726397273972839729397303973139732397333973439735397363973739738397393974039741397423974339744397453974639747397483974939750397513975239753397543975539756397573975839759397603976139762397633976439765397663976739768397693977039771397723977339774397753977639777397783977939780397813978239783397843978539786397873978839789397903979139792397933979439795397963979739798397993980039801398023980339804398053980639807398083980939810398113981239813398143981539816398173981839819398203982139822398233982439825398263982739828398293983039831398323983339834398353983639837398383983939840398413984239843398443984539846398473984839849398503985139852398533985439855398563985739858398593986039861398623986339864398653986639867398683986939870398713987239873398743987539876398773987839879398803988139882398833988439885398863988739888398893989039891398923989339894398953989639897398983989939900399013990239903399043990539906399073990839909399103991139912399133991439915399163991739918399193992039921399223992339924399253992639927399283992939930399313993239933399343993539936399373993839939399403994139942399433994439945399463994739948399493995039951399523995339954399553995639957399583995939960399613996239963399643996539966399673996839969399703997139972399733997439975399763997739978399793998039981399823998339984399853998639987399883998939990399913999239993399943999539996399973999839999400004000140002400034000440005400064000740008400094001040011400124001340014400154001640017400184001940020400214002240023400244002540026400274002840029400304003140032400334003440035400364003740038400394004040041400424004340044400454004640047400484004940050400514005240053400544005540056400574005840059400604006140062400634006440065400664006740068400694007040071400724007340074400754007640077400784007940080400814008240083400844008540086400874008840089400904009140092400934009440095400964009740098400994010040101401024010340104401054010640107401084010940110401114011240113401144011540116401174011840119401204012140122401234012440125401264012740128401294013040131401324013340134401354013640137401384013940140401414014240143401444014540146401474014840149401504015140152401534015440155401564015740158401594016040161401624016340164401654016640167401684016940170401714017240173401744017540176401774017840179401804018140182401834018440185401864018740188401894019040191401924019340194401954019640197401984019940200402014020240203402044020540206402074020840209402104021140212402134021440215402164021740218402194022040221402224022340224402254022640227402284022940230402314023240233402344023540236402374023840239402404024140242402434024440245402464024740248402494025040251402524025340254402554025640257402584025940260402614026240263402644026540266402674026840269402704027140272402734027440275402764027740278402794028040281402824028340284402854028640287402884028940290402914029240293402944029540296402974029840299403004030140302403034030440305403064030740308403094031040311403124031340314403154031640317403184031940320403214032240323403244032540326403274032840329403304033140332403334033440335403364033740338403394034040341403424034340344403454034640347403484034940350403514035240353403544035540356403574035840359403604036140362403634036440365403664036740368403694037040371403724037340374403754037640377403784037940380403814038240383403844038540386403874038840389403904039140392403934039440395403964039740398403994040040401404024040340404404054040640407404084040940410404114041240413404144041540416404174041840419404204042140422404234042440425404264042740428404294043040431404324043340434404354043640437404384043940440404414044240443404444044540446404474044840449404504045140452404534045440455404564045740458404594046040461404624046340464404654046640467404684046940470404714047240473404744047540476404774047840479404804048140482404834048440485404864048740488404894049040491404924049340494404954049640497404984049940500405014050240503405044050540506405074050840509405104051140512405134051440515405164051740518405194052040521405224052340524405254052640527405284052940530405314053240533405344053540536405374053840539405404054140542405434054440545405464054740548405494055040551405524055340554405554055640557405584055940560405614056240563405644056540566405674056840569405704057140572405734057440575405764057740578405794058040581405824058340584405854058640587405884058940590405914059240593405944059540596405974059840599406004060140602406034060440605406064060740608406094061040611406124061340614406154061640617406184061940620406214062240623406244062540626406274062840629406304063140632406334063440635406364063740638406394064040641406424064340644406454064640647406484064940650406514065240653406544065540656406574065840659406604066140662406634066440665406664066740668406694067040671406724067340674406754067640677406784067940680406814068240683406844068540686406874068840689406904069140692406934069440695406964069740698406994070040701407024070340704407054070640707407084070940710407114071240713407144071540716407174071840719407204072140722407234072440725407264072740728407294073040731407324073340734407354073640737407384073940740407414074240743407444074540746407474074840749407504075140752407534075440755407564075740758407594076040761407624076340764407654076640767407684076940770407714077240773407744077540776407774077840779407804078140782407834078440785407864078740788407894079040791407924079340794407954079640797407984079940800408014080240803408044080540806408074080840809408104081140812408134081440815408164081740818408194082040821408224082340824408254082640827408284082940830408314083240833408344083540836408374083840839408404084140842408434084440845408464084740848408494085040851408524085340854408554085640857408584085940860408614086240863408644086540866408674086840869408704087140872408734087440875408764087740878408794088040881408824088340884408854088640887408884088940890408914089240893408944089540896408974089840899409004090140902409034090440905409064090740908409094091040911409124091340914409154091640917409184091940920409214092240923409244092540926409274092840929409304093140932409334093440935409364093740938409394094040941409424094340944409454094640947409484094940950409514095240953409544095540956409574095840959409604096140962409634096440965409664096740968409694097040971409724097340974409754097640977409784097940980409814098240983409844098540986409874098840989409904099140992409934099440995409964099740998409994100041001410024100341004410054100641007410084100941010410114101241013410144101541016410174101841019410204102141022410234102441025410264102741028410294103041031410324103341034410354103641037410384103941040410414104241043410444104541046410474104841049410504105141052410534105441055410564105741058410594106041061410624106341064410654106641067410684106941070410714107241073410744107541076410774107841079410804108141082410834108441085410864108741088410894109041091410924109341094410954109641097410984109941100411014110241103411044110541106411074110841109411104111141112411134111441115411164111741118411194112041121411224112341124411254112641127411284112941130411314113241133411344113541136411374113841139411404114141142411434114441145411464114741148411494115041151411524115341154411554115641157411584115941160411614116241163411644116541166411674116841169411704117141172411734117441175411764117741178411794118041181411824118341184411854118641187411884118941190411914119241193411944119541196411974119841199412004120141202412034120441205412064120741208412094121041211412124121341214412154121641217412184121941220412214122241223412244122541226412274122841229412304123141232412334123441235412364123741238412394124041241412424124341244412454124641247412484124941250412514125241253412544125541256412574125841259412604126141262412634126441265412664126741268412694127041271412724127341274412754127641277412784127941280412814128241283412844128541286412874128841289412904129141292412934129441295412964129741298412994130041301413024130341304413054130641307413084130941310413114131241313413144131541316413174131841319413204132141322413234132441325413264132741328413294133041331413324133341334413354133641337413384133941340413414134241343413444134541346413474134841349413504135141352413534135441355413564135741358413594136041361413624136341364413654136641367413684136941370413714137241373413744137541376413774137841379413804138141382413834138441385413864138741388413894139041391413924139341394413954139641397413984139941400414014140241403414044140541406414074140841409414104141141412414134141441415414164141741418414194142041421414224142341424414254142641427414284142941430414314143241433414344143541436414374143841439414404144141442414434144441445414464144741448414494145041451414524145341454414554145641457414584145941460414614146241463414644146541466414674146841469414704147141472414734147441475414764147741478414794148041481414824148341484414854148641487414884148941490414914149241493414944149541496414974149841499415004150141502415034150441505415064150741508415094151041511415124151341514415154151641517415184151941520415214152241523415244152541526415274152841529415304153141532415334153441535415364153741538415394154041541415424154341544415454154641547415484154941550415514155241553415544155541556415574155841559415604156141562415634156441565415664156741568415694157041571415724157341574415754157641577415784157941580415814158241583415844158541586415874158841589415904159141592415934159441595415964159741598415994160041601416024160341604416054160641607416084160941610416114161241613416144161541616416174161841619416204162141622416234162441625416264162741628416294163041631416324163341634416354163641637416384163941640416414164241643416444164541646416474164841649416504165141652416534165441655416564165741658416594166041661416624166341664416654166641667416684166941670416714167241673416744167541676416774167841679416804168141682416834168441685416864168741688416894169041691416924169341694416954169641697416984169941700417014170241703417044170541706417074170841709417104171141712417134171441715417164171741718417194172041721417224172341724417254172641727417284172941730417314173241733417344173541736417374173841739417404174141742417434174441745417464174741748417494175041751417524175341754417554175641757417584175941760417614176241763417644176541766417674176841769417704177141772417734177441775417764177741778417794178041781417824178341784417854178641787417884178941790417914179241793417944179541796417974179841799418004180141802418034180441805418064180741808418094181041811418124181341814418154181641817418184181941820418214182241823418244182541826418274182841829418304183141832418334183441835418364183741838418394184041841418424184341844418454184641847418484184941850418514185241853418544185541856418574185841859418604186141862418634186441865418664186741868418694187041871418724187341874418754187641877418784187941880418814188241883418844188541886418874188841889418904189141892418934189441895418964189741898418994190041901419024190341904419054190641907419084190941910419114191241913419144191541916419174191841919419204192141922419234192441925419264192741928419294193041931419324193341934419354193641937419384193941940419414194241943419444194541946419474194841949419504195141952419534195441955419564195741958419594196041961419624196341964419654196641967419684196941970419714197241973419744197541976419774197841979419804198141982419834198441985419864198741988419894199041991419924199341994419954199641997419984199942000420014200242003420044200542006420074200842009420104201142012420134201442015420164201742018420194202042021420224202342024420254202642027420284202942030420314203242033420344203542036420374203842039420404204142042420434204442045420464204742048420494205042051420524205342054420554205642057420584205942060420614206242063420644206542066420674206842069420704207142072420734207442075420764207742078420794208042081420824208342084420854208642087420884208942090420914209242093420944209542096420974209842099421004210142102421034210442105421064210742108421094211042111421124211342114421154211642117421184211942120421214212242123421244212542126421274212842129421304213142132421334213442135421364213742138421394214042141421424214342144421454214642147421484214942150421514215242153421544215542156421574215842159421604216142162421634216442165421664216742168421694217042171421724217342174421754217642177421784217942180421814218242183421844218542186421874218842189421904219142192421934219442195421964219742198421994220042201422024220342204422054220642207422084220942210422114221242213422144221542216422174221842219422204222142222422234222442225422264222742228422294223042231422324223342234422354223642237422384223942240422414224242243422444224542246422474224842249422504225142252422534225442255422564225742258422594226042261422624226342264422654226642267422684226942270422714227242273422744227542276422774227842279422804228142282422834228442285422864228742288422894229042291422924229342294422954229642297422984229942300423014230242303423044230542306423074230842309423104231142312423134231442315423164231742318423194232042321423224232342324423254232642327423284232942330423314233242333423344233542336423374233842339423404234142342423434234442345423464234742348423494235042351423524235342354423554235642357423584235942360423614236242363423644236542366423674236842369423704237142372423734237442375423764237742378423794238042381423824238342384423854238642387423884238942390423914239242393423944239542396423974239842399424004240142402424034240442405424064240742408424094241042411424124241342414424154241642417424184241942420424214242242423424244242542426424274242842429424304243142432424334243442435424364243742438424394244042441424424244342444424454244642447424484244942450424514245242453424544245542456424574245842459424604246142462424634246442465424664246742468424694247042471424724247342474424754247642477424784247942480424814248242483424844248542486424874248842489424904249142492424934249442495424964249742498424994250042501425024250342504425054250642507425084250942510425114251242513425144251542516425174251842519425204252142522425234252442525425264252742528425294253042531425324253342534425354253642537425384253942540425414254242543425444254542546425474254842549425504255142552425534255442555425564255742558425594256042561425624256342564425654256642567425684256942570425714257242573425744257542576425774257842579425804258142582425834258442585425864258742588425894259042591425924259342594425954259642597425984259942600426014260242603426044260542606426074260842609426104261142612426134261442615426164261742618426194262042621426224262342624426254262642627426284262942630426314263242633426344263542636426374263842639426404264142642426434264442645426464264742648426494265042651426524265342654426554265642657426584265942660426614266242663426644266542666426674266842669426704267142672426734267442675426764267742678426794268042681426824268342684426854268642687426884268942690426914269242693426944269542696426974269842699427004270142702427034270442705427064270742708427094271042711427124271342714427154271642717427184271942720427214272242723427244272542726427274272842729427304273142732427334273442735427364273742738427394274042741427424274342744427454274642747427484274942750427514275242753427544275542756427574275842759427604276142762427634276442765427664276742768427694277042771427724277342774427754277642777427784277942780427814278242783427844278542786427874278842789427904279142792427934279442795427964279742798427994280042801428024280342804428054280642807428084280942810428114281242813428144281542816428174281842819428204282142822428234282442825428264282742828428294283042831428324283342834428354283642837428384283942840428414284242843428444284542846428474284842849428504285142852428534285442855428564285742858428594286042861428624286342864428654286642867428684286942870428714287242873428744287542876428774287842879428804288142882428834288442885428864288742888428894289042891428924289342894428954289642897428984289942900429014290242903429044290542906429074290842909429104291142912429134291442915429164291742918429194292042921429224292342924429254292642927429284292942930429314293242933429344293542936429374293842939429404294142942429434294442945429464294742948429494295042951429524295342954429554295642957429584295942960429614296242963429644296542966429674296842969429704297142972429734297442975429764297742978429794298042981429824298342984429854298642987429884298942990429914299242993429944299542996429974299842999430004300143002430034300443005430064300743008430094301043011430124301343014430154301643017430184301943020430214302243023430244302543026430274302843029430304303143032430334303443035430364303743038430394304043041430424304343044430454304643047430484304943050430514305243053430544305543056430574305843059430604306143062430634306443065430664306743068430694307043071430724307343074430754307643077430784307943080430814308243083430844308543086430874308843089430904309143092430934309443095430964309743098430994310043101431024310343104431054310643107431084310943110431114311243113431144311543116431174311843119431204312143122431234312443125431264312743128431294313043131431324313343134431354313643137431384313943140431414314243143431444314543146431474314843149431504315143152431534315443155431564315743158431594316043161431624316343164431654316643167431684316943170431714317243173431744317543176431774317843179431804318143182431834318443185431864318743188431894319043191431924319343194431954319643197431984319943200432014320243203432044320543206432074320843209432104321143212432134321443215432164321743218432194322043221432224322343224432254322643227432284322943230432314323243233432344323543236432374323843239432404324143242432434324443245432464324743248432494325043251432524325343254432554325643257432584325943260432614326243263432644326543266432674326843269432704327143272432734327443275432764327743278432794328043281432824328343284432854328643287432884328943290432914329243293432944329543296432974329843299433004330143302433034330443305433064330743308433094331043311433124331343314433154331643317433184331943320433214332243323433244332543326433274332843329433304333143332433334333443335433364333743338433394334043341433424334343344433454334643347433484334943350433514335243353433544335543356433574335843359433604336143362433634336443365433664336743368433694337043371433724337343374433754337643377433784337943380433814338243383433844338543386433874338843389433904339143392433934339443395433964339743398433994340043401434024340343404434054340643407434084340943410434114341243413434144341543416434174341843419434204342143422434234342443425434264342743428434294343043431434324343343434434354343643437434384343943440434414344243443434444344543446434474344843449434504345143452434534345443455434564345743458434594346043461434624346343464434654346643467434684346943470434714347243473434744347543476434774347843479434804348143482434834348443485434864348743488434894349043491434924349343494434954349643497434984349943500435014350243503435044350543506435074350843509435104351143512435134351443515435164351743518435194352043521435224352343524435254352643527435284352943530435314353243533435344353543536435374353843539435404354143542435434354443545435464354743548435494355043551435524355343554435554355643557435584355943560435614356243563435644356543566435674356843569435704357143572435734357443575435764357743578435794358043581435824358343584435854358643587435884358943590435914359243593435944359543596435974359843599436004360143602436034360443605436064360743608436094361043611436124361343614436154361643617436184361943620436214362243623436244362543626436274362843629436304363143632436334363443635436364363743638436394364043641436424364343644436454364643647436484364943650436514365243653436544365543656436574365843659436604366143662436634366443665436664366743668436694367043671436724367343674436754367643677436784367943680436814368243683436844368543686436874368843689436904369143692436934369443695436964369743698436994370043701437024370343704437054370643707437084370943710437114371243713437144371543716437174371843719437204372143722437234372443725437264372743728437294373043731437324373343734437354373643737437384373943740437414374243743437444374543746437474374843749437504375143752437534375443755437564375743758437594376043761437624376343764437654376643767437684376943770437714377243773437744377543776437774377843779437804378143782437834378443785437864378743788437894379043791437924379343794437954379643797437984379943800438014380243803438044380543806438074380843809438104381143812438134381443815438164381743818438194382043821438224382343824438254382643827438284382943830438314383243833438344383543836438374383843839438404384143842438434384443845438464384743848438494385043851438524385343854438554385643857438584385943860438614386243863438644386543866438674386843869438704387143872438734387443875438764387743878438794388043881438824388343884438854388643887438884388943890438914389243893438944389543896438974389843899439004390143902439034390443905439064390743908439094391043911439124391343914439154391643917439184391943920439214392243923439244392543926439274392843929439304393143932439334393443935439364393743938439394394043941439424394343944439454394643947439484394943950439514395243953439544395543956439574395843959439604396143962439634396443965439664396743968439694397043971439724397343974439754397643977439784397943980439814398243983439844398543986439874398843989439904399143992439934399443995439964399743998439994400044001440024400344004440054400644007440084400944010440114401244013440144401544016440174401844019440204402144022440234402444025440264402744028440294403044031440324403344034440354403644037440384403944040440414404244043440444404544046440474404844049440504405144052440534405444055440564405744058440594406044061440624406344064440654406644067440684406944070440714407244073440744407544076440774407844079440804408144082440834408444085440864408744088440894409044091440924409344094440954409644097440984409944100441014410244103441044410544106441074410844109441104411144112441134411444115441164411744118441194412044121441224412344124441254412644127441284412944130441314413244133441344413544136441374413844139441404414144142441434414444145441464414744148441494415044151441524415344154441554415644157441584415944160441614416244163441644416544166441674416844169441704417144172441734417444175441764417744178441794418044181441824418344184441854418644187441884418944190441914419244193441944419544196441974419844199442004420144202442034420444205442064420744208442094421044211442124421344214442154421644217442184421944220442214422244223442244422544226442274422844229442304423144232442334423444235442364423744238442394424044241442424424344244442454424644247442484424944250442514425244253442544425544256442574425844259442604426144262442634426444265442664426744268442694427044271442724427344274442754427644277442784427944280442814428244283442844428544286442874428844289442904429144292442934429444295442964429744298442994430044301443024430344304443054430644307443084430944310443114431244313443144431544316443174431844319443204432144322443234432444325443264432744328443294433044331443324433344334443354433644337443384433944340443414434244343443444434544346443474434844349443504435144352443534435444355443564435744358443594436044361443624436344364443654436644367443684436944370443714437244373443744437544376443774437844379443804438144382443834438444385443864438744388443894439044391443924439344394443954439644397443984439944400444014440244403444044440544406444074440844409444104441144412444134441444415444164441744418444194442044421444224442344424444254442644427444284442944430444314443244433444344443544436444374443844439444404444144442444434444444445444464444744448444494445044451444524445344454444554445644457444584445944460444614446244463444644446544466444674446844469444704447144472444734447444475444764447744478444794448044481444824448344484444854448644487444884448944490444914449244493444944449544496444974449844499445004450144502445034450444505445064450744508445094451044511445124451344514445154451644517445184451944520445214452244523445244452544526445274452844529445304453144532445334453444535445364453744538445394454044541445424454344544445454454644547445484454944550445514455244553445544455544556445574455844559445604456144562445634456444565445664456744568445694457044571445724457344574445754457644577445784457944580445814458244583445844458544586445874458844589445904459144592445934459444595445964459744598445994460044601446024460344604446054460644607446084460944610446114461244613446144461544616446174461844619446204462144622446234462444625446264462744628446294463044631446324463344634446354463644637446384463944640446414464244643446444464544646446474464844649446504465144652446534465444655446564465744658446594466044661446624466344664446654466644667446684466944670446714467244673446744467544676446774467844679446804468144682446834468444685446864468744688446894469044691446924469344694446954469644697446984469944700447014470244703447044470544706447074470844709447104471144712447134471444715447164471744718447194472044721447224472344724447254472644727447284472944730447314473244733447344473544736447374473844739447404474144742447434474444745447464474744748447494475044751447524475344754447554475644757447584475944760447614476244763447644476544766447674476844769447704477144772447734477444775447764477744778447794478044781447824478344784447854478644787447884478944790447914479244793447944479544796447974479844799448004480144802448034480444805448064480744808448094481044811448124481344814448154481644817448184481944820448214482244823448244482544826448274482844829448304483144832448334483444835448364483744838448394484044841448424484344844448454484644847448484484944850448514485244853448544485544856448574485844859448604486144862448634486444865448664486744868448694487044871448724487344874448754487644877448784487944880448814488244883448844488544886448874488844889448904489144892448934489444895448964489744898448994490044901449024490344904449054490644907449084490944910449114491244913449144491544916449174491844919449204492144922449234492444925449264492744928449294493044931449324493344934449354493644937449384493944940449414494244943449444494544946449474494844949449504495144952449534495444955449564495744958449594496044961449624496344964449654496644967449684496944970449714497244973449744497544976449774497844979449804498144982449834498444985449864498744988449894499044991449924499344994449954499644997449984499945000450014500245003450044500545006450074500845009450104501145012450134501445015450164501745018450194502045021450224502345024450254502645027450284502945030450314503245033450344503545036450374503845039450404504145042450434504445045450464504745048450494505045051450524505345054450554505645057450584505945060450614506245063450644506545066450674506845069450704507145072450734507445075450764507745078450794508045081450824508345084450854508645087450884508945090450914509245093450944509545096450974509845099451004510145102451034510445105451064510745108451094511045111451124511345114451154511645117451184511945120451214512245123451244512545126451274512845129451304513145132451334513445135451364513745138451394514045141451424514345144451454514645147451484514945150451514515245153451544515545156451574515845159451604516145162451634516445165451664516745168451694517045171451724517345174451754517645177451784517945180451814518245183451844518545186451874518845189451904519145192451934519445195451964519745198451994520045201452024520345204452054520645207452084520945210452114521245213452144521545216452174521845219452204522145222452234522445225452264522745228452294523045231452324523345234452354523645237452384523945240452414524245243452444524545246452474524845249452504525145252452534525445255452564525745258452594526045261452624526345264452654526645267452684526945270452714527245273452744527545276452774527845279452804528145282452834528445285452864528745288452894529045291452924529345294452954529645297452984529945300453014530245303453044530545306453074530845309453104531145312453134531445315453164531745318453194532045321453224532345324453254532645327453284532945330453314533245333453344533545336453374533845339453404534145342453434534445345453464534745348453494535045351453524535345354453554535645357453584535945360453614536245363453644536545366453674536845369453704537145372453734537445375453764537745378453794538045381453824538345384453854538645387453884538945390453914539245393453944539545396453974539845399454004540145402454034540445405454064540745408454094541045411454124541345414454154541645417454184541945420454214542245423454244542545426454274542845429454304543145432454334543445435454364543745438454394544045441454424544345444454454544645447454484544945450454514545245453454544545545456454574545845459454604546145462454634546445465454664546745468454694547045471454724547345474454754547645477454784547945480454814548245483454844548545486454874548845489454904549145492454934549445495454964549745498454994550045501455024550345504455054550645507455084550945510455114551245513455144551545516455174551845519455204552145522455234552445525455264552745528455294553045531455324553345534455354553645537455384553945540455414554245543455444554545546455474554845549455504555145552455534555445555455564555745558455594556045561455624556345564455654556645567455684556945570455714557245573455744557545576455774557845579455804558145582455834558445585455864558745588455894559045591455924559345594455954559645597455984559945600456014560245603456044560545606456074560845609456104561145612456134561445615456164561745618456194562045621456224562345624456254562645627456284562945630456314563245633456344563545636456374563845639456404564145642456434564445645456464564745648456494565045651456524565345654456554565645657456584565945660456614566245663456644566545666456674566845669456704567145672456734567445675456764567745678456794568045681456824568345684456854568645687456884568945690456914569245693456944569545696456974569845699457004570145702457034570445705457064570745708457094571045711457124571345714457154571645717457184571945720457214572245723457244572545726457274572845729457304573145732457334573445735457364573745738457394574045741457424574345744457454574645747457484574945750457514575245753457544575545756457574575845759457604576145762457634576445765457664576745768457694577045771457724577345774457754577645777457784577945780457814578245783457844578545786457874578845789457904579145792457934579445795457964579745798457994580045801458024580345804458054580645807458084580945810458114581245813458144581545816458174581845819458204582145822458234582445825458264582745828458294583045831458324583345834458354583645837458384583945840458414584245843458444584545846458474584845849458504585145852458534585445855458564585745858458594586045861458624586345864458654586645867458684586945870458714587245873458744587545876458774587845879458804588145882458834588445885458864588745888458894589045891458924589345894458954589645897458984589945900459014590245903459044590545906459074590845909459104591145912459134591445915459164591745918459194592045921459224592345924459254592645927459284592945930459314593245933459344593545936459374593845939459404594145942459434594445945459464594745948459494595045951459524595345954459554595645957459584595945960459614596245963459644596545966459674596845969459704597145972459734597445975459764597745978459794598045981459824598345984459854598645987459884598945990459914599245993459944599545996459974599845999460004600146002460034600446005460064600746008460094601046011460124601346014460154601646017460184601946020460214602246023460244602546026460274602846029460304603146032460334603446035460364603746038460394604046041460424604346044460454604646047460484604946050460514605246053460544605546056460574605846059460604606146062460634606446065460664606746068460694607046071460724607346074460754607646077460784607946080460814608246083460844608546086460874608846089460904609146092460934609446095460964609746098460994610046101461024610346104461054610646107461084610946110461114611246113461144611546116461174611846119461204612146122461234612446125461264612746128461294613046131461324613346134461354613646137461384613946140461414614246143461444614546146461474614846149461504615146152461534615446155461564615746158461594616046161461624616346164461654616646167461684616946170461714617246173461744617546176461774617846179461804618146182461834618446185461864618746188461894619046191461924619346194461954619646197461984619946200462014620246203462044620546206462074620846209462104621146212462134621446215462164621746218462194622046221462224622346224462254622646227462284622946230462314623246233462344623546236462374623846239462404624146242462434624446245462464624746248462494625046251462524625346254462554625646257462584625946260462614626246263462644626546266462674626846269462704627146272462734627446275462764627746278462794628046281462824628346284462854628646287462884628946290462914629246293462944629546296462974629846299463004630146302463034630446305463064630746308463094631046311463124631346314463154631646317463184631946320463214632246323463244632546326463274632846329463304633146332463334633446335463364633746338463394634046341463424634346344463454634646347463484634946350463514635246353463544635546356463574635846359463604636146362463634636446365463664636746368463694637046371463724637346374463754637646377463784637946380463814638246383463844638546386463874638846389463904639146392463934639446395463964639746398463994640046401464024640346404464054640646407464084640946410464114641246413464144641546416464174641846419464204642146422464234642446425464264642746428464294643046431464324643346434464354643646437464384643946440464414644246443464444644546446464474644846449464504645146452464534645446455464564645746458464594646046461464624646346464464654646646467464684646946470464714647246473464744647546476464774647846479464804648146482464834648446485464864648746488464894649046491464924649346494464954649646497464984649946500465014650246503465044650546506465074650846509465104651146512465134651446515465164651746518465194652046521465224652346524465254652646527465284652946530465314653246533465344653546536465374653846539465404654146542465434654446545465464654746548465494655046551465524655346554465554655646557465584655946560465614656246563465644656546566465674656846569465704657146572465734657446575465764657746578465794658046581465824658346584465854658646587465884658946590465914659246593465944659546596465974659846599466004660146602466034660446605466064660746608466094661046611466124661346614466154661646617466184661946620466214662246623466244662546626466274662846629466304663146632466334663446635466364663746638466394664046641466424664346644466454664646647466484664946650466514665246653466544665546656466574665846659466604666146662466634666446665466664666746668466694667046671466724667346674466754667646677466784667946680466814668246683466844668546686466874668846689466904669146692466934669446695466964669746698466994670046701467024670346704467054670646707467084670946710467114671246713467144671546716467174671846719467204672146722467234672446725467264672746728467294673046731467324673346734467354673646737467384673946740467414674246743467444674546746467474674846749467504675146752467534675446755467564675746758467594676046761467624676346764467654676646767467684676946770467714677246773467744677546776467774677846779467804678146782467834678446785467864678746788467894679046791467924679346794467954679646797467984679946800468014680246803468044680546806468074680846809468104681146812468134681446815468164681746818468194682046821468224682346824468254682646827468284682946830468314683246833468344683546836468374683846839468404684146842468434684446845468464684746848468494685046851468524685346854468554685646857468584685946860468614686246863468644686546866468674686846869468704687146872468734687446875468764687746878468794688046881468824688346884468854688646887468884688946890468914689246893468944689546896468974689846899469004690146902469034690446905469064690746908469094691046911469124691346914469154691646917469184691946920469214692246923469244692546926469274692846929469304693146932469334693446935469364693746938469394694046941469424694346944469454694646947469484694946950469514695246953469544695546956469574695846959469604696146962469634696446965469664696746968469694697046971469724697346974469754697646977469784697946980469814698246983469844698546986469874698846989469904699146992469934699446995469964699746998469994700047001470024700347004470054700647007470084700947010470114701247013470144701547016470174701847019470204702147022470234702447025470264702747028470294703047031470324703347034470354703647037470384703947040470414704247043470444704547046470474704847049470504705147052470534705447055470564705747058470594706047061470624706347064470654706647067470684706947070470714707247073470744707547076470774707847079470804708147082470834708447085470864708747088470894709047091470924709347094470954709647097470984709947100471014710247103471044710547106471074710847109471104711147112471134711447115471164711747118471194712047121471224712347124471254712647127471284712947130471314713247133471344713547136471374713847139471404714147142471434714447145471464714747148471494715047151471524715347154471554715647157471584715947160471614716247163471644716547166471674716847169471704717147172471734717447175471764717747178471794718047181471824718347184471854718647187471884718947190471914719247193471944719547196471974719847199472004720147202472034720447205472064720747208472094721047211472124721347214472154721647217472184721947220472214722247223472244722547226472274722847229472304723147232472334723447235472364723747238472394724047241472424724347244472454724647247472484724947250472514725247253472544725547256472574725847259472604726147262472634726447265472664726747268472694727047271472724727347274472754727647277472784727947280472814728247283472844728547286472874728847289472904729147292472934729447295472964729747298472994730047301473024730347304473054730647307473084730947310473114731247313473144731547316473174731847319473204732147322473234732447325473264732747328473294733047331473324733347334473354733647337473384733947340473414734247343473444734547346473474734847349473504735147352473534735447355473564735747358473594736047361473624736347364473654736647367473684736947370473714737247373473744737547376473774737847379473804738147382473834738447385473864738747388473894739047391473924739347394473954739647397473984739947400474014740247403474044740547406474074740847409474104741147412474134741447415474164741747418474194742047421474224742347424474254742647427474284742947430474314743247433474344743547436474374743847439474404744147442474434744447445474464744747448474494745047451474524745347454474554745647457474584745947460474614746247463474644746547466474674746847469474704747147472474734747447475474764747747478474794748047481474824748347484474854748647487474884748947490474914749247493474944749547496474974749847499475004750147502475034750447505475064750747508475094751047511475124751347514475154751647517475184751947520475214752247523475244752547526475274752847529475304753147532475334753447535475364753747538475394754047541475424754347544475454754647547475484754947550475514755247553475544755547556475574755847559475604756147562475634756447565475664756747568475694757047571475724757347574475754757647577475784757947580475814758247583475844758547586475874758847589475904759147592475934759447595475964759747598475994760047601476024760347604476054760647607476084760947610476114761247613476144761547616476174761847619476204762147622476234762447625476264762747628476294763047631476324763347634476354763647637476384763947640476414764247643476444764547646476474764847649476504765147652476534765447655476564765747658476594766047661476624766347664476654766647667476684766947670476714767247673476744767547676476774767847679476804768147682476834768447685476864768747688476894769047691476924769347694476954769647697476984769947700477014770247703477044770547706477074770847709477104771147712477134771447715477164771747718477194772047721477224772347724477254772647727477284772947730477314773247733477344773547736477374773847739477404774147742477434774447745477464774747748477494775047751477524775347754477554775647757477584775947760477614776247763477644776547766477674776847769477704777147772477734777447775477764777747778477794778047781477824778347784477854778647787477884778947790477914779247793477944779547796477974779847799478004780147802478034780447805478064780747808478094781047811478124781347814478154781647817478184781947820478214782247823478244782547826478274782847829478304783147832478334783447835478364783747838478394784047841478424784347844478454784647847478484784947850478514785247853478544785547856478574785847859478604786147862478634786447865478664786747868478694787047871478724787347874478754787647877478784787947880478814788247883478844788547886478874788847889478904789147892478934789447895478964789747898478994790047901479024790347904479054790647907479084790947910479114791247913479144791547916479174791847919479204792147922479234792447925479264792747928479294793047931479324793347934479354793647937479384793947940479414794247943479444794547946479474794847949479504795147952479534795447955479564795747958479594796047961479624796347964479654796647967479684796947970479714797247973479744797547976479774797847979479804798147982479834798447985479864798747988479894799047991479924799347994479954799647997479984799948000480014800248003480044800548006480074800848009480104801148012480134801448015480164801748018480194802048021480224802348024480254802648027480284802948030480314803248033480344803548036480374803848039480404804148042480434804448045480464804748048480494805048051480524805348054480554805648057480584805948060480614806248063480644806548066480674806848069480704807148072480734807448075480764807748078480794808048081480824808348084480854808648087480884808948090480914809248093480944809548096480974809848099481004810148102481034810448105481064810748108481094811048111481124811348114481154811648117481184811948120481214812248123481244812548126481274812848129481304813148132481334813448135481364813748138481394814048141481424814348144481454814648147481484814948150481514815248153481544815548156481574815848159481604816148162481634816448165481664816748168481694817048171481724817348174481754817648177481784817948180481814818248183481844818548186481874818848189481904819148192481934819448195481964819748198481994820048201482024820348204482054820648207482084820948210482114821248213482144821548216482174821848219482204822148222482234822448225482264822748228482294823048231482324823348234482354823648237482384823948240482414824248243482444824548246482474824848249482504825148252482534825448255482564825748258482594826048261482624826348264482654826648267482684826948270482714827248273482744827548276482774827848279482804828148282482834828448285482864828748288482894829048291482924829348294482954829648297482984829948300483014830248303483044830548306483074830848309483104831148312483134831448315483164831748318483194832048321483224832348324483254832648327483284832948330483314833248333483344833548336483374833848339483404834148342483434834448345483464834748348483494835048351483524835348354483554835648357483584835948360483614836248363483644836548366483674836848369483704837148372483734837448375483764837748378483794838048381483824838348384483854838648387483884838948390483914839248393483944839548396483974839848399484004840148402484034840448405484064840748408484094841048411484124841348414484154841648417484184841948420484214842248423484244842548426484274842848429484304843148432484334843448435484364843748438484394844048441484424844348444484454844648447484484844948450484514845248453484544845548456484574845848459484604846148462484634846448465484664846748468484694847048471484724847348474484754847648477484784847948480484814848248483484844848548486484874848848489484904849148492484934849448495484964849748498484994850048501485024850348504485054850648507485084850948510485114851248513485144851548516485174851848519485204852148522485234852448525485264852748528485294853048531485324853348534485354853648537485384853948540485414854248543485444854548546485474854848549485504855148552485534855448555485564855748558485594856048561485624856348564485654856648567485684856948570485714857248573485744857548576485774857848579485804858148582485834858448585485864858748588485894859048591485924859348594485954859648597485984859948600486014860248603486044860548606486074860848609486104861148612486134861448615486164861748618486194862048621486224862348624486254862648627486284862948630486314863248633486344863548636486374863848639486404864148642486434864448645486464864748648486494865048651486524865348654486554865648657486584865948660486614866248663486644866548666486674866848669486704867148672486734867448675486764867748678486794868048681486824868348684486854868648687486884868948690486914869248693486944869548696486974869848699487004870148702487034870448705487064870748708487094871048711487124871348714487154871648717487184871948720487214872248723487244872548726487274872848729487304873148732487334873448735487364873748738487394874048741487424874348744487454874648747487484874948750487514875248753487544875548756487574875848759487604876148762487634876448765487664876748768487694877048771487724877348774487754877648777487784877948780487814878248783487844878548786487874878848789487904879148792487934879448795487964879748798487994880048801488024880348804488054880648807488084880948810488114881248813488144881548816488174881848819488204882148822488234882448825488264882748828488294883048831488324883348834488354883648837488384883948840488414884248843488444884548846488474884848849488504885148852488534885448855488564885748858488594886048861488624886348864488654886648867488684886948870488714887248873488744887548876488774887848879488804888148882488834888448885488864888748888488894889048891488924889348894488954889648897488984889948900489014890248903489044890548906489074890848909489104891148912489134891448915489164891748918489194892048921489224892348924489254892648927489284892948930489314893248933489344893548936489374893848939489404894148942489434894448945489464894748948489494895048951489524895348954489554895648957489584895948960489614896248963489644896548966489674896848969489704897148972489734897448975489764897748978489794898048981489824898348984489854898648987489884898948990489914899248993489944899548996489974899848999490004900149002490034900449005490064900749008490094901049011490124901349014490154901649017490184901949020490214902249023490244902549026490274902849029490304903149032490334903449035490364903749038490394904049041490424904349044490454904649047490484904949050490514905249053490544905549056490574905849059490604906149062490634906449065490664906749068490694907049071490724907349074490754907649077490784907949080490814908249083490844908549086490874908849089490904909149092490934909449095490964909749098490994910049101491024910349104491054910649107491084910949110491114911249113491144911549116491174911849119491204912149122491234912449125491264912749128491294913049131491324913349134491354913649137491384913949140491414914249143491444914549146491474914849149491504915149152491534915449155491564915749158491594916049161491624916349164491654916649167491684916949170491714917249173491744917549176491774917849179491804918149182491834918449185491864918749188491894919049191491924919349194491954919649197491984919949200492014920249203492044920549206492074920849209492104921149212492134921449215492164921749218492194922049221492224922349224492254922649227492284922949230492314923249233492344923549236492374923849239492404924149242492434924449245492464924749248492494925049251492524925349254492554925649257492584925949260492614926249263492644926549266492674926849269492704927149272492734927449275492764927749278492794928049281492824928349284492854928649287492884928949290492914929249293492944929549296492974929849299493004930149302493034930449305493064930749308493094931049311493124931349314493154931649317493184931949320493214932249323493244932549326493274932849329493304933149332493334933449335493364933749338493394934049341493424934349344493454934649347493484934949350493514935249353493544935549356493574935849359493604936149362493634936449365493664936749368493694937049371493724937349374493754937649377493784937949380493814938249383493844938549386493874938849389493904939149392493934939449395493964939749398493994940049401494024940349404494054940649407494084940949410494114941249413494144941549416494174941849419494204942149422494234942449425494264942749428494294943049431494324943349434494354943649437494384943949440494414944249443494444944549446494474944849449494504945149452494534945449455494564945749458494594946049461494624946349464494654946649467494684946949470494714947249473494744947549476494774947849479494804948149482494834948449485494864948749488494894949049491494924949349494494954949649497494984949949500495014950249503495044950549506495074950849509495104951149512495134951449515495164951749518495194952049521495224952349524495254952649527495284952949530495314953249533495344953549536495374953849539495404954149542495434954449545495464954749548495494955049551495524955349554495554955649557495584955949560495614956249563495644956549566495674956849569495704957149572495734957449575495764957749578495794958049581495824958349584495854958649587495884958949590495914959249593495944959549596495974959849599496004960149602496034960449605496064960749608496094961049611496124961349614496154961649617496184961949620496214962249623496244962549626496274962849629496304963149632496334963449635496364963749638496394964049641496424964349644496454964649647496484964949650496514965249653496544965549656496574965849659496604966149662496634966449665496664966749668496694967049671496724967349674496754967649677496784967949680496814968249683496844968549686496874968849689496904969149692496934969449695496964969749698496994970049701497024970349704497054970649707497084970949710497114971249713497144971549716497174971849719497204972149722497234972449725497264972749728497294973049731497324973349734497354973649737497384973949740497414974249743497444974549746497474974849749497504975149752497534975449755497564975749758497594976049761497624976349764497654976649767497684976949770497714977249773497744977549776497774977849779497804978149782497834978449785497864978749788497894979049791497924979349794497954979649797497984979949800498014980249803498044980549806498074980849809498104981149812498134981449815498164981749818498194982049821498224982349824498254982649827498284982949830498314983249833498344983549836498374983849839498404984149842498434984449845498464984749848498494985049851498524985349854498554985649857498584985949860498614986249863498644986549866498674986849869498704987149872498734987449875498764987749878498794988049881498824988349884498854988649887498884988949890498914989249893498944989549896498974989849899499004990149902499034990449905499064990749908499094991049911499124991349914499154991649917499184991949920499214992249923499244992549926499274992849929499304993149932499334993449935499364993749938499394994049941499424994349944499454994649947499484994949950499514995249953499544995549956499574995849959499604996149962499634996449965499664996749968499694997049971499724997349974499754997649977499784997949980499814998249983499844998549986499874998849989499904999149992499934999449995499964999749998499995000050001500025000350004500055000650007500085000950010500115001250013500145001550016500175001850019500205002150022500235002450025500265002750028500295003050031500325003350034500355003650037500385003950040500415004250043500445004550046500475004850049500505005150052500535005450055500565005750058500595006050061500625006350064500655006650067500685006950070500715007250073500745007550076500775007850079500805008150082500835008450085500865008750088500895009050091500925009350094500955009650097500985009950100501015010250103501045010550106501075010850109501105011150112501135011450115501165011750118501195012050121501225012350124501255012650127501285012950130501315013250133501345013550136501375013850139501405014150142501435014450145501465014750148501495015050151501525015350154501555015650157501585015950160501615016250163501645016550166501675016850169501705017150172501735017450175501765017750178501795018050181501825018350184501855018650187501885018950190501915019250193501945019550196501975019850199502005020150202502035020450205502065020750208502095021050211502125021350214502155021650217502185021950220502215022250223502245022550226502275022850229502305023150232502335023450235502365023750238502395024050241502425024350244502455024650247502485024950250502515025250253502545025550256502575025850259502605026150262502635026450265502665026750268502695027050271502725027350274502755027650277502785027950280502815028250283502845028550286502875028850289502905029150292502935029450295502965029750298502995030050301503025030350304503055030650307503085030950310503115031250313503145031550316503175031850319503205032150322503235032450325503265032750328503295033050331503325033350334503355033650337503385033950340503415034250343503445034550346503475034850349503505035150352503535035450355503565035750358503595036050361503625036350364503655036650367503685036950370503715037250373503745037550376503775037850379503805038150382503835038450385503865038750388503895039050391503925039350394503955039650397503985039950400504015040250403504045040550406504075040850409504105041150412504135041450415504165041750418504195042050421504225042350424504255042650427504285042950430504315043250433504345043550436504375043850439504405044150442504435044450445504465044750448504495045050451504525045350454504555045650457504585045950460504615046250463504645046550466504675046850469504705047150472504735047450475504765047750478504795048050481504825048350484504855048650487504885048950490504915049250493504945049550496504975049850499505005050150502505035050450505505065050750508505095051050511505125051350514505155051650517505185051950520505215052250523505245052550526505275052850529505305053150532505335053450535505365053750538505395054050541505425054350544505455054650547505485054950550505515055250553505545055550556505575055850559505605056150562505635056450565505665056750568505695057050571505725057350574505755057650577505785057950580505815058250583505845058550586505875058850589505905059150592505935059450595505965059750598505995060050601506025060350604506055060650607506085060950610506115061250613506145061550616506175061850619506205062150622506235062450625506265062750628506295063050631506325063350634506355063650637506385063950640506415064250643506445064550646506475064850649506505065150652506535065450655506565065750658506595066050661506625066350664506655066650667506685066950670506715067250673506745067550676506775067850679506805068150682506835068450685506865068750688506895069050691506925069350694506955069650697506985069950700507015070250703507045070550706507075070850709507105071150712507135071450715507165071750718507195072050721507225072350724507255072650727507285072950730507315073250733507345073550736507375073850739507405074150742507435074450745507465074750748507495075050751507525075350754507555075650757507585075950760507615076250763507645076550766507675076850769507705077150772507735077450775507765077750778507795078050781507825078350784507855078650787507885078950790507915079250793507945079550796507975079850799508005080150802508035080450805508065080750808508095081050811508125081350814508155081650817508185081950820508215082250823508245082550826508275082850829508305083150832508335083450835508365083750838508395084050841508425084350844508455084650847508485084950850508515085250853508545085550856508575085850859508605086150862508635086450865508665086750868508695087050871508725087350874508755087650877508785087950880508815088250883508845088550886508875088850889508905089150892508935089450895508965089750898508995090050901509025090350904509055090650907509085090950910509115091250913509145091550916509175091850919509205092150922509235092450925509265092750928509295093050931509325093350934509355093650937509385093950940509415094250943509445094550946509475094850949509505095150952509535095450955509565095750958509595096050961509625096350964509655096650967509685096950970509715097250973509745097550976509775097850979509805098150982509835098450985509865098750988509895099050991509925099350994509955099650997509985099951000510015100251003510045100551006510075100851009510105101151012510135101451015510165101751018510195102051021510225102351024510255102651027510285102951030510315103251033510345103551036510375103851039510405104151042510435104451045510465104751048510495105051051510525105351054510555105651057510585105951060510615106251063510645106551066510675106851069510705107151072510735107451075510765107751078510795108051081510825108351084510855108651087510885108951090510915109251093510945109551096510975109851099511005110151102511035110451105511065110751108511095111051111511125111351114511155111651117511185111951120511215112251123511245112551126511275112851129511305113151132511335113451135511365113751138511395114051141511425114351144511455114651147511485114951150511515115251153511545115551156511575115851159511605116151162511635116451165511665116751168511695117051171511725117351174511755117651177511785117951180511815118251183511845118551186511875118851189511905119151192511935119451195511965119751198511995120051201512025120351204512055120651207512085120951210512115121251213512145121551216512175121851219512205122151222512235122451225512265122751228512295123051231512325123351234512355123651237512385123951240512415124251243512445124551246512475124851249512505125151252512535125451255512565125751258512595126051261512625126351264512655126651267512685126951270512715127251273512745127551276512775127851279512805128151282512835128451285512865128751288512895129051291512925129351294512955129651297512985129951300513015130251303513045130551306513075130851309513105131151312513135131451315513165131751318513195132051321513225132351324513255132651327513285132951330513315133251333513345133551336513375133851339513405134151342513435134451345513465134751348513495135051351513525135351354513555135651357513585135951360513615136251363513645136551366513675136851369513705137151372513735137451375513765137751378513795138051381513825138351384513855138651387513885138951390513915139251393513945139551396513975139851399514005140151402514035140451405514065140751408514095141051411514125141351414514155141651417514185141951420514215142251423514245142551426514275142851429514305143151432514335143451435514365143751438514395144051441514425144351444514455144651447514485144951450514515145251453514545145551456514575145851459514605146151462514635146451465514665146751468514695147051471514725147351474514755147651477514785147951480514815148251483514845148551486514875148851489514905149151492514935149451495514965149751498514995150051501515025150351504515055150651507515085150951510515115151251513515145151551516515175151851519515205152151522515235152451525515265152751528515295153051531515325153351534515355153651537515385153951540515415154251543515445154551546515475154851549515505155151552515535155451555515565155751558515595156051561515625156351564515655156651567515685156951570515715157251573515745157551576515775157851579515805158151582515835158451585515865158751588515895159051591515925159351594515955159651597515985159951600516015160251603516045160551606516075160851609516105161151612516135161451615516165161751618516195162051621516225162351624516255162651627516285162951630516315163251633516345163551636516375163851639516405164151642516435164451645516465164751648516495165051651516525165351654516555165651657516585165951660516615166251663516645166551666516675166851669516705167151672516735167451675516765167751678516795168051681516825168351684516855168651687516885168951690516915169251693516945169551696516975169851699517005170151702517035170451705517065170751708517095171051711517125171351714517155171651717517185171951720517215172251723517245172551726517275172851729517305173151732517335173451735517365173751738517395174051741517425174351744517455174651747517485174951750517515175251753517545175551756517575175851759517605176151762517635176451765517665176751768517695177051771517725177351774517755177651777517785177951780517815178251783517845178551786517875178851789517905179151792517935179451795517965179751798517995180051801518025180351804518055180651807518085180951810518115181251813518145181551816518175181851819518205182151822518235182451825518265182751828518295183051831518325183351834518355183651837518385183951840518415184251843518445184551846518475184851849518505185151852518535185451855518565185751858518595186051861518625186351864518655186651867518685186951870518715187251873518745187551876518775187851879518805188151882518835188451885518865188751888518895189051891518925189351894518955189651897518985189951900519015190251903519045190551906519075190851909519105191151912519135191451915519165191751918519195192051921519225192351924519255192651927519285192951930519315193251933519345193551936519375193851939519405194151942519435194451945519465194751948519495195051951519525195351954519555195651957519585195951960519615196251963519645196551966519675196851969519705197151972519735197451975519765197751978519795198051981519825198351984519855198651987519885198951990519915199251993519945199551996519975199851999520005200152002520035200452005520065200752008520095201052011520125201352014520155201652017520185201952020520215202252023520245202552026520275202852029520305203152032520335203452035520365203752038520395204052041520425204352044520455204652047520485204952050520515205252053520545205552056520575205852059520605206152062520635206452065520665206752068520695207052071520725207352074520755207652077520785207952080520815208252083520845208552086520875208852089520905209152092520935209452095520965209752098520995210052101521025210352104521055210652107521085210952110521115211252113521145211552116521175211852119521205212152122521235212452125521265212752128521295213052131521325213352134521355213652137521385213952140521415214252143521445214552146521475214852149521505215152152521535215452155521565215752158521595216052161521625216352164521655216652167521685216952170521715217252173521745217552176521775217852179521805218152182521835218452185521865218752188521895219052191521925219352194521955219652197521985219952200522015220252203522045220552206522075220852209522105221152212522135221452215522165221752218522195222052221522225222352224522255222652227522285222952230522315223252233522345223552236522375223852239522405224152242522435224452245522465224752248522495225052251522525225352254522555225652257522585225952260522615226252263522645226552266522675226852269522705227152272522735227452275522765227752278522795228052281522825228352284522855228652287522885228952290522915229252293522945229552296522975229852299523005230152302523035230452305523065230752308523095231052311523125231352314523155231652317523185231952320523215232252323523245232552326523275232852329523305233152332523335233452335523365233752338523395234052341523425234352344523455234652347523485234952350523515235252353523545235552356523575235852359523605236152362523635236452365523665236752368523695237052371523725237352374523755237652377523785237952380523815238252383523845238552386523875238852389523905239152392523935239452395523965239752398523995240052401524025240352404524055240652407524085240952410524115241252413524145241552416524175241852419524205242152422524235242452425524265242752428524295243052431524325243352434524355243652437524385243952440524415244252443524445244552446524475244852449524505245152452524535245452455524565245752458524595246052461524625246352464524655246652467524685246952470524715247252473524745247552476524775247852479524805248152482524835248452485524865248752488524895249052491524925249352494524955249652497524985249952500525015250252503525045250552506525075250852509525105251152512525135251452515525165251752518525195252052521525225252352524525255252652527525285252952530525315253252533525345253552536525375253852539525405254152542525435254452545525465254752548525495255052551525525255352554525555255652557525585255952560525615256252563525645256552566525675256852569525705257152572525735257452575525765257752578525795258052581525825258352584525855258652587525885258952590525915259252593525945259552596525975259852599526005260152602526035260452605526065260752608526095261052611526125261352614526155261652617526185261952620526215262252623526245262552626526275262852629526305263152632526335263452635526365263752638526395264052641526425264352644526455264652647526485264952650526515265252653526545265552656526575265852659526605266152662526635266452665526665266752668526695267052671526725267352674526755267652677526785267952680526815268252683526845268552686526875268852689526905269152692526935269452695526965269752698526995270052701527025270352704527055270652707527085270952710527115271252713527145271552716527175271852719527205272152722527235272452725527265272752728527295273052731527325273352734527355273652737527385273952740527415274252743527445274552746527475274852749527505275152752527535275452755527565275752758527595276052761527625276352764527655276652767527685276952770527715277252773527745277552776527775277852779527805278152782527835278452785527865278752788527895279052791527925279352794527955279652797527985279952800528015280252803528045280552806528075280852809528105281152812528135281452815528165281752818528195282052821528225282352824528255282652827528285282952830528315283252833528345283552836528375283852839528405284152842528435284452845528465284752848528495285052851528525285352854528555285652857528585285952860528615286252863528645286552866528675286852869528705287152872528735287452875528765287752878528795288052881528825288352884528855288652887528885288952890528915289252893528945289552896528975289852899529005290152902529035290452905529065290752908529095291052911529125291352914529155291652917529185291952920529215292252923529245292552926529275292852929529305293152932529335293452935529365293752938529395294052941529425294352944529455294652947529485294952950529515295252953529545295552956529575295852959529605296152962529635296452965529665296752968529695297052971529725297352974529755297652977529785297952980529815298252983529845298552986529875298852989529905299152992529935299452995529965299752998529995300053001530025300353004530055300653007530085300953010530115301253013530145301553016530175301853019530205302153022530235302453025530265302753028530295303053031530325303353034530355303653037530385303953040530415304253043530445304553046530475304853049530505305153052530535305453055530565305753058530595306053061530625306353064530655306653067530685306953070530715307253073530745307553076530775307853079530805308153082530835308453085530865308753088530895309053091530925309353094530955309653097530985309953100531015310253103531045310553106531075310853109531105311153112531135311453115531165311753118531195312053121531225312353124531255312653127531285312953130531315313253133531345313553136531375313853139531405314153142531435314453145531465314753148531495315053151531525315353154531555315653157531585315953160531615316253163531645316553166531675316853169531705317153172531735317453175531765317753178531795318053181531825318353184531855318653187531885318953190531915319253193531945319553196531975319853199532005320153202532035320453205532065320753208532095321053211532125321353214532155321653217532185321953220532215322253223532245322553226532275322853229532305323153232532335323453235532365323753238532395324053241532425324353244532455324653247532485324953250532515325253253532545325553256532575325853259532605326153262532635326453265532665326753268532695327053271532725327353274532755327653277532785327953280532815328253283532845328553286532875328853289532905329153292532935329453295532965329753298532995330053301533025330353304533055330653307533085330953310533115331253313533145331553316533175331853319533205332153322533235332453325533265332753328533295333053331533325333353334533355333653337533385333953340533415334253343533445334553346533475334853349533505335153352533535335453355533565335753358533595336053361533625336353364533655336653367533685336953370533715337253373533745337553376533775337853379533805338153382533835338453385533865338753388533895339053391533925339353394533955339653397533985339953400534015340253403534045340553406534075340853409534105341153412534135341453415534165341753418534195342053421534225342353424534255342653427534285342953430534315343253433534345343553436534375343853439534405344153442534435344453445534465344753448534495345053451534525345353454534555345653457534585345953460534615346253463534645346553466534675346853469534705347153472534735347453475534765347753478534795348053481534825348353484534855348653487534885348953490534915349253493534945349553496534975349853499535005350153502535035350453505535065350753508535095351053511535125351353514535155351653517535185351953520535215352253523535245352553526535275352853529535305353153532535335353453535535365353753538535395354053541535425354353544535455354653547535485354953550535515355253553535545355553556535575355853559535605356153562535635356453565535665356753568535695357053571535725357353574535755357653577535785357953580535815358253583535845358553586535875358853589535905359153592535935359453595535965359753598535995360053601536025360353604536055360653607536085360953610536115361253613536145361553616536175361853619536205362153622536235362453625536265362753628536295363053631536325363353634536355363653637536385363953640536415364253643536445364553646536475364853649536505365153652536535365453655536565365753658536595366053661536625366353664536655366653667536685366953670536715367253673536745367553676536775367853679536805368153682536835368453685536865368753688536895369053691536925369353694536955369653697536985369953700537015370253703537045370553706537075370853709537105371153712537135371453715537165371753718537195372053721537225372353724537255372653727537285372953730537315373253733537345373553736537375373853739537405374153742537435374453745537465374753748537495375053751537525375353754537555375653757537585375953760537615376253763537645376553766537675376853769537705377153772537735377453775537765377753778537795378053781537825378353784537855378653787537885378953790537915379253793537945379553796537975379853799538005380153802538035380453805538065380753808538095381053811538125381353814538155381653817538185381953820538215382253823538245382553826538275382853829538305383153832538335383453835538365383753838538395384053841538425384353844538455384653847538485384953850538515385253853538545385553856538575385853859538605386153862538635386453865538665386753868538695387053871538725387353874538755387653877538785387953880538815388253883538845388553886538875388853889538905389153892538935389453895538965389753898538995390053901539025390353904539055390653907539085390953910539115391253913539145391553916539175391853919539205392153922539235392453925539265392753928539295393053931539325393353934539355393653937539385393953940539415394253943539445394553946539475394853949539505395153952539535395453955539565395753958539595396053961539625396353964539655396653967539685396953970539715397253973539745397553976539775397853979539805398153982539835398453985539865398753988539895399053991539925399353994539955399653997539985399954000540015400254003540045400554006540075400854009540105401154012540135401454015540165401754018540195402054021540225402354024540255402654027540285402954030540315403254033540345403554036540375403854039540405404154042540435404454045540465404754048540495405054051540525405354054540555405654057540585405954060540615406254063540645406554066540675406854069540705407154072540735407454075540765407754078540795408054081540825408354084540855408654087540885408954090540915409254093540945409554096540975409854099541005410154102541035410454105541065410754108541095411054111541125411354114541155411654117541185411954120541215412254123541245412554126541275412854129541305413154132541335413454135541365413754138541395414054141541425414354144541455414654147541485414954150541515415254153541545415554156541575415854159541605416154162541635416454165541665416754168541695417054171541725417354174541755417654177541785417954180541815418254183541845418554186541875418854189541905419154192541935419454195541965419754198541995420054201542025420354204542055420654207542085420954210542115421254213542145421554216542175421854219542205422154222542235422454225542265422754228542295423054231542325423354234542355423654237542385423954240542415424254243542445424554246542475424854249542505425154252542535425454255542565425754258542595426054261542625426354264542655426654267542685426954270542715427254273542745427554276542775427854279542805428154282542835428454285542865428754288542895429054291542925429354294542955429654297542985429954300543015430254303543045430554306543075430854309543105431154312543135431454315543165431754318543195432054321543225432354324543255432654327543285432954330543315433254333543345433554336543375433854339543405434154342543435434454345543465434754348543495435054351543525435354354543555435654357543585435954360543615436254363543645436554366543675436854369543705437154372543735437454375543765437754378543795438054381543825438354384543855438654387543885438954390543915439254393543945439554396543975439854399544005440154402544035440454405544065440754408544095441054411544125441354414544155441654417544185441954420544215442254423544245442554426544275442854429544305443154432544335443454435544365443754438544395444054441544425444354444544455444654447544485444954450544515445254453544545445554456544575445854459544605446154462544635446454465544665446754468544695447054471544725447354474544755447654477544785447954480544815448254483544845448554486544875448854489544905449154492544935449454495544965449754498544995450054501545025450354504545055450654507545085450954510545115451254513545145451554516545175451854519545205452154522545235452454525545265452754528545295453054531545325453354534545355453654537545385453954540545415454254543545445454554546545475454854549545505455154552545535455454555545565455754558545595456054561545625456354564545655456654567545685456954570545715457254573545745457554576545775457854579545805458154582545835458454585545865458754588545895459054591545925459354594545955459654597545985459954600546015460254603546045460554606546075460854609546105461154612546135461454615546165461754618546195462054621546225462354624546255462654627546285462954630546315463254633546345463554636546375463854639546405464154642546435464454645546465464754648546495465054651546525465354654546555465654657546585465954660546615466254663546645466554666546675466854669546705467154672546735467454675546765467754678546795468054681546825468354684546855468654687546885468954690546915469254693546945469554696546975469854699547005470154702547035470454705547065470754708547095471054711547125471354714547155471654717547185471954720547215472254723547245472554726547275472854729547305473154732547335473454735547365473754738547395474054741547425474354744547455474654747547485474954750547515475254753547545475554756547575475854759547605476154762547635476454765547665476754768547695477054771547725477354774547755477654777547785477954780547815478254783547845478554786547875478854789547905479154792547935479454795547965479754798547995480054801548025480354804548055480654807548085480954810548115481254813548145481554816548175481854819548205482154822548235482454825548265482754828548295483054831548325483354834548355483654837548385483954840548415484254843548445484554846548475484854849548505485154852548535485454855548565485754858548595486054861548625486354864548655486654867548685486954870548715487254873548745487554876548775487854879548805488154882548835488454885548865488754888548895489054891548925489354894548955489654897548985489954900549015490254903549045490554906549075490854909549105491154912549135491454915549165491754918549195492054921549225492354924549255492654927549285492954930549315493254933549345493554936549375493854939549405494154942549435494454945549465494754948549495495054951549525495354954549555495654957549585495954960549615496254963549645496554966549675496854969549705497154972549735497454975549765497754978549795498054981549825498354984549855498654987549885498954990549915499254993549945499554996549975499854999550005500155002550035500455005550065500755008550095501055011550125501355014550155501655017550185501955020550215502255023550245502555026550275502855029550305503155032550335503455035550365503755038550395504055041550425504355044550455504655047550485504955050550515505255053550545505555056550575505855059550605506155062550635506455065550665506755068550695507055071550725507355074550755507655077550785507955080550815508255083550845508555086550875508855089550905509155092550935509455095550965509755098550995510055101551025510355104551055510655107551085510955110551115511255113551145511555116551175511855119551205512155122551235512455125551265512755128551295513055131551325513355134551355513655137551385513955140551415514255143551445514555146551475514855149551505515155152551535515455155551565515755158551595516055161551625516355164551655516655167551685516955170551715517255173551745517555176551775517855179551805518155182551835518455185551865518755188551895519055191551925519355194551955519655197551985519955200552015520255203552045520555206552075520855209552105521155212552135521455215552165521755218552195522055221552225522355224552255522655227552285522955230552315523255233552345523555236552375523855239552405524155242552435524455245552465524755248552495525055251552525525355254552555525655257552585525955260552615526255263552645526555266552675526855269552705527155272552735527455275552765527755278552795528055281552825528355284552855528655287552885528955290552915529255293552945529555296552975529855299553005530155302553035530455305553065530755308553095531055311553125531355314553155531655317553185531955320553215532255323553245532555326553275532855329553305533155332553335533455335553365533755338553395534055341553425534355344553455534655347553485534955350553515535255353553545535555356553575535855359553605536155362553635536455365553665536755368553695537055371553725537355374553755537655377553785537955380553815538255383553845538555386553875538855389553905539155392553935539455395553965539755398553995540055401554025540355404554055540655407554085540955410554115541255413554145541555416554175541855419554205542155422554235542455425554265542755428554295543055431554325543355434554355543655437554385543955440554415544255443554445544555446554475544855449554505545155452554535545455455554565545755458554595546055461554625546355464554655546655467554685546955470554715547255473554745547555476554775547855479554805548155482554835548455485554865548755488554895549055491554925549355494554955549655497554985549955500555015550255503555045550555506555075550855509555105551155512555135551455515555165551755518555195552055521555225552355524555255552655527555285552955530555315553255533555345553555536555375553855539555405554155542555435554455545555465554755548555495555055551555525555355554555555555655557555585555955560555615556255563555645556555566555675556855569555705557155572555735557455575555765557755578555795558055581555825558355584555855558655587555885558955590555915559255593555945559555596555975559855599556005560155602556035560455605556065560755608556095561055611556125561355614556155561655617556185561955620556215562255623556245562555626556275562855629556305563155632556335563455635556365563755638556395564055641556425564355644556455564655647556485564955650556515565255653556545565555656556575565855659556605566155662556635566455665556665566755668556695567055671556725567355674556755567655677556785567955680556815568255683556845568555686556875568855689556905569155692556935569455695556965569755698556995570055701557025570355704557055570655707557085570955710557115571255713557145571555716557175571855719557205572155722557235572455725557265572755728557295573055731557325573355734557355573655737557385573955740557415574255743557445574555746557475574855749557505575155752557535575455755557565575755758557595576055761557625576355764557655576655767557685576955770557715577255773557745577555776557775577855779557805578155782557835578455785557865578755788557895579055791557925579355794557955579655797557985579955800558015580255803558045580555806558075580855809558105581155812558135581455815558165581755818558195582055821558225582355824558255582655827558285582955830558315583255833558345583555836558375583855839558405584155842558435584455845558465584755848558495585055851558525585355854558555585655857558585585955860558615586255863558645586555866558675586855869558705587155872558735587455875558765587755878558795588055881558825588355884558855588655887558885588955890558915589255893558945589555896558975589855899559005590155902559035590455905559065590755908559095591055911559125591355914559155591655917559185591955920559215592255923559245592555926559275592855929559305593155932559335593455935559365593755938559395594055941559425594355944559455594655947559485594955950559515595255953559545595555956559575595855959559605596155962559635596455965559665596755968559695597055971559725597355974559755597655977559785597955980559815598255983559845598555986559875598855989559905599155992559935599455995559965599755998559995600056001560025600356004560055600656007560085600956010560115601256013560145601556016560175601856019560205602156022560235602456025560265602756028560295603056031560325603356034560355603656037560385603956040560415604256043560445604556046560475604856049560505605156052560535605456055560565605756058560595606056061560625606356064560655606656067560685606956070560715607256073560745607556076560775607856079560805608156082560835608456085560865608756088560895609056091560925609356094560955609656097560985609956100561015610256103561045610556106561075610856109561105611156112561135611456115561165611756118561195612056121561225612356124561255612656127561285612956130561315613256133561345613556136561375613856139561405614156142561435614456145561465614756148561495615056151561525615356154561555615656157561585615956160561615616256163561645616556166561675616856169561705617156172561735617456175561765617756178561795618056181561825618356184561855618656187561885618956190561915619256193561945619556196561975619856199562005620156202562035620456205562065620756208562095621056211562125621356214562155621656217562185621956220562215622256223562245622556226562275622856229562305623156232562335623456235562365623756238562395624056241562425624356244562455624656247562485624956250562515625256253562545625556256562575625856259562605626156262562635626456265562665626756268562695627056271562725627356274562755627656277562785627956280562815628256283562845628556286562875628856289562905629156292562935629456295562965629756298562995630056301563025630356304563055630656307563085630956310563115631256313563145631556316563175631856319563205632156322563235632456325563265632756328563295633056331563325633356334563355633656337563385633956340563415634256343563445634556346563475634856349563505635156352563535635456355563565635756358563595636056361563625636356364563655636656367563685636956370563715637256373563745637556376563775637856379563805638156382563835638456385563865638756388563895639056391563925639356394563955639656397563985639956400564015640256403564045640556406564075640856409564105641156412564135641456415564165641756418564195642056421564225642356424564255642656427564285642956430564315643256433564345643556436564375643856439564405644156442564435644456445564465644756448564495645056451564525645356454564555645656457564585645956460564615646256463564645646556466564675646856469564705647156472564735647456475564765647756478564795648056481564825648356484564855648656487564885648956490564915649256493564945649556496564975649856499565005650156502565035650456505565065650756508565095651056511565125651356514565155651656517565185651956520565215652256523565245652556526565275652856529565305653156532565335653456535565365653756538565395654056541565425654356544565455654656547565485654956550565515655256553565545655556556565575655856559565605656156562565635656456565565665656756568565695657056571565725657356574565755657656577565785657956580565815658256583565845658556586565875658856589565905659156592565935659456595565965659756598565995660056601566025660356604566055660656607566085660956610566115661256613566145661556616566175661856619566205662156622566235662456625566265662756628566295663056631566325663356634566355663656637566385663956640566415664256643566445664556646566475664856649566505665156652566535665456655566565665756658566595666056661566625666356664566655666656667566685666956670566715667256673566745667556676566775667856679566805668156682566835668456685566865668756688566895669056691566925669356694566955669656697566985669956700567015670256703567045670556706567075670856709567105671156712567135671456715567165671756718567195672056721567225672356724567255672656727567285672956730567315673256733567345673556736567375673856739567405674156742567435674456745567465674756748567495675056751567525675356754567555675656757567585675956760567615676256763567645676556766567675676856769567705677156772567735677456775567765677756778567795678056781567825678356784567855678656787567885678956790567915679256793567945679556796567975679856799568005680156802568035680456805568065680756808568095681056811568125681356814568155681656817568185681956820568215682256823568245682556826568275682856829568305683156832568335683456835568365683756838568395684056841568425684356844568455684656847568485684956850568515685256853568545685556856568575685856859568605686156862568635686456865568665686756868568695687056871568725687356874568755687656877568785687956880568815688256883568845688556886568875688856889568905689156892568935689456895568965689756898568995690056901569025690356904569055690656907569085690956910569115691256913569145691556916569175691856919569205692156922569235692456925569265692756928569295693056931569325693356934569355693656937569385693956940569415694256943569445694556946569475694856949569505695156952569535695456955569565695756958569595696056961569625696356964569655696656967569685696956970569715697256973569745697556976569775697856979569805698156982569835698456985569865698756988569895699056991569925699356994569955699656997569985699957000570015700257003570045700557006570075700857009570105701157012570135701457015570165701757018570195702057021570225702357024570255702657027570285702957030570315703257033570345703557036570375703857039570405704157042570435704457045570465704757048570495705057051570525705357054570555705657057570585705957060570615706257063570645706557066570675706857069570705707157072570735707457075570765707757078570795708057081570825708357084570855708657087570885708957090570915709257093570945709557096570975709857099571005710157102571035710457105571065710757108571095711057111571125711357114571155711657117571185711957120571215712257123571245712557126571275712857129571305713157132571335713457135571365713757138571395714057141571425714357144571455714657147571485714957150571515715257153571545715557156571575715857159571605716157162571635716457165571665716757168571695717057171571725717357174571755717657177571785717957180571815718257183571845718557186571875718857189571905719157192571935719457195571965719757198571995720057201572025720357204572055720657207572085720957210572115721257213572145721557216572175721857219572205722157222572235722457225572265722757228572295723057231572325723357234572355723657237572385723957240572415724257243572445724557246572475724857249572505725157252572535725457255572565725757258572595726057261572625726357264572655726657267572685726957270572715727257273572745727557276572775727857279572805728157282572835728457285572865728757288572895729057291572925729357294572955729657297572985729957300573015730257303573045730557306573075730857309573105731157312573135731457315573165731757318573195732057321573225732357324573255732657327573285732957330573315733257333573345733557336573375733857339573405734157342573435734457345573465734757348573495735057351573525735357354573555735657357573585735957360573615736257363573645736557366573675736857369573705737157372573735737457375573765737757378573795738057381573825738357384573855738657387573885738957390573915739257393573945739557396573975739857399574005740157402574035740457405574065740757408574095741057411574125741357414574155741657417574185741957420574215742257423574245742557426574275742857429574305743157432574335743457435574365743757438574395744057441574425744357444574455744657447574485744957450574515745257453574545745557456574575745857459574605746157462574635746457465574665746757468574695747057471574725747357474574755747657477574785747957480574815748257483574845748557486574875748857489574905749157492574935749457495574965749757498574995750057501575025750357504575055750657507575085750957510575115751257513575145751557516575175751857519575205752157522575235752457525575265752757528575295753057531575325753357534575355753657537575385753957540575415754257543575445754557546575475754857549575505755157552575535755457555575565755757558575595756057561575625756357564575655756657567575685756957570575715757257573575745757557576575775757857579575805758157582575835758457585575865758757588575895759057591575925759357594575955759657597575985759957600576015760257603576045760557606576075760857609576105761157612576135761457615576165761757618576195762057621576225762357624576255762657627576285762957630576315763257633576345763557636576375763857639576405764157642576435764457645576465764757648576495765057651576525765357654576555765657657576585765957660576615766257663576645766557666576675766857669576705767157672576735767457675576765767757678576795768057681576825768357684576855768657687576885768957690576915769257693576945769557696576975769857699577005770157702577035770457705577065770757708577095771057711577125771357714577155771657717577185771957720577215772257723577245772557726577275772857729577305773157732577335773457735577365773757738577395774057741577425774357744577455774657747577485774957750577515775257753577545775557756577575775857759577605776157762577635776457765577665776757768577695777057771577725777357774577755777657777577785777957780577815778257783577845778557786577875778857789577905779157792577935779457795577965779757798577995780057801578025780357804578055780657807578085780957810578115781257813578145781557816578175781857819578205782157822578235782457825578265782757828578295783057831578325783357834578355783657837578385783957840578415784257843578445784557846578475784857849578505785157852578535785457855578565785757858578595786057861578625786357864578655786657867578685786957870578715787257873578745787557876578775787857879578805788157882578835788457885578865788757888578895789057891578925789357894578955789657897578985789957900579015790257903579045790557906579075790857909579105791157912579135791457915579165791757918579195792057921579225792357924579255792657927579285792957930579315793257933579345793557936579375793857939579405794157942579435794457945579465794757948579495795057951579525795357954579555795657957579585795957960579615796257963579645796557966579675796857969579705797157972579735797457975579765797757978579795798057981579825798357984579855798657987579885798957990579915799257993579945799557996579975799857999580005800158002580035800458005580065800758008580095801058011580125801358014580155801658017580185801958020580215802258023580245802558026580275802858029580305803158032580335803458035580365803758038580395804058041580425804358044580455804658047580485804958050580515805258053580545805558056580575805858059580605806158062580635806458065580665806758068580695807058071580725807358074580755807658077580785807958080580815808258083580845808558086580875808858089580905809158092580935809458095580965809758098580995810058101581025810358104581055810658107581085810958110581115811258113581145811558116581175811858119581205812158122581235812458125581265812758128581295813058131581325813358134581355813658137581385813958140581415814258143581445814558146581475814858149581505815158152581535815458155581565815758158581595816058161581625816358164581655816658167581685816958170581715817258173581745817558176581775817858179581805818158182581835818458185581865818758188581895819058191581925819358194581955819658197581985819958200582015820258203582045820558206582075820858209582105821158212582135821458215582165821758218582195822058221582225822358224582255822658227582285822958230582315823258233582345823558236582375823858239582405824158242582435824458245582465824758248582495825058251582525825358254582555825658257582585825958260582615826258263582645826558266582675826858269582705827158272582735827458275582765827758278582795828058281582825828358284582855828658287582885828958290582915829258293582945829558296582975829858299583005830158302583035830458305583065830758308583095831058311583125831358314583155831658317583185831958320583215832258323583245832558326583275832858329583305833158332583335833458335583365833758338583395834058341583425834358344583455834658347583485834958350583515835258353583545835558356583575835858359583605836158362583635836458365583665836758368583695837058371583725837358374583755837658377583785837958380583815838258383583845838558386583875838858389583905839158392583935839458395583965839758398583995840058401584025840358404584055840658407584085840958410584115841258413584145841558416584175841858419584205842158422584235842458425584265842758428584295843058431584325843358434584355843658437584385843958440584415844258443584445844558446584475844858449584505845158452584535845458455584565845758458584595846058461584625846358464584655846658467584685846958470584715847258473584745847558476584775847858479584805848158482584835848458485584865848758488584895849058491584925849358494584955849658497584985849958500585015850258503585045850558506585075850858509585105851158512585135851458515585165851758518585195852058521585225852358524585255852658527585285852958530585315853258533585345853558536585375853858539585405854158542585435854458545585465854758548585495855058551585525855358554585555855658557585585855958560585615856258563585645856558566585675856858569585705857158572585735857458575585765857758578585795858058581585825858358584585855858658587585885858958590585915859258593585945859558596585975859858599586005860158602586035860458605586065860758608586095861058611586125861358614586155861658617586185861958620586215862258623586245862558626586275862858629586305863158632586335863458635586365863758638586395864058641586425864358644586455864658647586485864958650586515865258653586545865558656586575865858659586605866158662586635866458665586665866758668586695867058671586725867358674586755867658677586785867958680586815868258683586845868558686586875868858689586905869158692586935869458695586965869758698586995870058701587025870358704587055870658707587085870958710587115871258713587145871558716587175871858719587205872158722587235872458725587265872758728587295873058731587325873358734587355873658737587385873958740587415874258743587445874558746587475874858749587505875158752587535875458755587565875758758587595876058761587625876358764587655876658767587685876958770587715877258773587745877558776587775877858779587805878158782587835878458785587865878758788587895879058791587925879358794587955879658797587985879958800588015880258803588045880558806588075880858809588105881158812588135881458815588165881758818588195882058821588225882358824588255882658827588285882958830588315883258833588345883558836588375883858839588405884158842588435884458845588465884758848588495885058851588525885358854588555885658857588585885958860588615886258863588645886558866588675886858869588705887158872588735887458875588765887758878588795888058881588825888358884588855888658887588885888958890588915889258893588945889558896588975889858899589005890158902589035890458905589065890758908589095891058911589125891358914589155891658917589185891958920589215892258923589245892558926589275892858929589305893158932589335893458935589365893758938589395894058941589425894358944589455894658947589485894958950589515895258953589545895558956589575895858959589605896158962589635896458965589665896758968589695897058971589725897358974589755897658977589785897958980589815898258983589845898558986589875898858989589905899158992589935899458995589965899758998589995900059001590025900359004590055900659007590085900959010590115901259013590145901559016590175901859019590205902159022590235902459025590265902759028590295903059031590325903359034590355903659037590385903959040590415904259043590445904559046590475904859049590505905159052590535905459055590565905759058590595906059061590625906359064590655906659067590685906959070590715907259073590745907559076590775907859079590805908159082590835908459085590865908759088590895909059091590925909359094590955909659097590985909959100591015910259103591045910559106591075910859109591105911159112591135911459115591165911759118591195912059121591225912359124591255912659127591285912959130591315913259133591345913559136591375913859139591405914159142591435914459145591465914759148591495915059151591525915359154591555915659157591585915959160591615916259163591645916559166591675916859169591705917159172591735917459175591765917759178591795918059181591825918359184591855918659187591885918959190591915919259193591945919559196591975919859199592005920159202592035920459205592065920759208592095921059211592125921359214592155921659217592185921959220592215922259223592245922559226592275922859229592305923159232592335923459235592365923759238592395924059241592425924359244592455924659247592485924959250592515925259253592545925559256592575925859259592605926159262592635926459265592665926759268592695927059271592725927359274592755927659277592785927959280592815928259283592845928559286592875928859289592905929159292592935929459295592965929759298592995930059301593025930359304593055930659307593085930959310593115931259313593145931559316593175931859319593205932159322593235932459325593265932759328593295933059331593325933359334593355933659337593385933959340593415934259343593445934559346593475934859349593505935159352593535935459355593565935759358593595936059361593625936359364593655936659367593685936959370593715937259373593745937559376593775937859379593805938159382593835938459385593865938759388593895939059391593925939359394593955939659397593985939959400594015940259403594045940559406594075940859409594105941159412594135941459415594165941759418594195942059421594225942359424594255942659427594285942959430594315943259433594345943559436594375943859439594405944159442594435944459445594465944759448594495945059451594525945359454594555945659457594585945959460594615946259463594645946559466594675946859469594705947159472594735947459475594765947759478594795948059481594825948359484594855948659487594885948959490594915949259493594945949559496594975949859499595005950159502595035950459505595065950759508595095951059511595125951359514595155951659517595185951959520595215952259523595245952559526595275952859529595305953159532595335953459535595365953759538595395954059541595425954359544595455954659547595485954959550595515955259553595545955559556595575955859559595605956159562595635956459565595665956759568595695957059571595725957359574595755957659577595785957959580595815958259583595845958559586595875958859589595905959159592595935959459595595965959759598595995960059601596025960359604596055960659607596085960959610596115961259613596145961559616596175961859619596205962159622596235962459625596265962759628596295963059631596325963359634596355963659637596385963959640596415964259643596445964559646596475964859649596505965159652596535965459655596565965759658596595966059661596625966359664596655966659667596685966959670596715967259673596745967559676596775967859679596805968159682596835968459685596865968759688596895969059691596925969359694596955969659697596985969959700597015970259703597045970559706597075970859709597105971159712597135971459715597165971759718597195972059721597225972359724597255972659727597285972959730597315973259733597345973559736597375973859739597405974159742597435974459745597465974759748597495975059751597525975359754597555975659757597585975959760597615976259763597645976559766597675976859769597705977159772597735977459775597765977759778597795978059781597825978359784597855978659787597885978959790597915979259793597945979559796597975979859799598005980159802598035980459805598065980759808598095981059811598125981359814598155981659817598185981959820598215982259823598245982559826598275982859829598305983159832598335983459835598365983759838598395984059841598425984359844598455984659847598485984959850598515985259853598545985559856598575985859859598605986159862598635986459865598665986759868598695987059871598725987359874598755987659877598785987959880598815988259883598845988559886598875988859889598905989159892598935989459895598965989759898598995990059901599025990359904599055990659907599085990959910599115991259913599145991559916599175991859919599205992159922599235992459925599265992759928599295993059931599325993359934599355993659937599385993959940599415994259943599445994559946599475994859949599505995159952599535995459955599565995759958599595996059961599625996359964599655996659967599685996959970599715997259973599745997559976599775997859979599805998159982599835998459985599865998759988599895999059991599925999359994599955999659997599985999960000600016000260003600046000560006600076000860009600106001160012600136001460015600166001760018600196002060021600226002360024600256002660027600286002960030600316003260033600346003560036600376003860039600406004160042600436004460045600466004760048600496005060051600526005360054600556005660057600586005960060600616006260063600646006560066600676006860069600706007160072600736007460075600766007760078600796008060081600826008360084600856008660087600886008960090600916009260093600946009560096600976009860099601006010160102601036010460105601066010760108601096011060111601126011360114601156011660117601186011960120601216012260123601246012560126601276012860129601306013160132601336013460135601366013760138601396014060141601426014360144601456014660147601486014960150601516015260153601546015560156601576015860159601606016160162601636016460165601666016760168601696017060171601726017360174601756017660177601786017960180601816018260183601846018560186601876018860189601906019160192601936019460195601966019760198601996020060201602026020360204602056020660207602086020960210602116021260213602146021560216602176021860219602206022160222602236022460225602266022760228602296023060231602326023360234602356023660237602386023960240602416024260243602446024560246602476024860249602506025160252602536025460255602566025760258602596026060261602626026360264602656026660267602686026960270602716027260273602746027560276602776027860279602806028160282602836028460285602866028760288602896029060291602926029360294602956029660297602986029960300603016030260303603046030560306603076030860309603106031160312603136031460315603166031760318603196032060321603226032360324603256032660327603286032960330603316033260333603346033560336603376033860339603406034160342603436034460345603466034760348603496035060351603526035360354603556035660357603586035960360603616036260363603646036560366603676036860369603706037160372603736037460375603766037760378603796038060381603826038360384603856038660387603886038960390603916039260393603946039560396603976039860399604006040160402604036040460405604066040760408604096041060411604126041360414604156041660417604186041960420604216042260423604246042560426604276042860429604306043160432604336043460435604366043760438604396044060441604426044360444604456044660447604486044960450604516045260453604546045560456604576045860459604606046160462604636046460465604666046760468604696047060471604726047360474604756047660477604786047960480604816048260483604846048560486604876048860489604906049160492604936049460495604966049760498604996050060501605026050360504605056050660507605086050960510605116051260513605146051560516605176051860519605206052160522605236052460525605266052760528605296053060531605326053360534605356053660537605386053960540605416054260543605446054560546605476054860549605506055160552605536055460555605566055760558605596056060561605626056360564605656056660567605686056960570605716057260573605746057560576605776057860579605806058160582605836058460585605866058760588605896059060591605926059360594605956059660597605986059960600606016060260603606046060560606606076060860609606106061160612606136061460615606166061760618606196062060621606226062360624606256062660627606286062960630606316063260633606346063560636606376063860639606406064160642606436064460645606466064760648606496065060651606526065360654606556065660657606586065960660606616066260663606646066560666606676066860669606706067160672606736067460675606766067760678606796068060681606826068360684606856068660687606886068960690606916069260693606946069560696606976069860699607006070160702607036070460705607066070760708607096071060711607126071360714607156071660717607186071960720607216072260723607246072560726607276072860729607306073160732607336073460735607366073760738607396074060741607426074360744607456074660747607486074960750607516075260753607546075560756607576075860759607606076160762607636076460765607666076760768607696077060771607726077360774607756077660777607786077960780607816078260783607846078560786607876078860789607906079160792607936079460795607966079760798607996080060801608026080360804608056080660807608086080960810608116081260813608146081560816608176081860819608206082160822608236082460825608266082760828608296083060831608326083360834608356083660837608386083960840608416084260843608446084560846608476084860849608506085160852608536085460855608566085760858608596086060861608626086360864608656086660867608686086960870608716087260873608746087560876608776087860879608806088160882608836088460885608866088760888608896089060891608926089360894608956089660897608986089960900609016090260903609046090560906609076090860909609106091160912609136091460915609166091760918609196092060921609226092360924609256092660927609286092960930609316093260933609346093560936609376093860939609406094160942609436094460945609466094760948609496095060951609526095360954609556095660957609586095960960609616096260963609646096560966609676096860969609706097160972609736097460975609766097760978609796098060981609826098360984609856098660987609886098960990609916099260993609946099560996609976099860999610006100161002610036100461005610066100761008610096101061011610126101361014610156101661017610186101961020610216102261023610246102561026610276102861029610306103161032610336103461035610366103761038610396104061041610426104361044610456104661047610486104961050610516105261053610546105561056610576105861059610606106161062610636106461065610666106761068610696107061071610726107361074610756107661077610786107961080610816108261083610846108561086610876108861089610906109161092610936109461095610966109761098610996110061101611026110361104611056110661107611086110961110611116111261113611146111561116611176111861119611206112161122611236112461125611266112761128611296113061131611326113361134611356113661137611386113961140611416114261143611446114561146611476114861149611506115161152611536115461155611566115761158611596116061161611626116361164611656116661167611686116961170611716117261173611746117561176611776117861179611806118161182611836118461185611866118761188611896119061191611926119361194611956119661197611986119961200612016120261203612046120561206612076120861209612106121161212612136121461215612166121761218612196122061221612226122361224612256122661227612286122961230612316123261233612346123561236612376123861239612406124161242612436124461245612466124761248612496125061251612526125361254612556125661257612586125961260612616126261263612646126561266612676126861269612706127161272612736127461275612766127761278612796128061281612826128361284612856128661287612886128961290612916129261293612946129561296612976129861299613006130161302613036130461305613066130761308613096131061311613126131361314613156131661317613186131961320613216132261323613246132561326613276132861329613306133161332613336133461335613366133761338613396134061341613426134361344613456134661347613486134961350613516135261353613546135561356613576135861359613606136161362613636136461365613666136761368613696137061371613726137361374613756137661377613786137961380613816138261383613846138561386613876138861389613906139161392613936139461395613966139761398613996140061401614026140361404614056140661407614086140961410614116141261413614146141561416614176141861419614206142161422614236142461425614266142761428614296143061431614326143361434614356143661437614386143961440614416144261443614446144561446614476144861449614506145161452614536145461455614566145761458614596146061461614626146361464614656146661467614686146961470614716147261473614746147561476614776147861479614806148161482614836148461485614866148761488614896149061491614926149361494614956149661497614986149961500615016150261503615046150561506615076150861509615106151161512615136151461515615166151761518615196152061521615226152361524615256152661527615286152961530615316153261533615346153561536615376153861539615406154161542615436154461545615466154761548615496155061551615526155361554615556155661557615586155961560615616156261563615646156561566615676156861569615706157161572615736157461575615766157761578615796158061581615826158361584615856158661587615886158961590615916159261593615946159561596615976159861599616006160161602616036160461605616066160761608616096161061611616126161361614616156161661617616186161961620616216162261623616246162561626616276162861629616306163161632616336163461635616366163761638616396164061641616426164361644616456164661647616486164961650616516165261653616546165561656616576165861659616606166161662616636166461665616666166761668616696167061671616726167361674616756167661677616786167961680616816168261683616846168561686616876168861689616906169161692616936169461695616966169761698616996170061701617026170361704617056170661707617086170961710617116171261713617146171561716617176171861719617206172161722617236172461725617266172761728617296173061731617326173361734617356173661737617386173961740617416174261743617446174561746617476174861749617506175161752617536175461755617566175761758617596176061761617626176361764617656176661767617686176961770617716177261773617746177561776617776177861779617806178161782617836178461785617866178761788617896179061791617926179361794617956179661797617986179961800618016180261803618046180561806618076180861809618106181161812618136181461815618166181761818618196182061821618226182361824618256182661827618286182961830618316183261833618346183561836618376183861839618406184161842618436184461845618466184761848618496185061851618526185361854618556185661857618586185961860618616186261863618646186561866618676186861869618706187161872618736187461875618766187761878618796188061881618826188361884618856188661887618886188961890618916189261893618946189561896618976189861899619006190161902619036190461905619066190761908619096191061911619126191361914619156191661917619186191961920619216192261923619246192561926619276192861929619306193161932619336193461935619366193761938619396194061941619426194361944619456194661947619486194961950619516195261953619546195561956619576195861959619606196161962619636196461965619666196761968619696197061971619726197361974619756197661977619786197961980619816198261983619846198561986619876198861989619906199161992619936199461995619966199761998619996200062001620026200362004620056200662007620086200962010620116201262013620146201562016620176201862019620206202162022620236202462025620266202762028620296203062031620326203362034620356203662037620386203962040620416204262043620446204562046620476204862049620506205162052620536205462055620566205762058620596206062061620626206362064620656206662067620686206962070620716207262073620746207562076620776207862079620806208162082620836208462085620866208762088620896209062091620926209362094620956209662097620986209962100621016210262103621046210562106621076210862109621106211162112621136211462115621166211762118621196212062121621226212362124621256212662127621286212962130621316213262133621346213562136621376213862139621406214162142621436214462145621466214762148621496215062151621526215362154621556215662157621586215962160621616216262163621646216562166621676216862169621706217162172621736217462175621766217762178621796218062181621826218362184621856218662187621886218962190621916219262193621946219562196621976219862199622006220162202622036220462205622066220762208622096221062211622126221362214622156221662217622186221962220622216222262223622246222562226622276222862229622306223162232622336223462235622366223762238622396224062241622426224362244622456224662247622486224962250622516225262253622546225562256622576225862259622606226162262622636226462265622666226762268622696227062271622726227362274622756227662277622786227962280622816228262283622846228562286622876228862289622906229162292622936229462295622966229762298622996230062301623026230362304623056230662307623086230962310623116231262313623146231562316623176231862319623206232162322623236232462325623266232762328623296233062331623326233362334623356233662337623386233962340623416234262343623446234562346623476234862349623506235162352623536235462355623566235762358623596236062361623626236362364623656236662367623686236962370623716237262373623746237562376623776237862379623806238162382623836238462385623866238762388623896239062391623926239362394623956239662397623986239962400624016240262403624046240562406624076240862409624106241162412624136241462415624166241762418624196242062421624226242362424624256242662427624286242962430624316243262433624346243562436624376243862439624406244162442624436244462445624466244762448624496245062451624526245362454624556245662457624586245962460624616246262463624646246562466624676246862469624706247162472624736247462475624766247762478624796248062481624826248362484624856248662487624886248962490624916249262493624946249562496624976249862499625006250162502625036250462505625066250762508625096251062511625126251362514625156251662517625186251962520625216252262523625246252562526625276252862529625306253162532625336253462535625366253762538625396254062541625426254362544625456254662547625486254962550625516255262553625546255562556625576255862559625606256162562625636256462565625666256762568625696257062571625726257362574625756257662577625786257962580625816258262583625846258562586625876258862589625906259162592625936259462595625966259762598625996260062601626026260362604626056260662607626086260962610626116261262613626146261562616626176261862619626206262162622626236262462625626266262762628626296263062631626326263362634626356263662637626386263962640626416264262643626446264562646626476264862649626506265162652626536265462655626566265762658626596266062661626626266362664626656266662667626686266962670626716267262673626746267562676626776267862679626806268162682626836268462685626866268762688626896269062691626926269362694626956269662697626986269962700627016270262703627046270562706627076270862709627106271162712627136271462715627166271762718627196272062721627226272362724627256272662727627286272962730627316273262733627346273562736627376273862739627406274162742627436274462745627466274762748627496275062751627526275362754627556275662757627586275962760627616276262763627646276562766627676276862769627706277162772627736277462775627766277762778627796278062781627826278362784627856278662787627886278962790627916279262793627946279562796627976279862799628006280162802628036280462805628066280762808628096281062811628126281362814628156281662817628186281962820628216282262823628246282562826628276282862829628306283162832628336283462835628366283762838628396284062841628426284362844628456284662847628486284962850628516285262853628546285562856628576285862859628606286162862628636286462865628666286762868628696287062871628726287362874628756287662877628786287962880628816288262883628846288562886628876288862889628906289162892628936289462895628966289762898628996290062901629026290362904629056290662907629086290962910629116291262913629146291562916629176291862919629206292162922629236292462925629266292762928629296293062931629326293362934629356293662937629386293962940629416294262943629446294562946629476294862949629506295162952629536295462955629566295762958629596296062961629626296362964629656296662967629686296962970629716297262973629746297562976629776297862979629806298162982629836298462985629866298762988629896299062991629926299362994629956299662997629986299963000630016300263003630046300563006630076300863009630106301163012630136301463015630166301763018630196302063021630226302363024630256302663027630286302963030630316303263033630346303563036630376303863039630406304163042630436304463045630466304763048630496305063051630526305363054630556305663057630586305963060630616306263063630646306563066630676306863069630706307163072630736307463075630766307763078630796308063081630826308363084630856308663087630886308963090630916309263093630946309563096630976309863099631006310163102631036310463105631066310763108631096311063111631126311363114631156311663117631186311963120631216312263123631246312563126631276312863129631306313163132631336313463135631366313763138631396314063141631426314363144631456314663147631486314963150631516315263153631546315563156631576315863159631606316163162631636316463165631666316763168631696317063171631726317363174631756317663177631786317963180631816318263183631846318563186631876318863189631906319163192631936319463195631966319763198631996320063201632026320363204632056320663207632086320963210632116321263213632146321563216632176321863219632206322163222632236322463225632266322763228632296323063231632326323363234632356323663237632386323963240632416324263243632446324563246632476324863249632506325163252632536325463255632566325763258632596326063261632626326363264632656326663267632686326963270632716327263273632746327563276632776327863279632806328163282632836328463285632866328763288632896329063291632926329363294632956329663297632986329963300633016330263303633046330563306633076330863309633106331163312633136331463315633166331763318633196332063321633226332363324633256332663327633286332963330633316333263333633346333563336633376333863339633406334163342633436334463345633466334763348633496335063351633526335363354633556335663357633586335963360633616336263363633646336563366633676336863369633706337163372633736337463375633766337763378633796338063381633826338363384633856338663387633886338963390633916339263393633946339563396633976339863399634006340163402634036340463405634066340763408634096341063411634126341363414634156341663417634186341963420634216342263423634246342563426634276342863429634306343163432634336343463435634366343763438634396344063441634426344363444634456344663447634486344963450634516345263453634546345563456634576345863459634606346163462634636346463465634666346763468634696347063471634726347363474634756347663477634786347963480634816348263483634846348563486634876348863489634906349163492634936349463495634966349763498634996350063501635026350363504635056350663507635086350963510635116351263513635146351563516635176351863519635206352163522635236352463525635266352763528635296353063531635326353363534635356353663537635386353963540635416354263543635446354563546635476354863549635506355163552635536355463555635566355763558635596356063561635626356363564635656356663567635686356963570635716357263573635746357563576635776357863579635806358163582635836358463585635866358763588635896359063591635926359363594635956359663597635986359963600636016360263603636046360563606636076360863609636106361163612636136361463615636166361763618636196362063621636226362363624636256362663627636286362963630636316363263633636346363563636636376363863639636406364163642636436364463645636466364763648636496365063651636526365363654636556365663657636586365963660636616366263663636646366563666636676366863669636706367163672636736367463675636766367763678636796368063681636826368363684636856368663687636886368963690636916369263693636946369563696636976369863699637006370163702637036370463705637066370763708637096371063711637126371363714637156371663717637186371963720637216372263723637246372563726637276372863729637306373163732637336373463735637366373763738637396374063741637426374363744637456374663747637486374963750637516375263753637546375563756637576375863759637606376163762637636376463765637666376763768637696377063771637726377363774637756377663777637786377963780637816378263783637846378563786637876378863789637906379163792637936379463795637966379763798637996380063801638026380363804638056380663807638086380963810638116381263813638146381563816638176381863819638206382163822638236382463825638266382763828638296383063831638326383363834638356383663837638386383963840638416384263843638446384563846638476384863849638506385163852638536385463855638566385763858638596386063861638626386363864638656386663867638686386963870638716387263873638746387563876638776387863879638806388163882638836388463885638866388763888638896389063891638926389363894638956389663897638986389963900639016390263903639046390563906639076390863909639106391163912639136391463915639166391763918639196392063921639226392363924639256392663927639286392963930639316393263933639346393563936639376393863939639406394163942639436394463945639466394763948639496395063951639526395363954639556395663957639586395963960639616396263963639646396563966639676396863969639706397163972639736397463975639766397763978639796398063981639826398363984639856398663987639886398963990639916399263993639946399563996639976399863999640006400164002640036400464005640066400764008640096401064011640126401364014640156401664017640186401964020640216402264023640246402564026640276402864029640306403164032640336403464035640366403764038640396404064041640426404364044640456404664047640486404964050640516405264053640546405564056640576405864059640606406164062640636406464065640666406764068640696407064071640726407364074640756407664077640786407964080640816408264083640846408564086640876408864089640906409164092640936409464095640966409764098640996410064101641026410364104641056410664107641086410964110641116411264113641146411564116641176411864119641206412164122641236412464125641266412764128641296413064131641326413364134641356413664137641386413964140641416414264143641446414564146641476414864149641506415164152641536415464155641566415764158641596416064161641626416364164641656416664167641686416964170641716417264173641746417564176641776417864179641806418164182641836418464185641866418764188641896419064191641926419364194641956419664197641986419964200642016420264203642046420564206642076420864209642106421164212642136421464215642166421764218642196422064221642226422364224642256422664227642286422964230642316423264233642346423564236642376423864239642406424164242642436424464245642466424764248642496425064251642526425364254642556425664257642586425964260642616426264263642646426564266642676426864269642706427164272642736427464275642766427764278642796428064281642826428364284642856428664287642886428964290642916429264293642946429564296642976429864299643006430164302643036430464305643066430764308643096431064311643126431364314643156431664317643186431964320643216432264323643246432564326643276432864329643306433164332643336433464335643366433764338643396434064341643426434364344643456434664347643486434964350643516435264353643546435564356643576435864359643606436164362643636436464365643666436764368643696437064371643726437364374643756437664377643786437964380643816438264383643846438564386643876438864389643906439164392643936439464395643966439764398643996440064401644026440364404644056440664407644086440964410644116441264413644146441564416644176441864419644206442164422644236442464425644266442764428644296443064431644326443364434644356443664437644386443964440644416444264443644446444564446644476444864449644506445164452644536445464455644566445764458644596446064461644626446364464644656446664467644686446964470644716447264473644746447564476644776447864479644806448164482644836448464485644866448764488644896449064491644926449364494644956449664497644986449964500645016450264503645046450564506645076450864509645106451164512645136451464515645166451764518645196452064521645226452364524645256452664527645286452964530645316453264533645346453564536645376453864539645406454164542645436454464545645466454764548645496455064551645526455364554645556455664557645586455964560645616456264563645646456564566645676456864569645706457164572645736457464575645766457764578645796458064581645826458364584645856458664587645886458964590645916459264593645946459564596645976459864599646006460164602646036460464605646066460764608646096461064611646126461364614646156461664617646186461964620646216462264623646246462564626646276462864629646306463164632646336463464635646366463764638646396464064641646426464364644646456464664647646486464964650646516465264653646546465564656646576465864659646606466164662646636466464665646666466764668646696467064671646726467364674646756467664677646786467964680646816468264683646846468564686646876468864689646906469164692646936469464695646966469764698646996470064701647026470364704647056470664707647086470964710647116471264713647146471564716647176471864719647206472164722647236472464725647266472764728647296473064731647326473364734647356473664737647386473964740647416474264743647446474564746647476474864749647506475164752647536475464755647566475764758647596476064761647626476364764647656476664767647686476964770647716477264773647746477564776647776477864779647806478164782647836478464785647866478764788647896479064791647926479364794647956479664797647986479964800648016480264803648046480564806648076480864809648106481164812648136481464815648166481764818648196482064821648226482364824648256482664827648286482964830648316483264833648346483564836648376483864839648406484164842648436484464845648466484764848648496485064851648526485364854648556485664857648586485964860648616486264863648646486564866648676486864869648706487164872648736487464875648766487764878648796488064881648826488364884648856488664887648886488964890648916489264893648946489564896648976489864899649006490164902649036490464905649066490764908649096491064911649126491364914649156491664917649186491964920649216492264923649246492564926649276492864929649306493164932649336493464935649366493764938649396494064941649426494364944649456494664947649486494964950649516495264953649546495564956649576495864959649606496164962649636496464965649666496764968649696497064971649726497364974649756497664977649786497964980649816498264983649846498564986649876498864989649906499164992649936499464995649966499764998649996500065001650026500365004650056500665007650086500965010650116501265013650146501565016650176501865019650206502165022650236502465025650266502765028650296503065031650326503365034650356503665037650386503965040650416504265043650446504565046650476504865049650506505165052650536505465055650566505765058650596506065061650626506365064650656506665067650686506965070650716507265073650746507565076650776507865079650806508165082650836508465085650866508765088650896509065091650926509365094650956509665097650986509965100651016510265103651046510565106651076510865109651106511165112651136511465115651166511765118651196512065121651226512365124651256512665127651286512965130651316513265133651346513565136651376513865139651406514165142651436514465145651466514765148651496515065151651526515365154651556515665157651586515965160651616516265163651646516565166651676516865169651706517165172651736517465175651766517765178651796518065181651826518365184651856518665187651886518965190651916519265193651946519565196651976519865199652006520165202652036520465205652066520765208652096521065211652126521365214652156521665217652186521965220652216522265223652246522565226652276522865229652306523165232652336523465235652366523765238652396524065241652426524365244652456524665247652486524965250652516525265253652546525565256652576525865259652606526165262652636526465265652666526765268652696527065271652726527365274652756527665277652786527965280652816528265283652846528565286652876528865289652906529165292652936529465295652966529765298652996530065301653026530365304653056530665307653086530965310653116531265313653146531565316653176531865319653206532165322653236532465325653266532765328653296533065331653326533365334653356533665337653386533965340653416534265343653446534565346653476534865349653506535165352653536535465355653566535765358653596536065361653626536365364653656536665367653686536965370653716537265373653746537565376653776537865379653806538165382653836538465385653866538765388653896539065391653926539365394653956539665397653986539965400654016540265403654046540565406654076540865409654106541165412654136541465415654166541765418654196542065421654226542365424654256542665427654286542965430654316543265433654346543565436654376543865439654406544165442654436544465445654466544765448654496545065451654526545365454654556545665457654586545965460654616546265463654646546565466654676546865469654706547165472654736547465475654766547765478654796548065481654826548365484654856548665487654886548965490654916549265493654946549565496654976549865499655006550165502655036550465505655066550765508655096551065511655126551365514655156551665517655186551965520655216552265523655246552565526655276552865529655306553165532655336553465535655366553765538655396554065541655426554365544655456554665547655486554965550655516555265553655546555565556655576555865559655606556165562655636556465565655666556765568655696557065571655726557365574655756557665577655786557965580655816558265583655846558565586655876558865589655906559165592655936559465595655966559765598655996560065601656026560365604656056560665607656086560965610656116561265613656146561565616656176561865619656206562165622656236562465625656266562765628656296563065631656326563365634656356563665637656386563965640656416564265643656446564565646656476564865649656506565165652656536565465655656566565765658656596566065661656626566365664656656566665667656686566965670656716567265673656746567565676656776567865679656806568165682656836568465685656866568765688656896569065691656926569365694656956569665697656986569965700657016570265703657046570565706657076570865709657106571165712657136571465715657166571765718657196572065721657226572365724657256572665727657286572965730657316573265733657346573565736657376573865739657406574165742657436574465745657466574765748657496575065751657526575365754657556575665757657586575965760657616576265763657646576565766657676576865769657706577165772657736577465775657766577765778657796578065781657826578365784657856578665787657886578965790657916579265793657946579565796657976579865799658006580165802658036580465805658066580765808658096581065811658126581365814658156581665817658186581965820658216582265823658246582565826658276582865829658306583165832658336583465835658366583765838658396584065841658426584365844658456584665847658486584965850658516585265853658546585565856658576585865859658606586165862658636586465865658666586765868658696587065871658726587365874658756587665877658786587965880658816588265883658846588565886658876588865889658906589165892658936589465895658966589765898658996590065901659026590365904659056590665907659086590965910659116591265913659146591565916659176591865919659206592165922659236592465925659266592765928659296593065931659326593365934659356593665937659386593965940659416594265943659446594565946659476594865949659506595165952659536595465955659566595765958659596596065961659626596365964659656596665967659686596965970659716597265973659746597565976659776597865979659806598165982659836598465985659866598765988659896599065991659926599365994659956599665997659986599966000660016600266003660046600566006660076600866009660106601166012660136601466015660166601766018660196602066021660226602366024660256602666027660286602966030660316603266033660346603566036660376603866039660406604166042660436604466045660466604766048660496605066051660526605366054660556605666057660586605966060660616606266063660646606566066660676606866069660706607166072660736607466075660766607766078660796608066081660826608366084660856608666087660886608966090660916609266093660946609566096660976609866099661006610166102661036610466105661066610766108661096611066111661126611366114661156611666117661186611966120661216612266123661246612566126661276612866129661306613166132661336613466135661366613766138661396614066141661426614366144661456614666147661486614966150661516615266153661546615566156661576615866159661606616166162661636616466165661666616766168661696617066171661726617366174661756617666177661786617966180661816618266183661846618566186661876618866189661906619166192661936619466195661966619766198661996620066201662026620366204662056620666207662086620966210662116621266213662146621566216662176621866219662206622166222662236622466225662266622766228662296623066231662326623366234662356623666237662386623966240662416624266243662446624566246662476624866249662506625166252662536625466255662566625766258662596626066261662626626366264662656626666267662686626966270662716627266273662746627566276662776627866279662806628166282662836628466285662866628766288662896629066291662926629366294662956629666297662986629966300663016630266303663046630566306663076630866309663106631166312663136631466315663166631766318663196632066321663226632366324663256632666327663286632966330663316633266333663346633566336663376633866339663406634166342663436634466345663466634766348663496635066351663526635366354663556635666357663586635966360663616636266363663646636566366663676636866369663706637166372663736637466375663766637766378663796638066381663826638366384663856638666387663886638966390663916639266393663946639566396663976639866399664006640166402664036640466405664066640766408664096641066411664126641366414664156641666417664186641966420664216642266423664246642566426664276642866429664306643166432664336643466435664366643766438664396644066441664426644366444664456644666447664486644966450664516645266453664546645566456664576645866459664606646166462664636646466465664666646766468664696647066471664726647366474664756647666477664786647966480664816648266483664846648566486664876648866489664906649166492664936649466495664966649766498664996650066501665026650366504665056650666507665086650966510665116651266513665146651566516665176651866519665206652166522665236652466525665266652766528665296653066531665326653366534665356653666537665386653966540665416654266543665446654566546665476654866549665506655166552665536655466555665566655766558665596656066561665626656366564665656656666567665686656966570665716657266573665746657566576665776657866579665806658166582665836658466585665866658766588665896659066591665926659366594665956659666597665986659966600666016660266603666046660566606666076660866609666106661166612666136661466615666166661766618666196662066621666226662366624666256662666627666286662966630666316663266633666346663566636666376663866639666406664166642666436664466645666466664766648666496665066651666526665366654666556665666657666586665966660666616666266663666646666566666666676666866669666706667166672666736667466675666766667766678666796668066681666826668366684666856668666687666886668966690666916669266693666946669566696666976669866699667006670166702667036670466705667066670766708667096671066711667126671366714667156671666717667186671966720667216672266723667246672566726667276672866729667306673166732667336673466735667366673766738667396674066741667426674366744667456674666747667486674966750667516675266753667546675566756667576675866759667606676166762667636676466765667666676766768667696677066771667726677366774667756677666777667786677966780667816678266783667846678566786667876678866789667906679166792667936679466795667966679766798667996680066801668026680366804668056680666807668086680966810668116681266813668146681566816668176681866819668206682166822668236682466825668266682766828668296683066831668326683366834668356683666837668386683966840668416684266843668446684566846668476684866849668506685166852668536685466855668566685766858668596686066861668626686366864668656686666867668686686966870668716687266873668746687566876668776687866879668806688166882668836688466885668866688766888668896689066891668926689366894668956689666897668986689966900669016690266903669046690566906669076690866909669106691166912669136691466915669166691766918669196692066921669226692366924669256692666927669286692966930669316693266933669346693566936669376693866939669406694166942669436694466945669466694766948669496695066951669526695366954669556695666957669586695966960669616696266963669646696566966669676696866969669706697166972669736697466975669766697766978669796698066981669826698366984669856698666987669886698966990669916699266993669946699566996669976699866999670006700167002670036700467005670066700767008670096701067011670126701367014670156701667017670186701967020670216702267023670246702567026670276702867029670306703167032670336703467035670366703767038670396704067041670426704367044670456704667047670486704967050670516705267053670546705567056670576705867059670606706167062670636706467065670666706767068670696707067071670726707367074670756707667077670786707967080670816708267083670846708567086670876708867089670906709167092670936709467095670966709767098670996710067101671026710367104671056710667107671086710967110671116711267113671146711567116671176711867119671206712167122671236712467125671266712767128671296713067131671326713367134671356713667137671386713967140671416714267143671446714567146671476714867149671506715167152671536715467155671566715767158671596716067161671626716367164671656716667167671686716967170671716717267173671746717567176671776717867179671806718167182671836718467185671866718767188671896719067191671926719367194671956719667197671986719967200672016720267203672046720567206672076720867209672106721167212672136721467215672166721767218672196722067221672226722367224672256722667227672286722967230672316723267233672346723567236672376723867239672406724167242672436724467245672466724767248672496725067251672526725367254672556725667257672586725967260672616726267263672646726567266672676726867269672706727167272672736727467275672766727767278672796728067281672826728367284672856728667287672886728967290672916729267293672946729567296672976729867299673006730167302673036730467305673066730767308673096731067311673126731367314673156731667317673186731967320673216732267323673246732567326673276732867329673306733167332673336733467335673366733767338673396734067341673426734367344673456734667347673486734967350673516735267353673546735567356673576735867359673606736167362673636736467365673666736767368673696737067371673726737367374673756737667377673786737967380673816738267383673846738567386673876738867389673906739167392673936739467395673966739767398673996740067401674026740367404674056740667407674086740967410674116741267413674146741567416674176741867419674206742167422674236742467425674266742767428674296743067431674326743367434674356743667437674386743967440674416744267443674446744567446674476744867449674506745167452674536745467455674566745767458674596746067461674626746367464674656746667467674686746967470674716747267473674746747567476674776747867479674806748167482674836748467485674866748767488674896749067491674926749367494674956749667497674986749967500675016750267503675046750567506675076750867509675106751167512675136751467515675166751767518675196752067521675226752367524675256752667527675286752967530675316753267533675346753567536675376753867539675406754167542675436754467545675466754767548675496755067551675526755367554675556755667557675586755967560675616756267563675646756567566675676756867569675706757167572675736757467575675766757767578675796758067581675826758367584675856758667587675886758967590675916759267593675946759567596675976759867599676006760167602676036760467605676066760767608676096761067611676126761367614676156761667617676186761967620676216762267623676246762567626676276762867629676306763167632676336763467635676366763767638676396764067641676426764367644676456764667647676486764967650676516765267653676546765567656676576765867659676606766167662676636766467665676666766767668676696767067671676726767367674676756767667677676786767967680676816768267683676846768567686676876768867689676906769167692676936769467695676966769767698676996770067701677026770367704677056770667707677086770967710677116771267713677146771567716677176771867719677206772167722677236772467725677266772767728677296773067731677326773367734677356773667737677386773967740677416774267743677446774567746677476774867749677506775167752677536775467755677566775767758677596776067761677626776367764677656776667767677686776967770677716777267773677746777567776677776777867779677806778167782677836778467785677866778767788677896779067791677926779367794677956779667797677986779967800678016780267803678046780567806678076780867809678106781167812678136781467815678166781767818678196782067821678226782367824678256782667827678286782967830678316783267833678346783567836678376783867839678406784167842678436784467845678466784767848678496785067851678526785367854678556785667857678586785967860678616786267863678646786567866678676786867869678706787167872678736787467875678766787767878678796788067881678826788367884678856788667887678886788967890678916789267893678946789567896678976789867899679006790167902679036790467905679066790767908679096791067911679126791367914679156791667917679186791967920679216792267923679246792567926679276792867929679306793167932679336793467935679366793767938679396794067941679426794367944679456794667947679486794967950679516795267953679546795567956679576795867959679606796167962679636796467965679666796767968679696797067971679726797367974679756797667977679786797967980679816798267983679846798567986679876798867989679906799167992679936799467995679966799767998679996800068001680026800368004680056800668007680086800968010680116801268013680146801568016680176801868019680206802168022680236802468025680266802768028680296803068031680326803368034680356803668037680386803968040680416804268043680446804568046680476804868049680506805168052680536805468055680566805768058680596806068061680626806368064680656806668067680686806968070680716807268073680746807568076680776807868079680806808168082680836808468085680866808768088680896809068091680926809368094680956809668097680986809968100681016810268103681046810568106681076810868109681106811168112681136811468115681166811768118681196812068121681226812368124681256812668127681286812968130681316813268133681346813568136681376813868139681406814168142681436814468145681466814768148681496815068151681526815368154681556815668157681586815968160681616816268163681646816568166681676816868169681706817168172681736817468175681766817768178681796818068181681826818368184681856818668187681886818968190681916819268193681946819568196681976819868199682006820168202682036820468205682066820768208682096821068211682126821368214682156821668217682186821968220682216822268223682246822568226682276822868229682306823168232682336823468235682366823768238682396824068241682426824368244682456824668247682486824968250682516825268253682546825568256682576825868259682606826168262682636826468265682666826768268682696827068271682726827368274682756827668277682786827968280682816828268283682846828568286682876828868289682906829168292682936829468295682966829768298682996830068301683026830368304683056830668307683086830968310683116831268313683146831568316683176831868319683206832168322683236832468325683266832768328683296833068331683326833368334683356833668337683386833968340683416834268343683446834568346683476834868349683506835168352683536835468355683566835768358683596836068361683626836368364683656836668367683686836968370683716837268373683746837568376683776837868379683806838168382683836838468385683866838768388683896839068391683926839368394683956839668397683986839968400684016840268403684046840568406684076840868409684106841168412684136841468415684166841768418684196842068421684226842368424684256842668427684286842968430684316843268433684346843568436684376843868439684406844168442684436844468445684466844768448684496845068451684526845368454684556845668457684586845968460684616846268463684646846568466684676846868469684706847168472684736847468475684766847768478684796848068481684826848368484684856848668487684886848968490684916849268493684946849568496684976849868499685006850168502685036850468505685066850768508685096851068511685126851368514685156851668517685186851968520685216852268523685246852568526685276852868529685306853168532685336853468535685366853768538685396854068541685426854368544685456854668547685486854968550685516855268553685546855568556685576855868559685606856168562685636856468565685666856768568685696857068571685726857368574685756857668577685786857968580685816858268583685846858568586685876858868589685906859168592685936859468595685966859768598685996860068601686026860368604686056860668607686086860968610686116861268613686146861568616686176861868619686206862168622686236862468625686266862768628686296863068631686326863368634686356863668637686386863968640686416864268643686446864568646686476864868649686506865168652686536865468655686566865768658686596866068661686626866368664686656866668667686686866968670686716867268673686746867568676686776867868679686806868168682686836868468685686866868768688686896869068691686926869368694686956869668697686986869968700687016870268703687046870568706687076870868709687106871168712687136871468715687166871768718687196872068721687226872368724687256872668727687286872968730687316873268733687346873568736687376873868739687406874168742687436874468745687466874768748687496875068751687526875368754687556875668757687586875968760687616876268763687646876568766687676876868769687706877168772687736877468775687766877768778687796878068781687826878368784687856878668787687886878968790687916879268793687946879568796687976879868799688006880168802688036880468805688066880768808688096881068811688126881368814688156881668817688186881968820688216882268823688246882568826688276882868829688306883168832688336883468835688366883768838688396884068841688426884368844688456884668847688486884968850688516885268853688546885568856688576885868859688606886168862688636886468865688666886768868688696887068871688726887368874688756887668877688786887968880688816888268883688846888568886688876888868889688906889168892688936889468895688966889768898688996890068901689026890368904689056890668907689086890968910689116891268913689146891568916689176891868919689206892168922689236892468925689266892768928689296893068931689326893368934689356893668937689386893968940689416894268943689446894568946689476894868949689506895168952689536895468955689566895768958689596896068961689626896368964689656896668967689686896968970689716897268973689746897568976689776897868979689806898168982689836898468985689866898768988689896899068991689926899368994689956899668997689986899969000690016900269003690046900569006690076900869009690106901169012690136901469015690166901769018690196902069021690226902369024690256902669027690286902969030690316903269033690346903569036690376903869039690406904169042690436904469045690466904769048690496905069051690526905369054690556905669057690586905969060690616906269063690646906569066690676906869069690706907169072690736907469075690766907769078690796908069081690826908369084690856908669087690886908969090690916909269093690946909569096690976909869099691006910169102691036910469105691066910769108691096911069111691126911369114691156911669117691186911969120691216912269123691246912569126691276912869129691306913169132691336913469135691366913769138691396914069141691426914369144691456914669147691486914969150691516915269153691546915569156691576915869159691606916169162691636916469165691666916769168691696917069171691726917369174691756917669177691786917969180691816918269183691846918569186691876918869189691906919169192691936919469195691966919769198691996920069201692026920369204692056920669207692086920969210692116921269213692146921569216692176921869219692206922169222692236922469225692266922769228692296923069231692326923369234692356923669237692386923969240692416924269243692446924569246692476924869249692506925169252692536925469255692566925769258692596926069261692626926369264692656926669267692686926969270692716927269273692746927569276692776927869279692806928169282692836928469285692866928769288692896929069291692926929369294692956929669297692986929969300693016930269303693046930569306693076930869309693106931169312693136931469315693166931769318693196932069321693226932369324693256932669327693286932969330693316933269333693346933569336693376933869339693406934169342693436934469345693466934769348693496935069351693526935369354693556935669357693586935969360693616936269363693646936569366693676936869369693706937169372693736937469375693766937769378693796938069381693826938369384693856938669387693886938969390693916939269393693946939569396693976939869399694006940169402694036940469405694066940769408694096941069411694126941369414694156941669417694186941969420694216942269423694246942569426694276942869429694306943169432694336943469435694366943769438694396944069441694426944369444694456944669447694486944969450694516945269453694546945569456694576945869459694606946169462694636946469465694666946769468694696947069471694726947369474694756947669477694786947969480694816948269483694846948569486694876948869489694906949169492694936949469495694966949769498694996950069501695026950369504695056950669507695086950969510695116951269513695146951569516695176951869519695206952169522695236952469525695266952769528695296953069531695326953369534695356953669537695386953969540695416954269543695446954569546695476954869549695506955169552695536955469555695566955769558695596956069561695626956369564695656956669567695686956969570695716957269573695746957569576695776957869579695806958169582695836958469585695866958769588695896959069591695926959369594695956959669597695986959969600696016960269603696046960569606696076960869609696106961169612696136961469615696166961769618696196962069621696226962369624696256962669627696286962969630696316963269633696346963569636696376963869639696406964169642696436964469645696466964769648696496965069651696526965369654696556965669657696586965969660696616966269663696646966569666696676966869669696706967169672696736967469675696766967769678696796968069681696826968369684696856968669687696886968969690696916969269693696946969569696696976969869699697006970169702697036970469705697066970769708697096971069711697126971369714697156971669717697186971969720697216972269723697246972569726697276972869729697306973169732697336973469735697366973769738697396974069741697426974369744697456974669747697486974969750697516975269753697546975569756697576975869759697606976169762697636976469765697666976769768697696977069771697726977369774697756977669777697786977969780697816978269783697846978569786697876978869789697906979169792697936979469795697966979769798697996980069801698026980369804698056980669807698086980969810698116981269813698146981569816698176981869819698206982169822698236982469825698266982769828698296983069831698326983369834698356983669837698386983969840698416984269843698446984569846698476984869849698506985169852698536985469855698566985769858698596986069861698626986369864698656986669867698686986969870698716987269873698746987569876698776987869879698806988169882698836988469885698866988769888698896989069891698926989369894698956989669897698986989969900699016990269903699046990569906699076990869909699106991169912699136991469915699166991769918699196992069921699226992369924699256992669927699286992969930699316993269933699346993569936699376993869939699406994169942699436994469945699466994769948699496995069951699526995369954699556995669957699586995969960699616996269963699646996569966699676996869969699706997169972699736997469975699766997769978699796998069981699826998369984699856998669987699886998969990699916999269993699946999569996699976999869999700007000170002700037000470005700067000770008700097001070011700127001370014700157001670017700187001970020700217002270023700247002570026700277002870029700307003170032700337003470035700367003770038700397004070041700427004370044700457004670047700487004970050700517005270053700547005570056700577005870059700607006170062700637006470065700667006770068700697007070071700727007370074700757007670077700787007970080700817008270083700847008570086700877008870089700907009170092700937009470095700967009770098700997010070101701027010370104701057010670107701087010970110701117011270113701147011570116701177011870119701207012170122701237012470125701267012770128701297013070131701327013370134701357013670137701387013970140701417014270143701447014570146701477014870149701507015170152701537015470155701567015770158701597016070161701627016370164701657016670167701687016970170701717017270173701747017570176701777017870179701807018170182701837018470185701867018770188701897019070191701927019370194701957019670197701987019970200702017020270203702047020570206702077020870209702107021170212702137021470215702167021770218702197022070221702227022370224702257022670227702287022970230702317023270233702347023570236702377023870239702407024170242702437024470245702467024770248702497025070251702527025370254702557025670257702587025970260702617026270263702647026570266702677026870269702707027170272702737027470275702767027770278702797028070281702827028370284702857028670287702887028970290702917029270293702947029570296702977029870299703007030170302703037030470305703067030770308703097031070311703127031370314703157031670317703187031970320703217032270323703247032570326703277032870329703307033170332703337033470335703367033770338703397034070341703427034370344703457034670347703487034970350703517035270353703547035570356703577035870359703607036170362703637036470365703667036770368703697037070371703727037370374703757037670377703787037970380703817038270383703847038570386703877038870389703907039170392703937039470395703967039770398703997040070401704027040370404704057040670407704087040970410704117041270413704147041570416704177041870419704207042170422704237042470425704267042770428704297043070431704327043370434704357043670437704387043970440704417044270443704447044570446704477044870449704507045170452704537045470455704567045770458704597046070461704627046370464704657046670467704687046970470704717047270473704747047570476704777047870479704807048170482704837048470485704867048770488704897049070491704927049370494704957049670497704987049970500705017050270503705047050570506705077050870509705107051170512705137051470515705167051770518705197052070521705227052370524705257052670527705287052970530705317053270533705347053570536705377053870539705407054170542705437054470545705467054770548705497055070551705527055370554705557055670557705587055970560705617056270563705647056570566705677056870569705707057170572705737057470575705767057770578705797058070581705827058370584705857058670587705887058970590705917059270593705947059570596705977059870599706007060170602706037060470605706067060770608706097061070611706127061370614706157061670617706187061970620706217062270623706247062570626706277062870629706307063170632706337063470635706367063770638706397064070641706427064370644706457064670647706487064970650706517065270653706547065570656706577065870659706607066170662706637066470665706667066770668706697067070671706727067370674706757067670677706787067970680706817068270683706847068570686706877068870689706907069170692706937069470695706967069770698706997070070701707027070370704707057070670707707087070970710707117071270713707147071570716707177071870719707207072170722707237072470725707267072770728707297073070731707327073370734707357073670737707387073970740707417074270743707447074570746707477074870749707507075170752707537075470755707567075770758707597076070761707627076370764707657076670767707687076970770707717077270773707747077570776707777077870779707807078170782707837078470785707867078770788707897079070791707927079370794707957079670797707987079970800708017080270803708047080570806708077080870809708107081170812708137081470815708167081770818708197082070821708227082370824708257082670827708287082970830708317083270833708347083570836708377083870839708407084170842708437084470845708467084770848708497085070851708527085370854708557085670857708587085970860708617086270863708647086570866708677086870869708707087170872708737087470875708767087770878708797088070881708827088370884708857088670887708887088970890708917089270893708947089570896708977089870899709007090170902709037090470905709067090770908709097091070911709127091370914709157091670917709187091970920709217092270923709247092570926709277092870929709307093170932709337093470935709367093770938709397094070941709427094370944709457094670947709487094970950709517095270953709547095570956709577095870959709607096170962709637096470965709667096770968709697097070971709727097370974709757097670977709787097970980709817098270983709847098570986709877098870989709907099170992709937099470995709967099770998709997100071001710027100371004710057100671007710087100971010710117101271013710147101571016710177101871019710207102171022710237102471025710267102771028710297103071031710327103371034710357103671037710387103971040710417104271043710447104571046710477104871049710507105171052710537105471055710567105771058710597106071061710627106371064710657106671067710687106971070710717107271073710747107571076710777107871079710807108171082710837108471085710867108771088710897109071091710927109371094710957109671097710987109971100711017110271103711047110571106711077110871109711107111171112711137111471115711167111771118711197112071121711227112371124711257112671127711287112971130711317113271133711347113571136711377113871139711407114171142711437114471145711467114771148711497115071151711527115371154711557115671157711587115971160711617116271163711647116571166711677116871169711707117171172711737117471175711767117771178711797118071181711827118371184711857118671187711887118971190711917119271193711947119571196711977119871199712007120171202712037120471205712067120771208712097121071211712127121371214712157121671217712187121971220712217122271223712247122571226712277122871229712307123171232712337123471235712367123771238712397124071241712427124371244712457124671247712487124971250712517125271253712547125571256712577125871259712607126171262712637126471265712667126771268712697127071271712727127371274712757127671277712787127971280712817128271283712847128571286712877128871289712907129171292712937129471295712967129771298712997130071301713027130371304713057130671307713087130971310713117131271313713147131571316713177131871319713207132171322713237132471325713267132771328713297133071331713327133371334713357133671337713387133971340713417134271343713447134571346713477134871349713507135171352713537135471355713567135771358713597136071361713627136371364713657136671367713687136971370713717137271373713747137571376713777137871379713807138171382713837138471385713867138771388713897139071391713927139371394713957139671397713987139971400714017140271403714047140571406714077140871409714107141171412714137141471415714167141771418714197142071421714227142371424714257142671427714287142971430714317143271433714347143571436714377143871439714407144171442714437144471445714467144771448714497145071451714527145371454714557145671457714587145971460714617146271463714647146571466714677146871469714707147171472714737147471475714767147771478714797148071481714827148371484714857148671487714887148971490714917149271493714947149571496714977149871499715007150171502715037150471505715067150771508715097151071511715127151371514715157151671517715187151971520715217152271523715247152571526715277152871529715307153171532715337153471535715367153771538715397154071541715427154371544715457154671547715487154971550715517155271553715547155571556715577155871559715607156171562715637156471565715667156771568715697157071571715727157371574715757157671577715787157971580715817158271583715847158571586715877158871589715907159171592715937159471595715967159771598715997160071601716027160371604716057160671607716087160971610716117161271613716147161571616716177161871619716207162171622716237162471625716267162771628716297163071631716327163371634716357163671637716387163971640716417164271643716447164571646716477164871649716507165171652716537165471655716567165771658716597166071661716627166371664716657166671667716687166971670716717167271673716747167571676716777167871679716807168171682716837168471685716867168771688716897169071691716927169371694716957169671697716987169971700717017170271703717047170571706717077170871709717107171171712717137171471715717167171771718717197172071721717227172371724717257172671727717287172971730717317173271733717347173571736717377173871739717407174171742717437174471745717467174771748717497175071751717527175371754717557175671757717587175971760717617176271763717647176571766717677176871769717707177171772717737177471775717767177771778717797178071781717827178371784717857178671787717887178971790717917179271793717947179571796717977179871799718007180171802718037180471805718067180771808718097181071811718127181371814718157181671817718187181971820718217182271823718247182571826718277182871829718307183171832718337183471835718367183771838718397184071841718427184371844718457184671847718487184971850718517185271853718547185571856718577185871859718607186171862718637186471865718667186771868718697187071871718727187371874718757187671877718787187971880718817188271883718847188571886718877188871889718907189171892718937189471895718967189771898718997190071901719027190371904719057190671907719087190971910719117191271913719147191571916719177191871919719207192171922719237192471925719267192771928719297193071931719327193371934719357193671937719387193971940719417194271943719447194571946719477194871949719507195171952719537195471955719567195771958719597196071961719627196371964719657196671967719687196971970719717197271973719747197571976719777197871979719807198171982719837198471985719867198771988719897199071991719927199371994719957199671997719987199972000720017200272003720047200572006720077200872009720107201172012720137201472015720167201772018720197202072021720227202372024720257202672027720287202972030720317203272033720347203572036720377203872039720407204172042720437204472045720467204772048720497205072051720527205372054720557205672057720587205972060720617206272063720647206572066720677206872069720707207172072720737207472075720767207772078720797208072081720827208372084720857208672087720887208972090720917209272093720947209572096720977209872099721007210172102721037210472105721067210772108721097211072111721127211372114721157211672117721187211972120721217212272123721247212572126721277212872129721307213172132721337213472135721367213772138721397214072141721427214372144721457214672147721487214972150721517215272153721547215572156721577215872159721607216172162721637216472165721667216772168721697217072171721727217372174721757217672177721787217972180721817218272183721847218572186721877218872189721907219172192721937219472195721967219772198721997220072201722027220372204722057220672207722087220972210722117221272213722147221572216722177221872219722207222172222722237222472225722267222772228722297223072231722327223372234722357223672237722387223972240722417224272243722447224572246722477224872249722507225172252722537225472255722567225772258722597226072261722627226372264722657226672267722687226972270722717227272273722747227572276722777227872279722807228172282722837228472285722867228772288722897229072291722927229372294722957229672297722987229972300723017230272303723047230572306723077230872309723107231172312723137231472315723167231772318723197232072321723227232372324723257232672327723287232972330723317233272333723347233572336723377233872339723407234172342723437234472345723467234772348723497235072351723527235372354723557235672357723587235972360723617236272363723647236572366723677236872369723707237172372723737237472375723767237772378723797238072381723827238372384723857238672387723887238972390723917239272393723947239572396723977239872399724007240172402724037240472405724067240772408724097241072411724127241372414724157241672417724187241972420724217242272423724247242572426724277242872429724307243172432724337243472435724367243772438724397244072441724427244372444724457244672447724487244972450724517245272453724547245572456724577245872459724607246172462724637246472465724667246772468724697247072471724727247372474724757247672477724787247972480724817248272483724847248572486724877248872489724907249172492724937249472495724967249772498724997250072501725027250372504725057250672507725087250972510725117251272513725147251572516725177251872519725207252172522725237252472525725267252772528725297253072531725327253372534725357253672537725387253972540725417254272543725447254572546725477254872549725507255172552725537255472555725567255772558725597256072561725627256372564725657256672567725687256972570725717257272573725747257572576725777257872579725807258172582725837258472585725867258772588725897259072591725927259372594725957259672597725987259972600726017260272603726047260572606726077260872609726107261172612726137261472615726167261772618726197262072621726227262372624726257262672627726287262972630726317263272633726347263572636726377263872639726407264172642726437264472645726467264772648726497265072651726527265372654726557265672657726587265972660726617266272663726647266572666726677266872669726707267172672726737267472675726767267772678726797268072681726827268372684726857268672687726887268972690726917269272693726947269572696726977269872699727007270172702727037270472705727067270772708727097271072711727127271372714727157271672717727187271972720727217272272723727247272572726727277272872729727307273172732727337273472735727367273772738727397274072741727427274372744727457274672747727487274972750727517275272753727547275572756727577275872759727607276172762727637276472765727667276772768727697277072771727727277372774727757277672777727787277972780727817278272783727847278572786727877278872789727907279172792727937279472795727967279772798727997280072801728027280372804728057280672807728087280972810728117281272813728147281572816728177281872819728207282172822728237282472825728267282772828728297283072831728327283372834728357283672837728387283972840728417284272843728447284572846728477284872849728507285172852728537285472855728567285772858728597286072861728627286372864728657286672867728687286972870728717287272873728747287572876728777287872879728807288172882728837288472885728867288772888728897289072891728927289372894728957289672897728987289972900729017290272903729047290572906729077290872909729107291172912729137291472915729167291772918729197292072921729227292372924729257292672927729287292972930729317293272933729347293572936729377293872939729407294172942729437294472945729467294772948729497295072951729527295372954729557295672957729587295972960729617296272963729647296572966729677296872969729707297172972729737297472975729767297772978729797298072981729827298372984729857298672987729887298972990729917299272993729947299572996729977299872999730007300173002730037300473005730067300773008730097301073011730127301373014730157301673017730187301973020730217302273023730247302573026730277302873029730307303173032730337303473035730367303773038730397304073041730427304373044730457304673047730487304973050730517305273053730547305573056730577305873059730607306173062730637306473065730667306773068730697307073071730727307373074730757307673077730787307973080730817308273083730847308573086730877308873089730907309173092730937309473095730967309773098730997310073101731027310373104731057310673107731087310973110731117311273113731147311573116731177311873119731207312173122731237312473125731267312773128731297313073131731327313373134731357313673137731387313973140731417314273143731447314573146731477314873149731507315173152731537315473155731567315773158731597316073161731627316373164731657316673167731687316973170731717317273173731747317573176731777317873179731807318173182731837318473185731867318773188731897319073191731927319373194731957319673197731987319973200732017320273203732047320573206732077320873209732107321173212732137321473215732167321773218732197322073221732227322373224732257322673227732287322973230732317323273233732347323573236732377323873239732407324173242732437324473245732467324773248732497325073251732527325373254732557325673257732587325973260732617326273263732647326573266732677326873269732707327173272732737327473275732767327773278732797328073281732827328373284732857328673287732887328973290732917329273293732947329573296732977329873299733007330173302733037330473305733067330773308733097331073311733127331373314733157331673317733187331973320733217332273323733247332573326733277332873329733307333173332733337333473335733367333773338733397334073341733427334373344733457334673347733487334973350733517335273353733547335573356733577335873359733607336173362733637336473365733667336773368733697337073371733727337373374733757337673377733787337973380733817338273383733847338573386733877338873389733907339173392733937339473395733967339773398733997340073401734027340373404734057340673407734087340973410734117341273413734147341573416734177341873419734207342173422734237342473425734267342773428734297343073431734327343373434734357343673437734387343973440734417344273443734447344573446734477344873449734507345173452734537345473455734567345773458734597346073461734627346373464734657346673467734687346973470734717347273473734747347573476734777347873479734807348173482734837348473485734867348773488734897349073491734927349373494734957349673497734987349973500735017350273503735047350573506735077350873509735107351173512735137351473515735167351773518735197352073521735227352373524735257352673527735287352973530735317353273533735347353573536735377353873539735407354173542735437354473545735467354773548735497355073551735527355373554735557355673557735587355973560735617356273563735647356573566735677356873569735707357173572735737357473575735767357773578735797358073581735827358373584735857358673587735887358973590735917359273593735947359573596735977359873599736007360173602736037360473605736067360773608736097361073611736127361373614736157361673617736187361973620736217362273623736247362573626736277362873629736307363173632736337363473635736367363773638736397364073641736427364373644736457364673647736487364973650736517365273653736547365573656736577365873659736607366173662736637366473665736667366773668736697367073671736727367373674736757367673677736787367973680736817368273683736847368573686736877368873689736907369173692736937369473695736967369773698736997370073701737027370373704737057370673707737087370973710737117371273713737147371573716737177371873719737207372173722737237372473725737267372773728737297373073731737327373373734737357373673737737387373973740737417374273743737447374573746737477374873749737507375173752737537375473755737567375773758737597376073761737627376373764737657376673767737687376973770737717377273773737747377573776737777377873779737807378173782737837378473785737867378773788737897379073791737927379373794737957379673797737987379973800738017380273803738047380573806738077380873809738107381173812738137381473815738167381773818738197382073821738227382373824738257382673827738287382973830738317383273833738347383573836738377383873839738407384173842738437384473845738467384773848738497385073851738527385373854738557385673857738587385973860738617386273863738647386573866738677386873869738707387173872738737387473875738767387773878738797388073881738827388373884738857388673887738887388973890738917389273893738947389573896738977389873899739007390173902739037390473905739067390773908739097391073911739127391373914739157391673917739187391973920739217392273923739247392573926739277392873929739307393173932739337393473935739367393773938739397394073941739427394373944739457394673947739487394973950739517395273953739547395573956739577395873959739607396173962739637396473965739667396773968739697397073971739727397373974739757397673977739787397973980739817398273983739847398573986739877398873989739907399173992739937399473995739967399773998739997400074001740027400374004740057400674007740087400974010740117401274013740147401574016740177401874019740207402174022740237402474025740267402774028740297403074031740327403374034740357403674037740387403974040740417404274043740447404574046740477404874049740507405174052740537405474055740567405774058740597406074061740627406374064740657406674067740687406974070740717407274073740747407574076740777407874079740807408174082740837408474085740867408774088740897409074091740927409374094740957409674097740987409974100741017410274103741047410574106741077410874109741107411174112741137411474115741167411774118741197412074121741227412374124741257412674127741287412974130741317413274133741347413574136741377413874139741407414174142741437414474145741467414774148741497415074151741527415374154741557415674157741587415974160741617416274163741647416574166741677416874169741707417174172741737417474175741767417774178741797418074181741827418374184741857418674187741887418974190741917419274193741947419574196741977419874199742007420174202742037420474205742067420774208742097421074211742127421374214742157421674217742187421974220742217422274223742247422574226742277422874229742307423174232742337423474235742367423774238742397424074241742427424374244742457424674247742487424974250742517425274253742547425574256742577425874259742607426174262742637426474265742667426774268742697427074271742727427374274742757427674277742787427974280742817428274283742847428574286742877428874289742907429174292742937429474295742967429774298742997430074301743027430374304743057430674307743087430974310743117431274313743147431574316743177431874319743207432174322743237432474325743267432774328743297433074331743327433374334743357433674337743387433974340743417434274343743447434574346743477434874349743507435174352743537435474355743567435774358743597436074361743627436374364743657436674367743687436974370743717437274373743747437574376743777437874379743807438174382743837438474385743867438774388743897439074391743927439374394743957439674397743987439974400744017440274403744047440574406744077440874409744107441174412744137441474415744167441774418744197442074421744227442374424744257442674427744287442974430744317443274433744347443574436744377443874439744407444174442744437444474445744467444774448744497445074451744527445374454744557445674457744587445974460744617446274463744647446574466744677446874469744707447174472744737447474475744767447774478744797448074481744827448374484744857448674487744887448974490744917449274493744947449574496744977449874499745007450174502745037450474505745067450774508745097451074511745127451374514745157451674517745187451974520745217452274523745247452574526745277452874529745307453174532745337453474535745367453774538745397454074541745427454374544745457454674547745487454974550745517455274553745547455574556745577455874559745607456174562745637456474565745667456774568745697457074571745727457374574745757457674577745787457974580745817458274583745847458574586745877458874589745907459174592745937459474595745967459774598745997460074601746027460374604746057460674607746087460974610746117461274613746147461574616746177461874619746207462174622746237462474625746267462774628746297463074631746327463374634746357463674637746387463974640746417464274643746447464574646746477464874649746507465174652746537465474655746567465774658746597466074661746627466374664746657466674667746687466974670746717467274673746747467574676746777467874679746807468174682746837468474685746867468774688746897469074691746927469374694746957469674697746987469974700747017470274703747047470574706747077470874709747107471174712747137471474715747167471774718747197472074721747227472374724747257472674727747287472974730747317473274733747347473574736747377473874739747407474174742747437474474745747467474774748747497475074751747527475374754747557475674757747587475974760747617476274763747647476574766747677476874769747707477174772747737477474775747767477774778747797478074781747827478374784747857478674787747887478974790747917479274793747947479574796747977479874799748007480174802748037480474805748067480774808748097481074811748127481374814748157481674817748187481974820748217482274823748247482574826748277482874829748307483174832748337483474835748367483774838748397484074841748427484374844748457484674847748487484974850748517485274853748547485574856748577485874859748607486174862748637486474865748667486774868748697487074871748727487374874748757487674877748787487974880748817488274883748847488574886748877488874889748907489174892748937489474895748967489774898748997490074901749027490374904749057490674907749087490974910749117491274913749147491574916749177491874919749207492174922749237492474925749267492774928749297493074931749327493374934749357493674937749387493974940749417494274943749447494574946749477494874949749507495174952749537495474955749567495774958749597496074961749627496374964749657496674967749687496974970749717497274973749747497574976749777497874979749807498174982749837498474985749867498774988749897499074991749927499374994749957499674997749987499975000750017500275003750047500575006750077500875009750107501175012750137501475015750167501775018750197502075021750227502375024750257502675027750287502975030750317503275033750347503575036750377503875039750407504175042750437504475045750467504775048750497505075051750527505375054750557505675057750587505975060750617506275063750647506575066750677506875069750707507175072750737507475075750767507775078750797508075081750827508375084750857508675087750887508975090750917509275093750947509575096750977509875099751007510175102751037510475105751067510775108751097511075111751127511375114751157511675117751187511975120751217512275123751247512575126751277512875129751307513175132751337513475135751367513775138751397514075141751427514375144751457514675147751487514975150751517515275153751547515575156751577515875159751607516175162751637516475165751667516775168751697517075171751727517375174751757517675177751787517975180751817518275183751847518575186751877518875189751907519175192751937519475195751967519775198751997520075201752027520375204752057520675207752087520975210752117521275213752147521575216752177521875219752207522175222752237522475225752267522775228752297523075231752327523375234752357523675237752387523975240752417524275243752447524575246752477524875249752507525175252752537525475255752567525775258752597526075261752627526375264752657526675267752687526975270752717527275273752747527575276752777527875279752807528175282752837528475285752867528775288752897529075291752927529375294752957529675297752987529975300753017530275303753047530575306753077530875309753107531175312753137531475315753167531775318753197532075321753227532375324753257532675327753287532975330753317533275333753347533575336753377533875339753407534175342753437534475345753467534775348753497535075351753527535375354753557535675357753587535975360753617536275363753647536575366753677536875369753707537175372753737537475375753767537775378753797538075381753827538375384753857538675387753887538975390753917539275393753947539575396753977539875399754007540175402754037540475405754067540775408754097541075411754127541375414754157541675417754187541975420754217542275423754247542575426754277542875429754307543175432754337543475435754367543775438754397544075441754427544375444754457544675447754487544975450754517545275453754547545575456754577545875459754607546175462754637546475465754667546775468754697547075471754727547375474754757547675477754787547975480754817548275483754847548575486754877548875489754907549175492754937549475495754967549775498754997550075501755027550375504755057550675507755087550975510755117551275513755147551575516755177551875519755207552175522755237552475525755267552775528755297553075531755327553375534755357553675537755387553975540755417554275543755447554575546755477554875549755507555175552755537555475555755567555775558755597556075561755627556375564755657556675567755687556975570755717557275573755747557575576755777557875579755807558175582755837558475585755867558775588755897559075591755927559375594755957559675597755987559975600756017560275603756047560575606756077560875609756107561175612756137561475615756167561775618756197562075621756227562375624756257562675627756287562975630756317563275633756347563575636756377563875639756407564175642756437564475645756467564775648756497565075651756527565375654756557565675657756587565975660756617566275663756647566575666756677566875669756707567175672756737567475675756767567775678756797568075681756827568375684756857568675687756887568975690756917569275693756947569575696756977569875699757007570175702757037570475705757067570775708757097571075711757127571375714757157571675717757187571975720757217572275723757247572575726757277572875729757307573175732757337573475735757367573775738757397574075741757427574375744757457574675747757487574975750757517575275753757547575575756757577575875759757607576175762757637576475765757667576775768757697577075771757727577375774757757577675777757787577975780757817578275783757847578575786757877578875789757907579175792757937579475795757967579775798757997580075801758027580375804758057580675807758087580975810758117581275813758147581575816758177581875819758207582175822758237582475825758267582775828758297583075831758327583375834758357583675837758387583975840758417584275843758447584575846758477584875849758507585175852758537585475855758567585775858758597586075861758627586375864758657586675867758687586975870758717587275873758747587575876758777587875879758807588175882758837588475885758867588775888758897589075891758927589375894758957589675897758987589975900759017590275903759047590575906759077590875909759107591175912759137591475915759167591775918759197592075921759227592375924759257592675927759287592975930759317593275933759347593575936759377593875939759407594175942759437594475945759467594775948759497595075951759527595375954759557595675957759587595975960759617596275963759647596575966759677596875969759707597175972759737597475975759767597775978759797598075981759827598375984759857598675987759887598975990759917599275993759947599575996759977599875999760007600176002760037600476005760067600776008760097601076011760127601376014760157601676017760187601976020760217602276023760247602576026760277602876029760307603176032760337603476035760367603776038760397604076041760427604376044760457604676047760487604976050760517605276053760547605576056760577605876059760607606176062760637606476065760667606776068760697607076071760727607376074760757607676077760787607976080760817608276083760847608576086760877608876089760907609176092760937609476095760967609776098760997610076101761027610376104761057610676107761087610976110761117611276113761147611576116761177611876119761207612176122761237612476125761267612776128761297613076131761327613376134761357613676137761387613976140761417614276143761447614576146761477614876149761507615176152761537615476155761567615776158761597616076161761627616376164761657616676167761687616976170761717617276173761747617576176761777617876179761807618176182761837618476185761867618776188761897619076191761927619376194761957619676197761987619976200762017620276203762047620576206762077620876209762107621176212762137621476215762167621776218762197622076221762227622376224762257622676227762287622976230762317623276233762347623576236762377623876239762407624176242762437624476245762467624776248762497625076251762527625376254762557625676257762587625976260762617626276263762647626576266762677626876269762707627176272762737627476275762767627776278762797628076281762827628376284762857628676287762887628976290762917629276293762947629576296762977629876299763007630176302763037630476305763067630776308763097631076311763127631376314763157631676317763187631976320763217632276323763247632576326763277632876329763307633176332763337633476335763367633776338763397634076341763427634376344763457634676347763487634976350763517635276353763547635576356763577635876359763607636176362763637636476365763667636776368763697637076371763727637376374763757637676377763787637976380763817638276383763847638576386763877638876389763907639176392763937639476395763967639776398763997640076401764027640376404764057640676407764087640976410764117641276413764147641576416764177641876419764207642176422764237642476425764267642776428764297643076431764327643376434764357643676437764387643976440764417644276443764447644576446764477644876449764507645176452764537645476455764567645776458764597646076461764627646376464764657646676467764687646976470764717647276473764747647576476764777647876479764807648176482764837648476485764867648776488764897649076491764927649376494764957649676497764987649976500765017650276503765047650576506765077650876509765107651176512765137651476515765167651776518765197652076521765227652376524765257652676527765287652976530765317653276533765347653576536765377653876539765407654176542765437654476545765467654776548765497655076551765527655376554765557655676557765587655976560765617656276563765647656576566765677656876569765707657176572765737657476575765767657776578765797658076581765827658376584765857658676587765887658976590765917659276593765947659576596765977659876599766007660176602766037660476605766067660776608766097661076611766127661376614766157661676617766187661976620766217662276623766247662576626766277662876629766307663176632766337663476635766367663776638766397664076641766427664376644766457664676647766487664976650766517665276653766547665576656766577665876659766607666176662766637666476665766667666776668766697667076671766727667376674766757667676677766787667976680766817668276683766847668576686766877668876689766907669176692766937669476695766967669776698766997670076701767027670376704767057670676707767087670976710767117671276713767147671576716767177671876719767207672176722767237672476725767267672776728767297673076731767327673376734767357673676737767387673976740767417674276743767447674576746767477674876749767507675176752767537675476755767567675776758767597676076761767627676376764767657676676767767687676976770767717677276773767747677576776767777677876779767807678176782767837678476785767867678776788767897679076791767927679376794767957679676797767987679976800768017680276803768047680576806768077680876809768107681176812768137681476815768167681776818768197682076821768227682376824768257682676827768287682976830768317683276833768347683576836768377683876839768407684176842768437684476845768467684776848768497685076851768527685376854768557685676857768587685976860768617686276863768647686576866768677686876869768707687176872768737687476875768767687776878768797688076881768827688376884768857688676887768887688976890768917689276893768947689576896768977689876899769007690176902769037690476905769067690776908769097691076911769127691376914769157691676917769187691976920769217692276923769247692576926769277692876929769307693176932769337693476935769367693776938769397694076941769427694376944769457694676947769487694976950769517695276953769547695576956769577695876959769607696176962769637696476965769667696776968769697697076971769727697376974769757697676977769787697976980769817698276983769847698576986769877698876989769907699176992769937699476995769967699776998769997700077001770027700377004770057700677007770087700977010770117701277013770147701577016770177701877019770207702177022770237702477025770267702777028770297703077031770327703377034770357703677037770387703977040770417704277043770447704577046770477704877049770507705177052770537705477055770567705777058770597706077061770627706377064770657706677067770687706977070770717707277073770747707577076770777707877079770807708177082770837708477085770867708777088770897709077091770927709377094770957709677097770987709977100771017710277103771047710577106771077710877109771107711177112771137711477115771167711777118771197712077121771227712377124771257712677127771287712977130771317713277133771347713577136771377713877139771407714177142771437714477145771467714777148771497715077151771527715377154771557715677157771587715977160771617716277163771647716577166771677716877169771707717177172771737717477175771767717777178771797718077181771827718377184771857718677187771887718977190771917719277193771947719577196771977719877199772007720177202772037720477205772067720777208772097721077211772127721377214772157721677217772187721977220772217722277223772247722577226772277722877229772307723177232772337723477235772367723777238772397724077241772427724377244772457724677247772487724977250772517725277253772547725577256772577725877259772607726177262772637726477265772667726777268772697727077271772727727377274772757727677277772787727977280772817728277283772847728577286772877728877289772907729177292772937729477295772967729777298772997730077301773027730377304773057730677307773087730977310773117731277313773147731577316773177731877319773207732177322773237732477325773267732777328773297733077331773327733377334773357733677337773387733977340773417734277343773447734577346773477734877349773507735177352773537735477355773567735777358773597736077361773627736377364773657736677367773687736977370773717737277373773747737577376773777737877379773807738177382773837738477385773867738777388773897739077391773927739377394773957739677397773987739977400774017740277403774047740577406774077740877409774107741177412774137741477415774167741777418774197742077421774227742377424774257742677427774287742977430774317743277433774347743577436774377743877439774407744177442774437744477445774467744777448774497745077451774527745377454774557745677457774587745977460774617746277463774647746577466774677746877469774707747177472774737747477475774767747777478774797748077481774827748377484774857748677487774887748977490774917749277493774947749577496774977749877499775007750177502775037750477505775067750777508775097751077511775127751377514775157751677517775187751977520775217752277523775247752577526775277752877529775307753177532775337753477535775367753777538775397754077541775427754377544775457754677547775487754977550775517755277553775547755577556775577755877559775607756177562775637756477565775667756777568775697757077571775727757377574775757757677577775787757977580775817758277583775847758577586775877758877589775907759177592775937759477595775967759777598775997760077601776027760377604776057760677607776087760977610776117761277613776147761577616776177761877619776207762177622776237762477625776267762777628776297763077631776327763377634776357763677637776387763977640776417764277643776447764577646776477764877649776507765177652776537765477655776567765777658776597766077661776627766377664776657766677667776687766977670776717767277673776747767577676776777767877679776807768177682776837768477685776867768777688776897769077691776927769377694776957769677697776987769977700777017770277703777047770577706777077770877709777107771177712777137771477715777167771777718777197772077721777227772377724777257772677727777287772977730777317773277733777347773577736777377773877739777407774177742777437774477745777467774777748777497775077751777527775377754777557775677757777587775977760777617776277763777647776577766777677776877769777707777177772777737777477775777767777777778777797778077781777827778377784777857778677787777887778977790777917779277793777947779577796777977779877799778007780177802778037780477805778067780777808778097781077811778127781377814778157781677817778187781977820778217782277823778247782577826778277782877829778307783177832778337783477835778367783777838778397784077841778427784377844778457784677847778487784977850778517785277853778547785577856778577785877859778607786177862778637786477865778667786777868778697787077871778727787377874778757787677877778787787977880778817788277883778847788577886778877788877889778907789177892778937789477895778967789777898778997790077901779027790377904779057790677907779087790977910779117791277913779147791577916779177791877919779207792177922779237792477925779267792777928779297793077931779327793377934779357793677937779387793977940779417794277943779447794577946779477794877949779507795177952779537795477955779567795777958779597796077961779627796377964779657796677967779687796977970779717797277973779747797577976779777797877979779807798177982779837798477985779867798777988779897799077991779927799377994779957799677997779987799978000780017800278003780047800578006780077800878009780107801178012780137801478015780167801778018780197802078021780227802378024780257802678027780287802978030780317803278033780347803578036780377803878039780407804178042780437804478045780467804778048780497805078051780527805378054780557805678057780587805978060780617806278063780647806578066780677806878069780707807178072780737807478075780767807778078780797808078081780827808378084780857808678087780887808978090780917809278093780947809578096780977809878099781007810178102781037810478105781067810778108781097811078111781127811378114781157811678117781187811978120781217812278123781247812578126781277812878129781307813178132781337813478135781367813778138781397814078141781427814378144781457814678147781487814978150781517815278153781547815578156781577815878159781607816178162781637816478165781667816778168781697817078171781727817378174781757817678177781787817978180781817818278183781847818578186781877818878189781907819178192781937819478195781967819778198781997820078201782027820378204782057820678207782087820978210782117821278213782147821578216782177821878219782207822178222782237822478225782267822778228782297823078231782327823378234782357823678237782387823978240782417824278243782447824578246782477824878249782507825178252782537825478255782567825778258782597826078261782627826378264782657826678267782687826978270782717827278273782747827578276782777827878279782807828178282782837828478285782867828778288782897829078291782927829378294782957829678297782987829978300783017830278303783047830578306783077830878309783107831178312783137831478315783167831778318783197832078321783227832378324783257832678327783287832978330783317833278333783347833578336783377833878339783407834178342783437834478345783467834778348783497835078351783527835378354783557835678357783587835978360783617836278363783647836578366783677836878369783707837178372783737837478375783767837778378783797838078381783827838378384783857838678387783887838978390783917839278393783947839578396783977839878399784007840178402784037840478405784067840778408784097841078411784127841378414784157841678417784187841978420784217842278423784247842578426784277842878429784307843178432784337843478435784367843778438784397844078441784427844378444784457844678447784487844978450784517845278453784547845578456784577845878459784607846178462784637846478465784667846778468784697847078471784727847378474784757847678477784787847978480784817848278483784847848578486784877848878489784907849178492784937849478495784967849778498784997850078501785027850378504785057850678507785087850978510785117851278513785147851578516785177851878519785207852178522785237852478525785267852778528785297853078531785327853378534785357853678537785387853978540785417854278543785447854578546785477854878549785507855178552785537855478555785567855778558785597856078561785627856378564785657856678567785687856978570785717857278573785747857578576785777857878579785807858178582785837858478585785867858778588785897859078591785927859378594785957859678597785987859978600786017860278603786047860578606786077860878609786107861178612786137861478615786167861778618786197862078621786227862378624786257862678627786287862978630786317863278633786347863578636786377863878639786407864178642786437864478645786467864778648786497865078651786527865378654786557865678657786587865978660786617866278663786647866578666786677866878669786707867178672786737867478675786767867778678786797868078681786827868378684786857868678687786887868978690786917869278693786947869578696786977869878699787007870178702787037870478705787067870778708787097871078711787127871378714787157871678717787187871978720787217872278723787247872578726787277872878729787307873178732787337873478735787367873778738787397874078741787427874378744787457874678747787487874978750787517875278753787547875578756787577875878759787607876178762787637876478765787667876778768787697877078771787727877378774787757877678777787787877978780787817878278783787847878578786787877878878789787907879178792787937879478795787967879778798787997880078801788027880378804788057880678807788087880978810788117881278813788147881578816788177881878819788207882178822788237882478825788267882778828788297883078831788327883378834788357883678837788387883978840788417884278843788447884578846788477884878849788507885178852788537885478855788567885778858788597886078861788627886378864788657886678867788687886978870788717887278873788747887578876788777887878879788807888178882788837888478885788867888778888788897889078891788927889378894788957889678897788987889978900789017890278903789047890578906789077890878909789107891178912789137891478915789167891778918789197892078921789227892378924789257892678927789287892978930789317893278933789347893578936789377893878939789407894178942789437894478945789467894778948789497895078951789527895378954789557895678957789587895978960789617896278963789647896578966789677896878969789707897178972789737897478975789767897778978789797898078981789827898378984789857898678987789887898978990789917899278993789947899578996789977899878999790007900179002790037900479005790067900779008790097901079011790127901379014790157901679017790187901979020790217902279023790247902579026790277902879029790307903179032790337903479035790367903779038790397904079041790427904379044790457904679047790487904979050790517905279053790547905579056790577905879059790607906179062790637906479065790667906779068790697907079071790727907379074790757907679077790787907979080790817908279083790847908579086790877908879089790907909179092790937909479095790967909779098790997910079101791027910379104791057910679107791087910979110791117911279113791147911579116791177911879119791207912179122791237912479125791267912779128791297913079131791327913379134791357913679137791387913979140791417914279143791447914579146791477914879149791507915179152791537915479155791567915779158791597916079161791627916379164791657916679167791687916979170791717917279173791747917579176791777917879179791807918179182791837918479185791867918779188791897919079191791927919379194791957919679197791987919979200792017920279203792047920579206792077920879209792107921179212792137921479215792167921779218792197922079221792227922379224792257922679227792287922979230792317923279233792347923579236792377923879239792407924179242792437924479245792467924779248792497925079251792527925379254792557925679257792587925979260792617926279263792647926579266792677926879269792707927179272792737927479275792767927779278792797928079281792827928379284792857928679287792887928979290792917929279293792947929579296792977929879299793007930179302793037930479305793067930779308793097931079311793127931379314793157931679317793187931979320793217932279323793247932579326793277932879329793307933179332793337933479335793367933779338793397934079341793427934379344793457934679347793487934979350793517935279353793547935579356793577935879359793607936179362793637936479365793667936779368793697937079371793727937379374793757937679377793787937979380793817938279383793847938579386793877938879389793907939179392793937939479395793967939779398793997940079401794027940379404794057940679407794087940979410794117941279413794147941579416794177941879419794207942179422794237942479425794267942779428794297943079431794327943379434794357943679437794387943979440794417944279443794447944579446794477944879449794507945179452794537945479455794567945779458794597946079461794627946379464794657946679467794687946979470794717947279473794747947579476794777947879479794807948179482794837948479485794867948779488794897949079491794927949379494794957949679497794987949979500795017950279503795047950579506795077950879509795107951179512795137951479515795167951779518795197952079521795227952379524795257952679527795287952979530795317953279533795347953579536795377953879539795407954179542795437954479545795467954779548795497955079551795527955379554795557955679557795587955979560795617956279563795647956579566795677956879569795707957179572795737957479575795767957779578795797958079581795827958379584795857958679587795887958979590795917959279593795947959579596795977959879599796007960179602796037960479605796067960779608796097961079611796127961379614796157961679617796187961979620796217962279623796247962579626796277962879629796307963179632796337963479635796367963779638796397964079641796427964379644796457964679647796487964979650796517965279653796547965579656796577965879659796607966179662796637966479665796667966779668796697967079671796727967379674796757967679677796787967979680796817968279683796847968579686796877968879689796907969179692796937969479695796967969779698796997970079701797027970379704797057970679707797087970979710797117971279713797147971579716797177971879719797207972179722797237972479725797267972779728797297973079731797327973379734797357973679737797387973979740797417974279743797447974579746797477974879749797507975179752797537975479755797567975779758797597976079761797627976379764797657976679767797687976979770797717977279773797747977579776797777977879779797807978179782797837978479785797867978779788797897979079791797927979379794797957979679797797987979979800798017980279803798047980579806798077980879809798107981179812798137981479815798167981779818798197982079821798227982379824798257982679827798287982979830798317983279833798347983579836798377983879839798407984179842798437984479845798467984779848798497985079851798527985379854798557985679857798587985979860798617986279863798647986579866798677986879869798707987179872798737987479875798767987779878798797988079881798827988379884798857988679887798887988979890798917989279893798947989579896798977989879899799007990179902799037990479905799067990779908799097991079911799127991379914799157991679917799187991979920799217992279923799247992579926799277992879929799307993179932799337993479935799367993779938799397994079941799427994379944799457994679947799487994979950799517995279953799547995579956799577995879959799607996179962799637996479965799667996779968799697997079971799727997379974799757997679977799787997979980799817998279983799847998579986799877998879989799907999179992799937999479995799967999779998799998000080001800028000380004800058000680007800088000980010800118001280013800148001580016800178001880019800208002180022800238002480025800268002780028800298003080031800328003380034800358003680037800388003980040800418004280043800448004580046800478004880049800508005180052800538005480055800568005780058800598006080061800628006380064800658006680067800688006980070800718007280073800748007580076800778007880079800808008180082800838008480085800868008780088800898009080091800928009380094800958009680097800988009980100801018010280103801048010580106801078010880109801108011180112801138011480115801168011780118801198012080121801228012380124801258012680127801288012980130801318013280133801348013580136801378013880139801408014180142801438014480145801468014780148801498015080151801528015380154801558015680157801588015980160801618016280163801648016580166801678016880169801708017180172801738017480175801768017780178801798018080181801828018380184801858018680187801888018980190801918019280193801948019580196801978019880199802008020180202802038020480205802068020780208802098021080211802128021380214802158021680217802188021980220802218022280223802248022580226802278022880229802308023180232802338023480235802368023780238802398024080241802428024380244802458024680247802488024980250802518025280253802548025580256802578025880259802608026180262802638026480265802668026780268802698027080271802728027380274802758027680277802788027980280802818028280283802848028580286802878028880289802908029180292802938029480295802968029780298802998030080301803028030380304803058030680307803088030980310803118031280313803148031580316803178031880319803208032180322803238032480325803268032780328803298033080331803328033380334803358033680337803388033980340803418034280343803448034580346803478034880349803508035180352803538035480355803568035780358803598036080361803628036380364803658036680367803688036980370803718037280373803748037580376803778037880379803808038180382803838038480385803868038780388803898039080391803928039380394803958039680397803988039980400804018040280403804048040580406804078040880409804108041180412804138041480415804168041780418804198042080421804228042380424804258042680427804288042980430804318043280433804348043580436804378043880439804408044180442804438044480445804468044780448804498045080451804528045380454804558045680457804588045980460804618046280463804648046580466804678046880469804708047180472804738047480475804768047780478804798048080481804828048380484804858048680487804888048980490804918049280493804948049580496804978049880499805008050180502805038050480505805068050780508805098051080511805128051380514805158051680517805188051980520805218052280523805248052580526805278052880529805308053180532805338053480535805368053780538805398054080541805428054380544805458054680547805488054980550805518055280553805548055580556805578055880559805608056180562805638056480565805668056780568805698057080571805728057380574805758057680577805788057980580805818058280583805848058580586805878058880589805908059180592805938059480595805968059780598805998060080601806028060380604806058060680607806088060980610806118061280613806148061580616806178061880619806208062180622806238062480625806268062780628806298063080631806328063380634806358063680637806388063980640806418064280643806448064580646806478064880649806508065180652806538065480655806568065780658806598066080661806628066380664806658066680667806688066980670806718067280673806748067580676806778067880679806808068180682806838068480685806868068780688806898069080691806928069380694806958069680697806988069980700807018070280703807048070580706807078070880709807108071180712807138071480715807168071780718807198072080721807228072380724807258072680727807288072980730807318073280733807348073580736807378073880739807408074180742807438074480745807468074780748807498075080751807528075380754807558075680757807588075980760807618076280763807648076580766807678076880769807708077180772807738077480775807768077780778807798078080781807828078380784807858078680787807888078980790807918079280793807948079580796807978079880799808008080180802808038080480805808068080780808808098081080811808128081380814808158081680817808188081980820808218082280823808248082580826808278082880829808308083180832808338083480835808368083780838808398084080841808428084380844808458084680847808488084980850808518085280853808548085580856808578085880859808608086180862808638086480865808668086780868808698087080871808728087380874808758087680877808788087980880808818088280883808848088580886808878088880889808908089180892808938089480895808968089780898808998090080901809028090380904809058090680907809088090980910809118091280913809148091580916809178091880919809208092180922809238092480925809268092780928809298093080931809328093380934809358093680937809388093980940809418094280943809448094580946809478094880949809508095180952809538095480955809568095780958809598096080961809628096380964809658096680967809688096980970809718097280973809748097580976809778097880979809808098180982809838098480985809868098780988809898099080991809928099380994809958099680997809988099981000810018100281003810048100581006810078100881009810108101181012810138101481015810168101781018810198102081021810228102381024810258102681027810288102981030810318103281033810348103581036810378103881039810408104181042810438104481045810468104781048810498105081051810528105381054810558105681057810588105981060810618106281063810648106581066810678106881069810708107181072810738107481075810768107781078810798108081081810828108381084810858108681087810888108981090810918109281093810948109581096810978109881099811008110181102811038110481105811068110781108811098111081111811128111381114811158111681117811188111981120811218112281123811248112581126811278112881129811308113181132811338113481135811368113781138811398114081141811428114381144811458114681147811488114981150811518115281153811548115581156811578115881159811608116181162811638116481165811668116781168811698117081171811728117381174811758117681177811788117981180811818118281183811848118581186811878118881189811908119181192811938119481195811968119781198811998120081201812028120381204812058120681207812088120981210812118121281213812148121581216812178121881219812208122181222812238122481225812268122781228812298123081231812328123381234812358123681237812388123981240812418124281243812448124581246812478124881249812508125181252812538125481255812568125781258812598126081261812628126381264812658126681267812688126981270812718127281273812748127581276812778127881279812808128181282812838128481285812868128781288812898129081291812928129381294812958129681297812988129981300813018130281303813048130581306813078130881309813108131181312813138131481315813168131781318813198132081321813228132381324813258132681327813288132981330813318133281333813348133581336813378133881339813408134181342813438134481345813468134781348813498135081351813528135381354813558135681357813588135981360813618136281363813648136581366813678136881369813708137181372813738137481375813768137781378813798138081381813828138381384813858138681387813888138981390813918139281393813948139581396813978139881399814008140181402814038140481405814068140781408814098141081411814128141381414814158141681417814188141981420814218142281423814248142581426814278142881429814308143181432814338143481435814368143781438814398144081441814428144381444814458144681447814488144981450814518145281453814548145581456814578145881459814608146181462814638146481465814668146781468814698147081471814728147381474814758147681477814788147981480814818148281483814848148581486814878148881489814908149181492814938149481495814968149781498814998150081501815028150381504815058150681507815088150981510815118151281513815148151581516815178151881519815208152181522815238152481525815268152781528815298153081531815328153381534815358153681537815388153981540815418154281543815448154581546815478154881549815508155181552815538155481555815568155781558815598156081561815628156381564815658156681567815688156981570815718157281573815748157581576815778157881579815808158181582815838158481585815868158781588815898159081591815928159381594815958159681597815988159981600816018160281603816048160581606816078160881609816108161181612816138161481615816168161781618816198162081621816228162381624816258162681627816288162981630816318163281633816348163581636816378163881639816408164181642816438164481645816468164781648816498165081651816528165381654816558165681657816588165981660816618166281663816648166581666816678166881669816708167181672816738167481675816768167781678816798168081681816828168381684816858168681687816888168981690816918169281693816948169581696816978169881699817008170181702817038170481705817068170781708817098171081711817128171381714817158171681717817188171981720817218172281723817248172581726817278172881729817308173181732817338173481735817368173781738817398174081741817428174381744817458174681747817488174981750817518175281753817548175581756817578175881759817608176181762817638176481765817668176781768817698177081771817728177381774817758177681777817788177981780817818178281783817848178581786817878178881789817908179181792817938179481795817968179781798817998180081801818028180381804818058180681807818088180981810818118181281813818148181581816818178181881819818208182181822818238182481825818268182781828818298183081831818328183381834818358183681837818388183981840818418184281843818448184581846818478184881849818508185181852818538185481855818568185781858818598186081861818628186381864818658186681867818688186981870818718187281873818748187581876818778187881879818808188181882818838188481885818868188781888818898189081891818928189381894818958189681897818988189981900819018190281903819048190581906819078190881909819108191181912819138191481915819168191781918819198192081921819228192381924819258192681927819288192981930819318193281933819348193581936819378193881939819408194181942819438194481945819468194781948819498195081951819528195381954819558195681957819588195981960819618196281963819648196581966819678196881969819708197181972819738197481975819768197781978819798198081981819828198381984819858198681987819888198981990819918199281993819948199581996819978199881999820008200182002820038200482005820068200782008820098201082011820128201382014820158201682017820188201982020820218202282023820248202582026820278202882029820308203182032820338203482035820368203782038820398204082041820428204382044820458204682047820488204982050820518205282053820548205582056820578205882059820608206182062820638206482065820668206782068820698207082071820728207382074820758207682077820788207982080820818208282083820848208582086820878208882089820908209182092820938209482095820968209782098820998210082101821028210382104821058210682107821088210982110821118211282113821148211582116821178211882119821208212182122821238212482125821268212782128821298213082131821328213382134821358213682137821388213982140821418214282143821448214582146821478214882149821508215182152821538215482155821568215782158821598216082161821628216382164821658216682167821688216982170821718217282173821748217582176821778217882179821808218182182821838218482185821868218782188821898219082191821928219382194821958219682197821988219982200822018220282203822048220582206822078220882209822108221182212822138221482215822168221782218822198222082221822228222382224822258222682227822288222982230822318223282233822348223582236822378223882239822408224182242822438224482245822468224782248822498225082251822528225382254822558225682257822588225982260822618226282263822648226582266822678226882269822708227182272822738227482275822768227782278822798228082281822828228382284822858228682287822888228982290822918229282293822948229582296822978229882299823008230182302823038230482305823068230782308823098231082311823128231382314823158231682317823188231982320823218232282323823248232582326823278232882329823308233182332823338233482335823368233782338823398234082341823428234382344823458234682347823488234982350823518235282353823548235582356823578235882359823608236182362823638236482365823668236782368823698237082371823728237382374823758237682377823788237982380823818238282383823848238582386823878238882389823908239182392823938239482395823968239782398823998240082401824028240382404824058240682407824088240982410824118241282413824148241582416824178241882419824208242182422824238242482425824268242782428824298243082431824328243382434824358243682437824388243982440824418244282443824448244582446824478244882449824508245182452824538245482455824568245782458824598246082461824628246382464824658246682467824688246982470824718247282473824748247582476824778247882479824808248182482824838248482485824868248782488824898249082491824928249382494824958249682497824988249982500825018250282503825048250582506825078250882509825108251182512825138251482515825168251782518825198252082521825228252382524825258252682527825288252982530825318253282533825348253582536825378253882539825408254182542825438254482545825468254782548825498255082551825528255382554825558255682557825588255982560825618256282563825648256582566825678256882569825708257182572825738257482575825768257782578825798258082581825828258382584825858258682587825888258982590825918259282593825948259582596825978259882599826008260182602826038260482605826068260782608826098261082611826128261382614826158261682617826188261982620826218262282623826248262582626826278262882629826308263182632826338263482635826368263782638826398264082641826428264382644826458264682647826488264982650826518265282653826548265582656826578265882659826608266182662826638266482665826668266782668826698267082671826728267382674826758267682677826788267982680826818268282683826848268582686826878268882689826908269182692826938269482695826968269782698826998270082701827028270382704827058270682707827088270982710827118271282713827148271582716827178271882719827208272182722827238272482725827268272782728827298273082731827328273382734827358273682737827388273982740827418274282743827448274582746827478274882749827508275182752827538275482755827568275782758827598276082761827628276382764827658276682767827688276982770827718277282773827748277582776827778277882779827808278182782827838278482785827868278782788827898279082791827928279382794827958279682797827988279982800828018280282803828048280582806828078280882809828108281182812828138281482815828168281782818828198282082821828228282382824828258282682827828288282982830828318283282833828348283582836828378283882839828408284182842828438284482845828468284782848828498285082851828528285382854828558285682857828588285982860828618286282863828648286582866828678286882869828708287182872828738287482875828768287782878828798288082881828828288382884828858288682887828888288982890828918289282893828948289582896828978289882899829008290182902829038290482905829068290782908829098291082911829128291382914829158291682917829188291982920829218292282923829248292582926829278292882929829308293182932829338293482935829368293782938829398294082941829428294382944829458294682947829488294982950829518295282953829548295582956829578295882959829608296182962829638296482965829668296782968829698297082971829728297382974829758297682977829788297982980829818298282983829848298582986829878298882989829908299182992829938299482995829968299782998829998300083001830028300383004830058300683007830088300983010830118301283013830148301583016830178301883019830208302183022830238302483025830268302783028830298303083031830328303383034830358303683037830388303983040830418304283043830448304583046830478304883049830508305183052830538305483055830568305783058830598306083061830628306383064830658306683067830688306983070830718307283073830748307583076830778307883079830808308183082830838308483085830868308783088830898309083091830928309383094830958309683097830988309983100831018310283103831048310583106831078310883109831108311183112831138311483115831168311783118831198312083121831228312383124831258312683127831288312983130831318313283133831348313583136831378313883139831408314183142831438314483145831468314783148831498315083151831528315383154831558315683157831588315983160831618316283163831648316583166831678316883169831708317183172831738317483175831768317783178831798318083181831828318383184831858318683187831888318983190831918319283193831948319583196831978319883199832008320183202832038320483205832068320783208832098321083211832128321383214832158321683217832188321983220832218322283223832248322583226832278322883229832308323183232832338323483235832368323783238832398324083241832428324383244832458324683247832488324983250832518325283253832548325583256832578325883259832608326183262832638326483265832668326783268832698327083271832728327383274832758327683277832788327983280832818328283283832848328583286832878328883289832908329183292832938329483295832968329783298832998330083301833028330383304833058330683307833088330983310833118331283313833148331583316833178331883319833208332183322833238332483325833268332783328833298333083331833328333383334833358333683337833388333983340833418334283343833448334583346833478334883349833508335183352833538335483355833568335783358833598336083361833628336383364833658336683367833688336983370833718337283373833748337583376833778337883379833808338183382833838338483385833868338783388833898339083391833928339383394833958339683397833988339983400834018340283403834048340583406834078340883409834108341183412834138341483415834168341783418834198342083421834228342383424834258342683427834288342983430834318343283433834348343583436834378343883439834408344183442834438344483445834468344783448834498345083451834528345383454834558345683457834588345983460834618346283463834648346583466834678346883469834708347183472834738347483475834768347783478834798348083481834828348383484834858348683487834888348983490834918349283493834948349583496834978349883499835008350183502835038350483505835068350783508835098351083511835128351383514835158351683517835188351983520835218352283523835248352583526835278352883529835308353183532835338353483535835368353783538835398354083541835428354383544835458354683547835488354983550835518355283553835548355583556835578355883559835608356183562835638356483565835668356783568835698357083571835728357383574835758357683577835788357983580835818358283583835848358583586835878358883589835908359183592835938359483595835968359783598835998360083601836028360383604836058360683607836088360983610836118361283613836148361583616836178361883619836208362183622836238362483625836268362783628836298363083631836328363383634836358363683637836388363983640836418364283643836448364583646836478364883649836508365183652836538365483655836568365783658836598366083661836628366383664836658366683667836688366983670836718367283673836748367583676836778367883679836808368183682836838368483685836868368783688836898369083691836928369383694836958369683697836988369983700837018370283703837048370583706837078370883709837108371183712837138371483715837168371783718837198372083721837228372383724837258372683727837288372983730837318373283733837348373583736837378373883739837408374183742837438374483745837468374783748837498375083751837528375383754837558375683757837588375983760837618376283763837648376583766837678376883769837708377183772837738377483775837768377783778837798378083781837828378383784837858378683787837888378983790837918379283793837948379583796837978379883799838008380183802838038380483805838068380783808838098381083811838128381383814838158381683817838188381983820838218382283823838248382583826838278382883829838308383183832838338383483835838368383783838838398384083841838428384383844838458384683847838488384983850838518385283853838548385583856838578385883859838608386183862838638386483865838668386783868838698387083871838728387383874838758387683877838788387983880838818388283883838848388583886838878388883889838908389183892838938389483895838968389783898838998390083901839028390383904839058390683907839088390983910839118391283913839148391583916839178391883919839208392183922839238392483925839268392783928839298393083931839328393383934839358393683937839388393983940839418394283943839448394583946839478394883949839508395183952839538395483955839568395783958839598396083961839628396383964839658396683967839688396983970839718397283973839748397583976839778397883979839808398183982839838398483985839868398783988839898399083991839928399383994839958399683997839988399984000840018400284003840048400584006840078400884009840108401184012840138401484015840168401784018840198402084021840228402384024840258402684027840288402984030840318403284033840348403584036840378403884039840408404184042840438404484045840468404784048840498405084051840528405384054840558405684057840588405984060840618406284063840648406584066840678406884069840708407184072840738407484075840768407784078840798408084081840828408384084840858408684087840888408984090840918409284093840948409584096840978409884099841008410184102841038410484105841068410784108841098411084111841128411384114841158411684117841188411984120841218412284123841248412584126841278412884129841308413184132841338413484135841368413784138841398414084141841428414384144841458414684147841488414984150841518415284153841548415584156841578415884159841608416184162841638416484165841668416784168841698417084171841728417384174841758417684177841788417984180841818418284183841848418584186841878418884189841908419184192841938419484195841968419784198841998420084201842028420384204842058420684207842088420984210842118421284213842148421584216842178421884219842208422184222842238422484225842268422784228842298423084231842328423384234842358423684237842388423984240842418424284243842448424584246842478424884249842508425184252842538425484255842568425784258842598426084261842628426384264842658426684267842688426984270842718427284273842748427584276842778427884279842808428184282842838428484285842868428784288842898429084291842928429384294842958429684297842988429984300843018430284303843048430584306843078430884309843108431184312843138431484315843168431784318843198432084321843228432384324843258432684327843288432984330843318433284333843348433584336843378433884339843408434184342843438434484345843468434784348843498435084351843528435384354843558435684357843588435984360843618436284363843648436584366843678436884369843708437184372843738437484375843768437784378843798438084381843828438384384843858438684387843888438984390843918439284393843948439584396843978439884399844008440184402844038440484405844068440784408844098441084411844128441384414844158441684417844188441984420844218442284423844248442584426844278442884429844308443184432844338443484435844368443784438844398444084441844428444384444844458444684447844488444984450844518445284453844548445584456844578445884459844608446184462844638446484465844668446784468844698447084471844728447384474844758447684477844788447984480844818448284483844848448584486844878448884489844908449184492844938449484495844968449784498844998450084501845028450384504845058450684507845088450984510845118451284513845148451584516845178451884519845208452184522845238452484525845268452784528845298453084531845328453384534845358453684537845388453984540845418454284543845448454584546845478454884549845508455184552845538455484555845568455784558845598456084561845628456384564845658456684567845688456984570845718457284573845748457584576845778457884579845808458184582845838458484585845868458784588845898459084591845928459384594845958459684597845988459984600846018460284603846048460584606846078460884609846108461184612846138461484615846168461784618846198462084621846228462384624846258462684627846288462984630846318463284633846348463584636846378463884639846408464184642846438464484645846468464784648846498465084651846528465384654846558465684657846588465984660846618466284663846648466584666846678466884669846708467184672846738467484675846768467784678846798468084681846828468384684846858468684687846888468984690846918469284693846948469584696846978469884699847008470184702847038470484705847068470784708847098471084711847128471384714847158471684717847188471984720847218472284723847248472584726847278472884729847308473184732847338473484735847368473784738847398474084741847428474384744847458474684747847488474984750847518475284753847548475584756847578475884759847608476184762847638476484765847668476784768847698477084771847728477384774847758477684777847788477984780847818478284783847848478584786847878478884789847908479184792847938479484795847968479784798847998480084801848028480384804848058480684807848088480984810848118481284813848148481584816848178481884819848208482184822848238482484825848268482784828848298483084831848328483384834848358483684837848388483984840848418484284843848448484584846848478484884849848508485184852848538485484855848568485784858848598486084861848628486384864848658486684867848688486984870848718487284873848748487584876848778487884879848808488184882848838488484885848868488784888848898489084891848928489384894848958489684897848988489984900849018490284903849048490584906849078490884909849108491184912849138491484915849168491784918849198492084921849228492384924849258492684927849288492984930849318493284933849348493584936849378493884939849408494184942849438494484945849468494784948849498495084951849528495384954849558495684957849588495984960849618496284963849648496584966849678496884969849708497184972849738497484975849768497784978849798498084981849828498384984849858498684987849888498984990849918499284993849948499584996849978499884999850008500185002850038500485005850068500785008850098501085011850128501385014850158501685017850188501985020850218502285023850248502585026850278502885029850308503185032850338503485035850368503785038850398504085041850428504385044850458504685047850488504985050850518505285053850548505585056850578505885059850608506185062850638506485065850668506785068850698507085071850728507385074850758507685077850788507985080850818508285083850848508585086850878508885089850908509185092850938509485095850968509785098850998510085101851028510385104851058510685107851088510985110851118511285113851148511585116851178511885119851208512185122851238512485125851268512785128851298513085131851328513385134851358513685137851388513985140851418514285143851448514585146851478514885149851508515185152851538515485155851568515785158851598516085161851628516385164851658516685167851688516985170851718517285173851748517585176851778517885179851808518185182851838518485185851868518785188851898519085191851928519385194851958519685197851988519985200852018520285203852048520585206852078520885209852108521185212852138521485215852168521785218852198522085221852228522385224852258522685227852288522985230852318523285233852348523585236852378523885239852408524185242852438524485245852468524785248852498525085251852528525385254852558525685257852588525985260852618526285263852648526585266852678526885269852708527185272852738527485275852768527785278852798528085281852828528385284852858528685287852888528985290852918529285293852948529585296852978529885299853008530185302853038530485305853068530785308853098531085311853128531385314853158531685317853188531985320853218532285323853248532585326853278532885329853308533185332853338533485335853368533785338853398534085341853428534385344853458534685347853488534985350853518535285353853548535585356853578535885359853608536185362853638536485365853668536785368853698537085371853728537385374853758537685377853788537985380853818538285383853848538585386853878538885389853908539185392853938539485395853968539785398853998540085401854028540385404854058540685407854088540985410854118541285413854148541585416854178541885419854208542185422854238542485425854268542785428854298543085431854328543385434854358543685437854388543985440854418544285443854448544585446854478544885449854508545185452854538545485455854568545785458854598546085461854628546385464854658546685467854688546985470854718547285473854748547585476854778547885479854808548185482854838548485485854868548785488854898549085491854928549385494854958549685497854988549985500855018550285503855048550585506855078550885509855108551185512855138551485515855168551785518855198552085521855228552385524855258552685527855288552985530855318553285533855348553585536855378553885539855408554185542855438554485545855468554785548855498555085551855528555385554855558555685557855588555985560855618556285563855648556585566855678556885569855708557185572855738557485575855768557785578855798558085581855828558385584855858558685587855888558985590855918559285593855948559585596855978559885599856008560185602856038560485605856068560785608856098561085611856128561385614856158561685617856188561985620856218562285623856248562585626856278562885629856308563185632856338563485635856368563785638856398564085641856428564385644856458564685647856488564985650856518565285653856548565585656856578565885659856608566185662856638566485665856668566785668856698567085671856728567385674856758567685677856788567985680856818568285683856848568585686856878568885689856908569185692856938569485695856968569785698856998570085701857028570385704857058570685707857088570985710857118571285713857148571585716857178571885719857208572185722857238572485725857268572785728857298573085731857328573385734857358573685737857388573985740857418574285743857448574585746857478574885749857508575185752857538575485755857568575785758857598576085761857628576385764857658576685767857688576985770857718577285773857748577585776857778577885779857808578185782857838578485785857868578785788857898579085791857928579385794857958579685797857988579985800858018580285803858048580585806858078580885809858108581185812858138581485815858168581785818858198582085821858228582385824858258582685827858288582985830858318583285833858348583585836858378583885839858408584185842858438584485845858468584785848858498585085851858528585385854858558585685857858588585985860858618586285863858648586585866858678586885869858708587185872858738587485875858768587785878858798588085881858828588385884858858588685887858888588985890858918589285893858948589585896858978589885899859008590185902859038590485905859068590785908859098591085911859128591385914859158591685917859188591985920859218592285923859248592585926859278592885929859308593185932859338593485935859368593785938859398594085941859428594385944859458594685947859488594985950859518595285953859548595585956859578595885959859608596185962859638596485965859668596785968859698597085971859728597385974859758597685977859788597985980859818598285983859848598585986859878598885989859908599185992859938599485995859968599785998859998600086001860028600386004860058600686007860088600986010860118601286013860148601586016860178601886019860208602186022860238602486025860268602786028860298603086031860328603386034860358603686037860388603986040860418604286043860448604586046860478604886049860508605186052860538605486055860568605786058860598606086061860628606386064860658606686067860688606986070860718607286073860748607586076860778607886079860808608186082860838608486085860868608786088860898609086091860928609386094860958609686097860988609986100861018610286103861048610586106861078610886109861108611186112861138611486115861168611786118861198612086121861228612386124861258612686127861288612986130861318613286133861348613586136861378613886139861408614186142861438614486145861468614786148861498615086151861528615386154861558615686157861588615986160861618616286163861648616586166861678616886169861708617186172861738617486175861768617786178861798618086181861828618386184861858618686187861888618986190861918619286193861948619586196861978619886199862008620186202862038620486205862068620786208862098621086211862128621386214862158621686217862188621986220862218622286223862248622586226862278622886229862308623186232862338623486235862368623786238862398624086241862428624386244862458624686247862488624986250862518625286253862548625586256862578625886259862608626186262862638626486265862668626786268862698627086271862728627386274862758627686277862788627986280862818628286283862848628586286862878628886289862908629186292862938629486295862968629786298862998630086301863028630386304863058630686307863088630986310863118631286313863148631586316863178631886319863208632186322863238632486325863268632786328863298633086331863328633386334863358633686337863388633986340863418634286343863448634586346863478634886349863508635186352863538635486355863568635786358863598636086361863628636386364863658636686367863688636986370863718637286373863748637586376863778637886379863808638186382863838638486385863868638786388863898639086391863928639386394863958639686397863988639986400864018640286403864048640586406864078640886409864108641186412864138641486415864168641786418864198642086421864228642386424864258642686427864288642986430864318643286433864348643586436864378643886439864408644186442864438644486445864468644786448864498645086451864528645386454864558645686457864588645986460864618646286463864648646586466864678646886469864708647186472864738647486475864768647786478864798648086481864828648386484864858648686487864888648986490864918649286493864948649586496864978649886499865008650186502865038650486505865068650786508865098651086511865128651386514865158651686517865188651986520865218652286523865248652586526865278652886529865308653186532865338653486535865368653786538865398654086541865428654386544865458654686547865488654986550865518655286553865548655586556865578655886559865608656186562865638656486565865668656786568865698657086571865728657386574865758657686577865788657986580865818658286583865848658586586865878658886589865908659186592865938659486595865968659786598865998660086601866028660386604866058660686607866088660986610866118661286613866148661586616866178661886619866208662186622866238662486625866268662786628866298663086631866328663386634866358663686637866388663986640866418664286643866448664586646866478664886649866508665186652866538665486655866568665786658866598666086661866628666386664866658666686667866688666986670866718667286673866748667586676866778667886679866808668186682866838668486685866868668786688866898669086691866928669386694866958669686697866988669986700867018670286703867048670586706867078670886709867108671186712867138671486715867168671786718867198672086721867228672386724867258672686727867288672986730867318673286733867348673586736867378673886739867408674186742867438674486745867468674786748867498675086751867528675386754867558675686757867588675986760867618676286763867648676586766867678676886769867708677186772867738677486775867768677786778867798678086781867828678386784867858678686787867888678986790867918679286793867948679586796867978679886799868008680186802868038680486805868068680786808868098681086811868128681386814868158681686817868188681986820868218682286823868248682586826868278682886829868308683186832868338683486835868368683786838868398684086841868428684386844868458684686847868488684986850868518685286853868548685586856868578685886859868608686186862868638686486865868668686786868868698687086871868728687386874868758687686877868788687986880868818688286883868848688586886868878688886889868908689186892868938689486895868968689786898868998690086901869028690386904869058690686907869088690986910869118691286913869148691586916869178691886919869208692186922869238692486925869268692786928869298693086931869328693386934869358693686937869388693986940869418694286943869448694586946869478694886949869508695186952869538695486955869568695786958869598696086961869628696386964869658696686967869688696986970869718697286973869748697586976869778697886979869808698186982869838698486985869868698786988869898699086991869928699386994869958699686997869988699987000870018700287003870048700587006870078700887009870108701187012870138701487015870168701787018870198702087021870228702387024870258702687027870288702987030870318703287033870348703587036870378703887039870408704187042870438704487045870468704787048870498705087051870528705387054870558705687057870588705987060870618706287063870648706587066870678706887069870708707187072870738707487075870768707787078870798708087081870828708387084870858708687087870888708987090870918709287093870948709587096870978709887099871008710187102871038710487105871068710787108871098711087111871128711387114871158711687117871188711987120871218712287123871248712587126871278712887129871308713187132871338713487135871368713787138871398714087141871428714387144871458714687147871488714987150871518715287153871548715587156871578715887159871608716187162871638716487165871668716787168871698717087171871728717387174871758717687177871788717987180871818718287183871848718587186871878718887189871908719187192871938719487195871968719787198871998720087201872028720387204872058720687207872088720987210872118721287213872148721587216872178721887219872208722187222872238722487225872268722787228872298723087231872328723387234872358723687237872388723987240872418724287243872448724587246872478724887249872508725187252872538725487255872568725787258872598726087261872628726387264872658726687267872688726987270872718727287273872748727587276872778727887279872808728187282872838728487285872868728787288872898729087291872928729387294872958729687297872988729987300873018730287303873048730587306873078730887309873108731187312873138731487315873168731787318873198732087321873228732387324873258732687327873288732987330873318733287333873348733587336873378733887339873408734187342873438734487345873468734787348873498735087351873528735387354873558735687357873588735987360873618736287363873648736587366873678736887369873708737187372873738737487375873768737787378873798738087381873828738387384873858738687387873888738987390873918739287393873948739587396873978739887399874008740187402874038740487405874068740787408874098741087411874128741387414874158741687417874188741987420874218742287423874248742587426874278742887429874308743187432874338743487435874368743787438874398744087441874428744387444874458744687447874488744987450874518745287453874548745587456874578745887459874608746187462874638746487465874668746787468874698747087471874728747387474874758747687477874788747987480874818748287483874848748587486874878748887489874908749187492874938749487495874968749787498874998750087501875028750387504875058750687507875088750987510875118751287513875148751587516875178751887519875208752187522875238752487525875268752787528875298753087531875328753387534875358753687537875388753987540875418754287543875448754587546875478754887549875508755187552875538755487555875568755787558875598756087561875628756387564875658756687567875688756987570875718757287573875748757587576875778757887579875808758187582875838758487585875868758787588875898759087591875928759387594875958759687597875988759987600876018760287603876048760587606876078760887609876108761187612876138761487615876168761787618876198762087621876228762387624876258762687627876288762987630876318763287633876348763587636876378763887639876408764187642876438764487645876468764787648876498765087651876528765387654876558765687657876588765987660876618766287663876648766587666876678766887669876708767187672876738767487675876768767787678876798768087681876828768387684876858768687687876888768987690876918769287693876948769587696876978769887699877008770187702877038770487705877068770787708877098771087711877128771387714877158771687717877188771987720877218772287723877248772587726877278772887729877308773187732877338773487735877368773787738877398774087741877428774387744877458774687747877488774987750877518775287753877548775587756877578775887759877608776187762877638776487765877668776787768877698777087771877728777387774877758777687777877788777987780877818778287783877848778587786877878778887789877908779187792877938779487795877968779787798877998780087801878028780387804878058780687807878088780987810878118781287813878148781587816878178781887819878208782187822878238782487825878268782787828878298783087831878328783387834878358783687837878388783987840878418784287843878448784587846878478784887849878508785187852878538785487855878568785787858878598786087861878628786387864878658786687867878688786987870878718787287873878748787587876878778787887879878808788187882878838788487885878868788787888878898789087891878928789387894878958789687897878988789987900879018790287903879048790587906879078790887909879108791187912879138791487915879168791787918879198792087921879228792387924879258792687927879288792987930879318793287933879348793587936879378793887939879408794187942879438794487945879468794787948879498795087951879528795387954879558795687957879588795987960879618796287963879648796587966879678796887969879708797187972879738797487975879768797787978879798798087981879828798387984879858798687987879888798987990879918799287993879948799587996879978799887999880008800188002880038800488005880068800788008880098801088011880128801388014880158801688017880188801988020880218802288023880248802588026880278802888029880308803188032880338803488035880368803788038880398804088041880428804388044880458804688047880488804988050880518805288053880548805588056880578805888059880608806188062880638806488065880668806788068880698807088071880728807388074880758807688077880788807988080880818808288083880848808588086880878808888089880908809188092880938809488095880968809788098880998810088101881028810388104881058810688107881088810988110881118811288113881148811588116881178811888119881208812188122881238812488125881268812788128881298813088131881328813388134881358813688137881388813988140881418814288143881448814588146881478814888149881508815188152881538815488155881568815788158881598816088161881628816388164881658816688167881688816988170881718817288173881748817588176881778817888179881808818188182881838818488185881868818788188881898819088191881928819388194881958819688197881988819988200882018820288203882048820588206882078820888209882108821188212882138821488215882168821788218882198822088221882228822388224882258822688227882288822988230882318823288233882348823588236882378823888239882408824188242882438824488245882468824788248882498825088251882528825388254882558825688257882588825988260882618826288263882648826588266882678826888269882708827188272882738827488275882768827788278882798828088281882828828388284882858828688287882888828988290882918829288293882948829588296882978829888299883008830188302883038830488305883068830788308883098831088311883128831388314883158831688317883188831988320883218832288323883248832588326883278832888329883308833188332883338833488335883368833788338883398834088341883428834388344883458834688347883488834988350883518835288353883548835588356883578835888359883608836188362883638836488365883668836788368883698837088371883728837388374883758837688377883788837988380883818838288383883848838588386883878838888389883908839188392883938839488395883968839788398883998840088401884028840388404884058840688407884088840988410884118841288413884148841588416884178841888419884208842188422884238842488425884268842788428884298843088431884328843388434884358843688437884388843988440884418844288443884448844588446884478844888449884508845188452884538845488455884568845788458884598846088461884628846388464884658846688467884688846988470884718847288473884748847588476884778847888479884808848188482884838848488485884868848788488884898849088491884928849388494884958849688497884988849988500885018850288503885048850588506885078850888509885108851188512885138851488515885168851788518885198852088521885228852388524885258852688527885288852988530885318853288533885348853588536885378853888539885408854188542885438854488545885468854788548885498855088551885528855388554885558855688557885588855988560885618856288563885648856588566885678856888569885708857188572885738857488575885768857788578885798858088581885828858388584885858858688587885888858988590885918859288593885948859588596885978859888599886008860188602886038860488605886068860788608886098861088611886128861388614886158861688617886188861988620886218862288623886248862588626886278862888629886308863188632886338863488635886368863788638886398864088641886428864388644886458864688647886488864988650886518865288653886548865588656886578865888659886608866188662886638866488665886668866788668886698867088671886728867388674886758867688677886788867988680886818868288683886848868588686886878868888689886908869188692886938869488695886968869788698886998870088701887028870388704887058870688707887088870988710887118871288713887148871588716887178871888719887208872188722887238872488725887268872788728887298873088731887328873388734887358873688737887388873988740887418874288743887448874588746887478874888749887508875188752887538875488755887568875788758887598876088761887628876388764887658876688767887688876988770887718877288773887748877588776887778877888779887808878188782887838878488785887868878788788887898879088791887928879388794887958879688797887988879988800888018880288803888048880588806888078880888809888108881188812888138881488815888168881788818888198882088821888228882388824888258882688827888288882988830888318883288833888348883588836888378883888839888408884188842888438884488845888468884788848888498885088851888528885388854888558885688857888588885988860888618886288863888648886588866888678886888869888708887188872888738887488875888768887788878888798888088881888828888388884888858888688887888888888988890888918889288893888948889588896888978889888899889008890188902889038890488905889068890788908889098891088911889128891388914889158891688917889188891988920889218892288923889248892588926889278892888929889308893188932889338893488935889368893788938889398894088941889428894388944889458894688947889488894988950889518895288953889548895588956889578895888959889608896188962889638896488965889668896788968889698897088971889728897388974889758897688977889788897988980889818898288983889848898588986889878898888989889908899188992889938899488995889968899788998889998900089001890028900389004890058900689007890088900989010890118901289013890148901589016890178901889019890208902189022890238902489025890268902789028890298903089031890328903389034890358903689037890388903989040890418904289043890448904589046890478904889049890508905189052890538905489055890568905789058890598906089061890628906389064890658906689067890688906989070890718907289073890748907589076890778907889079890808908189082890838908489085890868908789088890898909089091890928909389094890958909689097890988909989100891018910289103891048910589106891078910889109891108911189112891138911489115891168911789118891198912089121891228912389124891258912689127891288912989130891318913289133891348913589136891378913889139891408914189142891438914489145891468914789148891498915089151891528915389154891558915689157891588915989160891618916289163891648916589166891678916889169891708917189172891738917489175891768917789178891798918089181891828918389184891858918689187891888918989190891918919289193891948919589196891978919889199892008920189202892038920489205892068920789208892098921089211892128921389214892158921689217892188921989220892218922289223892248922589226892278922889229892308923189232892338923489235892368923789238892398924089241892428924389244892458924689247892488924989250892518925289253892548925589256892578925889259892608926189262892638926489265892668926789268892698927089271892728927389274892758927689277892788927989280892818928289283892848928589286892878928889289892908929189292892938929489295892968929789298892998930089301893028930389304893058930689307893088930989310893118931289313893148931589316893178931889319893208932189322893238932489325893268932789328893298933089331893328933389334893358933689337893388933989340893418934289343893448934589346893478934889349893508935189352893538935489355893568935789358893598936089361893628936389364893658936689367893688936989370893718937289373893748937589376893778937889379893808938189382893838938489385893868938789388893898939089391893928939389394893958939689397893988939989400894018940289403894048940589406894078940889409894108941189412894138941489415894168941789418894198942089421894228942389424894258942689427894288942989430894318943289433894348943589436894378943889439894408944189442894438944489445894468944789448894498945089451894528945389454894558945689457894588945989460894618946289463894648946589466894678946889469894708947189472894738947489475894768947789478894798948089481894828948389484894858948689487894888948989490894918949289493894948949589496894978949889499895008950189502895038950489505895068950789508895098951089511895128951389514895158951689517895188951989520895218952289523895248952589526895278952889529895308953189532895338953489535895368953789538895398954089541895428954389544895458954689547895488954989550895518955289553895548955589556895578955889559895608956189562895638956489565895668956789568895698957089571895728957389574895758957689577895788957989580895818958289583895848958589586895878958889589895908959189592895938959489595895968959789598895998960089601896028960389604896058960689607896088960989610896118961289613896148961589616896178961889619896208962189622896238962489625896268962789628896298963089631896328963389634896358963689637896388963989640896418964289643896448964589646896478964889649896508965189652896538965489655896568965789658896598966089661896628966389664896658966689667896688966989670896718967289673896748967589676896778967889679896808968189682896838968489685896868968789688896898969089691896928969389694896958969689697896988969989700897018970289703897048970589706897078970889709897108971189712897138971489715897168971789718897198972089721897228972389724897258972689727897288972989730897318973289733897348973589736897378973889739897408974189742897438974489745897468974789748897498975089751897528975389754897558975689757897588975989760897618976289763897648976589766897678976889769897708977189772897738977489775897768977789778897798978089781897828978389784897858978689787897888978989790897918979289793897948979589796897978979889799898008980189802898038980489805898068980789808898098981089811898128981389814898158981689817898188981989820898218982289823898248982589826898278982889829898308983189832898338983489835898368983789838898398984089841898428984389844898458984689847898488984989850898518985289853898548985589856898578985889859898608986189862898638986489865898668986789868898698987089871898728987389874898758987689877898788987989880898818988289883898848988589886898878988889889898908989189892898938989489895898968989789898898998990089901899028990389904899058990689907899088990989910899118991289913899148991589916899178991889919899208992189922899238992489925899268992789928899298993089931899328993389934899358993689937899388993989940899418994289943899448994589946899478994889949899508995189952899538995489955899568995789958899598996089961899628996389964899658996689967899688996989970899718997289973899748997589976899778997889979899808998189982899838998489985899868998789988899898999089991899928999389994899958999689997899988999990000900019000290003900049000590006900079000890009900109001190012900139001490015900169001790018900199002090021900229002390024900259002690027900289002990030900319003290033900349003590036900379003890039900409004190042900439004490045900469004790048900499005090051900529005390054900559005690057900589005990060900619006290063900649006590066900679006890069900709007190072900739007490075900769007790078900799008090081900829008390084900859008690087900889008990090900919009290093900949009590096900979009890099901009010190102901039010490105901069010790108901099011090111901129011390114901159011690117901189011990120901219012290123901249012590126901279012890129901309013190132901339013490135901369013790138901399014090141901429014390144901459014690147901489014990150901519015290153901549015590156901579015890159901609016190162901639016490165901669016790168901699017090171901729017390174901759017690177901789017990180901819018290183901849018590186901879018890189901909019190192901939019490195901969019790198901999020090201902029020390204902059020690207902089020990210902119021290213902149021590216902179021890219902209022190222902239022490225902269022790228902299023090231902329023390234902359023690237902389023990240902419024290243902449024590246902479024890249902509025190252902539025490255902569025790258902599026090261902629026390264902659026690267902689026990270902719027290273902749027590276902779027890279902809028190282902839028490285902869028790288902899029090291902929029390294902959029690297902989029990300903019030290303903049030590306903079030890309903109031190312903139031490315903169031790318903199032090321903229032390324903259032690327903289032990330903319033290333903349033590336903379033890339903409034190342903439034490345903469034790348903499035090351903529035390354903559035690357903589035990360903619036290363903649036590366903679036890369903709037190372903739037490375903769037790378903799038090381903829038390384903859038690387903889038990390903919039290393903949039590396903979039890399904009040190402904039040490405904069040790408904099041090411904129041390414904159041690417904189041990420904219042290423904249042590426904279042890429904309043190432904339043490435904369043790438904399044090441904429044390444904459044690447904489044990450904519045290453904549045590456904579045890459904609046190462904639046490465904669046790468904699047090471904729047390474904759047690477904789047990480904819048290483904849048590486904879048890489904909049190492904939049490495904969049790498904999050090501905029050390504905059050690507905089050990510905119051290513905149051590516905179051890519905209052190522905239052490525905269052790528905299053090531905329053390534905359053690537905389053990540905419054290543905449054590546905479054890549905509055190552905539055490555905569055790558905599056090561905629056390564905659056690567905689056990570905719057290573905749057590576905779057890579905809058190582905839058490585905869058790588905899059090591905929059390594905959059690597905989059990600906019060290603906049060590606906079060890609906109061190612906139061490615906169061790618906199062090621906229062390624906259062690627906289062990630906319063290633906349063590636906379063890639906409064190642906439064490645906469064790648906499065090651906529065390654906559065690657906589065990660906619066290663906649066590666906679066890669906709067190672906739067490675906769067790678906799068090681906829068390684906859068690687906889068990690906919069290693906949069590696906979069890699907009070190702907039070490705907069070790708907099071090711907129071390714907159071690717907189071990720907219072290723907249072590726907279072890729907309073190732907339073490735907369073790738907399074090741907429074390744907459074690747907489074990750907519075290753907549075590756907579075890759907609076190762907639076490765907669076790768907699077090771907729077390774907759077690777907789077990780907819078290783907849078590786907879078890789907909079190792907939079490795907969079790798907999080090801908029080390804908059080690807908089080990810908119081290813908149081590816908179081890819908209082190822908239082490825908269082790828908299083090831908329083390834908359083690837908389083990840908419084290843908449084590846908479084890849908509085190852908539085490855908569085790858908599086090861908629086390864908659086690867908689086990870908719087290873908749087590876908779087890879908809088190882908839088490885908869088790888908899089090891908929089390894908959089690897908989089990900909019090290903909049090590906909079090890909909109091190912909139091490915909169091790918909199092090921909229092390924909259092690927909289092990930909319093290933909349093590936909379093890939909409094190942909439094490945909469094790948909499095090951909529095390954909559095690957909589095990960909619096290963909649096590966909679096890969909709097190972909739097490975909769097790978909799098090981909829098390984909859098690987909889098990990909919099290993909949099590996909979099890999910009100191002910039100491005910069100791008910099101091011910129101391014910159101691017910189101991020910219102291023910249102591026910279102891029910309103191032910339103491035910369103791038910399104091041910429104391044910459104691047910489104991050910519105291053910549105591056910579105891059910609106191062910639106491065910669106791068910699107091071910729107391074910759107691077910789107991080910819108291083910849108591086910879108891089910909109191092910939109491095910969109791098910999110091101911029110391104911059110691107911089110991110911119111291113911149111591116911179111891119911209112191122911239112491125911269112791128911299113091131911329113391134911359113691137911389113991140911419114291143911449114591146911479114891149911509115191152911539115491155911569115791158911599116091161911629116391164911659116691167911689116991170911719117291173911749117591176911779117891179911809118191182911839118491185911869118791188911899119091191911929119391194911959119691197911989119991200912019120291203912049120591206912079120891209912109121191212912139121491215912169121791218912199122091221912229122391224912259122691227912289122991230912319123291233912349123591236912379123891239912409124191242912439124491245912469124791248912499125091251912529125391254912559125691257912589125991260912619126291263912649126591266912679126891269912709127191272912739127491275912769127791278912799128091281912829128391284912859128691287912889128991290912919129291293912949129591296912979129891299913009130191302913039130491305913069130791308913099131091311913129131391314913159131691317913189131991320913219132291323913249132591326913279132891329913309133191332913339133491335913369133791338913399134091341913429134391344913459134691347913489134991350913519135291353913549135591356913579135891359913609136191362913639136491365913669136791368913699137091371913729137391374913759137691377913789137991380913819138291383913849138591386913879138891389913909139191392913939139491395913969139791398913999140091401914029140391404914059140691407914089140991410914119141291413914149141591416914179141891419914209142191422914239142491425914269142791428914299143091431914329143391434914359143691437914389143991440914419144291443914449144591446914479144891449914509145191452914539145491455914569145791458914599146091461914629146391464914659146691467914689146991470914719147291473914749147591476914779147891479914809148191482914839148491485914869148791488914899149091491914929149391494914959149691497914989149991500915019150291503915049150591506915079150891509915109151191512915139151491515915169151791518915199152091521915229152391524915259152691527915289152991530915319153291533915349153591536915379153891539915409154191542915439154491545915469154791548915499155091551915529155391554915559155691557915589155991560915619156291563915649156591566915679156891569915709157191572915739157491575915769157791578915799158091581915829158391584915859158691587915889158991590915919159291593915949159591596915979159891599916009160191602916039160491605916069160791608916099161091611916129161391614916159161691617916189161991620916219162291623916249162591626916279162891629916309163191632916339163491635916369163791638916399164091641916429164391644916459164691647916489164991650916519165291653916549165591656916579165891659916609166191662916639166491665916669166791668916699167091671916729167391674916759167691677916789167991680916819168291683916849168591686916879168891689916909169191692916939169491695916969169791698916999170091701917029170391704917059170691707917089170991710917119171291713917149171591716917179171891719917209172191722917239172491725917269172791728917299173091731917329173391734917359173691737917389173991740917419174291743917449174591746917479174891749917509175191752917539175491755917569175791758917599176091761917629176391764917659176691767917689176991770917719177291773917749177591776917779177891779917809178191782917839178491785917869178791788917899179091791917929179391794917959179691797917989179991800918019180291803918049180591806918079180891809918109181191812918139181491815918169181791818918199182091821918229182391824918259182691827918289182991830918319183291833918349183591836918379183891839918409184191842918439184491845918469184791848918499185091851918529185391854918559185691857918589185991860918619186291863918649186591866918679186891869918709187191872918739187491875918769187791878918799188091881918829188391884918859188691887918889188991890918919189291893918949189591896918979189891899919009190191902919039190491905919069190791908919099191091911919129191391914919159191691917919189191991920919219192291923919249192591926919279192891929919309193191932919339193491935919369193791938919399194091941919429194391944919459194691947919489194991950919519195291953919549195591956919579195891959919609196191962919639196491965919669196791968919699197091971919729197391974919759197691977919789197991980919819198291983919849198591986919879198891989919909199191992919939199491995919969199791998919999200092001920029200392004920059200692007920089200992010920119201292013920149201592016920179201892019920209202192022920239202492025920269202792028920299203092031920329203392034920359203692037920389203992040920419204292043920449204592046920479204892049920509205192052920539205492055920569205792058920599206092061920629206392064920659206692067920689206992070920719207292073920749207592076920779207892079920809208192082920839208492085920869208792088920899209092091920929209392094920959209692097920989209992100921019210292103921049210592106921079210892109921109211192112921139211492115921169211792118921199212092121921229212392124921259212692127921289212992130921319213292133921349213592136921379213892139921409214192142921439214492145921469214792148921499215092151921529215392154921559215692157921589215992160921619216292163921649216592166921679216892169921709217192172921739217492175921769217792178921799218092181921829218392184921859218692187921889218992190921919219292193921949219592196921979219892199922009220192202922039220492205922069220792208922099221092211922129221392214922159221692217922189221992220922219222292223922249222592226922279222892229922309223192232922339223492235922369223792238922399224092241922429224392244922459224692247922489224992250922519225292253922549225592256922579225892259922609226192262922639226492265922669226792268922699227092271922729227392274922759227692277922789227992280922819228292283922849228592286922879228892289922909229192292922939229492295922969229792298922999230092301923029230392304923059230692307923089230992310923119231292313923149231592316923179231892319923209232192322923239232492325923269232792328923299233092331923329233392334923359233692337923389233992340923419234292343923449234592346923479234892349923509235192352923539235492355923569235792358923599236092361923629236392364923659236692367923689236992370923719237292373923749237592376923779237892379923809238192382923839238492385923869238792388923899239092391923929239392394923959239692397923989239992400924019240292403924049240592406924079240892409924109241192412924139241492415924169241792418924199242092421924229242392424924259242692427924289242992430924319243292433924349243592436924379243892439924409244192442924439244492445924469244792448924499245092451924529245392454924559245692457924589245992460924619246292463924649246592466924679246892469924709247192472924739247492475924769247792478924799248092481924829248392484924859248692487924889248992490924919249292493924949249592496924979249892499925009250192502925039250492505925069250792508925099251092511925129251392514925159251692517925189251992520925219252292523925249252592526925279252892529925309253192532925339253492535925369253792538925399254092541925429254392544925459254692547925489254992550925519255292553925549255592556925579255892559925609256192562925639256492565925669256792568925699257092571925729257392574925759257692577925789257992580925819258292583925849258592586925879258892589925909259192592925939259492595925969259792598925999260092601926029260392604926059260692607926089260992610926119261292613926149261592616926179261892619926209262192622926239262492625926269262792628926299263092631926329263392634926359263692637926389263992640926419264292643926449264592646926479264892649926509265192652926539265492655926569265792658926599266092661926629266392664926659266692667926689266992670926719267292673926749267592676926779267892679926809268192682926839268492685926869268792688926899269092691926929269392694926959269692697926989269992700927019270292703927049270592706927079270892709927109271192712927139271492715927169271792718927199272092721927229272392724927259272692727927289272992730927319273292733927349273592736927379273892739927409274192742927439274492745927469274792748927499275092751927529275392754927559275692757927589275992760927619276292763927649276592766927679276892769927709277192772927739277492775927769277792778927799278092781927829278392784927859278692787927889278992790927919279292793927949279592796927979279892799928009280192802928039280492805928069280792808928099281092811928129281392814928159281692817928189281992820928219282292823928249282592826928279282892829928309283192832928339283492835928369283792838928399284092841928429284392844928459284692847928489284992850928519285292853928549285592856928579285892859928609286192862928639286492865928669286792868928699287092871928729287392874928759287692877928789287992880928819288292883928849288592886928879288892889928909289192892928939289492895928969289792898928999290092901929029290392904929059290692907929089290992910929119291292913929149291592916929179291892919929209292192922929239292492925929269292792928929299293092931929329293392934929359293692937929389293992940929419294292943929449294592946929479294892949929509295192952929539295492955929569295792958929599296092961929629296392964929659296692967929689296992970929719297292973929749297592976929779297892979929809298192982929839298492985929869298792988929899299092991929929299392994929959299692997929989299993000930019300293003930049300593006930079300893009930109301193012930139301493015930169301793018930199302093021930229302393024930259302693027930289302993030930319303293033930349303593036930379303893039930409304193042930439304493045930469304793048930499305093051930529305393054930559305693057930589305993060930619306293063930649306593066930679306893069930709307193072930739307493075930769307793078930799308093081930829308393084930859308693087930889308993090930919309293093930949309593096930979309893099931009310193102931039310493105931069310793108931099311093111931129311393114931159311693117931189311993120931219312293123931249312593126931279312893129931309313193132931339313493135931369313793138931399314093141931429314393144931459314693147931489314993150931519315293153931549315593156931579315893159931609316193162931639316493165931669316793168931699317093171931729317393174931759317693177931789317993180931819318293183931849318593186931879318893189931909319193192931939319493195931969319793198931999320093201932029320393204932059320693207932089320993210932119321293213932149321593216932179321893219932209322193222932239322493225932269322793228932299323093231932329323393234932359323693237932389323993240932419324293243932449324593246932479324893249932509325193252932539325493255932569325793258932599326093261932629326393264932659326693267932689326993270932719327293273932749327593276932779327893279932809328193282932839328493285932869328793288932899329093291932929329393294932959329693297932989329993300933019330293303933049330593306933079330893309933109331193312933139331493315933169331793318933199332093321933229332393324933259332693327933289332993330933319333293333933349333593336933379333893339933409334193342933439334493345933469334793348933499335093351933529335393354933559335693357933589335993360933619336293363933649336593366933679336893369933709337193372933739337493375933769337793378933799338093381933829338393384933859338693387933889338993390933919339293393933949339593396933979339893399934009340193402934039340493405934069340793408934099341093411934129341393414934159341693417934189341993420934219342293423934249342593426934279342893429934309343193432934339343493435934369343793438934399344093441934429344393444934459344693447934489344993450934519345293453934549345593456934579345893459934609346193462934639346493465934669346793468934699347093471934729347393474934759347693477934789347993480934819348293483934849348593486934879348893489934909349193492934939349493495934969349793498934999350093501935029350393504935059350693507935089350993510935119351293513935149351593516935179351893519935209352193522935239352493525935269352793528935299353093531935329353393534935359353693537935389353993540935419354293543935449354593546935479354893549935509355193552935539355493555935569355793558935599356093561935629356393564935659356693567935689356993570935719357293573935749357593576935779357893579935809358193582935839358493585935869358793588935899359093591935929359393594935959359693597935989359993600936019360293603936049360593606936079360893609936109361193612936139361493615936169361793618936199362093621936229362393624936259362693627936289362993630936319363293633936349363593636936379363893639936409364193642936439364493645936469364793648936499365093651936529365393654936559365693657936589365993660936619366293663936649366593666936679366893669936709367193672936739367493675936769367793678936799368093681936829368393684936859368693687936889368993690936919369293693936949369593696936979369893699937009370193702937039370493705937069370793708937099371093711937129371393714937159371693717937189371993720937219372293723937249372593726937279372893729937309373193732937339373493735937369373793738937399374093741937429374393744937459374693747937489374993750937519375293753937549375593756937579375893759937609376193762937639376493765937669376793768937699377093771937729377393774937759377693777937789377993780937819378293783937849378593786937879378893789937909379193792937939379493795937969379793798937999380093801938029380393804938059380693807938089380993810938119381293813938149381593816938179381893819938209382193822938239382493825938269382793828938299383093831938329383393834938359383693837938389383993840938419384293843938449384593846938479384893849938509385193852938539385493855938569385793858938599386093861938629386393864938659386693867938689386993870938719387293873938749387593876938779387893879938809388193882938839388493885938869388793888938899389093891938929389393894938959389693897938989389993900939019390293903939049390593906939079390893909939109391193912939139391493915939169391793918939199392093921939229392393924939259392693927939289392993930939319393293933939349393593936939379393893939939409394193942939439394493945939469394793948939499395093951939529395393954939559395693957939589395993960939619396293963939649396593966939679396893969939709397193972939739397493975939769397793978939799398093981939829398393984939859398693987939889398993990939919399293993939949399593996939979399893999940009400194002940039400494005940069400794008940099401094011940129401394014940159401694017940189401994020940219402294023940249402594026940279402894029940309403194032940339403494035940369403794038940399404094041940429404394044940459404694047940489404994050940519405294053940549405594056940579405894059940609406194062940639406494065940669406794068940699407094071940729407394074940759407694077940789407994080940819408294083940849408594086940879408894089940909409194092940939409494095940969409794098940999410094101941029410394104941059410694107941089410994110941119411294113941149411594116941179411894119941209412194122941239412494125941269412794128941299413094131941329413394134941359413694137941389413994140941419414294143941449414594146941479414894149941509415194152941539415494155941569415794158941599416094161941629416394164941659416694167941689416994170941719417294173941749417594176941779417894179941809418194182941839418494185941869418794188941899419094191941929419394194941959419694197941989419994200942019420294203942049420594206942079420894209942109421194212942139421494215942169421794218942199422094221942229422394224942259422694227942289422994230942319423294233942349423594236942379423894239942409424194242942439424494245942469424794248942499425094251942529425394254942559425694257942589425994260942619426294263942649426594266942679426894269942709427194272942739427494275942769427794278942799428094281942829428394284942859428694287942889428994290942919429294293942949429594296942979429894299943009430194302943039430494305943069430794308943099431094311943129431394314943159431694317943189431994320943219432294323943249432594326943279432894329943309433194332943339433494335943369433794338943399434094341943429434394344943459434694347943489434994350943519435294353943549435594356943579435894359943609436194362943639436494365943669436794368943699437094371943729437394374943759437694377943789437994380943819438294383943849438594386943879438894389943909439194392943939439494395943969439794398943999440094401944029440394404944059440694407944089440994410944119441294413944149441594416944179441894419944209442194422944239442494425944269442794428944299443094431944329443394434944359443694437944389443994440944419444294443944449444594446944479444894449944509445194452944539445494455944569445794458944599446094461944629446394464944659446694467944689446994470944719447294473944749447594476944779447894479944809448194482944839448494485944869448794488944899449094491944929449394494944959449694497944989449994500945019450294503945049450594506945079450894509945109451194512945139451494515945169451794518945199452094521945229452394524945259452694527945289452994530945319453294533945349453594536945379453894539945409454194542945439454494545945469454794548945499455094551945529455394554945559455694557945589455994560945619456294563945649456594566945679456894569945709457194572945739457494575945769457794578945799458094581945829458394584945859458694587945889458994590945919459294593945949459594596945979459894599946009460194602946039460494605946069460794608946099461094611946129461394614946159461694617946189461994620946219462294623946249462594626946279462894629946309463194632946339463494635946369463794638946399464094641946429464394644946459464694647946489464994650946519465294653946549465594656946579465894659946609466194662946639466494665946669466794668946699467094671946729467394674946759467694677946789467994680946819468294683946849468594686946879468894689946909469194692946939469494695946969469794698946999470094701947029470394704947059470694707947089470994710947119471294713947149471594716947179471894719947209472194722947239472494725947269472794728947299473094731947329473394734947359473694737947389473994740947419474294743947449474594746947479474894749947509475194752947539475494755947569475794758947599476094761947629476394764947659476694767947689476994770947719477294773947749477594776947779477894779947809478194782947839478494785947869478794788947899479094791947929479394794947959479694797947989479994800948019480294803948049480594806948079480894809948109481194812948139481494815948169481794818948199482094821948229482394824948259482694827948289482994830948319483294833948349483594836948379483894839948409484194842948439484494845948469484794848948499485094851948529485394854948559485694857948589485994860948619486294863948649486594866948679486894869948709487194872948739487494875948769487794878948799488094881948829488394884948859488694887948889488994890948919489294893948949489594896948979489894899949009490194902949039490494905949069490794908949099491094911949129491394914949159491694917949189491994920949219492294923949249492594926949279492894929949309493194932949339493494935949369493794938949399494094941949429494394944949459494694947949489494994950949519495294953949549495594956949579495894959949609496194962949639496494965949669496794968949699497094971949729497394974949759497694977949789497994980949819498294983949849498594986949879498894989949909499194992949939499494995949969499794998949999500095001950029500395004950059500695007950089500995010950119501295013950149501595016950179501895019950209502195022950239502495025950269502795028950299503095031950329503395034950359503695037950389503995040950419504295043950449504595046950479504895049950509505195052950539505495055950569505795058950599506095061950629506395064950659506695067950689506995070950719507295073950749507595076950779507895079950809508195082950839508495085950869508795088950899509095091950929509395094950959509695097950989509995100951019510295103951049510595106951079510895109951109511195112951139511495115951169511795118951199512095121951229512395124951259512695127951289512995130951319513295133951349513595136951379513895139951409514195142951439514495145951469514795148951499515095151951529515395154951559515695157951589515995160951619516295163951649516595166951679516895169951709517195172951739517495175951769517795178951799518095181951829518395184951859518695187951889518995190951919519295193951949519595196951979519895199952009520195202952039520495205952069520795208952099521095211952129521395214952159521695217952189521995220952219522295223952249522595226952279522895229952309523195232952339523495235952369523795238952399524095241952429524395244952459524695247952489524995250952519525295253952549525595256952579525895259952609526195262952639526495265952669526795268952699527095271952729527395274952759527695277952789527995280952819528295283952849528595286952879528895289952909529195292952939529495295952969529795298952999530095301953029530395304953059530695307953089530995310953119531295313953149531595316953179531895319953209532195322953239532495325953269532795328953299533095331953329533395334953359533695337953389533995340953419534295343953449534595346953479534895349953509535195352953539535495355953569535795358953599536095361953629536395364953659536695367953689536995370953719537295373953749537595376953779537895379953809538195382953839538495385953869538795388953899539095391953929539395394953959539695397953989539995400954019540295403954049540595406954079540895409954109541195412954139541495415954169541795418954199542095421954229542395424954259542695427954289542995430954319543295433954349543595436954379543895439954409544195442954439544495445954469544795448954499545095451954529545395454954559545695457954589545995460954619546295463954649546595466954679546895469954709547195472954739547495475954769547795478954799548095481954829548395484954859548695487954889548995490954919549295493954949549595496954979549895499955009550195502955039550495505955069550795508955099551095511955129551395514955159551695517955189551995520955219552295523955249552595526955279552895529955309553195532955339553495535955369553795538955399554095541955429554395544955459554695547955489554995550955519555295553955549555595556955579555895559955609556195562955639556495565955669556795568955699557095571955729557395574955759557695577955789557995580955819558295583955849558595586955879558895589955909559195592955939559495595955969559795598955999560095601956029560395604956059560695607956089560995610956119561295613956149561595616956179561895619956209562195622956239562495625956269562795628956299563095631956329563395634956359563695637956389563995640956419564295643956449564595646956479564895649956509565195652956539565495655956569565795658956599566095661956629566395664956659566695667956689566995670956719567295673956749567595676956779567895679956809568195682956839568495685956869568795688956899569095691956929569395694956959569695697956989569995700957019570295703957049570595706957079570895709957109571195712957139571495715957169571795718957199572095721957229572395724957259572695727957289572995730957319573295733957349573595736957379573895739957409574195742957439574495745957469574795748957499575095751957529575395754957559575695757957589575995760957619576295763957649576595766957679576895769957709577195772957739577495775957769577795778957799578095781957829578395784957859578695787957889578995790957919579295793957949579595796957979579895799958009580195802958039580495805958069580795808958099581095811958129581395814958159581695817958189581995820958219582295823958249582595826958279582895829958309583195832958339583495835958369583795838958399584095841958429584395844958459584695847958489584995850958519585295853958549585595856958579585895859958609586195862958639586495865958669586795868958699587095871958729587395874958759587695877958789587995880958819588295883958849588595886958879588895889958909589195892958939589495895958969589795898958999590095901959029590395904959059590695907959089590995910959119591295913959149591595916959179591895919959209592195922959239592495925959269592795928959299593095931959329593395934959359593695937959389593995940959419594295943959449594595946959479594895949959509595195952959539595495955959569595795958959599596095961959629596395964959659596695967959689596995970959719597295973959749597595976959779597895979959809598195982959839598495985959869598795988959899599095991959929599395994959959599695997959989599996000960019600296003960049600596006960079600896009960109601196012960139601496015960169601796018960199602096021960229602396024960259602696027960289602996030960319603296033960349603596036960379603896039960409604196042960439604496045960469604796048960499605096051960529605396054960559605696057960589605996060960619606296063960649606596066960679606896069960709607196072960739607496075960769607796078960799608096081960829608396084960859608696087960889608996090960919609296093960949609596096960979609896099961009610196102961039610496105961069610796108961099611096111961129611396114961159611696117961189611996120961219612296123961249612596126961279612896129961309613196132961339613496135961369613796138961399614096141961429614396144961459614696147961489614996150961519615296153961549615596156961579615896159961609616196162961639616496165961669616796168961699617096171961729617396174961759617696177961789617996180961819618296183961849618596186961879618896189961909619196192961939619496195961969619796198961999620096201962029620396204962059620696207962089620996210962119621296213962149621596216962179621896219962209622196222962239622496225962269622796228962299623096231962329623396234962359623696237962389623996240962419624296243962449624596246962479624896249962509625196252962539625496255962569625796258962599626096261962629626396264962659626696267962689626996270962719627296273962749627596276962779627896279962809628196282962839628496285962869628796288962899629096291962929629396294962959629696297962989629996300963019630296303963049630596306963079630896309963109631196312963139631496315963169631796318963199632096321963229632396324963259632696327963289632996330963319633296333963349633596336963379633896339963409634196342963439634496345963469634796348963499635096351963529635396354963559635696357963589635996360963619636296363963649636596366963679636896369963709637196372963739637496375963769637796378963799638096381963829638396384963859638696387963889638996390963919639296393963949639596396963979639896399964009640196402964039640496405964069640796408964099641096411964129641396414964159641696417964189641996420964219642296423964249642596426964279642896429964309643196432964339643496435964369643796438964399644096441964429644396444964459644696447964489644996450964519645296453964549645596456964579645896459964609646196462964639646496465964669646796468964699647096471964729647396474964759647696477964789647996480964819648296483964849648596486964879648896489964909649196492964939649496495964969649796498964999650096501965029650396504965059650696507965089650996510965119651296513965149651596516965179651896519965209652196522965239652496525965269652796528965299653096531965329653396534965359653696537965389653996540965419654296543965449654596546965479654896549965509655196552965539655496555965569655796558965599656096561965629656396564965659656696567965689656996570965719657296573965749657596576965779657896579965809658196582965839658496585965869658796588965899659096591965929659396594965959659696597965989659996600966019660296603966049660596606966079660896609966109661196612966139661496615966169661796618966199662096621966229662396624966259662696627966289662996630966319663296633966349663596636966379663896639966409664196642966439664496645966469664796648966499665096651966529665396654966559665696657966589665996660966619666296663966649666596666966679666896669966709667196672966739667496675966769667796678966799668096681966829668396684966859668696687966889668996690966919669296693966949669596696966979669896699967009670196702967039670496705967069670796708967099671096711967129671396714967159671696717967189671996720967219672296723967249672596726967279672896729967309673196732967339673496735967369673796738967399674096741967429674396744967459674696747967489674996750967519675296753967549675596756967579675896759967609676196762967639676496765967669676796768967699677096771967729677396774967759677696777967789677996780967819678296783967849678596786967879678896789967909679196792967939679496795967969679796798967999680096801968029680396804968059680696807968089680996810968119681296813968149681596816968179681896819968209682196822968239682496825968269682796828968299683096831968329683396834968359683696837968389683996840968419684296843968449684596846968479684896849968509685196852968539685496855968569685796858968599686096861968629686396864968659686696867968689686996870968719687296873968749687596876968779687896879968809688196882968839688496885968869688796888968899689096891968929689396894968959689696897968989689996900969019690296903969049690596906969079690896909969109691196912969139691496915969169691796918969199692096921969229692396924969259692696927969289692996930969319693296933969349693596936969379693896939969409694196942969439694496945969469694796948969499695096951969529695396954969559695696957969589695996960969619696296963969649696596966969679696896969969709697196972969739697496975969769697796978969799698096981969829698396984969859698696987969889698996990969919699296993969949699596996969979699896999970009700197002970039700497005970069700797008970099701097011970129701397014970159701697017970189701997020970219702297023970249702597026970279702897029970309703197032970339703497035970369703797038970399704097041970429704397044970459704697047970489704997050970519705297053970549705597056970579705897059970609706197062970639706497065970669706797068970699707097071970729707397074970759707697077970789707997080970819708297083970849708597086970879708897089970909709197092970939709497095970969709797098970999710097101971029710397104971059710697107971089710997110971119711297113971149711597116971179711897119971209712197122971239712497125971269712797128971299713097131971329713397134971359713697137971389713997140971419714297143971449714597146971479714897149971509715197152971539715497155971569715797158971599716097161971629716397164971659716697167971689716997170971719717297173971749717597176971779717897179971809718197182971839718497185971869718797188971899719097191971929719397194971959719697197971989719997200972019720297203972049720597206972079720897209972109721197212972139721497215972169721797218972199722097221972229722397224972259722697227972289722997230972319723297233972349723597236972379723897239972409724197242972439724497245972469724797248972499725097251972529725397254972559725697257972589725997260972619726297263972649726597266972679726897269972709727197272972739727497275972769727797278972799728097281972829728397284972859728697287972889728997290972919729297293972949729597296972979729897299973009730197302973039730497305973069730797308973099731097311973129731397314973159731697317973189731997320973219732297323973249732597326973279732897329973309733197332973339733497335973369733797338973399734097341973429734397344973459734697347973489734997350973519735297353973549735597356973579735897359973609736197362973639736497365973669736797368973699737097371973729737397374973759737697377973789737997380973819738297383973849738597386973879738897389973909739197392973939739497395973969739797398973999740097401974029740397404974059740697407974089740997410974119741297413974149741597416974179741897419974209742197422974239742497425974269742797428974299743097431974329743397434974359743697437974389743997440974419744297443974449744597446974479744897449974509745197452974539745497455974569745797458974599746097461974629746397464974659746697467974689746997470974719747297473974749747597476974779747897479974809748197482974839748497485974869748797488974899749097491974929749397494974959749697497974989749997500975019750297503975049750597506975079750897509975109751197512975139751497515975169751797518975199752097521975229752397524975259752697527975289752997530975319753297533975349753597536975379753897539975409754197542975439754497545975469754797548975499755097551975529755397554975559755697557975589755997560975619756297563975649756597566975679756897569975709757197572975739757497575975769757797578975799758097581975829758397584975859758697587975889758997590975919759297593975949759597596975979759897599976009760197602976039760497605976069760797608976099761097611976129761397614976159761697617976189761997620976219762297623976249762597626976279762897629976309763197632976339763497635976369763797638976399764097641976429764397644976459764697647976489764997650976519765297653976549765597656976579765897659976609766197662976639766497665976669766797668976699767097671976729767397674976759767697677976789767997680976819768297683976849768597686976879768897689976909769197692976939769497695976969769797698976999770097701977029770397704977059770697707977089770997710977119771297713977149771597716977179771897719977209772197722977239772497725977269772797728977299773097731977329773397734977359773697737977389773997740977419774297743977449774597746977479774897749977509775197752977539775497755977569775797758977599776097761977629776397764977659776697767977689776997770977719777297773977749777597776977779777897779977809778197782977839778497785977869778797788977899779097791977929779397794977959779697797977989779997800978019780297803978049780597806978079780897809978109781197812978139781497815978169781797818978199782097821978229782397824978259782697827978289782997830978319783297833978349783597836978379783897839978409784197842978439784497845978469784797848978499785097851978529785397854978559785697857978589785997860978619786297863978649786597866978679786897869978709787197872978739787497875978769787797878978799788097881978829788397884978859788697887978889788997890978919789297893978949789597896978979789897899979009790197902979039790497905979069790797908979099791097911979129791397914979159791697917979189791997920979219792297923979249792597926979279792897929979309793197932979339793497935979369793797938979399794097941979429794397944979459794697947979489794997950979519795297953979549795597956979579795897959979609796197962979639796497965979669796797968979699797097971979729797397974979759797697977979789797997980979819798297983979849798597986979879798897989979909799197992979939799497995979969799797998979999800098001980029800398004980059800698007980089800998010980119801298013980149801598016980179801898019980209802198022980239802498025980269802798028980299803098031980329803398034980359803698037980389803998040980419804298043980449804598046980479804898049980509805198052980539805498055980569805798058980599806098061980629806398064980659806698067980689806998070980719807298073980749807598076980779807898079980809808198082980839808498085980869808798088980899809098091980929809398094980959809698097980989809998100981019810298103981049810598106981079810898109981109811198112981139811498115981169811798118981199812098121981229812398124981259812698127981289812998130981319813298133981349813598136981379813898139981409814198142981439814498145981469814798148981499815098151981529815398154981559815698157981589815998160981619816298163981649816598166981679816898169981709817198172981739817498175981769817798178981799818098181981829818398184981859818698187981889818998190981919819298193981949819598196981979819898199982009820198202982039820498205982069820798208982099821098211982129821398214982159821698217982189821998220982219822298223982249822598226982279822898229982309823198232982339823498235982369823798238982399824098241982429824398244982459824698247982489824998250982519825298253982549825598256982579825898259982609826198262982639826498265982669826798268982699827098271982729827398274982759827698277982789827998280982819828298283982849828598286982879828898289982909829198292982939829498295982969829798298982999830098301983029830398304983059830698307983089830998310983119831298313983149831598316983179831898319983209832198322983239832498325983269832798328983299833098331983329833398334983359833698337983389833998340983419834298343983449834598346983479834898349983509835198352983539835498355983569835798358983599836098361983629836398364983659836698367983689836998370983719837298373983749837598376983779837898379983809838198382983839838498385983869838798388983899839098391983929839398394983959839698397983989839998400984019840298403984049840598406984079840898409984109841198412984139841498415984169841798418984199842098421984229842398424984259842698427984289842998430984319843298433984349843598436984379843898439984409844198442984439844498445984469844798448984499845098451984529845398454984559845698457984589845998460984619846298463984649846598466984679846898469984709847198472984739847498475984769847798478984799848098481984829848398484984859848698487984889848998490984919849298493984949849598496984979849898499985009850198502985039850498505985069850798508985099851098511985129851398514985159851698517985189851998520985219852298523985249852598526985279852898529985309853198532985339853498535985369853798538985399854098541985429854398544985459854698547985489854998550985519855298553985549855598556985579855898559985609856198562985639856498565985669856798568985699857098571985729857398574985759857698577985789857998580985819858298583985849858598586985879858898589985909859198592985939859498595985969859798598985999860098601986029860398604986059860698607986089860998610986119861298613986149861598616986179861898619986209862198622986239862498625986269862798628986299863098631986329863398634986359863698637986389863998640986419864298643986449864598646986479864898649986509865198652986539865498655986569865798658986599866098661986629866398664986659866698667986689866998670986719867298673986749867598676986779867898679986809868198682986839868498685986869868798688986899869098691986929869398694986959869698697986989869998700987019870298703987049870598706987079870898709987109871198712987139871498715987169871798718987199872098721987229872398724987259872698727987289872998730987319873298733987349873598736987379873898739987409874198742987439874498745987469874798748987499875098751987529875398754987559875698757987589875998760987619876298763987649876598766987679876898769987709877198772987739877498775987769877798778987799878098781987829878398784987859878698787987889878998790987919879298793987949879598796987979879898799988009880198802988039880498805988069880798808988099881098811988129881398814988159881698817988189881998820988219882298823988249882598826988279882898829988309883198832988339883498835988369883798838988399884098841988429884398844988459884698847988489884998850988519885298853988549885598856988579885898859988609886198862988639886498865988669886798868988699887098871988729887398874988759887698877988789887998880988819888298883988849888598886988879888898889988909889198892988939889498895988969889798898988999890098901989029890398904989059890698907989089890998910989119891298913989149891598916989179891898919989209892198922989239892498925989269892798928989299893098931989329893398934989359893698937989389893998940989419894298943989449894598946989479894898949989509895198952989539895498955989569895798958989599896098961989629896398964989659896698967989689896998970989719897298973989749897598976989779897898979989809898198982989839898498985989869898798988989899899098991989929899398994989959899698997989989899999000990019900299003990049900599006990079900899009990109901199012990139901499015990169901799018990199902099021990229902399024990259902699027990289902999030990319903299033990349903599036990379903899039990409904199042990439904499045990469904799048990499905099051990529905399054990559905699057990589905999060990619906299063990649906599066990679906899069990709907199072990739907499075990769907799078990799908099081990829908399084990859908699087990889908999090990919909299093990949909599096990979909899099991009910199102991039910499105991069910799108991099911099111991129911399114991159911699117991189911999120991219912299123991249912599126991279912899129991309913199132991339913499135991369913799138991399914099141991429914399144991459914699147991489914999150991519915299153991549915599156991579915899159991609916199162991639916499165991669916799168991699917099171991729917399174991759917699177991789917999180991819918299183991849918599186991879918899189991909919199192991939919499195991969919799198991999920099201992029920399204992059920699207992089920999210992119921299213992149921599216992179921899219992209922199222992239922499225992269922799228992299923099231992329923399234992359923699237992389923999240992419924299243992449924599246992479924899249992509925199252992539925499255992569925799258992599926099261992629926399264992659926699267992689926999270992719927299273992749927599276992779927899279992809928199282992839928499285992869928799288992899929099291992929929399294992959929699297992989929999300993019930299303993049930599306993079930899309993109931199312993139931499315993169931799318993199932099321993229932399324993259932699327993289932999330993319933299333993349933599336993379933899339993409934199342993439934499345993469934799348993499935099351993529935399354993559935699357993589935999360993619936299363993649936599366993679936899369993709937199372993739937499375993769937799378993799938099381993829938399384993859938699387993889938999390993919939299393993949939599396993979939899399994009940199402994039940499405994069940799408994099941099411994129941399414994159941699417994189941999420994219942299423994249942599426994279942899429994309943199432994339943499435994369943799438994399944099441994429944399444994459944699447994489944999450994519945299453994549945599456994579945899459994609946199462994639946499465994669946799468994699947099471994729947399474994759947699477994789947999480994819948299483994849948599486994879948899489994909949199492994939949499495994969949799498994999950099501995029950399504995059950699507995089950999510995119951299513995149951599516995179951899519995209952199522995239952499525995269952799528995299953099531995329953399534995359953699537995389953999540995419954299543995449954599546995479954899549995509955199552995539955499555995569955799558995599956099561995629956399564995659956699567995689956999570995719957299573995749957599576995779957899579995809958199582995839958499585995869958799588995899959099591995929959399594995959959699597995989959999600996019960299603996049960599606996079960899609996109961199612996139961499615996169961799618996199962099621996229962399624996259962699627996289962999630996319963299633996349963599636996379963899639996409964199642996439964499645996469964799648996499965099651996529965399654996559965699657996589965999660996619966299663996649966599666996679966899669996709967199672996739967499675996769967799678996799968099681996829968399684996859968699687996889968999690996919969299693996949969599696996979969899699997009970199702997039970499705997069970799708997099971099711997129971399714997159971699717997189971999720997219972299723997249972599726997279972899729997309973199732997339973499735997369973799738997399974099741997429974399744997459974699747997489974999750997519975299753997549975599756997579975899759997609976199762997639976499765997669976799768997699977099771997729977399774997759977699777997789977999780997819978299783997849978599786997879978899789997909979199792997939979499795997969979799798997999980099801998029980399804998059980699807998089980999810998119981299813998149981599816998179981899819998209982199822998239982499825998269982799828998299983099831998329983399834998359983699837998389983999840998419984299843998449984599846998479984899849998509985199852998539985499855998569985799858998599986099861998629986399864998659986699867998689986999870998719987299873998749987599876998779987899879998809988199882998839988499885998869988799888998899989099891998929989399894998959989699897998989989999900999019990299903999049990599906999079990899909999109991199912999139991499915999169991799918999199992099921999229992399924999259992699927999289992999930999319993299933999349993599936999379993899939999409994199942999439994499945999469994799948999499995099951999529995399954999559995699957999589995999960999619996299963999649996599966999679996899969999709997199972999739997499975999769997799978999799998099981999829998399984999859998699987999889998999990999919999299993999949999599996999979999899999100000100001100002100003100004100005100006100007100008100009100010100011100012100013100014100015100016100017100018100019100020100021100022100023100024100025100026100027100028100029100030100031100032100033100034100035100036100037100038100039100040100041100042100043100044100045100046100047100048100049100050100051100052100053100054100055100056100057100058100059100060100061100062100063100064100065100066100067100068100069100070100071100072100073100074100075100076100077100078100079100080100081100082100083100084100085100086100087100088100089100090100091100092100093100094100095100096100097100098100099100100100101100102100103100104100105100106100107100108100109100110100111100112100113100114100115100116100117100118100119100120100121100122100123100124100125100126100127100128100129100130100131100132100133100134100135100136100137100138100139100140100141100142100143100144100145100146100147100148100149100150100151100152100153100154100155100156100157100158100159100160100161100162100163100164100165100166100167100168100169100170100171100172100173100174100175100176100177100178100179100180100181100182100183100184100185100186100187100188100189100190100191100192100193100194100195100196100197100198100199100200100201100202100203100204100205100206100207100208100209100210100211100212100213100214100215100216100217100218100219100220100221100222100223100224100225100226100227100228100229100230100231100232100233100234100235100236100237100238100239100240100241100242100243100244100245100246100247100248100249100250100251100252100253100254100255100256100257100258100259100260100261100262100263100264100265100266100267100268100269100270100271100272100273100274100275100276100277100278100279100280100281100282100283100284100285100286100287100288100289100290100291100292100293100294100295100296100297100298100299100300100301100302100303100304100305100306100307100308100309100310100311100312100313100314100315100316100317100318100319100320100321100322100323100324100325100326100327100328100329100330100331100332100333100334100335100336100337100338100339100340100341100342100343100344100345100346100347100348100349100350100351100352100353100354100355100356100357100358100359100360100361100362100363100364100365100366100367100368100369100370100371100372100373100374100375100376100377100378100379100380100381100382100383100384100385100386100387100388100389100390100391100392100393100394100395100396100397100398100399100400100401100402100403100404100405100406100407100408100409100410100411100412100413100414100415100416100417100418100419100420100421100422100423100424100425100426100427100428100429100430100431100432100433100434100435100436100437100438100439100440100441100442100443100444100445100446100447100448100449100450100451100452100453100454100455100456100457100458100459100460100461100462100463100464100465100466100467100468100469100470100471100472100473100474100475100476100477100478100479100480100481100482100483100484100485100486100487100488100489100490100491100492100493100494100495100496100497100498100499100500100501100502100503100504100505100506100507100508100509100510100511100512100513100514100515100516100517100518100519100520100521100522100523100524100525100526100527100528100529100530100531100532100533100534100535100536100537100538100539100540100541100542100543100544100545100546100547100548100549100550100551100552100553100554100555100556100557100558100559100560100561100562100563100564100565100566100567100568100569100570100571100572100573100574100575100576100577100578100579100580100581100582100583100584100585100586100587100588100589100590100591100592100593100594100595100596100597100598100599100600100601100602100603100604100605100606100607100608100609100610100611100612100613100614100615100616100617100618100619100620100621100622100623100624100625100626100627100628100629100630100631100632100633100634100635100636100637100638100639100640100641100642100643100644100645100646100647100648100649100650100651100652100653100654100655100656100657100658100659100660100661100662100663100664100665100666100667100668100669100670100671100672100673100674100675100676100677100678100679100680100681100682100683100684100685100686100687100688100689100690100691100692100693100694100695100696100697100698100699100700100701100702100703100704100705100706100707100708100709100710100711100712100713100714100715100716100717100718100719100720100721100722100723100724100725100726100727100728100729100730100731100732100733100734100735100736100737100738100739100740100741100742100743100744100745100746100747100748100749100750100751100752100753100754100755100756100757100758100759100760100761100762100763100764100765100766100767100768100769100770100771100772100773100774100775100776100777100778100779100780100781100782100783100784100785100786100787100788100789100790100791100792100793100794100795100796100797100798100799100800100801100802100803100804100805100806100807100808100809100810100811100812100813100814100815100816100817100818100819100820100821100822100823100824100825100826100827100828100829100830100831100832100833100834100835100836100837100838100839100840100841100842100843100844100845100846100847100848100849100850100851100852100853100854100855100856100857100858100859100860100861100862100863100864100865100866100867100868100869100870100871100872100873100874100875100876100877100878100879100880100881100882100883100884100885100886100887100888100889100890100891100892100893100894100895100896100897100898100899100900100901100902100903100904100905100906100907100908100909100910100911100912100913100914100915100916100917100918100919100920100921100922100923100924100925100926100927100928100929100930100931100932100933100934100935100936100937100938100939100940100941100942100943100944100945100946100947100948100949100950100951100952100953100954100955100956100957100958100959100960100961100962100963100964100965100966100967100968100969100970100971100972100973100974100975100976100977100978100979100980100981100982100983100984100985100986100987100988100989100990100991100992100993100994100995100996100997100998100999101000101001101002101003101004101005101006101007101008101009101010101011101012101013101014101015101016101017101018101019101020101021101022101023101024101025101026101027101028101029101030101031101032101033101034101035101036101037101038101039101040101041101042101043101044101045101046101047101048101049101050101051101052101053101054101055101056101057101058101059101060101061101062101063101064101065101066101067101068101069101070101071101072101073101074101075101076101077101078101079101080101081101082101083101084101085101086101087101088101089101090101091101092101093101094101095101096101097101098101099101100101101101102101103101104101105101106101107101108101109101110101111101112101113101114101115101116101117101118101119101120101121101122101123101124101125101126101127101128101129101130101131101132101133101134101135101136101137101138101139101140101141101142101143101144101145101146101147101148101149101150101151101152101153101154101155101156101157101158101159101160101161101162101163101164101165101166101167101168101169101170101171101172101173101174101175101176101177101178101179101180101181101182101183101184101185101186101187101188101189101190101191101192101193101194101195101196101197101198101199101200101201101202101203101204101205101206101207101208101209101210101211101212101213101214101215101216101217101218101219101220101221101222101223101224101225101226101227101228101229101230101231101232101233101234101235101236101237101238101239101240101241101242101243101244101245101246101247101248101249101250101251101252101253101254101255101256101257101258101259101260101261101262101263101264101265101266101267101268101269101270101271101272101273101274101275101276101277101278101279101280101281101282101283101284101285101286101287101288101289101290101291101292101293101294101295101296101297101298101299101300101301101302101303101304101305101306101307101308101309101310101311101312101313101314101315101316101317101318101319101320101321101322101323101324101325101326101327101328101329101330101331101332101333101334101335101336101337101338101339101340101341101342101343101344101345101346101347101348101349101350101351101352101353101354101355101356101357101358101359101360101361101362101363101364101365101366101367101368101369101370101371101372101373101374101375101376101377101378101379101380101381101382101383101384101385101386101387101388101389101390101391101392101393101394101395101396101397101398101399101400101401101402101403101404101405101406101407101408101409101410101411101412101413101414101415101416101417101418101419101420101421101422101423101424101425101426101427101428101429101430101431101432101433101434101435101436101437101438101439101440101441101442101443101444101445101446101447101448101449101450101451101452101453101454101455101456101457101458101459101460101461101462101463101464101465101466101467101468101469101470101471101472101473101474101475101476101477101478101479101480101481101482101483101484101485101486101487101488101489101490101491101492101493101494101495101496101497101498101499101500101501101502101503101504101505101506101507101508101509101510101511101512101513101514101515101516101517101518101519101520101521101522101523101524101525101526101527101528101529101530101531101532101533101534101535101536101537101538101539101540101541101542101543101544101545101546101547101548101549101550101551101552101553101554101555101556101557101558101559101560101561101562101563101564101565101566101567101568101569101570101571101572101573101574101575101576101577101578101579101580101581101582101583101584101585101586101587101588101589101590101591101592101593101594101595101596101597101598101599101600101601101602101603101604101605101606101607101608101609101610101611101612101613101614101615101616101617101618101619101620101621101622101623101624101625101626101627101628101629101630101631101632101633101634101635101636101637101638101639101640101641101642101643101644101645101646101647101648101649101650101651101652101653101654101655101656101657101658101659101660101661101662101663101664101665101666101667101668101669101670101671101672101673101674101675101676101677101678101679101680101681101682101683101684101685101686101687101688101689101690101691101692101693101694101695101696101697101698101699101700101701101702101703101704101705101706101707101708101709101710101711101712101713101714101715101716101717101718101719101720101721101722101723101724101725101726101727101728101729101730101731101732101733101734101735101736101737101738101739101740101741101742101743101744101745101746101747101748101749101750101751101752101753101754101755101756101757101758101759101760101761101762101763101764101765101766101767101768101769101770101771101772101773101774101775101776101777101778101779101780101781101782101783101784101785101786101787101788101789101790101791101792101793101794101795101796101797101798101799101800101801101802101803101804101805101806101807101808101809101810101811101812101813101814101815101816101817101818101819101820101821101822101823101824101825101826101827101828101829101830101831101832101833101834101835101836101837101838101839101840101841101842101843101844101845101846101847101848101849101850101851101852101853101854101855101856101857101858101859101860101861101862101863101864101865101866101867101868101869101870101871101872101873101874101875101876101877101878101879101880101881101882101883101884101885101886101887101888101889101890101891101892101893101894101895101896101897101898101899101900101901101902101903101904101905101906101907101908101909101910101911101912101913101914101915101916101917101918101919101920101921101922101923101924101925101926101927101928101929101930101931101932101933101934101935101936101937101938101939101940101941101942101943101944101945101946101947101948101949101950101951101952101953101954101955101956101957101958101959101960101961101962101963101964101965101966101967101968101969101970101971101972101973101974101975101976101977101978101979101980101981101982101983101984101985101986101987101988101989101990101991101992101993101994101995101996101997101998101999102000102001102002102003102004102005102006102007102008102009102010102011102012102013102014102015102016102017102018102019102020102021102022102023102024102025102026102027102028102029102030102031102032102033102034102035102036102037102038102039102040102041102042102043102044102045102046102047102048102049102050102051102052102053102054102055102056102057102058102059102060102061102062102063102064102065102066102067102068102069102070102071102072102073102074102075102076102077102078102079102080102081102082102083102084102085102086102087102088102089102090102091102092102093102094102095102096102097102098102099102100102101102102102103102104102105102106102107102108102109102110102111102112102113102114102115102116102117102118102119102120102121102122102123102124102125102126102127102128102129102130102131102132102133102134102135102136102137102138102139102140102141102142102143102144102145102146102147102148102149102150102151102152102153102154102155102156102157102158102159102160102161102162102163102164102165102166102167102168102169102170102171102172102173102174102175102176102177102178102179102180102181102182102183102184102185102186102187102188102189102190102191102192102193102194102195102196102197102198102199102200102201102202102203102204102205102206102207102208102209102210102211102212102213102214102215102216102217102218102219102220102221102222102223102224102225102226102227102228102229102230102231102232102233102234102235102236102237102238102239102240102241102242102243102244102245102246102247102248102249102250102251102252102253102254102255102256102257102258102259102260102261102262102263102264102265102266102267102268102269102270102271102272102273102274102275102276102277102278102279102280102281102282102283102284102285102286102287102288102289102290102291102292102293102294102295102296102297102298102299102300102301102302102303102304102305102306102307102308102309102310102311102312102313102314102315102316102317102318102319102320102321102322102323102324102325102326102327102328102329102330102331102332102333102334102335102336102337102338102339102340102341102342102343102344102345102346102347102348102349102350102351102352102353102354102355102356102357102358102359102360102361102362102363102364102365102366102367102368102369102370102371102372102373102374102375102376102377102378102379102380102381102382102383102384102385102386102387102388102389102390102391102392102393102394102395102396102397102398102399102400102401102402102403102404102405102406102407102408102409102410102411102412102413102414102415102416102417102418102419102420102421102422102423102424102425102426102427102428102429102430102431102432102433102434102435102436102437102438102439102440102441102442102443102444102445102446102447102448102449102450102451102452102453102454102455102456102457102458102459102460102461102462102463102464102465102466102467102468102469102470102471102472102473102474102475102476102477102478102479102480102481102482102483102484102485102486102487102488102489102490102491102492102493102494102495102496102497102498102499102500102501102502102503102504102505102506102507102508102509102510102511102512102513102514102515102516102517102518102519102520102521102522102523102524102525102526102527102528102529102530102531102532102533102534102535102536102537102538102539102540102541102542102543102544102545102546102547102548102549102550102551102552102553102554102555102556102557102558102559102560102561102562102563102564102565102566102567102568102569102570102571102572102573102574102575102576102577102578102579102580102581102582102583102584102585102586102587102588102589102590102591102592102593102594102595102596102597102598102599102600102601102602102603102604102605102606102607102608102609102610102611102612102613102614102615102616102617102618102619102620102621102622102623102624102625102626102627102628102629102630102631102632102633102634102635102636102637102638102639102640102641102642102643102644102645102646102647102648102649102650102651102652102653102654102655102656102657102658102659102660102661102662102663102664102665102666102667102668102669102670102671102672102673102674102675102676102677102678102679102680102681102682102683102684102685102686102687102688102689102690102691102692102693102694102695102696102697102698102699102700102701102702102703102704102705102706102707102708102709102710102711102712102713102714102715102716102717102718102719102720102721102722102723102724102725102726102727102728102729102730102731102732102733102734102735102736102737102738102739102740102741102742102743102744102745102746102747102748102749102750102751102752102753102754102755102756102757102758102759102760102761102762102763102764102765102766102767102768102769102770102771102772102773102774102775102776102777102778102779102780102781102782102783102784102785102786102787102788102789102790102791102792102793102794102795102796102797102798102799102800102801102802102803102804102805102806102807102808102809102810102811102812102813102814102815102816102817102818102819102820102821102822102823102824102825102826102827102828102829102830102831102832102833102834102835102836102837102838102839102840102841102842102843102844102845102846102847102848102849102850102851102852102853102854102855102856102857102858102859102860102861102862102863102864102865102866102867102868102869102870102871102872102873102874102875102876102877102878102879102880102881102882102883102884102885102886102887102888102889102890102891102892102893102894102895102896102897102898102899102900102901102902102903102904102905102906102907102908102909102910102911102912102913102914102915102916102917102918102919102920102921102922102923102924102925102926102927102928102929102930102931102932102933102934102935102936102937102938102939102940102941102942102943102944102945102946102947102948102949102950102951102952102953102954102955102956102957102958102959102960102961102962102963102964102965102966102967102968102969102970102971102972102973102974102975102976102977102978102979102980102981102982102983102984102985102986102987102988102989102990102991102992102993102994102995102996102997102998102999103000103001103002103003103004103005103006103007103008103009103010103011103012103013103014103015103016103017103018103019103020103021103022103023103024103025103026103027103028103029103030103031103032103033103034103035103036103037103038103039103040103041103042103043103044103045103046103047103048103049103050103051103052103053103054103055103056103057103058103059103060103061103062103063103064103065103066103067103068103069103070103071103072103073103074103075103076103077103078103079103080103081103082103083103084103085103086103087103088103089103090103091103092103093103094103095103096103097103098103099103100103101103102103103103104103105103106103107103108103109103110103111103112103113103114103115103116103117103118103119103120103121103122103123103124103125103126103127103128103129103130103131103132103133103134103135103136103137103138103139103140103141103142103143103144103145103146103147103148103149103150103151103152103153103154103155103156103157103158103159103160103161103162103163103164103165103166103167103168103169103170103171103172103173103174103175103176103177103178103179103180103181103182103183103184103185103186103187103188103189103190103191103192103193103194103195103196103197103198103199103200103201103202103203103204103205103206103207103208103209103210103211103212103213103214103215103216103217103218103219103220103221103222103223103224103225103226103227103228103229103230103231103232103233103234103235103236103237103238103239103240103241103242103243103244103245103246103247103248103249103250103251103252103253103254103255103256103257103258103259103260103261103262103263103264103265103266103267103268103269103270103271103272103273103274103275103276103277103278103279103280103281103282103283103284103285103286103287103288103289103290103291103292103293103294103295103296103297103298103299103300103301103302103303103304103305103306103307103308103309103310103311103312103313103314103315103316103317103318103319103320103321103322103323103324103325103326103327103328103329103330103331103332103333103334103335103336103337103338103339103340103341103342103343103344103345103346103347103348103349103350103351103352103353103354103355103356103357103358103359103360103361103362103363103364103365103366103367103368103369103370103371103372103373103374103375103376103377103378103379103380103381103382103383103384103385103386103387103388103389103390103391103392103393103394103395103396103397103398103399103400103401103402103403103404103405103406103407103408103409103410103411103412103413103414103415103416103417103418103419103420103421103422103423103424103425103426103427103428103429103430103431103432103433103434103435103436103437103438103439103440103441103442103443103444103445103446103447103448103449103450103451103452103453103454103455103456103457103458103459103460103461103462103463103464103465103466103467103468103469103470103471103472103473103474103475103476103477103478103479103480103481103482103483103484103485103486103487103488103489103490103491103492103493103494103495103496103497103498103499103500103501103502103503103504103505103506103507103508103509103510103511103512103513103514103515103516103517103518103519103520103521103522103523103524103525103526103527103528103529103530103531103532103533103534103535103536103537103538103539103540103541103542103543103544103545103546103547103548103549103550103551103552103553103554103555103556103557103558103559103560103561103562103563103564103565103566103567103568103569103570103571103572103573103574103575103576103577103578103579103580103581103582103583103584103585103586103587103588103589103590103591103592103593103594103595103596103597103598103599103600103601103602103603103604103605103606103607103608103609103610103611103612103613103614103615103616103617103618103619103620103621103622103623103624103625103626103627103628103629103630103631103632103633103634103635103636103637103638103639103640103641103642103643103644103645103646103647103648103649103650103651103652103653103654103655103656103657103658103659103660103661103662103663103664103665103666103667103668103669103670103671103672103673103674103675103676103677103678103679103680103681103682103683103684103685103686103687103688103689103690103691103692103693103694103695103696103697103698103699103700103701103702103703103704103705103706103707103708103709103710103711103712103713103714103715103716103717103718103719103720103721103722103723103724103725103726103727103728103729103730103731103732103733103734103735103736103737103738103739103740103741103742103743103744103745103746103747103748103749103750103751103752103753103754103755103756103757103758103759103760103761103762103763103764103765103766103767103768103769103770103771103772103773103774103775103776103777103778103779103780103781103782103783103784103785103786103787103788103789103790103791103792103793103794103795103796103797103798103799103800103801103802103803103804103805103806103807103808103809103810103811103812103813103814103815103816103817103818103819103820103821103822103823103824103825103826103827103828103829103830103831103832103833103834103835103836103837103838103839103840103841103842103843103844103845103846103847103848103849103850103851103852103853103854103855103856103857103858103859103860103861103862103863103864103865103866103867103868103869103870103871103872103873103874103875103876103877103878103879103880103881103882103883103884103885103886103887103888103889103890103891103892103893103894103895103896103897103898103899103900103901103902103903103904103905103906103907103908103909103910103911103912103913103914103915103916103917103918103919103920103921103922103923103924103925103926103927103928103929103930103931103932103933103934103935103936103937103938103939103940103941103942103943103944103945103946103947103948103949103950103951103952103953103954103955103956103957103958103959103960103961103962103963103964103965103966103967103968103969103970103971103972103973103974103975103976103977103978103979103980103981103982103983103984103985103986103987103988103989103990103991103992103993103994103995103996103997103998103999104000104001104002104003104004104005104006104007104008104009104010104011104012104013104014104015104016104017104018104019104020104021104022104023104024104025104026104027104028104029104030104031104032104033104034104035104036104037104038104039104040104041104042104043104044104045104046104047104048104049104050104051104052104053104054104055104056104057104058104059104060104061104062104063104064104065104066104067104068104069104070104071104072104073104074104075104076104077104078104079104080104081104082104083104084104085104086104087104088104089104090104091104092104093104094104095104096104097104098104099104100104101104102104103104104104105104106104107104108104109104110104111104112104113104114104115104116104117104118104119104120104121104122104123104124104125104126104127104128104129104130104131104132104133104134104135104136104137104138104139104140104141104142104143104144104145104146104147104148104149104150104151104152104153104154104155104156104157104158104159104160104161104162104163104164104165104166104167104168104169104170104171104172104173104174104175104176104177104178104179104180104181104182104183104184104185104186104187104188104189104190104191104192104193104194104195104196104197104198104199104200104201104202104203104204104205104206104207104208104209104210104211104212104213104214104215104216104217104218104219104220104221104222104223104224104225104226104227104228104229104230104231104232104233104234104235104236104237104238104239104240104241104242104243104244104245104246104247104248104249104250104251104252104253104254104255104256104257104258104259104260104261104262104263104264104265104266104267104268104269104270104271104272104273104274104275104276104277104278104279104280104281104282104283104284104285104286104287104288104289104290104291104292104293104294104295104296104297104298104299104300104301104302104303104304104305104306104307104308104309104310104311104312104313104314104315104316104317104318104319104320104321104322104323104324104325104326104327104328104329104330104331104332104333104334104335104336104337104338104339104340104341104342104343104344104345104346104347104348104349104350104351104352104353104354104355104356104357104358104359104360104361104362104363104364104365104366104367104368104369104370104371104372104373104374104375104376104377104378104379104380104381104382104383104384104385104386104387104388104389104390104391104392104393104394104395104396104397104398104399104400104401104402104403104404104405104406104407104408104409104410104411104412104413104414104415104416104417104418104419104420104421104422104423104424104425104426104427104428104429104430104431104432104433104434104435104436104437104438104439104440104441104442104443104444104445104446104447104448104449104450104451104452104453104454104455104456104457104458104459104460104461104462104463104464104465104466104467104468104469104470104471104472104473104474104475104476104477104478104479104480104481104482104483104484104485104486104487104488104489104490104491104492104493104494104495104496104497104498104499104500104501104502104503104504104505104506104507104508104509104510104511104512104513104514104515104516104517104518104519104520104521104522104523104524104525104526104527104528104529104530104531104532104533104534104535104536104537104538104539104540104541104542104543104544104545104546104547104548104549104550104551104552104553104554104555104556104557104558104559104560104561104562104563104564104565104566104567104568104569104570104571104572104573104574104575104576104577104578104579104580104581104582104583104584104585104586104587104588104589104590104591104592104593104594104595104596104597104598104599104600104601104602104603104604104605104606104607104608104609104610104611104612104613104614104615104616104617104618104619104620104621104622104623104624104625104626104627104628104629104630104631104632104633104634104635104636104637104638104639104640104641104642104643104644104645104646104647104648104649104650104651104652104653104654104655104656104657104658104659104660104661104662104663104664104665104666104667104668104669104670104671104672104673104674104675104676104677104678104679104680104681104682104683104684104685104686104687104688104689104690104691104692104693104694104695104696104697104698104699104700104701104702104703104704104705104706104707104708104709104710104711104712104713104714104715104716104717104718104719104720104721104722104723104724104725104726104727104728104729104730104731104732104733104734104735104736104737104738104739104740104741104742104743104744104745104746104747104748104749104750104751104752104753104754104755104756104757104758104759104760104761104762104763104764104765104766104767104768104769104770104771104772104773104774104775104776104777104778104779104780104781104782104783104784104785104786104787104788104789104790104791104792104793104794104795104796104797104798104799104800104801104802104803104804104805104806104807104808104809104810104811104812104813104814104815104816104817104818104819104820104821104822104823104824104825104826104827104828104829104830104831104832104833104834104835104836104837104838104839104840104841104842104843104844104845104846104847104848104849104850104851104852104853104854104855104856104857104858104859104860104861104862104863104864104865104866104867104868104869104870104871104872104873104874104875104876104877104878104879104880104881104882104883104884104885104886104887104888104889104890104891104892104893104894104895104896104897104898104899104900104901104902104903104904104905104906104907104908104909104910104911104912104913104914104915104916104917104918104919104920104921104922104923104924104925104926104927104928104929104930104931104932104933104934104935104936104937104938104939104940104941104942104943104944104945104946104947104948104949104950104951104952104953104954104955104956104957104958104959104960104961104962104963104964104965104966104967104968104969104970104971104972104973104974104975104976104977104978104979104980104981104982104983104984104985104986104987104988104989104990104991104992104993104994104995104996104997104998104999105000105001105002105003105004105005105006105007105008105009105010105011105012105013105014105015105016105017105018105019105020105021105022105023105024105025105026105027105028105029105030105031105032105033105034105035105036105037105038105039105040105041105042105043105044105045105046105047105048105049105050105051105052105053105054105055105056105057105058105059105060105061105062105063105064105065105066105067105068105069105070105071105072105073105074105075105076105077105078105079105080105081105082105083105084105085105086105087105088105089105090105091105092105093105094105095105096105097105098105099105100105101105102105103105104105105105106105107105108105109105110105111105112105113105114105115105116105117105118105119105120105121105122105123105124105125105126105127105128105129105130105131105132105133105134105135105136105137105138105139105140105141105142105143105144105145105146105147105148105149105150105151105152105153105154105155105156105157105158105159105160105161105162105163105164105165105166105167105168105169105170105171105172105173105174105175105176105177105178105179105180105181105182105183105184105185105186105187105188105189105190105191105192105193105194105195105196105197105198105199105200105201105202105203105204105205105206105207105208105209105210105211105212105213105214105215105216105217105218105219105220105221105222105223105224105225105226105227105228105229105230105231105232105233105234105235105236105237105238105239105240105241105242105243105244105245105246105247105248105249105250105251105252105253105254105255105256105257105258105259105260105261105262105263105264105265105266105267105268105269105270105271105272105273105274105275105276105277105278105279105280105281105282105283105284105285105286105287105288105289105290105291105292105293105294105295105296105297105298105299105300105301105302105303105304105305105306105307105308105309105310105311105312105313105314105315105316105317105318105319105320105321105322105323105324105325105326105327105328105329105330105331105332105333105334105335105336105337105338105339105340105341105342105343105344105345105346105347105348105349105350105351105352105353105354105355105356105357105358105359105360105361105362105363105364105365105366105367105368105369105370105371105372105373105374105375105376105377105378105379105380105381105382105383105384105385105386105387105388105389105390105391105392105393105394105395105396105397105398105399105400105401105402105403105404105405105406105407105408105409105410105411105412105413105414105415105416105417105418105419105420105421105422105423105424105425105426105427105428105429105430105431105432105433105434105435105436105437105438105439105440105441105442105443105444105445105446105447105448105449105450105451105452105453105454105455105456105457105458105459105460105461105462105463105464105465105466105467105468105469105470105471105472105473105474105475105476105477105478105479105480105481105482105483105484105485105486105487105488105489105490105491105492105493105494105495105496105497105498105499105500105501105502105503105504105505105506105507105508105509105510105511105512105513105514105515105516105517105518105519105520105521105522105523105524105525105526105527105528105529105530105531105532105533105534105535105536105537105538105539105540105541105542105543105544105545105546105547105548105549105550105551105552105553105554105555105556105557105558105559105560105561105562105563105564105565105566105567105568105569105570105571105572105573105574105575105576105577105578105579105580105581105582105583105584105585105586105587105588105589105590105591105592105593105594105595105596105597105598105599105600105601105602105603105604105605105606105607105608105609105610105611105612105613105614105615105616105617105618105619105620105621105622105623105624105625105626105627105628105629105630105631105632105633105634105635105636105637105638105639105640105641105642105643105644105645105646105647105648105649105650105651105652105653105654105655105656105657105658105659105660105661105662105663105664105665105666105667105668105669105670105671105672105673105674105675105676105677105678105679105680105681105682105683105684105685105686105687105688105689105690105691105692105693105694105695105696105697105698105699105700105701105702105703105704105705105706105707105708105709105710105711105712105713105714105715105716105717105718105719105720105721105722105723105724105725105726105727105728105729105730105731105732105733105734105735105736105737105738105739105740105741105742105743105744105745105746105747105748105749105750105751105752105753105754105755105756105757105758105759105760105761105762105763105764105765105766105767105768105769105770105771105772105773105774105775105776105777105778105779105780105781105782105783105784105785105786105787105788105789105790105791105792105793105794105795105796105797105798105799105800105801105802105803105804105805105806105807105808105809105810105811105812105813105814105815105816105817105818105819105820105821105822105823105824105825105826105827105828105829105830105831105832105833105834105835105836105837105838105839105840105841105842105843105844105845105846105847105848105849105850105851105852105853105854105855105856105857105858105859105860105861105862105863105864105865105866105867105868105869105870105871105872105873105874105875105876105877105878105879105880105881105882105883105884105885105886105887105888105889105890105891105892105893105894105895105896105897105898105899105900105901105902105903105904105905105906105907105908105909105910105911105912105913105914105915105916105917105918105919105920105921105922105923105924105925105926105927105928105929105930105931105932105933105934105935105936105937105938105939105940105941105942105943105944105945105946105947105948105949105950105951105952105953105954105955105956105957105958105959105960105961105962105963105964105965105966105967105968105969105970105971105972105973105974105975105976105977105978105979105980105981105982105983105984105985105986105987105988105989105990105991105992105993105994105995105996105997105998105999106000106001106002106003106004106005106006106007106008106009106010106011106012106013106014106015106016106017106018106019106020106021106022106023106024106025106026106027106028106029106030106031106032106033106034106035106036106037106038106039106040106041106042106043106044106045106046106047106048106049106050106051106052106053106054106055106056106057106058106059106060106061106062106063106064106065106066106067106068106069106070106071106072106073106074106075106076106077106078106079106080106081106082106083106084106085106086106087106088106089106090106091106092106093106094106095106096106097106098106099106100106101106102106103106104106105106106106107106108106109106110106111106112106113106114106115106116106117106118106119106120106121106122106123106124106125106126106127106128106129106130106131106132106133106134106135106136106137106138106139106140106141106142106143106144106145106146106147106148106149106150106151106152106153106154106155106156106157106158106159106160106161106162106163106164106165106166106167106168106169106170106171106172106173106174106175106176106177106178106179106180106181106182106183106184106185106186106187106188106189106190106191106192106193106194106195106196106197106198106199106200106201106202106203106204106205106206106207106208106209106210106211106212106213106214106215106216106217106218106219106220106221106222106223106224106225106226106227106228106229106230106231106232106233106234106235106236106237106238106239106240106241106242106243106244106245106246106247106248106249106250106251106252106253106254106255106256106257106258106259106260106261106262106263106264106265106266106267106268106269106270106271106272106273106274106275106276106277106278106279106280106281106282106283106284106285106286106287106288106289106290106291106292106293106294106295106296106297106298106299106300106301106302106303106304106305106306106307106308106309106310106311106312106313106314106315106316106317106318106319106320106321106322106323106324106325106326106327106328106329106330106331106332106333106334106335106336106337106338106339106340106341106342106343106344106345106346106347106348106349106350106351106352106353106354106355106356106357106358106359106360106361106362106363106364106365106366106367106368106369106370106371106372106373106374106375106376106377106378106379106380106381106382106383106384106385106386106387106388106389106390106391106392106393106394106395106396106397106398106399106400106401106402106403106404106405106406106407106408106409106410106411106412106413106414106415106416106417106418106419106420106421106422106423106424106425106426106427106428106429106430106431106432106433106434106435106436106437106438106439106440106441106442106443106444106445106446106447106448106449106450106451106452106453106454106455106456106457106458106459106460106461106462106463106464106465106466106467106468106469106470106471106472106473106474106475106476106477106478106479106480106481106482106483106484106485106486106487106488106489106490106491106492106493106494106495106496106497106498106499106500106501106502106503106504106505106506106507106508106509106510106511106512106513106514106515106516106517106518106519106520106521106522106523106524106525106526106527106528106529106530106531106532106533106534106535106536106537106538106539106540106541106542106543106544106545106546106547106548106549106550106551106552106553106554106555106556106557106558106559106560106561106562106563106564106565106566106567106568106569106570106571106572106573106574106575106576106577106578106579106580106581106582106583106584106585106586106587106588106589106590106591106592106593106594106595106596106597106598106599106600106601106602106603106604106605106606106607106608106609106610106611106612106613106614106615106616106617106618106619106620106621106622106623106624106625106626106627106628106629106630106631106632106633106634106635106636106637106638106639106640106641106642106643106644106645106646106647106648106649106650106651106652106653106654106655106656106657106658106659106660106661106662106663106664106665106666106667106668106669106670106671106672106673106674106675106676106677106678106679106680106681106682106683106684106685106686106687106688106689106690106691106692106693106694106695106696106697106698106699106700106701106702106703106704106705106706106707106708106709106710106711106712106713106714106715106716106717106718106719106720106721106722106723106724106725106726106727106728106729106730106731106732106733106734106735106736106737106738106739106740106741106742106743106744106745106746106747106748106749106750106751106752106753106754106755106756106757106758106759106760106761106762106763106764106765106766106767106768106769106770106771106772106773106774106775106776106777106778106779106780106781106782106783106784106785106786106787106788106789106790106791106792106793106794106795106796106797106798106799106800106801106802106803106804106805106806106807106808106809106810106811106812106813106814106815106816106817106818106819106820106821106822106823106824106825106826106827106828106829106830106831106832106833106834106835106836106837106838106839106840106841106842106843106844106845106846106847106848106849106850106851106852106853106854106855106856106857106858106859106860106861106862106863106864106865106866106867106868106869106870106871106872106873106874106875106876106877106878106879106880106881106882106883106884106885106886106887106888106889106890106891106892106893106894106895106896106897106898106899106900106901106902106903106904106905106906106907106908106909106910106911106912106913106914106915106916106917106918106919106920106921106922106923106924106925106926106927106928106929106930106931106932106933106934106935106936106937106938106939106940106941106942106943106944106945106946106947106948106949106950106951106952106953106954106955106956106957106958106959106960106961106962106963106964106965106966106967106968106969106970106971106972106973106974106975106976106977106978106979106980106981106982106983106984106985106986106987106988106989106990106991106992106993106994106995106996106997106998106999107000107001107002107003107004107005107006107007107008107009107010107011107012107013107014107015107016107017107018107019107020107021107022107023107024107025107026107027107028107029107030107031107032107033107034107035107036107037107038107039107040107041107042107043107044107045107046107047107048107049107050107051107052107053107054107055107056107057107058107059107060107061107062107063107064107065107066107067107068107069107070107071107072107073107074107075107076107077107078107079107080107081107082107083107084107085107086107087107088107089107090107091107092107093107094107095107096107097107098107099107100107101107102107103107104107105107106107107107108107109107110107111107112107113107114107115107116107117107118107119107120107121107122107123107124107125107126107127107128107129107130107131107132107133107134107135107136107137107138107139107140107141107142107143107144107145107146107147107148107149107150107151107152107153107154107155107156107157107158107159107160107161107162107163107164107165107166107167107168107169107170107171107172107173107174107175107176107177107178107179107180107181107182107183107184107185107186107187107188107189107190107191107192107193107194107195107196107197107198107199107200107201107202107203107204107205107206107207107208107209107210107211107212107213107214107215107216107217107218107219107220107221107222107223107224107225107226107227107228107229107230107231107232107233107234107235107236107237107238107239107240107241107242107243107244107245107246107247107248107249107250107251107252107253107254107255107256107257107258107259107260107261107262107263107264107265107266107267107268107269107270107271107272107273107274107275107276107277107278107279107280107281107282107283107284107285107286107287107288107289107290107291107292107293107294107295107296107297107298107299107300107301107302107303107304107305107306107307107308107309107310107311107312107313107314107315107316107317107318107319107320107321107322107323107324107325107326107327107328107329107330107331107332107333107334107335107336107337107338107339107340107341107342107343107344107345107346107347107348107349107350107351107352107353107354107355107356107357107358107359107360107361107362107363107364107365107366107367107368107369107370107371107372107373107374107375107376107377107378107379107380107381107382107383107384107385107386107387107388107389107390107391107392107393107394107395107396107397107398107399107400107401107402107403107404107405107406107407107408107409107410107411107412107413107414107415107416107417107418107419107420107421107422107423107424107425107426107427107428107429107430107431107432107433107434107435107436107437107438107439107440107441107442107443107444107445107446107447107448107449107450107451107452107453107454107455107456107457107458107459107460107461107462107463107464107465107466107467107468107469107470107471107472107473107474107475107476107477107478107479107480107481107482107483107484107485107486107487107488107489107490107491107492107493107494107495107496107497107498107499107500107501107502107503107504107505107506107507107508107509107510107511107512107513107514107515107516107517107518107519107520107521107522107523107524107525107526107527107528107529107530107531107532107533107534107535107536107537107538107539107540107541107542107543107544107545107546107547107548107549107550107551107552107553107554107555107556107557107558107559107560107561107562107563107564107565107566107567107568107569107570107571107572107573107574107575107576107577107578107579107580107581107582107583107584107585107586107587107588107589107590107591107592107593107594107595107596107597107598107599107600107601107602107603107604107605107606107607107608107609107610107611107612107613107614107615107616107617107618107619107620107621107622107623107624107625107626107627107628107629107630107631107632107633107634107635107636107637107638107639107640107641107642107643107644107645107646107647107648107649107650107651107652107653107654107655107656107657107658107659107660107661107662107663107664107665107666107667107668107669107670107671107672107673107674107675107676107677107678107679107680107681107682107683107684107685107686107687107688107689107690107691107692107693107694107695107696107697107698107699107700107701107702107703107704107705107706107707107708107709107710107711107712107713107714107715107716107717107718107719107720107721107722107723107724107725107726107727107728107729107730107731107732107733107734107735107736107737107738107739107740107741107742107743107744107745107746107747107748107749107750107751107752107753107754107755107756107757107758107759107760107761107762107763107764107765107766107767107768107769107770107771107772107773107774107775107776107777107778107779107780107781107782107783107784107785107786107787107788107789107790107791107792107793107794107795107796107797107798107799107800107801107802107803107804107805107806107807107808107809107810107811107812107813107814107815107816107817107818107819107820107821107822107823107824107825107826107827107828107829107830107831107832107833107834107835107836107837107838107839107840107841107842107843107844107845107846107847107848107849107850107851107852107853107854107855107856107857107858107859107860107861107862107863107864107865107866107867107868107869107870107871107872107873107874107875107876107877107878107879107880107881107882107883107884107885107886107887107888107889107890107891107892107893107894107895107896107897107898107899107900107901107902107903107904107905107906107907107908107909107910107911107912107913107914107915107916107917107918107919107920107921107922107923107924107925107926107927107928107929107930107931107932107933107934107935107936107937107938107939107940107941107942107943107944107945107946107947107948107949107950107951107952107953107954107955107956107957107958107959107960107961107962107963107964107965107966107967107968107969107970107971107972107973107974107975107976107977107978107979107980107981107982107983107984107985107986107987107988107989107990107991107992107993107994107995107996107997107998107999108000108001108002108003108004108005108006108007108008108009108010108011108012108013108014108015108016108017108018108019108020108021108022108023108024108025108026108027108028108029108030108031108032108033108034108035108036108037108038108039108040108041108042108043108044108045108046108047108048108049108050108051108052108053108054108055108056108057108058108059108060108061108062108063108064108065108066108067108068108069108070108071108072108073108074108075108076108077108078108079108080108081108082108083108084108085108086108087108088108089108090108091108092108093108094108095108096108097108098108099108100108101108102108103108104108105108106108107108108108109108110108111108112108113108114108115108116108117108118108119108120108121108122108123108124108125108126108127108128108129108130108131108132108133108134108135108136108137108138108139108140108141108142108143108144108145108146108147108148108149108150108151108152108153108154108155108156108157108158108159108160108161108162108163108164108165108166108167108168108169108170108171108172108173108174108175108176108177108178108179108180108181108182108183108184108185108186108187108188108189108190108191108192108193108194108195108196108197108198108199108200108201108202108203108204108205108206108207108208108209108210108211108212108213108214108215108216108217108218108219108220108221108222108223108224108225108226108227108228108229108230108231108232108233108234108235108236108237108238108239108240108241108242108243108244108245108246108247108248108249108250108251108252108253108254108255108256108257108258108259108260108261108262108263108264108265108266108267108268108269108270108271108272108273108274108275108276108277108278108279108280108281108282108283108284108285108286108287108288108289108290108291108292108293108294108295108296108297108298108299108300108301108302108303108304108305108306108307108308108309108310108311108312108313108314108315108316108317108318108319108320108321108322108323108324108325108326108327108328108329108330108331108332108333108334108335108336108337108338108339108340108341108342108343108344108345108346108347108348108349108350108351108352108353108354108355108356108357108358108359108360108361108362108363108364108365108366108367108368108369108370108371108372108373108374108375108376108377108378108379108380108381108382108383108384108385108386108387108388108389108390108391108392108393108394108395108396108397108398108399108400108401108402108403108404108405108406108407108408108409108410108411108412108413108414108415108416108417108418108419108420108421108422108423108424108425108426108427108428108429108430108431108432108433108434108435108436108437108438108439108440108441108442108443108444108445108446108447108448108449108450108451108452108453108454108455108456108457108458108459108460108461108462108463108464108465108466108467108468108469108470108471108472108473108474108475108476108477108478108479108480108481108482108483108484108485108486108487108488108489108490108491108492108493108494108495108496108497108498108499108500108501108502108503108504108505108506108507108508108509108510108511108512108513108514108515108516108517108518108519108520108521108522108523108524108525108526108527108528108529108530108531108532108533108534108535108536108537108538108539108540108541108542108543108544108545108546108547108548108549108550108551108552108553108554108555108556108557108558108559108560108561108562108563108564108565108566108567108568108569108570108571108572108573108574108575108576108577108578108579108580108581108582108583108584108585108586108587108588108589108590108591108592108593108594108595108596108597108598108599108600108601108602108603108604108605108606108607108608108609108610108611108612108613108614108615108616108617108618108619108620108621108622108623108624108625108626108627108628108629108630108631108632108633108634108635108636108637108638108639108640108641108642108643108644108645108646108647108648108649108650108651108652108653108654108655108656108657108658108659108660108661108662108663108664108665108666108667108668108669108670108671108672108673108674108675108676108677108678108679108680108681108682108683108684108685108686108687108688108689108690108691108692108693108694108695108696108697108698108699108700108701108702108703108704108705108706108707108708108709108710108711108712108713108714108715108716108717108718108719108720108721108722108723108724108725108726108727108728108729108730108731108732108733108734108735108736108737108738108739108740108741108742108743108744108745108746108747108748108749108750108751108752108753108754108755108756108757108758108759108760108761108762108763108764108765108766108767108768108769108770108771108772108773108774108775108776108777108778108779108780108781108782108783108784108785108786108787108788108789108790108791108792108793108794108795108796108797108798108799108800108801108802108803108804108805108806108807108808108809108810108811108812108813108814108815108816108817108818108819108820108821108822108823108824108825108826108827108828108829108830108831108832108833108834108835108836108837108838108839108840108841108842108843108844108845108846108847108848108849108850108851108852108853108854108855108856108857108858108859108860108861108862108863108864108865108866108867108868108869108870108871108872108873108874108875108876108877108878108879108880108881108882108883108884108885108886108887108888108889108890108891108892108893108894108895108896108897108898108899108900108901108902108903108904108905108906108907108908108909108910108911108912108913108914108915108916108917108918108919108920108921108922108923108924108925108926108927108928108929108930108931108932108933108934108935108936108937108938108939108940108941108942108943108944108945108946108947108948108949108950108951108952108953108954108955108956108957108958108959108960108961108962108963108964108965108966108967108968108969108970108971108972108973108974108975108976108977108978108979108980108981108982108983108984108985108986108987108988108989108990108991108992108993108994108995108996108997108998108999109000109001109002109003109004109005109006109007109008109009109010109011109012109013109014109015109016109017109018109019109020109021109022109023109024109025109026109027109028109029109030109031109032109033109034109035109036109037109038109039109040109041109042109043109044109045109046109047109048109049109050109051109052109053109054109055109056109057109058109059109060109061109062109063109064109065109066109067109068109069109070109071109072109073109074109075109076109077109078109079109080109081109082109083109084109085109086109087109088109089109090109091109092109093109094109095109096109097109098109099109100109101109102109103109104109105109106109107109108109109109110109111109112109113109114109115109116109117109118109119109120109121109122109123109124109125109126109127109128109129109130109131109132109133109134109135109136109137109138109139109140109141109142109143109144109145109146109147109148109149109150109151109152109153109154109155109156109157109158109159109160109161109162109163109164109165109166109167109168109169109170109171109172109173109174109175109176109177109178109179109180109181109182109183109184109185109186109187109188109189109190109191109192109193109194109195109196109197109198109199109200109201109202109203109204109205109206109207109208109209109210109211109212109213109214109215109216109217109218109219109220109221109222109223109224109225109226109227109228109229109230109231109232109233109234109235109236109237109238109239109240109241109242109243109244109245109246109247109248109249109250109251109252109253109254109255109256109257109258109259109260109261109262109263109264109265109266109267109268109269109270109271109272109273109274109275109276109277109278109279109280109281109282109283109284109285109286109287109288109289109290109291109292109293109294109295109296109297109298109299109300109301109302109303109304109305109306109307109308109309109310109311109312109313109314109315109316109317109318109319109320109321109322109323109324109325109326109327109328109329109330109331109332109333109334109335109336109337109338109339109340109341109342109343109344109345109346109347109348109349109350109351109352109353109354109355109356109357109358109359109360109361109362109363109364109365109366109367109368109369109370109371109372109373109374109375109376109377109378109379109380109381109382109383109384109385109386109387109388109389109390109391109392109393109394109395109396109397109398109399109400109401109402109403109404109405109406109407109408109409109410109411109412109413109414109415109416109417109418109419109420109421109422109423109424109425109426109427109428109429109430109431109432109433109434109435109436109437109438109439109440109441109442109443109444109445109446109447109448109449109450109451109452109453109454109455109456109457109458109459109460109461109462109463109464109465109466109467109468109469109470109471109472109473109474109475109476109477109478109479109480109481109482109483109484109485109486109487109488109489109490109491109492109493109494109495109496109497109498109499109500109501109502109503109504109505109506109507109508109509109510109511109512109513109514109515109516109517109518109519109520109521109522109523109524109525109526109527109528109529109530109531109532109533109534109535109536109537109538109539109540109541109542109543109544109545109546109547109548109549109550109551109552109553109554109555109556109557109558109559109560109561109562109563109564109565109566109567109568109569109570109571109572109573109574109575109576109577109578109579109580109581109582109583109584109585109586109587109588109589109590109591109592109593109594109595109596109597109598109599109600109601109602109603109604109605109606109607109608109609109610109611109612109613109614109615109616109617109618109619109620109621109622109623109624109625109626109627109628109629109630109631109632109633109634109635109636109637109638109639109640109641109642109643109644109645109646109647109648109649109650109651109652109653109654109655109656109657109658109659109660109661109662109663109664109665109666109667109668109669109670109671109672109673109674109675109676109677109678109679109680109681109682109683109684109685109686109687109688109689109690109691109692109693109694109695109696109697109698109699109700109701109702109703109704109705109706109707109708109709109710109711109712109713109714109715109716109717109718109719109720109721109722109723109724109725109726109727109728109729109730109731109732109733109734109735109736109737109738109739109740109741109742109743109744109745109746109747109748109749109750109751109752109753109754109755109756109757109758109759109760109761109762109763109764109765109766109767109768109769109770109771109772109773109774109775109776109777109778109779109780109781109782109783109784109785109786109787109788109789109790109791109792109793109794109795109796109797109798109799109800109801109802109803109804109805109806109807109808109809109810109811109812109813109814109815109816109817109818109819109820109821109822109823109824109825109826109827109828109829109830109831109832109833109834109835109836109837109838109839109840109841109842109843109844109845109846109847109848109849109850109851109852109853109854109855109856109857109858109859109860109861109862109863109864109865109866109867109868109869109870109871109872109873109874109875109876109877109878109879109880109881109882109883109884109885109886109887109888109889109890109891109892109893109894109895109896109897109898109899109900109901109902109903109904109905109906109907109908109909109910109911109912109913109914109915109916109917109918109919109920109921109922109923109924109925109926109927109928109929109930109931109932109933109934109935109936109937109938109939109940109941109942109943109944109945109946109947109948109949109950109951109952109953109954109955109956109957109958109959109960109961109962109963109964109965109966109967109968109969109970109971109972109973109974109975109976109977109978109979109980109981109982109983109984109985109986109987109988109989109990109991109992109993109994109995109996109997109998109999110000110001110002110003110004110005110006110007110008110009110010110011110012110013110014110015110016110017110018110019110020110021110022110023110024110025110026110027110028110029110030110031110032110033110034110035110036110037110038110039110040110041110042110043110044110045110046110047110048110049110050110051110052110053110054110055110056110057110058110059110060110061110062110063110064110065110066110067110068110069110070110071110072110073110074110075110076110077110078110079110080110081110082110083110084110085110086110087110088110089110090110091110092110093110094110095110096110097110098110099110100110101110102110103110104110105110106110107110108110109110110110111110112110113110114110115110116110117110118110119110120110121110122110123110124110125110126110127110128110129110130110131110132110133110134110135110136110137110138110139110140110141110142110143110144110145110146110147110148110149110150110151110152110153110154110155110156110157110158110159110160110161110162110163110164110165110166110167110168110169110170110171110172110173110174110175110176110177110178110179110180110181110182110183110184110185110186110187110188110189110190110191110192110193110194110195110196110197110198110199110200110201110202110203110204110205110206110207110208110209110210110211110212110213110214110215110216110217110218110219110220110221110222110223110224110225110226110227110228110229110230110231110232110233110234110235110236110237110238110239110240110241110242110243110244110245110246110247110248110249110250110251110252110253110254110255110256110257110258110259110260110261110262110263110264110265110266110267110268110269110270110271110272110273110274110275110276110277110278110279110280110281110282110283110284110285110286110287110288110289110290110291110292110293110294110295110296110297110298110299110300110301110302110303110304110305110306110307110308110309110310110311110312110313110314110315110316110317110318110319110320110321110322110323110324110325110326110327110328110329110330110331110332110333110334110335110336110337110338110339110340110341110342110343110344110345110346110347110348110349110350110351110352110353110354110355110356110357110358110359110360110361110362110363110364110365110366110367110368110369110370110371110372110373110374110375110376110377110378110379110380110381110382110383110384110385110386110387110388110389110390110391110392110393110394110395110396110397110398110399110400110401110402110403110404110405110406110407110408110409110410110411110412110413110414110415110416110417110418110419110420110421110422110423110424110425110426110427110428110429110430110431110432110433110434110435110436110437110438110439110440110441110442110443110444110445110446110447110448110449110450110451110452110453110454110455110456110457110458110459110460110461110462110463110464110465110466110467110468110469110470110471110472110473110474110475110476110477110478110479110480110481110482110483110484110485110486110487110488110489110490110491110492110493110494110495110496110497110498110499110500110501110502110503110504110505110506110507110508110509110510110511110512110513110514110515110516110517110518110519110520110521110522110523110524110525110526110527110528110529110530110531110532110533110534110535110536110537110538110539110540110541110542110543110544110545110546110547110548110549110550110551110552110553110554110555110556110557110558110559110560110561110562110563110564110565110566110567110568110569110570110571110572110573110574110575110576110577110578110579110580110581110582110583110584110585110586110587110588110589110590110591110592110593110594110595110596110597110598110599110600110601110602110603110604110605110606110607110608110609110610110611110612110613110614110615110616110617110618110619110620110621110622110623110624110625110626110627110628110629110630110631110632110633110634110635110636110637110638110639110640110641110642110643110644110645110646110647110648110649110650110651110652110653110654110655110656110657110658110659110660110661110662110663110664110665110666110667110668110669110670110671110672110673110674110675110676110677110678110679110680110681110682110683110684110685110686110687110688110689110690110691110692110693110694110695110696110697110698110699110700110701110702110703110704110705110706110707110708110709110710110711110712110713110714110715110716110717110718110719110720110721110722110723110724110725110726110727110728110729110730110731110732110733110734110735110736110737110738110739110740110741110742110743110744110745110746110747110748110749110750110751110752110753110754110755110756110757110758110759110760110761110762110763110764110765110766110767110768110769110770110771110772110773110774110775110776110777110778110779110780110781110782110783110784110785110786110787110788110789110790110791110792110793110794110795110796110797110798110799110800110801110802110803110804110805110806110807110808110809110810110811110812110813110814110815110816110817110818110819110820110821110822110823110824110825110826110827110828110829110830110831110832110833110834110835110836110837110838110839110840110841110842110843110844110845110846110847110848110849110850110851110852110853110854110855110856110857110858110859110860110861110862110863110864110865110866110867110868110869110870110871110872110873110874110875110876110877110878110879110880110881110882110883110884110885110886110887110888110889110890110891110892110893110894110895110896110897110898110899110900110901110902110903110904110905110906110907110908110909110910110911110912110913110914110915110916110917110918110919110920110921110922110923110924110925110926110927110928110929110930110931110932110933110934110935110936110937110938110939110940110941110942110943110944110945110946110947110948110949110950110951110952110953110954110955110956110957110958110959110960110961110962110963110964110965110966110967110968110969110970110971110972110973110974110975110976110977110978110979110980110981110982110983110984110985110986110987110988110989110990110991110992110993110994110995110996110997110998110999111000111001111002111003111004111005111006111007111008111009111010111011111012111013111014111015111016111017111018111019111020111021111022111023111024111025111026111027111028111029111030111031111032111033111034111035111036111037111038111039111040111041111042111043111044111045111046111047111048111049111050111051111052111053111054111055111056111057111058111059111060111061111062111063111064111065111066111067111068111069111070111071111072111073111074111075111076111077111078111079111080111081111082111083111084111085111086111087111088111089111090111091111092111093111094111095111096111097111098111099111100111101111102111103111104111105111106111107111108111109111110111111111112111113111114111115111116111117111118111119111120111121111122111123111124111125111126111127111128111129111130111131111132111133111134111135111136111137111138111139111140111141111142111143111144111145111146111147111148111149111150111151111152111153111154111155111156111157111158111159111160111161111162111163111164111165111166111167111168111169111170111171111172111173111174111175111176111177111178111179111180111181111182111183111184111185111186111187111188111189111190111191111192111193111194111195111196111197111198111199111200111201111202111203111204111205111206111207111208111209111210111211111212111213111214111215111216111217111218111219111220111221111222111223111224111225111226111227111228111229111230111231111232111233111234111235111236111237111238111239111240111241111242111243111244111245111246111247111248111249111250111251111252111253111254111255111256111257111258111259111260111261111262111263111264111265111266111267111268111269111270111271111272111273111274111275111276111277111278111279111280111281111282111283111284111285111286111287111288111289111290111291111292111293111294111295111296111297111298111299111300111301111302111303111304111305111306111307111308111309111310111311111312111313111314111315111316111317111318111319111320111321111322111323111324111325111326111327111328111329111330111331111332111333111334111335111336111337111338111339111340111341111342111343111344111345111346111347111348111349111350111351111352111353111354111355111356111357111358111359111360111361111362111363111364111365111366111367111368111369111370111371111372111373111374111375111376111377111378111379111380111381111382111383111384111385111386111387111388111389111390111391111392111393111394111395111396111397111398111399111400111401111402111403111404111405111406111407111408111409111410111411111412111413111414111415111416111417111418111419111420111421111422111423111424111425111426111427111428111429111430111431111432111433111434111435111436111437111438111439111440111441111442111443111444111445111446111447111448111449111450111451111452111453111454111455111456111457111458111459111460111461111462111463111464111465111466111467111468111469111470111471111472111473111474111475111476111477111478111479111480111481111482111483111484111485111486111487111488111489111490111491111492111493111494111495111496111497111498111499111500111501111502111503111504111505111506111507111508111509111510111511111512111513111514111515111516111517111518111519111520111521111522111523111524111525111526111527111528111529111530111531111532111533111534111535111536111537111538111539111540111541111542111543111544111545111546111547111548111549111550111551111552111553111554111555111556111557111558111559111560111561111562111563111564111565111566111567111568111569111570111571111572111573111574111575111576111577111578111579111580111581111582111583111584111585111586111587111588111589111590111591111592111593111594111595111596111597111598111599111600111601111602111603111604111605111606111607111608111609111610111611111612111613111614111615111616111617111618111619111620111621111622111623111624111625111626111627111628111629111630111631111632111633111634111635111636111637111638111639111640111641111642111643111644111645111646111647111648111649111650111651111652111653111654111655111656111657111658111659111660111661111662111663111664111665111666111667111668111669111670111671111672111673111674111675111676111677111678111679111680111681111682111683111684111685111686111687111688111689111690111691111692111693111694111695111696111697111698111699111700111701111702111703111704111705111706111707111708111709111710111711111712111713111714111715111716111717111718111719111720111721111722111723111724111725111726111727111728111729111730111731111732111733111734111735111736111737111738111739111740111741111742111743111744111745111746111747111748111749111750111751111752111753111754111755111756111757111758111759111760111761111762111763111764111765111766111767111768111769111770111771111772111773111774111775111776111777111778111779111780111781111782111783111784111785111786111787111788111789111790111791111792111793111794111795111796111797111798111799111800111801111802111803111804111805111806111807111808111809111810111811111812111813111814111815111816111817111818111819111820111821111822111823111824111825111826111827111828111829111830111831111832111833111834111835111836111837111838111839111840111841111842111843111844111845111846111847111848111849111850111851111852111853111854111855111856111857111858111859111860111861111862111863111864111865111866111867111868111869111870111871111872111873111874111875111876111877111878111879111880111881111882111883111884111885111886111887111888111889111890111891111892111893111894111895111896111897111898111899111900111901111902111903111904111905111906111907111908111909111910111911111912111913111914111915111916111917111918111919111920111921111922111923111924111925111926111927111928111929111930111931111932111933111934111935111936111937111938111939111940111941111942111943111944111945111946111947111948111949111950111951111952111953111954111955111956111957111958111959111960111961111962111963111964111965111966111967111968111969111970111971111972111973111974111975111976111977111978111979111980111981111982111983111984111985111986111987111988111989111990111991111992111993111994111995111996111997111998111999112000112001112002112003112004112005112006112007112008112009112010112011112012112013112014112015112016112017112018112019112020112021112022112023112024112025112026112027112028112029112030112031112032112033112034112035112036112037112038112039112040112041112042112043112044112045112046112047112048112049112050112051112052112053112054112055112056112057112058112059112060112061112062112063112064112065112066112067112068112069112070112071112072112073112074112075112076112077112078112079112080112081112082112083112084112085112086112087112088112089112090112091112092112093112094112095112096112097112098112099112100112101112102112103112104112105112106112107112108112109112110112111112112112113112114112115112116112117112118112119112120112121112122112123112124112125112126112127112128112129112130112131112132112133112134112135112136112137112138112139112140112141112142112143112144112145112146112147112148112149112150112151112152112153112154112155112156112157112158112159112160112161112162112163112164112165112166112167112168112169112170112171112172112173112174112175112176112177112178112179112180112181112182112183112184112185112186112187112188112189112190112191112192112193112194112195112196112197112198112199112200112201112202112203112204112205112206112207112208112209112210112211112212112213112214112215112216112217112218112219112220112221112222112223112224112225112226112227112228112229112230112231112232112233112234112235112236112237112238112239112240112241112242112243112244112245112246112247112248112249112250112251112252112253112254112255112256112257112258112259112260112261112262112263112264112265112266112267112268112269112270112271112272112273112274112275112276112277112278112279112280112281112282112283112284112285112286112287112288112289112290112291112292112293112294112295112296112297112298112299112300112301112302112303112304112305112306112307112308112309112310112311112312112313112314112315112316112317112318112319112320112321112322112323112324112325112326112327112328112329112330112331112332112333112334112335112336112337112338112339112340112341112342112343112344112345112346112347112348112349112350112351112352112353112354112355112356112357112358112359112360112361112362112363112364112365112366112367112368112369112370112371112372112373112374112375112376112377112378112379112380112381112382112383112384112385112386112387112388112389112390112391112392112393112394112395112396112397112398112399112400112401112402112403112404112405112406112407112408112409112410112411112412112413112414112415112416112417112418112419112420112421112422112423112424112425112426112427112428112429112430112431112432112433112434112435112436112437112438112439112440112441112442112443112444112445112446112447112448112449112450112451112452112453112454112455112456112457112458112459112460112461112462112463112464112465112466112467112468112469112470112471112472112473112474112475112476112477112478112479112480112481112482112483112484112485112486112487112488112489112490112491112492112493112494112495112496112497112498112499112500112501112502112503112504112505112506112507112508112509112510112511112512112513112514112515112516112517112518112519112520112521112522112523112524112525112526112527112528112529112530112531112532112533112534112535112536112537112538112539112540112541112542112543112544112545112546112547112548112549112550112551112552112553112554112555112556112557112558112559112560112561112562112563112564112565112566112567112568112569112570112571112572112573112574112575112576112577112578112579112580112581112582112583112584112585112586112587112588112589112590112591112592112593112594112595112596112597112598112599112600112601112602112603112604112605112606112607112608112609112610112611112612112613112614112615112616112617112618112619112620112621112622112623112624112625112626112627112628112629112630112631112632112633112634112635112636112637112638112639112640112641112642112643112644112645112646112647112648112649112650112651112652112653112654112655112656112657112658112659112660112661112662112663112664112665112666112667112668112669112670112671112672112673112674112675112676112677112678112679112680112681112682112683112684112685112686112687112688112689112690112691112692112693112694112695112696112697112698112699112700112701112702112703112704112705112706112707112708112709112710112711112712112713112714112715112716112717112718112719112720112721112722112723112724112725112726112727112728112729112730112731112732112733112734112735112736112737112738112739112740112741112742112743112744112745112746112747112748112749112750112751112752112753112754112755112756112757112758112759112760112761112762112763112764112765112766112767112768112769112770112771112772112773112774112775112776112777112778112779112780112781112782112783112784112785112786112787112788112789112790112791112792112793112794112795112796112797112798112799112800112801112802112803112804112805112806112807112808112809112810112811112812112813112814112815112816112817112818112819112820112821112822112823112824112825112826112827112828112829112830112831112832112833112834112835112836112837112838112839112840112841112842112843112844112845112846112847112848112849112850112851112852112853112854112855112856112857112858112859112860112861112862112863112864112865112866112867112868112869112870112871112872112873112874112875112876112877112878112879112880112881112882112883112884112885112886112887112888112889112890112891112892112893112894112895112896112897112898112899112900112901112902112903112904112905112906112907112908112909112910112911112912112913112914112915112916112917112918112919112920112921112922112923112924112925112926112927112928112929112930112931112932112933112934112935112936112937112938112939112940112941112942112943112944112945112946112947112948112949112950112951112952112953112954112955112956112957112958112959112960112961112962112963112964112965112966112967112968112969112970112971112972112973112974112975112976112977112978112979112980112981112982112983112984112985112986112987112988112989112990112991112992112993112994112995112996112997112998112999113000113001113002113003113004113005113006113007113008113009113010113011113012113013113014113015113016113017113018113019113020113021113022113023113024113025113026113027113028113029113030113031113032113033113034113035113036113037113038113039113040113041113042113043113044113045113046113047113048113049113050113051113052113053113054113055113056113057113058113059113060113061113062113063113064113065113066113067113068113069113070113071113072113073113074113075113076113077113078113079113080113081113082113083113084113085113086113087113088113089113090113091113092113093113094113095113096113097113098113099113100113101113102113103113104113105113106113107113108113109113110113111113112113113113114113115113116113117113118113119113120113121113122113123113124113125113126113127113128113129113130113131113132113133113134113135113136113137113138113139113140113141113142113143113144113145113146113147113148113149113150113151113152113153113154113155113156113157113158113159113160113161113162113163113164113165113166113167113168113169113170113171113172113173113174113175113176113177113178113179113180113181113182113183113184113185113186113187113188113189113190113191113192113193113194113195113196113197113198113199113200113201113202113203113204113205113206113207113208113209113210113211113212113213113214113215113216113217113218113219113220113221113222113223113224113225113226113227113228113229113230113231113232113233113234113235113236113237113238113239113240113241113242113243113244113245113246113247113248113249113250113251113252113253113254113255113256113257113258113259113260113261113262113263113264113265113266113267113268113269113270113271113272113273113274113275113276113277113278113279113280113281113282113283113284113285113286113287113288113289113290113291113292113293113294113295113296113297113298113299113300113301113302113303113304113305113306113307113308113309113310113311113312113313113314113315113316113317113318113319113320113321113322113323113324113325113326113327113328113329113330113331113332113333113334113335113336113337113338113339113340113341113342113343113344113345113346113347113348113349113350113351113352113353113354113355113356113357113358113359113360113361113362113363113364113365113366113367113368113369113370113371113372113373113374113375113376113377113378113379113380113381113382113383113384113385113386113387113388113389113390113391113392113393113394113395113396113397113398113399113400113401113402113403113404113405113406113407113408113409113410113411113412113413113414113415113416113417113418113419113420113421113422113423113424113425113426113427113428113429113430113431113432113433113434113435113436113437113438113439113440113441113442113443113444113445113446113447113448113449113450113451113452113453113454113455113456113457113458113459113460113461113462113463113464113465113466113467113468113469113470113471113472113473113474113475113476113477113478113479113480113481113482113483113484113485113486113487113488113489113490113491113492113493113494113495113496113497113498113499113500113501113502113503113504113505113506113507113508113509113510113511113512113513113514113515113516113517113518113519113520113521113522113523113524113525113526113527113528113529113530113531113532113533113534113535113536113537113538113539113540113541113542113543113544113545113546113547113548113549113550113551113552113553113554113555113556113557113558113559113560113561113562113563113564113565113566113567113568113569113570113571113572113573113574113575113576113577113578113579113580113581113582113583113584113585113586113587113588113589113590113591113592113593113594113595113596113597113598113599113600113601113602113603113604113605113606113607113608113609113610113611113612113613113614113615113616113617113618113619113620113621113622113623113624113625113626113627113628113629113630113631113632113633113634113635113636113637113638113639113640113641113642113643113644113645113646113647113648113649113650113651113652113653113654113655113656113657113658113659113660113661113662113663113664113665113666113667113668113669113670113671113672113673113674113675113676113677113678113679113680113681113682113683113684113685113686113687113688113689113690113691113692113693113694113695113696113697113698113699113700113701113702113703113704113705113706113707113708113709113710113711113712113713113714113715113716113717113718113719113720113721113722113723113724113725113726113727113728113729113730113731113732113733113734113735113736113737113738113739113740113741113742113743113744113745113746113747113748113749113750113751113752113753113754113755113756113757113758113759113760113761113762113763113764113765113766113767113768113769113770113771113772113773113774113775113776113777113778113779113780113781113782113783113784113785113786113787113788113789113790113791113792113793113794113795113796113797113798113799113800113801113802113803113804113805113806113807113808113809113810113811113812113813113814113815113816113817113818113819113820113821113822113823113824113825113826113827113828113829113830113831113832113833113834113835113836113837113838113839113840113841113842113843113844113845113846113847113848113849113850113851113852113853113854113855113856113857113858113859113860113861113862113863113864113865113866113867113868113869113870113871113872113873113874113875113876113877113878113879113880113881113882113883113884113885113886113887113888113889113890113891113892113893113894113895113896113897113898113899113900113901113902113903113904113905113906113907113908113909113910113911113912113913113914113915113916113917113918113919113920113921113922113923113924113925113926113927113928113929113930113931113932113933113934113935113936113937113938113939113940113941113942113943113944113945113946113947113948113949113950113951113952113953113954113955113956113957113958113959113960113961113962113963113964113965113966113967113968113969113970113971113972113973113974113975113976113977113978113979113980113981113982113983113984113985113986113987113988113989113990113991113992113993113994113995113996113997113998113999114000114001114002114003114004114005114006114007114008114009114010114011114012114013114014114015114016114017114018114019114020114021114022114023114024114025114026114027114028114029114030114031114032114033114034114035114036114037114038114039114040114041114042114043114044114045114046114047114048114049114050114051114052114053114054114055114056114057114058114059114060114061114062114063114064114065114066114067114068114069114070114071114072114073114074114075114076114077114078114079114080114081114082114083114084114085114086114087114088114089114090114091114092114093114094114095114096114097114098114099114100114101114102114103114104114105114106114107114108114109114110114111114112114113114114114115114116114117114118114119114120114121114122114123114124114125114126114127114128114129114130114131114132114133114134114135114136114137114138114139114140114141114142114143114144114145114146114147114148114149114150114151114152114153114154114155114156114157114158114159114160114161114162114163114164114165114166114167114168114169114170114171114172114173114174114175114176114177114178114179114180114181114182114183114184114185114186114187114188114189114190114191114192114193114194114195114196114197114198114199114200114201114202114203114204114205114206114207114208114209114210114211114212114213114214114215114216114217114218114219114220114221114222114223114224114225114226114227114228114229114230114231114232114233114234114235114236114237114238114239114240114241114242114243114244114245114246114247114248114249114250114251114252114253114254114255114256114257114258114259114260114261114262114263114264114265114266114267114268114269114270114271114272114273114274114275114276114277114278114279114280114281114282114283114284114285114286114287114288114289114290114291114292114293114294114295114296114297114298114299114300114301114302114303114304114305114306114307114308114309114310114311114312114313114314114315114316114317114318114319114320114321114322114323114324114325114326114327114328114329114330114331114332114333114334114335114336114337114338114339114340114341114342114343114344114345114346114347114348114349114350114351114352114353114354114355114356114357114358114359114360114361114362114363114364114365114366114367114368114369114370114371114372114373114374114375114376114377114378114379114380114381114382114383114384114385114386114387114388114389114390114391114392114393114394114395114396114397114398114399114400114401114402114403114404114405114406114407114408114409114410114411114412114413114414114415114416114417114418114419114420114421114422114423114424114425114426114427114428114429114430114431114432114433114434114435114436114437114438114439114440114441114442114443114444114445114446114447114448114449114450114451114452114453114454114455114456114457114458114459114460114461114462114463114464114465114466114467114468114469114470114471114472114473114474114475114476114477114478114479114480114481114482114483114484114485114486114487114488114489114490114491114492114493114494114495114496114497114498114499114500114501114502114503114504114505114506114507114508114509114510114511114512114513114514114515114516114517114518114519114520114521114522114523114524114525114526114527114528114529114530114531114532114533114534114535114536114537114538114539114540114541114542114543114544114545114546114547114548114549114550114551114552114553114554114555114556114557114558114559114560114561114562114563114564114565114566114567114568114569114570114571114572114573114574114575114576114577114578114579114580114581114582114583114584114585114586114587114588114589114590114591114592114593114594114595114596114597114598114599114600114601114602114603114604114605114606114607114608114609114610114611114612114613114614114615114616114617114618114619114620114621114622114623114624114625114626114627114628114629114630114631114632114633114634114635114636114637114638114639114640114641114642114643114644114645114646114647114648114649114650114651114652114653114654114655114656114657114658114659114660114661114662114663114664114665114666114667114668114669114670114671114672114673114674114675114676114677114678114679114680114681114682114683114684114685114686114687114688114689114690114691114692114693114694114695114696114697114698114699114700114701114702114703114704114705114706114707114708114709114710114711114712114713114714114715114716114717114718114719114720114721114722114723114724114725114726114727114728114729114730114731114732114733114734114735114736114737114738114739114740114741114742114743114744114745114746114747114748114749114750114751114752114753114754114755114756114757114758114759114760114761114762114763114764114765114766114767114768114769114770114771114772114773114774114775114776114777114778114779114780114781114782114783114784114785114786114787114788114789114790114791114792114793114794114795114796114797114798114799114800114801114802114803114804114805114806114807114808114809114810114811114812114813114814114815114816114817114818114819114820114821114822114823114824114825114826114827114828114829114830114831114832114833114834114835114836114837114838114839114840114841114842114843114844114845114846114847114848114849114850114851114852114853114854114855114856114857114858114859114860114861114862114863114864114865114866114867114868114869114870114871114872114873114874114875114876114877114878114879114880114881114882114883114884114885114886114887114888114889114890114891114892114893114894114895114896114897114898114899114900114901114902114903114904114905114906114907114908114909114910114911114912114913114914114915114916114917114918114919114920114921114922114923114924114925114926114927114928114929114930114931114932114933114934114935114936114937114938114939114940114941114942114943114944114945114946114947114948114949114950114951114952114953114954114955114956114957114958114959114960114961114962114963114964114965114966114967114968114969114970114971114972114973114974114975114976114977114978114979114980114981114982114983114984114985114986114987114988114989114990114991114992114993114994114995114996114997114998114999115000115001115002115003115004115005115006115007115008115009115010115011115012115013115014115015115016115017115018115019115020115021115022115023115024115025115026115027115028115029115030115031115032115033115034115035115036115037115038115039115040115041115042115043115044115045115046115047115048115049115050115051115052115053115054115055115056115057115058115059115060115061115062115063115064115065115066115067115068115069115070115071115072115073115074115075115076115077115078115079115080115081115082115083115084115085115086115087115088115089115090115091115092115093115094115095115096115097115098115099115100115101115102115103115104115105115106115107115108115109115110115111115112115113115114115115115116115117115118115119115120115121115122115123115124115125115126115127115128115129115130115131115132115133115134115135115136115137115138115139115140115141115142115143115144115145115146115147115148115149115150115151115152115153115154115155115156115157115158115159115160115161115162115163115164115165115166115167115168115169115170115171115172115173115174115175115176115177115178115179115180115181115182115183115184115185115186115187115188115189115190115191115192115193115194115195115196115197115198115199115200115201115202115203115204115205115206115207115208115209115210115211115212115213115214115215115216115217115218115219115220115221115222115223115224115225115226115227115228115229115230115231115232115233115234115235115236115237115238115239115240115241115242115243115244115245115246115247115248115249115250115251115252115253115254115255115256115257115258115259115260115261115262115263115264115265115266115267115268115269115270115271115272115273115274115275115276115277115278115279115280115281115282115283115284115285115286115287115288115289115290115291115292115293115294115295115296115297115298115299115300115301115302115303115304115305115306115307115308115309115310115311115312115313115314115315115316115317115318115319115320115321115322115323115324115325115326115327115328115329115330115331115332115333115334115335115336115337115338115339115340115341115342115343115344115345115346115347115348115349115350115351115352115353115354115355115356115357115358115359115360115361115362115363115364115365115366115367115368115369115370115371115372115373115374115375115376115377115378115379115380115381115382115383115384115385115386115387115388115389115390115391115392115393115394115395115396115397115398115399115400115401115402115403115404115405115406115407115408115409115410115411115412115413115414115415115416115417115418115419115420115421115422115423115424115425115426115427115428115429115430115431115432115433115434115435115436115437115438115439115440115441115442115443115444115445115446115447115448115449115450115451115452115453115454115455115456115457115458115459115460115461115462115463115464115465115466115467115468115469115470115471115472115473115474115475115476115477115478115479115480115481115482115483115484115485115486115487115488115489115490115491115492115493115494115495115496115497115498115499115500115501115502115503115504115505115506115507115508115509115510115511115512115513115514115515115516115517115518115519115520115521115522115523115524115525115526115527115528115529115530115531115532115533115534115535115536115537115538115539115540115541115542115543115544115545115546115547115548115549115550115551115552115553115554115555115556115557115558115559115560115561115562115563115564115565115566115567115568115569115570115571115572115573115574115575115576115577115578115579115580115581115582115583115584115585115586115587115588115589115590115591115592115593115594115595115596115597115598115599115600115601115602115603115604115605115606115607115608115609115610115611115612115613115614115615115616115617115618115619115620115621115622115623115624115625115626115627115628115629115630115631115632115633115634115635115636115637115638115639115640115641115642115643115644115645115646115647115648115649115650115651115652115653115654115655115656115657115658115659115660115661115662115663115664115665115666115667115668115669115670115671115672115673115674115675115676115677115678115679115680115681115682115683115684115685115686115687115688115689115690115691115692115693115694115695115696115697115698115699115700115701115702115703115704115705115706115707115708115709115710115711115712115713115714115715115716115717115718115719115720115721115722115723115724115725115726115727115728115729115730115731115732115733115734115735115736115737115738115739115740115741115742115743115744115745115746115747115748115749115750115751115752115753115754115755115756115757115758115759115760115761115762115763115764115765115766115767115768115769115770115771115772115773115774115775115776115777115778115779115780115781115782115783115784115785115786115787115788115789115790115791115792115793115794115795115796115797115798115799115800115801115802115803115804115805115806115807115808115809115810115811115812115813115814115815115816115817115818115819115820115821115822115823115824115825115826115827115828115829115830115831115832115833115834115835115836115837115838115839115840115841115842115843115844115845115846115847115848115849115850115851115852115853115854115855115856115857115858115859115860115861115862115863115864115865115866115867115868115869115870115871115872115873115874115875115876115877115878115879115880115881115882115883115884115885115886115887115888115889115890115891115892115893115894115895115896115897115898115899115900115901115902115903115904115905115906115907115908115909115910115911115912115913115914115915115916115917115918115919115920115921115922115923115924115925115926115927115928115929115930115931115932115933115934115935115936115937115938115939115940115941115942115943115944115945115946115947115948115949115950115951115952115953115954115955115956115957115958115959115960115961115962115963115964115965115966115967115968115969115970115971115972115973115974115975115976115977115978115979115980115981115982115983115984115985115986115987115988115989115990115991115992115993115994115995115996115997115998115999116000116001116002116003116004116005116006116007116008116009116010116011116012116013116014116015116016116017116018116019116020116021116022116023116024116025116026116027116028116029116030116031116032116033116034116035116036116037116038116039116040116041116042116043116044116045116046116047116048116049116050116051116052116053116054116055116056116057116058116059116060116061116062116063116064116065116066116067116068116069116070116071116072116073116074116075116076116077116078116079116080116081116082116083116084116085116086116087116088116089116090116091116092116093116094116095116096116097116098116099116100116101116102116103116104116105116106116107116108116109116110116111116112116113116114116115116116116117116118116119116120116121116122116123116124116125116126116127116128116129116130116131116132116133116134116135116136116137116138116139116140116141116142116143116144116145116146116147116148116149116150116151116152116153116154116155116156116157116158116159116160116161116162116163116164116165116166116167116168116169116170116171116172116173116174116175116176116177116178116179116180116181116182116183116184116185116186116187116188116189116190116191116192116193116194116195116196116197116198116199116200116201116202116203116204116205116206116207116208116209116210116211116212116213116214116215116216116217116218116219116220116221116222116223116224116225116226116227116228116229116230116231116232116233116234116235116236116237116238116239116240116241116242116243116244116245116246116247116248116249116250116251116252116253116254116255116256116257116258116259116260116261116262116263116264116265116266116267116268116269116270116271116272116273116274116275116276116277116278116279116280116281116282116283116284116285116286116287116288116289116290116291116292116293116294116295116296116297116298116299116300116301116302116303116304116305116306116307116308116309116310116311116312116313116314116315116316116317116318116319116320116321116322116323116324116325116326116327116328116329116330116331116332116333116334116335116336116337116338116339116340116341116342116343116344116345116346116347116348116349116350116351116352116353116354116355116356116357116358116359116360116361116362116363116364116365116366116367116368116369116370116371116372116373116374116375116376116377116378116379116380116381116382116383116384116385116386116387116388116389116390116391116392116393116394116395116396116397116398116399116400116401116402116403116404116405116406116407116408116409116410116411116412116413116414116415116416116417116418116419116420116421116422116423116424116425116426116427116428116429116430116431116432116433116434116435116436116437116438116439116440116441116442116443116444116445116446116447116448116449116450116451116452116453116454116455116456116457116458116459116460116461116462116463116464116465116466116467116468116469116470116471116472116473116474116475116476116477116478116479116480116481116482116483116484116485116486116487116488116489116490116491116492116493116494116495116496116497116498116499116500116501116502116503116504116505116506116507116508116509116510116511116512116513116514116515116516116517116518116519116520116521116522116523116524116525116526116527116528116529116530116531116532116533116534116535116536116537116538116539116540116541116542116543116544116545116546116547116548116549116550116551116552116553116554116555116556116557116558116559116560116561116562116563116564116565116566116567116568116569116570116571116572116573116574116575116576116577116578116579116580116581116582116583116584116585116586116587116588116589116590116591116592116593116594116595116596116597116598116599116600116601116602116603116604116605116606116607116608116609116610116611116612116613116614116615116616116617116618116619116620116621116622116623116624116625116626116627116628116629116630116631116632116633116634116635116636116637116638116639116640116641116642116643116644116645116646116647116648116649116650116651116652116653116654116655116656116657116658116659116660116661116662116663116664116665116666116667116668116669116670116671116672116673116674116675116676116677116678116679116680116681116682116683116684116685116686116687116688116689116690116691116692116693116694116695116696116697116698116699116700116701116702116703116704116705116706116707116708116709116710116711116712116713116714116715116716116717116718116719116720116721116722116723116724116725116726116727116728116729116730116731116732116733116734116735116736116737116738116739116740116741116742116743116744116745116746116747116748116749116750116751116752116753116754116755116756116757116758116759116760116761116762116763116764116765116766116767116768116769116770116771116772116773116774116775116776116777116778116779116780116781116782116783116784116785116786116787116788116789116790116791116792116793116794116795116796116797116798116799116800116801116802116803116804116805116806116807116808116809116810116811116812116813116814116815116816116817116818116819116820116821116822116823116824116825116826116827116828116829116830116831116832116833116834116835116836116837116838116839116840116841116842116843116844116845116846116847116848116849116850116851116852116853116854116855116856116857116858116859116860116861116862116863116864116865116866116867116868116869116870116871116872116873116874116875116876116877116878116879116880116881116882116883116884116885116886116887116888116889116890116891116892116893116894116895116896116897116898116899116900116901116902116903116904116905116906116907116908116909116910116911116912116913116914116915116916116917116918116919116920116921116922116923116924116925116926116927116928116929116930116931116932116933116934116935116936116937116938116939116940116941116942116943116944116945116946116947116948116949116950116951116952116953116954116955116956116957116958116959116960116961116962116963116964116965116966116967116968116969116970116971116972116973116974116975116976116977116978116979116980116981116982116983116984116985116986116987116988116989116990116991116992116993116994116995116996116997116998116999117000117001117002117003117004117005117006117007117008117009117010117011117012117013117014117015117016117017117018117019117020117021117022117023117024117025117026117027117028117029117030117031117032117033117034117035117036117037117038117039117040117041117042117043117044117045117046117047117048117049117050117051117052117053117054117055117056117057117058117059117060117061117062117063117064117065117066117067117068117069117070117071117072117073117074117075117076117077117078117079117080117081117082117083117084117085117086117087117088117089117090117091117092117093117094117095117096117097117098117099117100117101117102117103117104117105117106117107117108117109117110117111117112117113117114117115117116117117117118117119117120117121117122117123117124117125117126117127117128117129117130117131117132117133117134117135117136117137117138117139117140117141117142117143117144117145117146117147117148117149117150117151117152117153117154117155117156117157117158117159117160117161117162117163117164117165117166117167117168117169117170117171117172117173117174117175117176117177117178117179117180117181117182117183117184117185117186117187117188117189117190117191117192117193117194117195117196117197117198117199117200117201117202117203117204117205117206117207117208117209117210117211117212117213117214117215117216117217117218117219117220117221117222117223117224117225117226117227117228117229117230117231117232117233117234117235117236117237117238117239117240117241117242117243117244117245117246117247117248117249117250117251117252117253117254117255117256117257117258117259117260117261117262117263117264117265117266117267117268117269117270117271117272117273117274117275117276117277117278117279117280117281117282117283117284117285117286117287117288117289117290117291117292117293117294117295117296117297117298117299117300117301117302117303117304117305117306117307117308117309117310117311117312117313117314117315117316117317117318117319117320117321117322117323117324117325117326117327117328117329117330117331117332117333117334117335117336117337117338117339117340117341117342117343117344117345117346117347117348117349117350117351117352117353117354117355117356117357117358117359117360117361117362117363117364117365117366117367117368117369117370117371117372117373117374117375117376117377117378117379117380117381117382117383117384117385117386117387117388117389117390117391117392117393117394117395117396117397117398117399117400117401117402117403117404117405117406117407117408117409117410117411117412117413117414117415117416117417117418117419117420117421117422117423117424117425117426117427117428117429117430117431117432117433117434117435117436117437117438117439117440117441117442117443117444117445117446117447117448117449117450117451117452117453117454117455117456117457117458117459117460117461117462117463117464117465117466117467117468117469117470117471117472117473117474117475117476117477117478117479117480117481117482117483117484117485117486117487117488117489117490117491117492117493117494117495117496117497117498117499117500117501117502117503117504117505117506117507117508117509117510117511117512117513117514117515117516117517117518117519117520117521117522117523117524117525117526117527117528117529117530117531117532117533117534117535117536117537117538117539117540117541117542117543117544117545117546117547117548117549117550117551117552117553117554117555117556117557117558117559117560117561117562117563117564117565117566117567117568117569117570117571117572117573117574117575117576117577117578117579117580117581117582117583117584117585117586117587117588117589117590117591117592117593117594117595117596117597117598117599117600117601117602117603117604117605117606117607117608117609117610117611117612117613117614117615117616117617117618117619117620117621117622117623117624117625117626117627117628117629117630117631117632117633117634117635117636117637117638117639117640117641117642117643117644117645117646117647117648117649117650117651117652117653117654117655117656117657117658117659117660117661117662117663117664117665117666117667117668117669117670117671117672117673117674117675117676117677117678117679117680117681117682117683117684117685117686117687117688117689117690117691117692117693117694117695117696117697117698117699117700117701117702117703117704117705117706117707117708117709117710117711117712117713117714117715117716117717117718117719117720117721117722117723117724117725117726117727117728117729117730117731117732117733117734117735117736117737117738117739117740117741117742117743117744117745117746117747117748117749117750117751117752117753117754117755117756117757117758117759117760117761117762117763117764117765117766117767117768117769117770117771117772117773117774117775117776117777117778117779117780117781117782117783117784117785117786117787117788117789117790117791117792117793117794117795117796117797117798117799117800117801117802117803117804117805117806117807117808117809117810117811117812117813117814117815117816117817117818117819117820117821117822117823117824117825117826117827117828117829117830117831117832117833117834117835117836117837117838117839117840117841117842117843117844117845117846117847117848117849117850117851117852117853117854117855117856117857117858117859117860117861117862117863117864117865117866117867117868117869117870117871117872117873117874117875117876117877117878117879117880117881117882117883117884117885117886117887117888117889117890117891117892117893117894117895117896117897117898117899117900117901117902117903117904117905117906117907117908117909117910117911117912117913117914117915117916117917117918117919117920117921117922117923117924117925117926117927117928117929117930117931117932117933117934117935117936117937117938117939117940117941117942117943117944117945117946117947117948117949117950117951117952117953117954117955117956117957117958117959117960117961117962117963117964117965117966117967117968117969117970117971117972117973117974117975117976117977117978117979117980117981117982117983117984117985117986117987117988117989117990117991117992117993117994117995117996117997117998117999118000118001118002118003118004118005118006118007118008118009118010118011118012118013118014118015118016118017118018118019118020118021118022118023118024118025118026118027118028118029118030118031118032118033118034118035118036118037118038118039118040118041118042118043118044118045118046118047118048118049118050118051118052118053118054118055118056118057118058118059118060118061118062118063118064118065118066118067118068118069118070118071118072118073118074118075118076118077118078118079118080118081118082118083118084118085118086118087118088118089118090118091118092118093118094118095118096118097118098118099118100118101118102118103118104118105118106118107118108118109118110118111118112118113118114118115118116118117118118118119118120118121118122118123118124118125118126118127118128118129118130118131118132118133118134118135118136118137118138118139118140118141118142118143118144118145118146118147118148118149118150118151118152118153118154118155118156118157118158118159118160118161118162118163118164118165118166118167118168118169118170118171118172118173118174118175118176118177118178118179118180118181118182118183118184118185118186118187118188118189118190118191118192118193118194118195118196118197118198118199118200118201118202118203118204118205118206118207118208118209118210118211118212118213118214118215118216118217118218118219118220118221118222118223118224118225118226118227118228118229118230118231118232118233118234118235118236118237118238118239118240118241118242118243118244118245118246118247118248118249118250118251118252118253118254118255118256118257118258118259118260118261118262118263118264118265118266118267118268118269118270118271118272118273118274118275118276118277118278118279118280118281118282118283118284118285118286118287118288118289118290118291118292118293118294118295118296118297118298118299118300118301118302118303118304118305118306118307118308118309118310118311118312118313118314118315118316118317118318118319118320118321118322118323118324118325118326118327118328118329118330118331118332118333118334118335118336118337118338118339118340118341118342118343118344118345118346118347118348118349118350118351118352118353118354118355118356118357118358118359118360118361118362118363118364118365118366118367118368118369118370118371118372118373118374118375118376118377118378118379118380118381118382118383118384118385118386118387118388118389118390118391118392118393118394118395118396118397118398118399118400118401118402118403118404118405118406118407118408118409118410118411118412118413118414118415118416118417118418118419118420118421118422118423118424118425118426118427118428118429118430118431118432118433118434118435118436118437118438118439118440118441118442118443118444118445118446118447118448118449118450118451118452118453118454118455118456118457118458118459118460118461118462118463118464118465118466118467118468118469118470118471118472118473118474118475118476118477118478118479118480118481118482118483118484118485118486118487118488118489118490118491118492118493118494118495118496118497118498118499118500118501118502118503118504118505118506118507118508118509118510118511118512118513118514118515118516118517118518118519118520118521118522118523118524118525118526118527118528118529118530118531118532118533118534118535118536118537118538118539118540118541118542118543118544118545118546118547118548118549118550118551118552118553118554118555118556118557118558118559118560118561118562118563118564118565118566118567118568118569118570118571118572118573118574118575118576118577118578118579118580118581118582118583118584118585118586118587118588118589118590118591118592118593118594118595118596118597118598118599118600118601118602118603118604118605118606118607118608118609118610118611118612118613118614118615118616118617118618118619118620118621118622118623118624118625118626118627118628118629118630118631118632118633118634118635118636118637118638118639118640118641118642118643118644118645118646118647118648118649118650118651118652118653118654118655118656118657118658118659118660118661118662118663118664118665118666118667118668118669118670118671118672118673118674118675118676118677118678118679118680118681118682118683118684118685118686118687118688118689118690118691118692118693118694118695118696118697118698118699118700118701118702118703118704118705118706118707118708118709118710118711118712118713118714118715118716118717118718118719118720118721118722118723118724118725118726118727118728118729118730118731118732118733118734118735118736118737118738118739118740118741118742118743118744118745118746118747118748118749118750118751118752118753118754118755118756118757118758118759118760118761118762118763118764118765118766118767118768118769118770118771118772118773118774118775118776118777118778118779118780118781118782118783118784118785118786118787118788118789118790118791118792118793118794118795118796118797118798118799118800118801118802118803118804118805118806118807118808118809118810118811118812118813118814118815118816118817118818118819118820118821118822118823118824118825118826118827118828118829118830118831118832118833118834118835118836118837118838118839118840118841118842118843118844118845118846118847118848118849118850118851118852118853118854118855118856118857118858118859118860118861118862118863118864118865118866118867118868118869118870118871118872118873118874118875118876118877118878118879118880118881118882118883118884118885118886118887118888118889118890118891118892118893118894118895118896118897118898118899118900118901118902118903118904118905118906118907118908118909118910118911118912118913118914118915118916118917118918118919118920118921118922118923118924118925118926118927118928118929118930118931118932118933118934118935118936118937118938118939118940118941118942118943118944118945118946118947118948118949118950118951118952118953118954118955118956118957118958118959118960118961118962118963118964118965118966118967118968118969118970118971118972118973118974118975118976118977118978118979118980118981118982118983118984118985118986118987118988118989118990118991118992118993118994118995118996118997118998118999119000119001119002119003119004119005119006119007119008119009119010119011119012119013119014119015119016119017119018119019119020119021119022119023119024119025119026119027119028119029119030119031119032119033119034119035119036119037119038119039119040119041119042119043119044119045119046119047119048119049119050119051119052119053119054119055119056119057119058119059119060119061119062119063119064119065119066119067119068119069119070119071119072119073119074119075119076119077119078119079119080119081119082119083119084119085119086119087119088119089119090119091119092119093119094119095119096119097119098119099119100119101119102119103119104119105119106119107119108119109119110119111119112119113119114119115119116119117119118119119119120119121119122119123119124119125119126119127119128119129119130119131119132119133119134119135119136119137119138119139119140119141119142119143119144119145119146119147119148119149119150119151119152119153119154119155119156119157119158119159119160119161119162119163119164119165119166119167119168119169119170119171119172119173119174119175119176119177119178119179119180119181119182119183119184119185119186119187119188119189119190119191119192119193119194119195119196119197119198119199119200119201119202119203119204119205119206119207119208119209119210119211119212119213119214119215119216119217119218119219119220119221119222119223119224119225119226119227119228119229119230119231119232119233119234119235119236119237119238119239119240119241119242119243119244119245119246119247119248119249119250119251119252119253119254119255119256119257119258119259119260119261119262119263119264119265119266119267119268119269119270119271119272119273119274119275119276119277119278119279119280119281119282119283119284119285119286119287119288119289119290119291119292119293119294119295119296119297119298119299119300119301119302119303119304119305119306119307119308119309119310119311119312119313119314119315119316119317119318119319119320119321119322119323119324119325119326119327119328119329119330119331119332119333119334119335119336119337119338119339119340119341119342119343119344119345119346119347119348119349119350119351119352119353119354119355119356119357119358119359119360119361119362119363119364119365119366119367119368119369119370119371119372119373119374119375119376119377119378119379119380119381119382119383119384119385119386119387119388119389119390119391119392119393119394119395119396119397119398119399119400119401119402119403119404119405119406119407119408119409119410119411119412119413119414119415119416119417119418119419119420119421119422119423119424119425119426119427119428119429119430119431119432119433119434119435119436119437119438119439119440119441119442119443119444119445119446119447119448119449119450119451119452119453119454119455119456119457119458119459119460119461119462119463119464119465119466119467119468119469119470119471119472119473119474119475119476119477119478119479119480119481119482119483119484119485119486119487119488119489119490119491119492119493119494119495119496119497119498119499119500119501119502119503119504119505119506119507119508119509119510119511119512119513119514119515119516119517119518119519119520119521119522119523119524119525119526119527119528119529119530119531119532119533119534119535119536119537119538119539119540119541119542119543119544119545119546119547119548119549119550119551119552119553119554119555119556119557119558119559119560119561119562119563119564119565119566119567119568119569119570119571119572119573119574119575119576119577119578119579119580119581119582119583119584119585119586119587119588119589119590119591119592119593119594119595119596119597119598119599119600119601119602119603119604119605119606119607119608119609119610119611119612119613119614119615119616119617119618119619119620119621119622119623119624119625119626119627119628119629119630119631119632119633119634119635119636119637119638119639119640119641119642119643119644119645119646119647119648119649119650119651119652119653119654119655119656119657119658119659119660119661119662119663119664119665119666119667119668119669119670119671119672119673119674119675119676119677119678119679119680119681119682119683119684119685119686119687119688119689119690119691119692119693119694119695119696119697119698119699119700119701119702119703119704119705119706119707119708119709119710119711119712119713119714119715119716119717119718119719119720119721119722119723119724119725119726119727119728119729119730119731119732119733119734119735119736119737119738119739119740119741119742119743119744119745119746119747119748119749119750119751119752119753119754119755119756119757119758119759119760119761119762119763119764119765119766119767119768119769119770119771119772119773119774119775119776119777119778119779119780119781119782119783119784119785119786119787119788119789119790119791119792119793119794119795119796119797119798119799119800119801119802119803119804119805119806119807119808119809119810119811119812119813119814119815119816119817119818119819119820119821119822119823119824119825119826119827119828119829119830119831119832119833119834119835119836119837119838119839119840119841119842119843119844119845119846119847119848119849119850119851119852119853119854119855119856119857119858119859119860119861119862119863119864119865119866119867119868119869119870119871119872119873119874119875119876119877119878119879119880119881119882119883119884119885119886119887119888119889119890119891119892119893119894119895119896119897119898119899119900119901119902119903119904119905119906119907119908119909119910119911119912119913119914119915119916119917119918119919119920119921119922119923119924119925119926119927119928119929119930119931119932119933119934119935119936119937119938119939119940119941119942119943119944119945119946119947119948119949119950119951119952119953119954119955119956119957119958119959119960119961119962119963119964119965119966119967119968119969119970119971119972119973119974119975119976119977119978119979119980119981119982119983119984119985119986119987119988119989119990119991119992119993119994119995119996119997119998119999120000120001120002120003120004120005120006120007120008120009120010120011120012120013120014120015120016120017120018120019120020120021120022120023120024120025120026120027120028120029120030120031120032120033120034120035120036120037120038120039120040120041120042120043120044120045120046120047120048120049120050120051120052120053120054120055120056120057120058120059120060120061120062120063120064120065120066120067120068120069120070120071120072120073120074120075120076120077120078120079120080120081120082120083120084120085120086120087120088120089120090120091120092120093120094120095120096120097120098120099120100120101120102120103120104120105120106120107120108120109120110120111120112120113120114120115120116120117120118120119120120120121120122120123120124120125120126120127120128120129120130120131120132120133120134120135120136120137120138120139120140120141120142120143120144120145120146120147120148120149120150120151120152120153120154120155120156120157120158120159120160120161120162120163120164120165120166120167120168120169120170120171120172120173120174120175120176120177120178120179120180120181120182120183120184120185120186120187120188120189120190120191120192120193120194120195120196120197120198120199120200120201120202120203120204120205120206120207120208120209120210120211120212120213120214120215120216120217120218120219120220120221120222120223120224120225120226120227120228120229120230120231120232120233120234120235120236120237120238120239120240120241120242120243120244120245120246120247120248120249120250120251120252120253120254120255120256120257120258120259120260120261120262120263120264120265120266120267120268120269120270120271120272120273120274120275120276120277120278120279120280120281120282120283120284120285120286120287120288120289120290120291120292120293120294120295120296120297120298120299120300120301120302120303120304120305120306120307120308120309120310120311120312120313120314120315120316120317120318120319120320120321120322120323120324120325120326120327120328120329120330120331120332120333120334120335120336120337120338120339120340120341120342120343120344120345120346120347120348120349120350120351120352120353120354120355120356120357120358120359120360120361120362120363120364120365120366120367120368120369120370120371120372120373120374120375120376120377120378120379120380120381120382120383120384120385120386120387120388120389120390120391120392120393120394120395120396120397120398120399120400120401120402120403120404120405120406120407120408120409120410120411120412120413120414120415120416120417120418120419120420120421120422120423120424120425120426120427120428120429120430120431120432120433120434120435120436120437120438120439120440120441120442120443120444120445120446120447120448120449120450120451120452120453120454120455120456120457120458120459120460120461120462120463120464120465120466120467120468120469120470120471120472120473120474120475120476120477120478120479120480120481120482120483120484120485120486120487120488120489120490120491120492120493120494120495120496120497120498120499120500120501120502120503120504120505120506120507120508120509120510120511120512120513120514120515120516120517120518120519120520120521120522120523120524120525120526120527120528120529120530120531120532120533120534120535120536120537120538120539120540120541120542120543120544120545120546120547120548120549120550120551120552120553120554120555120556120557120558120559120560120561120562120563120564120565120566120567120568120569120570120571120572120573120574120575120576120577120578120579120580120581120582120583120584120585120586120587120588120589120590120591120592120593120594120595120596120597120598120599120600120601120602120603120604120605120606120607120608120609120610120611120612120613120614120615120616120617120618120619120620120621120622120623120624120625120626120627120628120629120630120631120632120633120634120635120636120637120638120639120640120641120642120643120644120645120646120647120648120649120650120651120652120653120654120655120656120657120658120659120660120661120662120663120664120665120666120667120668120669120670120671120672120673120674120675120676120677120678120679120680120681120682120683120684120685120686120687120688120689120690120691120692120693120694120695120696120697120698120699120700120701120702120703120704120705120706120707120708120709120710120711120712120713120714120715120716120717120718120719120720120721120722120723120724120725120726120727120728120729120730120731120732120733120734120735120736120737120738120739120740120741120742120743120744120745120746120747120748120749120750120751120752120753120754120755120756120757120758120759120760120761120762120763120764120765120766120767120768120769120770120771120772120773120774120775120776120777120778120779120780120781120782120783120784120785120786120787120788120789120790120791120792120793120794120795120796120797120798120799120800120801120802120803120804120805120806120807120808120809120810120811120812120813120814120815120816120817120818120819120820120821120822120823120824120825120826120827120828120829120830120831120832120833120834120835120836120837120838120839120840120841120842120843120844120845120846120847120848120849120850120851120852120853120854120855120856120857120858120859120860120861120862120863120864120865120866120867120868120869120870120871120872120873120874120875120876120877120878120879120880120881120882120883120884120885120886120887120888120889120890120891120892120893120894120895120896120897120898120899120900120901120902120903120904120905120906120907120908120909120910120911120912120913120914120915120916120917120918120919120920120921120922120923120924120925120926120927120928120929120930120931120932120933120934120935120936120937120938120939120940120941120942120943120944120945120946120947120948120949120950120951120952120953120954120955120956120957120958120959120960120961120962120963120964120965120966120967120968120969120970120971120972120973120974120975120976120977120978120979120980120981120982120983120984120985120986120987120988120989120990120991120992120993120994120995120996120997120998120999121000121001121002121003121004121005121006121007121008121009121010121011121012121013121014121015121016121017121018121019121020121021121022121023121024121025121026121027121028121029121030121031121032121033121034121035121036121037121038121039121040121041121042121043121044121045121046121047121048121049121050121051121052121053121054121055121056121057121058121059121060121061121062121063121064121065121066121067121068121069121070121071121072121073121074121075121076121077121078121079121080121081121082121083121084121085121086121087121088121089121090121091121092121093121094121095121096121097121098121099121100121101121102121103121104121105121106121107121108121109121110121111121112121113121114121115121116121117121118121119121120121121121122121123121124121125121126121127121128121129121130121131121132121133121134121135121136121137121138121139121140121141121142121143121144121145121146121147121148121149121150121151121152121153121154121155121156121157121158121159121160121161121162121163121164121165121166121167121168121169121170121171121172121173121174121175121176121177121178121179121180121181121182121183121184121185121186121187121188121189121190121191121192121193121194121195121196121197121198121199121200121201121202121203121204121205121206121207121208121209121210121211121212121213121214121215121216121217121218121219121220121221121222121223121224121225121226121227121228121229121230121231121232121233121234121235121236121237121238121239121240121241121242121243121244121245121246121247121248121249121250121251121252121253121254121255121256121257121258121259121260121261121262121263121264121265121266121267121268121269121270121271121272121273121274121275121276121277121278121279121280121281121282121283121284121285121286121287121288121289121290121291121292121293121294121295121296121297121298121299121300121301121302121303121304121305121306121307121308121309121310121311121312121313121314121315121316121317121318121319121320121321121322121323121324121325121326121327121328121329121330121331121332121333121334121335121336121337121338121339121340121341121342121343121344121345121346121347121348121349121350121351121352121353121354121355121356121357121358121359121360121361121362121363121364121365121366121367121368121369121370121371121372121373121374121375121376121377121378121379121380121381121382121383121384121385121386121387121388121389121390121391121392121393121394121395121396121397121398121399121400121401121402121403121404121405121406121407121408121409121410121411121412121413121414121415121416121417121418121419121420121421121422121423121424121425121426121427121428121429121430121431121432121433121434121435121436121437121438121439121440121441121442121443121444121445121446121447121448121449121450121451121452121453121454121455121456121457121458121459121460121461121462121463121464121465121466121467121468121469121470121471121472121473121474121475121476121477121478121479121480121481121482121483121484121485121486121487121488121489121490121491121492121493121494121495121496121497121498121499121500121501121502121503121504121505121506121507121508121509121510121511121512121513121514121515121516121517121518121519121520121521121522121523121524121525121526121527121528121529121530121531121532121533121534121535121536121537121538121539121540121541121542121543121544121545121546121547121548121549121550121551121552121553121554121555121556121557121558121559121560121561121562121563121564121565121566121567121568121569121570121571121572121573121574121575121576121577121578121579121580121581121582121583121584121585121586121587121588121589121590121591121592121593121594121595121596121597121598121599121600121601121602121603121604121605121606121607121608121609121610121611121612121613121614121615121616121617121618121619121620121621121622121623121624121625121626121627121628121629121630121631121632121633121634121635121636121637121638121639121640121641121642121643121644121645121646121647121648121649121650121651121652121653121654121655121656121657121658121659121660121661121662121663121664121665121666121667121668121669121670121671121672121673121674121675121676121677121678121679121680121681121682121683121684121685121686121687121688121689121690121691121692121693121694121695121696121697121698121699121700121701121702121703121704121705121706121707121708121709121710121711121712121713121714121715121716121717121718121719121720121721121722121723
  1. /* SPDX-License-Identifier: GPL-2.0-or-later */
  2. /**
  3. ******************************************************************************
  4. * @file ezGPIO_fullMux_ctrl_macro.h
  5. * @author StarFive Technology
  6. * @version V1.0
  7. * @date 06/25/2020
  8. * @brief
  9. ******************************************************************************
  10. * @copy
  11. *
  12. * THE PRESENT SOFTWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS
  13. * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE
  14. * TIME. AS A RESULT, STARFIVE SHALL NOT BE HELD LIABLE FOR ANY
  15. * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING
  16. * FROM THE CONTENT OF SUCH SOFTWARE AND/OR THE USE MADE BY CUSTOMERS OF THE
  17. * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.
  18. *
  19. * COPYRIGHT 2020 Shanghai StarFive Technology Co., Ltd.
  20. */
  21. #ifndef _EZGPIO_FULLMUX_MACRO_H_
  22. #define _EZGPIO_FULLMUX_MACRO_H_
  23. //#define EZGPIO_FULLMUX_BASE_ADDR 0x0
  24. #define gpioen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x0
  25. #define gpio_0_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x50
  26. #define gpio_0_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x54
  27. #define gpio_1_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x58
  28. #define gpio_1_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x5C
  29. #define gpio_2_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x60
  30. #define gpio_2_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x64
  31. #define gpio_3_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x68
  32. #define gpio_3_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x6C
  33. #define gpio_4_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x70
  34. #define gpio_4_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x74
  35. #define gpio_5_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x78
  36. #define gpio_5_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x7C
  37. #define gpio_6_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x80
  38. #define gpio_6_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x84
  39. #define gpio_7_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x88
  40. #define gpio_7_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x8C
  41. #define gpio_8_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x90
  42. #define gpio_8_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x94
  43. #define gpio_9_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x98
  44. #define gpio_9_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x9C
  45. #define gpio_10_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xA0
  46. #define gpio_10_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xA4
  47. #define gpio_11_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xA8
  48. #define gpio_11_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xAC
  49. #define gpio_12_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xB0
  50. #define gpio_12_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xB4
  51. #define gpio_13_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xB8
  52. #define gpio_13_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xBC
  53. #define gpio_14_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xC0
  54. #define gpio_14_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xC4
  55. #define gpio_15_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xC8
  56. #define gpio_15_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xCC
  57. #define gpio_16_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xD0
  58. #define gpio_16_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xD4
  59. #define gpio_17_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xD8
  60. #define gpio_17_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xDC
  61. #define gpio_18_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xE0
  62. #define gpio_18_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xE4
  63. #define gpio_19_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xE8
  64. #define gpio_19_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xEC
  65. #define gpio_20_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xF0
  66. #define gpio_20_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xF4
  67. #define gpio_21_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xF8
  68. #define gpio_21_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xFC
  69. #define gpio_22_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x100
  70. #define gpio_22_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x104
  71. #define gpio_23_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x108
  72. #define gpio_23_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x10C
  73. #define gpio_24_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x110
  74. #define gpio_24_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x114
  75. #define gpio_25_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x118
  76. #define gpio_25_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x11C
  77. #define gpio_26_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x120
  78. #define gpio_26_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x124
  79. #define gpio_27_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x128
  80. #define gpio_27_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x12C
  81. #define gpio_28_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x130
  82. #define gpio_28_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x134
  83. #define gpio_29_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x138
  84. #define gpio_29_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x13C
  85. #define gpio_30_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x140
  86. #define gpio_30_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x144
  87. #define gpio_31_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x148
  88. #define gpio_31_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x14C
  89. #define gpio_32_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x150
  90. #define gpio_32_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x154
  91. #define gpio_33_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x158
  92. #define gpio_33_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x15C
  93. #define gpio_34_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x160
  94. #define gpio_34_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x164
  95. #define gpio_35_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x168
  96. #define gpio_35_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x16C
  97. #define gpio_36_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x170
  98. #define gpio_36_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x174
  99. #define gpio_37_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x178
  100. #define gpio_37_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x17C
  101. #define gpio_38_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x180
  102. #define gpio_38_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x184
  103. #define gpio_39_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x188
  104. #define gpio_39_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x18C
  105. #define gpio_40_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x190
  106. #define gpio_40_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x194
  107. #define gpio_41_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x198
  108. #define gpio_41_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x19C
  109. #define gpio_42_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1A0
  110. #define gpio_42_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1A4
  111. #define gpio_43_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1A8
  112. #define gpio_43_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1AC
  113. #define gpio_44_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1B0
  114. #define gpio_44_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1B4
  115. #define gpio_45_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1B8
  116. #define gpio_45_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1BC
  117. #define gpio_46_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1C0
  118. #define gpio_46_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1C4
  119. #define gpio_47_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1C8
  120. #define gpio_47_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1CC
  121. #define gpio_48_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1D0
  122. #define gpio_48_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1D4
  123. #define gpio_49_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1D8
  124. #define gpio_49_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1DC
  125. #define gpio_50_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1E0
  126. #define gpio_50_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1E4
  127. #define gpio_51_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1E8
  128. #define gpio_51_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1EC
  129. #define gpio_52_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1F0
  130. #define gpio_52_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1F4
  131. #define gpio_53_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1F8
  132. #define gpio_53_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1FC
  133. #define gpio_54_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x200
  134. #define gpio_54_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x204
  135. #define gpio_55_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x208
  136. #define gpio_55_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x20C
  137. #define gpio_56_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x210
  138. #define gpio_56_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x214
  139. #define gpio_57_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x218
  140. #define gpio_57_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x21C
  141. #define gpio_58_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x220
  142. #define gpio_58_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x224
  143. #define gpio_59_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x228
  144. #define gpio_59_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x22C
  145. #define gpio_60_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x230
  146. #define gpio_60_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x234
  147. #define gpio_61_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x238
  148. #define gpio_61_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x23C
  149. #define gpio_62_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x240
  150. #define gpio_62_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x244
  151. #define gpio_63_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x248
  152. #define gpio_63_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x24C
  153. #define gpio_cpu_jtag_tck_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x250
  154. #define gpio_cpu_jtag_tdi_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x254
  155. #define gpio_cpu_jtag_tms_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x258
  156. #define gpio_cpu_jtag_trst_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x25C
  157. #define gpio_dmic_sdin_bit0_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x260
  158. #define gpio_dmic_sdin_bit1_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x264
  159. #define gpio_dsp_JTCK_pad_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x268
  160. #define gpio_dsp_JTDI_pad_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x26C
  161. #define gpio_dsp_JTMS_pad_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x270
  162. #define gpio_dsp_TRST_pad_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x274
  163. #define gpio_i2c0_pad_sck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x278
  164. #define gpio_i2c0_pad_sda_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x27C
  165. #define gpio_i2c1_pad_sck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x280
  166. #define gpio_i2c1_pad_sda_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x284
  167. #define gpio_i2c2_pad_sck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x288
  168. #define gpio_i2c2_pad_sda_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x28C
  169. #define gpio_i2c3_pad_sck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x290
  170. #define gpio_i2c3_pad_sda_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x294
  171. #define gpio_i2srx_bclk_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x298
  172. #define gpio_i2srx_lrck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x29C
  173. #define gpio_i2srx_sdin_bit0_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2A0
  174. #define gpio_i2srx_sdin_bit1_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2A4
  175. #define gpio_i2srx_sdin_bit2_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2A8
  176. #define gpio_i2stx_bclk_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2AC
  177. #define gpio_i2stx_lrck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2B0
  178. #define gpio_sdio0_pad_card_detect_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2B4
  179. #define gpio_sdio0_pad_card_write_prt_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2B8
  180. #define gpio_sdio0_pad_ccmd_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2BC
  181. #define gpio_sdio0_pad_cdata_in_bit0_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2C0
  182. #define gpio_sdio0_pad_cdata_in_bit1_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2C4
  183. #define gpio_sdio0_pad_cdata_in_bit2_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2C8
  184. #define gpio_sdio0_pad_cdata_in_bit3_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2CC
  185. #define gpio_sdio0_pad_cdata_in_bit4_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2D0
  186. #define gpio_sdio0_pad_cdata_in_bit5_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2D4
  187. #define gpio_sdio0_pad_cdata_in_bit6_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2D8
  188. #define gpio_sdio0_pad_cdata_in_bit7_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2DC
  189. #define gpio_sdio1_pad_card_detect_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2E0
  190. #define gpio_sdio1_pad_card_write_prt_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2E4
  191. #define gpio_sdio1_pad_ccmd_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2E8
  192. #define gpio_sdio1_pad_cdata_in_bit0_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2EC
  193. #define gpio_sdio1_pad_cdata_in_bit1_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2F0
  194. #define gpio_sdio1_pad_cdata_in_bit2_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2F4
  195. #define gpio_sdio1_pad_cdata_in_bit3_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2F8
  196. #define gpio_sdio1_pad_cdata_in_bit4_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2FC
  197. #define gpio_sdio1_pad_cdata_in_bit5_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x300
  198. #define gpio_sdio1_pad_cdata_in_bit6_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x304
  199. #define gpio_sdio1_pad_cdata_in_bit7_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x308
  200. #define gpio_spdif_rx_sdin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x30C
  201. #define gpio_spi0_pad_rxd_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x310
  202. #define gpio_spi0_pad_ss_in_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x314
  203. #define gpio_spi1_pad_rxd_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x318
  204. #define gpio_spi1_pad_ss_in_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x31C
  205. #define gpio_spi2_pad_rxd_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x320
  206. #define gpio_spi2_pad_ss_in_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x324
  207. #define gpio_spi2ahb_pad_rxd_bit0_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x328
  208. #define gpio_spi2ahb_pad_rxd_bit1_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x32C
  209. #define gpio_spi2ahb_pad_rxd_bit2_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x330
  210. #define gpio_spi2ahb_pad_rxd_bit3_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x334
  211. #define gpio_spi2ahb_pad_ss_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x338
  212. #define gpio_spi2ahb_slv_sclkin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x33C
  213. #define gpio_spi3_pad_rxd_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x340
  214. #define gpio_spi3_pad_ss_in_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x344
  215. #define gpio_uart0_pad_ctsn_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x348
  216. #define gpio_uart0_pad_dcdn_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x34C
  217. #define gpio_uart0_pad_dsrn_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x350
  218. #define gpio_uart0_pad_rin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x354
  219. #define gpio_uart0_pad_sin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x358
  220. #define gpio_uart1_pad_sin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x35C
  221. #define gpio_uart2_pad_cts_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x360
  222. #define gpio_uart2_pad_dcd_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x364
  223. #define gpio_uart2_pad_dsr_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x368
  224. #define gpio_uart2_pad_ri_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x36C
  225. #define gpio_uart2_pad_sin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x370
  226. #define gpio_uart3_pad_sin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x374
  227. #define gpio_usb_over_current_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x378
  228. #define SET_GPIO_EN { \
  229. uint32_t _ezchip_macro_read_value_=MA_INW(gpioen_REG_ADDR); \
  230. _ezchip_macro_read_value_ &= ~(0x1); \
  231. _ezchip_macro_read_value_ |= (0x1&0x1); \
  232. MA_OUTW(gpioen_REG_ADDR,_ezchip_macro_read_value_); \
  233. }
  234. #define SET_GPIO_0_dout_reverse_(en) { \
  235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  236. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  237. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  238. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  239. }
  240. #define SET_GPIO_0_dout_LOW { \
  241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  242. _ezchip_macro_read_value_ &= ~(0xFF); \
  243. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  244. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  245. }
  246. #define SET_GPIO_0_dout_HIGH { \
  247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  248. _ezchip_macro_read_value_ &= ~(0xFF); \
  249. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  250. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  251. }
  252. #define SET_GPIO_0_dout_clk_gmac_tophyref { \
  253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  254. _ezchip_macro_read_value_ &= ~(0xFF); \
  255. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  256. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  257. }
  258. #define SET_GPIO_0_dout_cpu_jtag_tdo { \
  259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  260. _ezchip_macro_read_value_ &= ~(0xFF); \
  261. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  262. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  263. }
  264. #define SET_GPIO_0_dout_cpu_jtag_tdo_oen { \
  265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  266. _ezchip_macro_read_value_ &= ~(0xFF); \
  267. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  268. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  269. }
  270. #define SET_GPIO_0_dout_dmic_clk_out { \
  271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  272. _ezchip_macro_read_value_ &= ~(0xFF); \
  273. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  274. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  275. }
  276. #define SET_GPIO_0_dout_dsp_JTDOEn_pad { \
  277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  278. _ezchip_macro_read_value_ &= ~(0xFF); \
  279. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  280. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  281. }
  282. #define SET_GPIO_0_dout_dsp_JTDO_pad { \
  283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  284. _ezchip_macro_read_value_ &= ~(0xFF); \
  285. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  286. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  287. }
  288. #define SET_GPIO_0_dout_i2c0_pad_sck_oe { \
  289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  290. _ezchip_macro_read_value_ &= ~(0xFF); \
  291. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  292. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  293. }
  294. #define SET_GPIO_0_dout_i2c0_pad_sda_oe { \
  295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  296. _ezchip_macro_read_value_ &= ~(0xFF); \
  297. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  298. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  299. }
  300. #define SET_GPIO_0_dout_i2c1_pad_sck_oe { \
  301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  302. _ezchip_macro_read_value_ &= ~(0xFF); \
  303. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  304. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  305. }
  306. #define SET_GPIO_0_dout_i2c1_pad_sda_oe { \
  307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  308. _ezchip_macro_read_value_ &= ~(0xFF); \
  309. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  310. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  311. }
  312. #define SET_GPIO_0_dout_i2c2_pad_sck_oe { \
  313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  314. _ezchip_macro_read_value_ &= ~(0xFF); \
  315. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  316. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  317. }
  318. #define SET_GPIO_0_dout_i2c2_pad_sda_oe { \
  319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  320. _ezchip_macro_read_value_ &= ~(0xFF); \
  321. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  322. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  323. }
  324. #define SET_GPIO_0_dout_i2c3_pad_sck_oe { \
  325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  326. _ezchip_macro_read_value_ &= ~(0xFF); \
  327. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  328. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  329. }
  330. #define SET_GPIO_0_dout_i2c3_pad_sda_oe { \
  331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  332. _ezchip_macro_read_value_ &= ~(0xFF); \
  333. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  334. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  335. }
  336. #define SET_GPIO_0_dout_i2srx_bclk_out { \
  337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  338. _ezchip_macro_read_value_ &= ~(0xFF); \
  339. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  340. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  341. }
  342. #define SET_GPIO_0_dout_i2srx_bclk_out_oen { \
  343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  344. _ezchip_macro_read_value_ &= ~(0xFF); \
  345. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  346. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  347. }
  348. #define SET_GPIO_0_dout_i2srx_lrck_out { \
  349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  350. _ezchip_macro_read_value_ &= ~(0xFF); \
  351. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  352. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  353. }
  354. #define SET_GPIO_0_dout_i2srx_lrck_out_oen { \
  355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  356. _ezchip_macro_read_value_ &= ~(0xFF); \
  357. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  358. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  359. }
  360. #define SET_GPIO_0_dout_i2srx_mclk_out { \
  361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  362. _ezchip_macro_read_value_ &= ~(0xFF); \
  363. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  364. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  365. }
  366. #define SET_GPIO_0_dout_i2stx_bclk_out { \
  367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  368. _ezchip_macro_read_value_ &= ~(0xFF); \
  369. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  370. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  371. }
  372. #define SET_GPIO_0_dout_i2stx_bclk_out_oen { \
  373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  374. _ezchip_macro_read_value_ &= ~(0xFF); \
  375. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  376. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  377. }
  378. #define SET_GPIO_0_dout_i2stx_lrck_out { \
  379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  380. _ezchip_macro_read_value_ &= ~(0xFF); \
  381. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  382. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  383. }
  384. #define SET_GPIO_0_dout_i2stx_lrckout_oen { \
  385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  386. _ezchip_macro_read_value_ &= ~(0xFF); \
  387. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  388. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  389. }
  390. #define SET_GPIO_0_dout_i2stx_mclk_out { \
  391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  392. _ezchip_macro_read_value_ &= ~(0xFF); \
  393. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  394. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  395. }
  396. #define SET_GPIO_0_dout_i2stx_sdout0 { \
  397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  398. _ezchip_macro_read_value_ &= ~(0xFF); \
  399. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  400. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  401. }
  402. #define SET_GPIO_0_dout_i2stx_sdout1 { \
  403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  404. _ezchip_macro_read_value_ &= ~(0xFF); \
  405. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  406. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  407. }
  408. #define SET_GPIO_0_dout_lcd_pad_csm_n { \
  409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  410. _ezchip_macro_read_value_ &= ~(0xFF); \
  411. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  412. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  413. }
  414. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit0 { \
  415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  416. _ezchip_macro_read_value_ &= ~(0xFF); \
  417. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  418. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  419. }
  420. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit1 { \
  421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  422. _ezchip_macro_read_value_ &= ~(0xFF); \
  423. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  424. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  425. }
  426. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit2 { \
  427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  428. _ezchip_macro_read_value_ &= ~(0xFF); \
  429. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  430. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  431. }
  432. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit3 { \
  433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  434. _ezchip_macro_read_value_ &= ~(0xFF); \
  435. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  436. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  437. }
  438. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit4 { \
  439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  440. _ezchip_macro_read_value_ &= ~(0xFF); \
  441. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  442. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  443. }
  444. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit5 { \
  445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  446. _ezchip_macro_read_value_ &= ~(0xFF); \
  447. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  448. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  449. }
  450. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit6 { \
  451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  452. _ezchip_macro_read_value_ &= ~(0xFF); \
  453. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  454. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  455. }
  456. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit7 { \
  457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  458. _ezchip_macro_read_value_ &= ~(0xFF); \
  459. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  460. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  461. }
  462. #define SET_GPIO_0_dout_pwm_pad_out_bit0 { \
  463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  464. _ezchip_macro_read_value_ &= ~(0xFF); \
  465. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  466. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  467. }
  468. #define SET_GPIO_0_dout_pwm_pad_out_bit1 { \
  469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  470. _ezchip_macro_read_value_ &= ~(0xFF); \
  471. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  472. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  473. }
  474. #define SET_GPIO_0_dout_pwm_pad_out_bit2 { \
  475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  476. _ezchip_macro_read_value_ &= ~(0xFF); \
  477. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  478. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  479. }
  480. #define SET_GPIO_0_dout_pwm_pad_out_bit3 { \
  481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  482. _ezchip_macro_read_value_ &= ~(0xFF); \
  483. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  484. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  485. }
  486. #define SET_GPIO_0_dout_pwm_pad_out_bit4 { \
  487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  488. _ezchip_macro_read_value_ &= ~(0xFF); \
  489. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  490. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  491. }
  492. #define SET_GPIO_0_dout_pwm_pad_out_bit5 { \
  493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  494. _ezchip_macro_read_value_ &= ~(0xFF); \
  495. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  496. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  497. }
  498. #define SET_GPIO_0_dout_pwm_pad_out_bit6 { \
  499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  500. _ezchip_macro_read_value_ &= ~(0xFF); \
  501. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  502. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  503. }
  504. #define SET_GPIO_0_dout_pwm_pad_out_bit7 { \
  505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  506. _ezchip_macro_read_value_ &= ~(0xFF); \
  507. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  508. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  509. }
  510. #define SET_GPIO_0_dout_pwmdac_left_out { \
  511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  512. _ezchip_macro_read_value_ &= ~(0xFF); \
  513. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  514. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  515. }
  516. #define SET_GPIO_0_dout_pwmdac_right_out { \
  517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  518. _ezchip_macro_read_value_ &= ~(0xFF); \
  519. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  520. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  521. }
  522. #define SET_GPIO_0_dout_qspi_csn1_out { \
  523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  524. _ezchip_macro_read_value_ &= ~(0xFF); \
  525. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  526. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  527. }
  528. #define SET_GPIO_0_dout_qspi_csn2_out { \
  529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  530. _ezchip_macro_read_value_ &= ~(0xFF); \
  531. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  532. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  533. }
  534. #define SET_GPIO_0_dout_qspi_csn3_out { \
  535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  536. _ezchip_macro_read_value_ &= ~(0xFF); \
  537. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  538. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  539. }
  540. #define SET_GPIO_0_dout_register23_SCFG_cmsensor_rst0 { \
  541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  542. _ezchip_macro_read_value_ &= ~(0xFF); \
  543. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  544. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  545. }
  546. #define SET_GPIO_0_dout_register23_SCFG_cmsensor_rst1 { \
  547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  548. _ezchip_macro_read_value_ &= ~(0xFF); \
  549. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  550. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  551. }
  552. #define SET_GPIO_0_dout_register32_SCFG_gmac_phy_rstn { \
  553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  554. _ezchip_macro_read_value_ &= ~(0xFF); \
  555. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  556. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  557. }
  558. #define SET_GPIO_0_dout_sdio0_pad_card_power_en { \
  559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  560. _ezchip_macro_read_value_ &= ~(0xFF); \
  561. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  562. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  563. }
  564. #define SET_GPIO_0_dout_sdio0_pad_cclk_out { \
  565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  566. _ezchip_macro_read_value_ &= ~(0xFF); \
  567. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  568. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  569. }
  570. #define SET_GPIO_0_dout_sdio0_pad_ccmd_oe { \
  571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  572. _ezchip_macro_read_value_ &= ~(0xFF); \
  573. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  574. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  575. }
  576. #define SET_GPIO_0_dout_sdio0_pad_ccmd_out { \
  577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  578. _ezchip_macro_read_value_ &= ~(0xFF); \
  579. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  580. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  581. }
  582. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit0 { \
  583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  584. _ezchip_macro_read_value_ &= ~(0xFF); \
  585. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  586. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  587. }
  588. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit1 { \
  589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  590. _ezchip_macro_read_value_ &= ~(0xFF); \
  591. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  592. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  593. }
  594. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit2 { \
  595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  596. _ezchip_macro_read_value_ &= ~(0xFF); \
  597. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  598. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  599. }
  600. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit3 { \
  601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  602. _ezchip_macro_read_value_ &= ~(0xFF); \
  603. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  604. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  605. }
  606. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit4 { \
  607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  608. _ezchip_macro_read_value_ &= ~(0xFF); \
  609. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  610. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  611. }
  612. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit5 { \
  613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  614. _ezchip_macro_read_value_ &= ~(0xFF); \
  615. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  616. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  617. }
  618. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit6 { \
  619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  620. _ezchip_macro_read_value_ &= ~(0xFF); \
  621. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  622. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  623. }
  624. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit7 { \
  625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  626. _ezchip_macro_read_value_ &= ~(0xFF); \
  627. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  628. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  629. }
  630. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit0 { \
  631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  632. _ezchip_macro_read_value_ &= ~(0xFF); \
  633. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  634. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  635. }
  636. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit1 { \
  637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  638. _ezchip_macro_read_value_ &= ~(0xFF); \
  639. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  640. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  641. }
  642. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit2 { \
  643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  644. _ezchip_macro_read_value_ &= ~(0xFF); \
  645. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  646. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  647. }
  648. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit3 { \
  649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  650. _ezchip_macro_read_value_ &= ~(0xFF); \
  651. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  652. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  653. }
  654. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit4 { \
  655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  656. _ezchip_macro_read_value_ &= ~(0xFF); \
  657. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  658. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  659. }
  660. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit5 { \
  661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  662. _ezchip_macro_read_value_ &= ~(0xFF); \
  663. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  664. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  665. }
  666. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit6 { \
  667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  668. _ezchip_macro_read_value_ &= ~(0xFF); \
  669. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  670. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  671. }
  672. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit7 { \
  673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  674. _ezchip_macro_read_value_ &= ~(0xFF); \
  675. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  676. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  677. }
  678. #define SET_GPIO_0_dout_sdio0_pad_rst_n { \
  679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  680. _ezchip_macro_read_value_ &= ~(0xFF); \
  681. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  682. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  683. }
  684. #define SET_GPIO_0_dout_sdio1_pad_card_power_en { \
  685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  686. _ezchip_macro_read_value_ &= ~(0xFF); \
  687. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  688. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  689. }
  690. #define SET_GPIO_0_dout_sdio1_pad_cclk_out { \
  691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  692. _ezchip_macro_read_value_ &= ~(0xFF); \
  693. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  694. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  695. }
  696. #define SET_GPIO_0_dout_sdio1_pad_ccmd_oe { \
  697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  698. _ezchip_macro_read_value_ &= ~(0xFF); \
  699. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  700. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  701. }
  702. #define SET_GPIO_0_dout_sdio1_pad_ccmd_out { \
  703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  704. _ezchip_macro_read_value_ &= ~(0xFF); \
  705. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  706. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  707. }
  708. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit0 { \
  709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  710. _ezchip_macro_read_value_ &= ~(0xFF); \
  711. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  712. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  713. }
  714. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit1 { \
  715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  716. _ezchip_macro_read_value_ &= ~(0xFF); \
  717. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  718. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  719. }
  720. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit2 { \
  721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  722. _ezchip_macro_read_value_ &= ~(0xFF); \
  723. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  724. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  725. }
  726. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit3 { \
  727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  728. _ezchip_macro_read_value_ &= ~(0xFF); \
  729. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  730. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  731. }
  732. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit4 { \
  733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  734. _ezchip_macro_read_value_ &= ~(0xFF); \
  735. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  736. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  737. }
  738. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit5 { \
  739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  740. _ezchip_macro_read_value_ &= ~(0xFF); \
  741. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  742. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  743. }
  744. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit6 { \
  745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  746. _ezchip_macro_read_value_ &= ~(0xFF); \
  747. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  748. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  749. }
  750. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit7 { \
  751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  752. _ezchip_macro_read_value_ &= ~(0xFF); \
  753. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  754. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  755. }
  756. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit0 { \
  757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  758. _ezchip_macro_read_value_ &= ~(0xFF); \
  759. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  760. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  761. }
  762. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit1 { \
  763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  764. _ezchip_macro_read_value_ &= ~(0xFF); \
  765. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  766. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  767. }
  768. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit2 { \
  769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  770. _ezchip_macro_read_value_ &= ~(0xFF); \
  771. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  772. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  773. }
  774. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit3 { \
  775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  776. _ezchip_macro_read_value_ &= ~(0xFF); \
  777. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  778. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  779. }
  780. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit4 { \
  781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  782. _ezchip_macro_read_value_ &= ~(0xFF); \
  783. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  784. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  785. }
  786. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit5 { \
  787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  788. _ezchip_macro_read_value_ &= ~(0xFF); \
  789. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  790. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  791. }
  792. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit6 { \
  793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  794. _ezchip_macro_read_value_ &= ~(0xFF); \
  795. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  796. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  797. }
  798. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit7 { \
  799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  800. _ezchip_macro_read_value_ &= ~(0xFF); \
  801. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  802. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  803. }
  804. #define SET_GPIO_0_dout_sdio1_pad_rst_n { \
  805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  806. _ezchip_macro_read_value_ &= ~(0xFF); \
  807. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  808. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  809. }
  810. #define SET_GPIO_0_dout_spdif_tx_sdout { \
  811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  812. _ezchip_macro_read_value_ &= ~(0xFF); \
  813. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  814. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  815. }
  816. #define SET_GPIO_0_dout_spdif_tx_sdout_oen { \
  817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  818. _ezchip_macro_read_value_ &= ~(0xFF); \
  819. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  820. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  821. }
  822. #define SET_GPIO_0_dout_spi0_pad_oe_n { \
  823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  824. _ezchip_macro_read_value_ &= ~(0xFF); \
  825. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  826. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  827. }
  828. #define SET_GPIO_0_dout_spi0_pad_sck_out { \
  829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  830. _ezchip_macro_read_value_ &= ~(0xFF); \
  831. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  832. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  833. }
  834. #define SET_GPIO_0_dout_spi0_pad_ss_0_n { \
  835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  836. _ezchip_macro_read_value_ &= ~(0xFF); \
  837. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  838. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  839. }
  840. #define SET_GPIO_0_dout_spi0_pad_ss_1_n { \
  841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  842. _ezchip_macro_read_value_ &= ~(0xFF); \
  843. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  844. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  845. }
  846. #define SET_GPIO_0_dout_spi0_pad_txd { \
  847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  848. _ezchip_macro_read_value_ &= ~(0xFF); \
  849. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  850. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  851. }
  852. #define SET_GPIO_0_dout_spi1_pad_oe_n { \
  853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  854. _ezchip_macro_read_value_ &= ~(0xFF); \
  855. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  856. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  857. }
  858. #define SET_GPIO_0_dout_spi1_pad_sck_out { \
  859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  860. _ezchip_macro_read_value_ &= ~(0xFF); \
  861. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  862. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  863. }
  864. #define SET_GPIO_0_dout_spi1_pad_ss_0_n { \
  865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  866. _ezchip_macro_read_value_ &= ~(0xFF); \
  867. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  868. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  869. }
  870. #define SET_GPIO_0_dout_spi1_pad_ss_1_n { \
  871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  872. _ezchip_macro_read_value_ &= ~(0xFF); \
  873. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  874. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  875. }
  876. #define SET_GPIO_0_dout_spi1_pad_txd { \
  877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  878. _ezchip_macro_read_value_ &= ~(0xFF); \
  879. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  880. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  881. }
  882. #define SET_GPIO_0_dout_spi2_pad_oe_n { \
  883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  884. _ezchip_macro_read_value_ &= ~(0xFF); \
  885. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  886. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  887. }
  888. #define SET_GPIO_0_dout_spi2_pad_sck_out { \
  889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  890. _ezchip_macro_read_value_ &= ~(0xFF); \
  891. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  892. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  893. }
  894. #define SET_GPIO_0_dout_spi2_pad_ss_0_n { \
  895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  896. _ezchip_macro_read_value_ &= ~(0xFF); \
  897. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  898. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  899. }
  900. #define SET_GPIO_0_dout_spi2_pad_ss_1_n { \
  901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  902. _ezchip_macro_read_value_ &= ~(0xFF); \
  903. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  904. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  905. }
  906. #define SET_GPIO_0_dout_spi2_pad_txd { \
  907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  908. _ezchip_macro_read_value_ &= ~(0xFF); \
  909. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  910. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  911. }
  912. #define SET_GPIO_0_dout_spi2ahb_pad_oe_n_bit0 { \
  913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  914. _ezchip_macro_read_value_ &= ~(0xFF); \
  915. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  916. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  917. }
  918. #define SET_GPIO_0_dout_spi2ahb_pad_oe_n_bit1 { \
  919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  920. _ezchip_macro_read_value_ &= ~(0xFF); \
  921. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  922. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  923. }
  924. #define SET_GPIO_0_dout_spi2ahb_pad_oe_n_bit2 { \
  925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  926. _ezchip_macro_read_value_ &= ~(0xFF); \
  927. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  928. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  929. }
  930. #define SET_GPIO_0_dout_spi2ahb_pad_oe_n_bit3 { \
  931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  932. _ezchip_macro_read_value_ &= ~(0xFF); \
  933. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  934. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  935. }
  936. #define SET_GPIO_0_dout_spi2ahb_pad_txd_bit0 { \
  937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  938. _ezchip_macro_read_value_ &= ~(0xFF); \
  939. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  940. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  941. }
  942. #define SET_GPIO_0_dout_spi2ahb_pad_txd_bit1 { \
  943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  944. _ezchip_macro_read_value_ &= ~(0xFF); \
  945. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  946. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  947. }
  948. #define SET_GPIO_0_dout_spi2ahb_pad_txd_bit2 { \
  949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  950. _ezchip_macro_read_value_ &= ~(0xFF); \
  951. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  952. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  953. }
  954. #define SET_GPIO_0_dout_spi2ahb_pad_txd_bit3 { \
  955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  956. _ezchip_macro_read_value_ &= ~(0xFF); \
  957. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  958. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  959. }
  960. #define SET_GPIO_0_dout_spi3_pad_oe_n { \
  961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  962. _ezchip_macro_read_value_ &= ~(0xFF); \
  963. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  964. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  965. }
  966. #define SET_GPIO_0_dout_spi3_pad_sck_out { \
  967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  968. _ezchip_macro_read_value_ &= ~(0xFF); \
  969. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  970. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  971. }
  972. #define SET_GPIO_0_dout_spi3_pad_ss_0_n { \
  973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  974. _ezchip_macro_read_value_ &= ~(0xFF); \
  975. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  976. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  977. }
  978. #define SET_GPIO_0_dout_spi3_pad_ss_1_n { \
  979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  980. _ezchip_macro_read_value_ &= ~(0xFF); \
  981. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  982. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  983. }
  984. #define SET_GPIO_0_dout_spi3_pad_txd { \
  985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  986. _ezchip_macro_read_value_ &= ~(0xFF); \
  987. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  988. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  989. }
  990. #define SET_GPIO_0_dout_uart0_pad_dtrn { \
  991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  992. _ezchip_macro_read_value_ &= ~(0xFF); \
  993. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  994. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  995. }
  996. #define SET_GPIO_0_dout_uart0_pad_rtsn { \
  997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  998. _ezchip_macro_read_value_ &= ~(0xFF); \
  999. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  1000. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1001. }
  1002. #define SET_GPIO_0_dout_uart0_pad_sout { \
  1003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1004. _ezchip_macro_read_value_ &= ~(0xFF); \
  1005. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  1006. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1007. }
  1008. #define SET_GPIO_0_dout_uart1_pad_sout { \
  1009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1010. _ezchip_macro_read_value_ &= ~(0xFF); \
  1011. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  1012. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1013. }
  1014. #define SET_GPIO_0_dout_uart2_pad_dtr_n { \
  1015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1016. _ezchip_macro_read_value_ &= ~(0xFF); \
  1017. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  1018. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1019. }
  1020. #define SET_GPIO_0_dout_uart2_pad_rts_n { \
  1021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1022. _ezchip_macro_read_value_ &= ~(0xFF); \
  1023. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  1024. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1025. }
  1026. #define SET_GPIO_0_dout_uart2_pad_sout { \
  1027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1028. _ezchip_macro_read_value_ &= ~(0xFF); \
  1029. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  1030. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1031. }
  1032. #define SET_GPIO_0_dout_uart3_pad_sout { \
  1033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1034. _ezchip_macro_read_value_ &= ~(0xFF); \
  1035. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  1036. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1037. }
  1038. #define SET_GPIO_0_dout_usb_drv_bus { \
  1039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1040. _ezchip_macro_read_value_ &= ~(0xFF); \
  1041. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  1042. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1043. }
  1044. #define SET_GPIO_0_doen_reverse_(en) { \
  1045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1046. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  1047. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  1048. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1049. }
  1050. #define SET_GPIO_0_doen_LOW { \
  1051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1052. _ezchip_macro_read_value_ &= ~(0xFF); \
  1053. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  1054. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1055. }
  1056. #define SET_GPIO_0_doen_HIGH { \
  1057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1058. _ezchip_macro_read_value_ &= ~(0xFF); \
  1059. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  1060. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1061. }
  1062. #define SET_GPIO_0_doen_clk_gmac_tophyref { \
  1063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1064. _ezchip_macro_read_value_ &= ~(0xFF); \
  1065. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  1066. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1067. }
  1068. #define SET_GPIO_0_doen_cpu_jtag_tdo { \
  1069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1070. _ezchip_macro_read_value_ &= ~(0xFF); \
  1071. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  1072. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1073. }
  1074. #define SET_GPIO_0_doen_cpu_jtag_tdo_oen { \
  1075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1076. _ezchip_macro_read_value_ &= ~(0xFF); \
  1077. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  1078. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1079. }
  1080. #define SET_GPIO_0_doen_dmic_clk_out { \
  1081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1082. _ezchip_macro_read_value_ &= ~(0xFF); \
  1083. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  1084. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1085. }
  1086. #define SET_GPIO_0_doen_dsp_JTDOEn_pad { \
  1087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1088. _ezchip_macro_read_value_ &= ~(0xFF); \
  1089. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  1090. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1091. }
  1092. #define SET_GPIO_0_doen_dsp_JTDO_pad { \
  1093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1094. _ezchip_macro_read_value_ &= ~(0xFF); \
  1095. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  1096. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1097. }
  1098. #define SET_GPIO_0_doen_i2c0_pad_sck_oe { \
  1099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1100. _ezchip_macro_read_value_ &= ~(0xFF); \
  1101. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  1102. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1103. }
  1104. #define SET_GPIO_0_doen_i2c0_pad_sda_oe { \
  1105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1106. _ezchip_macro_read_value_ &= ~(0xFF); \
  1107. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  1108. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1109. }
  1110. #define SET_GPIO_0_doen_i2c1_pad_sck_oe { \
  1111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1112. _ezchip_macro_read_value_ &= ~(0xFF); \
  1113. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  1114. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1115. }
  1116. #define SET_GPIO_0_doen_i2c1_pad_sda_oe { \
  1117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1118. _ezchip_macro_read_value_ &= ~(0xFF); \
  1119. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  1120. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1121. }
  1122. #define SET_GPIO_0_doen_i2c2_pad_sck_oe { \
  1123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1124. _ezchip_macro_read_value_ &= ~(0xFF); \
  1125. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  1126. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1127. }
  1128. #define SET_GPIO_0_doen_i2c2_pad_sda_oe { \
  1129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1130. _ezchip_macro_read_value_ &= ~(0xFF); \
  1131. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  1132. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1133. }
  1134. #define SET_GPIO_0_doen_i2c3_pad_sck_oe { \
  1135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1136. _ezchip_macro_read_value_ &= ~(0xFF); \
  1137. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  1138. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1139. }
  1140. #define SET_GPIO_0_doen_i2c3_pad_sda_oe { \
  1141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1142. _ezchip_macro_read_value_ &= ~(0xFF); \
  1143. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  1144. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1145. }
  1146. #define SET_GPIO_0_doen_i2srx_bclk_out { \
  1147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1148. _ezchip_macro_read_value_ &= ~(0xFF); \
  1149. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  1150. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1151. }
  1152. #define SET_GPIO_0_doen_i2srx_bclk_out_oen { \
  1153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1154. _ezchip_macro_read_value_ &= ~(0xFF); \
  1155. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  1156. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1157. }
  1158. #define SET_GPIO_0_doen_i2srx_lrck_out { \
  1159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1160. _ezchip_macro_read_value_ &= ~(0xFF); \
  1161. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  1162. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1163. }
  1164. #define SET_GPIO_0_doen_i2srx_lrck_out_oen { \
  1165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1166. _ezchip_macro_read_value_ &= ~(0xFF); \
  1167. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  1168. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1169. }
  1170. #define SET_GPIO_0_doen_i2srx_mclk_out { \
  1171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1172. _ezchip_macro_read_value_ &= ~(0xFF); \
  1173. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  1174. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1175. }
  1176. #define SET_GPIO_0_doen_i2stx_bclk_out { \
  1177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1178. _ezchip_macro_read_value_ &= ~(0xFF); \
  1179. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  1180. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1181. }
  1182. #define SET_GPIO_0_doen_i2stx_bclk_out_oen { \
  1183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1184. _ezchip_macro_read_value_ &= ~(0xFF); \
  1185. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  1186. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1187. }
  1188. #define SET_GPIO_0_doen_i2stx_lrck_out { \
  1189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1190. _ezchip_macro_read_value_ &= ~(0xFF); \
  1191. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  1192. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1193. }
  1194. #define SET_GPIO_0_doen_i2stx_lrckout_oen { \
  1195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1196. _ezchip_macro_read_value_ &= ~(0xFF); \
  1197. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  1198. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1199. }
  1200. #define SET_GPIO_0_doen_i2stx_mclk_out { \
  1201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1202. _ezchip_macro_read_value_ &= ~(0xFF); \
  1203. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  1204. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1205. }
  1206. #define SET_GPIO_0_doen_i2stx_sdout0 { \
  1207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1208. _ezchip_macro_read_value_ &= ~(0xFF); \
  1209. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  1210. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1211. }
  1212. #define SET_GPIO_0_doen_i2stx_sdout1 { \
  1213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1214. _ezchip_macro_read_value_ &= ~(0xFF); \
  1215. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  1216. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1217. }
  1218. #define SET_GPIO_0_doen_lcd_pad_csm_n { \
  1219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1220. _ezchip_macro_read_value_ &= ~(0xFF); \
  1221. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  1222. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1223. }
  1224. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit0 { \
  1225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1226. _ezchip_macro_read_value_ &= ~(0xFF); \
  1227. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  1228. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1229. }
  1230. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit1 { \
  1231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1232. _ezchip_macro_read_value_ &= ~(0xFF); \
  1233. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  1234. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1235. }
  1236. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit2 { \
  1237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1238. _ezchip_macro_read_value_ &= ~(0xFF); \
  1239. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  1240. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1241. }
  1242. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit3 { \
  1243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1244. _ezchip_macro_read_value_ &= ~(0xFF); \
  1245. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  1246. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1247. }
  1248. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit4 { \
  1249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1250. _ezchip_macro_read_value_ &= ~(0xFF); \
  1251. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  1252. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1253. }
  1254. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit5 { \
  1255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1256. _ezchip_macro_read_value_ &= ~(0xFF); \
  1257. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  1258. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1259. }
  1260. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit6 { \
  1261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1262. _ezchip_macro_read_value_ &= ~(0xFF); \
  1263. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  1264. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1265. }
  1266. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit7 { \
  1267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1268. _ezchip_macro_read_value_ &= ~(0xFF); \
  1269. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  1270. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1271. }
  1272. #define SET_GPIO_0_doen_pwm_pad_out_bit0 { \
  1273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1274. _ezchip_macro_read_value_ &= ~(0xFF); \
  1275. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  1276. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1277. }
  1278. #define SET_GPIO_0_doen_pwm_pad_out_bit1 { \
  1279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1280. _ezchip_macro_read_value_ &= ~(0xFF); \
  1281. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  1282. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1283. }
  1284. #define SET_GPIO_0_doen_pwm_pad_out_bit2 { \
  1285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1286. _ezchip_macro_read_value_ &= ~(0xFF); \
  1287. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  1288. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1289. }
  1290. #define SET_GPIO_0_doen_pwm_pad_out_bit3 { \
  1291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1292. _ezchip_macro_read_value_ &= ~(0xFF); \
  1293. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  1294. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1295. }
  1296. #define SET_GPIO_0_doen_pwm_pad_out_bit4 { \
  1297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1298. _ezchip_macro_read_value_ &= ~(0xFF); \
  1299. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  1300. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1301. }
  1302. #define SET_GPIO_0_doen_pwm_pad_out_bit5 { \
  1303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1304. _ezchip_macro_read_value_ &= ~(0xFF); \
  1305. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  1306. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1307. }
  1308. #define SET_GPIO_0_doen_pwm_pad_out_bit6 { \
  1309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1310. _ezchip_macro_read_value_ &= ~(0xFF); \
  1311. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  1312. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1313. }
  1314. #define SET_GPIO_0_doen_pwm_pad_out_bit7 { \
  1315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1316. _ezchip_macro_read_value_ &= ~(0xFF); \
  1317. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  1318. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1319. }
  1320. #define SET_GPIO_0_doen_pwmdac_left_out { \
  1321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1322. _ezchip_macro_read_value_ &= ~(0xFF); \
  1323. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  1324. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1325. }
  1326. #define SET_GPIO_0_doen_pwmdac_right_out { \
  1327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1328. _ezchip_macro_read_value_ &= ~(0xFF); \
  1329. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  1330. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1331. }
  1332. #define SET_GPIO_0_doen_qspi_csn1_out { \
  1333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1334. _ezchip_macro_read_value_ &= ~(0xFF); \
  1335. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  1336. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1337. }
  1338. #define SET_GPIO_0_doen_qspi_csn2_out { \
  1339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1340. _ezchip_macro_read_value_ &= ~(0xFF); \
  1341. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  1342. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1343. }
  1344. #define SET_GPIO_0_doen_qspi_csn3_out { \
  1345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1346. _ezchip_macro_read_value_ &= ~(0xFF); \
  1347. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  1348. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1349. }
  1350. #define SET_GPIO_0_doen_register23_SCFG_cmsensor_rst0 { \
  1351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1352. _ezchip_macro_read_value_ &= ~(0xFF); \
  1353. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  1354. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1355. }
  1356. #define SET_GPIO_0_doen_register23_SCFG_cmsensor_rst1 { \
  1357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1358. _ezchip_macro_read_value_ &= ~(0xFF); \
  1359. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  1360. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1361. }
  1362. #define SET_GPIO_0_doen_register32_SCFG_gmac_phy_rstn { \
  1363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1364. _ezchip_macro_read_value_ &= ~(0xFF); \
  1365. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  1366. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1367. }
  1368. #define SET_GPIO_0_doen_sdio0_pad_card_power_en { \
  1369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1370. _ezchip_macro_read_value_ &= ~(0xFF); \
  1371. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  1372. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1373. }
  1374. #define SET_GPIO_0_doen_sdio0_pad_cclk_out { \
  1375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1376. _ezchip_macro_read_value_ &= ~(0xFF); \
  1377. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  1378. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1379. }
  1380. #define SET_GPIO_0_doen_sdio0_pad_ccmd_oe { \
  1381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1382. _ezchip_macro_read_value_ &= ~(0xFF); \
  1383. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  1384. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1385. }
  1386. #define SET_GPIO_0_doen_sdio0_pad_ccmd_out { \
  1387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1388. _ezchip_macro_read_value_ &= ~(0xFF); \
  1389. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  1390. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1391. }
  1392. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit0 { \
  1393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1394. _ezchip_macro_read_value_ &= ~(0xFF); \
  1395. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  1396. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1397. }
  1398. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit1 { \
  1399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1400. _ezchip_macro_read_value_ &= ~(0xFF); \
  1401. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  1402. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1403. }
  1404. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit2 { \
  1405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1406. _ezchip_macro_read_value_ &= ~(0xFF); \
  1407. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  1408. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1409. }
  1410. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit3 { \
  1411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1412. _ezchip_macro_read_value_ &= ~(0xFF); \
  1413. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  1414. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1415. }
  1416. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit4 { \
  1417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1418. _ezchip_macro_read_value_ &= ~(0xFF); \
  1419. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  1420. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1421. }
  1422. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit5 { \
  1423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1424. _ezchip_macro_read_value_ &= ~(0xFF); \
  1425. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  1426. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1427. }
  1428. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit6 { \
  1429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1430. _ezchip_macro_read_value_ &= ~(0xFF); \
  1431. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  1432. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1433. }
  1434. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit7 { \
  1435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1436. _ezchip_macro_read_value_ &= ~(0xFF); \
  1437. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  1438. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1439. }
  1440. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit0 { \
  1441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1442. _ezchip_macro_read_value_ &= ~(0xFF); \
  1443. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  1444. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1445. }
  1446. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit1 { \
  1447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1448. _ezchip_macro_read_value_ &= ~(0xFF); \
  1449. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  1450. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1451. }
  1452. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit2 { \
  1453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1454. _ezchip_macro_read_value_ &= ~(0xFF); \
  1455. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  1456. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1457. }
  1458. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit3 { \
  1459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1460. _ezchip_macro_read_value_ &= ~(0xFF); \
  1461. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  1462. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1463. }
  1464. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit4 { \
  1465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1466. _ezchip_macro_read_value_ &= ~(0xFF); \
  1467. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  1468. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1469. }
  1470. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit5 { \
  1471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1472. _ezchip_macro_read_value_ &= ~(0xFF); \
  1473. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  1474. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1475. }
  1476. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit6 { \
  1477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1478. _ezchip_macro_read_value_ &= ~(0xFF); \
  1479. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  1480. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1481. }
  1482. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit7 { \
  1483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1484. _ezchip_macro_read_value_ &= ~(0xFF); \
  1485. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  1486. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1487. }
  1488. #define SET_GPIO_0_doen_sdio0_pad_rst_n { \
  1489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1490. _ezchip_macro_read_value_ &= ~(0xFF); \
  1491. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  1492. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1493. }
  1494. #define SET_GPIO_0_doen_sdio1_pad_card_power_en { \
  1495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1496. _ezchip_macro_read_value_ &= ~(0xFF); \
  1497. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  1498. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1499. }
  1500. #define SET_GPIO_0_doen_sdio1_pad_cclk_out { \
  1501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1502. _ezchip_macro_read_value_ &= ~(0xFF); \
  1503. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  1504. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1505. }
  1506. #define SET_GPIO_0_doen_sdio1_pad_ccmd_oe { \
  1507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1508. _ezchip_macro_read_value_ &= ~(0xFF); \
  1509. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  1510. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1511. }
  1512. #define SET_GPIO_0_doen_sdio1_pad_ccmd_out { \
  1513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1514. _ezchip_macro_read_value_ &= ~(0xFF); \
  1515. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  1516. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1517. }
  1518. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit0 { \
  1519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1520. _ezchip_macro_read_value_ &= ~(0xFF); \
  1521. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  1522. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1523. }
  1524. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit1 { \
  1525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1526. _ezchip_macro_read_value_ &= ~(0xFF); \
  1527. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  1528. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1529. }
  1530. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit2 { \
  1531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1532. _ezchip_macro_read_value_ &= ~(0xFF); \
  1533. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  1534. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1535. }
  1536. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit3 { \
  1537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1538. _ezchip_macro_read_value_ &= ~(0xFF); \
  1539. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  1540. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1541. }
  1542. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit4 { \
  1543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1544. _ezchip_macro_read_value_ &= ~(0xFF); \
  1545. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  1546. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1547. }
  1548. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit5 { \
  1549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1550. _ezchip_macro_read_value_ &= ~(0xFF); \
  1551. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  1552. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1553. }
  1554. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit6 { \
  1555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1556. _ezchip_macro_read_value_ &= ~(0xFF); \
  1557. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  1558. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1559. }
  1560. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit7 { \
  1561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1562. _ezchip_macro_read_value_ &= ~(0xFF); \
  1563. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  1564. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1565. }
  1566. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit0 { \
  1567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1568. _ezchip_macro_read_value_ &= ~(0xFF); \
  1569. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  1570. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1571. }
  1572. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit1 { \
  1573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1574. _ezchip_macro_read_value_ &= ~(0xFF); \
  1575. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  1576. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1577. }
  1578. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit2 { \
  1579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1580. _ezchip_macro_read_value_ &= ~(0xFF); \
  1581. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  1582. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1583. }
  1584. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit3 { \
  1585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1586. _ezchip_macro_read_value_ &= ~(0xFF); \
  1587. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  1588. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1589. }
  1590. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit4 { \
  1591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1592. _ezchip_macro_read_value_ &= ~(0xFF); \
  1593. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  1594. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1595. }
  1596. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit5 { \
  1597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1598. _ezchip_macro_read_value_ &= ~(0xFF); \
  1599. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  1600. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1601. }
  1602. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit6 { \
  1603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1604. _ezchip_macro_read_value_ &= ~(0xFF); \
  1605. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  1606. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1607. }
  1608. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit7 { \
  1609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1610. _ezchip_macro_read_value_ &= ~(0xFF); \
  1611. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  1612. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1613. }
  1614. #define SET_GPIO_0_doen_sdio1_pad_rst_n { \
  1615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1616. _ezchip_macro_read_value_ &= ~(0xFF); \
  1617. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  1618. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1619. }
  1620. #define SET_GPIO_0_doen_spdif_tx_sdout { \
  1621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1622. _ezchip_macro_read_value_ &= ~(0xFF); \
  1623. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  1624. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1625. }
  1626. #define SET_GPIO_0_doen_spdif_tx_sdout_oen { \
  1627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1628. _ezchip_macro_read_value_ &= ~(0xFF); \
  1629. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  1630. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1631. }
  1632. #define SET_GPIO_0_doen_spi0_pad_oe_n { \
  1633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1634. _ezchip_macro_read_value_ &= ~(0xFF); \
  1635. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  1636. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1637. }
  1638. #define SET_GPIO_0_doen_spi0_pad_sck_out { \
  1639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1640. _ezchip_macro_read_value_ &= ~(0xFF); \
  1641. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  1642. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1643. }
  1644. #define SET_GPIO_0_doen_spi0_pad_ss_0_n { \
  1645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1646. _ezchip_macro_read_value_ &= ~(0xFF); \
  1647. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  1648. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1649. }
  1650. #define SET_GPIO_0_doen_spi0_pad_ss_1_n { \
  1651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1652. _ezchip_macro_read_value_ &= ~(0xFF); \
  1653. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  1654. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1655. }
  1656. #define SET_GPIO_0_doen_spi0_pad_txd { \
  1657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1658. _ezchip_macro_read_value_ &= ~(0xFF); \
  1659. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  1660. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1661. }
  1662. #define SET_GPIO_0_doen_spi1_pad_oe_n { \
  1663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1664. _ezchip_macro_read_value_ &= ~(0xFF); \
  1665. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  1666. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1667. }
  1668. #define SET_GPIO_0_doen_spi1_pad_sck_out { \
  1669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1670. _ezchip_macro_read_value_ &= ~(0xFF); \
  1671. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  1672. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1673. }
  1674. #define SET_GPIO_0_doen_spi1_pad_ss_0_n { \
  1675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1676. _ezchip_macro_read_value_ &= ~(0xFF); \
  1677. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  1678. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1679. }
  1680. #define SET_GPIO_0_doen_spi1_pad_ss_1_n { \
  1681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1682. _ezchip_macro_read_value_ &= ~(0xFF); \
  1683. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  1684. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1685. }
  1686. #define SET_GPIO_0_doen_spi1_pad_txd { \
  1687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1688. _ezchip_macro_read_value_ &= ~(0xFF); \
  1689. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  1690. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1691. }
  1692. #define SET_GPIO_0_doen_spi2_pad_oe_n { \
  1693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1694. _ezchip_macro_read_value_ &= ~(0xFF); \
  1695. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  1696. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1697. }
  1698. #define SET_GPIO_0_doen_spi2_pad_sck_out { \
  1699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1700. _ezchip_macro_read_value_ &= ~(0xFF); \
  1701. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  1702. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1703. }
  1704. #define SET_GPIO_0_doen_spi2_pad_ss_0_n { \
  1705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1706. _ezchip_macro_read_value_ &= ~(0xFF); \
  1707. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  1708. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1709. }
  1710. #define SET_GPIO_0_doen_spi2_pad_ss_1_n { \
  1711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1712. _ezchip_macro_read_value_ &= ~(0xFF); \
  1713. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  1714. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1715. }
  1716. #define SET_GPIO_0_doen_spi2_pad_txd { \
  1717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1718. _ezchip_macro_read_value_ &= ~(0xFF); \
  1719. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  1720. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1721. }
  1722. #define SET_GPIO_0_doen_spi2ahb_pad_oe_n_bit0 { \
  1723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1724. _ezchip_macro_read_value_ &= ~(0xFF); \
  1725. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  1726. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1727. }
  1728. #define SET_GPIO_0_doen_spi2ahb_pad_oe_n_bit1 { \
  1729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1730. _ezchip_macro_read_value_ &= ~(0xFF); \
  1731. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  1732. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1733. }
  1734. #define SET_GPIO_0_doen_spi2ahb_pad_oe_n_bit2 { \
  1735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1736. _ezchip_macro_read_value_ &= ~(0xFF); \
  1737. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  1738. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1739. }
  1740. #define SET_GPIO_0_doen_spi2ahb_pad_oe_n_bit3 { \
  1741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1742. _ezchip_macro_read_value_ &= ~(0xFF); \
  1743. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  1744. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1745. }
  1746. #define SET_GPIO_0_doen_spi2ahb_pad_txd_bit0 { \
  1747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1748. _ezchip_macro_read_value_ &= ~(0xFF); \
  1749. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  1750. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1751. }
  1752. #define SET_GPIO_0_doen_spi2ahb_pad_txd_bit1 { \
  1753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1754. _ezchip_macro_read_value_ &= ~(0xFF); \
  1755. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  1756. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1757. }
  1758. #define SET_GPIO_0_doen_spi2ahb_pad_txd_bit2 { \
  1759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1760. _ezchip_macro_read_value_ &= ~(0xFF); \
  1761. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  1762. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1763. }
  1764. #define SET_GPIO_0_doen_spi2ahb_pad_txd_bit3 { \
  1765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1766. _ezchip_macro_read_value_ &= ~(0xFF); \
  1767. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  1768. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1769. }
  1770. #define SET_GPIO_0_doen_spi3_pad_oe_n { \
  1771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1772. _ezchip_macro_read_value_ &= ~(0xFF); \
  1773. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  1774. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1775. }
  1776. #define SET_GPIO_0_doen_spi3_pad_sck_out { \
  1777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1778. _ezchip_macro_read_value_ &= ~(0xFF); \
  1779. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  1780. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1781. }
  1782. #define SET_GPIO_0_doen_spi3_pad_ss_0_n { \
  1783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1784. _ezchip_macro_read_value_ &= ~(0xFF); \
  1785. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  1786. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1787. }
  1788. #define SET_GPIO_0_doen_spi3_pad_ss_1_n { \
  1789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1790. _ezchip_macro_read_value_ &= ~(0xFF); \
  1791. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  1792. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1793. }
  1794. #define SET_GPIO_0_doen_spi3_pad_txd { \
  1795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1796. _ezchip_macro_read_value_ &= ~(0xFF); \
  1797. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  1798. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1799. }
  1800. #define SET_GPIO_0_doen_uart0_pad_dtrn { \
  1801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1802. _ezchip_macro_read_value_ &= ~(0xFF); \
  1803. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  1804. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1805. }
  1806. #define SET_GPIO_0_doen_uart0_pad_rtsn { \
  1807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1808. _ezchip_macro_read_value_ &= ~(0xFF); \
  1809. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  1810. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1811. }
  1812. #define SET_GPIO_0_doen_uart0_pad_sout { \
  1813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1814. _ezchip_macro_read_value_ &= ~(0xFF); \
  1815. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  1816. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1817. }
  1818. #define SET_GPIO_0_doen_uart1_pad_sout { \
  1819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1820. _ezchip_macro_read_value_ &= ~(0xFF); \
  1821. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  1822. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1823. }
  1824. #define SET_GPIO_0_doen_uart2_pad_dtr_n { \
  1825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1826. _ezchip_macro_read_value_ &= ~(0xFF); \
  1827. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  1828. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1829. }
  1830. #define SET_GPIO_0_doen_uart2_pad_rts_n { \
  1831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1832. _ezchip_macro_read_value_ &= ~(0xFF); \
  1833. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  1834. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1835. }
  1836. #define SET_GPIO_0_doen_uart2_pad_sout { \
  1837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1838. _ezchip_macro_read_value_ &= ~(0xFF); \
  1839. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  1840. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1841. }
  1842. #define SET_GPIO_0_doen_uart3_pad_sout { \
  1843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1844. _ezchip_macro_read_value_ &= ~(0xFF); \
  1845. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  1846. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1847. }
  1848. #define SET_GPIO_0_doen_usb_drv_bus { \
  1849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1850. _ezchip_macro_read_value_ &= ~(0xFF); \
  1851. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  1852. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1853. }
  1854. #define SET_GPIO_1_dout_reverse_(en) { \
  1855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1856. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  1857. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  1858. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1859. }
  1860. #define SET_GPIO_1_dout_LOW { \
  1861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1862. _ezchip_macro_read_value_ &= ~(0xFF); \
  1863. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  1864. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1865. }
  1866. #define SET_GPIO_1_dout_HIGH { \
  1867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1868. _ezchip_macro_read_value_ &= ~(0xFF); \
  1869. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  1870. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1871. }
  1872. #define SET_GPIO_1_dout_clk_gmac_tophyref { \
  1873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1874. _ezchip_macro_read_value_ &= ~(0xFF); \
  1875. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  1876. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1877. }
  1878. #define SET_GPIO_1_dout_cpu_jtag_tdo { \
  1879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1880. _ezchip_macro_read_value_ &= ~(0xFF); \
  1881. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  1882. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1883. }
  1884. #define SET_GPIO_1_dout_cpu_jtag_tdo_oen { \
  1885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1886. _ezchip_macro_read_value_ &= ~(0xFF); \
  1887. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  1888. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1889. }
  1890. #define SET_GPIO_1_dout_dmic_clk_out { \
  1891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1892. _ezchip_macro_read_value_ &= ~(0xFF); \
  1893. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  1894. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1895. }
  1896. #define SET_GPIO_1_dout_dsp_JTDOEn_pad { \
  1897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1898. _ezchip_macro_read_value_ &= ~(0xFF); \
  1899. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  1900. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1901. }
  1902. #define SET_GPIO_1_dout_dsp_JTDO_pad { \
  1903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1904. _ezchip_macro_read_value_ &= ~(0xFF); \
  1905. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  1906. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1907. }
  1908. #define SET_GPIO_1_dout_i2c0_pad_sck_oe { \
  1909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1910. _ezchip_macro_read_value_ &= ~(0xFF); \
  1911. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  1912. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1913. }
  1914. #define SET_GPIO_1_dout_i2c0_pad_sda_oe { \
  1915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1916. _ezchip_macro_read_value_ &= ~(0xFF); \
  1917. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  1918. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1919. }
  1920. #define SET_GPIO_1_dout_i2c1_pad_sck_oe { \
  1921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1922. _ezchip_macro_read_value_ &= ~(0xFF); \
  1923. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  1924. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1925. }
  1926. #define SET_GPIO_1_dout_i2c1_pad_sda_oe { \
  1927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1928. _ezchip_macro_read_value_ &= ~(0xFF); \
  1929. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  1930. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1931. }
  1932. #define SET_GPIO_1_dout_i2c2_pad_sck_oe { \
  1933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1934. _ezchip_macro_read_value_ &= ~(0xFF); \
  1935. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  1936. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1937. }
  1938. #define SET_GPIO_1_dout_i2c2_pad_sda_oe { \
  1939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1940. _ezchip_macro_read_value_ &= ~(0xFF); \
  1941. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  1942. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1943. }
  1944. #define SET_GPIO_1_dout_i2c3_pad_sck_oe { \
  1945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1946. _ezchip_macro_read_value_ &= ~(0xFF); \
  1947. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  1948. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1949. }
  1950. #define SET_GPIO_1_dout_i2c3_pad_sda_oe { \
  1951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1952. _ezchip_macro_read_value_ &= ~(0xFF); \
  1953. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  1954. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1955. }
  1956. #define SET_GPIO_1_dout_i2srx_bclk_out { \
  1957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1958. _ezchip_macro_read_value_ &= ~(0xFF); \
  1959. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  1960. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1961. }
  1962. #define SET_GPIO_1_dout_i2srx_bclk_out_oen { \
  1963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1964. _ezchip_macro_read_value_ &= ~(0xFF); \
  1965. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  1966. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1967. }
  1968. #define SET_GPIO_1_dout_i2srx_lrck_out { \
  1969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1970. _ezchip_macro_read_value_ &= ~(0xFF); \
  1971. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  1972. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1973. }
  1974. #define SET_GPIO_1_dout_i2srx_lrck_out_oen { \
  1975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1976. _ezchip_macro_read_value_ &= ~(0xFF); \
  1977. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  1978. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1979. }
  1980. #define SET_GPIO_1_dout_i2srx_mclk_out { \
  1981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1982. _ezchip_macro_read_value_ &= ~(0xFF); \
  1983. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  1984. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1985. }
  1986. #define SET_GPIO_1_dout_i2stx_bclk_out { \
  1987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1988. _ezchip_macro_read_value_ &= ~(0xFF); \
  1989. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  1990. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1991. }
  1992. #define SET_GPIO_1_dout_i2stx_bclk_out_oen { \
  1993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1994. _ezchip_macro_read_value_ &= ~(0xFF); \
  1995. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  1996. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1997. }
  1998. #define SET_GPIO_1_dout_i2stx_lrck_out { \
  1999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2000. _ezchip_macro_read_value_ &= ~(0xFF); \
  2001. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  2002. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2003. }
  2004. #define SET_GPIO_1_dout_i2stx_lrckout_oen { \
  2005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2006. _ezchip_macro_read_value_ &= ~(0xFF); \
  2007. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  2008. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2009. }
  2010. #define SET_GPIO_1_dout_i2stx_mclk_out { \
  2011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2012. _ezchip_macro_read_value_ &= ~(0xFF); \
  2013. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  2014. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2015. }
  2016. #define SET_GPIO_1_dout_i2stx_sdout0 { \
  2017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2018. _ezchip_macro_read_value_ &= ~(0xFF); \
  2019. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  2020. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2021. }
  2022. #define SET_GPIO_1_dout_i2stx_sdout1 { \
  2023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2024. _ezchip_macro_read_value_ &= ~(0xFF); \
  2025. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  2026. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2027. }
  2028. #define SET_GPIO_1_dout_lcd_pad_csm_n { \
  2029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2030. _ezchip_macro_read_value_ &= ~(0xFF); \
  2031. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  2032. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2033. }
  2034. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit0 { \
  2035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2036. _ezchip_macro_read_value_ &= ~(0xFF); \
  2037. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  2038. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2039. }
  2040. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit1 { \
  2041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2042. _ezchip_macro_read_value_ &= ~(0xFF); \
  2043. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  2044. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2045. }
  2046. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit2 { \
  2047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2048. _ezchip_macro_read_value_ &= ~(0xFF); \
  2049. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  2050. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2051. }
  2052. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit3 { \
  2053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2054. _ezchip_macro_read_value_ &= ~(0xFF); \
  2055. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  2056. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2057. }
  2058. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit4 { \
  2059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2060. _ezchip_macro_read_value_ &= ~(0xFF); \
  2061. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  2062. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2063. }
  2064. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit5 { \
  2065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2066. _ezchip_macro_read_value_ &= ~(0xFF); \
  2067. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  2068. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2069. }
  2070. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit6 { \
  2071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2072. _ezchip_macro_read_value_ &= ~(0xFF); \
  2073. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  2074. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2075. }
  2076. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit7 { \
  2077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2078. _ezchip_macro_read_value_ &= ~(0xFF); \
  2079. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  2080. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2081. }
  2082. #define SET_GPIO_1_dout_pwm_pad_out_bit0 { \
  2083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2084. _ezchip_macro_read_value_ &= ~(0xFF); \
  2085. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  2086. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2087. }
  2088. #define SET_GPIO_1_dout_pwm_pad_out_bit1 { \
  2089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2090. _ezchip_macro_read_value_ &= ~(0xFF); \
  2091. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  2092. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2093. }
  2094. #define SET_GPIO_1_dout_pwm_pad_out_bit2 { \
  2095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2096. _ezchip_macro_read_value_ &= ~(0xFF); \
  2097. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  2098. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2099. }
  2100. #define SET_GPIO_1_dout_pwm_pad_out_bit3 { \
  2101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2102. _ezchip_macro_read_value_ &= ~(0xFF); \
  2103. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  2104. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2105. }
  2106. #define SET_GPIO_1_dout_pwm_pad_out_bit4 { \
  2107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2108. _ezchip_macro_read_value_ &= ~(0xFF); \
  2109. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  2110. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2111. }
  2112. #define SET_GPIO_1_dout_pwm_pad_out_bit5 { \
  2113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2114. _ezchip_macro_read_value_ &= ~(0xFF); \
  2115. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  2116. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2117. }
  2118. #define SET_GPIO_1_dout_pwm_pad_out_bit6 { \
  2119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2120. _ezchip_macro_read_value_ &= ~(0xFF); \
  2121. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  2122. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2123. }
  2124. #define SET_GPIO_1_dout_pwm_pad_out_bit7 { \
  2125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2126. _ezchip_macro_read_value_ &= ~(0xFF); \
  2127. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  2128. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2129. }
  2130. #define SET_GPIO_1_dout_pwmdac_left_out { \
  2131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2132. _ezchip_macro_read_value_ &= ~(0xFF); \
  2133. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  2134. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2135. }
  2136. #define SET_GPIO_1_dout_pwmdac_right_out { \
  2137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2138. _ezchip_macro_read_value_ &= ~(0xFF); \
  2139. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  2140. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2141. }
  2142. #define SET_GPIO_1_dout_qspi_csn1_out { \
  2143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2144. _ezchip_macro_read_value_ &= ~(0xFF); \
  2145. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  2146. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2147. }
  2148. #define SET_GPIO_1_dout_qspi_csn2_out { \
  2149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2150. _ezchip_macro_read_value_ &= ~(0xFF); \
  2151. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  2152. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2153. }
  2154. #define SET_GPIO_1_dout_qspi_csn3_out { \
  2155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2156. _ezchip_macro_read_value_ &= ~(0xFF); \
  2157. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  2158. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2159. }
  2160. #define SET_GPIO_1_dout_register23_SCFG_cmsensor_rst0 { \
  2161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2162. _ezchip_macro_read_value_ &= ~(0xFF); \
  2163. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  2164. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2165. }
  2166. #define SET_GPIO_1_dout_register23_SCFG_cmsensor_rst1 { \
  2167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2168. _ezchip_macro_read_value_ &= ~(0xFF); \
  2169. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  2170. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2171. }
  2172. #define SET_GPIO_1_dout_register32_SCFG_gmac_phy_rstn { \
  2173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2174. _ezchip_macro_read_value_ &= ~(0xFF); \
  2175. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  2176. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2177. }
  2178. #define SET_GPIO_1_dout_sdio0_pad_card_power_en { \
  2179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2180. _ezchip_macro_read_value_ &= ~(0xFF); \
  2181. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  2182. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2183. }
  2184. #define SET_GPIO_1_dout_sdio0_pad_cclk_out { \
  2185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2186. _ezchip_macro_read_value_ &= ~(0xFF); \
  2187. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  2188. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2189. }
  2190. #define SET_GPIO_1_dout_sdio0_pad_ccmd_oe { \
  2191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2192. _ezchip_macro_read_value_ &= ~(0xFF); \
  2193. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  2194. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2195. }
  2196. #define SET_GPIO_1_dout_sdio0_pad_ccmd_out { \
  2197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2198. _ezchip_macro_read_value_ &= ~(0xFF); \
  2199. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  2200. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2201. }
  2202. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit0 { \
  2203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2204. _ezchip_macro_read_value_ &= ~(0xFF); \
  2205. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  2206. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2207. }
  2208. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit1 { \
  2209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2210. _ezchip_macro_read_value_ &= ~(0xFF); \
  2211. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  2212. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2213. }
  2214. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit2 { \
  2215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2216. _ezchip_macro_read_value_ &= ~(0xFF); \
  2217. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  2218. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2219. }
  2220. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit3 { \
  2221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2222. _ezchip_macro_read_value_ &= ~(0xFF); \
  2223. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  2224. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2225. }
  2226. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit4 { \
  2227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2228. _ezchip_macro_read_value_ &= ~(0xFF); \
  2229. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  2230. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2231. }
  2232. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit5 { \
  2233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2234. _ezchip_macro_read_value_ &= ~(0xFF); \
  2235. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  2236. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2237. }
  2238. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit6 { \
  2239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2240. _ezchip_macro_read_value_ &= ~(0xFF); \
  2241. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  2242. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2243. }
  2244. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit7 { \
  2245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2246. _ezchip_macro_read_value_ &= ~(0xFF); \
  2247. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  2248. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2249. }
  2250. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit0 { \
  2251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2252. _ezchip_macro_read_value_ &= ~(0xFF); \
  2253. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  2254. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2255. }
  2256. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit1 { \
  2257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2258. _ezchip_macro_read_value_ &= ~(0xFF); \
  2259. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  2260. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2261. }
  2262. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit2 { \
  2263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2264. _ezchip_macro_read_value_ &= ~(0xFF); \
  2265. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  2266. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2267. }
  2268. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit3 { \
  2269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2270. _ezchip_macro_read_value_ &= ~(0xFF); \
  2271. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  2272. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2273. }
  2274. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit4 { \
  2275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2276. _ezchip_macro_read_value_ &= ~(0xFF); \
  2277. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  2278. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2279. }
  2280. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit5 { \
  2281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2282. _ezchip_macro_read_value_ &= ~(0xFF); \
  2283. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  2284. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2285. }
  2286. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit6 { \
  2287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2288. _ezchip_macro_read_value_ &= ~(0xFF); \
  2289. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  2290. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2291. }
  2292. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit7 { \
  2293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2294. _ezchip_macro_read_value_ &= ~(0xFF); \
  2295. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  2296. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2297. }
  2298. #define SET_GPIO_1_dout_sdio0_pad_rst_n { \
  2299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2300. _ezchip_macro_read_value_ &= ~(0xFF); \
  2301. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  2302. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2303. }
  2304. #define SET_GPIO_1_dout_sdio1_pad_card_power_en { \
  2305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2306. _ezchip_macro_read_value_ &= ~(0xFF); \
  2307. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  2308. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2309. }
  2310. #define SET_GPIO_1_dout_sdio1_pad_cclk_out { \
  2311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2312. _ezchip_macro_read_value_ &= ~(0xFF); \
  2313. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  2314. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2315. }
  2316. #define SET_GPIO_1_dout_sdio1_pad_ccmd_oe { \
  2317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2318. _ezchip_macro_read_value_ &= ~(0xFF); \
  2319. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  2320. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2321. }
  2322. #define SET_GPIO_1_dout_sdio1_pad_ccmd_out { \
  2323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2324. _ezchip_macro_read_value_ &= ~(0xFF); \
  2325. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  2326. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2327. }
  2328. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit0 { \
  2329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2330. _ezchip_macro_read_value_ &= ~(0xFF); \
  2331. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  2332. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2333. }
  2334. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit1 { \
  2335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2336. _ezchip_macro_read_value_ &= ~(0xFF); \
  2337. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  2338. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2339. }
  2340. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit2 { \
  2341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2342. _ezchip_macro_read_value_ &= ~(0xFF); \
  2343. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  2344. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2345. }
  2346. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit3 { \
  2347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2348. _ezchip_macro_read_value_ &= ~(0xFF); \
  2349. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  2350. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2351. }
  2352. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit4 { \
  2353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2354. _ezchip_macro_read_value_ &= ~(0xFF); \
  2355. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  2356. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2357. }
  2358. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit5 { \
  2359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2360. _ezchip_macro_read_value_ &= ~(0xFF); \
  2361. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  2362. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2363. }
  2364. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit6 { \
  2365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2366. _ezchip_macro_read_value_ &= ~(0xFF); \
  2367. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  2368. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2369. }
  2370. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit7 { \
  2371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2372. _ezchip_macro_read_value_ &= ~(0xFF); \
  2373. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  2374. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2375. }
  2376. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit0 { \
  2377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2378. _ezchip_macro_read_value_ &= ~(0xFF); \
  2379. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  2380. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2381. }
  2382. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit1 { \
  2383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2384. _ezchip_macro_read_value_ &= ~(0xFF); \
  2385. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  2386. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2387. }
  2388. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit2 { \
  2389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2390. _ezchip_macro_read_value_ &= ~(0xFF); \
  2391. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  2392. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2393. }
  2394. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit3 { \
  2395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2396. _ezchip_macro_read_value_ &= ~(0xFF); \
  2397. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  2398. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2399. }
  2400. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit4 { \
  2401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2402. _ezchip_macro_read_value_ &= ~(0xFF); \
  2403. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  2404. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2405. }
  2406. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit5 { \
  2407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2408. _ezchip_macro_read_value_ &= ~(0xFF); \
  2409. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  2410. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2411. }
  2412. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit6 { \
  2413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2414. _ezchip_macro_read_value_ &= ~(0xFF); \
  2415. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  2416. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2417. }
  2418. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit7 { \
  2419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2420. _ezchip_macro_read_value_ &= ~(0xFF); \
  2421. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  2422. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2423. }
  2424. #define SET_GPIO_1_dout_sdio1_pad_rst_n { \
  2425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2426. _ezchip_macro_read_value_ &= ~(0xFF); \
  2427. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  2428. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2429. }
  2430. #define SET_GPIO_1_dout_spdif_tx_sdout { \
  2431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2432. _ezchip_macro_read_value_ &= ~(0xFF); \
  2433. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  2434. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2435. }
  2436. #define SET_GPIO_1_dout_spdif_tx_sdout_oen { \
  2437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2438. _ezchip_macro_read_value_ &= ~(0xFF); \
  2439. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  2440. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2441. }
  2442. #define SET_GPIO_1_dout_spi0_pad_oe_n { \
  2443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2444. _ezchip_macro_read_value_ &= ~(0xFF); \
  2445. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  2446. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2447. }
  2448. #define SET_GPIO_1_dout_spi0_pad_sck_out { \
  2449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2450. _ezchip_macro_read_value_ &= ~(0xFF); \
  2451. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  2452. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2453. }
  2454. #define SET_GPIO_1_dout_spi0_pad_ss_0_n { \
  2455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2456. _ezchip_macro_read_value_ &= ~(0xFF); \
  2457. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  2458. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2459. }
  2460. #define SET_GPIO_1_dout_spi0_pad_ss_1_n { \
  2461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2462. _ezchip_macro_read_value_ &= ~(0xFF); \
  2463. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  2464. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2465. }
  2466. #define SET_GPIO_1_dout_spi0_pad_txd { \
  2467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2468. _ezchip_macro_read_value_ &= ~(0xFF); \
  2469. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  2470. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2471. }
  2472. #define SET_GPIO_1_dout_spi1_pad_oe_n { \
  2473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2474. _ezchip_macro_read_value_ &= ~(0xFF); \
  2475. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  2476. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2477. }
  2478. #define SET_GPIO_1_dout_spi1_pad_sck_out { \
  2479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2480. _ezchip_macro_read_value_ &= ~(0xFF); \
  2481. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  2482. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2483. }
  2484. #define SET_GPIO_1_dout_spi1_pad_ss_0_n { \
  2485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2486. _ezchip_macro_read_value_ &= ~(0xFF); \
  2487. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  2488. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2489. }
  2490. #define SET_GPIO_1_dout_spi1_pad_ss_1_n { \
  2491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2492. _ezchip_macro_read_value_ &= ~(0xFF); \
  2493. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  2494. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2495. }
  2496. #define SET_GPIO_1_dout_spi1_pad_txd { \
  2497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2498. _ezchip_macro_read_value_ &= ~(0xFF); \
  2499. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  2500. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2501. }
  2502. #define SET_GPIO_1_dout_spi2_pad_oe_n { \
  2503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2504. _ezchip_macro_read_value_ &= ~(0xFF); \
  2505. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  2506. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2507. }
  2508. #define SET_GPIO_1_dout_spi2_pad_sck_out { \
  2509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2510. _ezchip_macro_read_value_ &= ~(0xFF); \
  2511. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  2512. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2513. }
  2514. #define SET_GPIO_1_dout_spi2_pad_ss_0_n { \
  2515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2516. _ezchip_macro_read_value_ &= ~(0xFF); \
  2517. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  2518. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2519. }
  2520. #define SET_GPIO_1_dout_spi2_pad_ss_1_n { \
  2521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2522. _ezchip_macro_read_value_ &= ~(0xFF); \
  2523. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  2524. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2525. }
  2526. #define SET_GPIO_1_dout_spi2_pad_txd { \
  2527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2528. _ezchip_macro_read_value_ &= ~(0xFF); \
  2529. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  2530. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2531. }
  2532. #define SET_GPIO_1_dout_spi2ahb_pad_oe_n_bit0 { \
  2533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2534. _ezchip_macro_read_value_ &= ~(0xFF); \
  2535. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  2536. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2537. }
  2538. #define SET_GPIO_1_dout_spi2ahb_pad_oe_n_bit1 { \
  2539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2540. _ezchip_macro_read_value_ &= ~(0xFF); \
  2541. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  2542. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2543. }
  2544. #define SET_GPIO_1_dout_spi2ahb_pad_oe_n_bit2 { \
  2545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2546. _ezchip_macro_read_value_ &= ~(0xFF); \
  2547. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  2548. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2549. }
  2550. #define SET_GPIO_1_dout_spi2ahb_pad_oe_n_bit3 { \
  2551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2552. _ezchip_macro_read_value_ &= ~(0xFF); \
  2553. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  2554. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2555. }
  2556. #define SET_GPIO_1_dout_spi2ahb_pad_txd_bit0 { \
  2557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2558. _ezchip_macro_read_value_ &= ~(0xFF); \
  2559. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  2560. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2561. }
  2562. #define SET_GPIO_1_dout_spi2ahb_pad_txd_bit1 { \
  2563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2564. _ezchip_macro_read_value_ &= ~(0xFF); \
  2565. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  2566. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2567. }
  2568. #define SET_GPIO_1_dout_spi2ahb_pad_txd_bit2 { \
  2569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2570. _ezchip_macro_read_value_ &= ~(0xFF); \
  2571. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  2572. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2573. }
  2574. #define SET_GPIO_1_dout_spi2ahb_pad_txd_bit3 { \
  2575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2576. _ezchip_macro_read_value_ &= ~(0xFF); \
  2577. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  2578. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2579. }
  2580. #define SET_GPIO_1_dout_spi3_pad_oe_n { \
  2581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2582. _ezchip_macro_read_value_ &= ~(0xFF); \
  2583. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  2584. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2585. }
  2586. #define SET_GPIO_1_dout_spi3_pad_sck_out { \
  2587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2588. _ezchip_macro_read_value_ &= ~(0xFF); \
  2589. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  2590. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2591. }
  2592. #define SET_GPIO_1_dout_spi3_pad_ss_0_n { \
  2593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2594. _ezchip_macro_read_value_ &= ~(0xFF); \
  2595. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  2596. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2597. }
  2598. #define SET_GPIO_1_dout_spi3_pad_ss_1_n { \
  2599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2600. _ezchip_macro_read_value_ &= ~(0xFF); \
  2601. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  2602. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2603. }
  2604. #define SET_GPIO_1_dout_spi3_pad_txd { \
  2605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2606. _ezchip_macro_read_value_ &= ~(0xFF); \
  2607. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  2608. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2609. }
  2610. #define SET_GPIO_1_dout_uart0_pad_dtrn { \
  2611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2612. _ezchip_macro_read_value_ &= ~(0xFF); \
  2613. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  2614. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2615. }
  2616. #define SET_GPIO_1_dout_uart0_pad_rtsn { \
  2617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2618. _ezchip_macro_read_value_ &= ~(0xFF); \
  2619. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  2620. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2621. }
  2622. #define SET_GPIO_1_dout_uart0_pad_sout { \
  2623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2624. _ezchip_macro_read_value_ &= ~(0xFF); \
  2625. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  2626. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2627. }
  2628. #define SET_GPIO_1_dout_uart1_pad_sout { \
  2629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2630. _ezchip_macro_read_value_ &= ~(0xFF); \
  2631. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  2632. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2633. }
  2634. #define SET_GPIO_1_dout_uart2_pad_dtr_n { \
  2635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2636. _ezchip_macro_read_value_ &= ~(0xFF); \
  2637. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  2638. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2639. }
  2640. #define SET_GPIO_1_dout_uart2_pad_rts_n { \
  2641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2642. _ezchip_macro_read_value_ &= ~(0xFF); \
  2643. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  2644. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2645. }
  2646. #define SET_GPIO_1_dout_uart2_pad_sout { \
  2647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2648. _ezchip_macro_read_value_ &= ~(0xFF); \
  2649. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  2650. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2651. }
  2652. #define SET_GPIO_1_dout_uart3_pad_sout { \
  2653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2654. _ezchip_macro_read_value_ &= ~(0xFF); \
  2655. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  2656. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2657. }
  2658. #define SET_GPIO_1_dout_usb_drv_bus { \
  2659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2660. _ezchip_macro_read_value_ &= ~(0xFF); \
  2661. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  2662. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2663. }
  2664. #define SET_GPIO_1_doen_reverse_(en) { \
  2665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2666. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  2667. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  2668. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2669. }
  2670. #define SET_GPIO_1_doen_LOW { \
  2671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2672. _ezchip_macro_read_value_ &= ~(0xFF); \
  2673. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  2674. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2675. }
  2676. #define SET_GPIO_1_doen_HIGH { \
  2677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2678. _ezchip_macro_read_value_ &= ~(0xFF); \
  2679. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  2680. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2681. }
  2682. #define SET_GPIO_1_doen_clk_gmac_tophyref { \
  2683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2684. _ezchip_macro_read_value_ &= ~(0xFF); \
  2685. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  2686. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2687. }
  2688. #define SET_GPIO_1_doen_cpu_jtag_tdo { \
  2689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2690. _ezchip_macro_read_value_ &= ~(0xFF); \
  2691. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  2692. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2693. }
  2694. #define SET_GPIO_1_doen_cpu_jtag_tdo_oen { \
  2695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2696. _ezchip_macro_read_value_ &= ~(0xFF); \
  2697. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  2698. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2699. }
  2700. #define SET_GPIO_1_doen_dmic_clk_out { \
  2701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2702. _ezchip_macro_read_value_ &= ~(0xFF); \
  2703. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  2704. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2705. }
  2706. #define SET_GPIO_1_doen_dsp_JTDOEn_pad { \
  2707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2708. _ezchip_macro_read_value_ &= ~(0xFF); \
  2709. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  2710. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2711. }
  2712. #define SET_GPIO_1_doen_dsp_JTDO_pad { \
  2713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2714. _ezchip_macro_read_value_ &= ~(0xFF); \
  2715. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  2716. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2717. }
  2718. #define SET_GPIO_1_doen_i2c0_pad_sck_oe { \
  2719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2720. _ezchip_macro_read_value_ &= ~(0xFF); \
  2721. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  2722. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2723. }
  2724. #define SET_GPIO_1_doen_i2c0_pad_sda_oe { \
  2725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2726. _ezchip_macro_read_value_ &= ~(0xFF); \
  2727. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  2728. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2729. }
  2730. #define SET_GPIO_1_doen_i2c1_pad_sck_oe { \
  2731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2732. _ezchip_macro_read_value_ &= ~(0xFF); \
  2733. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  2734. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2735. }
  2736. #define SET_GPIO_1_doen_i2c1_pad_sda_oe { \
  2737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2738. _ezchip_macro_read_value_ &= ~(0xFF); \
  2739. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  2740. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2741. }
  2742. #define SET_GPIO_1_doen_i2c2_pad_sck_oe { \
  2743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2744. _ezchip_macro_read_value_ &= ~(0xFF); \
  2745. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  2746. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2747. }
  2748. #define SET_GPIO_1_doen_i2c2_pad_sda_oe { \
  2749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2750. _ezchip_macro_read_value_ &= ~(0xFF); \
  2751. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  2752. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2753. }
  2754. #define SET_GPIO_1_doen_i2c3_pad_sck_oe { \
  2755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2756. _ezchip_macro_read_value_ &= ~(0xFF); \
  2757. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  2758. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2759. }
  2760. #define SET_GPIO_1_doen_i2c3_pad_sda_oe { \
  2761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2762. _ezchip_macro_read_value_ &= ~(0xFF); \
  2763. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  2764. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2765. }
  2766. #define SET_GPIO_1_doen_i2srx_bclk_out { \
  2767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2768. _ezchip_macro_read_value_ &= ~(0xFF); \
  2769. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  2770. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2771. }
  2772. #define SET_GPIO_1_doen_i2srx_bclk_out_oen { \
  2773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2774. _ezchip_macro_read_value_ &= ~(0xFF); \
  2775. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  2776. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2777. }
  2778. #define SET_GPIO_1_doen_i2srx_lrck_out { \
  2779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2780. _ezchip_macro_read_value_ &= ~(0xFF); \
  2781. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  2782. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2783. }
  2784. #define SET_GPIO_1_doen_i2srx_lrck_out_oen { \
  2785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2786. _ezchip_macro_read_value_ &= ~(0xFF); \
  2787. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  2788. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2789. }
  2790. #define SET_GPIO_1_doen_i2srx_mclk_out { \
  2791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2792. _ezchip_macro_read_value_ &= ~(0xFF); \
  2793. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  2794. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2795. }
  2796. #define SET_GPIO_1_doen_i2stx_bclk_out { \
  2797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2798. _ezchip_macro_read_value_ &= ~(0xFF); \
  2799. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  2800. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2801. }
  2802. #define SET_GPIO_1_doen_i2stx_bclk_out_oen { \
  2803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2804. _ezchip_macro_read_value_ &= ~(0xFF); \
  2805. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  2806. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2807. }
  2808. #define SET_GPIO_1_doen_i2stx_lrck_out { \
  2809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2810. _ezchip_macro_read_value_ &= ~(0xFF); \
  2811. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  2812. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2813. }
  2814. #define SET_GPIO_1_doen_i2stx_lrckout_oen { \
  2815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2816. _ezchip_macro_read_value_ &= ~(0xFF); \
  2817. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  2818. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2819. }
  2820. #define SET_GPIO_1_doen_i2stx_mclk_out { \
  2821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2822. _ezchip_macro_read_value_ &= ~(0xFF); \
  2823. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  2824. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2825. }
  2826. #define SET_GPIO_1_doen_i2stx_sdout0 { \
  2827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2828. _ezchip_macro_read_value_ &= ~(0xFF); \
  2829. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  2830. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2831. }
  2832. #define SET_GPIO_1_doen_i2stx_sdout1 { \
  2833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2834. _ezchip_macro_read_value_ &= ~(0xFF); \
  2835. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  2836. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2837. }
  2838. #define SET_GPIO_1_doen_lcd_pad_csm_n { \
  2839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2840. _ezchip_macro_read_value_ &= ~(0xFF); \
  2841. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  2842. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2843. }
  2844. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit0 { \
  2845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2846. _ezchip_macro_read_value_ &= ~(0xFF); \
  2847. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  2848. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2849. }
  2850. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit1 { \
  2851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2852. _ezchip_macro_read_value_ &= ~(0xFF); \
  2853. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  2854. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2855. }
  2856. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit2 { \
  2857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2858. _ezchip_macro_read_value_ &= ~(0xFF); \
  2859. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  2860. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2861. }
  2862. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit3 { \
  2863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2864. _ezchip_macro_read_value_ &= ~(0xFF); \
  2865. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  2866. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2867. }
  2868. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit4 { \
  2869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2870. _ezchip_macro_read_value_ &= ~(0xFF); \
  2871. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  2872. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2873. }
  2874. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit5 { \
  2875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2876. _ezchip_macro_read_value_ &= ~(0xFF); \
  2877. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  2878. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2879. }
  2880. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit6 { \
  2881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2882. _ezchip_macro_read_value_ &= ~(0xFF); \
  2883. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  2884. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2885. }
  2886. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit7 { \
  2887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2888. _ezchip_macro_read_value_ &= ~(0xFF); \
  2889. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  2890. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2891. }
  2892. #define SET_GPIO_1_doen_pwm_pad_out_bit0 { \
  2893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2894. _ezchip_macro_read_value_ &= ~(0xFF); \
  2895. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  2896. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2897. }
  2898. #define SET_GPIO_1_doen_pwm_pad_out_bit1 { \
  2899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2900. _ezchip_macro_read_value_ &= ~(0xFF); \
  2901. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  2902. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2903. }
  2904. #define SET_GPIO_1_doen_pwm_pad_out_bit2 { \
  2905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2906. _ezchip_macro_read_value_ &= ~(0xFF); \
  2907. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  2908. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2909. }
  2910. #define SET_GPIO_1_doen_pwm_pad_out_bit3 { \
  2911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2912. _ezchip_macro_read_value_ &= ~(0xFF); \
  2913. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  2914. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2915. }
  2916. #define SET_GPIO_1_doen_pwm_pad_out_bit4 { \
  2917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2918. _ezchip_macro_read_value_ &= ~(0xFF); \
  2919. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  2920. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2921. }
  2922. #define SET_GPIO_1_doen_pwm_pad_out_bit5 { \
  2923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2924. _ezchip_macro_read_value_ &= ~(0xFF); \
  2925. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  2926. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2927. }
  2928. #define SET_GPIO_1_doen_pwm_pad_out_bit6 { \
  2929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2930. _ezchip_macro_read_value_ &= ~(0xFF); \
  2931. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  2932. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2933. }
  2934. #define SET_GPIO_1_doen_pwm_pad_out_bit7 { \
  2935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2936. _ezchip_macro_read_value_ &= ~(0xFF); \
  2937. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  2938. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2939. }
  2940. #define SET_GPIO_1_doen_pwmdac_left_out { \
  2941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2942. _ezchip_macro_read_value_ &= ~(0xFF); \
  2943. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  2944. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2945. }
  2946. #define SET_GPIO_1_doen_pwmdac_right_out { \
  2947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2948. _ezchip_macro_read_value_ &= ~(0xFF); \
  2949. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  2950. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2951. }
  2952. #define SET_GPIO_1_doen_qspi_csn1_out { \
  2953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2954. _ezchip_macro_read_value_ &= ~(0xFF); \
  2955. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  2956. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2957. }
  2958. #define SET_GPIO_1_doen_qspi_csn2_out { \
  2959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2960. _ezchip_macro_read_value_ &= ~(0xFF); \
  2961. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  2962. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2963. }
  2964. #define SET_GPIO_1_doen_qspi_csn3_out { \
  2965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2966. _ezchip_macro_read_value_ &= ~(0xFF); \
  2967. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  2968. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2969. }
  2970. #define SET_GPIO_1_doen_register23_SCFG_cmsensor_rst0 { \
  2971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2972. _ezchip_macro_read_value_ &= ~(0xFF); \
  2973. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  2974. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2975. }
  2976. #define SET_GPIO_1_doen_register23_SCFG_cmsensor_rst1 { \
  2977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2978. _ezchip_macro_read_value_ &= ~(0xFF); \
  2979. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  2980. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2981. }
  2982. #define SET_GPIO_1_doen_register32_SCFG_gmac_phy_rstn { \
  2983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2984. _ezchip_macro_read_value_ &= ~(0xFF); \
  2985. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  2986. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2987. }
  2988. #define SET_GPIO_1_doen_sdio0_pad_card_power_en { \
  2989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2990. _ezchip_macro_read_value_ &= ~(0xFF); \
  2991. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  2992. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2993. }
  2994. #define SET_GPIO_1_doen_sdio0_pad_cclk_out { \
  2995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2996. _ezchip_macro_read_value_ &= ~(0xFF); \
  2997. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  2998. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2999. }
  3000. #define SET_GPIO_1_doen_sdio0_pad_ccmd_oe { \
  3001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3002. _ezchip_macro_read_value_ &= ~(0xFF); \
  3003. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  3004. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3005. }
  3006. #define SET_GPIO_1_doen_sdio0_pad_ccmd_out { \
  3007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3008. _ezchip_macro_read_value_ &= ~(0xFF); \
  3009. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  3010. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3011. }
  3012. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit0 { \
  3013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3014. _ezchip_macro_read_value_ &= ~(0xFF); \
  3015. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  3016. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3017. }
  3018. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit1 { \
  3019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3020. _ezchip_macro_read_value_ &= ~(0xFF); \
  3021. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  3022. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3023. }
  3024. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit2 { \
  3025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3026. _ezchip_macro_read_value_ &= ~(0xFF); \
  3027. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  3028. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3029. }
  3030. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit3 { \
  3031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3032. _ezchip_macro_read_value_ &= ~(0xFF); \
  3033. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  3034. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3035. }
  3036. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit4 { \
  3037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3038. _ezchip_macro_read_value_ &= ~(0xFF); \
  3039. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  3040. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3041. }
  3042. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit5 { \
  3043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3044. _ezchip_macro_read_value_ &= ~(0xFF); \
  3045. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  3046. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3047. }
  3048. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit6 { \
  3049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3050. _ezchip_macro_read_value_ &= ~(0xFF); \
  3051. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  3052. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3053. }
  3054. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit7 { \
  3055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3056. _ezchip_macro_read_value_ &= ~(0xFF); \
  3057. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  3058. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3059. }
  3060. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit0 { \
  3061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3062. _ezchip_macro_read_value_ &= ~(0xFF); \
  3063. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  3064. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3065. }
  3066. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit1 { \
  3067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3068. _ezchip_macro_read_value_ &= ~(0xFF); \
  3069. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  3070. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3071. }
  3072. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit2 { \
  3073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3074. _ezchip_macro_read_value_ &= ~(0xFF); \
  3075. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  3076. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3077. }
  3078. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit3 { \
  3079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3080. _ezchip_macro_read_value_ &= ~(0xFF); \
  3081. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  3082. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3083. }
  3084. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit4 { \
  3085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3086. _ezchip_macro_read_value_ &= ~(0xFF); \
  3087. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  3088. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3089. }
  3090. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit5 { \
  3091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3092. _ezchip_macro_read_value_ &= ~(0xFF); \
  3093. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  3094. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3095. }
  3096. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit6 { \
  3097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3098. _ezchip_macro_read_value_ &= ~(0xFF); \
  3099. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  3100. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3101. }
  3102. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit7 { \
  3103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3104. _ezchip_macro_read_value_ &= ~(0xFF); \
  3105. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  3106. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3107. }
  3108. #define SET_GPIO_1_doen_sdio0_pad_rst_n { \
  3109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3110. _ezchip_macro_read_value_ &= ~(0xFF); \
  3111. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  3112. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3113. }
  3114. #define SET_GPIO_1_doen_sdio1_pad_card_power_en { \
  3115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3116. _ezchip_macro_read_value_ &= ~(0xFF); \
  3117. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  3118. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3119. }
  3120. #define SET_GPIO_1_doen_sdio1_pad_cclk_out { \
  3121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3122. _ezchip_macro_read_value_ &= ~(0xFF); \
  3123. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  3124. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3125. }
  3126. #define SET_GPIO_1_doen_sdio1_pad_ccmd_oe { \
  3127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3128. _ezchip_macro_read_value_ &= ~(0xFF); \
  3129. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  3130. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3131. }
  3132. #define SET_GPIO_1_doen_sdio1_pad_ccmd_out { \
  3133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3134. _ezchip_macro_read_value_ &= ~(0xFF); \
  3135. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  3136. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3137. }
  3138. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit0 { \
  3139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3140. _ezchip_macro_read_value_ &= ~(0xFF); \
  3141. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  3142. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3143. }
  3144. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit1 { \
  3145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3146. _ezchip_macro_read_value_ &= ~(0xFF); \
  3147. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  3148. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3149. }
  3150. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit2 { \
  3151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3152. _ezchip_macro_read_value_ &= ~(0xFF); \
  3153. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  3154. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3155. }
  3156. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit3 { \
  3157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3158. _ezchip_macro_read_value_ &= ~(0xFF); \
  3159. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  3160. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3161. }
  3162. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit4 { \
  3163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3164. _ezchip_macro_read_value_ &= ~(0xFF); \
  3165. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  3166. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3167. }
  3168. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit5 { \
  3169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3170. _ezchip_macro_read_value_ &= ~(0xFF); \
  3171. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  3172. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3173. }
  3174. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit6 { \
  3175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3176. _ezchip_macro_read_value_ &= ~(0xFF); \
  3177. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  3178. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3179. }
  3180. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit7 { \
  3181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3182. _ezchip_macro_read_value_ &= ~(0xFF); \
  3183. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  3184. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3185. }
  3186. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit0 { \
  3187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3188. _ezchip_macro_read_value_ &= ~(0xFF); \
  3189. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  3190. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3191. }
  3192. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit1 { \
  3193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3194. _ezchip_macro_read_value_ &= ~(0xFF); \
  3195. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  3196. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3197. }
  3198. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit2 { \
  3199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3200. _ezchip_macro_read_value_ &= ~(0xFF); \
  3201. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  3202. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3203. }
  3204. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit3 { \
  3205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3206. _ezchip_macro_read_value_ &= ~(0xFF); \
  3207. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  3208. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3209. }
  3210. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit4 { \
  3211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3212. _ezchip_macro_read_value_ &= ~(0xFF); \
  3213. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  3214. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3215. }
  3216. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit5 { \
  3217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3218. _ezchip_macro_read_value_ &= ~(0xFF); \
  3219. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  3220. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3221. }
  3222. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit6 { \
  3223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3224. _ezchip_macro_read_value_ &= ~(0xFF); \
  3225. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  3226. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3227. }
  3228. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit7 { \
  3229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3230. _ezchip_macro_read_value_ &= ~(0xFF); \
  3231. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  3232. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3233. }
  3234. #define SET_GPIO_1_doen_sdio1_pad_rst_n { \
  3235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3236. _ezchip_macro_read_value_ &= ~(0xFF); \
  3237. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  3238. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3239. }
  3240. #define SET_GPIO_1_doen_spdif_tx_sdout { \
  3241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3242. _ezchip_macro_read_value_ &= ~(0xFF); \
  3243. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  3244. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3245. }
  3246. #define SET_GPIO_1_doen_spdif_tx_sdout_oen { \
  3247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3248. _ezchip_macro_read_value_ &= ~(0xFF); \
  3249. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  3250. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3251. }
  3252. #define SET_GPIO_1_doen_spi0_pad_oe_n { \
  3253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3254. _ezchip_macro_read_value_ &= ~(0xFF); \
  3255. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  3256. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3257. }
  3258. #define SET_GPIO_1_doen_spi0_pad_sck_out { \
  3259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3260. _ezchip_macro_read_value_ &= ~(0xFF); \
  3261. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  3262. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3263. }
  3264. #define SET_GPIO_1_doen_spi0_pad_ss_0_n { \
  3265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3266. _ezchip_macro_read_value_ &= ~(0xFF); \
  3267. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  3268. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3269. }
  3270. #define SET_GPIO_1_doen_spi0_pad_ss_1_n { \
  3271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3272. _ezchip_macro_read_value_ &= ~(0xFF); \
  3273. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  3274. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3275. }
  3276. #define SET_GPIO_1_doen_spi0_pad_txd { \
  3277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3278. _ezchip_macro_read_value_ &= ~(0xFF); \
  3279. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  3280. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3281. }
  3282. #define SET_GPIO_1_doen_spi1_pad_oe_n { \
  3283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3284. _ezchip_macro_read_value_ &= ~(0xFF); \
  3285. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  3286. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3287. }
  3288. #define SET_GPIO_1_doen_spi1_pad_sck_out { \
  3289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3290. _ezchip_macro_read_value_ &= ~(0xFF); \
  3291. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  3292. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3293. }
  3294. #define SET_GPIO_1_doen_spi1_pad_ss_0_n { \
  3295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3296. _ezchip_macro_read_value_ &= ~(0xFF); \
  3297. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  3298. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3299. }
  3300. #define SET_GPIO_1_doen_spi1_pad_ss_1_n { \
  3301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3302. _ezchip_macro_read_value_ &= ~(0xFF); \
  3303. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  3304. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3305. }
  3306. #define SET_GPIO_1_doen_spi1_pad_txd { \
  3307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3308. _ezchip_macro_read_value_ &= ~(0xFF); \
  3309. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  3310. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3311. }
  3312. #define SET_GPIO_1_doen_spi2_pad_oe_n { \
  3313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3314. _ezchip_macro_read_value_ &= ~(0xFF); \
  3315. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  3316. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3317. }
  3318. #define SET_GPIO_1_doen_spi2_pad_sck_out { \
  3319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3320. _ezchip_macro_read_value_ &= ~(0xFF); \
  3321. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  3322. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3323. }
  3324. #define SET_GPIO_1_doen_spi2_pad_ss_0_n { \
  3325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3326. _ezchip_macro_read_value_ &= ~(0xFF); \
  3327. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  3328. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3329. }
  3330. #define SET_GPIO_1_doen_spi2_pad_ss_1_n { \
  3331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3332. _ezchip_macro_read_value_ &= ~(0xFF); \
  3333. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  3334. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3335. }
  3336. #define SET_GPIO_1_doen_spi2_pad_txd { \
  3337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3338. _ezchip_macro_read_value_ &= ~(0xFF); \
  3339. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  3340. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3341. }
  3342. #define SET_GPIO_1_doen_spi2ahb_pad_oe_n_bit0 { \
  3343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3344. _ezchip_macro_read_value_ &= ~(0xFF); \
  3345. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  3346. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3347. }
  3348. #define SET_GPIO_1_doen_spi2ahb_pad_oe_n_bit1 { \
  3349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3350. _ezchip_macro_read_value_ &= ~(0xFF); \
  3351. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  3352. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3353. }
  3354. #define SET_GPIO_1_doen_spi2ahb_pad_oe_n_bit2 { \
  3355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3356. _ezchip_macro_read_value_ &= ~(0xFF); \
  3357. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  3358. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3359. }
  3360. #define SET_GPIO_1_doen_spi2ahb_pad_oe_n_bit3 { \
  3361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3362. _ezchip_macro_read_value_ &= ~(0xFF); \
  3363. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  3364. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3365. }
  3366. #define SET_GPIO_1_doen_spi2ahb_pad_txd_bit0 { \
  3367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3368. _ezchip_macro_read_value_ &= ~(0xFF); \
  3369. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  3370. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3371. }
  3372. #define SET_GPIO_1_doen_spi2ahb_pad_txd_bit1 { \
  3373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3374. _ezchip_macro_read_value_ &= ~(0xFF); \
  3375. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  3376. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3377. }
  3378. #define SET_GPIO_1_doen_spi2ahb_pad_txd_bit2 { \
  3379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3380. _ezchip_macro_read_value_ &= ~(0xFF); \
  3381. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  3382. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3383. }
  3384. #define SET_GPIO_1_doen_spi2ahb_pad_txd_bit3 { \
  3385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3386. _ezchip_macro_read_value_ &= ~(0xFF); \
  3387. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  3388. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3389. }
  3390. #define SET_GPIO_1_doen_spi3_pad_oe_n { \
  3391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3392. _ezchip_macro_read_value_ &= ~(0xFF); \
  3393. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  3394. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3395. }
  3396. #define SET_GPIO_1_doen_spi3_pad_sck_out { \
  3397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3398. _ezchip_macro_read_value_ &= ~(0xFF); \
  3399. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  3400. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3401. }
  3402. #define SET_GPIO_1_doen_spi3_pad_ss_0_n { \
  3403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3404. _ezchip_macro_read_value_ &= ~(0xFF); \
  3405. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  3406. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3407. }
  3408. #define SET_GPIO_1_doen_spi3_pad_ss_1_n { \
  3409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3410. _ezchip_macro_read_value_ &= ~(0xFF); \
  3411. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  3412. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3413. }
  3414. #define SET_GPIO_1_doen_spi3_pad_txd { \
  3415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3416. _ezchip_macro_read_value_ &= ~(0xFF); \
  3417. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  3418. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3419. }
  3420. #define SET_GPIO_1_doen_uart0_pad_dtrn { \
  3421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3422. _ezchip_macro_read_value_ &= ~(0xFF); \
  3423. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  3424. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3425. }
  3426. #define SET_GPIO_1_doen_uart0_pad_rtsn { \
  3427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3428. _ezchip_macro_read_value_ &= ~(0xFF); \
  3429. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  3430. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3431. }
  3432. #define SET_GPIO_1_doen_uart0_pad_sout { \
  3433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3434. _ezchip_macro_read_value_ &= ~(0xFF); \
  3435. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  3436. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3437. }
  3438. #define SET_GPIO_1_doen_uart1_pad_sout { \
  3439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3440. _ezchip_macro_read_value_ &= ~(0xFF); \
  3441. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  3442. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3443. }
  3444. #define SET_GPIO_1_doen_uart2_pad_dtr_n { \
  3445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3446. _ezchip_macro_read_value_ &= ~(0xFF); \
  3447. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  3448. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3449. }
  3450. #define SET_GPIO_1_doen_uart2_pad_rts_n { \
  3451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3452. _ezchip_macro_read_value_ &= ~(0xFF); \
  3453. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  3454. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3455. }
  3456. #define SET_GPIO_1_doen_uart2_pad_sout { \
  3457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3458. _ezchip_macro_read_value_ &= ~(0xFF); \
  3459. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  3460. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3461. }
  3462. #define SET_GPIO_1_doen_uart3_pad_sout { \
  3463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3464. _ezchip_macro_read_value_ &= ~(0xFF); \
  3465. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  3466. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3467. }
  3468. #define SET_GPIO_1_doen_usb_drv_bus { \
  3469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3470. _ezchip_macro_read_value_ &= ~(0xFF); \
  3471. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  3472. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3473. }
  3474. #define SET_GPIO_2_dout_reverse_(en) { \
  3475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3476. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  3477. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  3478. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3479. }
  3480. #define SET_GPIO_2_dout_LOW { \
  3481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3482. _ezchip_macro_read_value_ &= ~(0xFF); \
  3483. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  3484. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3485. }
  3486. #define SET_GPIO_2_dout_HIGH { \
  3487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3488. _ezchip_macro_read_value_ &= ~(0xFF); \
  3489. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  3490. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3491. }
  3492. #define SET_GPIO_2_dout_clk_gmac_tophyref { \
  3493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3494. _ezchip_macro_read_value_ &= ~(0xFF); \
  3495. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  3496. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3497. }
  3498. #define SET_GPIO_2_dout_cpu_jtag_tdo { \
  3499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3500. _ezchip_macro_read_value_ &= ~(0xFF); \
  3501. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  3502. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3503. }
  3504. #define SET_GPIO_2_dout_cpu_jtag_tdo_oen { \
  3505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3506. _ezchip_macro_read_value_ &= ~(0xFF); \
  3507. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  3508. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3509. }
  3510. #define SET_GPIO_2_dout_dmic_clk_out { \
  3511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3512. _ezchip_macro_read_value_ &= ~(0xFF); \
  3513. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  3514. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3515. }
  3516. #define SET_GPIO_2_dout_dsp_JTDOEn_pad { \
  3517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3518. _ezchip_macro_read_value_ &= ~(0xFF); \
  3519. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  3520. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3521. }
  3522. #define SET_GPIO_2_dout_dsp_JTDO_pad { \
  3523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3524. _ezchip_macro_read_value_ &= ~(0xFF); \
  3525. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  3526. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3527. }
  3528. #define SET_GPIO_2_dout_i2c0_pad_sck_oe { \
  3529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3530. _ezchip_macro_read_value_ &= ~(0xFF); \
  3531. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  3532. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3533. }
  3534. #define SET_GPIO_2_dout_i2c0_pad_sda_oe { \
  3535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3536. _ezchip_macro_read_value_ &= ~(0xFF); \
  3537. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  3538. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3539. }
  3540. #define SET_GPIO_2_dout_i2c1_pad_sck_oe { \
  3541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3542. _ezchip_macro_read_value_ &= ~(0xFF); \
  3543. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  3544. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3545. }
  3546. #define SET_GPIO_2_dout_i2c1_pad_sda_oe { \
  3547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3548. _ezchip_macro_read_value_ &= ~(0xFF); \
  3549. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  3550. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3551. }
  3552. #define SET_GPIO_2_dout_i2c2_pad_sck_oe { \
  3553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3554. _ezchip_macro_read_value_ &= ~(0xFF); \
  3555. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  3556. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3557. }
  3558. #define SET_GPIO_2_dout_i2c2_pad_sda_oe { \
  3559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3560. _ezchip_macro_read_value_ &= ~(0xFF); \
  3561. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  3562. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3563. }
  3564. #define SET_GPIO_2_dout_i2c3_pad_sck_oe { \
  3565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3566. _ezchip_macro_read_value_ &= ~(0xFF); \
  3567. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  3568. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3569. }
  3570. #define SET_GPIO_2_dout_i2c3_pad_sda_oe { \
  3571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3572. _ezchip_macro_read_value_ &= ~(0xFF); \
  3573. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  3574. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3575. }
  3576. #define SET_GPIO_2_dout_i2srx_bclk_out { \
  3577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3578. _ezchip_macro_read_value_ &= ~(0xFF); \
  3579. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  3580. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3581. }
  3582. #define SET_GPIO_2_dout_i2srx_bclk_out_oen { \
  3583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3584. _ezchip_macro_read_value_ &= ~(0xFF); \
  3585. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  3586. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3587. }
  3588. #define SET_GPIO_2_dout_i2srx_lrck_out { \
  3589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3590. _ezchip_macro_read_value_ &= ~(0xFF); \
  3591. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  3592. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3593. }
  3594. #define SET_GPIO_2_dout_i2srx_lrck_out_oen { \
  3595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3596. _ezchip_macro_read_value_ &= ~(0xFF); \
  3597. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  3598. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3599. }
  3600. #define SET_GPIO_2_dout_i2srx_mclk_out { \
  3601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3602. _ezchip_macro_read_value_ &= ~(0xFF); \
  3603. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  3604. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3605. }
  3606. #define SET_GPIO_2_dout_i2stx_bclk_out { \
  3607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3608. _ezchip_macro_read_value_ &= ~(0xFF); \
  3609. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  3610. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3611. }
  3612. #define SET_GPIO_2_dout_i2stx_bclk_out_oen { \
  3613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3614. _ezchip_macro_read_value_ &= ~(0xFF); \
  3615. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  3616. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3617. }
  3618. #define SET_GPIO_2_dout_i2stx_lrck_out { \
  3619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3620. _ezchip_macro_read_value_ &= ~(0xFF); \
  3621. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  3622. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3623. }
  3624. #define SET_GPIO_2_dout_i2stx_lrckout_oen { \
  3625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3626. _ezchip_macro_read_value_ &= ~(0xFF); \
  3627. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  3628. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3629. }
  3630. #define SET_GPIO_2_dout_i2stx_mclk_out { \
  3631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3632. _ezchip_macro_read_value_ &= ~(0xFF); \
  3633. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  3634. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3635. }
  3636. #define SET_GPIO_2_dout_i2stx_sdout0 { \
  3637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3638. _ezchip_macro_read_value_ &= ~(0xFF); \
  3639. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  3640. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3641. }
  3642. #define SET_GPIO_2_dout_i2stx_sdout1 { \
  3643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3644. _ezchip_macro_read_value_ &= ~(0xFF); \
  3645. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  3646. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3647. }
  3648. #define SET_GPIO_2_dout_lcd_pad_csm_n { \
  3649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3650. _ezchip_macro_read_value_ &= ~(0xFF); \
  3651. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  3652. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3653. }
  3654. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit0 { \
  3655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3656. _ezchip_macro_read_value_ &= ~(0xFF); \
  3657. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  3658. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3659. }
  3660. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit1 { \
  3661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3662. _ezchip_macro_read_value_ &= ~(0xFF); \
  3663. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  3664. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3665. }
  3666. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit2 { \
  3667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3668. _ezchip_macro_read_value_ &= ~(0xFF); \
  3669. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  3670. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3671. }
  3672. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit3 { \
  3673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3674. _ezchip_macro_read_value_ &= ~(0xFF); \
  3675. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  3676. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3677. }
  3678. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit4 { \
  3679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3680. _ezchip_macro_read_value_ &= ~(0xFF); \
  3681. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  3682. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3683. }
  3684. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit5 { \
  3685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3686. _ezchip_macro_read_value_ &= ~(0xFF); \
  3687. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  3688. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3689. }
  3690. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit6 { \
  3691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3692. _ezchip_macro_read_value_ &= ~(0xFF); \
  3693. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  3694. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3695. }
  3696. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit7 { \
  3697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3698. _ezchip_macro_read_value_ &= ~(0xFF); \
  3699. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  3700. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3701. }
  3702. #define SET_GPIO_2_dout_pwm_pad_out_bit0 { \
  3703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3704. _ezchip_macro_read_value_ &= ~(0xFF); \
  3705. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  3706. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3707. }
  3708. #define SET_GPIO_2_dout_pwm_pad_out_bit1 { \
  3709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3710. _ezchip_macro_read_value_ &= ~(0xFF); \
  3711. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  3712. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3713. }
  3714. #define SET_GPIO_2_dout_pwm_pad_out_bit2 { \
  3715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3716. _ezchip_macro_read_value_ &= ~(0xFF); \
  3717. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  3718. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3719. }
  3720. #define SET_GPIO_2_dout_pwm_pad_out_bit3 { \
  3721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3722. _ezchip_macro_read_value_ &= ~(0xFF); \
  3723. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  3724. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3725. }
  3726. #define SET_GPIO_2_dout_pwm_pad_out_bit4 { \
  3727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3728. _ezchip_macro_read_value_ &= ~(0xFF); \
  3729. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  3730. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3731. }
  3732. #define SET_GPIO_2_dout_pwm_pad_out_bit5 { \
  3733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3734. _ezchip_macro_read_value_ &= ~(0xFF); \
  3735. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  3736. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3737. }
  3738. #define SET_GPIO_2_dout_pwm_pad_out_bit6 { \
  3739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3740. _ezchip_macro_read_value_ &= ~(0xFF); \
  3741. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  3742. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3743. }
  3744. #define SET_GPIO_2_dout_pwm_pad_out_bit7 { \
  3745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3746. _ezchip_macro_read_value_ &= ~(0xFF); \
  3747. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  3748. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3749. }
  3750. #define SET_GPIO_2_dout_pwmdac_left_out { \
  3751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3752. _ezchip_macro_read_value_ &= ~(0xFF); \
  3753. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  3754. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3755. }
  3756. #define SET_GPIO_2_dout_pwmdac_right_out { \
  3757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3758. _ezchip_macro_read_value_ &= ~(0xFF); \
  3759. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  3760. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3761. }
  3762. #define SET_GPIO_2_dout_qspi_csn1_out { \
  3763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3764. _ezchip_macro_read_value_ &= ~(0xFF); \
  3765. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  3766. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3767. }
  3768. #define SET_GPIO_2_dout_qspi_csn2_out { \
  3769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3770. _ezchip_macro_read_value_ &= ~(0xFF); \
  3771. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  3772. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3773. }
  3774. #define SET_GPIO_2_dout_qspi_csn3_out { \
  3775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3776. _ezchip_macro_read_value_ &= ~(0xFF); \
  3777. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  3778. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3779. }
  3780. #define SET_GPIO_2_dout_register23_SCFG_cmsensor_rst0 { \
  3781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3782. _ezchip_macro_read_value_ &= ~(0xFF); \
  3783. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  3784. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3785. }
  3786. #define SET_GPIO_2_dout_register23_SCFG_cmsensor_rst1 { \
  3787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3788. _ezchip_macro_read_value_ &= ~(0xFF); \
  3789. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  3790. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3791. }
  3792. #define SET_GPIO_2_dout_register32_SCFG_gmac_phy_rstn { \
  3793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3794. _ezchip_macro_read_value_ &= ~(0xFF); \
  3795. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  3796. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3797. }
  3798. #define SET_GPIO_2_dout_sdio0_pad_card_power_en { \
  3799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3800. _ezchip_macro_read_value_ &= ~(0xFF); \
  3801. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  3802. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3803. }
  3804. #define SET_GPIO_2_dout_sdio0_pad_cclk_out { \
  3805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3806. _ezchip_macro_read_value_ &= ~(0xFF); \
  3807. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  3808. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3809. }
  3810. #define SET_GPIO_2_dout_sdio0_pad_ccmd_oe { \
  3811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3812. _ezchip_macro_read_value_ &= ~(0xFF); \
  3813. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  3814. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3815. }
  3816. #define SET_GPIO_2_dout_sdio0_pad_ccmd_out { \
  3817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3818. _ezchip_macro_read_value_ &= ~(0xFF); \
  3819. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  3820. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3821. }
  3822. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit0 { \
  3823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3824. _ezchip_macro_read_value_ &= ~(0xFF); \
  3825. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  3826. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3827. }
  3828. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit1 { \
  3829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3830. _ezchip_macro_read_value_ &= ~(0xFF); \
  3831. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  3832. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3833. }
  3834. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit2 { \
  3835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3836. _ezchip_macro_read_value_ &= ~(0xFF); \
  3837. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  3838. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3839. }
  3840. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit3 { \
  3841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3842. _ezchip_macro_read_value_ &= ~(0xFF); \
  3843. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  3844. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3845. }
  3846. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit4 { \
  3847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3848. _ezchip_macro_read_value_ &= ~(0xFF); \
  3849. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  3850. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3851. }
  3852. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit5 { \
  3853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3854. _ezchip_macro_read_value_ &= ~(0xFF); \
  3855. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  3856. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3857. }
  3858. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit6 { \
  3859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3860. _ezchip_macro_read_value_ &= ~(0xFF); \
  3861. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  3862. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3863. }
  3864. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit7 { \
  3865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3866. _ezchip_macro_read_value_ &= ~(0xFF); \
  3867. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  3868. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3869. }
  3870. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit0 { \
  3871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3872. _ezchip_macro_read_value_ &= ~(0xFF); \
  3873. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  3874. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3875. }
  3876. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit1 { \
  3877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3878. _ezchip_macro_read_value_ &= ~(0xFF); \
  3879. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  3880. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3881. }
  3882. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit2 { \
  3883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3884. _ezchip_macro_read_value_ &= ~(0xFF); \
  3885. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  3886. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3887. }
  3888. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit3 { \
  3889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3890. _ezchip_macro_read_value_ &= ~(0xFF); \
  3891. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  3892. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3893. }
  3894. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit4 { \
  3895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3896. _ezchip_macro_read_value_ &= ~(0xFF); \
  3897. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  3898. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3899. }
  3900. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit5 { \
  3901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3902. _ezchip_macro_read_value_ &= ~(0xFF); \
  3903. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  3904. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3905. }
  3906. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit6 { \
  3907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3908. _ezchip_macro_read_value_ &= ~(0xFF); \
  3909. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  3910. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3911. }
  3912. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit7 { \
  3913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3914. _ezchip_macro_read_value_ &= ~(0xFF); \
  3915. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  3916. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3917. }
  3918. #define SET_GPIO_2_dout_sdio0_pad_rst_n { \
  3919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3920. _ezchip_macro_read_value_ &= ~(0xFF); \
  3921. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  3922. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3923. }
  3924. #define SET_GPIO_2_dout_sdio1_pad_card_power_en { \
  3925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3926. _ezchip_macro_read_value_ &= ~(0xFF); \
  3927. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  3928. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3929. }
  3930. #define SET_GPIO_2_dout_sdio1_pad_cclk_out { \
  3931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3932. _ezchip_macro_read_value_ &= ~(0xFF); \
  3933. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  3934. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3935. }
  3936. #define SET_GPIO_2_dout_sdio1_pad_ccmd_oe { \
  3937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3938. _ezchip_macro_read_value_ &= ~(0xFF); \
  3939. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  3940. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3941. }
  3942. #define SET_GPIO_2_dout_sdio1_pad_ccmd_out { \
  3943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3944. _ezchip_macro_read_value_ &= ~(0xFF); \
  3945. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  3946. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3947. }
  3948. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit0 { \
  3949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3950. _ezchip_macro_read_value_ &= ~(0xFF); \
  3951. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  3952. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3953. }
  3954. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit1 { \
  3955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3956. _ezchip_macro_read_value_ &= ~(0xFF); \
  3957. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  3958. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3959. }
  3960. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit2 { \
  3961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3962. _ezchip_macro_read_value_ &= ~(0xFF); \
  3963. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  3964. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3965. }
  3966. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit3 { \
  3967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3968. _ezchip_macro_read_value_ &= ~(0xFF); \
  3969. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  3970. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3971. }
  3972. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit4 { \
  3973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3974. _ezchip_macro_read_value_ &= ~(0xFF); \
  3975. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  3976. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3977. }
  3978. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit5 { \
  3979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3980. _ezchip_macro_read_value_ &= ~(0xFF); \
  3981. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  3982. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3983. }
  3984. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit6 { \
  3985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3986. _ezchip_macro_read_value_ &= ~(0xFF); \
  3987. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  3988. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3989. }
  3990. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit7 { \
  3991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3992. _ezchip_macro_read_value_ &= ~(0xFF); \
  3993. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  3994. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3995. }
  3996. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit0 { \
  3997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3998. _ezchip_macro_read_value_ &= ~(0xFF); \
  3999. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  4000. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4001. }
  4002. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit1 { \
  4003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4004. _ezchip_macro_read_value_ &= ~(0xFF); \
  4005. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  4006. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4007. }
  4008. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit2 { \
  4009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4010. _ezchip_macro_read_value_ &= ~(0xFF); \
  4011. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  4012. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4013. }
  4014. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit3 { \
  4015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4016. _ezchip_macro_read_value_ &= ~(0xFF); \
  4017. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  4018. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4019. }
  4020. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit4 { \
  4021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4022. _ezchip_macro_read_value_ &= ~(0xFF); \
  4023. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  4024. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4025. }
  4026. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit5 { \
  4027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4028. _ezchip_macro_read_value_ &= ~(0xFF); \
  4029. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  4030. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4031. }
  4032. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit6 { \
  4033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4034. _ezchip_macro_read_value_ &= ~(0xFF); \
  4035. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  4036. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4037. }
  4038. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit7 { \
  4039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4040. _ezchip_macro_read_value_ &= ~(0xFF); \
  4041. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  4042. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4043. }
  4044. #define SET_GPIO_2_dout_sdio1_pad_rst_n { \
  4045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4046. _ezchip_macro_read_value_ &= ~(0xFF); \
  4047. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  4048. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4049. }
  4050. #define SET_GPIO_2_dout_spdif_tx_sdout { \
  4051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4052. _ezchip_macro_read_value_ &= ~(0xFF); \
  4053. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  4054. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4055. }
  4056. #define SET_GPIO_2_dout_spdif_tx_sdout_oen { \
  4057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4058. _ezchip_macro_read_value_ &= ~(0xFF); \
  4059. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  4060. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4061. }
  4062. #define SET_GPIO_2_dout_spi0_pad_oe_n { \
  4063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4064. _ezchip_macro_read_value_ &= ~(0xFF); \
  4065. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  4066. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4067. }
  4068. #define SET_GPIO_2_dout_spi0_pad_sck_out { \
  4069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4070. _ezchip_macro_read_value_ &= ~(0xFF); \
  4071. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  4072. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4073. }
  4074. #define SET_GPIO_2_dout_spi0_pad_ss_0_n { \
  4075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4076. _ezchip_macro_read_value_ &= ~(0xFF); \
  4077. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  4078. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4079. }
  4080. #define SET_GPIO_2_dout_spi0_pad_ss_1_n { \
  4081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4082. _ezchip_macro_read_value_ &= ~(0xFF); \
  4083. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  4084. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4085. }
  4086. #define SET_GPIO_2_dout_spi0_pad_txd { \
  4087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4088. _ezchip_macro_read_value_ &= ~(0xFF); \
  4089. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  4090. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4091. }
  4092. #define SET_GPIO_2_dout_spi1_pad_oe_n { \
  4093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4094. _ezchip_macro_read_value_ &= ~(0xFF); \
  4095. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  4096. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4097. }
  4098. #define SET_GPIO_2_dout_spi1_pad_sck_out { \
  4099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4100. _ezchip_macro_read_value_ &= ~(0xFF); \
  4101. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  4102. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4103. }
  4104. #define SET_GPIO_2_dout_spi1_pad_ss_0_n { \
  4105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4106. _ezchip_macro_read_value_ &= ~(0xFF); \
  4107. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  4108. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4109. }
  4110. #define SET_GPIO_2_dout_spi1_pad_ss_1_n { \
  4111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4112. _ezchip_macro_read_value_ &= ~(0xFF); \
  4113. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  4114. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4115. }
  4116. #define SET_GPIO_2_dout_spi1_pad_txd { \
  4117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4118. _ezchip_macro_read_value_ &= ~(0xFF); \
  4119. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  4120. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4121. }
  4122. #define SET_GPIO_2_dout_spi2_pad_oe_n { \
  4123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4124. _ezchip_macro_read_value_ &= ~(0xFF); \
  4125. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  4126. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4127. }
  4128. #define SET_GPIO_2_dout_spi2_pad_sck_out { \
  4129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4130. _ezchip_macro_read_value_ &= ~(0xFF); \
  4131. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  4132. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4133. }
  4134. #define SET_GPIO_2_dout_spi2_pad_ss_0_n { \
  4135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4136. _ezchip_macro_read_value_ &= ~(0xFF); \
  4137. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  4138. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4139. }
  4140. #define SET_GPIO_2_dout_spi2_pad_ss_1_n { \
  4141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4142. _ezchip_macro_read_value_ &= ~(0xFF); \
  4143. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  4144. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4145. }
  4146. #define SET_GPIO_2_dout_spi2_pad_txd { \
  4147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4148. _ezchip_macro_read_value_ &= ~(0xFF); \
  4149. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  4150. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4151. }
  4152. #define SET_GPIO_2_dout_spi2ahb_pad_oe_n_bit0 { \
  4153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4154. _ezchip_macro_read_value_ &= ~(0xFF); \
  4155. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  4156. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4157. }
  4158. #define SET_GPIO_2_dout_spi2ahb_pad_oe_n_bit1 { \
  4159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4160. _ezchip_macro_read_value_ &= ~(0xFF); \
  4161. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  4162. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4163. }
  4164. #define SET_GPIO_2_dout_spi2ahb_pad_oe_n_bit2 { \
  4165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4166. _ezchip_macro_read_value_ &= ~(0xFF); \
  4167. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  4168. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4169. }
  4170. #define SET_GPIO_2_dout_spi2ahb_pad_oe_n_bit3 { \
  4171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4172. _ezchip_macro_read_value_ &= ~(0xFF); \
  4173. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  4174. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4175. }
  4176. #define SET_GPIO_2_dout_spi2ahb_pad_txd_bit0 { \
  4177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4178. _ezchip_macro_read_value_ &= ~(0xFF); \
  4179. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  4180. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4181. }
  4182. #define SET_GPIO_2_dout_spi2ahb_pad_txd_bit1 { \
  4183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4184. _ezchip_macro_read_value_ &= ~(0xFF); \
  4185. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  4186. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4187. }
  4188. #define SET_GPIO_2_dout_spi2ahb_pad_txd_bit2 { \
  4189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4190. _ezchip_macro_read_value_ &= ~(0xFF); \
  4191. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  4192. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4193. }
  4194. #define SET_GPIO_2_dout_spi2ahb_pad_txd_bit3 { \
  4195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4196. _ezchip_macro_read_value_ &= ~(0xFF); \
  4197. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  4198. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4199. }
  4200. #define SET_GPIO_2_dout_spi3_pad_oe_n { \
  4201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4202. _ezchip_macro_read_value_ &= ~(0xFF); \
  4203. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  4204. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4205. }
  4206. #define SET_GPIO_2_dout_spi3_pad_sck_out { \
  4207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4208. _ezchip_macro_read_value_ &= ~(0xFF); \
  4209. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  4210. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4211. }
  4212. #define SET_GPIO_2_dout_spi3_pad_ss_0_n { \
  4213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4214. _ezchip_macro_read_value_ &= ~(0xFF); \
  4215. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  4216. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4217. }
  4218. #define SET_GPIO_2_dout_spi3_pad_ss_1_n { \
  4219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4220. _ezchip_macro_read_value_ &= ~(0xFF); \
  4221. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  4222. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4223. }
  4224. #define SET_GPIO_2_dout_spi3_pad_txd { \
  4225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4226. _ezchip_macro_read_value_ &= ~(0xFF); \
  4227. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  4228. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4229. }
  4230. #define SET_GPIO_2_dout_uart0_pad_dtrn { \
  4231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4232. _ezchip_macro_read_value_ &= ~(0xFF); \
  4233. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  4234. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4235. }
  4236. #define SET_GPIO_2_dout_uart0_pad_rtsn { \
  4237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4238. _ezchip_macro_read_value_ &= ~(0xFF); \
  4239. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  4240. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4241. }
  4242. #define SET_GPIO_2_dout_uart0_pad_sout { \
  4243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4244. _ezchip_macro_read_value_ &= ~(0xFF); \
  4245. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  4246. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4247. }
  4248. #define SET_GPIO_2_dout_uart1_pad_sout { \
  4249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4250. _ezchip_macro_read_value_ &= ~(0xFF); \
  4251. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  4252. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4253. }
  4254. #define SET_GPIO_2_dout_uart2_pad_dtr_n { \
  4255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4256. _ezchip_macro_read_value_ &= ~(0xFF); \
  4257. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  4258. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4259. }
  4260. #define SET_GPIO_2_dout_uart2_pad_rts_n { \
  4261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4262. _ezchip_macro_read_value_ &= ~(0xFF); \
  4263. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  4264. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4265. }
  4266. #define SET_GPIO_2_dout_uart2_pad_sout { \
  4267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4268. _ezchip_macro_read_value_ &= ~(0xFF); \
  4269. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  4270. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4271. }
  4272. #define SET_GPIO_2_dout_uart3_pad_sout { \
  4273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4274. _ezchip_macro_read_value_ &= ~(0xFF); \
  4275. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  4276. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4277. }
  4278. #define SET_GPIO_2_dout_usb_drv_bus { \
  4279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4280. _ezchip_macro_read_value_ &= ~(0xFF); \
  4281. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  4282. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4283. }
  4284. #define SET_GPIO_2_doen_reverse_(en) { \
  4285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4286. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  4287. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  4288. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4289. }
  4290. #define SET_GPIO_2_doen_LOW { \
  4291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4292. _ezchip_macro_read_value_ &= ~(0xFF); \
  4293. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  4294. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4295. }
  4296. #define SET_GPIO_2_doen_HIGH { \
  4297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4298. _ezchip_macro_read_value_ &= ~(0xFF); \
  4299. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  4300. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4301. }
  4302. #define SET_GPIO_2_doen_clk_gmac_tophyref { \
  4303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4304. _ezchip_macro_read_value_ &= ~(0xFF); \
  4305. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  4306. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4307. }
  4308. #define SET_GPIO_2_doen_cpu_jtag_tdo { \
  4309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4310. _ezchip_macro_read_value_ &= ~(0xFF); \
  4311. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  4312. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4313. }
  4314. #define SET_GPIO_2_doen_cpu_jtag_tdo_oen { \
  4315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4316. _ezchip_macro_read_value_ &= ~(0xFF); \
  4317. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  4318. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4319. }
  4320. #define SET_GPIO_2_doen_dmic_clk_out { \
  4321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4322. _ezchip_macro_read_value_ &= ~(0xFF); \
  4323. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  4324. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4325. }
  4326. #define SET_GPIO_2_doen_dsp_JTDOEn_pad { \
  4327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4328. _ezchip_macro_read_value_ &= ~(0xFF); \
  4329. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  4330. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4331. }
  4332. #define SET_GPIO_2_doen_dsp_JTDO_pad { \
  4333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4334. _ezchip_macro_read_value_ &= ~(0xFF); \
  4335. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  4336. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4337. }
  4338. #define SET_GPIO_2_doen_i2c0_pad_sck_oe { \
  4339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4340. _ezchip_macro_read_value_ &= ~(0xFF); \
  4341. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  4342. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4343. }
  4344. #define SET_GPIO_2_doen_i2c0_pad_sda_oe { \
  4345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4346. _ezchip_macro_read_value_ &= ~(0xFF); \
  4347. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  4348. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4349. }
  4350. #define SET_GPIO_2_doen_i2c1_pad_sck_oe { \
  4351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4352. _ezchip_macro_read_value_ &= ~(0xFF); \
  4353. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  4354. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4355. }
  4356. #define SET_GPIO_2_doen_i2c1_pad_sda_oe { \
  4357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4358. _ezchip_macro_read_value_ &= ~(0xFF); \
  4359. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  4360. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4361. }
  4362. #define SET_GPIO_2_doen_i2c2_pad_sck_oe { \
  4363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4364. _ezchip_macro_read_value_ &= ~(0xFF); \
  4365. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  4366. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4367. }
  4368. #define SET_GPIO_2_doen_i2c2_pad_sda_oe { \
  4369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4370. _ezchip_macro_read_value_ &= ~(0xFF); \
  4371. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  4372. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4373. }
  4374. #define SET_GPIO_2_doen_i2c3_pad_sck_oe { \
  4375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4376. _ezchip_macro_read_value_ &= ~(0xFF); \
  4377. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  4378. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4379. }
  4380. #define SET_GPIO_2_doen_i2c3_pad_sda_oe { \
  4381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4382. _ezchip_macro_read_value_ &= ~(0xFF); \
  4383. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  4384. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4385. }
  4386. #define SET_GPIO_2_doen_i2srx_bclk_out { \
  4387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4388. _ezchip_macro_read_value_ &= ~(0xFF); \
  4389. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  4390. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4391. }
  4392. #define SET_GPIO_2_doen_i2srx_bclk_out_oen { \
  4393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4394. _ezchip_macro_read_value_ &= ~(0xFF); \
  4395. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  4396. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4397. }
  4398. #define SET_GPIO_2_doen_i2srx_lrck_out { \
  4399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4400. _ezchip_macro_read_value_ &= ~(0xFF); \
  4401. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  4402. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4403. }
  4404. #define SET_GPIO_2_doen_i2srx_lrck_out_oen { \
  4405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4406. _ezchip_macro_read_value_ &= ~(0xFF); \
  4407. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  4408. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4409. }
  4410. #define SET_GPIO_2_doen_i2srx_mclk_out { \
  4411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4412. _ezchip_macro_read_value_ &= ~(0xFF); \
  4413. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  4414. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4415. }
  4416. #define SET_GPIO_2_doen_i2stx_bclk_out { \
  4417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4418. _ezchip_macro_read_value_ &= ~(0xFF); \
  4419. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  4420. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4421. }
  4422. #define SET_GPIO_2_doen_i2stx_bclk_out_oen { \
  4423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4424. _ezchip_macro_read_value_ &= ~(0xFF); \
  4425. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  4426. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4427. }
  4428. #define SET_GPIO_2_doen_i2stx_lrck_out { \
  4429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4430. _ezchip_macro_read_value_ &= ~(0xFF); \
  4431. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  4432. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4433. }
  4434. #define SET_GPIO_2_doen_i2stx_lrckout_oen { \
  4435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4436. _ezchip_macro_read_value_ &= ~(0xFF); \
  4437. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  4438. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4439. }
  4440. #define SET_GPIO_2_doen_i2stx_mclk_out { \
  4441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4442. _ezchip_macro_read_value_ &= ~(0xFF); \
  4443. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  4444. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4445. }
  4446. #define SET_GPIO_2_doen_i2stx_sdout0 { \
  4447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4448. _ezchip_macro_read_value_ &= ~(0xFF); \
  4449. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  4450. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4451. }
  4452. #define SET_GPIO_2_doen_i2stx_sdout1 { \
  4453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4454. _ezchip_macro_read_value_ &= ~(0xFF); \
  4455. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  4456. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4457. }
  4458. #define SET_GPIO_2_doen_lcd_pad_csm_n { \
  4459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4460. _ezchip_macro_read_value_ &= ~(0xFF); \
  4461. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  4462. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4463. }
  4464. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit0 { \
  4465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4466. _ezchip_macro_read_value_ &= ~(0xFF); \
  4467. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  4468. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4469. }
  4470. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit1 { \
  4471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4472. _ezchip_macro_read_value_ &= ~(0xFF); \
  4473. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  4474. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4475. }
  4476. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit2 { \
  4477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4478. _ezchip_macro_read_value_ &= ~(0xFF); \
  4479. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  4480. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4481. }
  4482. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit3 { \
  4483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4484. _ezchip_macro_read_value_ &= ~(0xFF); \
  4485. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  4486. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4487. }
  4488. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit4 { \
  4489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4490. _ezchip_macro_read_value_ &= ~(0xFF); \
  4491. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  4492. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4493. }
  4494. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit5 { \
  4495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4496. _ezchip_macro_read_value_ &= ~(0xFF); \
  4497. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  4498. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4499. }
  4500. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit6 { \
  4501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4502. _ezchip_macro_read_value_ &= ~(0xFF); \
  4503. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  4504. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4505. }
  4506. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit7 { \
  4507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4508. _ezchip_macro_read_value_ &= ~(0xFF); \
  4509. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  4510. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4511. }
  4512. #define SET_GPIO_2_doen_pwm_pad_out_bit0 { \
  4513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4514. _ezchip_macro_read_value_ &= ~(0xFF); \
  4515. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  4516. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4517. }
  4518. #define SET_GPIO_2_doen_pwm_pad_out_bit1 { \
  4519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4520. _ezchip_macro_read_value_ &= ~(0xFF); \
  4521. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  4522. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4523. }
  4524. #define SET_GPIO_2_doen_pwm_pad_out_bit2 { \
  4525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4526. _ezchip_macro_read_value_ &= ~(0xFF); \
  4527. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  4528. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4529. }
  4530. #define SET_GPIO_2_doen_pwm_pad_out_bit3 { \
  4531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4532. _ezchip_macro_read_value_ &= ~(0xFF); \
  4533. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  4534. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4535. }
  4536. #define SET_GPIO_2_doen_pwm_pad_out_bit4 { \
  4537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4538. _ezchip_macro_read_value_ &= ~(0xFF); \
  4539. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  4540. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4541. }
  4542. #define SET_GPIO_2_doen_pwm_pad_out_bit5 { \
  4543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4544. _ezchip_macro_read_value_ &= ~(0xFF); \
  4545. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  4546. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4547. }
  4548. #define SET_GPIO_2_doen_pwm_pad_out_bit6 { \
  4549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4550. _ezchip_macro_read_value_ &= ~(0xFF); \
  4551. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  4552. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4553. }
  4554. #define SET_GPIO_2_doen_pwm_pad_out_bit7 { \
  4555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4556. _ezchip_macro_read_value_ &= ~(0xFF); \
  4557. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  4558. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4559. }
  4560. #define SET_GPIO_2_doen_pwmdac_left_out { \
  4561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4562. _ezchip_macro_read_value_ &= ~(0xFF); \
  4563. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  4564. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4565. }
  4566. #define SET_GPIO_2_doen_pwmdac_right_out { \
  4567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4568. _ezchip_macro_read_value_ &= ~(0xFF); \
  4569. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  4570. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4571. }
  4572. #define SET_GPIO_2_doen_qspi_csn1_out { \
  4573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4574. _ezchip_macro_read_value_ &= ~(0xFF); \
  4575. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  4576. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4577. }
  4578. #define SET_GPIO_2_doen_qspi_csn2_out { \
  4579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4580. _ezchip_macro_read_value_ &= ~(0xFF); \
  4581. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  4582. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4583. }
  4584. #define SET_GPIO_2_doen_qspi_csn3_out { \
  4585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4586. _ezchip_macro_read_value_ &= ~(0xFF); \
  4587. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  4588. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4589. }
  4590. #define SET_GPIO_2_doen_register23_SCFG_cmsensor_rst0 { \
  4591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4592. _ezchip_macro_read_value_ &= ~(0xFF); \
  4593. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  4594. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4595. }
  4596. #define SET_GPIO_2_doen_register23_SCFG_cmsensor_rst1 { \
  4597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4598. _ezchip_macro_read_value_ &= ~(0xFF); \
  4599. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  4600. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4601. }
  4602. #define SET_GPIO_2_doen_register32_SCFG_gmac_phy_rstn { \
  4603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4604. _ezchip_macro_read_value_ &= ~(0xFF); \
  4605. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  4606. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4607. }
  4608. #define SET_GPIO_2_doen_sdio0_pad_card_power_en { \
  4609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4610. _ezchip_macro_read_value_ &= ~(0xFF); \
  4611. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  4612. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4613. }
  4614. #define SET_GPIO_2_doen_sdio0_pad_cclk_out { \
  4615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4616. _ezchip_macro_read_value_ &= ~(0xFF); \
  4617. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  4618. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4619. }
  4620. #define SET_GPIO_2_doen_sdio0_pad_ccmd_oe { \
  4621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4622. _ezchip_macro_read_value_ &= ~(0xFF); \
  4623. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  4624. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4625. }
  4626. #define SET_GPIO_2_doen_sdio0_pad_ccmd_out { \
  4627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4628. _ezchip_macro_read_value_ &= ~(0xFF); \
  4629. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  4630. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4631. }
  4632. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit0 { \
  4633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4634. _ezchip_macro_read_value_ &= ~(0xFF); \
  4635. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  4636. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4637. }
  4638. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit1 { \
  4639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4640. _ezchip_macro_read_value_ &= ~(0xFF); \
  4641. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  4642. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4643. }
  4644. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit2 { \
  4645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4646. _ezchip_macro_read_value_ &= ~(0xFF); \
  4647. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  4648. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4649. }
  4650. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit3 { \
  4651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4652. _ezchip_macro_read_value_ &= ~(0xFF); \
  4653. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  4654. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4655. }
  4656. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit4 { \
  4657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4658. _ezchip_macro_read_value_ &= ~(0xFF); \
  4659. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  4660. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4661. }
  4662. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit5 { \
  4663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4664. _ezchip_macro_read_value_ &= ~(0xFF); \
  4665. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  4666. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4667. }
  4668. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit6 { \
  4669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4670. _ezchip_macro_read_value_ &= ~(0xFF); \
  4671. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  4672. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4673. }
  4674. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit7 { \
  4675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4676. _ezchip_macro_read_value_ &= ~(0xFF); \
  4677. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  4678. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4679. }
  4680. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit0 { \
  4681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4682. _ezchip_macro_read_value_ &= ~(0xFF); \
  4683. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  4684. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4685. }
  4686. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit1 { \
  4687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4688. _ezchip_macro_read_value_ &= ~(0xFF); \
  4689. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  4690. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4691. }
  4692. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit2 { \
  4693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4694. _ezchip_macro_read_value_ &= ~(0xFF); \
  4695. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  4696. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4697. }
  4698. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit3 { \
  4699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4700. _ezchip_macro_read_value_ &= ~(0xFF); \
  4701. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  4702. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4703. }
  4704. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit4 { \
  4705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4706. _ezchip_macro_read_value_ &= ~(0xFF); \
  4707. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  4708. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4709. }
  4710. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit5 { \
  4711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4712. _ezchip_macro_read_value_ &= ~(0xFF); \
  4713. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  4714. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4715. }
  4716. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit6 { \
  4717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4718. _ezchip_macro_read_value_ &= ~(0xFF); \
  4719. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  4720. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4721. }
  4722. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit7 { \
  4723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4724. _ezchip_macro_read_value_ &= ~(0xFF); \
  4725. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  4726. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4727. }
  4728. #define SET_GPIO_2_doen_sdio0_pad_rst_n { \
  4729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4730. _ezchip_macro_read_value_ &= ~(0xFF); \
  4731. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  4732. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4733. }
  4734. #define SET_GPIO_2_doen_sdio1_pad_card_power_en { \
  4735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4736. _ezchip_macro_read_value_ &= ~(0xFF); \
  4737. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  4738. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4739. }
  4740. #define SET_GPIO_2_doen_sdio1_pad_cclk_out { \
  4741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4742. _ezchip_macro_read_value_ &= ~(0xFF); \
  4743. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  4744. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4745. }
  4746. #define SET_GPIO_2_doen_sdio1_pad_ccmd_oe { \
  4747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4748. _ezchip_macro_read_value_ &= ~(0xFF); \
  4749. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  4750. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4751. }
  4752. #define SET_GPIO_2_doen_sdio1_pad_ccmd_out { \
  4753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4754. _ezchip_macro_read_value_ &= ~(0xFF); \
  4755. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  4756. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4757. }
  4758. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit0 { \
  4759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4760. _ezchip_macro_read_value_ &= ~(0xFF); \
  4761. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  4762. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4763. }
  4764. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit1 { \
  4765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4766. _ezchip_macro_read_value_ &= ~(0xFF); \
  4767. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  4768. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4769. }
  4770. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit2 { \
  4771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4772. _ezchip_macro_read_value_ &= ~(0xFF); \
  4773. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  4774. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4775. }
  4776. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit3 { \
  4777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4778. _ezchip_macro_read_value_ &= ~(0xFF); \
  4779. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  4780. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4781. }
  4782. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit4 { \
  4783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4784. _ezchip_macro_read_value_ &= ~(0xFF); \
  4785. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  4786. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4787. }
  4788. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit5 { \
  4789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4790. _ezchip_macro_read_value_ &= ~(0xFF); \
  4791. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  4792. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4793. }
  4794. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit6 { \
  4795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4796. _ezchip_macro_read_value_ &= ~(0xFF); \
  4797. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  4798. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4799. }
  4800. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit7 { \
  4801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4802. _ezchip_macro_read_value_ &= ~(0xFF); \
  4803. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  4804. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4805. }
  4806. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit0 { \
  4807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4808. _ezchip_macro_read_value_ &= ~(0xFF); \
  4809. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  4810. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4811. }
  4812. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit1 { \
  4813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4814. _ezchip_macro_read_value_ &= ~(0xFF); \
  4815. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  4816. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4817. }
  4818. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit2 { \
  4819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4820. _ezchip_macro_read_value_ &= ~(0xFF); \
  4821. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  4822. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4823. }
  4824. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit3 { \
  4825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4826. _ezchip_macro_read_value_ &= ~(0xFF); \
  4827. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  4828. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4829. }
  4830. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit4 { \
  4831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4832. _ezchip_macro_read_value_ &= ~(0xFF); \
  4833. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  4834. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4835. }
  4836. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit5 { \
  4837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4838. _ezchip_macro_read_value_ &= ~(0xFF); \
  4839. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  4840. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4841. }
  4842. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit6 { \
  4843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4844. _ezchip_macro_read_value_ &= ~(0xFF); \
  4845. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  4846. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4847. }
  4848. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit7 { \
  4849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4850. _ezchip_macro_read_value_ &= ~(0xFF); \
  4851. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  4852. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4853. }
  4854. #define SET_GPIO_2_doen_sdio1_pad_rst_n { \
  4855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4856. _ezchip_macro_read_value_ &= ~(0xFF); \
  4857. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  4858. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4859. }
  4860. #define SET_GPIO_2_doen_spdif_tx_sdout { \
  4861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4862. _ezchip_macro_read_value_ &= ~(0xFF); \
  4863. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  4864. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4865. }
  4866. #define SET_GPIO_2_doen_spdif_tx_sdout_oen { \
  4867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4868. _ezchip_macro_read_value_ &= ~(0xFF); \
  4869. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  4870. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4871. }
  4872. #define SET_GPIO_2_doen_spi0_pad_oe_n { \
  4873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4874. _ezchip_macro_read_value_ &= ~(0xFF); \
  4875. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  4876. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4877. }
  4878. #define SET_GPIO_2_doen_spi0_pad_sck_out { \
  4879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4880. _ezchip_macro_read_value_ &= ~(0xFF); \
  4881. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  4882. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4883. }
  4884. #define SET_GPIO_2_doen_spi0_pad_ss_0_n { \
  4885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4886. _ezchip_macro_read_value_ &= ~(0xFF); \
  4887. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  4888. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4889. }
  4890. #define SET_GPIO_2_doen_spi0_pad_ss_1_n { \
  4891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4892. _ezchip_macro_read_value_ &= ~(0xFF); \
  4893. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  4894. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4895. }
  4896. #define SET_GPIO_2_doen_spi0_pad_txd { \
  4897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4898. _ezchip_macro_read_value_ &= ~(0xFF); \
  4899. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  4900. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4901. }
  4902. #define SET_GPIO_2_doen_spi1_pad_oe_n { \
  4903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4904. _ezchip_macro_read_value_ &= ~(0xFF); \
  4905. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  4906. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4907. }
  4908. #define SET_GPIO_2_doen_spi1_pad_sck_out { \
  4909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4910. _ezchip_macro_read_value_ &= ~(0xFF); \
  4911. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  4912. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4913. }
  4914. #define SET_GPIO_2_doen_spi1_pad_ss_0_n { \
  4915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4916. _ezchip_macro_read_value_ &= ~(0xFF); \
  4917. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  4918. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4919. }
  4920. #define SET_GPIO_2_doen_spi1_pad_ss_1_n { \
  4921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4922. _ezchip_macro_read_value_ &= ~(0xFF); \
  4923. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  4924. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4925. }
  4926. #define SET_GPIO_2_doen_spi1_pad_txd { \
  4927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4928. _ezchip_macro_read_value_ &= ~(0xFF); \
  4929. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  4930. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4931. }
  4932. #define SET_GPIO_2_doen_spi2_pad_oe_n { \
  4933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4934. _ezchip_macro_read_value_ &= ~(0xFF); \
  4935. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  4936. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4937. }
  4938. #define SET_GPIO_2_doen_spi2_pad_sck_out { \
  4939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4940. _ezchip_macro_read_value_ &= ~(0xFF); \
  4941. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  4942. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4943. }
  4944. #define SET_GPIO_2_doen_spi2_pad_ss_0_n { \
  4945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4946. _ezchip_macro_read_value_ &= ~(0xFF); \
  4947. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  4948. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4949. }
  4950. #define SET_GPIO_2_doen_spi2_pad_ss_1_n { \
  4951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4952. _ezchip_macro_read_value_ &= ~(0xFF); \
  4953. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  4954. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4955. }
  4956. #define SET_GPIO_2_doen_spi2_pad_txd { \
  4957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4958. _ezchip_macro_read_value_ &= ~(0xFF); \
  4959. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  4960. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4961. }
  4962. #define SET_GPIO_2_doen_spi2ahb_pad_oe_n_bit0 { \
  4963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4964. _ezchip_macro_read_value_ &= ~(0xFF); \
  4965. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  4966. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4967. }
  4968. #define SET_GPIO_2_doen_spi2ahb_pad_oe_n_bit1 { \
  4969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4970. _ezchip_macro_read_value_ &= ~(0xFF); \
  4971. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  4972. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4973. }
  4974. #define SET_GPIO_2_doen_spi2ahb_pad_oe_n_bit2 { \
  4975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4976. _ezchip_macro_read_value_ &= ~(0xFF); \
  4977. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  4978. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4979. }
  4980. #define SET_GPIO_2_doen_spi2ahb_pad_oe_n_bit3 { \
  4981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4982. _ezchip_macro_read_value_ &= ~(0xFF); \
  4983. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  4984. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4985. }
  4986. #define SET_GPIO_2_doen_spi2ahb_pad_txd_bit0 { \
  4987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4988. _ezchip_macro_read_value_ &= ~(0xFF); \
  4989. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  4990. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4991. }
  4992. #define SET_GPIO_2_doen_spi2ahb_pad_txd_bit1 { \
  4993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4994. _ezchip_macro_read_value_ &= ~(0xFF); \
  4995. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  4996. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4997. }
  4998. #define SET_GPIO_2_doen_spi2ahb_pad_txd_bit2 { \
  4999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5000. _ezchip_macro_read_value_ &= ~(0xFF); \
  5001. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  5002. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5003. }
  5004. #define SET_GPIO_2_doen_spi2ahb_pad_txd_bit3 { \
  5005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5006. _ezchip_macro_read_value_ &= ~(0xFF); \
  5007. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  5008. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5009. }
  5010. #define SET_GPIO_2_doen_spi3_pad_oe_n { \
  5011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5012. _ezchip_macro_read_value_ &= ~(0xFF); \
  5013. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  5014. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5015. }
  5016. #define SET_GPIO_2_doen_spi3_pad_sck_out { \
  5017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5018. _ezchip_macro_read_value_ &= ~(0xFF); \
  5019. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  5020. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5021. }
  5022. #define SET_GPIO_2_doen_spi3_pad_ss_0_n { \
  5023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5024. _ezchip_macro_read_value_ &= ~(0xFF); \
  5025. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  5026. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5027. }
  5028. #define SET_GPIO_2_doen_spi3_pad_ss_1_n { \
  5029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5030. _ezchip_macro_read_value_ &= ~(0xFF); \
  5031. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  5032. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5033. }
  5034. #define SET_GPIO_2_doen_spi3_pad_txd { \
  5035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5036. _ezchip_macro_read_value_ &= ~(0xFF); \
  5037. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  5038. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5039. }
  5040. #define SET_GPIO_2_doen_uart0_pad_dtrn { \
  5041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5042. _ezchip_macro_read_value_ &= ~(0xFF); \
  5043. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  5044. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5045. }
  5046. #define SET_GPIO_2_doen_uart0_pad_rtsn { \
  5047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5048. _ezchip_macro_read_value_ &= ~(0xFF); \
  5049. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  5050. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5051. }
  5052. #define SET_GPIO_2_doen_uart0_pad_sout { \
  5053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5054. _ezchip_macro_read_value_ &= ~(0xFF); \
  5055. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  5056. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5057. }
  5058. #define SET_GPIO_2_doen_uart1_pad_sout { \
  5059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5060. _ezchip_macro_read_value_ &= ~(0xFF); \
  5061. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  5062. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5063. }
  5064. #define SET_GPIO_2_doen_uart2_pad_dtr_n { \
  5065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5066. _ezchip_macro_read_value_ &= ~(0xFF); \
  5067. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  5068. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5069. }
  5070. #define SET_GPIO_2_doen_uart2_pad_rts_n { \
  5071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5072. _ezchip_macro_read_value_ &= ~(0xFF); \
  5073. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  5074. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5075. }
  5076. #define SET_GPIO_2_doen_uart2_pad_sout { \
  5077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5078. _ezchip_macro_read_value_ &= ~(0xFF); \
  5079. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  5080. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5081. }
  5082. #define SET_GPIO_2_doen_uart3_pad_sout { \
  5083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5084. _ezchip_macro_read_value_ &= ~(0xFF); \
  5085. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  5086. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5087. }
  5088. #define SET_GPIO_2_doen_usb_drv_bus { \
  5089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5090. _ezchip_macro_read_value_ &= ~(0xFF); \
  5091. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  5092. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5093. }
  5094. #define SET_GPIO_3_dout_reverse_(en) { \
  5095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5096. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  5097. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  5098. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5099. }
  5100. #define SET_GPIO_3_dout_LOW { \
  5101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5102. _ezchip_macro_read_value_ &= ~(0xFF); \
  5103. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  5104. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5105. }
  5106. #define SET_GPIO_3_dout_HIGH { \
  5107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5108. _ezchip_macro_read_value_ &= ~(0xFF); \
  5109. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  5110. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5111. }
  5112. #define SET_GPIO_3_dout_clk_gmac_tophyref { \
  5113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5114. _ezchip_macro_read_value_ &= ~(0xFF); \
  5115. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  5116. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5117. }
  5118. #define SET_GPIO_3_dout_cpu_jtag_tdo { \
  5119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5120. _ezchip_macro_read_value_ &= ~(0xFF); \
  5121. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  5122. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5123. }
  5124. #define SET_GPIO_3_dout_cpu_jtag_tdo_oen { \
  5125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5126. _ezchip_macro_read_value_ &= ~(0xFF); \
  5127. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  5128. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5129. }
  5130. #define SET_GPIO_3_dout_dmic_clk_out { \
  5131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5132. _ezchip_macro_read_value_ &= ~(0xFF); \
  5133. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  5134. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5135. }
  5136. #define SET_GPIO_3_dout_dsp_JTDOEn_pad { \
  5137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5138. _ezchip_macro_read_value_ &= ~(0xFF); \
  5139. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  5140. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5141. }
  5142. #define SET_GPIO_3_dout_dsp_JTDO_pad { \
  5143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5144. _ezchip_macro_read_value_ &= ~(0xFF); \
  5145. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  5146. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5147. }
  5148. #define SET_GPIO_3_dout_i2c0_pad_sck_oe { \
  5149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5150. _ezchip_macro_read_value_ &= ~(0xFF); \
  5151. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  5152. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5153. }
  5154. #define SET_GPIO_3_dout_i2c0_pad_sda_oe { \
  5155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5156. _ezchip_macro_read_value_ &= ~(0xFF); \
  5157. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  5158. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5159. }
  5160. #define SET_GPIO_3_dout_i2c1_pad_sck_oe { \
  5161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5162. _ezchip_macro_read_value_ &= ~(0xFF); \
  5163. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  5164. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5165. }
  5166. #define SET_GPIO_3_dout_i2c1_pad_sda_oe { \
  5167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5168. _ezchip_macro_read_value_ &= ~(0xFF); \
  5169. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  5170. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5171. }
  5172. #define SET_GPIO_3_dout_i2c2_pad_sck_oe { \
  5173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5174. _ezchip_macro_read_value_ &= ~(0xFF); \
  5175. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  5176. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5177. }
  5178. #define SET_GPIO_3_dout_i2c2_pad_sda_oe { \
  5179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5180. _ezchip_macro_read_value_ &= ~(0xFF); \
  5181. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  5182. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5183. }
  5184. #define SET_GPIO_3_dout_i2c3_pad_sck_oe { \
  5185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5186. _ezchip_macro_read_value_ &= ~(0xFF); \
  5187. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  5188. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5189. }
  5190. #define SET_GPIO_3_dout_i2c3_pad_sda_oe { \
  5191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5192. _ezchip_macro_read_value_ &= ~(0xFF); \
  5193. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  5194. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5195. }
  5196. #define SET_GPIO_3_dout_i2srx_bclk_out { \
  5197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5198. _ezchip_macro_read_value_ &= ~(0xFF); \
  5199. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  5200. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5201. }
  5202. #define SET_GPIO_3_dout_i2srx_bclk_out_oen { \
  5203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5204. _ezchip_macro_read_value_ &= ~(0xFF); \
  5205. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  5206. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5207. }
  5208. #define SET_GPIO_3_dout_i2srx_lrck_out { \
  5209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5210. _ezchip_macro_read_value_ &= ~(0xFF); \
  5211. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  5212. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5213. }
  5214. #define SET_GPIO_3_dout_i2srx_lrck_out_oen { \
  5215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5216. _ezchip_macro_read_value_ &= ~(0xFF); \
  5217. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  5218. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5219. }
  5220. #define SET_GPIO_3_dout_i2srx_mclk_out { \
  5221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5222. _ezchip_macro_read_value_ &= ~(0xFF); \
  5223. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  5224. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5225. }
  5226. #define SET_GPIO_3_dout_i2stx_bclk_out { \
  5227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5228. _ezchip_macro_read_value_ &= ~(0xFF); \
  5229. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  5230. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5231. }
  5232. #define SET_GPIO_3_dout_i2stx_bclk_out_oen { \
  5233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5234. _ezchip_macro_read_value_ &= ~(0xFF); \
  5235. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  5236. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5237. }
  5238. #define SET_GPIO_3_dout_i2stx_lrck_out { \
  5239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5240. _ezchip_macro_read_value_ &= ~(0xFF); \
  5241. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  5242. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5243. }
  5244. #define SET_GPIO_3_dout_i2stx_lrckout_oen { \
  5245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5246. _ezchip_macro_read_value_ &= ~(0xFF); \
  5247. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  5248. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5249. }
  5250. #define SET_GPIO_3_dout_i2stx_mclk_out { \
  5251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5252. _ezchip_macro_read_value_ &= ~(0xFF); \
  5253. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  5254. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5255. }
  5256. #define SET_GPIO_3_dout_i2stx_sdout0 { \
  5257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5258. _ezchip_macro_read_value_ &= ~(0xFF); \
  5259. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  5260. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5261. }
  5262. #define SET_GPIO_3_dout_i2stx_sdout1 { \
  5263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5264. _ezchip_macro_read_value_ &= ~(0xFF); \
  5265. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  5266. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5267. }
  5268. #define SET_GPIO_3_dout_lcd_pad_csm_n { \
  5269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5270. _ezchip_macro_read_value_ &= ~(0xFF); \
  5271. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  5272. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5273. }
  5274. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit0 { \
  5275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5276. _ezchip_macro_read_value_ &= ~(0xFF); \
  5277. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  5278. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5279. }
  5280. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit1 { \
  5281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5282. _ezchip_macro_read_value_ &= ~(0xFF); \
  5283. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  5284. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5285. }
  5286. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit2 { \
  5287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5288. _ezchip_macro_read_value_ &= ~(0xFF); \
  5289. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  5290. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5291. }
  5292. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit3 { \
  5293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5294. _ezchip_macro_read_value_ &= ~(0xFF); \
  5295. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  5296. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5297. }
  5298. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit4 { \
  5299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5300. _ezchip_macro_read_value_ &= ~(0xFF); \
  5301. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  5302. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5303. }
  5304. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit5 { \
  5305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5306. _ezchip_macro_read_value_ &= ~(0xFF); \
  5307. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  5308. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5309. }
  5310. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit6 { \
  5311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5312. _ezchip_macro_read_value_ &= ~(0xFF); \
  5313. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  5314. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5315. }
  5316. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit7 { \
  5317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5318. _ezchip_macro_read_value_ &= ~(0xFF); \
  5319. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  5320. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5321. }
  5322. #define SET_GPIO_3_dout_pwm_pad_out_bit0 { \
  5323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5324. _ezchip_macro_read_value_ &= ~(0xFF); \
  5325. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  5326. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5327. }
  5328. #define SET_GPIO_3_dout_pwm_pad_out_bit1 { \
  5329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5330. _ezchip_macro_read_value_ &= ~(0xFF); \
  5331. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  5332. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5333. }
  5334. #define SET_GPIO_3_dout_pwm_pad_out_bit2 { \
  5335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5336. _ezchip_macro_read_value_ &= ~(0xFF); \
  5337. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  5338. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5339. }
  5340. #define SET_GPIO_3_dout_pwm_pad_out_bit3 { \
  5341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5342. _ezchip_macro_read_value_ &= ~(0xFF); \
  5343. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  5344. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5345. }
  5346. #define SET_GPIO_3_dout_pwm_pad_out_bit4 { \
  5347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5348. _ezchip_macro_read_value_ &= ~(0xFF); \
  5349. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  5350. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5351. }
  5352. #define SET_GPIO_3_dout_pwm_pad_out_bit5 { \
  5353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5354. _ezchip_macro_read_value_ &= ~(0xFF); \
  5355. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  5356. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5357. }
  5358. #define SET_GPIO_3_dout_pwm_pad_out_bit6 { \
  5359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5360. _ezchip_macro_read_value_ &= ~(0xFF); \
  5361. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  5362. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5363. }
  5364. #define SET_GPIO_3_dout_pwm_pad_out_bit7 { \
  5365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5366. _ezchip_macro_read_value_ &= ~(0xFF); \
  5367. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  5368. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5369. }
  5370. #define SET_GPIO_3_dout_pwmdac_left_out { \
  5371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5372. _ezchip_macro_read_value_ &= ~(0xFF); \
  5373. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  5374. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5375. }
  5376. #define SET_GPIO_3_dout_pwmdac_right_out { \
  5377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5378. _ezchip_macro_read_value_ &= ~(0xFF); \
  5379. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  5380. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5381. }
  5382. #define SET_GPIO_3_dout_qspi_csn1_out { \
  5383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5384. _ezchip_macro_read_value_ &= ~(0xFF); \
  5385. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  5386. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5387. }
  5388. #define SET_GPIO_3_dout_qspi_csn2_out { \
  5389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5390. _ezchip_macro_read_value_ &= ~(0xFF); \
  5391. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  5392. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5393. }
  5394. #define SET_GPIO_3_dout_qspi_csn3_out { \
  5395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5396. _ezchip_macro_read_value_ &= ~(0xFF); \
  5397. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  5398. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5399. }
  5400. #define SET_GPIO_3_dout_register23_SCFG_cmsensor_rst0 { \
  5401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5402. _ezchip_macro_read_value_ &= ~(0xFF); \
  5403. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  5404. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5405. }
  5406. #define SET_GPIO_3_dout_register23_SCFG_cmsensor_rst1 { \
  5407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5408. _ezchip_macro_read_value_ &= ~(0xFF); \
  5409. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  5410. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5411. }
  5412. #define SET_GPIO_3_dout_register32_SCFG_gmac_phy_rstn { \
  5413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5414. _ezchip_macro_read_value_ &= ~(0xFF); \
  5415. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  5416. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5417. }
  5418. #define SET_GPIO_3_dout_sdio0_pad_card_power_en { \
  5419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5420. _ezchip_macro_read_value_ &= ~(0xFF); \
  5421. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  5422. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5423. }
  5424. #define SET_GPIO_3_dout_sdio0_pad_cclk_out { \
  5425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5426. _ezchip_macro_read_value_ &= ~(0xFF); \
  5427. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  5428. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5429. }
  5430. #define SET_GPIO_3_dout_sdio0_pad_ccmd_oe { \
  5431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5432. _ezchip_macro_read_value_ &= ~(0xFF); \
  5433. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  5434. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5435. }
  5436. #define SET_GPIO_3_dout_sdio0_pad_ccmd_out { \
  5437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5438. _ezchip_macro_read_value_ &= ~(0xFF); \
  5439. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  5440. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5441. }
  5442. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit0 { \
  5443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5444. _ezchip_macro_read_value_ &= ~(0xFF); \
  5445. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  5446. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5447. }
  5448. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit1 { \
  5449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5450. _ezchip_macro_read_value_ &= ~(0xFF); \
  5451. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  5452. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5453. }
  5454. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit2 { \
  5455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5456. _ezchip_macro_read_value_ &= ~(0xFF); \
  5457. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  5458. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5459. }
  5460. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit3 { \
  5461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5462. _ezchip_macro_read_value_ &= ~(0xFF); \
  5463. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  5464. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5465. }
  5466. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit4 { \
  5467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5468. _ezchip_macro_read_value_ &= ~(0xFF); \
  5469. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  5470. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5471. }
  5472. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit5 { \
  5473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5474. _ezchip_macro_read_value_ &= ~(0xFF); \
  5475. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  5476. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5477. }
  5478. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit6 { \
  5479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5480. _ezchip_macro_read_value_ &= ~(0xFF); \
  5481. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  5482. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5483. }
  5484. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit7 { \
  5485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5486. _ezchip_macro_read_value_ &= ~(0xFF); \
  5487. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  5488. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5489. }
  5490. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit0 { \
  5491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5492. _ezchip_macro_read_value_ &= ~(0xFF); \
  5493. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  5494. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5495. }
  5496. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit1 { \
  5497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5498. _ezchip_macro_read_value_ &= ~(0xFF); \
  5499. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  5500. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5501. }
  5502. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit2 { \
  5503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5504. _ezchip_macro_read_value_ &= ~(0xFF); \
  5505. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  5506. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5507. }
  5508. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit3 { \
  5509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5510. _ezchip_macro_read_value_ &= ~(0xFF); \
  5511. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  5512. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5513. }
  5514. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit4 { \
  5515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5516. _ezchip_macro_read_value_ &= ~(0xFF); \
  5517. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  5518. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5519. }
  5520. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit5 { \
  5521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5522. _ezchip_macro_read_value_ &= ~(0xFF); \
  5523. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  5524. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5525. }
  5526. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit6 { \
  5527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5528. _ezchip_macro_read_value_ &= ~(0xFF); \
  5529. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  5530. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5531. }
  5532. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit7 { \
  5533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5534. _ezchip_macro_read_value_ &= ~(0xFF); \
  5535. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  5536. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5537. }
  5538. #define SET_GPIO_3_dout_sdio0_pad_rst_n { \
  5539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5540. _ezchip_macro_read_value_ &= ~(0xFF); \
  5541. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  5542. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5543. }
  5544. #define SET_GPIO_3_dout_sdio1_pad_card_power_en { \
  5545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5546. _ezchip_macro_read_value_ &= ~(0xFF); \
  5547. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  5548. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5549. }
  5550. #define SET_GPIO_3_dout_sdio1_pad_cclk_out { \
  5551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5552. _ezchip_macro_read_value_ &= ~(0xFF); \
  5553. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  5554. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5555. }
  5556. #define SET_GPIO_3_dout_sdio1_pad_ccmd_oe { \
  5557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5558. _ezchip_macro_read_value_ &= ~(0xFF); \
  5559. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  5560. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5561. }
  5562. #define SET_GPIO_3_dout_sdio1_pad_ccmd_out { \
  5563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5564. _ezchip_macro_read_value_ &= ~(0xFF); \
  5565. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  5566. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5567. }
  5568. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit0 { \
  5569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5570. _ezchip_macro_read_value_ &= ~(0xFF); \
  5571. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  5572. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5573. }
  5574. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit1 { \
  5575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5576. _ezchip_macro_read_value_ &= ~(0xFF); \
  5577. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  5578. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5579. }
  5580. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit2 { \
  5581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5582. _ezchip_macro_read_value_ &= ~(0xFF); \
  5583. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  5584. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5585. }
  5586. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit3 { \
  5587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5588. _ezchip_macro_read_value_ &= ~(0xFF); \
  5589. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  5590. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5591. }
  5592. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit4 { \
  5593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5594. _ezchip_macro_read_value_ &= ~(0xFF); \
  5595. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  5596. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5597. }
  5598. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit5 { \
  5599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5600. _ezchip_macro_read_value_ &= ~(0xFF); \
  5601. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  5602. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5603. }
  5604. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit6 { \
  5605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5606. _ezchip_macro_read_value_ &= ~(0xFF); \
  5607. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  5608. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5609. }
  5610. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit7 { \
  5611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5612. _ezchip_macro_read_value_ &= ~(0xFF); \
  5613. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  5614. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5615. }
  5616. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit0 { \
  5617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5618. _ezchip_macro_read_value_ &= ~(0xFF); \
  5619. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  5620. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5621. }
  5622. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit1 { \
  5623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5624. _ezchip_macro_read_value_ &= ~(0xFF); \
  5625. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  5626. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5627. }
  5628. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit2 { \
  5629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5630. _ezchip_macro_read_value_ &= ~(0xFF); \
  5631. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  5632. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5633. }
  5634. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit3 { \
  5635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5636. _ezchip_macro_read_value_ &= ~(0xFF); \
  5637. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  5638. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5639. }
  5640. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit4 { \
  5641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5642. _ezchip_macro_read_value_ &= ~(0xFF); \
  5643. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  5644. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5645. }
  5646. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit5 { \
  5647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5648. _ezchip_macro_read_value_ &= ~(0xFF); \
  5649. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  5650. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5651. }
  5652. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit6 { \
  5653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5654. _ezchip_macro_read_value_ &= ~(0xFF); \
  5655. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  5656. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5657. }
  5658. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit7 { \
  5659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5660. _ezchip_macro_read_value_ &= ~(0xFF); \
  5661. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  5662. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5663. }
  5664. #define SET_GPIO_3_dout_sdio1_pad_rst_n { \
  5665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5666. _ezchip_macro_read_value_ &= ~(0xFF); \
  5667. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  5668. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5669. }
  5670. #define SET_GPIO_3_dout_spdif_tx_sdout { \
  5671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5672. _ezchip_macro_read_value_ &= ~(0xFF); \
  5673. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  5674. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5675. }
  5676. #define SET_GPIO_3_dout_spdif_tx_sdout_oen { \
  5677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5678. _ezchip_macro_read_value_ &= ~(0xFF); \
  5679. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  5680. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5681. }
  5682. #define SET_GPIO_3_dout_spi0_pad_oe_n { \
  5683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5684. _ezchip_macro_read_value_ &= ~(0xFF); \
  5685. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  5686. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5687. }
  5688. #define SET_GPIO_3_dout_spi0_pad_sck_out { \
  5689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5690. _ezchip_macro_read_value_ &= ~(0xFF); \
  5691. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  5692. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5693. }
  5694. #define SET_GPIO_3_dout_spi0_pad_ss_0_n { \
  5695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5696. _ezchip_macro_read_value_ &= ~(0xFF); \
  5697. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  5698. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5699. }
  5700. #define SET_GPIO_3_dout_spi0_pad_ss_1_n { \
  5701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5702. _ezchip_macro_read_value_ &= ~(0xFF); \
  5703. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  5704. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5705. }
  5706. #define SET_GPIO_3_dout_spi0_pad_txd { \
  5707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5708. _ezchip_macro_read_value_ &= ~(0xFF); \
  5709. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  5710. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5711. }
  5712. #define SET_GPIO_3_dout_spi1_pad_oe_n { \
  5713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5714. _ezchip_macro_read_value_ &= ~(0xFF); \
  5715. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  5716. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5717. }
  5718. #define SET_GPIO_3_dout_spi1_pad_sck_out { \
  5719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5720. _ezchip_macro_read_value_ &= ~(0xFF); \
  5721. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  5722. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5723. }
  5724. #define SET_GPIO_3_dout_spi1_pad_ss_0_n { \
  5725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5726. _ezchip_macro_read_value_ &= ~(0xFF); \
  5727. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  5728. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5729. }
  5730. #define SET_GPIO_3_dout_spi1_pad_ss_1_n { \
  5731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5732. _ezchip_macro_read_value_ &= ~(0xFF); \
  5733. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  5734. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5735. }
  5736. #define SET_GPIO_3_dout_spi1_pad_txd { \
  5737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5738. _ezchip_macro_read_value_ &= ~(0xFF); \
  5739. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  5740. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5741. }
  5742. #define SET_GPIO_3_dout_spi2_pad_oe_n { \
  5743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5744. _ezchip_macro_read_value_ &= ~(0xFF); \
  5745. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  5746. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5747. }
  5748. #define SET_GPIO_3_dout_spi2_pad_sck_out { \
  5749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5750. _ezchip_macro_read_value_ &= ~(0xFF); \
  5751. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  5752. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5753. }
  5754. #define SET_GPIO_3_dout_spi2_pad_ss_0_n { \
  5755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5756. _ezchip_macro_read_value_ &= ~(0xFF); \
  5757. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  5758. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5759. }
  5760. #define SET_GPIO_3_dout_spi2_pad_ss_1_n { \
  5761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5762. _ezchip_macro_read_value_ &= ~(0xFF); \
  5763. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  5764. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5765. }
  5766. #define SET_GPIO_3_dout_spi2_pad_txd { \
  5767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5768. _ezchip_macro_read_value_ &= ~(0xFF); \
  5769. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  5770. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5771. }
  5772. #define SET_GPIO_3_dout_spi2ahb_pad_oe_n_bit0 { \
  5773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5774. _ezchip_macro_read_value_ &= ~(0xFF); \
  5775. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  5776. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5777. }
  5778. #define SET_GPIO_3_dout_spi2ahb_pad_oe_n_bit1 { \
  5779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5780. _ezchip_macro_read_value_ &= ~(0xFF); \
  5781. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  5782. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5783. }
  5784. #define SET_GPIO_3_dout_spi2ahb_pad_oe_n_bit2 { \
  5785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5786. _ezchip_macro_read_value_ &= ~(0xFF); \
  5787. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  5788. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5789. }
  5790. #define SET_GPIO_3_dout_spi2ahb_pad_oe_n_bit3 { \
  5791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5792. _ezchip_macro_read_value_ &= ~(0xFF); \
  5793. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  5794. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5795. }
  5796. #define SET_GPIO_3_dout_spi2ahb_pad_txd_bit0 { \
  5797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5798. _ezchip_macro_read_value_ &= ~(0xFF); \
  5799. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  5800. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5801. }
  5802. #define SET_GPIO_3_dout_spi2ahb_pad_txd_bit1 { \
  5803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5804. _ezchip_macro_read_value_ &= ~(0xFF); \
  5805. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  5806. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5807. }
  5808. #define SET_GPIO_3_dout_spi2ahb_pad_txd_bit2 { \
  5809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5810. _ezchip_macro_read_value_ &= ~(0xFF); \
  5811. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  5812. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5813. }
  5814. #define SET_GPIO_3_dout_spi2ahb_pad_txd_bit3 { \
  5815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5816. _ezchip_macro_read_value_ &= ~(0xFF); \
  5817. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  5818. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5819. }
  5820. #define SET_GPIO_3_dout_spi3_pad_oe_n { \
  5821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5822. _ezchip_macro_read_value_ &= ~(0xFF); \
  5823. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  5824. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5825. }
  5826. #define SET_GPIO_3_dout_spi3_pad_sck_out { \
  5827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5828. _ezchip_macro_read_value_ &= ~(0xFF); \
  5829. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  5830. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5831. }
  5832. #define SET_GPIO_3_dout_spi3_pad_ss_0_n { \
  5833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5834. _ezchip_macro_read_value_ &= ~(0xFF); \
  5835. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  5836. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5837. }
  5838. #define SET_GPIO_3_dout_spi3_pad_ss_1_n { \
  5839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5840. _ezchip_macro_read_value_ &= ~(0xFF); \
  5841. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  5842. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5843. }
  5844. #define SET_GPIO_3_dout_spi3_pad_txd { \
  5845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5846. _ezchip_macro_read_value_ &= ~(0xFF); \
  5847. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  5848. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5849. }
  5850. #define SET_GPIO_3_dout_uart0_pad_dtrn { \
  5851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5852. _ezchip_macro_read_value_ &= ~(0xFF); \
  5853. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  5854. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5855. }
  5856. #define SET_GPIO_3_dout_uart0_pad_rtsn { \
  5857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5858. _ezchip_macro_read_value_ &= ~(0xFF); \
  5859. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  5860. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5861. }
  5862. #define SET_GPIO_3_dout_uart0_pad_sout { \
  5863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5864. _ezchip_macro_read_value_ &= ~(0xFF); \
  5865. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  5866. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5867. }
  5868. #define SET_GPIO_3_dout_uart1_pad_sout { \
  5869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5870. _ezchip_macro_read_value_ &= ~(0xFF); \
  5871. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  5872. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5873. }
  5874. #define SET_GPIO_3_dout_uart2_pad_dtr_n { \
  5875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5876. _ezchip_macro_read_value_ &= ~(0xFF); \
  5877. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  5878. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5879. }
  5880. #define SET_GPIO_3_dout_uart2_pad_rts_n { \
  5881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5882. _ezchip_macro_read_value_ &= ~(0xFF); \
  5883. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  5884. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5885. }
  5886. #define SET_GPIO_3_dout_uart2_pad_sout { \
  5887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5888. _ezchip_macro_read_value_ &= ~(0xFF); \
  5889. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  5890. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5891. }
  5892. #define SET_GPIO_3_dout_uart3_pad_sout { \
  5893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5894. _ezchip_macro_read_value_ &= ~(0xFF); \
  5895. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  5896. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5897. }
  5898. #define SET_GPIO_3_dout_usb_drv_bus { \
  5899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5900. _ezchip_macro_read_value_ &= ~(0xFF); \
  5901. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  5902. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5903. }
  5904. #define SET_GPIO_3_doen_reverse_(en) { \
  5905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5906. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  5907. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  5908. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5909. }
  5910. #define SET_GPIO_3_doen_LOW { \
  5911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5912. _ezchip_macro_read_value_ &= ~(0xFF); \
  5913. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  5914. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5915. }
  5916. #define SET_GPIO_3_doen_HIGH { \
  5917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5918. _ezchip_macro_read_value_ &= ~(0xFF); \
  5919. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  5920. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5921. }
  5922. #define SET_GPIO_3_doen_clk_gmac_tophyref { \
  5923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5924. _ezchip_macro_read_value_ &= ~(0xFF); \
  5925. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  5926. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5927. }
  5928. #define SET_GPIO_3_doen_cpu_jtag_tdo { \
  5929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5930. _ezchip_macro_read_value_ &= ~(0xFF); \
  5931. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  5932. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5933. }
  5934. #define SET_GPIO_3_doen_cpu_jtag_tdo_oen { \
  5935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5936. _ezchip_macro_read_value_ &= ~(0xFF); \
  5937. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  5938. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5939. }
  5940. #define SET_GPIO_3_doen_dmic_clk_out { \
  5941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5942. _ezchip_macro_read_value_ &= ~(0xFF); \
  5943. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  5944. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5945. }
  5946. #define SET_GPIO_3_doen_dsp_JTDOEn_pad { \
  5947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5948. _ezchip_macro_read_value_ &= ~(0xFF); \
  5949. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  5950. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5951. }
  5952. #define SET_GPIO_3_doen_dsp_JTDO_pad { \
  5953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5954. _ezchip_macro_read_value_ &= ~(0xFF); \
  5955. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  5956. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5957. }
  5958. #define SET_GPIO_3_doen_i2c0_pad_sck_oe { \
  5959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5960. _ezchip_macro_read_value_ &= ~(0xFF); \
  5961. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  5962. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5963. }
  5964. #define SET_GPIO_3_doen_i2c0_pad_sda_oe { \
  5965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5966. _ezchip_macro_read_value_ &= ~(0xFF); \
  5967. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  5968. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5969. }
  5970. #define SET_GPIO_3_doen_i2c1_pad_sck_oe { \
  5971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5972. _ezchip_macro_read_value_ &= ~(0xFF); \
  5973. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  5974. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5975. }
  5976. #define SET_GPIO_3_doen_i2c1_pad_sda_oe { \
  5977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5978. _ezchip_macro_read_value_ &= ~(0xFF); \
  5979. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  5980. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5981. }
  5982. #define SET_GPIO_3_doen_i2c2_pad_sck_oe { \
  5983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5984. _ezchip_macro_read_value_ &= ~(0xFF); \
  5985. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  5986. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5987. }
  5988. #define SET_GPIO_3_doen_i2c2_pad_sda_oe { \
  5989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5990. _ezchip_macro_read_value_ &= ~(0xFF); \
  5991. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  5992. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5993. }
  5994. #define SET_GPIO_3_doen_i2c3_pad_sck_oe { \
  5995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5996. _ezchip_macro_read_value_ &= ~(0xFF); \
  5997. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  5998. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5999. }
  6000. #define SET_GPIO_3_doen_i2c3_pad_sda_oe { \
  6001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6002. _ezchip_macro_read_value_ &= ~(0xFF); \
  6003. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  6004. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6005. }
  6006. #define SET_GPIO_3_doen_i2srx_bclk_out { \
  6007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6008. _ezchip_macro_read_value_ &= ~(0xFF); \
  6009. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  6010. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6011. }
  6012. #define SET_GPIO_3_doen_i2srx_bclk_out_oen { \
  6013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6014. _ezchip_macro_read_value_ &= ~(0xFF); \
  6015. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  6016. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6017. }
  6018. #define SET_GPIO_3_doen_i2srx_lrck_out { \
  6019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6020. _ezchip_macro_read_value_ &= ~(0xFF); \
  6021. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  6022. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6023. }
  6024. #define SET_GPIO_3_doen_i2srx_lrck_out_oen { \
  6025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6026. _ezchip_macro_read_value_ &= ~(0xFF); \
  6027. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  6028. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6029. }
  6030. #define SET_GPIO_3_doen_i2srx_mclk_out { \
  6031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6032. _ezchip_macro_read_value_ &= ~(0xFF); \
  6033. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  6034. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6035. }
  6036. #define SET_GPIO_3_doen_i2stx_bclk_out { \
  6037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6038. _ezchip_macro_read_value_ &= ~(0xFF); \
  6039. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  6040. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6041. }
  6042. #define SET_GPIO_3_doen_i2stx_bclk_out_oen { \
  6043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6044. _ezchip_macro_read_value_ &= ~(0xFF); \
  6045. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  6046. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6047. }
  6048. #define SET_GPIO_3_doen_i2stx_lrck_out { \
  6049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6050. _ezchip_macro_read_value_ &= ~(0xFF); \
  6051. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  6052. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6053. }
  6054. #define SET_GPIO_3_doen_i2stx_lrckout_oen { \
  6055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6056. _ezchip_macro_read_value_ &= ~(0xFF); \
  6057. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  6058. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6059. }
  6060. #define SET_GPIO_3_doen_i2stx_mclk_out { \
  6061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6062. _ezchip_macro_read_value_ &= ~(0xFF); \
  6063. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  6064. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6065. }
  6066. #define SET_GPIO_3_doen_i2stx_sdout0 { \
  6067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6068. _ezchip_macro_read_value_ &= ~(0xFF); \
  6069. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  6070. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6071. }
  6072. #define SET_GPIO_3_doen_i2stx_sdout1 { \
  6073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6074. _ezchip_macro_read_value_ &= ~(0xFF); \
  6075. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  6076. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6077. }
  6078. #define SET_GPIO_3_doen_lcd_pad_csm_n { \
  6079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6080. _ezchip_macro_read_value_ &= ~(0xFF); \
  6081. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  6082. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6083. }
  6084. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit0 { \
  6085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6086. _ezchip_macro_read_value_ &= ~(0xFF); \
  6087. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  6088. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6089. }
  6090. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit1 { \
  6091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6092. _ezchip_macro_read_value_ &= ~(0xFF); \
  6093. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  6094. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6095. }
  6096. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit2 { \
  6097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6098. _ezchip_macro_read_value_ &= ~(0xFF); \
  6099. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  6100. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6101. }
  6102. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit3 { \
  6103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6104. _ezchip_macro_read_value_ &= ~(0xFF); \
  6105. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  6106. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6107. }
  6108. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit4 { \
  6109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6110. _ezchip_macro_read_value_ &= ~(0xFF); \
  6111. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  6112. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6113. }
  6114. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit5 { \
  6115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6116. _ezchip_macro_read_value_ &= ~(0xFF); \
  6117. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  6118. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6119. }
  6120. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit6 { \
  6121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6122. _ezchip_macro_read_value_ &= ~(0xFF); \
  6123. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  6124. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6125. }
  6126. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit7 { \
  6127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6128. _ezchip_macro_read_value_ &= ~(0xFF); \
  6129. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  6130. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6131. }
  6132. #define SET_GPIO_3_doen_pwm_pad_out_bit0 { \
  6133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6134. _ezchip_macro_read_value_ &= ~(0xFF); \
  6135. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  6136. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6137. }
  6138. #define SET_GPIO_3_doen_pwm_pad_out_bit1 { \
  6139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6140. _ezchip_macro_read_value_ &= ~(0xFF); \
  6141. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  6142. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6143. }
  6144. #define SET_GPIO_3_doen_pwm_pad_out_bit2 { \
  6145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6146. _ezchip_macro_read_value_ &= ~(0xFF); \
  6147. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  6148. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6149. }
  6150. #define SET_GPIO_3_doen_pwm_pad_out_bit3 { \
  6151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6152. _ezchip_macro_read_value_ &= ~(0xFF); \
  6153. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  6154. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6155. }
  6156. #define SET_GPIO_3_doen_pwm_pad_out_bit4 { \
  6157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6158. _ezchip_macro_read_value_ &= ~(0xFF); \
  6159. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  6160. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6161. }
  6162. #define SET_GPIO_3_doen_pwm_pad_out_bit5 { \
  6163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6164. _ezchip_macro_read_value_ &= ~(0xFF); \
  6165. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  6166. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6167. }
  6168. #define SET_GPIO_3_doen_pwm_pad_out_bit6 { \
  6169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6170. _ezchip_macro_read_value_ &= ~(0xFF); \
  6171. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  6172. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6173. }
  6174. #define SET_GPIO_3_doen_pwm_pad_out_bit7 { \
  6175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6176. _ezchip_macro_read_value_ &= ~(0xFF); \
  6177. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  6178. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6179. }
  6180. #define SET_GPIO_3_doen_pwmdac_left_out { \
  6181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6182. _ezchip_macro_read_value_ &= ~(0xFF); \
  6183. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  6184. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6185. }
  6186. #define SET_GPIO_3_doen_pwmdac_right_out { \
  6187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6188. _ezchip_macro_read_value_ &= ~(0xFF); \
  6189. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  6190. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6191. }
  6192. #define SET_GPIO_3_doen_qspi_csn1_out { \
  6193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6194. _ezchip_macro_read_value_ &= ~(0xFF); \
  6195. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  6196. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6197. }
  6198. #define SET_GPIO_3_doen_qspi_csn2_out { \
  6199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6200. _ezchip_macro_read_value_ &= ~(0xFF); \
  6201. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  6202. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6203. }
  6204. #define SET_GPIO_3_doen_qspi_csn3_out { \
  6205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6206. _ezchip_macro_read_value_ &= ~(0xFF); \
  6207. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  6208. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6209. }
  6210. #define SET_GPIO_3_doen_register23_SCFG_cmsensor_rst0 { \
  6211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6212. _ezchip_macro_read_value_ &= ~(0xFF); \
  6213. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  6214. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6215. }
  6216. #define SET_GPIO_3_doen_register23_SCFG_cmsensor_rst1 { \
  6217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6218. _ezchip_macro_read_value_ &= ~(0xFF); \
  6219. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  6220. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6221. }
  6222. #define SET_GPIO_3_doen_register32_SCFG_gmac_phy_rstn { \
  6223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6224. _ezchip_macro_read_value_ &= ~(0xFF); \
  6225. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  6226. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6227. }
  6228. #define SET_GPIO_3_doen_sdio0_pad_card_power_en { \
  6229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6230. _ezchip_macro_read_value_ &= ~(0xFF); \
  6231. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  6232. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6233. }
  6234. #define SET_GPIO_3_doen_sdio0_pad_cclk_out { \
  6235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6236. _ezchip_macro_read_value_ &= ~(0xFF); \
  6237. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  6238. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6239. }
  6240. #define SET_GPIO_3_doen_sdio0_pad_ccmd_oe { \
  6241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6242. _ezchip_macro_read_value_ &= ~(0xFF); \
  6243. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  6244. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6245. }
  6246. #define SET_GPIO_3_doen_sdio0_pad_ccmd_out { \
  6247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6248. _ezchip_macro_read_value_ &= ~(0xFF); \
  6249. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  6250. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6251. }
  6252. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit0 { \
  6253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6254. _ezchip_macro_read_value_ &= ~(0xFF); \
  6255. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  6256. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6257. }
  6258. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit1 { \
  6259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6260. _ezchip_macro_read_value_ &= ~(0xFF); \
  6261. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  6262. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6263. }
  6264. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit2 { \
  6265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6266. _ezchip_macro_read_value_ &= ~(0xFF); \
  6267. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  6268. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6269. }
  6270. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit3 { \
  6271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6272. _ezchip_macro_read_value_ &= ~(0xFF); \
  6273. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  6274. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6275. }
  6276. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit4 { \
  6277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6278. _ezchip_macro_read_value_ &= ~(0xFF); \
  6279. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  6280. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6281. }
  6282. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit5 { \
  6283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6284. _ezchip_macro_read_value_ &= ~(0xFF); \
  6285. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  6286. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6287. }
  6288. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit6 { \
  6289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6290. _ezchip_macro_read_value_ &= ~(0xFF); \
  6291. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  6292. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6293. }
  6294. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit7 { \
  6295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6296. _ezchip_macro_read_value_ &= ~(0xFF); \
  6297. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  6298. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6299. }
  6300. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit0 { \
  6301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6302. _ezchip_macro_read_value_ &= ~(0xFF); \
  6303. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  6304. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6305. }
  6306. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit1 { \
  6307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6308. _ezchip_macro_read_value_ &= ~(0xFF); \
  6309. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  6310. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6311. }
  6312. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit2 { \
  6313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6314. _ezchip_macro_read_value_ &= ~(0xFF); \
  6315. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  6316. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6317. }
  6318. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit3 { \
  6319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6320. _ezchip_macro_read_value_ &= ~(0xFF); \
  6321. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  6322. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6323. }
  6324. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit4 { \
  6325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6326. _ezchip_macro_read_value_ &= ~(0xFF); \
  6327. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  6328. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6329. }
  6330. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit5 { \
  6331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6332. _ezchip_macro_read_value_ &= ~(0xFF); \
  6333. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  6334. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6335. }
  6336. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit6 { \
  6337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6338. _ezchip_macro_read_value_ &= ~(0xFF); \
  6339. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  6340. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6341. }
  6342. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit7 { \
  6343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6344. _ezchip_macro_read_value_ &= ~(0xFF); \
  6345. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  6346. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6347. }
  6348. #define SET_GPIO_3_doen_sdio0_pad_rst_n { \
  6349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6350. _ezchip_macro_read_value_ &= ~(0xFF); \
  6351. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  6352. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6353. }
  6354. #define SET_GPIO_3_doen_sdio1_pad_card_power_en { \
  6355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6356. _ezchip_macro_read_value_ &= ~(0xFF); \
  6357. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  6358. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6359. }
  6360. #define SET_GPIO_3_doen_sdio1_pad_cclk_out { \
  6361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6362. _ezchip_macro_read_value_ &= ~(0xFF); \
  6363. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  6364. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6365. }
  6366. #define SET_GPIO_3_doen_sdio1_pad_ccmd_oe { \
  6367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6368. _ezchip_macro_read_value_ &= ~(0xFF); \
  6369. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  6370. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6371. }
  6372. #define SET_GPIO_3_doen_sdio1_pad_ccmd_out { \
  6373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6374. _ezchip_macro_read_value_ &= ~(0xFF); \
  6375. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  6376. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6377. }
  6378. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit0 { \
  6379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6380. _ezchip_macro_read_value_ &= ~(0xFF); \
  6381. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  6382. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6383. }
  6384. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit1 { \
  6385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6386. _ezchip_macro_read_value_ &= ~(0xFF); \
  6387. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  6388. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6389. }
  6390. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit2 { \
  6391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6392. _ezchip_macro_read_value_ &= ~(0xFF); \
  6393. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  6394. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6395. }
  6396. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit3 { \
  6397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6398. _ezchip_macro_read_value_ &= ~(0xFF); \
  6399. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  6400. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6401. }
  6402. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit4 { \
  6403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6404. _ezchip_macro_read_value_ &= ~(0xFF); \
  6405. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  6406. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6407. }
  6408. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit5 { \
  6409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6410. _ezchip_macro_read_value_ &= ~(0xFF); \
  6411. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  6412. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6413. }
  6414. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit6 { \
  6415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6416. _ezchip_macro_read_value_ &= ~(0xFF); \
  6417. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  6418. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6419. }
  6420. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit7 { \
  6421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6422. _ezchip_macro_read_value_ &= ~(0xFF); \
  6423. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  6424. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6425. }
  6426. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit0 { \
  6427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6428. _ezchip_macro_read_value_ &= ~(0xFF); \
  6429. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  6430. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6431. }
  6432. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit1 { \
  6433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6434. _ezchip_macro_read_value_ &= ~(0xFF); \
  6435. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  6436. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6437. }
  6438. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit2 { \
  6439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6440. _ezchip_macro_read_value_ &= ~(0xFF); \
  6441. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  6442. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6443. }
  6444. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit3 { \
  6445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6446. _ezchip_macro_read_value_ &= ~(0xFF); \
  6447. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  6448. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6449. }
  6450. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit4 { \
  6451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6452. _ezchip_macro_read_value_ &= ~(0xFF); \
  6453. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  6454. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6455. }
  6456. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit5 { \
  6457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6458. _ezchip_macro_read_value_ &= ~(0xFF); \
  6459. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  6460. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6461. }
  6462. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit6 { \
  6463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6464. _ezchip_macro_read_value_ &= ~(0xFF); \
  6465. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  6466. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6467. }
  6468. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit7 { \
  6469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6470. _ezchip_macro_read_value_ &= ~(0xFF); \
  6471. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  6472. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6473. }
  6474. #define SET_GPIO_3_doen_sdio1_pad_rst_n { \
  6475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6476. _ezchip_macro_read_value_ &= ~(0xFF); \
  6477. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  6478. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6479. }
  6480. #define SET_GPIO_3_doen_spdif_tx_sdout { \
  6481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6482. _ezchip_macro_read_value_ &= ~(0xFF); \
  6483. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  6484. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6485. }
  6486. #define SET_GPIO_3_doen_spdif_tx_sdout_oen { \
  6487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6488. _ezchip_macro_read_value_ &= ~(0xFF); \
  6489. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  6490. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6491. }
  6492. #define SET_GPIO_3_doen_spi0_pad_oe_n { \
  6493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6494. _ezchip_macro_read_value_ &= ~(0xFF); \
  6495. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  6496. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6497. }
  6498. #define SET_GPIO_3_doen_spi0_pad_sck_out { \
  6499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6500. _ezchip_macro_read_value_ &= ~(0xFF); \
  6501. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  6502. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6503. }
  6504. #define SET_GPIO_3_doen_spi0_pad_ss_0_n { \
  6505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6506. _ezchip_macro_read_value_ &= ~(0xFF); \
  6507. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  6508. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6509. }
  6510. #define SET_GPIO_3_doen_spi0_pad_ss_1_n { \
  6511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6512. _ezchip_macro_read_value_ &= ~(0xFF); \
  6513. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  6514. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6515. }
  6516. #define SET_GPIO_3_doen_spi0_pad_txd { \
  6517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6518. _ezchip_macro_read_value_ &= ~(0xFF); \
  6519. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  6520. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6521. }
  6522. #define SET_GPIO_3_doen_spi1_pad_oe_n { \
  6523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6524. _ezchip_macro_read_value_ &= ~(0xFF); \
  6525. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  6526. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6527. }
  6528. #define SET_GPIO_3_doen_spi1_pad_sck_out { \
  6529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6530. _ezchip_macro_read_value_ &= ~(0xFF); \
  6531. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  6532. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6533. }
  6534. #define SET_GPIO_3_doen_spi1_pad_ss_0_n { \
  6535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6536. _ezchip_macro_read_value_ &= ~(0xFF); \
  6537. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  6538. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6539. }
  6540. #define SET_GPIO_3_doen_spi1_pad_ss_1_n { \
  6541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6542. _ezchip_macro_read_value_ &= ~(0xFF); \
  6543. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  6544. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6545. }
  6546. #define SET_GPIO_3_doen_spi1_pad_txd { \
  6547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6548. _ezchip_macro_read_value_ &= ~(0xFF); \
  6549. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  6550. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6551. }
  6552. #define SET_GPIO_3_doen_spi2_pad_oe_n { \
  6553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6554. _ezchip_macro_read_value_ &= ~(0xFF); \
  6555. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  6556. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6557. }
  6558. #define SET_GPIO_3_doen_spi2_pad_sck_out { \
  6559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6560. _ezchip_macro_read_value_ &= ~(0xFF); \
  6561. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  6562. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6563. }
  6564. #define SET_GPIO_3_doen_spi2_pad_ss_0_n { \
  6565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6566. _ezchip_macro_read_value_ &= ~(0xFF); \
  6567. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  6568. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6569. }
  6570. #define SET_GPIO_3_doen_spi2_pad_ss_1_n { \
  6571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6572. _ezchip_macro_read_value_ &= ~(0xFF); \
  6573. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  6574. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6575. }
  6576. #define SET_GPIO_3_doen_spi2_pad_txd { \
  6577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6578. _ezchip_macro_read_value_ &= ~(0xFF); \
  6579. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  6580. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6581. }
  6582. #define SET_GPIO_3_doen_spi2ahb_pad_oe_n_bit0 { \
  6583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6584. _ezchip_macro_read_value_ &= ~(0xFF); \
  6585. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  6586. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6587. }
  6588. #define SET_GPIO_3_doen_spi2ahb_pad_oe_n_bit1 { \
  6589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6590. _ezchip_macro_read_value_ &= ~(0xFF); \
  6591. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  6592. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6593. }
  6594. #define SET_GPIO_3_doen_spi2ahb_pad_oe_n_bit2 { \
  6595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6596. _ezchip_macro_read_value_ &= ~(0xFF); \
  6597. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  6598. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6599. }
  6600. #define SET_GPIO_3_doen_spi2ahb_pad_oe_n_bit3 { \
  6601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6602. _ezchip_macro_read_value_ &= ~(0xFF); \
  6603. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  6604. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6605. }
  6606. #define SET_GPIO_3_doen_spi2ahb_pad_txd_bit0 { \
  6607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6608. _ezchip_macro_read_value_ &= ~(0xFF); \
  6609. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  6610. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6611. }
  6612. #define SET_GPIO_3_doen_spi2ahb_pad_txd_bit1 { \
  6613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6614. _ezchip_macro_read_value_ &= ~(0xFF); \
  6615. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  6616. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6617. }
  6618. #define SET_GPIO_3_doen_spi2ahb_pad_txd_bit2 { \
  6619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6620. _ezchip_macro_read_value_ &= ~(0xFF); \
  6621. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  6622. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6623. }
  6624. #define SET_GPIO_3_doen_spi2ahb_pad_txd_bit3 { \
  6625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6626. _ezchip_macro_read_value_ &= ~(0xFF); \
  6627. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  6628. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6629. }
  6630. #define SET_GPIO_3_doen_spi3_pad_oe_n { \
  6631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6632. _ezchip_macro_read_value_ &= ~(0xFF); \
  6633. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  6634. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6635. }
  6636. #define SET_GPIO_3_doen_spi3_pad_sck_out { \
  6637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6638. _ezchip_macro_read_value_ &= ~(0xFF); \
  6639. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  6640. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6641. }
  6642. #define SET_GPIO_3_doen_spi3_pad_ss_0_n { \
  6643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6644. _ezchip_macro_read_value_ &= ~(0xFF); \
  6645. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  6646. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6647. }
  6648. #define SET_GPIO_3_doen_spi3_pad_ss_1_n { \
  6649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6650. _ezchip_macro_read_value_ &= ~(0xFF); \
  6651. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  6652. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6653. }
  6654. #define SET_GPIO_3_doen_spi3_pad_txd { \
  6655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6656. _ezchip_macro_read_value_ &= ~(0xFF); \
  6657. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  6658. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6659. }
  6660. #define SET_GPIO_3_doen_uart0_pad_dtrn { \
  6661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6662. _ezchip_macro_read_value_ &= ~(0xFF); \
  6663. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  6664. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6665. }
  6666. #define SET_GPIO_3_doen_uart0_pad_rtsn { \
  6667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6668. _ezchip_macro_read_value_ &= ~(0xFF); \
  6669. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  6670. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6671. }
  6672. #define SET_GPIO_3_doen_uart0_pad_sout { \
  6673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6674. _ezchip_macro_read_value_ &= ~(0xFF); \
  6675. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  6676. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6677. }
  6678. #define SET_GPIO_3_doen_uart1_pad_sout { \
  6679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6680. _ezchip_macro_read_value_ &= ~(0xFF); \
  6681. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  6682. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6683. }
  6684. #define SET_GPIO_3_doen_uart2_pad_dtr_n { \
  6685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6686. _ezchip_macro_read_value_ &= ~(0xFF); \
  6687. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  6688. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6689. }
  6690. #define SET_GPIO_3_doen_uart2_pad_rts_n { \
  6691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6692. _ezchip_macro_read_value_ &= ~(0xFF); \
  6693. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  6694. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6695. }
  6696. #define SET_GPIO_3_doen_uart2_pad_sout { \
  6697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6698. _ezchip_macro_read_value_ &= ~(0xFF); \
  6699. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  6700. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6701. }
  6702. #define SET_GPIO_3_doen_uart3_pad_sout { \
  6703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6704. _ezchip_macro_read_value_ &= ~(0xFF); \
  6705. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  6706. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6707. }
  6708. #define SET_GPIO_3_doen_usb_drv_bus { \
  6709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6710. _ezchip_macro_read_value_ &= ~(0xFF); \
  6711. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  6712. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6713. }
  6714. #define SET_GPIO_4_dout_reverse_(en) { \
  6715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6716. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  6717. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  6718. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6719. }
  6720. #define SET_GPIO_4_dout_LOW { \
  6721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6722. _ezchip_macro_read_value_ &= ~(0xFF); \
  6723. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  6724. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6725. }
  6726. #define SET_GPIO_4_dout_HIGH { \
  6727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6728. _ezchip_macro_read_value_ &= ~(0xFF); \
  6729. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  6730. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6731. }
  6732. #define SET_GPIO_4_dout_clk_gmac_tophyref { \
  6733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6734. _ezchip_macro_read_value_ &= ~(0xFF); \
  6735. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  6736. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6737. }
  6738. #define SET_GPIO_4_dout_cpu_jtag_tdo { \
  6739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6740. _ezchip_macro_read_value_ &= ~(0xFF); \
  6741. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  6742. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6743. }
  6744. #define SET_GPIO_4_dout_cpu_jtag_tdo_oen { \
  6745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6746. _ezchip_macro_read_value_ &= ~(0xFF); \
  6747. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  6748. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6749. }
  6750. #define SET_GPIO_4_dout_dmic_clk_out { \
  6751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6752. _ezchip_macro_read_value_ &= ~(0xFF); \
  6753. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  6754. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6755. }
  6756. #define SET_GPIO_4_dout_dsp_JTDOEn_pad { \
  6757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6758. _ezchip_macro_read_value_ &= ~(0xFF); \
  6759. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  6760. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6761. }
  6762. #define SET_GPIO_4_dout_dsp_JTDO_pad { \
  6763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6764. _ezchip_macro_read_value_ &= ~(0xFF); \
  6765. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  6766. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6767. }
  6768. #define SET_GPIO_4_dout_i2c0_pad_sck_oe { \
  6769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6770. _ezchip_macro_read_value_ &= ~(0xFF); \
  6771. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  6772. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6773. }
  6774. #define SET_GPIO_4_dout_i2c0_pad_sda_oe { \
  6775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6776. _ezchip_macro_read_value_ &= ~(0xFF); \
  6777. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  6778. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6779. }
  6780. #define SET_GPIO_4_dout_i2c1_pad_sck_oe { \
  6781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6782. _ezchip_macro_read_value_ &= ~(0xFF); \
  6783. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  6784. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6785. }
  6786. #define SET_GPIO_4_dout_i2c1_pad_sda_oe { \
  6787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6788. _ezchip_macro_read_value_ &= ~(0xFF); \
  6789. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  6790. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6791. }
  6792. #define SET_GPIO_4_dout_i2c2_pad_sck_oe { \
  6793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6794. _ezchip_macro_read_value_ &= ~(0xFF); \
  6795. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  6796. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6797. }
  6798. #define SET_GPIO_4_dout_i2c2_pad_sda_oe { \
  6799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6800. _ezchip_macro_read_value_ &= ~(0xFF); \
  6801. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  6802. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6803. }
  6804. #define SET_GPIO_4_dout_i2c3_pad_sck_oe { \
  6805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6806. _ezchip_macro_read_value_ &= ~(0xFF); \
  6807. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  6808. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6809. }
  6810. #define SET_GPIO_4_dout_i2c3_pad_sda_oe { \
  6811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6812. _ezchip_macro_read_value_ &= ~(0xFF); \
  6813. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  6814. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6815. }
  6816. #define SET_GPIO_4_dout_i2srx_bclk_out { \
  6817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6818. _ezchip_macro_read_value_ &= ~(0xFF); \
  6819. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  6820. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6821. }
  6822. #define SET_GPIO_4_dout_i2srx_bclk_out_oen { \
  6823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6824. _ezchip_macro_read_value_ &= ~(0xFF); \
  6825. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  6826. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6827. }
  6828. #define SET_GPIO_4_dout_i2srx_lrck_out { \
  6829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6830. _ezchip_macro_read_value_ &= ~(0xFF); \
  6831. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  6832. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6833. }
  6834. #define SET_GPIO_4_dout_i2srx_lrck_out_oen { \
  6835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6836. _ezchip_macro_read_value_ &= ~(0xFF); \
  6837. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  6838. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6839. }
  6840. #define SET_GPIO_4_dout_i2srx_mclk_out { \
  6841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6842. _ezchip_macro_read_value_ &= ~(0xFF); \
  6843. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  6844. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6845. }
  6846. #define SET_GPIO_4_dout_i2stx_bclk_out { \
  6847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6848. _ezchip_macro_read_value_ &= ~(0xFF); \
  6849. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  6850. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6851. }
  6852. #define SET_GPIO_4_dout_i2stx_bclk_out_oen { \
  6853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6854. _ezchip_macro_read_value_ &= ~(0xFF); \
  6855. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  6856. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6857. }
  6858. #define SET_GPIO_4_dout_i2stx_lrck_out { \
  6859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6860. _ezchip_macro_read_value_ &= ~(0xFF); \
  6861. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  6862. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6863. }
  6864. #define SET_GPIO_4_dout_i2stx_lrckout_oen { \
  6865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6866. _ezchip_macro_read_value_ &= ~(0xFF); \
  6867. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  6868. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6869. }
  6870. #define SET_GPIO_4_dout_i2stx_mclk_out { \
  6871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6872. _ezchip_macro_read_value_ &= ~(0xFF); \
  6873. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  6874. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6875. }
  6876. #define SET_GPIO_4_dout_i2stx_sdout0 { \
  6877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6878. _ezchip_macro_read_value_ &= ~(0xFF); \
  6879. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  6880. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6881. }
  6882. #define SET_GPIO_4_dout_i2stx_sdout1 { \
  6883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6884. _ezchip_macro_read_value_ &= ~(0xFF); \
  6885. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  6886. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6887. }
  6888. #define SET_GPIO_4_dout_lcd_pad_csm_n { \
  6889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6890. _ezchip_macro_read_value_ &= ~(0xFF); \
  6891. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  6892. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6893. }
  6894. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit0 { \
  6895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6896. _ezchip_macro_read_value_ &= ~(0xFF); \
  6897. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  6898. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6899. }
  6900. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit1 { \
  6901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6902. _ezchip_macro_read_value_ &= ~(0xFF); \
  6903. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  6904. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6905. }
  6906. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit2 { \
  6907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6908. _ezchip_macro_read_value_ &= ~(0xFF); \
  6909. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  6910. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6911. }
  6912. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit3 { \
  6913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6914. _ezchip_macro_read_value_ &= ~(0xFF); \
  6915. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  6916. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6917. }
  6918. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit4 { \
  6919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6920. _ezchip_macro_read_value_ &= ~(0xFF); \
  6921. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  6922. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6923. }
  6924. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit5 { \
  6925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6926. _ezchip_macro_read_value_ &= ~(0xFF); \
  6927. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  6928. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6929. }
  6930. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit6 { \
  6931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6932. _ezchip_macro_read_value_ &= ~(0xFF); \
  6933. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  6934. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6935. }
  6936. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit7 { \
  6937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6938. _ezchip_macro_read_value_ &= ~(0xFF); \
  6939. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  6940. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6941. }
  6942. #define SET_GPIO_4_dout_pwm_pad_out_bit0 { \
  6943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6944. _ezchip_macro_read_value_ &= ~(0xFF); \
  6945. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  6946. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6947. }
  6948. #define SET_GPIO_4_dout_pwm_pad_out_bit1 { \
  6949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6950. _ezchip_macro_read_value_ &= ~(0xFF); \
  6951. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  6952. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6953. }
  6954. #define SET_GPIO_4_dout_pwm_pad_out_bit2 { \
  6955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6956. _ezchip_macro_read_value_ &= ~(0xFF); \
  6957. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  6958. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6959. }
  6960. #define SET_GPIO_4_dout_pwm_pad_out_bit3 { \
  6961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6962. _ezchip_macro_read_value_ &= ~(0xFF); \
  6963. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  6964. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6965. }
  6966. #define SET_GPIO_4_dout_pwm_pad_out_bit4 { \
  6967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6968. _ezchip_macro_read_value_ &= ~(0xFF); \
  6969. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  6970. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6971. }
  6972. #define SET_GPIO_4_dout_pwm_pad_out_bit5 { \
  6973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6974. _ezchip_macro_read_value_ &= ~(0xFF); \
  6975. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  6976. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6977. }
  6978. #define SET_GPIO_4_dout_pwm_pad_out_bit6 { \
  6979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6980. _ezchip_macro_read_value_ &= ~(0xFF); \
  6981. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  6982. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6983. }
  6984. #define SET_GPIO_4_dout_pwm_pad_out_bit7 { \
  6985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6986. _ezchip_macro_read_value_ &= ~(0xFF); \
  6987. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  6988. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6989. }
  6990. #define SET_GPIO_4_dout_pwmdac_left_out { \
  6991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6992. _ezchip_macro_read_value_ &= ~(0xFF); \
  6993. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  6994. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6995. }
  6996. #define SET_GPIO_4_dout_pwmdac_right_out { \
  6997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6998. _ezchip_macro_read_value_ &= ~(0xFF); \
  6999. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  7000. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7001. }
  7002. #define SET_GPIO_4_dout_qspi_csn1_out { \
  7003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7004. _ezchip_macro_read_value_ &= ~(0xFF); \
  7005. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  7006. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7007. }
  7008. #define SET_GPIO_4_dout_qspi_csn2_out { \
  7009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7010. _ezchip_macro_read_value_ &= ~(0xFF); \
  7011. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  7012. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7013. }
  7014. #define SET_GPIO_4_dout_qspi_csn3_out { \
  7015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7016. _ezchip_macro_read_value_ &= ~(0xFF); \
  7017. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  7018. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7019. }
  7020. #define SET_GPIO_4_dout_register23_SCFG_cmsensor_rst0 { \
  7021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7022. _ezchip_macro_read_value_ &= ~(0xFF); \
  7023. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  7024. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7025. }
  7026. #define SET_GPIO_4_dout_register23_SCFG_cmsensor_rst1 { \
  7027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7028. _ezchip_macro_read_value_ &= ~(0xFF); \
  7029. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  7030. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7031. }
  7032. #define SET_GPIO_4_dout_register32_SCFG_gmac_phy_rstn { \
  7033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7034. _ezchip_macro_read_value_ &= ~(0xFF); \
  7035. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  7036. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7037. }
  7038. #define SET_GPIO_4_dout_sdio0_pad_card_power_en { \
  7039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7040. _ezchip_macro_read_value_ &= ~(0xFF); \
  7041. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  7042. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7043. }
  7044. #define SET_GPIO_4_dout_sdio0_pad_cclk_out { \
  7045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7046. _ezchip_macro_read_value_ &= ~(0xFF); \
  7047. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  7048. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7049. }
  7050. #define SET_GPIO_4_dout_sdio0_pad_ccmd_oe { \
  7051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7052. _ezchip_macro_read_value_ &= ~(0xFF); \
  7053. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  7054. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7055. }
  7056. #define SET_GPIO_4_dout_sdio0_pad_ccmd_out { \
  7057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7058. _ezchip_macro_read_value_ &= ~(0xFF); \
  7059. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  7060. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7061. }
  7062. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit0 { \
  7063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7064. _ezchip_macro_read_value_ &= ~(0xFF); \
  7065. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  7066. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7067. }
  7068. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit1 { \
  7069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7070. _ezchip_macro_read_value_ &= ~(0xFF); \
  7071. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  7072. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7073. }
  7074. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit2 { \
  7075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7076. _ezchip_macro_read_value_ &= ~(0xFF); \
  7077. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  7078. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7079. }
  7080. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit3 { \
  7081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7082. _ezchip_macro_read_value_ &= ~(0xFF); \
  7083. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  7084. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7085. }
  7086. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit4 { \
  7087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7088. _ezchip_macro_read_value_ &= ~(0xFF); \
  7089. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  7090. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7091. }
  7092. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit5 { \
  7093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7094. _ezchip_macro_read_value_ &= ~(0xFF); \
  7095. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  7096. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7097. }
  7098. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit6 { \
  7099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7100. _ezchip_macro_read_value_ &= ~(0xFF); \
  7101. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  7102. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7103. }
  7104. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit7 { \
  7105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7106. _ezchip_macro_read_value_ &= ~(0xFF); \
  7107. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  7108. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7109. }
  7110. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit0 { \
  7111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7112. _ezchip_macro_read_value_ &= ~(0xFF); \
  7113. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  7114. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7115. }
  7116. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit1 { \
  7117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7118. _ezchip_macro_read_value_ &= ~(0xFF); \
  7119. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  7120. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7121. }
  7122. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit2 { \
  7123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7124. _ezchip_macro_read_value_ &= ~(0xFF); \
  7125. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  7126. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7127. }
  7128. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit3 { \
  7129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7130. _ezchip_macro_read_value_ &= ~(0xFF); \
  7131. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  7132. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7133. }
  7134. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit4 { \
  7135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7136. _ezchip_macro_read_value_ &= ~(0xFF); \
  7137. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  7138. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7139. }
  7140. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit5 { \
  7141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7142. _ezchip_macro_read_value_ &= ~(0xFF); \
  7143. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  7144. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7145. }
  7146. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit6 { \
  7147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7148. _ezchip_macro_read_value_ &= ~(0xFF); \
  7149. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  7150. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7151. }
  7152. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit7 { \
  7153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7154. _ezchip_macro_read_value_ &= ~(0xFF); \
  7155. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  7156. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7157. }
  7158. #define SET_GPIO_4_dout_sdio0_pad_rst_n { \
  7159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7160. _ezchip_macro_read_value_ &= ~(0xFF); \
  7161. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  7162. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7163. }
  7164. #define SET_GPIO_4_dout_sdio1_pad_card_power_en { \
  7165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7166. _ezchip_macro_read_value_ &= ~(0xFF); \
  7167. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  7168. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7169. }
  7170. #define SET_GPIO_4_dout_sdio1_pad_cclk_out { \
  7171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7172. _ezchip_macro_read_value_ &= ~(0xFF); \
  7173. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  7174. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7175. }
  7176. #define SET_GPIO_4_dout_sdio1_pad_ccmd_oe { \
  7177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7178. _ezchip_macro_read_value_ &= ~(0xFF); \
  7179. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  7180. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7181. }
  7182. #define SET_GPIO_4_dout_sdio1_pad_ccmd_out { \
  7183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7184. _ezchip_macro_read_value_ &= ~(0xFF); \
  7185. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  7186. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7187. }
  7188. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit0 { \
  7189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7190. _ezchip_macro_read_value_ &= ~(0xFF); \
  7191. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  7192. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7193. }
  7194. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit1 { \
  7195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7196. _ezchip_macro_read_value_ &= ~(0xFF); \
  7197. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  7198. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7199. }
  7200. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit2 { \
  7201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7202. _ezchip_macro_read_value_ &= ~(0xFF); \
  7203. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  7204. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7205. }
  7206. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit3 { \
  7207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7208. _ezchip_macro_read_value_ &= ~(0xFF); \
  7209. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  7210. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7211. }
  7212. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit4 { \
  7213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7214. _ezchip_macro_read_value_ &= ~(0xFF); \
  7215. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  7216. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7217. }
  7218. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit5 { \
  7219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7220. _ezchip_macro_read_value_ &= ~(0xFF); \
  7221. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  7222. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7223. }
  7224. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit6 { \
  7225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7226. _ezchip_macro_read_value_ &= ~(0xFF); \
  7227. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  7228. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7229. }
  7230. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit7 { \
  7231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7232. _ezchip_macro_read_value_ &= ~(0xFF); \
  7233. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  7234. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7235. }
  7236. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit0 { \
  7237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7238. _ezchip_macro_read_value_ &= ~(0xFF); \
  7239. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  7240. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7241. }
  7242. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit1 { \
  7243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7244. _ezchip_macro_read_value_ &= ~(0xFF); \
  7245. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  7246. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7247. }
  7248. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit2 { \
  7249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7250. _ezchip_macro_read_value_ &= ~(0xFF); \
  7251. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  7252. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7253. }
  7254. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit3 { \
  7255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7256. _ezchip_macro_read_value_ &= ~(0xFF); \
  7257. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  7258. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7259. }
  7260. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit4 { \
  7261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7262. _ezchip_macro_read_value_ &= ~(0xFF); \
  7263. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  7264. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7265. }
  7266. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit5 { \
  7267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7268. _ezchip_macro_read_value_ &= ~(0xFF); \
  7269. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  7270. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7271. }
  7272. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit6 { \
  7273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7274. _ezchip_macro_read_value_ &= ~(0xFF); \
  7275. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  7276. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7277. }
  7278. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit7 { \
  7279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7280. _ezchip_macro_read_value_ &= ~(0xFF); \
  7281. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  7282. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7283. }
  7284. #define SET_GPIO_4_dout_sdio1_pad_rst_n { \
  7285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7286. _ezchip_macro_read_value_ &= ~(0xFF); \
  7287. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  7288. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7289. }
  7290. #define SET_GPIO_4_dout_spdif_tx_sdout { \
  7291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7292. _ezchip_macro_read_value_ &= ~(0xFF); \
  7293. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  7294. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7295. }
  7296. #define SET_GPIO_4_dout_spdif_tx_sdout_oen { \
  7297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7298. _ezchip_macro_read_value_ &= ~(0xFF); \
  7299. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  7300. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7301. }
  7302. #define SET_GPIO_4_dout_spi0_pad_oe_n { \
  7303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7304. _ezchip_macro_read_value_ &= ~(0xFF); \
  7305. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  7306. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7307. }
  7308. #define SET_GPIO_4_dout_spi0_pad_sck_out { \
  7309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7310. _ezchip_macro_read_value_ &= ~(0xFF); \
  7311. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  7312. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7313. }
  7314. #define SET_GPIO_4_dout_spi0_pad_ss_0_n { \
  7315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7316. _ezchip_macro_read_value_ &= ~(0xFF); \
  7317. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  7318. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7319. }
  7320. #define SET_GPIO_4_dout_spi0_pad_ss_1_n { \
  7321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7322. _ezchip_macro_read_value_ &= ~(0xFF); \
  7323. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  7324. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7325. }
  7326. #define SET_GPIO_4_dout_spi0_pad_txd { \
  7327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7328. _ezchip_macro_read_value_ &= ~(0xFF); \
  7329. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  7330. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7331. }
  7332. #define SET_GPIO_4_dout_spi1_pad_oe_n { \
  7333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7334. _ezchip_macro_read_value_ &= ~(0xFF); \
  7335. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  7336. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7337. }
  7338. #define SET_GPIO_4_dout_spi1_pad_sck_out { \
  7339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7340. _ezchip_macro_read_value_ &= ~(0xFF); \
  7341. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  7342. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7343. }
  7344. #define SET_GPIO_4_dout_spi1_pad_ss_0_n { \
  7345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7346. _ezchip_macro_read_value_ &= ~(0xFF); \
  7347. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  7348. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7349. }
  7350. #define SET_GPIO_4_dout_spi1_pad_ss_1_n { \
  7351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7352. _ezchip_macro_read_value_ &= ~(0xFF); \
  7353. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  7354. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7355. }
  7356. #define SET_GPIO_4_dout_spi1_pad_txd { \
  7357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7358. _ezchip_macro_read_value_ &= ~(0xFF); \
  7359. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  7360. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7361. }
  7362. #define SET_GPIO_4_dout_spi2_pad_oe_n { \
  7363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7364. _ezchip_macro_read_value_ &= ~(0xFF); \
  7365. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  7366. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7367. }
  7368. #define SET_GPIO_4_dout_spi2_pad_sck_out { \
  7369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7370. _ezchip_macro_read_value_ &= ~(0xFF); \
  7371. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  7372. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7373. }
  7374. #define SET_GPIO_4_dout_spi2_pad_ss_0_n { \
  7375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7376. _ezchip_macro_read_value_ &= ~(0xFF); \
  7377. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  7378. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7379. }
  7380. #define SET_GPIO_4_dout_spi2_pad_ss_1_n { \
  7381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7382. _ezchip_macro_read_value_ &= ~(0xFF); \
  7383. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  7384. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7385. }
  7386. #define SET_GPIO_4_dout_spi2_pad_txd { \
  7387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7388. _ezchip_macro_read_value_ &= ~(0xFF); \
  7389. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  7390. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7391. }
  7392. #define SET_GPIO_4_dout_spi2ahb_pad_oe_n_bit0 { \
  7393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7394. _ezchip_macro_read_value_ &= ~(0xFF); \
  7395. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  7396. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7397. }
  7398. #define SET_GPIO_4_dout_spi2ahb_pad_oe_n_bit1 { \
  7399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7400. _ezchip_macro_read_value_ &= ~(0xFF); \
  7401. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  7402. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7403. }
  7404. #define SET_GPIO_4_dout_spi2ahb_pad_oe_n_bit2 { \
  7405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7406. _ezchip_macro_read_value_ &= ~(0xFF); \
  7407. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  7408. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7409. }
  7410. #define SET_GPIO_4_dout_spi2ahb_pad_oe_n_bit3 { \
  7411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7412. _ezchip_macro_read_value_ &= ~(0xFF); \
  7413. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  7414. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7415. }
  7416. #define SET_GPIO_4_dout_spi2ahb_pad_txd_bit0 { \
  7417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7418. _ezchip_macro_read_value_ &= ~(0xFF); \
  7419. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  7420. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7421. }
  7422. #define SET_GPIO_4_dout_spi2ahb_pad_txd_bit1 { \
  7423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7424. _ezchip_macro_read_value_ &= ~(0xFF); \
  7425. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  7426. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7427. }
  7428. #define SET_GPIO_4_dout_spi2ahb_pad_txd_bit2 { \
  7429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7430. _ezchip_macro_read_value_ &= ~(0xFF); \
  7431. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  7432. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7433. }
  7434. #define SET_GPIO_4_dout_spi2ahb_pad_txd_bit3 { \
  7435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7436. _ezchip_macro_read_value_ &= ~(0xFF); \
  7437. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  7438. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7439. }
  7440. #define SET_GPIO_4_dout_spi3_pad_oe_n { \
  7441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7442. _ezchip_macro_read_value_ &= ~(0xFF); \
  7443. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  7444. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7445. }
  7446. #define SET_GPIO_4_dout_spi3_pad_sck_out { \
  7447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7448. _ezchip_macro_read_value_ &= ~(0xFF); \
  7449. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  7450. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7451. }
  7452. #define SET_GPIO_4_dout_spi3_pad_ss_0_n { \
  7453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7454. _ezchip_macro_read_value_ &= ~(0xFF); \
  7455. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  7456. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7457. }
  7458. #define SET_GPIO_4_dout_spi3_pad_ss_1_n { \
  7459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7460. _ezchip_macro_read_value_ &= ~(0xFF); \
  7461. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  7462. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7463. }
  7464. #define SET_GPIO_4_dout_spi3_pad_txd { \
  7465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7466. _ezchip_macro_read_value_ &= ~(0xFF); \
  7467. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  7468. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7469. }
  7470. #define SET_GPIO_4_dout_uart0_pad_dtrn { \
  7471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7472. _ezchip_macro_read_value_ &= ~(0xFF); \
  7473. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  7474. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7475. }
  7476. #define SET_GPIO_4_dout_uart0_pad_rtsn { \
  7477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7478. _ezchip_macro_read_value_ &= ~(0xFF); \
  7479. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  7480. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7481. }
  7482. #define SET_GPIO_4_dout_uart0_pad_sout { \
  7483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7484. _ezchip_macro_read_value_ &= ~(0xFF); \
  7485. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  7486. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7487. }
  7488. #define SET_GPIO_4_dout_uart1_pad_sout { \
  7489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7490. _ezchip_macro_read_value_ &= ~(0xFF); \
  7491. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  7492. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7493. }
  7494. #define SET_GPIO_4_dout_uart2_pad_dtr_n { \
  7495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7496. _ezchip_macro_read_value_ &= ~(0xFF); \
  7497. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  7498. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7499. }
  7500. #define SET_GPIO_4_dout_uart2_pad_rts_n { \
  7501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7502. _ezchip_macro_read_value_ &= ~(0xFF); \
  7503. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  7504. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7505. }
  7506. #define SET_GPIO_4_dout_uart2_pad_sout { \
  7507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7508. _ezchip_macro_read_value_ &= ~(0xFF); \
  7509. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  7510. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7511. }
  7512. #define SET_GPIO_4_dout_uart3_pad_sout { \
  7513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7514. _ezchip_macro_read_value_ &= ~(0xFF); \
  7515. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  7516. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7517. }
  7518. #define SET_GPIO_4_dout_usb_drv_bus { \
  7519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7520. _ezchip_macro_read_value_ &= ~(0xFF); \
  7521. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  7522. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7523. }
  7524. #define SET_GPIO_4_doen_reverse_(en) { \
  7525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7526. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  7527. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  7528. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7529. }
  7530. #define SET_GPIO_4_doen_LOW { \
  7531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7532. _ezchip_macro_read_value_ &= ~(0xFF); \
  7533. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  7534. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7535. }
  7536. #define SET_GPIO_4_doen_HIGH { \
  7537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7538. _ezchip_macro_read_value_ &= ~(0xFF); \
  7539. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  7540. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7541. }
  7542. #define SET_GPIO_4_doen_clk_gmac_tophyref { \
  7543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7544. _ezchip_macro_read_value_ &= ~(0xFF); \
  7545. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  7546. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7547. }
  7548. #define SET_GPIO_4_doen_cpu_jtag_tdo { \
  7549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7550. _ezchip_macro_read_value_ &= ~(0xFF); \
  7551. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  7552. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7553. }
  7554. #define SET_GPIO_4_doen_cpu_jtag_tdo_oen { \
  7555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7556. _ezchip_macro_read_value_ &= ~(0xFF); \
  7557. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  7558. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7559. }
  7560. #define SET_GPIO_4_doen_dmic_clk_out { \
  7561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7562. _ezchip_macro_read_value_ &= ~(0xFF); \
  7563. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  7564. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7565. }
  7566. #define SET_GPIO_4_doen_dsp_JTDOEn_pad { \
  7567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7568. _ezchip_macro_read_value_ &= ~(0xFF); \
  7569. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  7570. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7571. }
  7572. #define SET_GPIO_4_doen_dsp_JTDO_pad { \
  7573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7574. _ezchip_macro_read_value_ &= ~(0xFF); \
  7575. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  7576. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7577. }
  7578. #define SET_GPIO_4_doen_i2c0_pad_sck_oe { \
  7579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7580. _ezchip_macro_read_value_ &= ~(0xFF); \
  7581. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  7582. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7583. }
  7584. #define SET_GPIO_4_doen_i2c0_pad_sda_oe { \
  7585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7586. _ezchip_macro_read_value_ &= ~(0xFF); \
  7587. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  7588. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7589. }
  7590. #define SET_GPIO_4_doen_i2c1_pad_sck_oe { \
  7591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7592. _ezchip_macro_read_value_ &= ~(0xFF); \
  7593. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  7594. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7595. }
  7596. #define SET_GPIO_4_doen_i2c1_pad_sda_oe { \
  7597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7598. _ezchip_macro_read_value_ &= ~(0xFF); \
  7599. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  7600. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7601. }
  7602. #define SET_GPIO_4_doen_i2c2_pad_sck_oe { \
  7603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7604. _ezchip_macro_read_value_ &= ~(0xFF); \
  7605. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  7606. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7607. }
  7608. #define SET_GPIO_4_doen_i2c2_pad_sda_oe { \
  7609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7610. _ezchip_macro_read_value_ &= ~(0xFF); \
  7611. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  7612. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7613. }
  7614. #define SET_GPIO_4_doen_i2c3_pad_sck_oe { \
  7615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7616. _ezchip_macro_read_value_ &= ~(0xFF); \
  7617. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  7618. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7619. }
  7620. #define SET_GPIO_4_doen_i2c3_pad_sda_oe { \
  7621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7622. _ezchip_macro_read_value_ &= ~(0xFF); \
  7623. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  7624. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7625. }
  7626. #define SET_GPIO_4_doen_i2srx_bclk_out { \
  7627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7628. _ezchip_macro_read_value_ &= ~(0xFF); \
  7629. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  7630. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7631. }
  7632. #define SET_GPIO_4_doen_i2srx_bclk_out_oen { \
  7633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7634. _ezchip_macro_read_value_ &= ~(0xFF); \
  7635. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  7636. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7637. }
  7638. #define SET_GPIO_4_doen_i2srx_lrck_out { \
  7639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7640. _ezchip_macro_read_value_ &= ~(0xFF); \
  7641. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  7642. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7643. }
  7644. #define SET_GPIO_4_doen_i2srx_lrck_out_oen { \
  7645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7646. _ezchip_macro_read_value_ &= ~(0xFF); \
  7647. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  7648. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7649. }
  7650. #define SET_GPIO_4_doen_i2srx_mclk_out { \
  7651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7652. _ezchip_macro_read_value_ &= ~(0xFF); \
  7653. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  7654. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7655. }
  7656. #define SET_GPIO_4_doen_i2stx_bclk_out { \
  7657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7658. _ezchip_macro_read_value_ &= ~(0xFF); \
  7659. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  7660. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7661. }
  7662. #define SET_GPIO_4_doen_i2stx_bclk_out_oen { \
  7663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7664. _ezchip_macro_read_value_ &= ~(0xFF); \
  7665. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  7666. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7667. }
  7668. #define SET_GPIO_4_doen_i2stx_lrck_out { \
  7669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7670. _ezchip_macro_read_value_ &= ~(0xFF); \
  7671. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  7672. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7673. }
  7674. #define SET_GPIO_4_doen_i2stx_lrckout_oen { \
  7675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7676. _ezchip_macro_read_value_ &= ~(0xFF); \
  7677. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  7678. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7679. }
  7680. #define SET_GPIO_4_doen_i2stx_mclk_out { \
  7681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7682. _ezchip_macro_read_value_ &= ~(0xFF); \
  7683. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  7684. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7685. }
  7686. #define SET_GPIO_4_doen_i2stx_sdout0 { \
  7687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7688. _ezchip_macro_read_value_ &= ~(0xFF); \
  7689. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  7690. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7691. }
  7692. #define SET_GPIO_4_doen_i2stx_sdout1 { \
  7693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7694. _ezchip_macro_read_value_ &= ~(0xFF); \
  7695. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  7696. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7697. }
  7698. #define SET_GPIO_4_doen_lcd_pad_csm_n { \
  7699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7700. _ezchip_macro_read_value_ &= ~(0xFF); \
  7701. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  7702. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7703. }
  7704. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit0 { \
  7705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7706. _ezchip_macro_read_value_ &= ~(0xFF); \
  7707. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  7708. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7709. }
  7710. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit1 { \
  7711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7712. _ezchip_macro_read_value_ &= ~(0xFF); \
  7713. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  7714. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7715. }
  7716. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit2 { \
  7717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7718. _ezchip_macro_read_value_ &= ~(0xFF); \
  7719. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  7720. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7721. }
  7722. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit3 { \
  7723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7724. _ezchip_macro_read_value_ &= ~(0xFF); \
  7725. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  7726. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7727. }
  7728. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit4 { \
  7729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7730. _ezchip_macro_read_value_ &= ~(0xFF); \
  7731. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  7732. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7733. }
  7734. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit5 { \
  7735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7736. _ezchip_macro_read_value_ &= ~(0xFF); \
  7737. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  7738. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7739. }
  7740. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit6 { \
  7741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7742. _ezchip_macro_read_value_ &= ~(0xFF); \
  7743. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  7744. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7745. }
  7746. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit7 { \
  7747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7748. _ezchip_macro_read_value_ &= ~(0xFF); \
  7749. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  7750. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7751. }
  7752. #define SET_GPIO_4_doen_pwm_pad_out_bit0 { \
  7753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7754. _ezchip_macro_read_value_ &= ~(0xFF); \
  7755. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  7756. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7757. }
  7758. #define SET_GPIO_4_doen_pwm_pad_out_bit1 { \
  7759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7760. _ezchip_macro_read_value_ &= ~(0xFF); \
  7761. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  7762. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7763. }
  7764. #define SET_GPIO_4_doen_pwm_pad_out_bit2 { \
  7765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7766. _ezchip_macro_read_value_ &= ~(0xFF); \
  7767. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  7768. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7769. }
  7770. #define SET_GPIO_4_doen_pwm_pad_out_bit3 { \
  7771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7772. _ezchip_macro_read_value_ &= ~(0xFF); \
  7773. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  7774. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7775. }
  7776. #define SET_GPIO_4_doen_pwm_pad_out_bit4 { \
  7777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7778. _ezchip_macro_read_value_ &= ~(0xFF); \
  7779. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  7780. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7781. }
  7782. #define SET_GPIO_4_doen_pwm_pad_out_bit5 { \
  7783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7784. _ezchip_macro_read_value_ &= ~(0xFF); \
  7785. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  7786. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7787. }
  7788. #define SET_GPIO_4_doen_pwm_pad_out_bit6 { \
  7789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7790. _ezchip_macro_read_value_ &= ~(0xFF); \
  7791. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  7792. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7793. }
  7794. #define SET_GPIO_4_doen_pwm_pad_out_bit7 { \
  7795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7796. _ezchip_macro_read_value_ &= ~(0xFF); \
  7797. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  7798. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7799. }
  7800. #define SET_GPIO_4_doen_pwmdac_left_out { \
  7801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7802. _ezchip_macro_read_value_ &= ~(0xFF); \
  7803. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  7804. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7805. }
  7806. #define SET_GPIO_4_doen_pwmdac_right_out { \
  7807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7808. _ezchip_macro_read_value_ &= ~(0xFF); \
  7809. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  7810. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7811. }
  7812. #define SET_GPIO_4_doen_qspi_csn1_out { \
  7813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7814. _ezchip_macro_read_value_ &= ~(0xFF); \
  7815. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  7816. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7817. }
  7818. #define SET_GPIO_4_doen_qspi_csn2_out { \
  7819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7820. _ezchip_macro_read_value_ &= ~(0xFF); \
  7821. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  7822. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7823. }
  7824. #define SET_GPIO_4_doen_qspi_csn3_out { \
  7825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7826. _ezchip_macro_read_value_ &= ~(0xFF); \
  7827. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  7828. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7829. }
  7830. #define SET_GPIO_4_doen_register23_SCFG_cmsensor_rst0 { \
  7831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7832. _ezchip_macro_read_value_ &= ~(0xFF); \
  7833. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  7834. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7835. }
  7836. #define SET_GPIO_4_doen_register23_SCFG_cmsensor_rst1 { \
  7837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7838. _ezchip_macro_read_value_ &= ~(0xFF); \
  7839. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  7840. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7841. }
  7842. #define SET_GPIO_4_doen_register32_SCFG_gmac_phy_rstn { \
  7843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7844. _ezchip_macro_read_value_ &= ~(0xFF); \
  7845. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  7846. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7847. }
  7848. #define SET_GPIO_4_doen_sdio0_pad_card_power_en { \
  7849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7850. _ezchip_macro_read_value_ &= ~(0xFF); \
  7851. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  7852. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7853. }
  7854. #define SET_GPIO_4_doen_sdio0_pad_cclk_out { \
  7855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7856. _ezchip_macro_read_value_ &= ~(0xFF); \
  7857. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  7858. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7859. }
  7860. #define SET_GPIO_4_doen_sdio0_pad_ccmd_oe { \
  7861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7862. _ezchip_macro_read_value_ &= ~(0xFF); \
  7863. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  7864. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7865. }
  7866. #define SET_GPIO_4_doen_sdio0_pad_ccmd_out { \
  7867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7868. _ezchip_macro_read_value_ &= ~(0xFF); \
  7869. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  7870. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7871. }
  7872. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit0 { \
  7873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7874. _ezchip_macro_read_value_ &= ~(0xFF); \
  7875. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  7876. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7877. }
  7878. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit1 { \
  7879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7880. _ezchip_macro_read_value_ &= ~(0xFF); \
  7881. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  7882. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7883. }
  7884. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit2 { \
  7885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7886. _ezchip_macro_read_value_ &= ~(0xFF); \
  7887. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  7888. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7889. }
  7890. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit3 { \
  7891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7892. _ezchip_macro_read_value_ &= ~(0xFF); \
  7893. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  7894. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7895. }
  7896. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit4 { \
  7897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7898. _ezchip_macro_read_value_ &= ~(0xFF); \
  7899. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  7900. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7901. }
  7902. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit5 { \
  7903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7904. _ezchip_macro_read_value_ &= ~(0xFF); \
  7905. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  7906. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7907. }
  7908. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit6 { \
  7909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7910. _ezchip_macro_read_value_ &= ~(0xFF); \
  7911. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  7912. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7913. }
  7914. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit7 { \
  7915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7916. _ezchip_macro_read_value_ &= ~(0xFF); \
  7917. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  7918. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7919. }
  7920. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit0 { \
  7921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7922. _ezchip_macro_read_value_ &= ~(0xFF); \
  7923. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  7924. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7925. }
  7926. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit1 { \
  7927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7928. _ezchip_macro_read_value_ &= ~(0xFF); \
  7929. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  7930. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7931. }
  7932. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit2 { \
  7933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7934. _ezchip_macro_read_value_ &= ~(0xFF); \
  7935. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  7936. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7937. }
  7938. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit3 { \
  7939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7940. _ezchip_macro_read_value_ &= ~(0xFF); \
  7941. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  7942. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7943. }
  7944. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit4 { \
  7945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7946. _ezchip_macro_read_value_ &= ~(0xFF); \
  7947. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  7948. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7949. }
  7950. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit5 { \
  7951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7952. _ezchip_macro_read_value_ &= ~(0xFF); \
  7953. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  7954. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7955. }
  7956. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit6 { \
  7957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7958. _ezchip_macro_read_value_ &= ~(0xFF); \
  7959. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  7960. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7961. }
  7962. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit7 { \
  7963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7964. _ezchip_macro_read_value_ &= ~(0xFF); \
  7965. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  7966. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7967. }
  7968. #define SET_GPIO_4_doen_sdio0_pad_rst_n { \
  7969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7970. _ezchip_macro_read_value_ &= ~(0xFF); \
  7971. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  7972. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7973. }
  7974. #define SET_GPIO_4_doen_sdio1_pad_card_power_en { \
  7975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7976. _ezchip_macro_read_value_ &= ~(0xFF); \
  7977. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  7978. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7979. }
  7980. #define SET_GPIO_4_doen_sdio1_pad_cclk_out { \
  7981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7982. _ezchip_macro_read_value_ &= ~(0xFF); \
  7983. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  7984. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7985. }
  7986. #define SET_GPIO_4_doen_sdio1_pad_ccmd_oe { \
  7987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7988. _ezchip_macro_read_value_ &= ~(0xFF); \
  7989. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  7990. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7991. }
  7992. #define SET_GPIO_4_doen_sdio1_pad_ccmd_out { \
  7993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7994. _ezchip_macro_read_value_ &= ~(0xFF); \
  7995. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  7996. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7997. }
  7998. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit0 { \
  7999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8000. _ezchip_macro_read_value_ &= ~(0xFF); \
  8001. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  8002. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8003. }
  8004. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit1 { \
  8005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8006. _ezchip_macro_read_value_ &= ~(0xFF); \
  8007. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  8008. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8009. }
  8010. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit2 { \
  8011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8012. _ezchip_macro_read_value_ &= ~(0xFF); \
  8013. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  8014. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8015. }
  8016. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit3 { \
  8017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8018. _ezchip_macro_read_value_ &= ~(0xFF); \
  8019. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  8020. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8021. }
  8022. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit4 { \
  8023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8024. _ezchip_macro_read_value_ &= ~(0xFF); \
  8025. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  8026. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8027. }
  8028. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit5 { \
  8029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8030. _ezchip_macro_read_value_ &= ~(0xFF); \
  8031. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  8032. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8033. }
  8034. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit6 { \
  8035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8036. _ezchip_macro_read_value_ &= ~(0xFF); \
  8037. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  8038. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8039. }
  8040. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit7 { \
  8041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8042. _ezchip_macro_read_value_ &= ~(0xFF); \
  8043. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  8044. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8045. }
  8046. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit0 { \
  8047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8048. _ezchip_macro_read_value_ &= ~(0xFF); \
  8049. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  8050. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8051. }
  8052. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit1 { \
  8053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8054. _ezchip_macro_read_value_ &= ~(0xFF); \
  8055. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  8056. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8057. }
  8058. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit2 { \
  8059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8060. _ezchip_macro_read_value_ &= ~(0xFF); \
  8061. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  8062. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8063. }
  8064. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit3 { \
  8065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8066. _ezchip_macro_read_value_ &= ~(0xFF); \
  8067. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  8068. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8069. }
  8070. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit4 { \
  8071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8072. _ezchip_macro_read_value_ &= ~(0xFF); \
  8073. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  8074. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8075. }
  8076. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit5 { \
  8077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8078. _ezchip_macro_read_value_ &= ~(0xFF); \
  8079. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  8080. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8081. }
  8082. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit6 { \
  8083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8084. _ezchip_macro_read_value_ &= ~(0xFF); \
  8085. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  8086. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8087. }
  8088. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit7 { \
  8089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8090. _ezchip_macro_read_value_ &= ~(0xFF); \
  8091. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  8092. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8093. }
  8094. #define SET_GPIO_4_doen_sdio1_pad_rst_n { \
  8095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8096. _ezchip_macro_read_value_ &= ~(0xFF); \
  8097. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  8098. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8099. }
  8100. #define SET_GPIO_4_doen_spdif_tx_sdout { \
  8101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8102. _ezchip_macro_read_value_ &= ~(0xFF); \
  8103. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  8104. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8105. }
  8106. #define SET_GPIO_4_doen_spdif_tx_sdout_oen { \
  8107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8108. _ezchip_macro_read_value_ &= ~(0xFF); \
  8109. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  8110. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8111. }
  8112. #define SET_GPIO_4_doen_spi0_pad_oe_n { \
  8113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8114. _ezchip_macro_read_value_ &= ~(0xFF); \
  8115. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  8116. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8117. }
  8118. #define SET_GPIO_4_doen_spi0_pad_sck_out { \
  8119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8120. _ezchip_macro_read_value_ &= ~(0xFF); \
  8121. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  8122. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8123. }
  8124. #define SET_GPIO_4_doen_spi0_pad_ss_0_n { \
  8125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8126. _ezchip_macro_read_value_ &= ~(0xFF); \
  8127. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  8128. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8129. }
  8130. #define SET_GPIO_4_doen_spi0_pad_ss_1_n { \
  8131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8132. _ezchip_macro_read_value_ &= ~(0xFF); \
  8133. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  8134. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8135. }
  8136. #define SET_GPIO_4_doen_spi0_pad_txd { \
  8137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8138. _ezchip_macro_read_value_ &= ~(0xFF); \
  8139. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  8140. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8141. }
  8142. #define SET_GPIO_4_doen_spi1_pad_oe_n { \
  8143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8144. _ezchip_macro_read_value_ &= ~(0xFF); \
  8145. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  8146. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8147. }
  8148. #define SET_GPIO_4_doen_spi1_pad_sck_out { \
  8149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8150. _ezchip_macro_read_value_ &= ~(0xFF); \
  8151. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  8152. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8153. }
  8154. #define SET_GPIO_4_doen_spi1_pad_ss_0_n { \
  8155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8156. _ezchip_macro_read_value_ &= ~(0xFF); \
  8157. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  8158. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8159. }
  8160. #define SET_GPIO_4_doen_spi1_pad_ss_1_n { \
  8161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8162. _ezchip_macro_read_value_ &= ~(0xFF); \
  8163. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  8164. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8165. }
  8166. #define SET_GPIO_4_doen_spi1_pad_txd { \
  8167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8168. _ezchip_macro_read_value_ &= ~(0xFF); \
  8169. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  8170. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8171. }
  8172. #define SET_GPIO_4_doen_spi2_pad_oe_n { \
  8173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8174. _ezchip_macro_read_value_ &= ~(0xFF); \
  8175. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  8176. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8177. }
  8178. #define SET_GPIO_4_doen_spi2_pad_sck_out { \
  8179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8180. _ezchip_macro_read_value_ &= ~(0xFF); \
  8181. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  8182. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8183. }
  8184. #define SET_GPIO_4_doen_spi2_pad_ss_0_n { \
  8185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8186. _ezchip_macro_read_value_ &= ~(0xFF); \
  8187. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  8188. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8189. }
  8190. #define SET_GPIO_4_doen_spi2_pad_ss_1_n { \
  8191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8192. _ezchip_macro_read_value_ &= ~(0xFF); \
  8193. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  8194. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8195. }
  8196. #define SET_GPIO_4_doen_spi2_pad_txd { \
  8197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8198. _ezchip_macro_read_value_ &= ~(0xFF); \
  8199. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  8200. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8201. }
  8202. #define SET_GPIO_4_doen_spi2ahb_pad_oe_n_bit0 { \
  8203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8204. _ezchip_macro_read_value_ &= ~(0xFF); \
  8205. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  8206. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8207. }
  8208. #define SET_GPIO_4_doen_spi2ahb_pad_oe_n_bit1 { \
  8209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8210. _ezchip_macro_read_value_ &= ~(0xFF); \
  8211. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  8212. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8213. }
  8214. #define SET_GPIO_4_doen_spi2ahb_pad_oe_n_bit2 { \
  8215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8216. _ezchip_macro_read_value_ &= ~(0xFF); \
  8217. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  8218. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8219. }
  8220. #define SET_GPIO_4_doen_spi2ahb_pad_oe_n_bit3 { \
  8221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8222. _ezchip_macro_read_value_ &= ~(0xFF); \
  8223. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  8224. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8225. }
  8226. #define SET_GPIO_4_doen_spi2ahb_pad_txd_bit0 { \
  8227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8228. _ezchip_macro_read_value_ &= ~(0xFF); \
  8229. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  8230. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8231. }
  8232. #define SET_GPIO_4_doen_spi2ahb_pad_txd_bit1 { \
  8233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8234. _ezchip_macro_read_value_ &= ~(0xFF); \
  8235. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  8236. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8237. }
  8238. #define SET_GPIO_4_doen_spi2ahb_pad_txd_bit2 { \
  8239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8240. _ezchip_macro_read_value_ &= ~(0xFF); \
  8241. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  8242. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8243. }
  8244. #define SET_GPIO_4_doen_spi2ahb_pad_txd_bit3 { \
  8245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8246. _ezchip_macro_read_value_ &= ~(0xFF); \
  8247. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  8248. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8249. }
  8250. #define SET_GPIO_4_doen_spi3_pad_oe_n { \
  8251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8252. _ezchip_macro_read_value_ &= ~(0xFF); \
  8253. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  8254. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8255. }
  8256. #define SET_GPIO_4_doen_spi3_pad_sck_out { \
  8257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8258. _ezchip_macro_read_value_ &= ~(0xFF); \
  8259. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  8260. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8261. }
  8262. #define SET_GPIO_4_doen_spi3_pad_ss_0_n { \
  8263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8264. _ezchip_macro_read_value_ &= ~(0xFF); \
  8265. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  8266. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8267. }
  8268. #define SET_GPIO_4_doen_spi3_pad_ss_1_n { \
  8269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8270. _ezchip_macro_read_value_ &= ~(0xFF); \
  8271. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  8272. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8273. }
  8274. #define SET_GPIO_4_doen_spi3_pad_txd { \
  8275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8276. _ezchip_macro_read_value_ &= ~(0xFF); \
  8277. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  8278. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8279. }
  8280. #define SET_GPIO_4_doen_uart0_pad_dtrn { \
  8281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8282. _ezchip_macro_read_value_ &= ~(0xFF); \
  8283. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  8284. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8285. }
  8286. #define SET_GPIO_4_doen_uart0_pad_rtsn { \
  8287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8288. _ezchip_macro_read_value_ &= ~(0xFF); \
  8289. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  8290. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8291. }
  8292. #define SET_GPIO_4_doen_uart0_pad_sout { \
  8293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8294. _ezchip_macro_read_value_ &= ~(0xFF); \
  8295. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  8296. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8297. }
  8298. #define SET_GPIO_4_doen_uart1_pad_sout { \
  8299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8300. _ezchip_macro_read_value_ &= ~(0xFF); \
  8301. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  8302. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8303. }
  8304. #define SET_GPIO_4_doen_uart2_pad_dtr_n { \
  8305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8306. _ezchip_macro_read_value_ &= ~(0xFF); \
  8307. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  8308. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8309. }
  8310. #define SET_GPIO_4_doen_uart2_pad_rts_n { \
  8311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8312. _ezchip_macro_read_value_ &= ~(0xFF); \
  8313. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  8314. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8315. }
  8316. #define SET_GPIO_4_doen_uart2_pad_sout { \
  8317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8318. _ezchip_macro_read_value_ &= ~(0xFF); \
  8319. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  8320. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8321. }
  8322. #define SET_GPIO_4_doen_uart3_pad_sout { \
  8323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8324. _ezchip_macro_read_value_ &= ~(0xFF); \
  8325. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  8326. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8327. }
  8328. #define SET_GPIO_4_doen_usb_drv_bus { \
  8329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8330. _ezchip_macro_read_value_ &= ~(0xFF); \
  8331. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  8332. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8333. }
  8334. #define SET_GPIO_5_dout_reverse_(en) { \
  8335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8336. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  8337. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  8338. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8339. }
  8340. #define SET_GPIO_5_dout_LOW { \
  8341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8342. _ezchip_macro_read_value_ &= ~(0xFF); \
  8343. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  8344. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8345. }
  8346. #define SET_GPIO_5_dout_HIGH { \
  8347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8348. _ezchip_macro_read_value_ &= ~(0xFF); \
  8349. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  8350. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8351. }
  8352. #define SET_GPIO_5_dout_clk_gmac_tophyref { \
  8353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8354. _ezchip_macro_read_value_ &= ~(0xFF); \
  8355. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  8356. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8357. }
  8358. #define SET_GPIO_5_dout_cpu_jtag_tdo { \
  8359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8360. _ezchip_macro_read_value_ &= ~(0xFF); \
  8361. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  8362. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8363. }
  8364. #define SET_GPIO_5_dout_cpu_jtag_tdo_oen { \
  8365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8366. _ezchip_macro_read_value_ &= ~(0xFF); \
  8367. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  8368. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8369. }
  8370. #define SET_GPIO_5_dout_dmic_clk_out { \
  8371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8372. _ezchip_macro_read_value_ &= ~(0xFF); \
  8373. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  8374. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8375. }
  8376. #define SET_GPIO_5_dout_dsp_JTDOEn_pad { \
  8377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8378. _ezchip_macro_read_value_ &= ~(0xFF); \
  8379. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  8380. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8381. }
  8382. #define SET_GPIO_5_dout_dsp_JTDO_pad { \
  8383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8384. _ezchip_macro_read_value_ &= ~(0xFF); \
  8385. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  8386. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8387. }
  8388. #define SET_GPIO_5_dout_i2c0_pad_sck_oe { \
  8389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8390. _ezchip_macro_read_value_ &= ~(0xFF); \
  8391. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  8392. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8393. }
  8394. #define SET_GPIO_5_dout_i2c0_pad_sda_oe { \
  8395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8396. _ezchip_macro_read_value_ &= ~(0xFF); \
  8397. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  8398. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8399. }
  8400. #define SET_GPIO_5_dout_i2c1_pad_sck_oe { \
  8401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8402. _ezchip_macro_read_value_ &= ~(0xFF); \
  8403. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  8404. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8405. }
  8406. #define SET_GPIO_5_dout_i2c1_pad_sda_oe { \
  8407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8408. _ezchip_macro_read_value_ &= ~(0xFF); \
  8409. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  8410. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8411. }
  8412. #define SET_GPIO_5_dout_i2c2_pad_sck_oe { \
  8413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8414. _ezchip_macro_read_value_ &= ~(0xFF); \
  8415. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  8416. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8417. }
  8418. #define SET_GPIO_5_dout_i2c2_pad_sda_oe { \
  8419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8420. _ezchip_macro_read_value_ &= ~(0xFF); \
  8421. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  8422. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8423. }
  8424. #define SET_GPIO_5_dout_i2c3_pad_sck_oe { \
  8425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8426. _ezchip_macro_read_value_ &= ~(0xFF); \
  8427. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  8428. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8429. }
  8430. #define SET_GPIO_5_dout_i2c3_pad_sda_oe { \
  8431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8432. _ezchip_macro_read_value_ &= ~(0xFF); \
  8433. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  8434. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8435. }
  8436. #define SET_GPIO_5_dout_i2srx_bclk_out { \
  8437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8438. _ezchip_macro_read_value_ &= ~(0xFF); \
  8439. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  8440. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8441. }
  8442. #define SET_GPIO_5_dout_i2srx_bclk_out_oen { \
  8443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8444. _ezchip_macro_read_value_ &= ~(0xFF); \
  8445. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  8446. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8447. }
  8448. #define SET_GPIO_5_dout_i2srx_lrck_out { \
  8449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8450. _ezchip_macro_read_value_ &= ~(0xFF); \
  8451. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  8452. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8453. }
  8454. #define SET_GPIO_5_dout_i2srx_lrck_out_oen { \
  8455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8456. _ezchip_macro_read_value_ &= ~(0xFF); \
  8457. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  8458. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8459. }
  8460. #define SET_GPIO_5_dout_i2srx_mclk_out { \
  8461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8462. _ezchip_macro_read_value_ &= ~(0xFF); \
  8463. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  8464. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8465. }
  8466. #define SET_GPIO_5_dout_i2stx_bclk_out { \
  8467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8468. _ezchip_macro_read_value_ &= ~(0xFF); \
  8469. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  8470. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8471. }
  8472. #define SET_GPIO_5_dout_i2stx_bclk_out_oen { \
  8473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8474. _ezchip_macro_read_value_ &= ~(0xFF); \
  8475. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  8476. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8477. }
  8478. #define SET_GPIO_5_dout_i2stx_lrck_out { \
  8479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8480. _ezchip_macro_read_value_ &= ~(0xFF); \
  8481. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  8482. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8483. }
  8484. #define SET_GPIO_5_dout_i2stx_lrckout_oen { \
  8485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8486. _ezchip_macro_read_value_ &= ~(0xFF); \
  8487. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  8488. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8489. }
  8490. #define SET_GPIO_5_dout_i2stx_mclk_out { \
  8491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8492. _ezchip_macro_read_value_ &= ~(0xFF); \
  8493. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  8494. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8495. }
  8496. #define SET_GPIO_5_dout_i2stx_sdout0 { \
  8497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8498. _ezchip_macro_read_value_ &= ~(0xFF); \
  8499. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  8500. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8501. }
  8502. #define SET_GPIO_5_dout_i2stx_sdout1 { \
  8503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8504. _ezchip_macro_read_value_ &= ~(0xFF); \
  8505. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  8506. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8507. }
  8508. #define SET_GPIO_5_dout_lcd_pad_csm_n { \
  8509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8510. _ezchip_macro_read_value_ &= ~(0xFF); \
  8511. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  8512. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8513. }
  8514. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit0 { \
  8515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8516. _ezchip_macro_read_value_ &= ~(0xFF); \
  8517. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  8518. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8519. }
  8520. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit1 { \
  8521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8522. _ezchip_macro_read_value_ &= ~(0xFF); \
  8523. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  8524. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8525. }
  8526. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit2 { \
  8527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8528. _ezchip_macro_read_value_ &= ~(0xFF); \
  8529. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  8530. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8531. }
  8532. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit3 { \
  8533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8534. _ezchip_macro_read_value_ &= ~(0xFF); \
  8535. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  8536. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8537. }
  8538. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit4 { \
  8539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8540. _ezchip_macro_read_value_ &= ~(0xFF); \
  8541. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  8542. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8543. }
  8544. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit5 { \
  8545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8546. _ezchip_macro_read_value_ &= ~(0xFF); \
  8547. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  8548. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8549. }
  8550. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit6 { \
  8551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8552. _ezchip_macro_read_value_ &= ~(0xFF); \
  8553. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  8554. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8555. }
  8556. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit7 { \
  8557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8558. _ezchip_macro_read_value_ &= ~(0xFF); \
  8559. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  8560. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8561. }
  8562. #define SET_GPIO_5_dout_pwm_pad_out_bit0 { \
  8563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8564. _ezchip_macro_read_value_ &= ~(0xFF); \
  8565. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  8566. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8567. }
  8568. #define SET_GPIO_5_dout_pwm_pad_out_bit1 { \
  8569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8570. _ezchip_macro_read_value_ &= ~(0xFF); \
  8571. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  8572. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8573. }
  8574. #define SET_GPIO_5_dout_pwm_pad_out_bit2 { \
  8575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8576. _ezchip_macro_read_value_ &= ~(0xFF); \
  8577. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  8578. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8579. }
  8580. #define SET_GPIO_5_dout_pwm_pad_out_bit3 { \
  8581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8582. _ezchip_macro_read_value_ &= ~(0xFF); \
  8583. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  8584. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8585. }
  8586. #define SET_GPIO_5_dout_pwm_pad_out_bit4 { \
  8587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8588. _ezchip_macro_read_value_ &= ~(0xFF); \
  8589. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  8590. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8591. }
  8592. #define SET_GPIO_5_dout_pwm_pad_out_bit5 { \
  8593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8594. _ezchip_macro_read_value_ &= ~(0xFF); \
  8595. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  8596. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8597. }
  8598. #define SET_GPIO_5_dout_pwm_pad_out_bit6 { \
  8599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8600. _ezchip_macro_read_value_ &= ~(0xFF); \
  8601. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  8602. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8603. }
  8604. #define SET_GPIO_5_dout_pwm_pad_out_bit7 { \
  8605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8606. _ezchip_macro_read_value_ &= ~(0xFF); \
  8607. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  8608. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8609. }
  8610. #define SET_GPIO_5_dout_pwmdac_left_out { \
  8611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8612. _ezchip_macro_read_value_ &= ~(0xFF); \
  8613. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  8614. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8615. }
  8616. #define SET_GPIO_5_dout_pwmdac_right_out { \
  8617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8618. _ezchip_macro_read_value_ &= ~(0xFF); \
  8619. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  8620. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8621. }
  8622. #define SET_GPIO_5_dout_qspi_csn1_out { \
  8623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8624. _ezchip_macro_read_value_ &= ~(0xFF); \
  8625. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  8626. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8627. }
  8628. #define SET_GPIO_5_dout_qspi_csn2_out { \
  8629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8630. _ezchip_macro_read_value_ &= ~(0xFF); \
  8631. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  8632. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8633. }
  8634. #define SET_GPIO_5_dout_qspi_csn3_out { \
  8635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8636. _ezchip_macro_read_value_ &= ~(0xFF); \
  8637. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  8638. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8639. }
  8640. #define SET_GPIO_5_dout_register23_SCFG_cmsensor_rst0 { \
  8641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8642. _ezchip_macro_read_value_ &= ~(0xFF); \
  8643. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  8644. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8645. }
  8646. #define SET_GPIO_5_dout_register23_SCFG_cmsensor_rst1 { \
  8647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8648. _ezchip_macro_read_value_ &= ~(0xFF); \
  8649. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  8650. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8651. }
  8652. #define SET_GPIO_5_dout_register32_SCFG_gmac_phy_rstn { \
  8653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8654. _ezchip_macro_read_value_ &= ~(0xFF); \
  8655. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  8656. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8657. }
  8658. #define SET_GPIO_5_dout_sdio0_pad_card_power_en { \
  8659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8660. _ezchip_macro_read_value_ &= ~(0xFF); \
  8661. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  8662. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8663. }
  8664. #define SET_GPIO_5_dout_sdio0_pad_cclk_out { \
  8665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8666. _ezchip_macro_read_value_ &= ~(0xFF); \
  8667. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  8668. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8669. }
  8670. #define SET_GPIO_5_dout_sdio0_pad_ccmd_oe { \
  8671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8672. _ezchip_macro_read_value_ &= ~(0xFF); \
  8673. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  8674. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8675. }
  8676. #define SET_GPIO_5_dout_sdio0_pad_ccmd_out { \
  8677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8678. _ezchip_macro_read_value_ &= ~(0xFF); \
  8679. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  8680. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8681. }
  8682. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit0 { \
  8683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8684. _ezchip_macro_read_value_ &= ~(0xFF); \
  8685. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  8686. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8687. }
  8688. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit1 { \
  8689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8690. _ezchip_macro_read_value_ &= ~(0xFF); \
  8691. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  8692. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8693. }
  8694. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit2 { \
  8695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8696. _ezchip_macro_read_value_ &= ~(0xFF); \
  8697. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  8698. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8699. }
  8700. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit3 { \
  8701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8702. _ezchip_macro_read_value_ &= ~(0xFF); \
  8703. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  8704. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8705. }
  8706. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit4 { \
  8707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8708. _ezchip_macro_read_value_ &= ~(0xFF); \
  8709. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  8710. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8711. }
  8712. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit5 { \
  8713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8714. _ezchip_macro_read_value_ &= ~(0xFF); \
  8715. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  8716. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8717. }
  8718. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit6 { \
  8719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8720. _ezchip_macro_read_value_ &= ~(0xFF); \
  8721. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  8722. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8723. }
  8724. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit7 { \
  8725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8726. _ezchip_macro_read_value_ &= ~(0xFF); \
  8727. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  8728. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8729. }
  8730. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit0 { \
  8731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8732. _ezchip_macro_read_value_ &= ~(0xFF); \
  8733. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  8734. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8735. }
  8736. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit1 { \
  8737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8738. _ezchip_macro_read_value_ &= ~(0xFF); \
  8739. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  8740. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8741. }
  8742. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit2 { \
  8743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8744. _ezchip_macro_read_value_ &= ~(0xFF); \
  8745. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  8746. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8747. }
  8748. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit3 { \
  8749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8750. _ezchip_macro_read_value_ &= ~(0xFF); \
  8751. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  8752. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8753. }
  8754. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit4 { \
  8755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8756. _ezchip_macro_read_value_ &= ~(0xFF); \
  8757. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  8758. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8759. }
  8760. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit5 { \
  8761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8762. _ezchip_macro_read_value_ &= ~(0xFF); \
  8763. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  8764. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8765. }
  8766. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit6 { \
  8767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8768. _ezchip_macro_read_value_ &= ~(0xFF); \
  8769. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  8770. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8771. }
  8772. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit7 { \
  8773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8774. _ezchip_macro_read_value_ &= ~(0xFF); \
  8775. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  8776. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8777. }
  8778. #define SET_GPIO_5_dout_sdio0_pad_rst_n { \
  8779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8780. _ezchip_macro_read_value_ &= ~(0xFF); \
  8781. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  8782. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8783. }
  8784. #define SET_GPIO_5_dout_sdio1_pad_card_power_en { \
  8785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8786. _ezchip_macro_read_value_ &= ~(0xFF); \
  8787. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  8788. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8789. }
  8790. #define SET_GPIO_5_dout_sdio1_pad_cclk_out { \
  8791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8792. _ezchip_macro_read_value_ &= ~(0xFF); \
  8793. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  8794. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8795. }
  8796. #define SET_GPIO_5_dout_sdio1_pad_ccmd_oe { \
  8797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8798. _ezchip_macro_read_value_ &= ~(0xFF); \
  8799. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  8800. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8801. }
  8802. #define SET_GPIO_5_dout_sdio1_pad_ccmd_out { \
  8803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8804. _ezchip_macro_read_value_ &= ~(0xFF); \
  8805. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  8806. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8807. }
  8808. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit0 { \
  8809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8810. _ezchip_macro_read_value_ &= ~(0xFF); \
  8811. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  8812. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8813. }
  8814. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit1 { \
  8815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8816. _ezchip_macro_read_value_ &= ~(0xFF); \
  8817. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  8818. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8819. }
  8820. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit2 { \
  8821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8822. _ezchip_macro_read_value_ &= ~(0xFF); \
  8823. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  8824. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8825. }
  8826. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit3 { \
  8827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8828. _ezchip_macro_read_value_ &= ~(0xFF); \
  8829. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  8830. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8831. }
  8832. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit4 { \
  8833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8834. _ezchip_macro_read_value_ &= ~(0xFF); \
  8835. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  8836. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8837. }
  8838. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit5 { \
  8839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8840. _ezchip_macro_read_value_ &= ~(0xFF); \
  8841. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  8842. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8843. }
  8844. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit6 { \
  8845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8846. _ezchip_macro_read_value_ &= ~(0xFF); \
  8847. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  8848. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8849. }
  8850. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit7 { \
  8851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8852. _ezchip_macro_read_value_ &= ~(0xFF); \
  8853. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  8854. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8855. }
  8856. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit0 { \
  8857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8858. _ezchip_macro_read_value_ &= ~(0xFF); \
  8859. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  8860. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8861. }
  8862. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit1 { \
  8863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8864. _ezchip_macro_read_value_ &= ~(0xFF); \
  8865. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  8866. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8867. }
  8868. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit2 { \
  8869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8870. _ezchip_macro_read_value_ &= ~(0xFF); \
  8871. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  8872. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8873. }
  8874. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit3 { \
  8875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8876. _ezchip_macro_read_value_ &= ~(0xFF); \
  8877. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  8878. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8879. }
  8880. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit4 { \
  8881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8882. _ezchip_macro_read_value_ &= ~(0xFF); \
  8883. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  8884. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8885. }
  8886. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit5 { \
  8887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8888. _ezchip_macro_read_value_ &= ~(0xFF); \
  8889. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  8890. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8891. }
  8892. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit6 { \
  8893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8894. _ezchip_macro_read_value_ &= ~(0xFF); \
  8895. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  8896. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8897. }
  8898. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit7 { \
  8899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8900. _ezchip_macro_read_value_ &= ~(0xFF); \
  8901. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  8902. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8903. }
  8904. #define SET_GPIO_5_dout_sdio1_pad_rst_n { \
  8905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8906. _ezchip_macro_read_value_ &= ~(0xFF); \
  8907. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  8908. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8909. }
  8910. #define SET_GPIO_5_dout_spdif_tx_sdout { \
  8911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8912. _ezchip_macro_read_value_ &= ~(0xFF); \
  8913. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  8914. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8915. }
  8916. #define SET_GPIO_5_dout_spdif_tx_sdout_oen { \
  8917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8918. _ezchip_macro_read_value_ &= ~(0xFF); \
  8919. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  8920. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8921. }
  8922. #define SET_GPIO_5_dout_spi0_pad_oe_n { \
  8923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8924. _ezchip_macro_read_value_ &= ~(0xFF); \
  8925. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  8926. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8927. }
  8928. #define SET_GPIO_5_dout_spi0_pad_sck_out { \
  8929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8930. _ezchip_macro_read_value_ &= ~(0xFF); \
  8931. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  8932. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8933. }
  8934. #define SET_GPIO_5_dout_spi0_pad_ss_0_n { \
  8935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8936. _ezchip_macro_read_value_ &= ~(0xFF); \
  8937. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  8938. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8939. }
  8940. #define SET_GPIO_5_dout_spi0_pad_ss_1_n { \
  8941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8942. _ezchip_macro_read_value_ &= ~(0xFF); \
  8943. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  8944. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8945. }
  8946. #define SET_GPIO_5_dout_spi0_pad_txd { \
  8947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8948. _ezchip_macro_read_value_ &= ~(0xFF); \
  8949. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  8950. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8951. }
  8952. #define SET_GPIO_5_dout_spi1_pad_oe_n { \
  8953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8954. _ezchip_macro_read_value_ &= ~(0xFF); \
  8955. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  8956. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8957. }
  8958. #define SET_GPIO_5_dout_spi1_pad_sck_out { \
  8959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8960. _ezchip_macro_read_value_ &= ~(0xFF); \
  8961. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  8962. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8963. }
  8964. #define SET_GPIO_5_dout_spi1_pad_ss_0_n { \
  8965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8966. _ezchip_macro_read_value_ &= ~(0xFF); \
  8967. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  8968. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8969. }
  8970. #define SET_GPIO_5_dout_spi1_pad_ss_1_n { \
  8971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8972. _ezchip_macro_read_value_ &= ~(0xFF); \
  8973. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  8974. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8975. }
  8976. #define SET_GPIO_5_dout_spi1_pad_txd { \
  8977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8978. _ezchip_macro_read_value_ &= ~(0xFF); \
  8979. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  8980. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8981. }
  8982. #define SET_GPIO_5_dout_spi2_pad_oe_n { \
  8983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8984. _ezchip_macro_read_value_ &= ~(0xFF); \
  8985. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  8986. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8987. }
  8988. #define SET_GPIO_5_dout_spi2_pad_sck_out { \
  8989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8990. _ezchip_macro_read_value_ &= ~(0xFF); \
  8991. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  8992. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8993. }
  8994. #define SET_GPIO_5_dout_spi2_pad_ss_0_n { \
  8995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8996. _ezchip_macro_read_value_ &= ~(0xFF); \
  8997. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  8998. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8999. }
  9000. #define SET_GPIO_5_dout_spi2_pad_ss_1_n { \
  9001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9002. _ezchip_macro_read_value_ &= ~(0xFF); \
  9003. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  9004. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9005. }
  9006. #define SET_GPIO_5_dout_spi2_pad_txd { \
  9007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9008. _ezchip_macro_read_value_ &= ~(0xFF); \
  9009. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  9010. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9011. }
  9012. #define SET_GPIO_5_dout_spi2ahb_pad_oe_n_bit0 { \
  9013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9014. _ezchip_macro_read_value_ &= ~(0xFF); \
  9015. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  9016. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9017. }
  9018. #define SET_GPIO_5_dout_spi2ahb_pad_oe_n_bit1 { \
  9019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9020. _ezchip_macro_read_value_ &= ~(0xFF); \
  9021. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  9022. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9023. }
  9024. #define SET_GPIO_5_dout_spi2ahb_pad_oe_n_bit2 { \
  9025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9026. _ezchip_macro_read_value_ &= ~(0xFF); \
  9027. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  9028. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9029. }
  9030. #define SET_GPIO_5_dout_spi2ahb_pad_oe_n_bit3 { \
  9031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9032. _ezchip_macro_read_value_ &= ~(0xFF); \
  9033. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  9034. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9035. }
  9036. #define SET_GPIO_5_dout_spi2ahb_pad_txd_bit0 { \
  9037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9038. _ezchip_macro_read_value_ &= ~(0xFF); \
  9039. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  9040. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9041. }
  9042. #define SET_GPIO_5_dout_spi2ahb_pad_txd_bit1 { \
  9043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9044. _ezchip_macro_read_value_ &= ~(0xFF); \
  9045. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  9046. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9047. }
  9048. #define SET_GPIO_5_dout_spi2ahb_pad_txd_bit2 { \
  9049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9050. _ezchip_macro_read_value_ &= ~(0xFF); \
  9051. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  9052. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9053. }
  9054. #define SET_GPIO_5_dout_spi2ahb_pad_txd_bit3 { \
  9055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9056. _ezchip_macro_read_value_ &= ~(0xFF); \
  9057. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  9058. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9059. }
  9060. #define SET_GPIO_5_dout_spi3_pad_oe_n { \
  9061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9062. _ezchip_macro_read_value_ &= ~(0xFF); \
  9063. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  9064. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9065. }
  9066. #define SET_GPIO_5_dout_spi3_pad_sck_out { \
  9067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9068. _ezchip_macro_read_value_ &= ~(0xFF); \
  9069. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  9070. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9071. }
  9072. #define SET_GPIO_5_dout_spi3_pad_ss_0_n { \
  9073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9074. _ezchip_macro_read_value_ &= ~(0xFF); \
  9075. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  9076. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9077. }
  9078. #define SET_GPIO_5_dout_spi3_pad_ss_1_n { \
  9079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9080. _ezchip_macro_read_value_ &= ~(0xFF); \
  9081. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  9082. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9083. }
  9084. #define SET_GPIO_5_dout_spi3_pad_txd { \
  9085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9086. _ezchip_macro_read_value_ &= ~(0xFF); \
  9087. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  9088. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9089. }
  9090. #define SET_GPIO_5_dout_uart0_pad_dtrn { \
  9091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9092. _ezchip_macro_read_value_ &= ~(0xFF); \
  9093. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  9094. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9095. }
  9096. #define SET_GPIO_5_dout_uart0_pad_rtsn { \
  9097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9098. _ezchip_macro_read_value_ &= ~(0xFF); \
  9099. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  9100. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9101. }
  9102. #define SET_GPIO_5_dout_uart0_pad_sout { \
  9103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9104. _ezchip_macro_read_value_ &= ~(0xFF); \
  9105. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  9106. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9107. }
  9108. #define SET_GPIO_5_dout_uart1_pad_sout { \
  9109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9110. _ezchip_macro_read_value_ &= ~(0xFF); \
  9111. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  9112. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9113. }
  9114. #define SET_GPIO_5_dout_uart2_pad_dtr_n { \
  9115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9116. _ezchip_macro_read_value_ &= ~(0xFF); \
  9117. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  9118. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9119. }
  9120. #define SET_GPIO_5_dout_uart2_pad_rts_n { \
  9121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9122. _ezchip_macro_read_value_ &= ~(0xFF); \
  9123. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  9124. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9125. }
  9126. #define SET_GPIO_5_dout_uart2_pad_sout { \
  9127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9128. _ezchip_macro_read_value_ &= ~(0xFF); \
  9129. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  9130. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9131. }
  9132. #define SET_GPIO_5_dout_uart3_pad_sout { \
  9133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9134. _ezchip_macro_read_value_ &= ~(0xFF); \
  9135. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  9136. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9137. }
  9138. #define SET_GPIO_5_dout_usb_drv_bus { \
  9139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9140. _ezchip_macro_read_value_ &= ~(0xFF); \
  9141. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  9142. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9143. }
  9144. #define SET_GPIO_5_doen_reverse_(en) { \
  9145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9146. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  9147. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  9148. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9149. }
  9150. #define SET_GPIO_5_doen_LOW { \
  9151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9152. _ezchip_macro_read_value_ &= ~(0xFF); \
  9153. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  9154. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9155. }
  9156. #define SET_GPIO_5_doen_HIGH { \
  9157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9158. _ezchip_macro_read_value_ &= ~(0xFF); \
  9159. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  9160. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9161. }
  9162. #define SET_GPIO_5_doen_clk_gmac_tophyref { \
  9163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9164. _ezchip_macro_read_value_ &= ~(0xFF); \
  9165. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  9166. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9167. }
  9168. #define SET_GPIO_5_doen_cpu_jtag_tdo { \
  9169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9170. _ezchip_macro_read_value_ &= ~(0xFF); \
  9171. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  9172. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9173. }
  9174. #define SET_GPIO_5_doen_cpu_jtag_tdo_oen { \
  9175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9176. _ezchip_macro_read_value_ &= ~(0xFF); \
  9177. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  9178. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9179. }
  9180. #define SET_GPIO_5_doen_dmic_clk_out { \
  9181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9182. _ezchip_macro_read_value_ &= ~(0xFF); \
  9183. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  9184. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9185. }
  9186. #define SET_GPIO_5_doen_dsp_JTDOEn_pad { \
  9187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9188. _ezchip_macro_read_value_ &= ~(0xFF); \
  9189. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  9190. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9191. }
  9192. #define SET_GPIO_5_doen_dsp_JTDO_pad { \
  9193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9194. _ezchip_macro_read_value_ &= ~(0xFF); \
  9195. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  9196. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9197. }
  9198. #define SET_GPIO_5_doen_i2c0_pad_sck_oe { \
  9199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9200. _ezchip_macro_read_value_ &= ~(0xFF); \
  9201. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  9202. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9203. }
  9204. #define SET_GPIO_5_doen_i2c0_pad_sda_oe { \
  9205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9206. _ezchip_macro_read_value_ &= ~(0xFF); \
  9207. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  9208. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9209. }
  9210. #define SET_GPIO_5_doen_i2c1_pad_sck_oe { \
  9211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9212. _ezchip_macro_read_value_ &= ~(0xFF); \
  9213. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  9214. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9215. }
  9216. #define SET_GPIO_5_doen_i2c1_pad_sda_oe { \
  9217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9218. _ezchip_macro_read_value_ &= ~(0xFF); \
  9219. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  9220. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9221. }
  9222. #define SET_GPIO_5_doen_i2c2_pad_sck_oe { \
  9223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9224. _ezchip_macro_read_value_ &= ~(0xFF); \
  9225. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  9226. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9227. }
  9228. #define SET_GPIO_5_doen_i2c2_pad_sda_oe { \
  9229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9230. _ezchip_macro_read_value_ &= ~(0xFF); \
  9231. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  9232. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9233. }
  9234. #define SET_GPIO_5_doen_i2c3_pad_sck_oe { \
  9235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9236. _ezchip_macro_read_value_ &= ~(0xFF); \
  9237. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  9238. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9239. }
  9240. #define SET_GPIO_5_doen_i2c3_pad_sda_oe { \
  9241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9242. _ezchip_macro_read_value_ &= ~(0xFF); \
  9243. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  9244. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9245. }
  9246. #define SET_GPIO_5_doen_i2srx_bclk_out { \
  9247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9248. _ezchip_macro_read_value_ &= ~(0xFF); \
  9249. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  9250. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9251. }
  9252. #define SET_GPIO_5_doen_i2srx_bclk_out_oen { \
  9253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9254. _ezchip_macro_read_value_ &= ~(0xFF); \
  9255. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  9256. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9257. }
  9258. #define SET_GPIO_5_doen_i2srx_lrck_out { \
  9259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9260. _ezchip_macro_read_value_ &= ~(0xFF); \
  9261. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  9262. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9263. }
  9264. #define SET_GPIO_5_doen_i2srx_lrck_out_oen { \
  9265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9266. _ezchip_macro_read_value_ &= ~(0xFF); \
  9267. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  9268. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9269. }
  9270. #define SET_GPIO_5_doen_i2srx_mclk_out { \
  9271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9272. _ezchip_macro_read_value_ &= ~(0xFF); \
  9273. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  9274. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9275. }
  9276. #define SET_GPIO_5_doen_i2stx_bclk_out { \
  9277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9278. _ezchip_macro_read_value_ &= ~(0xFF); \
  9279. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  9280. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9281. }
  9282. #define SET_GPIO_5_doen_i2stx_bclk_out_oen { \
  9283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9284. _ezchip_macro_read_value_ &= ~(0xFF); \
  9285. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  9286. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9287. }
  9288. #define SET_GPIO_5_doen_i2stx_lrck_out { \
  9289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9290. _ezchip_macro_read_value_ &= ~(0xFF); \
  9291. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  9292. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9293. }
  9294. #define SET_GPIO_5_doen_i2stx_lrckout_oen { \
  9295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9296. _ezchip_macro_read_value_ &= ~(0xFF); \
  9297. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  9298. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9299. }
  9300. #define SET_GPIO_5_doen_i2stx_mclk_out { \
  9301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9302. _ezchip_macro_read_value_ &= ~(0xFF); \
  9303. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  9304. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9305. }
  9306. #define SET_GPIO_5_doen_i2stx_sdout0 { \
  9307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9308. _ezchip_macro_read_value_ &= ~(0xFF); \
  9309. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  9310. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9311. }
  9312. #define SET_GPIO_5_doen_i2stx_sdout1 { \
  9313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9314. _ezchip_macro_read_value_ &= ~(0xFF); \
  9315. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  9316. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9317. }
  9318. #define SET_GPIO_5_doen_lcd_pad_csm_n { \
  9319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9320. _ezchip_macro_read_value_ &= ~(0xFF); \
  9321. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  9322. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9323. }
  9324. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit0 { \
  9325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9326. _ezchip_macro_read_value_ &= ~(0xFF); \
  9327. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  9328. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9329. }
  9330. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit1 { \
  9331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9332. _ezchip_macro_read_value_ &= ~(0xFF); \
  9333. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  9334. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9335. }
  9336. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit2 { \
  9337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9338. _ezchip_macro_read_value_ &= ~(0xFF); \
  9339. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  9340. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9341. }
  9342. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit3 { \
  9343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9344. _ezchip_macro_read_value_ &= ~(0xFF); \
  9345. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  9346. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9347. }
  9348. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit4 { \
  9349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9350. _ezchip_macro_read_value_ &= ~(0xFF); \
  9351. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  9352. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9353. }
  9354. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit5 { \
  9355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9356. _ezchip_macro_read_value_ &= ~(0xFF); \
  9357. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  9358. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9359. }
  9360. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit6 { \
  9361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9362. _ezchip_macro_read_value_ &= ~(0xFF); \
  9363. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  9364. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9365. }
  9366. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit7 { \
  9367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9368. _ezchip_macro_read_value_ &= ~(0xFF); \
  9369. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  9370. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9371. }
  9372. #define SET_GPIO_5_doen_pwm_pad_out_bit0 { \
  9373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9374. _ezchip_macro_read_value_ &= ~(0xFF); \
  9375. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  9376. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9377. }
  9378. #define SET_GPIO_5_doen_pwm_pad_out_bit1 { \
  9379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9380. _ezchip_macro_read_value_ &= ~(0xFF); \
  9381. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  9382. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9383. }
  9384. #define SET_GPIO_5_doen_pwm_pad_out_bit2 { \
  9385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9386. _ezchip_macro_read_value_ &= ~(0xFF); \
  9387. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  9388. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9389. }
  9390. #define SET_GPIO_5_doen_pwm_pad_out_bit3 { \
  9391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9392. _ezchip_macro_read_value_ &= ~(0xFF); \
  9393. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  9394. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9395. }
  9396. #define SET_GPIO_5_doen_pwm_pad_out_bit4 { \
  9397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9398. _ezchip_macro_read_value_ &= ~(0xFF); \
  9399. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  9400. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9401. }
  9402. #define SET_GPIO_5_doen_pwm_pad_out_bit5 { \
  9403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9404. _ezchip_macro_read_value_ &= ~(0xFF); \
  9405. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  9406. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9407. }
  9408. #define SET_GPIO_5_doen_pwm_pad_out_bit6 { \
  9409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9410. _ezchip_macro_read_value_ &= ~(0xFF); \
  9411. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  9412. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9413. }
  9414. #define SET_GPIO_5_doen_pwm_pad_out_bit7 { \
  9415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9416. _ezchip_macro_read_value_ &= ~(0xFF); \
  9417. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  9418. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9419. }
  9420. #define SET_GPIO_5_doen_pwmdac_left_out { \
  9421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9422. _ezchip_macro_read_value_ &= ~(0xFF); \
  9423. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  9424. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9425. }
  9426. #define SET_GPIO_5_doen_pwmdac_right_out { \
  9427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9428. _ezchip_macro_read_value_ &= ~(0xFF); \
  9429. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  9430. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9431. }
  9432. #define SET_GPIO_5_doen_qspi_csn1_out { \
  9433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9434. _ezchip_macro_read_value_ &= ~(0xFF); \
  9435. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  9436. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9437. }
  9438. #define SET_GPIO_5_doen_qspi_csn2_out { \
  9439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9440. _ezchip_macro_read_value_ &= ~(0xFF); \
  9441. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  9442. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9443. }
  9444. #define SET_GPIO_5_doen_qspi_csn3_out { \
  9445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9446. _ezchip_macro_read_value_ &= ~(0xFF); \
  9447. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  9448. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9449. }
  9450. #define SET_GPIO_5_doen_register23_SCFG_cmsensor_rst0 { \
  9451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9452. _ezchip_macro_read_value_ &= ~(0xFF); \
  9453. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  9454. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9455. }
  9456. #define SET_GPIO_5_doen_register23_SCFG_cmsensor_rst1 { \
  9457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9458. _ezchip_macro_read_value_ &= ~(0xFF); \
  9459. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  9460. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9461. }
  9462. #define SET_GPIO_5_doen_register32_SCFG_gmac_phy_rstn { \
  9463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9464. _ezchip_macro_read_value_ &= ~(0xFF); \
  9465. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  9466. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9467. }
  9468. #define SET_GPIO_5_doen_sdio0_pad_card_power_en { \
  9469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9470. _ezchip_macro_read_value_ &= ~(0xFF); \
  9471. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  9472. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9473. }
  9474. #define SET_GPIO_5_doen_sdio0_pad_cclk_out { \
  9475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9476. _ezchip_macro_read_value_ &= ~(0xFF); \
  9477. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  9478. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9479. }
  9480. #define SET_GPIO_5_doen_sdio0_pad_ccmd_oe { \
  9481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9482. _ezchip_macro_read_value_ &= ~(0xFF); \
  9483. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  9484. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9485. }
  9486. #define SET_GPIO_5_doen_sdio0_pad_ccmd_out { \
  9487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9488. _ezchip_macro_read_value_ &= ~(0xFF); \
  9489. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  9490. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9491. }
  9492. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit0 { \
  9493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9494. _ezchip_macro_read_value_ &= ~(0xFF); \
  9495. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  9496. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9497. }
  9498. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit1 { \
  9499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9500. _ezchip_macro_read_value_ &= ~(0xFF); \
  9501. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  9502. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9503. }
  9504. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit2 { \
  9505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9506. _ezchip_macro_read_value_ &= ~(0xFF); \
  9507. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  9508. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9509. }
  9510. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit3 { \
  9511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9512. _ezchip_macro_read_value_ &= ~(0xFF); \
  9513. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  9514. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9515. }
  9516. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit4 { \
  9517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9518. _ezchip_macro_read_value_ &= ~(0xFF); \
  9519. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  9520. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9521. }
  9522. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit5 { \
  9523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9524. _ezchip_macro_read_value_ &= ~(0xFF); \
  9525. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  9526. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9527. }
  9528. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit6 { \
  9529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9530. _ezchip_macro_read_value_ &= ~(0xFF); \
  9531. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  9532. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9533. }
  9534. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit7 { \
  9535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9536. _ezchip_macro_read_value_ &= ~(0xFF); \
  9537. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  9538. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9539. }
  9540. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit0 { \
  9541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9542. _ezchip_macro_read_value_ &= ~(0xFF); \
  9543. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  9544. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9545. }
  9546. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit1 { \
  9547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9548. _ezchip_macro_read_value_ &= ~(0xFF); \
  9549. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  9550. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9551. }
  9552. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit2 { \
  9553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9554. _ezchip_macro_read_value_ &= ~(0xFF); \
  9555. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  9556. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9557. }
  9558. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit3 { \
  9559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9560. _ezchip_macro_read_value_ &= ~(0xFF); \
  9561. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  9562. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9563. }
  9564. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit4 { \
  9565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9566. _ezchip_macro_read_value_ &= ~(0xFF); \
  9567. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  9568. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9569. }
  9570. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit5 { \
  9571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9572. _ezchip_macro_read_value_ &= ~(0xFF); \
  9573. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  9574. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9575. }
  9576. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit6 { \
  9577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9578. _ezchip_macro_read_value_ &= ~(0xFF); \
  9579. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  9580. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9581. }
  9582. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit7 { \
  9583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9584. _ezchip_macro_read_value_ &= ~(0xFF); \
  9585. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  9586. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9587. }
  9588. #define SET_GPIO_5_doen_sdio0_pad_rst_n { \
  9589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9590. _ezchip_macro_read_value_ &= ~(0xFF); \
  9591. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  9592. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9593. }
  9594. #define SET_GPIO_5_doen_sdio1_pad_card_power_en { \
  9595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9596. _ezchip_macro_read_value_ &= ~(0xFF); \
  9597. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  9598. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9599. }
  9600. #define SET_GPIO_5_doen_sdio1_pad_cclk_out { \
  9601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9602. _ezchip_macro_read_value_ &= ~(0xFF); \
  9603. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  9604. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9605. }
  9606. #define SET_GPIO_5_doen_sdio1_pad_ccmd_oe { \
  9607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9608. _ezchip_macro_read_value_ &= ~(0xFF); \
  9609. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  9610. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9611. }
  9612. #define SET_GPIO_5_doen_sdio1_pad_ccmd_out { \
  9613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9614. _ezchip_macro_read_value_ &= ~(0xFF); \
  9615. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  9616. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9617. }
  9618. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit0 { \
  9619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9620. _ezchip_macro_read_value_ &= ~(0xFF); \
  9621. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  9622. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9623. }
  9624. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit1 { \
  9625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9626. _ezchip_macro_read_value_ &= ~(0xFF); \
  9627. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  9628. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9629. }
  9630. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit2 { \
  9631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9632. _ezchip_macro_read_value_ &= ~(0xFF); \
  9633. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  9634. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9635. }
  9636. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit3 { \
  9637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9638. _ezchip_macro_read_value_ &= ~(0xFF); \
  9639. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  9640. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9641. }
  9642. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit4 { \
  9643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9644. _ezchip_macro_read_value_ &= ~(0xFF); \
  9645. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  9646. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9647. }
  9648. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit5 { \
  9649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9650. _ezchip_macro_read_value_ &= ~(0xFF); \
  9651. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  9652. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9653. }
  9654. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit6 { \
  9655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9656. _ezchip_macro_read_value_ &= ~(0xFF); \
  9657. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  9658. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9659. }
  9660. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit7 { \
  9661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9662. _ezchip_macro_read_value_ &= ~(0xFF); \
  9663. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  9664. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9665. }
  9666. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit0 { \
  9667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9668. _ezchip_macro_read_value_ &= ~(0xFF); \
  9669. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  9670. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9671. }
  9672. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit1 { \
  9673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9674. _ezchip_macro_read_value_ &= ~(0xFF); \
  9675. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  9676. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9677. }
  9678. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit2 { \
  9679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9680. _ezchip_macro_read_value_ &= ~(0xFF); \
  9681. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  9682. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9683. }
  9684. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit3 { \
  9685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9686. _ezchip_macro_read_value_ &= ~(0xFF); \
  9687. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  9688. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9689. }
  9690. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit4 { \
  9691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9692. _ezchip_macro_read_value_ &= ~(0xFF); \
  9693. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  9694. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9695. }
  9696. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit5 { \
  9697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9698. _ezchip_macro_read_value_ &= ~(0xFF); \
  9699. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  9700. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9701. }
  9702. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit6 { \
  9703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9704. _ezchip_macro_read_value_ &= ~(0xFF); \
  9705. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  9706. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9707. }
  9708. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit7 { \
  9709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9710. _ezchip_macro_read_value_ &= ~(0xFF); \
  9711. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  9712. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9713. }
  9714. #define SET_GPIO_5_doen_sdio1_pad_rst_n { \
  9715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9716. _ezchip_macro_read_value_ &= ~(0xFF); \
  9717. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  9718. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9719. }
  9720. #define SET_GPIO_5_doen_spdif_tx_sdout { \
  9721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9722. _ezchip_macro_read_value_ &= ~(0xFF); \
  9723. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  9724. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9725. }
  9726. #define SET_GPIO_5_doen_spdif_tx_sdout_oen { \
  9727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9728. _ezchip_macro_read_value_ &= ~(0xFF); \
  9729. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  9730. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9731. }
  9732. #define SET_GPIO_5_doen_spi0_pad_oe_n { \
  9733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9734. _ezchip_macro_read_value_ &= ~(0xFF); \
  9735. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  9736. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9737. }
  9738. #define SET_GPIO_5_doen_spi0_pad_sck_out { \
  9739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9740. _ezchip_macro_read_value_ &= ~(0xFF); \
  9741. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  9742. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9743. }
  9744. #define SET_GPIO_5_doen_spi0_pad_ss_0_n { \
  9745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9746. _ezchip_macro_read_value_ &= ~(0xFF); \
  9747. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  9748. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9749. }
  9750. #define SET_GPIO_5_doen_spi0_pad_ss_1_n { \
  9751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9752. _ezchip_macro_read_value_ &= ~(0xFF); \
  9753. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  9754. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9755. }
  9756. #define SET_GPIO_5_doen_spi0_pad_txd { \
  9757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9758. _ezchip_macro_read_value_ &= ~(0xFF); \
  9759. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  9760. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9761. }
  9762. #define SET_GPIO_5_doen_spi1_pad_oe_n { \
  9763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9764. _ezchip_macro_read_value_ &= ~(0xFF); \
  9765. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  9766. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9767. }
  9768. #define SET_GPIO_5_doen_spi1_pad_sck_out { \
  9769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9770. _ezchip_macro_read_value_ &= ~(0xFF); \
  9771. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  9772. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9773. }
  9774. #define SET_GPIO_5_doen_spi1_pad_ss_0_n { \
  9775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9776. _ezchip_macro_read_value_ &= ~(0xFF); \
  9777. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  9778. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9779. }
  9780. #define SET_GPIO_5_doen_spi1_pad_ss_1_n { \
  9781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9782. _ezchip_macro_read_value_ &= ~(0xFF); \
  9783. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  9784. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9785. }
  9786. #define SET_GPIO_5_doen_spi1_pad_txd { \
  9787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9788. _ezchip_macro_read_value_ &= ~(0xFF); \
  9789. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  9790. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9791. }
  9792. #define SET_GPIO_5_doen_spi2_pad_oe_n { \
  9793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9794. _ezchip_macro_read_value_ &= ~(0xFF); \
  9795. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  9796. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9797. }
  9798. #define SET_GPIO_5_doen_spi2_pad_sck_out { \
  9799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9800. _ezchip_macro_read_value_ &= ~(0xFF); \
  9801. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  9802. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9803. }
  9804. #define SET_GPIO_5_doen_spi2_pad_ss_0_n { \
  9805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9806. _ezchip_macro_read_value_ &= ~(0xFF); \
  9807. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  9808. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9809. }
  9810. #define SET_GPIO_5_doen_spi2_pad_ss_1_n { \
  9811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9812. _ezchip_macro_read_value_ &= ~(0xFF); \
  9813. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  9814. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9815. }
  9816. #define SET_GPIO_5_doen_spi2_pad_txd { \
  9817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9818. _ezchip_macro_read_value_ &= ~(0xFF); \
  9819. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  9820. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9821. }
  9822. #define SET_GPIO_5_doen_spi2ahb_pad_oe_n_bit0 { \
  9823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9824. _ezchip_macro_read_value_ &= ~(0xFF); \
  9825. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  9826. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9827. }
  9828. #define SET_GPIO_5_doen_spi2ahb_pad_oe_n_bit1 { \
  9829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9830. _ezchip_macro_read_value_ &= ~(0xFF); \
  9831. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  9832. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9833. }
  9834. #define SET_GPIO_5_doen_spi2ahb_pad_oe_n_bit2 { \
  9835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9836. _ezchip_macro_read_value_ &= ~(0xFF); \
  9837. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  9838. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9839. }
  9840. #define SET_GPIO_5_doen_spi2ahb_pad_oe_n_bit3 { \
  9841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9842. _ezchip_macro_read_value_ &= ~(0xFF); \
  9843. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  9844. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9845. }
  9846. #define SET_GPIO_5_doen_spi2ahb_pad_txd_bit0 { \
  9847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9848. _ezchip_macro_read_value_ &= ~(0xFF); \
  9849. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  9850. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9851. }
  9852. #define SET_GPIO_5_doen_spi2ahb_pad_txd_bit1 { \
  9853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9854. _ezchip_macro_read_value_ &= ~(0xFF); \
  9855. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  9856. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9857. }
  9858. #define SET_GPIO_5_doen_spi2ahb_pad_txd_bit2 { \
  9859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9860. _ezchip_macro_read_value_ &= ~(0xFF); \
  9861. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  9862. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9863. }
  9864. #define SET_GPIO_5_doen_spi2ahb_pad_txd_bit3 { \
  9865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9866. _ezchip_macro_read_value_ &= ~(0xFF); \
  9867. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  9868. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9869. }
  9870. #define SET_GPIO_5_doen_spi3_pad_oe_n { \
  9871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9872. _ezchip_macro_read_value_ &= ~(0xFF); \
  9873. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  9874. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9875. }
  9876. #define SET_GPIO_5_doen_spi3_pad_sck_out { \
  9877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9878. _ezchip_macro_read_value_ &= ~(0xFF); \
  9879. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  9880. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9881. }
  9882. #define SET_GPIO_5_doen_spi3_pad_ss_0_n { \
  9883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9884. _ezchip_macro_read_value_ &= ~(0xFF); \
  9885. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  9886. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9887. }
  9888. #define SET_GPIO_5_doen_spi3_pad_ss_1_n { \
  9889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9890. _ezchip_macro_read_value_ &= ~(0xFF); \
  9891. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  9892. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9893. }
  9894. #define SET_GPIO_5_doen_spi3_pad_txd { \
  9895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9896. _ezchip_macro_read_value_ &= ~(0xFF); \
  9897. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  9898. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9899. }
  9900. #define SET_GPIO_5_doen_uart0_pad_dtrn { \
  9901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9902. _ezchip_macro_read_value_ &= ~(0xFF); \
  9903. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  9904. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9905. }
  9906. #define SET_GPIO_5_doen_uart0_pad_rtsn { \
  9907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9908. _ezchip_macro_read_value_ &= ~(0xFF); \
  9909. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  9910. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9911. }
  9912. #define SET_GPIO_5_doen_uart0_pad_sout { \
  9913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9914. _ezchip_macro_read_value_ &= ~(0xFF); \
  9915. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  9916. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9917. }
  9918. #define SET_GPIO_5_doen_uart1_pad_sout { \
  9919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9920. _ezchip_macro_read_value_ &= ~(0xFF); \
  9921. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  9922. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9923. }
  9924. #define SET_GPIO_5_doen_uart2_pad_dtr_n { \
  9925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9926. _ezchip_macro_read_value_ &= ~(0xFF); \
  9927. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  9928. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9929. }
  9930. #define SET_GPIO_5_doen_uart2_pad_rts_n { \
  9931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9932. _ezchip_macro_read_value_ &= ~(0xFF); \
  9933. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  9934. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9935. }
  9936. #define SET_GPIO_5_doen_uart2_pad_sout { \
  9937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9938. _ezchip_macro_read_value_ &= ~(0xFF); \
  9939. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  9940. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9941. }
  9942. #define SET_GPIO_5_doen_uart3_pad_sout { \
  9943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9944. _ezchip_macro_read_value_ &= ~(0xFF); \
  9945. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  9946. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9947. }
  9948. #define SET_GPIO_5_doen_usb_drv_bus { \
  9949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9950. _ezchip_macro_read_value_ &= ~(0xFF); \
  9951. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  9952. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9953. }
  9954. #define SET_GPIO_6_dout_reverse_(en) { \
  9955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9956. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  9957. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  9958. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9959. }
  9960. #define SET_GPIO_6_dout_LOW { \
  9961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9962. _ezchip_macro_read_value_ &= ~(0xFF); \
  9963. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  9964. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9965. }
  9966. #define SET_GPIO_6_dout_HIGH { \
  9967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9968. _ezchip_macro_read_value_ &= ~(0xFF); \
  9969. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  9970. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9971. }
  9972. #define SET_GPIO_6_dout_clk_gmac_tophyref { \
  9973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9974. _ezchip_macro_read_value_ &= ~(0xFF); \
  9975. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  9976. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9977. }
  9978. #define SET_GPIO_6_dout_cpu_jtag_tdo { \
  9979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9980. _ezchip_macro_read_value_ &= ~(0xFF); \
  9981. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  9982. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9983. }
  9984. #define SET_GPIO_6_dout_cpu_jtag_tdo_oen { \
  9985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9986. _ezchip_macro_read_value_ &= ~(0xFF); \
  9987. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  9988. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9989. }
  9990. #define SET_GPIO_6_dout_dmic_clk_out { \
  9991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9992. _ezchip_macro_read_value_ &= ~(0xFF); \
  9993. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  9994. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9995. }
  9996. #define SET_GPIO_6_dout_dsp_JTDOEn_pad { \
  9997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9998. _ezchip_macro_read_value_ &= ~(0xFF); \
  9999. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  10000. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10001. }
  10002. #define SET_GPIO_6_dout_dsp_JTDO_pad { \
  10003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10004. _ezchip_macro_read_value_ &= ~(0xFF); \
  10005. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  10006. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10007. }
  10008. #define SET_GPIO_6_dout_i2c0_pad_sck_oe { \
  10009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10010. _ezchip_macro_read_value_ &= ~(0xFF); \
  10011. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  10012. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10013. }
  10014. #define SET_GPIO_6_dout_i2c0_pad_sda_oe { \
  10015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10016. _ezchip_macro_read_value_ &= ~(0xFF); \
  10017. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  10018. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10019. }
  10020. #define SET_GPIO_6_dout_i2c1_pad_sck_oe { \
  10021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10022. _ezchip_macro_read_value_ &= ~(0xFF); \
  10023. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  10024. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10025. }
  10026. #define SET_GPIO_6_dout_i2c1_pad_sda_oe { \
  10027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10028. _ezchip_macro_read_value_ &= ~(0xFF); \
  10029. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  10030. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10031. }
  10032. #define SET_GPIO_6_dout_i2c2_pad_sck_oe { \
  10033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10034. _ezchip_macro_read_value_ &= ~(0xFF); \
  10035. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  10036. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10037. }
  10038. #define SET_GPIO_6_dout_i2c2_pad_sda_oe { \
  10039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10040. _ezchip_macro_read_value_ &= ~(0xFF); \
  10041. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  10042. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10043. }
  10044. #define SET_GPIO_6_dout_i2c3_pad_sck_oe { \
  10045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10046. _ezchip_macro_read_value_ &= ~(0xFF); \
  10047. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  10048. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10049. }
  10050. #define SET_GPIO_6_dout_i2c3_pad_sda_oe { \
  10051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10052. _ezchip_macro_read_value_ &= ~(0xFF); \
  10053. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  10054. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10055. }
  10056. #define SET_GPIO_6_dout_i2srx_bclk_out { \
  10057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10058. _ezchip_macro_read_value_ &= ~(0xFF); \
  10059. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  10060. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10061. }
  10062. #define SET_GPIO_6_dout_i2srx_bclk_out_oen { \
  10063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10064. _ezchip_macro_read_value_ &= ~(0xFF); \
  10065. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  10066. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10067. }
  10068. #define SET_GPIO_6_dout_i2srx_lrck_out { \
  10069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10070. _ezchip_macro_read_value_ &= ~(0xFF); \
  10071. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  10072. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10073. }
  10074. #define SET_GPIO_6_dout_i2srx_lrck_out_oen { \
  10075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10076. _ezchip_macro_read_value_ &= ~(0xFF); \
  10077. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  10078. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10079. }
  10080. #define SET_GPIO_6_dout_i2srx_mclk_out { \
  10081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10082. _ezchip_macro_read_value_ &= ~(0xFF); \
  10083. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  10084. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10085. }
  10086. #define SET_GPIO_6_dout_i2stx_bclk_out { \
  10087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10088. _ezchip_macro_read_value_ &= ~(0xFF); \
  10089. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  10090. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10091. }
  10092. #define SET_GPIO_6_dout_i2stx_bclk_out_oen { \
  10093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10094. _ezchip_macro_read_value_ &= ~(0xFF); \
  10095. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  10096. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10097. }
  10098. #define SET_GPIO_6_dout_i2stx_lrck_out { \
  10099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10100. _ezchip_macro_read_value_ &= ~(0xFF); \
  10101. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  10102. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10103. }
  10104. #define SET_GPIO_6_dout_i2stx_lrckout_oen { \
  10105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10106. _ezchip_macro_read_value_ &= ~(0xFF); \
  10107. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  10108. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10109. }
  10110. #define SET_GPIO_6_dout_i2stx_mclk_out { \
  10111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10112. _ezchip_macro_read_value_ &= ~(0xFF); \
  10113. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  10114. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10115. }
  10116. #define SET_GPIO_6_dout_i2stx_sdout0 { \
  10117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10118. _ezchip_macro_read_value_ &= ~(0xFF); \
  10119. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  10120. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10121. }
  10122. #define SET_GPIO_6_dout_i2stx_sdout1 { \
  10123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10124. _ezchip_macro_read_value_ &= ~(0xFF); \
  10125. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  10126. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10127. }
  10128. #define SET_GPIO_6_dout_lcd_pad_csm_n { \
  10129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10130. _ezchip_macro_read_value_ &= ~(0xFF); \
  10131. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  10132. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10133. }
  10134. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit0 { \
  10135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10136. _ezchip_macro_read_value_ &= ~(0xFF); \
  10137. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  10138. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10139. }
  10140. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit1 { \
  10141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10142. _ezchip_macro_read_value_ &= ~(0xFF); \
  10143. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  10144. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10145. }
  10146. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit2 { \
  10147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10148. _ezchip_macro_read_value_ &= ~(0xFF); \
  10149. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  10150. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10151. }
  10152. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit3 { \
  10153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10154. _ezchip_macro_read_value_ &= ~(0xFF); \
  10155. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  10156. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10157. }
  10158. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit4 { \
  10159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10160. _ezchip_macro_read_value_ &= ~(0xFF); \
  10161. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  10162. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10163. }
  10164. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit5 { \
  10165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10166. _ezchip_macro_read_value_ &= ~(0xFF); \
  10167. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  10168. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10169. }
  10170. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit6 { \
  10171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10172. _ezchip_macro_read_value_ &= ~(0xFF); \
  10173. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  10174. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10175. }
  10176. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit7 { \
  10177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10178. _ezchip_macro_read_value_ &= ~(0xFF); \
  10179. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  10180. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10181. }
  10182. #define SET_GPIO_6_dout_pwm_pad_out_bit0 { \
  10183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10184. _ezchip_macro_read_value_ &= ~(0xFF); \
  10185. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  10186. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10187. }
  10188. #define SET_GPIO_6_dout_pwm_pad_out_bit1 { \
  10189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10190. _ezchip_macro_read_value_ &= ~(0xFF); \
  10191. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  10192. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10193. }
  10194. #define SET_GPIO_6_dout_pwm_pad_out_bit2 { \
  10195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10196. _ezchip_macro_read_value_ &= ~(0xFF); \
  10197. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  10198. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10199. }
  10200. #define SET_GPIO_6_dout_pwm_pad_out_bit3 { \
  10201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10202. _ezchip_macro_read_value_ &= ~(0xFF); \
  10203. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  10204. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10205. }
  10206. #define SET_GPIO_6_dout_pwm_pad_out_bit4 { \
  10207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10208. _ezchip_macro_read_value_ &= ~(0xFF); \
  10209. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  10210. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10211. }
  10212. #define SET_GPIO_6_dout_pwm_pad_out_bit5 { \
  10213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10214. _ezchip_macro_read_value_ &= ~(0xFF); \
  10215. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  10216. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10217. }
  10218. #define SET_GPIO_6_dout_pwm_pad_out_bit6 { \
  10219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10220. _ezchip_macro_read_value_ &= ~(0xFF); \
  10221. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  10222. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10223. }
  10224. #define SET_GPIO_6_dout_pwm_pad_out_bit7 { \
  10225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10226. _ezchip_macro_read_value_ &= ~(0xFF); \
  10227. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  10228. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10229. }
  10230. #define SET_GPIO_6_dout_pwmdac_left_out { \
  10231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10232. _ezchip_macro_read_value_ &= ~(0xFF); \
  10233. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  10234. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10235. }
  10236. #define SET_GPIO_6_dout_pwmdac_right_out { \
  10237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10238. _ezchip_macro_read_value_ &= ~(0xFF); \
  10239. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  10240. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10241. }
  10242. #define SET_GPIO_6_dout_qspi_csn1_out { \
  10243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10244. _ezchip_macro_read_value_ &= ~(0xFF); \
  10245. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  10246. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10247. }
  10248. #define SET_GPIO_6_dout_qspi_csn2_out { \
  10249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10250. _ezchip_macro_read_value_ &= ~(0xFF); \
  10251. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  10252. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10253. }
  10254. #define SET_GPIO_6_dout_qspi_csn3_out { \
  10255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10256. _ezchip_macro_read_value_ &= ~(0xFF); \
  10257. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  10258. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10259. }
  10260. #define SET_GPIO_6_dout_register23_SCFG_cmsensor_rst0 { \
  10261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10262. _ezchip_macro_read_value_ &= ~(0xFF); \
  10263. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  10264. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10265. }
  10266. #define SET_GPIO_6_dout_register23_SCFG_cmsensor_rst1 { \
  10267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10268. _ezchip_macro_read_value_ &= ~(0xFF); \
  10269. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  10270. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10271. }
  10272. #define SET_GPIO_6_dout_register32_SCFG_gmac_phy_rstn { \
  10273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10274. _ezchip_macro_read_value_ &= ~(0xFF); \
  10275. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  10276. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10277. }
  10278. #define SET_GPIO_6_dout_sdio0_pad_card_power_en { \
  10279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10280. _ezchip_macro_read_value_ &= ~(0xFF); \
  10281. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  10282. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10283. }
  10284. #define SET_GPIO_6_dout_sdio0_pad_cclk_out { \
  10285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10286. _ezchip_macro_read_value_ &= ~(0xFF); \
  10287. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  10288. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10289. }
  10290. #define SET_GPIO_6_dout_sdio0_pad_ccmd_oe { \
  10291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10292. _ezchip_macro_read_value_ &= ~(0xFF); \
  10293. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  10294. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10295. }
  10296. #define SET_GPIO_6_dout_sdio0_pad_ccmd_out { \
  10297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10298. _ezchip_macro_read_value_ &= ~(0xFF); \
  10299. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  10300. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10301. }
  10302. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit0 { \
  10303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10304. _ezchip_macro_read_value_ &= ~(0xFF); \
  10305. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  10306. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10307. }
  10308. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit1 { \
  10309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10310. _ezchip_macro_read_value_ &= ~(0xFF); \
  10311. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  10312. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10313. }
  10314. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit2 { \
  10315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10316. _ezchip_macro_read_value_ &= ~(0xFF); \
  10317. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  10318. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10319. }
  10320. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit3 { \
  10321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10322. _ezchip_macro_read_value_ &= ~(0xFF); \
  10323. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  10324. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10325. }
  10326. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit4 { \
  10327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10328. _ezchip_macro_read_value_ &= ~(0xFF); \
  10329. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  10330. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10331. }
  10332. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit5 { \
  10333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10334. _ezchip_macro_read_value_ &= ~(0xFF); \
  10335. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  10336. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10337. }
  10338. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit6 { \
  10339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10340. _ezchip_macro_read_value_ &= ~(0xFF); \
  10341. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  10342. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10343. }
  10344. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit7 { \
  10345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10346. _ezchip_macro_read_value_ &= ~(0xFF); \
  10347. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  10348. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10349. }
  10350. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit0 { \
  10351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10352. _ezchip_macro_read_value_ &= ~(0xFF); \
  10353. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  10354. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10355. }
  10356. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit1 { \
  10357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10358. _ezchip_macro_read_value_ &= ~(0xFF); \
  10359. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  10360. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10361. }
  10362. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit2 { \
  10363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10364. _ezchip_macro_read_value_ &= ~(0xFF); \
  10365. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  10366. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10367. }
  10368. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit3 { \
  10369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10370. _ezchip_macro_read_value_ &= ~(0xFF); \
  10371. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  10372. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10373. }
  10374. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit4 { \
  10375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10376. _ezchip_macro_read_value_ &= ~(0xFF); \
  10377. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  10378. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10379. }
  10380. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit5 { \
  10381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10382. _ezchip_macro_read_value_ &= ~(0xFF); \
  10383. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  10384. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10385. }
  10386. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit6 { \
  10387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10388. _ezchip_macro_read_value_ &= ~(0xFF); \
  10389. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  10390. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10391. }
  10392. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit7 { \
  10393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10394. _ezchip_macro_read_value_ &= ~(0xFF); \
  10395. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  10396. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10397. }
  10398. #define SET_GPIO_6_dout_sdio0_pad_rst_n { \
  10399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10400. _ezchip_macro_read_value_ &= ~(0xFF); \
  10401. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  10402. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10403. }
  10404. #define SET_GPIO_6_dout_sdio1_pad_card_power_en { \
  10405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10406. _ezchip_macro_read_value_ &= ~(0xFF); \
  10407. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  10408. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10409. }
  10410. #define SET_GPIO_6_dout_sdio1_pad_cclk_out { \
  10411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10412. _ezchip_macro_read_value_ &= ~(0xFF); \
  10413. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  10414. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10415. }
  10416. #define SET_GPIO_6_dout_sdio1_pad_ccmd_oe { \
  10417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10418. _ezchip_macro_read_value_ &= ~(0xFF); \
  10419. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  10420. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10421. }
  10422. #define SET_GPIO_6_dout_sdio1_pad_ccmd_out { \
  10423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10424. _ezchip_macro_read_value_ &= ~(0xFF); \
  10425. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  10426. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10427. }
  10428. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit0 { \
  10429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10430. _ezchip_macro_read_value_ &= ~(0xFF); \
  10431. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  10432. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10433. }
  10434. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit1 { \
  10435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10436. _ezchip_macro_read_value_ &= ~(0xFF); \
  10437. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  10438. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10439. }
  10440. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit2 { \
  10441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10442. _ezchip_macro_read_value_ &= ~(0xFF); \
  10443. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  10444. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10445. }
  10446. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit3 { \
  10447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10448. _ezchip_macro_read_value_ &= ~(0xFF); \
  10449. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  10450. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10451. }
  10452. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit4 { \
  10453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10454. _ezchip_macro_read_value_ &= ~(0xFF); \
  10455. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  10456. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10457. }
  10458. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit5 { \
  10459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10460. _ezchip_macro_read_value_ &= ~(0xFF); \
  10461. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  10462. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10463. }
  10464. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit6 { \
  10465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10466. _ezchip_macro_read_value_ &= ~(0xFF); \
  10467. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  10468. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10469. }
  10470. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit7 { \
  10471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10472. _ezchip_macro_read_value_ &= ~(0xFF); \
  10473. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  10474. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10475. }
  10476. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit0 { \
  10477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10478. _ezchip_macro_read_value_ &= ~(0xFF); \
  10479. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  10480. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10481. }
  10482. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit1 { \
  10483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10484. _ezchip_macro_read_value_ &= ~(0xFF); \
  10485. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  10486. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10487. }
  10488. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit2 { \
  10489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10490. _ezchip_macro_read_value_ &= ~(0xFF); \
  10491. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  10492. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10493. }
  10494. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit3 { \
  10495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10496. _ezchip_macro_read_value_ &= ~(0xFF); \
  10497. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  10498. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10499. }
  10500. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit4 { \
  10501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10502. _ezchip_macro_read_value_ &= ~(0xFF); \
  10503. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  10504. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10505. }
  10506. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit5 { \
  10507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10508. _ezchip_macro_read_value_ &= ~(0xFF); \
  10509. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  10510. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10511. }
  10512. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit6 { \
  10513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10514. _ezchip_macro_read_value_ &= ~(0xFF); \
  10515. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  10516. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10517. }
  10518. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit7 { \
  10519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10520. _ezchip_macro_read_value_ &= ~(0xFF); \
  10521. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  10522. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10523. }
  10524. #define SET_GPIO_6_dout_sdio1_pad_rst_n { \
  10525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10526. _ezchip_macro_read_value_ &= ~(0xFF); \
  10527. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  10528. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10529. }
  10530. #define SET_GPIO_6_dout_spdif_tx_sdout { \
  10531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10532. _ezchip_macro_read_value_ &= ~(0xFF); \
  10533. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  10534. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10535. }
  10536. #define SET_GPIO_6_dout_spdif_tx_sdout_oen { \
  10537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10538. _ezchip_macro_read_value_ &= ~(0xFF); \
  10539. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  10540. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10541. }
  10542. #define SET_GPIO_6_dout_spi0_pad_oe_n { \
  10543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10544. _ezchip_macro_read_value_ &= ~(0xFF); \
  10545. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  10546. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10547. }
  10548. #define SET_GPIO_6_dout_spi0_pad_sck_out { \
  10549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10550. _ezchip_macro_read_value_ &= ~(0xFF); \
  10551. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  10552. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10553. }
  10554. #define SET_GPIO_6_dout_spi0_pad_ss_0_n { \
  10555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10556. _ezchip_macro_read_value_ &= ~(0xFF); \
  10557. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  10558. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10559. }
  10560. #define SET_GPIO_6_dout_spi0_pad_ss_1_n { \
  10561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10562. _ezchip_macro_read_value_ &= ~(0xFF); \
  10563. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  10564. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10565. }
  10566. #define SET_GPIO_6_dout_spi0_pad_txd { \
  10567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10568. _ezchip_macro_read_value_ &= ~(0xFF); \
  10569. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  10570. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10571. }
  10572. #define SET_GPIO_6_dout_spi1_pad_oe_n { \
  10573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10574. _ezchip_macro_read_value_ &= ~(0xFF); \
  10575. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  10576. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10577. }
  10578. #define SET_GPIO_6_dout_spi1_pad_sck_out { \
  10579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10580. _ezchip_macro_read_value_ &= ~(0xFF); \
  10581. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  10582. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10583. }
  10584. #define SET_GPIO_6_dout_spi1_pad_ss_0_n { \
  10585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10586. _ezchip_macro_read_value_ &= ~(0xFF); \
  10587. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  10588. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10589. }
  10590. #define SET_GPIO_6_dout_spi1_pad_ss_1_n { \
  10591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10592. _ezchip_macro_read_value_ &= ~(0xFF); \
  10593. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  10594. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10595. }
  10596. #define SET_GPIO_6_dout_spi1_pad_txd { \
  10597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10598. _ezchip_macro_read_value_ &= ~(0xFF); \
  10599. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  10600. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10601. }
  10602. #define SET_GPIO_6_dout_spi2_pad_oe_n { \
  10603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10604. _ezchip_macro_read_value_ &= ~(0xFF); \
  10605. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  10606. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10607. }
  10608. #define SET_GPIO_6_dout_spi2_pad_sck_out { \
  10609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10610. _ezchip_macro_read_value_ &= ~(0xFF); \
  10611. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  10612. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10613. }
  10614. #define SET_GPIO_6_dout_spi2_pad_ss_0_n { \
  10615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10616. _ezchip_macro_read_value_ &= ~(0xFF); \
  10617. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  10618. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10619. }
  10620. #define SET_GPIO_6_dout_spi2_pad_ss_1_n { \
  10621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10622. _ezchip_macro_read_value_ &= ~(0xFF); \
  10623. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  10624. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10625. }
  10626. #define SET_GPIO_6_dout_spi2_pad_txd { \
  10627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10628. _ezchip_macro_read_value_ &= ~(0xFF); \
  10629. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  10630. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10631. }
  10632. #define SET_GPIO_6_dout_spi2ahb_pad_oe_n_bit0 { \
  10633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10634. _ezchip_macro_read_value_ &= ~(0xFF); \
  10635. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  10636. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10637. }
  10638. #define SET_GPIO_6_dout_spi2ahb_pad_oe_n_bit1 { \
  10639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10640. _ezchip_macro_read_value_ &= ~(0xFF); \
  10641. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  10642. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10643. }
  10644. #define SET_GPIO_6_dout_spi2ahb_pad_oe_n_bit2 { \
  10645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10646. _ezchip_macro_read_value_ &= ~(0xFF); \
  10647. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  10648. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10649. }
  10650. #define SET_GPIO_6_dout_spi2ahb_pad_oe_n_bit3 { \
  10651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10652. _ezchip_macro_read_value_ &= ~(0xFF); \
  10653. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  10654. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10655. }
  10656. #define SET_GPIO_6_dout_spi2ahb_pad_txd_bit0 { \
  10657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10658. _ezchip_macro_read_value_ &= ~(0xFF); \
  10659. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  10660. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10661. }
  10662. #define SET_GPIO_6_dout_spi2ahb_pad_txd_bit1 { \
  10663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10664. _ezchip_macro_read_value_ &= ~(0xFF); \
  10665. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  10666. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10667. }
  10668. #define SET_GPIO_6_dout_spi2ahb_pad_txd_bit2 { \
  10669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10670. _ezchip_macro_read_value_ &= ~(0xFF); \
  10671. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  10672. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10673. }
  10674. #define SET_GPIO_6_dout_spi2ahb_pad_txd_bit3 { \
  10675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10676. _ezchip_macro_read_value_ &= ~(0xFF); \
  10677. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  10678. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10679. }
  10680. #define SET_GPIO_6_dout_spi3_pad_oe_n { \
  10681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10682. _ezchip_macro_read_value_ &= ~(0xFF); \
  10683. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  10684. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10685. }
  10686. #define SET_GPIO_6_dout_spi3_pad_sck_out { \
  10687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10688. _ezchip_macro_read_value_ &= ~(0xFF); \
  10689. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  10690. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10691. }
  10692. #define SET_GPIO_6_dout_spi3_pad_ss_0_n { \
  10693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10694. _ezchip_macro_read_value_ &= ~(0xFF); \
  10695. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  10696. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10697. }
  10698. #define SET_GPIO_6_dout_spi3_pad_ss_1_n { \
  10699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10700. _ezchip_macro_read_value_ &= ~(0xFF); \
  10701. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  10702. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10703. }
  10704. #define SET_GPIO_6_dout_spi3_pad_txd { \
  10705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10706. _ezchip_macro_read_value_ &= ~(0xFF); \
  10707. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  10708. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10709. }
  10710. #define SET_GPIO_6_dout_uart0_pad_dtrn { \
  10711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10712. _ezchip_macro_read_value_ &= ~(0xFF); \
  10713. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  10714. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10715. }
  10716. #define SET_GPIO_6_dout_uart0_pad_rtsn { \
  10717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10718. _ezchip_macro_read_value_ &= ~(0xFF); \
  10719. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  10720. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10721. }
  10722. #define SET_GPIO_6_dout_uart0_pad_sout { \
  10723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10724. _ezchip_macro_read_value_ &= ~(0xFF); \
  10725. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  10726. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10727. }
  10728. #define SET_GPIO_6_dout_uart1_pad_sout { \
  10729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10730. _ezchip_macro_read_value_ &= ~(0xFF); \
  10731. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  10732. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10733. }
  10734. #define SET_GPIO_6_dout_uart2_pad_dtr_n { \
  10735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10736. _ezchip_macro_read_value_ &= ~(0xFF); \
  10737. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  10738. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10739. }
  10740. #define SET_GPIO_6_dout_uart2_pad_rts_n { \
  10741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10742. _ezchip_macro_read_value_ &= ~(0xFF); \
  10743. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  10744. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10745. }
  10746. #define SET_GPIO_6_dout_uart2_pad_sout { \
  10747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10748. _ezchip_macro_read_value_ &= ~(0xFF); \
  10749. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  10750. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10751. }
  10752. #define SET_GPIO_6_dout_uart3_pad_sout { \
  10753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10754. _ezchip_macro_read_value_ &= ~(0xFF); \
  10755. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  10756. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10757. }
  10758. #define SET_GPIO_6_dout_usb_drv_bus { \
  10759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10760. _ezchip_macro_read_value_ &= ~(0xFF); \
  10761. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  10762. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10763. }
  10764. #define SET_GPIO_6_doen_reverse_(en) { \
  10765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10766. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  10767. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  10768. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10769. }
  10770. #define SET_GPIO_6_doen_LOW { \
  10771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10772. _ezchip_macro_read_value_ &= ~(0xFF); \
  10773. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  10774. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10775. }
  10776. #define SET_GPIO_6_doen_HIGH { \
  10777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10778. _ezchip_macro_read_value_ &= ~(0xFF); \
  10779. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  10780. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10781. }
  10782. #define SET_GPIO_6_doen_clk_gmac_tophyref { \
  10783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10784. _ezchip_macro_read_value_ &= ~(0xFF); \
  10785. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  10786. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10787. }
  10788. #define SET_GPIO_6_doen_cpu_jtag_tdo { \
  10789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10790. _ezchip_macro_read_value_ &= ~(0xFF); \
  10791. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  10792. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10793. }
  10794. #define SET_GPIO_6_doen_cpu_jtag_tdo_oen { \
  10795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10796. _ezchip_macro_read_value_ &= ~(0xFF); \
  10797. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  10798. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10799. }
  10800. #define SET_GPIO_6_doen_dmic_clk_out { \
  10801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10802. _ezchip_macro_read_value_ &= ~(0xFF); \
  10803. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  10804. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10805. }
  10806. #define SET_GPIO_6_doen_dsp_JTDOEn_pad { \
  10807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10808. _ezchip_macro_read_value_ &= ~(0xFF); \
  10809. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  10810. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10811. }
  10812. #define SET_GPIO_6_doen_dsp_JTDO_pad { \
  10813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10814. _ezchip_macro_read_value_ &= ~(0xFF); \
  10815. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  10816. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10817. }
  10818. #define SET_GPIO_6_doen_i2c0_pad_sck_oe { \
  10819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10820. _ezchip_macro_read_value_ &= ~(0xFF); \
  10821. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  10822. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10823. }
  10824. #define SET_GPIO_6_doen_i2c0_pad_sda_oe { \
  10825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10826. _ezchip_macro_read_value_ &= ~(0xFF); \
  10827. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  10828. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10829. }
  10830. #define SET_GPIO_6_doen_i2c1_pad_sck_oe { \
  10831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10832. _ezchip_macro_read_value_ &= ~(0xFF); \
  10833. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  10834. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10835. }
  10836. #define SET_GPIO_6_doen_i2c1_pad_sda_oe { \
  10837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10838. _ezchip_macro_read_value_ &= ~(0xFF); \
  10839. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  10840. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10841. }
  10842. #define SET_GPIO_6_doen_i2c2_pad_sck_oe { \
  10843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10844. _ezchip_macro_read_value_ &= ~(0xFF); \
  10845. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  10846. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10847. }
  10848. #define SET_GPIO_6_doen_i2c2_pad_sda_oe { \
  10849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10850. _ezchip_macro_read_value_ &= ~(0xFF); \
  10851. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  10852. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10853. }
  10854. #define SET_GPIO_6_doen_i2c3_pad_sck_oe { \
  10855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10856. _ezchip_macro_read_value_ &= ~(0xFF); \
  10857. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  10858. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10859. }
  10860. #define SET_GPIO_6_doen_i2c3_pad_sda_oe { \
  10861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10862. _ezchip_macro_read_value_ &= ~(0xFF); \
  10863. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  10864. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10865. }
  10866. #define SET_GPIO_6_doen_i2srx_bclk_out { \
  10867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10868. _ezchip_macro_read_value_ &= ~(0xFF); \
  10869. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  10870. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10871. }
  10872. #define SET_GPIO_6_doen_i2srx_bclk_out_oen { \
  10873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10874. _ezchip_macro_read_value_ &= ~(0xFF); \
  10875. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  10876. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10877. }
  10878. #define SET_GPIO_6_doen_i2srx_lrck_out { \
  10879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10880. _ezchip_macro_read_value_ &= ~(0xFF); \
  10881. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  10882. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10883. }
  10884. #define SET_GPIO_6_doen_i2srx_lrck_out_oen { \
  10885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10886. _ezchip_macro_read_value_ &= ~(0xFF); \
  10887. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  10888. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10889. }
  10890. #define SET_GPIO_6_doen_i2srx_mclk_out { \
  10891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10892. _ezchip_macro_read_value_ &= ~(0xFF); \
  10893. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  10894. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10895. }
  10896. #define SET_GPIO_6_doen_i2stx_bclk_out { \
  10897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10898. _ezchip_macro_read_value_ &= ~(0xFF); \
  10899. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  10900. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10901. }
  10902. #define SET_GPIO_6_doen_i2stx_bclk_out_oen { \
  10903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10904. _ezchip_macro_read_value_ &= ~(0xFF); \
  10905. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  10906. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10907. }
  10908. #define SET_GPIO_6_doen_i2stx_lrck_out { \
  10909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10910. _ezchip_macro_read_value_ &= ~(0xFF); \
  10911. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  10912. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10913. }
  10914. #define SET_GPIO_6_doen_i2stx_lrckout_oen { \
  10915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10916. _ezchip_macro_read_value_ &= ~(0xFF); \
  10917. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  10918. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10919. }
  10920. #define SET_GPIO_6_doen_i2stx_mclk_out { \
  10921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10922. _ezchip_macro_read_value_ &= ~(0xFF); \
  10923. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  10924. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10925. }
  10926. #define SET_GPIO_6_doen_i2stx_sdout0 { \
  10927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10928. _ezchip_macro_read_value_ &= ~(0xFF); \
  10929. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  10930. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10931. }
  10932. #define SET_GPIO_6_doen_i2stx_sdout1 { \
  10933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10934. _ezchip_macro_read_value_ &= ~(0xFF); \
  10935. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  10936. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10937. }
  10938. #define SET_GPIO_6_doen_lcd_pad_csm_n { \
  10939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10940. _ezchip_macro_read_value_ &= ~(0xFF); \
  10941. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  10942. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10943. }
  10944. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit0 { \
  10945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10946. _ezchip_macro_read_value_ &= ~(0xFF); \
  10947. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  10948. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10949. }
  10950. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit1 { \
  10951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10952. _ezchip_macro_read_value_ &= ~(0xFF); \
  10953. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  10954. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10955. }
  10956. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit2 { \
  10957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10958. _ezchip_macro_read_value_ &= ~(0xFF); \
  10959. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  10960. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10961. }
  10962. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit3 { \
  10963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10964. _ezchip_macro_read_value_ &= ~(0xFF); \
  10965. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  10966. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10967. }
  10968. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit4 { \
  10969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10970. _ezchip_macro_read_value_ &= ~(0xFF); \
  10971. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  10972. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10973. }
  10974. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit5 { \
  10975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10976. _ezchip_macro_read_value_ &= ~(0xFF); \
  10977. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  10978. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10979. }
  10980. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit6 { \
  10981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10982. _ezchip_macro_read_value_ &= ~(0xFF); \
  10983. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  10984. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10985. }
  10986. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit7 { \
  10987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10988. _ezchip_macro_read_value_ &= ~(0xFF); \
  10989. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  10990. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10991. }
  10992. #define SET_GPIO_6_doen_pwm_pad_out_bit0 { \
  10993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10994. _ezchip_macro_read_value_ &= ~(0xFF); \
  10995. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  10996. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10997. }
  10998. #define SET_GPIO_6_doen_pwm_pad_out_bit1 { \
  10999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11000. _ezchip_macro_read_value_ &= ~(0xFF); \
  11001. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  11002. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11003. }
  11004. #define SET_GPIO_6_doen_pwm_pad_out_bit2 { \
  11005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11006. _ezchip_macro_read_value_ &= ~(0xFF); \
  11007. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  11008. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11009. }
  11010. #define SET_GPIO_6_doen_pwm_pad_out_bit3 { \
  11011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11012. _ezchip_macro_read_value_ &= ~(0xFF); \
  11013. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  11014. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11015. }
  11016. #define SET_GPIO_6_doen_pwm_pad_out_bit4 { \
  11017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11018. _ezchip_macro_read_value_ &= ~(0xFF); \
  11019. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  11020. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11021. }
  11022. #define SET_GPIO_6_doen_pwm_pad_out_bit5 { \
  11023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11024. _ezchip_macro_read_value_ &= ~(0xFF); \
  11025. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  11026. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11027. }
  11028. #define SET_GPIO_6_doen_pwm_pad_out_bit6 { \
  11029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11030. _ezchip_macro_read_value_ &= ~(0xFF); \
  11031. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  11032. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11033. }
  11034. #define SET_GPIO_6_doen_pwm_pad_out_bit7 { \
  11035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11036. _ezchip_macro_read_value_ &= ~(0xFF); \
  11037. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  11038. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11039. }
  11040. #define SET_GPIO_6_doen_pwmdac_left_out { \
  11041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11042. _ezchip_macro_read_value_ &= ~(0xFF); \
  11043. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  11044. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11045. }
  11046. #define SET_GPIO_6_doen_pwmdac_right_out { \
  11047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11048. _ezchip_macro_read_value_ &= ~(0xFF); \
  11049. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  11050. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11051. }
  11052. #define SET_GPIO_6_doen_qspi_csn1_out { \
  11053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11054. _ezchip_macro_read_value_ &= ~(0xFF); \
  11055. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  11056. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11057. }
  11058. #define SET_GPIO_6_doen_qspi_csn2_out { \
  11059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11060. _ezchip_macro_read_value_ &= ~(0xFF); \
  11061. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  11062. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11063. }
  11064. #define SET_GPIO_6_doen_qspi_csn3_out { \
  11065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11066. _ezchip_macro_read_value_ &= ~(0xFF); \
  11067. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  11068. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11069. }
  11070. #define SET_GPIO_6_doen_register23_SCFG_cmsensor_rst0 { \
  11071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11072. _ezchip_macro_read_value_ &= ~(0xFF); \
  11073. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  11074. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11075. }
  11076. #define SET_GPIO_6_doen_register23_SCFG_cmsensor_rst1 { \
  11077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11078. _ezchip_macro_read_value_ &= ~(0xFF); \
  11079. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  11080. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11081. }
  11082. #define SET_GPIO_6_doen_register32_SCFG_gmac_phy_rstn { \
  11083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11084. _ezchip_macro_read_value_ &= ~(0xFF); \
  11085. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  11086. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11087. }
  11088. #define SET_GPIO_6_doen_sdio0_pad_card_power_en { \
  11089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11090. _ezchip_macro_read_value_ &= ~(0xFF); \
  11091. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  11092. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11093. }
  11094. #define SET_GPIO_6_doen_sdio0_pad_cclk_out { \
  11095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11096. _ezchip_macro_read_value_ &= ~(0xFF); \
  11097. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  11098. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11099. }
  11100. #define SET_GPIO_6_doen_sdio0_pad_ccmd_oe { \
  11101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11102. _ezchip_macro_read_value_ &= ~(0xFF); \
  11103. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  11104. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11105. }
  11106. #define SET_GPIO_6_doen_sdio0_pad_ccmd_out { \
  11107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11108. _ezchip_macro_read_value_ &= ~(0xFF); \
  11109. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  11110. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11111. }
  11112. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit0 { \
  11113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11114. _ezchip_macro_read_value_ &= ~(0xFF); \
  11115. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  11116. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11117. }
  11118. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit1 { \
  11119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11120. _ezchip_macro_read_value_ &= ~(0xFF); \
  11121. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  11122. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11123. }
  11124. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit2 { \
  11125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11126. _ezchip_macro_read_value_ &= ~(0xFF); \
  11127. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  11128. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11129. }
  11130. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit3 { \
  11131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11132. _ezchip_macro_read_value_ &= ~(0xFF); \
  11133. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  11134. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11135. }
  11136. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit4 { \
  11137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11138. _ezchip_macro_read_value_ &= ~(0xFF); \
  11139. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  11140. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11141. }
  11142. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit5 { \
  11143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11144. _ezchip_macro_read_value_ &= ~(0xFF); \
  11145. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  11146. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11147. }
  11148. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit6 { \
  11149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11150. _ezchip_macro_read_value_ &= ~(0xFF); \
  11151. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  11152. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11153. }
  11154. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit7 { \
  11155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11156. _ezchip_macro_read_value_ &= ~(0xFF); \
  11157. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  11158. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11159. }
  11160. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit0 { \
  11161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11162. _ezchip_macro_read_value_ &= ~(0xFF); \
  11163. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  11164. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11165. }
  11166. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit1 { \
  11167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11168. _ezchip_macro_read_value_ &= ~(0xFF); \
  11169. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  11170. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11171. }
  11172. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit2 { \
  11173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11174. _ezchip_macro_read_value_ &= ~(0xFF); \
  11175. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  11176. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11177. }
  11178. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit3 { \
  11179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11180. _ezchip_macro_read_value_ &= ~(0xFF); \
  11181. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  11182. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11183. }
  11184. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit4 { \
  11185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11186. _ezchip_macro_read_value_ &= ~(0xFF); \
  11187. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  11188. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11189. }
  11190. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit5 { \
  11191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11192. _ezchip_macro_read_value_ &= ~(0xFF); \
  11193. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  11194. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11195. }
  11196. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit6 { \
  11197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11198. _ezchip_macro_read_value_ &= ~(0xFF); \
  11199. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  11200. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11201. }
  11202. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit7 { \
  11203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11204. _ezchip_macro_read_value_ &= ~(0xFF); \
  11205. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  11206. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11207. }
  11208. #define SET_GPIO_6_doen_sdio0_pad_rst_n { \
  11209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11210. _ezchip_macro_read_value_ &= ~(0xFF); \
  11211. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  11212. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11213. }
  11214. #define SET_GPIO_6_doen_sdio1_pad_card_power_en { \
  11215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11216. _ezchip_macro_read_value_ &= ~(0xFF); \
  11217. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  11218. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11219. }
  11220. #define SET_GPIO_6_doen_sdio1_pad_cclk_out { \
  11221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11222. _ezchip_macro_read_value_ &= ~(0xFF); \
  11223. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  11224. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11225. }
  11226. #define SET_GPIO_6_doen_sdio1_pad_ccmd_oe { \
  11227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11228. _ezchip_macro_read_value_ &= ~(0xFF); \
  11229. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  11230. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11231. }
  11232. #define SET_GPIO_6_doen_sdio1_pad_ccmd_out { \
  11233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11234. _ezchip_macro_read_value_ &= ~(0xFF); \
  11235. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  11236. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11237. }
  11238. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit0 { \
  11239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11240. _ezchip_macro_read_value_ &= ~(0xFF); \
  11241. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  11242. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11243. }
  11244. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit1 { \
  11245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11246. _ezchip_macro_read_value_ &= ~(0xFF); \
  11247. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  11248. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11249. }
  11250. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit2 { \
  11251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11252. _ezchip_macro_read_value_ &= ~(0xFF); \
  11253. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  11254. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11255. }
  11256. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit3 { \
  11257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11258. _ezchip_macro_read_value_ &= ~(0xFF); \
  11259. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  11260. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11261. }
  11262. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit4 { \
  11263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11264. _ezchip_macro_read_value_ &= ~(0xFF); \
  11265. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  11266. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11267. }
  11268. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit5 { \
  11269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11270. _ezchip_macro_read_value_ &= ~(0xFF); \
  11271. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  11272. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11273. }
  11274. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit6 { \
  11275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11276. _ezchip_macro_read_value_ &= ~(0xFF); \
  11277. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  11278. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11279. }
  11280. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit7 { \
  11281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11282. _ezchip_macro_read_value_ &= ~(0xFF); \
  11283. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  11284. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11285. }
  11286. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit0 { \
  11287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11288. _ezchip_macro_read_value_ &= ~(0xFF); \
  11289. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  11290. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11291. }
  11292. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit1 { \
  11293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11294. _ezchip_macro_read_value_ &= ~(0xFF); \
  11295. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  11296. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11297. }
  11298. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit2 { \
  11299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11300. _ezchip_macro_read_value_ &= ~(0xFF); \
  11301. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  11302. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11303. }
  11304. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit3 { \
  11305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11306. _ezchip_macro_read_value_ &= ~(0xFF); \
  11307. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  11308. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11309. }
  11310. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit4 { \
  11311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11312. _ezchip_macro_read_value_ &= ~(0xFF); \
  11313. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  11314. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11315. }
  11316. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit5 { \
  11317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11318. _ezchip_macro_read_value_ &= ~(0xFF); \
  11319. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  11320. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11321. }
  11322. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit6 { \
  11323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11324. _ezchip_macro_read_value_ &= ~(0xFF); \
  11325. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  11326. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11327. }
  11328. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit7 { \
  11329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11330. _ezchip_macro_read_value_ &= ~(0xFF); \
  11331. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  11332. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11333. }
  11334. #define SET_GPIO_6_doen_sdio1_pad_rst_n { \
  11335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11336. _ezchip_macro_read_value_ &= ~(0xFF); \
  11337. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  11338. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11339. }
  11340. #define SET_GPIO_6_doen_spdif_tx_sdout { \
  11341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11342. _ezchip_macro_read_value_ &= ~(0xFF); \
  11343. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  11344. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11345. }
  11346. #define SET_GPIO_6_doen_spdif_tx_sdout_oen { \
  11347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11348. _ezchip_macro_read_value_ &= ~(0xFF); \
  11349. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  11350. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11351. }
  11352. #define SET_GPIO_6_doen_spi0_pad_oe_n { \
  11353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11354. _ezchip_macro_read_value_ &= ~(0xFF); \
  11355. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  11356. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11357. }
  11358. #define SET_GPIO_6_doen_spi0_pad_sck_out { \
  11359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11360. _ezchip_macro_read_value_ &= ~(0xFF); \
  11361. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  11362. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11363. }
  11364. #define SET_GPIO_6_doen_spi0_pad_ss_0_n { \
  11365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11366. _ezchip_macro_read_value_ &= ~(0xFF); \
  11367. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  11368. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11369. }
  11370. #define SET_GPIO_6_doen_spi0_pad_ss_1_n { \
  11371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11372. _ezchip_macro_read_value_ &= ~(0xFF); \
  11373. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  11374. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11375. }
  11376. #define SET_GPIO_6_doen_spi0_pad_txd { \
  11377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11378. _ezchip_macro_read_value_ &= ~(0xFF); \
  11379. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  11380. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11381. }
  11382. #define SET_GPIO_6_doen_spi1_pad_oe_n { \
  11383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11384. _ezchip_macro_read_value_ &= ~(0xFF); \
  11385. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  11386. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11387. }
  11388. #define SET_GPIO_6_doen_spi1_pad_sck_out { \
  11389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11390. _ezchip_macro_read_value_ &= ~(0xFF); \
  11391. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  11392. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11393. }
  11394. #define SET_GPIO_6_doen_spi1_pad_ss_0_n { \
  11395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11396. _ezchip_macro_read_value_ &= ~(0xFF); \
  11397. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  11398. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11399. }
  11400. #define SET_GPIO_6_doen_spi1_pad_ss_1_n { \
  11401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11402. _ezchip_macro_read_value_ &= ~(0xFF); \
  11403. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  11404. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11405. }
  11406. #define SET_GPIO_6_doen_spi1_pad_txd { \
  11407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11408. _ezchip_macro_read_value_ &= ~(0xFF); \
  11409. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  11410. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11411. }
  11412. #define SET_GPIO_6_doen_spi2_pad_oe_n { \
  11413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11414. _ezchip_macro_read_value_ &= ~(0xFF); \
  11415. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  11416. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11417. }
  11418. #define SET_GPIO_6_doen_spi2_pad_sck_out { \
  11419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11420. _ezchip_macro_read_value_ &= ~(0xFF); \
  11421. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  11422. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11423. }
  11424. #define SET_GPIO_6_doen_spi2_pad_ss_0_n { \
  11425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11426. _ezchip_macro_read_value_ &= ~(0xFF); \
  11427. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  11428. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11429. }
  11430. #define SET_GPIO_6_doen_spi2_pad_ss_1_n { \
  11431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11432. _ezchip_macro_read_value_ &= ~(0xFF); \
  11433. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  11434. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11435. }
  11436. #define SET_GPIO_6_doen_spi2_pad_txd { \
  11437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11438. _ezchip_macro_read_value_ &= ~(0xFF); \
  11439. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  11440. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11441. }
  11442. #define SET_GPIO_6_doen_spi2ahb_pad_oe_n_bit0 { \
  11443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11444. _ezchip_macro_read_value_ &= ~(0xFF); \
  11445. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  11446. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11447. }
  11448. #define SET_GPIO_6_doen_spi2ahb_pad_oe_n_bit1 { \
  11449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11450. _ezchip_macro_read_value_ &= ~(0xFF); \
  11451. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  11452. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11453. }
  11454. #define SET_GPIO_6_doen_spi2ahb_pad_oe_n_bit2 { \
  11455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11456. _ezchip_macro_read_value_ &= ~(0xFF); \
  11457. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  11458. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11459. }
  11460. #define SET_GPIO_6_doen_spi2ahb_pad_oe_n_bit3 { \
  11461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11462. _ezchip_macro_read_value_ &= ~(0xFF); \
  11463. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  11464. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11465. }
  11466. #define SET_GPIO_6_doen_spi2ahb_pad_txd_bit0 { \
  11467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11468. _ezchip_macro_read_value_ &= ~(0xFF); \
  11469. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  11470. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11471. }
  11472. #define SET_GPIO_6_doen_spi2ahb_pad_txd_bit1 { \
  11473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11474. _ezchip_macro_read_value_ &= ~(0xFF); \
  11475. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  11476. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11477. }
  11478. #define SET_GPIO_6_doen_spi2ahb_pad_txd_bit2 { \
  11479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11480. _ezchip_macro_read_value_ &= ~(0xFF); \
  11481. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  11482. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11483. }
  11484. #define SET_GPIO_6_doen_spi2ahb_pad_txd_bit3 { \
  11485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11486. _ezchip_macro_read_value_ &= ~(0xFF); \
  11487. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  11488. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11489. }
  11490. #define SET_GPIO_6_doen_spi3_pad_oe_n { \
  11491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11492. _ezchip_macro_read_value_ &= ~(0xFF); \
  11493. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  11494. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11495. }
  11496. #define SET_GPIO_6_doen_spi3_pad_sck_out { \
  11497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11498. _ezchip_macro_read_value_ &= ~(0xFF); \
  11499. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  11500. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11501. }
  11502. #define SET_GPIO_6_doen_spi3_pad_ss_0_n { \
  11503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11504. _ezchip_macro_read_value_ &= ~(0xFF); \
  11505. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  11506. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11507. }
  11508. #define SET_GPIO_6_doen_spi3_pad_ss_1_n { \
  11509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11510. _ezchip_macro_read_value_ &= ~(0xFF); \
  11511. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  11512. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11513. }
  11514. #define SET_GPIO_6_doen_spi3_pad_txd { \
  11515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11516. _ezchip_macro_read_value_ &= ~(0xFF); \
  11517. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  11518. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11519. }
  11520. #define SET_GPIO_6_doen_uart0_pad_dtrn { \
  11521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11522. _ezchip_macro_read_value_ &= ~(0xFF); \
  11523. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  11524. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11525. }
  11526. #define SET_GPIO_6_doen_uart0_pad_rtsn { \
  11527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11528. _ezchip_macro_read_value_ &= ~(0xFF); \
  11529. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  11530. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11531. }
  11532. #define SET_GPIO_6_doen_uart0_pad_sout { \
  11533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11534. _ezchip_macro_read_value_ &= ~(0xFF); \
  11535. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  11536. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11537. }
  11538. #define SET_GPIO_6_doen_uart1_pad_sout { \
  11539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11540. _ezchip_macro_read_value_ &= ~(0xFF); \
  11541. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  11542. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11543. }
  11544. #define SET_GPIO_6_doen_uart2_pad_dtr_n { \
  11545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11546. _ezchip_macro_read_value_ &= ~(0xFF); \
  11547. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  11548. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11549. }
  11550. #define SET_GPIO_6_doen_uart2_pad_rts_n { \
  11551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11552. _ezchip_macro_read_value_ &= ~(0xFF); \
  11553. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  11554. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11555. }
  11556. #define SET_GPIO_6_doen_uart2_pad_sout { \
  11557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11558. _ezchip_macro_read_value_ &= ~(0xFF); \
  11559. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  11560. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11561. }
  11562. #define SET_GPIO_6_doen_uart3_pad_sout { \
  11563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11564. _ezchip_macro_read_value_ &= ~(0xFF); \
  11565. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  11566. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11567. }
  11568. #define SET_GPIO_6_doen_usb_drv_bus { \
  11569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11570. _ezchip_macro_read_value_ &= ~(0xFF); \
  11571. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  11572. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11573. }
  11574. #define SET_GPIO_7_dout_reverse_(en) { \
  11575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11576. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  11577. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  11578. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11579. }
  11580. #define SET_GPIO_7_dout_LOW { \
  11581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11582. _ezchip_macro_read_value_ &= ~(0xFF); \
  11583. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  11584. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11585. }
  11586. #define SET_GPIO_7_dout_HIGH { \
  11587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11588. _ezchip_macro_read_value_ &= ~(0xFF); \
  11589. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  11590. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11591. }
  11592. #define SET_GPIO_7_dout_clk_gmac_tophyref { \
  11593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11594. _ezchip_macro_read_value_ &= ~(0xFF); \
  11595. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  11596. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11597. }
  11598. #define SET_GPIO_7_dout_cpu_jtag_tdo { \
  11599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11600. _ezchip_macro_read_value_ &= ~(0xFF); \
  11601. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  11602. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11603. }
  11604. #define SET_GPIO_7_dout_cpu_jtag_tdo_oen { \
  11605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11606. _ezchip_macro_read_value_ &= ~(0xFF); \
  11607. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  11608. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11609. }
  11610. #define SET_GPIO_7_dout_dmic_clk_out { \
  11611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11612. _ezchip_macro_read_value_ &= ~(0xFF); \
  11613. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  11614. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11615. }
  11616. #define SET_GPIO_7_dout_dsp_JTDOEn_pad { \
  11617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11618. _ezchip_macro_read_value_ &= ~(0xFF); \
  11619. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  11620. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11621. }
  11622. #define SET_GPIO_7_dout_dsp_JTDO_pad { \
  11623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11624. _ezchip_macro_read_value_ &= ~(0xFF); \
  11625. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  11626. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11627. }
  11628. #define SET_GPIO_7_dout_i2c0_pad_sck_oe { \
  11629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11630. _ezchip_macro_read_value_ &= ~(0xFF); \
  11631. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  11632. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11633. }
  11634. #define SET_GPIO_7_dout_i2c0_pad_sda_oe { \
  11635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11636. _ezchip_macro_read_value_ &= ~(0xFF); \
  11637. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  11638. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11639. }
  11640. #define SET_GPIO_7_dout_i2c1_pad_sck_oe { \
  11641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11642. _ezchip_macro_read_value_ &= ~(0xFF); \
  11643. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  11644. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11645. }
  11646. #define SET_GPIO_7_dout_i2c1_pad_sda_oe { \
  11647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11648. _ezchip_macro_read_value_ &= ~(0xFF); \
  11649. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  11650. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11651. }
  11652. #define SET_GPIO_7_dout_i2c2_pad_sck_oe { \
  11653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11654. _ezchip_macro_read_value_ &= ~(0xFF); \
  11655. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  11656. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11657. }
  11658. #define SET_GPIO_7_dout_i2c2_pad_sda_oe { \
  11659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11660. _ezchip_macro_read_value_ &= ~(0xFF); \
  11661. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  11662. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11663. }
  11664. #define SET_GPIO_7_dout_i2c3_pad_sck_oe { \
  11665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11666. _ezchip_macro_read_value_ &= ~(0xFF); \
  11667. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  11668. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11669. }
  11670. #define SET_GPIO_7_dout_i2c3_pad_sda_oe { \
  11671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11672. _ezchip_macro_read_value_ &= ~(0xFF); \
  11673. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  11674. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11675. }
  11676. #define SET_GPIO_7_dout_i2srx_bclk_out { \
  11677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11678. _ezchip_macro_read_value_ &= ~(0xFF); \
  11679. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  11680. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11681. }
  11682. #define SET_GPIO_7_dout_i2srx_bclk_out_oen { \
  11683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11684. _ezchip_macro_read_value_ &= ~(0xFF); \
  11685. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  11686. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11687. }
  11688. #define SET_GPIO_7_dout_i2srx_lrck_out { \
  11689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11690. _ezchip_macro_read_value_ &= ~(0xFF); \
  11691. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  11692. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11693. }
  11694. #define SET_GPIO_7_dout_i2srx_lrck_out_oen { \
  11695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11696. _ezchip_macro_read_value_ &= ~(0xFF); \
  11697. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  11698. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11699. }
  11700. #define SET_GPIO_7_dout_i2srx_mclk_out { \
  11701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11702. _ezchip_macro_read_value_ &= ~(0xFF); \
  11703. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  11704. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11705. }
  11706. #define SET_GPIO_7_dout_i2stx_bclk_out { \
  11707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11708. _ezchip_macro_read_value_ &= ~(0xFF); \
  11709. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  11710. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11711. }
  11712. #define SET_GPIO_7_dout_i2stx_bclk_out_oen { \
  11713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11714. _ezchip_macro_read_value_ &= ~(0xFF); \
  11715. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  11716. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11717. }
  11718. #define SET_GPIO_7_dout_i2stx_lrck_out { \
  11719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11720. _ezchip_macro_read_value_ &= ~(0xFF); \
  11721. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  11722. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11723. }
  11724. #define SET_GPIO_7_dout_i2stx_lrckout_oen { \
  11725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11726. _ezchip_macro_read_value_ &= ~(0xFF); \
  11727. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  11728. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11729. }
  11730. #define SET_GPIO_7_dout_i2stx_mclk_out { \
  11731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11732. _ezchip_macro_read_value_ &= ~(0xFF); \
  11733. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  11734. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11735. }
  11736. #define SET_GPIO_7_dout_i2stx_sdout0 { \
  11737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11738. _ezchip_macro_read_value_ &= ~(0xFF); \
  11739. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  11740. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11741. }
  11742. #define SET_GPIO_7_dout_i2stx_sdout1 { \
  11743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11744. _ezchip_macro_read_value_ &= ~(0xFF); \
  11745. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  11746. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11747. }
  11748. #define SET_GPIO_7_dout_lcd_pad_csm_n { \
  11749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11750. _ezchip_macro_read_value_ &= ~(0xFF); \
  11751. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  11752. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11753. }
  11754. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit0 { \
  11755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11756. _ezchip_macro_read_value_ &= ~(0xFF); \
  11757. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  11758. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11759. }
  11760. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit1 { \
  11761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11762. _ezchip_macro_read_value_ &= ~(0xFF); \
  11763. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  11764. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11765. }
  11766. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit2 { \
  11767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11768. _ezchip_macro_read_value_ &= ~(0xFF); \
  11769. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  11770. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11771. }
  11772. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit3 { \
  11773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11774. _ezchip_macro_read_value_ &= ~(0xFF); \
  11775. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  11776. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11777. }
  11778. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit4 { \
  11779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11780. _ezchip_macro_read_value_ &= ~(0xFF); \
  11781. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  11782. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11783. }
  11784. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit5 { \
  11785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11786. _ezchip_macro_read_value_ &= ~(0xFF); \
  11787. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  11788. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11789. }
  11790. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit6 { \
  11791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11792. _ezchip_macro_read_value_ &= ~(0xFF); \
  11793. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  11794. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11795. }
  11796. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit7 { \
  11797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11798. _ezchip_macro_read_value_ &= ~(0xFF); \
  11799. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  11800. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11801. }
  11802. #define SET_GPIO_7_dout_pwm_pad_out_bit0 { \
  11803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11804. _ezchip_macro_read_value_ &= ~(0xFF); \
  11805. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  11806. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11807. }
  11808. #define SET_GPIO_7_dout_pwm_pad_out_bit1 { \
  11809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11810. _ezchip_macro_read_value_ &= ~(0xFF); \
  11811. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  11812. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11813. }
  11814. #define SET_GPIO_7_dout_pwm_pad_out_bit2 { \
  11815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11816. _ezchip_macro_read_value_ &= ~(0xFF); \
  11817. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  11818. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11819. }
  11820. #define SET_GPIO_7_dout_pwm_pad_out_bit3 { \
  11821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11822. _ezchip_macro_read_value_ &= ~(0xFF); \
  11823. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  11824. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11825. }
  11826. #define SET_GPIO_7_dout_pwm_pad_out_bit4 { \
  11827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11828. _ezchip_macro_read_value_ &= ~(0xFF); \
  11829. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  11830. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11831. }
  11832. #define SET_GPIO_7_dout_pwm_pad_out_bit5 { \
  11833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11834. _ezchip_macro_read_value_ &= ~(0xFF); \
  11835. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  11836. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11837. }
  11838. #define SET_GPIO_7_dout_pwm_pad_out_bit6 { \
  11839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11840. _ezchip_macro_read_value_ &= ~(0xFF); \
  11841. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  11842. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11843. }
  11844. #define SET_GPIO_7_dout_pwm_pad_out_bit7 { \
  11845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11846. _ezchip_macro_read_value_ &= ~(0xFF); \
  11847. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  11848. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11849. }
  11850. #define SET_GPIO_7_dout_pwmdac_left_out { \
  11851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11852. _ezchip_macro_read_value_ &= ~(0xFF); \
  11853. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  11854. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11855. }
  11856. #define SET_GPIO_7_dout_pwmdac_right_out { \
  11857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11858. _ezchip_macro_read_value_ &= ~(0xFF); \
  11859. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  11860. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11861. }
  11862. #define SET_GPIO_7_dout_qspi_csn1_out { \
  11863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11864. _ezchip_macro_read_value_ &= ~(0xFF); \
  11865. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  11866. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11867. }
  11868. #define SET_GPIO_7_dout_qspi_csn2_out { \
  11869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11870. _ezchip_macro_read_value_ &= ~(0xFF); \
  11871. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  11872. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11873. }
  11874. #define SET_GPIO_7_dout_qspi_csn3_out { \
  11875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11876. _ezchip_macro_read_value_ &= ~(0xFF); \
  11877. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  11878. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11879. }
  11880. #define SET_GPIO_7_dout_register23_SCFG_cmsensor_rst0 { \
  11881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11882. _ezchip_macro_read_value_ &= ~(0xFF); \
  11883. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  11884. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11885. }
  11886. #define SET_GPIO_7_dout_register23_SCFG_cmsensor_rst1 { \
  11887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11888. _ezchip_macro_read_value_ &= ~(0xFF); \
  11889. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  11890. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11891. }
  11892. #define SET_GPIO_7_dout_register32_SCFG_gmac_phy_rstn { \
  11893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11894. _ezchip_macro_read_value_ &= ~(0xFF); \
  11895. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  11896. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11897. }
  11898. #define SET_GPIO_7_dout_sdio0_pad_card_power_en { \
  11899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11900. _ezchip_macro_read_value_ &= ~(0xFF); \
  11901. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  11902. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11903. }
  11904. #define SET_GPIO_7_dout_sdio0_pad_cclk_out { \
  11905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11906. _ezchip_macro_read_value_ &= ~(0xFF); \
  11907. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  11908. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11909. }
  11910. #define SET_GPIO_7_dout_sdio0_pad_ccmd_oe { \
  11911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11912. _ezchip_macro_read_value_ &= ~(0xFF); \
  11913. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  11914. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11915. }
  11916. #define SET_GPIO_7_dout_sdio0_pad_ccmd_out { \
  11917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11918. _ezchip_macro_read_value_ &= ~(0xFF); \
  11919. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  11920. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11921. }
  11922. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit0 { \
  11923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11924. _ezchip_macro_read_value_ &= ~(0xFF); \
  11925. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  11926. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11927. }
  11928. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit1 { \
  11929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11930. _ezchip_macro_read_value_ &= ~(0xFF); \
  11931. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  11932. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11933. }
  11934. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit2 { \
  11935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11936. _ezchip_macro_read_value_ &= ~(0xFF); \
  11937. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  11938. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11939. }
  11940. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit3 { \
  11941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11942. _ezchip_macro_read_value_ &= ~(0xFF); \
  11943. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  11944. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11945. }
  11946. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit4 { \
  11947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11948. _ezchip_macro_read_value_ &= ~(0xFF); \
  11949. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  11950. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11951. }
  11952. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit5 { \
  11953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11954. _ezchip_macro_read_value_ &= ~(0xFF); \
  11955. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  11956. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11957. }
  11958. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit6 { \
  11959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11960. _ezchip_macro_read_value_ &= ~(0xFF); \
  11961. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  11962. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11963. }
  11964. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit7 { \
  11965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11966. _ezchip_macro_read_value_ &= ~(0xFF); \
  11967. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  11968. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11969. }
  11970. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit0 { \
  11971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11972. _ezchip_macro_read_value_ &= ~(0xFF); \
  11973. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  11974. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11975. }
  11976. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit1 { \
  11977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11978. _ezchip_macro_read_value_ &= ~(0xFF); \
  11979. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  11980. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11981. }
  11982. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit2 { \
  11983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11984. _ezchip_macro_read_value_ &= ~(0xFF); \
  11985. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  11986. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11987. }
  11988. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit3 { \
  11989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11990. _ezchip_macro_read_value_ &= ~(0xFF); \
  11991. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  11992. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11993. }
  11994. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit4 { \
  11995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11996. _ezchip_macro_read_value_ &= ~(0xFF); \
  11997. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  11998. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11999. }
  12000. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit5 { \
  12001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12002. _ezchip_macro_read_value_ &= ~(0xFF); \
  12003. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  12004. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12005. }
  12006. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit6 { \
  12007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12008. _ezchip_macro_read_value_ &= ~(0xFF); \
  12009. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  12010. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12011. }
  12012. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit7 { \
  12013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12014. _ezchip_macro_read_value_ &= ~(0xFF); \
  12015. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  12016. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12017. }
  12018. #define SET_GPIO_7_dout_sdio0_pad_rst_n { \
  12019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12020. _ezchip_macro_read_value_ &= ~(0xFF); \
  12021. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  12022. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12023. }
  12024. #define SET_GPIO_7_dout_sdio1_pad_card_power_en { \
  12025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12026. _ezchip_macro_read_value_ &= ~(0xFF); \
  12027. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  12028. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12029. }
  12030. #define SET_GPIO_7_dout_sdio1_pad_cclk_out { \
  12031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12032. _ezchip_macro_read_value_ &= ~(0xFF); \
  12033. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  12034. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12035. }
  12036. #define SET_GPIO_7_dout_sdio1_pad_ccmd_oe { \
  12037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12038. _ezchip_macro_read_value_ &= ~(0xFF); \
  12039. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  12040. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12041. }
  12042. #define SET_GPIO_7_dout_sdio1_pad_ccmd_out { \
  12043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12044. _ezchip_macro_read_value_ &= ~(0xFF); \
  12045. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  12046. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12047. }
  12048. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit0 { \
  12049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12050. _ezchip_macro_read_value_ &= ~(0xFF); \
  12051. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  12052. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12053. }
  12054. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit1 { \
  12055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12056. _ezchip_macro_read_value_ &= ~(0xFF); \
  12057. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  12058. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12059. }
  12060. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit2 { \
  12061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12062. _ezchip_macro_read_value_ &= ~(0xFF); \
  12063. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  12064. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12065. }
  12066. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit3 { \
  12067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12068. _ezchip_macro_read_value_ &= ~(0xFF); \
  12069. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  12070. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12071. }
  12072. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit4 { \
  12073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12074. _ezchip_macro_read_value_ &= ~(0xFF); \
  12075. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  12076. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12077. }
  12078. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit5 { \
  12079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12080. _ezchip_macro_read_value_ &= ~(0xFF); \
  12081. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  12082. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12083. }
  12084. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit6 { \
  12085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12086. _ezchip_macro_read_value_ &= ~(0xFF); \
  12087. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  12088. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12089. }
  12090. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit7 { \
  12091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12092. _ezchip_macro_read_value_ &= ~(0xFF); \
  12093. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  12094. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12095. }
  12096. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit0 { \
  12097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12098. _ezchip_macro_read_value_ &= ~(0xFF); \
  12099. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  12100. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12101. }
  12102. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit1 { \
  12103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12104. _ezchip_macro_read_value_ &= ~(0xFF); \
  12105. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  12106. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12107. }
  12108. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit2 { \
  12109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12110. _ezchip_macro_read_value_ &= ~(0xFF); \
  12111. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  12112. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12113. }
  12114. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit3 { \
  12115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12116. _ezchip_macro_read_value_ &= ~(0xFF); \
  12117. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  12118. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12119. }
  12120. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit4 { \
  12121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12122. _ezchip_macro_read_value_ &= ~(0xFF); \
  12123. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  12124. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12125. }
  12126. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit5 { \
  12127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12128. _ezchip_macro_read_value_ &= ~(0xFF); \
  12129. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  12130. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12131. }
  12132. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit6 { \
  12133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12134. _ezchip_macro_read_value_ &= ~(0xFF); \
  12135. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  12136. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12137. }
  12138. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit7 { \
  12139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12140. _ezchip_macro_read_value_ &= ~(0xFF); \
  12141. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  12142. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12143. }
  12144. #define SET_GPIO_7_dout_sdio1_pad_rst_n { \
  12145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12146. _ezchip_macro_read_value_ &= ~(0xFF); \
  12147. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  12148. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12149. }
  12150. #define SET_GPIO_7_dout_spdif_tx_sdout { \
  12151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12152. _ezchip_macro_read_value_ &= ~(0xFF); \
  12153. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  12154. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12155. }
  12156. #define SET_GPIO_7_dout_spdif_tx_sdout_oen { \
  12157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12158. _ezchip_macro_read_value_ &= ~(0xFF); \
  12159. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  12160. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12161. }
  12162. #define SET_GPIO_7_dout_spi0_pad_oe_n { \
  12163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12164. _ezchip_macro_read_value_ &= ~(0xFF); \
  12165. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  12166. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12167. }
  12168. #define SET_GPIO_7_dout_spi0_pad_sck_out { \
  12169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12170. _ezchip_macro_read_value_ &= ~(0xFF); \
  12171. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  12172. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12173. }
  12174. #define SET_GPIO_7_dout_spi0_pad_ss_0_n { \
  12175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12176. _ezchip_macro_read_value_ &= ~(0xFF); \
  12177. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  12178. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12179. }
  12180. #define SET_GPIO_7_dout_spi0_pad_ss_1_n { \
  12181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12182. _ezchip_macro_read_value_ &= ~(0xFF); \
  12183. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  12184. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12185. }
  12186. #define SET_GPIO_7_dout_spi0_pad_txd { \
  12187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12188. _ezchip_macro_read_value_ &= ~(0xFF); \
  12189. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  12190. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12191. }
  12192. #define SET_GPIO_7_dout_spi1_pad_oe_n { \
  12193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12194. _ezchip_macro_read_value_ &= ~(0xFF); \
  12195. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  12196. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12197. }
  12198. #define SET_GPIO_7_dout_spi1_pad_sck_out { \
  12199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12200. _ezchip_macro_read_value_ &= ~(0xFF); \
  12201. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  12202. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12203. }
  12204. #define SET_GPIO_7_dout_spi1_pad_ss_0_n { \
  12205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12206. _ezchip_macro_read_value_ &= ~(0xFF); \
  12207. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  12208. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12209. }
  12210. #define SET_GPIO_7_dout_spi1_pad_ss_1_n { \
  12211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12212. _ezchip_macro_read_value_ &= ~(0xFF); \
  12213. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  12214. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12215. }
  12216. #define SET_GPIO_7_dout_spi1_pad_txd { \
  12217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12218. _ezchip_macro_read_value_ &= ~(0xFF); \
  12219. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  12220. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12221. }
  12222. #define SET_GPIO_7_dout_spi2_pad_oe_n { \
  12223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12224. _ezchip_macro_read_value_ &= ~(0xFF); \
  12225. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  12226. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12227. }
  12228. #define SET_GPIO_7_dout_spi2_pad_sck_out { \
  12229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12230. _ezchip_macro_read_value_ &= ~(0xFF); \
  12231. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  12232. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12233. }
  12234. #define SET_GPIO_7_dout_spi2_pad_ss_0_n { \
  12235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12236. _ezchip_macro_read_value_ &= ~(0xFF); \
  12237. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  12238. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12239. }
  12240. #define SET_GPIO_7_dout_spi2_pad_ss_1_n { \
  12241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12242. _ezchip_macro_read_value_ &= ~(0xFF); \
  12243. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  12244. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12245. }
  12246. #define SET_GPIO_7_dout_spi2_pad_txd { \
  12247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12248. _ezchip_macro_read_value_ &= ~(0xFF); \
  12249. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  12250. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12251. }
  12252. #define SET_GPIO_7_dout_spi2ahb_pad_oe_n_bit0 { \
  12253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12254. _ezchip_macro_read_value_ &= ~(0xFF); \
  12255. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  12256. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12257. }
  12258. #define SET_GPIO_7_dout_spi2ahb_pad_oe_n_bit1 { \
  12259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12260. _ezchip_macro_read_value_ &= ~(0xFF); \
  12261. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  12262. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12263. }
  12264. #define SET_GPIO_7_dout_spi2ahb_pad_oe_n_bit2 { \
  12265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12266. _ezchip_macro_read_value_ &= ~(0xFF); \
  12267. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  12268. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12269. }
  12270. #define SET_GPIO_7_dout_spi2ahb_pad_oe_n_bit3 { \
  12271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12272. _ezchip_macro_read_value_ &= ~(0xFF); \
  12273. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  12274. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12275. }
  12276. #define SET_GPIO_7_dout_spi2ahb_pad_txd_bit0 { \
  12277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12278. _ezchip_macro_read_value_ &= ~(0xFF); \
  12279. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  12280. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12281. }
  12282. #define SET_GPIO_7_dout_spi2ahb_pad_txd_bit1 { \
  12283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12284. _ezchip_macro_read_value_ &= ~(0xFF); \
  12285. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  12286. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12287. }
  12288. #define SET_GPIO_7_dout_spi2ahb_pad_txd_bit2 { \
  12289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12290. _ezchip_macro_read_value_ &= ~(0xFF); \
  12291. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  12292. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12293. }
  12294. #define SET_GPIO_7_dout_spi2ahb_pad_txd_bit3 { \
  12295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12296. _ezchip_macro_read_value_ &= ~(0xFF); \
  12297. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  12298. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12299. }
  12300. #define SET_GPIO_7_dout_spi3_pad_oe_n { \
  12301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12302. _ezchip_macro_read_value_ &= ~(0xFF); \
  12303. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  12304. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12305. }
  12306. #define SET_GPIO_7_dout_spi3_pad_sck_out { \
  12307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12308. _ezchip_macro_read_value_ &= ~(0xFF); \
  12309. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  12310. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12311. }
  12312. #define SET_GPIO_7_dout_spi3_pad_ss_0_n { \
  12313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12314. _ezchip_macro_read_value_ &= ~(0xFF); \
  12315. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  12316. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12317. }
  12318. #define SET_GPIO_7_dout_spi3_pad_ss_1_n { \
  12319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12320. _ezchip_macro_read_value_ &= ~(0xFF); \
  12321. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  12322. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12323. }
  12324. #define SET_GPIO_7_dout_spi3_pad_txd { \
  12325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12326. _ezchip_macro_read_value_ &= ~(0xFF); \
  12327. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  12328. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12329. }
  12330. #define SET_GPIO_7_dout_uart0_pad_dtrn { \
  12331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12332. _ezchip_macro_read_value_ &= ~(0xFF); \
  12333. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  12334. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12335. }
  12336. #define SET_GPIO_7_dout_uart0_pad_rtsn { \
  12337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12338. _ezchip_macro_read_value_ &= ~(0xFF); \
  12339. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  12340. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12341. }
  12342. #define SET_GPIO_7_dout_uart0_pad_sout { \
  12343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12344. _ezchip_macro_read_value_ &= ~(0xFF); \
  12345. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  12346. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12347. }
  12348. #define SET_GPIO_7_dout_uart1_pad_sout { \
  12349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12350. _ezchip_macro_read_value_ &= ~(0xFF); \
  12351. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  12352. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12353. }
  12354. #define SET_GPIO_7_dout_uart2_pad_dtr_n { \
  12355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12356. _ezchip_macro_read_value_ &= ~(0xFF); \
  12357. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  12358. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12359. }
  12360. #define SET_GPIO_7_dout_uart2_pad_rts_n { \
  12361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12362. _ezchip_macro_read_value_ &= ~(0xFF); \
  12363. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  12364. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12365. }
  12366. #define SET_GPIO_7_dout_uart2_pad_sout { \
  12367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12368. _ezchip_macro_read_value_ &= ~(0xFF); \
  12369. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  12370. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12371. }
  12372. #define SET_GPIO_7_dout_uart3_pad_sout { \
  12373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12374. _ezchip_macro_read_value_ &= ~(0xFF); \
  12375. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  12376. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12377. }
  12378. #define SET_GPIO_7_dout_usb_drv_bus { \
  12379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12380. _ezchip_macro_read_value_ &= ~(0xFF); \
  12381. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  12382. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12383. }
  12384. #define SET_GPIO_7_doen_reverse_(en) { \
  12385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12386. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  12387. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  12388. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12389. }
  12390. #define SET_GPIO_7_doen_LOW { \
  12391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12392. _ezchip_macro_read_value_ &= ~(0xFF); \
  12393. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  12394. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12395. }
  12396. #define SET_GPIO_7_doen_HIGH { \
  12397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12398. _ezchip_macro_read_value_ &= ~(0xFF); \
  12399. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  12400. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12401. }
  12402. #define SET_GPIO_7_doen_clk_gmac_tophyref { \
  12403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12404. _ezchip_macro_read_value_ &= ~(0xFF); \
  12405. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  12406. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12407. }
  12408. #define SET_GPIO_7_doen_cpu_jtag_tdo { \
  12409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12410. _ezchip_macro_read_value_ &= ~(0xFF); \
  12411. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  12412. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12413. }
  12414. #define SET_GPIO_7_doen_cpu_jtag_tdo_oen { \
  12415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12416. _ezchip_macro_read_value_ &= ~(0xFF); \
  12417. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  12418. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12419. }
  12420. #define SET_GPIO_7_doen_dmic_clk_out { \
  12421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12422. _ezchip_macro_read_value_ &= ~(0xFF); \
  12423. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  12424. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12425. }
  12426. #define SET_GPIO_7_doen_dsp_JTDOEn_pad { \
  12427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12428. _ezchip_macro_read_value_ &= ~(0xFF); \
  12429. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  12430. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12431. }
  12432. #define SET_GPIO_7_doen_dsp_JTDO_pad { \
  12433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12434. _ezchip_macro_read_value_ &= ~(0xFF); \
  12435. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  12436. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12437. }
  12438. #define SET_GPIO_7_doen_i2c0_pad_sck_oe { \
  12439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12440. _ezchip_macro_read_value_ &= ~(0xFF); \
  12441. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  12442. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12443. }
  12444. #define SET_GPIO_7_doen_i2c0_pad_sda_oe { \
  12445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12446. _ezchip_macro_read_value_ &= ~(0xFF); \
  12447. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  12448. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12449. }
  12450. #define SET_GPIO_7_doen_i2c1_pad_sck_oe { \
  12451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12452. _ezchip_macro_read_value_ &= ~(0xFF); \
  12453. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  12454. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12455. }
  12456. #define SET_GPIO_7_doen_i2c1_pad_sda_oe { \
  12457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12458. _ezchip_macro_read_value_ &= ~(0xFF); \
  12459. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  12460. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12461. }
  12462. #define SET_GPIO_7_doen_i2c2_pad_sck_oe { \
  12463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12464. _ezchip_macro_read_value_ &= ~(0xFF); \
  12465. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  12466. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12467. }
  12468. #define SET_GPIO_7_doen_i2c2_pad_sda_oe { \
  12469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12470. _ezchip_macro_read_value_ &= ~(0xFF); \
  12471. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  12472. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12473. }
  12474. #define SET_GPIO_7_doen_i2c3_pad_sck_oe { \
  12475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12476. _ezchip_macro_read_value_ &= ~(0xFF); \
  12477. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  12478. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12479. }
  12480. #define SET_GPIO_7_doen_i2c3_pad_sda_oe { \
  12481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12482. _ezchip_macro_read_value_ &= ~(0xFF); \
  12483. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  12484. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12485. }
  12486. #define SET_GPIO_7_doen_i2srx_bclk_out { \
  12487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12488. _ezchip_macro_read_value_ &= ~(0xFF); \
  12489. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  12490. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12491. }
  12492. #define SET_GPIO_7_doen_i2srx_bclk_out_oen { \
  12493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12494. _ezchip_macro_read_value_ &= ~(0xFF); \
  12495. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  12496. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12497. }
  12498. #define SET_GPIO_7_doen_i2srx_lrck_out { \
  12499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12500. _ezchip_macro_read_value_ &= ~(0xFF); \
  12501. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  12502. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12503. }
  12504. #define SET_GPIO_7_doen_i2srx_lrck_out_oen { \
  12505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12506. _ezchip_macro_read_value_ &= ~(0xFF); \
  12507. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  12508. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12509. }
  12510. #define SET_GPIO_7_doen_i2srx_mclk_out { \
  12511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12512. _ezchip_macro_read_value_ &= ~(0xFF); \
  12513. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  12514. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12515. }
  12516. #define SET_GPIO_7_doen_i2stx_bclk_out { \
  12517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12518. _ezchip_macro_read_value_ &= ~(0xFF); \
  12519. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  12520. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12521. }
  12522. #define SET_GPIO_7_doen_i2stx_bclk_out_oen { \
  12523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12524. _ezchip_macro_read_value_ &= ~(0xFF); \
  12525. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  12526. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12527. }
  12528. #define SET_GPIO_7_doen_i2stx_lrck_out { \
  12529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12530. _ezchip_macro_read_value_ &= ~(0xFF); \
  12531. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  12532. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12533. }
  12534. #define SET_GPIO_7_doen_i2stx_lrckout_oen { \
  12535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12536. _ezchip_macro_read_value_ &= ~(0xFF); \
  12537. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  12538. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12539. }
  12540. #define SET_GPIO_7_doen_i2stx_mclk_out { \
  12541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12542. _ezchip_macro_read_value_ &= ~(0xFF); \
  12543. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  12544. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12545. }
  12546. #define SET_GPIO_7_doen_i2stx_sdout0 { \
  12547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12548. _ezchip_macro_read_value_ &= ~(0xFF); \
  12549. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  12550. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12551. }
  12552. #define SET_GPIO_7_doen_i2stx_sdout1 { \
  12553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12554. _ezchip_macro_read_value_ &= ~(0xFF); \
  12555. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  12556. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12557. }
  12558. #define SET_GPIO_7_doen_lcd_pad_csm_n { \
  12559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12560. _ezchip_macro_read_value_ &= ~(0xFF); \
  12561. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  12562. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12563. }
  12564. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit0 { \
  12565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12566. _ezchip_macro_read_value_ &= ~(0xFF); \
  12567. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  12568. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12569. }
  12570. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit1 { \
  12571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12572. _ezchip_macro_read_value_ &= ~(0xFF); \
  12573. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  12574. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12575. }
  12576. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit2 { \
  12577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12578. _ezchip_macro_read_value_ &= ~(0xFF); \
  12579. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  12580. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12581. }
  12582. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit3 { \
  12583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12584. _ezchip_macro_read_value_ &= ~(0xFF); \
  12585. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  12586. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12587. }
  12588. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit4 { \
  12589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12590. _ezchip_macro_read_value_ &= ~(0xFF); \
  12591. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  12592. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12593. }
  12594. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit5 { \
  12595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12596. _ezchip_macro_read_value_ &= ~(0xFF); \
  12597. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  12598. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12599. }
  12600. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit6 { \
  12601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12602. _ezchip_macro_read_value_ &= ~(0xFF); \
  12603. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  12604. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12605. }
  12606. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit7 { \
  12607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12608. _ezchip_macro_read_value_ &= ~(0xFF); \
  12609. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  12610. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12611. }
  12612. #define SET_GPIO_7_doen_pwm_pad_out_bit0 { \
  12613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12614. _ezchip_macro_read_value_ &= ~(0xFF); \
  12615. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  12616. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12617. }
  12618. #define SET_GPIO_7_doen_pwm_pad_out_bit1 { \
  12619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12620. _ezchip_macro_read_value_ &= ~(0xFF); \
  12621. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  12622. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12623. }
  12624. #define SET_GPIO_7_doen_pwm_pad_out_bit2 { \
  12625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12626. _ezchip_macro_read_value_ &= ~(0xFF); \
  12627. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  12628. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12629. }
  12630. #define SET_GPIO_7_doen_pwm_pad_out_bit3 { \
  12631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12632. _ezchip_macro_read_value_ &= ~(0xFF); \
  12633. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  12634. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12635. }
  12636. #define SET_GPIO_7_doen_pwm_pad_out_bit4 { \
  12637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12638. _ezchip_macro_read_value_ &= ~(0xFF); \
  12639. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  12640. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12641. }
  12642. #define SET_GPIO_7_doen_pwm_pad_out_bit5 { \
  12643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12644. _ezchip_macro_read_value_ &= ~(0xFF); \
  12645. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  12646. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12647. }
  12648. #define SET_GPIO_7_doen_pwm_pad_out_bit6 { \
  12649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12650. _ezchip_macro_read_value_ &= ~(0xFF); \
  12651. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  12652. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12653. }
  12654. #define SET_GPIO_7_doen_pwm_pad_out_bit7 { \
  12655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12656. _ezchip_macro_read_value_ &= ~(0xFF); \
  12657. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  12658. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12659. }
  12660. #define SET_GPIO_7_doen_pwmdac_left_out { \
  12661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12662. _ezchip_macro_read_value_ &= ~(0xFF); \
  12663. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  12664. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12665. }
  12666. #define SET_GPIO_7_doen_pwmdac_right_out { \
  12667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12668. _ezchip_macro_read_value_ &= ~(0xFF); \
  12669. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  12670. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12671. }
  12672. #define SET_GPIO_7_doen_qspi_csn1_out { \
  12673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12674. _ezchip_macro_read_value_ &= ~(0xFF); \
  12675. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  12676. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12677. }
  12678. #define SET_GPIO_7_doen_qspi_csn2_out { \
  12679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12680. _ezchip_macro_read_value_ &= ~(0xFF); \
  12681. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  12682. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12683. }
  12684. #define SET_GPIO_7_doen_qspi_csn3_out { \
  12685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12686. _ezchip_macro_read_value_ &= ~(0xFF); \
  12687. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  12688. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12689. }
  12690. #define SET_GPIO_7_doen_register23_SCFG_cmsensor_rst0 { \
  12691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12692. _ezchip_macro_read_value_ &= ~(0xFF); \
  12693. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  12694. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12695. }
  12696. #define SET_GPIO_7_doen_register23_SCFG_cmsensor_rst1 { \
  12697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12698. _ezchip_macro_read_value_ &= ~(0xFF); \
  12699. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  12700. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12701. }
  12702. #define SET_GPIO_7_doen_register32_SCFG_gmac_phy_rstn { \
  12703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12704. _ezchip_macro_read_value_ &= ~(0xFF); \
  12705. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  12706. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12707. }
  12708. #define SET_GPIO_7_doen_sdio0_pad_card_power_en { \
  12709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12710. _ezchip_macro_read_value_ &= ~(0xFF); \
  12711. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  12712. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12713. }
  12714. #define SET_GPIO_7_doen_sdio0_pad_cclk_out { \
  12715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12716. _ezchip_macro_read_value_ &= ~(0xFF); \
  12717. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  12718. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12719. }
  12720. #define SET_GPIO_7_doen_sdio0_pad_ccmd_oe { \
  12721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12722. _ezchip_macro_read_value_ &= ~(0xFF); \
  12723. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  12724. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12725. }
  12726. #define SET_GPIO_7_doen_sdio0_pad_ccmd_out { \
  12727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12728. _ezchip_macro_read_value_ &= ~(0xFF); \
  12729. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  12730. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12731. }
  12732. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit0 { \
  12733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12734. _ezchip_macro_read_value_ &= ~(0xFF); \
  12735. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  12736. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12737. }
  12738. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit1 { \
  12739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12740. _ezchip_macro_read_value_ &= ~(0xFF); \
  12741. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  12742. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12743. }
  12744. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit2 { \
  12745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12746. _ezchip_macro_read_value_ &= ~(0xFF); \
  12747. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  12748. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12749. }
  12750. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit3 { \
  12751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12752. _ezchip_macro_read_value_ &= ~(0xFF); \
  12753. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  12754. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12755. }
  12756. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit4 { \
  12757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12758. _ezchip_macro_read_value_ &= ~(0xFF); \
  12759. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  12760. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12761. }
  12762. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit5 { \
  12763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12764. _ezchip_macro_read_value_ &= ~(0xFF); \
  12765. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  12766. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12767. }
  12768. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit6 { \
  12769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12770. _ezchip_macro_read_value_ &= ~(0xFF); \
  12771. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  12772. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12773. }
  12774. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit7 { \
  12775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12776. _ezchip_macro_read_value_ &= ~(0xFF); \
  12777. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  12778. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12779. }
  12780. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit0 { \
  12781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12782. _ezchip_macro_read_value_ &= ~(0xFF); \
  12783. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  12784. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12785. }
  12786. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit1 { \
  12787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12788. _ezchip_macro_read_value_ &= ~(0xFF); \
  12789. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  12790. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12791. }
  12792. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit2 { \
  12793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12794. _ezchip_macro_read_value_ &= ~(0xFF); \
  12795. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  12796. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12797. }
  12798. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit3 { \
  12799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12800. _ezchip_macro_read_value_ &= ~(0xFF); \
  12801. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  12802. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12803. }
  12804. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit4 { \
  12805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12806. _ezchip_macro_read_value_ &= ~(0xFF); \
  12807. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  12808. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12809. }
  12810. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit5 { \
  12811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12812. _ezchip_macro_read_value_ &= ~(0xFF); \
  12813. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  12814. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12815. }
  12816. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit6 { \
  12817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12818. _ezchip_macro_read_value_ &= ~(0xFF); \
  12819. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  12820. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12821. }
  12822. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit7 { \
  12823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12824. _ezchip_macro_read_value_ &= ~(0xFF); \
  12825. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  12826. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12827. }
  12828. #define SET_GPIO_7_doen_sdio0_pad_rst_n { \
  12829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12830. _ezchip_macro_read_value_ &= ~(0xFF); \
  12831. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  12832. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12833. }
  12834. #define SET_GPIO_7_doen_sdio1_pad_card_power_en { \
  12835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12836. _ezchip_macro_read_value_ &= ~(0xFF); \
  12837. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  12838. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12839. }
  12840. #define SET_GPIO_7_doen_sdio1_pad_cclk_out { \
  12841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12842. _ezchip_macro_read_value_ &= ~(0xFF); \
  12843. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  12844. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12845. }
  12846. #define SET_GPIO_7_doen_sdio1_pad_ccmd_oe { \
  12847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12848. _ezchip_macro_read_value_ &= ~(0xFF); \
  12849. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  12850. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12851. }
  12852. #define SET_GPIO_7_doen_sdio1_pad_ccmd_out { \
  12853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12854. _ezchip_macro_read_value_ &= ~(0xFF); \
  12855. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  12856. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12857. }
  12858. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit0 { \
  12859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12860. _ezchip_macro_read_value_ &= ~(0xFF); \
  12861. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  12862. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12863. }
  12864. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit1 { \
  12865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12866. _ezchip_macro_read_value_ &= ~(0xFF); \
  12867. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  12868. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12869. }
  12870. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit2 { \
  12871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12872. _ezchip_macro_read_value_ &= ~(0xFF); \
  12873. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  12874. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12875. }
  12876. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit3 { \
  12877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12878. _ezchip_macro_read_value_ &= ~(0xFF); \
  12879. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  12880. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12881. }
  12882. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit4 { \
  12883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12884. _ezchip_macro_read_value_ &= ~(0xFF); \
  12885. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  12886. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12887. }
  12888. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit5 { \
  12889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12890. _ezchip_macro_read_value_ &= ~(0xFF); \
  12891. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  12892. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12893. }
  12894. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit6 { \
  12895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12896. _ezchip_macro_read_value_ &= ~(0xFF); \
  12897. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  12898. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12899. }
  12900. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit7 { \
  12901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12902. _ezchip_macro_read_value_ &= ~(0xFF); \
  12903. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  12904. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12905. }
  12906. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit0 { \
  12907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12908. _ezchip_macro_read_value_ &= ~(0xFF); \
  12909. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  12910. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12911. }
  12912. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit1 { \
  12913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12914. _ezchip_macro_read_value_ &= ~(0xFF); \
  12915. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  12916. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12917. }
  12918. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit2 { \
  12919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12920. _ezchip_macro_read_value_ &= ~(0xFF); \
  12921. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  12922. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12923. }
  12924. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit3 { \
  12925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12926. _ezchip_macro_read_value_ &= ~(0xFF); \
  12927. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  12928. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12929. }
  12930. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit4 { \
  12931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12932. _ezchip_macro_read_value_ &= ~(0xFF); \
  12933. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  12934. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12935. }
  12936. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit5 { \
  12937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12938. _ezchip_macro_read_value_ &= ~(0xFF); \
  12939. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  12940. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12941. }
  12942. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit6 { \
  12943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12944. _ezchip_macro_read_value_ &= ~(0xFF); \
  12945. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  12946. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12947. }
  12948. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit7 { \
  12949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12950. _ezchip_macro_read_value_ &= ~(0xFF); \
  12951. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  12952. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12953. }
  12954. #define SET_GPIO_7_doen_sdio1_pad_rst_n { \
  12955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12956. _ezchip_macro_read_value_ &= ~(0xFF); \
  12957. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  12958. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12959. }
  12960. #define SET_GPIO_7_doen_spdif_tx_sdout { \
  12961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12962. _ezchip_macro_read_value_ &= ~(0xFF); \
  12963. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  12964. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12965. }
  12966. #define SET_GPIO_7_doen_spdif_tx_sdout_oen { \
  12967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12968. _ezchip_macro_read_value_ &= ~(0xFF); \
  12969. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  12970. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12971. }
  12972. #define SET_GPIO_7_doen_spi0_pad_oe_n { \
  12973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12974. _ezchip_macro_read_value_ &= ~(0xFF); \
  12975. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  12976. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12977. }
  12978. #define SET_GPIO_7_doen_spi0_pad_sck_out { \
  12979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12980. _ezchip_macro_read_value_ &= ~(0xFF); \
  12981. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  12982. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12983. }
  12984. #define SET_GPIO_7_doen_spi0_pad_ss_0_n { \
  12985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12986. _ezchip_macro_read_value_ &= ~(0xFF); \
  12987. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  12988. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12989. }
  12990. #define SET_GPIO_7_doen_spi0_pad_ss_1_n { \
  12991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12992. _ezchip_macro_read_value_ &= ~(0xFF); \
  12993. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  12994. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12995. }
  12996. #define SET_GPIO_7_doen_spi0_pad_txd { \
  12997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12998. _ezchip_macro_read_value_ &= ~(0xFF); \
  12999. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  13000. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13001. }
  13002. #define SET_GPIO_7_doen_spi1_pad_oe_n { \
  13003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13004. _ezchip_macro_read_value_ &= ~(0xFF); \
  13005. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  13006. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13007. }
  13008. #define SET_GPIO_7_doen_spi1_pad_sck_out { \
  13009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13010. _ezchip_macro_read_value_ &= ~(0xFF); \
  13011. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  13012. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13013. }
  13014. #define SET_GPIO_7_doen_spi1_pad_ss_0_n { \
  13015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13016. _ezchip_macro_read_value_ &= ~(0xFF); \
  13017. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  13018. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13019. }
  13020. #define SET_GPIO_7_doen_spi1_pad_ss_1_n { \
  13021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13022. _ezchip_macro_read_value_ &= ~(0xFF); \
  13023. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  13024. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13025. }
  13026. #define SET_GPIO_7_doen_spi1_pad_txd { \
  13027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13028. _ezchip_macro_read_value_ &= ~(0xFF); \
  13029. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  13030. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13031. }
  13032. #define SET_GPIO_7_doen_spi2_pad_oe_n { \
  13033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13034. _ezchip_macro_read_value_ &= ~(0xFF); \
  13035. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  13036. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13037. }
  13038. #define SET_GPIO_7_doen_spi2_pad_sck_out { \
  13039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13040. _ezchip_macro_read_value_ &= ~(0xFF); \
  13041. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  13042. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13043. }
  13044. #define SET_GPIO_7_doen_spi2_pad_ss_0_n { \
  13045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13046. _ezchip_macro_read_value_ &= ~(0xFF); \
  13047. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  13048. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13049. }
  13050. #define SET_GPIO_7_doen_spi2_pad_ss_1_n { \
  13051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13052. _ezchip_macro_read_value_ &= ~(0xFF); \
  13053. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  13054. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13055. }
  13056. #define SET_GPIO_7_doen_spi2_pad_txd { \
  13057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13058. _ezchip_macro_read_value_ &= ~(0xFF); \
  13059. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  13060. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13061. }
  13062. #define SET_GPIO_7_doen_spi2ahb_pad_oe_n_bit0 { \
  13063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13064. _ezchip_macro_read_value_ &= ~(0xFF); \
  13065. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  13066. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13067. }
  13068. #define SET_GPIO_7_doen_spi2ahb_pad_oe_n_bit1 { \
  13069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13070. _ezchip_macro_read_value_ &= ~(0xFF); \
  13071. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  13072. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13073. }
  13074. #define SET_GPIO_7_doen_spi2ahb_pad_oe_n_bit2 { \
  13075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13076. _ezchip_macro_read_value_ &= ~(0xFF); \
  13077. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  13078. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13079. }
  13080. #define SET_GPIO_7_doen_spi2ahb_pad_oe_n_bit3 { \
  13081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13082. _ezchip_macro_read_value_ &= ~(0xFF); \
  13083. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  13084. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13085. }
  13086. #define SET_GPIO_7_doen_spi2ahb_pad_txd_bit0 { \
  13087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13088. _ezchip_macro_read_value_ &= ~(0xFF); \
  13089. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  13090. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13091. }
  13092. #define SET_GPIO_7_doen_spi2ahb_pad_txd_bit1 { \
  13093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13094. _ezchip_macro_read_value_ &= ~(0xFF); \
  13095. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  13096. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13097. }
  13098. #define SET_GPIO_7_doen_spi2ahb_pad_txd_bit2 { \
  13099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13100. _ezchip_macro_read_value_ &= ~(0xFF); \
  13101. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  13102. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13103. }
  13104. #define SET_GPIO_7_doen_spi2ahb_pad_txd_bit3 { \
  13105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13106. _ezchip_macro_read_value_ &= ~(0xFF); \
  13107. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  13108. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13109. }
  13110. #define SET_GPIO_7_doen_spi3_pad_oe_n { \
  13111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13112. _ezchip_macro_read_value_ &= ~(0xFF); \
  13113. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  13114. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13115. }
  13116. #define SET_GPIO_7_doen_spi3_pad_sck_out { \
  13117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13118. _ezchip_macro_read_value_ &= ~(0xFF); \
  13119. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  13120. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13121. }
  13122. #define SET_GPIO_7_doen_spi3_pad_ss_0_n { \
  13123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13124. _ezchip_macro_read_value_ &= ~(0xFF); \
  13125. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  13126. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13127. }
  13128. #define SET_GPIO_7_doen_spi3_pad_ss_1_n { \
  13129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13130. _ezchip_macro_read_value_ &= ~(0xFF); \
  13131. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  13132. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13133. }
  13134. #define SET_GPIO_7_doen_spi3_pad_txd { \
  13135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13136. _ezchip_macro_read_value_ &= ~(0xFF); \
  13137. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  13138. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13139. }
  13140. #define SET_GPIO_7_doen_uart0_pad_dtrn { \
  13141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13142. _ezchip_macro_read_value_ &= ~(0xFF); \
  13143. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  13144. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13145. }
  13146. #define SET_GPIO_7_doen_uart0_pad_rtsn { \
  13147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13148. _ezchip_macro_read_value_ &= ~(0xFF); \
  13149. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  13150. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13151. }
  13152. #define SET_GPIO_7_doen_uart0_pad_sout { \
  13153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13154. _ezchip_macro_read_value_ &= ~(0xFF); \
  13155. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  13156. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13157. }
  13158. #define SET_GPIO_7_doen_uart1_pad_sout { \
  13159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13160. _ezchip_macro_read_value_ &= ~(0xFF); \
  13161. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  13162. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13163. }
  13164. #define SET_GPIO_7_doen_uart2_pad_dtr_n { \
  13165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13166. _ezchip_macro_read_value_ &= ~(0xFF); \
  13167. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  13168. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13169. }
  13170. #define SET_GPIO_7_doen_uart2_pad_rts_n { \
  13171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13172. _ezchip_macro_read_value_ &= ~(0xFF); \
  13173. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  13174. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13175. }
  13176. #define SET_GPIO_7_doen_uart2_pad_sout { \
  13177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13178. _ezchip_macro_read_value_ &= ~(0xFF); \
  13179. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  13180. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13181. }
  13182. #define SET_GPIO_7_doen_uart3_pad_sout { \
  13183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13184. _ezchip_macro_read_value_ &= ~(0xFF); \
  13185. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  13186. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13187. }
  13188. #define SET_GPIO_7_doen_usb_drv_bus { \
  13189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13190. _ezchip_macro_read_value_ &= ~(0xFF); \
  13191. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  13192. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13193. }
  13194. #define SET_GPIO_8_dout_reverse_(en) { \
  13195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13196. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  13197. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  13198. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13199. }
  13200. #define SET_GPIO_8_dout_LOW { \
  13201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13202. _ezchip_macro_read_value_ &= ~(0xFF); \
  13203. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  13204. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13205. }
  13206. #define SET_GPIO_8_dout_HIGH { \
  13207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13208. _ezchip_macro_read_value_ &= ~(0xFF); \
  13209. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  13210. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13211. }
  13212. #define SET_GPIO_8_dout_clk_gmac_tophyref { \
  13213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13214. _ezchip_macro_read_value_ &= ~(0xFF); \
  13215. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  13216. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13217. }
  13218. #define SET_GPIO_8_dout_cpu_jtag_tdo { \
  13219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13220. _ezchip_macro_read_value_ &= ~(0xFF); \
  13221. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  13222. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13223. }
  13224. #define SET_GPIO_8_dout_cpu_jtag_tdo_oen { \
  13225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13226. _ezchip_macro_read_value_ &= ~(0xFF); \
  13227. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  13228. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13229. }
  13230. #define SET_GPIO_8_dout_dmic_clk_out { \
  13231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13232. _ezchip_macro_read_value_ &= ~(0xFF); \
  13233. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  13234. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13235. }
  13236. #define SET_GPIO_8_dout_dsp_JTDOEn_pad { \
  13237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13238. _ezchip_macro_read_value_ &= ~(0xFF); \
  13239. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  13240. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13241. }
  13242. #define SET_GPIO_8_dout_dsp_JTDO_pad { \
  13243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13244. _ezchip_macro_read_value_ &= ~(0xFF); \
  13245. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  13246. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13247. }
  13248. #define SET_GPIO_8_dout_i2c0_pad_sck_oe { \
  13249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13250. _ezchip_macro_read_value_ &= ~(0xFF); \
  13251. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  13252. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13253. }
  13254. #define SET_GPIO_8_dout_i2c0_pad_sda_oe { \
  13255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13256. _ezchip_macro_read_value_ &= ~(0xFF); \
  13257. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  13258. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13259. }
  13260. #define SET_GPIO_8_dout_i2c1_pad_sck_oe { \
  13261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13262. _ezchip_macro_read_value_ &= ~(0xFF); \
  13263. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  13264. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13265. }
  13266. #define SET_GPIO_8_dout_i2c1_pad_sda_oe { \
  13267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13268. _ezchip_macro_read_value_ &= ~(0xFF); \
  13269. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  13270. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13271. }
  13272. #define SET_GPIO_8_dout_i2c2_pad_sck_oe { \
  13273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13274. _ezchip_macro_read_value_ &= ~(0xFF); \
  13275. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  13276. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13277. }
  13278. #define SET_GPIO_8_dout_i2c2_pad_sda_oe { \
  13279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13280. _ezchip_macro_read_value_ &= ~(0xFF); \
  13281. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  13282. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13283. }
  13284. #define SET_GPIO_8_dout_i2c3_pad_sck_oe { \
  13285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13286. _ezchip_macro_read_value_ &= ~(0xFF); \
  13287. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  13288. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13289. }
  13290. #define SET_GPIO_8_dout_i2c3_pad_sda_oe { \
  13291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13292. _ezchip_macro_read_value_ &= ~(0xFF); \
  13293. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  13294. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13295. }
  13296. #define SET_GPIO_8_dout_i2srx_bclk_out { \
  13297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13298. _ezchip_macro_read_value_ &= ~(0xFF); \
  13299. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  13300. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13301. }
  13302. #define SET_GPIO_8_dout_i2srx_bclk_out_oen { \
  13303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13304. _ezchip_macro_read_value_ &= ~(0xFF); \
  13305. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  13306. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13307. }
  13308. #define SET_GPIO_8_dout_i2srx_lrck_out { \
  13309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13310. _ezchip_macro_read_value_ &= ~(0xFF); \
  13311. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  13312. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13313. }
  13314. #define SET_GPIO_8_dout_i2srx_lrck_out_oen { \
  13315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13316. _ezchip_macro_read_value_ &= ~(0xFF); \
  13317. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  13318. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13319. }
  13320. #define SET_GPIO_8_dout_i2srx_mclk_out { \
  13321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13322. _ezchip_macro_read_value_ &= ~(0xFF); \
  13323. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  13324. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13325. }
  13326. #define SET_GPIO_8_dout_i2stx_bclk_out { \
  13327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13328. _ezchip_macro_read_value_ &= ~(0xFF); \
  13329. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  13330. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13331. }
  13332. #define SET_GPIO_8_dout_i2stx_bclk_out_oen { \
  13333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13334. _ezchip_macro_read_value_ &= ~(0xFF); \
  13335. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  13336. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13337. }
  13338. #define SET_GPIO_8_dout_i2stx_lrck_out { \
  13339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13340. _ezchip_macro_read_value_ &= ~(0xFF); \
  13341. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  13342. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13343. }
  13344. #define SET_GPIO_8_dout_i2stx_lrckout_oen { \
  13345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13346. _ezchip_macro_read_value_ &= ~(0xFF); \
  13347. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  13348. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13349. }
  13350. #define SET_GPIO_8_dout_i2stx_mclk_out { \
  13351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13352. _ezchip_macro_read_value_ &= ~(0xFF); \
  13353. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  13354. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13355. }
  13356. #define SET_GPIO_8_dout_i2stx_sdout0 { \
  13357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13358. _ezchip_macro_read_value_ &= ~(0xFF); \
  13359. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  13360. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13361. }
  13362. #define SET_GPIO_8_dout_i2stx_sdout1 { \
  13363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13364. _ezchip_macro_read_value_ &= ~(0xFF); \
  13365. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  13366. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13367. }
  13368. #define SET_GPIO_8_dout_lcd_pad_csm_n { \
  13369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13370. _ezchip_macro_read_value_ &= ~(0xFF); \
  13371. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  13372. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13373. }
  13374. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit0 { \
  13375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13376. _ezchip_macro_read_value_ &= ~(0xFF); \
  13377. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  13378. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13379. }
  13380. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit1 { \
  13381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13382. _ezchip_macro_read_value_ &= ~(0xFF); \
  13383. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  13384. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13385. }
  13386. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit2 { \
  13387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13388. _ezchip_macro_read_value_ &= ~(0xFF); \
  13389. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  13390. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13391. }
  13392. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit3 { \
  13393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13394. _ezchip_macro_read_value_ &= ~(0xFF); \
  13395. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  13396. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13397. }
  13398. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit4 { \
  13399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13400. _ezchip_macro_read_value_ &= ~(0xFF); \
  13401. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  13402. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13403. }
  13404. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit5 { \
  13405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13406. _ezchip_macro_read_value_ &= ~(0xFF); \
  13407. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  13408. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13409. }
  13410. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit6 { \
  13411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13412. _ezchip_macro_read_value_ &= ~(0xFF); \
  13413. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  13414. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13415. }
  13416. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit7 { \
  13417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13418. _ezchip_macro_read_value_ &= ~(0xFF); \
  13419. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  13420. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13421. }
  13422. #define SET_GPIO_8_dout_pwm_pad_out_bit0 { \
  13423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13424. _ezchip_macro_read_value_ &= ~(0xFF); \
  13425. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  13426. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13427. }
  13428. #define SET_GPIO_8_dout_pwm_pad_out_bit1 { \
  13429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13430. _ezchip_macro_read_value_ &= ~(0xFF); \
  13431. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  13432. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13433. }
  13434. #define SET_GPIO_8_dout_pwm_pad_out_bit2 { \
  13435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13436. _ezchip_macro_read_value_ &= ~(0xFF); \
  13437. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  13438. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13439. }
  13440. #define SET_GPIO_8_dout_pwm_pad_out_bit3 { \
  13441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13442. _ezchip_macro_read_value_ &= ~(0xFF); \
  13443. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  13444. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13445. }
  13446. #define SET_GPIO_8_dout_pwm_pad_out_bit4 { \
  13447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13448. _ezchip_macro_read_value_ &= ~(0xFF); \
  13449. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  13450. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13451. }
  13452. #define SET_GPIO_8_dout_pwm_pad_out_bit5 { \
  13453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13454. _ezchip_macro_read_value_ &= ~(0xFF); \
  13455. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  13456. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13457. }
  13458. #define SET_GPIO_8_dout_pwm_pad_out_bit6 { \
  13459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13460. _ezchip_macro_read_value_ &= ~(0xFF); \
  13461. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  13462. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13463. }
  13464. #define SET_GPIO_8_dout_pwm_pad_out_bit7 { \
  13465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13466. _ezchip_macro_read_value_ &= ~(0xFF); \
  13467. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  13468. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13469. }
  13470. #define SET_GPIO_8_dout_pwmdac_left_out { \
  13471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13472. _ezchip_macro_read_value_ &= ~(0xFF); \
  13473. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  13474. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13475. }
  13476. #define SET_GPIO_8_dout_pwmdac_right_out { \
  13477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13478. _ezchip_macro_read_value_ &= ~(0xFF); \
  13479. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  13480. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13481. }
  13482. #define SET_GPIO_8_dout_qspi_csn1_out { \
  13483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13484. _ezchip_macro_read_value_ &= ~(0xFF); \
  13485. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  13486. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13487. }
  13488. #define SET_GPIO_8_dout_qspi_csn2_out { \
  13489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13490. _ezchip_macro_read_value_ &= ~(0xFF); \
  13491. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  13492. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13493. }
  13494. #define SET_GPIO_8_dout_qspi_csn3_out { \
  13495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13496. _ezchip_macro_read_value_ &= ~(0xFF); \
  13497. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  13498. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13499. }
  13500. #define SET_GPIO_8_dout_register23_SCFG_cmsensor_rst0 { \
  13501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13502. _ezchip_macro_read_value_ &= ~(0xFF); \
  13503. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  13504. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13505. }
  13506. #define SET_GPIO_8_dout_register23_SCFG_cmsensor_rst1 { \
  13507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13508. _ezchip_macro_read_value_ &= ~(0xFF); \
  13509. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  13510. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13511. }
  13512. #define SET_GPIO_8_dout_register32_SCFG_gmac_phy_rstn { \
  13513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13514. _ezchip_macro_read_value_ &= ~(0xFF); \
  13515. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  13516. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13517. }
  13518. #define SET_GPIO_8_dout_sdio0_pad_card_power_en { \
  13519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13520. _ezchip_macro_read_value_ &= ~(0xFF); \
  13521. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  13522. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13523. }
  13524. #define SET_GPIO_8_dout_sdio0_pad_cclk_out { \
  13525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13526. _ezchip_macro_read_value_ &= ~(0xFF); \
  13527. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  13528. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13529. }
  13530. #define SET_GPIO_8_dout_sdio0_pad_ccmd_oe { \
  13531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13532. _ezchip_macro_read_value_ &= ~(0xFF); \
  13533. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  13534. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13535. }
  13536. #define SET_GPIO_8_dout_sdio0_pad_ccmd_out { \
  13537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13538. _ezchip_macro_read_value_ &= ~(0xFF); \
  13539. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  13540. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13541. }
  13542. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit0 { \
  13543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13544. _ezchip_macro_read_value_ &= ~(0xFF); \
  13545. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  13546. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13547. }
  13548. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit1 { \
  13549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13550. _ezchip_macro_read_value_ &= ~(0xFF); \
  13551. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  13552. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13553. }
  13554. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit2 { \
  13555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13556. _ezchip_macro_read_value_ &= ~(0xFF); \
  13557. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  13558. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13559. }
  13560. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit3 { \
  13561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13562. _ezchip_macro_read_value_ &= ~(0xFF); \
  13563. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  13564. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13565. }
  13566. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit4 { \
  13567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13568. _ezchip_macro_read_value_ &= ~(0xFF); \
  13569. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  13570. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13571. }
  13572. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit5 { \
  13573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13574. _ezchip_macro_read_value_ &= ~(0xFF); \
  13575. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  13576. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13577. }
  13578. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit6 { \
  13579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13580. _ezchip_macro_read_value_ &= ~(0xFF); \
  13581. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  13582. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13583. }
  13584. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit7 { \
  13585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13586. _ezchip_macro_read_value_ &= ~(0xFF); \
  13587. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  13588. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13589. }
  13590. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit0 { \
  13591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13592. _ezchip_macro_read_value_ &= ~(0xFF); \
  13593. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  13594. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13595. }
  13596. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit1 { \
  13597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13598. _ezchip_macro_read_value_ &= ~(0xFF); \
  13599. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  13600. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13601. }
  13602. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit2 { \
  13603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13604. _ezchip_macro_read_value_ &= ~(0xFF); \
  13605. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  13606. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13607. }
  13608. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit3 { \
  13609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13610. _ezchip_macro_read_value_ &= ~(0xFF); \
  13611. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  13612. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13613. }
  13614. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit4 { \
  13615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13616. _ezchip_macro_read_value_ &= ~(0xFF); \
  13617. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  13618. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13619. }
  13620. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit5 { \
  13621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13622. _ezchip_macro_read_value_ &= ~(0xFF); \
  13623. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  13624. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13625. }
  13626. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit6 { \
  13627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13628. _ezchip_macro_read_value_ &= ~(0xFF); \
  13629. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  13630. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13631. }
  13632. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit7 { \
  13633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13634. _ezchip_macro_read_value_ &= ~(0xFF); \
  13635. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  13636. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13637. }
  13638. #define SET_GPIO_8_dout_sdio0_pad_rst_n { \
  13639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13640. _ezchip_macro_read_value_ &= ~(0xFF); \
  13641. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  13642. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13643. }
  13644. #define SET_GPIO_8_dout_sdio1_pad_card_power_en { \
  13645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13646. _ezchip_macro_read_value_ &= ~(0xFF); \
  13647. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  13648. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13649. }
  13650. #define SET_GPIO_8_dout_sdio1_pad_cclk_out { \
  13651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13652. _ezchip_macro_read_value_ &= ~(0xFF); \
  13653. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  13654. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13655. }
  13656. #define SET_GPIO_8_dout_sdio1_pad_ccmd_oe { \
  13657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13658. _ezchip_macro_read_value_ &= ~(0xFF); \
  13659. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  13660. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13661. }
  13662. #define SET_GPIO_8_dout_sdio1_pad_ccmd_out { \
  13663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13664. _ezchip_macro_read_value_ &= ~(0xFF); \
  13665. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  13666. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13667. }
  13668. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit0 { \
  13669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13670. _ezchip_macro_read_value_ &= ~(0xFF); \
  13671. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  13672. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13673. }
  13674. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit1 { \
  13675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13676. _ezchip_macro_read_value_ &= ~(0xFF); \
  13677. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  13678. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13679. }
  13680. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit2 { \
  13681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13682. _ezchip_macro_read_value_ &= ~(0xFF); \
  13683. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  13684. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13685. }
  13686. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit3 { \
  13687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13688. _ezchip_macro_read_value_ &= ~(0xFF); \
  13689. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  13690. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13691. }
  13692. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit4 { \
  13693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13694. _ezchip_macro_read_value_ &= ~(0xFF); \
  13695. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  13696. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13697. }
  13698. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit5 { \
  13699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13700. _ezchip_macro_read_value_ &= ~(0xFF); \
  13701. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  13702. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13703. }
  13704. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit6 { \
  13705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13706. _ezchip_macro_read_value_ &= ~(0xFF); \
  13707. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  13708. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13709. }
  13710. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit7 { \
  13711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13712. _ezchip_macro_read_value_ &= ~(0xFF); \
  13713. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  13714. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13715. }
  13716. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit0 { \
  13717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13718. _ezchip_macro_read_value_ &= ~(0xFF); \
  13719. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  13720. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13721. }
  13722. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit1 { \
  13723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13724. _ezchip_macro_read_value_ &= ~(0xFF); \
  13725. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  13726. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13727. }
  13728. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit2 { \
  13729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13730. _ezchip_macro_read_value_ &= ~(0xFF); \
  13731. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  13732. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13733. }
  13734. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit3 { \
  13735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13736. _ezchip_macro_read_value_ &= ~(0xFF); \
  13737. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  13738. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13739. }
  13740. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit4 { \
  13741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13742. _ezchip_macro_read_value_ &= ~(0xFF); \
  13743. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  13744. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13745. }
  13746. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit5 { \
  13747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13748. _ezchip_macro_read_value_ &= ~(0xFF); \
  13749. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  13750. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13751. }
  13752. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit6 { \
  13753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13754. _ezchip_macro_read_value_ &= ~(0xFF); \
  13755. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  13756. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13757. }
  13758. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit7 { \
  13759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13760. _ezchip_macro_read_value_ &= ~(0xFF); \
  13761. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  13762. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13763. }
  13764. #define SET_GPIO_8_dout_sdio1_pad_rst_n { \
  13765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13766. _ezchip_macro_read_value_ &= ~(0xFF); \
  13767. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  13768. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13769. }
  13770. #define SET_GPIO_8_dout_spdif_tx_sdout { \
  13771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13772. _ezchip_macro_read_value_ &= ~(0xFF); \
  13773. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  13774. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13775. }
  13776. #define SET_GPIO_8_dout_spdif_tx_sdout_oen { \
  13777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13778. _ezchip_macro_read_value_ &= ~(0xFF); \
  13779. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  13780. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13781. }
  13782. #define SET_GPIO_8_dout_spi0_pad_oe_n { \
  13783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13784. _ezchip_macro_read_value_ &= ~(0xFF); \
  13785. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  13786. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13787. }
  13788. #define SET_GPIO_8_dout_spi0_pad_sck_out { \
  13789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13790. _ezchip_macro_read_value_ &= ~(0xFF); \
  13791. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  13792. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13793. }
  13794. #define SET_GPIO_8_dout_spi0_pad_ss_0_n { \
  13795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13796. _ezchip_macro_read_value_ &= ~(0xFF); \
  13797. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  13798. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13799. }
  13800. #define SET_GPIO_8_dout_spi0_pad_ss_1_n { \
  13801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13802. _ezchip_macro_read_value_ &= ~(0xFF); \
  13803. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  13804. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13805. }
  13806. #define SET_GPIO_8_dout_spi0_pad_txd { \
  13807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13808. _ezchip_macro_read_value_ &= ~(0xFF); \
  13809. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  13810. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13811. }
  13812. #define SET_GPIO_8_dout_spi1_pad_oe_n { \
  13813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13814. _ezchip_macro_read_value_ &= ~(0xFF); \
  13815. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  13816. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13817. }
  13818. #define SET_GPIO_8_dout_spi1_pad_sck_out { \
  13819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13820. _ezchip_macro_read_value_ &= ~(0xFF); \
  13821. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  13822. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13823. }
  13824. #define SET_GPIO_8_dout_spi1_pad_ss_0_n { \
  13825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13826. _ezchip_macro_read_value_ &= ~(0xFF); \
  13827. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  13828. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13829. }
  13830. #define SET_GPIO_8_dout_spi1_pad_ss_1_n { \
  13831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13832. _ezchip_macro_read_value_ &= ~(0xFF); \
  13833. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  13834. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13835. }
  13836. #define SET_GPIO_8_dout_spi1_pad_txd { \
  13837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13838. _ezchip_macro_read_value_ &= ~(0xFF); \
  13839. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  13840. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13841. }
  13842. #define SET_GPIO_8_dout_spi2_pad_oe_n { \
  13843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13844. _ezchip_macro_read_value_ &= ~(0xFF); \
  13845. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  13846. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13847. }
  13848. #define SET_GPIO_8_dout_spi2_pad_sck_out { \
  13849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13850. _ezchip_macro_read_value_ &= ~(0xFF); \
  13851. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  13852. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13853. }
  13854. #define SET_GPIO_8_dout_spi2_pad_ss_0_n { \
  13855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13856. _ezchip_macro_read_value_ &= ~(0xFF); \
  13857. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  13858. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13859. }
  13860. #define SET_GPIO_8_dout_spi2_pad_ss_1_n { \
  13861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13862. _ezchip_macro_read_value_ &= ~(0xFF); \
  13863. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  13864. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13865. }
  13866. #define SET_GPIO_8_dout_spi2_pad_txd { \
  13867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13868. _ezchip_macro_read_value_ &= ~(0xFF); \
  13869. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  13870. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13871. }
  13872. #define SET_GPIO_8_dout_spi2ahb_pad_oe_n_bit0 { \
  13873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13874. _ezchip_macro_read_value_ &= ~(0xFF); \
  13875. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  13876. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13877. }
  13878. #define SET_GPIO_8_dout_spi2ahb_pad_oe_n_bit1 { \
  13879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13880. _ezchip_macro_read_value_ &= ~(0xFF); \
  13881. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  13882. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13883. }
  13884. #define SET_GPIO_8_dout_spi2ahb_pad_oe_n_bit2 { \
  13885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13886. _ezchip_macro_read_value_ &= ~(0xFF); \
  13887. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  13888. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13889. }
  13890. #define SET_GPIO_8_dout_spi2ahb_pad_oe_n_bit3 { \
  13891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13892. _ezchip_macro_read_value_ &= ~(0xFF); \
  13893. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  13894. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13895. }
  13896. #define SET_GPIO_8_dout_spi2ahb_pad_txd_bit0 { \
  13897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13898. _ezchip_macro_read_value_ &= ~(0xFF); \
  13899. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  13900. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13901. }
  13902. #define SET_GPIO_8_dout_spi2ahb_pad_txd_bit1 { \
  13903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13904. _ezchip_macro_read_value_ &= ~(0xFF); \
  13905. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  13906. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13907. }
  13908. #define SET_GPIO_8_dout_spi2ahb_pad_txd_bit2 { \
  13909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13910. _ezchip_macro_read_value_ &= ~(0xFF); \
  13911. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  13912. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13913. }
  13914. #define SET_GPIO_8_dout_spi2ahb_pad_txd_bit3 { \
  13915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13916. _ezchip_macro_read_value_ &= ~(0xFF); \
  13917. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  13918. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13919. }
  13920. #define SET_GPIO_8_dout_spi3_pad_oe_n { \
  13921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13922. _ezchip_macro_read_value_ &= ~(0xFF); \
  13923. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  13924. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13925. }
  13926. #define SET_GPIO_8_dout_spi3_pad_sck_out { \
  13927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13928. _ezchip_macro_read_value_ &= ~(0xFF); \
  13929. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  13930. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13931. }
  13932. #define SET_GPIO_8_dout_spi3_pad_ss_0_n { \
  13933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13934. _ezchip_macro_read_value_ &= ~(0xFF); \
  13935. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  13936. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13937. }
  13938. #define SET_GPIO_8_dout_spi3_pad_ss_1_n { \
  13939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13940. _ezchip_macro_read_value_ &= ~(0xFF); \
  13941. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  13942. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13943. }
  13944. #define SET_GPIO_8_dout_spi3_pad_txd { \
  13945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13946. _ezchip_macro_read_value_ &= ~(0xFF); \
  13947. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  13948. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13949. }
  13950. #define SET_GPIO_8_dout_uart0_pad_dtrn { \
  13951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13952. _ezchip_macro_read_value_ &= ~(0xFF); \
  13953. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  13954. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13955. }
  13956. #define SET_GPIO_8_dout_uart0_pad_rtsn { \
  13957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13958. _ezchip_macro_read_value_ &= ~(0xFF); \
  13959. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  13960. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13961. }
  13962. #define SET_GPIO_8_dout_uart0_pad_sout { \
  13963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13964. _ezchip_macro_read_value_ &= ~(0xFF); \
  13965. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  13966. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13967. }
  13968. #define SET_GPIO_8_dout_uart1_pad_sout { \
  13969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13970. _ezchip_macro_read_value_ &= ~(0xFF); \
  13971. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  13972. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13973. }
  13974. #define SET_GPIO_8_dout_uart2_pad_dtr_n { \
  13975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13976. _ezchip_macro_read_value_ &= ~(0xFF); \
  13977. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  13978. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13979. }
  13980. #define SET_GPIO_8_dout_uart2_pad_rts_n { \
  13981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13982. _ezchip_macro_read_value_ &= ~(0xFF); \
  13983. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  13984. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13985. }
  13986. #define SET_GPIO_8_dout_uart2_pad_sout { \
  13987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13988. _ezchip_macro_read_value_ &= ~(0xFF); \
  13989. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  13990. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13991. }
  13992. #define SET_GPIO_8_dout_uart3_pad_sout { \
  13993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13994. _ezchip_macro_read_value_ &= ~(0xFF); \
  13995. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  13996. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13997. }
  13998. #define SET_GPIO_8_dout_usb_drv_bus { \
  13999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  14000. _ezchip_macro_read_value_ &= ~(0xFF); \
  14001. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  14002. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14003. }
  14004. #define SET_GPIO_8_doen_reverse_(en) { \
  14005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14006. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  14007. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  14008. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14009. }
  14010. #define SET_GPIO_8_doen_LOW { \
  14011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14012. _ezchip_macro_read_value_ &= ~(0xFF); \
  14013. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  14014. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14015. }
  14016. #define SET_GPIO_8_doen_HIGH { \
  14017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14018. _ezchip_macro_read_value_ &= ~(0xFF); \
  14019. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  14020. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14021. }
  14022. #define SET_GPIO_8_doen_clk_gmac_tophyref { \
  14023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14024. _ezchip_macro_read_value_ &= ~(0xFF); \
  14025. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  14026. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14027. }
  14028. #define SET_GPIO_8_doen_cpu_jtag_tdo { \
  14029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14030. _ezchip_macro_read_value_ &= ~(0xFF); \
  14031. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  14032. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14033. }
  14034. #define SET_GPIO_8_doen_cpu_jtag_tdo_oen { \
  14035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14036. _ezchip_macro_read_value_ &= ~(0xFF); \
  14037. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  14038. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14039. }
  14040. #define SET_GPIO_8_doen_dmic_clk_out { \
  14041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14042. _ezchip_macro_read_value_ &= ~(0xFF); \
  14043. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  14044. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14045. }
  14046. #define SET_GPIO_8_doen_dsp_JTDOEn_pad { \
  14047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14048. _ezchip_macro_read_value_ &= ~(0xFF); \
  14049. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  14050. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14051. }
  14052. #define SET_GPIO_8_doen_dsp_JTDO_pad { \
  14053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14054. _ezchip_macro_read_value_ &= ~(0xFF); \
  14055. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  14056. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14057. }
  14058. #define SET_GPIO_8_doen_i2c0_pad_sck_oe { \
  14059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14060. _ezchip_macro_read_value_ &= ~(0xFF); \
  14061. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  14062. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14063. }
  14064. #define SET_GPIO_8_doen_i2c0_pad_sda_oe { \
  14065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14066. _ezchip_macro_read_value_ &= ~(0xFF); \
  14067. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  14068. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14069. }
  14070. #define SET_GPIO_8_doen_i2c1_pad_sck_oe { \
  14071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14072. _ezchip_macro_read_value_ &= ~(0xFF); \
  14073. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  14074. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14075. }
  14076. #define SET_GPIO_8_doen_i2c1_pad_sda_oe { \
  14077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14078. _ezchip_macro_read_value_ &= ~(0xFF); \
  14079. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  14080. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14081. }
  14082. #define SET_GPIO_8_doen_i2c2_pad_sck_oe { \
  14083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14084. _ezchip_macro_read_value_ &= ~(0xFF); \
  14085. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  14086. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14087. }
  14088. #define SET_GPIO_8_doen_i2c2_pad_sda_oe { \
  14089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14090. _ezchip_macro_read_value_ &= ~(0xFF); \
  14091. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  14092. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14093. }
  14094. #define SET_GPIO_8_doen_i2c3_pad_sck_oe { \
  14095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14096. _ezchip_macro_read_value_ &= ~(0xFF); \
  14097. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  14098. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14099. }
  14100. #define SET_GPIO_8_doen_i2c3_pad_sda_oe { \
  14101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14102. _ezchip_macro_read_value_ &= ~(0xFF); \
  14103. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  14104. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14105. }
  14106. #define SET_GPIO_8_doen_i2srx_bclk_out { \
  14107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14108. _ezchip_macro_read_value_ &= ~(0xFF); \
  14109. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  14110. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14111. }
  14112. #define SET_GPIO_8_doen_i2srx_bclk_out_oen { \
  14113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14114. _ezchip_macro_read_value_ &= ~(0xFF); \
  14115. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  14116. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14117. }
  14118. #define SET_GPIO_8_doen_i2srx_lrck_out { \
  14119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14120. _ezchip_macro_read_value_ &= ~(0xFF); \
  14121. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  14122. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14123. }
  14124. #define SET_GPIO_8_doen_i2srx_lrck_out_oen { \
  14125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14126. _ezchip_macro_read_value_ &= ~(0xFF); \
  14127. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  14128. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14129. }
  14130. #define SET_GPIO_8_doen_i2srx_mclk_out { \
  14131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14132. _ezchip_macro_read_value_ &= ~(0xFF); \
  14133. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  14134. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14135. }
  14136. #define SET_GPIO_8_doen_i2stx_bclk_out { \
  14137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14138. _ezchip_macro_read_value_ &= ~(0xFF); \
  14139. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  14140. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14141. }
  14142. #define SET_GPIO_8_doen_i2stx_bclk_out_oen { \
  14143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14144. _ezchip_macro_read_value_ &= ~(0xFF); \
  14145. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  14146. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14147. }
  14148. #define SET_GPIO_8_doen_i2stx_lrck_out { \
  14149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14150. _ezchip_macro_read_value_ &= ~(0xFF); \
  14151. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  14152. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14153. }
  14154. #define SET_GPIO_8_doen_i2stx_lrckout_oen { \
  14155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14156. _ezchip_macro_read_value_ &= ~(0xFF); \
  14157. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  14158. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14159. }
  14160. #define SET_GPIO_8_doen_i2stx_mclk_out { \
  14161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14162. _ezchip_macro_read_value_ &= ~(0xFF); \
  14163. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  14164. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14165. }
  14166. #define SET_GPIO_8_doen_i2stx_sdout0 { \
  14167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14168. _ezchip_macro_read_value_ &= ~(0xFF); \
  14169. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  14170. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14171. }
  14172. #define SET_GPIO_8_doen_i2stx_sdout1 { \
  14173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14174. _ezchip_macro_read_value_ &= ~(0xFF); \
  14175. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  14176. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14177. }
  14178. #define SET_GPIO_8_doen_lcd_pad_csm_n { \
  14179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14180. _ezchip_macro_read_value_ &= ~(0xFF); \
  14181. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  14182. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14183. }
  14184. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit0 { \
  14185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14186. _ezchip_macro_read_value_ &= ~(0xFF); \
  14187. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  14188. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14189. }
  14190. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit1 { \
  14191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14192. _ezchip_macro_read_value_ &= ~(0xFF); \
  14193. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  14194. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14195. }
  14196. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit2 { \
  14197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14198. _ezchip_macro_read_value_ &= ~(0xFF); \
  14199. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  14200. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14201. }
  14202. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit3 { \
  14203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14204. _ezchip_macro_read_value_ &= ~(0xFF); \
  14205. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  14206. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14207. }
  14208. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit4 { \
  14209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14210. _ezchip_macro_read_value_ &= ~(0xFF); \
  14211. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  14212. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14213. }
  14214. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit5 { \
  14215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14216. _ezchip_macro_read_value_ &= ~(0xFF); \
  14217. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  14218. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14219. }
  14220. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit6 { \
  14221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14222. _ezchip_macro_read_value_ &= ~(0xFF); \
  14223. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  14224. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14225. }
  14226. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit7 { \
  14227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14228. _ezchip_macro_read_value_ &= ~(0xFF); \
  14229. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  14230. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14231. }
  14232. #define SET_GPIO_8_doen_pwm_pad_out_bit0 { \
  14233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14234. _ezchip_macro_read_value_ &= ~(0xFF); \
  14235. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  14236. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14237. }
  14238. #define SET_GPIO_8_doen_pwm_pad_out_bit1 { \
  14239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14240. _ezchip_macro_read_value_ &= ~(0xFF); \
  14241. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  14242. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14243. }
  14244. #define SET_GPIO_8_doen_pwm_pad_out_bit2 { \
  14245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14246. _ezchip_macro_read_value_ &= ~(0xFF); \
  14247. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  14248. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14249. }
  14250. #define SET_GPIO_8_doen_pwm_pad_out_bit3 { \
  14251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14252. _ezchip_macro_read_value_ &= ~(0xFF); \
  14253. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  14254. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14255. }
  14256. #define SET_GPIO_8_doen_pwm_pad_out_bit4 { \
  14257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14258. _ezchip_macro_read_value_ &= ~(0xFF); \
  14259. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  14260. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14261. }
  14262. #define SET_GPIO_8_doen_pwm_pad_out_bit5 { \
  14263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14264. _ezchip_macro_read_value_ &= ~(0xFF); \
  14265. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  14266. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14267. }
  14268. #define SET_GPIO_8_doen_pwm_pad_out_bit6 { \
  14269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14270. _ezchip_macro_read_value_ &= ~(0xFF); \
  14271. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  14272. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14273. }
  14274. #define SET_GPIO_8_doen_pwm_pad_out_bit7 { \
  14275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14276. _ezchip_macro_read_value_ &= ~(0xFF); \
  14277. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  14278. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14279. }
  14280. #define SET_GPIO_8_doen_pwmdac_left_out { \
  14281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14282. _ezchip_macro_read_value_ &= ~(0xFF); \
  14283. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  14284. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14285. }
  14286. #define SET_GPIO_8_doen_pwmdac_right_out { \
  14287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14288. _ezchip_macro_read_value_ &= ~(0xFF); \
  14289. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  14290. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14291. }
  14292. #define SET_GPIO_8_doen_qspi_csn1_out { \
  14293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14294. _ezchip_macro_read_value_ &= ~(0xFF); \
  14295. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  14296. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14297. }
  14298. #define SET_GPIO_8_doen_qspi_csn2_out { \
  14299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14300. _ezchip_macro_read_value_ &= ~(0xFF); \
  14301. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  14302. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14303. }
  14304. #define SET_GPIO_8_doen_qspi_csn3_out { \
  14305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14306. _ezchip_macro_read_value_ &= ~(0xFF); \
  14307. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  14308. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14309. }
  14310. #define SET_GPIO_8_doen_register23_SCFG_cmsensor_rst0 { \
  14311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14312. _ezchip_macro_read_value_ &= ~(0xFF); \
  14313. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  14314. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14315. }
  14316. #define SET_GPIO_8_doen_register23_SCFG_cmsensor_rst1 { \
  14317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14318. _ezchip_macro_read_value_ &= ~(0xFF); \
  14319. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  14320. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14321. }
  14322. #define SET_GPIO_8_doen_register32_SCFG_gmac_phy_rstn { \
  14323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14324. _ezchip_macro_read_value_ &= ~(0xFF); \
  14325. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  14326. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14327. }
  14328. #define SET_GPIO_8_doen_sdio0_pad_card_power_en { \
  14329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14330. _ezchip_macro_read_value_ &= ~(0xFF); \
  14331. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  14332. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14333. }
  14334. #define SET_GPIO_8_doen_sdio0_pad_cclk_out { \
  14335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14336. _ezchip_macro_read_value_ &= ~(0xFF); \
  14337. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  14338. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14339. }
  14340. #define SET_GPIO_8_doen_sdio0_pad_ccmd_oe { \
  14341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14342. _ezchip_macro_read_value_ &= ~(0xFF); \
  14343. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  14344. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14345. }
  14346. #define SET_GPIO_8_doen_sdio0_pad_ccmd_out { \
  14347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14348. _ezchip_macro_read_value_ &= ~(0xFF); \
  14349. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  14350. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14351. }
  14352. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit0 { \
  14353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14354. _ezchip_macro_read_value_ &= ~(0xFF); \
  14355. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  14356. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14357. }
  14358. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit1 { \
  14359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14360. _ezchip_macro_read_value_ &= ~(0xFF); \
  14361. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  14362. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14363. }
  14364. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit2 { \
  14365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14366. _ezchip_macro_read_value_ &= ~(0xFF); \
  14367. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  14368. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14369. }
  14370. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit3 { \
  14371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14372. _ezchip_macro_read_value_ &= ~(0xFF); \
  14373. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  14374. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14375. }
  14376. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit4 { \
  14377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14378. _ezchip_macro_read_value_ &= ~(0xFF); \
  14379. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  14380. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14381. }
  14382. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit5 { \
  14383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14384. _ezchip_macro_read_value_ &= ~(0xFF); \
  14385. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  14386. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14387. }
  14388. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit6 { \
  14389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14390. _ezchip_macro_read_value_ &= ~(0xFF); \
  14391. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  14392. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14393. }
  14394. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit7 { \
  14395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14396. _ezchip_macro_read_value_ &= ~(0xFF); \
  14397. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  14398. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14399. }
  14400. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit0 { \
  14401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14402. _ezchip_macro_read_value_ &= ~(0xFF); \
  14403. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  14404. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14405. }
  14406. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit1 { \
  14407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14408. _ezchip_macro_read_value_ &= ~(0xFF); \
  14409. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  14410. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14411. }
  14412. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit2 { \
  14413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14414. _ezchip_macro_read_value_ &= ~(0xFF); \
  14415. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  14416. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14417. }
  14418. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit3 { \
  14419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14420. _ezchip_macro_read_value_ &= ~(0xFF); \
  14421. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  14422. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14423. }
  14424. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit4 { \
  14425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14426. _ezchip_macro_read_value_ &= ~(0xFF); \
  14427. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  14428. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14429. }
  14430. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit5 { \
  14431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14432. _ezchip_macro_read_value_ &= ~(0xFF); \
  14433. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  14434. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14435. }
  14436. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit6 { \
  14437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14438. _ezchip_macro_read_value_ &= ~(0xFF); \
  14439. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  14440. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14441. }
  14442. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit7 { \
  14443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14444. _ezchip_macro_read_value_ &= ~(0xFF); \
  14445. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  14446. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14447. }
  14448. #define SET_GPIO_8_doen_sdio0_pad_rst_n { \
  14449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14450. _ezchip_macro_read_value_ &= ~(0xFF); \
  14451. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  14452. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14453. }
  14454. #define SET_GPIO_8_doen_sdio1_pad_card_power_en { \
  14455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14456. _ezchip_macro_read_value_ &= ~(0xFF); \
  14457. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  14458. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14459. }
  14460. #define SET_GPIO_8_doen_sdio1_pad_cclk_out { \
  14461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14462. _ezchip_macro_read_value_ &= ~(0xFF); \
  14463. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  14464. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14465. }
  14466. #define SET_GPIO_8_doen_sdio1_pad_ccmd_oe { \
  14467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14468. _ezchip_macro_read_value_ &= ~(0xFF); \
  14469. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  14470. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14471. }
  14472. #define SET_GPIO_8_doen_sdio1_pad_ccmd_out { \
  14473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14474. _ezchip_macro_read_value_ &= ~(0xFF); \
  14475. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  14476. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14477. }
  14478. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit0 { \
  14479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14480. _ezchip_macro_read_value_ &= ~(0xFF); \
  14481. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  14482. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14483. }
  14484. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit1 { \
  14485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14486. _ezchip_macro_read_value_ &= ~(0xFF); \
  14487. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  14488. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14489. }
  14490. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit2 { \
  14491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14492. _ezchip_macro_read_value_ &= ~(0xFF); \
  14493. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  14494. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14495. }
  14496. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit3 { \
  14497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14498. _ezchip_macro_read_value_ &= ~(0xFF); \
  14499. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  14500. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14501. }
  14502. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit4 { \
  14503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14504. _ezchip_macro_read_value_ &= ~(0xFF); \
  14505. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  14506. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14507. }
  14508. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit5 { \
  14509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14510. _ezchip_macro_read_value_ &= ~(0xFF); \
  14511. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  14512. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14513. }
  14514. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit6 { \
  14515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14516. _ezchip_macro_read_value_ &= ~(0xFF); \
  14517. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  14518. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14519. }
  14520. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit7 { \
  14521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14522. _ezchip_macro_read_value_ &= ~(0xFF); \
  14523. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  14524. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14525. }
  14526. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit0 { \
  14527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14528. _ezchip_macro_read_value_ &= ~(0xFF); \
  14529. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  14530. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14531. }
  14532. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit1 { \
  14533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14534. _ezchip_macro_read_value_ &= ~(0xFF); \
  14535. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  14536. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14537. }
  14538. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit2 { \
  14539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14540. _ezchip_macro_read_value_ &= ~(0xFF); \
  14541. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  14542. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14543. }
  14544. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit3 { \
  14545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14546. _ezchip_macro_read_value_ &= ~(0xFF); \
  14547. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  14548. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14549. }
  14550. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit4 { \
  14551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14552. _ezchip_macro_read_value_ &= ~(0xFF); \
  14553. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  14554. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14555. }
  14556. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit5 { \
  14557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14558. _ezchip_macro_read_value_ &= ~(0xFF); \
  14559. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  14560. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14561. }
  14562. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit6 { \
  14563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14564. _ezchip_macro_read_value_ &= ~(0xFF); \
  14565. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  14566. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14567. }
  14568. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit7 { \
  14569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14570. _ezchip_macro_read_value_ &= ~(0xFF); \
  14571. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  14572. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14573. }
  14574. #define SET_GPIO_8_doen_sdio1_pad_rst_n { \
  14575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14576. _ezchip_macro_read_value_ &= ~(0xFF); \
  14577. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  14578. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14579. }
  14580. #define SET_GPIO_8_doen_spdif_tx_sdout { \
  14581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14582. _ezchip_macro_read_value_ &= ~(0xFF); \
  14583. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  14584. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14585. }
  14586. #define SET_GPIO_8_doen_spdif_tx_sdout_oen { \
  14587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14588. _ezchip_macro_read_value_ &= ~(0xFF); \
  14589. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  14590. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14591. }
  14592. #define SET_GPIO_8_doen_spi0_pad_oe_n { \
  14593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14594. _ezchip_macro_read_value_ &= ~(0xFF); \
  14595. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  14596. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14597. }
  14598. #define SET_GPIO_8_doen_spi0_pad_sck_out { \
  14599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14600. _ezchip_macro_read_value_ &= ~(0xFF); \
  14601. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  14602. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14603. }
  14604. #define SET_GPIO_8_doen_spi0_pad_ss_0_n { \
  14605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14606. _ezchip_macro_read_value_ &= ~(0xFF); \
  14607. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  14608. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14609. }
  14610. #define SET_GPIO_8_doen_spi0_pad_ss_1_n { \
  14611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14612. _ezchip_macro_read_value_ &= ~(0xFF); \
  14613. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  14614. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14615. }
  14616. #define SET_GPIO_8_doen_spi0_pad_txd { \
  14617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14618. _ezchip_macro_read_value_ &= ~(0xFF); \
  14619. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  14620. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14621. }
  14622. #define SET_GPIO_8_doen_spi1_pad_oe_n { \
  14623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14624. _ezchip_macro_read_value_ &= ~(0xFF); \
  14625. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  14626. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14627. }
  14628. #define SET_GPIO_8_doen_spi1_pad_sck_out { \
  14629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14630. _ezchip_macro_read_value_ &= ~(0xFF); \
  14631. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  14632. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14633. }
  14634. #define SET_GPIO_8_doen_spi1_pad_ss_0_n { \
  14635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14636. _ezchip_macro_read_value_ &= ~(0xFF); \
  14637. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  14638. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14639. }
  14640. #define SET_GPIO_8_doen_spi1_pad_ss_1_n { \
  14641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14642. _ezchip_macro_read_value_ &= ~(0xFF); \
  14643. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  14644. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14645. }
  14646. #define SET_GPIO_8_doen_spi1_pad_txd { \
  14647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14648. _ezchip_macro_read_value_ &= ~(0xFF); \
  14649. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  14650. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14651. }
  14652. #define SET_GPIO_8_doen_spi2_pad_oe_n { \
  14653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14654. _ezchip_macro_read_value_ &= ~(0xFF); \
  14655. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  14656. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14657. }
  14658. #define SET_GPIO_8_doen_spi2_pad_sck_out { \
  14659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14660. _ezchip_macro_read_value_ &= ~(0xFF); \
  14661. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  14662. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14663. }
  14664. #define SET_GPIO_8_doen_spi2_pad_ss_0_n { \
  14665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14666. _ezchip_macro_read_value_ &= ~(0xFF); \
  14667. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  14668. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14669. }
  14670. #define SET_GPIO_8_doen_spi2_pad_ss_1_n { \
  14671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14672. _ezchip_macro_read_value_ &= ~(0xFF); \
  14673. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  14674. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14675. }
  14676. #define SET_GPIO_8_doen_spi2_pad_txd { \
  14677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14678. _ezchip_macro_read_value_ &= ~(0xFF); \
  14679. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  14680. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14681. }
  14682. #define SET_GPIO_8_doen_spi2ahb_pad_oe_n_bit0 { \
  14683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14684. _ezchip_macro_read_value_ &= ~(0xFF); \
  14685. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  14686. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14687. }
  14688. #define SET_GPIO_8_doen_spi2ahb_pad_oe_n_bit1 { \
  14689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14690. _ezchip_macro_read_value_ &= ~(0xFF); \
  14691. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  14692. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14693. }
  14694. #define SET_GPIO_8_doen_spi2ahb_pad_oe_n_bit2 { \
  14695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14696. _ezchip_macro_read_value_ &= ~(0xFF); \
  14697. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  14698. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14699. }
  14700. #define SET_GPIO_8_doen_spi2ahb_pad_oe_n_bit3 { \
  14701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14702. _ezchip_macro_read_value_ &= ~(0xFF); \
  14703. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  14704. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14705. }
  14706. #define SET_GPIO_8_doen_spi2ahb_pad_txd_bit0 { \
  14707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14708. _ezchip_macro_read_value_ &= ~(0xFF); \
  14709. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  14710. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14711. }
  14712. #define SET_GPIO_8_doen_spi2ahb_pad_txd_bit1 { \
  14713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14714. _ezchip_macro_read_value_ &= ~(0xFF); \
  14715. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  14716. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14717. }
  14718. #define SET_GPIO_8_doen_spi2ahb_pad_txd_bit2 { \
  14719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14720. _ezchip_macro_read_value_ &= ~(0xFF); \
  14721. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  14722. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14723. }
  14724. #define SET_GPIO_8_doen_spi2ahb_pad_txd_bit3 { \
  14725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14726. _ezchip_macro_read_value_ &= ~(0xFF); \
  14727. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  14728. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14729. }
  14730. #define SET_GPIO_8_doen_spi3_pad_oe_n { \
  14731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14732. _ezchip_macro_read_value_ &= ~(0xFF); \
  14733. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  14734. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14735. }
  14736. #define SET_GPIO_8_doen_spi3_pad_sck_out { \
  14737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14738. _ezchip_macro_read_value_ &= ~(0xFF); \
  14739. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  14740. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14741. }
  14742. #define SET_GPIO_8_doen_spi3_pad_ss_0_n { \
  14743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14744. _ezchip_macro_read_value_ &= ~(0xFF); \
  14745. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  14746. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14747. }
  14748. #define SET_GPIO_8_doen_spi3_pad_ss_1_n { \
  14749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14750. _ezchip_macro_read_value_ &= ~(0xFF); \
  14751. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  14752. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14753. }
  14754. #define SET_GPIO_8_doen_spi3_pad_txd { \
  14755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14756. _ezchip_macro_read_value_ &= ~(0xFF); \
  14757. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  14758. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14759. }
  14760. #define SET_GPIO_8_doen_uart0_pad_dtrn { \
  14761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14762. _ezchip_macro_read_value_ &= ~(0xFF); \
  14763. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  14764. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14765. }
  14766. #define SET_GPIO_8_doen_uart0_pad_rtsn { \
  14767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14768. _ezchip_macro_read_value_ &= ~(0xFF); \
  14769. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  14770. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14771. }
  14772. #define SET_GPIO_8_doen_uart0_pad_sout { \
  14773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14774. _ezchip_macro_read_value_ &= ~(0xFF); \
  14775. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  14776. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14777. }
  14778. #define SET_GPIO_8_doen_uart1_pad_sout { \
  14779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14780. _ezchip_macro_read_value_ &= ~(0xFF); \
  14781. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  14782. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14783. }
  14784. #define SET_GPIO_8_doen_uart2_pad_dtr_n { \
  14785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14786. _ezchip_macro_read_value_ &= ~(0xFF); \
  14787. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  14788. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14789. }
  14790. #define SET_GPIO_8_doen_uart2_pad_rts_n { \
  14791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14792. _ezchip_macro_read_value_ &= ~(0xFF); \
  14793. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  14794. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14795. }
  14796. #define SET_GPIO_8_doen_uart2_pad_sout { \
  14797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14798. _ezchip_macro_read_value_ &= ~(0xFF); \
  14799. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  14800. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14801. }
  14802. #define SET_GPIO_8_doen_uart3_pad_sout { \
  14803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14804. _ezchip_macro_read_value_ &= ~(0xFF); \
  14805. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  14806. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14807. }
  14808. #define SET_GPIO_8_doen_usb_drv_bus { \
  14809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14810. _ezchip_macro_read_value_ &= ~(0xFF); \
  14811. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  14812. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14813. }
  14814. #define SET_GPIO_9_dout_reverse_(en) { \
  14815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14816. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  14817. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  14818. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14819. }
  14820. #define SET_GPIO_9_dout_LOW { \
  14821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14822. _ezchip_macro_read_value_ &= ~(0xFF); \
  14823. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  14824. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14825. }
  14826. #define SET_GPIO_9_dout_HIGH { \
  14827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14828. _ezchip_macro_read_value_ &= ~(0xFF); \
  14829. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  14830. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14831. }
  14832. #define SET_GPIO_9_dout_clk_gmac_tophyref { \
  14833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14834. _ezchip_macro_read_value_ &= ~(0xFF); \
  14835. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  14836. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14837. }
  14838. #define SET_GPIO_9_dout_cpu_jtag_tdo { \
  14839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14840. _ezchip_macro_read_value_ &= ~(0xFF); \
  14841. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  14842. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14843. }
  14844. #define SET_GPIO_9_dout_cpu_jtag_tdo_oen { \
  14845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14846. _ezchip_macro_read_value_ &= ~(0xFF); \
  14847. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  14848. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14849. }
  14850. #define SET_GPIO_9_dout_dmic_clk_out { \
  14851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14852. _ezchip_macro_read_value_ &= ~(0xFF); \
  14853. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  14854. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14855. }
  14856. #define SET_GPIO_9_dout_dsp_JTDOEn_pad { \
  14857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14858. _ezchip_macro_read_value_ &= ~(0xFF); \
  14859. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  14860. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14861. }
  14862. #define SET_GPIO_9_dout_dsp_JTDO_pad { \
  14863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14864. _ezchip_macro_read_value_ &= ~(0xFF); \
  14865. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  14866. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14867. }
  14868. #define SET_GPIO_9_dout_i2c0_pad_sck_oe { \
  14869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14870. _ezchip_macro_read_value_ &= ~(0xFF); \
  14871. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  14872. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14873. }
  14874. #define SET_GPIO_9_dout_i2c0_pad_sda_oe { \
  14875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14876. _ezchip_macro_read_value_ &= ~(0xFF); \
  14877. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  14878. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14879. }
  14880. #define SET_GPIO_9_dout_i2c1_pad_sck_oe { \
  14881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14882. _ezchip_macro_read_value_ &= ~(0xFF); \
  14883. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  14884. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14885. }
  14886. #define SET_GPIO_9_dout_i2c1_pad_sda_oe { \
  14887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14888. _ezchip_macro_read_value_ &= ~(0xFF); \
  14889. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  14890. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14891. }
  14892. #define SET_GPIO_9_dout_i2c2_pad_sck_oe { \
  14893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14894. _ezchip_macro_read_value_ &= ~(0xFF); \
  14895. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  14896. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14897. }
  14898. #define SET_GPIO_9_dout_i2c2_pad_sda_oe { \
  14899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14900. _ezchip_macro_read_value_ &= ~(0xFF); \
  14901. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  14902. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14903. }
  14904. #define SET_GPIO_9_dout_i2c3_pad_sck_oe { \
  14905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14906. _ezchip_macro_read_value_ &= ~(0xFF); \
  14907. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  14908. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14909. }
  14910. #define SET_GPIO_9_dout_i2c3_pad_sda_oe { \
  14911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14912. _ezchip_macro_read_value_ &= ~(0xFF); \
  14913. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  14914. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14915. }
  14916. #define SET_GPIO_9_dout_i2srx_bclk_out { \
  14917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14918. _ezchip_macro_read_value_ &= ~(0xFF); \
  14919. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  14920. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14921. }
  14922. #define SET_GPIO_9_dout_i2srx_bclk_out_oen { \
  14923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14924. _ezchip_macro_read_value_ &= ~(0xFF); \
  14925. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  14926. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14927. }
  14928. #define SET_GPIO_9_dout_i2srx_lrck_out { \
  14929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14930. _ezchip_macro_read_value_ &= ~(0xFF); \
  14931. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  14932. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14933. }
  14934. #define SET_GPIO_9_dout_i2srx_lrck_out_oen { \
  14935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14936. _ezchip_macro_read_value_ &= ~(0xFF); \
  14937. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  14938. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14939. }
  14940. #define SET_GPIO_9_dout_i2srx_mclk_out { \
  14941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14942. _ezchip_macro_read_value_ &= ~(0xFF); \
  14943. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  14944. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14945. }
  14946. #define SET_GPIO_9_dout_i2stx_bclk_out { \
  14947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14948. _ezchip_macro_read_value_ &= ~(0xFF); \
  14949. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  14950. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14951. }
  14952. #define SET_GPIO_9_dout_i2stx_bclk_out_oen { \
  14953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14954. _ezchip_macro_read_value_ &= ~(0xFF); \
  14955. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  14956. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14957. }
  14958. #define SET_GPIO_9_dout_i2stx_lrck_out { \
  14959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14960. _ezchip_macro_read_value_ &= ~(0xFF); \
  14961. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  14962. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14963. }
  14964. #define SET_GPIO_9_dout_i2stx_lrckout_oen { \
  14965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14966. _ezchip_macro_read_value_ &= ~(0xFF); \
  14967. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  14968. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14969. }
  14970. #define SET_GPIO_9_dout_i2stx_mclk_out { \
  14971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14972. _ezchip_macro_read_value_ &= ~(0xFF); \
  14973. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  14974. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14975. }
  14976. #define SET_GPIO_9_dout_i2stx_sdout0 { \
  14977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14978. _ezchip_macro_read_value_ &= ~(0xFF); \
  14979. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  14980. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14981. }
  14982. #define SET_GPIO_9_dout_i2stx_sdout1 { \
  14983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14984. _ezchip_macro_read_value_ &= ~(0xFF); \
  14985. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  14986. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14987. }
  14988. #define SET_GPIO_9_dout_lcd_pad_csm_n { \
  14989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14990. _ezchip_macro_read_value_ &= ~(0xFF); \
  14991. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  14992. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14993. }
  14994. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit0 { \
  14995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14996. _ezchip_macro_read_value_ &= ~(0xFF); \
  14997. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  14998. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14999. }
  15000. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit1 { \
  15001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15002. _ezchip_macro_read_value_ &= ~(0xFF); \
  15003. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  15004. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15005. }
  15006. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit2 { \
  15007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15008. _ezchip_macro_read_value_ &= ~(0xFF); \
  15009. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  15010. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15011. }
  15012. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit3 { \
  15013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15014. _ezchip_macro_read_value_ &= ~(0xFF); \
  15015. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  15016. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15017. }
  15018. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit4 { \
  15019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15020. _ezchip_macro_read_value_ &= ~(0xFF); \
  15021. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  15022. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15023. }
  15024. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit5 { \
  15025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15026. _ezchip_macro_read_value_ &= ~(0xFF); \
  15027. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  15028. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15029. }
  15030. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit6 { \
  15031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15032. _ezchip_macro_read_value_ &= ~(0xFF); \
  15033. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  15034. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15035. }
  15036. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit7 { \
  15037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15038. _ezchip_macro_read_value_ &= ~(0xFF); \
  15039. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  15040. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15041. }
  15042. #define SET_GPIO_9_dout_pwm_pad_out_bit0 { \
  15043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15044. _ezchip_macro_read_value_ &= ~(0xFF); \
  15045. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  15046. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15047. }
  15048. #define SET_GPIO_9_dout_pwm_pad_out_bit1 { \
  15049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15050. _ezchip_macro_read_value_ &= ~(0xFF); \
  15051. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  15052. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15053. }
  15054. #define SET_GPIO_9_dout_pwm_pad_out_bit2 { \
  15055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15056. _ezchip_macro_read_value_ &= ~(0xFF); \
  15057. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  15058. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15059. }
  15060. #define SET_GPIO_9_dout_pwm_pad_out_bit3 { \
  15061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15062. _ezchip_macro_read_value_ &= ~(0xFF); \
  15063. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  15064. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15065. }
  15066. #define SET_GPIO_9_dout_pwm_pad_out_bit4 { \
  15067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15068. _ezchip_macro_read_value_ &= ~(0xFF); \
  15069. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  15070. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15071. }
  15072. #define SET_GPIO_9_dout_pwm_pad_out_bit5 { \
  15073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15074. _ezchip_macro_read_value_ &= ~(0xFF); \
  15075. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  15076. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15077. }
  15078. #define SET_GPIO_9_dout_pwm_pad_out_bit6 { \
  15079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15080. _ezchip_macro_read_value_ &= ~(0xFF); \
  15081. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  15082. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15083. }
  15084. #define SET_GPIO_9_dout_pwm_pad_out_bit7 { \
  15085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15086. _ezchip_macro_read_value_ &= ~(0xFF); \
  15087. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  15088. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15089. }
  15090. #define SET_GPIO_9_dout_pwmdac_left_out { \
  15091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15092. _ezchip_macro_read_value_ &= ~(0xFF); \
  15093. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  15094. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15095. }
  15096. #define SET_GPIO_9_dout_pwmdac_right_out { \
  15097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15098. _ezchip_macro_read_value_ &= ~(0xFF); \
  15099. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  15100. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15101. }
  15102. #define SET_GPIO_9_dout_qspi_csn1_out { \
  15103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15104. _ezchip_macro_read_value_ &= ~(0xFF); \
  15105. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  15106. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15107. }
  15108. #define SET_GPIO_9_dout_qspi_csn2_out { \
  15109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15110. _ezchip_macro_read_value_ &= ~(0xFF); \
  15111. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  15112. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15113. }
  15114. #define SET_GPIO_9_dout_qspi_csn3_out { \
  15115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15116. _ezchip_macro_read_value_ &= ~(0xFF); \
  15117. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  15118. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15119. }
  15120. #define SET_GPIO_9_dout_register23_SCFG_cmsensor_rst0 { \
  15121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15122. _ezchip_macro_read_value_ &= ~(0xFF); \
  15123. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  15124. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15125. }
  15126. #define SET_GPIO_9_dout_register23_SCFG_cmsensor_rst1 { \
  15127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15128. _ezchip_macro_read_value_ &= ~(0xFF); \
  15129. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  15130. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15131. }
  15132. #define SET_GPIO_9_dout_register32_SCFG_gmac_phy_rstn { \
  15133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15134. _ezchip_macro_read_value_ &= ~(0xFF); \
  15135. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  15136. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15137. }
  15138. #define SET_GPIO_9_dout_sdio0_pad_card_power_en { \
  15139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15140. _ezchip_macro_read_value_ &= ~(0xFF); \
  15141. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  15142. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15143. }
  15144. #define SET_GPIO_9_dout_sdio0_pad_cclk_out { \
  15145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15146. _ezchip_macro_read_value_ &= ~(0xFF); \
  15147. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  15148. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15149. }
  15150. #define SET_GPIO_9_dout_sdio0_pad_ccmd_oe { \
  15151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15152. _ezchip_macro_read_value_ &= ~(0xFF); \
  15153. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  15154. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15155. }
  15156. #define SET_GPIO_9_dout_sdio0_pad_ccmd_out { \
  15157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15158. _ezchip_macro_read_value_ &= ~(0xFF); \
  15159. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  15160. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15161. }
  15162. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit0 { \
  15163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15164. _ezchip_macro_read_value_ &= ~(0xFF); \
  15165. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  15166. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15167. }
  15168. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit1 { \
  15169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15170. _ezchip_macro_read_value_ &= ~(0xFF); \
  15171. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  15172. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15173. }
  15174. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit2 { \
  15175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15176. _ezchip_macro_read_value_ &= ~(0xFF); \
  15177. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  15178. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15179. }
  15180. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit3 { \
  15181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15182. _ezchip_macro_read_value_ &= ~(0xFF); \
  15183. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  15184. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15185. }
  15186. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit4 { \
  15187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15188. _ezchip_macro_read_value_ &= ~(0xFF); \
  15189. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  15190. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15191. }
  15192. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit5 { \
  15193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15194. _ezchip_macro_read_value_ &= ~(0xFF); \
  15195. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  15196. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15197. }
  15198. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit6 { \
  15199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15200. _ezchip_macro_read_value_ &= ~(0xFF); \
  15201. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  15202. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15203. }
  15204. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit7 { \
  15205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15206. _ezchip_macro_read_value_ &= ~(0xFF); \
  15207. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  15208. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15209. }
  15210. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit0 { \
  15211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15212. _ezchip_macro_read_value_ &= ~(0xFF); \
  15213. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  15214. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15215. }
  15216. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit1 { \
  15217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15218. _ezchip_macro_read_value_ &= ~(0xFF); \
  15219. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  15220. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15221. }
  15222. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit2 { \
  15223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15224. _ezchip_macro_read_value_ &= ~(0xFF); \
  15225. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  15226. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15227. }
  15228. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit3 { \
  15229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15230. _ezchip_macro_read_value_ &= ~(0xFF); \
  15231. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  15232. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15233. }
  15234. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit4 { \
  15235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15236. _ezchip_macro_read_value_ &= ~(0xFF); \
  15237. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  15238. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15239. }
  15240. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit5 { \
  15241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15242. _ezchip_macro_read_value_ &= ~(0xFF); \
  15243. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  15244. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15245. }
  15246. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit6 { \
  15247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15248. _ezchip_macro_read_value_ &= ~(0xFF); \
  15249. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  15250. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15251. }
  15252. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit7 { \
  15253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15254. _ezchip_macro_read_value_ &= ~(0xFF); \
  15255. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  15256. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15257. }
  15258. #define SET_GPIO_9_dout_sdio0_pad_rst_n { \
  15259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15260. _ezchip_macro_read_value_ &= ~(0xFF); \
  15261. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  15262. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15263. }
  15264. #define SET_GPIO_9_dout_sdio1_pad_card_power_en { \
  15265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15266. _ezchip_macro_read_value_ &= ~(0xFF); \
  15267. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  15268. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15269. }
  15270. #define SET_GPIO_9_dout_sdio1_pad_cclk_out { \
  15271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15272. _ezchip_macro_read_value_ &= ~(0xFF); \
  15273. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  15274. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15275. }
  15276. #define SET_GPIO_9_dout_sdio1_pad_ccmd_oe { \
  15277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15278. _ezchip_macro_read_value_ &= ~(0xFF); \
  15279. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  15280. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15281. }
  15282. #define SET_GPIO_9_dout_sdio1_pad_ccmd_out { \
  15283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15284. _ezchip_macro_read_value_ &= ~(0xFF); \
  15285. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  15286. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15287. }
  15288. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit0 { \
  15289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15290. _ezchip_macro_read_value_ &= ~(0xFF); \
  15291. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  15292. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15293. }
  15294. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit1 { \
  15295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15296. _ezchip_macro_read_value_ &= ~(0xFF); \
  15297. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  15298. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15299. }
  15300. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit2 { \
  15301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15302. _ezchip_macro_read_value_ &= ~(0xFF); \
  15303. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  15304. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15305. }
  15306. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit3 { \
  15307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15308. _ezchip_macro_read_value_ &= ~(0xFF); \
  15309. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  15310. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15311. }
  15312. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit4 { \
  15313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15314. _ezchip_macro_read_value_ &= ~(0xFF); \
  15315. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  15316. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15317. }
  15318. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit5 { \
  15319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15320. _ezchip_macro_read_value_ &= ~(0xFF); \
  15321. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  15322. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15323. }
  15324. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit6 { \
  15325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15326. _ezchip_macro_read_value_ &= ~(0xFF); \
  15327. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  15328. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15329. }
  15330. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit7 { \
  15331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15332. _ezchip_macro_read_value_ &= ~(0xFF); \
  15333. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  15334. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15335. }
  15336. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit0 { \
  15337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15338. _ezchip_macro_read_value_ &= ~(0xFF); \
  15339. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  15340. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15341. }
  15342. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit1 { \
  15343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15344. _ezchip_macro_read_value_ &= ~(0xFF); \
  15345. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  15346. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15347. }
  15348. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit2 { \
  15349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15350. _ezchip_macro_read_value_ &= ~(0xFF); \
  15351. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  15352. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15353. }
  15354. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit3 { \
  15355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15356. _ezchip_macro_read_value_ &= ~(0xFF); \
  15357. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  15358. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15359. }
  15360. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit4 { \
  15361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15362. _ezchip_macro_read_value_ &= ~(0xFF); \
  15363. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  15364. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15365. }
  15366. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit5 { \
  15367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15368. _ezchip_macro_read_value_ &= ~(0xFF); \
  15369. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  15370. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15371. }
  15372. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit6 { \
  15373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15374. _ezchip_macro_read_value_ &= ~(0xFF); \
  15375. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  15376. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15377. }
  15378. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit7 { \
  15379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15380. _ezchip_macro_read_value_ &= ~(0xFF); \
  15381. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  15382. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15383. }
  15384. #define SET_GPIO_9_dout_sdio1_pad_rst_n { \
  15385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15386. _ezchip_macro_read_value_ &= ~(0xFF); \
  15387. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  15388. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15389. }
  15390. #define SET_GPIO_9_dout_spdif_tx_sdout { \
  15391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15392. _ezchip_macro_read_value_ &= ~(0xFF); \
  15393. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  15394. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15395. }
  15396. #define SET_GPIO_9_dout_spdif_tx_sdout_oen { \
  15397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15398. _ezchip_macro_read_value_ &= ~(0xFF); \
  15399. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  15400. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15401. }
  15402. #define SET_GPIO_9_dout_spi0_pad_oe_n { \
  15403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15404. _ezchip_macro_read_value_ &= ~(0xFF); \
  15405. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  15406. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15407. }
  15408. #define SET_GPIO_9_dout_spi0_pad_sck_out { \
  15409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15410. _ezchip_macro_read_value_ &= ~(0xFF); \
  15411. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  15412. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15413. }
  15414. #define SET_GPIO_9_dout_spi0_pad_ss_0_n { \
  15415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15416. _ezchip_macro_read_value_ &= ~(0xFF); \
  15417. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  15418. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15419. }
  15420. #define SET_GPIO_9_dout_spi0_pad_ss_1_n { \
  15421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15422. _ezchip_macro_read_value_ &= ~(0xFF); \
  15423. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  15424. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15425. }
  15426. #define SET_GPIO_9_dout_spi0_pad_txd { \
  15427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15428. _ezchip_macro_read_value_ &= ~(0xFF); \
  15429. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  15430. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15431. }
  15432. #define SET_GPIO_9_dout_spi1_pad_oe_n { \
  15433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15434. _ezchip_macro_read_value_ &= ~(0xFF); \
  15435. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  15436. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15437. }
  15438. #define SET_GPIO_9_dout_spi1_pad_sck_out { \
  15439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15440. _ezchip_macro_read_value_ &= ~(0xFF); \
  15441. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  15442. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15443. }
  15444. #define SET_GPIO_9_dout_spi1_pad_ss_0_n { \
  15445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15446. _ezchip_macro_read_value_ &= ~(0xFF); \
  15447. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  15448. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15449. }
  15450. #define SET_GPIO_9_dout_spi1_pad_ss_1_n { \
  15451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15452. _ezchip_macro_read_value_ &= ~(0xFF); \
  15453. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  15454. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15455. }
  15456. #define SET_GPIO_9_dout_spi1_pad_txd { \
  15457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15458. _ezchip_macro_read_value_ &= ~(0xFF); \
  15459. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  15460. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15461. }
  15462. #define SET_GPIO_9_dout_spi2_pad_oe_n { \
  15463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15464. _ezchip_macro_read_value_ &= ~(0xFF); \
  15465. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  15466. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15467. }
  15468. #define SET_GPIO_9_dout_spi2_pad_sck_out { \
  15469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15470. _ezchip_macro_read_value_ &= ~(0xFF); \
  15471. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  15472. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15473. }
  15474. #define SET_GPIO_9_dout_spi2_pad_ss_0_n { \
  15475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15476. _ezchip_macro_read_value_ &= ~(0xFF); \
  15477. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  15478. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15479. }
  15480. #define SET_GPIO_9_dout_spi2_pad_ss_1_n { \
  15481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15482. _ezchip_macro_read_value_ &= ~(0xFF); \
  15483. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  15484. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15485. }
  15486. #define SET_GPIO_9_dout_spi2_pad_txd { \
  15487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15488. _ezchip_macro_read_value_ &= ~(0xFF); \
  15489. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  15490. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15491. }
  15492. #define SET_GPIO_9_dout_spi2ahb_pad_oe_n_bit0 { \
  15493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15494. _ezchip_macro_read_value_ &= ~(0xFF); \
  15495. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  15496. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15497. }
  15498. #define SET_GPIO_9_dout_spi2ahb_pad_oe_n_bit1 { \
  15499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15500. _ezchip_macro_read_value_ &= ~(0xFF); \
  15501. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  15502. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15503. }
  15504. #define SET_GPIO_9_dout_spi2ahb_pad_oe_n_bit2 { \
  15505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15506. _ezchip_macro_read_value_ &= ~(0xFF); \
  15507. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  15508. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15509. }
  15510. #define SET_GPIO_9_dout_spi2ahb_pad_oe_n_bit3 { \
  15511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15512. _ezchip_macro_read_value_ &= ~(0xFF); \
  15513. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  15514. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15515. }
  15516. #define SET_GPIO_9_dout_spi2ahb_pad_txd_bit0 { \
  15517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15518. _ezchip_macro_read_value_ &= ~(0xFF); \
  15519. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  15520. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15521. }
  15522. #define SET_GPIO_9_dout_spi2ahb_pad_txd_bit1 { \
  15523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15524. _ezchip_macro_read_value_ &= ~(0xFF); \
  15525. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  15526. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15527. }
  15528. #define SET_GPIO_9_dout_spi2ahb_pad_txd_bit2 { \
  15529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15530. _ezchip_macro_read_value_ &= ~(0xFF); \
  15531. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  15532. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15533. }
  15534. #define SET_GPIO_9_dout_spi2ahb_pad_txd_bit3 { \
  15535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15536. _ezchip_macro_read_value_ &= ~(0xFF); \
  15537. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  15538. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15539. }
  15540. #define SET_GPIO_9_dout_spi3_pad_oe_n { \
  15541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15542. _ezchip_macro_read_value_ &= ~(0xFF); \
  15543. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  15544. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15545. }
  15546. #define SET_GPIO_9_dout_spi3_pad_sck_out { \
  15547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15548. _ezchip_macro_read_value_ &= ~(0xFF); \
  15549. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  15550. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15551. }
  15552. #define SET_GPIO_9_dout_spi3_pad_ss_0_n { \
  15553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15554. _ezchip_macro_read_value_ &= ~(0xFF); \
  15555. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  15556. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15557. }
  15558. #define SET_GPIO_9_dout_spi3_pad_ss_1_n { \
  15559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15560. _ezchip_macro_read_value_ &= ~(0xFF); \
  15561. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  15562. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15563. }
  15564. #define SET_GPIO_9_dout_spi3_pad_txd { \
  15565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15566. _ezchip_macro_read_value_ &= ~(0xFF); \
  15567. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  15568. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15569. }
  15570. #define SET_GPIO_9_dout_uart0_pad_dtrn { \
  15571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15572. _ezchip_macro_read_value_ &= ~(0xFF); \
  15573. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  15574. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15575. }
  15576. #define SET_GPIO_9_dout_uart0_pad_rtsn { \
  15577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15578. _ezchip_macro_read_value_ &= ~(0xFF); \
  15579. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  15580. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15581. }
  15582. #define SET_GPIO_9_dout_uart0_pad_sout { \
  15583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15584. _ezchip_macro_read_value_ &= ~(0xFF); \
  15585. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  15586. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15587. }
  15588. #define SET_GPIO_9_dout_uart1_pad_sout { \
  15589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15590. _ezchip_macro_read_value_ &= ~(0xFF); \
  15591. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  15592. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15593. }
  15594. #define SET_GPIO_9_dout_uart2_pad_dtr_n { \
  15595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15596. _ezchip_macro_read_value_ &= ~(0xFF); \
  15597. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  15598. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15599. }
  15600. #define SET_GPIO_9_dout_uart2_pad_rts_n { \
  15601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15602. _ezchip_macro_read_value_ &= ~(0xFF); \
  15603. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  15604. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15605. }
  15606. #define SET_GPIO_9_dout_uart2_pad_sout { \
  15607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15608. _ezchip_macro_read_value_ &= ~(0xFF); \
  15609. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  15610. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15611. }
  15612. #define SET_GPIO_9_dout_uart3_pad_sout { \
  15613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15614. _ezchip_macro_read_value_ &= ~(0xFF); \
  15615. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  15616. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15617. }
  15618. #define SET_GPIO_9_dout_usb_drv_bus { \
  15619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15620. _ezchip_macro_read_value_ &= ~(0xFF); \
  15621. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  15622. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15623. }
  15624. #define SET_GPIO_9_doen_reverse_(en) { \
  15625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15626. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  15627. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  15628. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15629. }
  15630. #define SET_GPIO_9_doen_LOW { \
  15631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15632. _ezchip_macro_read_value_ &= ~(0xFF); \
  15633. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  15634. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15635. }
  15636. #define SET_GPIO_9_doen_HIGH { \
  15637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15638. _ezchip_macro_read_value_ &= ~(0xFF); \
  15639. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  15640. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15641. }
  15642. #define SET_GPIO_9_doen_clk_gmac_tophyref { \
  15643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15644. _ezchip_macro_read_value_ &= ~(0xFF); \
  15645. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  15646. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15647. }
  15648. #define SET_GPIO_9_doen_cpu_jtag_tdo { \
  15649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15650. _ezchip_macro_read_value_ &= ~(0xFF); \
  15651. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  15652. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15653. }
  15654. #define SET_GPIO_9_doen_cpu_jtag_tdo_oen { \
  15655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15656. _ezchip_macro_read_value_ &= ~(0xFF); \
  15657. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  15658. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15659. }
  15660. #define SET_GPIO_9_doen_dmic_clk_out { \
  15661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15662. _ezchip_macro_read_value_ &= ~(0xFF); \
  15663. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  15664. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15665. }
  15666. #define SET_GPIO_9_doen_dsp_JTDOEn_pad { \
  15667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15668. _ezchip_macro_read_value_ &= ~(0xFF); \
  15669. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  15670. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15671. }
  15672. #define SET_GPIO_9_doen_dsp_JTDO_pad { \
  15673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15674. _ezchip_macro_read_value_ &= ~(0xFF); \
  15675. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  15676. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15677. }
  15678. #define SET_GPIO_9_doen_i2c0_pad_sck_oe { \
  15679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15680. _ezchip_macro_read_value_ &= ~(0xFF); \
  15681. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  15682. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15683. }
  15684. #define SET_GPIO_9_doen_i2c0_pad_sda_oe { \
  15685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15686. _ezchip_macro_read_value_ &= ~(0xFF); \
  15687. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  15688. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15689. }
  15690. #define SET_GPIO_9_doen_i2c1_pad_sck_oe { \
  15691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15692. _ezchip_macro_read_value_ &= ~(0xFF); \
  15693. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  15694. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15695. }
  15696. #define SET_GPIO_9_doen_i2c1_pad_sda_oe { \
  15697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15698. _ezchip_macro_read_value_ &= ~(0xFF); \
  15699. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  15700. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15701. }
  15702. #define SET_GPIO_9_doen_i2c2_pad_sck_oe { \
  15703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15704. _ezchip_macro_read_value_ &= ~(0xFF); \
  15705. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  15706. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15707. }
  15708. #define SET_GPIO_9_doen_i2c2_pad_sda_oe { \
  15709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15710. _ezchip_macro_read_value_ &= ~(0xFF); \
  15711. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  15712. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15713. }
  15714. #define SET_GPIO_9_doen_i2c3_pad_sck_oe { \
  15715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15716. _ezchip_macro_read_value_ &= ~(0xFF); \
  15717. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  15718. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15719. }
  15720. #define SET_GPIO_9_doen_i2c3_pad_sda_oe { \
  15721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15722. _ezchip_macro_read_value_ &= ~(0xFF); \
  15723. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  15724. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15725. }
  15726. #define SET_GPIO_9_doen_i2srx_bclk_out { \
  15727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15728. _ezchip_macro_read_value_ &= ~(0xFF); \
  15729. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  15730. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15731. }
  15732. #define SET_GPIO_9_doen_i2srx_bclk_out_oen { \
  15733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15734. _ezchip_macro_read_value_ &= ~(0xFF); \
  15735. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  15736. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15737. }
  15738. #define SET_GPIO_9_doen_i2srx_lrck_out { \
  15739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15740. _ezchip_macro_read_value_ &= ~(0xFF); \
  15741. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  15742. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15743. }
  15744. #define SET_GPIO_9_doen_i2srx_lrck_out_oen { \
  15745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15746. _ezchip_macro_read_value_ &= ~(0xFF); \
  15747. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  15748. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15749. }
  15750. #define SET_GPIO_9_doen_i2srx_mclk_out { \
  15751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15752. _ezchip_macro_read_value_ &= ~(0xFF); \
  15753. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  15754. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15755. }
  15756. #define SET_GPIO_9_doen_i2stx_bclk_out { \
  15757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15758. _ezchip_macro_read_value_ &= ~(0xFF); \
  15759. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  15760. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15761. }
  15762. #define SET_GPIO_9_doen_i2stx_bclk_out_oen { \
  15763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15764. _ezchip_macro_read_value_ &= ~(0xFF); \
  15765. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  15766. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15767. }
  15768. #define SET_GPIO_9_doen_i2stx_lrck_out { \
  15769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15770. _ezchip_macro_read_value_ &= ~(0xFF); \
  15771. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  15772. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15773. }
  15774. #define SET_GPIO_9_doen_i2stx_lrckout_oen { \
  15775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15776. _ezchip_macro_read_value_ &= ~(0xFF); \
  15777. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  15778. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15779. }
  15780. #define SET_GPIO_9_doen_i2stx_mclk_out { \
  15781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15782. _ezchip_macro_read_value_ &= ~(0xFF); \
  15783. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  15784. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15785. }
  15786. #define SET_GPIO_9_doen_i2stx_sdout0 { \
  15787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15788. _ezchip_macro_read_value_ &= ~(0xFF); \
  15789. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  15790. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15791. }
  15792. #define SET_GPIO_9_doen_i2stx_sdout1 { \
  15793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15794. _ezchip_macro_read_value_ &= ~(0xFF); \
  15795. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  15796. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15797. }
  15798. #define SET_GPIO_9_doen_lcd_pad_csm_n { \
  15799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15800. _ezchip_macro_read_value_ &= ~(0xFF); \
  15801. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  15802. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15803. }
  15804. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit0 { \
  15805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15806. _ezchip_macro_read_value_ &= ~(0xFF); \
  15807. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  15808. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15809. }
  15810. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit1 { \
  15811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15812. _ezchip_macro_read_value_ &= ~(0xFF); \
  15813. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  15814. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15815. }
  15816. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit2 { \
  15817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15818. _ezchip_macro_read_value_ &= ~(0xFF); \
  15819. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  15820. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15821. }
  15822. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit3 { \
  15823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15824. _ezchip_macro_read_value_ &= ~(0xFF); \
  15825. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  15826. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15827. }
  15828. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit4 { \
  15829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15830. _ezchip_macro_read_value_ &= ~(0xFF); \
  15831. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  15832. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15833. }
  15834. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit5 { \
  15835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15836. _ezchip_macro_read_value_ &= ~(0xFF); \
  15837. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  15838. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15839. }
  15840. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit6 { \
  15841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15842. _ezchip_macro_read_value_ &= ~(0xFF); \
  15843. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  15844. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15845. }
  15846. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit7 { \
  15847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15848. _ezchip_macro_read_value_ &= ~(0xFF); \
  15849. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  15850. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15851. }
  15852. #define SET_GPIO_9_doen_pwm_pad_out_bit0 { \
  15853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15854. _ezchip_macro_read_value_ &= ~(0xFF); \
  15855. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  15856. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15857. }
  15858. #define SET_GPIO_9_doen_pwm_pad_out_bit1 { \
  15859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15860. _ezchip_macro_read_value_ &= ~(0xFF); \
  15861. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  15862. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15863. }
  15864. #define SET_GPIO_9_doen_pwm_pad_out_bit2 { \
  15865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15866. _ezchip_macro_read_value_ &= ~(0xFF); \
  15867. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  15868. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15869. }
  15870. #define SET_GPIO_9_doen_pwm_pad_out_bit3 { \
  15871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15872. _ezchip_macro_read_value_ &= ~(0xFF); \
  15873. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  15874. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15875. }
  15876. #define SET_GPIO_9_doen_pwm_pad_out_bit4 { \
  15877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15878. _ezchip_macro_read_value_ &= ~(0xFF); \
  15879. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  15880. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15881. }
  15882. #define SET_GPIO_9_doen_pwm_pad_out_bit5 { \
  15883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15884. _ezchip_macro_read_value_ &= ~(0xFF); \
  15885. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  15886. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15887. }
  15888. #define SET_GPIO_9_doen_pwm_pad_out_bit6 { \
  15889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15890. _ezchip_macro_read_value_ &= ~(0xFF); \
  15891. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  15892. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15893. }
  15894. #define SET_GPIO_9_doen_pwm_pad_out_bit7 { \
  15895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15896. _ezchip_macro_read_value_ &= ~(0xFF); \
  15897. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  15898. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15899. }
  15900. #define SET_GPIO_9_doen_pwmdac_left_out { \
  15901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15902. _ezchip_macro_read_value_ &= ~(0xFF); \
  15903. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  15904. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15905. }
  15906. #define SET_GPIO_9_doen_pwmdac_right_out { \
  15907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15908. _ezchip_macro_read_value_ &= ~(0xFF); \
  15909. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  15910. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15911. }
  15912. #define SET_GPIO_9_doen_qspi_csn1_out { \
  15913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15914. _ezchip_macro_read_value_ &= ~(0xFF); \
  15915. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  15916. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15917. }
  15918. #define SET_GPIO_9_doen_qspi_csn2_out { \
  15919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15920. _ezchip_macro_read_value_ &= ~(0xFF); \
  15921. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  15922. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15923. }
  15924. #define SET_GPIO_9_doen_qspi_csn3_out { \
  15925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15926. _ezchip_macro_read_value_ &= ~(0xFF); \
  15927. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  15928. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15929. }
  15930. #define SET_GPIO_9_doen_register23_SCFG_cmsensor_rst0 { \
  15931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15932. _ezchip_macro_read_value_ &= ~(0xFF); \
  15933. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  15934. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15935. }
  15936. #define SET_GPIO_9_doen_register23_SCFG_cmsensor_rst1 { \
  15937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15938. _ezchip_macro_read_value_ &= ~(0xFF); \
  15939. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  15940. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15941. }
  15942. #define SET_GPIO_9_doen_register32_SCFG_gmac_phy_rstn { \
  15943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15944. _ezchip_macro_read_value_ &= ~(0xFF); \
  15945. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  15946. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15947. }
  15948. #define SET_GPIO_9_doen_sdio0_pad_card_power_en { \
  15949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15950. _ezchip_macro_read_value_ &= ~(0xFF); \
  15951. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  15952. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15953. }
  15954. #define SET_GPIO_9_doen_sdio0_pad_cclk_out { \
  15955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15956. _ezchip_macro_read_value_ &= ~(0xFF); \
  15957. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  15958. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15959. }
  15960. #define SET_GPIO_9_doen_sdio0_pad_ccmd_oe { \
  15961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15962. _ezchip_macro_read_value_ &= ~(0xFF); \
  15963. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  15964. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15965. }
  15966. #define SET_GPIO_9_doen_sdio0_pad_ccmd_out { \
  15967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15968. _ezchip_macro_read_value_ &= ~(0xFF); \
  15969. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  15970. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15971. }
  15972. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit0 { \
  15973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15974. _ezchip_macro_read_value_ &= ~(0xFF); \
  15975. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  15976. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15977. }
  15978. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit1 { \
  15979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15980. _ezchip_macro_read_value_ &= ~(0xFF); \
  15981. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  15982. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15983. }
  15984. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit2 { \
  15985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15986. _ezchip_macro_read_value_ &= ~(0xFF); \
  15987. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  15988. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15989. }
  15990. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit3 { \
  15991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15992. _ezchip_macro_read_value_ &= ~(0xFF); \
  15993. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  15994. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15995. }
  15996. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit4 { \
  15997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15998. _ezchip_macro_read_value_ &= ~(0xFF); \
  15999. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  16000. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16001. }
  16002. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit5 { \
  16003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16004. _ezchip_macro_read_value_ &= ~(0xFF); \
  16005. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  16006. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16007. }
  16008. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit6 { \
  16009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16010. _ezchip_macro_read_value_ &= ~(0xFF); \
  16011. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  16012. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16013. }
  16014. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit7 { \
  16015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16016. _ezchip_macro_read_value_ &= ~(0xFF); \
  16017. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  16018. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16019. }
  16020. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit0 { \
  16021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16022. _ezchip_macro_read_value_ &= ~(0xFF); \
  16023. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  16024. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16025. }
  16026. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit1 { \
  16027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16028. _ezchip_macro_read_value_ &= ~(0xFF); \
  16029. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  16030. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16031. }
  16032. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit2 { \
  16033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16034. _ezchip_macro_read_value_ &= ~(0xFF); \
  16035. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  16036. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16037. }
  16038. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit3 { \
  16039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16040. _ezchip_macro_read_value_ &= ~(0xFF); \
  16041. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  16042. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16043. }
  16044. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit4 { \
  16045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16046. _ezchip_macro_read_value_ &= ~(0xFF); \
  16047. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  16048. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16049. }
  16050. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit5 { \
  16051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16052. _ezchip_macro_read_value_ &= ~(0xFF); \
  16053. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  16054. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16055. }
  16056. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit6 { \
  16057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16058. _ezchip_macro_read_value_ &= ~(0xFF); \
  16059. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  16060. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16061. }
  16062. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit7 { \
  16063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16064. _ezchip_macro_read_value_ &= ~(0xFF); \
  16065. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  16066. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16067. }
  16068. #define SET_GPIO_9_doen_sdio0_pad_rst_n { \
  16069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16070. _ezchip_macro_read_value_ &= ~(0xFF); \
  16071. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  16072. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16073. }
  16074. #define SET_GPIO_9_doen_sdio1_pad_card_power_en { \
  16075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16076. _ezchip_macro_read_value_ &= ~(0xFF); \
  16077. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  16078. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16079. }
  16080. #define SET_GPIO_9_doen_sdio1_pad_cclk_out { \
  16081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16082. _ezchip_macro_read_value_ &= ~(0xFF); \
  16083. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  16084. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16085. }
  16086. #define SET_GPIO_9_doen_sdio1_pad_ccmd_oe { \
  16087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16088. _ezchip_macro_read_value_ &= ~(0xFF); \
  16089. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  16090. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16091. }
  16092. #define SET_GPIO_9_doen_sdio1_pad_ccmd_out { \
  16093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16094. _ezchip_macro_read_value_ &= ~(0xFF); \
  16095. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  16096. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16097. }
  16098. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit0 { \
  16099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16100. _ezchip_macro_read_value_ &= ~(0xFF); \
  16101. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  16102. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16103. }
  16104. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit1 { \
  16105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16106. _ezchip_macro_read_value_ &= ~(0xFF); \
  16107. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  16108. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16109. }
  16110. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit2 { \
  16111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16112. _ezchip_macro_read_value_ &= ~(0xFF); \
  16113. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  16114. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16115. }
  16116. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit3 { \
  16117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16118. _ezchip_macro_read_value_ &= ~(0xFF); \
  16119. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  16120. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16121. }
  16122. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit4 { \
  16123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16124. _ezchip_macro_read_value_ &= ~(0xFF); \
  16125. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  16126. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16127. }
  16128. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit5 { \
  16129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16130. _ezchip_macro_read_value_ &= ~(0xFF); \
  16131. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  16132. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16133. }
  16134. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit6 { \
  16135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16136. _ezchip_macro_read_value_ &= ~(0xFF); \
  16137. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  16138. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16139. }
  16140. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit7 { \
  16141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16142. _ezchip_macro_read_value_ &= ~(0xFF); \
  16143. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  16144. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16145. }
  16146. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit0 { \
  16147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16148. _ezchip_macro_read_value_ &= ~(0xFF); \
  16149. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  16150. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16151. }
  16152. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit1 { \
  16153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16154. _ezchip_macro_read_value_ &= ~(0xFF); \
  16155. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  16156. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16157. }
  16158. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit2 { \
  16159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16160. _ezchip_macro_read_value_ &= ~(0xFF); \
  16161. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  16162. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16163. }
  16164. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit3 { \
  16165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16166. _ezchip_macro_read_value_ &= ~(0xFF); \
  16167. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  16168. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16169. }
  16170. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit4 { \
  16171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16172. _ezchip_macro_read_value_ &= ~(0xFF); \
  16173. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  16174. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16175. }
  16176. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit5 { \
  16177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16178. _ezchip_macro_read_value_ &= ~(0xFF); \
  16179. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  16180. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16181. }
  16182. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit6 { \
  16183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16184. _ezchip_macro_read_value_ &= ~(0xFF); \
  16185. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  16186. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16187. }
  16188. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit7 { \
  16189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16190. _ezchip_macro_read_value_ &= ~(0xFF); \
  16191. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  16192. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16193. }
  16194. #define SET_GPIO_9_doen_sdio1_pad_rst_n { \
  16195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16196. _ezchip_macro_read_value_ &= ~(0xFF); \
  16197. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  16198. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16199. }
  16200. #define SET_GPIO_9_doen_spdif_tx_sdout { \
  16201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16202. _ezchip_macro_read_value_ &= ~(0xFF); \
  16203. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  16204. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16205. }
  16206. #define SET_GPIO_9_doen_spdif_tx_sdout_oen { \
  16207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16208. _ezchip_macro_read_value_ &= ~(0xFF); \
  16209. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  16210. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16211. }
  16212. #define SET_GPIO_9_doen_spi0_pad_oe_n { \
  16213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16214. _ezchip_macro_read_value_ &= ~(0xFF); \
  16215. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  16216. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16217. }
  16218. #define SET_GPIO_9_doen_spi0_pad_sck_out { \
  16219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16220. _ezchip_macro_read_value_ &= ~(0xFF); \
  16221. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  16222. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16223. }
  16224. #define SET_GPIO_9_doen_spi0_pad_ss_0_n { \
  16225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16226. _ezchip_macro_read_value_ &= ~(0xFF); \
  16227. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  16228. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16229. }
  16230. #define SET_GPIO_9_doen_spi0_pad_ss_1_n { \
  16231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16232. _ezchip_macro_read_value_ &= ~(0xFF); \
  16233. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  16234. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16235. }
  16236. #define SET_GPIO_9_doen_spi0_pad_txd { \
  16237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16238. _ezchip_macro_read_value_ &= ~(0xFF); \
  16239. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  16240. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16241. }
  16242. #define SET_GPIO_9_doen_spi1_pad_oe_n { \
  16243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16244. _ezchip_macro_read_value_ &= ~(0xFF); \
  16245. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  16246. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16247. }
  16248. #define SET_GPIO_9_doen_spi1_pad_sck_out { \
  16249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16250. _ezchip_macro_read_value_ &= ~(0xFF); \
  16251. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  16252. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16253. }
  16254. #define SET_GPIO_9_doen_spi1_pad_ss_0_n { \
  16255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16256. _ezchip_macro_read_value_ &= ~(0xFF); \
  16257. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  16258. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16259. }
  16260. #define SET_GPIO_9_doen_spi1_pad_ss_1_n { \
  16261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16262. _ezchip_macro_read_value_ &= ~(0xFF); \
  16263. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  16264. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16265. }
  16266. #define SET_GPIO_9_doen_spi1_pad_txd { \
  16267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16268. _ezchip_macro_read_value_ &= ~(0xFF); \
  16269. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  16270. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16271. }
  16272. #define SET_GPIO_9_doen_spi2_pad_oe_n { \
  16273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16274. _ezchip_macro_read_value_ &= ~(0xFF); \
  16275. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  16276. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16277. }
  16278. #define SET_GPIO_9_doen_spi2_pad_sck_out { \
  16279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16280. _ezchip_macro_read_value_ &= ~(0xFF); \
  16281. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  16282. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16283. }
  16284. #define SET_GPIO_9_doen_spi2_pad_ss_0_n { \
  16285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16286. _ezchip_macro_read_value_ &= ~(0xFF); \
  16287. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  16288. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16289. }
  16290. #define SET_GPIO_9_doen_spi2_pad_ss_1_n { \
  16291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16292. _ezchip_macro_read_value_ &= ~(0xFF); \
  16293. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  16294. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16295. }
  16296. #define SET_GPIO_9_doen_spi2_pad_txd { \
  16297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16298. _ezchip_macro_read_value_ &= ~(0xFF); \
  16299. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  16300. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16301. }
  16302. #define SET_GPIO_9_doen_spi2ahb_pad_oe_n_bit0 { \
  16303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16304. _ezchip_macro_read_value_ &= ~(0xFF); \
  16305. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  16306. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16307. }
  16308. #define SET_GPIO_9_doen_spi2ahb_pad_oe_n_bit1 { \
  16309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16310. _ezchip_macro_read_value_ &= ~(0xFF); \
  16311. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  16312. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16313. }
  16314. #define SET_GPIO_9_doen_spi2ahb_pad_oe_n_bit2 { \
  16315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16316. _ezchip_macro_read_value_ &= ~(0xFF); \
  16317. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  16318. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16319. }
  16320. #define SET_GPIO_9_doen_spi2ahb_pad_oe_n_bit3 { \
  16321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16322. _ezchip_macro_read_value_ &= ~(0xFF); \
  16323. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  16324. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16325. }
  16326. #define SET_GPIO_9_doen_spi2ahb_pad_txd_bit0 { \
  16327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16328. _ezchip_macro_read_value_ &= ~(0xFF); \
  16329. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  16330. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16331. }
  16332. #define SET_GPIO_9_doen_spi2ahb_pad_txd_bit1 { \
  16333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16334. _ezchip_macro_read_value_ &= ~(0xFF); \
  16335. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  16336. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16337. }
  16338. #define SET_GPIO_9_doen_spi2ahb_pad_txd_bit2 { \
  16339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16340. _ezchip_macro_read_value_ &= ~(0xFF); \
  16341. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  16342. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16343. }
  16344. #define SET_GPIO_9_doen_spi2ahb_pad_txd_bit3 { \
  16345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16346. _ezchip_macro_read_value_ &= ~(0xFF); \
  16347. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  16348. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16349. }
  16350. #define SET_GPIO_9_doen_spi3_pad_oe_n { \
  16351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16352. _ezchip_macro_read_value_ &= ~(0xFF); \
  16353. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  16354. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16355. }
  16356. #define SET_GPIO_9_doen_spi3_pad_sck_out { \
  16357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16358. _ezchip_macro_read_value_ &= ~(0xFF); \
  16359. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  16360. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16361. }
  16362. #define SET_GPIO_9_doen_spi3_pad_ss_0_n { \
  16363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16364. _ezchip_macro_read_value_ &= ~(0xFF); \
  16365. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  16366. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16367. }
  16368. #define SET_GPIO_9_doen_spi3_pad_ss_1_n { \
  16369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16370. _ezchip_macro_read_value_ &= ~(0xFF); \
  16371. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  16372. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16373. }
  16374. #define SET_GPIO_9_doen_spi3_pad_txd { \
  16375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16376. _ezchip_macro_read_value_ &= ~(0xFF); \
  16377. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  16378. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16379. }
  16380. #define SET_GPIO_9_doen_uart0_pad_dtrn { \
  16381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16382. _ezchip_macro_read_value_ &= ~(0xFF); \
  16383. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  16384. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16385. }
  16386. #define SET_GPIO_9_doen_uart0_pad_rtsn { \
  16387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16388. _ezchip_macro_read_value_ &= ~(0xFF); \
  16389. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  16390. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16391. }
  16392. #define SET_GPIO_9_doen_uart0_pad_sout { \
  16393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16394. _ezchip_macro_read_value_ &= ~(0xFF); \
  16395. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  16396. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16397. }
  16398. #define SET_GPIO_9_doen_uart1_pad_sout { \
  16399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16400. _ezchip_macro_read_value_ &= ~(0xFF); \
  16401. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  16402. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16403. }
  16404. #define SET_GPIO_9_doen_uart2_pad_dtr_n { \
  16405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16406. _ezchip_macro_read_value_ &= ~(0xFF); \
  16407. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  16408. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16409. }
  16410. #define SET_GPIO_9_doen_uart2_pad_rts_n { \
  16411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16412. _ezchip_macro_read_value_ &= ~(0xFF); \
  16413. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  16414. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16415. }
  16416. #define SET_GPIO_9_doen_uart2_pad_sout { \
  16417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16418. _ezchip_macro_read_value_ &= ~(0xFF); \
  16419. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  16420. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16421. }
  16422. #define SET_GPIO_9_doen_uart3_pad_sout { \
  16423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16424. _ezchip_macro_read_value_ &= ~(0xFF); \
  16425. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  16426. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16427. }
  16428. #define SET_GPIO_9_doen_usb_drv_bus { \
  16429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16430. _ezchip_macro_read_value_ &= ~(0xFF); \
  16431. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  16432. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16433. }
  16434. #define SET_GPIO_10_dout_reverse_(en) { \
  16435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16436. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  16437. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  16438. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16439. }
  16440. #define SET_GPIO_10_dout_LOW { \
  16441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16442. _ezchip_macro_read_value_ &= ~(0xFF); \
  16443. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  16444. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16445. }
  16446. #define SET_GPIO_10_dout_HIGH { \
  16447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16448. _ezchip_macro_read_value_ &= ~(0xFF); \
  16449. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  16450. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16451. }
  16452. #define SET_GPIO_10_dout_clk_gmac_tophyref { \
  16453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16454. _ezchip_macro_read_value_ &= ~(0xFF); \
  16455. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  16456. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16457. }
  16458. #define SET_GPIO_10_dout_cpu_jtag_tdo { \
  16459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16460. _ezchip_macro_read_value_ &= ~(0xFF); \
  16461. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  16462. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16463. }
  16464. #define SET_GPIO_10_dout_cpu_jtag_tdo_oen { \
  16465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16466. _ezchip_macro_read_value_ &= ~(0xFF); \
  16467. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  16468. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16469. }
  16470. #define SET_GPIO_10_dout_dmic_clk_out { \
  16471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16472. _ezchip_macro_read_value_ &= ~(0xFF); \
  16473. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  16474. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16475. }
  16476. #define SET_GPIO_10_dout_dsp_JTDOEn_pad { \
  16477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16478. _ezchip_macro_read_value_ &= ~(0xFF); \
  16479. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  16480. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16481. }
  16482. #define SET_GPIO_10_dout_dsp_JTDO_pad { \
  16483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16484. _ezchip_macro_read_value_ &= ~(0xFF); \
  16485. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  16486. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16487. }
  16488. #define SET_GPIO_10_dout_i2c0_pad_sck_oe { \
  16489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16490. _ezchip_macro_read_value_ &= ~(0xFF); \
  16491. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  16492. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16493. }
  16494. #define SET_GPIO_10_dout_i2c0_pad_sda_oe { \
  16495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16496. _ezchip_macro_read_value_ &= ~(0xFF); \
  16497. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  16498. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16499. }
  16500. #define SET_GPIO_10_dout_i2c1_pad_sck_oe { \
  16501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16502. _ezchip_macro_read_value_ &= ~(0xFF); \
  16503. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  16504. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16505. }
  16506. #define SET_GPIO_10_dout_i2c1_pad_sda_oe { \
  16507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16508. _ezchip_macro_read_value_ &= ~(0xFF); \
  16509. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  16510. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16511. }
  16512. #define SET_GPIO_10_dout_i2c2_pad_sck_oe { \
  16513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16514. _ezchip_macro_read_value_ &= ~(0xFF); \
  16515. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  16516. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16517. }
  16518. #define SET_GPIO_10_dout_i2c2_pad_sda_oe { \
  16519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16520. _ezchip_macro_read_value_ &= ~(0xFF); \
  16521. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  16522. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16523. }
  16524. #define SET_GPIO_10_dout_i2c3_pad_sck_oe { \
  16525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16526. _ezchip_macro_read_value_ &= ~(0xFF); \
  16527. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  16528. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16529. }
  16530. #define SET_GPIO_10_dout_i2c3_pad_sda_oe { \
  16531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16532. _ezchip_macro_read_value_ &= ~(0xFF); \
  16533. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  16534. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16535. }
  16536. #define SET_GPIO_10_dout_i2srx_bclk_out { \
  16537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16538. _ezchip_macro_read_value_ &= ~(0xFF); \
  16539. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  16540. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16541. }
  16542. #define SET_GPIO_10_dout_i2srx_bclk_out_oen { \
  16543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16544. _ezchip_macro_read_value_ &= ~(0xFF); \
  16545. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  16546. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16547. }
  16548. #define SET_GPIO_10_dout_i2srx_lrck_out { \
  16549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16550. _ezchip_macro_read_value_ &= ~(0xFF); \
  16551. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  16552. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16553. }
  16554. #define SET_GPIO_10_dout_i2srx_lrck_out_oen { \
  16555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16556. _ezchip_macro_read_value_ &= ~(0xFF); \
  16557. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  16558. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16559. }
  16560. #define SET_GPIO_10_dout_i2srx_mclk_out { \
  16561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16562. _ezchip_macro_read_value_ &= ~(0xFF); \
  16563. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  16564. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16565. }
  16566. #define SET_GPIO_10_dout_i2stx_bclk_out { \
  16567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16568. _ezchip_macro_read_value_ &= ~(0xFF); \
  16569. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  16570. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16571. }
  16572. #define SET_GPIO_10_dout_i2stx_bclk_out_oen { \
  16573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16574. _ezchip_macro_read_value_ &= ~(0xFF); \
  16575. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  16576. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16577. }
  16578. #define SET_GPIO_10_dout_i2stx_lrck_out { \
  16579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16580. _ezchip_macro_read_value_ &= ~(0xFF); \
  16581. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  16582. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16583. }
  16584. #define SET_GPIO_10_dout_i2stx_lrckout_oen { \
  16585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16586. _ezchip_macro_read_value_ &= ~(0xFF); \
  16587. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  16588. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16589. }
  16590. #define SET_GPIO_10_dout_i2stx_mclk_out { \
  16591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16592. _ezchip_macro_read_value_ &= ~(0xFF); \
  16593. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  16594. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16595. }
  16596. #define SET_GPIO_10_dout_i2stx_sdout0 { \
  16597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16598. _ezchip_macro_read_value_ &= ~(0xFF); \
  16599. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  16600. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16601. }
  16602. #define SET_GPIO_10_dout_i2stx_sdout1 { \
  16603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16604. _ezchip_macro_read_value_ &= ~(0xFF); \
  16605. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  16606. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16607. }
  16608. #define SET_GPIO_10_dout_lcd_pad_csm_n { \
  16609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16610. _ezchip_macro_read_value_ &= ~(0xFF); \
  16611. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  16612. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16613. }
  16614. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit0 { \
  16615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16616. _ezchip_macro_read_value_ &= ~(0xFF); \
  16617. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  16618. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16619. }
  16620. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit1 { \
  16621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16622. _ezchip_macro_read_value_ &= ~(0xFF); \
  16623. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  16624. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16625. }
  16626. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit2 { \
  16627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16628. _ezchip_macro_read_value_ &= ~(0xFF); \
  16629. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  16630. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16631. }
  16632. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit3 { \
  16633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16634. _ezchip_macro_read_value_ &= ~(0xFF); \
  16635. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  16636. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16637. }
  16638. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit4 { \
  16639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16640. _ezchip_macro_read_value_ &= ~(0xFF); \
  16641. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  16642. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16643. }
  16644. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit5 { \
  16645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16646. _ezchip_macro_read_value_ &= ~(0xFF); \
  16647. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  16648. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16649. }
  16650. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit6 { \
  16651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16652. _ezchip_macro_read_value_ &= ~(0xFF); \
  16653. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  16654. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16655. }
  16656. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit7 { \
  16657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16658. _ezchip_macro_read_value_ &= ~(0xFF); \
  16659. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  16660. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16661. }
  16662. #define SET_GPIO_10_dout_pwm_pad_out_bit0 { \
  16663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16664. _ezchip_macro_read_value_ &= ~(0xFF); \
  16665. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  16666. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16667. }
  16668. #define SET_GPIO_10_dout_pwm_pad_out_bit1 { \
  16669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16670. _ezchip_macro_read_value_ &= ~(0xFF); \
  16671. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  16672. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16673. }
  16674. #define SET_GPIO_10_dout_pwm_pad_out_bit2 { \
  16675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16676. _ezchip_macro_read_value_ &= ~(0xFF); \
  16677. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  16678. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16679. }
  16680. #define SET_GPIO_10_dout_pwm_pad_out_bit3 { \
  16681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16682. _ezchip_macro_read_value_ &= ~(0xFF); \
  16683. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  16684. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16685. }
  16686. #define SET_GPIO_10_dout_pwm_pad_out_bit4 { \
  16687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16688. _ezchip_macro_read_value_ &= ~(0xFF); \
  16689. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  16690. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16691. }
  16692. #define SET_GPIO_10_dout_pwm_pad_out_bit5 { \
  16693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16694. _ezchip_macro_read_value_ &= ~(0xFF); \
  16695. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  16696. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16697. }
  16698. #define SET_GPIO_10_dout_pwm_pad_out_bit6 { \
  16699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16700. _ezchip_macro_read_value_ &= ~(0xFF); \
  16701. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  16702. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16703. }
  16704. #define SET_GPIO_10_dout_pwm_pad_out_bit7 { \
  16705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16706. _ezchip_macro_read_value_ &= ~(0xFF); \
  16707. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  16708. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16709. }
  16710. #define SET_GPIO_10_dout_pwmdac_left_out { \
  16711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16712. _ezchip_macro_read_value_ &= ~(0xFF); \
  16713. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  16714. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16715. }
  16716. #define SET_GPIO_10_dout_pwmdac_right_out { \
  16717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16718. _ezchip_macro_read_value_ &= ~(0xFF); \
  16719. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  16720. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16721. }
  16722. #define SET_GPIO_10_dout_qspi_csn1_out { \
  16723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16724. _ezchip_macro_read_value_ &= ~(0xFF); \
  16725. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  16726. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16727. }
  16728. #define SET_GPIO_10_dout_qspi_csn2_out { \
  16729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16730. _ezchip_macro_read_value_ &= ~(0xFF); \
  16731. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  16732. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16733. }
  16734. #define SET_GPIO_10_dout_qspi_csn3_out { \
  16735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16736. _ezchip_macro_read_value_ &= ~(0xFF); \
  16737. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  16738. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16739. }
  16740. #define SET_GPIO_10_dout_register23_SCFG_cmsensor_rst0 { \
  16741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16742. _ezchip_macro_read_value_ &= ~(0xFF); \
  16743. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  16744. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16745. }
  16746. #define SET_GPIO_10_dout_register23_SCFG_cmsensor_rst1 { \
  16747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16748. _ezchip_macro_read_value_ &= ~(0xFF); \
  16749. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  16750. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16751. }
  16752. #define SET_GPIO_10_dout_register32_SCFG_gmac_phy_rstn { \
  16753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16754. _ezchip_macro_read_value_ &= ~(0xFF); \
  16755. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  16756. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16757. }
  16758. #define SET_GPIO_10_dout_sdio0_pad_card_power_en { \
  16759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16760. _ezchip_macro_read_value_ &= ~(0xFF); \
  16761. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  16762. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16763. }
  16764. #define SET_GPIO_10_dout_sdio0_pad_cclk_out { \
  16765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16766. _ezchip_macro_read_value_ &= ~(0xFF); \
  16767. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  16768. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16769. }
  16770. #define SET_GPIO_10_dout_sdio0_pad_ccmd_oe { \
  16771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16772. _ezchip_macro_read_value_ &= ~(0xFF); \
  16773. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  16774. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16775. }
  16776. #define SET_GPIO_10_dout_sdio0_pad_ccmd_out { \
  16777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16778. _ezchip_macro_read_value_ &= ~(0xFF); \
  16779. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  16780. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16781. }
  16782. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit0 { \
  16783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16784. _ezchip_macro_read_value_ &= ~(0xFF); \
  16785. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  16786. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16787. }
  16788. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit1 { \
  16789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16790. _ezchip_macro_read_value_ &= ~(0xFF); \
  16791. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  16792. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16793. }
  16794. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit2 { \
  16795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16796. _ezchip_macro_read_value_ &= ~(0xFF); \
  16797. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  16798. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16799. }
  16800. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit3 { \
  16801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16802. _ezchip_macro_read_value_ &= ~(0xFF); \
  16803. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  16804. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16805. }
  16806. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit4 { \
  16807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16808. _ezchip_macro_read_value_ &= ~(0xFF); \
  16809. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  16810. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16811. }
  16812. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit5 { \
  16813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16814. _ezchip_macro_read_value_ &= ~(0xFF); \
  16815. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  16816. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16817. }
  16818. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit6 { \
  16819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16820. _ezchip_macro_read_value_ &= ~(0xFF); \
  16821. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  16822. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16823. }
  16824. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit7 { \
  16825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16826. _ezchip_macro_read_value_ &= ~(0xFF); \
  16827. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  16828. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16829. }
  16830. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit0 { \
  16831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16832. _ezchip_macro_read_value_ &= ~(0xFF); \
  16833. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  16834. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16835. }
  16836. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit1 { \
  16837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16838. _ezchip_macro_read_value_ &= ~(0xFF); \
  16839. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  16840. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16841. }
  16842. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit2 { \
  16843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16844. _ezchip_macro_read_value_ &= ~(0xFF); \
  16845. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  16846. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16847. }
  16848. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit3 { \
  16849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16850. _ezchip_macro_read_value_ &= ~(0xFF); \
  16851. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  16852. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16853. }
  16854. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit4 { \
  16855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16856. _ezchip_macro_read_value_ &= ~(0xFF); \
  16857. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  16858. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16859. }
  16860. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit5 { \
  16861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16862. _ezchip_macro_read_value_ &= ~(0xFF); \
  16863. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  16864. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16865. }
  16866. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit6 { \
  16867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16868. _ezchip_macro_read_value_ &= ~(0xFF); \
  16869. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  16870. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16871. }
  16872. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit7 { \
  16873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16874. _ezchip_macro_read_value_ &= ~(0xFF); \
  16875. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  16876. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16877. }
  16878. #define SET_GPIO_10_dout_sdio0_pad_rst_n { \
  16879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16880. _ezchip_macro_read_value_ &= ~(0xFF); \
  16881. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  16882. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16883. }
  16884. #define SET_GPIO_10_dout_sdio1_pad_card_power_en { \
  16885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16886. _ezchip_macro_read_value_ &= ~(0xFF); \
  16887. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  16888. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16889. }
  16890. #define SET_GPIO_10_dout_sdio1_pad_cclk_out { \
  16891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16892. _ezchip_macro_read_value_ &= ~(0xFF); \
  16893. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  16894. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16895. }
  16896. #define SET_GPIO_10_dout_sdio1_pad_ccmd_oe { \
  16897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16898. _ezchip_macro_read_value_ &= ~(0xFF); \
  16899. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  16900. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16901. }
  16902. #define SET_GPIO_10_dout_sdio1_pad_ccmd_out { \
  16903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16904. _ezchip_macro_read_value_ &= ~(0xFF); \
  16905. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  16906. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16907. }
  16908. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit0 { \
  16909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16910. _ezchip_macro_read_value_ &= ~(0xFF); \
  16911. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  16912. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16913. }
  16914. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit1 { \
  16915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16916. _ezchip_macro_read_value_ &= ~(0xFF); \
  16917. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  16918. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16919. }
  16920. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit2 { \
  16921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16922. _ezchip_macro_read_value_ &= ~(0xFF); \
  16923. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  16924. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16925. }
  16926. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit3 { \
  16927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16928. _ezchip_macro_read_value_ &= ~(0xFF); \
  16929. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  16930. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16931. }
  16932. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit4 { \
  16933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16934. _ezchip_macro_read_value_ &= ~(0xFF); \
  16935. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  16936. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16937. }
  16938. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit5 { \
  16939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16940. _ezchip_macro_read_value_ &= ~(0xFF); \
  16941. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  16942. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16943. }
  16944. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit6 { \
  16945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16946. _ezchip_macro_read_value_ &= ~(0xFF); \
  16947. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  16948. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16949. }
  16950. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit7 { \
  16951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16952. _ezchip_macro_read_value_ &= ~(0xFF); \
  16953. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  16954. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16955. }
  16956. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit0 { \
  16957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16958. _ezchip_macro_read_value_ &= ~(0xFF); \
  16959. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  16960. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16961. }
  16962. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit1 { \
  16963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16964. _ezchip_macro_read_value_ &= ~(0xFF); \
  16965. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  16966. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16967. }
  16968. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit2 { \
  16969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16970. _ezchip_macro_read_value_ &= ~(0xFF); \
  16971. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  16972. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16973. }
  16974. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit3 { \
  16975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16976. _ezchip_macro_read_value_ &= ~(0xFF); \
  16977. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  16978. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16979. }
  16980. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit4 { \
  16981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16982. _ezchip_macro_read_value_ &= ~(0xFF); \
  16983. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  16984. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16985. }
  16986. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit5 { \
  16987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16988. _ezchip_macro_read_value_ &= ~(0xFF); \
  16989. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  16990. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16991. }
  16992. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit6 { \
  16993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16994. _ezchip_macro_read_value_ &= ~(0xFF); \
  16995. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  16996. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16997. }
  16998. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit7 { \
  16999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17000. _ezchip_macro_read_value_ &= ~(0xFF); \
  17001. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  17002. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17003. }
  17004. #define SET_GPIO_10_dout_sdio1_pad_rst_n { \
  17005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17006. _ezchip_macro_read_value_ &= ~(0xFF); \
  17007. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  17008. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17009. }
  17010. #define SET_GPIO_10_dout_spdif_tx_sdout { \
  17011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17012. _ezchip_macro_read_value_ &= ~(0xFF); \
  17013. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  17014. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17015. }
  17016. #define SET_GPIO_10_dout_spdif_tx_sdout_oen { \
  17017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17018. _ezchip_macro_read_value_ &= ~(0xFF); \
  17019. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  17020. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17021. }
  17022. #define SET_GPIO_10_dout_spi0_pad_oe_n { \
  17023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17024. _ezchip_macro_read_value_ &= ~(0xFF); \
  17025. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  17026. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17027. }
  17028. #define SET_GPIO_10_dout_spi0_pad_sck_out { \
  17029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17030. _ezchip_macro_read_value_ &= ~(0xFF); \
  17031. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  17032. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17033. }
  17034. #define SET_GPIO_10_dout_spi0_pad_ss_0_n { \
  17035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17036. _ezchip_macro_read_value_ &= ~(0xFF); \
  17037. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  17038. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17039. }
  17040. #define SET_GPIO_10_dout_spi0_pad_ss_1_n { \
  17041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17042. _ezchip_macro_read_value_ &= ~(0xFF); \
  17043. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  17044. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17045. }
  17046. #define SET_GPIO_10_dout_spi0_pad_txd { \
  17047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17048. _ezchip_macro_read_value_ &= ~(0xFF); \
  17049. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  17050. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17051. }
  17052. #define SET_GPIO_10_dout_spi1_pad_oe_n { \
  17053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17054. _ezchip_macro_read_value_ &= ~(0xFF); \
  17055. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  17056. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17057. }
  17058. #define SET_GPIO_10_dout_spi1_pad_sck_out { \
  17059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17060. _ezchip_macro_read_value_ &= ~(0xFF); \
  17061. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  17062. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17063. }
  17064. #define SET_GPIO_10_dout_spi1_pad_ss_0_n { \
  17065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17066. _ezchip_macro_read_value_ &= ~(0xFF); \
  17067. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  17068. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17069. }
  17070. #define SET_GPIO_10_dout_spi1_pad_ss_1_n { \
  17071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17072. _ezchip_macro_read_value_ &= ~(0xFF); \
  17073. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  17074. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17075. }
  17076. #define SET_GPIO_10_dout_spi1_pad_txd { \
  17077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17078. _ezchip_macro_read_value_ &= ~(0xFF); \
  17079. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  17080. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17081. }
  17082. #define SET_GPIO_10_dout_spi2_pad_oe_n { \
  17083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17084. _ezchip_macro_read_value_ &= ~(0xFF); \
  17085. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  17086. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17087. }
  17088. #define SET_GPIO_10_dout_spi2_pad_sck_out { \
  17089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17090. _ezchip_macro_read_value_ &= ~(0xFF); \
  17091. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  17092. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17093. }
  17094. #define SET_GPIO_10_dout_spi2_pad_ss_0_n { \
  17095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17096. _ezchip_macro_read_value_ &= ~(0xFF); \
  17097. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  17098. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17099. }
  17100. #define SET_GPIO_10_dout_spi2_pad_ss_1_n { \
  17101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17102. _ezchip_macro_read_value_ &= ~(0xFF); \
  17103. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  17104. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17105. }
  17106. #define SET_GPIO_10_dout_spi2_pad_txd { \
  17107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17108. _ezchip_macro_read_value_ &= ~(0xFF); \
  17109. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  17110. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17111. }
  17112. #define SET_GPIO_10_dout_spi2ahb_pad_oe_n_bit0 { \
  17113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17114. _ezchip_macro_read_value_ &= ~(0xFF); \
  17115. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  17116. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17117. }
  17118. #define SET_GPIO_10_dout_spi2ahb_pad_oe_n_bit1 { \
  17119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17120. _ezchip_macro_read_value_ &= ~(0xFF); \
  17121. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  17122. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17123. }
  17124. #define SET_GPIO_10_dout_spi2ahb_pad_oe_n_bit2 { \
  17125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17126. _ezchip_macro_read_value_ &= ~(0xFF); \
  17127. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  17128. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17129. }
  17130. #define SET_GPIO_10_dout_spi2ahb_pad_oe_n_bit3 { \
  17131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17132. _ezchip_macro_read_value_ &= ~(0xFF); \
  17133. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  17134. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17135. }
  17136. #define SET_GPIO_10_dout_spi2ahb_pad_txd_bit0 { \
  17137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17138. _ezchip_macro_read_value_ &= ~(0xFF); \
  17139. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  17140. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17141. }
  17142. #define SET_GPIO_10_dout_spi2ahb_pad_txd_bit1 { \
  17143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17144. _ezchip_macro_read_value_ &= ~(0xFF); \
  17145. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  17146. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17147. }
  17148. #define SET_GPIO_10_dout_spi2ahb_pad_txd_bit2 { \
  17149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17150. _ezchip_macro_read_value_ &= ~(0xFF); \
  17151. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  17152. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17153. }
  17154. #define SET_GPIO_10_dout_spi2ahb_pad_txd_bit3 { \
  17155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17156. _ezchip_macro_read_value_ &= ~(0xFF); \
  17157. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  17158. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17159. }
  17160. #define SET_GPIO_10_dout_spi3_pad_oe_n { \
  17161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17162. _ezchip_macro_read_value_ &= ~(0xFF); \
  17163. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  17164. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17165. }
  17166. #define SET_GPIO_10_dout_spi3_pad_sck_out { \
  17167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17168. _ezchip_macro_read_value_ &= ~(0xFF); \
  17169. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  17170. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17171. }
  17172. #define SET_GPIO_10_dout_spi3_pad_ss_0_n { \
  17173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17174. _ezchip_macro_read_value_ &= ~(0xFF); \
  17175. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  17176. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17177. }
  17178. #define SET_GPIO_10_dout_spi3_pad_ss_1_n { \
  17179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17180. _ezchip_macro_read_value_ &= ~(0xFF); \
  17181. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  17182. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17183. }
  17184. #define SET_GPIO_10_dout_spi3_pad_txd { \
  17185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17186. _ezchip_macro_read_value_ &= ~(0xFF); \
  17187. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  17188. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17189. }
  17190. #define SET_GPIO_10_dout_uart0_pad_dtrn { \
  17191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17192. _ezchip_macro_read_value_ &= ~(0xFF); \
  17193. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  17194. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17195. }
  17196. #define SET_GPIO_10_dout_uart0_pad_rtsn { \
  17197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17198. _ezchip_macro_read_value_ &= ~(0xFF); \
  17199. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  17200. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17201. }
  17202. #define SET_GPIO_10_dout_uart0_pad_sout { \
  17203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17204. _ezchip_macro_read_value_ &= ~(0xFF); \
  17205. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  17206. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17207. }
  17208. #define SET_GPIO_10_dout_uart1_pad_sout { \
  17209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17210. _ezchip_macro_read_value_ &= ~(0xFF); \
  17211. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  17212. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17213. }
  17214. #define SET_GPIO_10_dout_uart2_pad_dtr_n { \
  17215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17216. _ezchip_macro_read_value_ &= ~(0xFF); \
  17217. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  17218. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17219. }
  17220. #define SET_GPIO_10_dout_uart2_pad_rts_n { \
  17221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17222. _ezchip_macro_read_value_ &= ~(0xFF); \
  17223. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  17224. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17225. }
  17226. #define SET_GPIO_10_dout_uart2_pad_sout { \
  17227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17228. _ezchip_macro_read_value_ &= ~(0xFF); \
  17229. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  17230. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17231. }
  17232. #define SET_GPIO_10_dout_uart3_pad_sout { \
  17233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17234. _ezchip_macro_read_value_ &= ~(0xFF); \
  17235. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  17236. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17237. }
  17238. #define SET_GPIO_10_dout_usb_drv_bus { \
  17239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17240. _ezchip_macro_read_value_ &= ~(0xFF); \
  17241. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  17242. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17243. }
  17244. #define SET_GPIO_10_doen_reverse_(en) { \
  17245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17246. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  17247. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  17248. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17249. }
  17250. #define SET_GPIO_10_doen_LOW { \
  17251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17252. _ezchip_macro_read_value_ &= ~(0xFF); \
  17253. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  17254. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17255. }
  17256. #define SET_GPIO_10_doen_HIGH { \
  17257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17258. _ezchip_macro_read_value_ &= ~(0xFF); \
  17259. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  17260. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17261. }
  17262. #define SET_GPIO_10_doen_clk_gmac_tophyref { \
  17263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17264. _ezchip_macro_read_value_ &= ~(0xFF); \
  17265. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  17266. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17267. }
  17268. #define SET_GPIO_10_doen_cpu_jtag_tdo { \
  17269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17270. _ezchip_macro_read_value_ &= ~(0xFF); \
  17271. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  17272. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17273. }
  17274. #define SET_GPIO_10_doen_cpu_jtag_tdo_oen { \
  17275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17276. _ezchip_macro_read_value_ &= ~(0xFF); \
  17277. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  17278. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17279. }
  17280. #define SET_GPIO_10_doen_dmic_clk_out { \
  17281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17282. _ezchip_macro_read_value_ &= ~(0xFF); \
  17283. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  17284. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17285. }
  17286. #define SET_GPIO_10_doen_dsp_JTDOEn_pad { \
  17287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17288. _ezchip_macro_read_value_ &= ~(0xFF); \
  17289. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  17290. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17291. }
  17292. #define SET_GPIO_10_doen_dsp_JTDO_pad { \
  17293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17294. _ezchip_macro_read_value_ &= ~(0xFF); \
  17295. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  17296. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17297. }
  17298. #define SET_GPIO_10_doen_i2c0_pad_sck_oe { \
  17299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17300. _ezchip_macro_read_value_ &= ~(0xFF); \
  17301. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  17302. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17303. }
  17304. #define SET_GPIO_10_doen_i2c0_pad_sda_oe { \
  17305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17306. _ezchip_macro_read_value_ &= ~(0xFF); \
  17307. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  17308. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17309. }
  17310. #define SET_GPIO_10_doen_i2c1_pad_sck_oe { \
  17311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17312. _ezchip_macro_read_value_ &= ~(0xFF); \
  17313. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  17314. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17315. }
  17316. #define SET_GPIO_10_doen_i2c1_pad_sda_oe { \
  17317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17318. _ezchip_macro_read_value_ &= ~(0xFF); \
  17319. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  17320. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17321. }
  17322. #define SET_GPIO_10_doen_i2c2_pad_sck_oe { \
  17323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17324. _ezchip_macro_read_value_ &= ~(0xFF); \
  17325. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  17326. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17327. }
  17328. #define SET_GPIO_10_doen_i2c2_pad_sda_oe { \
  17329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17330. _ezchip_macro_read_value_ &= ~(0xFF); \
  17331. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  17332. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17333. }
  17334. #define SET_GPIO_10_doen_i2c3_pad_sck_oe { \
  17335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17336. _ezchip_macro_read_value_ &= ~(0xFF); \
  17337. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  17338. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17339. }
  17340. #define SET_GPIO_10_doen_i2c3_pad_sda_oe { \
  17341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17342. _ezchip_macro_read_value_ &= ~(0xFF); \
  17343. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  17344. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17345. }
  17346. #define SET_GPIO_10_doen_i2srx_bclk_out { \
  17347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17348. _ezchip_macro_read_value_ &= ~(0xFF); \
  17349. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  17350. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17351. }
  17352. #define SET_GPIO_10_doen_i2srx_bclk_out_oen { \
  17353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17354. _ezchip_macro_read_value_ &= ~(0xFF); \
  17355. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  17356. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17357. }
  17358. #define SET_GPIO_10_doen_i2srx_lrck_out { \
  17359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17360. _ezchip_macro_read_value_ &= ~(0xFF); \
  17361. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  17362. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17363. }
  17364. #define SET_GPIO_10_doen_i2srx_lrck_out_oen { \
  17365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17366. _ezchip_macro_read_value_ &= ~(0xFF); \
  17367. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  17368. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17369. }
  17370. #define SET_GPIO_10_doen_i2srx_mclk_out { \
  17371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17372. _ezchip_macro_read_value_ &= ~(0xFF); \
  17373. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  17374. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17375. }
  17376. #define SET_GPIO_10_doen_i2stx_bclk_out { \
  17377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17378. _ezchip_macro_read_value_ &= ~(0xFF); \
  17379. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  17380. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17381. }
  17382. #define SET_GPIO_10_doen_i2stx_bclk_out_oen { \
  17383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17384. _ezchip_macro_read_value_ &= ~(0xFF); \
  17385. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  17386. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17387. }
  17388. #define SET_GPIO_10_doen_i2stx_lrck_out { \
  17389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17390. _ezchip_macro_read_value_ &= ~(0xFF); \
  17391. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  17392. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17393. }
  17394. #define SET_GPIO_10_doen_i2stx_lrckout_oen { \
  17395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17396. _ezchip_macro_read_value_ &= ~(0xFF); \
  17397. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  17398. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17399. }
  17400. #define SET_GPIO_10_doen_i2stx_mclk_out { \
  17401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17402. _ezchip_macro_read_value_ &= ~(0xFF); \
  17403. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  17404. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17405. }
  17406. #define SET_GPIO_10_doen_i2stx_sdout0 { \
  17407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17408. _ezchip_macro_read_value_ &= ~(0xFF); \
  17409. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  17410. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17411. }
  17412. #define SET_GPIO_10_doen_i2stx_sdout1 { \
  17413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17414. _ezchip_macro_read_value_ &= ~(0xFF); \
  17415. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  17416. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17417. }
  17418. #define SET_GPIO_10_doen_lcd_pad_csm_n { \
  17419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17420. _ezchip_macro_read_value_ &= ~(0xFF); \
  17421. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  17422. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17423. }
  17424. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit0 { \
  17425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17426. _ezchip_macro_read_value_ &= ~(0xFF); \
  17427. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  17428. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17429. }
  17430. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit1 { \
  17431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17432. _ezchip_macro_read_value_ &= ~(0xFF); \
  17433. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  17434. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17435. }
  17436. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit2 { \
  17437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17438. _ezchip_macro_read_value_ &= ~(0xFF); \
  17439. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  17440. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17441. }
  17442. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit3 { \
  17443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17444. _ezchip_macro_read_value_ &= ~(0xFF); \
  17445. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  17446. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17447. }
  17448. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit4 { \
  17449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17450. _ezchip_macro_read_value_ &= ~(0xFF); \
  17451. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  17452. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17453. }
  17454. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit5 { \
  17455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17456. _ezchip_macro_read_value_ &= ~(0xFF); \
  17457. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  17458. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17459. }
  17460. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit6 { \
  17461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17462. _ezchip_macro_read_value_ &= ~(0xFF); \
  17463. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  17464. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17465. }
  17466. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit7 { \
  17467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17468. _ezchip_macro_read_value_ &= ~(0xFF); \
  17469. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  17470. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17471. }
  17472. #define SET_GPIO_10_doen_pwm_pad_out_bit0 { \
  17473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17474. _ezchip_macro_read_value_ &= ~(0xFF); \
  17475. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  17476. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17477. }
  17478. #define SET_GPIO_10_doen_pwm_pad_out_bit1 { \
  17479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17480. _ezchip_macro_read_value_ &= ~(0xFF); \
  17481. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  17482. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17483. }
  17484. #define SET_GPIO_10_doen_pwm_pad_out_bit2 { \
  17485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17486. _ezchip_macro_read_value_ &= ~(0xFF); \
  17487. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  17488. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17489. }
  17490. #define SET_GPIO_10_doen_pwm_pad_out_bit3 { \
  17491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17492. _ezchip_macro_read_value_ &= ~(0xFF); \
  17493. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  17494. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17495. }
  17496. #define SET_GPIO_10_doen_pwm_pad_out_bit4 { \
  17497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17498. _ezchip_macro_read_value_ &= ~(0xFF); \
  17499. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  17500. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17501. }
  17502. #define SET_GPIO_10_doen_pwm_pad_out_bit5 { \
  17503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17504. _ezchip_macro_read_value_ &= ~(0xFF); \
  17505. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  17506. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17507. }
  17508. #define SET_GPIO_10_doen_pwm_pad_out_bit6 { \
  17509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17510. _ezchip_macro_read_value_ &= ~(0xFF); \
  17511. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  17512. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17513. }
  17514. #define SET_GPIO_10_doen_pwm_pad_out_bit7 { \
  17515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17516. _ezchip_macro_read_value_ &= ~(0xFF); \
  17517. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  17518. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17519. }
  17520. #define SET_GPIO_10_doen_pwmdac_left_out { \
  17521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17522. _ezchip_macro_read_value_ &= ~(0xFF); \
  17523. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  17524. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17525. }
  17526. #define SET_GPIO_10_doen_pwmdac_right_out { \
  17527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17528. _ezchip_macro_read_value_ &= ~(0xFF); \
  17529. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  17530. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17531. }
  17532. #define SET_GPIO_10_doen_qspi_csn1_out { \
  17533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17534. _ezchip_macro_read_value_ &= ~(0xFF); \
  17535. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  17536. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17537. }
  17538. #define SET_GPIO_10_doen_qspi_csn2_out { \
  17539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17540. _ezchip_macro_read_value_ &= ~(0xFF); \
  17541. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  17542. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17543. }
  17544. #define SET_GPIO_10_doen_qspi_csn3_out { \
  17545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17546. _ezchip_macro_read_value_ &= ~(0xFF); \
  17547. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  17548. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17549. }
  17550. #define SET_GPIO_10_doen_register23_SCFG_cmsensor_rst0 { \
  17551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17552. _ezchip_macro_read_value_ &= ~(0xFF); \
  17553. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  17554. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17555. }
  17556. #define SET_GPIO_10_doen_register23_SCFG_cmsensor_rst1 { \
  17557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17558. _ezchip_macro_read_value_ &= ~(0xFF); \
  17559. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  17560. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17561. }
  17562. #define SET_GPIO_10_doen_register32_SCFG_gmac_phy_rstn { \
  17563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17564. _ezchip_macro_read_value_ &= ~(0xFF); \
  17565. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  17566. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17567. }
  17568. #define SET_GPIO_10_doen_sdio0_pad_card_power_en { \
  17569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17570. _ezchip_macro_read_value_ &= ~(0xFF); \
  17571. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  17572. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17573. }
  17574. #define SET_GPIO_10_doen_sdio0_pad_cclk_out { \
  17575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17576. _ezchip_macro_read_value_ &= ~(0xFF); \
  17577. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  17578. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17579. }
  17580. #define SET_GPIO_10_doen_sdio0_pad_ccmd_oe { \
  17581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17582. _ezchip_macro_read_value_ &= ~(0xFF); \
  17583. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  17584. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17585. }
  17586. #define SET_GPIO_10_doen_sdio0_pad_ccmd_out { \
  17587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17588. _ezchip_macro_read_value_ &= ~(0xFF); \
  17589. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  17590. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17591. }
  17592. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit0 { \
  17593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17594. _ezchip_macro_read_value_ &= ~(0xFF); \
  17595. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  17596. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17597. }
  17598. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit1 { \
  17599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17600. _ezchip_macro_read_value_ &= ~(0xFF); \
  17601. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  17602. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17603. }
  17604. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit2 { \
  17605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17606. _ezchip_macro_read_value_ &= ~(0xFF); \
  17607. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  17608. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17609. }
  17610. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit3 { \
  17611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17612. _ezchip_macro_read_value_ &= ~(0xFF); \
  17613. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  17614. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17615. }
  17616. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit4 { \
  17617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17618. _ezchip_macro_read_value_ &= ~(0xFF); \
  17619. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  17620. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17621. }
  17622. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit5 { \
  17623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17624. _ezchip_macro_read_value_ &= ~(0xFF); \
  17625. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  17626. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17627. }
  17628. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit6 { \
  17629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17630. _ezchip_macro_read_value_ &= ~(0xFF); \
  17631. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  17632. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17633. }
  17634. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit7 { \
  17635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17636. _ezchip_macro_read_value_ &= ~(0xFF); \
  17637. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  17638. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17639. }
  17640. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit0 { \
  17641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17642. _ezchip_macro_read_value_ &= ~(0xFF); \
  17643. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  17644. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17645. }
  17646. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit1 { \
  17647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17648. _ezchip_macro_read_value_ &= ~(0xFF); \
  17649. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  17650. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17651. }
  17652. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit2 { \
  17653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17654. _ezchip_macro_read_value_ &= ~(0xFF); \
  17655. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  17656. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17657. }
  17658. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit3 { \
  17659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17660. _ezchip_macro_read_value_ &= ~(0xFF); \
  17661. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  17662. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17663. }
  17664. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit4 { \
  17665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17666. _ezchip_macro_read_value_ &= ~(0xFF); \
  17667. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  17668. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17669. }
  17670. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit5 { \
  17671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17672. _ezchip_macro_read_value_ &= ~(0xFF); \
  17673. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  17674. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17675. }
  17676. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit6 { \
  17677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17678. _ezchip_macro_read_value_ &= ~(0xFF); \
  17679. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  17680. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17681. }
  17682. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit7 { \
  17683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17684. _ezchip_macro_read_value_ &= ~(0xFF); \
  17685. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  17686. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17687. }
  17688. #define SET_GPIO_10_doen_sdio0_pad_rst_n { \
  17689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17690. _ezchip_macro_read_value_ &= ~(0xFF); \
  17691. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  17692. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17693. }
  17694. #define SET_GPIO_10_doen_sdio1_pad_card_power_en { \
  17695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17696. _ezchip_macro_read_value_ &= ~(0xFF); \
  17697. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  17698. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17699. }
  17700. #define SET_GPIO_10_doen_sdio1_pad_cclk_out { \
  17701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17702. _ezchip_macro_read_value_ &= ~(0xFF); \
  17703. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  17704. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17705. }
  17706. #define SET_GPIO_10_doen_sdio1_pad_ccmd_oe { \
  17707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17708. _ezchip_macro_read_value_ &= ~(0xFF); \
  17709. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  17710. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17711. }
  17712. #define SET_GPIO_10_doen_sdio1_pad_ccmd_out { \
  17713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17714. _ezchip_macro_read_value_ &= ~(0xFF); \
  17715. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  17716. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17717. }
  17718. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit0 { \
  17719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17720. _ezchip_macro_read_value_ &= ~(0xFF); \
  17721. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  17722. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17723. }
  17724. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit1 { \
  17725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17726. _ezchip_macro_read_value_ &= ~(0xFF); \
  17727. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  17728. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17729. }
  17730. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit2 { \
  17731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17732. _ezchip_macro_read_value_ &= ~(0xFF); \
  17733. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  17734. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17735. }
  17736. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit3 { \
  17737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17738. _ezchip_macro_read_value_ &= ~(0xFF); \
  17739. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  17740. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17741. }
  17742. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit4 { \
  17743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17744. _ezchip_macro_read_value_ &= ~(0xFF); \
  17745. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  17746. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17747. }
  17748. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit5 { \
  17749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17750. _ezchip_macro_read_value_ &= ~(0xFF); \
  17751. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  17752. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17753. }
  17754. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit6 { \
  17755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17756. _ezchip_macro_read_value_ &= ~(0xFF); \
  17757. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  17758. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17759. }
  17760. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit7 { \
  17761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17762. _ezchip_macro_read_value_ &= ~(0xFF); \
  17763. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  17764. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17765. }
  17766. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit0 { \
  17767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17768. _ezchip_macro_read_value_ &= ~(0xFF); \
  17769. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  17770. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17771. }
  17772. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit1 { \
  17773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17774. _ezchip_macro_read_value_ &= ~(0xFF); \
  17775. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  17776. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17777. }
  17778. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit2 { \
  17779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17780. _ezchip_macro_read_value_ &= ~(0xFF); \
  17781. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  17782. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17783. }
  17784. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit3 { \
  17785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17786. _ezchip_macro_read_value_ &= ~(0xFF); \
  17787. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  17788. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17789. }
  17790. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit4 { \
  17791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17792. _ezchip_macro_read_value_ &= ~(0xFF); \
  17793. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  17794. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17795. }
  17796. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit5 { \
  17797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17798. _ezchip_macro_read_value_ &= ~(0xFF); \
  17799. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  17800. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17801. }
  17802. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit6 { \
  17803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17804. _ezchip_macro_read_value_ &= ~(0xFF); \
  17805. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  17806. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17807. }
  17808. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit7 { \
  17809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17810. _ezchip_macro_read_value_ &= ~(0xFF); \
  17811. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  17812. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17813. }
  17814. #define SET_GPIO_10_doen_sdio1_pad_rst_n { \
  17815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17816. _ezchip_macro_read_value_ &= ~(0xFF); \
  17817. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  17818. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17819. }
  17820. #define SET_GPIO_10_doen_spdif_tx_sdout { \
  17821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17822. _ezchip_macro_read_value_ &= ~(0xFF); \
  17823. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  17824. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17825. }
  17826. #define SET_GPIO_10_doen_spdif_tx_sdout_oen { \
  17827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17828. _ezchip_macro_read_value_ &= ~(0xFF); \
  17829. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  17830. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17831. }
  17832. #define SET_GPIO_10_doen_spi0_pad_oe_n { \
  17833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17834. _ezchip_macro_read_value_ &= ~(0xFF); \
  17835. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  17836. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17837. }
  17838. #define SET_GPIO_10_doen_spi0_pad_sck_out { \
  17839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17840. _ezchip_macro_read_value_ &= ~(0xFF); \
  17841. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  17842. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17843. }
  17844. #define SET_GPIO_10_doen_spi0_pad_ss_0_n { \
  17845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17846. _ezchip_macro_read_value_ &= ~(0xFF); \
  17847. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  17848. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17849. }
  17850. #define SET_GPIO_10_doen_spi0_pad_ss_1_n { \
  17851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17852. _ezchip_macro_read_value_ &= ~(0xFF); \
  17853. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  17854. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17855. }
  17856. #define SET_GPIO_10_doen_spi0_pad_txd { \
  17857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17858. _ezchip_macro_read_value_ &= ~(0xFF); \
  17859. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  17860. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17861. }
  17862. #define SET_GPIO_10_doen_spi1_pad_oe_n { \
  17863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17864. _ezchip_macro_read_value_ &= ~(0xFF); \
  17865. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  17866. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17867. }
  17868. #define SET_GPIO_10_doen_spi1_pad_sck_out { \
  17869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17870. _ezchip_macro_read_value_ &= ~(0xFF); \
  17871. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  17872. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17873. }
  17874. #define SET_GPIO_10_doen_spi1_pad_ss_0_n { \
  17875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17876. _ezchip_macro_read_value_ &= ~(0xFF); \
  17877. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  17878. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17879. }
  17880. #define SET_GPIO_10_doen_spi1_pad_ss_1_n { \
  17881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17882. _ezchip_macro_read_value_ &= ~(0xFF); \
  17883. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  17884. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17885. }
  17886. #define SET_GPIO_10_doen_spi1_pad_txd { \
  17887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17888. _ezchip_macro_read_value_ &= ~(0xFF); \
  17889. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  17890. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17891. }
  17892. #define SET_GPIO_10_doen_spi2_pad_oe_n { \
  17893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17894. _ezchip_macro_read_value_ &= ~(0xFF); \
  17895. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  17896. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17897. }
  17898. #define SET_GPIO_10_doen_spi2_pad_sck_out { \
  17899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17900. _ezchip_macro_read_value_ &= ~(0xFF); \
  17901. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  17902. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17903. }
  17904. #define SET_GPIO_10_doen_spi2_pad_ss_0_n { \
  17905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17906. _ezchip_macro_read_value_ &= ~(0xFF); \
  17907. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  17908. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17909. }
  17910. #define SET_GPIO_10_doen_spi2_pad_ss_1_n { \
  17911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17912. _ezchip_macro_read_value_ &= ~(0xFF); \
  17913. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  17914. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17915. }
  17916. #define SET_GPIO_10_doen_spi2_pad_txd { \
  17917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17918. _ezchip_macro_read_value_ &= ~(0xFF); \
  17919. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  17920. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17921. }
  17922. #define SET_GPIO_10_doen_spi2ahb_pad_oe_n_bit0 { \
  17923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17924. _ezchip_macro_read_value_ &= ~(0xFF); \
  17925. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  17926. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17927. }
  17928. #define SET_GPIO_10_doen_spi2ahb_pad_oe_n_bit1 { \
  17929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17930. _ezchip_macro_read_value_ &= ~(0xFF); \
  17931. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  17932. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17933. }
  17934. #define SET_GPIO_10_doen_spi2ahb_pad_oe_n_bit2 { \
  17935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17936. _ezchip_macro_read_value_ &= ~(0xFF); \
  17937. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  17938. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17939. }
  17940. #define SET_GPIO_10_doen_spi2ahb_pad_oe_n_bit3 { \
  17941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17942. _ezchip_macro_read_value_ &= ~(0xFF); \
  17943. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  17944. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17945. }
  17946. #define SET_GPIO_10_doen_spi2ahb_pad_txd_bit0 { \
  17947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17948. _ezchip_macro_read_value_ &= ~(0xFF); \
  17949. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  17950. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17951. }
  17952. #define SET_GPIO_10_doen_spi2ahb_pad_txd_bit1 { \
  17953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17954. _ezchip_macro_read_value_ &= ~(0xFF); \
  17955. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  17956. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17957. }
  17958. #define SET_GPIO_10_doen_spi2ahb_pad_txd_bit2 { \
  17959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17960. _ezchip_macro_read_value_ &= ~(0xFF); \
  17961. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  17962. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17963. }
  17964. #define SET_GPIO_10_doen_spi2ahb_pad_txd_bit3 { \
  17965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17966. _ezchip_macro_read_value_ &= ~(0xFF); \
  17967. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  17968. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17969. }
  17970. #define SET_GPIO_10_doen_spi3_pad_oe_n { \
  17971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17972. _ezchip_macro_read_value_ &= ~(0xFF); \
  17973. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  17974. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17975. }
  17976. #define SET_GPIO_10_doen_spi3_pad_sck_out { \
  17977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17978. _ezchip_macro_read_value_ &= ~(0xFF); \
  17979. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  17980. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17981. }
  17982. #define SET_GPIO_10_doen_spi3_pad_ss_0_n { \
  17983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17984. _ezchip_macro_read_value_ &= ~(0xFF); \
  17985. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  17986. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17987. }
  17988. #define SET_GPIO_10_doen_spi3_pad_ss_1_n { \
  17989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17990. _ezchip_macro_read_value_ &= ~(0xFF); \
  17991. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  17992. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17993. }
  17994. #define SET_GPIO_10_doen_spi3_pad_txd { \
  17995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17996. _ezchip_macro_read_value_ &= ~(0xFF); \
  17997. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  17998. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17999. }
  18000. #define SET_GPIO_10_doen_uart0_pad_dtrn { \
  18001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18002. _ezchip_macro_read_value_ &= ~(0xFF); \
  18003. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  18004. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18005. }
  18006. #define SET_GPIO_10_doen_uart0_pad_rtsn { \
  18007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18008. _ezchip_macro_read_value_ &= ~(0xFF); \
  18009. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  18010. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18011. }
  18012. #define SET_GPIO_10_doen_uart0_pad_sout { \
  18013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18014. _ezchip_macro_read_value_ &= ~(0xFF); \
  18015. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  18016. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18017. }
  18018. #define SET_GPIO_10_doen_uart1_pad_sout { \
  18019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18020. _ezchip_macro_read_value_ &= ~(0xFF); \
  18021. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  18022. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18023. }
  18024. #define SET_GPIO_10_doen_uart2_pad_dtr_n { \
  18025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18026. _ezchip_macro_read_value_ &= ~(0xFF); \
  18027. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  18028. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18029. }
  18030. #define SET_GPIO_10_doen_uart2_pad_rts_n { \
  18031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18032. _ezchip_macro_read_value_ &= ~(0xFF); \
  18033. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  18034. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18035. }
  18036. #define SET_GPIO_10_doen_uart2_pad_sout { \
  18037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18038. _ezchip_macro_read_value_ &= ~(0xFF); \
  18039. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  18040. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18041. }
  18042. #define SET_GPIO_10_doen_uart3_pad_sout { \
  18043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18044. _ezchip_macro_read_value_ &= ~(0xFF); \
  18045. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  18046. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18047. }
  18048. #define SET_GPIO_10_doen_usb_drv_bus { \
  18049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18050. _ezchip_macro_read_value_ &= ~(0xFF); \
  18051. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  18052. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18053. }
  18054. #define SET_GPIO_11_dout_reverse_(en) { \
  18055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18056. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  18057. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  18058. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18059. }
  18060. #define SET_GPIO_11_dout_LOW { \
  18061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18062. _ezchip_macro_read_value_ &= ~(0xFF); \
  18063. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  18064. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18065. }
  18066. #define SET_GPIO_11_dout_HIGH { \
  18067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18068. _ezchip_macro_read_value_ &= ~(0xFF); \
  18069. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  18070. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18071. }
  18072. #define SET_GPIO_11_dout_clk_gmac_tophyref { \
  18073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18074. _ezchip_macro_read_value_ &= ~(0xFF); \
  18075. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  18076. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18077. }
  18078. #define SET_GPIO_11_dout_cpu_jtag_tdo { \
  18079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18080. _ezchip_macro_read_value_ &= ~(0xFF); \
  18081. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  18082. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18083. }
  18084. #define SET_GPIO_11_dout_cpu_jtag_tdo_oen { \
  18085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18086. _ezchip_macro_read_value_ &= ~(0xFF); \
  18087. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  18088. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18089. }
  18090. #define SET_GPIO_11_dout_dmic_clk_out { \
  18091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18092. _ezchip_macro_read_value_ &= ~(0xFF); \
  18093. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  18094. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18095. }
  18096. #define SET_GPIO_11_dout_dsp_JTDOEn_pad { \
  18097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18098. _ezchip_macro_read_value_ &= ~(0xFF); \
  18099. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  18100. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18101. }
  18102. #define SET_GPIO_11_dout_dsp_JTDO_pad { \
  18103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18104. _ezchip_macro_read_value_ &= ~(0xFF); \
  18105. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  18106. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18107. }
  18108. #define SET_GPIO_11_dout_i2c0_pad_sck_oe { \
  18109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18110. _ezchip_macro_read_value_ &= ~(0xFF); \
  18111. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  18112. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18113. }
  18114. #define SET_GPIO_11_dout_i2c0_pad_sda_oe { \
  18115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18116. _ezchip_macro_read_value_ &= ~(0xFF); \
  18117. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  18118. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18119. }
  18120. #define SET_GPIO_11_dout_i2c1_pad_sck_oe { \
  18121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18122. _ezchip_macro_read_value_ &= ~(0xFF); \
  18123. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  18124. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18125. }
  18126. #define SET_GPIO_11_dout_i2c1_pad_sda_oe { \
  18127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18128. _ezchip_macro_read_value_ &= ~(0xFF); \
  18129. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  18130. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18131. }
  18132. #define SET_GPIO_11_dout_i2c2_pad_sck_oe { \
  18133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18134. _ezchip_macro_read_value_ &= ~(0xFF); \
  18135. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  18136. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18137. }
  18138. #define SET_GPIO_11_dout_i2c2_pad_sda_oe { \
  18139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18140. _ezchip_macro_read_value_ &= ~(0xFF); \
  18141. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  18142. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18143. }
  18144. #define SET_GPIO_11_dout_i2c3_pad_sck_oe { \
  18145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18146. _ezchip_macro_read_value_ &= ~(0xFF); \
  18147. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  18148. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18149. }
  18150. #define SET_GPIO_11_dout_i2c3_pad_sda_oe { \
  18151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18152. _ezchip_macro_read_value_ &= ~(0xFF); \
  18153. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  18154. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18155. }
  18156. #define SET_GPIO_11_dout_i2srx_bclk_out { \
  18157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18158. _ezchip_macro_read_value_ &= ~(0xFF); \
  18159. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  18160. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18161. }
  18162. #define SET_GPIO_11_dout_i2srx_bclk_out_oen { \
  18163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18164. _ezchip_macro_read_value_ &= ~(0xFF); \
  18165. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  18166. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18167. }
  18168. #define SET_GPIO_11_dout_i2srx_lrck_out { \
  18169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18170. _ezchip_macro_read_value_ &= ~(0xFF); \
  18171. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  18172. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18173. }
  18174. #define SET_GPIO_11_dout_i2srx_lrck_out_oen { \
  18175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18176. _ezchip_macro_read_value_ &= ~(0xFF); \
  18177. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  18178. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18179. }
  18180. #define SET_GPIO_11_dout_i2srx_mclk_out { \
  18181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18182. _ezchip_macro_read_value_ &= ~(0xFF); \
  18183. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  18184. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18185. }
  18186. #define SET_GPIO_11_dout_i2stx_bclk_out { \
  18187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18188. _ezchip_macro_read_value_ &= ~(0xFF); \
  18189. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  18190. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18191. }
  18192. #define SET_GPIO_11_dout_i2stx_bclk_out_oen { \
  18193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18194. _ezchip_macro_read_value_ &= ~(0xFF); \
  18195. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  18196. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18197. }
  18198. #define SET_GPIO_11_dout_i2stx_lrck_out { \
  18199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18200. _ezchip_macro_read_value_ &= ~(0xFF); \
  18201. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  18202. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18203. }
  18204. #define SET_GPIO_11_dout_i2stx_lrckout_oen { \
  18205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18206. _ezchip_macro_read_value_ &= ~(0xFF); \
  18207. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  18208. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18209. }
  18210. #define SET_GPIO_11_dout_i2stx_mclk_out { \
  18211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18212. _ezchip_macro_read_value_ &= ~(0xFF); \
  18213. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  18214. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18215. }
  18216. #define SET_GPIO_11_dout_i2stx_sdout0 { \
  18217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18218. _ezchip_macro_read_value_ &= ~(0xFF); \
  18219. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  18220. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18221. }
  18222. #define SET_GPIO_11_dout_i2stx_sdout1 { \
  18223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18224. _ezchip_macro_read_value_ &= ~(0xFF); \
  18225. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  18226. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18227. }
  18228. #define SET_GPIO_11_dout_lcd_pad_csm_n { \
  18229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18230. _ezchip_macro_read_value_ &= ~(0xFF); \
  18231. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  18232. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18233. }
  18234. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit0 { \
  18235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18236. _ezchip_macro_read_value_ &= ~(0xFF); \
  18237. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  18238. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18239. }
  18240. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit1 { \
  18241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18242. _ezchip_macro_read_value_ &= ~(0xFF); \
  18243. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  18244. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18245. }
  18246. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit2 { \
  18247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18248. _ezchip_macro_read_value_ &= ~(0xFF); \
  18249. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  18250. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18251. }
  18252. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit3 { \
  18253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18254. _ezchip_macro_read_value_ &= ~(0xFF); \
  18255. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  18256. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18257. }
  18258. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit4 { \
  18259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18260. _ezchip_macro_read_value_ &= ~(0xFF); \
  18261. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  18262. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18263. }
  18264. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit5 { \
  18265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18266. _ezchip_macro_read_value_ &= ~(0xFF); \
  18267. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  18268. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18269. }
  18270. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit6 { \
  18271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18272. _ezchip_macro_read_value_ &= ~(0xFF); \
  18273. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  18274. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18275. }
  18276. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit7 { \
  18277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18278. _ezchip_macro_read_value_ &= ~(0xFF); \
  18279. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  18280. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18281. }
  18282. #define SET_GPIO_11_dout_pwm_pad_out_bit0 { \
  18283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18284. _ezchip_macro_read_value_ &= ~(0xFF); \
  18285. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  18286. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18287. }
  18288. #define SET_GPIO_11_dout_pwm_pad_out_bit1 { \
  18289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18290. _ezchip_macro_read_value_ &= ~(0xFF); \
  18291. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  18292. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18293. }
  18294. #define SET_GPIO_11_dout_pwm_pad_out_bit2 { \
  18295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18296. _ezchip_macro_read_value_ &= ~(0xFF); \
  18297. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  18298. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18299. }
  18300. #define SET_GPIO_11_dout_pwm_pad_out_bit3 { \
  18301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18302. _ezchip_macro_read_value_ &= ~(0xFF); \
  18303. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  18304. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18305. }
  18306. #define SET_GPIO_11_dout_pwm_pad_out_bit4 { \
  18307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18308. _ezchip_macro_read_value_ &= ~(0xFF); \
  18309. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  18310. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18311. }
  18312. #define SET_GPIO_11_dout_pwm_pad_out_bit5 { \
  18313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18314. _ezchip_macro_read_value_ &= ~(0xFF); \
  18315. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  18316. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18317. }
  18318. #define SET_GPIO_11_dout_pwm_pad_out_bit6 { \
  18319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18320. _ezchip_macro_read_value_ &= ~(0xFF); \
  18321. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  18322. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18323. }
  18324. #define SET_GPIO_11_dout_pwm_pad_out_bit7 { \
  18325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18326. _ezchip_macro_read_value_ &= ~(0xFF); \
  18327. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  18328. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18329. }
  18330. #define SET_GPIO_11_dout_pwmdac_left_out { \
  18331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18332. _ezchip_macro_read_value_ &= ~(0xFF); \
  18333. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  18334. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18335. }
  18336. #define SET_GPIO_11_dout_pwmdac_right_out { \
  18337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18338. _ezchip_macro_read_value_ &= ~(0xFF); \
  18339. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  18340. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18341. }
  18342. #define SET_GPIO_11_dout_qspi_csn1_out { \
  18343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18344. _ezchip_macro_read_value_ &= ~(0xFF); \
  18345. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  18346. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18347. }
  18348. #define SET_GPIO_11_dout_qspi_csn2_out { \
  18349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18350. _ezchip_macro_read_value_ &= ~(0xFF); \
  18351. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  18352. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18353. }
  18354. #define SET_GPIO_11_dout_qspi_csn3_out { \
  18355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18356. _ezchip_macro_read_value_ &= ~(0xFF); \
  18357. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  18358. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18359. }
  18360. #define SET_GPIO_11_dout_register23_SCFG_cmsensor_rst0 { \
  18361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18362. _ezchip_macro_read_value_ &= ~(0xFF); \
  18363. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  18364. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18365. }
  18366. #define SET_GPIO_11_dout_register23_SCFG_cmsensor_rst1 { \
  18367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18368. _ezchip_macro_read_value_ &= ~(0xFF); \
  18369. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  18370. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18371. }
  18372. #define SET_GPIO_11_dout_register32_SCFG_gmac_phy_rstn { \
  18373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18374. _ezchip_macro_read_value_ &= ~(0xFF); \
  18375. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  18376. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18377. }
  18378. #define SET_GPIO_11_dout_sdio0_pad_card_power_en { \
  18379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18380. _ezchip_macro_read_value_ &= ~(0xFF); \
  18381. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  18382. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18383. }
  18384. #define SET_GPIO_11_dout_sdio0_pad_cclk_out { \
  18385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18386. _ezchip_macro_read_value_ &= ~(0xFF); \
  18387. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  18388. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18389. }
  18390. #define SET_GPIO_11_dout_sdio0_pad_ccmd_oe { \
  18391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18392. _ezchip_macro_read_value_ &= ~(0xFF); \
  18393. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  18394. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18395. }
  18396. #define SET_GPIO_11_dout_sdio0_pad_ccmd_out { \
  18397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18398. _ezchip_macro_read_value_ &= ~(0xFF); \
  18399. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  18400. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18401. }
  18402. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit0 { \
  18403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18404. _ezchip_macro_read_value_ &= ~(0xFF); \
  18405. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  18406. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18407. }
  18408. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit1 { \
  18409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18410. _ezchip_macro_read_value_ &= ~(0xFF); \
  18411. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  18412. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18413. }
  18414. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit2 { \
  18415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18416. _ezchip_macro_read_value_ &= ~(0xFF); \
  18417. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  18418. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18419. }
  18420. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit3 { \
  18421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18422. _ezchip_macro_read_value_ &= ~(0xFF); \
  18423. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  18424. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18425. }
  18426. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit4 { \
  18427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18428. _ezchip_macro_read_value_ &= ~(0xFF); \
  18429. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  18430. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18431. }
  18432. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit5 { \
  18433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18434. _ezchip_macro_read_value_ &= ~(0xFF); \
  18435. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  18436. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18437. }
  18438. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit6 { \
  18439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18440. _ezchip_macro_read_value_ &= ~(0xFF); \
  18441. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  18442. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18443. }
  18444. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit7 { \
  18445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18446. _ezchip_macro_read_value_ &= ~(0xFF); \
  18447. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  18448. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18449. }
  18450. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit0 { \
  18451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18452. _ezchip_macro_read_value_ &= ~(0xFF); \
  18453. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  18454. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18455. }
  18456. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit1 { \
  18457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18458. _ezchip_macro_read_value_ &= ~(0xFF); \
  18459. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  18460. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18461. }
  18462. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit2 { \
  18463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18464. _ezchip_macro_read_value_ &= ~(0xFF); \
  18465. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  18466. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18467. }
  18468. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit3 { \
  18469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18470. _ezchip_macro_read_value_ &= ~(0xFF); \
  18471. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  18472. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18473. }
  18474. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit4 { \
  18475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18476. _ezchip_macro_read_value_ &= ~(0xFF); \
  18477. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  18478. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18479. }
  18480. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit5 { \
  18481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18482. _ezchip_macro_read_value_ &= ~(0xFF); \
  18483. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  18484. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18485. }
  18486. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit6 { \
  18487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18488. _ezchip_macro_read_value_ &= ~(0xFF); \
  18489. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  18490. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18491. }
  18492. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit7 { \
  18493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18494. _ezchip_macro_read_value_ &= ~(0xFF); \
  18495. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  18496. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18497. }
  18498. #define SET_GPIO_11_dout_sdio0_pad_rst_n { \
  18499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18500. _ezchip_macro_read_value_ &= ~(0xFF); \
  18501. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  18502. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18503. }
  18504. #define SET_GPIO_11_dout_sdio1_pad_card_power_en { \
  18505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18506. _ezchip_macro_read_value_ &= ~(0xFF); \
  18507. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  18508. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18509. }
  18510. #define SET_GPIO_11_dout_sdio1_pad_cclk_out { \
  18511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18512. _ezchip_macro_read_value_ &= ~(0xFF); \
  18513. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  18514. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18515. }
  18516. #define SET_GPIO_11_dout_sdio1_pad_ccmd_oe { \
  18517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18518. _ezchip_macro_read_value_ &= ~(0xFF); \
  18519. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  18520. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18521. }
  18522. #define SET_GPIO_11_dout_sdio1_pad_ccmd_out { \
  18523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18524. _ezchip_macro_read_value_ &= ~(0xFF); \
  18525. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  18526. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18527. }
  18528. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit0 { \
  18529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18530. _ezchip_macro_read_value_ &= ~(0xFF); \
  18531. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  18532. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18533. }
  18534. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit1 { \
  18535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18536. _ezchip_macro_read_value_ &= ~(0xFF); \
  18537. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  18538. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18539. }
  18540. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit2 { \
  18541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18542. _ezchip_macro_read_value_ &= ~(0xFF); \
  18543. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  18544. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18545. }
  18546. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit3 { \
  18547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18548. _ezchip_macro_read_value_ &= ~(0xFF); \
  18549. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  18550. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18551. }
  18552. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit4 { \
  18553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18554. _ezchip_macro_read_value_ &= ~(0xFF); \
  18555. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  18556. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18557. }
  18558. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit5 { \
  18559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18560. _ezchip_macro_read_value_ &= ~(0xFF); \
  18561. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  18562. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18563. }
  18564. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit6 { \
  18565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18566. _ezchip_macro_read_value_ &= ~(0xFF); \
  18567. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  18568. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18569. }
  18570. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit7 { \
  18571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18572. _ezchip_macro_read_value_ &= ~(0xFF); \
  18573. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  18574. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18575. }
  18576. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit0 { \
  18577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18578. _ezchip_macro_read_value_ &= ~(0xFF); \
  18579. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  18580. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18581. }
  18582. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit1 { \
  18583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18584. _ezchip_macro_read_value_ &= ~(0xFF); \
  18585. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  18586. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18587. }
  18588. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit2 { \
  18589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18590. _ezchip_macro_read_value_ &= ~(0xFF); \
  18591. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  18592. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18593. }
  18594. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit3 { \
  18595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18596. _ezchip_macro_read_value_ &= ~(0xFF); \
  18597. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  18598. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18599. }
  18600. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit4 { \
  18601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18602. _ezchip_macro_read_value_ &= ~(0xFF); \
  18603. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  18604. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18605. }
  18606. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit5 { \
  18607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18608. _ezchip_macro_read_value_ &= ~(0xFF); \
  18609. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  18610. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18611. }
  18612. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit6 { \
  18613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18614. _ezchip_macro_read_value_ &= ~(0xFF); \
  18615. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  18616. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18617. }
  18618. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit7 { \
  18619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18620. _ezchip_macro_read_value_ &= ~(0xFF); \
  18621. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  18622. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18623. }
  18624. #define SET_GPIO_11_dout_sdio1_pad_rst_n { \
  18625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18626. _ezchip_macro_read_value_ &= ~(0xFF); \
  18627. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  18628. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18629. }
  18630. #define SET_GPIO_11_dout_spdif_tx_sdout { \
  18631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18632. _ezchip_macro_read_value_ &= ~(0xFF); \
  18633. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  18634. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18635. }
  18636. #define SET_GPIO_11_dout_spdif_tx_sdout_oen { \
  18637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18638. _ezchip_macro_read_value_ &= ~(0xFF); \
  18639. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  18640. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18641. }
  18642. #define SET_GPIO_11_dout_spi0_pad_oe_n { \
  18643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18644. _ezchip_macro_read_value_ &= ~(0xFF); \
  18645. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  18646. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18647. }
  18648. #define SET_GPIO_11_dout_spi0_pad_sck_out { \
  18649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18650. _ezchip_macro_read_value_ &= ~(0xFF); \
  18651. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  18652. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18653. }
  18654. #define SET_GPIO_11_dout_spi0_pad_ss_0_n { \
  18655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18656. _ezchip_macro_read_value_ &= ~(0xFF); \
  18657. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  18658. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18659. }
  18660. #define SET_GPIO_11_dout_spi0_pad_ss_1_n { \
  18661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18662. _ezchip_macro_read_value_ &= ~(0xFF); \
  18663. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  18664. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18665. }
  18666. #define SET_GPIO_11_dout_spi0_pad_txd { \
  18667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18668. _ezchip_macro_read_value_ &= ~(0xFF); \
  18669. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  18670. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18671. }
  18672. #define SET_GPIO_11_dout_spi1_pad_oe_n { \
  18673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18674. _ezchip_macro_read_value_ &= ~(0xFF); \
  18675. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  18676. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18677. }
  18678. #define SET_GPIO_11_dout_spi1_pad_sck_out { \
  18679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18680. _ezchip_macro_read_value_ &= ~(0xFF); \
  18681. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  18682. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18683. }
  18684. #define SET_GPIO_11_dout_spi1_pad_ss_0_n { \
  18685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18686. _ezchip_macro_read_value_ &= ~(0xFF); \
  18687. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  18688. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18689. }
  18690. #define SET_GPIO_11_dout_spi1_pad_ss_1_n { \
  18691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18692. _ezchip_macro_read_value_ &= ~(0xFF); \
  18693. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  18694. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18695. }
  18696. #define SET_GPIO_11_dout_spi1_pad_txd { \
  18697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18698. _ezchip_macro_read_value_ &= ~(0xFF); \
  18699. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  18700. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18701. }
  18702. #define SET_GPIO_11_dout_spi2_pad_oe_n { \
  18703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18704. _ezchip_macro_read_value_ &= ~(0xFF); \
  18705. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  18706. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18707. }
  18708. #define SET_GPIO_11_dout_spi2_pad_sck_out { \
  18709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18710. _ezchip_macro_read_value_ &= ~(0xFF); \
  18711. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  18712. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18713. }
  18714. #define SET_GPIO_11_dout_spi2_pad_ss_0_n { \
  18715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18716. _ezchip_macro_read_value_ &= ~(0xFF); \
  18717. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  18718. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18719. }
  18720. #define SET_GPIO_11_dout_spi2_pad_ss_1_n { \
  18721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18722. _ezchip_macro_read_value_ &= ~(0xFF); \
  18723. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  18724. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18725. }
  18726. #define SET_GPIO_11_dout_spi2_pad_txd { \
  18727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18728. _ezchip_macro_read_value_ &= ~(0xFF); \
  18729. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  18730. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18731. }
  18732. #define SET_GPIO_11_dout_spi2ahb_pad_oe_n_bit0 { \
  18733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18734. _ezchip_macro_read_value_ &= ~(0xFF); \
  18735. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  18736. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18737. }
  18738. #define SET_GPIO_11_dout_spi2ahb_pad_oe_n_bit1 { \
  18739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18740. _ezchip_macro_read_value_ &= ~(0xFF); \
  18741. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  18742. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18743. }
  18744. #define SET_GPIO_11_dout_spi2ahb_pad_oe_n_bit2 { \
  18745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18746. _ezchip_macro_read_value_ &= ~(0xFF); \
  18747. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  18748. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18749. }
  18750. #define SET_GPIO_11_dout_spi2ahb_pad_oe_n_bit3 { \
  18751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18752. _ezchip_macro_read_value_ &= ~(0xFF); \
  18753. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  18754. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18755. }
  18756. #define SET_GPIO_11_dout_spi2ahb_pad_txd_bit0 { \
  18757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18758. _ezchip_macro_read_value_ &= ~(0xFF); \
  18759. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  18760. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18761. }
  18762. #define SET_GPIO_11_dout_spi2ahb_pad_txd_bit1 { \
  18763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18764. _ezchip_macro_read_value_ &= ~(0xFF); \
  18765. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  18766. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18767. }
  18768. #define SET_GPIO_11_dout_spi2ahb_pad_txd_bit2 { \
  18769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18770. _ezchip_macro_read_value_ &= ~(0xFF); \
  18771. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  18772. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18773. }
  18774. #define SET_GPIO_11_dout_spi2ahb_pad_txd_bit3 { \
  18775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18776. _ezchip_macro_read_value_ &= ~(0xFF); \
  18777. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  18778. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18779. }
  18780. #define SET_GPIO_11_dout_spi3_pad_oe_n { \
  18781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18782. _ezchip_macro_read_value_ &= ~(0xFF); \
  18783. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  18784. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18785. }
  18786. #define SET_GPIO_11_dout_spi3_pad_sck_out { \
  18787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18788. _ezchip_macro_read_value_ &= ~(0xFF); \
  18789. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  18790. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18791. }
  18792. #define SET_GPIO_11_dout_spi3_pad_ss_0_n { \
  18793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18794. _ezchip_macro_read_value_ &= ~(0xFF); \
  18795. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  18796. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18797. }
  18798. #define SET_GPIO_11_dout_spi3_pad_ss_1_n { \
  18799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18800. _ezchip_macro_read_value_ &= ~(0xFF); \
  18801. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  18802. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18803. }
  18804. #define SET_GPIO_11_dout_spi3_pad_txd { \
  18805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18806. _ezchip_macro_read_value_ &= ~(0xFF); \
  18807. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  18808. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18809. }
  18810. #define SET_GPIO_11_dout_uart0_pad_dtrn { \
  18811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18812. _ezchip_macro_read_value_ &= ~(0xFF); \
  18813. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  18814. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18815. }
  18816. #define SET_GPIO_11_dout_uart0_pad_rtsn { \
  18817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18818. _ezchip_macro_read_value_ &= ~(0xFF); \
  18819. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  18820. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18821. }
  18822. #define SET_GPIO_11_dout_uart0_pad_sout { \
  18823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18824. _ezchip_macro_read_value_ &= ~(0xFF); \
  18825. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  18826. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18827. }
  18828. #define SET_GPIO_11_dout_uart1_pad_sout { \
  18829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18830. _ezchip_macro_read_value_ &= ~(0xFF); \
  18831. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  18832. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18833. }
  18834. #define SET_GPIO_11_dout_uart2_pad_dtr_n { \
  18835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18836. _ezchip_macro_read_value_ &= ~(0xFF); \
  18837. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  18838. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18839. }
  18840. #define SET_GPIO_11_dout_uart2_pad_rts_n { \
  18841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18842. _ezchip_macro_read_value_ &= ~(0xFF); \
  18843. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  18844. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18845. }
  18846. #define SET_GPIO_11_dout_uart2_pad_sout { \
  18847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18848. _ezchip_macro_read_value_ &= ~(0xFF); \
  18849. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  18850. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18851. }
  18852. #define SET_GPIO_11_dout_uart3_pad_sout { \
  18853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18854. _ezchip_macro_read_value_ &= ~(0xFF); \
  18855. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  18856. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18857. }
  18858. #define SET_GPIO_11_dout_usb_drv_bus { \
  18859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18860. _ezchip_macro_read_value_ &= ~(0xFF); \
  18861. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  18862. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18863. }
  18864. #define SET_GPIO_11_doen_reverse_(en) { \
  18865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18866. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  18867. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  18868. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18869. }
  18870. #define SET_GPIO_11_doen_LOW { \
  18871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18872. _ezchip_macro_read_value_ &= ~(0xFF); \
  18873. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  18874. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18875. }
  18876. #define SET_GPIO_11_doen_HIGH { \
  18877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18878. _ezchip_macro_read_value_ &= ~(0xFF); \
  18879. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  18880. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18881. }
  18882. #define SET_GPIO_11_doen_clk_gmac_tophyref { \
  18883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18884. _ezchip_macro_read_value_ &= ~(0xFF); \
  18885. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  18886. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18887. }
  18888. #define SET_GPIO_11_doen_cpu_jtag_tdo { \
  18889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18890. _ezchip_macro_read_value_ &= ~(0xFF); \
  18891. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  18892. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18893. }
  18894. #define SET_GPIO_11_doen_cpu_jtag_tdo_oen { \
  18895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18896. _ezchip_macro_read_value_ &= ~(0xFF); \
  18897. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  18898. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18899. }
  18900. #define SET_GPIO_11_doen_dmic_clk_out { \
  18901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18902. _ezchip_macro_read_value_ &= ~(0xFF); \
  18903. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  18904. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18905. }
  18906. #define SET_GPIO_11_doen_dsp_JTDOEn_pad { \
  18907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18908. _ezchip_macro_read_value_ &= ~(0xFF); \
  18909. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  18910. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18911. }
  18912. #define SET_GPIO_11_doen_dsp_JTDO_pad { \
  18913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18914. _ezchip_macro_read_value_ &= ~(0xFF); \
  18915. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  18916. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18917. }
  18918. #define SET_GPIO_11_doen_i2c0_pad_sck_oe { \
  18919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18920. _ezchip_macro_read_value_ &= ~(0xFF); \
  18921. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  18922. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18923. }
  18924. #define SET_GPIO_11_doen_i2c0_pad_sda_oe { \
  18925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18926. _ezchip_macro_read_value_ &= ~(0xFF); \
  18927. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  18928. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18929. }
  18930. #define SET_GPIO_11_doen_i2c1_pad_sck_oe { \
  18931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18932. _ezchip_macro_read_value_ &= ~(0xFF); \
  18933. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  18934. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18935. }
  18936. #define SET_GPIO_11_doen_i2c1_pad_sda_oe { \
  18937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18938. _ezchip_macro_read_value_ &= ~(0xFF); \
  18939. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  18940. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18941. }
  18942. #define SET_GPIO_11_doen_i2c2_pad_sck_oe { \
  18943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18944. _ezchip_macro_read_value_ &= ~(0xFF); \
  18945. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  18946. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18947. }
  18948. #define SET_GPIO_11_doen_i2c2_pad_sda_oe { \
  18949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18950. _ezchip_macro_read_value_ &= ~(0xFF); \
  18951. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  18952. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18953. }
  18954. #define SET_GPIO_11_doen_i2c3_pad_sck_oe { \
  18955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18956. _ezchip_macro_read_value_ &= ~(0xFF); \
  18957. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  18958. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18959. }
  18960. #define SET_GPIO_11_doen_i2c3_pad_sda_oe { \
  18961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18962. _ezchip_macro_read_value_ &= ~(0xFF); \
  18963. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  18964. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18965. }
  18966. #define SET_GPIO_11_doen_i2srx_bclk_out { \
  18967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18968. _ezchip_macro_read_value_ &= ~(0xFF); \
  18969. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  18970. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18971. }
  18972. #define SET_GPIO_11_doen_i2srx_bclk_out_oen { \
  18973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18974. _ezchip_macro_read_value_ &= ~(0xFF); \
  18975. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  18976. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18977. }
  18978. #define SET_GPIO_11_doen_i2srx_lrck_out { \
  18979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18980. _ezchip_macro_read_value_ &= ~(0xFF); \
  18981. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  18982. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18983. }
  18984. #define SET_GPIO_11_doen_i2srx_lrck_out_oen { \
  18985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18986. _ezchip_macro_read_value_ &= ~(0xFF); \
  18987. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  18988. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18989. }
  18990. #define SET_GPIO_11_doen_i2srx_mclk_out { \
  18991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18992. _ezchip_macro_read_value_ &= ~(0xFF); \
  18993. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  18994. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18995. }
  18996. #define SET_GPIO_11_doen_i2stx_bclk_out { \
  18997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18998. _ezchip_macro_read_value_ &= ~(0xFF); \
  18999. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  19000. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19001. }
  19002. #define SET_GPIO_11_doen_i2stx_bclk_out_oen { \
  19003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19004. _ezchip_macro_read_value_ &= ~(0xFF); \
  19005. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  19006. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19007. }
  19008. #define SET_GPIO_11_doen_i2stx_lrck_out { \
  19009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19010. _ezchip_macro_read_value_ &= ~(0xFF); \
  19011. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  19012. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19013. }
  19014. #define SET_GPIO_11_doen_i2stx_lrckout_oen { \
  19015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19016. _ezchip_macro_read_value_ &= ~(0xFF); \
  19017. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  19018. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19019. }
  19020. #define SET_GPIO_11_doen_i2stx_mclk_out { \
  19021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19022. _ezchip_macro_read_value_ &= ~(0xFF); \
  19023. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  19024. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19025. }
  19026. #define SET_GPIO_11_doen_i2stx_sdout0 { \
  19027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19028. _ezchip_macro_read_value_ &= ~(0xFF); \
  19029. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  19030. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19031. }
  19032. #define SET_GPIO_11_doen_i2stx_sdout1 { \
  19033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19034. _ezchip_macro_read_value_ &= ~(0xFF); \
  19035. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  19036. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19037. }
  19038. #define SET_GPIO_11_doen_lcd_pad_csm_n { \
  19039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19040. _ezchip_macro_read_value_ &= ~(0xFF); \
  19041. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  19042. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19043. }
  19044. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit0 { \
  19045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19046. _ezchip_macro_read_value_ &= ~(0xFF); \
  19047. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  19048. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19049. }
  19050. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit1 { \
  19051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19052. _ezchip_macro_read_value_ &= ~(0xFF); \
  19053. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  19054. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19055. }
  19056. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit2 { \
  19057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19058. _ezchip_macro_read_value_ &= ~(0xFF); \
  19059. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  19060. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19061. }
  19062. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit3 { \
  19063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19064. _ezchip_macro_read_value_ &= ~(0xFF); \
  19065. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  19066. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19067. }
  19068. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit4 { \
  19069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19070. _ezchip_macro_read_value_ &= ~(0xFF); \
  19071. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  19072. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19073. }
  19074. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit5 { \
  19075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19076. _ezchip_macro_read_value_ &= ~(0xFF); \
  19077. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  19078. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19079. }
  19080. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit6 { \
  19081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19082. _ezchip_macro_read_value_ &= ~(0xFF); \
  19083. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  19084. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19085. }
  19086. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit7 { \
  19087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19088. _ezchip_macro_read_value_ &= ~(0xFF); \
  19089. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  19090. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19091. }
  19092. #define SET_GPIO_11_doen_pwm_pad_out_bit0 { \
  19093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19094. _ezchip_macro_read_value_ &= ~(0xFF); \
  19095. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  19096. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19097. }
  19098. #define SET_GPIO_11_doen_pwm_pad_out_bit1 { \
  19099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19100. _ezchip_macro_read_value_ &= ~(0xFF); \
  19101. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  19102. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19103. }
  19104. #define SET_GPIO_11_doen_pwm_pad_out_bit2 { \
  19105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19106. _ezchip_macro_read_value_ &= ~(0xFF); \
  19107. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  19108. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19109. }
  19110. #define SET_GPIO_11_doen_pwm_pad_out_bit3 { \
  19111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19112. _ezchip_macro_read_value_ &= ~(0xFF); \
  19113. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  19114. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19115. }
  19116. #define SET_GPIO_11_doen_pwm_pad_out_bit4 { \
  19117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19118. _ezchip_macro_read_value_ &= ~(0xFF); \
  19119. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  19120. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19121. }
  19122. #define SET_GPIO_11_doen_pwm_pad_out_bit5 { \
  19123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19124. _ezchip_macro_read_value_ &= ~(0xFF); \
  19125. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  19126. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19127. }
  19128. #define SET_GPIO_11_doen_pwm_pad_out_bit6 { \
  19129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19130. _ezchip_macro_read_value_ &= ~(0xFF); \
  19131. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  19132. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19133. }
  19134. #define SET_GPIO_11_doen_pwm_pad_out_bit7 { \
  19135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19136. _ezchip_macro_read_value_ &= ~(0xFF); \
  19137. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  19138. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19139. }
  19140. #define SET_GPIO_11_doen_pwmdac_left_out { \
  19141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19142. _ezchip_macro_read_value_ &= ~(0xFF); \
  19143. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  19144. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19145. }
  19146. #define SET_GPIO_11_doen_pwmdac_right_out { \
  19147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19148. _ezchip_macro_read_value_ &= ~(0xFF); \
  19149. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  19150. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19151. }
  19152. #define SET_GPIO_11_doen_qspi_csn1_out { \
  19153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19154. _ezchip_macro_read_value_ &= ~(0xFF); \
  19155. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  19156. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19157. }
  19158. #define SET_GPIO_11_doen_qspi_csn2_out { \
  19159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19160. _ezchip_macro_read_value_ &= ~(0xFF); \
  19161. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  19162. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19163. }
  19164. #define SET_GPIO_11_doen_qspi_csn3_out { \
  19165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19166. _ezchip_macro_read_value_ &= ~(0xFF); \
  19167. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  19168. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19169. }
  19170. #define SET_GPIO_11_doen_register23_SCFG_cmsensor_rst0 { \
  19171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19172. _ezchip_macro_read_value_ &= ~(0xFF); \
  19173. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  19174. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19175. }
  19176. #define SET_GPIO_11_doen_register23_SCFG_cmsensor_rst1 { \
  19177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19178. _ezchip_macro_read_value_ &= ~(0xFF); \
  19179. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  19180. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19181. }
  19182. #define SET_GPIO_11_doen_register32_SCFG_gmac_phy_rstn { \
  19183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19184. _ezchip_macro_read_value_ &= ~(0xFF); \
  19185. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  19186. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19187. }
  19188. #define SET_GPIO_11_doen_sdio0_pad_card_power_en { \
  19189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19190. _ezchip_macro_read_value_ &= ~(0xFF); \
  19191. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  19192. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19193. }
  19194. #define SET_GPIO_11_doen_sdio0_pad_cclk_out { \
  19195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19196. _ezchip_macro_read_value_ &= ~(0xFF); \
  19197. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  19198. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19199. }
  19200. #define SET_GPIO_11_doen_sdio0_pad_ccmd_oe { \
  19201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19202. _ezchip_macro_read_value_ &= ~(0xFF); \
  19203. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  19204. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19205. }
  19206. #define SET_GPIO_11_doen_sdio0_pad_ccmd_out { \
  19207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19208. _ezchip_macro_read_value_ &= ~(0xFF); \
  19209. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  19210. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19211. }
  19212. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit0 { \
  19213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19214. _ezchip_macro_read_value_ &= ~(0xFF); \
  19215. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  19216. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19217. }
  19218. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit1 { \
  19219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19220. _ezchip_macro_read_value_ &= ~(0xFF); \
  19221. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  19222. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19223. }
  19224. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit2 { \
  19225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19226. _ezchip_macro_read_value_ &= ~(0xFF); \
  19227. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  19228. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19229. }
  19230. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit3 { \
  19231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19232. _ezchip_macro_read_value_ &= ~(0xFF); \
  19233. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  19234. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19235. }
  19236. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit4 { \
  19237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19238. _ezchip_macro_read_value_ &= ~(0xFF); \
  19239. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  19240. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19241. }
  19242. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit5 { \
  19243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19244. _ezchip_macro_read_value_ &= ~(0xFF); \
  19245. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  19246. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19247. }
  19248. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit6 { \
  19249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19250. _ezchip_macro_read_value_ &= ~(0xFF); \
  19251. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  19252. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19253. }
  19254. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit7 { \
  19255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19256. _ezchip_macro_read_value_ &= ~(0xFF); \
  19257. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  19258. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19259. }
  19260. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit0 { \
  19261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19262. _ezchip_macro_read_value_ &= ~(0xFF); \
  19263. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  19264. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19265. }
  19266. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit1 { \
  19267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19268. _ezchip_macro_read_value_ &= ~(0xFF); \
  19269. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  19270. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19271. }
  19272. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit2 { \
  19273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19274. _ezchip_macro_read_value_ &= ~(0xFF); \
  19275. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  19276. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19277. }
  19278. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit3 { \
  19279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19280. _ezchip_macro_read_value_ &= ~(0xFF); \
  19281. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  19282. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19283. }
  19284. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit4 { \
  19285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19286. _ezchip_macro_read_value_ &= ~(0xFF); \
  19287. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  19288. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19289. }
  19290. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit5 { \
  19291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19292. _ezchip_macro_read_value_ &= ~(0xFF); \
  19293. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  19294. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19295. }
  19296. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit6 { \
  19297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19298. _ezchip_macro_read_value_ &= ~(0xFF); \
  19299. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  19300. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19301. }
  19302. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit7 { \
  19303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19304. _ezchip_macro_read_value_ &= ~(0xFF); \
  19305. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  19306. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19307. }
  19308. #define SET_GPIO_11_doen_sdio0_pad_rst_n { \
  19309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19310. _ezchip_macro_read_value_ &= ~(0xFF); \
  19311. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  19312. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19313. }
  19314. #define SET_GPIO_11_doen_sdio1_pad_card_power_en { \
  19315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19316. _ezchip_macro_read_value_ &= ~(0xFF); \
  19317. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  19318. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19319. }
  19320. #define SET_GPIO_11_doen_sdio1_pad_cclk_out { \
  19321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19322. _ezchip_macro_read_value_ &= ~(0xFF); \
  19323. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  19324. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19325. }
  19326. #define SET_GPIO_11_doen_sdio1_pad_ccmd_oe { \
  19327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19328. _ezchip_macro_read_value_ &= ~(0xFF); \
  19329. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  19330. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19331. }
  19332. #define SET_GPIO_11_doen_sdio1_pad_ccmd_out { \
  19333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19334. _ezchip_macro_read_value_ &= ~(0xFF); \
  19335. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  19336. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19337. }
  19338. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit0 { \
  19339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19340. _ezchip_macro_read_value_ &= ~(0xFF); \
  19341. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  19342. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19343. }
  19344. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit1 { \
  19345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19346. _ezchip_macro_read_value_ &= ~(0xFF); \
  19347. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  19348. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19349. }
  19350. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit2 { \
  19351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19352. _ezchip_macro_read_value_ &= ~(0xFF); \
  19353. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  19354. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19355. }
  19356. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit3 { \
  19357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19358. _ezchip_macro_read_value_ &= ~(0xFF); \
  19359. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  19360. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19361. }
  19362. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit4 { \
  19363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19364. _ezchip_macro_read_value_ &= ~(0xFF); \
  19365. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  19366. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19367. }
  19368. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit5 { \
  19369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19370. _ezchip_macro_read_value_ &= ~(0xFF); \
  19371. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  19372. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19373. }
  19374. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit6 { \
  19375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19376. _ezchip_macro_read_value_ &= ~(0xFF); \
  19377. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  19378. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19379. }
  19380. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit7 { \
  19381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19382. _ezchip_macro_read_value_ &= ~(0xFF); \
  19383. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  19384. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19385. }
  19386. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit0 { \
  19387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19388. _ezchip_macro_read_value_ &= ~(0xFF); \
  19389. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  19390. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19391. }
  19392. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit1 { \
  19393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19394. _ezchip_macro_read_value_ &= ~(0xFF); \
  19395. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  19396. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19397. }
  19398. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit2 { \
  19399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19400. _ezchip_macro_read_value_ &= ~(0xFF); \
  19401. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  19402. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19403. }
  19404. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit3 { \
  19405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19406. _ezchip_macro_read_value_ &= ~(0xFF); \
  19407. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  19408. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19409. }
  19410. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit4 { \
  19411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19412. _ezchip_macro_read_value_ &= ~(0xFF); \
  19413. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  19414. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19415. }
  19416. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit5 { \
  19417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19418. _ezchip_macro_read_value_ &= ~(0xFF); \
  19419. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  19420. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19421. }
  19422. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit6 { \
  19423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19424. _ezchip_macro_read_value_ &= ~(0xFF); \
  19425. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  19426. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19427. }
  19428. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit7 { \
  19429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19430. _ezchip_macro_read_value_ &= ~(0xFF); \
  19431. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  19432. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19433. }
  19434. #define SET_GPIO_11_doen_sdio1_pad_rst_n { \
  19435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19436. _ezchip_macro_read_value_ &= ~(0xFF); \
  19437. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  19438. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19439. }
  19440. #define SET_GPIO_11_doen_spdif_tx_sdout { \
  19441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19442. _ezchip_macro_read_value_ &= ~(0xFF); \
  19443. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  19444. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19445. }
  19446. #define SET_GPIO_11_doen_spdif_tx_sdout_oen { \
  19447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19448. _ezchip_macro_read_value_ &= ~(0xFF); \
  19449. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  19450. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19451. }
  19452. #define SET_GPIO_11_doen_spi0_pad_oe_n { \
  19453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19454. _ezchip_macro_read_value_ &= ~(0xFF); \
  19455. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  19456. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19457. }
  19458. #define SET_GPIO_11_doen_spi0_pad_sck_out { \
  19459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19460. _ezchip_macro_read_value_ &= ~(0xFF); \
  19461. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  19462. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19463. }
  19464. #define SET_GPIO_11_doen_spi0_pad_ss_0_n { \
  19465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19466. _ezchip_macro_read_value_ &= ~(0xFF); \
  19467. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  19468. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19469. }
  19470. #define SET_GPIO_11_doen_spi0_pad_ss_1_n { \
  19471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19472. _ezchip_macro_read_value_ &= ~(0xFF); \
  19473. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  19474. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19475. }
  19476. #define SET_GPIO_11_doen_spi0_pad_txd { \
  19477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19478. _ezchip_macro_read_value_ &= ~(0xFF); \
  19479. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  19480. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19481. }
  19482. #define SET_GPIO_11_doen_spi1_pad_oe_n { \
  19483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19484. _ezchip_macro_read_value_ &= ~(0xFF); \
  19485. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  19486. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19487. }
  19488. #define SET_GPIO_11_doen_spi1_pad_sck_out { \
  19489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19490. _ezchip_macro_read_value_ &= ~(0xFF); \
  19491. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  19492. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19493. }
  19494. #define SET_GPIO_11_doen_spi1_pad_ss_0_n { \
  19495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19496. _ezchip_macro_read_value_ &= ~(0xFF); \
  19497. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  19498. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19499. }
  19500. #define SET_GPIO_11_doen_spi1_pad_ss_1_n { \
  19501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19502. _ezchip_macro_read_value_ &= ~(0xFF); \
  19503. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  19504. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19505. }
  19506. #define SET_GPIO_11_doen_spi1_pad_txd { \
  19507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19508. _ezchip_macro_read_value_ &= ~(0xFF); \
  19509. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  19510. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19511. }
  19512. #define SET_GPIO_11_doen_spi2_pad_oe_n { \
  19513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19514. _ezchip_macro_read_value_ &= ~(0xFF); \
  19515. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  19516. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19517. }
  19518. #define SET_GPIO_11_doen_spi2_pad_sck_out { \
  19519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19520. _ezchip_macro_read_value_ &= ~(0xFF); \
  19521. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  19522. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19523. }
  19524. #define SET_GPIO_11_doen_spi2_pad_ss_0_n { \
  19525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19526. _ezchip_macro_read_value_ &= ~(0xFF); \
  19527. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  19528. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19529. }
  19530. #define SET_GPIO_11_doen_spi2_pad_ss_1_n { \
  19531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19532. _ezchip_macro_read_value_ &= ~(0xFF); \
  19533. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  19534. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19535. }
  19536. #define SET_GPIO_11_doen_spi2_pad_txd { \
  19537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19538. _ezchip_macro_read_value_ &= ~(0xFF); \
  19539. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  19540. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19541. }
  19542. #define SET_GPIO_11_doen_spi2ahb_pad_oe_n_bit0 { \
  19543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19544. _ezchip_macro_read_value_ &= ~(0xFF); \
  19545. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  19546. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19547. }
  19548. #define SET_GPIO_11_doen_spi2ahb_pad_oe_n_bit1 { \
  19549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19550. _ezchip_macro_read_value_ &= ~(0xFF); \
  19551. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  19552. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19553. }
  19554. #define SET_GPIO_11_doen_spi2ahb_pad_oe_n_bit2 { \
  19555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19556. _ezchip_macro_read_value_ &= ~(0xFF); \
  19557. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  19558. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19559. }
  19560. #define SET_GPIO_11_doen_spi2ahb_pad_oe_n_bit3 { \
  19561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19562. _ezchip_macro_read_value_ &= ~(0xFF); \
  19563. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  19564. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19565. }
  19566. #define SET_GPIO_11_doen_spi2ahb_pad_txd_bit0 { \
  19567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19568. _ezchip_macro_read_value_ &= ~(0xFF); \
  19569. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  19570. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19571. }
  19572. #define SET_GPIO_11_doen_spi2ahb_pad_txd_bit1 { \
  19573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19574. _ezchip_macro_read_value_ &= ~(0xFF); \
  19575. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  19576. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19577. }
  19578. #define SET_GPIO_11_doen_spi2ahb_pad_txd_bit2 { \
  19579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19580. _ezchip_macro_read_value_ &= ~(0xFF); \
  19581. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  19582. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19583. }
  19584. #define SET_GPIO_11_doen_spi2ahb_pad_txd_bit3 { \
  19585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19586. _ezchip_macro_read_value_ &= ~(0xFF); \
  19587. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  19588. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19589. }
  19590. #define SET_GPIO_11_doen_spi3_pad_oe_n { \
  19591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19592. _ezchip_macro_read_value_ &= ~(0xFF); \
  19593. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  19594. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19595. }
  19596. #define SET_GPIO_11_doen_spi3_pad_sck_out { \
  19597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19598. _ezchip_macro_read_value_ &= ~(0xFF); \
  19599. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  19600. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19601. }
  19602. #define SET_GPIO_11_doen_spi3_pad_ss_0_n { \
  19603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19604. _ezchip_macro_read_value_ &= ~(0xFF); \
  19605. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  19606. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19607. }
  19608. #define SET_GPIO_11_doen_spi3_pad_ss_1_n { \
  19609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19610. _ezchip_macro_read_value_ &= ~(0xFF); \
  19611. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  19612. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19613. }
  19614. #define SET_GPIO_11_doen_spi3_pad_txd { \
  19615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19616. _ezchip_macro_read_value_ &= ~(0xFF); \
  19617. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  19618. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19619. }
  19620. #define SET_GPIO_11_doen_uart0_pad_dtrn { \
  19621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19622. _ezchip_macro_read_value_ &= ~(0xFF); \
  19623. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  19624. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19625. }
  19626. #define SET_GPIO_11_doen_uart0_pad_rtsn { \
  19627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19628. _ezchip_macro_read_value_ &= ~(0xFF); \
  19629. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  19630. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19631. }
  19632. #define SET_GPIO_11_doen_uart0_pad_sout { \
  19633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19634. _ezchip_macro_read_value_ &= ~(0xFF); \
  19635. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  19636. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19637. }
  19638. #define SET_GPIO_11_doen_uart1_pad_sout { \
  19639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19640. _ezchip_macro_read_value_ &= ~(0xFF); \
  19641. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  19642. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19643. }
  19644. #define SET_GPIO_11_doen_uart2_pad_dtr_n { \
  19645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19646. _ezchip_macro_read_value_ &= ~(0xFF); \
  19647. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  19648. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19649. }
  19650. #define SET_GPIO_11_doen_uart2_pad_rts_n { \
  19651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19652. _ezchip_macro_read_value_ &= ~(0xFF); \
  19653. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  19654. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19655. }
  19656. #define SET_GPIO_11_doen_uart2_pad_sout { \
  19657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19658. _ezchip_macro_read_value_ &= ~(0xFF); \
  19659. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  19660. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19661. }
  19662. #define SET_GPIO_11_doen_uart3_pad_sout { \
  19663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19664. _ezchip_macro_read_value_ &= ~(0xFF); \
  19665. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  19666. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19667. }
  19668. #define SET_GPIO_11_doen_usb_drv_bus { \
  19669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19670. _ezchip_macro_read_value_ &= ~(0xFF); \
  19671. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  19672. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19673. }
  19674. #define SET_GPIO_12_dout_reverse_(en) { \
  19675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19676. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  19677. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  19678. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19679. }
  19680. #define SET_GPIO_12_dout_LOW { \
  19681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19682. _ezchip_macro_read_value_ &= ~(0xFF); \
  19683. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  19684. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19685. }
  19686. #define SET_GPIO_12_dout_HIGH { \
  19687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19688. _ezchip_macro_read_value_ &= ~(0xFF); \
  19689. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  19690. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19691. }
  19692. #define SET_GPIO_12_dout_clk_gmac_tophyref { \
  19693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19694. _ezchip_macro_read_value_ &= ~(0xFF); \
  19695. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  19696. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19697. }
  19698. #define SET_GPIO_12_dout_cpu_jtag_tdo { \
  19699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19700. _ezchip_macro_read_value_ &= ~(0xFF); \
  19701. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  19702. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19703. }
  19704. #define SET_GPIO_12_dout_cpu_jtag_tdo_oen { \
  19705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19706. _ezchip_macro_read_value_ &= ~(0xFF); \
  19707. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  19708. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19709. }
  19710. #define SET_GPIO_12_dout_dmic_clk_out { \
  19711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19712. _ezchip_macro_read_value_ &= ~(0xFF); \
  19713. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  19714. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19715. }
  19716. #define SET_GPIO_12_dout_dsp_JTDOEn_pad { \
  19717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19718. _ezchip_macro_read_value_ &= ~(0xFF); \
  19719. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  19720. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19721. }
  19722. #define SET_GPIO_12_dout_dsp_JTDO_pad { \
  19723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19724. _ezchip_macro_read_value_ &= ~(0xFF); \
  19725. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  19726. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19727. }
  19728. #define SET_GPIO_12_dout_i2c0_pad_sck_oe { \
  19729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19730. _ezchip_macro_read_value_ &= ~(0xFF); \
  19731. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  19732. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19733. }
  19734. #define SET_GPIO_12_dout_i2c0_pad_sda_oe { \
  19735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19736. _ezchip_macro_read_value_ &= ~(0xFF); \
  19737. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  19738. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19739. }
  19740. #define SET_GPIO_12_dout_i2c1_pad_sck_oe { \
  19741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19742. _ezchip_macro_read_value_ &= ~(0xFF); \
  19743. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  19744. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19745. }
  19746. #define SET_GPIO_12_dout_i2c1_pad_sda_oe { \
  19747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19748. _ezchip_macro_read_value_ &= ~(0xFF); \
  19749. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  19750. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19751. }
  19752. #define SET_GPIO_12_dout_i2c2_pad_sck_oe { \
  19753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19754. _ezchip_macro_read_value_ &= ~(0xFF); \
  19755. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  19756. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19757. }
  19758. #define SET_GPIO_12_dout_i2c2_pad_sda_oe { \
  19759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19760. _ezchip_macro_read_value_ &= ~(0xFF); \
  19761. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  19762. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19763. }
  19764. #define SET_GPIO_12_dout_i2c3_pad_sck_oe { \
  19765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19766. _ezchip_macro_read_value_ &= ~(0xFF); \
  19767. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  19768. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19769. }
  19770. #define SET_GPIO_12_dout_i2c3_pad_sda_oe { \
  19771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19772. _ezchip_macro_read_value_ &= ~(0xFF); \
  19773. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  19774. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19775. }
  19776. #define SET_GPIO_12_dout_i2srx_bclk_out { \
  19777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19778. _ezchip_macro_read_value_ &= ~(0xFF); \
  19779. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  19780. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19781. }
  19782. #define SET_GPIO_12_dout_i2srx_bclk_out_oen { \
  19783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19784. _ezchip_macro_read_value_ &= ~(0xFF); \
  19785. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  19786. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19787. }
  19788. #define SET_GPIO_12_dout_i2srx_lrck_out { \
  19789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19790. _ezchip_macro_read_value_ &= ~(0xFF); \
  19791. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  19792. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19793. }
  19794. #define SET_GPIO_12_dout_i2srx_lrck_out_oen { \
  19795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19796. _ezchip_macro_read_value_ &= ~(0xFF); \
  19797. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  19798. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19799. }
  19800. #define SET_GPIO_12_dout_i2srx_mclk_out { \
  19801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19802. _ezchip_macro_read_value_ &= ~(0xFF); \
  19803. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  19804. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19805. }
  19806. #define SET_GPIO_12_dout_i2stx_bclk_out { \
  19807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19808. _ezchip_macro_read_value_ &= ~(0xFF); \
  19809. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  19810. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19811. }
  19812. #define SET_GPIO_12_dout_i2stx_bclk_out_oen { \
  19813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19814. _ezchip_macro_read_value_ &= ~(0xFF); \
  19815. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  19816. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19817. }
  19818. #define SET_GPIO_12_dout_i2stx_lrck_out { \
  19819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19820. _ezchip_macro_read_value_ &= ~(0xFF); \
  19821. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  19822. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19823. }
  19824. #define SET_GPIO_12_dout_i2stx_lrckout_oen { \
  19825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19826. _ezchip_macro_read_value_ &= ~(0xFF); \
  19827. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  19828. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19829. }
  19830. #define SET_GPIO_12_dout_i2stx_mclk_out { \
  19831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19832. _ezchip_macro_read_value_ &= ~(0xFF); \
  19833. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  19834. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19835. }
  19836. #define SET_GPIO_12_dout_i2stx_sdout0 { \
  19837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19838. _ezchip_macro_read_value_ &= ~(0xFF); \
  19839. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  19840. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19841. }
  19842. #define SET_GPIO_12_dout_i2stx_sdout1 { \
  19843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19844. _ezchip_macro_read_value_ &= ~(0xFF); \
  19845. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  19846. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19847. }
  19848. #define SET_GPIO_12_dout_lcd_pad_csm_n { \
  19849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19850. _ezchip_macro_read_value_ &= ~(0xFF); \
  19851. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  19852. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19853. }
  19854. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit0 { \
  19855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19856. _ezchip_macro_read_value_ &= ~(0xFF); \
  19857. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  19858. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19859. }
  19860. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit1 { \
  19861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19862. _ezchip_macro_read_value_ &= ~(0xFF); \
  19863. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  19864. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19865. }
  19866. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit2 { \
  19867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19868. _ezchip_macro_read_value_ &= ~(0xFF); \
  19869. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  19870. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19871. }
  19872. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit3 { \
  19873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19874. _ezchip_macro_read_value_ &= ~(0xFF); \
  19875. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  19876. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19877. }
  19878. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit4 { \
  19879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19880. _ezchip_macro_read_value_ &= ~(0xFF); \
  19881. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  19882. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19883. }
  19884. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit5 { \
  19885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19886. _ezchip_macro_read_value_ &= ~(0xFF); \
  19887. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  19888. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19889. }
  19890. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit6 { \
  19891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19892. _ezchip_macro_read_value_ &= ~(0xFF); \
  19893. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  19894. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19895. }
  19896. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit7 { \
  19897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19898. _ezchip_macro_read_value_ &= ~(0xFF); \
  19899. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  19900. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19901. }
  19902. #define SET_GPIO_12_dout_pwm_pad_out_bit0 { \
  19903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19904. _ezchip_macro_read_value_ &= ~(0xFF); \
  19905. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  19906. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19907. }
  19908. #define SET_GPIO_12_dout_pwm_pad_out_bit1 { \
  19909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19910. _ezchip_macro_read_value_ &= ~(0xFF); \
  19911. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  19912. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19913. }
  19914. #define SET_GPIO_12_dout_pwm_pad_out_bit2 { \
  19915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19916. _ezchip_macro_read_value_ &= ~(0xFF); \
  19917. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  19918. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19919. }
  19920. #define SET_GPIO_12_dout_pwm_pad_out_bit3 { \
  19921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19922. _ezchip_macro_read_value_ &= ~(0xFF); \
  19923. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  19924. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19925. }
  19926. #define SET_GPIO_12_dout_pwm_pad_out_bit4 { \
  19927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19928. _ezchip_macro_read_value_ &= ~(0xFF); \
  19929. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  19930. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19931. }
  19932. #define SET_GPIO_12_dout_pwm_pad_out_bit5 { \
  19933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19934. _ezchip_macro_read_value_ &= ~(0xFF); \
  19935. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  19936. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19937. }
  19938. #define SET_GPIO_12_dout_pwm_pad_out_bit6 { \
  19939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19940. _ezchip_macro_read_value_ &= ~(0xFF); \
  19941. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  19942. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19943. }
  19944. #define SET_GPIO_12_dout_pwm_pad_out_bit7 { \
  19945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19946. _ezchip_macro_read_value_ &= ~(0xFF); \
  19947. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  19948. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19949. }
  19950. #define SET_GPIO_12_dout_pwmdac_left_out { \
  19951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19952. _ezchip_macro_read_value_ &= ~(0xFF); \
  19953. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  19954. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19955. }
  19956. #define SET_GPIO_12_dout_pwmdac_right_out { \
  19957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19958. _ezchip_macro_read_value_ &= ~(0xFF); \
  19959. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  19960. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19961. }
  19962. #define SET_GPIO_12_dout_qspi_csn1_out { \
  19963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19964. _ezchip_macro_read_value_ &= ~(0xFF); \
  19965. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  19966. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19967. }
  19968. #define SET_GPIO_12_dout_qspi_csn2_out { \
  19969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19970. _ezchip_macro_read_value_ &= ~(0xFF); \
  19971. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  19972. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19973. }
  19974. #define SET_GPIO_12_dout_qspi_csn3_out { \
  19975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19976. _ezchip_macro_read_value_ &= ~(0xFF); \
  19977. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  19978. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19979. }
  19980. #define SET_GPIO_12_dout_register23_SCFG_cmsensor_rst0 { \
  19981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19982. _ezchip_macro_read_value_ &= ~(0xFF); \
  19983. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  19984. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19985. }
  19986. #define SET_GPIO_12_dout_register23_SCFG_cmsensor_rst1 { \
  19987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19988. _ezchip_macro_read_value_ &= ~(0xFF); \
  19989. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  19990. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19991. }
  19992. #define SET_GPIO_12_dout_register32_SCFG_gmac_phy_rstn { \
  19993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19994. _ezchip_macro_read_value_ &= ~(0xFF); \
  19995. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  19996. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19997. }
  19998. #define SET_GPIO_12_dout_sdio0_pad_card_power_en { \
  19999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20000. _ezchip_macro_read_value_ &= ~(0xFF); \
  20001. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  20002. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20003. }
  20004. #define SET_GPIO_12_dout_sdio0_pad_cclk_out { \
  20005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20006. _ezchip_macro_read_value_ &= ~(0xFF); \
  20007. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  20008. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20009. }
  20010. #define SET_GPIO_12_dout_sdio0_pad_ccmd_oe { \
  20011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20012. _ezchip_macro_read_value_ &= ~(0xFF); \
  20013. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  20014. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20015. }
  20016. #define SET_GPIO_12_dout_sdio0_pad_ccmd_out { \
  20017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20018. _ezchip_macro_read_value_ &= ~(0xFF); \
  20019. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  20020. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20021. }
  20022. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit0 { \
  20023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20024. _ezchip_macro_read_value_ &= ~(0xFF); \
  20025. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  20026. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20027. }
  20028. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit1 { \
  20029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20030. _ezchip_macro_read_value_ &= ~(0xFF); \
  20031. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  20032. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20033. }
  20034. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit2 { \
  20035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20036. _ezchip_macro_read_value_ &= ~(0xFF); \
  20037. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  20038. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20039. }
  20040. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit3 { \
  20041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20042. _ezchip_macro_read_value_ &= ~(0xFF); \
  20043. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  20044. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20045. }
  20046. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit4 { \
  20047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20048. _ezchip_macro_read_value_ &= ~(0xFF); \
  20049. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  20050. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20051. }
  20052. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit5 { \
  20053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20054. _ezchip_macro_read_value_ &= ~(0xFF); \
  20055. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  20056. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20057. }
  20058. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit6 { \
  20059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20060. _ezchip_macro_read_value_ &= ~(0xFF); \
  20061. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  20062. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20063. }
  20064. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit7 { \
  20065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20066. _ezchip_macro_read_value_ &= ~(0xFF); \
  20067. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  20068. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20069. }
  20070. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit0 { \
  20071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20072. _ezchip_macro_read_value_ &= ~(0xFF); \
  20073. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  20074. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20075. }
  20076. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit1 { \
  20077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20078. _ezchip_macro_read_value_ &= ~(0xFF); \
  20079. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  20080. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20081. }
  20082. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit2 { \
  20083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20084. _ezchip_macro_read_value_ &= ~(0xFF); \
  20085. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  20086. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20087. }
  20088. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit3 { \
  20089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20090. _ezchip_macro_read_value_ &= ~(0xFF); \
  20091. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  20092. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20093. }
  20094. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit4 { \
  20095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20096. _ezchip_macro_read_value_ &= ~(0xFF); \
  20097. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  20098. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20099. }
  20100. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit5 { \
  20101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20102. _ezchip_macro_read_value_ &= ~(0xFF); \
  20103. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  20104. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20105. }
  20106. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit6 { \
  20107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20108. _ezchip_macro_read_value_ &= ~(0xFF); \
  20109. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  20110. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20111. }
  20112. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit7 { \
  20113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20114. _ezchip_macro_read_value_ &= ~(0xFF); \
  20115. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  20116. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20117. }
  20118. #define SET_GPIO_12_dout_sdio0_pad_rst_n { \
  20119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20120. _ezchip_macro_read_value_ &= ~(0xFF); \
  20121. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  20122. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20123. }
  20124. #define SET_GPIO_12_dout_sdio1_pad_card_power_en { \
  20125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20126. _ezchip_macro_read_value_ &= ~(0xFF); \
  20127. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  20128. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20129. }
  20130. #define SET_GPIO_12_dout_sdio1_pad_cclk_out { \
  20131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20132. _ezchip_macro_read_value_ &= ~(0xFF); \
  20133. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  20134. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20135. }
  20136. #define SET_GPIO_12_dout_sdio1_pad_ccmd_oe { \
  20137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20138. _ezchip_macro_read_value_ &= ~(0xFF); \
  20139. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  20140. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20141. }
  20142. #define SET_GPIO_12_dout_sdio1_pad_ccmd_out { \
  20143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20144. _ezchip_macro_read_value_ &= ~(0xFF); \
  20145. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  20146. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20147. }
  20148. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit0 { \
  20149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20150. _ezchip_macro_read_value_ &= ~(0xFF); \
  20151. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  20152. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20153. }
  20154. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit1 { \
  20155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20156. _ezchip_macro_read_value_ &= ~(0xFF); \
  20157. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  20158. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20159. }
  20160. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit2 { \
  20161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20162. _ezchip_macro_read_value_ &= ~(0xFF); \
  20163. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  20164. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20165. }
  20166. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit3 { \
  20167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20168. _ezchip_macro_read_value_ &= ~(0xFF); \
  20169. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  20170. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20171. }
  20172. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit4 { \
  20173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20174. _ezchip_macro_read_value_ &= ~(0xFF); \
  20175. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  20176. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20177. }
  20178. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit5 { \
  20179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20180. _ezchip_macro_read_value_ &= ~(0xFF); \
  20181. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  20182. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20183. }
  20184. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit6 { \
  20185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20186. _ezchip_macro_read_value_ &= ~(0xFF); \
  20187. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  20188. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20189. }
  20190. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit7 { \
  20191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20192. _ezchip_macro_read_value_ &= ~(0xFF); \
  20193. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  20194. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20195. }
  20196. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit0 { \
  20197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20198. _ezchip_macro_read_value_ &= ~(0xFF); \
  20199. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  20200. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20201. }
  20202. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit1 { \
  20203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20204. _ezchip_macro_read_value_ &= ~(0xFF); \
  20205. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  20206. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20207. }
  20208. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit2 { \
  20209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20210. _ezchip_macro_read_value_ &= ~(0xFF); \
  20211. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  20212. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20213. }
  20214. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit3 { \
  20215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20216. _ezchip_macro_read_value_ &= ~(0xFF); \
  20217. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  20218. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20219. }
  20220. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit4 { \
  20221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20222. _ezchip_macro_read_value_ &= ~(0xFF); \
  20223. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  20224. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20225. }
  20226. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit5 { \
  20227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20228. _ezchip_macro_read_value_ &= ~(0xFF); \
  20229. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  20230. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20231. }
  20232. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit6 { \
  20233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20234. _ezchip_macro_read_value_ &= ~(0xFF); \
  20235. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  20236. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20237. }
  20238. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit7 { \
  20239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20240. _ezchip_macro_read_value_ &= ~(0xFF); \
  20241. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  20242. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20243. }
  20244. #define SET_GPIO_12_dout_sdio1_pad_rst_n { \
  20245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20246. _ezchip_macro_read_value_ &= ~(0xFF); \
  20247. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  20248. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20249. }
  20250. #define SET_GPIO_12_dout_spdif_tx_sdout { \
  20251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20252. _ezchip_macro_read_value_ &= ~(0xFF); \
  20253. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  20254. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20255. }
  20256. #define SET_GPIO_12_dout_spdif_tx_sdout_oen { \
  20257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20258. _ezchip_macro_read_value_ &= ~(0xFF); \
  20259. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  20260. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20261. }
  20262. #define SET_GPIO_12_dout_spi0_pad_oe_n { \
  20263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20264. _ezchip_macro_read_value_ &= ~(0xFF); \
  20265. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  20266. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20267. }
  20268. #define SET_GPIO_12_dout_spi0_pad_sck_out { \
  20269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20270. _ezchip_macro_read_value_ &= ~(0xFF); \
  20271. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  20272. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20273. }
  20274. #define SET_GPIO_12_dout_spi0_pad_ss_0_n { \
  20275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20276. _ezchip_macro_read_value_ &= ~(0xFF); \
  20277. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  20278. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20279. }
  20280. #define SET_GPIO_12_dout_spi0_pad_ss_1_n { \
  20281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20282. _ezchip_macro_read_value_ &= ~(0xFF); \
  20283. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  20284. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20285. }
  20286. #define SET_GPIO_12_dout_spi0_pad_txd { \
  20287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20288. _ezchip_macro_read_value_ &= ~(0xFF); \
  20289. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  20290. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20291. }
  20292. #define SET_GPIO_12_dout_spi1_pad_oe_n { \
  20293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20294. _ezchip_macro_read_value_ &= ~(0xFF); \
  20295. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  20296. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20297. }
  20298. #define SET_GPIO_12_dout_spi1_pad_sck_out { \
  20299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20300. _ezchip_macro_read_value_ &= ~(0xFF); \
  20301. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  20302. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20303. }
  20304. #define SET_GPIO_12_dout_spi1_pad_ss_0_n { \
  20305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20306. _ezchip_macro_read_value_ &= ~(0xFF); \
  20307. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  20308. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20309. }
  20310. #define SET_GPIO_12_dout_spi1_pad_ss_1_n { \
  20311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20312. _ezchip_macro_read_value_ &= ~(0xFF); \
  20313. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  20314. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20315. }
  20316. #define SET_GPIO_12_dout_spi1_pad_txd { \
  20317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20318. _ezchip_macro_read_value_ &= ~(0xFF); \
  20319. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  20320. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20321. }
  20322. #define SET_GPIO_12_dout_spi2_pad_oe_n { \
  20323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20324. _ezchip_macro_read_value_ &= ~(0xFF); \
  20325. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  20326. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20327. }
  20328. #define SET_GPIO_12_dout_spi2_pad_sck_out { \
  20329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20330. _ezchip_macro_read_value_ &= ~(0xFF); \
  20331. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  20332. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20333. }
  20334. #define SET_GPIO_12_dout_spi2_pad_ss_0_n { \
  20335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20336. _ezchip_macro_read_value_ &= ~(0xFF); \
  20337. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  20338. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20339. }
  20340. #define SET_GPIO_12_dout_spi2_pad_ss_1_n { \
  20341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20342. _ezchip_macro_read_value_ &= ~(0xFF); \
  20343. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  20344. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20345. }
  20346. #define SET_GPIO_12_dout_spi2_pad_txd { \
  20347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20348. _ezchip_macro_read_value_ &= ~(0xFF); \
  20349. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  20350. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20351. }
  20352. #define SET_GPIO_12_dout_spi2ahb_pad_oe_n_bit0 { \
  20353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20354. _ezchip_macro_read_value_ &= ~(0xFF); \
  20355. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  20356. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20357. }
  20358. #define SET_GPIO_12_dout_spi2ahb_pad_oe_n_bit1 { \
  20359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20360. _ezchip_macro_read_value_ &= ~(0xFF); \
  20361. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  20362. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20363. }
  20364. #define SET_GPIO_12_dout_spi2ahb_pad_oe_n_bit2 { \
  20365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20366. _ezchip_macro_read_value_ &= ~(0xFF); \
  20367. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  20368. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20369. }
  20370. #define SET_GPIO_12_dout_spi2ahb_pad_oe_n_bit3 { \
  20371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20372. _ezchip_macro_read_value_ &= ~(0xFF); \
  20373. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  20374. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20375. }
  20376. #define SET_GPIO_12_dout_spi2ahb_pad_txd_bit0 { \
  20377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20378. _ezchip_macro_read_value_ &= ~(0xFF); \
  20379. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  20380. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20381. }
  20382. #define SET_GPIO_12_dout_spi2ahb_pad_txd_bit1 { \
  20383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20384. _ezchip_macro_read_value_ &= ~(0xFF); \
  20385. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  20386. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20387. }
  20388. #define SET_GPIO_12_dout_spi2ahb_pad_txd_bit2 { \
  20389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20390. _ezchip_macro_read_value_ &= ~(0xFF); \
  20391. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  20392. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20393. }
  20394. #define SET_GPIO_12_dout_spi2ahb_pad_txd_bit3 { \
  20395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20396. _ezchip_macro_read_value_ &= ~(0xFF); \
  20397. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  20398. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20399. }
  20400. #define SET_GPIO_12_dout_spi3_pad_oe_n { \
  20401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20402. _ezchip_macro_read_value_ &= ~(0xFF); \
  20403. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  20404. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20405. }
  20406. #define SET_GPIO_12_dout_spi3_pad_sck_out { \
  20407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20408. _ezchip_macro_read_value_ &= ~(0xFF); \
  20409. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  20410. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20411. }
  20412. #define SET_GPIO_12_dout_spi3_pad_ss_0_n { \
  20413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20414. _ezchip_macro_read_value_ &= ~(0xFF); \
  20415. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  20416. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20417. }
  20418. #define SET_GPIO_12_dout_spi3_pad_ss_1_n { \
  20419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20420. _ezchip_macro_read_value_ &= ~(0xFF); \
  20421. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  20422. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20423. }
  20424. #define SET_GPIO_12_dout_spi3_pad_txd { \
  20425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20426. _ezchip_macro_read_value_ &= ~(0xFF); \
  20427. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  20428. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20429. }
  20430. #define SET_GPIO_12_dout_uart0_pad_dtrn { \
  20431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20432. _ezchip_macro_read_value_ &= ~(0xFF); \
  20433. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  20434. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20435. }
  20436. #define SET_GPIO_12_dout_uart0_pad_rtsn { \
  20437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20438. _ezchip_macro_read_value_ &= ~(0xFF); \
  20439. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  20440. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20441. }
  20442. #define SET_GPIO_12_dout_uart0_pad_sout { \
  20443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20444. _ezchip_macro_read_value_ &= ~(0xFF); \
  20445. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  20446. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20447. }
  20448. #define SET_GPIO_12_dout_uart1_pad_sout { \
  20449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20450. _ezchip_macro_read_value_ &= ~(0xFF); \
  20451. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  20452. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20453. }
  20454. #define SET_GPIO_12_dout_uart2_pad_dtr_n { \
  20455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20456. _ezchip_macro_read_value_ &= ~(0xFF); \
  20457. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  20458. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20459. }
  20460. #define SET_GPIO_12_dout_uart2_pad_rts_n { \
  20461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20462. _ezchip_macro_read_value_ &= ~(0xFF); \
  20463. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  20464. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20465. }
  20466. #define SET_GPIO_12_dout_uart2_pad_sout { \
  20467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20468. _ezchip_macro_read_value_ &= ~(0xFF); \
  20469. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  20470. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20471. }
  20472. #define SET_GPIO_12_dout_uart3_pad_sout { \
  20473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20474. _ezchip_macro_read_value_ &= ~(0xFF); \
  20475. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  20476. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20477. }
  20478. #define SET_GPIO_12_dout_usb_drv_bus { \
  20479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20480. _ezchip_macro_read_value_ &= ~(0xFF); \
  20481. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  20482. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20483. }
  20484. #define SET_GPIO_12_doen_reverse_(en) { \
  20485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20486. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  20487. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  20488. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20489. }
  20490. #define SET_GPIO_12_doen_LOW { \
  20491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20492. _ezchip_macro_read_value_ &= ~(0xFF); \
  20493. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  20494. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20495. }
  20496. #define SET_GPIO_12_doen_HIGH { \
  20497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20498. _ezchip_macro_read_value_ &= ~(0xFF); \
  20499. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  20500. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20501. }
  20502. #define SET_GPIO_12_doen_clk_gmac_tophyref { \
  20503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20504. _ezchip_macro_read_value_ &= ~(0xFF); \
  20505. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  20506. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20507. }
  20508. #define SET_GPIO_12_doen_cpu_jtag_tdo { \
  20509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20510. _ezchip_macro_read_value_ &= ~(0xFF); \
  20511. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  20512. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20513. }
  20514. #define SET_GPIO_12_doen_cpu_jtag_tdo_oen { \
  20515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20516. _ezchip_macro_read_value_ &= ~(0xFF); \
  20517. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  20518. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20519. }
  20520. #define SET_GPIO_12_doen_dmic_clk_out { \
  20521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20522. _ezchip_macro_read_value_ &= ~(0xFF); \
  20523. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  20524. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20525. }
  20526. #define SET_GPIO_12_doen_dsp_JTDOEn_pad { \
  20527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20528. _ezchip_macro_read_value_ &= ~(0xFF); \
  20529. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  20530. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20531. }
  20532. #define SET_GPIO_12_doen_dsp_JTDO_pad { \
  20533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20534. _ezchip_macro_read_value_ &= ~(0xFF); \
  20535. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  20536. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20537. }
  20538. #define SET_GPIO_12_doen_i2c0_pad_sck_oe { \
  20539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20540. _ezchip_macro_read_value_ &= ~(0xFF); \
  20541. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  20542. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20543. }
  20544. #define SET_GPIO_12_doen_i2c0_pad_sda_oe { \
  20545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20546. _ezchip_macro_read_value_ &= ~(0xFF); \
  20547. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  20548. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20549. }
  20550. #define SET_GPIO_12_doen_i2c1_pad_sck_oe { \
  20551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20552. _ezchip_macro_read_value_ &= ~(0xFF); \
  20553. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  20554. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20555. }
  20556. #define SET_GPIO_12_doen_i2c1_pad_sda_oe { \
  20557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20558. _ezchip_macro_read_value_ &= ~(0xFF); \
  20559. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  20560. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20561. }
  20562. #define SET_GPIO_12_doen_i2c2_pad_sck_oe { \
  20563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20564. _ezchip_macro_read_value_ &= ~(0xFF); \
  20565. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  20566. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20567. }
  20568. #define SET_GPIO_12_doen_i2c2_pad_sda_oe { \
  20569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20570. _ezchip_macro_read_value_ &= ~(0xFF); \
  20571. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  20572. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20573. }
  20574. #define SET_GPIO_12_doen_i2c3_pad_sck_oe { \
  20575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20576. _ezchip_macro_read_value_ &= ~(0xFF); \
  20577. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  20578. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20579. }
  20580. #define SET_GPIO_12_doen_i2c3_pad_sda_oe { \
  20581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20582. _ezchip_macro_read_value_ &= ~(0xFF); \
  20583. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  20584. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20585. }
  20586. #define SET_GPIO_12_doen_i2srx_bclk_out { \
  20587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20588. _ezchip_macro_read_value_ &= ~(0xFF); \
  20589. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  20590. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20591. }
  20592. #define SET_GPIO_12_doen_i2srx_bclk_out_oen { \
  20593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20594. _ezchip_macro_read_value_ &= ~(0xFF); \
  20595. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  20596. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20597. }
  20598. #define SET_GPIO_12_doen_i2srx_lrck_out { \
  20599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20600. _ezchip_macro_read_value_ &= ~(0xFF); \
  20601. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  20602. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20603. }
  20604. #define SET_GPIO_12_doen_i2srx_lrck_out_oen { \
  20605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20606. _ezchip_macro_read_value_ &= ~(0xFF); \
  20607. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  20608. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20609. }
  20610. #define SET_GPIO_12_doen_i2srx_mclk_out { \
  20611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20612. _ezchip_macro_read_value_ &= ~(0xFF); \
  20613. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  20614. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20615. }
  20616. #define SET_GPIO_12_doen_i2stx_bclk_out { \
  20617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20618. _ezchip_macro_read_value_ &= ~(0xFF); \
  20619. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  20620. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20621. }
  20622. #define SET_GPIO_12_doen_i2stx_bclk_out_oen { \
  20623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20624. _ezchip_macro_read_value_ &= ~(0xFF); \
  20625. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  20626. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20627. }
  20628. #define SET_GPIO_12_doen_i2stx_lrck_out { \
  20629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20630. _ezchip_macro_read_value_ &= ~(0xFF); \
  20631. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  20632. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20633. }
  20634. #define SET_GPIO_12_doen_i2stx_lrckout_oen { \
  20635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20636. _ezchip_macro_read_value_ &= ~(0xFF); \
  20637. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  20638. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20639. }
  20640. #define SET_GPIO_12_doen_i2stx_mclk_out { \
  20641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20642. _ezchip_macro_read_value_ &= ~(0xFF); \
  20643. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  20644. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20645. }
  20646. #define SET_GPIO_12_doen_i2stx_sdout0 { \
  20647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20648. _ezchip_macro_read_value_ &= ~(0xFF); \
  20649. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  20650. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20651. }
  20652. #define SET_GPIO_12_doen_i2stx_sdout1 { \
  20653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20654. _ezchip_macro_read_value_ &= ~(0xFF); \
  20655. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  20656. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20657. }
  20658. #define SET_GPIO_12_doen_lcd_pad_csm_n { \
  20659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20660. _ezchip_macro_read_value_ &= ~(0xFF); \
  20661. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  20662. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20663. }
  20664. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit0 { \
  20665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20666. _ezchip_macro_read_value_ &= ~(0xFF); \
  20667. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  20668. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20669. }
  20670. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit1 { \
  20671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20672. _ezchip_macro_read_value_ &= ~(0xFF); \
  20673. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  20674. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20675. }
  20676. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit2 { \
  20677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20678. _ezchip_macro_read_value_ &= ~(0xFF); \
  20679. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  20680. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20681. }
  20682. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit3 { \
  20683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20684. _ezchip_macro_read_value_ &= ~(0xFF); \
  20685. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  20686. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20687. }
  20688. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit4 { \
  20689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20690. _ezchip_macro_read_value_ &= ~(0xFF); \
  20691. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  20692. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20693. }
  20694. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit5 { \
  20695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20696. _ezchip_macro_read_value_ &= ~(0xFF); \
  20697. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  20698. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20699. }
  20700. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit6 { \
  20701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20702. _ezchip_macro_read_value_ &= ~(0xFF); \
  20703. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  20704. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20705. }
  20706. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit7 { \
  20707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20708. _ezchip_macro_read_value_ &= ~(0xFF); \
  20709. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  20710. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20711. }
  20712. #define SET_GPIO_12_doen_pwm_pad_out_bit0 { \
  20713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20714. _ezchip_macro_read_value_ &= ~(0xFF); \
  20715. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  20716. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20717. }
  20718. #define SET_GPIO_12_doen_pwm_pad_out_bit1 { \
  20719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20720. _ezchip_macro_read_value_ &= ~(0xFF); \
  20721. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  20722. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20723. }
  20724. #define SET_GPIO_12_doen_pwm_pad_out_bit2 { \
  20725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20726. _ezchip_macro_read_value_ &= ~(0xFF); \
  20727. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  20728. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20729. }
  20730. #define SET_GPIO_12_doen_pwm_pad_out_bit3 { \
  20731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20732. _ezchip_macro_read_value_ &= ~(0xFF); \
  20733. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  20734. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20735. }
  20736. #define SET_GPIO_12_doen_pwm_pad_out_bit4 { \
  20737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20738. _ezchip_macro_read_value_ &= ~(0xFF); \
  20739. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  20740. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20741. }
  20742. #define SET_GPIO_12_doen_pwm_pad_out_bit5 { \
  20743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20744. _ezchip_macro_read_value_ &= ~(0xFF); \
  20745. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  20746. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20747. }
  20748. #define SET_GPIO_12_doen_pwm_pad_out_bit6 { \
  20749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20750. _ezchip_macro_read_value_ &= ~(0xFF); \
  20751. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  20752. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20753. }
  20754. #define SET_GPIO_12_doen_pwm_pad_out_bit7 { \
  20755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20756. _ezchip_macro_read_value_ &= ~(0xFF); \
  20757. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  20758. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20759. }
  20760. #define SET_GPIO_12_doen_pwmdac_left_out { \
  20761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20762. _ezchip_macro_read_value_ &= ~(0xFF); \
  20763. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  20764. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20765. }
  20766. #define SET_GPIO_12_doen_pwmdac_right_out { \
  20767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20768. _ezchip_macro_read_value_ &= ~(0xFF); \
  20769. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  20770. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20771. }
  20772. #define SET_GPIO_12_doen_qspi_csn1_out { \
  20773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20774. _ezchip_macro_read_value_ &= ~(0xFF); \
  20775. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  20776. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20777. }
  20778. #define SET_GPIO_12_doen_qspi_csn2_out { \
  20779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20780. _ezchip_macro_read_value_ &= ~(0xFF); \
  20781. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  20782. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20783. }
  20784. #define SET_GPIO_12_doen_qspi_csn3_out { \
  20785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20786. _ezchip_macro_read_value_ &= ~(0xFF); \
  20787. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  20788. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20789. }
  20790. #define SET_GPIO_12_doen_register23_SCFG_cmsensor_rst0 { \
  20791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20792. _ezchip_macro_read_value_ &= ~(0xFF); \
  20793. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  20794. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20795. }
  20796. #define SET_GPIO_12_doen_register23_SCFG_cmsensor_rst1 { \
  20797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20798. _ezchip_macro_read_value_ &= ~(0xFF); \
  20799. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  20800. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20801. }
  20802. #define SET_GPIO_12_doen_register32_SCFG_gmac_phy_rstn { \
  20803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20804. _ezchip_macro_read_value_ &= ~(0xFF); \
  20805. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  20806. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20807. }
  20808. #define SET_GPIO_12_doen_sdio0_pad_card_power_en { \
  20809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20810. _ezchip_macro_read_value_ &= ~(0xFF); \
  20811. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  20812. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20813. }
  20814. #define SET_GPIO_12_doen_sdio0_pad_cclk_out { \
  20815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20816. _ezchip_macro_read_value_ &= ~(0xFF); \
  20817. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  20818. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20819. }
  20820. #define SET_GPIO_12_doen_sdio0_pad_ccmd_oe { \
  20821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20822. _ezchip_macro_read_value_ &= ~(0xFF); \
  20823. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  20824. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20825. }
  20826. #define SET_GPIO_12_doen_sdio0_pad_ccmd_out { \
  20827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20828. _ezchip_macro_read_value_ &= ~(0xFF); \
  20829. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  20830. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20831. }
  20832. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit0 { \
  20833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20834. _ezchip_macro_read_value_ &= ~(0xFF); \
  20835. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  20836. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20837. }
  20838. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit1 { \
  20839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20840. _ezchip_macro_read_value_ &= ~(0xFF); \
  20841. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  20842. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20843. }
  20844. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit2 { \
  20845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20846. _ezchip_macro_read_value_ &= ~(0xFF); \
  20847. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  20848. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20849. }
  20850. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit3 { \
  20851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20852. _ezchip_macro_read_value_ &= ~(0xFF); \
  20853. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  20854. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20855. }
  20856. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit4 { \
  20857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20858. _ezchip_macro_read_value_ &= ~(0xFF); \
  20859. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  20860. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20861. }
  20862. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit5 { \
  20863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20864. _ezchip_macro_read_value_ &= ~(0xFF); \
  20865. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  20866. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20867. }
  20868. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit6 { \
  20869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20870. _ezchip_macro_read_value_ &= ~(0xFF); \
  20871. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  20872. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20873. }
  20874. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit7 { \
  20875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20876. _ezchip_macro_read_value_ &= ~(0xFF); \
  20877. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  20878. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20879. }
  20880. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit0 { \
  20881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20882. _ezchip_macro_read_value_ &= ~(0xFF); \
  20883. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  20884. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20885. }
  20886. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit1 { \
  20887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20888. _ezchip_macro_read_value_ &= ~(0xFF); \
  20889. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  20890. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20891. }
  20892. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit2 { \
  20893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20894. _ezchip_macro_read_value_ &= ~(0xFF); \
  20895. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  20896. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20897. }
  20898. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit3 { \
  20899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20900. _ezchip_macro_read_value_ &= ~(0xFF); \
  20901. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  20902. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20903. }
  20904. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit4 { \
  20905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20906. _ezchip_macro_read_value_ &= ~(0xFF); \
  20907. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  20908. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20909. }
  20910. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit5 { \
  20911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20912. _ezchip_macro_read_value_ &= ~(0xFF); \
  20913. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  20914. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20915. }
  20916. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit6 { \
  20917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20918. _ezchip_macro_read_value_ &= ~(0xFF); \
  20919. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  20920. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20921. }
  20922. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit7 { \
  20923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20924. _ezchip_macro_read_value_ &= ~(0xFF); \
  20925. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  20926. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20927. }
  20928. #define SET_GPIO_12_doen_sdio0_pad_rst_n { \
  20929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20930. _ezchip_macro_read_value_ &= ~(0xFF); \
  20931. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  20932. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20933. }
  20934. #define SET_GPIO_12_doen_sdio1_pad_card_power_en { \
  20935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20936. _ezchip_macro_read_value_ &= ~(0xFF); \
  20937. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  20938. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20939. }
  20940. #define SET_GPIO_12_doen_sdio1_pad_cclk_out { \
  20941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20942. _ezchip_macro_read_value_ &= ~(0xFF); \
  20943. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  20944. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20945. }
  20946. #define SET_GPIO_12_doen_sdio1_pad_ccmd_oe { \
  20947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20948. _ezchip_macro_read_value_ &= ~(0xFF); \
  20949. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  20950. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20951. }
  20952. #define SET_GPIO_12_doen_sdio1_pad_ccmd_out { \
  20953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20954. _ezchip_macro_read_value_ &= ~(0xFF); \
  20955. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  20956. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20957. }
  20958. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit0 { \
  20959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20960. _ezchip_macro_read_value_ &= ~(0xFF); \
  20961. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  20962. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20963. }
  20964. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit1 { \
  20965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20966. _ezchip_macro_read_value_ &= ~(0xFF); \
  20967. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  20968. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20969. }
  20970. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit2 { \
  20971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20972. _ezchip_macro_read_value_ &= ~(0xFF); \
  20973. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  20974. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20975. }
  20976. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit3 { \
  20977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20978. _ezchip_macro_read_value_ &= ~(0xFF); \
  20979. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  20980. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20981. }
  20982. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit4 { \
  20983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20984. _ezchip_macro_read_value_ &= ~(0xFF); \
  20985. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  20986. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20987. }
  20988. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit5 { \
  20989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20990. _ezchip_macro_read_value_ &= ~(0xFF); \
  20991. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  20992. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20993. }
  20994. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit6 { \
  20995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20996. _ezchip_macro_read_value_ &= ~(0xFF); \
  20997. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  20998. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20999. }
  21000. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit7 { \
  21001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21002. _ezchip_macro_read_value_ &= ~(0xFF); \
  21003. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  21004. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21005. }
  21006. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit0 { \
  21007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21008. _ezchip_macro_read_value_ &= ~(0xFF); \
  21009. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  21010. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21011. }
  21012. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit1 { \
  21013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21014. _ezchip_macro_read_value_ &= ~(0xFF); \
  21015. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  21016. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21017. }
  21018. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit2 { \
  21019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21020. _ezchip_macro_read_value_ &= ~(0xFF); \
  21021. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  21022. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21023. }
  21024. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit3 { \
  21025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21026. _ezchip_macro_read_value_ &= ~(0xFF); \
  21027. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  21028. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21029. }
  21030. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit4 { \
  21031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21032. _ezchip_macro_read_value_ &= ~(0xFF); \
  21033. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  21034. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21035. }
  21036. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit5 { \
  21037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21038. _ezchip_macro_read_value_ &= ~(0xFF); \
  21039. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  21040. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21041. }
  21042. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit6 { \
  21043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21044. _ezchip_macro_read_value_ &= ~(0xFF); \
  21045. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  21046. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21047. }
  21048. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit7 { \
  21049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21050. _ezchip_macro_read_value_ &= ~(0xFF); \
  21051. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  21052. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21053. }
  21054. #define SET_GPIO_12_doen_sdio1_pad_rst_n { \
  21055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21056. _ezchip_macro_read_value_ &= ~(0xFF); \
  21057. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  21058. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21059. }
  21060. #define SET_GPIO_12_doen_spdif_tx_sdout { \
  21061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21062. _ezchip_macro_read_value_ &= ~(0xFF); \
  21063. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  21064. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21065. }
  21066. #define SET_GPIO_12_doen_spdif_tx_sdout_oen { \
  21067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21068. _ezchip_macro_read_value_ &= ~(0xFF); \
  21069. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  21070. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21071. }
  21072. #define SET_GPIO_12_doen_spi0_pad_oe_n { \
  21073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21074. _ezchip_macro_read_value_ &= ~(0xFF); \
  21075. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  21076. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21077. }
  21078. #define SET_GPIO_12_doen_spi0_pad_sck_out { \
  21079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21080. _ezchip_macro_read_value_ &= ~(0xFF); \
  21081. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  21082. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21083. }
  21084. #define SET_GPIO_12_doen_spi0_pad_ss_0_n { \
  21085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21086. _ezchip_macro_read_value_ &= ~(0xFF); \
  21087. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  21088. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21089. }
  21090. #define SET_GPIO_12_doen_spi0_pad_ss_1_n { \
  21091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21092. _ezchip_macro_read_value_ &= ~(0xFF); \
  21093. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  21094. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21095. }
  21096. #define SET_GPIO_12_doen_spi0_pad_txd { \
  21097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21098. _ezchip_macro_read_value_ &= ~(0xFF); \
  21099. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  21100. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21101. }
  21102. #define SET_GPIO_12_doen_spi1_pad_oe_n { \
  21103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21104. _ezchip_macro_read_value_ &= ~(0xFF); \
  21105. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  21106. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21107. }
  21108. #define SET_GPIO_12_doen_spi1_pad_sck_out { \
  21109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21110. _ezchip_macro_read_value_ &= ~(0xFF); \
  21111. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  21112. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21113. }
  21114. #define SET_GPIO_12_doen_spi1_pad_ss_0_n { \
  21115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21116. _ezchip_macro_read_value_ &= ~(0xFF); \
  21117. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  21118. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21119. }
  21120. #define SET_GPIO_12_doen_spi1_pad_ss_1_n { \
  21121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21122. _ezchip_macro_read_value_ &= ~(0xFF); \
  21123. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  21124. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21125. }
  21126. #define SET_GPIO_12_doen_spi1_pad_txd { \
  21127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21128. _ezchip_macro_read_value_ &= ~(0xFF); \
  21129. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  21130. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21131. }
  21132. #define SET_GPIO_12_doen_spi2_pad_oe_n { \
  21133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21134. _ezchip_macro_read_value_ &= ~(0xFF); \
  21135. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  21136. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21137. }
  21138. #define SET_GPIO_12_doen_spi2_pad_sck_out { \
  21139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21140. _ezchip_macro_read_value_ &= ~(0xFF); \
  21141. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  21142. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21143. }
  21144. #define SET_GPIO_12_doen_spi2_pad_ss_0_n { \
  21145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21146. _ezchip_macro_read_value_ &= ~(0xFF); \
  21147. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  21148. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21149. }
  21150. #define SET_GPIO_12_doen_spi2_pad_ss_1_n { \
  21151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21152. _ezchip_macro_read_value_ &= ~(0xFF); \
  21153. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  21154. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21155. }
  21156. #define SET_GPIO_12_doen_spi2_pad_txd { \
  21157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21158. _ezchip_macro_read_value_ &= ~(0xFF); \
  21159. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  21160. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21161. }
  21162. #define SET_GPIO_12_doen_spi2ahb_pad_oe_n_bit0 { \
  21163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21164. _ezchip_macro_read_value_ &= ~(0xFF); \
  21165. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  21166. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21167. }
  21168. #define SET_GPIO_12_doen_spi2ahb_pad_oe_n_bit1 { \
  21169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21170. _ezchip_macro_read_value_ &= ~(0xFF); \
  21171. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  21172. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21173. }
  21174. #define SET_GPIO_12_doen_spi2ahb_pad_oe_n_bit2 { \
  21175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21176. _ezchip_macro_read_value_ &= ~(0xFF); \
  21177. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  21178. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21179. }
  21180. #define SET_GPIO_12_doen_spi2ahb_pad_oe_n_bit3 { \
  21181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21182. _ezchip_macro_read_value_ &= ~(0xFF); \
  21183. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  21184. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21185. }
  21186. #define SET_GPIO_12_doen_spi2ahb_pad_txd_bit0 { \
  21187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21188. _ezchip_macro_read_value_ &= ~(0xFF); \
  21189. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  21190. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21191. }
  21192. #define SET_GPIO_12_doen_spi2ahb_pad_txd_bit1 { \
  21193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21194. _ezchip_macro_read_value_ &= ~(0xFF); \
  21195. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  21196. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21197. }
  21198. #define SET_GPIO_12_doen_spi2ahb_pad_txd_bit2 { \
  21199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21200. _ezchip_macro_read_value_ &= ~(0xFF); \
  21201. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  21202. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21203. }
  21204. #define SET_GPIO_12_doen_spi2ahb_pad_txd_bit3 { \
  21205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21206. _ezchip_macro_read_value_ &= ~(0xFF); \
  21207. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  21208. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21209. }
  21210. #define SET_GPIO_12_doen_spi3_pad_oe_n { \
  21211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21212. _ezchip_macro_read_value_ &= ~(0xFF); \
  21213. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  21214. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21215. }
  21216. #define SET_GPIO_12_doen_spi3_pad_sck_out { \
  21217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21218. _ezchip_macro_read_value_ &= ~(0xFF); \
  21219. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  21220. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21221. }
  21222. #define SET_GPIO_12_doen_spi3_pad_ss_0_n { \
  21223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21224. _ezchip_macro_read_value_ &= ~(0xFF); \
  21225. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  21226. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21227. }
  21228. #define SET_GPIO_12_doen_spi3_pad_ss_1_n { \
  21229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21230. _ezchip_macro_read_value_ &= ~(0xFF); \
  21231. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  21232. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21233. }
  21234. #define SET_GPIO_12_doen_spi3_pad_txd { \
  21235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21236. _ezchip_macro_read_value_ &= ~(0xFF); \
  21237. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  21238. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21239. }
  21240. #define SET_GPIO_12_doen_uart0_pad_dtrn { \
  21241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21242. _ezchip_macro_read_value_ &= ~(0xFF); \
  21243. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  21244. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21245. }
  21246. #define SET_GPIO_12_doen_uart0_pad_rtsn { \
  21247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21248. _ezchip_macro_read_value_ &= ~(0xFF); \
  21249. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  21250. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21251. }
  21252. #define SET_GPIO_12_doen_uart0_pad_sout { \
  21253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21254. _ezchip_macro_read_value_ &= ~(0xFF); \
  21255. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  21256. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21257. }
  21258. #define SET_GPIO_12_doen_uart1_pad_sout { \
  21259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21260. _ezchip_macro_read_value_ &= ~(0xFF); \
  21261. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  21262. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21263. }
  21264. #define SET_GPIO_12_doen_uart2_pad_dtr_n { \
  21265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21266. _ezchip_macro_read_value_ &= ~(0xFF); \
  21267. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  21268. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21269. }
  21270. #define SET_GPIO_12_doen_uart2_pad_rts_n { \
  21271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21272. _ezchip_macro_read_value_ &= ~(0xFF); \
  21273. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  21274. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21275. }
  21276. #define SET_GPIO_12_doen_uart2_pad_sout { \
  21277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21278. _ezchip_macro_read_value_ &= ~(0xFF); \
  21279. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  21280. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21281. }
  21282. #define SET_GPIO_12_doen_uart3_pad_sout { \
  21283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21284. _ezchip_macro_read_value_ &= ~(0xFF); \
  21285. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  21286. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21287. }
  21288. #define SET_GPIO_12_doen_usb_drv_bus { \
  21289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21290. _ezchip_macro_read_value_ &= ~(0xFF); \
  21291. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  21292. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21293. }
  21294. #define SET_GPIO_13_dout_reverse_(en) { \
  21295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21296. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  21297. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  21298. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21299. }
  21300. #define SET_GPIO_13_dout_LOW { \
  21301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21302. _ezchip_macro_read_value_ &= ~(0xFF); \
  21303. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  21304. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21305. }
  21306. #define SET_GPIO_13_dout_HIGH { \
  21307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21308. _ezchip_macro_read_value_ &= ~(0xFF); \
  21309. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  21310. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21311. }
  21312. #define SET_GPIO_13_dout_clk_gmac_tophyref { \
  21313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21314. _ezchip_macro_read_value_ &= ~(0xFF); \
  21315. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  21316. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21317. }
  21318. #define SET_GPIO_13_dout_cpu_jtag_tdo { \
  21319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21320. _ezchip_macro_read_value_ &= ~(0xFF); \
  21321. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  21322. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21323. }
  21324. #define SET_GPIO_13_dout_cpu_jtag_tdo_oen { \
  21325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21326. _ezchip_macro_read_value_ &= ~(0xFF); \
  21327. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  21328. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21329. }
  21330. #define SET_GPIO_13_dout_dmic_clk_out { \
  21331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21332. _ezchip_macro_read_value_ &= ~(0xFF); \
  21333. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  21334. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21335. }
  21336. #define SET_GPIO_13_dout_dsp_JTDOEn_pad { \
  21337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21338. _ezchip_macro_read_value_ &= ~(0xFF); \
  21339. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  21340. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21341. }
  21342. #define SET_GPIO_13_dout_dsp_JTDO_pad { \
  21343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21344. _ezchip_macro_read_value_ &= ~(0xFF); \
  21345. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  21346. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21347. }
  21348. #define SET_GPIO_13_dout_i2c0_pad_sck_oe { \
  21349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21350. _ezchip_macro_read_value_ &= ~(0xFF); \
  21351. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  21352. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21353. }
  21354. #define SET_GPIO_13_dout_i2c0_pad_sda_oe { \
  21355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21356. _ezchip_macro_read_value_ &= ~(0xFF); \
  21357. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  21358. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21359. }
  21360. #define SET_GPIO_13_dout_i2c1_pad_sck_oe { \
  21361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21362. _ezchip_macro_read_value_ &= ~(0xFF); \
  21363. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  21364. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21365. }
  21366. #define SET_GPIO_13_dout_i2c1_pad_sda_oe { \
  21367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21368. _ezchip_macro_read_value_ &= ~(0xFF); \
  21369. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  21370. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21371. }
  21372. #define SET_GPIO_13_dout_i2c2_pad_sck_oe { \
  21373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21374. _ezchip_macro_read_value_ &= ~(0xFF); \
  21375. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  21376. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21377. }
  21378. #define SET_GPIO_13_dout_i2c2_pad_sda_oe { \
  21379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21380. _ezchip_macro_read_value_ &= ~(0xFF); \
  21381. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  21382. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21383. }
  21384. #define SET_GPIO_13_dout_i2c3_pad_sck_oe { \
  21385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21386. _ezchip_macro_read_value_ &= ~(0xFF); \
  21387. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  21388. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21389. }
  21390. #define SET_GPIO_13_dout_i2c3_pad_sda_oe { \
  21391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21392. _ezchip_macro_read_value_ &= ~(0xFF); \
  21393. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  21394. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21395. }
  21396. #define SET_GPIO_13_dout_i2srx_bclk_out { \
  21397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21398. _ezchip_macro_read_value_ &= ~(0xFF); \
  21399. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  21400. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21401. }
  21402. #define SET_GPIO_13_dout_i2srx_bclk_out_oen { \
  21403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21404. _ezchip_macro_read_value_ &= ~(0xFF); \
  21405. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  21406. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21407. }
  21408. #define SET_GPIO_13_dout_i2srx_lrck_out { \
  21409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21410. _ezchip_macro_read_value_ &= ~(0xFF); \
  21411. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  21412. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21413. }
  21414. #define SET_GPIO_13_dout_i2srx_lrck_out_oen { \
  21415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21416. _ezchip_macro_read_value_ &= ~(0xFF); \
  21417. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  21418. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21419. }
  21420. #define SET_GPIO_13_dout_i2srx_mclk_out { \
  21421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21422. _ezchip_macro_read_value_ &= ~(0xFF); \
  21423. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  21424. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21425. }
  21426. #define SET_GPIO_13_dout_i2stx_bclk_out { \
  21427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21428. _ezchip_macro_read_value_ &= ~(0xFF); \
  21429. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  21430. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21431. }
  21432. #define SET_GPIO_13_dout_i2stx_bclk_out_oen { \
  21433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21434. _ezchip_macro_read_value_ &= ~(0xFF); \
  21435. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  21436. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21437. }
  21438. #define SET_GPIO_13_dout_i2stx_lrck_out { \
  21439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21440. _ezchip_macro_read_value_ &= ~(0xFF); \
  21441. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  21442. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21443. }
  21444. #define SET_GPIO_13_dout_i2stx_lrckout_oen { \
  21445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21446. _ezchip_macro_read_value_ &= ~(0xFF); \
  21447. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  21448. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21449. }
  21450. #define SET_GPIO_13_dout_i2stx_mclk_out { \
  21451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21452. _ezchip_macro_read_value_ &= ~(0xFF); \
  21453. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  21454. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21455. }
  21456. #define SET_GPIO_13_dout_i2stx_sdout0 { \
  21457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21458. _ezchip_macro_read_value_ &= ~(0xFF); \
  21459. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  21460. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21461. }
  21462. #define SET_GPIO_13_dout_i2stx_sdout1 { \
  21463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21464. _ezchip_macro_read_value_ &= ~(0xFF); \
  21465. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  21466. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21467. }
  21468. #define SET_GPIO_13_dout_lcd_pad_csm_n { \
  21469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21470. _ezchip_macro_read_value_ &= ~(0xFF); \
  21471. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  21472. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21473. }
  21474. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit0 { \
  21475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21476. _ezchip_macro_read_value_ &= ~(0xFF); \
  21477. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  21478. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21479. }
  21480. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit1 { \
  21481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21482. _ezchip_macro_read_value_ &= ~(0xFF); \
  21483. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  21484. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21485. }
  21486. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit2 { \
  21487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21488. _ezchip_macro_read_value_ &= ~(0xFF); \
  21489. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  21490. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21491. }
  21492. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit3 { \
  21493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21494. _ezchip_macro_read_value_ &= ~(0xFF); \
  21495. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  21496. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21497. }
  21498. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit4 { \
  21499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21500. _ezchip_macro_read_value_ &= ~(0xFF); \
  21501. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  21502. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21503. }
  21504. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit5 { \
  21505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21506. _ezchip_macro_read_value_ &= ~(0xFF); \
  21507. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  21508. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21509. }
  21510. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit6 { \
  21511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21512. _ezchip_macro_read_value_ &= ~(0xFF); \
  21513. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  21514. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21515. }
  21516. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit7 { \
  21517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21518. _ezchip_macro_read_value_ &= ~(0xFF); \
  21519. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  21520. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21521. }
  21522. #define SET_GPIO_13_dout_pwm_pad_out_bit0 { \
  21523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21524. _ezchip_macro_read_value_ &= ~(0xFF); \
  21525. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  21526. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21527. }
  21528. #define SET_GPIO_13_dout_pwm_pad_out_bit1 { \
  21529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21530. _ezchip_macro_read_value_ &= ~(0xFF); \
  21531. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  21532. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21533. }
  21534. #define SET_GPIO_13_dout_pwm_pad_out_bit2 { \
  21535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21536. _ezchip_macro_read_value_ &= ~(0xFF); \
  21537. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  21538. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21539. }
  21540. #define SET_GPIO_13_dout_pwm_pad_out_bit3 { \
  21541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21542. _ezchip_macro_read_value_ &= ~(0xFF); \
  21543. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  21544. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21545. }
  21546. #define SET_GPIO_13_dout_pwm_pad_out_bit4 { \
  21547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21548. _ezchip_macro_read_value_ &= ~(0xFF); \
  21549. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  21550. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21551. }
  21552. #define SET_GPIO_13_dout_pwm_pad_out_bit5 { \
  21553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21554. _ezchip_macro_read_value_ &= ~(0xFF); \
  21555. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  21556. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21557. }
  21558. #define SET_GPIO_13_dout_pwm_pad_out_bit6 { \
  21559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21560. _ezchip_macro_read_value_ &= ~(0xFF); \
  21561. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  21562. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21563. }
  21564. #define SET_GPIO_13_dout_pwm_pad_out_bit7 { \
  21565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21566. _ezchip_macro_read_value_ &= ~(0xFF); \
  21567. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  21568. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21569. }
  21570. #define SET_GPIO_13_dout_pwmdac_left_out { \
  21571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21572. _ezchip_macro_read_value_ &= ~(0xFF); \
  21573. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  21574. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21575. }
  21576. #define SET_GPIO_13_dout_pwmdac_right_out { \
  21577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21578. _ezchip_macro_read_value_ &= ~(0xFF); \
  21579. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  21580. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21581. }
  21582. #define SET_GPIO_13_dout_qspi_csn1_out { \
  21583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21584. _ezchip_macro_read_value_ &= ~(0xFF); \
  21585. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  21586. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21587. }
  21588. #define SET_GPIO_13_dout_qspi_csn2_out { \
  21589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21590. _ezchip_macro_read_value_ &= ~(0xFF); \
  21591. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  21592. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21593. }
  21594. #define SET_GPIO_13_dout_qspi_csn3_out { \
  21595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21596. _ezchip_macro_read_value_ &= ~(0xFF); \
  21597. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  21598. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21599. }
  21600. #define SET_GPIO_13_dout_register23_SCFG_cmsensor_rst0 { \
  21601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21602. _ezchip_macro_read_value_ &= ~(0xFF); \
  21603. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  21604. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21605. }
  21606. #define SET_GPIO_13_dout_register23_SCFG_cmsensor_rst1 { \
  21607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21608. _ezchip_macro_read_value_ &= ~(0xFF); \
  21609. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  21610. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21611. }
  21612. #define SET_GPIO_13_dout_register32_SCFG_gmac_phy_rstn { \
  21613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21614. _ezchip_macro_read_value_ &= ~(0xFF); \
  21615. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  21616. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21617. }
  21618. #define SET_GPIO_13_dout_sdio0_pad_card_power_en { \
  21619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21620. _ezchip_macro_read_value_ &= ~(0xFF); \
  21621. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  21622. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21623. }
  21624. #define SET_GPIO_13_dout_sdio0_pad_cclk_out { \
  21625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21626. _ezchip_macro_read_value_ &= ~(0xFF); \
  21627. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  21628. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21629. }
  21630. #define SET_GPIO_13_dout_sdio0_pad_ccmd_oe { \
  21631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21632. _ezchip_macro_read_value_ &= ~(0xFF); \
  21633. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  21634. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21635. }
  21636. #define SET_GPIO_13_dout_sdio0_pad_ccmd_out { \
  21637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21638. _ezchip_macro_read_value_ &= ~(0xFF); \
  21639. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  21640. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21641. }
  21642. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit0 { \
  21643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21644. _ezchip_macro_read_value_ &= ~(0xFF); \
  21645. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  21646. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21647. }
  21648. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit1 { \
  21649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21650. _ezchip_macro_read_value_ &= ~(0xFF); \
  21651. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  21652. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21653. }
  21654. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit2 { \
  21655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21656. _ezchip_macro_read_value_ &= ~(0xFF); \
  21657. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  21658. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21659. }
  21660. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit3 { \
  21661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21662. _ezchip_macro_read_value_ &= ~(0xFF); \
  21663. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  21664. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21665. }
  21666. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit4 { \
  21667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21668. _ezchip_macro_read_value_ &= ~(0xFF); \
  21669. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  21670. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21671. }
  21672. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit5 { \
  21673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21674. _ezchip_macro_read_value_ &= ~(0xFF); \
  21675. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  21676. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21677. }
  21678. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit6 { \
  21679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21680. _ezchip_macro_read_value_ &= ~(0xFF); \
  21681. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  21682. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21683. }
  21684. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit7 { \
  21685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21686. _ezchip_macro_read_value_ &= ~(0xFF); \
  21687. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  21688. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21689. }
  21690. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit0 { \
  21691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21692. _ezchip_macro_read_value_ &= ~(0xFF); \
  21693. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  21694. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21695. }
  21696. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit1 { \
  21697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21698. _ezchip_macro_read_value_ &= ~(0xFF); \
  21699. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  21700. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21701. }
  21702. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit2 { \
  21703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21704. _ezchip_macro_read_value_ &= ~(0xFF); \
  21705. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  21706. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21707. }
  21708. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit3 { \
  21709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21710. _ezchip_macro_read_value_ &= ~(0xFF); \
  21711. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  21712. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21713. }
  21714. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit4 { \
  21715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21716. _ezchip_macro_read_value_ &= ~(0xFF); \
  21717. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  21718. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21719. }
  21720. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit5 { \
  21721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21722. _ezchip_macro_read_value_ &= ~(0xFF); \
  21723. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  21724. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21725. }
  21726. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit6 { \
  21727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21728. _ezchip_macro_read_value_ &= ~(0xFF); \
  21729. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  21730. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21731. }
  21732. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit7 { \
  21733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21734. _ezchip_macro_read_value_ &= ~(0xFF); \
  21735. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  21736. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21737. }
  21738. #define SET_GPIO_13_dout_sdio0_pad_rst_n { \
  21739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21740. _ezchip_macro_read_value_ &= ~(0xFF); \
  21741. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  21742. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21743. }
  21744. #define SET_GPIO_13_dout_sdio1_pad_card_power_en { \
  21745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21746. _ezchip_macro_read_value_ &= ~(0xFF); \
  21747. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  21748. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21749. }
  21750. #define SET_GPIO_13_dout_sdio1_pad_cclk_out { \
  21751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21752. _ezchip_macro_read_value_ &= ~(0xFF); \
  21753. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  21754. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21755. }
  21756. #define SET_GPIO_13_dout_sdio1_pad_ccmd_oe { \
  21757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21758. _ezchip_macro_read_value_ &= ~(0xFF); \
  21759. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  21760. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21761. }
  21762. #define SET_GPIO_13_dout_sdio1_pad_ccmd_out { \
  21763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21764. _ezchip_macro_read_value_ &= ~(0xFF); \
  21765. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  21766. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21767. }
  21768. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit0 { \
  21769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21770. _ezchip_macro_read_value_ &= ~(0xFF); \
  21771. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  21772. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21773. }
  21774. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit1 { \
  21775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21776. _ezchip_macro_read_value_ &= ~(0xFF); \
  21777. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  21778. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21779. }
  21780. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit2 { \
  21781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21782. _ezchip_macro_read_value_ &= ~(0xFF); \
  21783. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  21784. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21785. }
  21786. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit3 { \
  21787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21788. _ezchip_macro_read_value_ &= ~(0xFF); \
  21789. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  21790. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21791. }
  21792. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit4 { \
  21793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21794. _ezchip_macro_read_value_ &= ~(0xFF); \
  21795. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  21796. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21797. }
  21798. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit5 { \
  21799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21800. _ezchip_macro_read_value_ &= ~(0xFF); \
  21801. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  21802. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21803. }
  21804. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit6 { \
  21805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21806. _ezchip_macro_read_value_ &= ~(0xFF); \
  21807. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  21808. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21809. }
  21810. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit7 { \
  21811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21812. _ezchip_macro_read_value_ &= ~(0xFF); \
  21813. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  21814. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21815. }
  21816. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit0 { \
  21817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21818. _ezchip_macro_read_value_ &= ~(0xFF); \
  21819. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  21820. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21821. }
  21822. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit1 { \
  21823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21824. _ezchip_macro_read_value_ &= ~(0xFF); \
  21825. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  21826. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21827. }
  21828. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit2 { \
  21829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21830. _ezchip_macro_read_value_ &= ~(0xFF); \
  21831. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  21832. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21833. }
  21834. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit3 { \
  21835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21836. _ezchip_macro_read_value_ &= ~(0xFF); \
  21837. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  21838. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21839. }
  21840. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit4 { \
  21841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21842. _ezchip_macro_read_value_ &= ~(0xFF); \
  21843. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  21844. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21845. }
  21846. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit5 { \
  21847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21848. _ezchip_macro_read_value_ &= ~(0xFF); \
  21849. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  21850. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21851. }
  21852. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit6 { \
  21853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21854. _ezchip_macro_read_value_ &= ~(0xFF); \
  21855. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  21856. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21857. }
  21858. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit7 { \
  21859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21860. _ezchip_macro_read_value_ &= ~(0xFF); \
  21861. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  21862. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21863. }
  21864. #define SET_GPIO_13_dout_sdio1_pad_rst_n { \
  21865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21866. _ezchip_macro_read_value_ &= ~(0xFF); \
  21867. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  21868. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21869. }
  21870. #define SET_GPIO_13_dout_spdif_tx_sdout { \
  21871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21872. _ezchip_macro_read_value_ &= ~(0xFF); \
  21873. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  21874. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21875. }
  21876. #define SET_GPIO_13_dout_spdif_tx_sdout_oen { \
  21877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21878. _ezchip_macro_read_value_ &= ~(0xFF); \
  21879. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  21880. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21881. }
  21882. #define SET_GPIO_13_dout_spi0_pad_oe_n { \
  21883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21884. _ezchip_macro_read_value_ &= ~(0xFF); \
  21885. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  21886. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21887. }
  21888. #define SET_GPIO_13_dout_spi0_pad_sck_out { \
  21889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21890. _ezchip_macro_read_value_ &= ~(0xFF); \
  21891. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  21892. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21893. }
  21894. #define SET_GPIO_13_dout_spi0_pad_ss_0_n { \
  21895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21896. _ezchip_macro_read_value_ &= ~(0xFF); \
  21897. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  21898. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21899. }
  21900. #define SET_GPIO_13_dout_spi0_pad_ss_1_n { \
  21901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21902. _ezchip_macro_read_value_ &= ~(0xFF); \
  21903. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  21904. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21905. }
  21906. #define SET_GPIO_13_dout_spi0_pad_txd { \
  21907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21908. _ezchip_macro_read_value_ &= ~(0xFF); \
  21909. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  21910. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21911. }
  21912. #define SET_GPIO_13_dout_spi1_pad_oe_n { \
  21913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21914. _ezchip_macro_read_value_ &= ~(0xFF); \
  21915. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  21916. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21917. }
  21918. #define SET_GPIO_13_dout_spi1_pad_sck_out { \
  21919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21920. _ezchip_macro_read_value_ &= ~(0xFF); \
  21921. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  21922. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21923. }
  21924. #define SET_GPIO_13_dout_spi1_pad_ss_0_n { \
  21925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21926. _ezchip_macro_read_value_ &= ~(0xFF); \
  21927. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  21928. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21929. }
  21930. #define SET_GPIO_13_dout_spi1_pad_ss_1_n { \
  21931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21932. _ezchip_macro_read_value_ &= ~(0xFF); \
  21933. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  21934. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21935. }
  21936. #define SET_GPIO_13_dout_spi1_pad_txd { \
  21937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21938. _ezchip_macro_read_value_ &= ~(0xFF); \
  21939. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  21940. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21941. }
  21942. #define SET_GPIO_13_dout_spi2_pad_oe_n { \
  21943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21944. _ezchip_macro_read_value_ &= ~(0xFF); \
  21945. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  21946. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21947. }
  21948. #define SET_GPIO_13_dout_spi2_pad_sck_out { \
  21949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21950. _ezchip_macro_read_value_ &= ~(0xFF); \
  21951. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  21952. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21953. }
  21954. #define SET_GPIO_13_dout_spi2_pad_ss_0_n { \
  21955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21956. _ezchip_macro_read_value_ &= ~(0xFF); \
  21957. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  21958. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21959. }
  21960. #define SET_GPIO_13_dout_spi2_pad_ss_1_n { \
  21961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21962. _ezchip_macro_read_value_ &= ~(0xFF); \
  21963. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  21964. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21965. }
  21966. #define SET_GPIO_13_dout_spi2_pad_txd { \
  21967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21968. _ezchip_macro_read_value_ &= ~(0xFF); \
  21969. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  21970. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21971. }
  21972. #define SET_GPIO_13_dout_spi2ahb_pad_oe_n_bit0 { \
  21973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21974. _ezchip_macro_read_value_ &= ~(0xFF); \
  21975. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  21976. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21977. }
  21978. #define SET_GPIO_13_dout_spi2ahb_pad_oe_n_bit1 { \
  21979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21980. _ezchip_macro_read_value_ &= ~(0xFF); \
  21981. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  21982. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21983. }
  21984. #define SET_GPIO_13_dout_spi2ahb_pad_oe_n_bit2 { \
  21985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21986. _ezchip_macro_read_value_ &= ~(0xFF); \
  21987. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  21988. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21989. }
  21990. #define SET_GPIO_13_dout_spi2ahb_pad_oe_n_bit3 { \
  21991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21992. _ezchip_macro_read_value_ &= ~(0xFF); \
  21993. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  21994. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21995. }
  21996. #define SET_GPIO_13_dout_spi2ahb_pad_txd_bit0 { \
  21997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21998. _ezchip_macro_read_value_ &= ~(0xFF); \
  21999. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  22000. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22001. }
  22002. #define SET_GPIO_13_dout_spi2ahb_pad_txd_bit1 { \
  22003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22004. _ezchip_macro_read_value_ &= ~(0xFF); \
  22005. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  22006. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22007. }
  22008. #define SET_GPIO_13_dout_spi2ahb_pad_txd_bit2 { \
  22009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22010. _ezchip_macro_read_value_ &= ~(0xFF); \
  22011. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  22012. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22013. }
  22014. #define SET_GPIO_13_dout_spi2ahb_pad_txd_bit3 { \
  22015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22016. _ezchip_macro_read_value_ &= ~(0xFF); \
  22017. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  22018. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22019. }
  22020. #define SET_GPIO_13_dout_spi3_pad_oe_n { \
  22021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22022. _ezchip_macro_read_value_ &= ~(0xFF); \
  22023. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  22024. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22025. }
  22026. #define SET_GPIO_13_dout_spi3_pad_sck_out { \
  22027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22028. _ezchip_macro_read_value_ &= ~(0xFF); \
  22029. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  22030. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22031. }
  22032. #define SET_GPIO_13_dout_spi3_pad_ss_0_n { \
  22033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22034. _ezchip_macro_read_value_ &= ~(0xFF); \
  22035. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  22036. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22037. }
  22038. #define SET_GPIO_13_dout_spi3_pad_ss_1_n { \
  22039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22040. _ezchip_macro_read_value_ &= ~(0xFF); \
  22041. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  22042. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22043. }
  22044. #define SET_GPIO_13_dout_spi3_pad_txd { \
  22045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22046. _ezchip_macro_read_value_ &= ~(0xFF); \
  22047. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  22048. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22049. }
  22050. #define SET_GPIO_13_dout_uart0_pad_dtrn { \
  22051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22052. _ezchip_macro_read_value_ &= ~(0xFF); \
  22053. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  22054. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22055. }
  22056. #define SET_GPIO_13_dout_uart0_pad_rtsn { \
  22057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22058. _ezchip_macro_read_value_ &= ~(0xFF); \
  22059. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  22060. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22061. }
  22062. #define SET_GPIO_13_dout_uart0_pad_sout { \
  22063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22064. _ezchip_macro_read_value_ &= ~(0xFF); \
  22065. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  22066. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22067. }
  22068. #define SET_GPIO_13_dout_uart1_pad_sout { \
  22069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22070. _ezchip_macro_read_value_ &= ~(0xFF); \
  22071. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  22072. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22073. }
  22074. #define SET_GPIO_13_dout_uart2_pad_dtr_n { \
  22075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22076. _ezchip_macro_read_value_ &= ~(0xFF); \
  22077. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  22078. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22079. }
  22080. #define SET_GPIO_13_dout_uart2_pad_rts_n { \
  22081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22082. _ezchip_macro_read_value_ &= ~(0xFF); \
  22083. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  22084. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22085. }
  22086. #define SET_GPIO_13_dout_uart2_pad_sout { \
  22087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22088. _ezchip_macro_read_value_ &= ~(0xFF); \
  22089. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  22090. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22091. }
  22092. #define SET_GPIO_13_dout_uart3_pad_sout { \
  22093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22094. _ezchip_macro_read_value_ &= ~(0xFF); \
  22095. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  22096. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22097. }
  22098. #define SET_GPIO_13_dout_usb_drv_bus { \
  22099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22100. _ezchip_macro_read_value_ &= ~(0xFF); \
  22101. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  22102. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22103. }
  22104. #define SET_GPIO_13_doen_reverse_(en) { \
  22105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22106. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  22107. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  22108. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22109. }
  22110. #define SET_GPIO_13_doen_LOW { \
  22111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22112. _ezchip_macro_read_value_ &= ~(0xFF); \
  22113. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  22114. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22115. }
  22116. #define SET_GPIO_13_doen_HIGH { \
  22117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22118. _ezchip_macro_read_value_ &= ~(0xFF); \
  22119. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  22120. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22121. }
  22122. #define SET_GPIO_13_doen_clk_gmac_tophyref { \
  22123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22124. _ezchip_macro_read_value_ &= ~(0xFF); \
  22125. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  22126. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22127. }
  22128. #define SET_GPIO_13_doen_cpu_jtag_tdo { \
  22129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22130. _ezchip_macro_read_value_ &= ~(0xFF); \
  22131. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  22132. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22133. }
  22134. #define SET_GPIO_13_doen_cpu_jtag_tdo_oen { \
  22135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22136. _ezchip_macro_read_value_ &= ~(0xFF); \
  22137. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  22138. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22139. }
  22140. #define SET_GPIO_13_doen_dmic_clk_out { \
  22141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22142. _ezchip_macro_read_value_ &= ~(0xFF); \
  22143. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  22144. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22145. }
  22146. #define SET_GPIO_13_doen_dsp_JTDOEn_pad { \
  22147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22148. _ezchip_macro_read_value_ &= ~(0xFF); \
  22149. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  22150. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22151. }
  22152. #define SET_GPIO_13_doen_dsp_JTDO_pad { \
  22153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22154. _ezchip_macro_read_value_ &= ~(0xFF); \
  22155. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  22156. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22157. }
  22158. #define SET_GPIO_13_doen_i2c0_pad_sck_oe { \
  22159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22160. _ezchip_macro_read_value_ &= ~(0xFF); \
  22161. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  22162. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22163. }
  22164. #define SET_GPIO_13_doen_i2c0_pad_sda_oe { \
  22165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22166. _ezchip_macro_read_value_ &= ~(0xFF); \
  22167. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  22168. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22169. }
  22170. #define SET_GPIO_13_doen_i2c1_pad_sck_oe { \
  22171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22172. _ezchip_macro_read_value_ &= ~(0xFF); \
  22173. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  22174. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22175. }
  22176. #define SET_GPIO_13_doen_i2c1_pad_sda_oe { \
  22177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22178. _ezchip_macro_read_value_ &= ~(0xFF); \
  22179. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  22180. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22181. }
  22182. #define SET_GPIO_13_doen_i2c2_pad_sck_oe { \
  22183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22184. _ezchip_macro_read_value_ &= ~(0xFF); \
  22185. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  22186. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22187. }
  22188. #define SET_GPIO_13_doen_i2c2_pad_sda_oe { \
  22189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22190. _ezchip_macro_read_value_ &= ~(0xFF); \
  22191. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  22192. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22193. }
  22194. #define SET_GPIO_13_doen_i2c3_pad_sck_oe { \
  22195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22196. _ezchip_macro_read_value_ &= ~(0xFF); \
  22197. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  22198. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22199. }
  22200. #define SET_GPIO_13_doen_i2c3_pad_sda_oe { \
  22201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22202. _ezchip_macro_read_value_ &= ~(0xFF); \
  22203. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  22204. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22205. }
  22206. #define SET_GPIO_13_doen_i2srx_bclk_out { \
  22207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22208. _ezchip_macro_read_value_ &= ~(0xFF); \
  22209. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  22210. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22211. }
  22212. #define SET_GPIO_13_doen_i2srx_bclk_out_oen { \
  22213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22214. _ezchip_macro_read_value_ &= ~(0xFF); \
  22215. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  22216. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22217. }
  22218. #define SET_GPIO_13_doen_i2srx_lrck_out { \
  22219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22220. _ezchip_macro_read_value_ &= ~(0xFF); \
  22221. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  22222. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22223. }
  22224. #define SET_GPIO_13_doen_i2srx_lrck_out_oen { \
  22225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22226. _ezchip_macro_read_value_ &= ~(0xFF); \
  22227. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  22228. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22229. }
  22230. #define SET_GPIO_13_doen_i2srx_mclk_out { \
  22231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22232. _ezchip_macro_read_value_ &= ~(0xFF); \
  22233. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  22234. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22235. }
  22236. #define SET_GPIO_13_doen_i2stx_bclk_out { \
  22237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22238. _ezchip_macro_read_value_ &= ~(0xFF); \
  22239. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  22240. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22241. }
  22242. #define SET_GPIO_13_doen_i2stx_bclk_out_oen { \
  22243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22244. _ezchip_macro_read_value_ &= ~(0xFF); \
  22245. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  22246. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22247. }
  22248. #define SET_GPIO_13_doen_i2stx_lrck_out { \
  22249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22250. _ezchip_macro_read_value_ &= ~(0xFF); \
  22251. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  22252. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22253. }
  22254. #define SET_GPIO_13_doen_i2stx_lrckout_oen { \
  22255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22256. _ezchip_macro_read_value_ &= ~(0xFF); \
  22257. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  22258. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22259. }
  22260. #define SET_GPIO_13_doen_i2stx_mclk_out { \
  22261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22262. _ezchip_macro_read_value_ &= ~(0xFF); \
  22263. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  22264. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22265. }
  22266. #define SET_GPIO_13_doen_i2stx_sdout0 { \
  22267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22268. _ezchip_macro_read_value_ &= ~(0xFF); \
  22269. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  22270. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22271. }
  22272. #define SET_GPIO_13_doen_i2stx_sdout1 { \
  22273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22274. _ezchip_macro_read_value_ &= ~(0xFF); \
  22275. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  22276. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22277. }
  22278. #define SET_GPIO_13_doen_lcd_pad_csm_n { \
  22279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22280. _ezchip_macro_read_value_ &= ~(0xFF); \
  22281. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  22282. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22283. }
  22284. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit0 { \
  22285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22286. _ezchip_macro_read_value_ &= ~(0xFF); \
  22287. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  22288. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22289. }
  22290. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit1 { \
  22291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22292. _ezchip_macro_read_value_ &= ~(0xFF); \
  22293. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  22294. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22295. }
  22296. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit2 { \
  22297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22298. _ezchip_macro_read_value_ &= ~(0xFF); \
  22299. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  22300. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22301. }
  22302. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit3 { \
  22303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22304. _ezchip_macro_read_value_ &= ~(0xFF); \
  22305. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  22306. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22307. }
  22308. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit4 { \
  22309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22310. _ezchip_macro_read_value_ &= ~(0xFF); \
  22311. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  22312. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22313. }
  22314. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit5 { \
  22315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22316. _ezchip_macro_read_value_ &= ~(0xFF); \
  22317. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  22318. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22319. }
  22320. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit6 { \
  22321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22322. _ezchip_macro_read_value_ &= ~(0xFF); \
  22323. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  22324. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22325. }
  22326. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit7 { \
  22327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22328. _ezchip_macro_read_value_ &= ~(0xFF); \
  22329. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  22330. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22331. }
  22332. #define SET_GPIO_13_doen_pwm_pad_out_bit0 { \
  22333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22334. _ezchip_macro_read_value_ &= ~(0xFF); \
  22335. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  22336. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22337. }
  22338. #define SET_GPIO_13_doen_pwm_pad_out_bit1 { \
  22339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22340. _ezchip_macro_read_value_ &= ~(0xFF); \
  22341. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  22342. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22343. }
  22344. #define SET_GPIO_13_doen_pwm_pad_out_bit2 { \
  22345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22346. _ezchip_macro_read_value_ &= ~(0xFF); \
  22347. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  22348. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22349. }
  22350. #define SET_GPIO_13_doen_pwm_pad_out_bit3 { \
  22351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22352. _ezchip_macro_read_value_ &= ~(0xFF); \
  22353. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  22354. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22355. }
  22356. #define SET_GPIO_13_doen_pwm_pad_out_bit4 { \
  22357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22358. _ezchip_macro_read_value_ &= ~(0xFF); \
  22359. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  22360. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22361. }
  22362. #define SET_GPIO_13_doen_pwm_pad_out_bit5 { \
  22363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22364. _ezchip_macro_read_value_ &= ~(0xFF); \
  22365. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  22366. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22367. }
  22368. #define SET_GPIO_13_doen_pwm_pad_out_bit6 { \
  22369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22370. _ezchip_macro_read_value_ &= ~(0xFF); \
  22371. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  22372. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22373. }
  22374. #define SET_GPIO_13_doen_pwm_pad_out_bit7 { \
  22375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22376. _ezchip_macro_read_value_ &= ~(0xFF); \
  22377. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  22378. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22379. }
  22380. #define SET_GPIO_13_doen_pwmdac_left_out { \
  22381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22382. _ezchip_macro_read_value_ &= ~(0xFF); \
  22383. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  22384. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22385. }
  22386. #define SET_GPIO_13_doen_pwmdac_right_out { \
  22387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22388. _ezchip_macro_read_value_ &= ~(0xFF); \
  22389. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  22390. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22391. }
  22392. #define SET_GPIO_13_doen_qspi_csn1_out { \
  22393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22394. _ezchip_macro_read_value_ &= ~(0xFF); \
  22395. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  22396. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22397. }
  22398. #define SET_GPIO_13_doen_qspi_csn2_out { \
  22399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22400. _ezchip_macro_read_value_ &= ~(0xFF); \
  22401. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  22402. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22403. }
  22404. #define SET_GPIO_13_doen_qspi_csn3_out { \
  22405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22406. _ezchip_macro_read_value_ &= ~(0xFF); \
  22407. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  22408. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22409. }
  22410. #define SET_GPIO_13_doen_register23_SCFG_cmsensor_rst0 { \
  22411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22412. _ezchip_macro_read_value_ &= ~(0xFF); \
  22413. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  22414. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22415. }
  22416. #define SET_GPIO_13_doen_register23_SCFG_cmsensor_rst1 { \
  22417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22418. _ezchip_macro_read_value_ &= ~(0xFF); \
  22419. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  22420. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22421. }
  22422. #define SET_GPIO_13_doen_register32_SCFG_gmac_phy_rstn { \
  22423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22424. _ezchip_macro_read_value_ &= ~(0xFF); \
  22425. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  22426. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22427. }
  22428. #define SET_GPIO_13_doen_sdio0_pad_card_power_en { \
  22429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22430. _ezchip_macro_read_value_ &= ~(0xFF); \
  22431. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  22432. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22433. }
  22434. #define SET_GPIO_13_doen_sdio0_pad_cclk_out { \
  22435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22436. _ezchip_macro_read_value_ &= ~(0xFF); \
  22437. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  22438. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22439. }
  22440. #define SET_GPIO_13_doen_sdio0_pad_ccmd_oe { \
  22441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22442. _ezchip_macro_read_value_ &= ~(0xFF); \
  22443. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  22444. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22445. }
  22446. #define SET_GPIO_13_doen_sdio0_pad_ccmd_out { \
  22447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22448. _ezchip_macro_read_value_ &= ~(0xFF); \
  22449. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  22450. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22451. }
  22452. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit0 { \
  22453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22454. _ezchip_macro_read_value_ &= ~(0xFF); \
  22455. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  22456. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22457. }
  22458. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit1 { \
  22459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22460. _ezchip_macro_read_value_ &= ~(0xFF); \
  22461. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  22462. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22463. }
  22464. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit2 { \
  22465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22466. _ezchip_macro_read_value_ &= ~(0xFF); \
  22467. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  22468. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22469. }
  22470. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit3 { \
  22471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22472. _ezchip_macro_read_value_ &= ~(0xFF); \
  22473. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  22474. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22475. }
  22476. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit4 { \
  22477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22478. _ezchip_macro_read_value_ &= ~(0xFF); \
  22479. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  22480. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22481. }
  22482. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit5 { \
  22483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22484. _ezchip_macro_read_value_ &= ~(0xFF); \
  22485. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  22486. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22487. }
  22488. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit6 { \
  22489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22490. _ezchip_macro_read_value_ &= ~(0xFF); \
  22491. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  22492. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22493. }
  22494. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit7 { \
  22495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22496. _ezchip_macro_read_value_ &= ~(0xFF); \
  22497. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  22498. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22499. }
  22500. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit0 { \
  22501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22502. _ezchip_macro_read_value_ &= ~(0xFF); \
  22503. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  22504. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22505. }
  22506. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit1 { \
  22507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22508. _ezchip_macro_read_value_ &= ~(0xFF); \
  22509. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  22510. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22511. }
  22512. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit2 { \
  22513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22514. _ezchip_macro_read_value_ &= ~(0xFF); \
  22515. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  22516. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22517. }
  22518. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit3 { \
  22519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22520. _ezchip_macro_read_value_ &= ~(0xFF); \
  22521. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  22522. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22523. }
  22524. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit4 { \
  22525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22526. _ezchip_macro_read_value_ &= ~(0xFF); \
  22527. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  22528. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22529. }
  22530. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit5 { \
  22531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22532. _ezchip_macro_read_value_ &= ~(0xFF); \
  22533. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  22534. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22535. }
  22536. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit6 { \
  22537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22538. _ezchip_macro_read_value_ &= ~(0xFF); \
  22539. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  22540. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22541. }
  22542. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit7 { \
  22543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22544. _ezchip_macro_read_value_ &= ~(0xFF); \
  22545. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  22546. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22547. }
  22548. #define SET_GPIO_13_doen_sdio0_pad_rst_n { \
  22549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22550. _ezchip_macro_read_value_ &= ~(0xFF); \
  22551. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  22552. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22553. }
  22554. #define SET_GPIO_13_doen_sdio1_pad_card_power_en { \
  22555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22556. _ezchip_macro_read_value_ &= ~(0xFF); \
  22557. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  22558. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22559. }
  22560. #define SET_GPIO_13_doen_sdio1_pad_cclk_out { \
  22561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22562. _ezchip_macro_read_value_ &= ~(0xFF); \
  22563. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  22564. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22565. }
  22566. #define SET_GPIO_13_doen_sdio1_pad_ccmd_oe { \
  22567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22568. _ezchip_macro_read_value_ &= ~(0xFF); \
  22569. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  22570. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22571. }
  22572. #define SET_GPIO_13_doen_sdio1_pad_ccmd_out { \
  22573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22574. _ezchip_macro_read_value_ &= ~(0xFF); \
  22575. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  22576. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22577. }
  22578. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit0 { \
  22579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22580. _ezchip_macro_read_value_ &= ~(0xFF); \
  22581. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  22582. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22583. }
  22584. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit1 { \
  22585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22586. _ezchip_macro_read_value_ &= ~(0xFF); \
  22587. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  22588. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22589. }
  22590. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit2 { \
  22591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22592. _ezchip_macro_read_value_ &= ~(0xFF); \
  22593. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  22594. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22595. }
  22596. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit3 { \
  22597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22598. _ezchip_macro_read_value_ &= ~(0xFF); \
  22599. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  22600. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22601. }
  22602. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit4 { \
  22603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22604. _ezchip_macro_read_value_ &= ~(0xFF); \
  22605. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  22606. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22607. }
  22608. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit5 { \
  22609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22610. _ezchip_macro_read_value_ &= ~(0xFF); \
  22611. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  22612. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22613. }
  22614. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit6 { \
  22615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22616. _ezchip_macro_read_value_ &= ~(0xFF); \
  22617. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  22618. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22619. }
  22620. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit7 { \
  22621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22622. _ezchip_macro_read_value_ &= ~(0xFF); \
  22623. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  22624. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22625. }
  22626. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit0 { \
  22627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22628. _ezchip_macro_read_value_ &= ~(0xFF); \
  22629. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  22630. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22631. }
  22632. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit1 { \
  22633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22634. _ezchip_macro_read_value_ &= ~(0xFF); \
  22635. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  22636. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22637. }
  22638. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit2 { \
  22639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22640. _ezchip_macro_read_value_ &= ~(0xFF); \
  22641. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  22642. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22643. }
  22644. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit3 { \
  22645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22646. _ezchip_macro_read_value_ &= ~(0xFF); \
  22647. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  22648. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22649. }
  22650. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit4 { \
  22651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22652. _ezchip_macro_read_value_ &= ~(0xFF); \
  22653. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  22654. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22655. }
  22656. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit5 { \
  22657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22658. _ezchip_macro_read_value_ &= ~(0xFF); \
  22659. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  22660. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22661. }
  22662. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit6 { \
  22663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22664. _ezchip_macro_read_value_ &= ~(0xFF); \
  22665. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  22666. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22667. }
  22668. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit7 { \
  22669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22670. _ezchip_macro_read_value_ &= ~(0xFF); \
  22671. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  22672. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22673. }
  22674. #define SET_GPIO_13_doen_sdio1_pad_rst_n { \
  22675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22676. _ezchip_macro_read_value_ &= ~(0xFF); \
  22677. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  22678. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22679. }
  22680. #define SET_GPIO_13_doen_spdif_tx_sdout { \
  22681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22682. _ezchip_macro_read_value_ &= ~(0xFF); \
  22683. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  22684. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22685. }
  22686. #define SET_GPIO_13_doen_spdif_tx_sdout_oen { \
  22687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22688. _ezchip_macro_read_value_ &= ~(0xFF); \
  22689. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  22690. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22691. }
  22692. #define SET_GPIO_13_doen_spi0_pad_oe_n { \
  22693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22694. _ezchip_macro_read_value_ &= ~(0xFF); \
  22695. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  22696. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22697. }
  22698. #define SET_GPIO_13_doen_spi0_pad_sck_out { \
  22699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22700. _ezchip_macro_read_value_ &= ~(0xFF); \
  22701. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  22702. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22703. }
  22704. #define SET_GPIO_13_doen_spi0_pad_ss_0_n { \
  22705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22706. _ezchip_macro_read_value_ &= ~(0xFF); \
  22707. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  22708. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22709. }
  22710. #define SET_GPIO_13_doen_spi0_pad_ss_1_n { \
  22711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22712. _ezchip_macro_read_value_ &= ~(0xFF); \
  22713. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  22714. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22715. }
  22716. #define SET_GPIO_13_doen_spi0_pad_txd { \
  22717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22718. _ezchip_macro_read_value_ &= ~(0xFF); \
  22719. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  22720. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22721. }
  22722. #define SET_GPIO_13_doen_spi1_pad_oe_n { \
  22723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22724. _ezchip_macro_read_value_ &= ~(0xFF); \
  22725. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  22726. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22727. }
  22728. #define SET_GPIO_13_doen_spi1_pad_sck_out { \
  22729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22730. _ezchip_macro_read_value_ &= ~(0xFF); \
  22731. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  22732. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22733. }
  22734. #define SET_GPIO_13_doen_spi1_pad_ss_0_n { \
  22735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22736. _ezchip_macro_read_value_ &= ~(0xFF); \
  22737. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  22738. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22739. }
  22740. #define SET_GPIO_13_doen_spi1_pad_ss_1_n { \
  22741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22742. _ezchip_macro_read_value_ &= ~(0xFF); \
  22743. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  22744. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22745. }
  22746. #define SET_GPIO_13_doen_spi1_pad_txd { \
  22747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22748. _ezchip_macro_read_value_ &= ~(0xFF); \
  22749. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  22750. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22751. }
  22752. #define SET_GPIO_13_doen_spi2_pad_oe_n { \
  22753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22754. _ezchip_macro_read_value_ &= ~(0xFF); \
  22755. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  22756. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22757. }
  22758. #define SET_GPIO_13_doen_spi2_pad_sck_out { \
  22759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22760. _ezchip_macro_read_value_ &= ~(0xFF); \
  22761. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  22762. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22763. }
  22764. #define SET_GPIO_13_doen_spi2_pad_ss_0_n { \
  22765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22766. _ezchip_macro_read_value_ &= ~(0xFF); \
  22767. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  22768. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22769. }
  22770. #define SET_GPIO_13_doen_spi2_pad_ss_1_n { \
  22771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22772. _ezchip_macro_read_value_ &= ~(0xFF); \
  22773. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  22774. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22775. }
  22776. #define SET_GPIO_13_doen_spi2_pad_txd { \
  22777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22778. _ezchip_macro_read_value_ &= ~(0xFF); \
  22779. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  22780. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22781. }
  22782. #define SET_GPIO_13_doen_spi2ahb_pad_oe_n_bit0 { \
  22783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22784. _ezchip_macro_read_value_ &= ~(0xFF); \
  22785. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  22786. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22787. }
  22788. #define SET_GPIO_13_doen_spi2ahb_pad_oe_n_bit1 { \
  22789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22790. _ezchip_macro_read_value_ &= ~(0xFF); \
  22791. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  22792. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22793. }
  22794. #define SET_GPIO_13_doen_spi2ahb_pad_oe_n_bit2 { \
  22795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22796. _ezchip_macro_read_value_ &= ~(0xFF); \
  22797. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  22798. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22799. }
  22800. #define SET_GPIO_13_doen_spi2ahb_pad_oe_n_bit3 { \
  22801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22802. _ezchip_macro_read_value_ &= ~(0xFF); \
  22803. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  22804. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22805. }
  22806. #define SET_GPIO_13_doen_spi2ahb_pad_txd_bit0 { \
  22807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22808. _ezchip_macro_read_value_ &= ~(0xFF); \
  22809. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  22810. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22811. }
  22812. #define SET_GPIO_13_doen_spi2ahb_pad_txd_bit1 { \
  22813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22814. _ezchip_macro_read_value_ &= ~(0xFF); \
  22815. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  22816. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22817. }
  22818. #define SET_GPIO_13_doen_spi2ahb_pad_txd_bit2 { \
  22819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22820. _ezchip_macro_read_value_ &= ~(0xFF); \
  22821. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  22822. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22823. }
  22824. #define SET_GPIO_13_doen_spi2ahb_pad_txd_bit3 { \
  22825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22826. _ezchip_macro_read_value_ &= ~(0xFF); \
  22827. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  22828. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22829. }
  22830. #define SET_GPIO_13_doen_spi3_pad_oe_n { \
  22831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22832. _ezchip_macro_read_value_ &= ~(0xFF); \
  22833. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  22834. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22835. }
  22836. #define SET_GPIO_13_doen_spi3_pad_sck_out { \
  22837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22838. _ezchip_macro_read_value_ &= ~(0xFF); \
  22839. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  22840. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22841. }
  22842. #define SET_GPIO_13_doen_spi3_pad_ss_0_n { \
  22843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22844. _ezchip_macro_read_value_ &= ~(0xFF); \
  22845. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  22846. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22847. }
  22848. #define SET_GPIO_13_doen_spi3_pad_ss_1_n { \
  22849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22850. _ezchip_macro_read_value_ &= ~(0xFF); \
  22851. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  22852. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22853. }
  22854. #define SET_GPIO_13_doen_spi3_pad_txd { \
  22855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22856. _ezchip_macro_read_value_ &= ~(0xFF); \
  22857. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  22858. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22859. }
  22860. #define SET_GPIO_13_doen_uart0_pad_dtrn { \
  22861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22862. _ezchip_macro_read_value_ &= ~(0xFF); \
  22863. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  22864. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22865. }
  22866. #define SET_GPIO_13_doen_uart0_pad_rtsn { \
  22867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22868. _ezchip_macro_read_value_ &= ~(0xFF); \
  22869. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  22870. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22871. }
  22872. #define SET_GPIO_13_doen_uart0_pad_sout { \
  22873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22874. _ezchip_macro_read_value_ &= ~(0xFF); \
  22875. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  22876. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22877. }
  22878. #define SET_GPIO_13_doen_uart1_pad_sout { \
  22879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22880. _ezchip_macro_read_value_ &= ~(0xFF); \
  22881. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  22882. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22883. }
  22884. #define SET_GPIO_13_doen_uart2_pad_dtr_n { \
  22885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22886. _ezchip_macro_read_value_ &= ~(0xFF); \
  22887. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  22888. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22889. }
  22890. #define SET_GPIO_13_doen_uart2_pad_rts_n { \
  22891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22892. _ezchip_macro_read_value_ &= ~(0xFF); \
  22893. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  22894. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22895. }
  22896. #define SET_GPIO_13_doen_uart2_pad_sout { \
  22897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22898. _ezchip_macro_read_value_ &= ~(0xFF); \
  22899. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  22900. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22901. }
  22902. #define SET_GPIO_13_doen_uart3_pad_sout { \
  22903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22904. _ezchip_macro_read_value_ &= ~(0xFF); \
  22905. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  22906. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22907. }
  22908. #define SET_GPIO_13_doen_usb_drv_bus { \
  22909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22910. _ezchip_macro_read_value_ &= ~(0xFF); \
  22911. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  22912. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22913. }
  22914. #define SET_GPIO_14_dout_reverse_(en) { \
  22915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22916. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  22917. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  22918. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22919. }
  22920. #define SET_GPIO_14_dout_LOW { \
  22921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22922. _ezchip_macro_read_value_ &= ~(0xFF); \
  22923. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  22924. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22925. }
  22926. #define SET_GPIO_14_dout_HIGH { \
  22927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22928. _ezchip_macro_read_value_ &= ~(0xFF); \
  22929. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  22930. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22931. }
  22932. #define SET_GPIO_14_dout_clk_gmac_tophyref { \
  22933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22934. _ezchip_macro_read_value_ &= ~(0xFF); \
  22935. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  22936. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22937. }
  22938. #define SET_GPIO_14_dout_cpu_jtag_tdo { \
  22939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22940. _ezchip_macro_read_value_ &= ~(0xFF); \
  22941. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  22942. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22943. }
  22944. #define SET_GPIO_14_dout_cpu_jtag_tdo_oen { \
  22945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22946. _ezchip_macro_read_value_ &= ~(0xFF); \
  22947. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  22948. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22949. }
  22950. #define SET_GPIO_14_dout_dmic_clk_out { \
  22951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22952. _ezchip_macro_read_value_ &= ~(0xFF); \
  22953. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  22954. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22955. }
  22956. #define SET_GPIO_14_dout_dsp_JTDOEn_pad { \
  22957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22958. _ezchip_macro_read_value_ &= ~(0xFF); \
  22959. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  22960. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22961. }
  22962. #define SET_GPIO_14_dout_dsp_JTDO_pad { \
  22963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22964. _ezchip_macro_read_value_ &= ~(0xFF); \
  22965. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  22966. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22967. }
  22968. #define SET_GPIO_14_dout_i2c0_pad_sck_oe { \
  22969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22970. _ezchip_macro_read_value_ &= ~(0xFF); \
  22971. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  22972. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22973. }
  22974. #define SET_GPIO_14_dout_i2c0_pad_sda_oe { \
  22975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22976. _ezchip_macro_read_value_ &= ~(0xFF); \
  22977. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  22978. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22979. }
  22980. #define SET_GPIO_14_dout_i2c1_pad_sck_oe { \
  22981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22982. _ezchip_macro_read_value_ &= ~(0xFF); \
  22983. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  22984. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22985. }
  22986. #define SET_GPIO_14_dout_i2c1_pad_sda_oe { \
  22987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22988. _ezchip_macro_read_value_ &= ~(0xFF); \
  22989. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  22990. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22991. }
  22992. #define SET_GPIO_14_dout_i2c2_pad_sck_oe { \
  22993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22994. _ezchip_macro_read_value_ &= ~(0xFF); \
  22995. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  22996. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22997. }
  22998. #define SET_GPIO_14_dout_i2c2_pad_sda_oe { \
  22999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23000. _ezchip_macro_read_value_ &= ~(0xFF); \
  23001. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  23002. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23003. }
  23004. #define SET_GPIO_14_dout_i2c3_pad_sck_oe { \
  23005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23006. _ezchip_macro_read_value_ &= ~(0xFF); \
  23007. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  23008. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23009. }
  23010. #define SET_GPIO_14_dout_i2c3_pad_sda_oe { \
  23011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23012. _ezchip_macro_read_value_ &= ~(0xFF); \
  23013. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  23014. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23015. }
  23016. #define SET_GPIO_14_dout_i2srx_bclk_out { \
  23017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23018. _ezchip_macro_read_value_ &= ~(0xFF); \
  23019. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  23020. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23021. }
  23022. #define SET_GPIO_14_dout_i2srx_bclk_out_oen { \
  23023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23024. _ezchip_macro_read_value_ &= ~(0xFF); \
  23025. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  23026. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23027. }
  23028. #define SET_GPIO_14_dout_i2srx_lrck_out { \
  23029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23030. _ezchip_macro_read_value_ &= ~(0xFF); \
  23031. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  23032. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23033. }
  23034. #define SET_GPIO_14_dout_i2srx_lrck_out_oen { \
  23035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23036. _ezchip_macro_read_value_ &= ~(0xFF); \
  23037. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  23038. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23039. }
  23040. #define SET_GPIO_14_dout_i2srx_mclk_out { \
  23041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23042. _ezchip_macro_read_value_ &= ~(0xFF); \
  23043. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  23044. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23045. }
  23046. #define SET_GPIO_14_dout_i2stx_bclk_out { \
  23047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23048. _ezchip_macro_read_value_ &= ~(0xFF); \
  23049. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  23050. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23051. }
  23052. #define SET_GPIO_14_dout_i2stx_bclk_out_oen { \
  23053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23054. _ezchip_macro_read_value_ &= ~(0xFF); \
  23055. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  23056. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23057. }
  23058. #define SET_GPIO_14_dout_i2stx_lrck_out { \
  23059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23060. _ezchip_macro_read_value_ &= ~(0xFF); \
  23061. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  23062. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23063. }
  23064. #define SET_GPIO_14_dout_i2stx_lrckout_oen { \
  23065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23066. _ezchip_macro_read_value_ &= ~(0xFF); \
  23067. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  23068. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23069. }
  23070. #define SET_GPIO_14_dout_i2stx_mclk_out { \
  23071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23072. _ezchip_macro_read_value_ &= ~(0xFF); \
  23073. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  23074. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23075. }
  23076. #define SET_GPIO_14_dout_i2stx_sdout0 { \
  23077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23078. _ezchip_macro_read_value_ &= ~(0xFF); \
  23079. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  23080. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23081. }
  23082. #define SET_GPIO_14_dout_i2stx_sdout1 { \
  23083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23084. _ezchip_macro_read_value_ &= ~(0xFF); \
  23085. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  23086. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23087. }
  23088. #define SET_GPIO_14_dout_lcd_pad_csm_n { \
  23089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23090. _ezchip_macro_read_value_ &= ~(0xFF); \
  23091. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  23092. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23093. }
  23094. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit0 { \
  23095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23096. _ezchip_macro_read_value_ &= ~(0xFF); \
  23097. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  23098. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23099. }
  23100. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit1 { \
  23101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23102. _ezchip_macro_read_value_ &= ~(0xFF); \
  23103. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  23104. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23105. }
  23106. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit2 { \
  23107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23108. _ezchip_macro_read_value_ &= ~(0xFF); \
  23109. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  23110. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23111. }
  23112. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit3 { \
  23113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23114. _ezchip_macro_read_value_ &= ~(0xFF); \
  23115. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  23116. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23117. }
  23118. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit4 { \
  23119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23120. _ezchip_macro_read_value_ &= ~(0xFF); \
  23121. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  23122. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23123. }
  23124. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit5 { \
  23125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23126. _ezchip_macro_read_value_ &= ~(0xFF); \
  23127. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  23128. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23129. }
  23130. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit6 { \
  23131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23132. _ezchip_macro_read_value_ &= ~(0xFF); \
  23133. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  23134. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23135. }
  23136. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit7 { \
  23137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23138. _ezchip_macro_read_value_ &= ~(0xFF); \
  23139. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  23140. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23141. }
  23142. #define SET_GPIO_14_dout_pwm_pad_out_bit0 { \
  23143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23144. _ezchip_macro_read_value_ &= ~(0xFF); \
  23145. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  23146. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23147. }
  23148. #define SET_GPIO_14_dout_pwm_pad_out_bit1 { \
  23149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23150. _ezchip_macro_read_value_ &= ~(0xFF); \
  23151. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  23152. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23153. }
  23154. #define SET_GPIO_14_dout_pwm_pad_out_bit2 { \
  23155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23156. _ezchip_macro_read_value_ &= ~(0xFF); \
  23157. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  23158. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23159. }
  23160. #define SET_GPIO_14_dout_pwm_pad_out_bit3 { \
  23161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23162. _ezchip_macro_read_value_ &= ~(0xFF); \
  23163. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  23164. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23165. }
  23166. #define SET_GPIO_14_dout_pwm_pad_out_bit4 { \
  23167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23168. _ezchip_macro_read_value_ &= ~(0xFF); \
  23169. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  23170. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23171. }
  23172. #define SET_GPIO_14_dout_pwm_pad_out_bit5 { \
  23173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23174. _ezchip_macro_read_value_ &= ~(0xFF); \
  23175. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  23176. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23177. }
  23178. #define SET_GPIO_14_dout_pwm_pad_out_bit6 { \
  23179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23180. _ezchip_macro_read_value_ &= ~(0xFF); \
  23181. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  23182. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23183. }
  23184. #define SET_GPIO_14_dout_pwm_pad_out_bit7 { \
  23185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23186. _ezchip_macro_read_value_ &= ~(0xFF); \
  23187. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  23188. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23189. }
  23190. #define SET_GPIO_14_dout_pwmdac_left_out { \
  23191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23192. _ezchip_macro_read_value_ &= ~(0xFF); \
  23193. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  23194. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23195. }
  23196. #define SET_GPIO_14_dout_pwmdac_right_out { \
  23197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23198. _ezchip_macro_read_value_ &= ~(0xFF); \
  23199. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  23200. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23201. }
  23202. #define SET_GPIO_14_dout_qspi_csn1_out { \
  23203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23204. _ezchip_macro_read_value_ &= ~(0xFF); \
  23205. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  23206. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23207. }
  23208. #define SET_GPIO_14_dout_qspi_csn2_out { \
  23209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23210. _ezchip_macro_read_value_ &= ~(0xFF); \
  23211. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  23212. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23213. }
  23214. #define SET_GPIO_14_dout_qspi_csn3_out { \
  23215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23216. _ezchip_macro_read_value_ &= ~(0xFF); \
  23217. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  23218. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23219. }
  23220. #define SET_GPIO_14_dout_register23_SCFG_cmsensor_rst0 { \
  23221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23222. _ezchip_macro_read_value_ &= ~(0xFF); \
  23223. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  23224. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23225. }
  23226. #define SET_GPIO_14_dout_register23_SCFG_cmsensor_rst1 { \
  23227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23228. _ezchip_macro_read_value_ &= ~(0xFF); \
  23229. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  23230. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23231. }
  23232. #define SET_GPIO_14_dout_register32_SCFG_gmac_phy_rstn { \
  23233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23234. _ezchip_macro_read_value_ &= ~(0xFF); \
  23235. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  23236. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23237. }
  23238. #define SET_GPIO_14_dout_sdio0_pad_card_power_en { \
  23239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23240. _ezchip_macro_read_value_ &= ~(0xFF); \
  23241. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  23242. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23243. }
  23244. #define SET_GPIO_14_dout_sdio0_pad_cclk_out { \
  23245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23246. _ezchip_macro_read_value_ &= ~(0xFF); \
  23247. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  23248. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23249. }
  23250. #define SET_GPIO_14_dout_sdio0_pad_ccmd_oe { \
  23251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23252. _ezchip_macro_read_value_ &= ~(0xFF); \
  23253. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  23254. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23255. }
  23256. #define SET_GPIO_14_dout_sdio0_pad_ccmd_out { \
  23257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23258. _ezchip_macro_read_value_ &= ~(0xFF); \
  23259. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  23260. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23261. }
  23262. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit0 { \
  23263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23264. _ezchip_macro_read_value_ &= ~(0xFF); \
  23265. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  23266. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23267. }
  23268. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit1 { \
  23269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23270. _ezchip_macro_read_value_ &= ~(0xFF); \
  23271. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  23272. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23273. }
  23274. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit2 { \
  23275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23276. _ezchip_macro_read_value_ &= ~(0xFF); \
  23277. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  23278. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23279. }
  23280. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit3 { \
  23281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23282. _ezchip_macro_read_value_ &= ~(0xFF); \
  23283. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  23284. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23285. }
  23286. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit4 { \
  23287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23288. _ezchip_macro_read_value_ &= ~(0xFF); \
  23289. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  23290. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23291. }
  23292. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit5 { \
  23293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23294. _ezchip_macro_read_value_ &= ~(0xFF); \
  23295. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  23296. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23297. }
  23298. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit6 { \
  23299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23300. _ezchip_macro_read_value_ &= ~(0xFF); \
  23301. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  23302. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23303. }
  23304. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit7 { \
  23305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23306. _ezchip_macro_read_value_ &= ~(0xFF); \
  23307. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  23308. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23309. }
  23310. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit0 { \
  23311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23312. _ezchip_macro_read_value_ &= ~(0xFF); \
  23313. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  23314. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23315. }
  23316. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit1 { \
  23317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23318. _ezchip_macro_read_value_ &= ~(0xFF); \
  23319. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  23320. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23321. }
  23322. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit2 { \
  23323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23324. _ezchip_macro_read_value_ &= ~(0xFF); \
  23325. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  23326. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23327. }
  23328. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit3 { \
  23329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23330. _ezchip_macro_read_value_ &= ~(0xFF); \
  23331. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  23332. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23333. }
  23334. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit4 { \
  23335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23336. _ezchip_macro_read_value_ &= ~(0xFF); \
  23337. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  23338. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23339. }
  23340. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit5 { \
  23341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23342. _ezchip_macro_read_value_ &= ~(0xFF); \
  23343. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  23344. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23345. }
  23346. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit6 { \
  23347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23348. _ezchip_macro_read_value_ &= ~(0xFF); \
  23349. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  23350. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23351. }
  23352. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit7 { \
  23353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23354. _ezchip_macro_read_value_ &= ~(0xFF); \
  23355. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  23356. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23357. }
  23358. #define SET_GPIO_14_dout_sdio0_pad_rst_n { \
  23359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23360. _ezchip_macro_read_value_ &= ~(0xFF); \
  23361. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  23362. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23363. }
  23364. #define SET_GPIO_14_dout_sdio1_pad_card_power_en { \
  23365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23366. _ezchip_macro_read_value_ &= ~(0xFF); \
  23367. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  23368. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23369. }
  23370. #define SET_GPIO_14_dout_sdio1_pad_cclk_out { \
  23371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23372. _ezchip_macro_read_value_ &= ~(0xFF); \
  23373. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  23374. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23375. }
  23376. #define SET_GPIO_14_dout_sdio1_pad_ccmd_oe { \
  23377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23378. _ezchip_macro_read_value_ &= ~(0xFF); \
  23379. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  23380. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23381. }
  23382. #define SET_GPIO_14_dout_sdio1_pad_ccmd_out { \
  23383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23384. _ezchip_macro_read_value_ &= ~(0xFF); \
  23385. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  23386. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23387. }
  23388. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit0 { \
  23389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23390. _ezchip_macro_read_value_ &= ~(0xFF); \
  23391. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  23392. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23393. }
  23394. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit1 { \
  23395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23396. _ezchip_macro_read_value_ &= ~(0xFF); \
  23397. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  23398. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23399. }
  23400. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit2 { \
  23401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23402. _ezchip_macro_read_value_ &= ~(0xFF); \
  23403. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  23404. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23405. }
  23406. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit3 { \
  23407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23408. _ezchip_macro_read_value_ &= ~(0xFF); \
  23409. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  23410. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23411. }
  23412. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit4 { \
  23413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23414. _ezchip_macro_read_value_ &= ~(0xFF); \
  23415. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  23416. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23417. }
  23418. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit5 { \
  23419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23420. _ezchip_macro_read_value_ &= ~(0xFF); \
  23421. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  23422. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23423. }
  23424. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit6 { \
  23425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23426. _ezchip_macro_read_value_ &= ~(0xFF); \
  23427. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  23428. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23429. }
  23430. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit7 { \
  23431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23432. _ezchip_macro_read_value_ &= ~(0xFF); \
  23433. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  23434. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23435. }
  23436. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit0 { \
  23437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23438. _ezchip_macro_read_value_ &= ~(0xFF); \
  23439. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  23440. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23441. }
  23442. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit1 { \
  23443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23444. _ezchip_macro_read_value_ &= ~(0xFF); \
  23445. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  23446. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23447. }
  23448. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit2 { \
  23449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23450. _ezchip_macro_read_value_ &= ~(0xFF); \
  23451. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  23452. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23453. }
  23454. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit3 { \
  23455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23456. _ezchip_macro_read_value_ &= ~(0xFF); \
  23457. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  23458. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23459. }
  23460. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit4 { \
  23461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23462. _ezchip_macro_read_value_ &= ~(0xFF); \
  23463. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  23464. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23465. }
  23466. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit5 { \
  23467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23468. _ezchip_macro_read_value_ &= ~(0xFF); \
  23469. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  23470. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23471. }
  23472. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit6 { \
  23473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23474. _ezchip_macro_read_value_ &= ~(0xFF); \
  23475. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  23476. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23477. }
  23478. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit7 { \
  23479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23480. _ezchip_macro_read_value_ &= ~(0xFF); \
  23481. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  23482. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23483. }
  23484. #define SET_GPIO_14_dout_sdio1_pad_rst_n { \
  23485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23486. _ezchip_macro_read_value_ &= ~(0xFF); \
  23487. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  23488. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23489. }
  23490. #define SET_GPIO_14_dout_spdif_tx_sdout { \
  23491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23492. _ezchip_macro_read_value_ &= ~(0xFF); \
  23493. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  23494. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23495. }
  23496. #define SET_GPIO_14_dout_spdif_tx_sdout_oen { \
  23497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23498. _ezchip_macro_read_value_ &= ~(0xFF); \
  23499. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  23500. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23501. }
  23502. #define SET_GPIO_14_dout_spi0_pad_oe_n { \
  23503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23504. _ezchip_macro_read_value_ &= ~(0xFF); \
  23505. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  23506. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23507. }
  23508. #define SET_GPIO_14_dout_spi0_pad_sck_out { \
  23509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23510. _ezchip_macro_read_value_ &= ~(0xFF); \
  23511. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  23512. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23513. }
  23514. #define SET_GPIO_14_dout_spi0_pad_ss_0_n { \
  23515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23516. _ezchip_macro_read_value_ &= ~(0xFF); \
  23517. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  23518. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23519. }
  23520. #define SET_GPIO_14_dout_spi0_pad_ss_1_n { \
  23521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23522. _ezchip_macro_read_value_ &= ~(0xFF); \
  23523. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  23524. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23525. }
  23526. #define SET_GPIO_14_dout_spi0_pad_txd { \
  23527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23528. _ezchip_macro_read_value_ &= ~(0xFF); \
  23529. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  23530. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23531. }
  23532. #define SET_GPIO_14_dout_spi1_pad_oe_n { \
  23533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23534. _ezchip_macro_read_value_ &= ~(0xFF); \
  23535. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  23536. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23537. }
  23538. #define SET_GPIO_14_dout_spi1_pad_sck_out { \
  23539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23540. _ezchip_macro_read_value_ &= ~(0xFF); \
  23541. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  23542. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23543. }
  23544. #define SET_GPIO_14_dout_spi1_pad_ss_0_n { \
  23545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23546. _ezchip_macro_read_value_ &= ~(0xFF); \
  23547. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  23548. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23549. }
  23550. #define SET_GPIO_14_dout_spi1_pad_ss_1_n { \
  23551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23552. _ezchip_macro_read_value_ &= ~(0xFF); \
  23553. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  23554. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23555. }
  23556. #define SET_GPIO_14_dout_spi1_pad_txd { \
  23557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23558. _ezchip_macro_read_value_ &= ~(0xFF); \
  23559. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  23560. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23561. }
  23562. #define SET_GPIO_14_dout_spi2_pad_oe_n { \
  23563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23564. _ezchip_macro_read_value_ &= ~(0xFF); \
  23565. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  23566. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23567. }
  23568. #define SET_GPIO_14_dout_spi2_pad_sck_out { \
  23569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23570. _ezchip_macro_read_value_ &= ~(0xFF); \
  23571. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  23572. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23573. }
  23574. #define SET_GPIO_14_dout_spi2_pad_ss_0_n { \
  23575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23576. _ezchip_macro_read_value_ &= ~(0xFF); \
  23577. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  23578. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23579. }
  23580. #define SET_GPIO_14_dout_spi2_pad_ss_1_n { \
  23581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23582. _ezchip_macro_read_value_ &= ~(0xFF); \
  23583. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  23584. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23585. }
  23586. #define SET_GPIO_14_dout_spi2_pad_txd { \
  23587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23588. _ezchip_macro_read_value_ &= ~(0xFF); \
  23589. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  23590. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23591. }
  23592. #define SET_GPIO_14_dout_spi2ahb_pad_oe_n_bit0 { \
  23593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23594. _ezchip_macro_read_value_ &= ~(0xFF); \
  23595. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  23596. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23597. }
  23598. #define SET_GPIO_14_dout_spi2ahb_pad_oe_n_bit1 { \
  23599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23600. _ezchip_macro_read_value_ &= ~(0xFF); \
  23601. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  23602. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23603. }
  23604. #define SET_GPIO_14_dout_spi2ahb_pad_oe_n_bit2 { \
  23605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23606. _ezchip_macro_read_value_ &= ~(0xFF); \
  23607. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  23608. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23609. }
  23610. #define SET_GPIO_14_dout_spi2ahb_pad_oe_n_bit3 { \
  23611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23612. _ezchip_macro_read_value_ &= ~(0xFF); \
  23613. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  23614. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23615. }
  23616. #define SET_GPIO_14_dout_spi2ahb_pad_txd_bit0 { \
  23617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23618. _ezchip_macro_read_value_ &= ~(0xFF); \
  23619. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  23620. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23621. }
  23622. #define SET_GPIO_14_dout_spi2ahb_pad_txd_bit1 { \
  23623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23624. _ezchip_macro_read_value_ &= ~(0xFF); \
  23625. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  23626. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23627. }
  23628. #define SET_GPIO_14_dout_spi2ahb_pad_txd_bit2 { \
  23629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23630. _ezchip_macro_read_value_ &= ~(0xFF); \
  23631. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  23632. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23633. }
  23634. #define SET_GPIO_14_dout_spi2ahb_pad_txd_bit3 { \
  23635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23636. _ezchip_macro_read_value_ &= ~(0xFF); \
  23637. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  23638. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23639. }
  23640. #define SET_GPIO_14_dout_spi3_pad_oe_n { \
  23641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23642. _ezchip_macro_read_value_ &= ~(0xFF); \
  23643. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  23644. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23645. }
  23646. #define SET_GPIO_14_dout_spi3_pad_sck_out { \
  23647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23648. _ezchip_macro_read_value_ &= ~(0xFF); \
  23649. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  23650. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23651. }
  23652. #define SET_GPIO_14_dout_spi3_pad_ss_0_n { \
  23653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23654. _ezchip_macro_read_value_ &= ~(0xFF); \
  23655. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  23656. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23657. }
  23658. #define SET_GPIO_14_dout_spi3_pad_ss_1_n { \
  23659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23660. _ezchip_macro_read_value_ &= ~(0xFF); \
  23661. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  23662. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23663. }
  23664. #define SET_GPIO_14_dout_spi3_pad_txd { \
  23665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23666. _ezchip_macro_read_value_ &= ~(0xFF); \
  23667. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  23668. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23669. }
  23670. #define SET_GPIO_14_dout_uart0_pad_dtrn { \
  23671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23672. _ezchip_macro_read_value_ &= ~(0xFF); \
  23673. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  23674. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23675. }
  23676. #define SET_GPIO_14_dout_uart0_pad_rtsn { \
  23677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23678. _ezchip_macro_read_value_ &= ~(0xFF); \
  23679. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  23680. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23681. }
  23682. #define SET_GPIO_14_dout_uart0_pad_sout { \
  23683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23684. _ezchip_macro_read_value_ &= ~(0xFF); \
  23685. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  23686. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23687. }
  23688. #define SET_GPIO_14_dout_uart1_pad_sout { \
  23689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23690. _ezchip_macro_read_value_ &= ~(0xFF); \
  23691. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  23692. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23693. }
  23694. #define SET_GPIO_14_dout_uart2_pad_dtr_n { \
  23695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23696. _ezchip_macro_read_value_ &= ~(0xFF); \
  23697. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  23698. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23699. }
  23700. #define SET_GPIO_14_dout_uart2_pad_rts_n { \
  23701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23702. _ezchip_macro_read_value_ &= ~(0xFF); \
  23703. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  23704. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23705. }
  23706. #define SET_GPIO_14_dout_uart2_pad_sout { \
  23707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23708. _ezchip_macro_read_value_ &= ~(0xFF); \
  23709. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  23710. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23711. }
  23712. #define SET_GPIO_14_dout_uart3_pad_sout { \
  23713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23714. _ezchip_macro_read_value_ &= ~(0xFF); \
  23715. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  23716. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23717. }
  23718. #define SET_GPIO_14_dout_usb_drv_bus { \
  23719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23720. _ezchip_macro_read_value_ &= ~(0xFF); \
  23721. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  23722. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23723. }
  23724. #define SET_GPIO_14_doen_reverse_(en) { \
  23725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23726. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  23727. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  23728. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23729. }
  23730. #define SET_GPIO_14_doen_LOW { \
  23731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23732. _ezchip_macro_read_value_ &= ~(0xFF); \
  23733. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  23734. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23735. }
  23736. #define SET_GPIO_14_doen_HIGH { \
  23737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23738. _ezchip_macro_read_value_ &= ~(0xFF); \
  23739. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  23740. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23741. }
  23742. #define SET_GPIO_14_doen_clk_gmac_tophyref { \
  23743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23744. _ezchip_macro_read_value_ &= ~(0xFF); \
  23745. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  23746. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23747. }
  23748. #define SET_GPIO_14_doen_cpu_jtag_tdo { \
  23749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23750. _ezchip_macro_read_value_ &= ~(0xFF); \
  23751. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  23752. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23753. }
  23754. #define SET_GPIO_14_doen_cpu_jtag_tdo_oen { \
  23755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23756. _ezchip_macro_read_value_ &= ~(0xFF); \
  23757. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  23758. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23759. }
  23760. #define SET_GPIO_14_doen_dmic_clk_out { \
  23761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23762. _ezchip_macro_read_value_ &= ~(0xFF); \
  23763. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  23764. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23765. }
  23766. #define SET_GPIO_14_doen_dsp_JTDOEn_pad { \
  23767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23768. _ezchip_macro_read_value_ &= ~(0xFF); \
  23769. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  23770. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23771. }
  23772. #define SET_GPIO_14_doen_dsp_JTDO_pad { \
  23773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23774. _ezchip_macro_read_value_ &= ~(0xFF); \
  23775. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  23776. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23777. }
  23778. #define SET_GPIO_14_doen_i2c0_pad_sck_oe { \
  23779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23780. _ezchip_macro_read_value_ &= ~(0xFF); \
  23781. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  23782. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23783. }
  23784. #define SET_GPIO_14_doen_i2c0_pad_sda_oe { \
  23785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23786. _ezchip_macro_read_value_ &= ~(0xFF); \
  23787. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  23788. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23789. }
  23790. #define SET_GPIO_14_doen_i2c1_pad_sck_oe { \
  23791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23792. _ezchip_macro_read_value_ &= ~(0xFF); \
  23793. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  23794. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23795. }
  23796. #define SET_GPIO_14_doen_i2c1_pad_sda_oe { \
  23797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23798. _ezchip_macro_read_value_ &= ~(0xFF); \
  23799. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  23800. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23801. }
  23802. #define SET_GPIO_14_doen_i2c2_pad_sck_oe { \
  23803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23804. _ezchip_macro_read_value_ &= ~(0xFF); \
  23805. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  23806. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23807. }
  23808. #define SET_GPIO_14_doen_i2c2_pad_sda_oe { \
  23809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23810. _ezchip_macro_read_value_ &= ~(0xFF); \
  23811. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  23812. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23813. }
  23814. #define SET_GPIO_14_doen_i2c3_pad_sck_oe { \
  23815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23816. _ezchip_macro_read_value_ &= ~(0xFF); \
  23817. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  23818. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23819. }
  23820. #define SET_GPIO_14_doen_i2c3_pad_sda_oe { \
  23821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23822. _ezchip_macro_read_value_ &= ~(0xFF); \
  23823. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  23824. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23825. }
  23826. #define SET_GPIO_14_doen_i2srx_bclk_out { \
  23827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23828. _ezchip_macro_read_value_ &= ~(0xFF); \
  23829. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  23830. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23831. }
  23832. #define SET_GPIO_14_doen_i2srx_bclk_out_oen { \
  23833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23834. _ezchip_macro_read_value_ &= ~(0xFF); \
  23835. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  23836. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23837. }
  23838. #define SET_GPIO_14_doen_i2srx_lrck_out { \
  23839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23840. _ezchip_macro_read_value_ &= ~(0xFF); \
  23841. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  23842. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23843. }
  23844. #define SET_GPIO_14_doen_i2srx_lrck_out_oen { \
  23845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23846. _ezchip_macro_read_value_ &= ~(0xFF); \
  23847. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  23848. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23849. }
  23850. #define SET_GPIO_14_doen_i2srx_mclk_out { \
  23851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23852. _ezchip_macro_read_value_ &= ~(0xFF); \
  23853. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  23854. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23855. }
  23856. #define SET_GPIO_14_doen_i2stx_bclk_out { \
  23857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23858. _ezchip_macro_read_value_ &= ~(0xFF); \
  23859. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  23860. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23861. }
  23862. #define SET_GPIO_14_doen_i2stx_bclk_out_oen { \
  23863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23864. _ezchip_macro_read_value_ &= ~(0xFF); \
  23865. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  23866. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23867. }
  23868. #define SET_GPIO_14_doen_i2stx_lrck_out { \
  23869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23870. _ezchip_macro_read_value_ &= ~(0xFF); \
  23871. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  23872. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23873. }
  23874. #define SET_GPIO_14_doen_i2stx_lrckout_oen { \
  23875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23876. _ezchip_macro_read_value_ &= ~(0xFF); \
  23877. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  23878. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23879. }
  23880. #define SET_GPIO_14_doen_i2stx_mclk_out { \
  23881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23882. _ezchip_macro_read_value_ &= ~(0xFF); \
  23883. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  23884. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23885. }
  23886. #define SET_GPIO_14_doen_i2stx_sdout0 { \
  23887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23888. _ezchip_macro_read_value_ &= ~(0xFF); \
  23889. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  23890. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23891. }
  23892. #define SET_GPIO_14_doen_i2stx_sdout1 { \
  23893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23894. _ezchip_macro_read_value_ &= ~(0xFF); \
  23895. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  23896. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23897. }
  23898. #define SET_GPIO_14_doen_lcd_pad_csm_n { \
  23899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23900. _ezchip_macro_read_value_ &= ~(0xFF); \
  23901. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  23902. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23903. }
  23904. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit0 { \
  23905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23906. _ezchip_macro_read_value_ &= ~(0xFF); \
  23907. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  23908. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23909. }
  23910. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit1 { \
  23911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23912. _ezchip_macro_read_value_ &= ~(0xFF); \
  23913. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  23914. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23915. }
  23916. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit2 { \
  23917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23918. _ezchip_macro_read_value_ &= ~(0xFF); \
  23919. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  23920. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23921. }
  23922. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit3 { \
  23923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23924. _ezchip_macro_read_value_ &= ~(0xFF); \
  23925. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  23926. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23927. }
  23928. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit4 { \
  23929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23930. _ezchip_macro_read_value_ &= ~(0xFF); \
  23931. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  23932. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23933. }
  23934. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit5 { \
  23935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23936. _ezchip_macro_read_value_ &= ~(0xFF); \
  23937. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  23938. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23939. }
  23940. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit6 { \
  23941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23942. _ezchip_macro_read_value_ &= ~(0xFF); \
  23943. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  23944. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23945. }
  23946. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit7 { \
  23947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23948. _ezchip_macro_read_value_ &= ~(0xFF); \
  23949. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  23950. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23951. }
  23952. #define SET_GPIO_14_doen_pwm_pad_out_bit0 { \
  23953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23954. _ezchip_macro_read_value_ &= ~(0xFF); \
  23955. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  23956. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23957. }
  23958. #define SET_GPIO_14_doen_pwm_pad_out_bit1 { \
  23959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23960. _ezchip_macro_read_value_ &= ~(0xFF); \
  23961. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  23962. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23963. }
  23964. #define SET_GPIO_14_doen_pwm_pad_out_bit2 { \
  23965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23966. _ezchip_macro_read_value_ &= ~(0xFF); \
  23967. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  23968. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23969. }
  23970. #define SET_GPIO_14_doen_pwm_pad_out_bit3 { \
  23971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23972. _ezchip_macro_read_value_ &= ~(0xFF); \
  23973. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  23974. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23975. }
  23976. #define SET_GPIO_14_doen_pwm_pad_out_bit4 { \
  23977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23978. _ezchip_macro_read_value_ &= ~(0xFF); \
  23979. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  23980. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23981. }
  23982. #define SET_GPIO_14_doen_pwm_pad_out_bit5 { \
  23983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23984. _ezchip_macro_read_value_ &= ~(0xFF); \
  23985. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  23986. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23987. }
  23988. #define SET_GPIO_14_doen_pwm_pad_out_bit6 { \
  23989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23990. _ezchip_macro_read_value_ &= ~(0xFF); \
  23991. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  23992. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23993. }
  23994. #define SET_GPIO_14_doen_pwm_pad_out_bit7 { \
  23995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23996. _ezchip_macro_read_value_ &= ~(0xFF); \
  23997. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  23998. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23999. }
  24000. #define SET_GPIO_14_doen_pwmdac_left_out { \
  24001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24002. _ezchip_macro_read_value_ &= ~(0xFF); \
  24003. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  24004. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24005. }
  24006. #define SET_GPIO_14_doen_pwmdac_right_out { \
  24007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24008. _ezchip_macro_read_value_ &= ~(0xFF); \
  24009. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  24010. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24011. }
  24012. #define SET_GPIO_14_doen_qspi_csn1_out { \
  24013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24014. _ezchip_macro_read_value_ &= ~(0xFF); \
  24015. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  24016. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24017. }
  24018. #define SET_GPIO_14_doen_qspi_csn2_out { \
  24019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24020. _ezchip_macro_read_value_ &= ~(0xFF); \
  24021. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  24022. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24023. }
  24024. #define SET_GPIO_14_doen_qspi_csn3_out { \
  24025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24026. _ezchip_macro_read_value_ &= ~(0xFF); \
  24027. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  24028. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24029. }
  24030. #define SET_GPIO_14_doen_register23_SCFG_cmsensor_rst0 { \
  24031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24032. _ezchip_macro_read_value_ &= ~(0xFF); \
  24033. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  24034. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24035. }
  24036. #define SET_GPIO_14_doen_register23_SCFG_cmsensor_rst1 { \
  24037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24038. _ezchip_macro_read_value_ &= ~(0xFF); \
  24039. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  24040. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24041. }
  24042. #define SET_GPIO_14_doen_register32_SCFG_gmac_phy_rstn { \
  24043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24044. _ezchip_macro_read_value_ &= ~(0xFF); \
  24045. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  24046. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24047. }
  24048. #define SET_GPIO_14_doen_sdio0_pad_card_power_en { \
  24049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24050. _ezchip_macro_read_value_ &= ~(0xFF); \
  24051. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  24052. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24053. }
  24054. #define SET_GPIO_14_doen_sdio0_pad_cclk_out { \
  24055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24056. _ezchip_macro_read_value_ &= ~(0xFF); \
  24057. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  24058. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24059. }
  24060. #define SET_GPIO_14_doen_sdio0_pad_ccmd_oe { \
  24061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24062. _ezchip_macro_read_value_ &= ~(0xFF); \
  24063. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  24064. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24065. }
  24066. #define SET_GPIO_14_doen_sdio0_pad_ccmd_out { \
  24067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24068. _ezchip_macro_read_value_ &= ~(0xFF); \
  24069. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  24070. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24071. }
  24072. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit0 { \
  24073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24074. _ezchip_macro_read_value_ &= ~(0xFF); \
  24075. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  24076. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24077. }
  24078. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit1 { \
  24079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24080. _ezchip_macro_read_value_ &= ~(0xFF); \
  24081. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  24082. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24083. }
  24084. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit2 { \
  24085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24086. _ezchip_macro_read_value_ &= ~(0xFF); \
  24087. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  24088. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24089. }
  24090. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit3 { \
  24091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24092. _ezchip_macro_read_value_ &= ~(0xFF); \
  24093. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  24094. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24095. }
  24096. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit4 { \
  24097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24098. _ezchip_macro_read_value_ &= ~(0xFF); \
  24099. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  24100. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24101. }
  24102. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit5 { \
  24103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24104. _ezchip_macro_read_value_ &= ~(0xFF); \
  24105. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  24106. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24107. }
  24108. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit6 { \
  24109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24110. _ezchip_macro_read_value_ &= ~(0xFF); \
  24111. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  24112. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24113. }
  24114. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit7 { \
  24115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24116. _ezchip_macro_read_value_ &= ~(0xFF); \
  24117. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  24118. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24119. }
  24120. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit0 { \
  24121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24122. _ezchip_macro_read_value_ &= ~(0xFF); \
  24123. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  24124. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24125. }
  24126. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit1 { \
  24127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24128. _ezchip_macro_read_value_ &= ~(0xFF); \
  24129. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  24130. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24131. }
  24132. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit2 { \
  24133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24134. _ezchip_macro_read_value_ &= ~(0xFF); \
  24135. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  24136. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24137. }
  24138. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit3 { \
  24139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24140. _ezchip_macro_read_value_ &= ~(0xFF); \
  24141. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  24142. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24143. }
  24144. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit4 { \
  24145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24146. _ezchip_macro_read_value_ &= ~(0xFF); \
  24147. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  24148. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24149. }
  24150. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit5 { \
  24151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24152. _ezchip_macro_read_value_ &= ~(0xFF); \
  24153. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  24154. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24155. }
  24156. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit6 { \
  24157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24158. _ezchip_macro_read_value_ &= ~(0xFF); \
  24159. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  24160. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24161. }
  24162. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit7 { \
  24163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24164. _ezchip_macro_read_value_ &= ~(0xFF); \
  24165. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  24166. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24167. }
  24168. #define SET_GPIO_14_doen_sdio0_pad_rst_n { \
  24169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24170. _ezchip_macro_read_value_ &= ~(0xFF); \
  24171. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  24172. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24173. }
  24174. #define SET_GPIO_14_doen_sdio1_pad_card_power_en { \
  24175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24176. _ezchip_macro_read_value_ &= ~(0xFF); \
  24177. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  24178. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24179. }
  24180. #define SET_GPIO_14_doen_sdio1_pad_cclk_out { \
  24181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24182. _ezchip_macro_read_value_ &= ~(0xFF); \
  24183. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  24184. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24185. }
  24186. #define SET_GPIO_14_doen_sdio1_pad_ccmd_oe { \
  24187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24188. _ezchip_macro_read_value_ &= ~(0xFF); \
  24189. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  24190. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24191. }
  24192. #define SET_GPIO_14_doen_sdio1_pad_ccmd_out { \
  24193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24194. _ezchip_macro_read_value_ &= ~(0xFF); \
  24195. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  24196. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24197. }
  24198. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit0 { \
  24199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24200. _ezchip_macro_read_value_ &= ~(0xFF); \
  24201. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  24202. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24203. }
  24204. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit1 { \
  24205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24206. _ezchip_macro_read_value_ &= ~(0xFF); \
  24207. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  24208. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24209. }
  24210. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit2 { \
  24211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24212. _ezchip_macro_read_value_ &= ~(0xFF); \
  24213. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  24214. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24215. }
  24216. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit3 { \
  24217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24218. _ezchip_macro_read_value_ &= ~(0xFF); \
  24219. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  24220. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24221. }
  24222. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit4 { \
  24223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24224. _ezchip_macro_read_value_ &= ~(0xFF); \
  24225. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  24226. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24227. }
  24228. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit5 { \
  24229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24230. _ezchip_macro_read_value_ &= ~(0xFF); \
  24231. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  24232. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24233. }
  24234. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit6 { \
  24235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24236. _ezchip_macro_read_value_ &= ~(0xFF); \
  24237. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  24238. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24239. }
  24240. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit7 { \
  24241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24242. _ezchip_macro_read_value_ &= ~(0xFF); \
  24243. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  24244. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24245. }
  24246. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit0 { \
  24247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24248. _ezchip_macro_read_value_ &= ~(0xFF); \
  24249. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  24250. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24251. }
  24252. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit1 { \
  24253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24254. _ezchip_macro_read_value_ &= ~(0xFF); \
  24255. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  24256. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24257. }
  24258. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit2 { \
  24259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24260. _ezchip_macro_read_value_ &= ~(0xFF); \
  24261. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  24262. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24263. }
  24264. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit3 { \
  24265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24266. _ezchip_macro_read_value_ &= ~(0xFF); \
  24267. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  24268. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24269. }
  24270. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit4 { \
  24271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24272. _ezchip_macro_read_value_ &= ~(0xFF); \
  24273. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  24274. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24275. }
  24276. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit5 { \
  24277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24278. _ezchip_macro_read_value_ &= ~(0xFF); \
  24279. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  24280. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24281. }
  24282. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit6 { \
  24283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24284. _ezchip_macro_read_value_ &= ~(0xFF); \
  24285. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  24286. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24287. }
  24288. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit7 { \
  24289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24290. _ezchip_macro_read_value_ &= ~(0xFF); \
  24291. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  24292. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24293. }
  24294. #define SET_GPIO_14_doen_sdio1_pad_rst_n { \
  24295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24296. _ezchip_macro_read_value_ &= ~(0xFF); \
  24297. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  24298. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24299. }
  24300. #define SET_GPIO_14_doen_spdif_tx_sdout { \
  24301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24302. _ezchip_macro_read_value_ &= ~(0xFF); \
  24303. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  24304. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24305. }
  24306. #define SET_GPIO_14_doen_spdif_tx_sdout_oen { \
  24307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24308. _ezchip_macro_read_value_ &= ~(0xFF); \
  24309. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  24310. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24311. }
  24312. #define SET_GPIO_14_doen_spi0_pad_oe_n { \
  24313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24314. _ezchip_macro_read_value_ &= ~(0xFF); \
  24315. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  24316. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24317. }
  24318. #define SET_GPIO_14_doen_spi0_pad_sck_out { \
  24319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24320. _ezchip_macro_read_value_ &= ~(0xFF); \
  24321. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  24322. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24323. }
  24324. #define SET_GPIO_14_doen_spi0_pad_ss_0_n { \
  24325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24326. _ezchip_macro_read_value_ &= ~(0xFF); \
  24327. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  24328. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24329. }
  24330. #define SET_GPIO_14_doen_spi0_pad_ss_1_n { \
  24331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24332. _ezchip_macro_read_value_ &= ~(0xFF); \
  24333. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  24334. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24335. }
  24336. #define SET_GPIO_14_doen_spi0_pad_txd { \
  24337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24338. _ezchip_macro_read_value_ &= ~(0xFF); \
  24339. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  24340. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24341. }
  24342. #define SET_GPIO_14_doen_spi1_pad_oe_n { \
  24343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24344. _ezchip_macro_read_value_ &= ~(0xFF); \
  24345. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  24346. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24347. }
  24348. #define SET_GPIO_14_doen_spi1_pad_sck_out { \
  24349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24350. _ezchip_macro_read_value_ &= ~(0xFF); \
  24351. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  24352. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24353. }
  24354. #define SET_GPIO_14_doen_spi1_pad_ss_0_n { \
  24355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24356. _ezchip_macro_read_value_ &= ~(0xFF); \
  24357. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  24358. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24359. }
  24360. #define SET_GPIO_14_doen_spi1_pad_ss_1_n { \
  24361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24362. _ezchip_macro_read_value_ &= ~(0xFF); \
  24363. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  24364. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24365. }
  24366. #define SET_GPIO_14_doen_spi1_pad_txd { \
  24367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24368. _ezchip_macro_read_value_ &= ~(0xFF); \
  24369. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  24370. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24371. }
  24372. #define SET_GPIO_14_doen_spi2_pad_oe_n { \
  24373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24374. _ezchip_macro_read_value_ &= ~(0xFF); \
  24375. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  24376. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24377. }
  24378. #define SET_GPIO_14_doen_spi2_pad_sck_out { \
  24379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24380. _ezchip_macro_read_value_ &= ~(0xFF); \
  24381. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  24382. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24383. }
  24384. #define SET_GPIO_14_doen_spi2_pad_ss_0_n { \
  24385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24386. _ezchip_macro_read_value_ &= ~(0xFF); \
  24387. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  24388. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24389. }
  24390. #define SET_GPIO_14_doen_spi2_pad_ss_1_n { \
  24391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24392. _ezchip_macro_read_value_ &= ~(0xFF); \
  24393. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  24394. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24395. }
  24396. #define SET_GPIO_14_doen_spi2_pad_txd { \
  24397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24398. _ezchip_macro_read_value_ &= ~(0xFF); \
  24399. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  24400. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24401. }
  24402. #define SET_GPIO_14_doen_spi2ahb_pad_oe_n_bit0 { \
  24403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24404. _ezchip_macro_read_value_ &= ~(0xFF); \
  24405. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  24406. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24407. }
  24408. #define SET_GPIO_14_doen_spi2ahb_pad_oe_n_bit1 { \
  24409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24410. _ezchip_macro_read_value_ &= ~(0xFF); \
  24411. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  24412. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24413. }
  24414. #define SET_GPIO_14_doen_spi2ahb_pad_oe_n_bit2 { \
  24415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24416. _ezchip_macro_read_value_ &= ~(0xFF); \
  24417. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  24418. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24419. }
  24420. #define SET_GPIO_14_doen_spi2ahb_pad_oe_n_bit3 { \
  24421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24422. _ezchip_macro_read_value_ &= ~(0xFF); \
  24423. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  24424. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24425. }
  24426. #define SET_GPIO_14_doen_spi2ahb_pad_txd_bit0 { \
  24427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24428. _ezchip_macro_read_value_ &= ~(0xFF); \
  24429. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  24430. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24431. }
  24432. #define SET_GPIO_14_doen_spi2ahb_pad_txd_bit1 { \
  24433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24434. _ezchip_macro_read_value_ &= ~(0xFF); \
  24435. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  24436. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24437. }
  24438. #define SET_GPIO_14_doen_spi2ahb_pad_txd_bit2 { \
  24439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24440. _ezchip_macro_read_value_ &= ~(0xFF); \
  24441. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  24442. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24443. }
  24444. #define SET_GPIO_14_doen_spi2ahb_pad_txd_bit3 { \
  24445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24446. _ezchip_macro_read_value_ &= ~(0xFF); \
  24447. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  24448. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24449. }
  24450. #define SET_GPIO_14_doen_spi3_pad_oe_n { \
  24451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24452. _ezchip_macro_read_value_ &= ~(0xFF); \
  24453. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  24454. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24455. }
  24456. #define SET_GPIO_14_doen_spi3_pad_sck_out { \
  24457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24458. _ezchip_macro_read_value_ &= ~(0xFF); \
  24459. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  24460. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24461. }
  24462. #define SET_GPIO_14_doen_spi3_pad_ss_0_n { \
  24463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24464. _ezchip_macro_read_value_ &= ~(0xFF); \
  24465. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  24466. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24467. }
  24468. #define SET_GPIO_14_doen_spi3_pad_ss_1_n { \
  24469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24470. _ezchip_macro_read_value_ &= ~(0xFF); \
  24471. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  24472. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24473. }
  24474. #define SET_GPIO_14_doen_spi3_pad_txd { \
  24475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24476. _ezchip_macro_read_value_ &= ~(0xFF); \
  24477. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  24478. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24479. }
  24480. #define SET_GPIO_14_doen_uart0_pad_dtrn { \
  24481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24482. _ezchip_macro_read_value_ &= ~(0xFF); \
  24483. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  24484. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24485. }
  24486. #define SET_GPIO_14_doen_uart0_pad_rtsn { \
  24487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24488. _ezchip_macro_read_value_ &= ~(0xFF); \
  24489. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  24490. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24491. }
  24492. #define SET_GPIO_14_doen_uart0_pad_sout { \
  24493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24494. _ezchip_macro_read_value_ &= ~(0xFF); \
  24495. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  24496. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24497. }
  24498. #define SET_GPIO_14_doen_uart1_pad_sout { \
  24499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24500. _ezchip_macro_read_value_ &= ~(0xFF); \
  24501. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  24502. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24503. }
  24504. #define SET_GPIO_14_doen_uart2_pad_dtr_n { \
  24505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24506. _ezchip_macro_read_value_ &= ~(0xFF); \
  24507. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  24508. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24509. }
  24510. #define SET_GPIO_14_doen_uart2_pad_rts_n { \
  24511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24512. _ezchip_macro_read_value_ &= ~(0xFF); \
  24513. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  24514. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24515. }
  24516. #define SET_GPIO_14_doen_uart2_pad_sout { \
  24517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24518. _ezchip_macro_read_value_ &= ~(0xFF); \
  24519. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  24520. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24521. }
  24522. #define SET_GPIO_14_doen_uart3_pad_sout { \
  24523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24524. _ezchip_macro_read_value_ &= ~(0xFF); \
  24525. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  24526. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24527. }
  24528. #define SET_GPIO_14_doen_usb_drv_bus { \
  24529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24530. _ezchip_macro_read_value_ &= ~(0xFF); \
  24531. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  24532. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24533. }
  24534. #define SET_GPIO_15_dout_reverse_(en) { \
  24535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24536. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  24537. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  24538. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24539. }
  24540. #define SET_GPIO_15_dout_LOW { \
  24541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24542. _ezchip_macro_read_value_ &= ~(0xFF); \
  24543. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  24544. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24545. }
  24546. #define SET_GPIO_15_dout_HIGH { \
  24547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24548. _ezchip_macro_read_value_ &= ~(0xFF); \
  24549. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  24550. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24551. }
  24552. #define SET_GPIO_15_dout_clk_gmac_tophyref { \
  24553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24554. _ezchip_macro_read_value_ &= ~(0xFF); \
  24555. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  24556. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24557. }
  24558. #define SET_GPIO_15_dout_cpu_jtag_tdo { \
  24559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24560. _ezchip_macro_read_value_ &= ~(0xFF); \
  24561. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  24562. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24563. }
  24564. #define SET_GPIO_15_dout_cpu_jtag_tdo_oen { \
  24565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24566. _ezchip_macro_read_value_ &= ~(0xFF); \
  24567. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  24568. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24569. }
  24570. #define SET_GPIO_15_dout_dmic_clk_out { \
  24571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24572. _ezchip_macro_read_value_ &= ~(0xFF); \
  24573. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  24574. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24575. }
  24576. #define SET_GPIO_15_dout_dsp_JTDOEn_pad { \
  24577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24578. _ezchip_macro_read_value_ &= ~(0xFF); \
  24579. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  24580. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24581. }
  24582. #define SET_GPIO_15_dout_dsp_JTDO_pad { \
  24583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24584. _ezchip_macro_read_value_ &= ~(0xFF); \
  24585. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  24586. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24587. }
  24588. #define SET_GPIO_15_dout_i2c0_pad_sck_oe { \
  24589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24590. _ezchip_macro_read_value_ &= ~(0xFF); \
  24591. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  24592. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24593. }
  24594. #define SET_GPIO_15_dout_i2c0_pad_sda_oe { \
  24595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24596. _ezchip_macro_read_value_ &= ~(0xFF); \
  24597. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  24598. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24599. }
  24600. #define SET_GPIO_15_dout_i2c1_pad_sck_oe { \
  24601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24602. _ezchip_macro_read_value_ &= ~(0xFF); \
  24603. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  24604. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24605. }
  24606. #define SET_GPIO_15_dout_i2c1_pad_sda_oe { \
  24607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24608. _ezchip_macro_read_value_ &= ~(0xFF); \
  24609. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  24610. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24611. }
  24612. #define SET_GPIO_15_dout_i2c2_pad_sck_oe { \
  24613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24614. _ezchip_macro_read_value_ &= ~(0xFF); \
  24615. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  24616. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24617. }
  24618. #define SET_GPIO_15_dout_i2c2_pad_sda_oe { \
  24619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24620. _ezchip_macro_read_value_ &= ~(0xFF); \
  24621. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  24622. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24623. }
  24624. #define SET_GPIO_15_dout_i2c3_pad_sck_oe { \
  24625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24626. _ezchip_macro_read_value_ &= ~(0xFF); \
  24627. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  24628. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24629. }
  24630. #define SET_GPIO_15_dout_i2c3_pad_sda_oe { \
  24631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24632. _ezchip_macro_read_value_ &= ~(0xFF); \
  24633. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  24634. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24635. }
  24636. #define SET_GPIO_15_dout_i2srx_bclk_out { \
  24637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24638. _ezchip_macro_read_value_ &= ~(0xFF); \
  24639. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  24640. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24641. }
  24642. #define SET_GPIO_15_dout_i2srx_bclk_out_oen { \
  24643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24644. _ezchip_macro_read_value_ &= ~(0xFF); \
  24645. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  24646. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24647. }
  24648. #define SET_GPIO_15_dout_i2srx_lrck_out { \
  24649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24650. _ezchip_macro_read_value_ &= ~(0xFF); \
  24651. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  24652. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24653. }
  24654. #define SET_GPIO_15_dout_i2srx_lrck_out_oen { \
  24655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24656. _ezchip_macro_read_value_ &= ~(0xFF); \
  24657. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  24658. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24659. }
  24660. #define SET_GPIO_15_dout_i2srx_mclk_out { \
  24661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24662. _ezchip_macro_read_value_ &= ~(0xFF); \
  24663. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  24664. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24665. }
  24666. #define SET_GPIO_15_dout_i2stx_bclk_out { \
  24667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24668. _ezchip_macro_read_value_ &= ~(0xFF); \
  24669. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  24670. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24671. }
  24672. #define SET_GPIO_15_dout_i2stx_bclk_out_oen { \
  24673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24674. _ezchip_macro_read_value_ &= ~(0xFF); \
  24675. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  24676. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24677. }
  24678. #define SET_GPIO_15_dout_i2stx_lrck_out { \
  24679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24680. _ezchip_macro_read_value_ &= ~(0xFF); \
  24681. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  24682. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24683. }
  24684. #define SET_GPIO_15_dout_i2stx_lrckout_oen { \
  24685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24686. _ezchip_macro_read_value_ &= ~(0xFF); \
  24687. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  24688. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24689. }
  24690. #define SET_GPIO_15_dout_i2stx_mclk_out { \
  24691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24692. _ezchip_macro_read_value_ &= ~(0xFF); \
  24693. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  24694. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24695. }
  24696. #define SET_GPIO_15_dout_i2stx_sdout0 { \
  24697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24698. _ezchip_macro_read_value_ &= ~(0xFF); \
  24699. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  24700. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24701. }
  24702. #define SET_GPIO_15_dout_i2stx_sdout1 { \
  24703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24704. _ezchip_macro_read_value_ &= ~(0xFF); \
  24705. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  24706. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24707. }
  24708. #define SET_GPIO_15_dout_lcd_pad_csm_n { \
  24709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24710. _ezchip_macro_read_value_ &= ~(0xFF); \
  24711. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  24712. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24713. }
  24714. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit0 { \
  24715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24716. _ezchip_macro_read_value_ &= ~(0xFF); \
  24717. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  24718. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24719. }
  24720. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit1 { \
  24721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24722. _ezchip_macro_read_value_ &= ~(0xFF); \
  24723. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  24724. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24725. }
  24726. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit2 { \
  24727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24728. _ezchip_macro_read_value_ &= ~(0xFF); \
  24729. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  24730. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24731. }
  24732. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit3 { \
  24733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24734. _ezchip_macro_read_value_ &= ~(0xFF); \
  24735. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  24736. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24737. }
  24738. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit4 { \
  24739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24740. _ezchip_macro_read_value_ &= ~(0xFF); \
  24741. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  24742. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24743. }
  24744. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit5 { \
  24745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24746. _ezchip_macro_read_value_ &= ~(0xFF); \
  24747. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  24748. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24749. }
  24750. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit6 { \
  24751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24752. _ezchip_macro_read_value_ &= ~(0xFF); \
  24753. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  24754. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24755. }
  24756. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit7 { \
  24757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24758. _ezchip_macro_read_value_ &= ~(0xFF); \
  24759. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  24760. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24761. }
  24762. #define SET_GPIO_15_dout_pwm_pad_out_bit0 { \
  24763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24764. _ezchip_macro_read_value_ &= ~(0xFF); \
  24765. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  24766. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24767. }
  24768. #define SET_GPIO_15_dout_pwm_pad_out_bit1 { \
  24769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24770. _ezchip_macro_read_value_ &= ~(0xFF); \
  24771. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  24772. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24773. }
  24774. #define SET_GPIO_15_dout_pwm_pad_out_bit2 { \
  24775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24776. _ezchip_macro_read_value_ &= ~(0xFF); \
  24777. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  24778. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24779. }
  24780. #define SET_GPIO_15_dout_pwm_pad_out_bit3 { \
  24781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24782. _ezchip_macro_read_value_ &= ~(0xFF); \
  24783. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  24784. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24785. }
  24786. #define SET_GPIO_15_dout_pwm_pad_out_bit4 { \
  24787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24788. _ezchip_macro_read_value_ &= ~(0xFF); \
  24789. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  24790. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24791. }
  24792. #define SET_GPIO_15_dout_pwm_pad_out_bit5 { \
  24793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24794. _ezchip_macro_read_value_ &= ~(0xFF); \
  24795. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  24796. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24797. }
  24798. #define SET_GPIO_15_dout_pwm_pad_out_bit6 { \
  24799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24800. _ezchip_macro_read_value_ &= ~(0xFF); \
  24801. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  24802. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24803. }
  24804. #define SET_GPIO_15_dout_pwm_pad_out_bit7 { \
  24805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24806. _ezchip_macro_read_value_ &= ~(0xFF); \
  24807. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  24808. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24809. }
  24810. #define SET_GPIO_15_dout_pwmdac_left_out { \
  24811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24812. _ezchip_macro_read_value_ &= ~(0xFF); \
  24813. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  24814. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24815. }
  24816. #define SET_GPIO_15_dout_pwmdac_right_out { \
  24817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24818. _ezchip_macro_read_value_ &= ~(0xFF); \
  24819. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  24820. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24821. }
  24822. #define SET_GPIO_15_dout_qspi_csn1_out { \
  24823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24824. _ezchip_macro_read_value_ &= ~(0xFF); \
  24825. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  24826. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24827. }
  24828. #define SET_GPIO_15_dout_qspi_csn2_out { \
  24829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24830. _ezchip_macro_read_value_ &= ~(0xFF); \
  24831. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  24832. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24833. }
  24834. #define SET_GPIO_15_dout_qspi_csn3_out { \
  24835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24836. _ezchip_macro_read_value_ &= ~(0xFF); \
  24837. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  24838. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24839. }
  24840. #define SET_GPIO_15_dout_register23_SCFG_cmsensor_rst0 { \
  24841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24842. _ezchip_macro_read_value_ &= ~(0xFF); \
  24843. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  24844. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24845. }
  24846. #define SET_GPIO_15_dout_register23_SCFG_cmsensor_rst1 { \
  24847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24848. _ezchip_macro_read_value_ &= ~(0xFF); \
  24849. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  24850. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24851. }
  24852. #define SET_GPIO_15_dout_register32_SCFG_gmac_phy_rstn { \
  24853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24854. _ezchip_macro_read_value_ &= ~(0xFF); \
  24855. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  24856. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24857. }
  24858. #define SET_GPIO_15_dout_sdio0_pad_card_power_en { \
  24859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24860. _ezchip_macro_read_value_ &= ~(0xFF); \
  24861. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  24862. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24863. }
  24864. #define SET_GPIO_15_dout_sdio0_pad_cclk_out { \
  24865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24866. _ezchip_macro_read_value_ &= ~(0xFF); \
  24867. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  24868. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24869. }
  24870. #define SET_GPIO_15_dout_sdio0_pad_ccmd_oe { \
  24871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24872. _ezchip_macro_read_value_ &= ~(0xFF); \
  24873. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  24874. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24875. }
  24876. #define SET_GPIO_15_dout_sdio0_pad_ccmd_out { \
  24877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24878. _ezchip_macro_read_value_ &= ~(0xFF); \
  24879. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  24880. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24881. }
  24882. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit0 { \
  24883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24884. _ezchip_macro_read_value_ &= ~(0xFF); \
  24885. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  24886. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24887. }
  24888. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit1 { \
  24889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24890. _ezchip_macro_read_value_ &= ~(0xFF); \
  24891. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  24892. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24893. }
  24894. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit2 { \
  24895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24896. _ezchip_macro_read_value_ &= ~(0xFF); \
  24897. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  24898. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24899. }
  24900. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit3 { \
  24901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24902. _ezchip_macro_read_value_ &= ~(0xFF); \
  24903. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  24904. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24905. }
  24906. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit4 { \
  24907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24908. _ezchip_macro_read_value_ &= ~(0xFF); \
  24909. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  24910. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24911. }
  24912. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit5 { \
  24913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24914. _ezchip_macro_read_value_ &= ~(0xFF); \
  24915. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  24916. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24917. }
  24918. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit6 { \
  24919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24920. _ezchip_macro_read_value_ &= ~(0xFF); \
  24921. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  24922. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24923. }
  24924. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit7 { \
  24925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24926. _ezchip_macro_read_value_ &= ~(0xFF); \
  24927. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  24928. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24929. }
  24930. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit0 { \
  24931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24932. _ezchip_macro_read_value_ &= ~(0xFF); \
  24933. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  24934. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24935. }
  24936. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit1 { \
  24937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24938. _ezchip_macro_read_value_ &= ~(0xFF); \
  24939. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  24940. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24941. }
  24942. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit2 { \
  24943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24944. _ezchip_macro_read_value_ &= ~(0xFF); \
  24945. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  24946. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24947. }
  24948. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit3 { \
  24949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24950. _ezchip_macro_read_value_ &= ~(0xFF); \
  24951. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  24952. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24953. }
  24954. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit4 { \
  24955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24956. _ezchip_macro_read_value_ &= ~(0xFF); \
  24957. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  24958. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24959. }
  24960. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit5 { \
  24961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24962. _ezchip_macro_read_value_ &= ~(0xFF); \
  24963. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  24964. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24965. }
  24966. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit6 { \
  24967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24968. _ezchip_macro_read_value_ &= ~(0xFF); \
  24969. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  24970. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24971. }
  24972. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit7 { \
  24973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24974. _ezchip_macro_read_value_ &= ~(0xFF); \
  24975. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  24976. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24977. }
  24978. #define SET_GPIO_15_dout_sdio0_pad_rst_n { \
  24979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24980. _ezchip_macro_read_value_ &= ~(0xFF); \
  24981. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  24982. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24983. }
  24984. #define SET_GPIO_15_dout_sdio1_pad_card_power_en { \
  24985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24986. _ezchip_macro_read_value_ &= ~(0xFF); \
  24987. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  24988. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24989. }
  24990. #define SET_GPIO_15_dout_sdio1_pad_cclk_out { \
  24991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24992. _ezchip_macro_read_value_ &= ~(0xFF); \
  24993. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  24994. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24995. }
  24996. #define SET_GPIO_15_dout_sdio1_pad_ccmd_oe { \
  24997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24998. _ezchip_macro_read_value_ &= ~(0xFF); \
  24999. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  25000. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25001. }
  25002. #define SET_GPIO_15_dout_sdio1_pad_ccmd_out { \
  25003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25004. _ezchip_macro_read_value_ &= ~(0xFF); \
  25005. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  25006. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25007. }
  25008. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit0 { \
  25009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25010. _ezchip_macro_read_value_ &= ~(0xFF); \
  25011. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  25012. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25013. }
  25014. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit1 { \
  25015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25016. _ezchip_macro_read_value_ &= ~(0xFF); \
  25017. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  25018. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25019. }
  25020. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit2 { \
  25021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25022. _ezchip_macro_read_value_ &= ~(0xFF); \
  25023. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  25024. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25025. }
  25026. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit3 { \
  25027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25028. _ezchip_macro_read_value_ &= ~(0xFF); \
  25029. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  25030. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25031. }
  25032. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit4 { \
  25033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25034. _ezchip_macro_read_value_ &= ~(0xFF); \
  25035. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  25036. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25037. }
  25038. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit5 { \
  25039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25040. _ezchip_macro_read_value_ &= ~(0xFF); \
  25041. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  25042. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25043. }
  25044. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit6 { \
  25045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25046. _ezchip_macro_read_value_ &= ~(0xFF); \
  25047. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  25048. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25049. }
  25050. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit7 { \
  25051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25052. _ezchip_macro_read_value_ &= ~(0xFF); \
  25053. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  25054. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25055. }
  25056. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit0 { \
  25057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25058. _ezchip_macro_read_value_ &= ~(0xFF); \
  25059. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  25060. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25061. }
  25062. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit1 { \
  25063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25064. _ezchip_macro_read_value_ &= ~(0xFF); \
  25065. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  25066. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25067. }
  25068. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit2 { \
  25069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25070. _ezchip_macro_read_value_ &= ~(0xFF); \
  25071. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  25072. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25073. }
  25074. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit3 { \
  25075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25076. _ezchip_macro_read_value_ &= ~(0xFF); \
  25077. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  25078. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25079. }
  25080. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit4 { \
  25081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25082. _ezchip_macro_read_value_ &= ~(0xFF); \
  25083. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  25084. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25085. }
  25086. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit5 { \
  25087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25088. _ezchip_macro_read_value_ &= ~(0xFF); \
  25089. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  25090. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25091. }
  25092. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit6 { \
  25093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25094. _ezchip_macro_read_value_ &= ~(0xFF); \
  25095. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  25096. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25097. }
  25098. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit7 { \
  25099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25100. _ezchip_macro_read_value_ &= ~(0xFF); \
  25101. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  25102. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25103. }
  25104. #define SET_GPIO_15_dout_sdio1_pad_rst_n { \
  25105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25106. _ezchip_macro_read_value_ &= ~(0xFF); \
  25107. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  25108. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25109. }
  25110. #define SET_GPIO_15_dout_spdif_tx_sdout { \
  25111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25112. _ezchip_macro_read_value_ &= ~(0xFF); \
  25113. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  25114. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25115. }
  25116. #define SET_GPIO_15_dout_spdif_tx_sdout_oen { \
  25117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25118. _ezchip_macro_read_value_ &= ~(0xFF); \
  25119. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  25120. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25121. }
  25122. #define SET_GPIO_15_dout_spi0_pad_oe_n { \
  25123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25124. _ezchip_macro_read_value_ &= ~(0xFF); \
  25125. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  25126. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25127. }
  25128. #define SET_GPIO_15_dout_spi0_pad_sck_out { \
  25129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25130. _ezchip_macro_read_value_ &= ~(0xFF); \
  25131. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  25132. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25133. }
  25134. #define SET_GPIO_15_dout_spi0_pad_ss_0_n { \
  25135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25136. _ezchip_macro_read_value_ &= ~(0xFF); \
  25137. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  25138. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25139. }
  25140. #define SET_GPIO_15_dout_spi0_pad_ss_1_n { \
  25141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25142. _ezchip_macro_read_value_ &= ~(0xFF); \
  25143. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  25144. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25145. }
  25146. #define SET_GPIO_15_dout_spi0_pad_txd { \
  25147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25148. _ezchip_macro_read_value_ &= ~(0xFF); \
  25149. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  25150. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25151. }
  25152. #define SET_GPIO_15_dout_spi1_pad_oe_n { \
  25153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25154. _ezchip_macro_read_value_ &= ~(0xFF); \
  25155. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  25156. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25157. }
  25158. #define SET_GPIO_15_dout_spi1_pad_sck_out { \
  25159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25160. _ezchip_macro_read_value_ &= ~(0xFF); \
  25161. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  25162. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25163. }
  25164. #define SET_GPIO_15_dout_spi1_pad_ss_0_n { \
  25165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25166. _ezchip_macro_read_value_ &= ~(0xFF); \
  25167. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  25168. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25169. }
  25170. #define SET_GPIO_15_dout_spi1_pad_ss_1_n { \
  25171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25172. _ezchip_macro_read_value_ &= ~(0xFF); \
  25173. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  25174. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25175. }
  25176. #define SET_GPIO_15_dout_spi1_pad_txd { \
  25177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25178. _ezchip_macro_read_value_ &= ~(0xFF); \
  25179. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  25180. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25181. }
  25182. #define SET_GPIO_15_dout_spi2_pad_oe_n { \
  25183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25184. _ezchip_macro_read_value_ &= ~(0xFF); \
  25185. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  25186. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25187. }
  25188. #define SET_GPIO_15_dout_spi2_pad_sck_out { \
  25189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25190. _ezchip_macro_read_value_ &= ~(0xFF); \
  25191. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  25192. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25193. }
  25194. #define SET_GPIO_15_dout_spi2_pad_ss_0_n { \
  25195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25196. _ezchip_macro_read_value_ &= ~(0xFF); \
  25197. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  25198. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25199. }
  25200. #define SET_GPIO_15_dout_spi2_pad_ss_1_n { \
  25201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25202. _ezchip_macro_read_value_ &= ~(0xFF); \
  25203. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  25204. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25205. }
  25206. #define SET_GPIO_15_dout_spi2_pad_txd { \
  25207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25208. _ezchip_macro_read_value_ &= ~(0xFF); \
  25209. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  25210. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25211. }
  25212. #define SET_GPIO_15_dout_spi2ahb_pad_oe_n_bit0 { \
  25213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25214. _ezchip_macro_read_value_ &= ~(0xFF); \
  25215. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  25216. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25217. }
  25218. #define SET_GPIO_15_dout_spi2ahb_pad_oe_n_bit1 { \
  25219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25220. _ezchip_macro_read_value_ &= ~(0xFF); \
  25221. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  25222. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25223. }
  25224. #define SET_GPIO_15_dout_spi2ahb_pad_oe_n_bit2 { \
  25225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25226. _ezchip_macro_read_value_ &= ~(0xFF); \
  25227. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  25228. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25229. }
  25230. #define SET_GPIO_15_dout_spi2ahb_pad_oe_n_bit3 { \
  25231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25232. _ezchip_macro_read_value_ &= ~(0xFF); \
  25233. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  25234. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25235. }
  25236. #define SET_GPIO_15_dout_spi2ahb_pad_txd_bit0 { \
  25237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25238. _ezchip_macro_read_value_ &= ~(0xFF); \
  25239. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  25240. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25241. }
  25242. #define SET_GPIO_15_dout_spi2ahb_pad_txd_bit1 { \
  25243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25244. _ezchip_macro_read_value_ &= ~(0xFF); \
  25245. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  25246. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25247. }
  25248. #define SET_GPIO_15_dout_spi2ahb_pad_txd_bit2 { \
  25249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25250. _ezchip_macro_read_value_ &= ~(0xFF); \
  25251. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  25252. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25253. }
  25254. #define SET_GPIO_15_dout_spi2ahb_pad_txd_bit3 { \
  25255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25256. _ezchip_macro_read_value_ &= ~(0xFF); \
  25257. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  25258. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25259. }
  25260. #define SET_GPIO_15_dout_spi3_pad_oe_n { \
  25261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25262. _ezchip_macro_read_value_ &= ~(0xFF); \
  25263. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  25264. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25265. }
  25266. #define SET_GPIO_15_dout_spi3_pad_sck_out { \
  25267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25268. _ezchip_macro_read_value_ &= ~(0xFF); \
  25269. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  25270. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25271. }
  25272. #define SET_GPIO_15_dout_spi3_pad_ss_0_n { \
  25273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25274. _ezchip_macro_read_value_ &= ~(0xFF); \
  25275. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  25276. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25277. }
  25278. #define SET_GPIO_15_dout_spi3_pad_ss_1_n { \
  25279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25280. _ezchip_macro_read_value_ &= ~(0xFF); \
  25281. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  25282. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25283. }
  25284. #define SET_GPIO_15_dout_spi3_pad_txd { \
  25285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25286. _ezchip_macro_read_value_ &= ~(0xFF); \
  25287. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  25288. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25289. }
  25290. #define SET_GPIO_15_dout_uart0_pad_dtrn { \
  25291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25292. _ezchip_macro_read_value_ &= ~(0xFF); \
  25293. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  25294. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25295. }
  25296. #define SET_GPIO_15_dout_uart0_pad_rtsn { \
  25297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25298. _ezchip_macro_read_value_ &= ~(0xFF); \
  25299. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  25300. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25301. }
  25302. #define SET_GPIO_15_dout_uart0_pad_sout { \
  25303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25304. _ezchip_macro_read_value_ &= ~(0xFF); \
  25305. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  25306. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25307. }
  25308. #define SET_GPIO_15_dout_uart1_pad_sout { \
  25309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25310. _ezchip_macro_read_value_ &= ~(0xFF); \
  25311. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  25312. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25313. }
  25314. #define SET_GPIO_15_dout_uart2_pad_dtr_n { \
  25315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25316. _ezchip_macro_read_value_ &= ~(0xFF); \
  25317. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  25318. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25319. }
  25320. #define SET_GPIO_15_dout_uart2_pad_rts_n { \
  25321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25322. _ezchip_macro_read_value_ &= ~(0xFF); \
  25323. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  25324. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25325. }
  25326. #define SET_GPIO_15_dout_uart2_pad_sout { \
  25327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25328. _ezchip_macro_read_value_ &= ~(0xFF); \
  25329. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  25330. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25331. }
  25332. #define SET_GPIO_15_dout_uart3_pad_sout { \
  25333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25334. _ezchip_macro_read_value_ &= ~(0xFF); \
  25335. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  25336. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25337. }
  25338. #define SET_GPIO_15_dout_usb_drv_bus { \
  25339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25340. _ezchip_macro_read_value_ &= ~(0xFF); \
  25341. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  25342. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25343. }
  25344. #define SET_GPIO_15_doen_reverse_(en) { \
  25345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25346. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  25347. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  25348. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25349. }
  25350. #define SET_GPIO_15_doen_LOW { \
  25351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25352. _ezchip_macro_read_value_ &= ~(0xFF); \
  25353. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  25354. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25355. }
  25356. #define SET_GPIO_15_doen_HIGH { \
  25357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25358. _ezchip_macro_read_value_ &= ~(0xFF); \
  25359. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  25360. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25361. }
  25362. #define SET_GPIO_15_doen_clk_gmac_tophyref { \
  25363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25364. _ezchip_macro_read_value_ &= ~(0xFF); \
  25365. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  25366. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25367. }
  25368. #define SET_GPIO_15_doen_cpu_jtag_tdo { \
  25369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25370. _ezchip_macro_read_value_ &= ~(0xFF); \
  25371. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  25372. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25373. }
  25374. #define SET_GPIO_15_doen_cpu_jtag_tdo_oen { \
  25375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25376. _ezchip_macro_read_value_ &= ~(0xFF); \
  25377. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  25378. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25379. }
  25380. #define SET_GPIO_15_doen_dmic_clk_out { \
  25381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25382. _ezchip_macro_read_value_ &= ~(0xFF); \
  25383. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  25384. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25385. }
  25386. #define SET_GPIO_15_doen_dsp_JTDOEn_pad { \
  25387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25388. _ezchip_macro_read_value_ &= ~(0xFF); \
  25389. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  25390. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25391. }
  25392. #define SET_GPIO_15_doen_dsp_JTDO_pad { \
  25393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25394. _ezchip_macro_read_value_ &= ~(0xFF); \
  25395. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  25396. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25397. }
  25398. #define SET_GPIO_15_doen_i2c0_pad_sck_oe { \
  25399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25400. _ezchip_macro_read_value_ &= ~(0xFF); \
  25401. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  25402. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25403. }
  25404. #define SET_GPIO_15_doen_i2c0_pad_sda_oe { \
  25405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25406. _ezchip_macro_read_value_ &= ~(0xFF); \
  25407. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  25408. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25409. }
  25410. #define SET_GPIO_15_doen_i2c1_pad_sck_oe { \
  25411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25412. _ezchip_macro_read_value_ &= ~(0xFF); \
  25413. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  25414. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25415. }
  25416. #define SET_GPIO_15_doen_i2c1_pad_sda_oe { \
  25417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25418. _ezchip_macro_read_value_ &= ~(0xFF); \
  25419. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  25420. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25421. }
  25422. #define SET_GPIO_15_doen_i2c2_pad_sck_oe { \
  25423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25424. _ezchip_macro_read_value_ &= ~(0xFF); \
  25425. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  25426. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25427. }
  25428. #define SET_GPIO_15_doen_i2c2_pad_sda_oe { \
  25429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25430. _ezchip_macro_read_value_ &= ~(0xFF); \
  25431. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  25432. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25433. }
  25434. #define SET_GPIO_15_doen_i2c3_pad_sck_oe { \
  25435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25436. _ezchip_macro_read_value_ &= ~(0xFF); \
  25437. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  25438. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25439. }
  25440. #define SET_GPIO_15_doen_i2c3_pad_sda_oe { \
  25441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25442. _ezchip_macro_read_value_ &= ~(0xFF); \
  25443. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  25444. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25445. }
  25446. #define SET_GPIO_15_doen_i2srx_bclk_out { \
  25447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25448. _ezchip_macro_read_value_ &= ~(0xFF); \
  25449. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  25450. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25451. }
  25452. #define SET_GPIO_15_doen_i2srx_bclk_out_oen { \
  25453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25454. _ezchip_macro_read_value_ &= ~(0xFF); \
  25455. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  25456. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25457. }
  25458. #define SET_GPIO_15_doen_i2srx_lrck_out { \
  25459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25460. _ezchip_macro_read_value_ &= ~(0xFF); \
  25461. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  25462. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25463. }
  25464. #define SET_GPIO_15_doen_i2srx_lrck_out_oen { \
  25465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25466. _ezchip_macro_read_value_ &= ~(0xFF); \
  25467. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  25468. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25469. }
  25470. #define SET_GPIO_15_doen_i2srx_mclk_out { \
  25471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25472. _ezchip_macro_read_value_ &= ~(0xFF); \
  25473. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  25474. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25475. }
  25476. #define SET_GPIO_15_doen_i2stx_bclk_out { \
  25477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25478. _ezchip_macro_read_value_ &= ~(0xFF); \
  25479. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  25480. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25481. }
  25482. #define SET_GPIO_15_doen_i2stx_bclk_out_oen { \
  25483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25484. _ezchip_macro_read_value_ &= ~(0xFF); \
  25485. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  25486. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25487. }
  25488. #define SET_GPIO_15_doen_i2stx_lrck_out { \
  25489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25490. _ezchip_macro_read_value_ &= ~(0xFF); \
  25491. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  25492. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25493. }
  25494. #define SET_GPIO_15_doen_i2stx_lrckout_oen { \
  25495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25496. _ezchip_macro_read_value_ &= ~(0xFF); \
  25497. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  25498. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25499. }
  25500. #define SET_GPIO_15_doen_i2stx_mclk_out { \
  25501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25502. _ezchip_macro_read_value_ &= ~(0xFF); \
  25503. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  25504. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25505. }
  25506. #define SET_GPIO_15_doen_i2stx_sdout0 { \
  25507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25508. _ezchip_macro_read_value_ &= ~(0xFF); \
  25509. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  25510. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25511. }
  25512. #define SET_GPIO_15_doen_i2stx_sdout1 { \
  25513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25514. _ezchip_macro_read_value_ &= ~(0xFF); \
  25515. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  25516. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25517. }
  25518. #define SET_GPIO_15_doen_lcd_pad_csm_n { \
  25519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25520. _ezchip_macro_read_value_ &= ~(0xFF); \
  25521. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  25522. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25523. }
  25524. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit0 { \
  25525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25526. _ezchip_macro_read_value_ &= ~(0xFF); \
  25527. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  25528. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25529. }
  25530. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit1 { \
  25531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25532. _ezchip_macro_read_value_ &= ~(0xFF); \
  25533. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  25534. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25535. }
  25536. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit2 { \
  25537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25538. _ezchip_macro_read_value_ &= ~(0xFF); \
  25539. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  25540. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25541. }
  25542. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit3 { \
  25543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25544. _ezchip_macro_read_value_ &= ~(0xFF); \
  25545. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  25546. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25547. }
  25548. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit4 { \
  25549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25550. _ezchip_macro_read_value_ &= ~(0xFF); \
  25551. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  25552. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25553. }
  25554. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit5 { \
  25555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25556. _ezchip_macro_read_value_ &= ~(0xFF); \
  25557. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  25558. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25559. }
  25560. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit6 { \
  25561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25562. _ezchip_macro_read_value_ &= ~(0xFF); \
  25563. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  25564. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25565. }
  25566. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit7 { \
  25567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25568. _ezchip_macro_read_value_ &= ~(0xFF); \
  25569. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  25570. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25571. }
  25572. #define SET_GPIO_15_doen_pwm_pad_out_bit0 { \
  25573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25574. _ezchip_macro_read_value_ &= ~(0xFF); \
  25575. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  25576. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25577. }
  25578. #define SET_GPIO_15_doen_pwm_pad_out_bit1 { \
  25579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25580. _ezchip_macro_read_value_ &= ~(0xFF); \
  25581. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  25582. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25583. }
  25584. #define SET_GPIO_15_doen_pwm_pad_out_bit2 { \
  25585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25586. _ezchip_macro_read_value_ &= ~(0xFF); \
  25587. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  25588. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25589. }
  25590. #define SET_GPIO_15_doen_pwm_pad_out_bit3 { \
  25591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25592. _ezchip_macro_read_value_ &= ~(0xFF); \
  25593. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  25594. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25595. }
  25596. #define SET_GPIO_15_doen_pwm_pad_out_bit4 { \
  25597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25598. _ezchip_macro_read_value_ &= ~(0xFF); \
  25599. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  25600. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25601. }
  25602. #define SET_GPIO_15_doen_pwm_pad_out_bit5 { \
  25603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25604. _ezchip_macro_read_value_ &= ~(0xFF); \
  25605. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  25606. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25607. }
  25608. #define SET_GPIO_15_doen_pwm_pad_out_bit6 { \
  25609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25610. _ezchip_macro_read_value_ &= ~(0xFF); \
  25611. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  25612. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25613. }
  25614. #define SET_GPIO_15_doen_pwm_pad_out_bit7 { \
  25615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25616. _ezchip_macro_read_value_ &= ~(0xFF); \
  25617. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  25618. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25619. }
  25620. #define SET_GPIO_15_doen_pwmdac_left_out { \
  25621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25622. _ezchip_macro_read_value_ &= ~(0xFF); \
  25623. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  25624. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25625. }
  25626. #define SET_GPIO_15_doen_pwmdac_right_out { \
  25627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25628. _ezchip_macro_read_value_ &= ~(0xFF); \
  25629. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  25630. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25631. }
  25632. #define SET_GPIO_15_doen_qspi_csn1_out { \
  25633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25634. _ezchip_macro_read_value_ &= ~(0xFF); \
  25635. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  25636. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25637. }
  25638. #define SET_GPIO_15_doen_qspi_csn2_out { \
  25639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25640. _ezchip_macro_read_value_ &= ~(0xFF); \
  25641. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  25642. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25643. }
  25644. #define SET_GPIO_15_doen_qspi_csn3_out { \
  25645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25646. _ezchip_macro_read_value_ &= ~(0xFF); \
  25647. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  25648. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25649. }
  25650. #define SET_GPIO_15_doen_register23_SCFG_cmsensor_rst0 { \
  25651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25652. _ezchip_macro_read_value_ &= ~(0xFF); \
  25653. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  25654. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25655. }
  25656. #define SET_GPIO_15_doen_register23_SCFG_cmsensor_rst1 { \
  25657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25658. _ezchip_macro_read_value_ &= ~(0xFF); \
  25659. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  25660. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25661. }
  25662. #define SET_GPIO_15_doen_register32_SCFG_gmac_phy_rstn { \
  25663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25664. _ezchip_macro_read_value_ &= ~(0xFF); \
  25665. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  25666. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25667. }
  25668. #define SET_GPIO_15_doen_sdio0_pad_card_power_en { \
  25669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25670. _ezchip_macro_read_value_ &= ~(0xFF); \
  25671. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  25672. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25673. }
  25674. #define SET_GPIO_15_doen_sdio0_pad_cclk_out { \
  25675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25676. _ezchip_macro_read_value_ &= ~(0xFF); \
  25677. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  25678. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25679. }
  25680. #define SET_GPIO_15_doen_sdio0_pad_ccmd_oe { \
  25681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25682. _ezchip_macro_read_value_ &= ~(0xFF); \
  25683. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  25684. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25685. }
  25686. #define SET_GPIO_15_doen_sdio0_pad_ccmd_out { \
  25687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25688. _ezchip_macro_read_value_ &= ~(0xFF); \
  25689. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  25690. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25691. }
  25692. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit0 { \
  25693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25694. _ezchip_macro_read_value_ &= ~(0xFF); \
  25695. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  25696. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25697. }
  25698. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit1 { \
  25699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25700. _ezchip_macro_read_value_ &= ~(0xFF); \
  25701. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  25702. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25703. }
  25704. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit2 { \
  25705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25706. _ezchip_macro_read_value_ &= ~(0xFF); \
  25707. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  25708. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25709. }
  25710. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit3 { \
  25711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25712. _ezchip_macro_read_value_ &= ~(0xFF); \
  25713. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  25714. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25715. }
  25716. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit4 { \
  25717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25718. _ezchip_macro_read_value_ &= ~(0xFF); \
  25719. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  25720. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25721. }
  25722. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit5 { \
  25723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25724. _ezchip_macro_read_value_ &= ~(0xFF); \
  25725. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  25726. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25727. }
  25728. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit6 { \
  25729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25730. _ezchip_macro_read_value_ &= ~(0xFF); \
  25731. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  25732. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25733. }
  25734. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit7 { \
  25735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25736. _ezchip_macro_read_value_ &= ~(0xFF); \
  25737. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  25738. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25739. }
  25740. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit0 { \
  25741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25742. _ezchip_macro_read_value_ &= ~(0xFF); \
  25743. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  25744. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25745. }
  25746. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit1 { \
  25747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25748. _ezchip_macro_read_value_ &= ~(0xFF); \
  25749. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  25750. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25751. }
  25752. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit2 { \
  25753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25754. _ezchip_macro_read_value_ &= ~(0xFF); \
  25755. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  25756. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25757. }
  25758. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit3 { \
  25759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25760. _ezchip_macro_read_value_ &= ~(0xFF); \
  25761. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  25762. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25763. }
  25764. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit4 { \
  25765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25766. _ezchip_macro_read_value_ &= ~(0xFF); \
  25767. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  25768. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25769. }
  25770. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit5 { \
  25771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25772. _ezchip_macro_read_value_ &= ~(0xFF); \
  25773. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  25774. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25775. }
  25776. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit6 { \
  25777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25778. _ezchip_macro_read_value_ &= ~(0xFF); \
  25779. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  25780. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25781. }
  25782. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit7 { \
  25783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25784. _ezchip_macro_read_value_ &= ~(0xFF); \
  25785. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  25786. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25787. }
  25788. #define SET_GPIO_15_doen_sdio0_pad_rst_n { \
  25789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25790. _ezchip_macro_read_value_ &= ~(0xFF); \
  25791. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  25792. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25793. }
  25794. #define SET_GPIO_15_doen_sdio1_pad_card_power_en { \
  25795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25796. _ezchip_macro_read_value_ &= ~(0xFF); \
  25797. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  25798. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25799. }
  25800. #define SET_GPIO_15_doen_sdio1_pad_cclk_out { \
  25801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25802. _ezchip_macro_read_value_ &= ~(0xFF); \
  25803. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  25804. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25805. }
  25806. #define SET_GPIO_15_doen_sdio1_pad_ccmd_oe { \
  25807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25808. _ezchip_macro_read_value_ &= ~(0xFF); \
  25809. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  25810. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25811. }
  25812. #define SET_GPIO_15_doen_sdio1_pad_ccmd_out { \
  25813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25814. _ezchip_macro_read_value_ &= ~(0xFF); \
  25815. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  25816. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25817. }
  25818. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit0 { \
  25819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25820. _ezchip_macro_read_value_ &= ~(0xFF); \
  25821. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  25822. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25823. }
  25824. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit1 { \
  25825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25826. _ezchip_macro_read_value_ &= ~(0xFF); \
  25827. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  25828. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25829. }
  25830. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit2 { \
  25831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25832. _ezchip_macro_read_value_ &= ~(0xFF); \
  25833. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  25834. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25835. }
  25836. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit3 { \
  25837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25838. _ezchip_macro_read_value_ &= ~(0xFF); \
  25839. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  25840. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25841. }
  25842. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit4 { \
  25843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25844. _ezchip_macro_read_value_ &= ~(0xFF); \
  25845. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  25846. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25847. }
  25848. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit5 { \
  25849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25850. _ezchip_macro_read_value_ &= ~(0xFF); \
  25851. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  25852. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25853. }
  25854. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit6 { \
  25855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25856. _ezchip_macro_read_value_ &= ~(0xFF); \
  25857. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  25858. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25859. }
  25860. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit7 { \
  25861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25862. _ezchip_macro_read_value_ &= ~(0xFF); \
  25863. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  25864. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25865. }
  25866. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit0 { \
  25867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25868. _ezchip_macro_read_value_ &= ~(0xFF); \
  25869. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  25870. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25871. }
  25872. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit1 { \
  25873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25874. _ezchip_macro_read_value_ &= ~(0xFF); \
  25875. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  25876. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25877. }
  25878. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit2 { \
  25879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25880. _ezchip_macro_read_value_ &= ~(0xFF); \
  25881. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  25882. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25883. }
  25884. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit3 { \
  25885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25886. _ezchip_macro_read_value_ &= ~(0xFF); \
  25887. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  25888. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25889. }
  25890. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit4 { \
  25891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25892. _ezchip_macro_read_value_ &= ~(0xFF); \
  25893. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  25894. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25895. }
  25896. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit5 { \
  25897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25898. _ezchip_macro_read_value_ &= ~(0xFF); \
  25899. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  25900. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25901. }
  25902. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit6 { \
  25903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25904. _ezchip_macro_read_value_ &= ~(0xFF); \
  25905. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  25906. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25907. }
  25908. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit7 { \
  25909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25910. _ezchip_macro_read_value_ &= ~(0xFF); \
  25911. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  25912. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25913. }
  25914. #define SET_GPIO_15_doen_sdio1_pad_rst_n { \
  25915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25916. _ezchip_macro_read_value_ &= ~(0xFF); \
  25917. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  25918. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25919. }
  25920. #define SET_GPIO_15_doen_spdif_tx_sdout { \
  25921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25922. _ezchip_macro_read_value_ &= ~(0xFF); \
  25923. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  25924. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25925. }
  25926. #define SET_GPIO_15_doen_spdif_tx_sdout_oen { \
  25927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25928. _ezchip_macro_read_value_ &= ~(0xFF); \
  25929. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  25930. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25931. }
  25932. #define SET_GPIO_15_doen_spi0_pad_oe_n { \
  25933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25934. _ezchip_macro_read_value_ &= ~(0xFF); \
  25935. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  25936. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25937. }
  25938. #define SET_GPIO_15_doen_spi0_pad_sck_out { \
  25939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25940. _ezchip_macro_read_value_ &= ~(0xFF); \
  25941. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  25942. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25943. }
  25944. #define SET_GPIO_15_doen_spi0_pad_ss_0_n { \
  25945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25946. _ezchip_macro_read_value_ &= ~(0xFF); \
  25947. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  25948. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25949. }
  25950. #define SET_GPIO_15_doen_spi0_pad_ss_1_n { \
  25951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25952. _ezchip_macro_read_value_ &= ~(0xFF); \
  25953. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  25954. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25955. }
  25956. #define SET_GPIO_15_doen_spi0_pad_txd { \
  25957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25958. _ezchip_macro_read_value_ &= ~(0xFF); \
  25959. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  25960. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25961. }
  25962. #define SET_GPIO_15_doen_spi1_pad_oe_n { \
  25963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25964. _ezchip_macro_read_value_ &= ~(0xFF); \
  25965. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  25966. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25967. }
  25968. #define SET_GPIO_15_doen_spi1_pad_sck_out { \
  25969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25970. _ezchip_macro_read_value_ &= ~(0xFF); \
  25971. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  25972. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25973. }
  25974. #define SET_GPIO_15_doen_spi1_pad_ss_0_n { \
  25975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25976. _ezchip_macro_read_value_ &= ~(0xFF); \
  25977. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  25978. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25979. }
  25980. #define SET_GPIO_15_doen_spi1_pad_ss_1_n { \
  25981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25982. _ezchip_macro_read_value_ &= ~(0xFF); \
  25983. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  25984. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25985. }
  25986. #define SET_GPIO_15_doen_spi1_pad_txd { \
  25987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25988. _ezchip_macro_read_value_ &= ~(0xFF); \
  25989. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  25990. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25991. }
  25992. #define SET_GPIO_15_doen_spi2_pad_oe_n { \
  25993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25994. _ezchip_macro_read_value_ &= ~(0xFF); \
  25995. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  25996. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25997. }
  25998. #define SET_GPIO_15_doen_spi2_pad_sck_out { \
  25999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26000. _ezchip_macro_read_value_ &= ~(0xFF); \
  26001. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  26002. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26003. }
  26004. #define SET_GPIO_15_doen_spi2_pad_ss_0_n { \
  26005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26006. _ezchip_macro_read_value_ &= ~(0xFF); \
  26007. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  26008. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26009. }
  26010. #define SET_GPIO_15_doen_spi2_pad_ss_1_n { \
  26011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26012. _ezchip_macro_read_value_ &= ~(0xFF); \
  26013. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  26014. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26015. }
  26016. #define SET_GPIO_15_doen_spi2_pad_txd { \
  26017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26018. _ezchip_macro_read_value_ &= ~(0xFF); \
  26019. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  26020. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26021. }
  26022. #define SET_GPIO_15_doen_spi2ahb_pad_oe_n_bit0 { \
  26023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26024. _ezchip_macro_read_value_ &= ~(0xFF); \
  26025. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  26026. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26027. }
  26028. #define SET_GPIO_15_doen_spi2ahb_pad_oe_n_bit1 { \
  26029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26030. _ezchip_macro_read_value_ &= ~(0xFF); \
  26031. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  26032. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26033. }
  26034. #define SET_GPIO_15_doen_spi2ahb_pad_oe_n_bit2 { \
  26035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26036. _ezchip_macro_read_value_ &= ~(0xFF); \
  26037. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  26038. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26039. }
  26040. #define SET_GPIO_15_doen_spi2ahb_pad_oe_n_bit3 { \
  26041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26042. _ezchip_macro_read_value_ &= ~(0xFF); \
  26043. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  26044. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26045. }
  26046. #define SET_GPIO_15_doen_spi2ahb_pad_txd_bit0 { \
  26047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26048. _ezchip_macro_read_value_ &= ~(0xFF); \
  26049. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  26050. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26051. }
  26052. #define SET_GPIO_15_doen_spi2ahb_pad_txd_bit1 { \
  26053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26054. _ezchip_macro_read_value_ &= ~(0xFF); \
  26055. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  26056. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26057. }
  26058. #define SET_GPIO_15_doen_spi2ahb_pad_txd_bit2 { \
  26059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26060. _ezchip_macro_read_value_ &= ~(0xFF); \
  26061. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  26062. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26063. }
  26064. #define SET_GPIO_15_doen_spi2ahb_pad_txd_bit3 { \
  26065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26066. _ezchip_macro_read_value_ &= ~(0xFF); \
  26067. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  26068. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26069. }
  26070. #define SET_GPIO_15_doen_spi3_pad_oe_n { \
  26071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26072. _ezchip_macro_read_value_ &= ~(0xFF); \
  26073. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  26074. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26075. }
  26076. #define SET_GPIO_15_doen_spi3_pad_sck_out { \
  26077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26078. _ezchip_macro_read_value_ &= ~(0xFF); \
  26079. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  26080. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26081. }
  26082. #define SET_GPIO_15_doen_spi3_pad_ss_0_n { \
  26083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26084. _ezchip_macro_read_value_ &= ~(0xFF); \
  26085. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  26086. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26087. }
  26088. #define SET_GPIO_15_doen_spi3_pad_ss_1_n { \
  26089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26090. _ezchip_macro_read_value_ &= ~(0xFF); \
  26091. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  26092. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26093. }
  26094. #define SET_GPIO_15_doen_spi3_pad_txd { \
  26095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26096. _ezchip_macro_read_value_ &= ~(0xFF); \
  26097. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  26098. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26099. }
  26100. #define SET_GPIO_15_doen_uart0_pad_dtrn { \
  26101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26102. _ezchip_macro_read_value_ &= ~(0xFF); \
  26103. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  26104. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26105. }
  26106. #define SET_GPIO_15_doen_uart0_pad_rtsn { \
  26107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26108. _ezchip_macro_read_value_ &= ~(0xFF); \
  26109. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  26110. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26111. }
  26112. #define SET_GPIO_15_doen_uart0_pad_sout { \
  26113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26114. _ezchip_macro_read_value_ &= ~(0xFF); \
  26115. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  26116. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26117. }
  26118. #define SET_GPIO_15_doen_uart1_pad_sout { \
  26119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26120. _ezchip_macro_read_value_ &= ~(0xFF); \
  26121. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  26122. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26123. }
  26124. #define SET_GPIO_15_doen_uart2_pad_dtr_n { \
  26125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26126. _ezchip_macro_read_value_ &= ~(0xFF); \
  26127. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  26128. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26129. }
  26130. #define SET_GPIO_15_doen_uart2_pad_rts_n { \
  26131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26132. _ezchip_macro_read_value_ &= ~(0xFF); \
  26133. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  26134. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26135. }
  26136. #define SET_GPIO_15_doen_uart2_pad_sout { \
  26137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26138. _ezchip_macro_read_value_ &= ~(0xFF); \
  26139. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  26140. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26141. }
  26142. #define SET_GPIO_15_doen_uart3_pad_sout { \
  26143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26144. _ezchip_macro_read_value_ &= ~(0xFF); \
  26145. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  26146. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26147. }
  26148. #define SET_GPIO_15_doen_usb_drv_bus { \
  26149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26150. _ezchip_macro_read_value_ &= ~(0xFF); \
  26151. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  26152. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26153. }
  26154. #define SET_GPIO_16_dout_reverse_(en) { \
  26155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26156. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  26157. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  26158. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26159. }
  26160. #define SET_GPIO_16_dout_LOW { \
  26161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26162. _ezchip_macro_read_value_ &= ~(0xFF); \
  26163. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  26164. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26165. }
  26166. #define SET_GPIO_16_dout_HIGH { \
  26167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26168. _ezchip_macro_read_value_ &= ~(0xFF); \
  26169. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  26170. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26171. }
  26172. #define SET_GPIO_16_dout_clk_gmac_tophyref { \
  26173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26174. _ezchip_macro_read_value_ &= ~(0xFF); \
  26175. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  26176. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26177. }
  26178. #define SET_GPIO_16_dout_cpu_jtag_tdo { \
  26179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26180. _ezchip_macro_read_value_ &= ~(0xFF); \
  26181. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  26182. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26183. }
  26184. #define SET_GPIO_16_dout_cpu_jtag_tdo_oen { \
  26185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26186. _ezchip_macro_read_value_ &= ~(0xFF); \
  26187. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  26188. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26189. }
  26190. #define SET_GPIO_16_dout_dmic_clk_out { \
  26191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26192. _ezchip_macro_read_value_ &= ~(0xFF); \
  26193. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  26194. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26195. }
  26196. #define SET_GPIO_16_dout_dsp_JTDOEn_pad { \
  26197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26198. _ezchip_macro_read_value_ &= ~(0xFF); \
  26199. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  26200. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26201. }
  26202. #define SET_GPIO_16_dout_dsp_JTDO_pad { \
  26203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26204. _ezchip_macro_read_value_ &= ~(0xFF); \
  26205. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  26206. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26207. }
  26208. #define SET_GPIO_16_dout_i2c0_pad_sck_oe { \
  26209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26210. _ezchip_macro_read_value_ &= ~(0xFF); \
  26211. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  26212. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26213. }
  26214. #define SET_GPIO_16_dout_i2c0_pad_sda_oe { \
  26215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26216. _ezchip_macro_read_value_ &= ~(0xFF); \
  26217. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  26218. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26219. }
  26220. #define SET_GPIO_16_dout_i2c1_pad_sck_oe { \
  26221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26222. _ezchip_macro_read_value_ &= ~(0xFF); \
  26223. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  26224. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26225. }
  26226. #define SET_GPIO_16_dout_i2c1_pad_sda_oe { \
  26227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26228. _ezchip_macro_read_value_ &= ~(0xFF); \
  26229. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  26230. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26231. }
  26232. #define SET_GPIO_16_dout_i2c2_pad_sck_oe { \
  26233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26234. _ezchip_macro_read_value_ &= ~(0xFF); \
  26235. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  26236. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26237. }
  26238. #define SET_GPIO_16_dout_i2c2_pad_sda_oe { \
  26239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26240. _ezchip_macro_read_value_ &= ~(0xFF); \
  26241. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  26242. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26243. }
  26244. #define SET_GPIO_16_dout_i2c3_pad_sck_oe { \
  26245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26246. _ezchip_macro_read_value_ &= ~(0xFF); \
  26247. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  26248. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26249. }
  26250. #define SET_GPIO_16_dout_i2c3_pad_sda_oe { \
  26251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26252. _ezchip_macro_read_value_ &= ~(0xFF); \
  26253. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  26254. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26255. }
  26256. #define SET_GPIO_16_dout_i2srx_bclk_out { \
  26257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26258. _ezchip_macro_read_value_ &= ~(0xFF); \
  26259. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  26260. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26261. }
  26262. #define SET_GPIO_16_dout_i2srx_bclk_out_oen { \
  26263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26264. _ezchip_macro_read_value_ &= ~(0xFF); \
  26265. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  26266. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26267. }
  26268. #define SET_GPIO_16_dout_i2srx_lrck_out { \
  26269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26270. _ezchip_macro_read_value_ &= ~(0xFF); \
  26271. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  26272. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26273. }
  26274. #define SET_GPIO_16_dout_i2srx_lrck_out_oen { \
  26275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26276. _ezchip_macro_read_value_ &= ~(0xFF); \
  26277. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  26278. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26279. }
  26280. #define SET_GPIO_16_dout_i2srx_mclk_out { \
  26281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26282. _ezchip_macro_read_value_ &= ~(0xFF); \
  26283. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  26284. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26285. }
  26286. #define SET_GPIO_16_dout_i2stx_bclk_out { \
  26287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26288. _ezchip_macro_read_value_ &= ~(0xFF); \
  26289. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  26290. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26291. }
  26292. #define SET_GPIO_16_dout_i2stx_bclk_out_oen { \
  26293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26294. _ezchip_macro_read_value_ &= ~(0xFF); \
  26295. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  26296. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26297. }
  26298. #define SET_GPIO_16_dout_i2stx_lrck_out { \
  26299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26300. _ezchip_macro_read_value_ &= ~(0xFF); \
  26301. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  26302. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26303. }
  26304. #define SET_GPIO_16_dout_i2stx_lrckout_oen { \
  26305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26306. _ezchip_macro_read_value_ &= ~(0xFF); \
  26307. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  26308. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26309. }
  26310. #define SET_GPIO_16_dout_i2stx_mclk_out { \
  26311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26312. _ezchip_macro_read_value_ &= ~(0xFF); \
  26313. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  26314. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26315. }
  26316. #define SET_GPIO_16_dout_i2stx_sdout0 { \
  26317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26318. _ezchip_macro_read_value_ &= ~(0xFF); \
  26319. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  26320. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26321. }
  26322. #define SET_GPIO_16_dout_i2stx_sdout1 { \
  26323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26324. _ezchip_macro_read_value_ &= ~(0xFF); \
  26325. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  26326. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26327. }
  26328. #define SET_GPIO_16_dout_lcd_pad_csm_n { \
  26329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26330. _ezchip_macro_read_value_ &= ~(0xFF); \
  26331. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  26332. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26333. }
  26334. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit0 { \
  26335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26336. _ezchip_macro_read_value_ &= ~(0xFF); \
  26337. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  26338. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26339. }
  26340. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit1 { \
  26341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26342. _ezchip_macro_read_value_ &= ~(0xFF); \
  26343. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  26344. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26345. }
  26346. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit2 { \
  26347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26348. _ezchip_macro_read_value_ &= ~(0xFF); \
  26349. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  26350. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26351. }
  26352. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit3 { \
  26353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26354. _ezchip_macro_read_value_ &= ~(0xFF); \
  26355. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  26356. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26357. }
  26358. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit4 { \
  26359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26360. _ezchip_macro_read_value_ &= ~(0xFF); \
  26361. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  26362. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26363. }
  26364. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit5 { \
  26365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26366. _ezchip_macro_read_value_ &= ~(0xFF); \
  26367. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  26368. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26369. }
  26370. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit6 { \
  26371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26372. _ezchip_macro_read_value_ &= ~(0xFF); \
  26373. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  26374. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26375. }
  26376. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit7 { \
  26377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26378. _ezchip_macro_read_value_ &= ~(0xFF); \
  26379. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  26380. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26381. }
  26382. #define SET_GPIO_16_dout_pwm_pad_out_bit0 { \
  26383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26384. _ezchip_macro_read_value_ &= ~(0xFF); \
  26385. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  26386. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26387. }
  26388. #define SET_GPIO_16_dout_pwm_pad_out_bit1 { \
  26389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26390. _ezchip_macro_read_value_ &= ~(0xFF); \
  26391. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  26392. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26393. }
  26394. #define SET_GPIO_16_dout_pwm_pad_out_bit2 { \
  26395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26396. _ezchip_macro_read_value_ &= ~(0xFF); \
  26397. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  26398. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26399. }
  26400. #define SET_GPIO_16_dout_pwm_pad_out_bit3 { \
  26401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26402. _ezchip_macro_read_value_ &= ~(0xFF); \
  26403. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  26404. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26405. }
  26406. #define SET_GPIO_16_dout_pwm_pad_out_bit4 { \
  26407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26408. _ezchip_macro_read_value_ &= ~(0xFF); \
  26409. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  26410. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26411. }
  26412. #define SET_GPIO_16_dout_pwm_pad_out_bit5 { \
  26413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26414. _ezchip_macro_read_value_ &= ~(0xFF); \
  26415. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  26416. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26417. }
  26418. #define SET_GPIO_16_dout_pwm_pad_out_bit6 { \
  26419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26420. _ezchip_macro_read_value_ &= ~(0xFF); \
  26421. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  26422. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26423. }
  26424. #define SET_GPIO_16_dout_pwm_pad_out_bit7 { \
  26425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26426. _ezchip_macro_read_value_ &= ~(0xFF); \
  26427. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  26428. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26429. }
  26430. #define SET_GPIO_16_dout_pwmdac_left_out { \
  26431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26432. _ezchip_macro_read_value_ &= ~(0xFF); \
  26433. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  26434. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26435. }
  26436. #define SET_GPIO_16_dout_pwmdac_right_out { \
  26437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26438. _ezchip_macro_read_value_ &= ~(0xFF); \
  26439. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  26440. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26441. }
  26442. #define SET_GPIO_16_dout_qspi_csn1_out { \
  26443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26444. _ezchip_macro_read_value_ &= ~(0xFF); \
  26445. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  26446. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26447. }
  26448. #define SET_GPIO_16_dout_qspi_csn2_out { \
  26449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26450. _ezchip_macro_read_value_ &= ~(0xFF); \
  26451. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  26452. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26453. }
  26454. #define SET_GPIO_16_dout_qspi_csn3_out { \
  26455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26456. _ezchip_macro_read_value_ &= ~(0xFF); \
  26457. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  26458. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26459. }
  26460. #define SET_GPIO_16_dout_register23_SCFG_cmsensor_rst0 { \
  26461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26462. _ezchip_macro_read_value_ &= ~(0xFF); \
  26463. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  26464. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26465. }
  26466. #define SET_GPIO_16_dout_register23_SCFG_cmsensor_rst1 { \
  26467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26468. _ezchip_macro_read_value_ &= ~(0xFF); \
  26469. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  26470. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26471. }
  26472. #define SET_GPIO_16_dout_register32_SCFG_gmac_phy_rstn { \
  26473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26474. _ezchip_macro_read_value_ &= ~(0xFF); \
  26475. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  26476. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26477. }
  26478. #define SET_GPIO_16_dout_sdio0_pad_card_power_en { \
  26479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26480. _ezchip_macro_read_value_ &= ~(0xFF); \
  26481. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  26482. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26483. }
  26484. #define SET_GPIO_16_dout_sdio0_pad_cclk_out { \
  26485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26486. _ezchip_macro_read_value_ &= ~(0xFF); \
  26487. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  26488. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26489. }
  26490. #define SET_GPIO_16_dout_sdio0_pad_ccmd_oe { \
  26491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26492. _ezchip_macro_read_value_ &= ~(0xFF); \
  26493. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  26494. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26495. }
  26496. #define SET_GPIO_16_dout_sdio0_pad_ccmd_out { \
  26497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26498. _ezchip_macro_read_value_ &= ~(0xFF); \
  26499. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  26500. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26501. }
  26502. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit0 { \
  26503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26504. _ezchip_macro_read_value_ &= ~(0xFF); \
  26505. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  26506. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26507. }
  26508. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit1 { \
  26509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26510. _ezchip_macro_read_value_ &= ~(0xFF); \
  26511. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  26512. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26513. }
  26514. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit2 { \
  26515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26516. _ezchip_macro_read_value_ &= ~(0xFF); \
  26517. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  26518. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26519. }
  26520. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit3 { \
  26521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26522. _ezchip_macro_read_value_ &= ~(0xFF); \
  26523. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  26524. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26525. }
  26526. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit4 { \
  26527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26528. _ezchip_macro_read_value_ &= ~(0xFF); \
  26529. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  26530. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26531. }
  26532. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit5 { \
  26533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26534. _ezchip_macro_read_value_ &= ~(0xFF); \
  26535. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  26536. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26537. }
  26538. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit6 { \
  26539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26540. _ezchip_macro_read_value_ &= ~(0xFF); \
  26541. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  26542. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26543. }
  26544. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit7 { \
  26545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26546. _ezchip_macro_read_value_ &= ~(0xFF); \
  26547. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  26548. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26549. }
  26550. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit0 { \
  26551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26552. _ezchip_macro_read_value_ &= ~(0xFF); \
  26553. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  26554. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26555. }
  26556. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit1 { \
  26557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26558. _ezchip_macro_read_value_ &= ~(0xFF); \
  26559. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  26560. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26561. }
  26562. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit2 { \
  26563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26564. _ezchip_macro_read_value_ &= ~(0xFF); \
  26565. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  26566. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26567. }
  26568. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit3 { \
  26569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26570. _ezchip_macro_read_value_ &= ~(0xFF); \
  26571. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  26572. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26573. }
  26574. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit4 { \
  26575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26576. _ezchip_macro_read_value_ &= ~(0xFF); \
  26577. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  26578. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26579. }
  26580. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit5 { \
  26581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26582. _ezchip_macro_read_value_ &= ~(0xFF); \
  26583. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  26584. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26585. }
  26586. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit6 { \
  26587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26588. _ezchip_macro_read_value_ &= ~(0xFF); \
  26589. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  26590. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26591. }
  26592. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit7 { \
  26593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26594. _ezchip_macro_read_value_ &= ~(0xFF); \
  26595. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  26596. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26597. }
  26598. #define SET_GPIO_16_dout_sdio0_pad_rst_n { \
  26599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26600. _ezchip_macro_read_value_ &= ~(0xFF); \
  26601. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  26602. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26603. }
  26604. #define SET_GPIO_16_dout_sdio1_pad_card_power_en { \
  26605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26606. _ezchip_macro_read_value_ &= ~(0xFF); \
  26607. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  26608. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26609. }
  26610. #define SET_GPIO_16_dout_sdio1_pad_cclk_out { \
  26611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26612. _ezchip_macro_read_value_ &= ~(0xFF); \
  26613. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  26614. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26615. }
  26616. #define SET_GPIO_16_dout_sdio1_pad_ccmd_oe { \
  26617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26618. _ezchip_macro_read_value_ &= ~(0xFF); \
  26619. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  26620. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26621. }
  26622. #define SET_GPIO_16_dout_sdio1_pad_ccmd_out { \
  26623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26624. _ezchip_macro_read_value_ &= ~(0xFF); \
  26625. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  26626. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26627. }
  26628. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit0 { \
  26629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26630. _ezchip_macro_read_value_ &= ~(0xFF); \
  26631. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  26632. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26633. }
  26634. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit1 { \
  26635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26636. _ezchip_macro_read_value_ &= ~(0xFF); \
  26637. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  26638. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26639. }
  26640. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit2 { \
  26641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26642. _ezchip_macro_read_value_ &= ~(0xFF); \
  26643. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  26644. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26645. }
  26646. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit3 { \
  26647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26648. _ezchip_macro_read_value_ &= ~(0xFF); \
  26649. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  26650. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26651. }
  26652. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit4 { \
  26653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26654. _ezchip_macro_read_value_ &= ~(0xFF); \
  26655. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  26656. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26657. }
  26658. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit5 { \
  26659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26660. _ezchip_macro_read_value_ &= ~(0xFF); \
  26661. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  26662. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26663. }
  26664. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit6 { \
  26665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26666. _ezchip_macro_read_value_ &= ~(0xFF); \
  26667. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  26668. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26669. }
  26670. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit7 { \
  26671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26672. _ezchip_macro_read_value_ &= ~(0xFF); \
  26673. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  26674. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26675. }
  26676. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit0 { \
  26677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26678. _ezchip_macro_read_value_ &= ~(0xFF); \
  26679. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  26680. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26681. }
  26682. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit1 { \
  26683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26684. _ezchip_macro_read_value_ &= ~(0xFF); \
  26685. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  26686. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26687. }
  26688. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit2 { \
  26689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26690. _ezchip_macro_read_value_ &= ~(0xFF); \
  26691. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  26692. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26693. }
  26694. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit3 { \
  26695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26696. _ezchip_macro_read_value_ &= ~(0xFF); \
  26697. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  26698. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26699. }
  26700. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit4 { \
  26701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26702. _ezchip_macro_read_value_ &= ~(0xFF); \
  26703. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  26704. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26705. }
  26706. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit5 { \
  26707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26708. _ezchip_macro_read_value_ &= ~(0xFF); \
  26709. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  26710. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26711. }
  26712. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit6 { \
  26713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26714. _ezchip_macro_read_value_ &= ~(0xFF); \
  26715. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  26716. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26717. }
  26718. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit7 { \
  26719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26720. _ezchip_macro_read_value_ &= ~(0xFF); \
  26721. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  26722. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26723. }
  26724. #define SET_GPIO_16_dout_sdio1_pad_rst_n { \
  26725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26726. _ezchip_macro_read_value_ &= ~(0xFF); \
  26727. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  26728. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26729. }
  26730. #define SET_GPIO_16_dout_spdif_tx_sdout { \
  26731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26732. _ezchip_macro_read_value_ &= ~(0xFF); \
  26733. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  26734. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26735. }
  26736. #define SET_GPIO_16_dout_spdif_tx_sdout_oen { \
  26737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26738. _ezchip_macro_read_value_ &= ~(0xFF); \
  26739. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  26740. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26741. }
  26742. #define SET_GPIO_16_dout_spi0_pad_oe_n { \
  26743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26744. _ezchip_macro_read_value_ &= ~(0xFF); \
  26745. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  26746. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26747. }
  26748. #define SET_GPIO_16_dout_spi0_pad_sck_out { \
  26749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26750. _ezchip_macro_read_value_ &= ~(0xFF); \
  26751. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  26752. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26753. }
  26754. #define SET_GPIO_16_dout_spi0_pad_ss_0_n { \
  26755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26756. _ezchip_macro_read_value_ &= ~(0xFF); \
  26757. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  26758. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26759. }
  26760. #define SET_GPIO_16_dout_spi0_pad_ss_1_n { \
  26761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26762. _ezchip_macro_read_value_ &= ~(0xFF); \
  26763. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  26764. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26765. }
  26766. #define SET_GPIO_16_dout_spi0_pad_txd { \
  26767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26768. _ezchip_macro_read_value_ &= ~(0xFF); \
  26769. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  26770. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26771. }
  26772. #define SET_GPIO_16_dout_spi1_pad_oe_n { \
  26773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26774. _ezchip_macro_read_value_ &= ~(0xFF); \
  26775. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  26776. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26777. }
  26778. #define SET_GPIO_16_dout_spi1_pad_sck_out { \
  26779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26780. _ezchip_macro_read_value_ &= ~(0xFF); \
  26781. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  26782. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26783. }
  26784. #define SET_GPIO_16_dout_spi1_pad_ss_0_n { \
  26785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26786. _ezchip_macro_read_value_ &= ~(0xFF); \
  26787. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  26788. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26789. }
  26790. #define SET_GPIO_16_dout_spi1_pad_ss_1_n { \
  26791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26792. _ezchip_macro_read_value_ &= ~(0xFF); \
  26793. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  26794. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26795. }
  26796. #define SET_GPIO_16_dout_spi1_pad_txd { \
  26797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26798. _ezchip_macro_read_value_ &= ~(0xFF); \
  26799. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  26800. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26801. }
  26802. #define SET_GPIO_16_dout_spi2_pad_oe_n { \
  26803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26804. _ezchip_macro_read_value_ &= ~(0xFF); \
  26805. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  26806. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26807. }
  26808. #define SET_GPIO_16_dout_spi2_pad_sck_out { \
  26809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26810. _ezchip_macro_read_value_ &= ~(0xFF); \
  26811. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  26812. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26813. }
  26814. #define SET_GPIO_16_dout_spi2_pad_ss_0_n { \
  26815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26816. _ezchip_macro_read_value_ &= ~(0xFF); \
  26817. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  26818. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26819. }
  26820. #define SET_GPIO_16_dout_spi2_pad_ss_1_n { \
  26821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26822. _ezchip_macro_read_value_ &= ~(0xFF); \
  26823. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  26824. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26825. }
  26826. #define SET_GPIO_16_dout_spi2_pad_txd { \
  26827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26828. _ezchip_macro_read_value_ &= ~(0xFF); \
  26829. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  26830. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26831. }
  26832. #define SET_GPIO_16_dout_spi2ahb_pad_oe_n_bit0 { \
  26833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26834. _ezchip_macro_read_value_ &= ~(0xFF); \
  26835. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  26836. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26837. }
  26838. #define SET_GPIO_16_dout_spi2ahb_pad_oe_n_bit1 { \
  26839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26840. _ezchip_macro_read_value_ &= ~(0xFF); \
  26841. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  26842. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26843. }
  26844. #define SET_GPIO_16_dout_spi2ahb_pad_oe_n_bit2 { \
  26845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26846. _ezchip_macro_read_value_ &= ~(0xFF); \
  26847. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  26848. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26849. }
  26850. #define SET_GPIO_16_dout_spi2ahb_pad_oe_n_bit3 { \
  26851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26852. _ezchip_macro_read_value_ &= ~(0xFF); \
  26853. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  26854. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26855. }
  26856. #define SET_GPIO_16_dout_spi2ahb_pad_txd_bit0 { \
  26857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26858. _ezchip_macro_read_value_ &= ~(0xFF); \
  26859. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  26860. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26861. }
  26862. #define SET_GPIO_16_dout_spi2ahb_pad_txd_bit1 { \
  26863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26864. _ezchip_macro_read_value_ &= ~(0xFF); \
  26865. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  26866. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26867. }
  26868. #define SET_GPIO_16_dout_spi2ahb_pad_txd_bit2 { \
  26869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26870. _ezchip_macro_read_value_ &= ~(0xFF); \
  26871. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  26872. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26873. }
  26874. #define SET_GPIO_16_dout_spi2ahb_pad_txd_bit3 { \
  26875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26876. _ezchip_macro_read_value_ &= ~(0xFF); \
  26877. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  26878. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26879. }
  26880. #define SET_GPIO_16_dout_spi3_pad_oe_n { \
  26881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26882. _ezchip_macro_read_value_ &= ~(0xFF); \
  26883. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  26884. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26885. }
  26886. #define SET_GPIO_16_dout_spi3_pad_sck_out { \
  26887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26888. _ezchip_macro_read_value_ &= ~(0xFF); \
  26889. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  26890. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26891. }
  26892. #define SET_GPIO_16_dout_spi3_pad_ss_0_n { \
  26893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26894. _ezchip_macro_read_value_ &= ~(0xFF); \
  26895. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  26896. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26897. }
  26898. #define SET_GPIO_16_dout_spi3_pad_ss_1_n { \
  26899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26900. _ezchip_macro_read_value_ &= ~(0xFF); \
  26901. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  26902. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26903. }
  26904. #define SET_GPIO_16_dout_spi3_pad_txd { \
  26905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26906. _ezchip_macro_read_value_ &= ~(0xFF); \
  26907. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  26908. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26909. }
  26910. #define SET_GPIO_16_dout_uart0_pad_dtrn { \
  26911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26912. _ezchip_macro_read_value_ &= ~(0xFF); \
  26913. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  26914. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26915. }
  26916. #define SET_GPIO_16_dout_uart0_pad_rtsn { \
  26917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26918. _ezchip_macro_read_value_ &= ~(0xFF); \
  26919. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  26920. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26921. }
  26922. #define SET_GPIO_16_dout_uart0_pad_sout { \
  26923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26924. _ezchip_macro_read_value_ &= ~(0xFF); \
  26925. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  26926. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26927. }
  26928. #define SET_GPIO_16_dout_uart1_pad_sout { \
  26929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26930. _ezchip_macro_read_value_ &= ~(0xFF); \
  26931. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  26932. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26933. }
  26934. #define SET_GPIO_16_dout_uart2_pad_dtr_n { \
  26935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26936. _ezchip_macro_read_value_ &= ~(0xFF); \
  26937. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  26938. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26939. }
  26940. #define SET_GPIO_16_dout_uart2_pad_rts_n { \
  26941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26942. _ezchip_macro_read_value_ &= ~(0xFF); \
  26943. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  26944. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26945. }
  26946. #define SET_GPIO_16_dout_uart2_pad_sout { \
  26947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26948. _ezchip_macro_read_value_ &= ~(0xFF); \
  26949. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  26950. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26951. }
  26952. #define SET_GPIO_16_dout_uart3_pad_sout { \
  26953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26954. _ezchip_macro_read_value_ &= ~(0xFF); \
  26955. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  26956. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26957. }
  26958. #define SET_GPIO_16_dout_usb_drv_bus { \
  26959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26960. _ezchip_macro_read_value_ &= ~(0xFF); \
  26961. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  26962. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26963. }
  26964. #define SET_GPIO_16_doen_reverse_(en) { \
  26965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26966. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  26967. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  26968. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26969. }
  26970. #define SET_GPIO_16_doen_LOW { \
  26971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26972. _ezchip_macro_read_value_ &= ~(0xFF); \
  26973. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  26974. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26975. }
  26976. #define SET_GPIO_16_doen_HIGH { \
  26977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26978. _ezchip_macro_read_value_ &= ~(0xFF); \
  26979. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  26980. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26981. }
  26982. #define SET_GPIO_16_doen_clk_gmac_tophyref { \
  26983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26984. _ezchip_macro_read_value_ &= ~(0xFF); \
  26985. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  26986. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26987. }
  26988. #define SET_GPIO_16_doen_cpu_jtag_tdo { \
  26989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26990. _ezchip_macro_read_value_ &= ~(0xFF); \
  26991. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  26992. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26993. }
  26994. #define SET_GPIO_16_doen_cpu_jtag_tdo_oen { \
  26995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26996. _ezchip_macro_read_value_ &= ~(0xFF); \
  26997. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  26998. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26999. }
  27000. #define SET_GPIO_16_doen_dmic_clk_out { \
  27001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27002. _ezchip_macro_read_value_ &= ~(0xFF); \
  27003. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  27004. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27005. }
  27006. #define SET_GPIO_16_doen_dsp_JTDOEn_pad { \
  27007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27008. _ezchip_macro_read_value_ &= ~(0xFF); \
  27009. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  27010. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27011. }
  27012. #define SET_GPIO_16_doen_dsp_JTDO_pad { \
  27013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27014. _ezchip_macro_read_value_ &= ~(0xFF); \
  27015. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  27016. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27017. }
  27018. #define SET_GPIO_16_doen_i2c0_pad_sck_oe { \
  27019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27020. _ezchip_macro_read_value_ &= ~(0xFF); \
  27021. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  27022. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27023. }
  27024. #define SET_GPIO_16_doen_i2c0_pad_sda_oe { \
  27025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27026. _ezchip_macro_read_value_ &= ~(0xFF); \
  27027. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  27028. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27029. }
  27030. #define SET_GPIO_16_doen_i2c1_pad_sck_oe { \
  27031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27032. _ezchip_macro_read_value_ &= ~(0xFF); \
  27033. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  27034. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27035. }
  27036. #define SET_GPIO_16_doen_i2c1_pad_sda_oe { \
  27037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27038. _ezchip_macro_read_value_ &= ~(0xFF); \
  27039. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  27040. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27041. }
  27042. #define SET_GPIO_16_doen_i2c2_pad_sck_oe { \
  27043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27044. _ezchip_macro_read_value_ &= ~(0xFF); \
  27045. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  27046. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27047. }
  27048. #define SET_GPIO_16_doen_i2c2_pad_sda_oe { \
  27049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27050. _ezchip_macro_read_value_ &= ~(0xFF); \
  27051. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  27052. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27053. }
  27054. #define SET_GPIO_16_doen_i2c3_pad_sck_oe { \
  27055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27056. _ezchip_macro_read_value_ &= ~(0xFF); \
  27057. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  27058. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27059. }
  27060. #define SET_GPIO_16_doen_i2c3_pad_sda_oe { \
  27061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27062. _ezchip_macro_read_value_ &= ~(0xFF); \
  27063. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  27064. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27065. }
  27066. #define SET_GPIO_16_doen_i2srx_bclk_out { \
  27067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27068. _ezchip_macro_read_value_ &= ~(0xFF); \
  27069. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  27070. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27071. }
  27072. #define SET_GPIO_16_doen_i2srx_bclk_out_oen { \
  27073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27074. _ezchip_macro_read_value_ &= ~(0xFF); \
  27075. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  27076. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27077. }
  27078. #define SET_GPIO_16_doen_i2srx_lrck_out { \
  27079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27080. _ezchip_macro_read_value_ &= ~(0xFF); \
  27081. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  27082. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27083. }
  27084. #define SET_GPIO_16_doen_i2srx_lrck_out_oen { \
  27085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27086. _ezchip_macro_read_value_ &= ~(0xFF); \
  27087. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  27088. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27089. }
  27090. #define SET_GPIO_16_doen_i2srx_mclk_out { \
  27091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27092. _ezchip_macro_read_value_ &= ~(0xFF); \
  27093. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  27094. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27095. }
  27096. #define SET_GPIO_16_doen_i2stx_bclk_out { \
  27097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27098. _ezchip_macro_read_value_ &= ~(0xFF); \
  27099. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  27100. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27101. }
  27102. #define SET_GPIO_16_doen_i2stx_bclk_out_oen { \
  27103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27104. _ezchip_macro_read_value_ &= ~(0xFF); \
  27105. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  27106. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27107. }
  27108. #define SET_GPIO_16_doen_i2stx_lrck_out { \
  27109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27110. _ezchip_macro_read_value_ &= ~(0xFF); \
  27111. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  27112. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27113. }
  27114. #define SET_GPIO_16_doen_i2stx_lrckout_oen { \
  27115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27116. _ezchip_macro_read_value_ &= ~(0xFF); \
  27117. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  27118. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27119. }
  27120. #define SET_GPIO_16_doen_i2stx_mclk_out { \
  27121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27122. _ezchip_macro_read_value_ &= ~(0xFF); \
  27123. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  27124. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27125. }
  27126. #define SET_GPIO_16_doen_i2stx_sdout0 { \
  27127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27128. _ezchip_macro_read_value_ &= ~(0xFF); \
  27129. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  27130. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27131. }
  27132. #define SET_GPIO_16_doen_i2stx_sdout1 { \
  27133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27134. _ezchip_macro_read_value_ &= ~(0xFF); \
  27135. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  27136. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27137. }
  27138. #define SET_GPIO_16_doen_lcd_pad_csm_n { \
  27139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27140. _ezchip_macro_read_value_ &= ~(0xFF); \
  27141. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  27142. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27143. }
  27144. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit0 { \
  27145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27146. _ezchip_macro_read_value_ &= ~(0xFF); \
  27147. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  27148. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27149. }
  27150. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit1 { \
  27151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27152. _ezchip_macro_read_value_ &= ~(0xFF); \
  27153. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  27154. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27155. }
  27156. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit2 { \
  27157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27158. _ezchip_macro_read_value_ &= ~(0xFF); \
  27159. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  27160. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27161. }
  27162. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit3 { \
  27163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27164. _ezchip_macro_read_value_ &= ~(0xFF); \
  27165. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  27166. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27167. }
  27168. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit4 { \
  27169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27170. _ezchip_macro_read_value_ &= ~(0xFF); \
  27171. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  27172. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27173. }
  27174. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit5 { \
  27175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27176. _ezchip_macro_read_value_ &= ~(0xFF); \
  27177. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  27178. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27179. }
  27180. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit6 { \
  27181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27182. _ezchip_macro_read_value_ &= ~(0xFF); \
  27183. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  27184. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27185. }
  27186. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit7 { \
  27187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27188. _ezchip_macro_read_value_ &= ~(0xFF); \
  27189. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  27190. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27191. }
  27192. #define SET_GPIO_16_doen_pwm_pad_out_bit0 { \
  27193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27194. _ezchip_macro_read_value_ &= ~(0xFF); \
  27195. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  27196. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27197. }
  27198. #define SET_GPIO_16_doen_pwm_pad_out_bit1 { \
  27199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27200. _ezchip_macro_read_value_ &= ~(0xFF); \
  27201. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  27202. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27203. }
  27204. #define SET_GPIO_16_doen_pwm_pad_out_bit2 { \
  27205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27206. _ezchip_macro_read_value_ &= ~(0xFF); \
  27207. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  27208. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27209. }
  27210. #define SET_GPIO_16_doen_pwm_pad_out_bit3 { \
  27211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27212. _ezchip_macro_read_value_ &= ~(0xFF); \
  27213. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  27214. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27215. }
  27216. #define SET_GPIO_16_doen_pwm_pad_out_bit4 { \
  27217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27218. _ezchip_macro_read_value_ &= ~(0xFF); \
  27219. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  27220. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27221. }
  27222. #define SET_GPIO_16_doen_pwm_pad_out_bit5 { \
  27223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27224. _ezchip_macro_read_value_ &= ~(0xFF); \
  27225. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  27226. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27227. }
  27228. #define SET_GPIO_16_doen_pwm_pad_out_bit6 { \
  27229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27230. _ezchip_macro_read_value_ &= ~(0xFF); \
  27231. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  27232. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27233. }
  27234. #define SET_GPIO_16_doen_pwm_pad_out_bit7 { \
  27235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27236. _ezchip_macro_read_value_ &= ~(0xFF); \
  27237. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  27238. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27239. }
  27240. #define SET_GPIO_16_doen_pwmdac_left_out { \
  27241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27242. _ezchip_macro_read_value_ &= ~(0xFF); \
  27243. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  27244. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27245. }
  27246. #define SET_GPIO_16_doen_pwmdac_right_out { \
  27247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27248. _ezchip_macro_read_value_ &= ~(0xFF); \
  27249. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  27250. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27251. }
  27252. #define SET_GPIO_16_doen_qspi_csn1_out { \
  27253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27254. _ezchip_macro_read_value_ &= ~(0xFF); \
  27255. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  27256. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27257. }
  27258. #define SET_GPIO_16_doen_qspi_csn2_out { \
  27259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27260. _ezchip_macro_read_value_ &= ~(0xFF); \
  27261. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  27262. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27263. }
  27264. #define SET_GPIO_16_doen_qspi_csn3_out { \
  27265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27266. _ezchip_macro_read_value_ &= ~(0xFF); \
  27267. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  27268. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27269. }
  27270. #define SET_GPIO_16_doen_register23_SCFG_cmsensor_rst0 { \
  27271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27272. _ezchip_macro_read_value_ &= ~(0xFF); \
  27273. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  27274. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27275. }
  27276. #define SET_GPIO_16_doen_register23_SCFG_cmsensor_rst1 { \
  27277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27278. _ezchip_macro_read_value_ &= ~(0xFF); \
  27279. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  27280. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27281. }
  27282. #define SET_GPIO_16_doen_register32_SCFG_gmac_phy_rstn { \
  27283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27284. _ezchip_macro_read_value_ &= ~(0xFF); \
  27285. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  27286. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27287. }
  27288. #define SET_GPIO_16_doen_sdio0_pad_card_power_en { \
  27289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27290. _ezchip_macro_read_value_ &= ~(0xFF); \
  27291. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  27292. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27293. }
  27294. #define SET_GPIO_16_doen_sdio0_pad_cclk_out { \
  27295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27296. _ezchip_macro_read_value_ &= ~(0xFF); \
  27297. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  27298. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27299. }
  27300. #define SET_GPIO_16_doen_sdio0_pad_ccmd_oe { \
  27301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27302. _ezchip_macro_read_value_ &= ~(0xFF); \
  27303. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  27304. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27305. }
  27306. #define SET_GPIO_16_doen_sdio0_pad_ccmd_out { \
  27307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27308. _ezchip_macro_read_value_ &= ~(0xFF); \
  27309. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  27310. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27311. }
  27312. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit0 { \
  27313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27314. _ezchip_macro_read_value_ &= ~(0xFF); \
  27315. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  27316. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27317. }
  27318. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit1 { \
  27319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27320. _ezchip_macro_read_value_ &= ~(0xFF); \
  27321. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  27322. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27323. }
  27324. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit2 { \
  27325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27326. _ezchip_macro_read_value_ &= ~(0xFF); \
  27327. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  27328. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27329. }
  27330. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit3 { \
  27331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27332. _ezchip_macro_read_value_ &= ~(0xFF); \
  27333. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  27334. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27335. }
  27336. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit4 { \
  27337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27338. _ezchip_macro_read_value_ &= ~(0xFF); \
  27339. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  27340. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27341. }
  27342. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit5 { \
  27343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27344. _ezchip_macro_read_value_ &= ~(0xFF); \
  27345. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  27346. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27347. }
  27348. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit6 { \
  27349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27350. _ezchip_macro_read_value_ &= ~(0xFF); \
  27351. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  27352. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27353. }
  27354. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit7 { \
  27355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27356. _ezchip_macro_read_value_ &= ~(0xFF); \
  27357. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  27358. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27359. }
  27360. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit0 { \
  27361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27362. _ezchip_macro_read_value_ &= ~(0xFF); \
  27363. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  27364. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27365. }
  27366. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit1 { \
  27367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27368. _ezchip_macro_read_value_ &= ~(0xFF); \
  27369. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  27370. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27371. }
  27372. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit2 { \
  27373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27374. _ezchip_macro_read_value_ &= ~(0xFF); \
  27375. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  27376. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27377. }
  27378. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit3 { \
  27379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27380. _ezchip_macro_read_value_ &= ~(0xFF); \
  27381. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  27382. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27383. }
  27384. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit4 { \
  27385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27386. _ezchip_macro_read_value_ &= ~(0xFF); \
  27387. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  27388. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27389. }
  27390. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit5 { \
  27391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27392. _ezchip_macro_read_value_ &= ~(0xFF); \
  27393. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  27394. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27395. }
  27396. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit6 { \
  27397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27398. _ezchip_macro_read_value_ &= ~(0xFF); \
  27399. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  27400. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27401. }
  27402. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit7 { \
  27403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27404. _ezchip_macro_read_value_ &= ~(0xFF); \
  27405. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  27406. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27407. }
  27408. #define SET_GPIO_16_doen_sdio0_pad_rst_n { \
  27409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27410. _ezchip_macro_read_value_ &= ~(0xFF); \
  27411. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  27412. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27413. }
  27414. #define SET_GPIO_16_doen_sdio1_pad_card_power_en { \
  27415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27416. _ezchip_macro_read_value_ &= ~(0xFF); \
  27417. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  27418. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27419. }
  27420. #define SET_GPIO_16_doen_sdio1_pad_cclk_out { \
  27421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27422. _ezchip_macro_read_value_ &= ~(0xFF); \
  27423. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  27424. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27425. }
  27426. #define SET_GPIO_16_doen_sdio1_pad_ccmd_oe { \
  27427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27428. _ezchip_macro_read_value_ &= ~(0xFF); \
  27429. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  27430. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27431. }
  27432. #define SET_GPIO_16_doen_sdio1_pad_ccmd_out { \
  27433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27434. _ezchip_macro_read_value_ &= ~(0xFF); \
  27435. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  27436. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27437. }
  27438. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit0 { \
  27439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27440. _ezchip_macro_read_value_ &= ~(0xFF); \
  27441. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  27442. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27443. }
  27444. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit1 { \
  27445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27446. _ezchip_macro_read_value_ &= ~(0xFF); \
  27447. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  27448. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27449. }
  27450. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit2 { \
  27451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27452. _ezchip_macro_read_value_ &= ~(0xFF); \
  27453. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  27454. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27455. }
  27456. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit3 { \
  27457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27458. _ezchip_macro_read_value_ &= ~(0xFF); \
  27459. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  27460. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27461. }
  27462. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit4 { \
  27463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27464. _ezchip_macro_read_value_ &= ~(0xFF); \
  27465. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  27466. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27467. }
  27468. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit5 { \
  27469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27470. _ezchip_macro_read_value_ &= ~(0xFF); \
  27471. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  27472. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27473. }
  27474. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit6 { \
  27475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27476. _ezchip_macro_read_value_ &= ~(0xFF); \
  27477. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  27478. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27479. }
  27480. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit7 { \
  27481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27482. _ezchip_macro_read_value_ &= ~(0xFF); \
  27483. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  27484. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27485. }
  27486. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit0 { \
  27487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27488. _ezchip_macro_read_value_ &= ~(0xFF); \
  27489. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  27490. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27491. }
  27492. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit1 { \
  27493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27494. _ezchip_macro_read_value_ &= ~(0xFF); \
  27495. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  27496. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27497. }
  27498. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit2 { \
  27499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27500. _ezchip_macro_read_value_ &= ~(0xFF); \
  27501. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  27502. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27503. }
  27504. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit3 { \
  27505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27506. _ezchip_macro_read_value_ &= ~(0xFF); \
  27507. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  27508. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27509. }
  27510. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit4 { \
  27511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27512. _ezchip_macro_read_value_ &= ~(0xFF); \
  27513. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  27514. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27515. }
  27516. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit5 { \
  27517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27518. _ezchip_macro_read_value_ &= ~(0xFF); \
  27519. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  27520. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27521. }
  27522. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit6 { \
  27523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27524. _ezchip_macro_read_value_ &= ~(0xFF); \
  27525. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  27526. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27527. }
  27528. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit7 { \
  27529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27530. _ezchip_macro_read_value_ &= ~(0xFF); \
  27531. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  27532. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27533. }
  27534. #define SET_GPIO_16_doen_sdio1_pad_rst_n { \
  27535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27536. _ezchip_macro_read_value_ &= ~(0xFF); \
  27537. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  27538. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27539. }
  27540. #define SET_GPIO_16_doen_spdif_tx_sdout { \
  27541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27542. _ezchip_macro_read_value_ &= ~(0xFF); \
  27543. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  27544. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27545. }
  27546. #define SET_GPIO_16_doen_spdif_tx_sdout_oen { \
  27547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27548. _ezchip_macro_read_value_ &= ~(0xFF); \
  27549. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  27550. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27551. }
  27552. #define SET_GPIO_16_doen_spi0_pad_oe_n { \
  27553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27554. _ezchip_macro_read_value_ &= ~(0xFF); \
  27555. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  27556. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27557. }
  27558. #define SET_GPIO_16_doen_spi0_pad_sck_out { \
  27559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27560. _ezchip_macro_read_value_ &= ~(0xFF); \
  27561. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  27562. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27563. }
  27564. #define SET_GPIO_16_doen_spi0_pad_ss_0_n { \
  27565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27566. _ezchip_macro_read_value_ &= ~(0xFF); \
  27567. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  27568. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27569. }
  27570. #define SET_GPIO_16_doen_spi0_pad_ss_1_n { \
  27571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27572. _ezchip_macro_read_value_ &= ~(0xFF); \
  27573. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  27574. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27575. }
  27576. #define SET_GPIO_16_doen_spi0_pad_txd { \
  27577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27578. _ezchip_macro_read_value_ &= ~(0xFF); \
  27579. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  27580. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27581. }
  27582. #define SET_GPIO_16_doen_spi1_pad_oe_n { \
  27583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27584. _ezchip_macro_read_value_ &= ~(0xFF); \
  27585. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  27586. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27587. }
  27588. #define SET_GPIO_16_doen_spi1_pad_sck_out { \
  27589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27590. _ezchip_macro_read_value_ &= ~(0xFF); \
  27591. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  27592. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27593. }
  27594. #define SET_GPIO_16_doen_spi1_pad_ss_0_n { \
  27595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27596. _ezchip_macro_read_value_ &= ~(0xFF); \
  27597. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  27598. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27599. }
  27600. #define SET_GPIO_16_doen_spi1_pad_ss_1_n { \
  27601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27602. _ezchip_macro_read_value_ &= ~(0xFF); \
  27603. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  27604. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27605. }
  27606. #define SET_GPIO_16_doen_spi1_pad_txd { \
  27607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27608. _ezchip_macro_read_value_ &= ~(0xFF); \
  27609. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  27610. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27611. }
  27612. #define SET_GPIO_16_doen_spi2_pad_oe_n { \
  27613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27614. _ezchip_macro_read_value_ &= ~(0xFF); \
  27615. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  27616. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27617. }
  27618. #define SET_GPIO_16_doen_spi2_pad_sck_out { \
  27619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27620. _ezchip_macro_read_value_ &= ~(0xFF); \
  27621. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  27622. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27623. }
  27624. #define SET_GPIO_16_doen_spi2_pad_ss_0_n { \
  27625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27626. _ezchip_macro_read_value_ &= ~(0xFF); \
  27627. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  27628. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27629. }
  27630. #define SET_GPIO_16_doen_spi2_pad_ss_1_n { \
  27631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27632. _ezchip_macro_read_value_ &= ~(0xFF); \
  27633. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  27634. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27635. }
  27636. #define SET_GPIO_16_doen_spi2_pad_txd { \
  27637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27638. _ezchip_macro_read_value_ &= ~(0xFF); \
  27639. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  27640. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27641. }
  27642. #define SET_GPIO_16_doen_spi2ahb_pad_oe_n_bit0 { \
  27643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27644. _ezchip_macro_read_value_ &= ~(0xFF); \
  27645. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  27646. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27647. }
  27648. #define SET_GPIO_16_doen_spi2ahb_pad_oe_n_bit1 { \
  27649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27650. _ezchip_macro_read_value_ &= ~(0xFF); \
  27651. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  27652. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27653. }
  27654. #define SET_GPIO_16_doen_spi2ahb_pad_oe_n_bit2 { \
  27655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27656. _ezchip_macro_read_value_ &= ~(0xFF); \
  27657. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  27658. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27659. }
  27660. #define SET_GPIO_16_doen_spi2ahb_pad_oe_n_bit3 { \
  27661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27662. _ezchip_macro_read_value_ &= ~(0xFF); \
  27663. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  27664. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27665. }
  27666. #define SET_GPIO_16_doen_spi2ahb_pad_txd_bit0 { \
  27667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27668. _ezchip_macro_read_value_ &= ~(0xFF); \
  27669. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  27670. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27671. }
  27672. #define SET_GPIO_16_doen_spi2ahb_pad_txd_bit1 { \
  27673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27674. _ezchip_macro_read_value_ &= ~(0xFF); \
  27675. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  27676. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27677. }
  27678. #define SET_GPIO_16_doen_spi2ahb_pad_txd_bit2 { \
  27679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27680. _ezchip_macro_read_value_ &= ~(0xFF); \
  27681. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  27682. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27683. }
  27684. #define SET_GPIO_16_doen_spi2ahb_pad_txd_bit3 { \
  27685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27686. _ezchip_macro_read_value_ &= ~(0xFF); \
  27687. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  27688. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27689. }
  27690. #define SET_GPIO_16_doen_spi3_pad_oe_n { \
  27691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27692. _ezchip_macro_read_value_ &= ~(0xFF); \
  27693. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  27694. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27695. }
  27696. #define SET_GPIO_16_doen_spi3_pad_sck_out { \
  27697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27698. _ezchip_macro_read_value_ &= ~(0xFF); \
  27699. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  27700. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27701. }
  27702. #define SET_GPIO_16_doen_spi3_pad_ss_0_n { \
  27703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27704. _ezchip_macro_read_value_ &= ~(0xFF); \
  27705. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  27706. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27707. }
  27708. #define SET_GPIO_16_doen_spi3_pad_ss_1_n { \
  27709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27710. _ezchip_macro_read_value_ &= ~(0xFF); \
  27711. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  27712. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27713. }
  27714. #define SET_GPIO_16_doen_spi3_pad_txd { \
  27715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27716. _ezchip_macro_read_value_ &= ~(0xFF); \
  27717. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  27718. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27719. }
  27720. #define SET_GPIO_16_doen_uart0_pad_dtrn { \
  27721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27722. _ezchip_macro_read_value_ &= ~(0xFF); \
  27723. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  27724. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27725. }
  27726. #define SET_GPIO_16_doen_uart0_pad_rtsn { \
  27727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27728. _ezchip_macro_read_value_ &= ~(0xFF); \
  27729. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  27730. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27731. }
  27732. #define SET_GPIO_16_doen_uart0_pad_sout { \
  27733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27734. _ezchip_macro_read_value_ &= ~(0xFF); \
  27735. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  27736. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27737. }
  27738. #define SET_GPIO_16_doen_uart1_pad_sout { \
  27739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27740. _ezchip_macro_read_value_ &= ~(0xFF); \
  27741. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  27742. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27743. }
  27744. #define SET_GPIO_16_doen_uart2_pad_dtr_n { \
  27745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27746. _ezchip_macro_read_value_ &= ~(0xFF); \
  27747. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  27748. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27749. }
  27750. #define SET_GPIO_16_doen_uart2_pad_rts_n { \
  27751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27752. _ezchip_macro_read_value_ &= ~(0xFF); \
  27753. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  27754. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27755. }
  27756. #define SET_GPIO_16_doen_uart2_pad_sout { \
  27757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27758. _ezchip_macro_read_value_ &= ~(0xFF); \
  27759. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  27760. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27761. }
  27762. #define SET_GPIO_16_doen_uart3_pad_sout { \
  27763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27764. _ezchip_macro_read_value_ &= ~(0xFF); \
  27765. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  27766. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27767. }
  27768. #define SET_GPIO_16_doen_usb_drv_bus { \
  27769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27770. _ezchip_macro_read_value_ &= ~(0xFF); \
  27771. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  27772. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27773. }
  27774. #define SET_GPIO_17_dout_reverse_(en) { \
  27775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27776. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  27777. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  27778. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27779. }
  27780. #define SET_GPIO_17_dout_LOW { \
  27781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27782. _ezchip_macro_read_value_ &= ~(0xFF); \
  27783. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  27784. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27785. }
  27786. #define SET_GPIO_17_dout_HIGH { \
  27787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27788. _ezchip_macro_read_value_ &= ~(0xFF); \
  27789. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  27790. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27791. }
  27792. #define SET_GPIO_17_dout_clk_gmac_tophyref { \
  27793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27794. _ezchip_macro_read_value_ &= ~(0xFF); \
  27795. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  27796. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27797. }
  27798. #define SET_GPIO_17_dout_cpu_jtag_tdo { \
  27799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27800. _ezchip_macro_read_value_ &= ~(0xFF); \
  27801. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  27802. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27803. }
  27804. #define SET_GPIO_17_dout_cpu_jtag_tdo_oen { \
  27805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27806. _ezchip_macro_read_value_ &= ~(0xFF); \
  27807. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  27808. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27809. }
  27810. #define SET_GPIO_17_dout_dmic_clk_out { \
  27811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27812. _ezchip_macro_read_value_ &= ~(0xFF); \
  27813. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  27814. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27815. }
  27816. #define SET_GPIO_17_dout_dsp_JTDOEn_pad { \
  27817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27818. _ezchip_macro_read_value_ &= ~(0xFF); \
  27819. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  27820. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27821. }
  27822. #define SET_GPIO_17_dout_dsp_JTDO_pad { \
  27823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27824. _ezchip_macro_read_value_ &= ~(0xFF); \
  27825. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  27826. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27827. }
  27828. #define SET_GPIO_17_dout_i2c0_pad_sck_oe { \
  27829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27830. _ezchip_macro_read_value_ &= ~(0xFF); \
  27831. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  27832. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27833. }
  27834. #define SET_GPIO_17_dout_i2c0_pad_sda_oe { \
  27835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27836. _ezchip_macro_read_value_ &= ~(0xFF); \
  27837. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  27838. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27839. }
  27840. #define SET_GPIO_17_dout_i2c1_pad_sck_oe { \
  27841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27842. _ezchip_macro_read_value_ &= ~(0xFF); \
  27843. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  27844. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27845. }
  27846. #define SET_GPIO_17_dout_i2c1_pad_sda_oe { \
  27847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27848. _ezchip_macro_read_value_ &= ~(0xFF); \
  27849. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  27850. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27851. }
  27852. #define SET_GPIO_17_dout_i2c2_pad_sck_oe { \
  27853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27854. _ezchip_macro_read_value_ &= ~(0xFF); \
  27855. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  27856. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27857. }
  27858. #define SET_GPIO_17_dout_i2c2_pad_sda_oe { \
  27859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27860. _ezchip_macro_read_value_ &= ~(0xFF); \
  27861. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  27862. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27863. }
  27864. #define SET_GPIO_17_dout_i2c3_pad_sck_oe { \
  27865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27866. _ezchip_macro_read_value_ &= ~(0xFF); \
  27867. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  27868. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27869. }
  27870. #define SET_GPIO_17_dout_i2c3_pad_sda_oe { \
  27871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27872. _ezchip_macro_read_value_ &= ~(0xFF); \
  27873. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  27874. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27875. }
  27876. #define SET_GPIO_17_dout_i2srx_bclk_out { \
  27877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27878. _ezchip_macro_read_value_ &= ~(0xFF); \
  27879. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  27880. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27881. }
  27882. #define SET_GPIO_17_dout_i2srx_bclk_out_oen { \
  27883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27884. _ezchip_macro_read_value_ &= ~(0xFF); \
  27885. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  27886. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27887. }
  27888. #define SET_GPIO_17_dout_i2srx_lrck_out { \
  27889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27890. _ezchip_macro_read_value_ &= ~(0xFF); \
  27891. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  27892. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27893. }
  27894. #define SET_GPIO_17_dout_i2srx_lrck_out_oen { \
  27895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27896. _ezchip_macro_read_value_ &= ~(0xFF); \
  27897. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  27898. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27899. }
  27900. #define SET_GPIO_17_dout_i2srx_mclk_out { \
  27901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27902. _ezchip_macro_read_value_ &= ~(0xFF); \
  27903. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  27904. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27905. }
  27906. #define SET_GPIO_17_dout_i2stx_bclk_out { \
  27907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27908. _ezchip_macro_read_value_ &= ~(0xFF); \
  27909. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  27910. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27911. }
  27912. #define SET_GPIO_17_dout_i2stx_bclk_out_oen { \
  27913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27914. _ezchip_macro_read_value_ &= ~(0xFF); \
  27915. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  27916. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27917. }
  27918. #define SET_GPIO_17_dout_i2stx_lrck_out { \
  27919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27920. _ezchip_macro_read_value_ &= ~(0xFF); \
  27921. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  27922. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27923. }
  27924. #define SET_GPIO_17_dout_i2stx_lrckout_oen { \
  27925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27926. _ezchip_macro_read_value_ &= ~(0xFF); \
  27927. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  27928. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27929. }
  27930. #define SET_GPIO_17_dout_i2stx_mclk_out { \
  27931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27932. _ezchip_macro_read_value_ &= ~(0xFF); \
  27933. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  27934. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27935. }
  27936. #define SET_GPIO_17_dout_i2stx_sdout0 { \
  27937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27938. _ezchip_macro_read_value_ &= ~(0xFF); \
  27939. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  27940. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27941. }
  27942. #define SET_GPIO_17_dout_i2stx_sdout1 { \
  27943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27944. _ezchip_macro_read_value_ &= ~(0xFF); \
  27945. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  27946. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27947. }
  27948. #define SET_GPIO_17_dout_lcd_pad_csm_n { \
  27949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27950. _ezchip_macro_read_value_ &= ~(0xFF); \
  27951. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  27952. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27953. }
  27954. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit0 { \
  27955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27956. _ezchip_macro_read_value_ &= ~(0xFF); \
  27957. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  27958. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27959. }
  27960. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit1 { \
  27961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27962. _ezchip_macro_read_value_ &= ~(0xFF); \
  27963. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  27964. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27965. }
  27966. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit2 { \
  27967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27968. _ezchip_macro_read_value_ &= ~(0xFF); \
  27969. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  27970. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27971. }
  27972. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit3 { \
  27973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27974. _ezchip_macro_read_value_ &= ~(0xFF); \
  27975. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  27976. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27977. }
  27978. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit4 { \
  27979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27980. _ezchip_macro_read_value_ &= ~(0xFF); \
  27981. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  27982. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27983. }
  27984. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit5 { \
  27985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27986. _ezchip_macro_read_value_ &= ~(0xFF); \
  27987. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  27988. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27989. }
  27990. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit6 { \
  27991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27992. _ezchip_macro_read_value_ &= ~(0xFF); \
  27993. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  27994. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27995. }
  27996. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit7 { \
  27997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27998. _ezchip_macro_read_value_ &= ~(0xFF); \
  27999. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  28000. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28001. }
  28002. #define SET_GPIO_17_dout_pwm_pad_out_bit0 { \
  28003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28004. _ezchip_macro_read_value_ &= ~(0xFF); \
  28005. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  28006. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28007. }
  28008. #define SET_GPIO_17_dout_pwm_pad_out_bit1 { \
  28009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28010. _ezchip_macro_read_value_ &= ~(0xFF); \
  28011. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  28012. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28013. }
  28014. #define SET_GPIO_17_dout_pwm_pad_out_bit2 { \
  28015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28016. _ezchip_macro_read_value_ &= ~(0xFF); \
  28017. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  28018. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28019. }
  28020. #define SET_GPIO_17_dout_pwm_pad_out_bit3 { \
  28021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28022. _ezchip_macro_read_value_ &= ~(0xFF); \
  28023. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  28024. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28025. }
  28026. #define SET_GPIO_17_dout_pwm_pad_out_bit4 { \
  28027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28028. _ezchip_macro_read_value_ &= ~(0xFF); \
  28029. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  28030. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28031. }
  28032. #define SET_GPIO_17_dout_pwm_pad_out_bit5 { \
  28033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28034. _ezchip_macro_read_value_ &= ~(0xFF); \
  28035. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  28036. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28037. }
  28038. #define SET_GPIO_17_dout_pwm_pad_out_bit6 { \
  28039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28040. _ezchip_macro_read_value_ &= ~(0xFF); \
  28041. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  28042. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28043. }
  28044. #define SET_GPIO_17_dout_pwm_pad_out_bit7 { \
  28045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28046. _ezchip_macro_read_value_ &= ~(0xFF); \
  28047. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  28048. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28049. }
  28050. #define SET_GPIO_17_dout_pwmdac_left_out { \
  28051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28052. _ezchip_macro_read_value_ &= ~(0xFF); \
  28053. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  28054. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28055. }
  28056. #define SET_GPIO_17_dout_pwmdac_right_out { \
  28057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28058. _ezchip_macro_read_value_ &= ~(0xFF); \
  28059. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  28060. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28061. }
  28062. #define SET_GPIO_17_dout_qspi_csn1_out { \
  28063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28064. _ezchip_macro_read_value_ &= ~(0xFF); \
  28065. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  28066. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28067. }
  28068. #define SET_GPIO_17_dout_qspi_csn2_out { \
  28069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28070. _ezchip_macro_read_value_ &= ~(0xFF); \
  28071. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  28072. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28073. }
  28074. #define SET_GPIO_17_dout_qspi_csn3_out { \
  28075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28076. _ezchip_macro_read_value_ &= ~(0xFF); \
  28077. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  28078. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28079. }
  28080. #define SET_GPIO_17_dout_register23_SCFG_cmsensor_rst0 { \
  28081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28082. _ezchip_macro_read_value_ &= ~(0xFF); \
  28083. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  28084. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28085. }
  28086. #define SET_GPIO_17_dout_register23_SCFG_cmsensor_rst1 { \
  28087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28088. _ezchip_macro_read_value_ &= ~(0xFF); \
  28089. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  28090. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28091. }
  28092. #define SET_GPIO_17_dout_register32_SCFG_gmac_phy_rstn { \
  28093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28094. _ezchip_macro_read_value_ &= ~(0xFF); \
  28095. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  28096. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28097. }
  28098. #define SET_GPIO_17_dout_sdio0_pad_card_power_en { \
  28099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28100. _ezchip_macro_read_value_ &= ~(0xFF); \
  28101. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  28102. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28103. }
  28104. #define SET_GPIO_17_dout_sdio0_pad_cclk_out { \
  28105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28106. _ezchip_macro_read_value_ &= ~(0xFF); \
  28107. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  28108. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28109. }
  28110. #define SET_GPIO_17_dout_sdio0_pad_ccmd_oe { \
  28111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28112. _ezchip_macro_read_value_ &= ~(0xFF); \
  28113. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  28114. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28115. }
  28116. #define SET_GPIO_17_dout_sdio0_pad_ccmd_out { \
  28117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28118. _ezchip_macro_read_value_ &= ~(0xFF); \
  28119. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  28120. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28121. }
  28122. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit0 { \
  28123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28124. _ezchip_macro_read_value_ &= ~(0xFF); \
  28125. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  28126. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28127. }
  28128. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit1 { \
  28129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28130. _ezchip_macro_read_value_ &= ~(0xFF); \
  28131. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  28132. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28133. }
  28134. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit2 { \
  28135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28136. _ezchip_macro_read_value_ &= ~(0xFF); \
  28137. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  28138. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28139. }
  28140. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit3 { \
  28141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28142. _ezchip_macro_read_value_ &= ~(0xFF); \
  28143. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  28144. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28145. }
  28146. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit4 { \
  28147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28148. _ezchip_macro_read_value_ &= ~(0xFF); \
  28149. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  28150. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28151. }
  28152. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit5 { \
  28153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28154. _ezchip_macro_read_value_ &= ~(0xFF); \
  28155. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  28156. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28157. }
  28158. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit6 { \
  28159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28160. _ezchip_macro_read_value_ &= ~(0xFF); \
  28161. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  28162. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28163. }
  28164. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit7 { \
  28165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28166. _ezchip_macro_read_value_ &= ~(0xFF); \
  28167. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  28168. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28169. }
  28170. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit0 { \
  28171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28172. _ezchip_macro_read_value_ &= ~(0xFF); \
  28173. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  28174. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28175. }
  28176. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit1 { \
  28177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28178. _ezchip_macro_read_value_ &= ~(0xFF); \
  28179. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  28180. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28181. }
  28182. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit2 { \
  28183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28184. _ezchip_macro_read_value_ &= ~(0xFF); \
  28185. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  28186. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28187. }
  28188. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit3 { \
  28189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28190. _ezchip_macro_read_value_ &= ~(0xFF); \
  28191. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  28192. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28193. }
  28194. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit4 { \
  28195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28196. _ezchip_macro_read_value_ &= ~(0xFF); \
  28197. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  28198. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28199. }
  28200. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit5 { \
  28201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28202. _ezchip_macro_read_value_ &= ~(0xFF); \
  28203. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  28204. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28205. }
  28206. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit6 { \
  28207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28208. _ezchip_macro_read_value_ &= ~(0xFF); \
  28209. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  28210. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28211. }
  28212. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit7 { \
  28213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28214. _ezchip_macro_read_value_ &= ~(0xFF); \
  28215. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  28216. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28217. }
  28218. #define SET_GPIO_17_dout_sdio0_pad_rst_n { \
  28219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28220. _ezchip_macro_read_value_ &= ~(0xFF); \
  28221. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  28222. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28223. }
  28224. #define SET_GPIO_17_dout_sdio1_pad_card_power_en { \
  28225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28226. _ezchip_macro_read_value_ &= ~(0xFF); \
  28227. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  28228. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28229. }
  28230. #define SET_GPIO_17_dout_sdio1_pad_cclk_out { \
  28231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28232. _ezchip_macro_read_value_ &= ~(0xFF); \
  28233. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  28234. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28235. }
  28236. #define SET_GPIO_17_dout_sdio1_pad_ccmd_oe { \
  28237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28238. _ezchip_macro_read_value_ &= ~(0xFF); \
  28239. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  28240. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28241. }
  28242. #define SET_GPIO_17_dout_sdio1_pad_ccmd_out { \
  28243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28244. _ezchip_macro_read_value_ &= ~(0xFF); \
  28245. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  28246. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28247. }
  28248. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit0 { \
  28249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28250. _ezchip_macro_read_value_ &= ~(0xFF); \
  28251. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  28252. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28253. }
  28254. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit1 { \
  28255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28256. _ezchip_macro_read_value_ &= ~(0xFF); \
  28257. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  28258. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28259. }
  28260. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit2 { \
  28261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28262. _ezchip_macro_read_value_ &= ~(0xFF); \
  28263. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  28264. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28265. }
  28266. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit3 { \
  28267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28268. _ezchip_macro_read_value_ &= ~(0xFF); \
  28269. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  28270. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28271. }
  28272. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit4 { \
  28273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28274. _ezchip_macro_read_value_ &= ~(0xFF); \
  28275. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  28276. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28277. }
  28278. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit5 { \
  28279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28280. _ezchip_macro_read_value_ &= ~(0xFF); \
  28281. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  28282. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28283. }
  28284. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit6 { \
  28285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28286. _ezchip_macro_read_value_ &= ~(0xFF); \
  28287. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  28288. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28289. }
  28290. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit7 { \
  28291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28292. _ezchip_macro_read_value_ &= ~(0xFF); \
  28293. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  28294. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28295. }
  28296. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit0 { \
  28297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28298. _ezchip_macro_read_value_ &= ~(0xFF); \
  28299. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  28300. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28301. }
  28302. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit1 { \
  28303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28304. _ezchip_macro_read_value_ &= ~(0xFF); \
  28305. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  28306. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28307. }
  28308. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit2 { \
  28309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28310. _ezchip_macro_read_value_ &= ~(0xFF); \
  28311. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  28312. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28313. }
  28314. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit3 { \
  28315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28316. _ezchip_macro_read_value_ &= ~(0xFF); \
  28317. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  28318. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28319. }
  28320. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit4 { \
  28321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28322. _ezchip_macro_read_value_ &= ~(0xFF); \
  28323. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  28324. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28325. }
  28326. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit5 { \
  28327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28328. _ezchip_macro_read_value_ &= ~(0xFF); \
  28329. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  28330. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28331. }
  28332. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit6 { \
  28333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28334. _ezchip_macro_read_value_ &= ~(0xFF); \
  28335. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  28336. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28337. }
  28338. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit7 { \
  28339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28340. _ezchip_macro_read_value_ &= ~(0xFF); \
  28341. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  28342. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28343. }
  28344. #define SET_GPIO_17_dout_sdio1_pad_rst_n { \
  28345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28346. _ezchip_macro_read_value_ &= ~(0xFF); \
  28347. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  28348. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28349. }
  28350. #define SET_GPIO_17_dout_spdif_tx_sdout { \
  28351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28352. _ezchip_macro_read_value_ &= ~(0xFF); \
  28353. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  28354. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28355. }
  28356. #define SET_GPIO_17_dout_spdif_tx_sdout_oen { \
  28357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28358. _ezchip_macro_read_value_ &= ~(0xFF); \
  28359. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  28360. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28361. }
  28362. #define SET_GPIO_17_dout_spi0_pad_oe_n { \
  28363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28364. _ezchip_macro_read_value_ &= ~(0xFF); \
  28365. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  28366. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28367. }
  28368. #define SET_GPIO_17_dout_spi0_pad_sck_out { \
  28369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28370. _ezchip_macro_read_value_ &= ~(0xFF); \
  28371. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  28372. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28373. }
  28374. #define SET_GPIO_17_dout_spi0_pad_ss_0_n { \
  28375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28376. _ezchip_macro_read_value_ &= ~(0xFF); \
  28377. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  28378. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28379. }
  28380. #define SET_GPIO_17_dout_spi0_pad_ss_1_n { \
  28381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28382. _ezchip_macro_read_value_ &= ~(0xFF); \
  28383. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  28384. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28385. }
  28386. #define SET_GPIO_17_dout_spi0_pad_txd { \
  28387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28388. _ezchip_macro_read_value_ &= ~(0xFF); \
  28389. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  28390. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28391. }
  28392. #define SET_GPIO_17_dout_spi1_pad_oe_n { \
  28393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28394. _ezchip_macro_read_value_ &= ~(0xFF); \
  28395. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  28396. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28397. }
  28398. #define SET_GPIO_17_dout_spi1_pad_sck_out { \
  28399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28400. _ezchip_macro_read_value_ &= ~(0xFF); \
  28401. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  28402. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28403. }
  28404. #define SET_GPIO_17_dout_spi1_pad_ss_0_n { \
  28405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28406. _ezchip_macro_read_value_ &= ~(0xFF); \
  28407. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  28408. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28409. }
  28410. #define SET_GPIO_17_dout_spi1_pad_ss_1_n { \
  28411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28412. _ezchip_macro_read_value_ &= ~(0xFF); \
  28413. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  28414. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28415. }
  28416. #define SET_GPIO_17_dout_spi1_pad_txd { \
  28417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28418. _ezchip_macro_read_value_ &= ~(0xFF); \
  28419. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  28420. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28421. }
  28422. #define SET_GPIO_17_dout_spi2_pad_oe_n { \
  28423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28424. _ezchip_macro_read_value_ &= ~(0xFF); \
  28425. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  28426. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28427. }
  28428. #define SET_GPIO_17_dout_spi2_pad_sck_out { \
  28429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28430. _ezchip_macro_read_value_ &= ~(0xFF); \
  28431. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  28432. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28433. }
  28434. #define SET_GPIO_17_dout_spi2_pad_ss_0_n { \
  28435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28436. _ezchip_macro_read_value_ &= ~(0xFF); \
  28437. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  28438. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28439. }
  28440. #define SET_GPIO_17_dout_spi2_pad_ss_1_n { \
  28441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28442. _ezchip_macro_read_value_ &= ~(0xFF); \
  28443. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  28444. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28445. }
  28446. #define SET_GPIO_17_dout_spi2_pad_txd { \
  28447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28448. _ezchip_macro_read_value_ &= ~(0xFF); \
  28449. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  28450. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28451. }
  28452. #define SET_GPIO_17_dout_spi2ahb_pad_oe_n_bit0 { \
  28453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28454. _ezchip_macro_read_value_ &= ~(0xFF); \
  28455. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  28456. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28457. }
  28458. #define SET_GPIO_17_dout_spi2ahb_pad_oe_n_bit1 { \
  28459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28460. _ezchip_macro_read_value_ &= ~(0xFF); \
  28461. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  28462. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28463. }
  28464. #define SET_GPIO_17_dout_spi2ahb_pad_oe_n_bit2 { \
  28465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28466. _ezchip_macro_read_value_ &= ~(0xFF); \
  28467. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  28468. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28469. }
  28470. #define SET_GPIO_17_dout_spi2ahb_pad_oe_n_bit3 { \
  28471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28472. _ezchip_macro_read_value_ &= ~(0xFF); \
  28473. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  28474. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28475. }
  28476. #define SET_GPIO_17_dout_spi2ahb_pad_txd_bit0 { \
  28477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28478. _ezchip_macro_read_value_ &= ~(0xFF); \
  28479. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  28480. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28481. }
  28482. #define SET_GPIO_17_dout_spi2ahb_pad_txd_bit1 { \
  28483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28484. _ezchip_macro_read_value_ &= ~(0xFF); \
  28485. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  28486. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28487. }
  28488. #define SET_GPIO_17_dout_spi2ahb_pad_txd_bit2 { \
  28489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28490. _ezchip_macro_read_value_ &= ~(0xFF); \
  28491. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  28492. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28493. }
  28494. #define SET_GPIO_17_dout_spi2ahb_pad_txd_bit3 { \
  28495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28496. _ezchip_macro_read_value_ &= ~(0xFF); \
  28497. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  28498. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28499. }
  28500. #define SET_GPIO_17_dout_spi3_pad_oe_n { \
  28501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28502. _ezchip_macro_read_value_ &= ~(0xFF); \
  28503. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  28504. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28505. }
  28506. #define SET_GPIO_17_dout_spi3_pad_sck_out { \
  28507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28508. _ezchip_macro_read_value_ &= ~(0xFF); \
  28509. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  28510. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28511. }
  28512. #define SET_GPIO_17_dout_spi3_pad_ss_0_n { \
  28513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28514. _ezchip_macro_read_value_ &= ~(0xFF); \
  28515. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  28516. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28517. }
  28518. #define SET_GPIO_17_dout_spi3_pad_ss_1_n { \
  28519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28520. _ezchip_macro_read_value_ &= ~(0xFF); \
  28521. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  28522. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28523. }
  28524. #define SET_GPIO_17_dout_spi3_pad_txd { \
  28525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28526. _ezchip_macro_read_value_ &= ~(0xFF); \
  28527. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  28528. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28529. }
  28530. #define SET_GPIO_17_dout_uart0_pad_dtrn { \
  28531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28532. _ezchip_macro_read_value_ &= ~(0xFF); \
  28533. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  28534. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28535. }
  28536. #define SET_GPIO_17_dout_uart0_pad_rtsn { \
  28537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28538. _ezchip_macro_read_value_ &= ~(0xFF); \
  28539. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  28540. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28541. }
  28542. #define SET_GPIO_17_dout_uart0_pad_sout { \
  28543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28544. _ezchip_macro_read_value_ &= ~(0xFF); \
  28545. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  28546. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28547. }
  28548. #define SET_GPIO_17_dout_uart1_pad_sout { \
  28549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28550. _ezchip_macro_read_value_ &= ~(0xFF); \
  28551. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  28552. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28553. }
  28554. #define SET_GPIO_17_dout_uart2_pad_dtr_n { \
  28555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28556. _ezchip_macro_read_value_ &= ~(0xFF); \
  28557. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  28558. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28559. }
  28560. #define SET_GPIO_17_dout_uart2_pad_rts_n { \
  28561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28562. _ezchip_macro_read_value_ &= ~(0xFF); \
  28563. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  28564. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28565. }
  28566. #define SET_GPIO_17_dout_uart2_pad_sout { \
  28567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28568. _ezchip_macro_read_value_ &= ~(0xFF); \
  28569. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  28570. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28571. }
  28572. #define SET_GPIO_17_dout_uart3_pad_sout { \
  28573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28574. _ezchip_macro_read_value_ &= ~(0xFF); \
  28575. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  28576. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28577. }
  28578. #define SET_GPIO_17_dout_usb_drv_bus { \
  28579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28580. _ezchip_macro_read_value_ &= ~(0xFF); \
  28581. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  28582. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28583. }
  28584. #define SET_GPIO_17_doen_reverse_(en) { \
  28585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28586. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  28587. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  28588. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28589. }
  28590. #define SET_GPIO_17_doen_LOW { \
  28591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28592. _ezchip_macro_read_value_ &= ~(0xFF); \
  28593. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  28594. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28595. }
  28596. #define SET_GPIO_17_doen_HIGH { \
  28597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28598. _ezchip_macro_read_value_ &= ~(0xFF); \
  28599. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  28600. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28601. }
  28602. #define SET_GPIO_17_doen_clk_gmac_tophyref { \
  28603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28604. _ezchip_macro_read_value_ &= ~(0xFF); \
  28605. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  28606. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28607. }
  28608. #define SET_GPIO_17_doen_cpu_jtag_tdo { \
  28609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28610. _ezchip_macro_read_value_ &= ~(0xFF); \
  28611. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  28612. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28613. }
  28614. #define SET_GPIO_17_doen_cpu_jtag_tdo_oen { \
  28615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28616. _ezchip_macro_read_value_ &= ~(0xFF); \
  28617. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  28618. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28619. }
  28620. #define SET_GPIO_17_doen_dmic_clk_out { \
  28621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28622. _ezchip_macro_read_value_ &= ~(0xFF); \
  28623. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  28624. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28625. }
  28626. #define SET_GPIO_17_doen_dsp_JTDOEn_pad { \
  28627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28628. _ezchip_macro_read_value_ &= ~(0xFF); \
  28629. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  28630. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28631. }
  28632. #define SET_GPIO_17_doen_dsp_JTDO_pad { \
  28633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28634. _ezchip_macro_read_value_ &= ~(0xFF); \
  28635. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  28636. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28637. }
  28638. #define SET_GPIO_17_doen_i2c0_pad_sck_oe { \
  28639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28640. _ezchip_macro_read_value_ &= ~(0xFF); \
  28641. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  28642. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28643. }
  28644. #define SET_GPIO_17_doen_i2c0_pad_sda_oe { \
  28645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28646. _ezchip_macro_read_value_ &= ~(0xFF); \
  28647. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  28648. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28649. }
  28650. #define SET_GPIO_17_doen_i2c1_pad_sck_oe { \
  28651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28652. _ezchip_macro_read_value_ &= ~(0xFF); \
  28653. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  28654. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28655. }
  28656. #define SET_GPIO_17_doen_i2c1_pad_sda_oe { \
  28657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28658. _ezchip_macro_read_value_ &= ~(0xFF); \
  28659. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  28660. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28661. }
  28662. #define SET_GPIO_17_doen_i2c2_pad_sck_oe { \
  28663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28664. _ezchip_macro_read_value_ &= ~(0xFF); \
  28665. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  28666. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28667. }
  28668. #define SET_GPIO_17_doen_i2c2_pad_sda_oe { \
  28669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28670. _ezchip_macro_read_value_ &= ~(0xFF); \
  28671. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  28672. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28673. }
  28674. #define SET_GPIO_17_doen_i2c3_pad_sck_oe { \
  28675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28676. _ezchip_macro_read_value_ &= ~(0xFF); \
  28677. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  28678. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28679. }
  28680. #define SET_GPIO_17_doen_i2c3_pad_sda_oe { \
  28681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28682. _ezchip_macro_read_value_ &= ~(0xFF); \
  28683. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  28684. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28685. }
  28686. #define SET_GPIO_17_doen_i2srx_bclk_out { \
  28687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28688. _ezchip_macro_read_value_ &= ~(0xFF); \
  28689. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  28690. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28691. }
  28692. #define SET_GPIO_17_doen_i2srx_bclk_out_oen { \
  28693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28694. _ezchip_macro_read_value_ &= ~(0xFF); \
  28695. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  28696. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28697. }
  28698. #define SET_GPIO_17_doen_i2srx_lrck_out { \
  28699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28700. _ezchip_macro_read_value_ &= ~(0xFF); \
  28701. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  28702. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28703. }
  28704. #define SET_GPIO_17_doen_i2srx_lrck_out_oen { \
  28705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28706. _ezchip_macro_read_value_ &= ~(0xFF); \
  28707. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  28708. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28709. }
  28710. #define SET_GPIO_17_doen_i2srx_mclk_out { \
  28711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28712. _ezchip_macro_read_value_ &= ~(0xFF); \
  28713. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  28714. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28715. }
  28716. #define SET_GPIO_17_doen_i2stx_bclk_out { \
  28717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28718. _ezchip_macro_read_value_ &= ~(0xFF); \
  28719. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  28720. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28721. }
  28722. #define SET_GPIO_17_doen_i2stx_bclk_out_oen { \
  28723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28724. _ezchip_macro_read_value_ &= ~(0xFF); \
  28725. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  28726. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28727. }
  28728. #define SET_GPIO_17_doen_i2stx_lrck_out { \
  28729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28730. _ezchip_macro_read_value_ &= ~(0xFF); \
  28731. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  28732. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28733. }
  28734. #define SET_GPIO_17_doen_i2stx_lrckout_oen { \
  28735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28736. _ezchip_macro_read_value_ &= ~(0xFF); \
  28737. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  28738. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28739. }
  28740. #define SET_GPIO_17_doen_i2stx_mclk_out { \
  28741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28742. _ezchip_macro_read_value_ &= ~(0xFF); \
  28743. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  28744. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28745. }
  28746. #define SET_GPIO_17_doen_i2stx_sdout0 { \
  28747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28748. _ezchip_macro_read_value_ &= ~(0xFF); \
  28749. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  28750. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28751. }
  28752. #define SET_GPIO_17_doen_i2stx_sdout1 { \
  28753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28754. _ezchip_macro_read_value_ &= ~(0xFF); \
  28755. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  28756. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28757. }
  28758. #define SET_GPIO_17_doen_lcd_pad_csm_n { \
  28759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28760. _ezchip_macro_read_value_ &= ~(0xFF); \
  28761. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  28762. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28763. }
  28764. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit0 { \
  28765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28766. _ezchip_macro_read_value_ &= ~(0xFF); \
  28767. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  28768. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28769. }
  28770. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit1 { \
  28771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28772. _ezchip_macro_read_value_ &= ~(0xFF); \
  28773. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  28774. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28775. }
  28776. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit2 { \
  28777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28778. _ezchip_macro_read_value_ &= ~(0xFF); \
  28779. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  28780. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28781. }
  28782. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit3 { \
  28783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28784. _ezchip_macro_read_value_ &= ~(0xFF); \
  28785. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  28786. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28787. }
  28788. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit4 { \
  28789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28790. _ezchip_macro_read_value_ &= ~(0xFF); \
  28791. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  28792. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28793. }
  28794. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit5 { \
  28795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28796. _ezchip_macro_read_value_ &= ~(0xFF); \
  28797. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  28798. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28799. }
  28800. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit6 { \
  28801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28802. _ezchip_macro_read_value_ &= ~(0xFF); \
  28803. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  28804. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28805. }
  28806. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit7 { \
  28807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28808. _ezchip_macro_read_value_ &= ~(0xFF); \
  28809. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  28810. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28811. }
  28812. #define SET_GPIO_17_doen_pwm_pad_out_bit0 { \
  28813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28814. _ezchip_macro_read_value_ &= ~(0xFF); \
  28815. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  28816. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28817. }
  28818. #define SET_GPIO_17_doen_pwm_pad_out_bit1 { \
  28819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28820. _ezchip_macro_read_value_ &= ~(0xFF); \
  28821. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  28822. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28823. }
  28824. #define SET_GPIO_17_doen_pwm_pad_out_bit2 { \
  28825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28826. _ezchip_macro_read_value_ &= ~(0xFF); \
  28827. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  28828. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28829. }
  28830. #define SET_GPIO_17_doen_pwm_pad_out_bit3 { \
  28831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28832. _ezchip_macro_read_value_ &= ~(0xFF); \
  28833. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  28834. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28835. }
  28836. #define SET_GPIO_17_doen_pwm_pad_out_bit4 { \
  28837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28838. _ezchip_macro_read_value_ &= ~(0xFF); \
  28839. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  28840. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28841. }
  28842. #define SET_GPIO_17_doen_pwm_pad_out_bit5 { \
  28843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28844. _ezchip_macro_read_value_ &= ~(0xFF); \
  28845. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  28846. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28847. }
  28848. #define SET_GPIO_17_doen_pwm_pad_out_bit6 { \
  28849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28850. _ezchip_macro_read_value_ &= ~(0xFF); \
  28851. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  28852. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28853. }
  28854. #define SET_GPIO_17_doen_pwm_pad_out_bit7 { \
  28855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28856. _ezchip_macro_read_value_ &= ~(0xFF); \
  28857. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  28858. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28859. }
  28860. #define SET_GPIO_17_doen_pwmdac_left_out { \
  28861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28862. _ezchip_macro_read_value_ &= ~(0xFF); \
  28863. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  28864. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28865. }
  28866. #define SET_GPIO_17_doen_pwmdac_right_out { \
  28867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28868. _ezchip_macro_read_value_ &= ~(0xFF); \
  28869. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  28870. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28871. }
  28872. #define SET_GPIO_17_doen_qspi_csn1_out { \
  28873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28874. _ezchip_macro_read_value_ &= ~(0xFF); \
  28875. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  28876. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28877. }
  28878. #define SET_GPIO_17_doen_qspi_csn2_out { \
  28879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28880. _ezchip_macro_read_value_ &= ~(0xFF); \
  28881. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  28882. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28883. }
  28884. #define SET_GPIO_17_doen_qspi_csn3_out { \
  28885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28886. _ezchip_macro_read_value_ &= ~(0xFF); \
  28887. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  28888. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28889. }
  28890. #define SET_GPIO_17_doen_register23_SCFG_cmsensor_rst0 { \
  28891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28892. _ezchip_macro_read_value_ &= ~(0xFF); \
  28893. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  28894. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28895. }
  28896. #define SET_GPIO_17_doen_register23_SCFG_cmsensor_rst1 { \
  28897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28898. _ezchip_macro_read_value_ &= ~(0xFF); \
  28899. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  28900. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28901. }
  28902. #define SET_GPIO_17_doen_register32_SCFG_gmac_phy_rstn { \
  28903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28904. _ezchip_macro_read_value_ &= ~(0xFF); \
  28905. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  28906. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28907. }
  28908. #define SET_GPIO_17_doen_sdio0_pad_card_power_en { \
  28909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28910. _ezchip_macro_read_value_ &= ~(0xFF); \
  28911. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  28912. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28913. }
  28914. #define SET_GPIO_17_doen_sdio0_pad_cclk_out { \
  28915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28916. _ezchip_macro_read_value_ &= ~(0xFF); \
  28917. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  28918. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28919. }
  28920. #define SET_GPIO_17_doen_sdio0_pad_ccmd_oe { \
  28921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28922. _ezchip_macro_read_value_ &= ~(0xFF); \
  28923. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  28924. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28925. }
  28926. #define SET_GPIO_17_doen_sdio0_pad_ccmd_out { \
  28927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28928. _ezchip_macro_read_value_ &= ~(0xFF); \
  28929. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  28930. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28931. }
  28932. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit0 { \
  28933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28934. _ezchip_macro_read_value_ &= ~(0xFF); \
  28935. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  28936. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28937. }
  28938. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit1 { \
  28939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28940. _ezchip_macro_read_value_ &= ~(0xFF); \
  28941. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  28942. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28943. }
  28944. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit2 { \
  28945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28946. _ezchip_macro_read_value_ &= ~(0xFF); \
  28947. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  28948. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28949. }
  28950. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit3 { \
  28951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28952. _ezchip_macro_read_value_ &= ~(0xFF); \
  28953. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  28954. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28955. }
  28956. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit4 { \
  28957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28958. _ezchip_macro_read_value_ &= ~(0xFF); \
  28959. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  28960. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28961. }
  28962. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit5 { \
  28963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28964. _ezchip_macro_read_value_ &= ~(0xFF); \
  28965. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  28966. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28967. }
  28968. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit6 { \
  28969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28970. _ezchip_macro_read_value_ &= ~(0xFF); \
  28971. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  28972. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28973. }
  28974. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit7 { \
  28975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28976. _ezchip_macro_read_value_ &= ~(0xFF); \
  28977. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  28978. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28979. }
  28980. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit0 { \
  28981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28982. _ezchip_macro_read_value_ &= ~(0xFF); \
  28983. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  28984. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28985. }
  28986. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit1 { \
  28987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28988. _ezchip_macro_read_value_ &= ~(0xFF); \
  28989. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  28990. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28991. }
  28992. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit2 { \
  28993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28994. _ezchip_macro_read_value_ &= ~(0xFF); \
  28995. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  28996. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28997. }
  28998. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit3 { \
  28999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29000. _ezchip_macro_read_value_ &= ~(0xFF); \
  29001. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  29002. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29003. }
  29004. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit4 { \
  29005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29006. _ezchip_macro_read_value_ &= ~(0xFF); \
  29007. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  29008. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29009. }
  29010. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit5 { \
  29011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29012. _ezchip_macro_read_value_ &= ~(0xFF); \
  29013. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  29014. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29015. }
  29016. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit6 { \
  29017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29018. _ezchip_macro_read_value_ &= ~(0xFF); \
  29019. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  29020. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29021. }
  29022. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit7 { \
  29023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29024. _ezchip_macro_read_value_ &= ~(0xFF); \
  29025. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  29026. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29027. }
  29028. #define SET_GPIO_17_doen_sdio0_pad_rst_n { \
  29029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29030. _ezchip_macro_read_value_ &= ~(0xFF); \
  29031. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  29032. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29033. }
  29034. #define SET_GPIO_17_doen_sdio1_pad_card_power_en { \
  29035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29036. _ezchip_macro_read_value_ &= ~(0xFF); \
  29037. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  29038. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29039. }
  29040. #define SET_GPIO_17_doen_sdio1_pad_cclk_out { \
  29041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29042. _ezchip_macro_read_value_ &= ~(0xFF); \
  29043. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  29044. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29045. }
  29046. #define SET_GPIO_17_doen_sdio1_pad_ccmd_oe { \
  29047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29048. _ezchip_macro_read_value_ &= ~(0xFF); \
  29049. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  29050. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29051. }
  29052. #define SET_GPIO_17_doen_sdio1_pad_ccmd_out { \
  29053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29054. _ezchip_macro_read_value_ &= ~(0xFF); \
  29055. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  29056. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29057. }
  29058. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit0 { \
  29059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29060. _ezchip_macro_read_value_ &= ~(0xFF); \
  29061. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  29062. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29063. }
  29064. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit1 { \
  29065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29066. _ezchip_macro_read_value_ &= ~(0xFF); \
  29067. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  29068. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29069. }
  29070. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit2 { \
  29071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29072. _ezchip_macro_read_value_ &= ~(0xFF); \
  29073. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  29074. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29075. }
  29076. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit3 { \
  29077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29078. _ezchip_macro_read_value_ &= ~(0xFF); \
  29079. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  29080. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29081. }
  29082. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit4 { \
  29083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29084. _ezchip_macro_read_value_ &= ~(0xFF); \
  29085. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  29086. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29087. }
  29088. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit5 { \
  29089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29090. _ezchip_macro_read_value_ &= ~(0xFF); \
  29091. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  29092. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29093. }
  29094. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit6 { \
  29095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29096. _ezchip_macro_read_value_ &= ~(0xFF); \
  29097. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  29098. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29099. }
  29100. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit7 { \
  29101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29102. _ezchip_macro_read_value_ &= ~(0xFF); \
  29103. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  29104. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29105. }
  29106. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit0 { \
  29107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29108. _ezchip_macro_read_value_ &= ~(0xFF); \
  29109. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  29110. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29111. }
  29112. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit1 { \
  29113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29114. _ezchip_macro_read_value_ &= ~(0xFF); \
  29115. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  29116. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29117. }
  29118. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit2 { \
  29119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29120. _ezchip_macro_read_value_ &= ~(0xFF); \
  29121. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  29122. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29123. }
  29124. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit3 { \
  29125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29126. _ezchip_macro_read_value_ &= ~(0xFF); \
  29127. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  29128. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29129. }
  29130. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit4 { \
  29131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29132. _ezchip_macro_read_value_ &= ~(0xFF); \
  29133. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  29134. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29135. }
  29136. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit5 { \
  29137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29138. _ezchip_macro_read_value_ &= ~(0xFF); \
  29139. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  29140. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29141. }
  29142. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit6 { \
  29143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29144. _ezchip_macro_read_value_ &= ~(0xFF); \
  29145. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  29146. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29147. }
  29148. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit7 { \
  29149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29150. _ezchip_macro_read_value_ &= ~(0xFF); \
  29151. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  29152. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29153. }
  29154. #define SET_GPIO_17_doen_sdio1_pad_rst_n { \
  29155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29156. _ezchip_macro_read_value_ &= ~(0xFF); \
  29157. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  29158. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29159. }
  29160. #define SET_GPIO_17_doen_spdif_tx_sdout { \
  29161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29162. _ezchip_macro_read_value_ &= ~(0xFF); \
  29163. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  29164. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29165. }
  29166. #define SET_GPIO_17_doen_spdif_tx_sdout_oen { \
  29167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29168. _ezchip_macro_read_value_ &= ~(0xFF); \
  29169. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  29170. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29171. }
  29172. #define SET_GPIO_17_doen_spi0_pad_oe_n { \
  29173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29174. _ezchip_macro_read_value_ &= ~(0xFF); \
  29175. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  29176. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29177. }
  29178. #define SET_GPIO_17_doen_spi0_pad_sck_out { \
  29179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29180. _ezchip_macro_read_value_ &= ~(0xFF); \
  29181. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  29182. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29183. }
  29184. #define SET_GPIO_17_doen_spi0_pad_ss_0_n { \
  29185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29186. _ezchip_macro_read_value_ &= ~(0xFF); \
  29187. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  29188. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29189. }
  29190. #define SET_GPIO_17_doen_spi0_pad_ss_1_n { \
  29191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29192. _ezchip_macro_read_value_ &= ~(0xFF); \
  29193. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  29194. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29195. }
  29196. #define SET_GPIO_17_doen_spi0_pad_txd { \
  29197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29198. _ezchip_macro_read_value_ &= ~(0xFF); \
  29199. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  29200. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29201. }
  29202. #define SET_GPIO_17_doen_spi1_pad_oe_n { \
  29203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29204. _ezchip_macro_read_value_ &= ~(0xFF); \
  29205. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  29206. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29207. }
  29208. #define SET_GPIO_17_doen_spi1_pad_sck_out { \
  29209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29210. _ezchip_macro_read_value_ &= ~(0xFF); \
  29211. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  29212. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29213. }
  29214. #define SET_GPIO_17_doen_spi1_pad_ss_0_n { \
  29215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29216. _ezchip_macro_read_value_ &= ~(0xFF); \
  29217. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  29218. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29219. }
  29220. #define SET_GPIO_17_doen_spi1_pad_ss_1_n { \
  29221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29222. _ezchip_macro_read_value_ &= ~(0xFF); \
  29223. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  29224. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29225. }
  29226. #define SET_GPIO_17_doen_spi1_pad_txd { \
  29227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29228. _ezchip_macro_read_value_ &= ~(0xFF); \
  29229. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  29230. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29231. }
  29232. #define SET_GPIO_17_doen_spi2_pad_oe_n { \
  29233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29234. _ezchip_macro_read_value_ &= ~(0xFF); \
  29235. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  29236. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29237. }
  29238. #define SET_GPIO_17_doen_spi2_pad_sck_out { \
  29239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29240. _ezchip_macro_read_value_ &= ~(0xFF); \
  29241. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  29242. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29243. }
  29244. #define SET_GPIO_17_doen_spi2_pad_ss_0_n { \
  29245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29246. _ezchip_macro_read_value_ &= ~(0xFF); \
  29247. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  29248. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29249. }
  29250. #define SET_GPIO_17_doen_spi2_pad_ss_1_n { \
  29251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29252. _ezchip_macro_read_value_ &= ~(0xFF); \
  29253. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  29254. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29255. }
  29256. #define SET_GPIO_17_doen_spi2_pad_txd { \
  29257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29258. _ezchip_macro_read_value_ &= ~(0xFF); \
  29259. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  29260. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29261. }
  29262. #define SET_GPIO_17_doen_spi2ahb_pad_oe_n_bit0 { \
  29263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29264. _ezchip_macro_read_value_ &= ~(0xFF); \
  29265. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  29266. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29267. }
  29268. #define SET_GPIO_17_doen_spi2ahb_pad_oe_n_bit1 { \
  29269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29270. _ezchip_macro_read_value_ &= ~(0xFF); \
  29271. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  29272. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29273. }
  29274. #define SET_GPIO_17_doen_spi2ahb_pad_oe_n_bit2 { \
  29275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29276. _ezchip_macro_read_value_ &= ~(0xFF); \
  29277. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  29278. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29279. }
  29280. #define SET_GPIO_17_doen_spi2ahb_pad_oe_n_bit3 { \
  29281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29282. _ezchip_macro_read_value_ &= ~(0xFF); \
  29283. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  29284. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29285. }
  29286. #define SET_GPIO_17_doen_spi2ahb_pad_txd_bit0 { \
  29287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29288. _ezchip_macro_read_value_ &= ~(0xFF); \
  29289. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  29290. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29291. }
  29292. #define SET_GPIO_17_doen_spi2ahb_pad_txd_bit1 { \
  29293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29294. _ezchip_macro_read_value_ &= ~(0xFF); \
  29295. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  29296. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29297. }
  29298. #define SET_GPIO_17_doen_spi2ahb_pad_txd_bit2 { \
  29299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29300. _ezchip_macro_read_value_ &= ~(0xFF); \
  29301. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  29302. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29303. }
  29304. #define SET_GPIO_17_doen_spi2ahb_pad_txd_bit3 { \
  29305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29306. _ezchip_macro_read_value_ &= ~(0xFF); \
  29307. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  29308. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29309. }
  29310. #define SET_GPIO_17_doen_spi3_pad_oe_n { \
  29311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29312. _ezchip_macro_read_value_ &= ~(0xFF); \
  29313. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  29314. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29315. }
  29316. #define SET_GPIO_17_doen_spi3_pad_sck_out { \
  29317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29318. _ezchip_macro_read_value_ &= ~(0xFF); \
  29319. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  29320. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29321. }
  29322. #define SET_GPIO_17_doen_spi3_pad_ss_0_n { \
  29323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29324. _ezchip_macro_read_value_ &= ~(0xFF); \
  29325. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  29326. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29327. }
  29328. #define SET_GPIO_17_doen_spi3_pad_ss_1_n { \
  29329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29330. _ezchip_macro_read_value_ &= ~(0xFF); \
  29331. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  29332. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29333. }
  29334. #define SET_GPIO_17_doen_spi3_pad_txd { \
  29335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29336. _ezchip_macro_read_value_ &= ~(0xFF); \
  29337. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  29338. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29339. }
  29340. #define SET_GPIO_17_doen_uart0_pad_dtrn { \
  29341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29342. _ezchip_macro_read_value_ &= ~(0xFF); \
  29343. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  29344. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29345. }
  29346. #define SET_GPIO_17_doen_uart0_pad_rtsn { \
  29347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29348. _ezchip_macro_read_value_ &= ~(0xFF); \
  29349. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  29350. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29351. }
  29352. #define SET_GPIO_17_doen_uart0_pad_sout { \
  29353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29354. _ezchip_macro_read_value_ &= ~(0xFF); \
  29355. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  29356. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29357. }
  29358. #define SET_GPIO_17_doen_uart1_pad_sout { \
  29359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29360. _ezchip_macro_read_value_ &= ~(0xFF); \
  29361. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  29362. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29363. }
  29364. #define SET_GPIO_17_doen_uart2_pad_dtr_n { \
  29365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29366. _ezchip_macro_read_value_ &= ~(0xFF); \
  29367. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  29368. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29369. }
  29370. #define SET_GPIO_17_doen_uart2_pad_rts_n { \
  29371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29372. _ezchip_macro_read_value_ &= ~(0xFF); \
  29373. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  29374. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29375. }
  29376. #define SET_GPIO_17_doen_uart2_pad_sout { \
  29377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29378. _ezchip_macro_read_value_ &= ~(0xFF); \
  29379. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  29380. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29381. }
  29382. #define SET_GPIO_17_doen_uart3_pad_sout { \
  29383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29384. _ezchip_macro_read_value_ &= ~(0xFF); \
  29385. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  29386. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29387. }
  29388. #define SET_GPIO_17_doen_usb_drv_bus { \
  29389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29390. _ezchip_macro_read_value_ &= ~(0xFF); \
  29391. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  29392. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29393. }
  29394. #define SET_GPIO_18_dout_reverse_(en) { \
  29395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29396. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  29397. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  29398. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29399. }
  29400. #define SET_GPIO_18_dout_LOW { \
  29401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29402. _ezchip_macro_read_value_ &= ~(0xFF); \
  29403. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  29404. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29405. }
  29406. #define SET_GPIO_18_dout_HIGH { \
  29407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29408. _ezchip_macro_read_value_ &= ~(0xFF); \
  29409. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  29410. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29411. }
  29412. #define SET_GPIO_18_dout_clk_gmac_tophyref { \
  29413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29414. _ezchip_macro_read_value_ &= ~(0xFF); \
  29415. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  29416. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29417. }
  29418. #define SET_GPIO_18_dout_cpu_jtag_tdo { \
  29419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29420. _ezchip_macro_read_value_ &= ~(0xFF); \
  29421. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  29422. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29423. }
  29424. #define SET_GPIO_18_dout_cpu_jtag_tdo_oen { \
  29425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29426. _ezchip_macro_read_value_ &= ~(0xFF); \
  29427. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  29428. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29429. }
  29430. #define SET_GPIO_18_dout_dmic_clk_out { \
  29431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29432. _ezchip_macro_read_value_ &= ~(0xFF); \
  29433. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  29434. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29435. }
  29436. #define SET_GPIO_18_dout_dsp_JTDOEn_pad { \
  29437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29438. _ezchip_macro_read_value_ &= ~(0xFF); \
  29439. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  29440. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29441. }
  29442. #define SET_GPIO_18_dout_dsp_JTDO_pad { \
  29443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29444. _ezchip_macro_read_value_ &= ~(0xFF); \
  29445. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  29446. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29447. }
  29448. #define SET_GPIO_18_dout_i2c0_pad_sck_oe { \
  29449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29450. _ezchip_macro_read_value_ &= ~(0xFF); \
  29451. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  29452. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29453. }
  29454. #define SET_GPIO_18_dout_i2c0_pad_sda_oe { \
  29455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29456. _ezchip_macro_read_value_ &= ~(0xFF); \
  29457. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  29458. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29459. }
  29460. #define SET_GPIO_18_dout_i2c1_pad_sck_oe { \
  29461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29462. _ezchip_macro_read_value_ &= ~(0xFF); \
  29463. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  29464. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29465. }
  29466. #define SET_GPIO_18_dout_i2c1_pad_sda_oe { \
  29467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29468. _ezchip_macro_read_value_ &= ~(0xFF); \
  29469. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  29470. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29471. }
  29472. #define SET_GPIO_18_dout_i2c2_pad_sck_oe { \
  29473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29474. _ezchip_macro_read_value_ &= ~(0xFF); \
  29475. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  29476. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29477. }
  29478. #define SET_GPIO_18_dout_i2c2_pad_sda_oe { \
  29479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29480. _ezchip_macro_read_value_ &= ~(0xFF); \
  29481. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  29482. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29483. }
  29484. #define SET_GPIO_18_dout_i2c3_pad_sck_oe { \
  29485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29486. _ezchip_macro_read_value_ &= ~(0xFF); \
  29487. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  29488. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29489. }
  29490. #define SET_GPIO_18_dout_i2c3_pad_sda_oe { \
  29491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29492. _ezchip_macro_read_value_ &= ~(0xFF); \
  29493. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  29494. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29495. }
  29496. #define SET_GPIO_18_dout_i2srx_bclk_out { \
  29497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29498. _ezchip_macro_read_value_ &= ~(0xFF); \
  29499. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  29500. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29501. }
  29502. #define SET_GPIO_18_dout_i2srx_bclk_out_oen { \
  29503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29504. _ezchip_macro_read_value_ &= ~(0xFF); \
  29505. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  29506. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29507. }
  29508. #define SET_GPIO_18_dout_i2srx_lrck_out { \
  29509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29510. _ezchip_macro_read_value_ &= ~(0xFF); \
  29511. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  29512. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29513. }
  29514. #define SET_GPIO_18_dout_i2srx_lrck_out_oen { \
  29515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29516. _ezchip_macro_read_value_ &= ~(0xFF); \
  29517. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  29518. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29519. }
  29520. #define SET_GPIO_18_dout_i2srx_mclk_out { \
  29521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29522. _ezchip_macro_read_value_ &= ~(0xFF); \
  29523. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  29524. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29525. }
  29526. #define SET_GPIO_18_dout_i2stx_bclk_out { \
  29527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29528. _ezchip_macro_read_value_ &= ~(0xFF); \
  29529. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  29530. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29531. }
  29532. #define SET_GPIO_18_dout_i2stx_bclk_out_oen { \
  29533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29534. _ezchip_macro_read_value_ &= ~(0xFF); \
  29535. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  29536. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29537. }
  29538. #define SET_GPIO_18_dout_i2stx_lrck_out { \
  29539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29540. _ezchip_macro_read_value_ &= ~(0xFF); \
  29541. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  29542. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29543. }
  29544. #define SET_GPIO_18_dout_i2stx_lrckout_oen { \
  29545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29546. _ezchip_macro_read_value_ &= ~(0xFF); \
  29547. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  29548. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29549. }
  29550. #define SET_GPIO_18_dout_i2stx_mclk_out { \
  29551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29552. _ezchip_macro_read_value_ &= ~(0xFF); \
  29553. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  29554. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29555. }
  29556. #define SET_GPIO_18_dout_i2stx_sdout0 { \
  29557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29558. _ezchip_macro_read_value_ &= ~(0xFF); \
  29559. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  29560. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29561. }
  29562. #define SET_GPIO_18_dout_i2stx_sdout1 { \
  29563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29564. _ezchip_macro_read_value_ &= ~(0xFF); \
  29565. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  29566. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29567. }
  29568. #define SET_GPIO_18_dout_lcd_pad_csm_n { \
  29569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29570. _ezchip_macro_read_value_ &= ~(0xFF); \
  29571. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  29572. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29573. }
  29574. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit0 { \
  29575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29576. _ezchip_macro_read_value_ &= ~(0xFF); \
  29577. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  29578. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29579. }
  29580. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit1 { \
  29581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29582. _ezchip_macro_read_value_ &= ~(0xFF); \
  29583. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  29584. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29585. }
  29586. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit2 { \
  29587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29588. _ezchip_macro_read_value_ &= ~(0xFF); \
  29589. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  29590. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29591. }
  29592. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit3 { \
  29593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29594. _ezchip_macro_read_value_ &= ~(0xFF); \
  29595. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  29596. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29597. }
  29598. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit4 { \
  29599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29600. _ezchip_macro_read_value_ &= ~(0xFF); \
  29601. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  29602. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29603. }
  29604. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit5 { \
  29605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29606. _ezchip_macro_read_value_ &= ~(0xFF); \
  29607. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  29608. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29609. }
  29610. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit6 { \
  29611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29612. _ezchip_macro_read_value_ &= ~(0xFF); \
  29613. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  29614. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29615. }
  29616. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit7 { \
  29617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29618. _ezchip_macro_read_value_ &= ~(0xFF); \
  29619. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  29620. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29621. }
  29622. #define SET_GPIO_18_dout_pwm_pad_out_bit0 { \
  29623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29624. _ezchip_macro_read_value_ &= ~(0xFF); \
  29625. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  29626. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29627. }
  29628. #define SET_GPIO_18_dout_pwm_pad_out_bit1 { \
  29629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29630. _ezchip_macro_read_value_ &= ~(0xFF); \
  29631. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  29632. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29633. }
  29634. #define SET_GPIO_18_dout_pwm_pad_out_bit2 { \
  29635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29636. _ezchip_macro_read_value_ &= ~(0xFF); \
  29637. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  29638. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29639. }
  29640. #define SET_GPIO_18_dout_pwm_pad_out_bit3 { \
  29641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29642. _ezchip_macro_read_value_ &= ~(0xFF); \
  29643. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  29644. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29645. }
  29646. #define SET_GPIO_18_dout_pwm_pad_out_bit4 { \
  29647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29648. _ezchip_macro_read_value_ &= ~(0xFF); \
  29649. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  29650. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29651. }
  29652. #define SET_GPIO_18_dout_pwm_pad_out_bit5 { \
  29653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29654. _ezchip_macro_read_value_ &= ~(0xFF); \
  29655. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  29656. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29657. }
  29658. #define SET_GPIO_18_dout_pwm_pad_out_bit6 { \
  29659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29660. _ezchip_macro_read_value_ &= ~(0xFF); \
  29661. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  29662. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29663. }
  29664. #define SET_GPIO_18_dout_pwm_pad_out_bit7 { \
  29665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29666. _ezchip_macro_read_value_ &= ~(0xFF); \
  29667. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  29668. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29669. }
  29670. #define SET_GPIO_18_dout_pwmdac_left_out { \
  29671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29672. _ezchip_macro_read_value_ &= ~(0xFF); \
  29673. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  29674. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29675. }
  29676. #define SET_GPIO_18_dout_pwmdac_right_out { \
  29677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29678. _ezchip_macro_read_value_ &= ~(0xFF); \
  29679. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  29680. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29681. }
  29682. #define SET_GPIO_18_dout_qspi_csn1_out { \
  29683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29684. _ezchip_macro_read_value_ &= ~(0xFF); \
  29685. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  29686. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29687. }
  29688. #define SET_GPIO_18_dout_qspi_csn2_out { \
  29689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29690. _ezchip_macro_read_value_ &= ~(0xFF); \
  29691. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  29692. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29693. }
  29694. #define SET_GPIO_18_dout_qspi_csn3_out { \
  29695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29696. _ezchip_macro_read_value_ &= ~(0xFF); \
  29697. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  29698. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29699. }
  29700. #define SET_GPIO_18_dout_register23_SCFG_cmsensor_rst0 { \
  29701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29702. _ezchip_macro_read_value_ &= ~(0xFF); \
  29703. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  29704. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29705. }
  29706. #define SET_GPIO_18_dout_register23_SCFG_cmsensor_rst1 { \
  29707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29708. _ezchip_macro_read_value_ &= ~(0xFF); \
  29709. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  29710. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29711. }
  29712. #define SET_GPIO_18_dout_register32_SCFG_gmac_phy_rstn { \
  29713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29714. _ezchip_macro_read_value_ &= ~(0xFF); \
  29715. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  29716. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29717. }
  29718. #define SET_GPIO_18_dout_sdio0_pad_card_power_en { \
  29719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29720. _ezchip_macro_read_value_ &= ~(0xFF); \
  29721. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  29722. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29723. }
  29724. #define SET_GPIO_18_dout_sdio0_pad_cclk_out { \
  29725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29726. _ezchip_macro_read_value_ &= ~(0xFF); \
  29727. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  29728. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29729. }
  29730. #define SET_GPIO_18_dout_sdio0_pad_ccmd_oe { \
  29731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29732. _ezchip_macro_read_value_ &= ~(0xFF); \
  29733. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  29734. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29735. }
  29736. #define SET_GPIO_18_dout_sdio0_pad_ccmd_out { \
  29737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29738. _ezchip_macro_read_value_ &= ~(0xFF); \
  29739. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  29740. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29741. }
  29742. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit0 { \
  29743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29744. _ezchip_macro_read_value_ &= ~(0xFF); \
  29745. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  29746. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29747. }
  29748. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit1 { \
  29749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29750. _ezchip_macro_read_value_ &= ~(0xFF); \
  29751. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  29752. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29753. }
  29754. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit2 { \
  29755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29756. _ezchip_macro_read_value_ &= ~(0xFF); \
  29757. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  29758. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29759. }
  29760. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit3 { \
  29761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29762. _ezchip_macro_read_value_ &= ~(0xFF); \
  29763. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  29764. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29765. }
  29766. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit4 { \
  29767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29768. _ezchip_macro_read_value_ &= ~(0xFF); \
  29769. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  29770. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29771. }
  29772. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit5 { \
  29773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29774. _ezchip_macro_read_value_ &= ~(0xFF); \
  29775. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  29776. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29777. }
  29778. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit6 { \
  29779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29780. _ezchip_macro_read_value_ &= ~(0xFF); \
  29781. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  29782. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29783. }
  29784. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit7 { \
  29785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29786. _ezchip_macro_read_value_ &= ~(0xFF); \
  29787. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  29788. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29789. }
  29790. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit0 { \
  29791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29792. _ezchip_macro_read_value_ &= ~(0xFF); \
  29793. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  29794. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29795. }
  29796. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit1 { \
  29797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29798. _ezchip_macro_read_value_ &= ~(0xFF); \
  29799. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  29800. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29801. }
  29802. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit2 { \
  29803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29804. _ezchip_macro_read_value_ &= ~(0xFF); \
  29805. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  29806. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29807. }
  29808. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit3 { \
  29809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29810. _ezchip_macro_read_value_ &= ~(0xFF); \
  29811. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  29812. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29813. }
  29814. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit4 { \
  29815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29816. _ezchip_macro_read_value_ &= ~(0xFF); \
  29817. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  29818. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29819. }
  29820. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit5 { \
  29821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29822. _ezchip_macro_read_value_ &= ~(0xFF); \
  29823. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  29824. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29825. }
  29826. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit6 { \
  29827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29828. _ezchip_macro_read_value_ &= ~(0xFF); \
  29829. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  29830. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29831. }
  29832. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit7 { \
  29833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29834. _ezchip_macro_read_value_ &= ~(0xFF); \
  29835. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  29836. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29837. }
  29838. #define SET_GPIO_18_dout_sdio0_pad_rst_n { \
  29839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29840. _ezchip_macro_read_value_ &= ~(0xFF); \
  29841. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  29842. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29843. }
  29844. #define SET_GPIO_18_dout_sdio1_pad_card_power_en { \
  29845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29846. _ezchip_macro_read_value_ &= ~(0xFF); \
  29847. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  29848. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29849. }
  29850. #define SET_GPIO_18_dout_sdio1_pad_cclk_out { \
  29851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29852. _ezchip_macro_read_value_ &= ~(0xFF); \
  29853. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  29854. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29855. }
  29856. #define SET_GPIO_18_dout_sdio1_pad_ccmd_oe { \
  29857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29858. _ezchip_macro_read_value_ &= ~(0xFF); \
  29859. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  29860. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29861. }
  29862. #define SET_GPIO_18_dout_sdio1_pad_ccmd_out { \
  29863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29864. _ezchip_macro_read_value_ &= ~(0xFF); \
  29865. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  29866. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29867. }
  29868. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit0 { \
  29869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29870. _ezchip_macro_read_value_ &= ~(0xFF); \
  29871. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  29872. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29873. }
  29874. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit1 { \
  29875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29876. _ezchip_macro_read_value_ &= ~(0xFF); \
  29877. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  29878. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29879. }
  29880. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit2 { \
  29881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29882. _ezchip_macro_read_value_ &= ~(0xFF); \
  29883. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  29884. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29885. }
  29886. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit3 { \
  29887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29888. _ezchip_macro_read_value_ &= ~(0xFF); \
  29889. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  29890. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29891. }
  29892. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit4 { \
  29893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29894. _ezchip_macro_read_value_ &= ~(0xFF); \
  29895. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  29896. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29897. }
  29898. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit5 { \
  29899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29900. _ezchip_macro_read_value_ &= ~(0xFF); \
  29901. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  29902. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29903. }
  29904. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit6 { \
  29905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29906. _ezchip_macro_read_value_ &= ~(0xFF); \
  29907. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  29908. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29909. }
  29910. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit7 { \
  29911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29912. _ezchip_macro_read_value_ &= ~(0xFF); \
  29913. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  29914. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29915. }
  29916. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit0 { \
  29917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29918. _ezchip_macro_read_value_ &= ~(0xFF); \
  29919. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  29920. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29921. }
  29922. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit1 { \
  29923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29924. _ezchip_macro_read_value_ &= ~(0xFF); \
  29925. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  29926. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29927. }
  29928. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit2 { \
  29929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29930. _ezchip_macro_read_value_ &= ~(0xFF); \
  29931. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  29932. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29933. }
  29934. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit3 { \
  29935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29936. _ezchip_macro_read_value_ &= ~(0xFF); \
  29937. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  29938. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29939. }
  29940. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit4 { \
  29941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29942. _ezchip_macro_read_value_ &= ~(0xFF); \
  29943. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  29944. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29945. }
  29946. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit5 { \
  29947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29948. _ezchip_macro_read_value_ &= ~(0xFF); \
  29949. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  29950. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29951. }
  29952. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit6 { \
  29953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29954. _ezchip_macro_read_value_ &= ~(0xFF); \
  29955. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  29956. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29957. }
  29958. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit7 { \
  29959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29960. _ezchip_macro_read_value_ &= ~(0xFF); \
  29961. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  29962. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29963. }
  29964. #define SET_GPIO_18_dout_sdio1_pad_rst_n { \
  29965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29966. _ezchip_macro_read_value_ &= ~(0xFF); \
  29967. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  29968. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29969. }
  29970. #define SET_GPIO_18_dout_spdif_tx_sdout { \
  29971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29972. _ezchip_macro_read_value_ &= ~(0xFF); \
  29973. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  29974. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29975. }
  29976. #define SET_GPIO_18_dout_spdif_tx_sdout_oen { \
  29977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29978. _ezchip_macro_read_value_ &= ~(0xFF); \
  29979. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  29980. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29981. }
  29982. #define SET_GPIO_18_dout_spi0_pad_oe_n { \
  29983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29984. _ezchip_macro_read_value_ &= ~(0xFF); \
  29985. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  29986. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29987. }
  29988. #define SET_GPIO_18_dout_spi0_pad_sck_out { \
  29989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29990. _ezchip_macro_read_value_ &= ~(0xFF); \
  29991. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  29992. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29993. }
  29994. #define SET_GPIO_18_dout_spi0_pad_ss_0_n { \
  29995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29996. _ezchip_macro_read_value_ &= ~(0xFF); \
  29997. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  29998. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29999. }
  30000. #define SET_GPIO_18_dout_spi0_pad_ss_1_n { \
  30001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30002. _ezchip_macro_read_value_ &= ~(0xFF); \
  30003. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  30004. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30005. }
  30006. #define SET_GPIO_18_dout_spi0_pad_txd { \
  30007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30008. _ezchip_macro_read_value_ &= ~(0xFF); \
  30009. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  30010. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30011. }
  30012. #define SET_GPIO_18_dout_spi1_pad_oe_n { \
  30013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30014. _ezchip_macro_read_value_ &= ~(0xFF); \
  30015. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  30016. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30017. }
  30018. #define SET_GPIO_18_dout_spi1_pad_sck_out { \
  30019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30020. _ezchip_macro_read_value_ &= ~(0xFF); \
  30021. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  30022. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30023. }
  30024. #define SET_GPIO_18_dout_spi1_pad_ss_0_n { \
  30025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30026. _ezchip_macro_read_value_ &= ~(0xFF); \
  30027. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  30028. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30029. }
  30030. #define SET_GPIO_18_dout_spi1_pad_ss_1_n { \
  30031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30032. _ezchip_macro_read_value_ &= ~(0xFF); \
  30033. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  30034. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30035. }
  30036. #define SET_GPIO_18_dout_spi1_pad_txd { \
  30037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30038. _ezchip_macro_read_value_ &= ~(0xFF); \
  30039. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  30040. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30041. }
  30042. #define SET_GPIO_18_dout_spi2_pad_oe_n { \
  30043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30044. _ezchip_macro_read_value_ &= ~(0xFF); \
  30045. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  30046. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30047. }
  30048. #define SET_GPIO_18_dout_spi2_pad_sck_out { \
  30049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30050. _ezchip_macro_read_value_ &= ~(0xFF); \
  30051. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  30052. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30053. }
  30054. #define SET_GPIO_18_dout_spi2_pad_ss_0_n { \
  30055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30056. _ezchip_macro_read_value_ &= ~(0xFF); \
  30057. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  30058. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30059. }
  30060. #define SET_GPIO_18_dout_spi2_pad_ss_1_n { \
  30061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30062. _ezchip_macro_read_value_ &= ~(0xFF); \
  30063. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  30064. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30065. }
  30066. #define SET_GPIO_18_dout_spi2_pad_txd { \
  30067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30068. _ezchip_macro_read_value_ &= ~(0xFF); \
  30069. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  30070. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30071. }
  30072. #define SET_GPIO_18_dout_spi2ahb_pad_oe_n_bit0 { \
  30073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30074. _ezchip_macro_read_value_ &= ~(0xFF); \
  30075. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  30076. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30077. }
  30078. #define SET_GPIO_18_dout_spi2ahb_pad_oe_n_bit1 { \
  30079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30080. _ezchip_macro_read_value_ &= ~(0xFF); \
  30081. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  30082. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30083. }
  30084. #define SET_GPIO_18_dout_spi2ahb_pad_oe_n_bit2 { \
  30085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30086. _ezchip_macro_read_value_ &= ~(0xFF); \
  30087. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  30088. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30089. }
  30090. #define SET_GPIO_18_dout_spi2ahb_pad_oe_n_bit3 { \
  30091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30092. _ezchip_macro_read_value_ &= ~(0xFF); \
  30093. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  30094. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30095. }
  30096. #define SET_GPIO_18_dout_spi2ahb_pad_txd_bit0 { \
  30097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30098. _ezchip_macro_read_value_ &= ~(0xFF); \
  30099. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  30100. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30101. }
  30102. #define SET_GPIO_18_dout_spi2ahb_pad_txd_bit1 { \
  30103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30104. _ezchip_macro_read_value_ &= ~(0xFF); \
  30105. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  30106. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30107. }
  30108. #define SET_GPIO_18_dout_spi2ahb_pad_txd_bit2 { \
  30109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30110. _ezchip_macro_read_value_ &= ~(0xFF); \
  30111. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  30112. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30113. }
  30114. #define SET_GPIO_18_dout_spi2ahb_pad_txd_bit3 { \
  30115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30116. _ezchip_macro_read_value_ &= ~(0xFF); \
  30117. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  30118. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30119. }
  30120. #define SET_GPIO_18_dout_spi3_pad_oe_n { \
  30121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30122. _ezchip_macro_read_value_ &= ~(0xFF); \
  30123. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  30124. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30125. }
  30126. #define SET_GPIO_18_dout_spi3_pad_sck_out { \
  30127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30128. _ezchip_macro_read_value_ &= ~(0xFF); \
  30129. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  30130. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30131. }
  30132. #define SET_GPIO_18_dout_spi3_pad_ss_0_n { \
  30133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30134. _ezchip_macro_read_value_ &= ~(0xFF); \
  30135. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  30136. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30137. }
  30138. #define SET_GPIO_18_dout_spi3_pad_ss_1_n { \
  30139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30140. _ezchip_macro_read_value_ &= ~(0xFF); \
  30141. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  30142. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30143. }
  30144. #define SET_GPIO_18_dout_spi3_pad_txd { \
  30145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30146. _ezchip_macro_read_value_ &= ~(0xFF); \
  30147. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  30148. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30149. }
  30150. #define SET_GPIO_18_dout_uart0_pad_dtrn { \
  30151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30152. _ezchip_macro_read_value_ &= ~(0xFF); \
  30153. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  30154. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30155. }
  30156. #define SET_GPIO_18_dout_uart0_pad_rtsn { \
  30157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30158. _ezchip_macro_read_value_ &= ~(0xFF); \
  30159. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  30160. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30161. }
  30162. #define SET_GPIO_18_dout_uart0_pad_sout { \
  30163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30164. _ezchip_macro_read_value_ &= ~(0xFF); \
  30165. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  30166. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30167. }
  30168. #define SET_GPIO_18_dout_uart1_pad_sout { \
  30169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30170. _ezchip_macro_read_value_ &= ~(0xFF); \
  30171. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  30172. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30173. }
  30174. #define SET_GPIO_18_dout_uart2_pad_dtr_n { \
  30175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30176. _ezchip_macro_read_value_ &= ~(0xFF); \
  30177. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  30178. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30179. }
  30180. #define SET_GPIO_18_dout_uart2_pad_rts_n { \
  30181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30182. _ezchip_macro_read_value_ &= ~(0xFF); \
  30183. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  30184. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30185. }
  30186. #define SET_GPIO_18_dout_uart2_pad_sout { \
  30187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30188. _ezchip_macro_read_value_ &= ~(0xFF); \
  30189. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  30190. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30191. }
  30192. #define SET_GPIO_18_dout_uart3_pad_sout { \
  30193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30194. _ezchip_macro_read_value_ &= ~(0xFF); \
  30195. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  30196. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30197. }
  30198. #define SET_GPIO_18_dout_usb_drv_bus { \
  30199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30200. _ezchip_macro_read_value_ &= ~(0xFF); \
  30201. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  30202. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30203. }
  30204. #define SET_GPIO_18_doen_reverse_(en) { \
  30205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30206. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  30207. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  30208. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30209. }
  30210. #define SET_GPIO_18_doen_LOW { \
  30211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30212. _ezchip_macro_read_value_ &= ~(0xFF); \
  30213. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  30214. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30215. }
  30216. #define SET_GPIO_18_doen_HIGH { \
  30217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30218. _ezchip_macro_read_value_ &= ~(0xFF); \
  30219. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  30220. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30221. }
  30222. #define SET_GPIO_18_doen_clk_gmac_tophyref { \
  30223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30224. _ezchip_macro_read_value_ &= ~(0xFF); \
  30225. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  30226. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30227. }
  30228. #define SET_GPIO_18_doen_cpu_jtag_tdo { \
  30229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30230. _ezchip_macro_read_value_ &= ~(0xFF); \
  30231. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  30232. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30233. }
  30234. #define SET_GPIO_18_doen_cpu_jtag_tdo_oen { \
  30235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30236. _ezchip_macro_read_value_ &= ~(0xFF); \
  30237. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  30238. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30239. }
  30240. #define SET_GPIO_18_doen_dmic_clk_out { \
  30241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30242. _ezchip_macro_read_value_ &= ~(0xFF); \
  30243. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  30244. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30245. }
  30246. #define SET_GPIO_18_doen_dsp_JTDOEn_pad { \
  30247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30248. _ezchip_macro_read_value_ &= ~(0xFF); \
  30249. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  30250. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30251. }
  30252. #define SET_GPIO_18_doen_dsp_JTDO_pad { \
  30253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30254. _ezchip_macro_read_value_ &= ~(0xFF); \
  30255. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  30256. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30257. }
  30258. #define SET_GPIO_18_doen_i2c0_pad_sck_oe { \
  30259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30260. _ezchip_macro_read_value_ &= ~(0xFF); \
  30261. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  30262. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30263. }
  30264. #define SET_GPIO_18_doen_i2c0_pad_sda_oe { \
  30265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30266. _ezchip_macro_read_value_ &= ~(0xFF); \
  30267. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  30268. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30269. }
  30270. #define SET_GPIO_18_doen_i2c1_pad_sck_oe { \
  30271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30272. _ezchip_macro_read_value_ &= ~(0xFF); \
  30273. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  30274. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30275. }
  30276. #define SET_GPIO_18_doen_i2c1_pad_sda_oe { \
  30277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30278. _ezchip_macro_read_value_ &= ~(0xFF); \
  30279. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  30280. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30281. }
  30282. #define SET_GPIO_18_doen_i2c2_pad_sck_oe { \
  30283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30284. _ezchip_macro_read_value_ &= ~(0xFF); \
  30285. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  30286. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30287. }
  30288. #define SET_GPIO_18_doen_i2c2_pad_sda_oe { \
  30289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30290. _ezchip_macro_read_value_ &= ~(0xFF); \
  30291. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  30292. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30293. }
  30294. #define SET_GPIO_18_doen_i2c3_pad_sck_oe { \
  30295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30296. _ezchip_macro_read_value_ &= ~(0xFF); \
  30297. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  30298. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30299. }
  30300. #define SET_GPIO_18_doen_i2c3_pad_sda_oe { \
  30301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30302. _ezchip_macro_read_value_ &= ~(0xFF); \
  30303. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  30304. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30305. }
  30306. #define SET_GPIO_18_doen_i2srx_bclk_out { \
  30307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30308. _ezchip_macro_read_value_ &= ~(0xFF); \
  30309. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  30310. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30311. }
  30312. #define SET_GPIO_18_doen_i2srx_bclk_out_oen { \
  30313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30314. _ezchip_macro_read_value_ &= ~(0xFF); \
  30315. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  30316. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30317. }
  30318. #define SET_GPIO_18_doen_i2srx_lrck_out { \
  30319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30320. _ezchip_macro_read_value_ &= ~(0xFF); \
  30321. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  30322. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30323. }
  30324. #define SET_GPIO_18_doen_i2srx_lrck_out_oen { \
  30325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30326. _ezchip_macro_read_value_ &= ~(0xFF); \
  30327. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  30328. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30329. }
  30330. #define SET_GPIO_18_doen_i2srx_mclk_out { \
  30331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30332. _ezchip_macro_read_value_ &= ~(0xFF); \
  30333. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  30334. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30335. }
  30336. #define SET_GPIO_18_doen_i2stx_bclk_out { \
  30337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30338. _ezchip_macro_read_value_ &= ~(0xFF); \
  30339. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  30340. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30341. }
  30342. #define SET_GPIO_18_doen_i2stx_bclk_out_oen { \
  30343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30344. _ezchip_macro_read_value_ &= ~(0xFF); \
  30345. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  30346. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30347. }
  30348. #define SET_GPIO_18_doen_i2stx_lrck_out { \
  30349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30350. _ezchip_macro_read_value_ &= ~(0xFF); \
  30351. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  30352. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30353. }
  30354. #define SET_GPIO_18_doen_i2stx_lrckout_oen { \
  30355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30356. _ezchip_macro_read_value_ &= ~(0xFF); \
  30357. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  30358. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30359. }
  30360. #define SET_GPIO_18_doen_i2stx_mclk_out { \
  30361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30362. _ezchip_macro_read_value_ &= ~(0xFF); \
  30363. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  30364. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30365. }
  30366. #define SET_GPIO_18_doen_i2stx_sdout0 { \
  30367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30368. _ezchip_macro_read_value_ &= ~(0xFF); \
  30369. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  30370. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30371. }
  30372. #define SET_GPIO_18_doen_i2stx_sdout1 { \
  30373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30374. _ezchip_macro_read_value_ &= ~(0xFF); \
  30375. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  30376. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30377. }
  30378. #define SET_GPIO_18_doen_lcd_pad_csm_n { \
  30379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30380. _ezchip_macro_read_value_ &= ~(0xFF); \
  30381. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  30382. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30383. }
  30384. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit0 { \
  30385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30386. _ezchip_macro_read_value_ &= ~(0xFF); \
  30387. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  30388. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30389. }
  30390. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit1 { \
  30391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30392. _ezchip_macro_read_value_ &= ~(0xFF); \
  30393. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  30394. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30395. }
  30396. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit2 { \
  30397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30398. _ezchip_macro_read_value_ &= ~(0xFF); \
  30399. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  30400. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30401. }
  30402. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit3 { \
  30403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30404. _ezchip_macro_read_value_ &= ~(0xFF); \
  30405. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  30406. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30407. }
  30408. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit4 { \
  30409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30410. _ezchip_macro_read_value_ &= ~(0xFF); \
  30411. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  30412. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30413. }
  30414. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit5 { \
  30415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30416. _ezchip_macro_read_value_ &= ~(0xFF); \
  30417. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  30418. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30419. }
  30420. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit6 { \
  30421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30422. _ezchip_macro_read_value_ &= ~(0xFF); \
  30423. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  30424. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30425. }
  30426. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit7 { \
  30427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30428. _ezchip_macro_read_value_ &= ~(0xFF); \
  30429. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  30430. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30431. }
  30432. #define SET_GPIO_18_doen_pwm_pad_out_bit0 { \
  30433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30434. _ezchip_macro_read_value_ &= ~(0xFF); \
  30435. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  30436. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30437. }
  30438. #define SET_GPIO_18_doen_pwm_pad_out_bit1 { \
  30439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30440. _ezchip_macro_read_value_ &= ~(0xFF); \
  30441. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  30442. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30443. }
  30444. #define SET_GPIO_18_doen_pwm_pad_out_bit2 { \
  30445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30446. _ezchip_macro_read_value_ &= ~(0xFF); \
  30447. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  30448. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30449. }
  30450. #define SET_GPIO_18_doen_pwm_pad_out_bit3 { \
  30451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30452. _ezchip_macro_read_value_ &= ~(0xFF); \
  30453. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  30454. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30455. }
  30456. #define SET_GPIO_18_doen_pwm_pad_out_bit4 { \
  30457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30458. _ezchip_macro_read_value_ &= ~(0xFF); \
  30459. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  30460. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30461. }
  30462. #define SET_GPIO_18_doen_pwm_pad_out_bit5 { \
  30463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30464. _ezchip_macro_read_value_ &= ~(0xFF); \
  30465. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  30466. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30467. }
  30468. #define SET_GPIO_18_doen_pwm_pad_out_bit6 { \
  30469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30470. _ezchip_macro_read_value_ &= ~(0xFF); \
  30471. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  30472. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30473. }
  30474. #define SET_GPIO_18_doen_pwm_pad_out_bit7 { \
  30475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30476. _ezchip_macro_read_value_ &= ~(0xFF); \
  30477. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  30478. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30479. }
  30480. #define SET_GPIO_18_doen_pwmdac_left_out { \
  30481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30482. _ezchip_macro_read_value_ &= ~(0xFF); \
  30483. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  30484. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30485. }
  30486. #define SET_GPIO_18_doen_pwmdac_right_out { \
  30487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30488. _ezchip_macro_read_value_ &= ~(0xFF); \
  30489. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  30490. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30491. }
  30492. #define SET_GPIO_18_doen_qspi_csn1_out { \
  30493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30494. _ezchip_macro_read_value_ &= ~(0xFF); \
  30495. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  30496. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30497. }
  30498. #define SET_GPIO_18_doen_qspi_csn2_out { \
  30499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30500. _ezchip_macro_read_value_ &= ~(0xFF); \
  30501. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  30502. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30503. }
  30504. #define SET_GPIO_18_doen_qspi_csn3_out { \
  30505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30506. _ezchip_macro_read_value_ &= ~(0xFF); \
  30507. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  30508. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30509. }
  30510. #define SET_GPIO_18_doen_register23_SCFG_cmsensor_rst0 { \
  30511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30512. _ezchip_macro_read_value_ &= ~(0xFF); \
  30513. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  30514. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30515. }
  30516. #define SET_GPIO_18_doen_register23_SCFG_cmsensor_rst1 { \
  30517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30518. _ezchip_macro_read_value_ &= ~(0xFF); \
  30519. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  30520. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30521. }
  30522. #define SET_GPIO_18_doen_register32_SCFG_gmac_phy_rstn { \
  30523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30524. _ezchip_macro_read_value_ &= ~(0xFF); \
  30525. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  30526. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30527. }
  30528. #define SET_GPIO_18_doen_sdio0_pad_card_power_en { \
  30529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30530. _ezchip_macro_read_value_ &= ~(0xFF); \
  30531. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  30532. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30533. }
  30534. #define SET_GPIO_18_doen_sdio0_pad_cclk_out { \
  30535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30536. _ezchip_macro_read_value_ &= ~(0xFF); \
  30537. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  30538. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30539. }
  30540. #define SET_GPIO_18_doen_sdio0_pad_ccmd_oe { \
  30541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30542. _ezchip_macro_read_value_ &= ~(0xFF); \
  30543. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  30544. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30545. }
  30546. #define SET_GPIO_18_doen_sdio0_pad_ccmd_out { \
  30547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30548. _ezchip_macro_read_value_ &= ~(0xFF); \
  30549. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  30550. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30551. }
  30552. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit0 { \
  30553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30554. _ezchip_macro_read_value_ &= ~(0xFF); \
  30555. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  30556. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30557. }
  30558. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit1 { \
  30559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30560. _ezchip_macro_read_value_ &= ~(0xFF); \
  30561. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  30562. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30563. }
  30564. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit2 { \
  30565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30566. _ezchip_macro_read_value_ &= ~(0xFF); \
  30567. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  30568. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30569. }
  30570. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit3 { \
  30571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30572. _ezchip_macro_read_value_ &= ~(0xFF); \
  30573. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  30574. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30575. }
  30576. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit4 { \
  30577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30578. _ezchip_macro_read_value_ &= ~(0xFF); \
  30579. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  30580. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30581. }
  30582. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit5 { \
  30583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30584. _ezchip_macro_read_value_ &= ~(0xFF); \
  30585. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  30586. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30587. }
  30588. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit6 { \
  30589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30590. _ezchip_macro_read_value_ &= ~(0xFF); \
  30591. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  30592. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30593. }
  30594. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit7 { \
  30595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30596. _ezchip_macro_read_value_ &= ~(0xFF); \
  30597. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  30598. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30599. }
  30600. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit0 { \
  30601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30602. _ezchip_macro_read_value_ &= ~(0xFF); \
  30603. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  30604. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30605. }
  30606. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit1 { \
  30607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30608. _ezchip_macro_read_value_ &= ~(0xFF); \
  30609. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  30610. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30611. }
  30612. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit2 { \
  30613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30614. _ezchip_macro_read_value_ &= ~(0xFF); \
  30615. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  30616. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30617. }
  30618. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit3 { \
  30619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30620. _ezchip_macro_read_value_ &= ~(0xFF); \
  30621. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  30622. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30623. }
  30624. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit4 { \
  30625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30626. _ezchip_macro_read_value_ &= ~(0xFF); \
  30627. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  30628. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30629. }
  30630. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit5 { \
  30631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30632. _ezchip_macro_read_value_ &= ~(0xFF); \
  30633. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  30634. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30635. }
  30636. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit6 { \
  30637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30638. _ezchip_macro_read_value_ &= ~(0xFF); \
  30639. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  30640. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30641. }
  30642. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit7 { \
  30643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30644. _ezchip_macro_read_value_ &= ~(0xFF); \
  30645. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  30646. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30647. }
  30648. #define SET_GPIO_18_doen_sdio0_pad_rst_n { \
  30649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30650. _ezchip_macro_read_value_ &= ~(0xFF); \
  30651. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  30652. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30653. }
  30654. #define SET_GPIO_18_doen_sdio1_pad_card_power_en { \
  30655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30656. _ezchip_macro_read_value_ &= ~(0xFF); \
  30657. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  30658. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30659. }
  30660. #define SET_GPIO_18_doen_sdio1_pad_cclk_out { \
  30661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30662. _ezchip_macro_read_value_ &= ~(0xFF); \
  30663. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  30664. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30665. }
  30666. #define SET_GPIO_18_doen_sdio1_pad_ccmd_oe { \
  30667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30668. _ezchip_macro_read_value_ &= ~(0xFF); \
  30669. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  30670. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30671. }
  30672. #define SET_GPIO_18_doen_sdio1_pad_ccmd_out { \
  30673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30674. _ezchip_macro_read_value_ &= ~(0xFF); \
  30675. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  30676. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30677. }
  30678. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit0 { \
  30679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30680. _ezchip_macro_read_value_ &= ~(0xFF); \
  30681. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  30682. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30683. }
  30684. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit1 { \
  30685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30686. _ezchip_macro_read_value_ &= ~(0xFF); \
  30687. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  30688. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30689. }
  30690. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit2 { \
  30691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30692. _ezchip_macro_read_value_ &= ~(0xFF); \
  30693. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  30694. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30695. }
  30696. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit3 { \
  30697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30698. _ezchip_macro_read_value_ &= ~(0xFF); \
  30699. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  30700. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30701. }
  30702. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit4 { \
  30703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30704. _ezchip_macro_read_value_ &= ~(0xFF); \
  30705. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  30706. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30707. }
  30708. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit5 { \
  30709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30710. _ezchip_macro_read_value_ &= ~(0xFF); \
  30711. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  30712. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30713. }
  30714. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit6 { \
  30715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30716. _ezchip_macro_read_value_ &= ~(0xFF); \
  30717. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  30718. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30719. }
  30720. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit7 { \
  30721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30722. _ezchip_macro_read_value_ &= ~(0xFF); \
  30723. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  30724. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30725. }
  30726. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit0 { \
  30727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30728. _ezchip_macro_read_value_ &= ~(0xFF); \
  30729. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  30730. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30731. }
  30732. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit1 { \
  30733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30734. _ezchip_macro_read_value_ &= ~(0xFF); \
  30735. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  30736. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30737. }
  30738. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit2 { \
  30739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30740. _ezchip_macro_read_value_ &= ~(0xFF); \
  30741. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  30742. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30743. }
  30744. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit3 { \
  30745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30746. _ezchip_macro_read_value_ &= ~(0xFF); \
  30747. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  30748. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30749. }
  30750. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit4 { \
  30751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30752. _ezchip_macro_read_value_ &= ~(0xFF); \
  30753. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  30754. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30755. }
  30756. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit5 { \
  30757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30758. _ezchip_macro_read_value_ &= ~(0xFF); \
  30759. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  30760. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30761. }
  30762. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit6 { \
  30763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30764. _ezchip_macro_read_value_ &= ~(0xFF); \
  30765. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  30766. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30767. }
  30768. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit7 { \
  30769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30770. _ezchip_macro_read_value_ &= ~(0xFF); \
  30771. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  30772. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30773. }
  30774. #define SET_GPIO_18_doen_sdio1_pad_rst_n { \
  30775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30776. _ezchip_macro_read_value_ &= ~(0xFF); \
  30777. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  30778. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30779. }
  30780. #define SET_GPIO_18_doen_spdif_tx_sdout { \
  30781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30782. _ezchip_macro_read_value_ &= ~(0xFF); \
  30783. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  30784. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30785. }
  30786. #define SET_GPIO_18_doen_spdif_tx_sdout_oen { \
  30787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30788. _ezchip_macro_read_value_ &= ~(0xFF); \
  30789. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  30790. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30791. }
  30792. #define SET_GPIO_18_doen_spi0_pad_oe_n { \
  30793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30794. _ezchip_macro_read_value_ &= ~(0xFF); \
  30795. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  30796. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30797. }
  30798. #define SET_GPIO_18_doen_spi0_pad_sck_out { \
  30799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30800. _ezchip_macro_read_value_ &= ~(0xFF); \
  30801. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  30802. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30803. }
  30804. #define SET_GPIO_18_doen_spi0_pad_ss_0_n { \
  30805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30806. _ezchip_macro_read_value_ &= ~(0xFF); \
  30807. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  30808. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30809. }
  30810. #define SET_GPIO_18_doen_spi0_pad_ss_1_n { \
  30811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30812. _ezchip_macro_read_value_ &= ~(0xFF); \
  30813. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  30814. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30815. }
  30816. #define SET_GPIO_18_doen_spi0_pad_txd { \
  30817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30818. _ezchip_macro_read_value_ &= ~(0xFF); \
  30819. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  30820. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30821. }
  30822. #define SET_GPIO_18_doen_spi1_pad_oe_n { \
  30823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30824. _ezchip_macro_read_value_ &= ~(0xFF); \
  30825. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  30826. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30827. }
  30828. #define SET_GPIO_18_doen_spi1_pad_sck_out { \
  30829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30830. _ezchip_macro_read_value_ &= ~(0xFF); \
  30831. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  30832. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30833. }
  30834. #define SET_GPIO_18_doen_spi1_pad_ss_0_n { \
  30835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30836. _ezchip_macro_read_value_ &= ~(0xFF); \
  30837. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  30838. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30839. }
  30840. #define SET_GPIO_18_doen_spi1_pad_ss_1_n { \
  30841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30842. _ezchip_macro_read_value_ &= ~(0xFF); \
  30843. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  30844. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30845. }
  30846. #define SET_GPIO_18_doen_spi1_pad_txd { \
  30847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30848. _ezchip_macro_read_value_ &= ~(0xFF); \
  30849. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  30850. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30851. }
  30852. #define SET_GPIO_18_doen_spi2_pad_oe_n { \
  30853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30854. _ezchip_macro_read_value_ &= ~(0xFF); \
  30855. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  30856. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30857. }
  30858. #define SET_GPIO_18_doen_spi2_pad_sck_out { \
  30859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30860. _ezchip_macro_read_value_ &= ~(0xFF); \
  30861. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  30862. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30863. }
  30864. #define SET_GPIO_18_doen_spi2_pad_ss_0_n { \
  30865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30866. _ezchip_macro_read_value_ &= ~(0xFF); \
  30867. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  30868. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30869. }
  30870. #define SET_GPIO_18_doen_spi2_pad_ss_1_n { \
  30871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30872. _ezchip_macro_read_value_ &= ~(0xFF); \
  30873. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  30874. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30875. }
  30876. #define SET_GPIO_18_doen_spi2_pad_txd { \
  30877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30878. _ezchip_macro_read_value_ &= ~(0xFF); \
  30879. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  30880. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30881. }
  30882. #define SET_GPIO_18_doen_spi2ahb_pad_oe_n_bit0 { \
  30883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30884. _ezchip_macro_read_value_ &= ~(0xFF); \
  30885. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  30886. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30887. }
  30888. #define SET_GPIO_18_doen_spi2ahb_pad_oe_n_bit1 { \
  30889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30890. _ezchip_macro_read_value_ &= ~(0xFF); \
  30891. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  30892. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30893. }
  30894. #define SET_GPIO_18_doen_spi2ahb_pad_oe_n_bit2 { \
  30895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30896. _ezchip_macro_read_value_ &= ~(0xFF); \
  30897. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  30898. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30899. }
  30900. #define SET_GPIO_18_doen_spi2ahb_pad_oe_n_bit3 { \
  30901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30902. _ezchip_macro_read_value_ &= ~(0xFF); \
  30903. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  30904. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30905. }
  30906. #define SET_GPIO_18_doen_spi2ahb_pad_txd_bit0 { \
  30907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30908. _ezchip_macro_read_value_ &= ~(0xFF); \
  30909. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  30910. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30911. }
  30912. #define SET_GPIO_18_doen_spi2ahb_pad_txd_bit1 { \
  30913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30914. _ezchip_macro_read_value_ &= ~(0xFF); \
  30915. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  30916. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30917. }
  30918. #define SET_GPIO_18_doen_spi2ahb_pad_txd_bit2 { \
  30919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30920. _ezchip_macro_read_value_ &= ~(0xFF); \
  30921. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  30922. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30923. }
  30924. #define SET_GPIO_18_doen_spi2ahb_pad_txd_bit3 { \
  30925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30926. _ezchip_macro_read_value_ &= ~(0xFF); \
  30927. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  30928. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30929. }
  30930. #define SET_GPIO_18_doen_spi3_pad_oe_n { \
  30931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30932. _ezchip_macro_read_value_ &= ~(0xFF); \
  30933. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  30934. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30935. }
  30936. #define SET_GPIO_18_doen_spi3_pad_sck_out { \
  30937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30938. _ezchip_macro_read_value_ &= ~(0xFF); \
  30939. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  30940. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30941. }
  30942. #define SET_GPIO_18_doen_spi3_pad_ss_0_n { \
  30943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30944. _ezchip_macro_read_value_ &= ~(0xFF); \
  30945. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  30946. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30947. }
  30948. #define SET_GPIO_18_doen_spi3_pad_ss_1_n { \
  30949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30950. _ezchip_macro_read_value_ &= ~(0xFF); \
  30951. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  30952. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30953. }
  30954. #define SET_GPIO_18_doen_spi3_pad_txd { \
  30955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30956. _ezchip_macro_read_value_ &= ~(0xFF); \
  30957. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  30958. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30959. }
  30960. #define SET_GPIO_18_doen_uart0_pad_dtrn { \
  30961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30962. _ezchip_macro_read_value_ &= ~(0xFF); \
  30963. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  30964. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30965. }
  30966. #define SET_GPIO_18_doen_uart0_pad_rtsn { \
  30967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30968. _ezchip_macro_read_value_ &= ~(0xFF); \
  30969. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  30970. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30971. }
  30972. #define SET_GPIO_18_doen_uart0_pad_sout { \
  30973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30974. _ezchip_macro_read_value_ &= ~(0xFF); \
  30975. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  30976. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30977. }
  30978. #define SET_GPIO_18_doen_uart1_pad_sout { \
  30979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30980. _ezchip_macro_read_value_ &= ~(0xFF); \
  30981. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  30982. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30983. }
  30984. #define SET_GPIO_18_doen_uart2_pad_dtr_n { \
  30985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30986. _ezchip_macro_read_value_ &= ~(0xFF); \
  30987. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  30988. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30989. }
  30990. #define SET_GPIO_18_doen_uart2_pad_rts_n { \
  30991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30992. _ezchip_macro_read_value_ &= ~(0xFF); \
  30993. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  30994. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30995. }
  30996. #define SET_GPIO_18_doen_uart2_pad_sout { \
  30997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30998. _ezchip_macro_read_value_ &= ~(0xFF); \
  30999. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  31000. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31001. }
  31002. #define SET_GPIO_18_doen_uart3_pad_sout { \
  31003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  31004. _ezchip_macro_read_value_ &= ~(0xFF); \
  31005. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  31006. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31007. }
  31008. #define SET_GPIO_18_doen_usb_drv_bus { \
  31009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  31010. _ezchip_macro_read_value_ &= ~(0xFF); \
  31011. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  31012. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31013. }
  31014. #define SET_GPIO_19_dout_reverse_(en) { \
  31015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31016. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  31017. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  31018. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31019. }
  31020. #define SET_GPIO_19_dout_LOW { \
  31021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31022. _ezchip_macro_read_value_ &= ~(0xFF); \
  31023. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  31024. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31025. }
  31026. #define SET_GPIO_19_dout_HIGH { \
  31027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31028. _ezchip_macro_read_value_ &= ~(0xFF); \
  31029. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  31030. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31031. }
  31032. #define SET_GPIO_19_dout_clk_gmac_tophyref { \
  31033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31034. _ezchip_macro_read_value_ &= ~(0xFF); \
  31035. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  31036. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31037. }
  31038. #define SET_GPIO_19_dout_cpu_jtag_tdo { \
  31039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31040. _ezchip_macro_read_value_ &= ~(0xFF); \
  31041. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  31042. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31043. }
  31044. #define SET_GPIO_19_dout_cpu_jtag_tdo_oen { \
  31045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31046. _ezchip_macro_read_value_ &= ~(0xFF); \
  31047. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  31048. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31049. }
  31050. #define SET_GPIO_19_dout_dmic_clk_out { \
  31051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31052. _ezchip_macro_read_value_ &= ~(0xFF); \
  31053. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  31054. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31055. }
  31056. #define SET_GPIO_19_dout_dsp_JTDOEn_pad { \
  31057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31058. _ezchip_macro_read_value_ &= ~(0xFF); \
  31059. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  31060. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31061. }
  31062. #define SET_GPIO_19_dout_dsp_JTDO_pad { \
  31063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31064. _ezchip_macro_read_value_ &= ~(0xFF); \
  31065. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  31066. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31067. }
  31068. #define SET_GPIO_19_dout_i2c0_pad_sck_oe { \
  31069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31070. _ezchip_macro_read_value_ &= ~(0xFF); \
  31071. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  31072. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31073. }
  31074. #define SET_GPIO_19_dout_i2c0_pad_sda_oe { \
  31075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31076. _ezchip_macro_read_value_ &= ~(0xFF); \
  31077. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  31078. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31079. }
  31080. #define SET_GPIO_19_dout_i2c1_pad_sck_oe { \
  31081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31082. _ezchip_macro_read_value_ &= ~(0xFF); \
  31083. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  31084. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31085. }
  31086. #define SET_GPIO_19_dout_i2c1_pad_sda_oe { \
  31087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31088. _ezchip_macro_read_value_ &= ~(0xFF); \
  31089. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  31090. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31091. }
  31092. #define SET_GPIO_19_dout_i2c2_pad_sck_oe { \
  31093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31094. _ezchip_macro_read_value_ &= ~(0xFF); \
  31095. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  31096. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31097. }
  31098. #define SET_GPIO_19_dout_i2c2_pad_sda_oe { \
  31099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31100. _ezchip_macro_read_value_ &= ~(0xFF); \
  31101. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  31102. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31103. }
  31104. #define SET_GPIO_19_dout_i2c3_pad_sck_oe { \
  31105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31106. _ezchip_macro_read_value_ &= ~(0xFF); \
  31107. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  31108. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31109. }
  31110. #define SET_GPIO_19_dout_i2c3_pad_sda_oe { \
  31111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31112. _ezchip_macro_read_value_ &= ~(0xFF); \
  31113. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  31114. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31115. }
  31116. #define SET_GPIO_19_dout_i2srx_bclk_out { \
  31117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31118. _ezchip_macro_read_value_ &= ~(0xFF); \
  31119. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  31120. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31121. }
  31122. #define SET_GPIO_19_dout_i2srx_bclk_out_oen { \
  31123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31124. _ezchip_macro_read_value_ &= ~(0xFF); \
  31125. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  31126. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31127. }
  31128. #define SET_GPIO_19_dout_i2srx_lrck_out { \
  31129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31130. _ezchip_macro_read_value_ &= ~(0xFF); \
  31131. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  31132. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31133. }
  31134. #define SET_GPIO_19_dout_i2srx_lrck_out_oen { \
  31135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31136. _ezchip_macro_read_value_ &= ~(0xFF); \
  31137. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  31138. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31139. }
  31140. #define SET_GPIO_19_dout_i2srx_mclk_out { \
  31141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31142. _ezchip_macro_read_value_ &= ~(0xFF); \
  31143. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  31144. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31145. }
  31146. #define SET_GPIO_19_dout_i2stx_bclk_out { \
  31147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31148. _ezchip_macro_read_value_ &= ~(0xFF); \
  31149. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  31150. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31151. }
  31152. #define SET_GPIO_19_dout_i2stx_bclk_out_oen { \
  31153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31154. _ezchip_macro_read_value_ &= ~(0xFF); \
  31155. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  31156. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31157. }
  31158. #define SET_GPIO_19_dout_i2stx_lrck_out { \
  31159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31160. _ezchip_macro_read_value_ &= ~(0xFF); \
  31161. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  31162. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31163. }
  31164. #define SET_GPIO_19_dout_i2stx_lrckout_oen { \
  31165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31166. _ezchip_macro_read_value_ &= ~(0xFF); \
  31167. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  31168. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31169. }
  31170. #define SET_GPIO_19_dout_i2stx_mclk_out { \
  31171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31172. _ezchip_macro_read_value_ &= ~(0xFF); \
  31173. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  31174. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31175. }
  31176. #define SET_GPIO_19_dout_i2stx_sdout0 { \
  31177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31178. _ezchip_macro_read_value_ &= ~(0xFF); \
  31179. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  31180. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31181. }
  31182. #define SET_GPIO_19_dout_i2stx_sdout1 { \
  31183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31184. _ezchip_macro_read_value_ &= ~(0xFF); \
  31185. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  31186. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31187. }
  31188. #define SET_GPIO_19_dout_lcd_pad_csm_n { \
  31189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31190. _ezchip_macro_read_value_ &= ~(0xFF); \
  31191. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  31192. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31193. }
  31194. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit0 { \
  31195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31196. _ezchip_macro_read_value_ &= ~(0xFF); \
  31197. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  31198. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31199. }
  31200. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit1 { \
  31201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31202. _ezchip_macro_read_value_ &= ~(0xFF); \
  31203. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  31204. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31205. }
  31206. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit2 { \
  31207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31208. _ezchip_macro_read_value_ &= ~(0xFF); \
  31209. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  31210. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31211. }
  31212. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit3 { \
  31213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31214. _ezchip_macro_read_value_ &= ~(0xFF); \
  31215. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  31216. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31217. }
  31218. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit4 { \
  31219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31220. _ezchip_macro_read_value_ &= ~(0xFF); \
  31221. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  31222. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31223. }
  31224. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit5 { \
  31225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31226. _ezchip_macro_read_value_ &= ~(0xFF); \
  31227. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  31228. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31229. }
  31230. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit6 { \
  31231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31232. _ezchip_macro_read_value_ &= ~(0xFF); \
  31233. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  31234. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31235. }
  31236. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit7 { \
  31237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31238. _ezchip_macro_read_value_ &= ~(0xFF); \
  31239. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  31240. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31241. }
  31242. #define SET_GPIO_19_dout_pwm_pad_out_bit0 { \
  31243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31244. _ezchip_macro_read_value_ &= ~(0xFF); \
  31245. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  31246. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31247. }
  31248. #define SET_GPIO_19_dout_pwm_pad_out_bit1 { \
  31249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31250. _ezchip_macro_read_value_ &= ~(0xFF); \
  31251. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  31252. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31253. }
  31254. #define SET_GPIO_19_dout_pwm_pad_out_bit2 { \
  31255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31256. _ezchip_macro_read_value_ &= ~(0xFF); \
  31257. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  31258. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31259. }
  31260. #define SET_GPIO_19_dout_pwm_pad_out_bit3 { \
  31261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31262. _ezchip_macro_read_value_ &= ~(0xFF); \
  31263. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  31264. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31265. }
  31266. #define SET_GPIO_19_dout_pwm_pad_out_bit4 { \
  31267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31268. _ezchip_macro_read_value_ &= ~(0xFF); \
  31269. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  31270. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31271. }
  31272. #define SET_GPIO_19_dout_pwm_pad_out_bit5 { \
  31273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31274. _ezchip_macro_read_value_ &= ~(0xFF); \
  31275. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  31276. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31277. }
  31278. #define SET_GPIO_19_dout_pwm_pad_out_bit6 { \
  31279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31280. _ezchip_macro_read_value_ &= ~(0xFF); \
  31281. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  31282. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31283. }
  31284. #define SET_GPIO_19_dout_pwm_pad_out_bit7 { \
  31285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31286. _ezchip_macro_read_value_ &= ~(0xFF); \
  31287. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  31288. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31289. }
  31290. #define SET_GPIO_19_dout_pwmdac_left_out { \
  31291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31292. _ezchip_macro_read_value_ &= ~(0xFF); \
  31293. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  31294. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31295. }
  31296. #define SET_GPIO_19_dout_pwmdac_right_out { \
  31297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31298. _ezchip_macro_read_value_ &= ~(0xFF); \
  31299. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  31300. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31301. }
  31302. #define SET_GPIO_19_dout_qspi_csn1_out { \
  31303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31304. _ezchip_macro_read_value_ &= ~(0xFF); \
  31305. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  31306. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31307. }
  31308. #define SET_GPIO_19_dout_qspi_csn2_out { \
  31309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31310. _ezchip_macro_read_value_ &= ~(0xFF); \
  31311. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  31312. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31313. }
  31314. #define SET_GPIO_19_dout_qspi_csn3_out { \
  31315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31316. _ezchip_macro_read_value_ &= ~(0xFF); \
  31317. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  31318. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31319. }
  31320. #define SET_GPIO_19_dout_register23_SCFG_cmsensor_rst0 { \
  31321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31322. _ezchip_macro_read_value_ &= ~(0xFF); \
  31323. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  31324. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31325. }
  31326. #define SET_GPIO_19_dout_register23_SCFG_cmsensor_rst1 { \
  31327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31328. _ezchip_macro_read_value_ &= ~(0xFF); \
  31329. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  31330. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31331. }
  31332. #define SET_GPIO_19_dout_register32_SCFG_gmac_phy_rstn { \
  31333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31334. _ezchip_macro_read_value_ &= ~(0xFF); \
  31335. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  31336. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31337. }
  31338. #define SET_GPIO_19_dout_sdio0_pad_card_power_en { \
  31339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31340. _ezchip_macro_read_value_ &= ~(0xFF); \
  31341. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  31342. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31343. }
  31344. #define SET_GPIO_19_dout_sdio0_pad_cclk_out { \
  31345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31346. _ezchip_macro_read_value_ &= ~(0xFF); \
  31347. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  31348. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31349. }
  31350. #define SET_GPIO_19_dout_sdio0_pad_ccmd_oe { \
  31351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31352. _ezchip_macro_read_value_ &= ~(0xFF); \
  31353. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  31354. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31355. }
  31356. #define SET_GPIO_19_dout_sdio0_pad_ccmd_out { \
  31357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31358. _ezchip_macro_read_value_ &= ~(0xFF); \
  31359. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  31360. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31361. }
  31362. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit0 { \
  31363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31364. _ezchip_macro_read_value_ &= ~(0xFF); \
  31365. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  31366. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31367. }
  31368. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit1 { \
  31369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31370. _ezchip_macro_read_value_ &= ~(0xFF); \
  31371. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  31372. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31373. }
  31374. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit2 { \
  31375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31376. _ezchip_macro_read_value_ &= ~(0xFF); \
  31377. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  31378. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31379. }
  31380. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit3 { \
  31381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31382. _ezchip_macro_read_value_ &= ~(0xFF); \
  31383. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  31384. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31385. }
  31386. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit4 { \
  31387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31388. _ezchip_macro_read_value_ &= ~(0xFF); \
  31389. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  31390. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31391. }
  31392. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit5 { \
  31393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31394. _ezchip_macro_read_value_ &= ~(0xFF); \
  31395. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  31396. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31397. }
  31398. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit6 { \
  31399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31400. _ezchip_macro_read_value_ &= ~(0xFF); \
  31401. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  31402. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31403. }
  31404. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit7 { \
  31405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31406. _ezchip_macro_read_value_ &= ~(0xFF); \
  31407. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  31408. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31409. }
  31410. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit0 { \
  31411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31412. _ezchip_macro_read_value_ &= ~(0xFF); \
  31413. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  31414. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31415. }
  31416. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit1 { \
  31417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31418. _ezchip_macro_read_value_ &= ~(0xFF); \
  31419. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  31420. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31421. }
  31422. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit2 { \
  31423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31424. _ezchip_macro_read_value_ &= ~(0xFF); \
  31425. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  31426. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31427. }
  31428. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit3 { \
  31429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31430. _ezchip_macro_read_value_ &= ~(0xFF); \
  31431. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  31432. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31433. }
  31434. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit4 { \
  31435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31436. _ezchip_macro_read_value_ &= ~(0xFF); \
  31437. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  31438. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31439. }
  31440. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit5 { \
  31441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31442. _ezchip_macro_read_value_ &= ~(0xFF); \
  31443. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  31444. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31445. }
  31446. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit6 { \
  31447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31448. _ezchip_macro_read_value_ &= ~(0xFF); \
  31449. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  31450. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31451. }
  31452. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit7 { \
  31453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31454. _ezchip_macro_read_value_ &= ~(0xFF); \
  31455. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  31456. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31457. }
  31458. #define SET_GPIO_19_dout_sdio0_pad_rst_n { \
  31459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31460. _ezchip_macro_read_value_ &= ~(0xFF); \
  31461. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  31462. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31463. }
  31464. #define SET_GPIO_19_dout_sdio1_pad_card_power_en { \
  31465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31466. _ezchip_macro_read_value_ &= ~(0xFF); \
  31467. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  31468. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31469. }
  31470. #define SET_GPIO_19_dout_sdio1_pad_cclk_out { \
  31471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31472. _ezchip_macro_read_value_ &= ~(0xFF); \
  31473. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  31474. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31475. }
  31476. #define SET_GPIO_19_dout_sdio1_pad_ccmd_oe { \
  31477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31478. _ezchip_macro_read_value_ &= ~(0xFF); \
  31479. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  31480. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31481. }
  31482. #define SET_GPIO_19_dout_sdio1_pad_ccmd_out { \
  31483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31484. _ezchip_macro_read_value_ &= ~(0xFF); \
  31485. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  31486. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31487. }
  31488. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit0 { \
  31489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31490. _ezchip_macro_read_value_ &= ~(0xFF); \
  31491. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  31492. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31493. }
  31494. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit1 { \
  31495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31496. _ezchip_macro_read_value_ &= ~(0xFF); \
  31497. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  31498. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31499. }
  31500. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit2 { \
  31501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31502. _ezchip_macro_read_value_ &= ~(0xFF); \
  31503. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  31504. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31505. }
  31506. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit3 { \
  31507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31508. _ezchip_macro_read_value_ &= ~(0xFF); \
  31509. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  31510. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31511. }
  31512. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit4 { \
  31513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31514. _ezchip_macro_read_value_ &= ~(0xFF); \
  31515. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  31516. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31517. }
  31518. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit5 { \
  31519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31520. _ezchip_macro_read_value_ &= ~(0xFF); \
  31521. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  31522. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31523. }
  31524. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit6 { \
  31525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31526. _ezchip_macro_read_value_ &= ~(0xFF); \
  31527. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  31528. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31529. }
  31530. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit7 { \
  31531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31532. _ezchip_macro_read_value_ &= ~(0xFF); \
  31533. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  31534. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31535. }
  31536. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit0 { \
  31537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31538. _ezchip_macro_read_value_ &= ~(0xFF); \
  31539. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  31540. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31541. }
  31542. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit1 { \
  31543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31544. _ezchip_macro_read_value_ &= ~(0xFF); \
  31545. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  31546. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31547. }
  31548. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit2 { \
  31549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31550. _ezchip_macro_read_value_ &= ~(0xFF); \
  31551. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  31552. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31553. }
  31554. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit3 { \
  31555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31556. _ezchip_macro_read_value_ &= ~(0xFF); \
  31557. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  31558. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31559. }
  31560. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit4 { \
  31561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31562. _ezchip_macro_read_value_ &= ~(0xFF); \
  31563. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  31564. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31565. }
  31566. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit5 { \
  31567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31568. _ezchip_macro_read_value_ &= ~(0xFF); \
  31569. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  31570. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31571. }
  31572. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit6 { \
  31573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31574. _ezchip_macro_read_value_ &= ~(0xFF); \
  31575. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  31576. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31577. }
  31578. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit7 { \
  31579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31580. _ezchip_macro_read_value_ &= ~(0xFF); \
  31581. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  31582. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31583. }
  31584. #define SET_GPIO_19_dout_sdio1_pad_rst_n { \
  31585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31586. _ezchip_macro_read_value_ &= ~(0xFF); \
  31587. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  31588. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31589. }
  31590. #define SET_GPIO_19_dout_spdif_tx_sdout { \
  31591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31592. _ezchip_macro_read_value_ &= ~(0xFF); \
  31593. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  31594. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31595. }
  31596. #define SET_GPIO_19_dout_spdif_tx_sdout_oen { \
  31597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31598. _ezchip_macro_read_value_ &= ~(0xFF); \
  31599. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  31600. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31601. }
  31602. #define SET_GPIO_19_dout_spi0_pad_oe_n { \
  31603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31604. _ezchip_macro_read_value_ &= ~(0xFF); \
  31605. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  31606. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31607. }
  31608. #define SET_GPIO_19_dout_spi0_pad_sck_out { \
  31609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31610. _ezchip_macro_read_value_ &= ~(0xFF); \
  31611. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  31612. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31613. }
  31614. #define SET_GPIO_19_dout_spi0_pad_ss_0_n { \
  31615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31616. _ezchip_macro_read_value_ &= ~(0xFF); \
  31617. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  31618. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31619. }
  31620. #define SET_GPIO_19_dout_spi0_pad_ss_1_n { \
  31621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31622. _ezchip_macro_read_value_ &= ~(0xFF); \
  31623. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  31624. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31625. }
  31626. #define SET_GPIO_19_dout_spi0_pad_txd { \
  31627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31628. _ezchip_macro_read_value_ &= ~(0xFF); \
  31629. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  31630. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31631. }
  31632. #define SET_GPIO_19_dout_spi1_pad_oe_n { \
  31633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31634. _ezchip_macro_read_value_ &= ~(0xFF); \
  31635. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  31636. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31637. }
  31638. #define SET_GPIO_19_dout_spi1_pad_sck_out { \
  31639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31640. _ezchip_macro_read_value_ &= ~(0xFF); \
  31641. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  31642. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31643. }
  31644. #define SET_GPIO_19_dout_spi1_pad_ss_0_n { \
  31645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31646. _ezchip_macro_read_value_ &= ~(0xFF); \
  31647. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  31648. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31649. }
  31650. #define SET_GPIO_19_dout_spi1_pad_ss_1_n { \
  31651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31652. _ezchip_macro_read_value_ &= ~(0xFF); \
  31653. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  31654. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31655. }
  31656. #define SET_GPIO_19_dout_spi1_pad_txd { \
  31657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31658. _ezchip_macro_read_value_ &= ~(0xFF); \
  31659. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  31660. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31661. }
  31662. #define SET_GPIO_19_dout_spi2_pad_oe_n { \
  31663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31664. _ezchip_macro_read_value_ &= ~(0xFF); \
  31665. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  31666. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31667. }
  31668. #define SET_GPIO_19_dout_spi2_pad_sck_out { \
  31669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31670. _ezchip_macro_read_value_ &= ~(0xFF); \
  31671. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  31672. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31673. }
  31674. #define SET_GPIO_19_dout_spi2_pad_ss_0_n { \
  31675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31676. _ezchip_macro_read_value_ &= ~(0xFF); \
  31677. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  31678. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31679. }
  31680. #define SET_GPIO_19_dout_spi2_pad_ss_1_n { \
  31681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31682. _ezchip_macro_read_value_ &= ~(0xFF); \
  31683. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  31684. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31685. }
  31686. #define SET_GPIO_19_dout_spi2_pad_txd { \
  31687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31688. _ezchip_macro_read_value_ &= ~(0xFF); \
  31689. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  31690. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31691. }
  31692. #define SET_GPIO_19_dout_spi2ahb_pad_oe_n_bit0 { \
  31693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31694. _ezchip_macro_read_value_ &= ~(0xFF); \
  31695. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  31696. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31697. }
  31698. #define SET_GPIO_19_dout_spi2ahb_pad_oe_n_bit1 { \
  31699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31700. _ezchip_macro_read_value_ &= ~(0xFF); \
  31701. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  31702. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31703. }
  31704. #define SET_GPIO_19_dout_spi2ahb_pad_oe_n_bit2 { \
  31705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31706. _ezchip_macro_read_value_ &= ~(0xFF); \
  31707. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  31708. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31709. }
  31710. #define SET_GPIO_19_dout_spi2ahb_pad_oe_n_bit3 { \
  31711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31712. _ezchip_macro_read_value_ &= ~(0xFF); \
  31713. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  31714. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31715. }
  31716. #define SET_GPIO_19_dout_spi2ahb_pad_txd_bit0 { \
  31717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31718. _ezchip_macro_read_value_ &= ~(0xFF); \
  31719. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  31720. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31721. }
  31722. #define SET_GPIO_19_dout_spi2ahb_pad_txd_bit1 { \
  31723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31724. _ezchip_macro_read_value_ &= ~(0xFF); \
  31725. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  31726. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31727. }
  31728. #define SET_GPIO_19_dout_spi2ahb_pad_txd_bit2 { \
  31729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31730. _ezchip_macro_read_value_ &= ~(0xFF); \
  31731. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  31732. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31733. }
  31734. #define SET_GPIO_19_dout_spi2ahb_pad_txd_bit3 { \
  31735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31736. _ezchip_macro_read_value_ &= ~(0xFF); \
  31737. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  31738. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31739. }
  31740. #define SET_GPIO_19_dout_spi3_pad_oe_n { \
  31741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31742. _ezchip_macro_read_value_ &= ~(0xFF); \
  31743. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  31744. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31745. }
  31746. #define SET_GPIO_19_dout_spi3_pad_sck_out { \
  31747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31748. _ezchip_macro_read_value_ &= ~(0xFF); \
  31749. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  31750. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31751. }
  31752. #define SET_GPIO_19_dout_spi3_pad_ss_0_n { \
  31753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31754. _ezchip_macro_read_value_ &= ~(0xFF); \
  31755. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  31756. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31757. }
  31758. #define SET_GPIO_19_dout_spi3_pad_ss_1_n { \
  31759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31760. _ezchip_macro_read_value_ &= ~(0xFF); \
  31761. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  31762. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31763. }
  31764. #define SET_GPIO_19_dout_spi3_pad_txd { \
  31765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31766. _ezchip_macro_read_value_ &= ~(0xFF); \
  31767. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  31768. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31769. }
  31770. #define SET_GPIO_19_dout_uart0_pad_dtrn { \
  31771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31772. _ezchip_macro_read_value_ &= ~(0xFF); \
  31773. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  31774. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31775. }
  31776. #define SET_GPIO_19_dout_uart0_pad_rtsn { \
  31777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31778. _ezchip_macro_read_value_ &= ~(0xFF); \
  31779. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  31780. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31781. }
  31782. #define SET_GPIO_19_dout_uart0_pad_sout { \
  31783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31784. _ezchip_macro_read_value_ &= ~(0xFF); \
  31785. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  31786. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31787. }
  31788. #define SET_GPIO_19_dout_uart1_pad_sout { \
  31789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31790. _ezchip_macro_read_value_ &= ~(0xFF); \
  31791. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  31792. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31793. }
  31794. #define SET_GPIO_19_dout_uart2_pad_dtr_n { \
  31795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31796. _ezchip_macro_read_value_ &= ~(0xFF); \
  31797. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  31798. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31799. }
  31800. #define SET_GPIO_19_dout_uart2_pad_rts_n { \
  31801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31802. _ezchip_macro_read_value_ &= ~(0xFF); \
  31803. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  31804. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31805. }
  31806. #define SET_GPIO_19_dout_uart2_pad_sout { \
  31807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31808. _ezchip_macro_read_value_ &= ~(0xFF); \
  31809. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  31810. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31811. }
  31812. #define SET_GPIO_19_dout_uart3_pad_sout { \
  31813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31814. _ezchip_macro_read_value_ &= ~(0xFF); \
  31815. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  31816. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31817. }
  31818. #define SET_GPIO_19_dout_usb_drv_bus { \
  31819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31820. _ezchip_macro_read_value_ &= ~(0xFF); \
  31821. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  31822. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31823. }
  31824. #define SET_GPIO_19_doen_reverse_(en) { \
  31825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31826. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  31827. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  31828. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31829. }
  31830. #define SET_GPIO_19_doen_LOW { \
  31831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31832. _ezchip_macro_read_value_ &= ~(0xFF); \
  31833. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  31834. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31835. }
  31836. #define SET_GPIO_19_doen_HIGH { \
  31837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31838. _ezchip_macro_read_value_ &= ~(0xFF); \
  31839. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  31840. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31841. }
  31842. #define SET_GPIO_19_doen_clk_gmac_tophyref { \
  31843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31844. _ezchip_macro_read_value_ &= ~(0xFF); \
  31845. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  31846. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31847. }
  31848. #define SET_GPIO_19_doen_cpu_jtag_tdo { \
  31849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31850. _ezchip_macro_read_value_ &= ~(0xFF); \
  31851. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  31852. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31853. }
  31854. #define SET_GPIO_19_doen_cpu_jtag_tdo_oen { \
  31855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31856. _ezchip_macro_read_value_ &= ~(0xFF); \
  31857. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  31858. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31859. }
  31860. #define SET_GPIO_19_doen_dmic_clk_out { \
  31861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31862. _ezchip_macro_read_value_ &= ~(0xFF); \
  31863. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  31864. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31865. }
  31866. #define SET_GPIO_19_doen_dsp_JTDOEn_pad { \
  31867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31868. _ezchip_macro_read_value_ &= ~(0xFF); \
  31869. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  31870. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31871. }
  31872. #define SET_GPIO_19_doen_dsp_JTDO_pad { \
  31873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31874. _ezchip_macro_read_value_ &= ~(0xFF); \
  31875. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  31876. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31877. }
  31878. #define SET_GPIO_19_doen_i2c0_pad_sck_oe { \
  31879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31880. _ezchip_macro_read_value_ &= ~(0xFF); \
  31881. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  31882. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31883. }
  31884. #define SET_GPIO_19_doen_i2c0_pad_sda_oe { \
  31885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31886. _ezchip_macro_read_value_ &= ~(0xFF); \
  31887. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  31888. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31889. }
  31890. #define SET_GPIO_19_doen_i2c1_pad_sck_oe { \
  31891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31892. _ezchip_macro_read_value_ &= ~(0xFF); \
  31893. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  31894. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31895. }
  31896. #define SET_GPIO_19_doen_i2c1_pad_sda_oe { \
  31897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31898. _ezchip_macro_read_value_ &= ~(0xFF); \
  31899. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  31900. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31901. }
  31902. #define SET_GPIO_19_doen_i2c2_pad_sck_oe { \
  31903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31904. _ezchip_macro_read_value_ &= ~(0xFF); \
  31905. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  31906. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31907. }
  31908. #define SET_GPIO_19_doen_i2c2_pad_sda_oe { \
  31909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31910. _ezchip_macro_read_value_ &= ~(0xFF); \
  31911. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  31912. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31913. }
  31914. #define SET_GPIO_19_doen_i2c3_pad_sck_oe { \
  31915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31916. _ezchip_macro_read_value_ &= ~(0xFF); \
  31917. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  31918. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31919. }
  31920. #define SET_GPIO_19_doen_i2c3_pad_sda_oe { \
  31921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31922. _ezchip_macro_read_value_ &= ~(0xFF); \
  31923. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  31924. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31925. }
  31926. #define SET_GPIO_19_doen_i2srx_bclk_out { \
  31927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31928. _ezchip_macro_read_value_ &= ~(0xFF); \
  31929. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  31930. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31931. }
  31932. #define SET_GPIO_19_doen_i2srx_bclk_out_oen { \
  31933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31934. _ezchip_macro_read_value_ &= ~(0xFF); \
  31935. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  31936. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31937. }
  31938. #define SET_GPIO_19_doen_i2srx_lrck_out { \
  31939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31940. _ezchip_macro_read_value_ &= ~(0xFF); \
  31941. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  31942. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31943. }
  31944. #define SET_GPIO_19_doen_i2srx_lrck_out_oen { \
  31945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31946. _ezchip_macro_read_value_ &= ~(0xFF); \
  31947. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  31948. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31949. }
  31950. #define SET_GPIO_19_doen_i2srx_mclk_out { \
  31951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31952. _ezchip_macro_read_value_ &= ~(0xFF); \
  31953. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  31954. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31955. }
  31956. #define SET_GPIO_19_doen_i2stx_bclk_out { \
  31957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31958. _ezchip_macro_read_value_ &= ~(0xFF); \
  31959. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  31960. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31961. }
  31962. #define SET_GPIO_19_doen_i2stx_bclk_out_oen { \
  31963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31964. _ezchip_macro_read_value_ &= ~(0xFF); \
  31965. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  31966. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31967. }
  31968. #define SET_GPIO_19_doen_i2stx_lrck_out { \
  31969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31970. _ezchip_macro_read_value_ &= ~(0xFF); \
  31971. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  31972. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31973. }
  31974. #define SET_GPIO_19_doen_i2stx_lrckout_oen { \
  31975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31976. _ezchip_macro_read_value_ &= ~(0xFF); \
  31977. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  31978. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31979. }
  31980. #define SET_GPIO_19_doen_i2stx_mclk_out { \
  31981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31982. _ezchip_macro_read_value_ &= ~(0xFF); \
  31983. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  31984. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31985. }
  31986. #define SET_GPIO_19_doen_i2stx_sdout0 { \
  31987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31988. _ezchip_macro_read_value_ &= ~(0xFF); \
  31989. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  31990. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31991. }
  31992. #define SET_GPIO_19_doen_i2stx_sdout1 { \
  31993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31994. _ezchip_macro_read_value_ &= ~(0xFF); \
  31995. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  31996. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31997. }
  31998. #define SET_GPIO_19_doen_lcd_pad_csm_n { \
  31999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32000. _ezchip_macro_read_value_ &= ~(0xFF); \
  32001. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  32002. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32003. }
  32004. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit0 { \
  32005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32006. _ezchip_macro_read_value_ &= ~(0xFF); \
  32007. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  32008. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32009. }
  32010. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit1 { \
  32011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32012. _ezchip_macro_read_value_ &= ~(0xFF); \
  32013. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  32014. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32015. }
  32016. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit2 { \
  32017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32018. _ezchip_macro_read_value_ &= ~(0xFF); \
  32019. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  32020. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32021. }
  32022. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit3 { \
  32023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32024. _ezchip_macro_read_value_ &= ~(0xFF); \
  32025. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  32026. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32027. }
  32028. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit4 { \
  32029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32030. _ezchip_macro_read_value_ &= ~(0xFF); \
  32031. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  32032. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32033. }
  32034. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit5 { \
  32035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32036. _ezchip_macro_read_value_ &= ~(0xFF); \
  32037. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  32038. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32039. }
  32040. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit6 { \
  32041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32042. _ezchip_macro_read_value_ &= ~(0xFF); \
  32043. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  32044. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32045. }
  32046. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit7 { \
  32047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32048. _ezchip_macro_read_value_ &= ~(0xFF); \
  32049. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  32050. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32051. }
  32052. #define SET_GPIO_19_doen_pwm_pad_out_bit0 { \
  32053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32054. _ezchip_macro_read_value_ &= ~(0xFF); \
  32055. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  32056. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32057. }
  32058. #define SET_GPIO_19_doen_pwm_pad_out_bit1 { \
  32059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32060. _ezchip_macro_read_value_ &= ~(0xFF); \
  32061. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  32062. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32063. }
  32064. #define SET_GPIO_19_doen_pwm_pad_out_bit2 { \
  32065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32066. _ezchip_macro_read_value_ &= ~(0xFF); \
  32067. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  32068. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32069. }
  32070. #define SET_GPIO_19_doen_pwm_pad_out_bit3 { \
  32071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32072. _ezchip_macro_read_value_ &= ~(0xFF); \
  32073. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  32074. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32075. }
  32076. #define SET_GPIO_19_doen_pwm_pad_out_bit4 { \
  32077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32078. _ezchip_macro_read_value_ &= ~(0xFF); \
  32079. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  32080. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32081. }
  32082. #define SET_GPIO_19_doen_pwm_pad_out_bit5 { \
  32083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32084. _ezchip_macro_read_value_ &= ~(0xFF); \
  32085. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  32086. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32087. }
  32088. #define SET_GPIO_19_doen_pwm_pad_out_bit6 { \
  32089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32090. _ezchip_macro_read_value_ &= ~(0xFF); \
  32091. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  32092. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32093. }
  32094. #define SET_GPIO_19_doen_pwm_pad_out_bit7 { \
  32095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32096. _ezchip_macro_read_value_ &= ~(0xFF); \
  32097. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  32098. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32099. }
  32100. #define SET_GPIO_19_doen_pwmdac_left_out { \
  32101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32102. _ezchip_macro_read_value_ &= ~(0xFF); \
  32103. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  32104. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32105. }
  32106. #define SET_GPIO_19_doen_pwmdac_right_out { \
  32107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32108. _ezchip_macro_read_value_ &= ~(0xFF); \
  32109. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  32110. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32111. }
  32112. #define SET_GPIO_19_doen_qspi_csn1_out { \
  32113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32114. _ezchip_macro_read_value_ &= ~(0xFF); \
  32115. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  32116. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32117. }
  32118. #define SET_GPIO_19_doen_qspi_csn2_out { \
  32119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32120. _ezchip_macro_read_value_ &= ~(0xFF); \
  32121. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  32122. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32123. }
  32124. #define SET_GPIO_19_doen_qspi_csn3_out { \
  32125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32126. _ezchip_macro_read_value_ &= ~(0xFF); \
  32127. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  32128. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32129. }
  32130. #define SET_GPIO_19_doen_register23_SCFG_cmsensor_rst0 { \
  32131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32132. _ezchip_macro_read_value_ &= ~(0xFF); \
  32133. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  32134. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32135. }
  32136. #define SET_GPIO_19_doen_register23_SCFG_cmsensor_rst1 { \
  32137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32138. _ezchip_macro_read_value_ &= ~(0xFF); \
  32139. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  32140. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32141. }
  32142. #define SET_GPIO_19_doen_register32_SCFG_gmac_phy_rstn { \
  32143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32144. _ezchip_macro_read_value_ &= ~(0xFF); \
  32145. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  32146. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32147. }
  32148. #define SET_GPIO_19_doen_sdio0_pad_card_power_en { \
  32149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32150. _ezchip_macro_read_value_ &= ~(0xFF); \
  32151. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  32152. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32153. }
  32154. #define SET_GPIO_19_doen_sdio0_pad_cclk_out { \
  32155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32156. _ezchip_macro_read_value_ &= ~(0xFF); \
  32157. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  32158. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32159. }
  32160. #define SET_GPIO_19_doen_sdio0_pad_ccmd_oe { \
  32161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32162. _ezchip_macro_read_value_ &= ~(0xFF); \
  32163. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  32164. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32165. }
  32166. #define SET_GPIO_19_doen_sdio0_pad_ccmd_out { \
  32167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32168. _ezchip_macro_read_value_ &= ~(0xFF); \
  32169. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  32170. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32171. }
  32172. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit0 { \
  32173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32174. _ezchip_macro_read_value_ &= ~(0xFF); \
  32175. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  32176. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32177. }
  32178. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit1 { \
  32179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32180. _ezchip_macro_read_value_ &= ~(0xFF); \
  32181. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  32182. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32183. }
  32184. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit2 { \
  32185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32186. _ezchip_macro_read_value_ &= ~(0xFF); \
  32187. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  32188. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32189. }
  32190. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit3 { \
  32191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32192. _ezchip_macro_read_value_ &= ~(0xFF); \
  32193. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  32194. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32195. }
  32196. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit4 { \
  32197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32198. _ezchip_macro_read_value_ &= ~(0xFF); \
  32199. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  32200. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32201. }
  32202. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit5 { \
  32203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32204. _ezchip_macro_read_value_ &= ~(0xFF); \
  32205. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  32206. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32207. }
  32208. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit6 { \
  32209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32210. _ezchip_macro_read_value_ &= ~(0xFF); \
  32211. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  32212. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32213. }
  32214. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit7 { \
  32215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32216. _ezchip_macro_read_value_ &= ~(0xFF); \
  32217. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  32218. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32219. }
  32220. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit0 { \
  32221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32222. _ezchip_macro_read_value_ &= ~(0xFF); \
  32223. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  32224. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32225. }
  32226. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit1 { \
  32227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32228. _ezchip_macro_read_value_ &= ~(0xFF); \
  32229. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  32230. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32231. }
  32232. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit2 { \
  32233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32234. _ezchip_macro_read_value_ &= ~(0xFF); \
  32235. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  32236. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32237. }
  32238. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit3 { \
  32239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32240. _ezchip_macro_read_value_ &= ~(0xFF); \
  32241. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  32242. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32243. }
  32244. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit4 { \
  32245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32246. _ezchip_macro_read_value_ &= ~(0xFF); \
  32247. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  32248. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32249. }
  32250. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit5 { \
  32251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32252. _ezchip_macro_read_value_ &= ~(0xFF); \
  32253. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  32254. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32255. }
  32256. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit6 { \
  32257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32258. _ezchip_macro_read_value_ &= ~(0xFF); \
  32259. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  32260. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32261. }
  32262. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit7 { \
  32263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32264. _ezchip_macro_read_value_ &= ~(0xFF); \
  32265. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  32266. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32267. }
  32268. #define SET_GPIO_19_doen_sdio0_pad_rst_n { \
  32269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32270. _ezchip_macro_read_value_ &= ~(0xFF); \
  32271. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  32272. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32273. }
  32274. #define SET_GPIO_19_doen_sdio1_pad_card_power_en { \
  32275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32276. _ezchip_macro_read_value_ &= ~(0xFF); \
  32277. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  32278. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32279. }
  32280. #define SET_GPIO_19_doen_sdio1_pad_cclk_out { \
  32281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32282. _ezchip_macro_read_value_ &= ~(0xFF); \
  32283. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  32284. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32285. }
  32286. #define SET_GPIO_19_doen_sdio1_pad_ccmd_oe { \
  32287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32288. _ezchip_macro_read_value_ &= ~(0xFF); \
  32289. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  32290. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32291. }
  32292. #define SET_GPIO_19_doen_sdio1_pad_ccmd_out { \
  32293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32294. _ezchip_macro_read_value_ &= ~(0xFF); \
  32295. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  32296. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32297. }
  32298. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit0 { \
  32299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32300. _ezchip_macro_read_value_ &= ~(0xFF); \
  32301. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  32302. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32303. }
  32304. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit1 { \
  32305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32306. _ezchip_macro_read_value_ &= ~(0xFF); \
  32307. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  32308. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32309. }
  32310. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit2 { \
  32311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32312. _ezchip_macro_read_value_ &= ~(0xFF); \
  32313. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  32314. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32315. }
  32316. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit3 { \
  32317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32318. _ezchip_macro_read_value_ &= ~(0xFF); \
  32319. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  32320. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32321. }
  32322. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit4 { \
  32323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32324. _ezchip_macro_read_value_ &= ~(0xFF); \
  32325. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  32326. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32327. }
  32328. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit5 { \
  32329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32330. _ezchip_macro_read_value_ &= ~(0xFF); \
  32331. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  32332. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32333. }
  32334. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit6 { \
  32335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32336. _ezchip_macro_read_value_ &= ~(0xFF); \
  32337. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  32338. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32339. }
  32340. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit7 { \
  32341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32342. _ezchip_macro_read_value_ &= ~(0xFF); \
  32343. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  32344. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32345. }
  32346. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit0 { \
  32347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32348. _ezchip_macro_read_value_ &= ~(0xFF); \
  32349. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  32350. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32351. }
  32352. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit1 { \
  32353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32354. _ezchip_macro_read_value_ &= ~(0xFF); \
  32355. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  32356. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32357. }
  32358. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit2 { \
  32359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32360. _ezchip_macro_read_value_ &= ~(0xFF); \
  32361. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  32362. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32363. }
  32364. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit3 { \
  32365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32366. _ezchip_macro_read_value_ &= ~(0xFF); \
  32367. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  32368. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32369. }
  32370. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit4 { \
  32371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32372. _ezchip_macro_read_value_ &= ~(0xFF); \
  32373. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  32374. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32375. }
  32376. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit5 { \
  32377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32378. _ezchip_macro_read_value_ &= ~(0xFF); \
  32379. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  32380. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32381. }
  32382. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit6 { \
  32383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32384. _ezchip_macro_read_value_ &= ~(0xFF); \
  32385. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  32386. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32387. }
  32388. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit7 { \
  32389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32390. _ezchip_macro_read_value_ &= ~(0xFF); \
  32391. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  32392. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32393. }
  32394. #define SET_GPIO_19_doen_sdio1_pad_rst_n { \
  32395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32396. _ezchip_macro_read_value_ &= ~(0xFF); \
  32397. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  32398. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32399. }
  32400. #define SET_GPIO_19_doen_spdif_tx_sdout { \
  32401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32402. _ezchip_macro_read_value_ &= ~(0xFF); \
  32403. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  32404. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32405. }
  32406. #define SET_GPIO_19_doen_spdif_tx_sdout_oen { \
  32407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32408. _ezchip_macro_read_value_ &= ~(0xFF); \
  32409. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  32410. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32411. }
  32412. #define SET_GPIO_19_doen_spi0_pad_oe_n { \
  32413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32414. _ezchip_macro_read_value_ &= ~(0xFF); \
  32415. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  32416. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32417. }
  32418. #define SET_GPIO_19_doen_spi0_pad_sck_out { \
  32419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32420. _ezchip_macro_read_value_ &= ~(0xFF); \
  32421. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  32422. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32423. }
  32424. #define SET_GPIO_19_doen_spi0_pad_ss_0_n { \
  32425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32426. _ezchip_macro_read_value_ &= ~(0xFF); \
  32427. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  32428. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32429. }
  32430. #define SET_GPIO_19_doen_spi0_pad_ss_1_n { \
  32431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32432. _ezchip_macro_read_value_ &= ~(0xFF); \
  32433. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  32434. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32435. }
  32436. #define SET_GPIO_19_doen_spi0_pad_txd { \
  32437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32438. _ezchip_macro_read_value_ &= ~(0xFF); \
  32439. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  32440. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32441. }
  32442. #define SET_GPIO_19_doen_spi1_pad_oe_n { \
  32443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32444. _ezchip_macro_read_value_ &= ~(0xFF); \
  32445. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  32446. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32447. }
  32448. #define SET_GPIO_19_doen_spi1_pad_sck_out { \
  32449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32450. _ezchip_macro_read_value_ &= ~(0xFF); \
  32451. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  32452. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32453. }
  32454. #define SET_GPIO_19_doen_spi1_pad_ss_0_n { \
  32455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32456. _ezchip_macro_read_value_ &= ~(0xFF); \
  32457. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  32458. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32459. }
  32460. #define SET_GPIO_19_doen_spi1_pad_ss_1_n { \
  32461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32462. _ezchip_macro_read_value_ &= ~(0xFF); \
  32463. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  32464. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32465. }
  32466. #define SET_GPIO_19_doen_spi1_pad_txd { \
  32467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32468. _ezchip_macro_read_value_ &= ~(0xFF); \
  32469. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  32470. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32471. }
  32472. #define SET_GPIO_19_doen_spi2_pad_oe_n { \
  32473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32474. _ezchip_macro_read_value_ &= ~(0xFF); \
  32475. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  32476. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32477. }
  32478. #define SET_GPIO_19_doen_spi2_pad_sck_out { \
  32479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32480. _ezchip_macro_read_value_ &= ~(0xFF); \
  32481. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  32482. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32483. }
  32484. #define SET_GPIO_19_doen_spi2_pad_ss_0_n { \
  32485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32486. _ezchip_macro_read_value_ &= ~(0xFF); \
  32487. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  32488. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32489. }
  32490. #define SET_GPIO_19_doen_spi2_pad_ss_1_n { \
  32491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32492. _ezchip_macro_read_value_ &= ~(0xFF); \
  32493. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  32494. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32495. }
  32496. #define SET_GPIO_19_doen_spi2_pad_txd { \
  32497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32498. _ezchip_macro_read_value_ &= ~(0xFF); \
  32499. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  32500. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32501. }
  32502. #define SET_GPIO_19_doen_spi2ahb_pad_oe_n_bit0 { \
  32503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32504. _ezchip_macro_read_value_ &= ~(0xFF); \
  32505. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  32506. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32507. }
  32508. #define SET_GPIO_19_doen_spi2ahb_pad_oe_n_bit1 { \
  32509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32510. _ezchip_macro_read_value_ &= ~(0xFF); \
  32511. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  32512. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32513. }
  32514. #define SET_GPIO_19_doen_spi2ahb_pad_oe_n_bit2 { \
  32515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32516. _ezchip_macro_read_value_ &= ~(0xFF); \
  32517. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  32518. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32519. }
  32520. #define SET_GPIO_19_doen_spi2ahb_pad_oe_n_bit3 { \
  32521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32522. _ezchip_macro_read_value_ &= ~(0xFF); \
  32523. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  32524. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32525. }
  32526. #define SET_GPIO_19_doen_spi2ahb_pad_txd_bit0 { \
  32527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32528. _ezchip_macro_read_value_ &= ~(0xFF); \
  32529. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  32530. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32531. }
  32532. #define SET_GPIO_19_doen_spi2ahb_pad_txd_bit1 { \
  32533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32534. _ezchip_macro_read_value_ &= ~(0xFF); \
  32535. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  32536. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32537. }
  32538. #define SET_GPIO_19_doen_spi2ahb_pad_txd_bit2 { \
  32539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32540. _ezchip_macro_read_value_ &= ~(0xFF); \
  32541. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  32542. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32543. }
  32544. #define SET_GPIO_19_doen_spi2ahb_pad_txd_bit3 { \
  32545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32546. _ezchip_macro_read_value_ &= ~(0xFF); \
  32547. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  32548. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32549. }
  32550. #define SET_GPIO_19_doen_spi3_pad_oe_n { \
  32551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32552. _ezchip_macro_read_value_ &= ~(0xFF); \
  32553. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  32554. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32555. }
  32556. #define SET_GPIO_19_doen_spi3_pad_sck_out { \
  32557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32558. _ezchip_macro_read_value_ &= ~(0xFF); \
  32559. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  32560. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32561. }
  32562. #define SET_GPIO_19_doen_spi3_pad_ss_0_n { \
  32563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32564. _ezchip_macro_read_value_ &= ~(0xFF); \
  32565. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  32566. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32567. }
  32568. #define SET_GPIO_19_doen_spi3_pad_ss_1_n { \
  32569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32570. _ezchip_macro_read_value_ &= ~(0xFF); \
  32571. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  32572. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32573. }
  32574. #define SET_GPIO_19_doen_spi3_pad_txd { \
  32575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32576. _ezchip_macro_read_value_ &= ~(0xFF); \
  32577. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  32578. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32579. }
  32580. #define SET_GPIO_19_doen_uart0_pad_dtrn { \
  32581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32582. _ezchip_macro_read_value_ &= ~(0xFF); \
  32583. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  32584. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32585. }
  32586. #define SET_GPIO_19_doen_uart0_pad_rtsn { \
  32587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32588. _ezchip_macro_read_value_ &= ~(0xFF); \
  32589. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  32590. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32591. }
  32592. #define SET_GPIO_19_doen_uart0_pad_sout { \
  32593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32594. _ezchip_macro_read_value_ &= ~(0xFF); \
  32595. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  32596. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32597. }
  32598. #define SET_GPIO_19_doen_uart1_pad_sout { \
  32599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32600. _ezchip_macro_read_value_ &= ~(0xFF); \
  32601. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  32602. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32603. }
  32604. #define SET_GPIO_19_doen_uart2_pad_dtr_n { \
  32605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32606. _ezchip_macro_read_value_ &= ~(0xFF); \
  32607. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  32608. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32609. }
  32610. #define SET_GPIO_19_doen_uart2_pad_rts_n { \
  32611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32612. _ezchip_macro_read_value_ &= ~(0xFF); \
  32613. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  32614. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32615. }
  32616. #define SET_GPIO_19_doen_uart2_pad_sout { \
  32617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32618. _ezchip_macro_read_value_ &= ~(0xFF); \
  32619. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  32620. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32621. }
  32622. #define SET_GPIO_19_doen_uart3_pad_sout { \
  32623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32624. _ezchip_macro_read_value_ &= ~(0xFF); \
  32625. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  32626. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32627. }
  32628. #define SET_GPIO_19_doen_usb_drv_bus { \
  32629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32630. _ezchip_macro_read_value_ &= ~(0xFF); \
  32631. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  32632. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32633. }
  32634. #define SET_GPIO_20_dout_reverse_(en) { \
  32635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32636. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  32637. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  32638. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32639. }
  32640. #define SET_GPIO_20_dout_LOW { \
  32641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32642. _ezchip_macro_read_value_ &= ~(0xFF); \
  32643. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  32644. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32645. }
  32646. #define SET_GPIO_20_dout_HIGH { \
  32647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32648. _ezchip_macro_read_value_ &= ~(0xFF); \
  32649. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  32650. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32651. }
  32652. #define SET_GPIO_20_dout_clk_gmac_tophyref { \
  32653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32654. _ezchip_macro_read_value_ &= ~(0xFF); \
  32655. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  32656. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32657. }
  32658. #define SET_GPIO_20_dout_cpu_jtag_tdo { \
  32659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32660. _ezchip_macro_read_value_ &= ~(0xFF); \
  32661. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  32662. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32663. }
  32664. #define SET_GPIO_20_dout_cpu_jtag_tdo_oen { \
  32665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32666. _ezchip_macro_read_value_ &= ~(0xFF); \
  32667. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  32668. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32669. }
  32670. #define SET_GPIO_20_dout_dmic_clk_out { \
  32671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32672. _ezchip_macro_read_value_ &= ~(0xFF); \
  32673. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  32674. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32675. }
  32676. #define SET_GPIO_20_dout_dsp_JTDOEn_pad { \
  32677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32678. _ezchip_macro_read_value_ &= ~(0xFF); \
  32679. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  32680. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32681. }
  32682. #define SET_GPIO_20_dout_dsp_JTDO_pad { \
  32683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32684. _ezchip_macro_read_value_ &= ~(0xFF); \
  32685. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  32686. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32687. }
  32688. #define SET_GPIO_20_dout_i2c0_pad_sck_oe { \
  32689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32690. _ezchip_macro_read_value_ &= ~(0xFF); \
  32691. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  32692. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32693. }
  32694. #define SET_GPIO_20_dout_i2c0_pad_sda_oe { \
  32695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32696. _ezchip_macro_read_value_ &= ~(0xFF); \
  32697. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  32698. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32699. }
  32700. #define SET_GPIO_20_dout_i2c1_pad_sck_oe { \
  32701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32702. _ezchip_macro_read_value_ &= ~(0xFF); \
  32703. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  32704. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32705. }
  32706. #define SET_GPIO_20_dout_i2c1_pad_sda_oe { \
  32707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32708. _ezchip_macro_read_value_ &= ~(0xFF); \
  32709. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  32710. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32711. }
  32712. #define SET_GPIO_20_dout_i2c2_pad_sck_oe { \
  32713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32714. _ezchip_macro_read_value_ &= ~(0xFF); \
  32715. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  32716. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32717. }
  32718. #define SET_GPIO_20_dout_i2c2_pad_sda_oe { \
  32719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32720. _ezchip_macro_read_value_ &= ~(0xFF); \
  32721. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  32722. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32723. }
  32724. #define SET_GPIO_20_dout_i2c3_pad_sck_oe { \
  32725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32726. _ezchip_macro_read_value_ &= ~(0xFF); \
  32727. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  32728. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32729. }
  32730. #define SET_GPIO_20_dout_i2c3_pad_sda_oe { \
  32731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32732. _ezchip_macro_read_value_ &= ~(0xFF); \
  32733. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  32734. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32735. }
  32736. #define SET_GPIO_20_dout_i2srx_bclk_out { \
  32737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32738. _ezchip_macro_read_value_ &= ~(0xFF); \
  32739. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  32740. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32741. }
  32742. #define SET_GPIO_20_dout_i2srx_bclk_out_oen { \
  32743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32744. _ezchip_macro_read_value_ &= ~(0xFF); \
  32745. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  32746. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32747. }
  32748. #define SET_GPIO_20_dout_i2srx_lrck_out { \
  32749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32750. _ezchip_macro_read_value_ &= ~(0xFF); \
  32751. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  32752. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32753. }
  32754. #define SET_GPIO_20_dout_i2srx_lrck_out_oen { \
  32755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32756. _ezchip_macro_read_value_ &= ~(0xFF); \
  32757. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  32758. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32759. }
  32760. #define SET_GPIO_20_dout_i2srx_mclk_out { \
  32761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32762. _ezchip_macro_read_value_ &= ~(0xFF); \
  32763. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  32764. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32765. }
  32766. #define SET_GPIO_20_dout_i2stx_bclk_out { \
  32767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32768. _ezchip_macro_read_value_ &= ~(0xFF); \
  32769. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  32770. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32771. }
  32772. #define SET_GPIO_20_dout_i2stx_bclk_out_oen { \
  32773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32774. _ezchip_macro_read_value_ &= ~(0xFF); \
  32775. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  32776. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32777. }
  32778. #define SET_GPIO_20_dout_i2stx_lrck_out { \
  32779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32780. _ezchip_macro_read_value_ &= ~(0xFF); \
  32781. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  32782. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32783. }
  32784. #define SET_GPIO_20_dout_i2stx_lrckout_oen { \
  32785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32786. _ezchip_macro_read_value_ &= ~(0xFF); \
  32787. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  32788. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32789. }
  32790. #define SET_GPIO_20_dout_i2stx_mclk_out { \
  32791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32792. _ezchip_macro_read_value_ &= ~(0xFF); \
  32793. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  32794. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32795. }
  32796. #define SET_GPIO_20_dout_i2stx_sdout0 { \
  32797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32798. _ezchip_macro_read_value_ &= ~(0xFF); \
  32799. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  32800. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32801. }
  32802. #define SET_GPIO_20_dout_i2stx_sdout1 { \
  32803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32804. _ezchip_macro_read_value_ &= ~(0xFF); \
  32805. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  32806. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32807. }
  32808. #define SET_GPIO_20_dout_lcd_pad_csm_n { \
  32809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32810. _ezchip_macro_read_value_ &= ~(0xFF); \
  32811. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  32812. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32813. }
  32814. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit0 { \
  32815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32816. _ezchip_macro_read_value_ &= ~(0xFF); \
  32817. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  32818. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32819. }
  32820. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit1 { \
  32821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32822. _ezchip_macro_read_value_ &= ~(0xFF); \
  32823. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  32824. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32825. }
  32826. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit2 { \
  32827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32828. _ezchip_macro_read_value_ &= ~(0xFF); \
  32829. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  32830. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32831. }
  32832. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit3 { \
  32833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32834. _ezchip_macro_read_value_ &= ~(0xFF); \
  32835. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  32836. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32837. }
  32838. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit4 { \
  32839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32840. _ezchip_macro_read_value_ &= ~(0xFF); \
  32841. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  32842. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32843. }
  32844. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit5 { \
  32845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32846. _ezchip_macro_read_value_ &= ~(0xFF); \
  32847. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  32848. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32849. }
  32850. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit6 { \
  32851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32852. _ezchip_macro_read_value_ &= ~(0xFF); \
  32853. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  32854. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32855. }
  32856. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit7 { \
  32857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32858. _ezchip_macro_read_value_ &= ~(0xFF); \
  32859. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  32860. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32861. }
  32862. #define SET_GPIO_20_dout_pwm_pad_out_bit0 { \
  32863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32864. _ezchip_macro_read_value_ &= ~(0xFF); \
  32865. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  32866. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32867. }
  32868. #define SET_GPIO_20_dout_pwm_pad_out_bit1 { \
  32869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32870. _ezchip_macro_read_value_ &= ~(0xFF); \
  32871. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  32872. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32873. }
  32874. #define SET_GPIO_20_dout_pwm_pad_out_bit2 { \
  32875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32876. _ezchip_macro_read_value_ &= ~(0xFF); \
  32877. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  32878. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32879. }
  32880. #define SET_GPIO_20_dout_pwm_pad_out_bit3 { \
  32881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32882. _ezchip_macro_read_value_ &= ~(0xFF); \
  32883. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  32884. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32885. }
  32886. #define SET_GPIO_20_dout_pwm_pad_out_bit4 { \
  32887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32888. _ezchip_macro_read_value_ &= ~(0xFF); \
  32889. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  32890. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32891. }
  32892. #define SET_GPIO_20_dout_pwm_pad_out_bit5 { \
  32893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32894. _ezchip_macro_read_value_ &= ~(0xFF); \
  32895. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  32896. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32897. }
  32898. #define SET_GPIO_20_dout_pwm_pad_out_bit6 { \
  32899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32900. _ezchip_macro_read_value_ &= ~(0xFF); \
  32901. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  32902. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32903. }
  32904. #define SET_GPIO_20_dout_pwm_pad_out_bit7 { \
  32905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32906. _ezchip_macro_read_value_ &= ~(0xFF); \
  32907. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  32908. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32909. }
  32910. #define SET_GPIO_20_dout_pwmdac_left_out { \
  32911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32912. _ezchip_macro_read_value_ &= ~(0xFF); \
  32913. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  32914. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32915. }
  32916. #define SET_GPIO_20_dout_pwmdac_right_out { \
  32917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32918. _ezchip_macro_read_value_ &= ~(0xFF); \
  32919. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  32920. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32921. }
  32922. #define SET_GPIO_20_dout_qspi_csn1_out { \
  32923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32924. _ezchip_macro_read_value_ &= ~(0xFF); \
  32925. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  32926. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32927. }
  32928. #define SET_GPIO_20_dout_qspi_csn2_out { \
  32929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32930. _ezchip_macro_read_value_ &= ~(0xFF); \
  32931. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  32932. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32933. }
  32934. #define SET_GPIO_20_dout_qspi_csn3_out { \
  32935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32936. _ezchip_macro_read_value_ &= ~(0xFF); \
  32937. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  32938. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32939. }
  32940. #define SET_GPIO_20_dout_register23_SCFG_cmsensor_rst0 { \
  32941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32942. _ezchip_macro_read_value_ &= ~(0xFF); \
  32943. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  32944. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32945. }
  32946. #define SET_GPIO_20_dout_register23_SCFG_cmsensor_rst1 { \
  32947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32948. _ezchip_macro_read_value_ &= ~(0xFF); \
  32949. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  32950. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32951. }
  32952. #define SET_GPIO_20_dout_register32_SCFG_gmac_phy_rstn { \
  32953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32954. _ezchip_macro_read_value_ &= ~(0xFF); \
  32955. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  32956. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32957. }
  32958. #define SET_GPIO_20_dout_sdio0_pad_card_power_en { \
  32959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32960. _ezchip_macro_read_value_ &= ~(0xFF); \
  32961. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  32962. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32963. }
  32964. #define SET_GPIO_20_dout_sdio0_pad_cclk_out { \
  32965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32966. _ezchip_macro_read_value_ &= ~(0xFF); \
  32967. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  32968. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32969. }
  32970. #define SET_GPIO_20_dout_sdio0_pad_ccmd_oe { \
  32971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32972. _ezchip_macro_read_value_ &= ~(0xFF); \
  32973. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  32974. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32975. }
  32976. #define SET_GPIO_20_dout_sdio0_pad_ccmd_out { \
  32977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32978. _ezchip_macro_read_value_ &= ~(0xFF); \
  32979. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  32980. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32981. }
  32982. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit0 { \
  32983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32984. _ezchip_macro_read_value_ &= ~(0xFF); \
  32985. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  32986. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32987. }
  32988. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit1 { \
  32989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32990. _ezchip_macro_read_value_ &= ~(0xFF); \
  32991. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  32992. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32993. }
  32994. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit2 { \
  32995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32996. _ezchip_macro_read_value_ &= ~(0xFF); \
  32997. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  32998. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32999. }
  33000. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit3 { \
  33001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33002. _ezchip_macro_read_value_ &= ~(0xFF); \
  33003. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  33004. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33005. }
  33006. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit4 { \
  33007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33008. _ezchip_macro_read_value_ &= ~(0xFF); \
  33009. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  33010. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33011. }
  33012. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit5 { \
  33013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33014. _ezchip_macro_read_value_ &= ~(0xFF); \
  33015. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  33016. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33017. }
  33018. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit6 { \
  33019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33020. _ezchip_macro_read_value_ &= ~(0xFF); \
  33021. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  33022. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33023. }
  33024. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit7 { \
  33025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33026. _ezchip_macro_read_value_ &= ~(0xFF); \
  33027. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  33028. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33029. }
  33030. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit0 { \
  33031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33032. _ezchip_macro_read_value_ &= ~(0xFF); \
  33033. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  33034. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33035. }
  33036. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit1 { \
  33037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33038. _ezchip_macro_read_value_ &= ~(0xFF); \
  33039. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  33040. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33041. }
  33042. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit2 { \
  33043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33044. _ezchip_macro_read_value_ &= ~(0xFF); \
  33045. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  33046. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33047. }
  33048. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit3 { \
  33049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33050. _ezchip_macro_read_value_ &= ~(0xFF); \
  33051. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  33052. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33053. }
  33054. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit4 { \
  33055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33056. _ezchip_macro_read_value_ &= ~(0xFF); \
  33057. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  33058. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33059. }
  33060. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit5 { \
  33061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33062. _ezchip_macro_read_value_ &= ~(0xFF); \
  33063. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  33064. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33065. }
  33066. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit6 { \
  33067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33068. _ezchip_macro_read_value_ &= ~(0xFF); \
  33069. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  33070. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33071. }
  33072. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit7 { \
  33073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33074. _ezchip_macro_read_value_ &= ~(0xFF); \
  33075. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  33076. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33077. }
  33078. #define SET_GPIO_20_dout_sdio0_pad_rst_n { \
  33079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33080. _ezchip_macro_read_value_ &= ~(0xFF); \
  33081. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  33082. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33083. }
  33084. #define SET_GPIO_20_dout_sdio1_pad_card_power_en { \
  33085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33086. _ezchip_macro_read_value_ &= ~(0xFF); \
  33087. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  33088. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33089. }
  33090. #define SET_GPIO_20_dout_sdio1_pad_cclk_out { \
  33091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33092. _ezchip_macro_read_value_ &= ~(0xFF); \
  33093. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  33094. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33095. }
  33096. #define SET_GPIO_20_dout_sdio1_pad_ccmd_oe { \
  33097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33098. _ezchip_macro_read_value_ &= ~(0xFF); \
  33099. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  33100. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33101. }
  33102. #define SET_GPIO_20_dout_sdio1_pad_ccmd_out { \
  33103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33104. _ezchip_macro_read_value_ &= ~(0xFF); \
  33105. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  33106. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33107. }
  33108. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit0 { \
  33109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33110. _ezchip_macro_read_value_ &= ~(0xFF); \
  33111. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  33112. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33113. }
  33114. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit1 { \
  33115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33116. _ezchip_macro_read_value_ &= ~(0xFF); \
  33117. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  33118. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33119. }
  33120. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit2 { \
  33121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33122. _ezchip_macro_read_value_ &= ~(0xFF); \
  33123. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  33124. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33125. }
  33126. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit3 { \
  33127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33128. _ezchip_macro_read_value_ &= ~(0xFF); \
  33129. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  33130. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33131. }
  33132. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit4 { \
  33133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33134. _ezchip_macro_read_value_ &= ~(0xFF); \
  33135. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  33136. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33137. }
  33138. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit5 { \
  33139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33140. _ezchip_macro_read_value_ &= ~(0xFF); \
  33141. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  33142. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33143. }
  33144. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit6 { \
  33145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33146. _ezchip_macro_read_value_ &= ~(0xFF); \
  33147. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  33148. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33149. }
  33150. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit7 { \
  33151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33152. _ezchip_macro_read_value_ &= ~(0xFF); \
  33153. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  33154. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33155. }
  33156. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit0 { \
  33157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33158. _ezchip_macro_read_value_ &= ~(0xFF); \
  33159. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  33160. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33161. }
  33162. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit1 { \
  33163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33164. _ezchip_macro_read_value_ &= ~(0xFF); \
  33165. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  33166. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33167. }
  33168. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit2 { \
  33169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33170. _ezchip_macro_read_value_ &= ~(0xFF); \
  33171. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  33172. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33173. }
  33174. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit3 { \
  33175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33176. _ezchip_macro_read_value_ &= ~(0xFF); \
  33177. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  33178. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33179. }
  33180. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit4 { \
  33181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33182. _ezchip_macro_read_value_ &= ~(0xFF); \
  33183. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  33184. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33185. }
  33186. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit5 { \
  33187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33188. _ezchip_macro_read_value_ &= ~(0xFF); \
  33189. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  33190. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33191. }
  33192. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit6 { \
  33193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33194. _ezchip_macro_read_value_ &= ~(0xFF); \
  33195. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  33196. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33197. }
  33198. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit7 { \
  33199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33200. _ezchip_macro_read_value_ &= ~(0xFF); \
  33201. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  33202. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33203. }
  33204. #define SET_GPIO_20_dout_sdio1_pad_rst_n { \
  33205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33206. _ezchip_macro_read_value_ &= ~(0xFF); \
  33207. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  33208. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33209. }
  33210. #define SET_GPIO_20_dout_spdif_tx_sdout { \
  33211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33212. _ezchip_macro_read_value_ &= ~(0xFF); \
  33213. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  33214. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33215. }
  33216. #define SET_GPIO_20_dout_spdif_tx_sdout_oen { \
  33217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33218. _ezchip_macro_read_value_ &= ~(0xFF); \
  33219. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  33220. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33221. }
  33222. #define SET_GPIO_20_dout_spi0_pad_oe_n { \
  33223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33224. _ezchip_macro_read_value_ &= ~(0xFF); \
  33225. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  33226. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33227. }
  33228. #define SET_GPIO_20_dout_spi0_pad_sck_out { \
  33229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33230. _ezchip_macro_read_value_ &= ~(0xFF); \
  33231. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  33232. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33233. }
  33234. #define SET_GPIO_20_dout_spi0_pad_ss_0_n { \
  33235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33236. _ezchip_macro_read_value_ &= ~(0xFF); \
  33237. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  33238. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33239. }
  33240. #define SET_GPIO_20_dout_spi0_pad_ss_1_n { \
  33241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33242. _ezchip_macro_read_value_ &= ~(0xFF); \
  33243. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  33244. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33245. }
  33246. #define SET_GPIO_20_dout_spi0_pad_txd { \
  33247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33248. _ezchip_macro_read_value_ &= ~(0xFF); \
  33249. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  33250. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33251. }
  33252. #define SET_GPIO_20_dout_spi1_pad_oe_n { \
  33253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33254. _ezchip_macro_read_value_ &= ~(0xFF); \
  33255. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  33256. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33257. }
  33258. #define SET_GPIO_20_dout_spi1_pad_sck_out { \
  33259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33260. _ezchip_macro_read_value_ &= ~(0xFF); \
  33261. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  33262. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33263. }
  33264. #define SET_GPIO_20_dout_spi1_pad_ss_0_n { \
  33265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33266. _ezchip_macro_read_value_ &= ~(0xFF); \
  33267. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  33268. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33269. }
  33270. #define SET_GPIO_20_dout_spi1_pad_ss_1_n { \
  33271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33272. _ezchip_macro_read_value_ &= ~(0xFF); \
  33273. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  33274. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33275. }
  33276. #define SET_GPIO_20_dout_spi1_pad_txd { \
  33277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33278. _ezchip_macro_read_value_ &= ~(0xFF); \
  33279. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  33280. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33281. }
  33282. #define SET_GPIO_20_dout_spi2_pad_oe_n { \
  33283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33284. _ezchip_macro_read_value_ &= ~(0xFF); \
  33285. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  33286. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33287. }
  33288. #define SET_GPIO_20_dout_spi2_pad_sck_out { \
  33289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33290. _ezchip_macro_read_value_ &= ~(0xFF); \
  33291. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  33292. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33293. }
  33294. #define SET_GPIO_20_dout_spi2_pad_ss_0_n { \
  33295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33296. _ezchip_macro_read_value_ &= ~(0xFF); \
  33297. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  33298. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33299. }
  33300. #define SET_GPIO_20_dout_spi2_pad_ss_1_n { \
  33301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33302. _ezchip_macro_read_value_ &= ~(0xFF); \
  33303. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  33304. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33305. }
  33306. #define SET_GPIO_20_dout_spi2_pad_txd { \
  33307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33308. _ezchip_macro_read_value_ &= ~(0xFF); \
  33309. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  33310. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33311. }
  33312. #define SET_GPIO_20_dout_spi2ahb_pad_oe_n_bit0 { \
  33313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33314. _ezchip_macro_read_value_ &= ~(0xFF); \
  33315. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  33316. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33317. }
  33318. #define SET_GPIO_20_dout_spi2ahb_pad_oe_n_bit1 { \
  33319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33320. _ezchip_macro_read_value_ &= ~(0xFF); \
  33321. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  33322. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33323. }
  33324. #define SET_GPIO_20_dout_spi2ahb_pad_oe_n_bit2 { \
  33325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33326. _ezchip_macro_read_value_ &= ~(0xFF); \
  33327. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  33328. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33329. }
  33330. #define SET_GPIO_20_dout_spi2ahb_pad_oe_n_bit3 { \
  33331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33332. _ezchip_macro_read_value_ &= ~(0xFF); \
  33333. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  33334. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33335. }
  33336. #define SET_GPIO_20_dout_spi2ahb_pad_txd_bit0 { \
  33337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33338. _ezchip_macro_read_value_ &= ~(0xFF); \
  33339. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  33340. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33341. }
  33342. #define SET_GPIO_20_dout_spi2ahb_pad_txd_bit1 { \
  33343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33344. _ezchip_macro_read_value_ &= ~(0xFF); \
  33345. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  33346. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33347. }
  33348. #define SET_GPIO_20_dout_spi2ahb_pad_txd_bit2 { \
  33349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33350. _ezchip_macro_read_value_ &= ~(0xFF); \
  33351. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  33352. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33353. }
  33354. #define SET_GPIO_20_dout_spi2ahb_pad_txd_bit3 { \
  33355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33356. _ezchip_macro_read_value_ &= ~(0xFF); \
  33357. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  33358. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33359. }
  33360. #define SET_GPIO_20_dout_spi3_pad_oe_n { \
  33361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33362. _ezchip_macro_read_value_ &= ~(0xFF); \
  33363. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  33364. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33365. }
  33366. #define SET_GPIO_20_dout_spi3_pad_sck_out { \
  33367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33368. _ezchip_macro_read_value_ &= ~(0xFF); \
  33369. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  33370. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33371. }
  33372. #define SET_GPIO_20_dout_spi3_pad_ss_0_n { \
  33373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33374. _ezchip_macro_read_value_ &= ~(0xFF); \
  33375. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  33376. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33377. }
  33378. #define SET_GPIO_20_dout_spi3_pad_ss_1_n { \
  33379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33380. _ezchip_macro_read_value_ &= ~(0xFF); \
  33381. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  33382. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33383. }
  33384. #define SET_GPIO_20_dout_spi3_pad_txd { \
  33385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33386. _ezchip_macro_read_value_ &= ~(0xFF); \
  33387. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  33388. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33389. }
  33390. #define SET_GPIO_20_dout_uart0_pad_dtrn { \
  33391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33392. _ezchip_macro_read_value_ &= ~(0xFF); \
  33393. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  33394. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33395. }
  33396. #define SET_GPIO_20_dout_uart0_pad_rtsn { \
  33397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33398. _ezchip_macro_read_value_ &= ~(0xFF); \
  33399. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  33400. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33401. }
  33402. #define SET_GPIO_20_dout_uart0_pad_sout { \
  33403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33404. _ezchip_macro_read_value_ &= ~(0xFF); \
  33405. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  33406. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33407. }
  33408. #define SET_GPIO_20_dout_uart1_pad_sout { \
  33409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33410. _ezchip_macro_read_value_ &= ~(0xFF); \
  33411. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  33412. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33413. }
  33414. #define SET_GPIO_20_dout_uart2_pad_dtr_n { \
  33415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33416. _ezchip_macro_read_value_ &= ~(0xFF); \
  33417. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  33418. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33419. }
  33420. #define SET_GPIO_20_dout_uart2_pad_rts_n { \
  33421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33422. _ezchip_macro_read_value_ &= ~(0xFF); \
  33423. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  33424. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33425. }
  33426. #define SET_GPIO_20_dout_uart2_pad_sout { \
  33427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33428. _ezchip_macro_read_value_ &= ~(0xFF); \
  33429. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  33430. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33431. }
  33432. #define SET_GPIO_20_dout_uart3_pad_sout { \
  33433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33434. _ezchip_macro_read_value_ &= ~(0xFF); \
  33435. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  33436. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33437. }
  33438. #define SET_GPIO_20_dout_usb_drv_bus { \
  33439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33440. _ezchip_macro_read_value_ &= ~(0xFF); \
  33441. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  33442. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33443. }
  33444. #define SET_GPIO_20_doen_reverse_(en) { \
  33445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33446. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  33447. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  33448. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33449. }
  33450. #define SET_GPIO_20_doen_LOW { \
  33451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33452. _ezchip_macro_read_value_ &= ~(0xFF); \
  33453. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  33454. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33455. }
  33456. #define SET_GPIO_20_doen_HIGH { \
  33457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33458. _ezchip_macro_read_value_ &= ~(0xFF); \
  33459. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  33460. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33461. }
  33462. #define SET_GPIO_20_doen_clk_gmac_tophyref { \
  33463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33464. _ezchip_macro_read_value_ &= ~(0xFF); \
  33465. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  33466. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33467. }
  33468. #define SET_GPIO_20_doen_cpu_jtag_tdo { \
  33469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33470. _ezchip_macro_read_value_ &= ~(0xFF); \
  33471. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  33472. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33473. }
  33474. #define SET_GPIO_20_doen_cpu_jtag_tdo_oen { \
  33475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33476. _ezchip_macro_read_value_ &= ~(0xFF); \
  33477. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  33478. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33479. }
  33480. #define SET_GPIO_20_doen_dmic_clk_out { \
  33481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33482. _ezchip_macro_read_value_ &= ~(0xFF); \
  33483. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  33484. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33485. }
  33486. #define SET_GPIO_20_doen_dsp_JTDOEn_pad { \
  33487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33488. _ezchip_macro_read_value_ &= ~(0xFF); \
  33489. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  33490. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33491. }
  33492. #define SET_GPIO_20_doen_dsp_JTDO_pad { \
  33493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33494. _ezchip_macro_read_value_ &= ~(0xFF); \
  33495. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  33496. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33497. }
  33498. #define SET_GPIO_20_doen_i2c0_pad_sck_oe { \
  33499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33500. _ezchip_macro_read_value_ &= ~(0xFF); \
  33501. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  33502. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33503. }
  33504. #define SET_GPIO_20_doen_i2c0_pad_sda_oe { \
  33505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33506. _ezchip_macro_read_value_ &= ~(0xFF); \
  33507. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  33508. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33509. }
  33510. #define SET_GPIO_20_doen_i2c1_pad_sck_oe { \
  33511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33512. _ezchip_macro_read_value_ &= ~(0xFF); \
  33513. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  33514. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33515. }
  33516. #define SET_GPIO_20_doen_i2c1_pad_sda_oe { \
  33517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33518. _ezchip_macro_read_value_ &= ~(0xFF); \
  33519. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  33520. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33521. }
  33522. #define SET_GPIO_20_doen_i2c2_pad_sck_oe { \
  33523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33524. _ezchip_macro_read_value_ &= ~(0xFF); \
  33525. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  33526. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33527. }
  33528. #define SET_GPIO_20_doen_i2c2_pad_sda_oe { \
  33529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33530. _ezchip_macro_read_value_ &= ~(0xFF); \
  33531. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  33532. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33533. }
  33534. #define SET_GPIO_20_doen_i2c3_pad_sck_oe { \
  33535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33536. _ezchip_macro_read_value_ &= ~(0xFF); \
  33537. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  33538. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33539. }
  33540. #define SET_GPIO_20_doen_i2c3_pad_sda_oe { \
  33541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33542. _ezchip_macro_read_value_ &= ~(0xFF); \
  33543. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  33544. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33545. }
  33546. #define SET_GPIO_20_doen_i2srx_bclk_out { \
  33547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33548. _ezchip_macro_read_value_ &= ~(0xFF); \
  33549. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  33550. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33551. }
  33552. #define SET_GPIO_20_doen_i2srx_bclk_out_oen { \
  33553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33554. _ezchip_macro_read_value_ &= ~(0xFF); \
  33555. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  33556. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33557. }
  33558. #define SET_GPIO_20_doen_i2srx_lrck_out { \
  33559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33560. _ezchip_macro_read_value_ &= ~(0xFF); \
  33561. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  33562. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33563. }
  33564. #define SET_GPIO_20_doen_i2srx_lrck_out_oen { \
  33565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33566. _ezchip_macro_read_value_ &= ~(0xFF); \
  33567. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  33568. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33569. }
  33570. #define SET_GPIO_20_doen_i2srx_mclk_out { \
  33571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33572. _ezchip_macro_read_value_ &= ~(0xFF); \
  33573. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  33574. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33575. }
  33576. #define SET_GPIO_20_doen_i2stx_bclk_out { \
  33577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33578. _ezchip_macro_read_value_ &= ~(0xFF); \
  33579. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  33580. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33581. }
  33582. #define SET_GPIO_20_doen_i2stx_bclk_out_oen { \
  33583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33584. _ezchip_macro_read_value_ &= ~(0xFF); \
  33585. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  33586. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33587. }
  33588. #define SET_GPIO_20_doen_i2stx_lrck_out { \
  33589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33590. _ezchip_macro_read_value_ &= ~(0xFF); \
  33591. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  33592. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33593. }
  33594. #define SET_GPIO_20_doen_i2stx_lrckout_oen { \
  33595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33596. _ezchip_macro_read_value_ &= ~(0xFF); \
  33597. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  33598. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33599. }
  33600. #define SET_GPIO_20_doen_i2stx_mclk_out { \
  33601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33602. _ezchip_macro_read_value_ &= ~(0xFF); \
  33603. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  33604. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33605. }
  33606. #define SET_GPIO_20_doen_i2stx_sdout0 { \
  33607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33608. _ezchip_macro_read_value_ &= ~(0xFF); \
  33609. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  33610. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33611. }
  33612. #define SET_GPIO_20_doen_i2stx_sdout1 { \
  33613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33614. _ezchip_macro_read_value_ &= ~(0xFF); \
  33615. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  33616. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33617. }
  33618. #define SET_GPIO_20_doen_lcd_pad_csm_n { \
  33619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33620. _ezchip_macro_read_value_ &= ~(0xFF); \
  33621. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  33622. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33623. }
  33624. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit0 { \
  33625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33626. _ezchip_macro_read_value_ &= ~(0xFF); \
  33627. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  33628. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33629. }
  33630. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit1 { \
  33631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33632. _ezchip_macro_read_value_ &= ~(0xFF); \
  33633. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  33634. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33635. }
  33636. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit2 { \
  33637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33638. _ezchip_macro_read_value_ &= ~(0xFF); \
  33639. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  33640. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33641. }
  33642. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit3 { \
  33643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33644. _ezchip_macro_read_value_ &= ~(0xFF); \
  33645. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  33646. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33647. }
  33648. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit4 { \
  33649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33650. _ezchip_macro_read_value_ &= ~(0xFF); \
  33651. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  33652. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33653. }
  33654. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit5 { \
  33655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33656. _ezchip_macro_read_value_ &= ~(0xFF); \
  33657. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  33658. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33659. }
  33660. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit6 { \
  33661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33662. _ezchip_macro_read_value_ &= ~(0xFF); \
  33663. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  33664. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33665. }
  33666. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit7 { \
  33667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33668. _ezchip_macro_read_value_ &= ~(0xFF); \
  33669. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  33670. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33671. }
  33672. #define SET_GPIO_20_doen_pwm_pad_out_bit0 { \
  33673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33674. _ezchip_macro_read_value_ &= ~(0xFF); \
  33675. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  33676. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33677. }
  33678. #define SET_GPIO_20_doen_pwm_pad_out_bit1 { \
  33679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33680. _ezchip_macro_read_value_ &= ~(0xFF); \
  33681. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  33682. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33683. }
  33684. #define SET_GPIO_20_doen_pwm_pad_out_bit2 { \
  33685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33686. _ezchip_macro_read_value_ &= ~(0xFF); \
  33687. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  33688. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33689. }
  33690. #define SET_GPIO_20_doen_pwm_pad_out_bit3 { \
  33691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33692. _ezchip_macro_read_value_ &= ~(0xFF); \
  33693. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  33694. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33695. }
  33696. #define SET_GPIO_20_doen_pwm_pad_out_bit4 { \
  33697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33698. _ezchip_macro_read_value_ &= ~(0xFF); \
  33699. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  33700. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33701. }
  33702. #define SET_GPIO_20_doen_pwm_pad_out_bit5 { \
  33703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33704. _ezchip_macro_read_value_ &= ~(0xFF); \
  33705. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  33706. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33707. }
  33708. #define SET_GPIO_20_doen_pwm_pad_out_bit6 { \
  33709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33710. _ezchip_macro_read_value_ &= ~(0xFF); \
  33711. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  33712. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33713. }
  33714. #define SET_GPIO_20_doen_pwm_pad_out_bit7 { \
  33715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33716. _ezchip_macro_read_value_ &= ~(0xFF); \
  33717. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  33718. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33719. }
  33720. #define SET_GPIO_20_doen_pwmdac_left_out { \
  33721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33722. _ezchip_macro_read_value_ &= ~(0xFF); \
  33723. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  33724. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33725. }
  33726. #define SET_GPIO_20_doen_pwmdac_right_out { \
  33727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33728. _ezchip_macro_read_value_ &= ~(0xFF); \
  33729. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  33730. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33731. }
  33732. #define SET_GPIO_20_doen_qspi_csn1_out { \
  33733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33734. _ezchip_macro_read_value_ &= ~(0xFF); \
  33735. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  33736. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33737. }
  33738. #define SET_GPIO_20_doen_qspi_csn2_out { \
  33739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33740. _ezchip_macro_read_value_ &= ~(0xFF); \
  33741. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  33742. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33743. }
  33744. #define SET_GPIO_20_doen_qspi_csn3_out { \
  33745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33746. _ezchip_macro_read_value_ &= ~(0xFF); \
  33747. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  33748. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33749. }
  33750. #define SET_GPIO_20_doen_register23_SCFG_cmsensor_rst0 { \
  33751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33752. _ezchip_macro_read_value_ &= ~(0xFF); \
  33753. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  33754. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33755. }
  33756. #define SET_GPIO_20_doen_register23_SCFG_cmsensor_rst1 { \
  33757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33758. _ezchip_macro_read_value_ &= ~(0xFF); \
  33759. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  33760. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33761. }
  33762. #define SET_GPIO_20_doen_register32_SCFG_gmac_phy_rstn { \
  33763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33764. _ezchip_macro_read_value_ &= ~(0xFF); \
  33765. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  33766. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33767. }
  33768. #define SET_GPIO_20_doen_sdio0_pad_card_power_en { \
  33769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33770. _ezchip_macro_read_value_ &= ~(0xFF); \
  33771. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  33772. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33773. }
  33774. #define SET_GPIO_20_doen_sdio0_pad_cclk_out { \
  33775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33776. _ezchip_macro_read_value_ &= ~(0xFF); \
  33777. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  33778. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33779. }
  33780. #define SET_GPIO_20_doen_sdio0_pad_ccmd_oe { \
  33781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33782. _ezchip_macro_read_value_ &= ~(0xFF); \
  33783. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  33784. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33785. }
  33786. #define SET_GPIO_20_doen_sdio0_pad_ccmd_out { \
  33787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33788. _ezchip_macro_read_value_ &= ~(0xFF); \
  33789. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  33790. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33791. }
  33792. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit0 { \
  33793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33794. _ezchip_macro_read_value_ &= ~(0xFF); \
  33795. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  33796. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33797. }
  33798. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit1 { \
  33799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33800. _ezchip_macro_read_value_ &= ~(0xFF); \
  33801. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  33802. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33803. }
  33804. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit2 { \
  33805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33806. _ezchip_macro_read_value_ &= ~(0xFF); \
  33807. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  33808. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33809. }
  33810. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit3 { \
  33811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33812. _ezchip_macro_read_value_ &= ~(0xFF); \
  33813. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  33814. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33815. }
  33816. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit4 { \
  33817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33818. _ezchip_macro_read_value_ &= ~(0xFF); \
  33819. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  33820. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33821. }
  33822. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit5 { \
  33823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33824. _ezchip_macro_read_value_ &= ~(0xFF); \
  33825. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  33826. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33827. }
  33828. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit6 { \
  33829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33830. _ezchip_macro_read_value_ &= ~(0xFF); \
  33831. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  33832. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33833. }
  33834. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit7 { \
  33835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33836. _ezchip_macro_read_value_ &= ~(0xFF); \
  33837. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  33838. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33839. }
  33840. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit0 { \
  33841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33842. _ezchip_macro_read_value_ &= ~(0xFF); \
  33843. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  33844. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33845. }
  33846. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit1 { \
  33847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33848. _ezchip_macro_read_value_ &= ~(0xFF); \
  33849. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  33850. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33851. }
  33852. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit2 { \
  33853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33854. _ezchip_macro_read_value_ &= ~(0xFF); \
  33855. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  33856. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33857. }
  33858. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit3 { \
  33859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33860. _ezchip_macro_read_value_ &= ~(0xFF); \
  33861. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  33862. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33863. }
  33864. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit4 { \
  33865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33866. _ezchip_macro_read_value_ &= ~(0xFF); \
  33867. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  33868. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33869. }
  33870. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit5 { \
  33871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33872. _ezchip_macro_read_value_ &= ~(0xFF); \
  33873. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  33874. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33875. }
  33876. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit6 { \
  33877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33878. _ezchip_macro_read_value_ &= ~(0xFF); \
  33879. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  33880. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33881. }
  33882. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit7 { \
  33883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33884. _ezchip_macro_read_value_ &= ~(0xFF); \
  33885. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  33886. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33887. }
  33888. #define SET_GPIO_20_doen_sdio0_pad_rst_n { \
  33889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33890. _ezchip_macro_read_value_ &= ~(0xFF); \
  33891. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  33892. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33893. }
  33894. #define SET_GPIO_20_doen_sdio1_pad_card_power_en { \
  33895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33896. _ezchip_macro_read_value_ &= ~(0xFF); \
  33897. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  33898. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33899. }
  33900. #define SET_GPIO_20_doen_sdio1_pad_cclk_out { \
  33901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33902. _ezchip_macro_read_value_ &= ~(0xFF); \
  33903. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  33904. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33905. }
  33906. #define SET_GPIO_20_doen_sdio1_pad_ccmd_oe { \
  33907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33908. _ezchip_macro_read_value_ &= ~(0xFF); \
  33909. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  33910. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33911. }
  33912. #define SET_GPIO_20_doen_sdio1_pad_ccmd_out { \
  33913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33914. _ezchip_macro_read_value_ &= ~(0xFF); \
  33915. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  33916. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33917. }
  33918. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit0 { \
  33919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33920. _ezchip_macro_read_value_ &= ~(0xFF); \
  33921. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  33922. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33923. }
  33924. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit1 { \
  33925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33926. _ezchip_macro_read_value_ &= ~(0xFF); \
  33927. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  33928. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33929. }
  33930. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit2 { \
  33931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33932. _ezchip_macro_read_value_ &= ~(0xFF); \
  33933. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  33934. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33935. }
  33936. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit3 { \
  33937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33938. _ezchip_macro_read_value_ &= ~(0xFF); \
  33939. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  33940. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33941. }
  33942. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit4 { \
  33943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33944. _ezchip_macro_read_value_ &= ~(0xFF); \
  33945. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  33946. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33947. }
  33948. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit5 { \
  33949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33950. _ezchip_macro_read_value_ &= ~(0xFF); \
  33951. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  33952. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33953. }
  33954. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit6 { \
  33955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33956. _ezchip_macro_read_value_ &= ~(0xFF); \
  33957. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  33958. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33959. }
  33960. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit7 { \
  33961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33962. _ezchip_macro_read_value_ &= ~(0xFF); \
  33963. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  33964. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33965. }
  33966. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit0 { \
  33967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33968. _ezchip_macro_read_value_ &= ~(0xFF); \
  33969. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  33970. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33971. }
  33972. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit1 { \
  33973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33974. _ezchip_macro_read_value_ &= ~(0xFF); \
  33975. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  33976. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33977. }
  33978. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit2 { \
  33979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33980. _ezchip_macro_read_value_ &= ~(0xFF); \
  33981. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  33982. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33983. }
  33984. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit3 { \
  33985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33986. _ezchip_macro_read_value_ &= ~(0xFF); \
  33987. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  33988. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33989. }
  33990. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit4 { \
  33991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33992. _ezchip_macro_read_value_ &= ~(0xFF); \
  33993. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  33994. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33995. }
  33996. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit5 { \
  33997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33998. _ezchip_macro_read_value_ &= ~(0xFF); \
  33999. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  34000. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34001. }
  34002. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit6 { \
  34003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34004. _ezchip_macro_read_value_ &= ~(0xFF); \
  34005. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  34006. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34007. }
  34008. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit7 { \
  34009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34010. _ezchip_macro_read_value_ &= ~(0xFF); \
  34011. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  34012. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34013. }
  34014. #define SET_GPIO_20_doen_sdio1_pad_rst_n { \
  34015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34016. _ezchip_macro_read_value_ &= ~(0xFF); \
  34017. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  34018. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34019. }
  34020. #define SET_GPIO_20_doen_spdif_tx_sdout { \
  34021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34022. _ezchip_macro_read_value_ &= ~(0xFF); \
  34023. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  34024. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34025. }
  34026. #define SET_GPIO_20_doen_spdif_tx_sdout_oen { \
  34027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34028. _ezchip_macro_read_value_ &= ~(0xFF); \
  34029. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  34030. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34031. }
  34032. #define SET_GPIO_20_doen_spi0_pad_oe_n { \
  34033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34034. _ezchip_macro_read_value_ &= ~(0xFF); \
  34035. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  34036. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34037. }
  34038. #define SET_GPIO_20_doen_spi0_pad_sck_out { \
  34039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34040. _ezchip_macro_read_value_ &= ~(0xFF); \
  34041. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  34042. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34043. }
  34044. #define SET_GPIO_20_doen_spi0_pad_ss_0_n { \
  34045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34046. _ezchip_macro_read_value_ &= ~(0xFF); \
  34047. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  34048. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34049. }
  34050. #define SET_GPIO_20_doen_spi0_pad_ss_1_n { \
  34051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34052. _ezchip_macro_read_value_ &= ~(0xFF); \
  34053. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  34054. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34055. }
  34056. #define SET_GPIO_20_doen_spi0_pad_txd { \
  34057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34058. _ezchip_macro_read_value_ &= ~(0xFF); \
  34059. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  34060. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34061. }
  34062. #define SET_GPIO_20_doen_spi1_pad_oe_n { \
  34063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34064. _ezchip_macro_read_value_ &= ~(0xFF); \
  34065. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  34066. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34067. }
  34068. #define SET_GPIO_20_doen_spi1_pad_sck_out { \
  34069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34070. _ezchip_macro_read_value_ &= ~(0xFF); \
  34071. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  34072. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34073. }
  34074. #define SET_GPIO_20_doen_spi1_pad_ss_0_n { \
  34075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34076. _ezchip_macro_read_value_ &= ~(0xFF); \
  34077. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  34078. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34079. }
  34080. #define SET_GPIO_20_doen_spi1_pad_ss_1_n { \
  34081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34082. _ezchip_macro_read_value_ &= ~(0xFF); \
  34083. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  34084. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34085. }
  34086. #define SET_GPIO_20_doen_spi1_pad_txd { \
  34087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34088. _ezchip_macro_read_value_ &= ~(0xFF); \
  34089. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  34090. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34091. }
  34092. #define SET_GPIO_20_doen_spi2_pad_oe_n { \
  34093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34094. _ezchip_macro_read_value_ &= ~(0xFF); \
  34095. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  34096. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34097. }
  34098. #define SET_GPIO_20_doen_spi2_pad_sck_out { \
  34099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34100. _ezchip_macro_read_value_ &= ~(0xFF); \
  34101. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  34102. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34103. }
  34104. #define SET_GPIO_20_doen_spi2_pad_ss_0_n { \
  34105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34106. _ezchip_macro_read_value_ &= ~(0xFF); \
  34107. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  34108. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34109. }
  34110. #define SET_GPIO_20_doen_spi2_pad_ss_1_n { \
  34111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34112. _ezchip_macro_read_value_ &= ~(0xFF); \
  34113. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  34114. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34115. }
  34116. #define SET_GPIO_20_doen_spi2_pad_txd { \
  34117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34118. _ezchip_macro_read_value_ &= ~(0xFF); \
  34119. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  34120. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34121. }
  34122. #define SET_GPIO_20_doen_spi2ahb_pad_oe_n_bit0 { \
  34123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34124. _ezchip_macro_read_value_ &= ~(0xFF); \
  34125. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  34126. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34127. }
  34128. #define SET_GPIO_20_doen_spi2ahb_pad_oe_n_bit1 { \
  34129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34130. _ezchip_macro_read_value_ &= ~(0xFF); \
  34131. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  34132. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34133. }
  34134. #define SET_GPIO_20_doen_spi2ahb_pad_oe_n_bit2 { \
  34135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34136. _ezchip_macro_read_value_ &= ~(0xFF); \
  34137. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  34138. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34139. }
  34140. #define SET_GPIO_20_doen_spi2ahb_pad_oe_n_bit3 { \
  34141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34142. _ezchip_macro_read_value_ &= ~(0xFF); \
  34143. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  34144. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34145. }
  34146. #define SET_GPIO_20_doen_spi2ahb_pad_txd_bit0 { \
  34147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34148. _ezchip_macro_read_value_ &= ~(0xFF); \
  34149. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  34150. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34151. }
  34152. #define SET_GPIO_20_doen_spi2ahb_pad_txd_bit1 { \
  34153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34154. _ezchip_macro_read_value_ &= ~(0xFF); \
  34155. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  34156. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34157. }
  34158. #define SET_GPIO_20_doen_spi2ahb_pad_txd_bit2 { \
  34159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34160. _ezchip_macro_read_value_ &= ~(0xFF); \
  34161. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  34162. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34163. }
  34164. #define SET_GPIO_20_doen_spi2ahb_pad_txd_bit3 { \
  34165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34166. _ezchip_macro_read_value_ &= ~(0xFF); \
  34167. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  34168. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34169. }
  34170. #define SET_GPIO_20_doen_spi3_pad_oe_n { \
  34171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34172. _ezchip_macro_read_value_ &= ~(0xFF); \
  34173. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  34174. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34175. }
  34176. #define SET_GPIO_20_doen_spi3_pad_sck_out { \
  34177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34178. _ezchip_macro_read_value_ &= ~(0xFF); \
  34179. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  34180. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34181. }
  34182. #define SET_GPIO_20_doen_spi3_pad_ss_0_n { \
  34183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34184. _ezchip_macro_read_value_ &= ~(0xFF); \
  34185. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  34186. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34187. }
  34188. #define SET_GPIO_20_doen_spi3_pad_ss_1_n { \
  34189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34190. _ezchip_macro_read_value_ &= ~(0xFF); \
  34191. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  34192. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34193. }
  34194. #define SET_GPIO_20_doen_spi3_pad_txd { \
  34195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34196. _ezchip_macro_read_value_ &= ~(0xFF); \
  34197. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  34198. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34199. }
  34200. #define SET_GPIO_20_doen_uart0_pad_dtrn { \
  34201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34202. _ezchip_macro_read_value_ &= ~(0xFF); \
  34203. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  34204. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34205. }
  34206. #define SET_GPIO_20_doen_uart0_pad_rtsn { \
  34207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34208. _ezchip_macro_read_value_ &= ~(0xFF); \
  34209. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  34210. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34211. }
  34212. #define SET_GPIO_20_doen_uart0_pad_sout { \
  34213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34214. _ezchip_macro_read_value_ &= ~(0xFF); \
  34215. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  34216. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34217. }
  34218. #define SET_GPIO_20_doen_uart1_pad_sout { \
  34219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34220. _ezchip_macro_read_value_ &= ~(0xFF); \
  34221. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  34222. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34223. }
  34224. #define SET_GPIO_20_doen_uart2_pad_dtr_n { \
  34225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34226. _ezchip_macro_read_value_ &= ~(0xFF); \
  34227. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  34228. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34229. }
  34230. #define SET_GPIO_20_doen_uart2_pad_rts_n { \
  34231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34232. _ezchip_macro_read_value_ &= ~(0xFF); \
  34233. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  34234. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34235. }
  34236. #define SET_GPIO_20_doen_uart2_pad_sout { \
  34237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34238. _ezchip_macro_read_value_ &= ~(0xFF); \
  34239. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  34240. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34241. }
  34242. #define SET_GPIO_20_doen_uart3_pad_sout { \
  34243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34244. _ezchip_macro_read_value_ &= ~(0xFF); \
  34245. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  34246. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34247. }
  34248. #define SET_GPIO_20_doen_usb_drv_bus { \
  34249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34250. _ezchip_macro_read_value_ &= ~(0xFF); \
  34251. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  34252. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34253. }
  34254. #define SET_GPIO_21_dout_reverse_(en) { \
  34255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34256. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  34257. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  34258. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34259. }
  34260. #define SET_GPIO_21_dout_LOW { \
  34261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34262. _ezchip_macro_read_value_ &= ~(0xFF); \
  34263. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  34264. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34265. }
  34266. #define SET_GPIO_21_dout_HIGH { \
  34267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34268. _ezchip_macro_read_value_ &= ~(0xFF); \
  34269. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  34270. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34271. }
  34272. #define SET_GPIO_21_dout_clk_gmac_tophyref { \
  34273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34274. _ezchip_macro_read_value_ &= ~(0xFF); \
  34275. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  34276. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34277. }
  34278. #define SET_GPIO_21_dout_cpu_jtag_tdo { \
  34279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34280. _ezchip_macro_read_value_ &= ~(0xFF); \
  34281. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  34282. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34283. }
  34284. #define SET_GPIO_21_dout_cpu_jtag_tdo_oen { \
  34285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34286. _ezchip_macro_read_value_ &= ~(0xFF); \
  34287. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  34288. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34289. }
  34290. #define SET_GPIO_21_dout_dmic_clk_out { \
  34291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34292. _ezchip_macro_read_value_ &= ~(0xFF); \
  34293. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  34294. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34295. }
  34296. #define SET_GPIO_21_dout_dsp_JTDOEn_pad { \
  34297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34298. _ezchip_macro_read_value_ &= ~(0xFF); \
  34299. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  34300. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34301. }
  34302. #define SET_GPIO_21_dout_dsp_JTDO_pad { \
  34303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34304. _ezchip_macro_read_value_ &= ~(0xFF); \
  34305. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  34306. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34307. }
  34308. #define SET_GPIO_21_dout_i2c0_pad_sck_oe { \
  34309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34310. _ezchip_macro_read_value_ &= ~(0xFF); \
  34311. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  34312. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34313. }
  34314. #define SET_GPIO_21_dout_i2c0_pad_sda_oe { \
  34315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34316. _ezchip_macro_read_value_ &= ~(0xFF); \
  34317. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  34318. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34319. }
  34320. #define SET_GPIO_21_dout_i2c1_pad_sck_oe { \
  34321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34322. _ezchip_macro_read_value_ &= ~(0xFF); \
  34323. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  34324. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34325. }
  34326. #define SET_GPIO_21_dout_i2c1_pad_sda_oe { \
  34327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34328. _ezchip_macro_read_value_ &= ~(0xFF); \
  34329. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  34330. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34331. }
  34332. #define SET_GPIO_21_dout_i2c2_pad_sck_oe { \
  34333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34334. _ezchip_macro_read_value_ &= ~(0xFF); \
  34335. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  34336. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34337. }
  34338. #define SET_GPIO_21_dout_i2c2_pad_sda_oe { \
  34339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34340. _ezchip_macro_read_value_ &= ~(0xFF); \
  34341. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  34342. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34343. }
  34344. #define SET_GPIO_21_dout_i2c3_pad_sck_oe { \
  34345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34346. _ezchip_macro_read_value_ &= ~(0xFF); \
  34347. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  34348. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34349. }
  34350. #define SET_GPIO_21_dout_i2c3_pad_sda_oe { \
  34351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34352. _ezchip_macro_read_value_ &= ~(0xFF); \
  34353. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  34354. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34355. }
  34356. #define SET_GPIO_21_dout_i2srx_bclk_out { \
  34357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34358. _ezchip_macro_read_value_ &= ~(0xFF); \
  34359. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  34360. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34361. }
  34362. #define SET_GPIO_21_dout_i2srx_bclk_out_oen { \
  34363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34364. _ezchip_macro_read_value_ &= ~(0xFF); \
  34365. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  34366. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34367. }
  34368. #define SET_GPIO_21_dout_i2srx_lrck_out { \
  34369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34370. _ezchip_macro_read_value_ &= ~(0xFF); \
  34371. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  34372. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34373. }
  34374. #define SET_GPIO_21_dout_i2srx_lrck_out_oen { \
  34375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34376. _ezchip_macro_read_value_ &= ~(0xFF); \
  34377. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  34378. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34379. }
  34380. #define SET_GPIO_21_dout_i2srx_mclk_out { \
  34381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34382. _ezchip_macro_read_value_ &= ~(0xFF); \
  34383. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  34384. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34385. }
  34386. #define SET_GPIO_21_dout_i2stx_bclk_out { \
  34387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34388. _ezchip_macro_read_value_ &= ~(0xFF); \
  34389. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  34390. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34391. }
  34392. #define SET_GPIO_21_dout_i2stx_bclk_out_oen { \
  34393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34394. _ezchip_macro_read_value_ &= ~(0xFF); \
  34395. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  34396. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34397. }
  34398. #define SET_GPIO_21_dout_i2stx_lrck_out { \
  34399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34400. _ezchip_macro_read_value_ &= ~(0xFF); \
  34401. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  34402. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34403. }
  34404. #define SET_GPIO_21_dout_i2stx_lrckout_oen { \
  34405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34406. _ezchip_macro_read_value_ &= ~(0xFF); \
  34407. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  34408. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34409. }
  34410. #define SET_GPIO_21_dout_i2stx_mclk_out { \
  34411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34412. _ezchip_macro_read_value_ &= ~(0xFF); \
  34413. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  34414. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34415. }
  34416. #define SET_GPIO_21_dout_i2stx_sdout0 { \
  34417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34418. _ezchip_macro_read_value_ &= ~(0xFF); \
  34419. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  34420. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34421. }
  34422. #define SET_GPIO_21_dout_i2stx_sdout1 { \
  34423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34424. _ezchip_macro_read_value_ &= ~(0xFF); \
  34425. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  34426. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34427. }
  34428. #define SET_GPIO_21_dout_lcd_pad_csm_n { \
  34429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34430. _ezchip_macro_read_value_ &= ~(0xFF); \
  34431. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  34432. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34433. }
  34434. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit0 { \
  34435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34436. _ezchip_macro_read_value_ &= ~(0xFF); \
  34437. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  34438. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34439. }
  34440. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit1 { \
  34441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34442. _ezchip_macro_read_value_ &= ~(0xFF); \
  34443. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  34444. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34445. }
  34446. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit2 { \
  34447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34448. _ezchip_macro_read_value_ &= ~(0xFF); \
  34449. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  34450. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34451. }
  34452. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit3 { \
  34453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34454. _ezchip_macro_read_value_ &= ~(0xFF); \
  34455. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  34456. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34457. }
  34458. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit4 { \
  34459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34460. _ezchip_macro_read_value_ &= ~(0xFF); \
  34461. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  34462. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34463. }
  34464. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit5 { \
  34465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34466. _ezchip_macro_read_value_ &= ~(0xFF); \
  34467. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  34468. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34469. }
  34470. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit6 { \
  34471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34472. _ezchip_macro_read_value_ &= ~(0xFF); \
  34473. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  34474. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34475. }
  34476. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit7 { \
  34477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34478. _ezchip_macro_read_value_ &= ~(0xFF); \
  34479. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  34480. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34481. }
  34482. #define SET_GPIO_21_dout_pwm_pad_out_bit0 { \
  34483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34484. _ezchip_macro_read_value_ &= ~(0xFF); \
  34485. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  34486. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34487. }
  34488. #define SET_GPIO_21_dout_pwm_pad_out_bit1 { \
  34489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34490. _ezchip_macro_read_value_ &= ~(0xFF); \
  34491. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  34492. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34493. }
  34494. #define SET_GPIO_21_dout_pwm_pad_out_bit2 { \
  34495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34496. _ezchip_macro_read_value_ &= ~(0xFF); \
  34497. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  34498. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34499. }
  34500. #define SET_GPIO_21_dout_pwm_pad_out_bit3 { \
  34501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34502. _ezchip_macro_read_value_ &= ~(0xFF); \
  34503. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  34504. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34505. }
  34506. #define SET_GPIO_21_dout_pwm_pad_out_bit4 { \
  34507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34508. _ezchip_macro_read_value_ &= ~(0xFF); \
  34509. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  34510. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34511. }
  34512. #define SET_GPIO_21_dout_pwm_pad_out_bit5 { \
  34513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34514. _ezchip_macro_read_value_ &= ~(0xFF); \
  34515. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  34516. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34517. }
  34518. #define SET_GPIO_21_dout_pwm_pad_out_bit6 { \
  34519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34520. _ezchip_macro_read_value_ &= ~(0xFF); \
  34521. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  34522. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34523. }
  34524. #define SET_GPIO_21_dout_pwm_pad_out_bit7 { \
  34525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34526. _ezchip_macro_read_value_ &= ~(0xFF); \
  34527. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  34528. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34529. }
  34530. #define SET_GPIO_21_dout_pwmdac_left_out { \
  34531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34532. _ezchip_macro_read_value_ &= ~(0xFF); \
  34533. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  34534. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34535. }
  34536. #define SET_GPIO_21_dout_pwmdac_right_out { \
  34537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34538. _ezchip_macro_read_value_ &= ~(0xFF); \
  34539. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  34540. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34541. }
  34542. #define SET_GPIO_21_dout_qspi_csn1_out { \
  34543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34544. _ezchip_macro_read_value_ &= ~(0xFF); \
  34545. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  34546. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34547. }
  34548. #define SET_GPIO_21_dout_qspi_csn2_out { \
  34549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34550. _ezchip_macro_read_value_ &= ~(0xFF); \
  34551. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  34552. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34553. }
  34554. #define SET_GPIO_21_dout_qspi_csn3_out { \
  34555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34556. _ezchip_macro_read_value_ &= ~(0xFF); \
  34557. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  34558. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34559. }
  34560. #define SET_GPIO_21_dout_register23_SCFG_cmsensor_rst0 { \
  34561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34562. _ezchip_macro_read_value_ &= ~(0xFF); \
  34563. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  34564. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34565. }
  34566. #define SET_GPIO_21_dout_register23_SCFG_cmsensor_rst1 { \
  34567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34568. _ezchip_macro_read_value_ &= ~(0xFF); \
  34569. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  34570. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34571. }
  34572. #define SET_GPIO_21_dout_register32_SCFG_gmac_phy_rstn { \
  34573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34574. _ezchip_macro_read_value_ &= ~(0xFF); \
  34575. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  34576. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34577. }
  34578. #define SET_GPIO_21_dout_sdio0_pad_card_power_en { \
  34579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34580. _ezchip_macro_read_value_ &= ~(0xFF); \
  34581. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  34582. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34583. }
  34584. #define SET_GPIO_21_dout_sdio0_pad_cclk_out { \
  34585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34586. _ezchip_macro_read_value_ &= ~(0xFF); \
  34587. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  34588. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34589. }
  34590. #define SET_GPIO_21_dout_sdio0_pad_ccmd_oe { \
  34591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34592. _ezchip_macro_read_value_ &= ~(0xFF); \
  34593. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  34594. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34595. }
  34596. #define SET_GPIO_21_dout_sdio0_pad_ccmd_out { \
  34597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34598. _ezchip_macro_read_value_ &= ~(0xFF); \
  34599. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  34600. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34601. }
  34602. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit0 { \
  34603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34604. _ezchip_macro_read_value_ &= ~(0xFF); \
  34605. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  34606. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34607. }
  34608. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit1 { \
  34609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34610. _ezchip_macro_read_value_ &= ~(0xFF); \
  34611. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  34612. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34613. }
  34614. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit2 { \
  34615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34616. _ezchip_macro_read_value_ &= ~(0xFF); \
  34617. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  34618. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34619. }
  34620. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit3 { \
  34621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34622. _ezchip_macro_read_value_ &= ~(0xFF); \
  34623. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  34624. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34625. }
  34626. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit4 { \
  34627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34628. _ezchip_macro_read_value_ &= ~(0xFF); \
  34629. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  34630. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34631. }
  34632. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit5 { \
  34633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34634. _ezchip_macro_read_value_ &= ~(0xFF); \
  34635. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  34636. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34637. }
  34638. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit6 { \
  34639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34640. _ezchip_macro_read_value_ &= ~(0xFF); \
  34641. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  34642. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34643. }
  34644. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit7 { \
  34645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34646. _ezchip_macro_read_value_ &= ~(0xFF); \
  34647. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  34648. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34649. }
  34650. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit0 { \
  34651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34652. _ezchip_macro_read_value_ &= ~(0xFF); \
  34653. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  34654. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34655. }
  34656. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit1 { \
  34657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34658. _ezchip_macro_read_value_ &= ~(0xFF); \
  34659. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  34660. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34661. }
  34662. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit2 { \
  34663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34664. _ezchip_macro_read_value_ &= ~(0xFF); \
  34665. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  34666. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34667. }
  34668. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit3 { \
  34669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34670. _ezchip_macro_read_value_ &= ~(0xFF); \
  34671. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  34672. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34673. }
  34674. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit4 { \
  34675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34676. _ezchip_macro_read_value_ &= ~(0xFF); \
  34677. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  34678. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34679. }
  34680. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit5 { \
  34681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34682. _ezchip_macro_read_value_ &= ~(0xFF); \
  34683. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  34684. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34685. }
  34686. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit6 { \
  34687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34688. _ezchip_macro_read_value_ &= ~(0xFF); \
  34689. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  34690. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34691. }
  34692. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit7 { \
  34693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34694. _ezchip_macro_read_value_ &= ~(0xFF); \
  34695. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  34696. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34697. }
  34698. #define SET_GPIO_21_dout_sdio0_pad_rst_n { \
  34699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34700. _ezchip_macro_read_value_ &= ~(0xFF); \
  34701. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  34702. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34703. }
  34704. #define SET_GPIO_21_dout_sdio1_pad_card_power_en { \
  34705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34706. _ezchip_macro_read_value_ &= ~(0xFF); \
  34707. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  34708. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34709. }
  34710. #define SET_GPIO_21_dout_sdio1_pad_cclk_out { \
  34711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34712. _ezchip_macro_read_value_ &= ~(0xFF); \
  34713. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  34714. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34715. }
  34716. #define SET_GPIO_21_dout_sdio1_pad_ccmd_oe { \
  34717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34718. _ezchip_macro_read_value_ &= ~(0xFF); \
  34719. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  34720. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34721. }
  34722. #define SET_GPIO_21_dout_sdio1_pad_ccmd_out { \
  34723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34724. _ezchip_macro_read_value_ &= ~(0xFF); \
  34725. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  34726. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34727. }
  34728. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit0 { \
  34729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34730. _ezchip_macro_read_value_ &= ~(0xFF); \
  34731. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  34732. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34733. }
  34734. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit1 { \
  34735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34736. _ezchip_macro_read_value_ &= ~(0xFF); \
  34737. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  34738. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34739. }
  34740. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit2 { \
  34741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34742. _ezchip_macro_read_value_ &= ~(0xFF); \
  34743. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  34744. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34745. }
  34746. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit3 { \
  34747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34748. _ezchip_macro_read_value_ &= ~(0xFF); \
  34749. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  34750. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34751. }
  34752. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit4 { \
  34753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34754. _ezchip_macro_read_value_ &= ~(0xFF); \
  34755. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  34756. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34757. }
  34758. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit5 { \
  34759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34760. _ezchip_macro_read_value_ &= ~(0xFF); \
  34761. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  34762. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34763. }
  34764. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit6 { \
  34765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34766. _ezchip_macro_read_value_ &= ~(0xFF); \
  34767. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  34768. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34769. }
  34770. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit7 { \
  34771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34772. _ezchip_macro_read_value_ &= ~(0xFF); \
  34773. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  34774. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34775. }
  34776. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit0 { \
  34777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34778. _ezchip_macro_read_value_ &= ~(0xFF); \
  34779. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  34780. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34781. }
  34782. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit1 { \
  34783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34784. _ezchip_macro_read_value_ &= ~(0xFF); \
  34785. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  34786. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34787. }
  34788. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit2 { \
  34789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34790. _ezchip_macro_read_value_ &= ~(0xFF); \
  34791. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  34792. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34793. }
  34794. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit3 { \
  34795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34796. _ezchip_macro_read_value_ &= ~(0xFF); \
  34797. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  34798. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34799. }
  34800. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit4 { \
  34801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34802. _ezchip_macro_read_value_ &= ~(0xFF); \
  34803. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  34804. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34805. }
  34806. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit5 { \
  34807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34808. _ezchip_macro_read_value_ &= ~(0xFF); \
  34809. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  34810. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34811. }
  34812. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit6 { \
  34813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34814. _ezchip_macro_read_value_ &= ~(0xFF); \
  34815. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  34816. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34817. }
  34818. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit7 { \
  34819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34820. _ezchip_macro_read_value_ &= ~(0xFF); \
  34821. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  34822. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34823. }
  34824. #define SET_GPIO_21_dout_sdio1_pad_rst_n { \
  34825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34826. _ezchip_macro_read_value_ &= ~(0xFF); \
  34827. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  34828. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34829. }
  34830. #define SET_GPIO_21_dout_spdif_tx_sdout { \
  34831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34832. _ezchip_macro_read_value_ &= ~(0xFF); \
  34833. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  34834. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34835. }
  34836. #define SET_GPIO_21_dout_spdif_tx_sdout_oen { \
  34837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34838. _ezchip_macro_read_value_ &= ~(0xFF); \
  34839. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  34840. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34841. }
  34842. #define SET_GPIO_21_dout_spi0_pad_oe_n { \
  34843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34844. _ezchip_macro_read_value_ &= ~(0xFF); \
  34845. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  34846. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34847. }
  34848. #define SET_GPIO_21_dout_spi0_pad_sck_out { \
  34849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34850. _ezchip_macro_read_value_ &= ~(0xFF); \
  34851. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  34852. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34853. }
  34854. #define SET_GPIO_21_dout_spi0_pad_ss_0_n { \
  34855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34856. _ezchip_macro_read_value_ &= ~(0xFF); \
  34857. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  34858. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34859. }
  34860. #define SET_GPIO_21_dout_spi0_pad_ss_1_n { \
  34861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34862. _ezchip_macro_read_value_ &= ~(0xFF); \
  34863. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  34864. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34865. }
  34866. #define SET_GPIO_21_dout_spi0_pad_txd { \
  34867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34868. _ezchip_macro_read_value_ &= ~(0xFF); \
  34869. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  34870. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34871. }
  34872. #define SET_GPIO_21_dout_spi1_pad_oe_n { \
  34873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34874. _ezchip_macro_read_value_ &= ~(0xFF); \
  34875. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  34876. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34877. }
  34878. #define SET_GPIO_21_dout_spi1_pad_sck_out { \
  34879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34880. _ezchip_macro_read_value_ &= ~(0xFF); \
  34881. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  34882. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34883. }
  34884. #define SET_GPIO_21_dout_spi1_pad_ss_0_n { \
  34885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34886. _ezchip_macro_read_value_ &= ~(0xFF); \
  34887. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  34888. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34889. }
  34890. #define SET_GPIO_21_dout_spi1_pad_ss_1_n { \
  34891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34892. _ezchip_macro_read_value_ &= ~(0xFF); \
  34893. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  34894. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34895. }
  34896. #define SET_GPIO_21_dout_spi1_pad_txd { \
  34897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34898. _ezchip_macro_read_value_ &= ~(0xFF); \
  34899. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  34900. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34901. }
  34902. #define SET_GPIO_21_dout_spi2_pad_oe_n { \
  34903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34904. _ezchip_macro_read_value_ &= ~(0xFF); \
  34905. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  34906. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34907. }
  34908. #define SET_GPIO_21_dout_spi2_pad_sck_out { \
  34909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34910. _ezchip_macro_read_value_ &= ~(0xFF); \
  34911. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  34912. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34913. }
  34914. #define SET_GPIO_21_dout_spi2_pad_ss_0_n { \
  34915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34916. _ezchip_macro_read_value_ &= ~(0xFF); \
  34917. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  34918. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34919. }
  34920. #define SET_GPIO_21_dout_spi2_pad_ss_1_n { \
  34921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34922. _ezchip_macro_read_value_ &= ~(0xFF); \
  34923. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  34924. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34925. }
  34926. #define SET_GPIO_21_dout_spi2_pad_txd { \
  34927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34928. _ezchip_macro_read_value_ &= ~(0xFF); \
  34929. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  34930. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34931. }
  34932. #define SET_GPIO_21_dout_spi2ahb_pad_oe_n_bit0 { \
  34933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34934. _ezchip_macro_read_value_ &= ~(0xFF); \
  34935. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  34936. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34937. }
  34938. #define SET_GPIO_21_dout_spi2ahb_pad_oe_n_bit1 { \
  34939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34940. _ezchip_macro_read_value_ &= ~(0xFF); \
  34941. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  34942. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34943. }
  34944. #define SET_GPIO_21_dout_spi2ahb_pad_oe_n_bit2 { \
  34945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34946. _ezchip_macro_read_value_ &= ~(0xFF); \
  34947. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  34948. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34949. }
  34950. #define SET_GPIO_21_dout_spi2ahb_pad_oe_n_bit3 { \
  34951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34952. _ezchip_macro_read_value_ &= ~(0xFF); \
  34953. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  34954. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34955. }
  34956. #define SET_GPIO_21_dout_spi2ahb_pad_txd_bit0 { \
  34957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34958. _ezchip_macro_read_value_ &= ~(0xFF); \
  34959. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  34960. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34961. }
  34962. #define SET_GPIO_21_dout_spi2ahb_pad_txd_bit1 { \
  34963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34964. _ezchip_macro_read_value_ &= ~(0xFF); \
  34965. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  34966. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34967. }
  34968. #define SET_GPIO_21_dout_spi2ahb_pad_txd_bit2 { \
  34969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34970. _ezchip_macro_read_value_ &= ~(0xFF); \
  34971. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  34972. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34973. }
  34974. #define SET_GPIO_21_dout_spi2ahb_pad_txd_bit3 { \
  34975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34976. _ezchip_macro_read_value_ &= ~(0xFF); \
  34977. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  34978. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34979. }
  34980. #define SET_GPIO_21_dout_spi3_pad_oe_n { \
  34981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34982. _ezchip_macro_read_value_ &= ~(0xFF); \
  34983. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  34984. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34985. }
  34986. #define SET_GPIO_21_dout_spi3_pad_sck_out { \
  34987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34988. _ezchip_macro_read_value_ &= ~(0xFF); \
  34989. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  34990. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34991. }
  34992. #define SET_GPIO_21_dout_spi3_pad_ss_0_n { \
  34993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34994. _ezchip_macro_read_value_ &= ~(0xFF); \
  34995. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  34996. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34997. }
  34998. #define SET_GPIO_21_dout_spi3_pad_ss_1_n { \
  34999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35000. _ezchip_macro_read_value_ &= ~(0xFF); \
  35001. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  35002. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35003. }
  35004. #define SET_GPIO_21_dout_spi3_pad_txd { \
  35005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35006. _ezchip_macro_read_value_ &= ~(0xFF); \
  35007. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  35008. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35009. }
  35010. #define SET_GPIO_21_dout_uart0_pad_dtrn { \
  35011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35012. _ezchip_macro_read_value_ &= ~(0xFF); \
  35013. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  35014. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35015. }
  35016. #define SET_GPIO_21_dout_uart0_pad_rtsn { \
  35017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35018. _ezchip_macro_read_value_ &= ~(0xFF); \
  35019. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  35020. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35021. }
  35022. #define SET_GPIO_21_dout_uart0_pad_sout { \
  35023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35024. _ezchip_macro_read_value_ &= ~(0xFF); \
  35025. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  35026. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35027. }
  35028. #define SET_GPIO_21_dout_uart1_pad_sout { \
  35029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35030. _ezchip_macro_read_value_ &= ~(0xFF); \
  35031. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  35032. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35033. }
  35034. #define SET_GPIO_21_dout_uart2_pad_dtr_n { \
  35035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35036. _ezchip_macro_read_value_ &= ~(0xFF); \
  35037. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  35038. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35039. }
  35040. #define SET_GPIO_21_dout_uart2_pad_rts_n { \
  35041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35042. _ezchip_macro_read_value_ &= ~(0xFF); \
  35043. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  35044. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35045. }
  35046. #define SET_GPIO_21_dout_uart2_pad_sout { \
  35047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35048. _ezchip_macro_read_value_ &= ~(0xFF); \
  35049. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  35050. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35051. }
  35052. #define SET_GPIO_21_dout_uart3_pad_sout { \
  35053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35054. _ezchip_macro_read_value_ &= ~(0xFF); \
  35055. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  35056. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35057. }
  35058. #define SET_GPIO_21_dout_usb_drv_bus { \
  35059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35060. _ezchip_macro_read_value_ &= ~(0xFF); \
  35061. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  35062. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35063. }
  35064. #define SET_GPIO_21_doen_reverse_(en) { \
  35065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35066. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  35067. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  35068. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35069. }
  35070. #define SET_GPIO_21_doen_LOW { \
  35071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35072. _ezchip_macro_read_value_ &= ~(0xFF); \
  35073. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  35074. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35075. }
  35076. #define SET_GPIO_21_doen_HIGH { \
  35077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35078. _ezchip_macro_read_value_ &= ~(0xFF); \
  35079. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  35080. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35081. }
  35082. #define SET_GPIO_21_doen_clk_gmac_tophyref { \
  35083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35084. _ezchip_macro_read_value_ &= ~(0xFF); \
  35085. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  35086. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35087. }
  35088. #define SET_GPIO_21_doen_cpu_jtag_tdo { \
  35089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35090. _ezchip_macro_read_value_ &= ~(0xFF); \
  35091. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  35092. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35093. }
  35094. #define SET_GPIO_21_doen_cpu_jtag_tdo_oen { \
  35095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35096. _ezchip_macro_read_value_ &= ~(0xFF); \
  35097. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  35098. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35099. }
  35100. #define SET_GPIO_21_doen_dmic_clk_out { \
  35101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35102. _ezchip_macro_read_value_ &= ~(0xFF); \
  35103. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  35104. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35105. }
  35106. #define SET_GPIO_21_doen_dsp_JTDOEn_pad { \
  35107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35108. _ezchip_macro_read_value_ &= ~(0xFF); \
  35109. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  35110. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35111. }
  35112. #define SET_GPIO_21_doen_dsp_JTDO_pad { \
  35113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35114. _ezchip_macro_read_value_ &= ~(0xFF); \
  35115. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  35116. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35117. }
  35118. #define SET_GPIO_21_doen_i2c0_pad_sck_oe { \
  35119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35120. _ezchip_macro_read_value_ &= ~(0xFF); \
  35121. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  35122. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35123. }
  35124. #define SET_GPIO_21_doen_i2c0_pad_sda_oe { \
  35125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35126. _ezchip_macro_read_value_ &= ~(0xFF); \
  35127. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  35128. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35129. }
  35130. #define SET_GPIO_21_doen_i2c1_pad_sck_oe { \
  35131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35132. _ezchip_macro_read_value_ &= ~(0xFF); \
  35133. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  35134. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35135. }
  35136. #define SET_GPIO_21_doen_i2c1_pad_sda_oe { \
  35137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35138. _ezchip_macro_read_value_ &= ~(0xFF); \
  35139. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  35140. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35141. }
  35142. #define SET_GPIO_21_doen_i2c2_pad_sck_oe { \
  35143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35144. _ezchip_macro_read_value_ &= ~(0xFF); \
  35145. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  35146. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35147. }
  35148. #define SET_GPIO_21_doen_i2c2_pad_sda_oe { \
  35149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35150. _ezchip_macro_read_value_ &= ~(0xFF); \
  35151. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  35152. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35153. }
  35154. #define SET_GPIO_21_doen_i2c3_pad_sck_oe { \
  35155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35156. _ezchip_macro_read_value_ &= ~(0xFF); \
  35157. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  35158. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35159. }
  35160. #define SET_GPIO_21_doen_i2c3_pad_sda_oe { \
  35161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35162. _ezchip_macro_read_value_ &= ~(0xFF); \
  35163. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  35164. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35165. }
  35166. #define SET_GPIO_21_doen_i2srx_bclk_out { \
  35167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35168. _ezchip_macro_read_value_ &= ~(0xFF); \
  35169. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  35170. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35171. }
  35172. #define SET_GPIO_21_doen_i2srx_bclk_out_oen { \
  35173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35174. _ezchip_macro_read_value_ &= ~(0xFF); \
  35175. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  35176. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35177. }
  35178. #define SET_GPIO_21_doen_i2srx_lrck_out { \
  35179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35180. _ezchip_macro_read_value_ &= ~(0xFF); \
  35181. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  35182. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35183. }
  35184. #define SET_GPIO_21_doen_i2srx_lrck_out_oen { \
  35185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35186. _ezchip_macro_read_value_ &= ~(0xFF); \
  35187. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  35188. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35189. }
  35190. #define SET_GPIO_21_doen_i2srx_mclk_out { \
  35191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35192. _ezchip_macro_read_value_ &= ~(0xFF); \
  35193. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  35194. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35195. }
  35196. #define SET_GPIO_21_doen_i2stx_bclk_out { \
  35197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35198. _ezchip_macro_read_value_ &= ~(0xFF); \
  35199. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  35200. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35201. }
  35202. #define SET_GPIO_21_doen_i2stx_bclk_out_oen { \
  35203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35204. _ezchip_macro_read_value_ &= ~(0xFF); \
  35205. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  35206. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35207. }
  35208. #define SET_GPIO_21_doen_i2stx_lrck_out { \
  35209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35210. _ezchip_macro_read_value_ &= ~(0xFF); \
  35211. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  35212. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35213. }
  35214. #define SET_GPIO_21_doen_i2stx_lrckout_oen { \
  35215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35216. _ezchip_macro_read_value_ &= ~(0xFF); \
  35217. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  35218. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35219. }
  35220. #define SET_GPIO_21_doen_i2stx_mclk_out { \
  35221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35222. _ezchip_macro_read_value_ &= ~(0xFF); \
  35223. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  35224. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35225. }
  35226. #define SET_GPIO_21_doen_i2stx_sdout0 { \
  35227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35228. _ezchip_macro_read_value_ &= ~(0xFF); \
  35229. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  35230. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35231. }
  35232. #define SET_GPIO_21_doen_i2stx_sdout1 { \
  35233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35234. _ezchip_macro_read_value_ &= ~(0xFF); \
  35235. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  35236. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35237. }
  35238. #define SET_GPIO_21_doen_lcd_pad_csm_n { \
  35239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35240. _ezchip_macro_read_value_ &= ~(0xFF); \
  35241. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  35242. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35243. }
  35244. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit0 { \
  35245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35246. _ezchip_macro_read_value_ &= ~(0xFF); \
  35247. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  35248. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35249. }
  35250. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit1 { \
  35251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35252. _ezchip_macro_read_value_ &= ~(0xFF); \
  35253. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  35254. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35255. }
  35256. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit2 { \
  35257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35258. _ezchip_macro_read_value_ &= ~(0xFF); \
  35259. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  35260. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35261. }
  35262. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit3 { \
  35263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35264. _ezchip_macro_read_value_ &= ~(0xFF); \
  35265. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  35266. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35267. }
  35268. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit4 { \
  35269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35270. _ezchip_macro_read_value_ &= ~(0xFF); \
  35271. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  35272. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35273. }
  35274. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit5 { \
  35275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35276. _ezchip_macro_read_value_ &= ~(0xFF); \
  35277. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  35278. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35279. }
  35280. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit6 { \
  35281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35282. _ezchip_macro_read_value_ &= ~(0xFF); \
  35283. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  35284. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35285. }
  35286. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit7 { \
  35287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35288. _ezchip_macro_read_value_ &= ~(0xFF); \
  35289. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  35290. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35291. }
  35292. #define SET_GPIO_21_doen_pwm_pad_out_bit0 { \
  35293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35294. _ezchip_macro_read_value_ &= ~(0xFF); \
  35295. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  35296. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35297. }
  35298. #define SET_GPIO_21_doen_pwm_pad_out_bit1 { \
  35299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35300. _ezchip_macro_read_value_ &= ~(0xFF); \
  35301. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  35302. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35303. }
  35304. #define SET_GPIO_21_doen_pwm_pad_out_bit2 { \
  35305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35306. _ezchip_macro_read_value_ &= ~(0xFF); \
  35307. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  35308. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35309. }
  35310. #define SET_GPIO_21_doen_pwm_pad_out_bit3 { \
  35311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35312. _ezchip_macro_read_value_ &= ~(0xFF); \
  35313. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  35314. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35315. }
  35316. #define SET_GPIO_21_doen_pwm_pad_out_bit4 { \
  35317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35318. _ezchip_macro_read_value_ &= ~(0xFF); \
  35319. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  35320. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35321. }
  35322. #define SET_GPIO_21_doen_pwm_pad_out_bit5 { \
  35323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35324. _ezchip_macro_read_value_ &= ~(0xFF); \
  35325. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  35326. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35327. }
  35328. #define SET_GPIO_21_doen_pwm_pad_out_bit6 { \
  35329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35330. _ezchip_macro_read_value_ &= ~(0xFF); \
  35331. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  35332. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35333. }
  35334. #define SET_GPIO_21_doen_pwm_pad_out_bit7 { \
  35335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35336. _ezchip_macro_read_value_ &= ~(0xFF); \
  35337. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  35338. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35339. }
  35340. #define SET_GPIO_21_doen_pwmdac_left_out { \
  35341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35342. _ezchip_macro_read_value_ &= ~(0xFF); \
  35343. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  35344. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35345. }
  35346. #define SET_GPIO_21_doen_pwmdac_right_out { \
  35347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35348. _ezchip_macro_read_value_ &= ~(0xFF); \
  35349. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  35350. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35351. }
  35352. #define SET_GPIO_21_doen_qspi_csn1_out { \
  35353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35354. _ezchip_macro_read_value_ &= ~(0xFF); \
  35355. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  35356. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35357. }
  35358. #define SET_GPIO_21_doen_qspi_csn2_out { \
  35359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35360. _ezchip_macro_read_value_ &= ~(0xFF); \
  35361. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  35362. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35363. }
  35364. #define SET_GPIO_21_doen_qspi_csn3_out { \
  35365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35366. _ezchip_macro_read_value_ &= ~(0xFF); \
  35367. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  35368. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35369. }
  35370. #define SET_GPIO_21_doen_register23_SCFG_cmsensor_rst0 { \
  35371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35372. _ezchip_macro_read_value_ &= ~(0xFF); \
  35373. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  35374. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35375. }
  35376. #define SET_GPIO_21_doen_register23_SCFG_cmsensor_rst1 { \
  35377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35378. _ezchip_macro_read_value_ &= ~(0xFF); \
  35379. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  35380. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35381. }
  35382. #define SET_GPIO_21_doen_register32_SCFG_gmac_phy_rstn { \
  35383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35384. _ezchip_macro_read_value_ &= ~(0xFF); \
  35385. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  35386. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35387. }
  35388. #define SET_GPIO_21_doen_sdio0_pad_card_power_en { \
  35389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35390. _ezchip_macro_read_value_ &= ~(0xFF); \
  35391. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  35392. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35393. }
  35394. #define SET_GPIO_21_doen_sdio0_pad_cclk_out { \
  35395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35396. _ezchip_macro_read_value_ &= ~(0xFF); \
  35397. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  35398. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35399. }
  35400. #define SET_GPIO_21_doen_sdio0_pad_ccmd_oe { \
  35401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35402. _ezchip_macro_read_value_ &= ~(0xFF); \
  35403. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  35404. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35405. }
  35406. #define SET_GPIO_21_doen_sdio0_pad_ccmd_out { \
  35407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35408. _ezchip_macro_read_value_ &= ~(0xFF); \
  35409. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  35410. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35411. }
  35412. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit0 { \
  35413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35414. _ezchip_macro_read_value_ &= ~(0xFF); \
  35415. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  35416. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35417. }
  35418. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit1 { \
  35419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35420. _ezchip_macro_read_value_ &= ~(0xFF); \
  35421. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  35422. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35423. }
  35424. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit2 { \
  35425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35426. _ezchip_macro_read_value_ &= ~(0xFF); \
  35427. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  35428. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35429. }
  35430. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit3 { \
  35431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35432. _ezchip_macro_read_value_ &= ~(0xFF); \
  35433. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  35434. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35435. }
  35436. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit4 { \
  35437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35438. _ezchip_macro_read_value_ &= ~(0xFF); \
  35439. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  35440. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35441. }
  35442. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit5 { \
  35443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35444. _ezchip_macro_read_value_ &= ~(0xFF); \
  35445. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  35446. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35447. }
  35448. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit6 { \
  35449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35450. _ezchip_macro_read_value_ &= ~(0xFF); \
  35451. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  35452. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35453. }
  35454. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit7 { \
  35455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35456. _ezchip_macro_read_value_ &= ~(0xFF); \
  35457. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  35458. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35459. }
  35460. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit0 { \
  35461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35462. _ezchip_macro_read_value_ &= ~(0xFF); \
  35463. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  35464. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35465. }
  35466. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit1 { \
  35467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35468. _ezchip_macro_read_value_ &= ~(0xFF); \
  35469. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  35470. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35471. }
  35472. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit2 { \
  35473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35474. _ezchip_macro_read_value_ &= ~(0xFF); \
  35475. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  35476. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35477. }
  35478. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit3 { \
  35479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35480. _ezchip_macro_read_value_ &= ~(0xFF); \
  35481. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  35482. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35483. }
  35484. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit4 { \
  35485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35486. _ezchip_macro_read_value_ &= ~(0xFF); \
  35487. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  35488. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35489. }
  35490. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit5 { \
  35491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35492. _ezchip_macro_read_value_ &= ~(0xFF); \
  35493. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  35494. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35495. }
  35496. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit6 { \
  35497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35498. _ezchip_macro_read_value_ &= ~(0xFF); \
  35499. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  35500. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35501. }
  35502. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit7 { \
  35503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35504. _ezchip_macro_read_value_ &= ~(0xFF); \
  35505. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  35506. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35507. }
  35508. #define SET_GPIO_21_doen_sdio0_pad_rst_n { \
  35509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35510. _ezchip_macro_read_value_ &= ~(0xFF); \
  35511. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  35512. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35513. }
  35514. #define SET_GPIO_21_doen_sdio1_pad_card_power_en { \
  35515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35516. _ezchip_macro_read_value_ &= ~(0xFF); \
  35517. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  35518. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35519. }
  35520. #define SET_GPIO_21_doen_sdio1_pad_cclk_out { \
  35521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35522. _ezchip_macro_read_value_ &= ~(0xFF); \
  35523. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  35524. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35525. }
  35526. #define SET_GPIO_21_doen_sdio1_pad_ccmd_oe { \
  35527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35528. _ezchip_macro_read_value_ &= ~(0xFF); \
  35529. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  35530. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35531. }
  35532. #define SET_GPIO_21_doen_sdio1_pad_ccmd_out { \
  35533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35534. _ezchip_macro_read_value_ &= ~(0xFF); \
  35535. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  35536. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35537. }
  35538. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit0 { \
  35539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35540. _ezchip_macro_read_value_ &= ~(0xFF); \
  35541. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  35542. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35543. }
  35544. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit1 { \
  35545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35546. _ezchip_macro_read_value_ &= ~(0xFF); \
  35547. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  35548. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35549. }
  35550. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit2 { \
  35551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35552. _ezchip_macro_read_value_ &= ~(0xFF); \
  35553. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  35554. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35555. }
  35556. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit3 { \
  35557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35558. _ezchip_macro_read_value_ &= ~(0xFF); \
  35559. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  35560. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35561. }
  35562. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit4 { \
  35563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35564. _ezchip_macro_read_value_ &= ~(0xFF); \
  35565. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  35566. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35567. }
  35568. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit5 { \
  35569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35570. _ezchip_macro_read_value_ &= ~(0xFF); \
  35571. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  35572. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35573. }
  35574. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit6 { \
  35575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35576. _ezchip_macro_read_value_ &= ~(0xFF); \
  35577. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  35578. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35579. }
  35580. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit7 { \
  35581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35582. _ezchip_macro_read_value_ &= ~(0xFF); \
  35583. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  35584. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35585. }
  35586. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit0 { \
  35587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35588. _ezchip_macro_read_value_ &= ~(0xFF); \
  35589. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  35590. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35591. }
  35592. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit1 { \
  35593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35594. _ezchip_macro_read_value_ &= ~(0xFF); \
  35595. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  35596. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35597. }
  35598. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit2 { \
  35599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35600. _ezchip_macro_read_value_ &= ~(0xFF); \
  35601. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  35602. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35603. }
  35604. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit3 { \
  35605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35606. _ezchip_macro_read_value_ &= ~(0xFF); \
  35607. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  35608. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35609. }
  35610. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit4 { \
  35611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35612. _ezchip_macro_read_value_ &= ~(0xFF); \
  35613. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  35614. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35615. }
  35616. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit5 { \
  35617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35618. _ezchip_macro_read_value_ &= ~(0xFF); \
  35619. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  35620. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35621. }
  35622. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit6 { \
  35623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35624. _ezchip_macro_read_value_ &= ~(0xFF); \
  35625. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  35626. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35627. }
  35628. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit7 { \
  35629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35630. _ezchip_macro_read_value_ &= ~(0xFF); \
  35631. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  35632. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35633. }
  35634. #define SET_GPIO_21_doen_sdio1_pad_rst_n { \
  35635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35636. _ezchip_macro_read_value_ &= ~(0xFF); \
  35637. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  35638. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35639. }
  35640. #define SET_GPIO_21_doen_spdif_tx_sdout { \
  35641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35642. _ezchip_macro_read_value_ &= ~(0xFF); \
  35643. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  35644. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35645. }
  35646. #define SET_GPIO_21_doen_spdif_tx_sdout_oen { \
  35647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35648. _ezchip_macro_read_value_ &= ~(0xFF); \
  35649. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  35650. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35651. }
  35652. #define SET_GPIO_21_doen_spi0_pad_oe_n { \
  35653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35654. _ezchip_macro_read_value_ &= ~(0xFF); \
  35655. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  35656. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35657. }
  35658. #define SET_GPIO_21_doen_spi0_pad_sck_out { \
  35659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35660. _ezchip_macro_read_value_ &= ~(0xFF); \
  35661. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  35662. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35663. }
  35664. #define SET_GPIO_21_doen_spi0_pad_ss_0_n { \
  35665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35666. _ezchip_macro_read_value_ &= ~(0xFF); \
  35667. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  35668. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35669. }
  35670. #define SET_GPIO_21_doen_spi0_pad_ss_1_n { \
  35671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35672. _ezchip_macro_read_value_ &= ~(0xFF); \
  35673. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  35674. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35675. }
  35676. #define SET_GPIO_21_doen_spi0_pad_txd { \
  35677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35678. _ezchip_macro_read_value_ &= ~(0xFF); \
  35679. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  35680. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35681. }
  35682. #define SET_GPIO_21_doen_spi1_pad_oe_n { \
  35683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35684. _ezchip_macro_read_value_ &= ~(0xFF); \
  35685. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  35686. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35687. }
  35688. #define SET_GPIO_21_doen_spi1_pad_sck_out { \
  35689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35690. _ezchip_macro_read_value_ &= ~(0xFF); \
  35691. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  35692. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35693. }
  35694. #define SET_GPIO_21_doen_spi1_pad_ss_0_n { \
  35695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35696. _ezchip_macro_read_value_ &= ~(0xFF); \
  35697. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  35698. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35699. }
  35700. #define SET_GPIO_21_doen_spi1_pad_ss_1_n { \
  35701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35702. _ezchip_macro_read_value_ &= ~(0xFF); \
  35703. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  35704. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35705. }
  35706. #define SET_GPIO_21_doen_spi1_pad_txd { \
  35707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35708. _ezchip_macro_read_value_ &= ~(0xFF); \
  35709. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  35710. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35711. }
  35712. #define SET_GPIO_21_doen_spi2_pad_oe_n { \
  35713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35714. _ezchip_macro_read_value_ &= ~(0xFF); \
  35715. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  35716. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35717. }
  35718. #define SET_GPIO_21_doen_spi2_pad_sck_out { \
  35719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35720. _ezchip_macro_read_value_ &= ~(0xFF); \
  35721. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  35722. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35723. }
  35724. #define SET_GPIO_21_doen_spi2_pad_ss_0_n { \
  35725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35726. _ezchip_macro_read_value_ &= ~(0xFF); \
  35727. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  35728. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35729. }
  35730. #define SET_GPIO_21_doen_spi2_pad_ss_1_n { \
  35731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35732. _ezchip_macro_read_value_ &= ~(0xFF); \
  35733. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  35734. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35735. }
  35736. #define SET_GPIO_21_doen_spi2_pad_txd { \
  35737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35738. _ezchip_macro_read_value_ &= ~(0xFF); \
  35739. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  35740. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35741. }
  35742. #define SET_GPIO_21_doen_spi2ahb_pad_oe_n_bit0 { \
  35743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35744. _ezchip_macro_read_value_ &= ~(0xFF); \
  35745. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  35746. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35747. }
  35748. #define SET_GPIO_21_doen_spi2ahb_pad_oe_n_bit1 { \
  35749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35750. _ezchip_macro_read_value_ &= ~(0xFF); \
  35751. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  35752. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35753. }
  35754. #define SET_GPIO_21_doen_spi2ahb_pad_oe_n_bit2 { \
  35755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35756. _ezchip_macro_read_value_ &= ~(0xFF); \
  35757. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  35758. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35759. }
  35760. #define SET_GPIO_21_doen_spi2ahb_pad_oe_n_bit3 { \
  35761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35762. _ezchip_macro_read_value_ &= ~(0xFF); \
  35763. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  35764. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35765. }
  35766. #define SET_GPIO_21_doen_spi2ahb_pad_txd_bit0 { \
  35767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35768. _ezchip_macro_read_value_ &= ~(0xFF); \
  35769. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  35770. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35771. }
  35772. #define SET_GPIO_21_doen_spi2ahb_pad_txd_bit1 { \
  35773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35774. _ezchip_macro_read_value_ &= ~(0xFF); \
  35775. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  35776. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35777. }
  35778. #define SET_GPIO_21_doen_spi2ahb_pad_txd_bit2 { \
  35779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35780. _ezchip_macro_read_value_ &= ~(0xFF); \
  35781. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  35782. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35783. }
  35784. #define SET_GPIO_21_doen_spi2ahb_pad_txd_bit3 { \
  35785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35786. _ezchip_macro_read_value_ &= ~(0xFF); \
  35787. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  35788. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35789. }
  35790. #define SET_GPIO_21_doen_spi3_pad_oe_n { \
  35791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35792. _ezchip_macro_read_value_ &= ~(0xFF); \
  35793. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  35794. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35795. }
  35796. #define SET_GPIO_21_doen_spi3_pad_sck_out { \
  35797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35798. _ezchip_macro_read_value_ &= ~(0xFF); \
  35799. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  35800. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35801. }
  35802. #define SET_GPIO_21_doen_spi3_pad_ss_0_n { \
  35803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35804. _ezchip_macro_read_value_ &= ~(0xFF); \
  35805. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  35806. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35807. }
  35808. #define SET_GPIO_21_doen_spi3_pad_ss_1_n { \
  35809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35810. _ezchip_macro_read_value_ &= ~(0xFF); \
  35811. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  35812. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35813. }
  35814. #define SET_GPIO_21_doen_spi3_pad_txd { \
  35815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35816. _ezchip_macro_read_value_ &= ~(0xFF); \
  35817. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  35818. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35819. }
  35820. #define SET_GPIO_21_doen_uart0_pad_dtrn { \
  35821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35822. _ezchip_macro_read_value_ &= ~(0xFF); \
  35823. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  35824. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35825. }
  35826. #define SET_GPIO_21_doen_uart0_pad_rtsn { \
  35827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35828. _ezchip_macro_read_value_ &= ~(0xFF); \
  35829. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  35830. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35831. }
  35832. #define SET_GPIO_21_doen_uart0_pad_sout { \
  35833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35834. _ezchip_macro_read_value_ &= ~(0xFF); \
  35835. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  35836. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35837. }
  35838. #define SET_GPIO_21_doen_uart1_pad_sout { \
  35839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35840. _ezchip_macro_read_value_ &= ~(0xFF); \
  35841. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  35842. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35843. }
  35844. #define SET_GPIO_21_doen_uart2_pad_dtr_n { \
  35845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35846. _ezchip_macro_read_value_ &= ~(0xFF); \
  35847. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  35848. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35849. }
  35850. #define SET_GPIO_21_doen_uart2_pad_rts_n { \
  35851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35852. _ezchip_macro_read_value_ &= ~(0xFF); \
  35853. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  35854. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35855. }
  35856. #define SET_GPIO_21_doen_uart2_pad_sout { \
  35857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35858. _ezchip_macro_read_value_ &= ~(0xFF); \
  35859. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  35860. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35861. }
  35862. #define SET_GPIO_21_doen_uart3_pad_sout { \
  35863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35864. _ezchip_macro_read_value_ &= ~(0xFF); \
  35865. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  35866. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35867. }
  35868. #define SET_GPIO_21_doen_usb_drv_bus { \
  35869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35870. _ezchip_macro_read_value_ &= ~(0xFF); \
  35871. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  35872. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35873. }
  35874. #define SET_GPIO_22_dout_reverse_(en) { \
  35875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35876. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  35877. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  35878. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35879. }
  35880. #define SET_GPIO_22_dout_LOW { \
  35881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35882. _ezchip_macro_read_value_ &= ~(0xFF); \
  35883. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  35884. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35885. }
  35886. #define SET_GPIO_22_dout_HIGH { \
  35887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35888. _ezchip_macro_read_value_ &= ~(0xFF); \
  35889. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  35890. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35891. }
  35892. #define SET_GPIO_22_dout_clk_gmac_tophyref { \
  35893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35894. _ezchip_macro_read_value_ &= ~(0xFF); \
  35895. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  35896. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35897. }
  35898. #define SET_GPIO_22_dout_cpu_jtag_tdo { \
  35899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35900. _ezchip_macro_read_value_ &= ~(0xFF); \
  35901. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  35902. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35903. }
  35904. #define SET_GPIO_22_dout_cpu_jtag_tdo_oen { \
  35905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35906. _ezchip_macro_read_value_ &= ~(0xFF); \
  35907. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  35908. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35909. }
  35910. #define SET_GPIO_22_dout_dmic_clk_out { \
  35911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35912. _ezchip_macro_read_value_ &= ~(0xFF); \
  35913. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  35914. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35915. }
  35916. #define SET_GPIO_22_dout_dsp_JTDOEn_pad { \
  35917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35918. _ezchip_macro_read_value_ &= ~(0xFF); \
  35919. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  35920. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35921. }
  35922. #define SET_GPIO_22_dout_dsp_JTDO_pad { \
  35923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35924. _ezchip_macro_read_value_ &= ~(0xFF); \
  35925. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  35926. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35927. }
  35928. #define SET_GPIO_22_dout_i2c0_pad_sck_oe { \
  35929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35930. _ezchip_macro_read_value_ &= ~(0xFF); \
  35931. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  35932. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35933. }
  35934. #define SET_GPIO_22_dout_i2c0_pad_sda_oe { \
  35935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35936. _ezchip_macro_read_value_ &= ~(0xFF); \
  35937. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  35938. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35939. }
  35940. #define SET_GPIO_22_dout_i2c1_pad_sck_oe { \
  35941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35942. _ezchip_macro_read_value_ &= ~(0xFF); \
  35943. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  35944. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35945. }
  35946. #define SET_GPIO_22_dout_i2c1_pad_sda_oe { \
  35947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35948. _ezchip_macro_read_value_ &= ~(0xFF); \
  35949. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  35950. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35951. }
  35952. #define SET_GPIO_22_dout_i2c2_pad_sck_oe { \
  35953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35954. _ezchip_macro_read_value_ &= ~(0xFF); \
  35955. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  35956. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35957. }
  35958. #define SET_GPIO_22_dout_i2c2_pad_sda_oe { \
  35959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35960. _ezchip_macro_read_value_ &= ~(0xFF); \
  35961. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  35962. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35963. }
  35964. #define SET_GPIO_22_dout_i2c3_pad_sck_oe { \
  35965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35966. _ezchip_macro_read_value_ &= ~(0xFF); \
  35967. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  35968. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35969. }
  35970. #define SET_GPIO_22_dout_i2c3_pad_sda_oe { \
  35971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35972. _ezchip_macro_read_value_ &= ~(0xFF); \
  35973. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  35974. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35975. }
  35976. #define SET_GPIO_22_dout_i2srx_bclk_out { \
  35977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35978. _ezchip_macro_read_value_ &= ~(0xFF); \
  35979. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  35980. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35981. }
  35982. #define SET_GPIO_22_dout_i2srx_bclk_out_oen { \
  35983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35984. _ezchip_macro_read_value_ &= ~(0xFF); \
  35985. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  35986. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35987. }
  35988. #define SET_GPIO_22_dout_i2srx_lrck_out { \
  35989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35990. _ezchip_macro_read_value_ &= ~(0xFF); \
  35991. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  35992. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35993. }
  35994. #define SET_GPIO_22_dout_i2srx_lrck_out_oen { \
  35995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35996. _ezchip_macro_read_value_ &= ~(0xFF); \
  35997. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  35998. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35999. }
  36000. #define SET_GPIO_22_dout_i2srx_mclk_out { \
  36001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36002. _ezchip_macro_read_value_ &= ~(0xFF); \
  36003. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  36004. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36005. }
  36006. #define SET_GPIO_22_dout_i2stx_bclk_out { \
  36007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36008. _ezchip_macro_read_value_ &= ~(0xFF); \
  36009. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  36010. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36011. }
  36012. #define SET_GPIO_22_dout_i2stx_bclk_out_oen { \
  36013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36014. _ezchip_macro_read_value_ &= ~(0xFF); \
  36015. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  36016. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36017. }
  36018. #define SET_GPIO_22_dout_i2stx_lrck_out { \
  36019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36020. _ezchip_macro_read_value_ &= ~(0xFF); \
  36021. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  36022. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36023. }
  36024. #define SET_GPIO_22_dout_i2stx_lrckout_oen { \
  36025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36026. _ezchip_macro_read_value_ &= ~(0xFF); \
  36027. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  36028. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36029. }
  36030. #define SET_GPIO_22_dout_i2stx_mclk_out { \
  36031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36032. _ezchip_macro_read_value_ &= ~(0xFF); \
  36033. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  36034. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36035. }
  36036. #define SET_GPIO_22_dout_i2stx_sdout0 { \
  36037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36038. _ezchip_macro_read_value_ &= ~(0xFF); \
  36039. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  36040. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36041. }
  36042. #define SET_GPIO_22_dout_i2stx_sdout1 { \
  36043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36044. _ezchip_macro_read_value_ &= ~(0xFF); \
  36045. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  36046. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36047. }
  36048. #define SET_GPIO_22_dout_lcd_pad_csm_n { \
  36049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36050. _ezchip_macro_read_value_ &= ~(0xFF); \
  36051. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  36052. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36053. }
  36054. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit0 { \
  36055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36056. _ezchip_macro_read_value_ &= ~(0xFF); \
  36057. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  36058. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36059. }
  36060. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit1 { \
  36061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36062. _ezchip_macro_read_value_ &= ~(0xFF); \
  36063. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  36064. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36065. }
  36066. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit2 { \
  36067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36068. _ezchip_macro_read_value_ &= ~(0xFF); \
  36069. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  36070. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36071. }
  36072. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit3 { \
  36073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36074. _ezchip_macro_read_value_ &= ~(0xFF); \
  36075. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  36076. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36077. }
  36078. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit4 { \
  36079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36080. _ezchip_macro_read_value_ &= ~(0xFF); \
  36081. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  36082. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36083. }
  36084. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit5 { \
  36085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36086. _ezchip_macro_read_value_ &= ~(0xFF); \
  36087. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  36088. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36089. }
  36090. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit6 { \
  36091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36092. _ezchip_macro_read_value_ &= ~(0xFF); \
  36093. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  36094. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36095. }
  36096. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit7 { \
  36097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36098. _ezchip_macro_read_value_ &= ~(0xFF); \
  36099. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  36100. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36101. }
  36102. #define SET_GPIO_22_dout_pwm_pad_out_bit0 { \
  36103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36104. _ezchip_macro_read_value_ &= ~(0xFF); \
  36105. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  36106. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36107. }
  36108. #define SET_GPIO_22_dout_pwm_pad_out_bit1 { \
  36109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36110. _ezchip_macro_read_value_ &= ~(0xFF); \
  36111. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  36112. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36113. }
  36114. #define SET_GPIO_22_dout_pwm_pad_out_bit2 { \
  36115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36116. _ezchip_macro_read_value_ &= ~(0xFF); \
  36117. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  36118. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36119. }
  36120. #define SET_GPIO_22_dout_pwm_pad_out_bit3 { \
  36121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36122. _ezchip_macro_read_value_ &= ~(0xFF); \
  36123. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  36124. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36125. }
  36126. #define SET_GPIO_22_dout_pwm_pad_out_bit4 { \
  36127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36128. _ezchip_macro_read_value_ &= ~(0xFF); \
  36129. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  36130. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36131. }
  36132. #define SET_GPIO_22_dout_pwm_pad_out_bit5 { \
  36133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36134. _ezchip_macro_read_value_ &= ~(0xFF); \
  36135. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  36136. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36137. }
  36138. #define SET_GPIO_22_dout_pwm_pad_out_bit6 { \
  36139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36140. _ezchip_macro_read_value_ &= ~(0xFF); \
  36141. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  36142. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36143. }
  36144. #define SET_GPIO_22_dout_pwm_pad_out_bit7 { \
  36145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36146. _ezchip_macro_read_value_ &= ~(0xFF); \
  36147. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  36148. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36149. }
  36150. #define SET_GPIO_22_dout_pwmdac_left_out { \
  36151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36152. _ezchip_macro_read_value_ &= ~(0xFF); \
  36153. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  36154. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36155. }
  36156. #define SET_GPIO_22_dout_pwmdac_right_out { \
  36157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36158. _ezchip_macro_read_value_ &= ~(0xFF); \
  36159. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  36160. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36161. }
  36162. #define SET_GPIO_22_dout_qspi_csn1_out { \
  36163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36164. _ezchip_macro_read_value_ &= ~(0xFF); \
  36165. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  36166. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36167. }
  36168. #define SET_GPIO_22_dout_qspi_csn2_out { \
  36169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36170. _ezchip_macro_read_value_ &= ~(0xFF); \
  36171. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  36172. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36173. }
  36174. #define SET_GPIO_22_dout_qspi_csn3_out { \
  36175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36176. _ezchip_macro_read_value_ &= ~(0xFF); \
  36177. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  36178. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36179. }
  36180. #define SET_GPIO_22_dout_register23_SCFG_cmsensor_rst0 { \
  36181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36182. _ezchip_macro_read_value_ &= ~(0xFF); \
  36183. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  36184. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36185. }
  36186. #define SET_GPIO_22_dout_register23_SCFG_cmsensor_rst1 { \
  36187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36188. _ezchip_macro_read_value_ &= ~(0xFF); \
  36189. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  36190. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36191. }
  36192. #define SET_GPIO_22_dout_register32_SCFG_gmac_phy_rstn { \
  36193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36194. _ezchip_macro_read_value_ &= ~(0xFF); \
  36195. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  36196. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36197. }
  36198. #define SET_GPIO_22_dout_sdio0_pad_card_power_en { \
  36199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36200. _ezchip_macro_read_value_ &= ~(0xFF); \
  36201. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  36202. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36203. }
  36204. #define SET_GPIO_22_dout_sdio0_pad_cclk_out { \
  36205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36206. _ezchip_macro_read_value_ &= ~(0xFF); \
  36207. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  36208. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36209. }
  36210. #define SET_GPIO_22_dout_sdio0_pad_ccmd_oe { \
  36211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36212. _ezchip_macro_read_value_ &= ~(0xFF); \
  36213. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  36214. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36215. }
  36216. #define SET_GPIO_22_dout_sdio0_pad_ccmd_out { \
  36217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36218. _ezchip_macro_read_value_ &= ~(0xFF); \
  36219. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  36220. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36221. }
  36222. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit0 { \
  36223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36224. _ezchip_macro_read_value_ &= ~(0xFF); \
  36225. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  36226. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36227. }
  36228. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit1 { \
  36229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36230. _ezchip_macro_read_value_ &= ~(0xFF); \
  36231. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  36232. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36233. }
  36234. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit2 { \
  36235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36236. _ezchip_macro_read_value_ &= ~(0xFF); \
  36237. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  36238. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36239. }
  36240. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit3 { \
  36241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36242. _ezchip_macro_read_value_ &= ~(0xFF); \
  36243. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  36244. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36245. }
  36246. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit4 { \
  36247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36248. _ezchip_macro_read_value_ &= ~(0xFF); \
  36249. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  36250. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36251. }
  36252. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit5 { \
  36253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36254. _ezchip_macro_read_value_ &= ~(0xFF); \
  36255. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  36256. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36257. }
  36258. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit6 { \
  36259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36260. _ezchip_macro_read_value_ &= ~(0xFF); \
  36261. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  36262. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36263. }
  36264. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit7 { \
  36265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36266. _ezchip_macro_read_value_ &= ~(0xFF); \
  36267. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  36268. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36269. }
  36270. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit0 { \
  36271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36272. _ezchip_macro_read_value_ &= ~(0xFF); \
  36273. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  36274. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36275. }
  36276. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit1 { \
  36277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36278. _ezchip_macro_read_value_ &= ~(0xFF); \
  36279. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  36280. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36281. }
  36282. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit2 { \
  36283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36284. _ezchip_macro_read_value_ &= ~(0xFF); \
  36285. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  36286. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36287. }
  36288. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit3 { \
  36289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36290. _ezchip_macro_read_value_ &= ~(0xFF); \
  36291. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  36292. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36293. }
  36294. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit4 { \
  36295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36296. _ezchip_macro_read_value_ &= ~(0xFF); \
  36297. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  36298. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36299. }
  36300. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit5 { \
  36301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36302. _ezchip_macro_read_value_ &= ~(0xFF); \
  36303. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  36304. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36305. }
  36306. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit6 { \
  36307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36308. _ezchip_macro_read_value_ &= ~(0xFF); \
  36309. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  36310. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36311. }
  36312. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit7 { \
  36313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36314. _ezchip_macro_read_value_ &= ~(0xFF); \
  36315. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  36316. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36317. }
  36318. #define SET_GPIO_22_dout_sdio0_pad_rst_n { \
  36319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36320. _ezchip_macro_read_value_ &= ~(0xFF); \
  36321. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  36322. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36323. }
  36324. #define SET_GPIO_22_dout_sdio1_pad_card_power_en { \
  36325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36326. _ezchip_macro_read_value_ &= ~(0xFF); \
  36327. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  36328. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36329. }
  36330. #define SET_GPIO_22_dout_sdio1_pad_cclk_out { \
  36331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36332. _ezchip_macro_read_value_ &= ~(0xFF); \
  36333. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  36334. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36335. }
  36336. #define SET_GPIO_22_dout_sdio1_pad_ccmd_oe { \
  36337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36338. _ezchip_macro_read_value_ &= ~(0xFF); \
  36339. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  36340. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36341. }
  36342. #define SET_GPIO_22_dout_sdio1_pad_ccmd_out { \
  36343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36344. _ezchip_macro_read_value_ &= ~(0xFF); \
  36345. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  36346. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36347. }
  36348. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit0 { \
  36349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36350. _ezchip_macro_read_value_ &= ~(0xFF); \
  36351. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  36352. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36353. }
  36354. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit1 { \
  36355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36356. _ezchip_macro_read_value_ &= ~(0xFF); \
  36357. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  36358. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36359. }
  36360. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit2 { \
  36361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36362. _ezchip_macro_read_value_ &= ~(0xFF); \
  36363. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  36364. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36365. }
  36366. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit3 { \
  36367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36368. _ezchip_macro_read_value_ &= ~(0xFF); \
  36369. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  36370. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36371. }
  36372. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit4 { \
  36373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36374. _ezchip_macro_read_value_ &= ~(0xFF); \
  36375. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  36376. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36377. }
  36378. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit5 { \
  36379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36380. _ezchip_macro_read_value_ &= ~(0xFF); \
  36381. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  36382. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36383. }
  36384. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit6 { \
  36385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36386. _ezchip_macro_read_value_ &= ~(0xFF); \
  36387. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  36388. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36389. }
  36390. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit7 { \
  36391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36392. _ezchip_macro_read_value_ &= ~(0xFF); \
  36393. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  36394. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36395. }
  36396. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit0 { \
  36397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36398. _ezchip_macro_read_value_ &= ~(0xFF); \
  36399. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  36400. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36401. }
  36402. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit1 { \
  36403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36404. _ezchip_macro_read_value_ &= ~(0xFF); \
  36405. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  36406. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36407. }
  36408. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit2 { \
  36409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36410. _ezchip_macro_read_value_ &= ~(0xFF); \
  36411. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  36412. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36413. }
  36414. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit3 { \
  36415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36416. _ezchip_macro_read_value_ &= ~(0xFF); \
  36417. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  36418. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36419. }
  36420. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit4 { \
  36421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36422. _ezchip_macro_read_value_ &= ~(0xFF); \
  36423. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  36424. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36425. }
  36426. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit5 { \
  36427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36428. _ezchip_macro_read_value_ &= ~(0xFF); \
  36429. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  36430. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36431. }
  36432. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit6 { \
  36433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36434. _ezchip_macro_read_value_ &= ~(0xFF); \
  36435. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  36436. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36437. }
  36438. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit7 { \
  36439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36440. _ezchip_macro_read_value_ &= ~(0xFF); \
  36441. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  36442. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36443. }
  36444. #define SET_GPIO_22_dout_sdio1_pad_rst_n { \
  36445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36446. _ezchip_macro_read_value_ &= ~(0xFF); \
  36447. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  36448. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36449. }
  36450. #define SET_GPIO_22_dout_spdif_tx_sdout { \
  36451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36452. _ezchip_macro_read_value_ &= ~(0xFF); \
  36453. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  36454. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36455. }
  36456. #define SET_GPIO_22_dout_spdif_tx_sdout_oen { \
  36457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36458. _ezchip_macro_read_value_ &= ~(0xFF); \
  36459. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  36460. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36461. }
  36462. #define SET_GPIO_22_dout_spi0_pad_oe_n { \
  36463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36464. _ezchip_macro_read_value_ &= ~(0xFF); \
  36465. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  36466. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36467. }
  36468. #define SET_GPIO_22_dout_spi0_pad_sck_out { \
  36469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36470. _ezchip_macro_read_value_ &= ~(0xFF); \
  36471. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  36472. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36473. }
  36474. #define SET_GPIO_22_dout_spi0_pad_ss_0_n { \
  36475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36476. _ezchip_macro_read_value_ &= ~(0xFF); \
  36477. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  36478. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36479. }
  36480. #define SET_GPIO_22_dout_spi0_pad_ss_1_n { \
  36481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36482. _ezchip_macro_read_value_ &= ~(0xFF); \
  36483. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  36484. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36485. }
  36486. #define SET_GPIO_22_dout_spi0_pad_txd { \
  36487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36488. _ezchip_macro_read_value_ &= ~(0xFF); \
  36489. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  36490. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36491. }
  36492. #define SET_GPIO_22_dout_spi1_pad_oe_n { \
  36493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36494. _ezchip_macro_read_value_ &= ~(0xFF); \
  36495. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  36496. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36497. }
  36498. #define SET_GPIO_22_dout_spi1_pad_sck_out { \
  36499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36500. _ezchip_macro_read_value_ &= ~(0xFF); \
  36501. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  36502. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36503. }
  36504. #define SET_GPIO_22_dout_spi1_pad_ss_0_n { \
  36505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36506. _ezchip_macro_read_value_ &= ~(0xFF); \
  36507. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  36508. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36509. }
  36510. #define SET_GPIO_22_dout_spi1_pad_ss_1_n { \
  36511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36512. _ezchip_macro_read_value_ &= ~(0xFF); \
  36513. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  36514. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36515. }
  36516. #define SET_GPIO_22_dout_spi1_pad_txd { \
  36517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36518. _ezchip_macro_read_value_ &= ~(0xFF); \
  36519. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  36520. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36521. }
  36522. #define SET_GPIO_22_dout_spi2_pad_oe_n { \
  36523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36524. _ezchip_macro_read_value_ &= ~(0xFF); \
  36525. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  36526. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36527. }
  36528. #define SET_GPIO_22_dout_spi2_pad_sck_out { \
  36529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36530. _ezchip_macro_read_value_ &= ~(0xFF); \
  36531. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  36532. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36533. }
  36534. #define SET_GPIO_22_dout_spi2_pad_ss_0_n { \
  36535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36536. _ezchip_macro_read_value_ &= ~(0xFF); \
  36537. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  36538. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36539. }
  36540. #define SET_GPIO_22_dout_spi2_pad_ss_1_n { \
  36541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36542. _ezchip_macro_read_value_ &= ~(0xFF); \
  36543. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  36544. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36545. }
  36546. #define SET_GPIO_22_dout_spi2_pad_txd { \
  36547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36548. _ezchip_macro_read_value_ &= ~(0xFF); \
  36549. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  36550. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36551. }
  36552. #define SET_GPIO_22_dout_spi2ahb_pad_oe_n_bit0 { \
  36553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36554. _ezchip_macro_read_value_ &= ~(0xFF); \
  36555. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  36556. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36557. }
  36558. #define SET_GPIO_22_dout_spi2ahb_pad_oe_n_bit1 { \
  36559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36560. _ezchip_macro_read_value_ &= ~(0xFF); \
  36561. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  36562. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36563. }
  36564. #define SET_GPIO_22_dout_spi2ahb_pad_oe_n_bit2 { \
  36565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36566. _ezchip_macro_read_value_ &= ~(0xFF); \
  36567. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  36568. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36569. }
  36570. #define SET_GPIO_22_dout_spi2ahb_pad_oe_n_bit3 { \
  36571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36572. _ezchip_macro_read_value_ &= ~(0xFF); \
  36573. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  36574. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36575. }
  36576. #define SET_GPIO_22_dout_spi2ahb_pad_txd_bit0 { \
  36577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36578. _ezchip_macro_read_value_ &= ~(0xFF); \
  36579. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  36580. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36581. }
  36582. #define SET_GPIO_22_dout_spi2ahb_pad_txd_bit1 { \
  36583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36584. _ezchip_macro_read_value_ &= ~(0xFF); \
  36585. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  36586. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36587. }
  36588. #define SET_GPIO_22_dout_spi2ahb_pad_txd_bit2 { \
  36589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36590. _ezchip_macro_read_value_ &= ~(0xFF); \
  36591. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  36592. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36593. }
  36594. #define SET_GPIO_22_dout_spi2ahb_pad_txd_bit3 { \
  36595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36596. _ezchip_macro_read_value_ &= ~(0xFF); \
  36597. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  36598. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36599. }
  36600. #define SET_GPIO_22_dout_spi3_pad_oe_n { \
  36601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36602. _ezchip_macro_read_value_ &= ~(0xFF); \
  36603. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  36604. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36605. }
  36606. #define SET_GPIO_22_dout_spi3_pad_sck_out { \
  36607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36608. _ezchip_macro_read_value_ &= ~(0xFF); \
  36609. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  36610. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36611. }
  36612. #define SET_GPIO_22_dout_spi3_pad_ss_0_n { \
  36613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36614. _ezchip_macro_read_value_ &= ~(0xFF); \
  36615. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  36616. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36617. }
  36618. #define SET_GPIO_22_dout_spi3_pad_ss_1_n { \
  36619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36620. _ezchip_macro_read_value_ &= ~(0xFF); \
  36621. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  36622. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36623. }
  36624. #define SET_GPIO_22_dout_spi3_pad_txd { \
  36625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36626. _ezchip_macro_read_value_ &= ~(0xFF); \
  36627. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  36628. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36629. }
  36630. #define SET_GPIO_22_dout_uart0_pad_dtrn { \
  36631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36632. _ezchip_macro_read_value_ &= ~(0xFF); \
  36633. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  36634. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36635. }
  36636. #define SET_GPIO_22_dout_uart0_pad_rtsn { \
  36637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36638. _ezchip_macro_read_value_ &= ~(0xFF); \
  36639. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  36640. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36641. }
  36642. #define SET_GPIO_22_dout_uart0_pad_sout { \
  36643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36644. _ezchip_macro_read_value_ &= ~(0xFF); \
  36645. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  36646. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36647. }
  36648. #define SET_GPIO_22_dout_uart1_pad_sout { \
  36649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36650. _ezchip_macro_read_value_ &= ~(0xFF); \
  36651. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  36652. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36653. }
  36654. #define SET_GPIO_22_dout_uart2_pad_dtr_n { \
  36655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36656. _ezchip_macro_read_value_ &= ~(0xFF); \
  36657. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  36658. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36659. }
  36660. #define SET_GPIO_22_dout_uart2_pad_rts_n { \
  36661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36662. _ezchip_macro_read_value_ &= ~(0xFF); \
  36663. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  36664. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36665. }
  36666. #define SET_GPIO_22_dout_uart2_pad_sout { \
  36667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36668. _ezchip_macro_read_value_ &= ~(0xFF); \
  36669. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  36670. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36671. }
  36672. #define SET_GPIO_22_dout_uart3_pad_sout { \
  36673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36674. _ezchip_macro_read_value_ &= ~(0xFF); \
  36675. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  36676. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36677. }
  36678. #define SET_GPIO_22_dout_usb_drv_bus { \
  36679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36680. _ezchip_macro_read_value_ &= ~(0xFF); \
  36681. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  36682. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36683. }
  36684. #define SET_GPIO_22_doen_reverse_(en) { \
  36685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36686. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  36687. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  36688. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36689. }
  36690. #define SET_GPIO_22_doen_LOW { \
  36691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36692. _ezchip_macro_read_value_ &= ~(0xFF); \
  36693. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  36694. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36695. }
  36696. #define SET_GPIO_22_doen_HIGH { \
  36697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36698. _ezchip_macro_read_value_ &= ~(0xFF); \
  36699. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  36700. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36701. }
  36702. #define SET_GPIO_22_doen_clk_gmac_tophyref { \
  36703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36704. _ezchip_macro_read_value_ &= ~(0xFF); \
  36705. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  36706. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36707. }
  36708. #define SET_GPIO_22_doen_cpu_jtag_tdo { \
  36709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36710. _ezchip_macro_read_value_ &= ~(0xFF); \
  36711. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  36712. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36713. }
  36714. #define SET_GPIO_22_doen_cpu_jtag_tdo_oen { \
  36715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36716. _ezchip_macro_read_value_ &= ~(0xFF); \
  36717. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  36718. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36719. }
  36720. #define SET_GPIO_22_doen_dmic_clk_out { \
  36721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36722. _ezchip_macro_read_value_ &= ~(0xFF); \
  36723. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  36724. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36725. }
  36726. #define SET_GPIO_22_doen_dsp_JTDOEn_pad { \
  36727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36728. _ezchip_macro_read_value_ &= ~(0xFF); \
  36729. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  36730. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36731. }
  36732. #define SET_GPIO_22_doen_dsp_JTDO_pad { \
  36733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36734. _ezchip_macro_read_value_ &= ~(0xFF); \
  36735. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  36736. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36737. }
  36738. #define SET_GPIO_22_doen_i2c0_pad_sck_oe { \
  36739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36740. _ezchip_macro_read_value_ &= ~(0xFF); \
  36741. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  36742. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36743. }
  36744. #define SET_GPIO_22_doen_i2c0_pad_sda_oe { \
  36745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36746. _ezchip_macro_read_value_ &= ~(0xFF); \
  36747. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  36748. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36749. }
  36750. #define SET_GPIO_22_doen_i2c1_pad_sck_oe { \
  36751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36752. _ezchip_macro_read_value_ &= ~(0xFF); \
  36753. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  36754. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36755. }
  36756. #define SET_GPIO_22_doen_i2c1_pad_sda_oe { \
  36757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36758. _ezchip_macro_read_value_ &= ~(0xFF); \
  36759. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  36760. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36761. }
  36762. #define SET_GPIO_22_doen_i2c2_pad_sck_oe { \
  36763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36764. _ezchip_macro_read_value_ &= ~(0xFF); \
  36765. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  36766. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36767. }
  36768. #define SET_GPIO_22_doen_i2c2_pad_sda_oe { \
  36769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36770. _ezchip_macro_read_value_ &= ~(0xFF); \
  36771. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  36772. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36773. }
  36774. #define SET_GPIO_22_doen_i2c3_pad_sck_oe { \
  36775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36776. _ezchip_macro_read_value_ &= ~(0xFF); \
  36777. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  36778. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36779. }
  36780. #define SET_GPIO_22_doen_i2c3_pad_sda_oe { \
  36781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36782. _ezchip_macro_read_value_ &= ~(0xFF); \
  36783. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  36784. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36785. }
  36786. #define SET_GPIO_22_doen_i2srx_bclk_out { \
  36787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36788. _ezchip_macro_read_value_ &= ~(0xFF); \
  36789. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  36790. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36791. }
  36792. #define SET_GPIO_22_doen_i2srx_bclk_out_oen { \
  36793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36794. _ezchip_macro_read_value_ &= ~(0xFF); \
  36795. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  36796. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36797. }
  36798. #define SET_GPIO_22_doen_i2srx_lrck_out { \
  36799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36800. _ezchip_macro_read_value_ &= ~(0xFF); \
  36801. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  36802. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36803. }
  36804. #define SET_GPIO_22_doen_i2srx_lrck_out_oen { \
  36805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36806. _ezchip_macro_read_value_ &= ~(0xFF); \
  36807. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  36808. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36809. }
  36810. #define SET_GPIO_22_doen_i2srx_mclk_out { \
  36811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36812. _ezchip_macro_read_value_ &= ~(0xFF); \
  36813. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  36814. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36815. }
  36816. #define SET_GPIO_22_doen_i2stx_bclk_out { \
  36817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36818. _ezchip_macro_read_value_ &= ~(0xFF); \
  36819. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  36820. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36821. }
  36822. #define SET_GPIO_22_doen_i2stx_bclk_out_oen { \
  36823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36824. _ezchip_macro_read_value_ &= ~(0xFF); \
  36825. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  36826. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36827. }
  36828. #define SET_GPIO_22_doen_i2stx_lrck_out { \
  36829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36830. _ezchip_macro_read_value_ &= ~(0xFF); \
  36831. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  36832. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36833. }
  36834. #define SET_GPIO_22_doen_i2stx_lrckout_oen { \
  36835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36836. _ezchip_macro_read_value_ &= ~(0xFF); \
  36837. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  36838. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36839. }
  36840. #define SET_GPIO_22_doen_i2stx_mclk_out { \
  36841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36842. _ezchip_macro_read_value_ &= ~(0xFF); \
  36843. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  36844. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36845. }
  36846. #define SET_GPIO_22_doen_i2stx_sdout0 { \
  36847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36848. _ezchip_macro_read_value_ &= ~(0xFF); \
  36849. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  36850. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36851. }
  36852. #define SET_GPIO_22_doen_i2stx_sdout1 { \
  36853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36854. _ezchip_macro_read_value_ &= ~(0xFF); \
  36855. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  36856. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36857. }
  36858. #define SET_GPIO_22_doen_lcd_pad_csm_n { \
  36859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36860. _ezchip_macro_read_value_ &= ~(0xFF); \
  36861. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  36862. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36863. }
  36864. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit0 { \
  36865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36866. _ezchip_macro_read_value_ &= ~(0xFF); \
  36867. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  36868. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36869. }
  36870. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit1 { \
  36871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36872. _ezchip_macro_read_value_ &= ~(0xFF); \
  36873. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  36874. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36875. }
  36876. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit2 { \
  36877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36878. _ezchip_macro_read_value_ &= ~(0xFF); \
  36879. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  36880. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36881. }
  36882. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit3 { \
  36883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36884. _ezchip_macro_read_value_ &= ~(0xFF); \
  36885. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  36886. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36887. }
  36888. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit4 { \
  36889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36890. _ezchip_macro_read_value_ &= ~(0xFF); \
  36891. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  36892. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36893. }
  36894. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit5 { \
  36895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36896. _ezchip_macro_read_value_ &= ~(0xFF); \
  36897. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  36898. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36899. }
  36900. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit6 { \
  36901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36902. _ezchip_macro_read_value_ &= ~(0xFF); \
  36903. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  36904. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36905. }
  36906. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit7 { \
  36907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36908. _ezchip_macro_read_value_ &= ~(0xFF); \
  36909. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  36910. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36911. }
  36912. #define SET_GPIO_22_doen_pwm_pad_out_bit0 { \
  36913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36914. _ezchip_macro_read_value_ &= ~(0xFF); \
  36915. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  36916. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36917. }
  36918. #define SET_GPIO_22_doen_pwm_pad_out_bit1 { \
  36919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36920. _ezchip_macro_read_value_ &= ~(0xFF); \
  36921. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  36922. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36923. }
  36924. #define SET_GPIO_22_doen_pwm_pad_out_bit2 { \
  36925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36926. _ezchip_macro_read_value_ &= ~(0xFF); \
  36927. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  36928. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36929. }
  36930. #define SET_GPIO_22_doen_pwm_pad_out_bit3 { \
  36931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36932. _ezchip_macro_read_value_ &= ~(0xFF); \
  36933. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  36934. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36935. }
  36936. #define SET_GPIO_22_doen_pwm_pad_out_bit4 { \
  36937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36938. _ezchip_macro_read_value_ &= ~(0xFF); \
  36939. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  36940. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36941. }
  36942. #define SET_GPIO_22_doen_pwm_pad_out_bit5 { \
  36943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36944. _ezchip_macro_read_value_ &= ~(0xFF); \
  36945. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  36946. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36947. }
  36948. #define SET_GPIO_22_doen_pwm_pad_out_bit6 { \
  36949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36950. _ezchip_macro_read_value_ &= ~(0xFF); \
  36951. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  36952. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36953. }
  36954. #define SET_GPIO_22_doen_pwm_pad_out_bit7 { \
  36955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36956. _ezchip_macro_read_value_ &= ~(0xFF); \
  36957. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  36958. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36959. }
  36960. #define SET_GPIO_22_doen_pwmdac_left_out { \
  36961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36962. _ezchip_macro_read_value_ &= ~(0xFF); \
  36963. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  36964. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36965. }
  36966. #define SET_GPIO_22_doen_pwmdac_right_out { \
  36967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36968. _ezchip_macro_read_value_ &= ~(0xFF); \
  36969. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  36970. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36971. }
  36972. #define SET_GPIO_22_doen_qspi_csn1_out { \
  36973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36974. _ezchip_macro_read_value_ &= ~(0xFF); \
  36975. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  36976. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36977. }
  36978. #define SET_GPIO_22_doen_qspi_csn2_out { \
  36979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36980. _ezchip_macro_read_value_ &= ~(0xFF); \
  36981. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  36982. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36983. }
  36984. #define SET_GPIO_22_doen_qspi_csn3_out { \
  36985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36986. _ezchip_macro_read_value_ &= ~(0xFF); \
  36987. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  36988. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36989. }
  36990. #define SET_GPIO_22_doen_register23_SCFG_cmsensor_rst0 { \
  36991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36992. _ezchip_macro_read_value_ &= ~(0xFF); \
  36993. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  36994. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36995. }
  36996. #define SET_GPIO_22_doen_register23_SCFG_cmsensor_rst1 { \
  36997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36998. _ezchip_macro_read_value_ &= ~(0xFF); \
  36999. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  37000. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37001. }
  37002. #define SET_GPIO_22_doen_register32_SCFG_gmac_phy_rstn { \
  37003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37004. _ezchip_macro_read_value_ &= ~(0xFF); \
  37005. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  37006. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37007. }
  37008. #define SET_GPIO_22_doen_sdio0_pad_card_power_en { \
  37009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37010. _ezchip_macro_read_value_ &= ~(0xFF); \
  37011. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  37012. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37013. }
  37014. #define SET_GPIO_22_doen_sdio0_pad_cclk_out { \
  37015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37016. _ezchip_macro_read_value_ &= ~(0xFF); \
  37017. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  37018. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37019. }
  37020. #define SET_GPIO_22_doen_sdio0_pad_ccmd_oe { \
  37021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37022. _ezchip_macro_read_value_ &= ~(0xFF); \
  37023. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  37024. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37025. }
  37026. #define SET_GPIO_22_doen_sdio0_pad_ccmd_out { \
  37027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37028. _ezchip_macro_read_value_ &= ~(0xFF); \
  37029. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  37030. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37031. }
  37032. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit0 { \
  37033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37034. _ezchip_macro_read_value_ &= ~(0xFF); \
  37035. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  37036. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37037. }
  37038. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit1 { \
  37039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37040. _ezchip_macro_read_value_ &= ~(0xFF); \
  37041. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  37042. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37043. }
  37044. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit2 { \
  37045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37046. _ezchip_macro_read_value_ &= ~(0xFF); \
  37047. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  37048. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37049. }
  37050. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit3 { \
  37051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37052. _ezchip_macro_read_value_ &= ~(0xFF); \
  37053. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  37054. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37055. }
  37056. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit4 { \
  37057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37058. _ezchip_macro_read_value_ &= ~(0xFF); \
  37059. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  37060. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37061. }
  37062. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit5 { \
  37063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37064. _ezchip_macro_read_value_ &= ~(0xFF); \
  37065. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  37066. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37067. }
  37068. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit6 { \
  37069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37070. _ezchip_macro_read_value_ &= ~(0xFF); \
  37071. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  37072. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37073. }
  37074. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit7 { \
  37075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37076. _ezchip_macro_read_value_ &= ~(0xFF); \
  37077. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  37078. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37079. }
  37080. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit0 { \
  37081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37082. _ezchip_macro_read_value_ &= ~(0xFF); \
  37083. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  37084. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37085. }
  37086. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit1 { \
  37087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37088. _ezchip_macro_read_value_ &= ~(0xFF); \
  37089. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  37090. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37091. }
  37092. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit2 { \
  37093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37094. _ezchip_macro_read_value_ &= ~(0xFF); \
  37095. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  37096. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37097. }
  37098. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit3 { \
  37099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37100. _ezchip_macro_read_value_ &= ~(0xFF); \
  37101. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  37102. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37103. }
  37104. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit4 { \
  37105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37106. _ezchip_macro_read_value_ &= ~(0xFF); \
  37107. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  37108. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37109. }
  37110. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit5 { \
  37111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37112. _ezchip_macro_read_value_ &= ~(0xFF); \
  37113. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  37114. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37115. }
  37116. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit6 { \
  37117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37118. _ezchip_macro_read_value_ &= ~(0xFF); \
  37119. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  37120. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37121. }
  37122. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit7 { \
  37123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37124. _ezchip_macro_read_value_ &= ~(0xFF); \
  37125. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  37126. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37127. }
  37128. #define SET_GPIO_22_doen_sdio0_pad_rst_n { \
  37129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37130. _ezchip_macro_read_value_ &= ~(0xFF); \
  37131. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  37132. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37133. }
  37134. #define SET_GPIO_22_doen_sdio1_pad_card_power_en { \
  37135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37136. _ezchip_macro_read_value_ &= ~(0xFF); \
  37137. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  37138. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37139. }
  37140. #define SET_GPIO_22_doen_sdio1_pad_cclk_out { \
  37141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37142. _ezchip_macro_read_value_ &= ~(0xFF); \
  37143. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  37144. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37145. }
  37146. #define SET_GPIO_22_doen_sdio1_pad_ccmd_oe { \
  37147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37148. _ezchip_macro_read_value_ &= ~(0xFF); \
  37149. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  37150. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37151. }
  37152. #define SET_GPIO_22_doen_sdio1_pad_ccmd_out { \
  37153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37154. _ezchip_macro_read_value_ &= ~(0xFF); \
  37155. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  37156. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37157. }
  37158. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit0 { \
  37159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37160. _ezchip_macro_read_value_ &= ~(0xFF); \
  37161. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  37162. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37163. }
  37164. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit1 { \
  37165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37166. _ezchip_macro_read_value_ &= ~(0xFF); \
  37167. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  37168. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37169. }
  37170. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit2 { \
  37171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37172. _ezchip_macro_read_value_ &= ~(0xFF); \
  37173. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  37174. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37175. }
  37176. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit3 { \
  37177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37178. _ezchip_macro_read_value_ &= ~(0xFF); \
  37179. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  37180. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37181. }
  37182. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit4 { \
  37183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37184. _ezchip_macro_read_value_ &= ~(0xFF); \
  37185. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  37186. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37187. }
  37188. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit5 { \
  37189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37190. _ezchip_macro_read_value_ &= ~(0xFF); \
  37191. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  37192. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37193. }
  37194. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit6 { \
  37195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37196. _ezchip_macro_read_value_ &= ~(0xFF); \
  37197. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  37198. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37199. }
  37200. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit7 { \
  37201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37202. _ezchip_macro_read_value_ &= ~(0xFF); \
  37203. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  37204. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37205. }
  37206. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit0 { \
  37207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37208. _ezchip_macro_read_value_ &= ~(0xFF); \
  37209. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  37210. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37211. }
  37212. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit1 { \
  37213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37214. _ezchip_macro_read_value_ &= ~(0xFF); \
  37215. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  37216. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37217. }
  37218. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit2 { \
  37219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37220. _ezchip_macro_read_value_ &= ~(0xFF); \
  37221. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  37222. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37223. }
  37224. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit3 { \
  37225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37226. _ezchip_macro_read_value_ &= ~(0xFF); \
  37227. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  37228. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37229. }
  37230. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit4 { \
  37231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37232. _ezchip_macro_read_value_ &= ~(0xFF); \
  37233. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  37234. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37235. }
  37236. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit5 { \
  37237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37238. _ezchip_macro_read_value_ &= ~(0xFF); \
  37239. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  37240. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37241. }
  37242. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit6 { \
  37243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37244. _ezchip_macro_read_value_ &= ~(0xFF); \
  37245. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  37246. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37247. }
  37248. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit7 { \
  37249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37250. _ezchip_macro_read_value_ &= ~(0xFF); \
  37251. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  37252. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37253. }
  37254. #define SET_GPIO_22_doen_sdio1_pad_rst_n { \
  37255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37256. _ezchip_macro_read_value_ &= ~(0xFF); \
  37257. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  37258. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37259. }
  37260. #define SET_GPIO_22_doen_spdif_tx_sdout { \
  37261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37262. _ezchip_macro_read_value_ &= ~(0xFF); \
  37263. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  37264. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37265. }
  37266. #define SET_GPIO_22_doen_spdif_tx_sdout_oen { \
  37267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37268. _ezchip_macro_read_value_ &= ~(0xFF); \
  37269. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  37270. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37271. }
  37272. #define SET_GPIO_22_doen_spi0_pad_oe_n { \
  37273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37274. _ezchip_macro_read_value_ &= ~(0xFF); \
  37275. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  37276. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37277. }
  37278. #define SET_GPIO_22_doen_spi0_pad_sck_out { \
  37279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37280. _ezchip_macro_read_value_ &= ~(0xFF); \
  37281. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  37282. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37283. }
  37284. #define SET_GPIO_22_doen_spi0_pad_ss_0_n { \
  37285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37286. _ezchip_macro_read_value_ &= ~(0xFF); \
  37287. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  37288. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37289. }
  37290. #define SET_GPIO_22_doen_spi0_pad_ss_1_n { \
  37291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37292. _ezchip_macro_read_value_ &= ~(0xFF); \
  37293. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  37294. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37295. }
  37296. #define SET_GPIO_22_doen_spi0_pad_txd { \
  37297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37298. _ezchip_macro_read_value_ &= ~(0xFF); \
  37299. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  37300. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37301. }
  37302. #define SET_GPIO_22_doen_spi1_pad_oe_n { \
  37303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37304. _ezchip_macro_read_value_ &= ~(0xFF); \
  37305. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  37306. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37307. }
  37308. #define SET_GPIO_22_doen_spi1_pad_sck_out { \
  37309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37310. _ezchip_macro_read_value_ &= ~(0xFF); \
  37311. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  37312. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37313. }
  37314. #define SET_GPIO_22_doen_spi1_pad_ss_0_n { \
  37315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37316. _ezchip_macro_read_value_ &= ~(0xFF); \
  37317. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  37318. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37319. }
  37320. #define SET_GPIO_22_doen_spi1_pad_ss_1_n { \
  37321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37322. _ezchip_macro_read_value_ &= ~(0xFF); \
  37323. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  37324. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37325. }
  37326. #define SET_GPIO_22_doen_spi1_pad_txd { \
  37327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37328. _ezchip_macro_read_value_ &= ~(0xFF); \
  37329. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  37330. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37331. }
  37332. #define SET_GPIO_22_doen_spi2_pad_oe_n { \
  37333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37334. _ezchip_macro_read_value_ &= ~(0xFF); \
  37335. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  37336. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37337. }
  37338. #define SET_GPIO_22_doen_spi2_pad_sck_out { \
  37339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37340. _ezchip_macro_read_value_ &= ~(0xFF); \
  37341. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  37342. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37343. }
  37344. #define SET_GPIO_22_doen_spi2_pad_ss_0_n { \
  37345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37346. _ezchip_macro_read_value_ &= ~(0xFF); \
  37347. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  37348. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37349. }
  37350. #define SET_GPIO_22_doen_spi2_pad_ss_1_n { \
  37351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37352. _ezchip_macro_read_value_ &= ~(0xFF); \
  37353. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  37354. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37355. }
  37356. #define SET_GPIO_22_doen_spi2_pad_txd { \
  37357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37358. _ezchip_macro_read_value_ &= ~(0xFF); \
  37359. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  37360. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37361. }
  37362. #define SET_GPIO_22_doen_spi2ahb_pad_oe_n_bit0 { \
  37363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37364. _ezchip_macro_read_value_ &= ~(0xFF); \
  37365. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  37366. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37367. }
  37368. #define SET_GPIO_22_doen_spi2ahb_pad_oe_n_bit1 { \
  37369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37370. _ezchip_macro_read_value_ &= ~(0xFF); \
  37371. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  37372. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37373. }
  37374. #define SET_GPIO_22_doen_spi2ahb_pad_oe_n_bit2 { \
  37375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37376. _ezchip_macro_read_value_ &= ~(0xFF); \
  37377. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  37378. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37379. }
  37380. #define SET_GPIO_22_doen_spi2ahb_pad_oe_n_bit3 { \
  37381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37382. _ezchip_macro_read_value_ &= ~(0xFF); \
  37383. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  37384. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37385. }
  37386. #define SET_GPIO_22_doen_spi2ahb_pad_txd_bit0 { \
  37387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37388. _ezchip_macro_read_value_ &= ~(0xFF); \
  37389. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  37390. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37391. }
  37392. #define SET_GPIO_22_doen_spi2ahb_pad_txd_bit1 { \
  37393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37394. _ezchip_macro_read_value_ &= ~(0xFF); \
  37395. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  37396. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37397. }
  37398. #define SET_GPIO_22_doen_spi2ahb_pad_txd_bit2 { \
  37399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37400. _ezchip_macro_read_value_ &= ~(0xFF); \
  37401. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  37402. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37403. }
  37404. #define SET_GPIO_22_doen_spi2ahb_pad_txd_bit3 { \
  37405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37406. _ezchip_macro_read_value_ &= ~(0xFF); \
  37407. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  37408. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37409. }
  37410. #define SET_GPIO_22_doen_spi3_pad_oe_n { \
  37411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37412. _ezchip_macro_read_value_ &= ~(0xFF); \
  37413. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  37414. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37415. }
  37416. #define SET_GPIO_22_doen_spi3_pad_sck_out { \
  37417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37418. _ezchip_macro_read_value_ &= ~(0xFF); \
  37419. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  37420. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37421. }
  37422. #define SET_GPIO_22_doen_spi3_pad_ss_0_n { \
  37423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37424. _ezchip_macro_read_value_ &= ~(0xFF); \
  37425. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  37426. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37427. }
  37428. #define SET_GPIO_22_doen_spi3_pad_ss_1_n { \
  37429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37430. _ezchip_macro_read_value_ &= ~(0xFF); \
  37431. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  37432. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37433. }
  37434. #define SET_GPIO_22_doen_spi3_pad_txd { \
  37435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37436. _ezchip_macro_read_value_ &= ~(0xFF); \
  37437. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  37438. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37439. }
  37440. #define SET_GPIO_22_doen_uart0_pad_dtrn { \
  37441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37442. _ezchip_macro_read_value_ &= ~(0xFF); \
  37443. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  37444. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37445. }
  37446. #define SET_GPIO_22_doen_uart0_pad_rtsn { \
  37447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37448. _ezchip_macro_read_value_ &= ~(0xFF); \
  37449. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  37450. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37451. }
  37452. #define SET_GPIO_22_doen_uart0_pad_sout { \
  37453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37454. _ezchip_macro_read_value_ &= ~(0xFF); \
  37455. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  37456. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37457. }
  37458. #define SET_GPIO_22_doen_uart1_pad_sout { \
  37459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37460. _ezchip_macro_read_value_ &= ~(0xFF); \
  37461. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  37462. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37463. }
  37464. #define SET_GPIO_22_doen_uart2_pad_dtr_n { \
  37465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37466. _ezchip_macro_read_value_ &= ~(0xFF); \
  37467. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  37468. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37469. }
  37470. #define SET_GPIO_22_doen_uart2_pad_rts_n { \
  37471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37472. _ezchip_macro_read_value_ &= ~(0xFF); \
  37473. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  37474. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37475. }
  37476. #define SET_GPIO_22_doen_uart2_pad_sout { \
  37477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37478. _ezchip_macro_read_value_ &= ~(0xFF); \
  37479. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  37480. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37481. }
  37482. #define SET_GPIO_22_doen_uart3_pad_sout { \
  37483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37484. _ezchip_macro_read_value_ &= ~(0xFF); \
  37485. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  37486. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37487. }
  37488. #define SET_GPIO_22_doen_usb_drv_bus { \
  37489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37490. _ezchip_macro_read_value_ &= ~(0xFF); \
  37491. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  37492. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37493. }
  37494. #define SET_GPIO_23_dout_reverse_(en) { \
  37495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37496. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  37497. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  37498. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37499. }
  37500. #define SET_GPIO_23_dout_LOW { \
  37501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37502. _ezchip_macro_read_value_ &= ~(0xFF); \
  37503. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  37504. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37505. }
  37506. #define SET_GPIO_23_dout_HIGH { \
  37507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37508. _ezchip_macro_read_value_ &= ~(0xFF); \
  37509. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  37510. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37511. }
  37512. #define SET_GPIO_23_dout_clk_gmac_tophyref { \
  37513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37514. _ezchip_macro_read_value_ &= ~(0xFF); \
  37515. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  37516. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37517. }
  37518. #define SET_GPIO_23_dout_cpu_jtag_tdo { \
  37519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37520. _ezchip_macro_read_value_ &= ~(0xFF); \
  37521. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  37522. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37523. }
  37524. #define SET_GPIO_23_dout_cpu_jtag_tdo_oen { \
  37525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37526. _ezchip_macro_read_value_ &= ~(0xFF); \
  37527. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  37528. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37529. }
  37530. #define SET_GPIO_23_dout_dmic_clk_out { \
  37531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37532. _ezchip_macro_read_value_ &= ~(0xFF); \
  37533. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  37534. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37535. }
  37536. #define SET_GPIO_23_dout_dsp_JTDOEn_pad { \
  37537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37538. _ezchip_macro_read_value_ &= ~(0xFF); \
  37539. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  37540. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37541. }
  37542. #define SET_GPIO_23_dout_dsp_JTDO_pad { \
  37543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37544. _ezchip_macro_read_value_ &= ~(0xFF); \
  37545. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  37546. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37547. }
  37548. #define SET_GPIO_23_dout_i2c0_pad_sck_oe { \
  37549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37550. _ezchip_macro_read_value_ &= ~(0xFF); \
  37551. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  37552. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37553. }
  37554. #define SET_GPIO_23_dout_i2c0_pad_sda_oe { \
  37555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37556. _ezchip_macro_read_value_ &= ~(0xFF); \
  37557. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  37558. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37559. }
  37560. #define SET_GPIO_23_dout_i2c1_pad_sck_oe { \
  37561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37562. _ezchip_macro_read_value_ &= ~(0xFF); \
  37563. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  37564. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37565. }
  37566. #define SET_GPIO_23_dout_i2c1_pad_sda_oe { \
  37567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37568. _ezchip_macro_read_value_ &= ~(0xFF); \
  37569. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  37570. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37571. }
  37572. #define SET_GPIO_23_dout_i2c2_pad_sck_oe { \
  37573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37574. _ezchip_macro_read_value_ &= ~(0xFF); \
  37575. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  37576. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37577. }
  37578. #define SET_GPIO_23_dout_i2c2_pad_sda_oe { \
  37579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37580. _ezchip_macro_read_value_ &= ~(0xFF); \
  37581. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  37582. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37583. }
  37584. #define SET_GPIO_23_dout_i2c3_pad_sck_oe { \
  37585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37586. _ezchip_macro_read_value_ &= ~(0xFF); \
  37587. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  37588. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37589. }
  37590. #define SET_GPIO_23_dout_i2c3_pad_sda_oe { \
  37591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37592. _ezchip_macro_read_value_ &= ~(0xFF); \
  37593. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  37594. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37595. }
  37596. #define SET_GPIO_23_dout_i2srx_bclk_out { \
  37597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37598. _ezchip_macro_read_value_ &= ~(0xFF); \
  37599. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  37600. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37601. }
  37602. #define SET_GPIO_23_dout_i2srx_bclk_out_oen { \
  37603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37604. _ezchip_macro_read_value_ &= ~(0xFF); \
  37605. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  37606. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37607. }
  37608. #define SET_GPIO_23_dout_i2srx_lrck_out { \
  37609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37610. _ezchip_macro_read_value_ &= ~(0xFF); \
  37611. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  37612. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37613. }
  37614. #define SET_GPIO_23_dout_i2srx_lrck_out_oen { \
  37615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37616. _ezchip_macro_read_value_ &= ~(0xFF); \
  37617. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  37618. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37619. }
  37620. #define SET_GPIO_23_dout_i2srx_mclk_out { \
  37621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37622. _ezchip_macro_read_value_ &= ~(0xFF); \
  37623. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  37624. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37625. }
  37626. #define SET_GPIO_23_dout_i2stx_bclk_out { \
  37627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37628. _ezchip_macro_read_value_ &= ~(0xFF); \
  37629. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  37630. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37631. }
  37632. #define SET_GPIO_23_dout_i2stx_bclk_out_oen { \
  37633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37634. _ezchip_macro_read_value_ &= ~(0xFF); \
  37635. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  37636. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37637. }
  37638. #define SET_GPIO_23_dout_i2stx_lrck_out { \
  37639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37640. _ezchip_macro_read_value_ &= ~(0xFF); \
  37641. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  37642. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37643. }
  37644. #define SET_GPIO_23_dout_i2stx_lrckout_oen { \
  37645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37646. _ezchip_macro_read_value_ &= ~(0xFF); \
  37647. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  37648. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37649. }
  37650. #define SET_GPIO_23_dout_i2stx_mclk_out { \
  37651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37652. _ezchip_macro_read_value_ &= ~(0xFF); \
  37653. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  37654. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37655. }
  37656. #define SET_GPIO_23_dout_i2stx_sdout0 { \
  37657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37658. _ezchip_macro_read_value_ &= ~(0xFF); \
  37659. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  37660. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37661. }
  37662. #define SET_GPIO_23_dout_i2stx_sdout1 { \
  37663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37664. _ezchip_macro_read_value_ &= ~(0xFF); \
  37665. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  37666. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37667. }
  37668. #define SET_GPIO_23_dout_lcd_pad_csm_n { \
  37669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37670. _ezchip_macro_read_value_ &= ~(0xFF); \
  37671. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  37672. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37673. }
  37674. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit0 { \
  37675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37676. _ezchip_macro_read_value_ &= ~(0xFF); \
  37677. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  37678. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37679. }
  37680. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit1 { \
  37681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37682. _ezchip_macro_read_value_ &= ~(0xFF); \
  37683. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  37684. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37685. }
  37686. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit2 { \
  37687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37688. _ezchip_macro_read_value_ &= ~(0xFF); \
  37689. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  37690. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37691. }
  37692. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit3 { \
  37693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37694. _ezchip_macro_read_value_ &= ~(0xFF); \
  37695. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  37696. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37697. }
  37698. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit4 { \
  37699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37700. _ezchip_macro_read_value_ &= ~(0xFF); \
  37701. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  37702. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37703. }
  37704. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit5 { \
  37705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37706. _ezchip_macro_read_value_ &= ~(0xFF); \
  37707. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  37708. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37709. }
  37710. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit6 { \
  37711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37712. _ezchip_macro_read_value_ &= ~(0xFF); \
  37713. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  37714. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37715. }
  37716. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit7 { \
  37717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37718. _ezchip_macro_read_value_ &= ~(0xFF); \
  37719. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  37720. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37721. }
  37722. #define SET_GPIO_23_dout_pwm_pad_out_bit0 { \
  37723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37724. _ezchip_macro_read_value_ &= ~(0xFF); \
  37725. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  37726. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37727. }
  37728. #define SET_GPIO_23_dout_pwm_pad_out_bit1 { \
  37729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37730. _ezchip_macro_read_value_ &= ~(0xFF); \
  37731. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  37732. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37733. }
  37734. #define SET_GPIO_23_dout_pwm_pad_out_bit2 { \
  37735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37736. _ezchip_macro_read_value_ &= ~(0xFF); \
  37737. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  37738. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37739. }
  37740. #define SET_GPIO_23_dout_pwm_pad_out_bit3 { \
  37741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37742. _ezchip_macro_read_value_ &= ~(0xFF); \
  37743. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  37744. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37745. }
  37746. #define SET_GPIO_23_dout_pwm_pad_out_bit4 { \
  37747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37748. _ezchip_macro_read_value_ &= ~(0xFF); \
  37749. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  37750. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37751. }
  37752. #define SET_GPIO_23_dout_pwm_pad_out_bit5 { \
  37753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37754. _ezchip_macro_read_value_ &= ~(0xFF); \
  37755. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  37756. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37757. }
  37758. #define SET_GPIO_23_dout_pwm_pad_out_bit6 { \
  37759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37760. _ezchip_macro_read_value_ &= ~(0xFF); \
  37761. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  37762. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37763. }
  37764. #define SET_GPIO_23_dout_pwm_pad_out_bit7 { \
  37765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37766. _ezchip_macro_read_value_ &= ~(0xFF); \
  37767. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  37768. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37769. }
  37770. #define SET_GPIO_23_dout_pwmdac_left_out { \
  37771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37772. _ezchip_macro_read_value_ &= ~(0xFF); \
  37773. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  37774. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37775. }
  37776. #define SET_GPIO_23_dout_pwmdac_right_out { \
  37777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37778. _ezchip_macro_read_value_ &= ~(0xFF); \
  37779. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  37780. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37781. }
  37782. #define SET_GPIO_23_dout_qspi_csn1_out { \
  37783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37784. _ezchip_macro_read_value_ &= ~(0xFF); \
  37785. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  37786. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37787. }
  37788. #define SET_GPIO_23_dout_qspi_csn2_out { \
  37789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37790. _ezchip_macro_read_value_ &= ~(0xFF); \
  37791. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  37792. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37793. }
  37794. #define SET_GPIO_23_dout_qspi_csn3_out { \
  37795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37796. _ezchip_macro_read_value_ &= ~(0xFF); \
  37797. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  37798. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37799. }
  37800. #define SET_GPIO_23_dout_register23_SCFG_cmsensor_rst0 { \
  37801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37802. _ezchip_macro_read_value_ &= ~(0xFF); \
  37803. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  37804. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37805. }
  37806. #define SET_GPIO_23_dout_register23_SCFG_cmsensor_rst1 { \
  37807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37808. _ezchip_macro_read_value_ &= ~(0xFF); \
  37809. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  37810. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37811. }
  37812. #define SET_GPIO_23_dout_register32_SCFG_gmac_phy_rstn { \
  37813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37814. _ezchip_macro_read_value_ &= ~(0xFF); \
  37815. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  37816. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37817. }
  37818. #define SET_GPIO_23_dout_sdio0_pad_card_power_en { \
  37819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37820. _ezchip_macro_read_value_ &= ~(0xFF); \
  37821. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  37822. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37823. }
  37824. #define SET_GPIO_23_dout_sdio0_pad_cclk_out { \
  37825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37826. _ezchip_macro_read_value_ &= ~(0xFF); \
  37827. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  37828. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37829. }
  37830. #define SET_GPIO_23_dout_sdio0_pad_ccmd_oe { \
  37831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37832. _ezchip_macro_read_value_ &= ~(0xFF); \
  37833. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  37834. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37835. }
  37836. #define SET_GPIO_23_dout_sdio0_pad_ccmd_out { \
  37837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37838. _ezchip_macro_read_value_ &= ~(0xFF); \
  37839. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  37840. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37841. }
  37842. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit0 { \
  37843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37844. _ezchip_macro_read_value_ &= ~(0xFF); \
  37845. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  37846. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37847. }
  37848. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit1 { \
  37849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37850. _ezchip_macro_read_value_ &= ~(0xFF); \
  37851. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  37852. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37853. }
  37854. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit2 { \
  37855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37856. _ezchip_macro_read_value_ &= ~(0xFF); \
  37857. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  37858. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37859. }
  37860. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit3 { \
  37861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37862. _ezchip_macro_read_value_ &= ~(0xFF); \
  37863. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  37864. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37865. }
  37866. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit4 { \
  37867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37868. _ezchip_macro_read_value_ &= ~(0xFF); \
  37869. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  37870. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37871. }
  37872. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit5 { \
  37873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37874. _ezchip_macro_read_value_ &= ~(0xFF); \
  37875. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  37876. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37877. }
  37878. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit6 { \
  37879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37880. _ezchip_macro_read_value_ &= ~(0xFF); \
  37881. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  37882. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37883. }
  37884. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit7 { \
  37885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37886. _ezchip_macro_read_value_ &= ~(0xFF); \
  37887. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  37888. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37889. }
  37890. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit0 { \
  37891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37892. _ezchip_macro_read_value_ &= ~(0xFF); \
  37893. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  37894. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37895. }
  37896. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit1 { \
  37897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37898. _ezchip_macro_read_value_ &= ~(0xFF); \
  37899. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  37900. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37901. }
  37902. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit2 { \
  37903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37904. _ezchip_macro_read_value_ &= ~(0xFF); \
  37905. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  37906. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37907. }
  37908. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit3 { \
  37909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37910. _ezchip_macro_read_value_ &= ~(0xFF); \
  37911. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  37912. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37913. }
  37914. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit4 { \
  37915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37916. _ezchip_macro_read_value_ &= ~(0xFF); \
  37917. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  37918. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37919. }
  37920. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit5 { \
  37921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37922. _ezchip_macro_read_value_ &= ~(0xFF); \
  37923. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  37924. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37925. }
  37926. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit6 { \
  37927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37928. _ezchip_macro_read_value_ &= ~(0xFF); \
  37929. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  37930. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37931. }
  37932. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit7 { \
  37933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37934. _ezchip_macro_read_value_ &= ~(0xFF); \
  37935. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  37936. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37937. }
  37938. #define SET_GPIO_23_dout_sdio0_pad_rst_n { \
  37939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37940. _ezchip_macro_read_value_ &= ~(0xFF); \
  37941. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  37942. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37943. }
  37944. #define SET_GPIO_23_dout_sdio1_pad_card_power_en { \
  37945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37946. _ezchip_macro_read_value_ &= ~(0xFF); \
  37947. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  37948. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37949. }
  37950. #define SET_GPIO_23_dout_sdio1_pad_cclk_out { \
  37951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37952. _ezchip_macro_read_value_ &= ~(0xFF); \
  37953. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  37954. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37955. }
  37956. #define SET_GPIO_23_dout_sdio1_pad_ccmd_oe { \
  37957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37958. _ezchip_macro_read_value_ &= ~(0xFF); \
  37959. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  37960. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37961. }
  37962. #define SET_GPIO_23_dout_sdio1_pad_ccmd_out { \
  37963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37964. _ezchip_macro_read_value_ &= ~(0xFF); \
  37965. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  37966. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37967. }
  37968. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit0 { \
  37969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37970. _ezchip_macro_read_value_ &= ~(0xFF); \
  37971. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  37972. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37973. }
  37974. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit1 { \
  37975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37976. _ezchip_macro_read_value_ &= ~(0xFF); \
  37977. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  37978. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37979. }
  37980. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit2 { \
  37981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37982. _ezchip_macro_read_value_ &= ~(0xFF); \
  37983. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  37984. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37985. }
  37986. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit3 { \
  37987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37988. _ezchip_macro_read_value_ &= ~(0xFF); \
  37989. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  37990. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37991. }
  37992. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit4 { \
  37993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37994. _ezchip_macro_read_value_ &= ~(0xFF); \
  37995. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  37996. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37997. }
  37998. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit5 { \
  37999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38000. _ezchip_macro_read_value_ &= ~(0xFF); \
  38001. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  38002. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38003. }
  38004. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit6 { \
  38005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38006. _ezchip_macro_read_value_ &= ~(0xFF); \
  38007. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  38008. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38009. }
  38010. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit7 { \
  38011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38012. _ezchip_macro_read_value_ &= ~(0xFF); \
  38013. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  38014. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38015. }
  38016. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit0 { \
  38017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38018. _ezchip_macro_read_value_ &= ~(0xFF); \
  38019. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  38020. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38021. }
  38022. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit1 { \
  38023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38024. _ezchip_macro_read_value_ &= ~(0xFF); \
  38025. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  38026. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38027. }
  38028. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit2 { \
  38029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38030. _ezchip_macro_read_value_ &= ~(0xFF); \
  38031. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  38032. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38033. }
  38034. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit3 { \
  38035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38036. _ezchip_macro_read_value_ &= ~(0xFF); \
  38037. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  38038. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38039. }
  38040. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit4 { \
  38041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38042. _ezchip_macro_read_value_ &= ~(0xFF); \
  38043. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  38044. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38045. }
  38046. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit5 { \
  38047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38048. _ezchip_macro_read_value_ &= ~(0xFF); \
  38049. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  38050. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38051. }
  38052. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit6 { \
  38053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38054. _ezchip_macro_read_value_ &= ~(0xFF); \
  38055. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  38056. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38057. }
  38058. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit7 { \
  38059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38060. _ezchip_macro_read_value_ &= ~(0xFF); \
  38061. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  38062. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38063. }
  38064. #define SET_GPIO_23_dout_sdio1_pad_rst_n { \
  38065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38066. _ezchip_macro_read_value_ &= ~(0xFF); \
  38067. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  38068. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38069. }
  38070. #define SET_GPIO_23_dout_spdif_tx_sdout { \
  38071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38072. _ezchip_macro_read_value_ &= ~(0xFF); \
  38073. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  38074. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38075. }
  38076. #define SET_GPIO_23_dout_spdif_tx_sdout_oen { \
  38077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38078. _ezchip_macro_read_value_ &= ~(0xFF); \
  38079. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  38080. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38081. }
  38082. #define SET_GPIO_23_dout_spi0_pad_oe_n { \
  38083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38084. _ezchip_macro_read_value_ &= ~(0xFF); \
  38085. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  38086. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38087. }
  38088. #define SET_GPIO_23_dout_spi0_pad_sck_out { \
  38089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38090. _ezchip_macro_read_value_ &= ~(0xFF); \
  38091. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  38092. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38093. }
  38094. #define SET_GPIO_23_dout_spi0_pad_ss_0_n { \
  38095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38096. _ezchip_macro_read_value_ &= ~(0xFF); \
  38097. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  38098. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38099. }
  38100. #define SET_GPIO_23_dout_spi0_pad_ss_1_n { \
  38101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38102. _ezchip_macro_read_value_ &= ~(0xFF); \
  38103. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  38104. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38105. }
  38106. #define SET_GPIO_23_dout_spi0_pad_txd { \
  38107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38108. _ezchip_macro_read_value_ &= ~(0xFF); \
  38109. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  38110. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38111. }
  38112. #define SET_GPIO_23_dout_spi1_pad_oe_n { \
  38113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38114. _ezchip_macro_read_value_ &= ~(0xFF); \
  38115. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  38116. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38117. }
  38118. #define SET_GPIO_23_dout_spi1_pad_sck_out { \
  38119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38120. _ezchip_macro_read_value_ &= ~(0xFF); \
  38121. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  38122. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38123. }
  38124. #define SET_GPIO_23_dout_spi1_pad_ss_0_n { \
  38125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38126. _ezchip_macro_read_value_ &= ~(0xFF); \
  38127. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  38128. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38129. }
  38130. #define SET_GPIO_23_dout_spi1_pad_ss_1_n { \
  38131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38132. _ezchip_macro_read_value_ &= ~(0xFF); \
  38133. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  38134. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38135. }
  38136. #define SET_GPIO_23_dout_spi1_pad_txd { \
  38137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38138. _ezchip_macro_read_value_ &= ~(0xFF); \
  38139. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  38140. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38141. }
  38142. #define SET_GPIO_23_dout_spi2_pad_oe_n { \
  38143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38144. _ezchip_macro_read_value_ &= ~(0xFF); \
  38145. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  38146. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38147. }
  38148. #define SET_GPIO_23_dout_spi2_pad_sck_out { \
  38149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38150. _ezchip_macro_read_value_ &= ~(0xFF); \
  38151. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  38152. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38153. }
  38154. #define SET_GPIO_23_dout_spi2_pad_ss_0_n { \
  38155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38156. _ezchip_macro_read_value_ &= ~(0xFF); \
  38157. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  38158. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38159. }
  38160. #define SET_GPIO_23_dout_spi2_pad_ss_1_n { \
  38161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38162. _ezchip_macro_read_value_ &= ~(0xFF); \
  38163. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  38164. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38165. }
  38166. #define SET_GPIO_23_dout_spi2_pad_txd { \
  38167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38168. _ezchip_macro_read_value_ &= ~(0xFF); \
  38169. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  38170. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38171. }
  38172. #define SET_GPIO_23_dout_spi2ahb_pad_oe_n_bit0 { \
  38173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38174. _ezchip_macro_read_value_ &= ~(0xFF); \
  38175. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  38176. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38177. }
  38178. #define SET_GPIO_23_dout_spi2ahb_pad_oe_n_bit1 { \
  38179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38180. _ezchip_macro_read_value_ &= ~(0xFF); \
  38181. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  38182. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38183. }
  38184. #define SET_GPIO_23_dout_spi2ahb_pad_oe_n_bit2 { \
  38185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38186. _ezchip_macro_read_value_ &= ~(0xFF); \
  38187. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  38188. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38189. }
  38190. #define SET_GPIO_23_dout_spi2ahb_pad_oe_n_bit3 { \
  38191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38192. _ezchip_macro_read_value_ &= ~(0xFF); \
  38193. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  38194. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38195. }
  38196. #define SET_GPIO_23_dout_spi2ahb_pad_txd_bit0 { \
  38197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38198. _ezchip_macro_read_value_ &= ~(0xFF); \
  38199. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  38200. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38201. }
  38202. #define SET_GPIO_23_dout_spi2ahb_pad_txd_bit1 { \
  38203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38204. _ezchip_macro_read_value_ &= ~(0xFF); \
  38205. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  38206. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38207. }
  38208. #define SET_GPIO_23_dout_spi2ahb_pad_txd_bit2 { \
  38209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38210. _ezchip_macro_read_value_ &= ~(0xFF); \
  38211. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  38212. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38213. }
  38214. #define SET_GPIO_23_dout_spi2ahb_pad_txd_bit3 { \
  38215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38216. _ezchip_macro_read_value_ &= ~(0xFF); \
  38217. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  38218. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38219. }
  38220. #define SET_GPIO_23_dout_spi3_pad_oe_n { \
  38221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38222. _ezchip_macro_read_value_ &= ~(0xFF); \
  38223. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  38224. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38225. }
  38226. #define SET_GPIO_23_dout_spi3_pad_sck_out { \
  38227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38228. _ezchip_macro_read_value_ &= ~(0xFF); \
  38229. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  38230. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38231. }
  38232. #define SET_GPIO_23_dout_spi3_pad_ss_0_n { \
  38233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38234. _ezchip_macro_read_value_ &= ~(0xFF); \
  38235. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  38236. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38237. }
  38238. #define SET_GPIO_23_dout_spi3_pad_ss_1_n { \
  38239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38240. _ezchip_macro_read_value_ &= ~(0xFF); \
  38241. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  38242. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38243. }
  38244. #define SET_GPIO_23_dout_spi3_pad_txd { \
  38245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38246. _ezchip_macro_read_value_ &= ~(0xFF); \
  38247. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  38248. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38249. }
  38250. #define SET_GPIO_23_dout_uart0_pad_dtrn { \
  38251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38252. _ezchip_macro_read_value_ &= ~(0xFF); \
  38253. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  38254. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38255. }
  38256. #define SET_GPIO_23_dout_uart0_pad_rtsn { \
  38257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38258. _ezchip_macro_read_value_ &= ~(0xFF); \
  38259. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  38260. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38261. }
  38262. #define SET_GPIO_23_dout_uart0_pad_sout { \
  38263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38264. _ezchip_macro_read_value_ &= ~(0xFF); \
  38265. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  38266. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38267. }
  38268. #define SET_GPIO_23_dout_uart1_pad_sout { \
  38269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38270. _ezchip_macro_read_value_ &= ~(0xFF); \
  38271. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  38272. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38273. }
  38274. #define SET_GPIO_23_dout_uart2_pad_dtr_n { \
  38275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38276. _ezchip_macro_read_value_ &= ~(0xFF); \
  38277. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  38278. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38279. }
  38280. #define SET_GPIO_23_dout_uart2_pad_rts_n { \
  38281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38282. _ezchip_macro_read_value_ &= ~(0xFF); \
  38283. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  38284. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38285. }
  38286. #define SET_GPIO_23_dout_uart2_pad_sout { \
  38287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38288. _ezchip_macro_read_value_ &= ~(0xFF); \
  38289. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  38290. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38291. }
  38292. #define SET_GPIO_23_dout_uart3_pad_sout { \
  38293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38294. _ezchip_macro_read_value_ &= ~(0xFF); \
  38295. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  38296. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38297. }
  38298. #define SET_GPIO_23_dout_usb_drv_bus { \
  38299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38300. _ezchip_macro_read_value_ &= ~(0xFF); \
  38301. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  38302. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38303. }
  38304. #define SET_GPIO_23_doen_reverse_(en) { \
  38305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38306. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  38307. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  38308. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38309. }
  38310. #define SET_GPIO_23_doen_LOW { \
  38311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38312. _ezchip_macro_read_value_ &= ~(0xFF); \
  38313. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  38314. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38315. }
  38316. #define SET_GPIO_23_doen_HIGH { \
  38317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38318. _ezchip_macro_read_value_ &= ~(0xFF); \
  38319. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  38320. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38321. }
  38322. #define SET_GPIO_23_doen_clk_gmac_tophyref { \
  38323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38324. _ezchip_macro_read_value_ &= ~(0xFF); \
  38325. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  38326. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38327. }
  38328. #define SET_GPIO_23_doen_cpu_jtag_tdo { \
  38329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38330. _ezchip_macro_read_value_ &= ~(0xFF); \
  38331. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  38332. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38333. }
  38334. #define SET_GPIO_23_doen_cpu_jtag_tdo_oen { \
  38335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38336. _ezchip_macro_read_value_ &= ~(0xFF); \
  38337. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  38338. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38339. }
  38340. #define SET_GPIO_23_doen_dmic_clk_out { \
  38341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38342. _ezchip_macro_read_value_ &= ~(0xFF); \
  38343. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  38344. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38345. }
  38346. #define SET_GPIO_23_doen_dsp_JTDOEn_pad { \
  38347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38348. _ezchip_macro_read_value_ &= ~(0xFF); \
  38349. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  38350. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38351. }
  38352. #define SET_GPIO_23_doen_dsp_JTDO_pad { \
  38353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38354. _ezchip_macro_read_value_ &= ~(0xFF); \
  38355. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  38356. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38357. }
  38358. #define SET_GPIO_23_doen_i2c0_pad_sck_oe { \
  38359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38360. _ezchip_macro_read_value_ &= ~(0xFF); \
  38361. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  38362. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38363. }
  38364. #define SET_GPIO_23_doen_i2c0_pad_sda_oe { \
  38365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38366. _ezchip_macro_read_value_ &= ~(0xFF); \
  38367. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  38368. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38369. }
  38370. #define SET_GPIO_23_doen_i2c1_pad_sck_oe { \
  38371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38372. _ezchip_macro_read_value_ &= ~(0xFF); \
  38373. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  38374. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38375. }
  38376. #define SET_GPIO_23_doen_i2c1_pad_sda_oe { \
  38377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38378. _ezchip_macro_read_value_ &= ~(0xFF); \
  38379. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  38380. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38381. }
  38382. #define SET_GPIO_23_doen_i2c2_pad_sck_oe { \
  38383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38384. _ezchip_macro_read_value_ &= ~(0xFF); \
  38385. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  38386. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38387. }
  38388. #define SET_GPIO_23_doen_i2c2_pad_sda_oe { \
  38389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38390. _ezchip_macro_read_value_ &= ~(0xFF); \
  38391. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  38392. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38393. }
  38394. #define SET_GPIO_23_doen_i2c3_pad_sck_oe { \
  38395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38396. _ezchip_macro_read_value_ &= ~(0xFF); \
  38397. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  38398. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38399. }
  38400. #define SET_GPIO_23_doen_i2c3_pad_sda_oe { \
  38401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38402. _ezchip_macro_read_value_ &= ~(0xFF); \
  38403. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  38404. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38405. }
  38406. #define SET_GPIO_23_doen_i2srx_bclk_out { \
  38407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38408. _ezchip_macro_read_value_ &= ~(0xFF); \
  38409. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  38410. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38411. }
  38412. #define SET_GPIO_23_doen_i2srx_bclk_out_oen { \
  38413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38414. _ezchip_macro_read_value_ &= ~(0xFF); \
  38415. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  38416. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38417. }
  38418. #define SET_GPIO_23_doen_i2srx_lrck_out { \
  38419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38420. _ezchip_macro_read_value_ &= ~(0xFF); \
  38421. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  38422. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38423. }
  38424. #define SET_GPIO_23_doen_i2srx_lrck_out_oen { \
  38425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38426. _ezchip_macro_read_value_ &= ~(0xFF); \
  38427. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  38428. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38429. }
  38430. #define SET_GPIO_23_doen_i2srx_mclk_out { \
  38431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38432. _ezchip_macro_read_value_ &= ~(0xFF); \
  38433. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  38434. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38435. }
  38436. #define SET_GPIO_23_doen_i2stx_bclk_out { \
  38437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38438. _ezchip_macro_read_value_ &= ~(0xFF); \
  38439. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  38440. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38441. }
  38442. #define SET_GPIO_23_doen_i2stx_bclk_out_oen { \
  38443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38444. _ezchip_macro_read_value_ &= ~(0xFF); \
  38445. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  38446. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38447. }
  38448. #define SET_GPIO_23_doen_i2stx_lrck_out { \
  38449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38450. _ezchip_macro_read_value_ &= ~(0xFF); \
  38451. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  38452. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38453. }
  38454. #define SET_GPIO_23_doen_i2stx_lrckout_oen { \
  38455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38456. _ezchip_macro_read_value_ &= ~(0xFF); \
  38457. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  38458. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38459. }
  38460. #define SET_GPIO_23_doen_i2stx_mclk_out { \
  38461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38462. _ezchip_macro_read_value_ &= ~(0xFF); \
  38463. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  38464. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38465. }
  38466. #define SET_GPIO_23_doen_i2stx_sdout0 { \
  38467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38468. _ezchip_macro_read_value_ &= ~(0xFF); \
  38469. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  38470. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38471. }
  38472. #define SET_GPIO_23_doen_i2stx_sdout1 { \
  38473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38474. _ezchip_macro_read_value_ &= ~(0xFF); \
  38475. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  38476. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38477. }
  38478. #define SET_GPIO_23_doen_lcd_pad_csm_n { \
  38479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38480. _ezchip_macro_read_value_ &= ~(0xFF); \
  38481. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  38482. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38483. }
  38484. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit0 { \
  38485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38486. _ezchip_macro_read_value_ &= ~(0xFF); \
  38487. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  38488. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38489. }
  38490. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit1 { \
  38491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38492. _ezchip_macro_read_value_ &= ~(0xFF); \
  38493. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  38494. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38495. }
  38496. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit2 { \
  38497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38498. _ezchip_macro_read_value_ &= ~(0xFF); \
  38499. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  38500. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38501. }
  38502. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit3 { \
  38503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38504. _ezchip_macro_read_value_ &= ~(0xFF); \
  38505. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  38506. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38507. }
  38508. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit4 { \
  38509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38510. _ezchip_macro_read_value_ &= ~(0xFF); \
  38511. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  38512. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38513. }
  38514. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit5 { \
  38515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38516. _ezchip_macro_read_value_ &= ~(0xFF); \
  38517. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  38518. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38519. }
  38520. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit6 { \
  38521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38522. _ezchip_macro_read_value_ &= ~(0xFF); \
  38523. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  38524. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38525. }
  38526. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit7 { \
  38527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38528. _ezchip_macro_read_value_ &= ~(0xFF); \
  38529. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  38530. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38531. }
  38532. #define SET_GPIO_23_doen_pwm_pad_out_bit0 { \
  38533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38534. _ezchip_macro_read_value_ &= ~(0xFF); \
  38535. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  38536. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38537. }
  38538. #define SET_GPIO_23_doen_pwm_pad_out_bit1 { \
  38539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38540. _ezchip_macro_read_value_ &= ~(0xFF); \
  38541. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  38542. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38543. }
  38544. #define SET_GPIO_23_doen_pwm_pad_out_bit2 { \
  38545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38546. _ezchip_macro_read_value_ &= ~(0xFF); \
  38547. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  38548. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38549. }
  38550. #define SET_GPIO_23_doen_pwm_pad_out_bit3 { \
  38551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38552. _ezchip_macro_read_value_ &= ~(0xFF); \
  38553. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  38554. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38555. }
  38556. #define SET_GPIO_23_doen_pwm_pad_out_bit4 { \
  38557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38558. _ezchip_macro_read_value_ &= ~(0xFF); \
  38559. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  38560. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38561. }
  38562. #define SET_GPIO_23_doen_pwm_pad_out_bit5 { \
  38563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38564. _ezchip_macro_read_value_ &= ~(0xFF); \
  38565. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  38566. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38567. }
  38568. #define SET_GPIO_23_doen_pwm_pad_out_bit6 { \
  38569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38570. _ezchip_macro_read_value_ &= ~(0xFF); \
  38571. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  38572. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38573. }
  38574. #define SET_GPIO_23_doen_pwm_pad_out_bit7 { \
  38575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38576. _ezchip_macro_read_value_ &= ~(0xFF); \
  38577. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  38578. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38579. }
  38580. #define SET_GPIO_23_doen_pwmdac_left_out { \
  38581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38582. _ezchip_macro_read_value_ &= ~(0xFF); \
  38583. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  38584. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38585. }
  38586. #define SET_GPIO_23_doen_pwmdac_right_out { \
  38587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38588. _ezchip_macro_read_value_ &= ~(0xFF); \
  38589. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  38590. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38591. }
  38592. #define SET_GPIO_23_doen_qspi_csn1_out { \
  38593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38594. _ezchip_macro_read_value_ &= ~(0xFF); \
  38595. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  38596. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38597. }
  38598. #define SET_GPIO_23_doen_qspi_csn2_out { \
  38599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38600. _ezchip_macro_read_value_ &= ~(0xFF); \
  38601. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  38602. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38603. }
  38604. #define SET_GPIO_23_doen_qspi_csn3_out { \
  38605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38606. _ezchip_macro_read_value_ &= ~(0xFF); \
  38607. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  38608. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38609. }
  38610. #define SET_GPIO_23_doen_register23_SCFG_cmsensor_rst0 { \
  38611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38612. _ezchip_macro_read_value_ &= ~(0xFF); \
  38613. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  38614. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38615. }
  38616. #define SET_GPIO_23_doen_register23_SCFG_cmsensor_rst1 { \
  38617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38618. _ezchip_macro_read_value_ &= ~(0xFF); \
  38619. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  38620. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38621. }
  38622. #define SET_GPIO_23_doen_register32_SCFG_gmac_phy_rstn { \
  38623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38624. _ezchip_macro_read_value_ &= ~(0xFF); \
  38625. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  38626. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38627. }
  38628. #define SET_GPIO_23_doen_sdio0_pad_card_power_en { \
  38629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38630. _ezchip_macro_read_value_ &= ~(0xFF); \
  38631. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  38632. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38633. }
  38634. #define SET_GPIO_23_doen_sdio0_pad_cclk_out { \
  38635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38636. _ezchip_macro_read_value_ &= ~(0xFF); \
  38637. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  38638. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38639. }
  38640. #define SET_GPIO_23_doen_sdio0_pad_ccmd_oe { \
  38641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38642. _ezchip_macro_read_value_ &= ~(0xFF); \
  38643. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  38644. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38645. }
  38646. #define SET_GPIO_23_doen_sdio0_pad_ccmd_out { \
  38647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38648. _ezchip_macro_read_value_ &= ~(0xFF); \
  38649. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  38650. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38651. }
  38652. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit0 { \
  38653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38654. _ezchip_macro_read_value_ &= ~(0xFF); \
  38655. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  38656. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38657. }
  38658. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit1 { \
  38659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38660. _ezchip_macro_read_value_ &= ~(0xFF); \
  38661. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  38662. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38663. }
  38664. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit2 { \
  38665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38666. _ezchip_macro_read_value_ &= ~(0xFF); \
  38667. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  38668. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38669. }
  38670. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit3 { \
  38671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38672. _ezchip_macro_read_value_ &= ~(0xFF); \
  38673. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  38674. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38675. }
  38676. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit4 { \
  38677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38678. _ezchip_macro_read_value_ &= ~(0xFF); \
  38679. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  38680. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38681. }
  38682. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit5 { \
  38683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38684. _ezchip_macro_read_value_ &= ~(0xFF); \
  38685. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  38686. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38687. }
  38688. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit6 { \
  38689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38690. _ezchip_macro_read_value_ &= ~(0xFF); \
  38691. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  38692. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38693. }
  38694. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit7 { \
  38695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38696. _ezchip_macro_read_value_ &= ~(0xFF); \
  38697. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  38698. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38699. }
  38700. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit0 { \
  38701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38702. _ezchip_macro_read_value_ &= ~(0xFF); \
  38703. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  38704. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38705. }
  38706. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit1 { \
  38707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38708. _ezchip_macro_read_value_ &= ~(0xFF); \
  38709. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  38710. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38711. }
  38712. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit2 { \
  38713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38714. _ezchip_macro_read_value_ &= ~(0xFF); \
  38715. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  38716. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38717. }
  38718. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit3 { \
  38719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38720. _ezchip_macro_read_value_ &= ~(0xFF); \
  38721. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  38722. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38723. }
  38724. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit4 { \
  38725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38726. _ezchip_macro_read_value_ &= ~(0xFF); \
  38727. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  38728. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38729. }
  38730. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit5 { \
  38731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38732. _ezchip_macro_read_value_ &= ~(0xFF); \
  38733. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  38734. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38735. }
  38736. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit6 { \
  38737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38738. _ezchip_macro_read_value_ &= ~(0xFF); \
  38739. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  38740. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38741. }
  38742. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit7 { \
  38743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38744. _ezchip_macro_read_value_ &= ~(0xFF); \
  38745. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  38746. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38747. }
  38748. #define SET_GPIO_23_doen_sdio0_pad_rst_n { \
  38749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38750. _ezchip_macro_read_value_ &= ~(0xFF); \
  38751. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  38752. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38753. }
  38754. #define SET_GPIO_23_doen_sdio1_pad_card_power_en { \
  38755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38756. _ezchip_macro_read_value_ &= ~(0xFF); \
  38757. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  38758. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38759. }
  38760. #define SET_GPIO_23_doen_sdio1_pad_cclk_out { \
  38761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38762. _ezchip_macro_read_value_ &= ~(0xFF); \
  38763. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  38764. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38765. }
  38766. #define SET_GPIO_23_doen_sdio1_pad_ccmd_oe { \
  38767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38768. _ezchip_macro_read_value_ &= ~(0xFF); \
  38769. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  38770. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38771. }
  38772. #define SET_GPIO_23_doen_sdio1_pad_ccmd_out { \
  38773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38774. _ezchip_macro_read_value_ &= ~(0xFF); \
  38775. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  38776. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38777. }
  38778. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit0 { \
  38779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38780. _ezchip_macro_read_value_ &= ~(0xFF); \
  38781. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  38782. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38783. }
  38784. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit1 { \
  38785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38786. _ezchip_macro_read_value_ &= ~(0xFF); \
  38787. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  38788. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38789. }
  38790. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit2 { \
  38791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38792. _ezchip_macro_read_value_ &= ~(0xFF); \
  38793. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  38794. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38795. }
  38796. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit3 { \
  38797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38798. _ezchip_macro_read_value_ &= ~(0xFF); \
  38799. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  38800. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38801. }
  38802. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit4 { \
  38803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38804. _ezchip_macro_read_value_ &= ~(0xFF); \
  38805. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  38806. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38807. }
  38808. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit5 { \
  38809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38810. _ezchip_macro_read_value_ &= ~(0xFF); \
  38811. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  38812. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38813. }
  38814. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit6 { \
  38815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38816. _ezchip_macro_read_value_ &= ~(0xFF); \
  38817. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  38818. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38819. }
  38820. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit7 { \
  38821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38822. _ezchip_macro_read_value_ &= ~(0xFF); \
  38823. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  38824. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38825. }
  38826. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit0 { \
  38827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38828. _ezchip_macro_read_value_ &= ~(0xFF); \
  38829. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  38830. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38831. }
  38832. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit1 { \
  38833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38834. _ezchip_macro_read_value_ &= ~(0xFF); \
  38835. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  38836. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38837. }
  38838. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit2 { \
  38839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38840. _ezchip_macro_read_value_ &= ~(0xFF); \
  38841. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  38842. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38843. }
  38844. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit3 { \
  38845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38846. _ezchip_macro_read_value_ &= ~(0xFF); \
  38847. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  38848. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38849. }
  38850. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit4 { \
  38851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38852. _ezchip_macro_read_value_ &= ~(0xFF); \
  38853. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  38854. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38855. }
  38856. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit5 { \
  38857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38858. _ezchip_macro_read_value_ &= ~(0xFF); \
  38859. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  38860. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38861. }
  38862. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit6 { \
  38863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38864. _ezchip_macro_read_value_ &= ~(0xFF); \
  38865. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  38866. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38867. }
  38868. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit7 { \
  38869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38870. _ezchip_macro_read_value_ &= ~(0xFF); \
  38871. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  38872. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38873. }
  38874. #define SET_GPIO_23_doen_sdio1_pad_rst_n { \
  38875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38876. _ezchip_macro_read_value_ &= ~(0xFF); \
  38877. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  38878. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38879. }
  38880. #define SET_GPIO_23_doen_spdif_tx_sdout { \
  38881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38882. _ezchip_macro_read_value_ &= ~(0xFF); \
  38883. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  38884. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38885. }
  38886. #define SET_GPIO_23_doen_spdif_tx_sdout_oen { \
  38887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38888. _ezchip_macro_read_value_ &= ~(0xFF); \
  38889. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  38890. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38891. }
  38892. #define SET_GPIO_23_doen_spi0_pad_oe_n { \
  38893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38894. _ezchip_macro_read_value_ &= ~(0xFF); \
  38895. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  38896. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38897. }
  38898. #define SET_GPIO_23_doen_spi0_pad_sck_out { \
  38899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38900. _ezchip_macro_read_value_ &= ~(0xFF); \
  38901. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  38902. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38903. }
  38904. #define SET_GPIO_23_doen_spi0_pad_ss_0_n { \
  38905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38906. _ezchip_macro_read_value_ &= ~(0xFF); \
  38907. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  38908. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38909. }
  38910. #define SET_GPIO_23_doen_spi0_pad_ss_1_n { \
  38911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38912. _ezchip_macro_read_value_ &= ~(0xFF); \
  38913. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  38914. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38915. }
  38916. #define SET_GPIO_23_doen_spi0_pad_txd { \
  38917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38918. _ezchip_macro_read_value_ &= ~(0xFF); \
  38919. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  38920. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38921. }
  38922. #define SET_GPIO_23_doen_spi1_pad_oe_n { \
  38923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38924. _ezchip_macro_read_value_ &= ~(0xFF); \
  38925. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  38926. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38927. }
  38928. #define SET_GPIO_23_doen_spi1_pad_sck_out { \
  38929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38930. _ezchip_macro_read_value_ &= ~(0xFF); \
  38931. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  38932. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38933. }
  38934. #define SET_GPIO_23_doen_spi1_pad_ss_0_n { \
  38935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38936. _ezchip_macro_read_value_ &= ~(0xFF); \
  38937. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  38938. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38939. }
  38940. #define SET_GPIO_23_doen_spi1_pad_ss_1_n { \
  38941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38942. _ezchip_macro_read_value_ &= ~(0xFF); \
  38943. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  38944. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38945. }
  38946. #define SET_GPIO_23_doen_spi1_pad_txd { \
  38947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38948. _ezchip_macro_read_value_ &= ~(0xFF); \
  38949. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  38950. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38951. }
  38952. #define SET_GPIO_23_doen_spi2_pad_oe_n { \
  38953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38954. _ezchip_macro_read_value_ &= ~(0xFF); \
  38955. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  38956. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38957. }
  38958. #define SET_GPIO_23_doen_spi2_pad_sck_out { \
  38959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38960. _ezchip_macro_read_value_ &= ~(0xFF); \
  38961. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  38962. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38963. }
  38964. #define SET_GPIO_23_doen_spi2_pad_ss_0_n { \
  38965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38966. _ezchip_macro_read_value_ &= ~(0xFF); \
  38967. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  38968. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38969. }
  38970. #define SET_GPIO_23_doen_spi2_pad_ss_1_n { \
  38971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38972. _ezchip_macro_read_value_ &= ~(0xFF); \
  38973. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  38974. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38975. }
  38976. #define SET_GPIO_23_doen_spi2_pad_txd { \
  38977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38978. _ezchip_macro_read_value_ &= ~(0xFF); \
  38979. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  38980. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38981. }
  38982. #define SET_GPIO_23_doen_spi2ahb_pad_oe_n_bit0 { \
  38983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38984. _ezchip_macro_read_value_ &= ~(0xFF); \
  38985. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  38986. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38987. }
  38988. #define SET_GPIO_23_doen_spi2ahb_pad_oe_n_bit1 { \
  38989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38990. _ezchip_macro_read_value_ &= ~(0xFF); \
  38991. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  38992. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38993. }
  38994. #define SET_GPIO_23_doen_spi2ahb_pad_oe_n_bit2 { \
  38995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38996. _ezchip_macro_read_value_ &= ~(0xFF); \
  38997. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  38998. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38999. }
  39000. #define SET_GPIO_23_doen_spi2ahb_pad_oe_n_bit3 { \
  39001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39002. _ezchip_macro_read_value_ &= ~(0xFF); \
  39003. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  39004. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39005. }
  39006. #define SET_GPIO_23_doen_spi2ahb_pad_txd_bit0 { \
  39007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39008. _ezchip_macro_read_value_ &= ~(0xFF); \
  39009. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  39010. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39011. }
  39012. #define SET_GPIO_23_doen_spi2ahb_pad_txd_bit1 { \
  39013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39014. _ezchip_macro_read_value_ &= ~(0xFF); \
  39015. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  39016. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39017. }
  39018. #define SET_GPIO_23_doen_spi2ahb_pad_txd_bit2 { \
  39019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39020. _ezchip_macro_read_value_ &= ~(0xFF); \
  39021. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  39022. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39023. }
  39024. #define SET_GPIO_23_doen_spi2ahb_pad_txd_bit3 { \
  39025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39026. _ezchip_macro_read_value_ &= ~(0xFF); \
  39027. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  39028. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39029. }
  39030. #define SET_GPIO_23_doen_spi3_pad_oe_n { \
  39031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39032. _ezchip_macro_read_value_ &= ~(0xFF); \
  39033. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  39034. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39035. }
  39036. #define SET_GPIO_23_doen_spi3_pad_sck_out { \
  39037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39038. _ezchip_macro_read_value_ &= ~(0xFF); \
  39039. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  39040. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39041. }
  39042. #define SET_GPIO_23_doen_spi3_pad_ss_0_n { \
  39043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39044. _ezchip_macro_read_value_ &= ~(0xFF); \
  39045. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  39046. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39047. }
  39048. #define SET_GPIO_23_doen_spi3_pad_ss_1_n { \
  39049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39050. _ezchip_macro_read_value_ &= ~(0xFF); \
  39051. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  39052. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39053. }
  39054. #define SET_GPIO_23_doen_spi3_pad_txd { \
  39055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39056. _ezchip_macro_read_value_ &= ~(0xFF); \
  39057. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  39058. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39059. }
  39060. #define SET_GPIO_23_doen_uart0_pad_dtrn { \
  39061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39062. _ezchip_macro_read_value_ &= ~(0xFF); \
  39063. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  39064. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39065. }
  39066. #define SET_GPIO_23_doen_uart0_pad_rtsn { \
  39067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39068. _ezchip_macro_read_value_ &= ~(0xFF); \
  39069. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  39070. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39071. }
  39072. #define SET_GPIO_23_doen_uart0_pad_sout { \
  39073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39074. _ezchip_macro_read_value_ &= ~(0xFF); \
  39075. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  39076. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39077. }
  39078. #define SET_GPIO_23_doen_uart1_pad_sout { \
  39079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39080. _ezchip_macro_read_value_ &= ~(0xFF); \
  39081. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  39082. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39083. }
  39084. #define SET_GPIO_23_doen_uart2_pad_dtr_n { \
  39085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39086. _ezchip_macro_read_value_ &= ~(0xFF); \
  39087. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  39088. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39089. }
  39090. #define SET_GPIO_23_doen_uart2_pad_rts_n { \
  39091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39092. _ezchip_macro_read_value_ &= ~(0xFF); \
  39093. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  39094. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39095. }
  39096. #define SET_GPIO_23_doen_uart2_pad_sout { \
  39097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39098. _ezchip_macro_read_value_ &= ~(0xFF); \
  39099. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  39100. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39101. }
  39102. #define SET_GPIO_23_doen_uart3_pad_sout { \
  39103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39104. _ezchip_macro_read_value_ &= ~(0xFF); \
  39105. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  39106. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39107. }
  39108. #define SET_GPIO_23_doen_usb_drv_bus { \
  39109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39110. _ezchip_macro_read_value_ &= ~(0xFF); \
  39111. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  39112. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39113. }
  39114. #define SET_GPIO_24_dout_reverse_(en) { \
  39115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39116. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  39117. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  39118. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39119. }
  39120. #define SET_GPIO_24_dout_LOW { \
  39121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39122. _ezchip_macro_read_value_ &= ~(0xFF); \
  39123. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  39124. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39125. }
  39126. #define SET_GPIO_24_dout_HIGH { \
  39127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39128. _ezchip_macro_read_value_ &= ~(0xFF); \
  39129. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  39130. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39131. }
  39132. #define SET_GPIO_24_dout_clk_gmac_tophyref { \
  39133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39134. _ezchip_macro_read_value_ &= ~(0xFF); \
  39135. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  39136. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39137. }
  39138. #define SET_GPIO_24_dout_cpu_jtag_tdo { \
  39139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39140. _ezchip_macro_read_value_ &= ~(0xFF); \
  39141. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  39142. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39143. }
  39144. #define SET_GPIO_24_dout_cpu_jtag_tdo_oen { \
  39145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39146. _ezchip_macro_read_value_ &= ~(0xFF); \
  39147. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  39148. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39149. }
  39150. #define SET_GPIO_24_dout_dmic_clk_out { \
  39151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39152. _ezchip_macro_read_value_ &= ~(0xFF); \
  39153. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  39154. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39155. }
  39156. #define SET_GPIO_24_dout_dsp_JTDOEn_pad { \
  39157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39158. _ezchip_macro_read_value_ &= ~(0xFF); \
  39159. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  39160. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39161. }
  39162. #define SET_GPIO_24_dout_dsp_JTDO_pad { \
  39163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39164. _ezchip_macro_read_value_ &= ~(0xFF); \
  39165. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  39166. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39167. }
  39168. #define SET_GPIO_24_dout_i2c0_pad_sck_oe { \
  39169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39170. _ezchip_macro_read_value_ &= ~(0xFF); \
  39171. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  39172. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39173. }
  39174. #define SET_GPIO_24_dout_i2c0_pad_sda_oe { \
  39175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39176. _ezchip_macro_read_value_ &= ~(0xFF); \
  39177. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  39178. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39179. }
  39180. #define SET_GPIO_24_dout_i2c1_pad_sck_oe { \
  39181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39182. _ezchip_macro_read_value_ &= ~(0xFF); \
  39183. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  39184. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39185. }
  39186. #define SET_GPIO_24_dout_i2c1_pad_sda_oe { \
  39187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39188. _ezchip_macro_read_value_ &= ~(0xFF); \
  39189. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  39190. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39191. }
  39192. #define SET_GPIO_24_dout_i2c2_pad_sck_oe { \
  39193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39194. _ezchip_macro_read_value_ &= ~(0xFF); \
  39195. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  39196. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39197. }
  39198. #define SET_GPIO_24_dout_i2c2_pad_sda_oe { \
  39199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39200. _ezchip_macro_read_value_ &= ~(0xFF); \
  39201. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  39202. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39203. }
  39204. #define SET_GPIO_24_dout_i2c3_pad_sck_oe { \
  39205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39206. _ezchip_macro_read_value_ &= ~(0xFF); \
  39207. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  39208. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39209. }
  39210. #define SET_GPIO_24_dout_i2c3_pad_sda_oe { \
  39211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39212. _ezchip_macro_read_value_ &= ~(0xFF); \
  39213. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  39214. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39215. }
  39216. #define SET_GPIO_24_dout_i2srx_bclk_out { \
  39217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39218. _ezchip_macro_read_value_ &= ~(0xFF); \
  39219. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  39220. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39221. }
  39222. #define SET_GPIO_24_dout_i2srx_bclk_out_oen { \
  39223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39224. _ezchip_macro_read_value_ &= ~(0xFF); \
  39225. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  39226. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39227. }
  39228. #define SET_GPIO_24_dout_i2srx_lrck_out { \
  39229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39230. _ezchip_macro_read_value_ &= ~(0xFF); \
  39231. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  39232. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39233. }
  39234. #define SET_GPIO_24_dout_i2srx_lrck_out_oen { \
  39235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39236. _ezchip_macro_read_value_ &= ~(0xFF); \
  39237. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  39238. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39239. }
  39240. #define SET_GPIO_24_dout_i2srx_mclk_out { \
  39241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39242. _ezchip_macro_read_value_ &= ~(0xFF); \
  39243. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  39244. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39245. }
  39246. #define SET_GPIO_24_dout_i2stx_bclk_out { \
  39247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39248. _ezchip_macro_read_value_ &= ~(0xFF); \
  39249. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  39250. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39251. }
  39252. #define SET_GPIO_24_dout_i2stx_bclk_out_oen { \
  39253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39254. _ezchip_macro_read_value_ &= ~(0xFF); \
  39255. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  39256. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39257. }
  39258. #define SET_GPIO_24_dout_i2stx_lrck_out { \
  39259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39260. _ezchip_macro_read_value_ &= ~(0xFF); \
  39261. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  39262. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39263. }
  39264. #define SET_GPIO_24_dout_i2stx_lrckout_oen { \
  39265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39266. _ezchip_macro_read_value_ &= ~(0xFF); \
  39267. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  39268. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39269. }
  39270. #define SET_GPIO_24_dout_i2stx_mclk_out { \
  39271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39272. _ezchip_macro_read_value_ &= ~(0xFF); \
  39273. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  39274. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39275. }
  39276. #define SET_GPIO_24_dout_i2stx_sdout0 { \
  39277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39278. _ezchip_macro_read_value_ &= ~(0xFF); \
  39279. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  39280. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39281. }
  39282. #define SET_GPIO_24_dout_i2stx_sdout1 { \
  39283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39284. _ezchip_macro_read_value_ &= ~(0xFF); \
  39285. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  39286. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39287. }
  39288. #define SET_GPIO_24_dout_lcd_pad_csm_n { \
  39289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39290. _ezchip_macro_read_value_ &= ~(0xFF); \
  39291. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  39292. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39293. }
  39294. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit0 { \
  39295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39296. _ezchip_macro_read_value_ &= ~(0xFF); \
  39297. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  39298. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39299. }
  39300. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit1 { \
  39301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39302. _ezchip_macro_read_value_ &= ~(0xFF); \
  39303. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  39304. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39305. }
  39306. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit2 { \
  39307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39308. _ezchip_macro_read_value_ &= ~(0xFF); \
  39309. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  39310. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39311. }
  39312. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit3 { \
  39313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39314. _ezchip_macro_read_value_ &= ~(0xFF); \
  39315. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  39316. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39317. }
  39318. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit4 { \
  39319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39320. _ezchip_macro_read_value_ &= ~(0xFF); \
  39321. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  39322. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39323. }
  39324. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit5 { \
  39325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39326. _ezchip_macro_read_value_ &= ~(0xFF); \
  39327. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  39328. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39329. }
  39330. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit6 { \
  39331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39332. _ezchip_macro_read_value_ &= ~(0xFF); \
  39333. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  39334. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39335. }
  39336. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit7 { \
  39337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39338. _ezchip_macro_read_value_ &= ~(0xFF); \
  39339. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  39340. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39341. }
  39342. #define SET_GPIO_24_dout_pwm_pad_out_bit0 { \
  39343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39344. _ezchip_macro_read_value_ &= ~(0xFF); \
  39345. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  39346. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39347. }
  39348. #define SET_GPIO_24_dout_pwm_pad_out_bit1 { \
  39349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39350. _ezchip_macro_read_value_ &= ~(0xFF); \
  39351. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  39352. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39353. }
  39354. #define SET_GPIO_24_dout_pwm_pad_out_bit2 { \
  39355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39356. _ezchip_macro_read_value_ &= ~(0xFF); \
  39357. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  39358. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39359. }
  39360. #define SET_GPIO_24_dout_pwm_pad_out_bit3 { \
  39361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39362. _ezchip_macro_read_value_ &= ~(0xFF); \
  39363. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  39364. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39365. }
  39366. #define SET_GPIO_24_dout_pwm_pad_out_bit4 { \
  39367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39368. _ezchip_macro_read_value_ &= ~(0xFF); \
  39369. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  39370. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39371. }
  39372. #define SET_GPIO_24_dout_pwm_pad_out_bit5 { \
  39373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39374. _ezchip_macro_read_value_ &= ~(0xFF); \
  39375. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  39376. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39377. }
  39378. #define SET_GPIO_24_dout_pwm_pad_out_bit6 { \
  39379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39380. _ezchip_macro_read_value_ &= ~(0xFF); \
  39381. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  39382. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39383. }
  39384. #define SET_GPIO_24_dout_pwm_pad_out_bit7 { \
  39385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39386. _ezchip_macro_read_value_ &= ~(0xFF); \
  39387. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  39388. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39389. }
  39390. #define SET_GPIO_24_dout_pwmdac_left_out { \
  39391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39392. _ezchip_macro_read_value_ &= ~(0xFF); \
  39393. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  39394. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39395. }
  39396. #define SET_GPIO_24_dout_pwmdac_right_out { \
  39397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39398. _ezchip_macro_read_value_ &= ~(0xFF); \
  39399. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  39400. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39401. }
  39402. #define SET_GPIO_24_dout_qspi_csn1_out { \
  39403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39404. _ezchip_macro_read_value_ &= ~(0xFF); \
  39405. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  39406. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39407. }
  39408. #define SET_GPIO_24_dout_qspi_csn2_out { \
  39409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39410. _ezchip_macro_read_value_ &= ~(0xFF); \
  39411. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  39412. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39413. }
  39414. #define SET_GPIO_24_dout_qspi_csn3_out { \
  39415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39416. _ezchip_macro_read_value_ &= ~(0xFF); \
  39417. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  39418. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39419. }
  39420. #define SET_GPIO_24_dout_register23_SCFG_cmsensor_rst0 { \
  39421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39422. _ezchip_macro_read_value_ &= ~(0xFF); \
  39423. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  39424. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39425. }
  39426. #define SET_GPIO_24_dout_register23_SCFG_cmsensor_rst1 { \
  39427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39428. _ezchip_macro_read_value_ &= ~(0xFF); \
  39429. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  39430. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39431. }
  39432. #define SET_GPIO_24_dout_register32_SCFG_gmac_phy_rstn { \
  39433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39434. _ezchip_macro_read_value_ &= ~(0xFF); \
  39435. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  39436. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39437. }
  39438. #define SET_GPIO_24_dout_sdio0_pad_card_power_en { \
  39439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39440. _ezchip_macro_read_value_ &= ~(0xFF); \
  39441. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  39442. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39443. }
  39444. #define SET_GPIO_24_dout_sdio0_pad_cclk_out { \
  39445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39446. _ezchip_macro_read_value_ &= ~(0xFF); \
  39447. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  39448. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39449. }
  39450. #define SET_GPIO_24_dout_sdio0_pad_ccmd_oe { \
  39451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39452. _ezchip_macro_read_value_ &= ~(0xFF); \
  39453. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  39454. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39455. }
  39456. #define SET_GPIO_24_dout_sdio0_pad_ccmd_out { \
  39457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39458. _ezchip_macro_read_value_ &= ~(0xFF); \
  39459. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  39460. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39461. }
  39462. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit0 { \
  39463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39464. _ezchip_macro_read_value_ &= ~(0xFF); \
  39465. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  39466. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39467. }
  39468. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit1 { \
  39469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39470. _ezchip_macro_read_value_ &= ~(0xFF); \
  39471. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  39472. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39473. }
  39474. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit2 { \
  39475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39476. _ezchip_macro_read_value_ &= ~(0xFF); \
  39477. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  39478. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39479. }
  39480. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit3 { \
  39481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39482. _ezchip_macro_read_value_ &= ~(0xFF); \
  39483. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  39484. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39485. }
  39486. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit4 { \
  39487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39488. _ezchip_macro_read_value_ &= ~(0xFF); \
  39489. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  39490. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39491. }
  39492. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit5 { \
  39493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39494. _ezchip_macro_read_value_ &= ~(0xFF); \
  39495. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  39496. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39497. }
  39498. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit6 { \
  39499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39500. _ezchip_macro_read_value_ &= ~(0xFF); \
  39501. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  39502. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39503. }
  39504. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit7 { \
  39505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39506. _ezchip_macro_read_value_ &= ~(0xFF); \
  39507. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  39508. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39509. }
  39510. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit0 { \
  39511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39512. _ezchip_macro_read_value_ &= ~(0xFF); \
  39513. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  39514. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39515. }
  39516. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit1 { \
  39517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39518. _ezchip_macro_read_value_ &= ~(0xFF); \
  39519. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  39520. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39521. }
  39522. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit2 { \
  39523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39524. _ezchip_macro_read_value_ &= ~(0xFF); \
  39525. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  39526. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39527. }
  39528. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit3 { \
  39529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39530. _ezchip_macro_read_value_ &= ~(0xFF); \
  39531. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  39532. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39533. }
  39534. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit4 { \
  39535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39536. _ezchip_macro_read_value_ &= ~(0xFF); \
  39537. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  39538. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39539. }
  39540. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit5 { \
  39541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39542. _ezchip_macro_read_value_ &= ~(0xFF); \
  39543. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  39544. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39545. }
  39546. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit6 { \
  39547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39548. _ezchip_macro_read_value_ &= ~(0xFF); \
  39549. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  39550. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39551. }
  39552. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit7 { \
  39553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39554. _ezchip_macro_read_value_ &= ~(0xFF); \
  39555. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  39556. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39557. }
  39558. #define SET_GPIO_24_dout_sdio0_pad_rst_n { \
  39559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39560. _ezchip_macro_read_value_ &= ~(0xFF); \
  39561. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  39562. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39563. }
  39564. #define SET_GPIO_24_dout_sdio1_pad_card_power_en { \
  39565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39566. _ezchip_macro_read_value_ &= ~(0xFF); \
  39567. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  39568. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39569. }
  39570. #define SET_GPIO_24_dout_sdio1_pad_cclk_out { \
  39571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39572. _ezchip_macro_read_value_ &= ~(0xFF); \
  39573. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  39574. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39575. }
  39576. #define SET_GPIO_24_dout_sdio1_pad_ccmd_oe { \
  39577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39578. _ezchip_macro_read_value_ &= ~(0xFF); \
  39579. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  39580. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39581. }
  39582. #define SET_GPIO_24_dout_sdio1_pad_ccmd_out { \
  39583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39584. _ezchip_macro_read_value_ &= ~(0xFF); \
  39585. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  39586. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39587. }
  39588. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit0 { \
  39589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39590. _ezchip_macro_read_value_ &= ~(0xFF); \
  39591. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  39592. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39593. }
  39594. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit1 { \
  39595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39596. _ezchip_macro_read_value_ &= ~(0xFF); \
  39597. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  39598. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39599. }
  39600. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit2 { \
  39601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39602. _ezchip_macro_read_value_ &= ~(0xFF); \
  39603. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  39604. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39605. }
  39606. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit3 { \
  39607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39608. _ezchip_macro_read_value_ &= ~(0xFF); \
  39609. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  39610. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39611. }
  39612. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit4 { \
  39613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39614. _ezchip_macro_read_value_ &= ~(0xFF); \
  39615. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  39616. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39617. }
  39618. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit5 { \
  39619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39620. _ezchip_macro_read_value_ &= ~(0xFF); \
  39621. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  39622. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39623. }
  39624. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit6 { \
  39625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39626. _ezchip_macro_read_value_ &= ~(0xFF); \
  39627. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  39628. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39629. }
  39630. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit7 { \
  39631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39632. _ezchip_macro_read_value_ &= ~(0xFF); \
  39633. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  39634. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39635. }
  39636. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit0 { \
  39637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39638. _ezchip_macro_read_value_ &= ~(0xFF); \
  39639. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  39640. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39641. }
  39642. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit1 { \
  39643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39644. _ezchip_macro_read_value_ &= ~(0xFF); \
  39645. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  39646. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39647. }
  39648. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit2 { \
  39649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39650. _ezchip_macro_read_value_ &= ~(0xFF); \
  39651. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  39652. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39653. }
  39654. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit3 { \
  39655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39656. _ezchip_macro_read_value_ &= ~(0xFF); \
  39657. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  39658. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39659. }
  39660. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit4 { \
  39661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39662. _ezchip_macro_read_value_ &= ~(0xFF); \
  39663. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  39664. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39665. }
  39666. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit5 { \
  39667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39668. _ezchip_macro_read_value_ &= ~(0xFF); \
  39669. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  39670. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39671. }
  39672. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit6 { \
  39673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39674. _ezchip_macro_read_value_ &= ~(0xFF); \
  39675. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  39676. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39677. }
  39678. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit7 { \
  39679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39680. _ezchip_macro_read_value_ &= ~(0xFF); \
  39681. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  39682. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39683. }
  39684. #define SET_GPIO_24_dout_sdio1_pad_rst_n { \
  39685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39686. _ezchip_macro_read_value_ &= ~(0xFF); \
  39687. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  39688. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39689. }
  39690. #define SET_GPIO_24_dout_spdif_tx_sdout { \
  39691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39692. _ezchip_macro_read_value_ &= ~(0xFF); \
  39693. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  39694. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39695. }
  39696. #define SET_GPIO_24_dout_spdif_tx_sdout_oen { \
  39697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39698. _ezchip_macro_read_value_ &= ~(0xFF); \
  39699. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  39700. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39701. }
  39702. #define SET_GPIO_24_dout_spi0_pad_oe_n { \
  39703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39704. _ezchip_macro_read_value_ &= ~(0xFF); \
  39705. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  39706. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39707. }
  39708. #define SET_GPIO_24_dout_spi0_pad_sck_out { \
  39709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39710. _ezchip_macro_read_value_ &= ~(0xFF); \
  39711. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  39712. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39713. }
  39714. #define SET_GPIO_24_dout_spi0_pad_ss_0_n { \
  39715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39716. _ezchip_macro_read_value_ &= ~(0xFF); \
  39717. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  39718. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39719. }
  39720. #define SET_GPIO_24_dout_spi0_pad_ss_1_n { \
  39721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39722. _ezchip_macro_read_value_ &= ~(0xFF); \
  39723. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  39724. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39725. }
  39726. #define SET_GPIO_24_dout_spi0_pad_txd { \
  39727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39728. _ezchip_macro_read_value_ &= ~(0xFF); \
  39729. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  39730. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39731. }
  39732. #define SET_GPIO_24_dout_spi1_pad_oe_n { \
  39733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39734. _ezchip_macro_read_value_ &= ~(0xFF); \
  39735. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  39736. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39737. }
  39738. #define SET_GPIO_24_dout_spi1_pad_sck_out { \
  39739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39740. _ezchip_macro_read_value_ &= ~(0xFF); \
  39741. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  39742. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39743. }
  39744. #define SET_GPIO_24_dout_spi1_pad_ss_0_n { \
  39745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39746. _ezchip_macro_read_value_ &= ~(0xFF); \
  39747. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  39748. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39749. }
  39750. #define SET_GPIO_24_dout_spi1_pad_ss_1_n { \
  39751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39752. _ezchip_macro_read_value_ &= ~(0xFF); \
  39753. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  39754. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39755. }
  39756. #define SET_GPIO_24_dout_spi1_pad_txd { \
  39757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39758. _ezchip_macro_read_value_ &= ~(0xFF); \
  39759. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  39760. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39761. }
  39762. #define SET_GPIO_24_dout_spi2_pad_oe_n { \
  39763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39764. _ezchip_macro_read_value_ &= ~(0xFF); \
  39765. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  39766. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39767. }
  39768. #define SET_GPIO_24_dout_spi2_pad_sck_out { \
  39769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39770. _ezchip_macro_read_value_ &= ~(0xFF); \
  39771. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  39772. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39773. }
  39774. #define SET_GPIO_24_dout_spi2_pad_ss_0_n { \
  39775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39776. _ezchip_macro_read_value_ &= ~(0xFF); \
  39777. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  39778. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39779. }
  39780. #define SET_GPIO_24_dout_spi2_pad_ss_1_n { \
  39781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39782. _ezchip_macro_read_value_ &= ~(0xFF); \
  39783. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  39784. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39785. }
  39786. #define SET_GPIO_24_dout_spi2_pad_txd { \
  39787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39788. _ezchip_macro_read_value_ &= ~(0xFF); \
  39789. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  39790. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39791. }
  39792. #define SET_GPIO_24_dout_spi2ahb_pad_oe_n_bit0 { \
  39793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39794. _ezchip_macro_read_value_ &= ~(0xFF); \
  39795. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  39796. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39797. }
  39798. #define SET_GPIO_24_dout_spi2ahb_pad_oe_n_bit1 { \
  39799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39800. _ezchip_macro_read_value_ &= ~(0xFF); \
  39801. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  39802. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39803. }
  39804. #define SET_GPIO_24_dout_spi2ahb_pad_oe_n_bit2 { \
  39805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39806. _ezchip_macro_read_value_ &= ~(0xFF); \
  39807. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  39808. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39809. }
  39810. #define SET_GPIO_24_dout_spi2ahb_pad_oe_n_bit3 { \
  39811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39812. _ezchip_macro_read_value_ &= ~(0xFF); \
  39813. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  39814. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39815. }
  39816. #define SET_GPIO_24_dout_spi2ahb_pad_txd_bit0 { \
  39817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39818. _ezchip_macro_read_value_ &= ~(0xFF); \
  39819. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  39820. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39821. }
  39822. #define SET_GPIO_24_dout_spi2ahb_pad_txd_bit1 { \
  39823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39824. _ezchip_macro_read_value_ &= ~(0xFF); \
  39825. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  39826. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39827. }
  39828. #define SET_GPIO_24_dout_spi2ahb_pad_txd_bit2 { \
  39829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39830. _ezchip_macro_read_value_ &= ~(0xFF); \
  39831. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  39832. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39833. }
  39834. #define SET_GPIO_24_dout_spi2ahb_pad_txd_bit3 { \
  39835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39836. _ezchip_macro_read_value_ &= ~(0xFF); \
  39837. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  39838. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39839. }
  39840. #define SET_GPIO_24_dout_spi3_pad_oe_n { \
  39841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39842. _ezchip_macro_read_value_ &= ~(0xFF); \
  39843. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  39844. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39845. }
  39846. #define SET_GPIO_24_dout_spi3_pad_sck_out { \
  39847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39848. _ezchip_macro_read_value_ &= ~(0xFF); \
  39849. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  39850. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39851. }
  39852. #define SET_GPIO_24_dout_spi3_pad_ss_0_n { \
  39853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39854. _ezchip_macro_read_value_ &= ~(0xFF); \
  39855. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  39856. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39857. }
  39858. #define SET_GPIO_24_dout_spi3_pad_ss_1_n { \
  39859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39860. _ezchip_macro_read_value_ &= ~(0xFF); \
  39861. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  39862. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39863. }
  39864. #define SET_GPIO_24_dout_spi3_pad_txd { \
  39865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39866. _ezchip_macro_read_value_ &= ~(0xFF); \
  39867. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  39868. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39869. }
  39870. #define SET_GPIO_24_dout_uart0_pad_dtrn { \
  39871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39872. _ezchip_macro_read_value_ &= ~(0xFF); \
  39873. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  39874. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39875. }
  39876. #define SET_GPIO_24_dout_uart0_pad_rtsn { \
  39877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39878. _ezchip_macro_read_value_ &= ~(0xFF); \
  39879. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  39880. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39881. }
  39882. #define SET_GPIO_24_dout_uart0_pad_sout { \
  39883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39884. _ezchip_macro_read_value_ &= ~(0xFF); \
  39885. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  39886. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39887. }
  39888. #define SET_GPIO_24_dout_uart1_pad_sout { \
  39889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39890. _ezchip_macro_read_value_ &= ~(0xFF); \
  39891. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  39892. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39893. }
  39894. #define SET_GPIO_24_dout_uart2_pad_dtr_n { \
  39895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39896. _ezchip_macro_read_value_ &= ~(0xFF); \
  39897. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  39898. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39899. }
  39900. #define SET_GPIO_24_dout_uart2_pad_rts_n { \
  39901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39902. _ezchip_macro_read_value_ &= ~(0xFF); \
  39903. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  39904. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39905. }
  39906. #define SET_GPIO_24_dout_uart2_pad_sout { \
  39907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39908. _ezchip_macro_read_value_ &= ~(0xFF); \
  39909. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  39910. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39911. }
  39912. #define SET_GPIO_24_dout_uart3_pad_sout { \
  39913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39914. _ezchip_macro_read_value_ &= ~(0xFF); \
  39915. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  39916. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39917. }
  39918. #define SET_GPIO_24_dout_usb_drv_bus { \
  39919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39920. _ezchip_macro_read_value_ &= ~(0xFF); \
  39921. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  39922. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39923. }
  39924. #define SET_GPIO_24_doen_reverse_(en) { \
  39925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39926. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  39927. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  39928. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39929. }
  39930. #define SET_GPIO_24_doen_LOW { \
  39931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39932. _ezchip_macro_read_value_ &= ~(0xFF); \
  39933. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  39934. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39935. }
  39936. #define SET_GPIO_24_doen_HIGH { \
  39937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39938. _ezchip_macro_read_value_ &= ~(0xFF); \
  39939. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  39940. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39941. }
  39942. #define SET_GPIO_24_doen_clk_gmac_tophyref { \
  39943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39944. _ezchip_macro_read_value_ &= ~(0xFF); \
  39945. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  39946. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39947. }
  39948. #define SET_GPIO_24_doen_cpu_jtag_tdo { \
  39949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39950. _ezchip_macro_read_value_ &= ~(0xFF); \
  39951. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  39952. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39953. }
  39954. #define SET_GPIO_24_doen_cpu_jtag_tdo_oen { \
  39955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39956. _ezchip_macro_read_value_ &= ~(0xFF); \
  39957. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  39958. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39959. }
  39960. #define SET_GPIO_24_doen_dmic_clk_out { \
  39961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39962. _ezchip_macro_read_value_ &= ~(0xFF); \
  39963. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  39964. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39965. }
  39966. #define SET_GPIO_24_doen_dsp_JTDOEn_pad { \
  39967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39968. _ezchip_macro_read_value_ &= ~(0xFF); \
  39969. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  39970. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39971. }
  39972. #define SET_GPIO_24_doen_dsp_JTDO_pad { \
  39973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39974. _ezchip_macro_read_value_ &= ~(0xFF); \
  39975. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  39976. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39977. }
  39978. #define SET_GPIO_24_doen_i2c0_pad_sck_oe { \
  39979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39980. _ezchip_macro_read_value_ &= ~(0xFF); \
  39981. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  39982. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39983. }
  39984. #define SET_GPIO_24_doen_i2c0_pad_sda_oe { \
  39985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39986. _ezchip_macro_read_value_ &= ~(0xFF); \
  39987. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  39988. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39989. }
  39990. #define SET_GPIO_24_doen_i2c1_pad_sck_oe { \
  39991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39992. _ezchip_macro_read_value_ &= ~(0xFF); \
  39993. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  39994. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39995. }
  39996. #define SET_GPIO_24_doen_i2c1_pad_sda_oe { \
  39997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39998. _ezchip_macro_read_value_ &= ~(0xFF); \
  39999. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  40000. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40001. }
  40002. #define SET_GPIO_24_doen_i2c2_pad_sck_oe { \
  40003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40004. _ezchip_macro_read_value_ &= ~(0xFF); \
  40005. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  40006. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40007. }
  40008. #define SET_GPIO_24_doen_i2c2_pad_sda_oe { \
  40009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40010. _ezchip_macro_read_value_ &= ~(0xFF); \
  40011. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  40012. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40013. }
  40014. #define SET_GPIO_24_doen_i2c3_pad_sck_oe { \
  40015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40016. _ezchip_macro_read_value_ &= ~(0xFF); \
  40017. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  40018. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40019. }
  40020. #define SET_GPIO_24_doen_i2c3_pad_sda_oe { \
  40021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40022. _ezchip_macro_read_value_ &= ~(0xFF); \
  40023. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  40024. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40025. }
  40026. #define SET_GPIO_24_doen_i2srx_bclk_out { \
  40027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40028. _ezchip_macro_read_value_ &= ~(0xFF); \
  40029. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  40030. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40031. }
  40032. #define SET_GPIO_24_doen_i2srx_bclk_out_oen { \
  40033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40034. _ezchip_macro_read_value_ &= ~(0xFF); \
  40035. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  40036. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40037. }
  40038. #define SET_GPIO_24_doen_i2srx_lrck_out { \
  40039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40040. _ezchip_macro_read_value_ &= ~(0xFF); \
  40041. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  40042. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40043. }
  40044. #define SET_GPIO_24_doen_i2srx_lrck_out_oen { \
  40045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40046. _ezchip_macro_read_value_ &= ~(0xFF); \
  40047. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  40048. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40049. }
  40050. #define SET_GPIO_24_doen_i2srx_mclk_out { \
  40051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40052. _ezchip_macro_read_value_ &= ~(0xFF); \
  40053. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  40054. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40055. }
  40056. #define SET_GPIO_24_doen_i2stx_bclk_out { \
  40057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40058. _ezchip_macro_read_value_ &= ~(0xFF); \
  40059. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  40060. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40061. }
  40062. #define SET_GPIO_24_doen_i2stx_bclk_out_oen { \
  40063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40064. _ezchip_macro_read_value_ &= ~(0xFF); \
  40065. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  40066. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40067. }
  40068. #define SET_GPIO_24_doen_i2stx_lrck_out { \
  40069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40070. _ezchip_macro_read_value_ &= ~(0xFF); \
  40071. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  40072. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40073. }
  40074. #define SET_GPIO_24_doen_i2stx_lrckout_oen { \
  40075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40076. _ezchip_macro_read_value_ &= ~(0xFF); \
  40077. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  40078. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40079. }
  40080. #define SET_GPIO_24_doen_i2stx_mclk_out { \
  40081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40082. _ezchip_macro_read_value_ &= ~(0xFF); \
  40083. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  40084. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40085. }
  40086. #define SET_GPIO_24_doen_i2stx_sdout0 { \
  40087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40088. _ezchip_macro_read_value_ &= ~(0xFF); \
  40089. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  40090. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40091. }
  40092. #define SET_GPIO_24_doen_i2stx_sdout1 { \
  40093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40094. _ezchip_macro_read_value_ &= ~(0xFF); \
  40095. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  40096. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40097. }
  40098. #define SET_GPIO_24_doen_lcd_pad_csm_n { \
  40099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40100. _ezchip_macro_read_value_ &= ~(0xFF); \
  40101. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  40102. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40103. }
  40104. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit0 { \
  40105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40106. _ezchip_macro_read_value_ &= ~(0xFF); \
  40107. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  40108. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40109. }
  40110. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit1 { \
  40111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40112. _ezchip_macro_read_value_ &= ~(0xFF); \
  40113. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  40114. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40115. }
  40116. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit2 { \
  40117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40118. _ezchip_macro_read_value_ &= ~(0xFF); \
  40119. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  40120. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40121. }
  40122. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit3 { \
  40123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40124. _ezchip_macro_read_value_ &= ~(0xFF); \
  40125. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  40126. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40127. }
  40128. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit4 { \
  40129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40130. _ezchip_macro_read_value_ &= ~(0xFF); \
  40131. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  40132. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40133. }
  40134. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit5 { \
  40135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40136. _ezchip_macro_read_value_ &= ~(0xFF); \
  40137. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  40138. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40139. }
  40140. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit6 { \
  40141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40142. _ezchip_macro_read_value_ &= ~(0xFF); \
  40143. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  40144. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40145. }
  40146. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit7 { \
  40147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40148. _ezchip_macro_read_value_ &= ~(0xFF); \
  40149. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  40150. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40151. }
  40152. #define SET_GPIO_24_doen_pwm_pad_out_bit0 { \
  40153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40154. _ezchip_macro_read_value_ &= ~(0xFF); \
  40155. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  40156. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40157. }
  40158. #define SET_GPIO_24_doen_pwm_pad_out_bit1 { \
  40159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40160. _ezchip_macro_read_value_ &= ~(0xFF); \
  40161. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  40162. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40163. }
  40164. #define SET_GPIO_24_doen_pwm_pad_out_bit2 { \
  40165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40166. _ezchip_macro_read_value_ &= ~(0xFF); \
  40167. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  40168. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40169. }
  40170. #define SET_GPIO_24_doen_pwm_pad_out_bit3 { \
  40171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40172. _ezchip_macro_read_value_ &= ~(0xFF); \
  40173. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  40174. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40175. }
  40176. #define SET_GPIO_24_doen_pwm_pad_out_bit4 { \
  40177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40178. _ezchip_macro_read_value_ &= ~(0xFF); \
  40179. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  40180. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40181. }
  40182. #define SET_GPIO_24_doen_pwm_pad_out_bit5 { \
  40183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40184. _ezchip_macro_read_value_ &= ~(0xFF); \
  40185. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  40186. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40187. }
  40188. #define SET_GPIO_24_doen_pwm_pad_out_bit6 { \
  40189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40190. _ezchip_macro_read_value_ &= ~(0xFF); \
  40191. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  40192. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40193. }
  40194. #define SET_GPIO_24_doen_pwm_pad_out_bit7 { \
  40195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40196. _ezchip_macro_read_value_ &= ~(0xFF); \
  40197. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  40198. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40199. }
  40200. #define SET_GPIO_24_doen_pwmdac_left_out { \
  40201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40202. _ezchip_macro_read_value_ &= ~(0xFF); \
  40203. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  40204. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40205. }
  40206. #define SET_GPIO_24_doen_pwmdac_right_out { \
  40207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40208. _ezchip_macro_read_value_ &= ~(0xFF); \
  40209. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  40210. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40211. }
  40212. #define SET_GPIO_24_doen_qspi_csn1_out { \
  40213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40214. _ezchip_macro_read_value_ &= ~(0xFF); \
  40215. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  40216. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40217. }
  40218. #define SET_GPIO_24_doen_qspi_csn2_out { \
  40219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40220. _ezchip_macro_read_value_ &= ~(0xFF); \
  40221. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  40222. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40223. }
  40224. #define SET_GPIO_24_doen_qspi_csn3_out { \
  40225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40226. _ezchip_macro_read_value_ &= ~(0xFF); \
  40227. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  40228. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40229. }
  40230. #define SET_GPIO_24_doen_register23_SCFG_cmsensor_rst0 { \
  40231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40232. _ezchip_macro_read_value_ &= ~(0xFF); \
  40233. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  40234. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40235. }
  40236. #define SET_GPIO_24_doen_register23_SCFG_cmsensor_rst1 { \
  40237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40238. _ezchip_macro_read_value_ &= ~(0xFF); \
  40239. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  40240. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40241. }
  40242. #define SET_GPIO_24_doen_register32_SCFG_gmac_phy_rstn { \
  40243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40244. _ezchip_macro_read_value_ &= ~(0xFF); \
  40245. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  40246. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40247. }
  40248. #define SET_GPIO_24_doen_sdio0_pad_card_power_en { \
  40249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40250. _ezchip_macro_read_value_ &= ~(0xFF); \
  40251. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  40252. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40253. }
  40254. #define SET_GPIO_24_doen_sdio0_pad_cclk_out { \
  40255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40256. _ezchip_macro_read_value_ &= ~(0xFF); \
  40257. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  40258. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40259. }
  40260. #define SET_GPIO_24_doen_sdio0_pad_ccmd_oe { \
  40261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40262. _ezchip_macro_read_value_ &= ~(0xFF); \
  40263. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  40264. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40265. }
  40266. #define SET_GPIO_24_doen_sdio0_pad_ccmd_out { \
  40267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40268. _ezchip_macro_read_value_ &= ~(0xFF); \
  40269. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  40270. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40271. }
  40272. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit0 { \
  40273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40274. _ezchip_macro_read_value_ &= ~(0xFF); \
  40275. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  40276. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40277. }
  40278. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit1 { \
  40279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40280. _ezchip_macro_read_value_ &= ~(0xFF); \
  40281. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  40282. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40283. }
  40284. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit2 { \
  40285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40286. _ezchip_macro_read_value_ &= ~(0xFF); \
  40287. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  40288. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40289. }
  40290. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit3 { \
  40291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40292. _ezchip_macro_read_value_ &= ~(0xFF); \
  40293. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  40294. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40295. }
  40296. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit4 { \
  40297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40298. _ezchip_macro_read_value_ &= ~(0xFF); \
  40299. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  40300. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40301. }
  40302. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit5 { \
  40303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40304. _ezchip_macro_read_value_ &= ~(0xFF); \
  40305. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  40306. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40307. }
  40308. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit6 { \
  40309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40310. _ezchip_macro_read_value_ &= ~(0xFF); \
  40311. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  40312. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40313. }
  40314. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit7 { \
  40315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40316. _ezchip_macro_read_value_ &= ~(0xFF); \
  40317. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  40318. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40319. }
  40320. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit0 { \
  40321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40322. _ezchip_macro_read_value_ &= ~(0xFF); \
  40323. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  40324. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40325. }
  40326. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit1 { \
  40327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40328. _ezchip_macro_read_value_ &= ~(0xFF); \
  40329. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  40330. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40331. }
  40332. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit2 { \
  40333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40334. _ezchip_macro_read_value_ &= ~(0xFF); \
  40335. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  40336. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40337. }
  40338. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit3 { \
  40339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40340. _ezchip_macro_read_value_ &= ~(0xFF); \
  40341. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  40342. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40343. }
  40344. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit4 { \
  40345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40346. _ezchip_macro_read_value_ &= ~(0xFF); \
  40347. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  40348. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40349. }
  40350. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit5 { \
  40351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40352. _ezchip_macro_read_value_ &= ~(0xFF); \
  40353. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  40354. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40355. }
  40356. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit6 { \
  40357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40358. _ezchip_macro_read_value_ &= ~(0xFF); \
  40359. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  40360. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40361. }
  40362. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit7 { \
  40363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40364. _ezchip_macro_read_value_ &= ~(0xFF); \
  40365. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  40366. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40367. }
  40368. #define SET_GPIO_24_doen_sdio0_pad_rst_n { \
  40369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40370. _ezchip_macro_read_value_ &= ~(0xFF); \
  40371. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  40372. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40373. }
  40374. #define SET_GPIO_24_doen_sdio1_pad_card_power_en { \
  40375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40376. _ezchip_macro_read_value_ &= ~(0xFF); \
  40377. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  40378. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40379. }
  40380. #define SET_GPIO_24_doen_sdio1_pad_cclk_out { \
  40381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40382. _ezchip_macro_read_value_ &= ~(0xFF); \
  40383. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  40384. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40385. }
  40386. #define SET_GPIO_24_doen_sdio1_pad_ccmd_oe { \
  40387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40388. _ezchip_macro_read_value_ &= ~(0xFF); \
  40389. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  40390. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40391. }
  40392. #define SET_GPIO_24_doen_sdio1_pad_ccmd_out { \
  40393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40394. _ezchip_macro_read_value_ &= ~(0xFF); \
  40395. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  40396. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40397. }
  40398. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit0 { \
  40399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40400. _ezchip_macro_read_value_ &= ~(0xFF); \
  40401. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  40402. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40403. }
  40404. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit1 { \
  40405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40406. _ezchip_macro_read_value_ &= ~(0xFF); \
  40407. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  40408. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40409. }
  40410. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit2 { \
  40411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40412. _ezchip_macro_read_value_ &= ~(0xFF); \
  40413. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  40414. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40415. }
  40416. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit3 { \
  40417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40418. _ezchip_macro_read_value_ &= ~(0xFF); \
  40419. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  40420. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40421. }
  40422. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit4 { \
  40423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40424. _ezchip_macro_read_value_ &= ~(0xFF); \
  40425. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  40426. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40427. }
  40428. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit5 { \
  40429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40430. _ezchip_macro_read_value_ &= ~(0xFF); \
  40431. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  40432. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40433. }
  40434. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit6 { \
  40435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40436. _ezchip_macro_read_value_ &= ~(0xFF); \
  40437. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  40438. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40439. }
  40440. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit7 { \
  40441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40442. _ezchip_macro_read_value_ &= ~(0xFF); \
  40443. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  40444. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40445. }
  40446. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit0 { \
  40447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40448. _ezchip_macro_read_value_ &= ~(0xFF); \
  40449. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  40450. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40451. }
  40452. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit1 { \
  40453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40454. _ezchip_macro_read_value_ &= ~(0xFF); \
  40455. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  40456. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40457. }
  40458. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit2 { \
  40459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40460. _ezchip_macro_read_value_ &= ~(0xFF); \
  40461. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  40462. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40463. }
  40464. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit3 { \
  40465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40466. _ezchip_macro_read_value_ &= ~(0xFF); \
  40467. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  40468. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40469. }
  40470. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit4 { \
  40471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40472. _ezchip_macro_read_value_ &= ~(0xFF); \
  40473. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  40474. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40475. }
  40476. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit5 { \
  40477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40478. _ezchip_macro_read_value_ &= ~(0xFF); \
  40479. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  40480. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40481. }
  40482. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit6 { \
  40483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40484. _ezchip_macro_read_value_ &= ~(0xFF); \
  40485. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  40486. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40487. }
  40488. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit7 { \
  40489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40490. _ezchip_macro_read_value_ &= ~(0xFF); \
  40491. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  40492. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40493. }
  40494. #define SET_GPIO_24_doen_sdio1_pad_rst_n { \
  40495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40496. _ezchip_macro_read_value_ &= ~(0xFF); \
  40497. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  40498. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40499. }
  40500. #define SET_GPIO_24_doen_spdif_tx_sdout { \
  40501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40502. _ezchip_macro_read_value_ &= ~(0xFF); \
  40503. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  40504. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40505. }
  40506. #define SET_GPIO_24_doen_spdif_tx_sdout_oen { \
  40507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40508. _ezchip_macro_read_value_ &= ~(0xFF); \
  40509. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  40510. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40511. }
  40512. #define SET_GPIO_24_doen_spi0_pad_oe_n { \
  40513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40514. _ezchip_macro_read_value_ &= ~(0xFF); \
  40515. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  40516. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40517. }
  40518. #define SET_GPIO_24_doen_spi0_pad_sck_out { \
  40519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40520. _ezchip_macro_read_value_ &= ~(0xFF); \
  40521. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  40522. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40523. }
  40524. #define SET_GPIO_24_doen_spi0_pad_ss_0_n { \
  40525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40526. _ezchip_macro_read_value_ &= ~(0xFF); \
  40527. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  40528. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40529. }
  40530. #define SET_GPIO_24_doen_spi0_pad_ss_1_n { \
  40531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40532. _ezchip_macro_read_value_ &= ~(0xFF); \
  40533. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  40534. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40535. }
  40536. #define SET_GPIO_24_doen_spi0_pad_txd { \
  40537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40538. _ezchip_macro_read_value_ &= ~(0xFF); \
  40539. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  40540. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40541. }
  40542. #define SET_GPIO_24_doen_spi1_pad_oe_n { \
  40543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40544. _ezchip_macro_read_value_ &= ~(0xFF); \
  40545. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  40546. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40547. }
  40548. #define SET_GPIO_24_doen_spi1_pad_sck_out { \
  40549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40550. _ezchip_macro_read_value_ &= ~(0xFF); \
  40551. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  40552. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40553. }
  40554. #define SET_GPIO_24_doen_spi1_pad_ss_0_n { \
  40555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40556. _ezchip_macro_read_value_ &= ~(0xFF); \
  40557. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  40558. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40559. }
  40560. #define SET_GPIO_24_doen_spi1_pad_ss_1_n { \
  40561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40562. _ezchip_macro_read_value_ &= ~(0xFF); \
  40563. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  40564. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40565. }
  40566. #define SET_GPIO_24_doen_spi1_pad_txd { \
  40567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40568. _ezchip_macro_read_value_ &= ~(0xFF); \
  40569. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  40570. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40571. }
  40572. #define SET_GPIO_24_doen_spi2_pad_oe_n { \
  40573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40574. _ezchip_macro_read_value_ &= ~(0xFF); \
  40575. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  40576. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40577. }
  40578. #define SET_GPIO_24_doen_spi2_pad_sck_out { \
  40579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40580. _ezchip_macro_read_value_ &= ~(0xFF); \
  40581. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  40582. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40583. }
  40584. #define SET_GPIO_24_doen_spi2_pad_ss_0_n { \
  40585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40586. _ezchip_macro_read_value_ &= ~(0xFF); \
  40587. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  40588. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40589. }
  40590. #define SET_GPIO_24_doen_spi2_pad_ss_1_n { \
  40591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40592. _ezchip_macro_read_value_ &= ~(0xFF); \
  40593. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  40594. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40595. }
  40596. #define SET_GPIO_24_doen_spi2_pad_txd { \
  40597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40598. _ezchip_macro_read_value_ &= ~(0xFF); \
  40599. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  40600. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40601. }
  40602. #define SET_GPIO_24_doen_spi2ahb_pad_oe_n_bit0 { \
  40603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40604. _ezchip_macro_read_value_ &= ~(0xFF); \
  40605. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  40606. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40607. }
  40608. #define SET_GPIO_24_doen_spi2ahb_pad_oe_n_bit1 { \
  40609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40610. _ezchip_macro_read_value_ &= ~(0xFF); \
  40611. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  40612. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40613. }
  40614. #define SET_GPIO_24_doen_spi2ahb_pad_oe_n_bit2 { \
  40615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40616. _ezchip_macro_read_value_ &= ~(0xFF); \
  40617. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  40618. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40619. }
  40620. #define SET_GPIO_24_doen_spi2ahb_pad_oe_n_bit3 { \
  40621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40622. _ezchip_macro_read_value_ &= ~(0xFF); \
  40623. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  40624. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40625. }
  40626. #define SET_GPIO_24_doen_spi2ahb_pad_txd_bit0 { \
  40627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40628. _ezchip_macro_read_value_ &= ~(0xFF); \
  40629. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  40630. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40631. }
  40632. #define SET_GPIO_24_doen_spi2ahb_pad_txd_bit1 { \
  40633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40634. _ezchip_macro_read_value_ &= ~(0xFF); \
  40635. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  40636. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40637. }
  40638. #define SET_GPIO_24_doen_spi2ahb_pad_txd_bit2 { \
  40639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40640. _ezchip_macro_read_value_ &= ~(0xFF); \
  40641. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  40642. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40643. }
  40644. #define SET_GPIO_24_doen_spi2ahb_pad_txd_bit3 { \
  40645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40646. _ezchip_macro_read_value_ &= ~(0xFF); \
  40647. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  40648. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40649. }
  40650. #define SET_GPIO_24_doen_spi3_pad_oe_n { \
  40651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40652. _ezchip_macro_read_value_ &= ~(0xFF); \
  40653. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  40654. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40655. }
  40656. #define SET_GPIO_24_doen_spi3_pad_sck_out { \
  40657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40658. _ezchip_macro_read_value_ &= ~(0xFF); \
  40659. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  40660. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40661. }
  40662. #define SET_GPIO_24_doen_spi3_pad_ss_0_n { \
  40663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40664. _ezchip_macro_read_value_ &= ~(0xFF); \
  40665. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  40666. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40667. }
  40668. #define SET_GPIO_24_doen_spi3_pad_ss_1_n { \
  40669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40670. _ezchip_macro_read_value_ &= ~(0xFF); \
  40671. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  40672. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40673. }
  40674. #define SET_GPIO_24_doen_spi3_pad_txd { \
  40675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40676. _ezchip_macro_read_value_ &= ~(0xFF); \
  40677. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  40678. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40679. }
  40680. #define SET_GPIO_24_doen_uart0_pad_dtrn { \
  40681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40682. _ezchip_macro_read_value_ &= ~(0xFF); \
  40683. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  40684. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40685. }
  40686. #define SET_GPIO_24_doen_uart0_pad_rtsn { \
  40687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40688. _ezchip_macro_read_value_ &= ~(0xFF); \
  40689. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  40690. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40691. }
  40692. #define SET_GPIO_24_doen_uart0_pad_sout { \
  40693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40694. _ezchip_macro_read_value_ &= ~(0xFF); \
  40695. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  40696. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40697. }
  40698. #define SET_GPIO_24_doen_uart1_pad_sout { \
  40699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40700. _ezchip_macro_read_value_ &= ~(0xFF); \
  40701. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  40702. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40703. }
  40704. #define SET_GPIO_24_doen_uart2_pad_dtr_n { \
  40705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40706. _ezchip_macro_read_value_ &= ~(0xFF); \
  40707. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  40708. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40709. }
  40710. #define SET_GPIO_24_doen_uart2_pad_rts_n { \
  40711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40712. _ezchip_macro_read_value_ &= ~(0xFF); \
  40713. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  40714. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40715. }
  40716. #define SET_GPIO_24_doen_uart2_pad_sout { \
  40717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40718. _ezchip_macro_read_value_ &= ~(0xFF); \
  40719. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  40720. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40721. }
  40722. #define SET_GPIO_24_doen_uart3_pad_sout { \
  40723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40724. _ezchip_macro_read_value_ &= ~(0xFF); \
  40725. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  40726. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40727. }
  40728. #define SET_GPIO_24_doen_usb_drv_bus { \
  40729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40730. _ezchip_macro_read_value_ &= ~(0xFF); \
  40731. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  40732. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40733. }
  40734. #define SET_GPIO_25_dout_reverse_(en) { \
  40735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40736. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  40737. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  40738. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40739. }
  40740. #define SET_GPIO_25_dout_LOW { \
  40741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40742. _ezchip_macro_read_value_ &= ~(0xFF); \
  40743. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  40744. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40745. }
  40746. #define SET_GPIO_25_dout_HIGH { \
  40747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40748. _ezchip_macro_read_value_ &= ~(0xFF); \
  40749. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  40750. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40751. }
  40752. #define SET_GPIO_25_dout_clk_gmac_tophyref { \
  40753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40754. _ezchip_macro_read_value_ &= ~(0xFF); \
  40755. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  40756. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40757. }
  40758. #define SET_GPIO_25_dout_cpu_jtag_tdo { \
  40759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40760. _ezchip_macro_read_value_ &= ~(0xFF); \
  40761. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  40762. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40763. }
  40764. #define SET_GPIO_25_dout_cpu_jtag_tdo_oen { \
  40765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40766. _ezchip_macro_read_value_ &= ~(0xFF); \
  40767. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  40768. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40769. }
  40770. #define SET_GPIO_25_dout_dmic_clk_out { \
  40771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40772. _ezchip_macro_read_value_ &= ~(0xFF); \
  40773. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  40774. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40775. }
  40776. #define SET_GPIO_25_dout_dsp_JTDOEn_pad { \
  40777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40778. _ezchip_macro_read_value_ &= ~(0xFF); \
  40779. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  40780. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40781. }
  40782. #define SET_GPIO_25_dout_dsp_JTDO_pad { \
  40783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40784. _ezchip_macro_read_value_ &= ~(0xFF); \
  40785. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  40786. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40787. }
  40788. #define SET_GPIO_25_dout_i2c0_pad_sck_oe { \
  40789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40790. _ezchip_macro_read_value_ &= ~(0xFF); \
  40791. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  40792. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40793. }
  40794. #define SET_GPIO_25_dout_i2c0_pad_sda_oe { \
  40795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40796. _ezchip_macro_read_value_ &= ~(0xFF); \
  40797. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  40798. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40799. }
  40800. #define SET_GPIO_25_dout_i2c1_pad_sck_oe { \
  40801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40802. _ezchip_macro_read_value_ &= ~(0xFF); \
  40803. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  40804. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40805. }
  40806. #define SET_GPIO_25_dout_i2c1_pad_sda_oe { \
  40807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40808. _ezchip_macro_read_value_ &= ~(0xFF); \
  40809. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  40810. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40811. }
  40812. #define SET_GPIO_25_dout_i2c2_pad_sck_oe { \
  40813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40814. _ezchip_macro_read_value_ &= ~(0xFF); \
  40815. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  40816. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40817. }
  40818. #define SET_GPIO_25_dout_i2c2_pad_sda_oe { \
  40819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40820. _ezchip_macro_read_value_ &= ~(0xFF); \
  40821. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  40822. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40823. }
  40824. #define SET_GPIO_25_dout_i2c3_pad_sck_oe { \
  40825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40826. _ezchip_macro_read_value_ &= ~(0xFF); \
  40827. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  40828. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40829. }
  40830. #define SET_GPIO_25_dout_i2c3_pad_sda_oe { \
  40831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40832. _ezchip_macro_read_value_ &= ~(0xFF); \
  40833. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  40834. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40835. }
  40836. #define SET_GPIO_25_dout_i2srx_bclk_out { \
  40837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40838. _ezchip_macro_read_value_ &= ~(0xFF); \
  40839. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  40840. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40841. }
  40842. #define SET_GPIO_25_dout_i2srx_bclk_out_oen { \
  40843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40844. _ezchip_macro_read_value_ &= ~(0xFF); \
  40845. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  40846. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40847. }
  40848. #define SET_GPIO_25_dout_i2srx_lrck_out { \
  40849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40850. _ezchip_macro_read_value_ &= ~(0xFF); \
  40851. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  40852. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40853. }
  40854. #define SET_GPIO_25_dout_i2srx_lrck_out_oen { \
  40855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40856. _ezchip_macro_read_value_ &= ~(0xFF); \
  40857. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  40858. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40859. }
  40860. #define SET_GPIO_25_dout_i2srx_mclk_out { \
  40861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40862. _ezchip_macro_read_value_ &= ~(0xFF); \
  40863. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  40864. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40865. }
  40866. #define SET_GPIO_25_dout_i2stx_bclk_out { \
  40867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40868. _ezchip_macro_read_value_ &= ~(0xFF); \
  40869. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  40870. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40871. }
  40872. #define SET_GPIO_25_dout_i2stx_bclk_out_oen { \
  40873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40874. _ezchip_macro_read_value_ &= ~(0xFF); \
  40875. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  40876. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40877. }
  40878. #define SET_GPIO_25_dout_i2stx_lrck_out { \
  40879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40880. _ezchip_macro_read_value_ &= ~(0xFF); \
  40881. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  40882. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40883. }
  40884. #define SET_GPIO_25_dout_i2stx_lrckout_oen { \
  40885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40886. _ezchip_macro_read_value_ &= ~(0xFF); \
  40887. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  40888. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40889. }
  40890. #define SET_GPIO_25_dout_i2stx_mclk_out { \
  40891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40892. _ezchip_macro_read_value_ &= ~(0xFF); \
  40893. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  40894. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40895. }
  40896. #define SET_GPIO_25_dout_i2stx_sdout0 { \
  40897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40898. _ezchip_macro_read_value_ &= ~(0xFF); \
  40899. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  40900. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40901. }
  40902. #define SET_GPIO_25_dout_i2stx_sdout1 { \
  40903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40904. _ezchip_macro_read_value_ &= ~(0xFF); \
  40905. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  40906. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40907. }
  40908. #define SET_GPIO_25_dout_lcd_pad_csm_n { \
  40909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40910. _ezchip_macro_read_value_ &= ~(0xFF); \
  40911. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  40912. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40913. }
  40914. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit0 { \
  40915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40916. _ezchip_macro_read_value_ &= ~(0xFF); \
  40917. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  40918. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40919. }
  40920. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit1 { \
  40921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40922. _ezchip_macro_read_value_ &= ~(0xFF); \
  40923. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  40924. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40925. }
  40926. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit2 { \
  40927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40928. _ezchip_macro_read_value_ &= ~(0xFF); \
  40929. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  40930. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40931. }
  40932. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit3 { \
  40933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40934. _ezchip_macro_read_value_ &= ~(0xFF); \
  40935. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  40936. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40937. }
  40938. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit4 { \
  40939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40940. _ezchip_macro_read_value_ &= ~(0xFF); \
  40941. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  40942. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40943. }
  40944. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit5 { \
  40945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40946. _ezchip_macro_read_value_ &= ~(0xFF); \
  40947. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  40948. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40949. }
  40950. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit6 { \
  40951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40952. _ezchip_macro_read_value_ &= ~(0xFF); \
  40953. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  40954. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40955. }
  40956. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit7 { \
  40957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40958. _ezchip_macro_read_value_ &= ~(0xFF); \
  40959. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  40960. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40961. }
  40962. #define SET_GPIO_25_dout_pwm_pad_out_bit0 { \
  40963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40964. _ezchip_macro_read_value_ &= ~(0xFF); \
  40965. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  40966. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40967. }
  40968. #define SET_GPIO_25_dout_pwm_pad_out_bit1 { \
  40969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40970. _ezchip_macro_read_value_ &= ~(0xFF); \
  40971. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  40972. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40973. }
  40974. #define SET_GPIO_25_dout_pwm_pad_out_bit2 { \
  40975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40976. _ezchip_macro_read_value_ &= ~(0xFF); \
  40977. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  40978. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40979. }
  40980. #define SET_GPIO_25_dout_pwm_pad_out_bit3 { \
  40981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40982. _ezchip_macro_read_value_ &= ~(0xFF); \
  40983. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  40984. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40985. }
  40986. #define SET_GPIO_25_dout_pwm_pad_out_bit4 { \
  40987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40988. _ezchip_macro_read_value_ &= ~(0xFF); \
  40989. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  40990. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40991. }
  40992. #define SET_GPIO_25_dout_pwm_pad_out_bit5 { \
  40993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40994. _ezchip_macro_read_value_ &= ~(0xFF); \
  40995. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  40996. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40997. }
  40998. #define SET_GPIO_25_dout_pwm_pad_out_bit6 { \
  40999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41000. _ezchip_macro_read_value_ &= ~(0xFF); \
  41001. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  41002. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41003. }
  41004. #define SET_GPIO_25_dout_pwm_pad_out_bit7 { \
  41005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41006. _ezchip_macro_read_value_ &= ~(0xFF); \
  41007. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  41008. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41009. }
  41010. #define SET_GPIO_25_dout_pwmdac_left_out { \
  41011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41012. _ezchip_macro_read_value_ &= ~(0xFF); \
  41013. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  41014. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41015. }
  41016. #define SET_GPIO_25_dout_pwmdac_right_out { \
  41017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41018. _ezchip_macro_read_value_ &= ~(0xFF); \
  41019. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  41020. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41021. }
  41022. #define SET_GPIO_25_dout_qspi_csn1_out { \
  41023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41024. _ezchip_macro_read_value_ &= ~(0xFF); \
  41025. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  41026. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41027. }
  41028. #define SET_GPIO_25_dout_qspi_csn2_out { \
  41029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41030. _ezchip_macro_read_value_ &= ~(0xFF); \
  41031. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  41032. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41033. }
  41034. #define SET_GPIO_25_dout_qspi_csn3_out { \
  41035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41036. _ezchip_macro_read_value_ &= ~(0xFF); \
  41037. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  41038. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41039. }
  41040. #define SET_GPIO_25_dout_register23_SCFG_cmsensor_rst0 { \
  41041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41042. _ezchip_macro_read_value_ &= ~(0xFF); \
  41043. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  41044. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41045. }
  41046. #define SET_GPIO_25_dout_register23_SCFG_cmsensor_rst1 { \
  41047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41048. _ezchip_macro_read_value_ &= ~(0xFF); \
  41049. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  41050. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41051. }
  41052. #define SET_GPIO_25_dout_register32_SCFG_gmac_phy_rstn { \
  41053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41054. _ezchip_macro_read_value_ &= ~(0xFF); \
  41055. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  41056. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41057. }
  41058. #define SET_GPIO_25_dout_sdio0_pad_card_power_en { \
  41059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41060. _ezchip_macro_read_value_ &= ~(0xFF); \
  41061. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  41062. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41063. }
  41064. #define SET_GPIO_25_dout_sdio0_pad_cclk_out { \
  41065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41066. _ezchip_macro_read_value_ &= ~(0xFF); \
  41067. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  41068. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41069. }
  41070. #define SET_GPIO_25_dout_sdio0_pad_ccmd_oe { \
  41071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41072. _ezchip_macro_read_value_ &= ~(0xFF); \
  41073. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  41074. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41075. }
  41076. #define SET_GPIO_25_dout_sdio0_pad_ccmd_out { \
  41077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41078. _ezchip_macro_read_value_ &= ~(0xFF); \
  41079. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  41080. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41081. }
  41082. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit0 { \
  41083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41084. _ezchip_macro_read_value_ &= ~(0xFF); \
  41085. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  41086. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41087. }
  41088. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit1 { \
  41089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41090. _ezchip_macro_read_value_ &= ~(0xFF); \
  41091. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  41092. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41093. }
  41094. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit2 { \
  41095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41096. _ezchip_macro_read_value_ &= ~(0xFF); \
  41097. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  41098. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41099. }
  41100. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit3 { \
  41101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41102. _ezchip_macro_read_value_ &= ~(0xFF); \
  41103. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  41104. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41105. }
  41106. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit4 { \
  41107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41108. _ezchip_macro_read_value_ &= ~(0xFF); \
  41109. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  41110. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41111. }
  41112. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit5 { \
  41113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41114. _ezchip_macro_read_value_ &= ~(0xFF); \
  41115. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  41116. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41117. }
  41118. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit6 { \
  41119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41120. _ezchip_macro_read_value_ &= ~(0xFF); \
  41121. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  41122. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41123. }
  41124. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit7 { \
  41125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41126. _ezchip_macro_read_value_ &= ~(0xFF); \
  41127. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  41128. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41129. }
  41130. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit0 { \
  41131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41132. _ezchip_macro_read_value_ &= ~(0xFF); \
  41133. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  41134. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41135. }
  41136. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit1 { \
  41137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41138. _ezchip_macro_read_value_ &= ~(0xFF); \
  41139. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  41140. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41141. }
  41142. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit2 { \
  41143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41144. _ezchip_macro_read_value_ &= ~(0xFF); \
  41145. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  41146. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41147. }
  41148. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit3 { \
  41149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41150. _ezchip_macro_read_value_ &= ~(0xFF); \
  41151. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  41152. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41153. }
  41154. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit4 { \
  41155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41156. _ezchip_macro_read_value_ &= ~(0xFF); \
  41157. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  41158. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41159. }
  41160. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit5 { \
  41161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41162. _ezchip_macro_read_value_ &= ~(0xFF); \
  41163. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  41164. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41165. }
  41166. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit6 { \
  41167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41168. _ezchip_macro_read_value_ &= ~(0xFF); \
  41169. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  41170. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41171. }
  41172. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit7 { \
  41173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41174. _ezchip_macro_read_value_ &= ~(0xFF); \
  41175. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  41176. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41177. }
  41178. #define SET_GPIO_25_dout_sdio0_pad_rst_n { \
  41179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41180. _ezchip_macro_read_value_ &= ~(0xFF); \
  41181. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  41182. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41183. }
  41184. #define SET_GPIO_25_dout_sdio1_pad_card_power_en { \
  41185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41186. _ezchip_macro_read_value_ &= ~(0xFF); \
  41187. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  41188. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41189. }
  41190. #define SET_GPIO_25_dout_sdio1_pad_cclk_out { \
  41191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41192. _ezchip_macro_read_value_ &= ~(0xFF); \
  41193. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  41194. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41195. }
  41196. #define SET_GPIO_25_dout_sdio1_pad_ccmd_oe { \
  41197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41198. _ezchip_macro_read_value_ &= ~(0xFF); \
  41199. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  41200. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41201. }
  41202. #define SET_GPIO_25_dout_sdio1_pad_ccmd_out { \
  41203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41204. _ezchip_macro_read_value_ &= ~(0xFF); \
  41205. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  41206. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41207. }
  41208. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit0 { \
  41209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41210. _ezchip_macro_read_value_ &= ~(0xFF); \
  41211. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  41212. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41213. }
  41214. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit1 { \
  41215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41216. _ezchip_macro_read_value_ &= ~(0xFF); \
  41217. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  41218. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41219. }
  41220. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit2 { \
  41221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41222. _ezchip_macro_read_value_ &= ~(0xFF); \
  41223. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  41224. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41225. }
  41226. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit3 { \
  41227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41228. _ezchip_macro_read_value_ &= ~(0xFF); \
  41229. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  41230. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41231. }
  41232. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit4 { \
  41233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41234. _ezchip_macro_read_value_ &= ~(0xFF); \
  41235. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  41236. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41237. }
  41238. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit5 { \
  41239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41240. _ezchip_macro_read_value_ &= ~(0xFF); \
  41241. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  41242. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41243. }
  41244. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit6 { \
  41245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41246. _ezchip_macro_read_value_ &= ~(0xFF); \
  41247. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  41248. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41249. }
  41250. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit7 { \
  41251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41252. _ezchip_macro_read_value_ &= ~(0xFF); \
  41253. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  41254. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41255. }
  41256. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit0 { \
  41257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41258. _ezchip_macro_read_value_ &= ~(0xFF); \
  41259. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  41260. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41261. }
  41262. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit1 { \
  41263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41264. _ezchip_macro_read_value_ &= ~(0xFF); \
  41265. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  41266. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41267. }
  41268. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit2 { \
  41269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41270. _ezchip_macro_read_value_ &= ~(0xFF); \
  41271. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  41272. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41273. }
  41274. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit3 { \
  41275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41276. _ezchip_macro_read_value_ &= ~(0xFF); \
  41277. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  41278. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41279. }
  41280. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit4 { \
  41281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41282. _ezchip_macro_read_value_ &= ~(0xFF); \
  41283. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  41284. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41285. }
  41286. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit5 { \
  41287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41288. _ezchip_macro_read_value_ &= ~(0xFF); \
  41289. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  41290. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41291. }
  41292. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit6 { \
  41293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41294. _ezchip_macro_read_value_ &= ~(0xFF); \
  41295. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  41296. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41297. }
  41298. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit7 { \
  41299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41300. _ezchip_macro_read_value_ &= ~(0xFF); \
  41301. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  41302. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41303. }
  41304. #define SET_GPIO_25_dout_sdio1_pad_rst_n { \
  41305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41306. _ezchip_macro_read_value_ &= ~(0xFF); \
  41307. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  41308. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41309. }
  41310. #define SET_GPIO_25_dout_spdif_tx_sdout { \
  41311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41312. _ezchip_macro_read_value_ &= ~(0xFF); \
  41313. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  41314. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41315. }
  41316. #define SET_GPIO_25_dout_spdif_tx_sdout_oen { \
  41317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41318. _ezchip_macro_read_value_ &= ~(0xFF); \
  41319. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  41320. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41321. }
  41322. #define SET_GPIO_25_dout_spi0_pad_oe_n { \
  41323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41324. _ezchip_macro_read_value_ &= ~(0xFF); \
  41325. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  41326. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41327. }
  41328. #define SET_GPIO_25_dout_spi0_pad_sck_out { \
  41329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41330. _ezchip_macro_read_value_ &= ~(0xFF); \
  41331. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  41332. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41333. }
  41334. #define SET_GPIO_25_dout_spi0_pad_ss_0_n { \
  41335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41336. _ezchip_macro_read_value_ &= ~(0xFF); \
  41337. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  41338. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41339. }
  41340. #define SET_GPIO_25_dout_spi0_pad_ss_1_n { \
  41341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41342. _ezchip_macro_read_value_ &= ~(0xFF); \
  41343. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  41344. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41345. }
  41346. #define SET_GPIO_25_dout_spi0_pad_txd { \
  41347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41348. _ezchip_macro_read_value_ &= ~(0xFF); \
  41349. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  41350. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41351. }
  41352. #define SET_GPIO_25_dout_spi1_pad_oe_n { \
  41353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41354. _ezchip_macro_read_value_ &= ~(0xFF); \
  41355. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  41356. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41357. }
  41358. #define SET_GPIO_25_dout_spi1_pad_sck_out { \
  41359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41360. _ezchip_macro_read_value_ &= ~(0xFF); \
  41361. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  41362. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41363. }
  41364. #define SET_GPIO_25_dout_spi1_pad_ss_0_n { \
  41365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41366. _ezchip_macro_read_value_ &= ~(0xFF); \
  41367. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  41368. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41369. }
  41370. #define SET_GPIO_25_dout_spi1_pad_ss_1_n { \
  41371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41372. _ezchip_macro_read_value_ &= ~(0xFF); \
  41373. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  41374. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41375. }
  41376. #define SET_GPIO_25_dout_spi1_pad_txd { \
  41377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41378. _ezchip_macro_read_value_ &= ~(0xFF); \
  41379. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  41380. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41381. }
  41382. #define SET_GPIO_25_dout_spi2_pad_oe_n { \
  41383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41384. _ezchip_macro_read_value_ &= ~(0xFF); \
  41385. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  41386. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41387. }
  41388. #define SET_GPIO_25_dout_spi2_pad_sck_out { \
  41389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41390. _ezchip_macro_read_value_ &= ~(0xFF); \
  41391. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  41392. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41393. }
  41394. #define SET_GPIO_25_dout_spi2_pad_ss_0_n { \
  41395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41396. _ezchip_macro_read_value_ &= ~(0xFF); \
  41397. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  41398. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41399. }
  41400. #define SET_GPIO_25_dout_spi2_pad_ss_1_n { \
  41401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41402. _ezchip_macro_read_value_ &= ~(0xFF); \
  41403. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  41404. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41405. }
  41406. #define SET_GPIO_25_dout_spi2_pad_txd { \
  41407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41408. _ezchip_macro_read_value_ &= ~(0xFF); \
  41409. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  41410. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41411. }
  41412. #define SET_GPIO_25_dout_spi2ahb_pad_oe_n_bit0 { \
  41413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41414. _ezchip_macro_read_value_ &= ~(0xFF); \
  41415. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  41416. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41417. }
  41418. #define SET_GPIO_25_dout_spi2ahb_pad_oe_n_bit1 { \
  41419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41420. _ezchip_macro_read_value_ &= ~(0xFF); \
  41421. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  41422. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41423. }
  41424. #define SET_GPIO_25_dout_spi2ahb_pad_oe_n_bit2 { \
  41425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41426. _ezchip_macro_read_value_ &= ~(0xFF); \
  41427. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  41428. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41429. }
  41430. #define SET_GPIO_25_dout_spi2ahb_pad_oe_n_bit3 { \
  41431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41432. _ezchip_macro_read_value_ &= ~(0xFF); \
  41433. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  41434. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41435. }
  41436. #define SET_GPIO_25_dout_spi2ahb_pad_txd_bit0 { \
  41437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41438. _ezchip_macro_read_value_ &= ~(0xFF); \
  41439. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  41440. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41441. }
  41442. #define SET_GPIO_25_dout_spi2ahb_pad_txd_bit1 { \
  41443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41444. _ezchip_macro_read_value_ &= ~(0xFF); \
  41445. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  41446. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41447. }
  41448. #define SET_GPIO_25_dout_spi2ahb_pad_txd_bit2 { \
  41449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41450. _ezchip_macro_read_value_ &= ~(0xFF); \
  41451. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  41452. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41453. }
  41454. #define SET_GPIO_25_dout_spi2ahb_pad_txd_bit3 { \
  41455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41456. _ezchip_macro_read_value_ &= ~(0xFF); \
  41457. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  41458. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41459. }
  41460. #define SET_GPIO_25_dout_spi3_pad_oe_n { \
  41461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41462. _ezchip_macro_read_value_ &= ~(0xFF); \
  41463. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  41464. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41465. }
  41466. #define SET_GPIO_25_dout_spi3_pad_sck_out { \
  41467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41468. _ezchip_macro_read_value_ &= ~(0xFF); \
  41469. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  41470. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41471. }
  41472. #define SET_GPIO_25_dout_spi3_pad_ss_0_n { \
  41473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41474. _ezchip_macro_read_value_ &= ~(0xFF); \
  41475. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  41476. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41477. }
  41478. #define SET_GPIO_25_dout_spi3_pad_ss_1_n { \
  41479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41480. _ezchip_macro_read_value_ &= ~(0xFF); \
  41481. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  41482. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41483. }
  41484. #define SET_GPIO_25_dout_spi3_pad_txd { \
  41485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41486. _ezchip_macro_read_value_ &= ~(0xFF); \
  41487. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  41488. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41489. }
  41490. #define SET_GPIO_25_dout_uart0_pad_dtrn { \
  41491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41492. _ezchip_macro_read_value_ &= ~(0xFF); \
  41493. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  41494. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41495. }
  41496. #define SET_GPIO_25_dout_uart0_pad_rtsn { \
  41497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41498. _ezchip_macro_read_value_ &= ~(0xFF); \
  41499. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  41500. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41501. }
  41502. #define SET_GPIO_25_dout_uart0_pad_sout { \
  41503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41504. _ezchip_macro_read_value_ &= ~(0xFF); \
  41505. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  41506. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41507. }
  41508. #define SET_GPIO_25_dout_uart1_pad_sout { \
  41509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41510. _ezchip_macro_read_value_ &= ~(0xFF); \
  41511. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  41512. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41513. }
  41514. #define SET_GPIO_25_dout_uart2_pad_dtr_n { \
  41515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41516. _ezchip_macro_read_value_ &= ~(0xFF); \
  41517. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  41518. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41519. }
  41520. #define SET_GPIO_25_dout_uart2_pad_rts_n { \
  41521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41522. _ezchip_macro_read_value_ &= ~(0xFF); \
  41523. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  41524. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41525. }
  41526. #define SET_GPIO_25_dout_uart2_pad_sout { \
  41527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41528. _ezchip_macro_read_value_ &= ~(0xFF); \
  41529. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  41530. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41531. }
  41532. #define SET_GPIO_25_dout_uart3_pad_sout { \
  41533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41534. _ezchip_macro_read_value_ &= ~(0xFF); \
  41535. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  41536. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41537. }
  41538. #define SET_GPIO_25_dout_usb_drv_bus { \
  41539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41540. _ezchip_macro_read_value_ &= ~(0xFF); \
  41541. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  41542. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41543. }
  41544. #define SET_GPIO_25_doen_reverse_(en) { \
  41545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41546. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  41547. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  41548. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41549. }
  41550. #define SET_GPIO_25_doen_LOW { \
  41551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41552. _ezchip_macro_read_value_ &= ~(0xFF); \
  41553. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  41554. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41555. }
  41556. #define SET_GPIO_25_doen_HIGH { \
  41557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41558. _ezchip_macro_read_value_ &= ~(0xFF); \
  41559. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  41560. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41561. }
  41562. #define SET_GPIO_25_doen_clk_gmac_tophyref { \
  41563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41564. _ezchip_macro_read_value_ &= ~(0xFF); \
  41565. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  41566. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41567. }
  41568. #define SET_GPIO_25_doen_cpu_jtag_tdo { \
  41569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41570. _ezchip_macro_read_value_ &= ~(0xFF); \
  41571. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  41572. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41573. }
  41574. #define SET_GPIO_25_doen_cpu_jtag_tdo_oen { \
  41575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41576. _ezchip_macro_read_value_ &= ~(0xFF); \
  41577. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  41578. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41579. }
  41580. #define SET_GPIO_25_doen_dmic_clk_out { \
  41581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41582. _ezchip_macro_read_value_ &= ~(0xFF); \
  41583. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  41584. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41585. }
  41586. #define SET_GPIO_25_doen_dsp_JTDOEn_pad { \
  41587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41588. _ezchip_macro_read_value_ &= ~(0xFF); \
  41589. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  41590. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41591. }
  41592. #define SET_GPIO_25_doen_dsp_JTDO_pad { \
  41593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41594. _ezchip_macro_read_value_ &= ~(0xFF); \
  41595. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  41596. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41597. }
  41598. #define SET_GPIO_25_doen_i2c0_pad_sck_oe { \
  41599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41600. _ezchip_macro_read_value_ &= ~(0xFF); \
  41601. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  41602. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41603. }
  41604. #define SET_GPIO_25_doen_i2c0_pad_sda_oe { \
  41605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41606. _ezchip_macro_read_value_ &= ~(0xFF); \
  41607. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  41608. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41609. }
  41610. #define SET_GPIO_25_doen_i2c1_pad_sck_oe { \
  41611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41612. _ezchip_macro_read_value_ &= ~(0xFF); \
  41613. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  41614. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41615. }
  41616. #define SET_GPIO_25_doen_i2c1_pad_sda_oe { \
  41617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41618. _ezchip_macro_read_value_ &= ~(0xFF); \
  41619. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  41620. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41621. }
  41622. #define SET_GPIO_25_doen_i2c2_pad_sck_oe { \
  41623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41624. _ezchip_macro_read_value_ &= ~(0xFF); \
  41625. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  41626. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41627. }
  41628. #define SET_GPIO_25_doen_i2c2_pad_sda_oe { \
  41629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41630. _ezchip_macro_read_value_ &= ~(0xFF); \
  41631. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  41632. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41633. }
  41634. #define SET_GPIO_25_doen_i2c3_pad_sck_oe { \
  41635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41636. _ezchip_macro_read_value_ &= ~(0xFF); \
  41637. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  41638. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41639. }
  41640. #define SET_GPIO_25_doen_i2c3_pad_sda_oe { \
  41641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41642. _ezchip_macro_read_value_ &= ~(0xFF); \
  41643. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  41644. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41645. }
  41646. #define SET_GPIO_25_doen_i2srx_bclk_out { \
  41647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41648. _ezchip_macro_read_value_ &= ~(0xFF); \
  41649. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  41650. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41651. }
  41652. #define SET_GPIO_25_doen_i2srx_bclk_out_oen { \
  41653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41654. _ezchip_macro_read_value_ &= ~(0xFF); \
  41655. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  41656. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41657. }
  41658. #define SET_GPIO_25_doen_i2srx_lrck_out { \
  41659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41660. _ezchip_macro_read_value_ &= ~(0xFF); \
  41661. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  41662. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41663. }
  41664. #define SET_GPIO_25_doen_i2srx_lrck_out_oen { \
  41665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41666. _ezchip_macro_read_value_ &= ~(0xFF); \
  41667. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  41668. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41669. }
  41670. #define SET_GPIO_25_doen_i2srx_mclk_out { \
  41671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41672. _ezchip_macro_read_value_ &= ~(0xFF); \
  41673. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  41674. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41675. }
  41676. #define SET_GPIO_25_doen_i2stx_bclk_out { \
  41677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41678. _ezchip_macro_read_value_ &= ~(0xFF); \
  41679. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  41680. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41681. }
  41682. #define SET_GPIO_25_doen_i2stx_bclk_out_oen { \
  41683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41684. _ezchip_macro_read_value_ &= ~(0xFF); \
  41685. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  41686. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41687. }
  41688. #define SET_GPIO_25_doen_i2stx_lrck_out { \
  41689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41690. _ezchip_macro_read_value_ &= ~(0xFF); \
  41691. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  41692. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41693. }
  41694. #define SET_GPIO_25_doen_i2stx_lrckout_oen { \
  41695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41696. _ezchip_macro_read_value_ &= ~(0xFF); \
  41697. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  41698. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41699. }
  41700. #define SET_GPIO_25_doen_i2stx_mclk_out { \
  41701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41702. _ezchip_macro_read_value_ &= ~(0xFF); \
  41703. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  41704. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41705. }
  41706. #define SET_GPIO_25_doen_i2stx_sdout0 { \
  41707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41708. _ezchip_macro_read_value_ &= ~(0xFF); \
  41709. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  41710. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41711. }
  41712. #define SET_GPIO_25_doen_i2stx_sdout1 { \
  41713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41714. _ezchip_macro_read_value_ &= ~(0xFF); \
  41715. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  41716. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41717. }
  41718. #define SET_GPIO_25_doen_lcd_pad_csm_n { \
  41719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41720. _ezchip_macro_read_value_ &= ~(0xFF); \
  41721. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  41722. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41723. }
  41724. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit0 { \
  41725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41726. _ezchip_macro_read_value_ &= ~(0xFF); \
  41727. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  41728. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41729. }
  41730. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit1 { \
  41731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41732. _ezchip_macro_read_value_ &= ~(0xFF); \
  41733. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  41734. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41735. }
  41736. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit2 { \
  41737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41738. _ezchip_macro_read_value_ &= ~(0xFF); \
  41739. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  41740. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41741. }
  41742. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit3 { \
  41743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41744. _ezchip_macro_read_value_ &= ~(0xFF); \
  41745. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  41746. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41747. }
  41748. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit4 { \
  41749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41750. _ezchip_macro_read_value_ &= ~(0xFF); \
  41751. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  41752. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41753. }
  41754. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit5 { \
  41755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41756. _ezchip_macro_read_value_ &= ~(0xFF); \
  41757. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  41758. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41759. }
  41760. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit6 { \
  41761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41762. _ezchip_macro_read_value_ &= ~(0xFF); \
  41763. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  41764. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41765. }
  41766. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit7 { \
  41767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41768. _ezchip_macro_read_value_ &= ~(0xFF); \
  41769. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  41770. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41771. }
  41772. #define SET_GPIO_25_doen_pwm_pad_out_bit0 { \
  41773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41774. _ezchip_macro_read_value_ &= ~(0xFF); \
  41775. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  41776. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41777. }
  41778. #define SET_GPIO_25_doen_pwm_pad_out_bit1 { \
  41779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41780. _ezchip_macro_read_value_ &= ~(0xFF); \
  41781. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  41782. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41783. }
  41784. #define SET_GPIO_25_doen_pwm_pad_out_bit2 { \
  41785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41786. _ezchip_macro_read_value_ &= ~(0xFF); \
  41787. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  41788. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41789. }
  41790. #define SET_GPIO_25_doen_pwm_pad_out_bit3 { \
  41791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41792. _ezchip_macro_read_value_ &= ~(0xFF); \
  41793. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  41794. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41795. }
  41796. #define SET_GPIO_25_doen_pwm_pad_out_bit4 { \
  41797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41798. _ezchip_macro_read_value_ &= ~(0xFF); \
  41799. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  41800. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41801. }
  41802. #define SET_GPIO_25_doen_pwm_pad_out_bit5 { \
  41803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41804. _ezchip_macro_read_value_ &= ~(0xFF); \
  41805. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  41806. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41807. }
  41808. #define SET_GPIO_25_doen_pwm_pad_out_bit6 { \
  41809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41810. _ezchip_macro_read_value_ &= ~(0xFF); \
  41811. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  41812. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41813. }
  41814. #define SET_GPIO_25_doen_pwm_pad_out_bit7 { \
  41815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41816. _ezchip_macro_read_value_ &= ~(0xFF); \
  41817. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  41818. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41819. }
  41820. #define SET_GPIO_25_doen_pwmdac_left_out { \
  41821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41822. _ezchip_macro_read_value_ &= ~(0xFF); \
  41823. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  41824. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41825. }
  41826. #define SET_GPIO_25_doen_pwmdac_right_out { \
  41827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41828. _ezchip_macro_read_value_ &= ~(0xFF); \
  41829. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  41830. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41831. }
  41832. #define SET_GPIO_25_doen_qspi_csn1_out { \
  41833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41834. _ezchip_macro_read_value_ &= ~(0xFF); \
  41835. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  41836. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41837. }
  41838. #define SET_GPIO_25_doen_qspi_csn2_out { \
  41839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41840. _ezchip_macro_read_value_ &= ~(0xFF); \
  41841. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  41842. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41843. }
  41844. #define SET_GPIO_25_doen_qspi_csn3_out { \
  41845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41846. _ezchip_macro_read_value_ &= ~(0xFF); \
  41847. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  41848. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41849. }
  41850. #define SET_GPIO_25_doen_register23_SCFG_cmsensor_rst0 { \
  41851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41852. _ezchip_macro_read_value_ &= ~(0xFF); \
  41853. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  41854. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41855. }
  41856. #define SET_GPIO_25_doen_register23_SCFG_cmsensor_rst1 { \
  41857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41858. _ezchip_macro_read_value_ &= ~(0xFF); \
  41859. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  41860. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41861. }
  41862. #define SET_GPIO_25_doen_register32_SCFG_gmac_phy_rstn { \
  41863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41864. _ezchip_macro_read_value_ &= ~(0xFF); \
  41865. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  41866. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41867. }
  41868. #define SET_GPIO_25_doen_sdio0_pad_card_power_en { \
  41869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41870. _ezchip_macro_read_value_ &= ~(0xFF); \
  41871. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  41872. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41873. }
  41874. #define SET_GPIO_25_doen_sdio0_pad_cclk_out { \
  41875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41876. _ezchip_macro_read_value_ &= ~(0xFF); \
  41877. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  41878. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41879. }
  41880. #define SET_GPIO_25_doen_sdio0_pad_ccmd_oe { \
  41881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41882. _ezchip_macro_read_value_ &= ~(0xFF); \
  41883. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  41884. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41885. }
  41886. #define SET_GPIO_25_doen_sdio0_pad_ccmd_out { \
  41887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41888. _ezchip_macro_read_value_ &= ~(0xFF); \
  41889. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  41890. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41891. }
  41892. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit0 { \
  41893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41894. _ezchip_macro_read_value_ &= ~(0xFF); \
  41895. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  41896. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41897. }
  41898. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit1 { \
  41899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41900. _ezchip_macro_read_value_ &= ~(0xFF); \
  41901. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  41902. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41903. }
  41904. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit2 { \
  41905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41906. _ezchip_macro_read_value_ &= ~(0xFF); \
  41907. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  41908. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41909. }
  41910. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit3 { \
  41911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41912. _ezchip_macro_read_value_ &= ~(0xFF); \
  41913. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  41914. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41915. }
  41916. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit4 { \
  41917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41918. _ezchip_macro_read_value_ &= ~(0xFF); \
  41919. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  41920. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41921. }
  41922. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit5 { \
  41923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41924. _ezchip_macro_read_value_ &= ~(0xFF); \
  41925. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  41926. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41927. }
  41928. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit6 { \
  41929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41930. _ezchip_macro_read_value_ &= ~(0xFF); \
  41931. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  41932. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41933. }
  41934. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit7 { \
  41935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41936. _ezchip_macro_read_value_ &= ~(0xFF); \
  41937. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  41938. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41939. }
  41940. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit0 { \
  41941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41942. _ezchip_macro_read_value_ &= ~(0xFF); \
  41943. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  41944. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41945. }
  41946. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit1 { \
  41947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41948. _ezchip_macro_read_value_ &= ~(0xFF); \
  41949. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  41950. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41951. }
  41952. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit2 { \
  41953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41954. _ezchip_macro_read_value_ &= ~(0xFF); \
  41955. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  41956. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41957. }
  41958. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit3 { \
  41959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41960. _ezchip_macro_read_value_ &= ~(0xFF); \
  41961. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  41962. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41963. }
  41964. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit4 { \
  41965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41966. _ezchip_macro_read_value_ &= ~(0xFF); \
  41967. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  41968. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41969. }
  41970. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit5 { \
  41971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41972. _ezchip_macro_read_value_ &= ~(0xFF); \
  41973. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  41974. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41975. }
  41976. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit6 { \
  41977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41978. _ezchip_macro_read_value_ &= ~(0xFF); \
  41979. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  41980. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41981. }
  41982. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit7 { \
  41983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41984. _ezchip_macro_read_value_ &= ~(0xFF); \
  41985. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  41986. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41987. }
  41988. #define SET_GPIO_25_doen_sdio0_pad_rst_n { \
  41989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41990. _ezchip_macro_read_value_ &= ~(0xFF); \
  41991. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  41992. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41993. }
  41994. #define SET_GPIO_25_doen_sdio1_pad_card_power_en { \
  41995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41996. _ezchip_macro_read_value_ &= ~(0xFF); \
  41997. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  41998. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41999. }
  42000. #define SET_GPIO_25_doen_sdio1_pad_cclk_out { \
  42001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42002. _ezchip_macro_read_value_ &= ~(0xFF); \
  42003. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  42004. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42005. }
  42006. #define SET_GPIO_25_doen_sdio1_pad_ccmd_oe { \
  42007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42008. _ezchip_macro_read_value_ &= ~(0xFF); \
  42009. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  42010. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42011. }
  42012. #define SET_GPIO_25_doen_sdio1_pad_ccmd_out { \
  42013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42014. _ezchip_macro_read_value_ &= ~(0xFF); \
  42015. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  42016. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42017. }
  42018. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit0 { \
  42019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42020. _ezchip_macro_read_value_ &= ~(0xFF); \
  42021. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  42022. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42023. }
  42024. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit1 { \
  42025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42026. _ezchip_macro_read_value_ &= ~(0xFF); \
  42027. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  42028. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42029. }
  42030. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit2 { \
  42031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42032. _ezchip_macro_read_value_ &= ~(0xFF); \
  42033. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  42034. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42035. }
  42036. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit3 { \
  42037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42038. _ezchip_macro_read_value_ &= ~(0xFF); \
  42039. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  42040. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42041. }
  42042. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit4 { \
  42043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42044. _ezchip_macro_read_value_ &= ~(0xFF); \
  42045. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  42046. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42047. }
  42048. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit5 { \
  42049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42050. _ezchip_macro_read_value_ &= ~(0xFF); \
  42051. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  42052. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42053. }
  42054. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit6 { \
  42055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42056. _ezchip_macro_read_value_ &= ~(0xFF); \
  42057. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  42058. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42059. }
  42060. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit7 { \
  42061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42062. _ezchip_macro_read_value_ &= ~(0xFF); \
  42063. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  42064. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42065. }
  42066. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit0 { \
  42067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42068. _ezchip_macro_read_value_ &= ~(0xFF); \
  42069. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  42070. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42071. }
  42072. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit1 { \
  42073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42074. _ezchip_macro_read_value_ &= ~(0xFF); \
  42075. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  42076. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42077. }
  42078. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit2 { \
  42079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42080. _ezchip_macro_read_value_ &= ~(0xFF); \
  42081. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  42082. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42083. }
  42084. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit3 { \
  42085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42086. _ezchip_macro_read_value_ &= ~(0xFF); \
  42087. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  42088. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42089. }
  42090. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit4 { \
  42091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42092. _ezchip_macro_read_value_ &= ~(0xFF); \
  42093. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  42094. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42095. }
  42096. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit5 { \
  42097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42098. _ezchip_macro_read_value_ &= ~(0xFF); \
  42099. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  42100. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42101. }
  42102. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit6 { \
  42103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42104. _ezchip_macro_read_value_ &= ~(0xFF); \
  42105. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  42106. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42107. }
  42108. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit7 { \
  42109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42110. _ezchip_macro_read_value_ &= ~(0xFF); \
  42111. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  42112. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42113. }
  42114. #define SET_GPIO_25_doen_sdio1_pad_rst_n { \
  42115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42116. _ezchip_macro_read_value_ &= ~(0xFF); \
  42117. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  42118. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42119. }
  42120. #define SET_GPIO_25_doen_spdif_tx_sdout { \
  42121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42122. _ezchip_macro_read_value_ &= ~(0xFF); \
  42123. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  42124. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42125. }
  42126. #define SET_GPIO_25_doen_spdif_tx_sdout_oen { \
  42127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42128. _ezchip_macro_read_value_ &= ~(0xFF); \
  42129. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  42130. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42131. }
  42132. #define SET_GPIO_25_doen_spi0_pad_oe_n { \
  42133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42134. _ezchip_macro_read_value_ &= ~(0xFF); \
  42135. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  42136. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42137. }
  42138. #define SET_GPIO_25_doen_spi0_pad_sck_out { \
  42139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42140. _ezchip_macro_read_value_ &= ~(0xFF); \
  42141. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  42142. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42143. }
  42144. #define SET_GPIO_25_doen_spi0_pad_ss_0_n { \
  42145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42146. _ezchip_macro_read_value_ &= ~(0xFF); \
  42147. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  42148. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42149. }
  42150. #define SET_GPIO_25_doen_spi0_pad_ss_1_n { \
  42151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42152. _ezchip_macro_read_value_ &= ~(0xFF); \
  42153. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  42154. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42155. }
  42156. #define SET_GPIO_25_doen_spi0_pad_txd { \
  42157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42158. _ezchip_macro_read_value_ &= ~(0xFF); \
  42159. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  42160. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42161. }
  42162. #define SET_GPIO_25_doen_spi1_pad_oe_n { \
  42163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42164. _ezchip_macro_read_value_ &= ~(0xFF); \
  42165. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  42166. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42167. }
  42168. #define SET_GPIO_25_doen_spi1_pad_sck_out { \
  42169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42170. _ezchip_macro_read_value_ &= ~(0xFF); \
  42171. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  42172. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42173. }
  42174. #define SET_GPIO_25_doen_spi1_pad_ss_0_n { \
  42175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42176. _ezchip_macro_read_value_ &= ~(0xFF); \
  42177. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  42178. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42179. }
  42180. #define SET_GPIO_25_doen_spi1_pad_ss_1_n { \
  42181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42182. _ezchip_macro_read_value_ &= ~(0xFF); \
  42183. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  42184. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42185. }
  42186. #define SET_GPIO_25_doen_spi1_pad_txd { \
  42187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42188. _ezchip_macro_read_value_ &= ~(0xFF); \
  42189. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  42190. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42191. }
  42192. #define SET_GPIO_25_doen_spi2_pad_oe_n { \
  42193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42194. _ezchip_macro_read_value_ &= ~(0xFF); \
  42195. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  42196. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42197. }
  42198. #define SET_GPIO_25_doen_spi2_pad_sck_out { \
  42199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42200. _ezchip_macro_read_value_ &= ~(0xFF); \
  42201. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  42202. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42203. }
  42204. #define SET_GPIO_25_doen_spi2_pad_ss_0_n { \
  42205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42206. _ezchip_macro_read_value_ &= ~(0xFF); \
  42207. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  42208. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42209. }
  42210. #define SET_GPIO_25_doen_spi2_pad_ss_1_n { \
  42211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42212. _ezchip_macro_read_value_ &= ~(0xFF); \
  42213. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  42214. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42215. }
  42216. #define SET_GPIO_25_doen_spi2_pad_txd { \
  42217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42218. _ezchip_macro_read_value_ &= ~(0xFF); \
  42219. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  42220. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42221. }
  42222. #define SET_GPIO_25_doen_spi2ahb_pad_oe_n_bit0 { \
  42223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42224. _ezchip_macro_read_value_ &= ~(0xFF); \
  42225. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  42226. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42227. }
  42228. #define SET_GPIO_25_doen_spi2ahb_pad_oe_n_bit1 { \
  42229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42230. _ezchip_macro_read_value_ &= ~(0xFF); \
  42231. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  42232. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42233. }
  42234. #define SET_GPIO_25_doen_spi2ahb_pad_oe_n_bit2 { \
  42235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42236. _ezchip_macro_read_value_ &= ~(0xFF); \
  42237. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  42238. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42239. }
  42240. #define SET_GPIO_25_doen_spi2ahb_pad_oe_n_bit3 { \
  42241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42242. _ezchip_macro_read_value_ &= ~(0xFF); \
  42243. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  42244. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42245. }
  42246. #define SET_GPIO_25_doen_spi2ahb_pad_txd_bit0 { \
  42247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42248. _ezchip_macro_read_value_ &= ~(0xFF); \
  42249. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  42250. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42251. }
  42252. #define SET_GPIO_25_doen_spi2ahb_pad_txd_bit1 { \
  42253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42254. _ezchip_macro_read_value_ &= ~(0xFF); \
  42255. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  42256. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42257. }
  42258. #define SET_GPIO_25_doen_spi2ahb_pad_txd_bit2 { \
  42259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42260. _ezchip_macro_read_value_ &= ~(0xFF); \
  42261. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  42262. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42263. }
  42264. #define SET_GPIO_25_doen_spi2ahb_pad_txd_bit3 { \
  42265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42266. _ezchip_macro_read_value_ &= ~(0xFF); \
  42267. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  42268. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42269. }
  42270. #define SET_GPIO_25_doen_spi3_pad_oe_n { \
  42271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42272. _ezchip_macro_read_value_ &= ~(0xFF); \
  42273. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  42274. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42275. }
  42276. #define SET_GPIO_25_doen_spi3_pad_sck_out { \
  42277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42278. _ezchip_macro_read_value_ &= ~(0xFF); \
  42279. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  42280. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42281. }
  42282. #define SET_GPIO_25_doen_spi3_pad_ss_0_n { \
  42283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42284. _ezchip_macro_read_value_ &= ~(0xFF); \
  42285. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  42286. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42287. }
  42288. #define SET_GPIO_25_doen_spi3_pad_ss_1_n { \
  42289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42290. _ezchip_macro_read_value_ &= ~(0xFF); \
  42291. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  42292. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42293. }
  42294. #define SET_GPIO_25_doen_spi3_pad_txd { \
  42295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42296. _ezchip_macro_read_value_ &= ~(0xFF); \
  42297. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  42298. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42299. }
  42300. #define SET_GPIO_25_doen_uart0_pad_dtrn { \
  42301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42302. _ezchip_macro_read_value_ &= ~(0xFF); \
  42303. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  42304. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42305. }
  42306. #define SET_GPIO_25_doen_uart0_pad_rtsn { \
  42307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42308. _ezchip_macro_read_value_ &= ~(0xFF); \
  42309. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  42310. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42311. }
  42312. #define SET_GPIO_25_doen_uart0_pad_sout { \
  42313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42314. _ezchip_macro_read_value_ &= ~(0xFF); \
  42315. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  42316. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42317. }
  42318. #define SET_GPIO_25_doen_uart1_pad_sout { \
  42319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42320. _ezchip_macro_read_value_ &= ~(0xFF); \
  42321. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  42322. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42323. }
  42324. #define SET_GPIO_25_doen_uart2_pad_dtr_n { \
  42325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42326. _ezchip_macro_read_value_ &= ~(0xFF); \
  42327. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  42328. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42329. }
  42330. #define SET_GPIO_25_doen_uart2_pad_rts_n { \
  42331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42332. _ezchip_macro_read_value_ &= ~(0xFF); \
  42333. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  42334. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42335. }
  42336. #define SET_GPIO_25_doen_uart2_pad_sout { \
  42337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42338. _ezchip_macro_read_value_ &= ~(0xFF); \
  42339. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  42340. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42341. }
  42342. #define SET_GPIO_25_doen_uart3_pad_sout { \
  42343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42344. _ezchip_macro_read_value_ &= ~(0xFF); \
  42345. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  42346. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42347. }
  42348. #define SET_GPIO_25_doen_usb_drv_bus { \
  42349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42350. _ezchip_macro_read_value_ &= ~(0xFF); \
  42351. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  42352. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42353. }
  42354. #define SET_GPIO_26_dout_reverse_(en) { \
  42355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42356. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  42357. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  42358. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42359. }
  42360. #define SET_GPIO_26_dout_LOW { \
  42361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42362. _ezchip_macro_read_value_ &= ~(0xFF); \
  42363. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  42364. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42365. }
  42366. #define SET_GPIO_26_dout_HIGH { \
  42367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42368. _ezchip_macro_read_value_ &= ~(0xFF); \
  42369. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  42370. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42371. }
  42372. #define SET_GPIO_26_dout_clk_gmac_tophyref { \
  42373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42374. _ezchip_macro_read_value_ &= ~(0xFF); \
  42375. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  42376. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42377. }
  42378. #define SET_GPIO_26_dout_cpu_jtag_tdo { \
  42379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42380. _ezchip_macro_read_value_ &= ~(0xFF); \
  42381. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  42382. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42383. }
  42384. #define SET_GPIO_26_dout_cpu_jtag_tdo_oen { \
  42385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42386. _ezchip_macro_read_value_ &= ~(0xFF); \
  42387. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  42388. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42389. }
  42390. #define SET_GPIO_26_dout_dmic_clk_out { \
  42391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42392. _ezchip_macro_read_value_ &= ~(0xFF); \
  42393. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  42394. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42395. }
  42396. #define SET_GPIO_26_dout_dsp_JTDOEn_pad { \
  42397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42398. _ezchip_macro_read_value_ &= ~(0xFF); \
  42399. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  42400. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42401. }
  42402. #define SET_GPIO_26_dout_dsp_JTDO_pad { \
  42403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42404. _ezchip_macro_read_value_ &= ~(0xFF); \
  42405. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  42406. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42407. }
  42408. #define SET_GPIO_26_dout_i2c0_pad_sck_oe { \
  42409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42410. _ezchip_macro_read_value_ &= ~(0xFF); \
  42411. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  42412. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42413. }
  42414. #define SET_GPIO_26_dout_i2c0_pad_sda_oe { \
  42415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42416. _ezchip_macro_read_value_ &= ~(0xFF); \
  42417. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  42418. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42419. }
  42420. #define SET_GPIO_26_dout_i2c1_pad_sck_oe { \
  42421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42422. _ezchip_macro_read_value_ &= ~(0xFF); \
  42423. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  42424. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42425. }
  42426. #define SET_GPIO_26_dout_i2c1_pad_sda_oe { \
  42427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42428. _ezchip_macro_read_value_ &= ~(0xFF); \
  42429. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  42430. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42431. }
  42432. #define SET_GPIO_26_dout_i2c2_pad_sck_oe { \
  42433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42434. _ezchip_macro_read_value_ &= ~(0xFF); \
  42435. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  42436. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42437. }
  42438. #define SET_GPIO_26_dout_i2c2_pad_sda_oe { \
  42439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42440. _ezchip_macro_read_value_ &= ~(0xFF); \
  42441. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  42442. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42443. }
  42444. #define SET_GPIO_26_dout_i2c3_pad_sck_oe { \
  42445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42446. _ezchip_macro_read_value_ &= ~(0xFF); \
  42447. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  42448. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42449. }
  42450. #define SET_GPIO_26_dout_i2c3_pad_sda_oe { \
  42451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42452. _ezchip_macro_read_value_ &= ~(0xFF); \
  42453. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  42454. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42455. }
  42456. #define SET_GPIO_26_dout_i2srx_bclk_out { \
  42457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42458. _ezchip_macro_read_value_ &= ~(0xFF); \
  42459. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  42460. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42461. }
  42462. #define SET_GPIO_26_dout_i2srx_bclk_out_oen { \
  42463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42464. _ezchip_macro_read_value_ &= ~(0xFF); \
  42465. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  42466. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42467. }
  42468. #define SET_GPIO_26_dout_i2srx_lrck_out { \
  42469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42470. _ezchip_macro_read_value_ &= ~(0xFF); \
  42471. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  42472. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42473. }
  42474. #define SET_GPIO_26_dout_i2srx_lrck_out_oen { \
  42475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42476. _ezchip_macro_read_value_ &= ~(0xFF); \
  42477. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  42478. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42479. }
  42480. #define SET_GPIO_26_dout_i2srx_mclk_out { \
  42481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42482. _ezchip_macro_read_value_ &= ~(0xFF); \
  42483. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  42484. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42485. }
  42486. #define SET_GPIO_26_dout_i2stx_bclk_out { \
  42487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42488. _ezchip_macro_read_value_ &= ~(0xFF); \
  42489. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  42490. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42491. }
  42492. #define SET_GPIO_26_dout_i2stx_bclk_out_oen { \
  42493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42494. _ezchip_macro_read_value_ &= ~(0xFF); \
  42495. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  42496. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42497. }
  42498. #define SET_GPIO_26_dout_i2stx_lrck_out { \
  42499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42500. _ezchip_macro_read_value_ &= ~(0xFF); \
  42501. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  42502. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42503. }
  42504. #define SET_GPIO_26_dout_i2stx_lrckout_oen { \
  42505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42506. _ezchip_macro_read_value_ &= ~(0xFF); \
  42507. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  42508. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42509. }
  42510. #define SET_GPIO_26_dout_i2stx_mclk_out { \
  42511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42512. _ezchip_macro_read_value_ &= ~(0xFF); \
  42513. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  42514. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42515. }
  42516. #define SET_GPIO_26_dout_i2stx_sdout0 { \
  42517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42518. _ezchip_macro_read_value_ &= ~(0xFF); \
  42519. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  42520. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42521. }
  42522. #define SET_GPIO_26_dout_i2stx_sdout1 { \
  42523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42524. _ezchip_macro_read_value_ &= ~(0xFF); \
  42525. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  42526. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42527. }
  42528. #define SET_GPIO_26_dout_lcd_pad_csm_n { \
  42529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42530. _ezchip_macro_read_value_ &= ~(0xFF); \
  42531. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  42532. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42533. }
  42534. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit0 { \
  42535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42536. _ezchip_macro_read_value_ &= ~(0xFF); \
  42537. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  42538. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42539. }
  42540. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit1 { \
  42541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42542. _ezchip_macro_read_value_ &= ~(0xFF); \
  42543. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  42544. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42545. }
  42546. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit2 { \
  42547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42548. _ezchip_macro_read_value_ &= ~(0xFF); \
  42549. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  42550. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42551. }
  42552. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit3 { \
  42553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42554. _ezchip_macro_read_value_ &= ~(0xFF); \
  42555. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  42556. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42557. }
  42558. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit4 { \
  42559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42560. _ezchip_macro_read_value_ &= ~(0xFF); \
  42561. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  42562. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42563. }
  42564. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit5 { \
  42565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42566. _ezchip_macro_read_value_ &= ~(0xFF); \
  42567. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  42568. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42569. }
  42570. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit6 { \
  42571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42572. _ezchip_macro_read_value_ &= ~(0xFF); \
  42573. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  42574. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42575. }
  42576. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit7 { \
  42577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42578. _ezchip_macro_read_value_ &= ~(0xFF); \
  42579. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  42580. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42581. }
  42582. #define SET_GPIO_26_dout_pwm_pad_out_bit0 { \
  42583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42584. _ezchip_macro_read_value_ &= ~(0xFF); \
  42585. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  42586. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42587. }
  42588. #define SET_GPIO_26_dout_pwm_pad_out_bit1 { \
  42589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42590. _ezchip_macro_read_value_ &= ~(0xFF); \
  42591. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  42592. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42593. }
  42594. #define SET_GPIO_26_dout_pwm_pad_out_bit2 { \
  42595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42596. _ezchip_macro_read_value_ &= ~(0xFF); \
  42597. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  42598. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42599. }
  42600. #define SET_GPIO_26_dout_pwm_pad_out_bit3 { \
  42601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42602. _ezchip_macro_read_value_ &= ~(0xFF); \
  42603. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  42604. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42605. }
  42606. #define SET_GPIO_26_dout_pwm_pad_out_bit4 { \
  42607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42608. _ezchip_macro_read_value_ &= ~(0xFF); \
  42609. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  42610. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42611. }
  42612. #define SET_GPIO_26_dout_pwm_pad_out_bit5 { \
  42613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42614. _ezchip_macro_read_value_ &= ~(0xFF); \
  42615. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  42616. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42617. }
  42618. #define SET_GPIO_26_dout_pwm_pad_out_bit6 { \
  42619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42620. _ezchip_macro_read_value_ &= ~(0xFF); \
  42621. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  42622. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42623. }
  42624. #define SET_GPIO_26_dout_pwm_pad_out_bit7 { \
  42625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42626. _ezchip_macro_read_value_ &= ~(0xFF); \
  42627. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  42628. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42629. }
  42630. #define SET_GPIO_26_dout_pwmdac_left_out { \
  42631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42632. _ezchip_macro_read_value_ &= ~(0xFF); \
  42633. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  42634. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42635. }
  42636. #define SET_GPIO_26_dout_pwmdac_right_out { \
  42637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42638. _ezchip_macro_read_value_ &= ~(0xFF); \
  42639. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  42640. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42641. }
  42642. #define SET_GPIO_26_dout_qspi_csn1_out { \
  42643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42644. _ezchip_macro_read_value_ &= ~(0xFF); \
  42645. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  42646. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42647. }
  42648. #define SET_GPIO_26_dout_qspi_csn2_out { \
  42649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42650. _ezchip_macro_read_value_ &= ~(0xFF); \
  42651. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  42652. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42653. }
  42654. #define SET_GPIO_26_dout_qspi_csn3_out { \
  42655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42656. _ezchip_macro_read_value_ &= ~(0xFF); \
  42657. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  42658. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42659. }
  42660. #define SET_GPIO_26_dout_register23_SCFG_cmsensor_rst0 { \
  42661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42662. _ezchip_macro_read_value_ &= ~(0xFF); \
  42663. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  42664. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42665. }
  42666. #define SET_GPIO_26_dout_register23_SCFG_cmsensor_rst1 { \
  42667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42668. _ezchip_macro_read_value_ &= ~(0xFF); \
  42669. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  42670. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42671. }
  42672. #define SET_GPIO_26_dout_register32_SCFG_gmac_phy_rstn { \
  42673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42674. _ezchip_macro_read_value_ &= ~(0xFF); \
  42675. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  42676. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42677. }
  42678. #define SET_GPIO_26_dout_sdio0_pad_card_power_en { \
  42679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42680. _ezchip_macro_read_value_ &= ~(0xFF); \
  42681. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  42682. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42683. }
  42684. #define SET_GPIO_26_dout_sdio0_pad_cclk_out { \
  42685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42686. _ezchip_macro_read_value_ &= ~(0xFF); \
  42687. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  42688. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42689. }
  42690. #define SET_GPIO_26_dout_sdio0_pad_ccmd_oe { \
  42691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42692. _ezchip_macro_read_value_ &= ~(0xFF); \
  42693. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  42694. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42695. }
  42696. #define SET_GPIO_26_dout_sdio0_pad_ccmd_out { \
  42697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42698. _ezchip_macro_read_value_ &= ~(0xFF); \
  42699. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  42700. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42701. }
  42702. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit0 { \
  42703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42704. _ezchip_macro_read_value_ &= ~(0xFF); \
  42705. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  42706. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42707. }
  42708. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit1 { \
  42709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42710. _ezchip_macro_read_value_ &= ~(0xFF); \
  42711. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  42712. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42713. }
  42714. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit2 { \
  42715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42716. _ezchip_macro_read_value_ &= ~(0xFF); \
  42717. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  42718. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42719. }
  42720. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit3 { \
  42721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42722. _ezchip_macro_read_value_ &= ~(0xFF); \
  42723. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  42724. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42725. }
  42726. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit4 { \
  42727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42728. _ezchip_macro_read_value_ &= ~(0xFF); \
  42729. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  42730. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42731. }
  42732. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit5 { \
  42733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42734. _ezchip_macro_read_value_ &= ~(0xFF); \
  42735. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  42736. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42737. }
  42738. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit6 { \
  42739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42740. _ezchip_macro_read_value_ &= ~(0xFF); \
  42741. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  42742. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42743. }
  42744. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit7 { \
  42745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42746. _ezchip_macro_read_value_ &= ~(0xFF); \
  42747. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  42748. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42749. }
  42750. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit0 { \
  42751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42752. _ezchip_macro_read_value_ &= ~(0xFF); \
  42753. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  42754. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42755. }
  42756. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit1 { \
  42757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42758. _ezchip_macro_read_value_ &= ~(0xFF); \
  42759. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  42760. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42761. }
  42762. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit2 { \
  42763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42764. _ezchip_macro_read_value_ &= ~(0xFF); \
  42765. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  42766. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42767. }
  42768. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit3 { \
  42769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42770. _ezchip_macro_read_value_ &= ~(0xFF); \
  42771. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  42772. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42773. }
  42774. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit4 { \
  42775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42776. _ezchip_macro_read_value_ &= ~(0xFF); \
  42777. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  42778. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42779. }
  42780. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit5 { \
  42781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42782. _ezchip_macro_read_value_ &= ~(0xFF); \
  42783. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  42784. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42785. }
  42786. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit6 { \
  42787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42788. _ezchip_macro_read_value_ &= ~(0xFF); \
  42789. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  42790. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42791. }
  42792. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit7 { \
  42793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42794. _ezchip_macro_read_value_ &= ~(0xFF); \
  42795. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  42796. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42797. }
  42798. #define SET_GPIO_26_dout_sdio0_pad_rst_n { \
  42799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42800. _ezchip_macro_read_value_ &= ~(0xFF); \
  42801. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  42802. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42803. }
  42804. #define SET_GPIO_26_dout_sdio1_pad_card_power_en { \
  42805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42806. _ezchip_macro_read_value_ &= ~(0xFF); \
  42807. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  42808. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42809. }
  42810. #define SET_GPIO_26_dout_sdio1_pad_cclk_out { \
  42811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42812. _ezchip_macro_read_value_ &= ~(0xFF); \
  42813. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  42814. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42815. }
  42816. #define SET_GPIO_26_dout_sdio1_pad_ccmd_oe { \
  42817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42818. _ezchip_macro_read_value_ &= ~(0xFF); \
  42819. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  42820. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42821. }
  42822. #define SET_GPIO_26_dout_sdio1_pad_ccmd_out { \
  42823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42824. _ezchip_macro_read_value_ &= ~(0xFF); \
  42825. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  42826. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42827. }
  42828. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit0 { \
  42829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42830. _ezchip_macro_read_value_ &= ~(0xFF); \
  42831. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  42832. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42833. }
  42834. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit1 { \
  42835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42836. _ezchip_macro_read_value_ &= ~(0xFF); \
  42837. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  42838. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42839. }
  42840. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit2 { \
  42841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42842. _ezchip_macro_read_value_ &= ~(0xFF); \
  42843. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  42844. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42845. }
  42846. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit3 { \
  42847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42848. _ezchip_macro_read_value_ &= ~(0xFF); \
  42849. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  42850. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42851. }
  42852. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit4 { \
  42853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42854. _ezchip_macro_read_value_ &= ~(0xFF); \
  42855. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  42856. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42857. }
  42858. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit5 { \
  42859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42860. _ezchip_macro_read_value_ &= ~(0xFF); \
  42861. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  42862. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42863. }
  42864. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit6 { \
  42865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42866. _ezchip_macro_read_value_ &= ~(0xFF); \
  42867. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  42868. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42869. }
  42870. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit7 { \
  42871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42872. _ezchip_macro_read_value_ &= ~(0xFF); \
  42873. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  42874. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42875. }
  42876. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit0 { \
  42877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42878. _ezchip_macro_read_value_ &= ~(0xFF); \
  42879. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  42880. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42881. }
  42882. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit1 { \
  42883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42884. _ezchip_macro_read_value_ &= ~(0xFF); \
  42885. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  42886. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42887. }
  42888. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit2 { \
  42889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42890. _ezchip_macro_read_value_ &= ~(0xFF); \
  42891. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  42892. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42893. }
  42894. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit3 { \
  42895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42896. _ezchip_macro_read_value_ &= ~(0xFF); \
  42897. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  42898. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42899. }
  42900. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit4 { \
  42901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42902. _ezchip_macro_read_value_ &= ~(0xFF); \
  42903. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  42904. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42905. }
  42906. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit5 { \
  42907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42908. _ezchip_macro_read_value_ &= ~(0xFF); \
  42909. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  42910. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42911. }
  42912. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit6 { \
  42913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42914. _ezchip_macro_read_value_ &= ~(0xFF); \
  42915. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  42916. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42917. }
  42918. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit7 { \
  42919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42920. _ezchip_macro_read_value_ &= ~(0xFF); \
  42921. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  42922. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42923. }
  42924. #define SET_GPIO_26_dout_sdio1_pad_rst_n { \
  42925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42926. _ezchip_macro_read_value_ &= ~(0xFF); \
  42927. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  42928. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42929. }
  42930. #define SET_GPIO_26_dout_spdif_tx_sdout { \
  42931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42932. _ezchip_macro_read_value_ &= ~(0xFF); \
  42933. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  42934. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42935. }
  42936. #define SET_GPIO_26_dout_spdif_tx_sdout_oen { \
  42937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42938. _ezchip_macro_read_value_ &= ~(0xFF); \
  42939. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  42940. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42941. }
  42942. #define SET_GPIO_26_dout_spi0_pad_oe_n { \
  42943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42944. _ezchip_macro_read_value_ &= ~(0xFF); \
  42945. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  42946. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42947. }
  42948. #define SET_GPIO_26_dout_spi0_pad_sck_out { \
  42949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42950. _ezchip_macro_read_value_ &= ~(0xFF); \
  42951. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  42952. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42953. }
  42954. #define SET_GPIO_26_dout_spi0_pad_ss_0_n { \
  42955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42956. _ezchip_macro_read_value_ &= ~(0xFF); \
  42957. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  42958. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42959. }
  42960. #define SET_GPIO_26_dout_spi0_pad_ss_1_n { \
  42961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42962. _ezchip_macro_read_value_ &= ~(0xFF); \
  42963. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  42964. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42965. }
  42966. #define SET_GPIO_26_dout_spi0_pad_txd { \
  42967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42968. _ezchip_macro_read_value_ &= ~(0xFF); \
  42969. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  42970. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42971. }
  42972. #define SET_GPIO_26_dout_spi1_pad_oe_n { \
  42973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42974. _ezchip_macro_read_value_ &= ~(0xFF); \
  42975. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  42976. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42977. }
  42978. #define SET_GPIO_26_dout_spi1_pad_sck_out { \
  42979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42980. _ezchip_macro_read_value_ &= ~(0xFF); \
  42981. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  42982. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42983. }
  42984. #define SET_GPIO_26_dout_spi1_pad_ss_0_n { \
  42985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42986. _ezchip_macro_read_value_ &= ~(0xFF); \
  42987. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  42988. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42989. }
  42990. #define SET_GPIO_26_dout_spi1_pad_ss_1_n { \
  42991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42992. _ezchip_macro_read_value_ &= ~(0xFF); \
  42993. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  42994. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42995. }
  42996. #define SET_GPIO_26_dout_spi1_pad_txd { \
  42997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42998. _ezchip_macro_read_value_ &= ~(0xFF); \
  42999. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  43000. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43001. }
  43002. #define SET_GPIO_26_dout_spi2_pad_oe_n { \
  43003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43004. _ezchip_macro_read_value_ &= ~(0xFF); \
  43005. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  43006. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43007. }
  43008. #define SET_GPIO_26_dout_spi2_pad_sck_out { \
  43009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43010. _ezchip_macro_read_value_ &= ~(0xFF); \
  43011. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  43012. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43013. }
  43014. #define SET_GPIO_26_dout_spi2_pad_ss_0_n { \
  43015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43016. _ezchip_macro_read_value_ &= ~(0xFF); \
  43017. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  43018. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43019. }
  43020. #define SET_GPIO_26_dout_spi2_pad_ss_1_n { \
  43021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43022. _ezchip_macro_read_value_ &= ~(0xFF); \
  43023. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  43024. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43025. }
  43026. #define SET_GPIO_26_dout_spi2_pad_txd { \
  43027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43028. _ezchip_macro_read_value_ &= ~(0xFF); \
  43029. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  43030. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43031. }
  43032. #define SET_GPIO_26_dout_spi2ahb_pad_oe_n_bit0 { \
  43033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43034. _ezchip_macro_read_value_ &= ~(0xFF); \
  43035. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  43036. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43037. }
  43038. #define SET_GPIO_26_dout_spi2ahb_pad_oe_n_bit1 { \
  43039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43040. _ezchip_macro_read_value_ &= ~(0xFF); \
  43041. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  43042. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43043. }
  43044. #define SET_GPIO_26_dout_spi2ahb_pad_oe_n_bit2 { \
  43045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43046. _ezchip_macro_read_value_ &= ~(0xFF); \
  43047. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  43048. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43049. }
  43050. #define SET_GPIO_26_dout_spi2ahb_pad_oe_n_bit3 { \
  43051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43052. _ezchip_macro_read_value_ &= ~(0xFF); \
  43053. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  43054. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43055. }
  43056. #define SET_GPIO_26_dout_spi2ahb_pad_txd_bit0 { \
  43057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43058. _ezchip_macro_read_value_ &= ~(0xFF); \
  43059. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  43060. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43061. }
  43062. #define SET_GPIO_26_dout_spi2ahb_pad_txd_bit1 { \
  43063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43064. _ezchip_macro_read_value_ &= ~(0xFF); \
  43065. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  43066. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43067. }
  43068. #define SET_GPIO_26_dout_spi2ahb_pad_txd_bit2 { \
  43069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43070. _ezchip_macro_read_value_ &= ~(0xFF); \
  43071. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  43072. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43073. }
  43074. #define SET_GPIO_26_dout_spi2ahb_pad_txd_bit3 { \
  43075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43076. _ezchip_macro_read_value_ &= ~(0xFF); \
  43077. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  43078. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43079. }
  43080. #define SET_GPIO_26_dout_spi3_pad_oe_n { \
  43081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43082. _ezchip_macro_read_value_ &= ~(0xFF); \
  43083. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  43084. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43085. }
  43086. #define SET_GPIO_26_dout_spi3_pad_sck_out { \
  43087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43088. _ezchip_macro_read_value_ &= ~(0xFF); \
  43089. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  43090. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43091. }
  43092. #define SET_GPIO_26_dout_spi3_pad_ss_0_n { \
  43093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43094. _ezchip_macro_read_value_ &= ~(0xFF); \
  43095. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  43096. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43097. }
  43098. #define SET_GPIO_26_dout_spi3_pad_ss_1_n { \
  43099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43100. _ezchip_macro_read_value_ &= ~(0xFF); \
  43101. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  43102. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43103. }
  43104. #define SET_GPIO_26_dout_spi3_pad_txd { \
  43105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43106. _ezchip_macro_read_value_ &= ~(0xFF); \
  43107. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  43108. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43109. }
  43110. #define SET_GPIO_26_dout_uart0_pad_dtrn { \
  43111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43112. _ezchip_macro_read_value_ &= ~(0xFF); \
  43113. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  43114. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43115. }
  43116. #define SET_GPIO_26_dout_uart0_pad_rtsn { \
  43117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43118. _ezchip_macro_read_value_ &= ~(0xFF); \
  43119. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  43120. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43121. }
  43122. #define SET_GPIO_26_dout_uart0_pad_sout { \
  43123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43124. _ezchip_macro_read_value_ &= ~(0xFF); \
  43125. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  43126. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43127. }
  43128. #define SET_GPIO_26_dout_uart1_pad_sout { \
  43129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43130. _ezchip_macro_read_value_ &= ~(0xFF); \
  43131. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  43132. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43133. }
  43134. #define SET_GPIO_26_dout_uart2_pad_dtr_n { \
  43135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43136. _ezchip_macro_read_value_ &= ~(0xFF); \
  43137. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  43138. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43139. }
  43140. #define SET_GPIO_26_dout_uart2_pad_rts_n { \
  43141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43142. _ezchip_macro_read_value_ &= ~(0xFF); \
  43143. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  43144. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43145. }
  43146. #define SET_GPIO_26_dout_uart2_pad_sout { \
  43147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43148. _ezchip_macro_read_value_ &= ~(0xFF); \
  43149. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  43150. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43151. }
  43152. #define SET_GPIO_26_dout_uart3_pad_sout { \
  43153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43154. _ezchip_macro_read_value_ &= ~(0xFF); \
  43155. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  43156. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43157. }
  43158. #define SET_GPIO_26_dout_usb_drv_bus { \
  43159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43160. _ezchip_macro_read_value_ &= ~(0xFF); \
  43161. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  43162. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43163. }
  43164. #define SET_GPIO_26_doen_reverse_(en) { \
  43165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43166. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  43167. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  43168. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43169. }
  43170. #define SET_GPIO_26_doen_LOW { \
  43171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43172. _ezchip_macro_read_value_ &= ~(0xFF); \
  43173. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  43174. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43175. }
  43176. #define SET_GPIO_26_doen_HIGH { \
  43177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43178. _ezchip_macro_read_value_ &= ~(0xFF); \
  43179. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  43180. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43181. }
  43182. #define SET_GPIO_26_doen_clk_gmac_tophyref { \
  43183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43184. _ezchip_macro_read_value_ &= ~(0xFF); \
  43185. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  43186. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43187. }
  43188. #define SET_GPIO_26_doen_cpu_jtag_tdo { \
  43189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43190. _ezchip_macro_read_value_ &= ~(0xFF); \
  43191. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  43192. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43193. }
  43194. #define SET_GPIO_26_doen_cpu_jtag_tdo_oen { \
  43195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43196. _ezchip_macro_read_value_ &= ~(0xFF); \
  43197. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  43198. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43199. }
  43200. #define SET_GPIO_26_doen_dmic_clk_out { \
  43201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43202. _ezchip_macro_read_value_ &= ~(0xFF); \
  43203. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  43204. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43205. }
  43206. #define SET_GPIO_26_doen_dsp_JTDOEn_pad { \
  43207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43208. _ezchip_macro_read_value_ &= ~(0xFF); \
  43209. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  43210. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43211. }
  43212. #define SET_GPIO_26_doen_dsp_JTDO_pad { \
  43213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43214. _ezchip_macro_read_value_ &= ~(0xFF); \
  43215. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  43216. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43217. }
  43218. #define SET_GPIO_26_doen_i2c0_pad_sck_oe { \
  43219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43220. _ezchip_macro_read_value_ &= ~(0xFF); \
  43221. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  43222. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43223. }
  43224. #define SET_GPIO_26_doen_i2c0_pad_sda_oe { \
  43225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43226. _ezchip_macro_read_value_ &= ~(0xFF); \
  43227. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  43228. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43229. }
  43230. #define SET_GPIO_26_doen_i2c1_pad_sck_oe { \
  43231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43232. _ezchip_macro_read_value_ &= ~(0xFF); \
  43233. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  43234. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43235. }
  43236. #define SET_GPIO_26_doen_i2c1_pad_sda_oe { \
  43237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43238. _ezchip_macro_read_value_ &= ~(0xFF); \
  43239. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  43240. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43241. }
  43242. #define SET_GPIO_26_doen_i2c2_pad_sck_oe { \
  43243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43244. _ezchip_macro_read_value_ &= ~(0xFF); \
  43245. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  43246. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43247. }
  43248. #define SET_GPIO_26_doen_i2c2_pad_sda_oe { \
  43249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43250. _ezchip_macro_read_value_ &= ~(0xFF); \
  43251. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  43252. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43253. }
  43254. #define SET_GPIO_26_doen_i2c3_pad_sck_oe { \
  43255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43256. _ezchip_macro_read_value_ &= ~(0xFF); \
  43257. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  43258. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43259. }
  43260. #define SET_GPIO_26_doen_i2c3_pad_sda_oe { \
  43261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43262. _ezchip_macro_read_value_ &= ~(0xFF); \
  43263. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  43264. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43265. }
  43266. #define SET_GPIO_26_doen_i2srx_bclk_out { \
  43267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43268. _ezchip_macro_read_value_ &= ~(0xFF); \
  43269. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  43270. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43271. }
  43272. #define SET_GPIO_26_doen_i2srx_bclk_out_oen { \
  43273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43274. _ezchip_macro_read_value_ &= ~(0xFF); \
  43275. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  43276. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43277. }
  43278. #define SET_GPIO_26_doen_i2srx_lrck_out { \
  43279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43280. _ezchip_macro_read_value_ &= ~(0xFF); \
  43281. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  43282. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43283. }
  43284. #define SET_GPIO_26_doen_i2srx_lrck_out_oen { \
  43285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43286. _ezchip_macro_read_value_ &= ~(0xFF); \
  43287. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  43288. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43289. }
  43290. #define SET_GPIO_26_doen_i2srx_mclk_out { \
  43291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43292. _ezchip_macro_read_value_ &= ~(0xFF); \
  43293. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  43294. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43295. }
  43296. #define SET_GPIO_26_doen_i2stx_bclk_out { \
  43297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43298. _ezchip_macro_read_value_ &= ~(0xFF); \
  43299. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  43300. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43301. }
  43302. #define SET_GPIO_26_doen_i2stx_bclk_out_oen { \
  43303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43304. _ezchip_macro_read_value_ &= ~(0xFF); \
  43305. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  43306. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43307. }
  43308. #define SET_GPIO_26_doen_i2stx_lrck_out { \
  43309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43310. _ezchip_macro_read_value_ &= ~(0xFF); \
  43311. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  43312. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43313. }
  43314. #define SET_GPIO_26_doen_i2stx_lrckout_oen { \
  43315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43316. _ezchip_macro_read_value_ &= ~(0xFF); \
  43317. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  43318. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43319. }
  43320. #define SET_GPIO_26_doen_i2stx_mclk_out { \
  43321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43322. _ezchip_macro_read_value_ &= ~(0xFF); \
  43323. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  43324. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43325. }
  43326. #define SET_GPIO_26_doen_i2stx_sdout0 { \
  43327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43328. _ezchip_macro_read_value_ &= ~(0xFF); \
  43329. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  43330. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43331. }
  43332. #define SET_GPIO_26_doen_i2stx_sdout1 { \
  43333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43334. _ezchip_macro_read_value_ &= ~(0xFF); \
  43335. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  43336. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43337. }
  43338. #define SET_GPIO_26_doen_lcd_pad_csm_n { \
  43339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43340. _ezchip_macro_read_value_ &= ~(0xFF); \
  43341. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  43342. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43343. }
  43344. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit0 { \
  43345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43346. _ezchip_macro_read_value_ &= ~(0xFF); \
  43347. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  43348. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43349. }
  43350. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit1 { \
  43351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43352. _ezchip_macro_read_value_ &= ~(0xFF); \
  43353. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  43354. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43355. }
  43356. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit2 { \
  43357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43358. _ezchip_macro_read_value_ &= ~(0xFF); \
  43359. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  43360. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43361. }
  43362. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit3 { \
  43363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43364. _ezchip_macro_read_value_ &= ~(0xFF); \
  43365. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  43366. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43367. }
  43368. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit4 { \
  43369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43370. _ezchip_macro_read_value_ &= ~(0xFF); \
  43371. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  43372. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43373. }
  43374. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit5 { \
  43375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43376. _ezchip_macro_read_value_ &= ~(0xFF); \
  43377. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  43378. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43379. }
  43380. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit6 { \
  43381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43382. _ezchip_macro_read_value_ &= ~(0xFF); \
  43383. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  43384. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43385. }
  43386. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit7 { \
  43387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43388. _ezchip_macro_read_value_ &= ~(0xFF); \
  43389. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  43390. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43391. }
  43392. #define SET_GPIO_26_doen_pwm_pad_out_bit0 { \
  43393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43394. _ezchip_macro_read_value_ &= ~(0xFF); \
  43395. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  43396. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43397. }
  43398. #define SET_GPIO_26_doen_pwm_pad_out_bit1 { \
  43399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43400. _ezchip_macro_read_value_ &= ~(0xFF); \
  43401. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  43402. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43403. }
  43404. #define SET_GPIO_26_doen_pwm_pad_out_bit2 { \
  43405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43406. _ezchip_macro_read_value_ &= ~(0xFF); \
  43407. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  43408. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43409. }
  43410. #define SET_GPIO_26_doen_pwm_pad_out_bit3 { \
  43411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43412. _ezchip_macro_read_value_ &= ~(0xFF); \
  43413. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  43414. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43415. }
  43416. #define SET_GPIO_26_doen_pwm_pad_out_bit4 { \
  43417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43418. _ezchip_macro_read_value_ &= ~(0xFF); \
  43419. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  43420. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43421. }
  43422. #define SET_GPIO_26_doen_pwm_pad_out_bit5 { \
  43423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43424. _ezchip_macro_read_value_ &= ~(0xFF); \
  43425. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  43426. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43427. }
  43428. #define SET_GPIO_26_doen_pwm_pad_out_bit6 { \
  43429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43430. _ezchip_macro_read_value_ &= ~(0xFF); \
  43431. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  43432. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43433. }
  43434. #define SET_GPIO_26_doen_pwm_pad_out_bit7 { \
  43435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43436. _ezchip_macro_read_value_ &= ~(0xFF); \
  43437. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  43438. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43439. }
  43440. #define SET_GPIO_26_doen_pwmdac_left_out { \
  43441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43442. _ezchip_macro_read_value_ &= ~(0xFF); \
  43443. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  43444. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43445. }
  43446. #define SET_GPIO_26_doen_pwmdac_right_out { \
  43447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43448. _ezchip_macro_read_value_ &= ~(0xFF); \
  43449. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  43450. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43451. }
  43452. #define SET_GPIO_26_doen_qspi_csn1_out { \
  43453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43454. _ezchip_macro_read_value_ &= ~(0xFF); \
  43455. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  43456. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43457. }
  43458. #define SET_GPIO_26_doen_qspi_csn2_out { \
  43459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43460. _ezchip_macro_read_value_ &= ~(0xFF); \
  43461. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  43462. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43463. }
  43464. #define SET_GPIO_26_doen_qspi_csn3_out { \
  43465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43466. _ezchip_macro_read_value_ &= ~(0xFF); \
  43467. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  43468. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43469. }
  43470. #define SET_GPIO_26_doen_register23_SCFG_cmsensor_rst0 { \
  43471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43472. _ezchip_macro_read_value_ &= ~(0xFF); \
  43473. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  43474. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43475. }
  43476. #define SET_GPIO_26_doen_register23_SCFG_cmsensor_rst1 { \
  43477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43478. _ezchip_macro_read_value_ &= ~(0xFF); \
  43479. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  43480. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43481. }
  43482. #define SET_GPIO_26_doen_register32_SCFG_gmac_phy_rstn { \
  43483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43484. _ezchip_macro_read_value_ &= ~(0xFF); \
  43485. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  43486. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43487. }
  43488. #define SET_GPIO_26_doen_sdio0_pad_card_power_en { \
  43489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43490. _ezchip_macro_read_value_ &= ~(0xFF); \
  43491. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  43492. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43493. }
  43494. #define SET_GPIO_26_doen_sdio0_pad_cclk_out { \
  43495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43496. _ezchip_macro_read_value_ &= ~(0xFF); \
  43497. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  43498. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43499. }
  43500. #define SET_GPIO_26_doen_sdio0_pad_ccmd_oe { \
  43501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43502. _ezchip_macro_read_value_ &= ~(0xFF); \
  43503. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  43504. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43505. }
  43506. #define SET_GPIO_26_doen_sdio0_pad_ccmd_out { \
  43507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43508. _ezchip_macro_read_value_ &= ~(0xFF); \
  43509. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  43510. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43511. }
  43512. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit0 { \
  43513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43514. _ezchip_macro_read_value_ &= ~(0xFF); \
  43515. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  43516. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43517. }
  43518. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit1 { \
  43519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43520. _ezchip_macro_read_value_ &= ~(0xFF); \
  43521. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  43522. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43523. }
  43524. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit2 { \
  43525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43526. _ezchip_macro_read_value_ &= ~(0xFF); \
  43527. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  43528. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43529. }
  43530. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit3 { \
  43531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43532. _ezchip_macro_read_value_ &= ~(0xFF); \
  43533. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  43534. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43535. }
  43536. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit4 { \
  43537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43538. _ezchip_macro_read_value_ &= ~(0xFF); \
  43539. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  43540. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43541. }
  43542. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit5 { \
  43543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43544. _ezchip_macro_read_value_ &= ~(0xFF); \
  43545. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  43546. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43547. }
  43548. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit6 { \
  43549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43550. _ezchip_macro_read_value_ &= ~(0xFF); \
  43551. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  43552. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43553. }
  43554. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit7 { \
  43555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43556. _ezchip_macro_read_value_ &= ~(0xFF); \
  43557. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  43558. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43559. }
  43560. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit0 { \
  43561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43562. _ezchip_macro_read_value_ &= ~(0xFF); \
  43563. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  43564. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43565. }
  43566. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit1 { \
  43567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43568. _ezchip_macro_read_value_ &= ~(0xFF); \
  43569. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  43570. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43571. }
  43572. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit2 { \
  43573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43574. _ezchip_macro_read_value_ &= ~(0xFF); \
  43575. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  43576. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43577. }
  43578. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit3 { \
  43579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43580. _ezchip_macro_read_value_ &= ~(0xFF); \
  43581. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  43582. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43583. }
  43584. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit4 { \
  43585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43586. _ezchip_macro_read_value_ &= ~(0xFF); \
  43587. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  43588. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43589. }
  43590. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit5 { \
  43591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43592. _ezchip_macro_read_value_ &= ~(0xFF); \
  43593. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  43594. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43595. }
  43596. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit6 { \
  43597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43598. _ezchip_macro_read_value_ &= ~(0xFF); \
  43599. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  43600. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43601. }
  43602. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit7 { \
  43603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43604. _ezchip_macro_read_value_ &= ~(0xFF); \
  43605. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  43606. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43607. }
  43608. #define SET_GPIO_26_doen_sdio0_pad_rst_n { \
  43609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43610. _ezchip_macro_read_value_ &= ~(0xFF); \
  43611. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  43612. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43613. }
  43614. #define SET_GPIO_26_doen_sdio1_pad_card_power_en { \
  43615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43616. _ezchip_macro_read_value_ &= ~(0xFF); \
  43617. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  43618. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43619. }
  43620. #define SET_GPIO_26_doen_sdio1_pad_cclk_out { \
  43621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43622. _ezchip_macro_read_value_ &= ~(0xFF); \
  43623. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  43624. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43625. }
  43626. #define SET_GPIO_26_doen_sdio1_pad_ccmd_oe { \
  43627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43628. _ezchip_macro_read_value_ &= ~(0xFF); \
  43629. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  43630. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43631. }
  43632. #define SET_GPIO_26_doen_sdio1_pad_ccmd_out { \
  43633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43634. _ezchip_macro_read_value_ &= ~(0xFF); \
  43635. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  43636. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43637. }
  43638. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit0 { \
  43639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43640. _ezchip_macro_read_value_ &= ~(0xFF); \
  43641. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  43642. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43643. }
  43644. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit1 { \
  43645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43646. _ezchip_macro_read_value_ &= ~(0xFF); \
  43647. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  43648. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43649. }
  43650. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit2 { \
  43651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43652. _ezchip_macro_read_value_ &= ~(0xFF); \
  43653. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  43654. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43655. }
  43656. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit3 { \
  43657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43658. _ezchip_macro_read_value_ &= ~(0xFF); \
  43659. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  43660. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43661. }
  43662. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit4 { \
  43663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43664. _ezchip_macro_read_value_ &= ~(0xFF); \
  43665. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  43666. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43667. }
  43668. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit5 { \
  43669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43670. _ezchip_macro_read_value_ &= ~(0xFF); \
  43671. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  43672. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43673. }
  43674. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit6 { \
  43675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43676. _ezchip_macro_read_value_ &= ~(0xFF); \
  43677. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  43678. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43679. }
  43680. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit7 { \
  43681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43682. _ezchip_macro_read_value_ &= ~(0xFF); \
  43683. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  43684. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43685. }
  43686. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit0 { \
  43687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43688. _ezchip_macro_read_value_ &= ~(0xFF); \
  43689. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  43690. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43691. }
  43692. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit1 { \
  43693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43694. _ezchip_macro_read_value_ &= ~(0xFF); \
  43695. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  43696. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43697. }
  43698. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit2 { \
  43699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43700. _ezchip_macro_read_value_ &= ~(0xFF); \
  43701. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  43702. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43703. }
  43704. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit3 { \
  43705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43706. _ezchip_macro_read_value_ &= ~(0xFF); \
  43707. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  43708. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43709. }
  43710. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit4 { \
  43711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43712. _ezchip_macro_read_value_ &= ~(0xFF); \
  43713. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  43714. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43715. }
  43716. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit5 { \
  43717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43718. _ezchip_macro_read_value_ &= ~(0xFF); \
  43719. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  43720. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43721. }
  43722. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit6 { \
  43723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43724. _ezchip_macro_read_value_ &= ~(0xFF); \
  43725. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  43726. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43727. }
  43728. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit7 { \
  43729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43730. _ezchip_macro_read_value_ &= ~(0xFF); \
  43731. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  43732. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43733. }
  43734. #define SET_GPIO_26_doen_sdio1_pad_rst_n { \
  43735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43736. _ezchip_macro_read_value_ &= ~(0xFF); \
  43737. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  43738. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43739. }
  43740. #define SET_GPIO_26_doen_spdif_tx_sdout { \
  43741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43742. _ezchip_macro_read_value_ &= ~(0xFF); \
  43743. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  43744. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43745. }
  43746. #define SET_GPIO_26_doen_spdif_tx_sdout_oen { \
  43747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43748. _ezchip_macro_read_value_ &= ~(0xFF); \
  43749. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  43750. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43751. }
  43752. #define SET_GPIO_26_doen_spi0_pad_oe_n { \
  43753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43754. _ezchip_macro_read_value_ &= ~(0xFF); \
  43755. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  43756. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43757. }
  43758. #define SET_GPIO_26_doen_spi0_pad_sck_out { \
  43759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43760. _ezchip_macro_read_value_ &= ~(0xFF); \
  43761. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  43762. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43763. }
  43764. #define SET_GPIO_26_doen_spi0_pad_ss_0_n { \
  43765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43766. _ezchip_macro_read_value_ &= ~(0xFF); \
  43767. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  43768. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43769. }
  43770. #define SET_GPIO_26_doen_spi0_pad_ss_1_n { \
  43771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43772. _ezchip_macro_read_value_ &= ~(0xFF); \
  43773. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  43774. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43775. }
  43776. #define SET_GPIO_26_doen_spi0_pad_txd { \
  43777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43778. _ezchip_macro_read_value_ &= ~(0xFF); \
  43779. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  43780. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43781. }
  43782. #define SET_GPIO_26_doen_spi1_pad_oe_n { \
  43783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43784. _ezchip_macro_read_value_ &= ~(0xFF); \
  43785. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  43786. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43787. }
  43788. #define SET_GPIO_26_doen_spi1_pad_sck_out { \
  43789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43790. _ezchip_macro_read_value_ &= ~(0xFF); \
  43791. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  43792. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43793. }
  43794. #define SET_GPIO_26_doen_spi1_pad_ss_0_n { \
  43795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43796. _ezchip_macro_read_value_ &= ~(0xFF); \
  43797. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  43798. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43799. }
  43800. #define SET_GPIO_26_doen_spi1_pad_ss_1_n { \
  43801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43802. _ezchip_macro_read_value_ &= ~(0xFF); \
  43803. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  43804. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43805. }
  43806. #define SET_GPIO_26_doen_spi1_pad_txd { \
  43807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43808. _ezchip_macro_read_value_ &= ~(0xFF); \
  43809. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  43810. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43811. }
  43812. #define SET_GPIO_26_doen_spi2_pad_oe_n { \
  43813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43814. _ezchip_macro_read_value_ &= ~(0xFF); \
  43815. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  43816. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43817. }
  43818. #define SET_GPIO_26_doen_spi2_pad_sck_out { \
  43819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43820. _ezchip_macro_read_value_ &= ~(0xFF); \
  43821. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  43822. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43823. }
  43824. #define SET_GPIO_26_doen_spi2_pad_ss_0_n { \
  43825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43826. _ezchip_macro_read_value_ &= ~(0xFF); \
  43827. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  43828. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43829. }
  43830. #define SET_GPIO_26_doen_spi2_pad_ss_1_n { \
  43831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43832. _ezchip_macro_read_value_ &= ~(0xFF); \
  43833. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  43834. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43835. }
  43836. #define SET_GPIO_26_doen_spi2_pad_txd { \
  43837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43838. _ezchip_macro_read_value_ &= ~(0xFF); \
  43839. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  43840. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43841. }
  43842. #define SET_GPIO_26_doen_spi2ahb_pad_oe_n_bit0 { \
  43843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43844. _ezchip_macro_read_value_ &= ~(0xFF); \
  43845. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  43846. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43847. }
  43848. #define SET_GPIO_26_doen_spi2ahb_pad_oe_n_bit1 { \
  43849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43850. _ezchip_macro_read_value_ &= ~(0xFF); \
  43851. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  43852. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43853. }
  43854. #define SET_GPIO_26_doen_spi2ahb_pad_oe_n_bit2 { \
  43855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43856. _ezchip_macro_read_value_ &= ~(0xFF); \
  43857. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  43858. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43859. }
  43860. #define SET_GPIO_26_doen_spi2ahb_pad_oe_n_bit3 { \
  43861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43862. _ezchip_macro_read_value_ &= ~(0xFF); \
  43863. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  43864. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43865. }
  43866. #define SET_GPIO_26_doen_spi2ahb_pad_txd_bit0 { \
  43867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43868. _ezchip_macro_read_value_ &= ~(0xFF); \
  43869. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  43870. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43871. }
  43872. #define SET_GPIO_26_doen_spi2ahb_pad_txd_bit1 { \
  43873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43874. _ezchip_macro_read_value_ &= ~(0xFF); \
  43875. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  43876. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43877. }
  43878. #define SET_GPIO_26_doen_spi2ahb_pad_txd_bit2 { \
  43879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43880. _ezchip_macro_read_value_ &= ~(0xFF); \
  43881. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  43882. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43883. }
  43884. #define SET_GPIO_26_doen_spi2ahb_pad_txd_bit3 { \
  43885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43886. _ezchip_macro_read_value_ &= ~(0xFF); \
  43887. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  43888. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43889. }
  43890. #define SET_GPIO_26_doen_spi3_pad_oe_n { \
  43891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43892. _ezchip_macro_read_value_ &= ~(0xFF); \
  43893. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  43894. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43895. }
  43896. #define SET_GPIO_26_doen_spi3_pad_sck_out { \
  43897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43898. _ezchip_macro_read_value_ &= ~(0xFF); \
  43899. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  43900. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43901. }
  43902. #define SET_GPIO_26_doen_spi3_pad_ss_0_n { \
  43903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43904. _ezchip_macro_read_value_ &= ~(0xFF); \
  43905. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  43906. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43907. }
  43908. #define SET_GPIO_26_doen_spi3_pad_ss_1_n { \
  43909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43910. _ezchip_macro_read_value_ &= ~(0xFF); \
  43911. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  43912. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43913. }
  43914. #define SET_GPIO_26_doen_spi3_pad_txd { \
  43915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43916. _ezchip_macro_read_value_ &= ~(0xFF); \
  43917. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  43918. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43919. }
  43920. #define SET_GPIO_26_doen_uart0_pad_dtrn { \
  43921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43922. _ezchip_macro_read_value_ &= ~(0xFF); \
  43923. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  43924. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43925. }
  43926. #define SET_GPIO_26_doen_uart0_pad_rtsn { \
  43927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43928. _ezchip_macro_read_value_ &= ~(0xFF); \
  43929. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  43930. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43931. }
  43932. #define SET_GPIO_26_doen_uart0_pad_sout { \
  43933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43934. _ezchip_macro_read_value_ &= ~(0xFF); \
  43935. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  43936. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43937. }
  43938. #define SET_GPIO_26_doen_uart1_pad_sout { \
  43939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43940. _ezchip_macro_read_value_ &= ~(0xFF); \
  43941. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  43942. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43943. }
  43944. #define SET_GPIO_26_doen_uart2_pad_dtr_n { \
  43945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43946. _ezchip_macro_read_value_ &= ~(0xFF); \
  43947. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  43948. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43949. }
  43950. #define SET_GPIO_26_doen_uart2_pad_rts_n { \
  43951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43952. _ezchip_macro_read_value_ &= ~(0xFF); \
  43953. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  43954. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43955. }
  43956. #define SET_GPIO_26_doen_uart2_pad_sout { \
  43957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43958. _ezchip_macro_read_value_ &= ~(0xFF); \
  43959. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  43960. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43961. }
  43962. #define SET_GPIO_26_doen_uart3_pad_sout { \
  43963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43964. _ezchip_macro_read_value_ &= ~(0xFF); \
  43965. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  43966. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43967. }
  43968. #define SET_GPIO_26_doen_usb_drv_bus { \
  43969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43970. _ezchip_macro_read_value_ &= ~(0xFF); \
  43971. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  43972. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43973. }
  43974. #define SET_GPIO_27_dout_reverse_(en) { \
  43975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43976. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  43977. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  43978. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43979. }
  43980. #define SET_GPIO_27_dout_LOW { \
  43981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43982. _ezchip_macro_read_value_ &= ~(0xFF); \
  43983. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  43984. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43985. }
  43986. #define SET_GPIO_27_dout_HIGH { \
  43987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43988. _ezchip_macro_read_value_ &= ~(0xFF); \
  43989. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  43990. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43991. }
  43992. #define SET_GPIO_27_dout_clk_gmac_tophyref { \
  43993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43994. _ezchip_macro_read_value_ &= ~(0xFF); \
  43995. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  43996. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43997. }
  43998. #define SET_GPIO_27_dout_cpu_jtag_tdo { \
  43999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44000. _ezchip_macro_read_value_ &= ~(0xFF); \
  44001. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  44002. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44003. }
  44004. #define SET_GPIO_27_dout_cpu_jtag_tdo_oen { \
  44005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44006. _ezchip_macro_read_value_ &= ~(0xFF); \
  44007. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  44008. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44009. }
  44010. #define SET_GPIO_27_dout_dmic_clk_out { \
  44011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44012. _ezchip_macro_read_value_ &= ~(0xFF); \
  44013. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  44014. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44015. }
  44016. #define SET_GPIO_27_dout_dsp_JTDOEn_pad { \
  44017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44018. _ezchip_macro_read_value_ &= ~(0xFF); \
  44019. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  44020. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44021. }
  44022. #define SET_GPIO_27_dout_dsp_JTDO_pad { \
  44023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44024. _ezchip_macro_read_value_ &= ~(0xFF); \
  44025. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  44026. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44027. }
  44028. #define SET_GPIO_27_dout_i2c0_pad_sck_oe { \
  44029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44030. _ezchip_macro_read_value_ &= ~(0xFF); \
  44031. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  44032. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44033. }
  44034. #define SET_GPIO_27_dout_i2c0_pad_sda_oe { \
  44035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44036. _ezchip_macro_read_value_ &= ~(0xFF); \
  44037. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  44038. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44039. }
  44040. #define SET_GPIO_27_dout_i2c1_pad_sck_oe { \
  44041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44042. _ezchip_macro_read_value_ &= ~(0xFF); \
  44043. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  44044. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44045. }
  44046. #define SET_GPIO_27_dout_i2c1_pad_sda_oe { \
  44047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44048. _ezchip_macro_read_value_ &= ~(0xFF); \
  44049. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  44050. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44051. }
  44052. #define SET_GPIO_27_dout_i2c2_pad_sck_oe { \
  44053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44054. _ezchip_macro_read_value_ &= ~(0xFF); \
  44055. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  44056. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44057. }
  44058. #define SET_GPIO_27_dout_i2c2_pad_sda_oe { \
  44059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44060. _ezchip_macro_read_value_ &= ~(0xFF); \
  44061. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  44062. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44063. }
  44064. #define SET_GPIO_27_dout_i2c3_pad_sck_oe { \
  44065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44066. _ezchip_macro_read_value_ &= ~(0xFF); \
  44067. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  44068. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44069. }
  44070. #define SET_GPIO_27_dout_i2c3_pad_sda_oe { \
  44071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44072. _ezchip_macro_read_value_ &= ~(0xFF); \
  44073. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  44074. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44075. }
  44076. #define SET_GPIO_27_dout_i2srx_bclk_out { \
  44077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44078. _ezchip_macro_read_value_ &= ~(0xFF); \
  44079. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  44080. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44081. }
  44082. #define SET_GPIO_27_dout_i2srx_bclk_out_oen { \
  44083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44084. _ezchip_macro_read_value_ &= ~(0xFF); \
  44085. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  44086. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44087. }
  44088. #define SET_GPIO_27_dout_i2srx_lrck_out { \
  44089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44090. _ezchip_macro_read_value_ &= ~(0xFF); \
  44091. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  44092. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44093. }
  44094. #define SET_GPIO_27_dout_i2srx_lrck_out_oen { \
  44095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44096. _ezchip_macro_read_value_ &= ~(0xFF); \
  44097. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  44098. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44099. }
  44100. #define SET_GPIO_27_dout_i2srx_mclk_out { \
  44101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44102. _ezchip_macro_read_value_ &= ~(0xFF); \
  44103. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  44104. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44105. }
  44106. #define SET_GPIO_27_dout_i2stx_bclk_out { \
  44107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44108. _ezchip_macro_read_value_ &= ~(0xFF); \
  44109. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  44110. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44111. }
  44112. #define SET_GPIO_27_dout_i2stx_bclk_out_oen { \
  44113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44114. _ezchip_macro_read_value_ &= ~(0xFF); \
  44115. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  44116. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44117. }
  44118. #define SET_GPIO_27_dout_i2stx_lrck_out { \
  44119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44120. _ezchip_macro_read_value_ &= ~(0xFF); \
  44121. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  44122. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44123. }
  44124. #define SET_GPIO_27_dout_i2stx_lrckout_oen { \
  44125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44126. _ezchip_macro_read_value_ &= ~(0xFF); \
  44127. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  44128. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44129. }
  44130. #define SET_GPIO_27_dout_i2stx_mclk_out { \
  44131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44132. _ezchip_macro_read_value_ &= ~(0xFF); \
  44133. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  44134. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44135. }
  44136. #define SET_GPIO_27_dout_i2stx_sdout0 { \
  44137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44138. _ezchip_macro_read_value_ &= ~(0xFF); \
  44139. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  44140. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44141. }
  44142. #define SET_GPIO_27_dout_i2stx_sdout1 { \
  44143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44144. _ezchip_macro_read_value_ &= ~(0xFF); \
  44145. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  44146. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44147. }
  44148. #define SET_GPIO_27_dout_lcd_pad_csm_n { \
  44149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44150. _ezchip_macro_read_value_ &= ~(0xFF); \
  44151. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  44152. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44153. }
  44154. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit0 { \
  44155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44156. _ezchip_macro_read_value_ &= ~(0xFF); \
  44157. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  44158. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44159. }
  44160. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit1 { \
  44161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44162. _ezchip_macro_read_value_ &= ~(0xFF); \
  44163. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  44164. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44165. }
  44166. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit2 { \
  44167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44168. _ezchip_macro_read_value_ &= ~(0xFF); \
  44169. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  44170. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44171. }
  44172. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit3 { \
  44173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44174. _ezchip_macro_read_value_ &= ~(0xFF); \
  44175. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  44176. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44177. }
  44178. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit4 { \
  44179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44180. _ezchip_macro_read_value_ &= ~(0xFF); \
  44181. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  44182. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44183. }
  44184. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit5 { \
  44185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44186. _ezchip_macro_read_value_ &= ~(0xFF); \
  44187. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  44188. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44189. }
  44190. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit6 { \
  44191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44192. _ezchip_macro_read_value_ &= ~(0xFF); \
  44193. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  44194. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44195. }
  44196. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit7 { \
  44197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44198. _ezchip_macro_read_value_ &= ~(0xFF); \
  44199. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  44200. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44201. }
  44202. #define SET_GPIO_27_dout_pwm_pad_out_bit0 { \
  44203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44204. _ezchip_macro_read_value_ &= ~(0xFF); \
  44205. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  44206. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44207. }
  44208. #define SET_GPIO_27_dout_pwm_pad_out_bit1 { \
  44209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44210. _ezchip_macro_read_value_ &= ~(0xFF); \
  44211. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  44212. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44213. }
  44214. #define SET_GPIO_27_dout_pwm_pad_out_bit2 { \
  44215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44216. _ezchip_macro_read_value_ &= ~(0xFF); \
  44217. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  44218. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44219. }
  44220. #define SET_GPIO_27_dout_pwm_pad_out_bit3 { \
  44221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44222. _ezchip_macro_read_value_ &= ~(0xFF); \
  44223. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  44224. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44225. }
  44226. #define SET_GPIO_27_dout_pwm_pad_out_bit4 { \
  44227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44228. _ezchip_macro_read_value_ &= ~(0xFF); \
  44229. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  44230. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44231. }
  44232. #define SET_GPIO_27_dout_pwm_pad_out_bit5 { \
  44233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44234. _ezchip_macro_read_value_ &= ~(0xFF); \
  44235. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  44236. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44237. }
  44238. #define SET_GPIO_27_dout_pwm_pad_out_bit6 { \
  44239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44240. _ezchip_macro_read_value_ &= ~(0xFF); \
  44241. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  44242. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44243. }
  44244. #define SET_GPIO_27_dout_pwm_pad_out_bit7 { \
  44245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44246. _ezchip_macro_read_value_ &= ~(0xFF); \
  44247. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  44248. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44249. }
  44250. #define SET_GPIO_27_dout_pwmdac_left_out { \
  44251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44252. _ezchip_macro_read_value_ &= ~(0xFF); \
  44253. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  44254. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44255. }
  44256. #define SET_GPIO_27_dout_pwmdac_right_out { \
  44257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44258. _ezchip_macro_read_value_ &= ~(0xFF); \
  44259. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  44260. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44261. }
  44262. #define SET_GPIO_27_dout_qspi_csn1_out { \
  44263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44264. _ezchip_macro_read_value_ &= ~(0xFF); \
  44265. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  44266. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44267. }
  44268. #define SET_GPIO_27_dout_qspi_csn2_out { \
  44269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44270. _ezchip_macro_read_value_ &= ~(0xFF); \
  44271. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  44272. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44273. }
  44274. #define SET_GPIO_27_dout_qspi_csn3_out { \
  44275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44276. _ezchip_macro_read_value_ &= ~(0xFF); \
  44277. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  44278. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44279. }
  44280. #define SET_GPIO_27_dout_register23_SCFG_cmsensor_rst0 { \
  44281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44282. _ezchip_macro_read_value_ &= ~(0xFF); \
  44283. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  44284. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44285. }
  44286. #define SET_GPIO_27_dout_register23_SCFG_cmsensor_rst1 { \
  44287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44288. _ezchip_macro_read_value_ &= ~(0xFF); \
  44289. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  44290. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44291. }
  44292. #define SET_GPIO_27_dout_register32_SCFG_gmac_phy_rstn { \
  44293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44294. _ezchip_macro_read_value_ &= ~(0xFF); \
  44295. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  44296. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44297. }
  44298. #define SET_GPIO_27_dout_sdio0_pad_card_power_en { \
  44299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44300. _ezchip_macro_read_value_ &= ~(0xFF); \
  44301. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  44302. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44303. }
  44304. #define SET_GPIO_27_dout_sdio0_pad_cclk_out { \
  44305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44306. _ezchip_macro_read_value_ &= ~(0xFF); \
  44307. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  44308. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44309. }
  44310. #define SET_GPIO_27_dout_sdio0_pad_ccmd_oe { \
  44311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44312. _ezchip_macro_read_value_ &= ~(0xFF); \
  44313. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  44314. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44315. }
  44316. #define SET_GPIO_27_dout_sdio0_pad_ccmd_out { \
  44317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44318. _ezchip_macro_read_value_ &= ~(0xFF); \
  44319. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  44320. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44321. }
  44322. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit0 { \
  44323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44324. _ezchip_macro_read_value_ &= ~(0xFF); \
  44325. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  44326. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44327. }
  44328. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit1 { \
  44329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44330. _ezchip_macro_read_value_ &= ~(0xFF); \
  44331. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  44332. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44333. }
  44334. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit2 { \
  44335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44336. _ezchip_macro_read_value_ &= ~(0xFF); \
  44337. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  44338. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44339. }
  44340. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit3 { \
  44341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44342. _ezchip_macro_read_value_ &= ~(0xFF); \
  44343. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  44344. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44345. }
  44346. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit4 { \
  44347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44348. _ezchip_macro_read_value_ &= ~(0xFF); \
  44349. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  44350. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44351. }
  44352. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit5 { \
  44353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44354. _ezchip_macro_read_value_ &= ~(0xFF); \
  44355. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  44356. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44357. }
  44358. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit6 { \
  44359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44360. _ezchip_macro_read_value_ &= ~(0xFF); \
  44361. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  44362. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44363. }
  44364. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit7 { \
  44365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44366. _ezchip_macro_read_value_ &= ~(0xFF); \
  44367. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  44368. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44369. }
  44370. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit0 { \
  44371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44372. _ezchip_macro_read_value_ &= ~(0xFF); \
  44373. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  44374. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44375. }
  44376. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit1 { \
  44377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44378. _ezchip_macro_read_value_ &= ~(0xFF); \
  44379. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  44380. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44381. }
  44382. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit2 { \
  44383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44384. _ezchip_macro_read_value_ &= ~(0xFF); \
  44385. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  44386. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44387. }
  44388. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit3 { \
  44389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44390. _ezchip_macro_read_value_ &= ~(0xFF); \
  44391. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  44392. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44393. }
  44394. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit4 { \
  44395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44396. _ezchip_macro_read_value_ &= ~(0xFF); \
  44397. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  44398. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44399. }
  44400. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit5 { \
  44401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44402. _ezchip_macro_read_value_ &= ~(0xFF); \
  44403. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  44404. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44405. }
  44406. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit6 { \
  44407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44408. _ezchip_macro_read_value_ &= ~(0xFF); \
  44409. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  44410. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44411. }
  44412. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit7 { \
  44413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44414. _ezchip_macro_read_value_ &= ~(0xFF); \
  44415. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  44416. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44417. }
  44418. #define SET_GPIO_27_dout_sdio0_pad_rst_n { \
  44419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44420. _ezchip_macro_read_value_ &= ~(0xFF); \
  44421. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  44422. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44423. }
  44424. #define SET_GPIO_27_dout_sdio1_pad_card_power_en { \
  44425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44426. _ezchip_macro_read_value_ &= ~(0xFF); \
  44427. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  44428. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44429. }
  44430. #define SET_GPIO_27_dout_sdio1_pad_cclk_out { \
  44431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44432. _ezchip_macro_read_value_ &= ~(0xFF); \
  44433. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  44434. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44435. }
  44436. #define SET_GPIO_27_dout_sdio1_pad_ccmd_oe { \
  44437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44438. _ezchip_macro_read_value_ &= ~(0xFF); \
  44439. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  44440. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44441. }
  44442. #define SET_GPIO_27_dout_sdio1_pad_ccmd_out { \
  44443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44444. _ezchip_macro_read_value_ &= ~(0xFF); \
  44445. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  44446. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44447. }
  44448. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit0 { \
  44449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44450. _ezchip_macro_read_value_ &= ~(0xFF); \
  44451. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  44452. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44453. }
  44454. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit1 { \
  44455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44456. _ezchip_macro_read_value_ &= ~(0xFF); \
  44457. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  44458. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44459. }
  44460. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit2 { \
  44461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44462. _ezchip_macro_read_value_ &= ~(0xFF); \
  44463. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  44464. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44465. }
  44466. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit3 { \
  44467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44468. _ezchip_macro_read_value_ &= ~(0xFF); \
  44469. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  44470. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44471. }
  44472. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit4 { \
  44473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44474. _ezchip_macro_read_value_ &= ~(0xFF); \
  44475. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  44476. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44477. }
  44478. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit5 { \
  44479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44480. _ezchip_macro_read_value_ &= ~(0xFF); \
  44481. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  44482. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44483. }
  44484. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit6 { \
  44485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44486. _ezchip_macro_read_value_ &= ~(0xFF); \
  44487. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  44488. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44489. }
  44490. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit7 { \
  44491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44492. _ezchip_macro_read_value_ &= ~(0xFF); \
  44493. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  44494. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44495. }
  44496. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit0 { \
  44497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44498. _ezchip_macro_read_value_ &= ~(0xFF); \
  44499. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  44500. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44501. }
  44502. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit1 { \
  44503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44504. _ezchip_macro_read_value_ &= ~(0xFF); \
  44505. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  44506. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44507. }
  44508. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit2 { \
  44509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44510. _ezchip_macro_read_value_ &= ~(0xFF); \
  44511. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  44512. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44513. }
  44514. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit3 { \
  44515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44516. _ezchip_macro_read_value_ &= ~(0xFF); \
  44517. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  44518. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44519. }
  44520. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit4 { \
  44521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44522. _ezchip_macro_read_value_ &= ~(0xFF); \
  44523. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  44524. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44525. }
  44526. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit5 { \
  44527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44528. _ezchip_macro_read_value_ &= ~(0xFF); \
  44529. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  44530. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44531. }
  44532. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit6 { \
  44533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44534. _ezchip_macro_read_value_ &= ~(0xFF); \
  44535. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  44536. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44537. }
  44538. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit7 { \
  44539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44540. _ezchip_macro_read_value_ &= ~(0xFF); \
  44541. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  44542. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44543. }
  44544. #define SET_GPIO_27_dout_sdio1_pad_rst_n { \
  44545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44546. _ezchip_macro_read_value_ &= ~(0xFF); \
  44547. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  44548. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44549. }
  44550. #define SET_GPIO_27_dout_spdif_tx_sdout { \
  44551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44552. _ezchip_macro_read_value_ &= ~(0xFF); \
  44553. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  44554. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44555. }
  44556. #define SET_GPIO_27_dout_spdif_tx_sdout_oen { \
  44557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44558. _ezchip_macro_read_value_ &= ~(0xFF); \
  44559. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  44560. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44561. }
  44562. #define SET_GPIO_27_dout_spi0_pad_oe_n { \
  44563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44564. _ezchip_macro_read_value_ &= ~(0xFF); \
  44565. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  44566. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44567. }
  44568. #define SET_GPIO_27_dout_spi0_pad_sck_out { \
  44569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44570. _ezchip_macro_read_value_ &= ~(0xFF); \
  44571. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  44572. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44573. }
  44574. #define SET_GPIO_27_dout_spi0_pad_ss_0_n { \
  44575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44576. _ezchip_macro_read_value_ &= ~(0xFF); \
  44577. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  44578. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44579. }
  44580. #define SET_GPIO_27_dout_spi0_pad_ss_1_n { \
  44581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44582. _ezchip_macro_read_value_ &= ~(0xFF); \
  44583. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  44584. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44585. }
  44586. #define SET_GPIO_27_dout_spi0_pad_txd { \
  44587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44588. _ezchip_macro_read_value_ &= ~(0xFF); \
  44589. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  44590. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44591. }
  44592. #define SET_GPIO_27_dout_spi1_pad_oe_n { \
  44593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44594. _ezchip_macro_read_value_ &= ~(0xFF); \
  44595. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  44596. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44597. }
  44598. #define SET_GPIO_27_dout_spi1_pad_sck_out { \
  44599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44600. _ezchip_macro_read_value_ &= ~(0xFF); \
  44601. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  44602. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44603. }
  44604. #define SET_GPIO_27_dout_spi1_pad_ss_0_n { \
  44605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44606. _ezchip_macro_read_value_ &= ~(0xFF); \
  44607. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  44608. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44609. }
  44610. #define SET_GPIO_27_dout_spi1_pad_ss_1_n { \
  44611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44612. _ezchip_macro_read_value_ &= ~(0xFF); \
  44613. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  44614. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44615. }
  44616. #define SET_GPIO_27_dout_spi1_pad_txd { \
  44617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44618. _ezchip_macro_read_value_ &= ~(0xFF); \
  44619. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  44620. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44621. }
  44622. #define SET_GPIO_27_dout_spi2_pad_oe_n { \
  44623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44624. _ezchip_macro_read_value_ &= ~(0xFF); \
  44625. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  44626. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44627. }
  44628. #define SET_GPIO_27_dout_spi2_pad_sck_out { \
  44629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44630. _ezchip_macro_read_value_ &= ~(0xFF); \
  44631. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  44632. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44633. }
  44634. #define SET_GPIO_27_dout_spi2_pad_ss_0_n { \
  44635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44636. _ezchip_macro_read_value_ &= ~(0xFF); \
  44637. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  44638. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44639. }
  44640. #define SET_GPIO_27_dout_spi2_pad_ss_1_n { \
  44641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44642. _ezchip_macro_read_value_ &= ~(0xFF); \
  44643. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  44644. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44645. }
  44646. #define SET_GPIO_27_dout_spi2_pad_txd { \
  44647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44648. _ezchip_macro_read_value_ &= ~(0xFF); \
  44649. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  44650. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44651. }
  44652. #define SET_GPIO_27_dout_spi2ahb_pad_oe_n_bit0 { \
  44653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44654. _ezchip_macro_read_value_ &= ~(0xFF); \
  44655. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  44656. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44657. }
  44658. #define SET_GPIO_27_dout_spi2ahb_pad_oe_n_bit1 { \
  44659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44660. _ezchip_macro_read_value_ &= ~(0xFF); \
  44661. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  44662. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44663. }
  44664. #define SET_GPIO_27_dout_spi2ahb_pad_oe_n_bit2 { \
  44665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44666. _ezchip_macro_read_value_ &= ~(0xFF); \
  44667. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  44668. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44669. }
  44670. #define SET_GPIO_27_dout_spi2ahb_pad_oe_n_bit3 { \
  44671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44672. _ezchip_macro_read_value_ &= ~(0xFF); \
  44673. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  44674. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44675. }
  44676. #define SET_GPIO_27_dout_spi2ahb_pad_txd_bit0 { \
  44677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44678. _ezchip_macro_read_value_ &= ~(0xFF); \
  44679. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  44680. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44681. }
  44682. #define SET_GPIO_27_dout_spi2ahb_pad_txd_bit1 { \
  44683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44684. _ezchip_macro_read_value_ &= ~(0xFF); \
  44685. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  44686. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44687. }
  44688. #define SET_GPIO_27_dout_spi2ahb_pad_txd_bit2 { \
  44689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44690. _ezchip_macro_read_value_ &= ~(0xFF); \
  44691. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  44692. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44693. }
  44694. #define SET_GPIO_27_dout_spi2ahb_pad_txd_bit3 { \
  44695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44696. _ezchip_macro_read_value_ &= ~(0xFF); \
  44697. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  44698. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44699. }
  44700. #define SET_GPIO_27_dout_spi3_pad_oe_n { \
  44701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44702. _ezchip_macro_read_value_ &= ~(0xFF); \
  44703. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  44704. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44705. }
  44706. #define SET_GPIO_27_dout_spi3_pad_sck_out { \
  44707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44708. _ezchip_macro_read_value_ &= ~(0xFF); \
  44709. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  44710. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44711. }
  44712. #define SET_GPIO_27_dout_spi3_pad_ss_0_n { \
  44713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44714. _ezchip_macro_read_value_ &= ~(0xFF); \
  44715. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  44716. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44717. }
  44718. #define SET_GPIO_27_dout_spi3_pad_ss_1_n { \
  44719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44720. _ezchip_macro_read_value_ &= ~(0xFF); \
  44721. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  44722. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44723. }
  44724. #define SET_GPIO_27_dout_spi3_pad_txd { \
  44725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44726. _ezchip_macro_read_value_ &= ~(0xFF); \
  44727. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  44728. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44729. }
  44730. #define SET_GPIO_27_dout_uart0_pad_dtrn { \
  44731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44732. _ezchip_macro_read_value_ &= ~(0xFF); \
  44733. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  44734. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44735. }
  44736. #define SET_GPIO_27_dout_uart0_pad_rtsn { \
  44737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44738. _ezchip_macro_read_value_ &= ~(0xFF); \
  44739. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  44740. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44741. }
  44742. #define SET_GPIO_27_dout_uart0_pad_sout { \
  44743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44744. _ezchip_macro_read_value_ &= ~(0xFF); \
  44745. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  44746. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44747. }
  44748. #define SET_GPIO_27_dout_uart1_pad_sout { \
  44749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44750. _ezchip_macro_read_value_ &= ~(0xFF); \
  44751. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  44752. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44753. }
  44754. #define SET_GPIO_27_dout_uart2_pad_dtr_n { \
  44755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44756. _ezchip_macro_read_value_ &= ~(0xFF); \
  44757. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  44758. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44759. }
  44760. #define SET_GPIO_27_dout_uart2_pad_rts_n { \
  44761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44762. _ezchip_macro_read_value_ &= ~(0xFF); \
  44763. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  44764. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44765. }
  44766. #define SET_GPIO_27_dout_uart2_pad_sout { \
  44767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44768. _ezchip_macro_read_value_ &= ~(0xFF); \
  44769. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  44770. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44771. }
  44772. #define SET_GPIO_27_dout_uart3_pad_sout { \
  44773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44774. _ezchip_macro_read_value_ &= ~(0xFF); \
  44775. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  44776. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44777. }
  44778. #define SET_GPIO_27_dout_usb_drv_bus { \
  44779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44780. _ezchip_macro_read_value_ &= ~(0xFF); \
  44781. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  44782. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44783. }
  44784. #define SET_GPIO_27_doen_reverse_(en) { \
  44785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44786. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  44787. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  44788. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44789. }
  44790. #define SET_GPIO_27_doen_LOW { \
  44791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44792. _ezchip_macro_read_value_ &= ~(0xFF); \
  44793. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  44794. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44795. }
  44796. #define SET_GPIO_27_doen_HIGH { \
  44797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44798. _ezchip_macro_read_value_ &= ~(0xFF); \
  44799. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  44800. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44801. }
  44802. #define SET_GPIO_27_doen_clk_gmac_tophyref { \
  44803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44804. _ezchip_macro_read_value_ &= ~(0xFF); \
  44805. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  44806. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44807. }
  44808. #define SET_GPIO_27_doen_cpu_jtag_tdo { \
  44809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44810. _ezchip_macro_read_value_ &= ~(0xFF); \
  44811. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  44812. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44813. }
  44814. #define SET_GPIO_27_doen_cpu_jtag_tdo_oen { \
  44815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44816. _ezchip_macro_read_value_ &= ~(0xFF); \
  44817. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  44818. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44819. }
  44820. #define SET_GPIO_27_doen_dmic_clk_out { \
  44821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44822. _ezchip_macro_read_value_ &= ~(0xFF); \
  44823. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  44824. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44825. }
  44826. #define SET_GPIO_27_doen_dsp_JTDOEn_pad { \
  44827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44828. _ezchip_macro_read_value_ &= ~(0xFF); \
  44829. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  44830. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44831. }
  44832. #define SET_GPIO_27_doen_dsp_JTDO_pad { \
  44833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44834. _ezchip_macro_read_value_ &= ~(0xFF); \
  44835. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  44836. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44837. }
  44838. #define SET_GPIO_27_doen_i2c0_pad_sck_oe { \
  44839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44840. _ezchip_macro_read_value_ &= ~(0xFF); \
  44841. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  44842. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44843. }
  44844. #define SET_GPIO_27_doen_i2c0_pad_sda_oe { \
  44845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44846. _ezchip_macro_read_value_ &= ~(0xFF); \
  44847. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  44848. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44849. }
  44850. #define SET_GPIO_27_doen_i2c1_pad_sck_oe { \
  44851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44852. _ezchip_macro_read_value_ &= ~(0xFF); \
  44853. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  44854. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44855. }
  44856. #define SET_GPIO_27_doen_i2c1_pad_sda_oe { \
  44857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44858. _ezchip_macro_read_value_ &= ~(0xFF); \
  44859. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  44860. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44861. }
  44862. #define SET_GPIO_27_doen_i2c2_pad_sck_oe { \
  44863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44864. _ezchip_macro_read_value_ &= ~(0xFF); \
  44865. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  44866. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44867. }
  44868. #define SET_GPIO_27_doen_i2c2_pad_sda_oe { \
  44869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44870. _ezchip_macro_read_value_ &= ~(0xFF); \
  44871. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  44872. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44873. }
  44874. #define SET_GPIO_27_doen_i2c3_pad_sck_oe { \
  44875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44876. _ezchip_macro_read_value_ &= ~(0xFF); \
  44877. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  44878. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44879. }
  44880. #define SET_GPIO_27_doen_i2c3_pad_sda_oe { \
  44881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44882. _ezchip_macro_read_value_ &= ~(0xFF); \
  44883. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  44884. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44885. }
  44886. #define SET_GPIO_27_doen_i2srx_bclk_out { \
  44887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44888. _ezchip_macro_read_value_ &= ~(0xFF); \
  44889. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  44890. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44891. }
  44892. #define SET_GPIO_27_doen_i2srx_bclk_out_oen { \
  44893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44894. _ezchip_macro_read_value_ &= ~(0xFF); \
  44895. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  44896. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44897. }
  44898. #define SET_GPIO_27_doen_i2srx_lrck_out { \
  44899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44900. _ezchip_macro_read_value_ &= ~(0xFF); \
  44901. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  44902. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44903. }
  44904. #define SET_GPIO_27_doen_i2srx_lrck_out_oen { \
  44905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44906. _ezchip_macro_read_value_ &= ~(0xFF); \
  44907. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  44908. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44909. }
  44910. #define SET_GPIO_27_doen_i2srx_mclk_out { \
  44911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44912. _ezchip_macro_read_value_ &= ~(0xFF); \
  44913. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  44914. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44915. }
  44916. #define SET_GPIO_27_doen_i2stx_bclk_out { \
  44917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44918. _ezchip_macro_read_value_ &= ~(0xFF); \
  44919. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  44920. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44921. }
  44922. #define SET_GPIO_27_doen_i2stx_bclk_out_oen { \
  44923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44924. _ezchip_macro_read_value_ &= ~(0xFF); \
  44925. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  44926. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44927. }
  44928. #define SET_GPIO_27_doen_i2stx_lrck_out { \
  44929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44930. _ezchip_macro_read_value_ &= ~(0xFF); \
  44931. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  44932. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44933. }
  44934. #define SET_GPIO_27_doen_i2stx_lrckout_oen { \
  44935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44936. _ezchip_macro_read_value_ &= ~(0xFF); \
  44937. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  44938. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44939. }
  44940. #define SET_GPIO_27_doen_i2stx_mclk_out { \
  44941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44942. _ezchip_macro_read_value_ &= ~(0xFF); \
  44943. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  44944. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44945. }
  44946. #define SET_GPIO_27_doen_i2stx_sdout0 { \
  44947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44948. _ezchip_macro_read_value_ &= ~(0xFF); \
  44949. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  44950. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44951. }
  44952. #define SET_GPIO_27_doen_i2stx_sdout1 { \
  44953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44954. _ezchip_macro_read_value_ &= ~(0xFF); \
  44955. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  44956. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44957. }
  44958. #define SET_GPIO_27_doen_lcd_pad_csm_n { \
  44959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44960. _ezchip_macro_read_value_ &= ~(0xFF); \
  44961. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  44962. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44963. }
  44964. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit0 { \
  44965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44966. _ezchip_macro_read_value_ &= ~(0xFF); \
  44967. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  44968. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44969. }
  44970. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit1 { \
  44971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44972. _ezchip_macro_read_value_ &= ~(0xFF); \
  44973. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  44974. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44975. }
  44976. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit2 { \
  44977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44978. _ezchip_macro_read_value_ &= ~(0xFF); \
  44979. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  44980. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44981. }
  44982. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit3 { \
  44983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44984. _ezchip_macro_read_value_ &= ~(0xFF); \
  44985. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  44986. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44987. }
  44988. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit4 { \
  44989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44990. _ezchip_macro_read_value_ &= ~(0xFF); \
  44991. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  44992. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44993. }
  44994. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit5 { \
  44995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44996. _ezchip_macro_read_value_ &= ~(0xFF); \
  44997. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  44998. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44999. }
  45000. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit6 { \
  45001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45002. _ezchip_macro_read_value_ &= ~(0xFF); \
  45003. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  45004. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45005. }
  45006. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit7 { \
  45007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45008. _ezchip_macro_read_value_ &= ~(0xFF); \
  45009. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  45010. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45011. }
  45012. #define SET_GPIO_27_doen_pwm_pad_out_bit0 { \
  45013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45014. _ezchip_macro_read_value_ &= ~(0xFF); \
  45015. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  45016. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45017. }
  45018. #define SET_GPIO_27_doen_pwm_pad_out_bit1 { \
  45019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45020. _ezchip_macro_read_value_ &= ~(0xFF); \
  45021. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  45022. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45023. }
  45024. #define SET_GPIO_27_doen_pwm_pad_out_bit2 { \
  45025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45026. _ezchip_macro_read_value_ &= ~(0xFF); \
  45027. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  45028. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45029. }
  45030. #define SET_GPIO_27_doen_pwm_pad_out_bit3 { \
  45031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45032. _ezchip_macro_read_value_ &= ~(0xFF); \
  45033. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  45034. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45035. }
  45036. #define SET_GPIO_27_doen_pwm_pad_out_bit4 { \
  45037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45038. _ezchip_macro_read_value_ &= ~(0xFF); \
  45039. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  45040. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45041. }
  45042. #define SET_GPIO_27_doen_pwm_pad_out_bit5 { \
  45043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45044. _ezchip_macro_read_value_ &= ~(0xFF); \
  45045. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  45046. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45047. }
  45048. #define SET_GPIO_27_doen_pwm_pad_out_bit6 { \
  45049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45050. _ezchip_macro_read_value_ &= ~(0xFF); \
  45051. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  45052. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45053. }
  45054. #define SET_GPIO_27_doen_pwm_pad_out_bit7 { \
  45055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45056. _ezchip_macro_read_value_ &= ~(0xFF); \
  45057. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  45058. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45059. }
  45060. #define SET_GPIO_27_doen_pwmdac_left_out { \
  45061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45062. _ezchip_macro_read_value_ &= ~(0xFF); \
  45063. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  45064. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45065. }
  45066. #define SET_GPIO_27_doen_pwmdac_right_out { \
  45067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45068. _ezchip_macro_read_value_ &= ~(0xFF); \
  45069. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  45070. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45071. }
  45072. #define SET_GPIO_27_doen_qspi_csn1_out { \
  45073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45074. _ezchip_macro_read_value_ &= ~(0xFF); \
  45075. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  45076. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45077. }
  45078. #define SET_GPIO_27_doen_qspi_csn2_out { \
  45079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45080. _ezchip_macro_read_value_ &= ~(0xFF); \
  45081. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  45082. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45083. }
  45084. #define SET_GPIO_27_doen_qspi_csn3_out { \
  45085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45086. _ezchip_macro_read_value_ &= ~(0xFF); \
  45087. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  45088. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45089. }
  45090. #define SET_GPIO_27_doen_register23_SCFG_cmsensor_rst0 { \
  45091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45092. _ezchip_macro_read_value_ &= ~(0xFF); \
  45093. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  45094. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45095. }
  45096. #define SET_GPIO_27_doen_register23_SCFG_cmsensor_rst1 { \
  45097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45098. _ezchip_macro_read_value_ &= ~(0xFF); \
  45099. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  45100. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45101. }
  45102. #define SET_GPIO_27_doen_register32_SCFG_gmac_phy_rstn { \
  45103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45104. _ezchip_macro_read_value_ &= ~(0xFF); \
  45105. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  45106. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45107. }
  45108. #define SET_GPIO_27_doen_sdio0_pad_card_power_en { \
  45109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45110. _ezchip_macro_read_value_ &= ~(0xFF); \
  45111. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  45112. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45113. }
  45114. #define SET_GPIO_27_doen_sdio0_pad_cclk_out { \
  45115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45116. _ezchip_macro_read_value_ &= ~(0xFF); \
  45117. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  45118. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45119. }
  45120. #define SET_GPIO_27_doen_sdio0_pad_ccmd_oe { \
  45121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45122. _ezchip_macro_read_value_ &= ~(0xFF); \
  45123. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  45124. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45125. }
  45126. #define SET_GPIO_27_doen_sdio0_pad_ccmd_out { \
  45127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45128. _ezchip_macro_read_value_ &= ~(0xFF); \
  45129. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  45130. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45131. }
  45132. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit0 { \
  45133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45134. _ezchip_macro_read_value_ &= ~(0xFF); \
  45135. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  45136. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45137. }
  45138. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit1 { \
  45139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45140. _ezchip_macro_read_value_ &= ~(0xFF); \
  45141. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  45142. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45143. }
  45144. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit2 { \
  45145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45146. _ezchip_macro_read_value_ &= ~(0xFF); \
  45147. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  45148. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45149. }
  45150. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit3 { \
  45151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45152. _ezchip_macro_read_value_ &= ~(0xFF); \
  45153. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  45154. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45155. }
  45156. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit4 { \
  45157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45158. _ezchip_macro_read_value_ &= ~(0xFF); \
  45159. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  45160. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45161. }
  45162. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit5 { \
  45163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45164. _ezchip_macro_read_value_ &= ~(0xFF); \
  45165. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  45166. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45167. }
  45168. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit6 { \
  45169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45170. _ezchip_macro_read_value_ &= ~(0xFF); \
  45171. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  45172. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45173. }
  45174. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit7 { \
  45175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45176. _ezchip_macro_read_value_ &= ~(0xFF); \
  45177. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  45178. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45179. }
  45180. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit0 { \
  45181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45182. _ezchip_macro_read_value_ &= ~(0xFF); \
  45183. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  45184. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45185. }
  45186. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit1 { \
  45187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45188. _ezchip_macro_read_value_ &= ~(0xFF); \
  45189. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  45190. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45191. }
  45192. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit2 { \
  45193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45194. _ezchip_macro_read_value_ &= ~(0xFF); \
  45195. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  45196. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45197. }
  45198. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit3 { \
  45199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45200. _ezchip_macro_read_value_ &= ~(0xFF); \
  45201. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  45202. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45203. }
  45204. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit4 { \
  45205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45206. _ezchip_macro_read_value_ &= ~(0xFF); \
  45207. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  45208. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45209. }
  45210. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit5 { \
  45211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45212. _ezchip_macro_read_value_ &= ~(0xFF); \
  45213. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  45214. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45215. }
  45216. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit6 { \
  45217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45218. _ezchip_macro_read_value_ &= ~(0xFF); \
  45219. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  45220. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45221. }
  45222. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit7 { \
  45223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45224. _ezchip_macro_read_value_ &= ~(0xFF); \
  45225. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  45226. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45227. }
  45228. #define SET_GPIO_27_doen_sdio0_pad_rst_n { \
  45229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45230. _ezchip_macro_read_value_ &= ~(0xFF); \
  45231. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  45232. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45233. }
  45234. #define SET_GPIO_27_doen_sdio1_pad_card_power_en { \
  45235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45236. _ezchip_macro_read_value_ &= ~(0xFF); \
  45237. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  45238. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45239. }
  45240. #define SET_GPIO_27_doen_sdio1_pad_cclk_out { \
  45241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45242. _ezchip_macro_read_value_ &= ~(0xFF); \
  45243. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  45244. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45245. }
  45246. #define SET_GPIO_27_doen_sdio1_pad_ccmd_oe { \
  45247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45248. _ezchip_macro_read_value_ &= ~(0xFF); \
  45249. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  45250. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45251. }
  45252. #define SET_GPIO_27_doen_sdio1_pad_ccmd_out { \
  45253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45254. _ezchip_macro_read_value_ &= ~(0xFF); \
  45255. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  45256. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45257. }
  45258. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit0 { \
  45259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45260. _ezchip_macro_read_value_ &= ~(0xFF); \
  45261. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  45262. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45263. }
  45264. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit1 { \
  45265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45266. _ezchip_macro_read_value_ &= ~(0xFF); \
  45267. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  45268. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45269. }
  45270. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit2 { \
  45271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45272. _ezchip_macro_read_value_ &= ~(0xFF); \
  45273. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  45274. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45275. }
  45276. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit3 { \
  45277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45278. _ezchip_macro_read_value_ &= ~(0xFF); \
  45279. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  45280. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45281. }
  45282. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit4 { \
  45283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45284. _ezchip_macro_read_value_ &= ~(0xFF); \
  45285. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  45286. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45287. }
  45288. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit5 { \
  45289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45290. _ezchip_macro_read_value_ &= ~(0xFF); \
  45291. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  45292. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45293. }
  45294. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit6 { \
  45295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45296. _ezchip_macro_read_value_ &= ~(0xFF); \
  45297. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  45298. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45299. }
  45300. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit7 { \
  45301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45302. _ezchip_macro_read_value_ &= ~(0xFF); \
  45303. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  45304. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45305. }
  45306. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit0 { \
  45307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45308. _ezchip_macro_read_value_ &= ~(0xFF); \
  45309. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  45310. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45311. }
  45312. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit1 { \
  45313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45314. _ezchip_macro_read_value_ &= ~(0xFF); \
  45315. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  45316. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45317. }
  45318. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit2 { \
  45319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45320. _ezchip_macro_read_value_ &= ~(0xFF); \
  45321. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  45322. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45323. }
  45324. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit3 { \
  45325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45326. _ezchip_macro_read_value_ &= ~(0xFF); \
  45327. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  45328. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45329. }
  45330. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit4 { \
  45331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45332. _ezchip_macro_read_value_ &= ~(0xFF); \
  45333. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  45334. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45335. }
  45336. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit5 { \
  45337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45338. _ezchip_macro_read_value_ &= ~(0xFF); \
  45339. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  45340. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45341. }
  45342. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit6 { \
  45343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45344. _ezchip_macro_read_value_ &= ~(0xFF); \
  45345. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  45346. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45347. }
  45348. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit7 { \
  45349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45350. _ezchip_macro_read_value_ &= ~(0xFF); \
  45351. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  45352. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45353. }
  45354. #define SET_GPIO_27_doen_sdio1_pad_rst_n { \
  45355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45356. _ezchip_macro_read_value_ &= ~(0xFF); \
  45357. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  45358. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45359. }
  45360. #define SET_GPIO_27_doen_spdif_tx_sdout { \
  45361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45362. _ezchip_macro_read_value_ &= ~(0xFF); \
  45363. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  45364. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45365. }
  45366. #define SET_GPIO_27_doen_spdif_tx_sdout_oen { \
  45367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45368. _ezchip_macro_read_value_ &= ~(0xFF); \
  45369. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  45370. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45371. }
  45372. #define SET_GPIO_27_doen_spi0_pad_oe_n { \
  45373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45374. _ezchip_macro_read_value_ &= ~(0xFF); \
  45375. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  45376. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45377. }
  45378. #define SET_GPIO_27_doen_spi0_pad_sck_out { \
  45379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45380. _ezchip_macro_read_value_ &= ~(0xFF); \
  45381. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  45382. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45383. }
  45384. #define SET_GPIO_27_doen_spi0_pad_ss_0_n { \
  45385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45386. _ezchip_macro_read_value_ &= ~(0xFF); \
  45387. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  45388. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45389. }
  45390. #define SET_GPIO_27_doen_spi0_pad_ss_1_n { \
  45391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45392. _ezchip_macro_read_value_ &= ~(0xFF); \
  45393. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  45394. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45395. }
  45396. #define SET_GPIO_27_doen_spi0_pad_txd { \
  45397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45398. _ezchip_macro_read_value_ &= ~(0xFF); \
  45399. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  45400. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45401. }
  45402. #define SET_GPIO_27_doen_spi1_pad_oe_n { \
  45403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45404. _ezchip_macro_read_value_ &= ~(0xFF); \
  45405. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  45406. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45407. }
  45408. #define SET_GPIO_27_doen_spi1_pad_sck_out { \
  45409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45410. _ezchip_macro_read_value_ &= ~(0xFF); \
  45411. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  45412. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45413. }
  45414. #define SET_GPIO_27_doen_spi1_pad_ss_0_n { \
  45415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45416. _ezchip_macro_read_value_ &= ~(0xFF); \
  45417. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  45418. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45419. }
  45420. #define SET_GPIO_27_doen_spi1_pad_ss_1_n { \
  45421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45422. _ezchip_macro_read_value_ &= ~(0xFF); \
  45423. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  45424. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45425. }
  45426. #define SET_GPIO_27_doen_spi1_pad_txd { \
  45427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45428. _ezchip_macro_read_value_ &= ~(0xFF); \
  45429. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  45430. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45431. }
  45432. #define SET_GPIO_27_doen_spi2_pad_oe_n { \
  45433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45434. _ezchip_macro_read_value_ &= ~(0xFF); \
  45435. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  45436. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45437. }
  45438. #define SET_GPIO_27_doen_spi2_pad_sck_out { \
  45439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45440. _ezchip_macro_read_value_ &= ~(0xFF); \
  45441. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  45442. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45443. }
  45444. #define SET_GPIO_27_doen_spi2_pad_ss_0_n { \
  45445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45446. _ezchip_macro_read_value_ &= ~(0xFF); \
  45447. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  45448. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45449. }
  45450. #define SET_GPIO_27_doen_spi2_pad_ss_1_n { \
  45451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45452. _ezchip_macro_read_value_ &= ~(0xFF); \
  45453. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  45454. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45455. }
  45456. #define SET_GPIO_27_doen_spi2_pad_txd { \
  45457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45458. _ezchip_macro_read_value_ &= ~(0xFF); \
  45459. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  45460. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45461. }
  45462. #define SET_GPIO_27_doen_spi2ahb_pad_oe_n_bit0 { \
  45463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45464. _ezchip_macro_read_value_ &= ~(0xFF); \
  45465. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  45466. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45467. }
  45468. #define SET_GPIO_27_doen_spi2ahb_pad_oe_n_bit1 { \
  45469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45470. _ezchip_macro_read_value_ &= ~(0xFF); \
  45471. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  45472. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45473. }
  45474. #define SET_GPIO_27_doen_spi2ahb_pad_oe_n_bit2 { \
  45475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45476. _ezchip_macro_read_value_ &= ~(0xFF); \
  45477. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  45478. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45479. }
  45480. #define SET_GPIO_27_doen_spi2ahb_pad_oe_n_bit3 { \
  45481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45482. _ezchip_macro_read_value_ &= ~(0xFF); \
  45483. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  45484. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45485. }
  45486. #define SET_GPIO_27_doen_spi2ahb_pad_txd_bit0 { \
  45487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45488. _ezchip_macro_read_value_ &= ~(0xFF); \
  45489. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  45490. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45491. }
  45492. #define SET_GPIO_27_doen_spi2ahb_pad_txd_bit1 { \
  45493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45494. _ezchip_macro_read_value_ &= ~(0xFF); \
  45495. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  45496. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45497. }
  45498. #define SET_GPIO_27_doen_spi2ahb_pad_txd_bit2 { \
  45499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45500. _ezchip_macro_read_value_ &= ~(0xFF); \
  45501. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  45502. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45503. }
  45504. #define SET_GPIO_27_doen_spi2ahb_pad_txd_bit3 { \
  45505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45506. _ezchip_macro_read_value_ &= ~(0xFF); \
  45507. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  45508. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45509. }
  45510. #define SET_GPIO_27_doen_spi3_pad_oe_n { \
  45511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45512. _ezchip_macro_read_value_ &= ~(0xFF); \
  45513. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  45514. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45515. }
  45516. #define SET_GPIO_27_doen_spi3_pad_sck_out { \
  45517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45518. _ezchip_macro_read_value_ &= ~(0xFF); \
  45519. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  45520. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45521. }
  45522. #define SET_GPIO_27_doen_spi3_pad_ss_0_n { \
  45523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45524. _ezchip_macro_read_value_ &= ~(0xFF); \
  45525. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  45526. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45527. }
  45528. #define SET_GPIO_27_doen_spi3_pad_ss_1_n { \
  45529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45530. _ezchip_macro_read_value_ &= ~(0xFF); \
  45531. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  45532. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45533. }
  45534. #define SET_GPIO_27_doen_spi3_pad_txd { \
  45535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45536. _ezchip_macro_read_value_ &= ~(0xFF); \
  45537. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  45538. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45539. }
  45540. #define SET_GPIO_27_doen_uart0_pad_dtrn { \
  45541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45542. _ezchip_macro_read_value_ &= ~(0xFF); \
  45543. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  45544. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45545. }
  45546. #define SET_GPIO_27_doen_uart0_pad_rtsn { \
  45547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45548. _ezchip_macro_read_value_ &= ~(0xFF); \
  45549. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  45550. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45551. }
  45552. #define SET_GPIO_27_doen_uart0_pad_sout { \
  45553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45554. _ezchip_macro_read_value_ &= ~(0xFF); \
  45555. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  45556. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45557. }
  45558. #define SET_GPIO_27_doen_uart1_pad_sout { \
  45559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45560. _ezchip_macro_read_value_ &= ~(0xFF); \
  45561. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  45562. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45563. }
  45564. #define SET_GPIO_27_doen_uart2_pad_dtr_n { \
  45565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45566. _ezchip_macro_read_value_ &= ~(0xFF); \
  45567. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  45568. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45569. }
  45570. #define SET_GPIO_27_doen_uart2_pad_rts_n { \
  45571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45572. _ezchip_macro_read_value_ &= ~(0xFF); \
  45573. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  45574. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45575. }
  45576. #define SET_GPIO_27_doen_uart2_pad_sout { \
  45577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45578. _ezchip_macro_read_value_ &= ~(0xFF); \
  45579. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  45580. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45581. }
  45582. #define SET_GPIO_27_doen_uart3_pad_sout { \
  45583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45584. _ezchip_macro_read_value_ &= ~(0xFF); \
  45585. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  45586. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45587. }
  45588. #define SET_GPIO_27_doen_usb_drv_bus { \
  45589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45590. _ezchip_macro_read_value_ &= ~(0xFF); \
  45591. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  45592. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45593. }
  45594. #define SET_GPIO_28_dout_reverse_(en) { \
  45595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45596. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  45597. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  45598. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45599. }
  45600. #define SET_GPIO_28_dout_LOW { \
  45601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45602. _ezchip_macro_read_value_ &= ~(0xFF); \
  45603. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  45604. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45605. }
  45606. #define SET_GPIO_28_dout_HIGH { \
  45607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45608. _ezchip_macro_read_value_ &= ~(0xFF); \
  45609. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  45610. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45611. }
  45612. #define SET_GPIO_28_dout_clk_gmac_tophyref { \
  45613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45614. _ezchip_macro_read_value_ &= ~(0xFF); \
  45615. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  45616. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45617. }
  45618. #define SET_GPIO_28_dout_cpu_jtag_tdo { \
  45619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45620. _ezchip_macro_read_value_ &= ~(0xFF); \
  45621. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  45622. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45623. }
  45624. #define SET_GPIO_28_dout_cpu_jtag_tdo_oen { \
  45625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45626. _ezchip_macro_read_value_ &= ~(0xFF); \
  45627. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  45628. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45629. }
  45630. #define SET_GPIO_28_dout_dmic_clk_out { \
  45631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45632. _ezchip_macro_read_value_ &= ~(0xFF); \
  45633. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  45634. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45635. }
  45636. #define SET_GPIO_28_dout_dsp_JTDOEn_pad { \
  45637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45638. _ezchip_macro_read_value_ &= ~(0xFF); \
  45639. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  45640. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45641. }
  45642. #define SET_GPIO_28_dout_dsp_JTDO_pad { \
  45643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45644. _ezchip_macro_read_value_ &= ~(0xFF); \
  45645. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  45646. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45647. }
  45648. #define SET_GPIO_28_dout_i2c0_pad_sck_oe { \
  45649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45650. _ezchip_macro_read_value_ &= ~(0xFF); \
  45651. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  45652. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45653. }
  45654. #define SET_GPIO_28_dout_i2c0_pad_sda_oe { \
  45655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45656. _ezchip_macro_read_value_ &= ~(0xFF); \
  45657. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  45658. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45659. }
  45660. #define SET_GPIO_28_dout_i2c1_pad_sck_oe { \
  45661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45662. _ezchip_macro_read_value_ &= ~(0xFF); \
  45663. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  45664. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45665. }
  45666. #define SET_GPIO_28_dout_i2c1_pad_sda_oe { \
  45667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45668. _ezchip_macro_read_value_ &= ~(0xFF); \
  45669. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  45670. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45671. }
  45672. #define SET_GPIO_28_dout_i2c2_pad_sck_oe { \
  45673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45674. _ezchip_macro_read_value_ &= ~(0xFF); \
  45675. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  45676. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45677. }
  45678. #define SET_GPIO_28_dout_i2c2_pad_sda_oe { \
  45679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45680. _ezchip_macro_read_value_ &= ~(0xFF); \
  45681. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  45682. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45683. }
  45684. #define SET_GPIO_28_dout_i2c3_pad_sck_oe { \
  45685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45686. _ezchip_macro_read_value_ &= ~(0xFF); \
  45687. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  45688. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45689. }
  45690. #define SET_GPIO_28_dout_i2c3_pad_sda_oe { \
  45691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45692. _ezchip_macro_read_value_ &= ~(0xFF); \
  45693. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  45694. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45695. }
  45696. #define SET_GPIO_28_dout_i2srx_bclk_out { \
  45697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45698. _ezchip_macro_read_value_ &= ~(0xFF); \
  45699. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  45700. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45701. }
  45702. #define SET_GPIO_28_dout_i2srx_bclk_out_oen { \
  45703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45704. _ezchip_macro_read_value_ &= ~(0xFF); \
  45705. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  45706. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45707. }
  45708. #define SET_GPIO_28_dout_i2srx_lrck_out { \
  45709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45710. _ezchip_macro_read_value_ &= ~(0xFF); \
  45711. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  45712. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45713. }
  45714. #define SET_GPIO_28_dout_i2srx_lrck_out_oen { \
  45715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45716. _ezchip_macro_read_value_ &= ~(0xFF); \
  45717. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  45718. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45719. }
  45720. #define SET_GPIO_28_dout_i2srx_mclk_out { \
  45721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45722. _ezchip_macro_read_value_ &= ~(0xFF); \
  45723. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  45724. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45725. }
  45726. #define SET_GPIO_28_dout_i2stx_bclk_out { \
  45727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45728. _ezchip_macro_read_value_ &= ~(0xFF); \
  45729. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  45730. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45731. }
  45732. #define SET_GPIO_28_dout_i2stx_bclk_out_oen { \
  45733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45734. _ezchip_macro_read_value_ &= ~(0xFF); \
  45735. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  45736. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45737. }
  45738. #define SET_GPIO_28_dout_i2stx_lrck_out { \
  45739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45740. _ezchip_macro_read_value_ &= ~(0xFF); \
  45741. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  45742. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45743. }
  45744. #define SET_GPIO_28_dout_i2stx_lrckout_oen { \
  45745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45746. _ezchip_macro_read_value_ &= ~(0xFF); \
  45747. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  45748. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45749. }
  45750. #define SET_GPIO_28_dout_i2stx_mclk_out { \
  45751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45752. _ezchip_macro_read_value_ &= ~(0xFF); \
  45753. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  45754. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45755. }
  45756. #define SET_GPIO_28_dout_i2stx_sdout0 { \
  45757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45758. _ezchip_macro_read_value_ &= ~(0xFF); \
  45759. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  45760. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45761. }
  45762. #define SET_GPIO_28_dout_i2stx_sdout1 { \
  45763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45764. _ezchip_macro_read_value_ &= ~(0xFF); \
  45765. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  45766. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45767. }
  45768. #define SET_GPIO_28_dout_lcd_pad_csm_n { \
  45769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45770. _ezchip_macro_read_value_ &= ~(0xFF); \
  45771. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  45772. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45773. }
  45774. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit0 { \
  45775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45776. _ezchip_macro_read_value_ &= ~(0xFF); \
  45777. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  45778. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45779. }
  45780. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit1 { \
  45781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45782. _ezchip_macro_read_value_ &= ~(0xFF); \
  45783. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  45784. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45785. }
  45786. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit2 { \
  45787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45788. _ezchip_macro_read_value_ &= ~(0xFF); \
  45789. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  45790. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45791. }
  45792. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit3 { \
  45793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45794. _ezchip_macro_read_value_ &= ~(0xFF); \
  45795. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  45796. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45797. }
  45798. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit4 { \
  45799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45800. _ezchip_macro_read_value_ &= ~(0xFF); \
  45801. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  45802. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45803. }
  45804. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit5 { \
  45805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45806. _ezchip_macro_read_value_ &= ~(0xFF); \
  45807. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  45808. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45809. }
  45810. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit6 { \
  45811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45812. _ezchip_macro_read_value_ &= ~(0xFF); \
  45813. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  45814. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45815. }
  45816. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit7 { \
  45817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45818. _ezchip_macro_read_value_ &= ~(0xFF); \
  45819. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  45820. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45821. }
  45822. #define SET_GPIO_28_dout_pwm_pad_out_bit0 { \
  45823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45824. _ezchip_macro_read_value_ &= ~(0xFF); \
  45825. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  45826. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45827. }
  45828. #define SET_GPIO_28_dout_pwm_pad_out_bit1 { \
  45829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45830. _ezchip_macro_read_value_ &= ~(0xFF); \
  45831. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  45832. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45833. }
  45834. #define SET_GPIO_28_dout_pwm_pad_out_bit2 { \
  45835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45836. _ezchip_macro_read_value_ &= ~(0xFF); \
  45837. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  45838. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45839. }
  45840. #define SET_GPIO_28_dout_pwm_pad_out_bit3 { \
  45841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45842. _ezchip_macro_read_value_ &= ~(0xFF); \
  45843. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  45844. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45845. }
  45846. #define SET_GPIO_28_dout_pwm_pad_out_bit4 { \
  45847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45848. _ezchip_macro_read_value_ &= ~(0xFF); \
  45849. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  45850. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45851. }
  45852. #define SET_GPIO_28_dout_pwm_pad_out_bit5 { \
  45853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45854. _ezchip_macro_read_value_ &= ~(0xFF); \
  45855. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  45856. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45857. }
  45858. #define SET_GPIO_28_dout_pwm_pad_out_bit6 { \
  45859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45860. _ezchip_macro_read_value_ &= ~(0xFF); \
  45861. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  45862. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45863. }
  45864. #define SET_GPIO_28_dout_pwm_pad_out_bit7 { \
  45865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45866. _ezchip_macro_read_value_ &= ~(0xFF); \
  45867. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  45868. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45869. }
  45870. #define SET_GPIO_28_dout_pwmdac_left_out { \
  45871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45872. _ezchip_macro_read_value_ &= ~(0xFF); \
  45873. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  45874. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45875. }
  45876. #define SET_GPIO_28_dout_pwmdac_right_out { \
  45877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45878. _ezchip_macro_read_value_ &= ~(0xFF); \
  45879. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  45880. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45881. }
  45882. #define SET_GPIO_28_dout_qspi_csn1_out { \
  45883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45884. _ezchip_macro_read_value_ &= ~(0xFF); \
  45885. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  45886. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45887. }
  45888. #define SET_GPIO_28_dout_qspi_csn2_out { \
  45889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45890. _ezchip_macro_read_value_ &= ~(0xFF); \
  45891. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  45892. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45893. }
  45894. #define SET_GPIO_28_dout_qspi_csn3_out { \
  45895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45896. _ezchip_macro_read_value_ &= ~(0xFF); \
  45897. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  45898. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45899. }
  45900. #define SET_GPIO_28_dout_register23_SCFG_cmsensor_rst0 { \
  45901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45902. _ezchip_macro_read_value_ &= ~(0xFF); \
  45903. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  45904. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45905. }
  45906. #define SET_GPIO_28_dout_register23_SCFG_cmsensor_rst1 { \
  45907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45908. _ezchip_macro_read_value_ &= ~(0xFF); \
  45909. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  45910. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45911. }
  45912. #define SET_GPIO_28_dout_register32_SCFG_gmac_phy_rstn { \
  45913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45914. _ezchip_macro_read_value_ &= ~(0xFF); \
  45915. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  45916. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45917. }
  45918. #define SET_GPIO_28_dout_sdio0_pad_card_power_en { \
  45919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45920. _ezchip_macro_read_value_ &= ~(0xFF); \
  45921. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  45922. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45923. }
  45924. #define SET_GPIO_28_dout_sdio0_pad_cclk_out { \
  45925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45926. _ezchip_macro_read_value_ &= ~(0xFF); \
  45927. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  45928. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45929. }
  45930. #define SET_GPIO_28_dout_sdio0_pad_ccmd_oe { \
  45931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45932. _ezchip_macro_read_value_ &= ~(0xFF); \
  45933. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  45934. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45935. }
  45936. #define SET_GPIO_28_dout_sdio0_pad_ccmd_out { \
  45937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45938. _ezchip_macro_read_value_ &= ~(0xFF); \
  45939. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  45940. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45941. }
  45942. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit0 { \
  45943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45944. _ezchip_macro_read_value_ &= ~(0xFF); \
  45945. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  45946. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45947. }
  45948. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit1 { \
  45949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45950. _ezchip_macro_read_value_ &= ~(0xFF); \
  45951. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  45952. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45953. }
  45954. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit2 { \
  45955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45956. _ezchip_macro_read_value_ &= ~(0xFF); \
  45957. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  45958. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45959. }
  45960. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit3 { \
  45961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45962. _ezchip_macro_read_value_ &= ~(0xFF); \
  45963. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  45964. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45965. }
  45966. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit4 { \
  45967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45968. _ezchip_macro_read_value_ &= ~(0xFF); \
  45969. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  45970. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45971. }
  45972. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit5 { \
  45973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45974. _ezchip_macro_read_value_ &= ~(0xFF); \
  45975. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  45976. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45977. }
  45978. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit6 { \
  45979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45980. _ezchip_macro_read_value_ &= ~(0xFF); \
  45981. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  45982. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45983. }
  45984. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit7 { \
  45985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45986. _ezchip_macro_read_value_ &= ~(0xFF); \
  45987. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  45988. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45989. }
  45990. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit0 { \
  45991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45992. _ezchip_macro_read_value_ &= ~(0xFF); \
  45993. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  45994. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45995. }
  45996. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit1 { \
  45997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45998. _ezchip_macro_read_value_ &= ~(0xFF); \
  45999. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  46000. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46001. }
  46002. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit2 { \
  46003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46004. _ezchip_macro_read_value_ &= ~(0xFF); \
  46005. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  46006. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46007. }
  46008. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit3 { \
  46009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46010. _ezchip_macro_read_value_ &= ~(0xFF); \
  46011. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  46012. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46013. }
  46014. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit4 { \
  46015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46016. _ezchip_macro_read_value_ &= ~(0xFF); \
  46017. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  46018. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46019. }
  46020. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit5 { \
  46021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46022. _ezchip_macro_read_value_ &= ~(0xFF); \
  46023. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  46024. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46025. }
  46026. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit6 { \
  46027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46028. _ezchip_macro_read_value_ &= ~(0xFF); \
  46029. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  46030. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46031. }
  46032. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit7 { \
  46033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46034. _ezchip_macro_read_value_ &= ~(0xFF); \
  46035. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  46036. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46037. }
  46038. #define SET_GPIO_28_dout_sdio0_pad_rst_n { \
  46039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46040. _ezchip_macro_read_value_ &= ~(0xFF); \
  46041. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  46042. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46043. }
  46044. #define SET_GPIO_28_dout_sdio1_pad_card_power_en { \
  46045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46046. _ezchip_macro_read_value_ &= ~(0xFF); \
  46047. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  46048. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46049. }
  46050. #define SET_GPIO_28_dout_sdio1_pad_cclk_out { \
  46051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46052. _ezchip_macro_read_value_ &= ~(0xFF); \
  46053. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  46054. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46055. }
  46056. #define SET_GPIO_28_dout_sdio1_pad_ccmd_oe { \
  46057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46058. _ezchip_macro_read_value_ &= ~(0xFF); \
  46059. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  46060. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46061. }
  46062. #define SET_GPIO_28_dout_sdio1_pad_ccmd_out { \
  46063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46064. _ezchip_macro_read_value_ &= ~(0xFF); \
  46065. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  46066. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46067. }
  46068. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit0 { \
  46069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46070. _ezchip_macro_read_value_ &= ~(0xFF); \
  46071. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  46072. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46073. }
  46074. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit1 { \
  46075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46076. _ezchip_macro_read_value_ &= ~(0xFF); \
  46077. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  46078. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46079. }
  46080. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit2 { \
  46081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46082. _ezchip_macro_read_value_ &= ~(0xFF); \
  46083. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  46084. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46085. }
  46086. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit3 { \
  46087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46088. _ezchip_macro_read_value_ &= ~(0xFF); \
  46089. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  46090. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46091. }
  46092. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit4 { \
  46093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46094. _ezchip_macro_read_value_ &= ~(0xFF); \
  46095. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  46096. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46097. }
  46098. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit5 { \
  46099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46100. _ezchip_macro_read_value_ &= ~(0xFF); \
  46101. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  46102. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46103. }
  46104. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit6 { \
  46105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46106. _ezchip_macro_read_value_ &= ~(0xFF); \
  46107. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  46108. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46109. }
  46110. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit7 { \
  46111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46112. _ezchip_macro_read_value_ &= ~(0xFF); \
  46113. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  46114. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46115. }
  46116. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit0 { \
  46117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46118. _ezchip_macro_read_value_ &= ~(0xFF); \
  46119. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  46120. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46121. }
  46122. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit1 { \
  46123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46124. _ezchip_macro_read_value_ &= ~(0xFF); \
  46125. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  46126. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46127. }
  46128. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit2 { \
  46129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46130. _ezchip_macro_read_value_ &= ~(0xFF); \
  46131. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  46132. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46133. }
  46134. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit3 { \
  46135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46136. _ezchip_macro_read_value_ &= ~(0xFF); \
  46137. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  46138. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46139. }
  46140. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit4 { \
  46141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46142. _ezchip_macro_read_value_ &= ~(0xFF); \
  46143. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  46144. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46145. }
  46146. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit5 { \
  46147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46148. _ezchip_macro_read_value_ &= ~(0xFF); \
  46149. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  46150. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46151. }
  46152. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit6 { \
  46153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46154. _ezchip_macro_read_value_ &= ~(0xFF); \
  46155. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  46156. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46157. }
  46158. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit7 { \
  46159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46160. _ezchip_macro_read_value_ &= ~(0xFF); \
  46161. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  46162. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46163. }
  46164. #define SET_GPIO_28_dout_sdio1_pad_rst_n { \
  46165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46166. _ezchip_macro_read_value_ &= ~(0xFF); \
  46167. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  46168. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46169. }
  46170. #define SET_GPIO_28_dout_spdif_tx_sdout { \
  46171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46172. _ezchip_macro_read_value_ &= ~(0xFF); \
  46173. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  46174. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46175. }
  46176. #define SET_GPIO_28_dout_spdif_tx_sdout_oen { \
  46177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46178. _ezchip_macro_read_value_ &= ~(0xFF); \
  46179. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  46180. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46181. }
  46182. #define SET_GPIO_28_dout_spi0_pad_oe_n { \
  46183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46184. _ezchip_macro_read_value_ &= ~(0xFF); \
  46185. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  46186. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46187. }
  46188. #define SET_GPIO_28_dout_spi0_pad_sck_out { \
  46189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46190. _ezchip_macro_read_value_ &= ~(0xFF); \
  46191. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  46192. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46193. }
  46194. #define SET_GPIO_28_dout_spi0_pad_ss_0_n { \
  46195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46196. _ezchip_macro_read_value_ &= ~(0xFF); \
  46197. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  46198. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46199. }
  46200. #define SET_GPIO_28_dout_spi0_pad_ss_1_n { \
  46201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46202. _ezchip_macro_read_value_ &= ~(0xFF); \
  46203. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  46204. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46205. }
  46206. #define SET_GPIO_28_dout_spi0_pad_txd { \
  46207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46208. _ezchip_macro_read_value_ &= ~(0xFF); \
  46209. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  46210. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46211. }
  46212. #define SET_GPIO_28_dout_spi1_pad_oe_n { \
  46213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46214. _ezchip_macro_read_value_ &= ~(0xFF); \
  46215. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  46216. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46217. }
  46218. #define SET_GPIO_28_dout_spi1_pad_sck_out { \
  46219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46220. _ezchip_macro_read_value_ &= ~(0xFF); \
  46221. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  46222. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46223. }
  46224. #define SET_GPIO_28_dout_spi1_pad_ss_0_n { \
  46225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46226. _ezchip_macro_read_value_ &= ~(0xFF); \
  46227. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  46228. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46229. }
  46230. #define SET_GPIO_28_dout_spi1_pad_ss_1_n { \
  46231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46232. _ezchip_macro_read_value_ &= ~(0xFF); \
  46233. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  46234. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46235. }
  46236. #define SET_GPIO_28_dout_spi1_pad_txd { \
  46237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46238. _ezchip_macro_read_value_ &= ~(0xFF); \
  46239. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  46240. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46241. }
  46242. #define SET_GPIO_28_dout_spi2_pad_oe_n { \
  46243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46244. _ezchip_macro_read_value_ &= ~(0xFF); \
  46245. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  46246. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46247. }
  46248. #define SET_GPIO_28_dout_spi2_pad_sck_out { \
  46249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46250. _ezchip_macro_read_value_ &= ~(0xFF); \
  46251. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  46252. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46253. }
  46254. #define SET_GPIO_28_dout_spi2_pad_ss_0_n { \
  46255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46256. _ezchip_macro_read_value_ &= ~(0xFF); \
  46257. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  46258. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46259. }
  46260. #define SET_GPIO_28_dout_spi2_pad_ss_1_n { \
  46261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46262. _ezchip_macro_read_value_ &= ~(0xFF); \
  46263. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  46264. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46265. }
  46266. #define SET_GPIO_28_dout_spi2_pad_txd { \
  46267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46268. _ezchip_macro_read_value_ &= ~(0xFF); \
  46269. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  46270. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46271. }
  46272. #define SET_GPIO_28_dout_spi2ahb_pad_oe_n_bit0 { \
  46273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46274. _ezchip_macro_read_value_ &= ~(0xFF); \
  46275. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  46276. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46277. }
  46278. #define SET_GPIO_28_dout_spi2ahb_pad_oe_n_bit1 { \
  46279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46280. _ezchip_macro_read_value_ &= ~(0xFF); \
  46281. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  46282. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46283. }
  46284. #define SET_GPIO_28_dout_spi2ahb_pad_oe_n_bit2 { \
  46285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46286. _ezchip_macro_read_value_ &= ~(0xFF); \
  46287. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  46288. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46289. }
  46290. #define SET_GPIO_28_dout_spi2ahb_pad_oe_n_bit3 { \
  46291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46292. _ezchip_macro_read_value_ &= ~(0xFF); \
  46293. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  46294. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46295. }
  46296. #define SET_GPIO_28_dout_spi2ahb_pad_txd_bit0 { \
  46297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46298. _ezchip_macro_read_value_ &= ~(0xFF); \
  46299. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  46300. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46301. }
  46302. #define SET_GPIO_28_dout_spi2ahb_pad_txd_bit1 { \
  46303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46304. _ezchip_macro_read_value_ &= ~(0xFF); \
  46305. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  46306. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46307. }
  46308. #define SET_GPIO_28_dout_spi2ahb_pad_txd_bit2 { \
  46309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46310. _ezchip_macro_read_value_ &= ~(0xFF); \
  46311. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  46312. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46313. }
  46314. #define SET_GPIO_28_dout_spi2ahb_pad_txd_bit3 { \
  46315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46316. _ezchip_macro_read_value_ &= ~(0xFF); \
  46317. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  46318. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46319. }
  46320. #define SET_GPIO_28_dout_spi3_pad_oe_n { \
  46321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46322. _ezchip_macro_read_value_ &= ~(0xFF); \
  46323. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  46324. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46325. }
  46326. #define SET_GPIO_28_dout_spi3_pad_sck_out { \
  46327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46328. _ezchip_macro_read_value_ &= ~(0xFF); \
  46329. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  46330. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46331. }
  46332. #define SET_GPIO_28_dout_spi3_pad_ss_0_n { \
  46333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46334. _ezchip_macro_read_value_ &= ~(0xFF); \
  46335. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  46336. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46337. }
  46338. #define SET_GPIO_28_dout_spi3_pad_ss_1_n { \
  46339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46340. _ezchip_macro_read_value_ &= ~(0xFF); \
  46341. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  46342. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46343. }
  46344. #define SET_GPIO_28_dout_spi3_pad_txd { \
  46345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46346. _ezchip_macro_read_value_ &= ~(0xFF); \
  46347. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  46348. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46349. }
  46350. #define SET_GPIO_28_dout_uart0_pad_dtrn { \
  46351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46352. _ezchip_macro_read_value_ &= ~(0xFF); \
  46353. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  46354. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46355. }
  46356. #define SET_GPIO_28_dout_uart0_pad_rtsn { \
  46357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46358. _ezchip_macro_read_value_ &= ~(0xFF); \
  46359. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  46360. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46361. }
  46362. #define SET_GPIO_28_dout_uart0_pad_sout { \
  46363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46364. _ezchip_macro_read_value_ &= ~(0xFF); \
  46365. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  46366. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46367. }
  46368. #define SET_GPIO_28_dout_uart1_pad_sout { \
  46369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46370. _ezchip_macro_read_value_ &= ~(0xFF); \
  46371. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  46372. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46373. }
  46374. #define SET_GPIO_28_dout_uart2_pad_dtr_n { \
  46375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46376. _ezchip_macro_read_value_ &= ~(0xFF); \
  46377. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  46378. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46379. }
  46380. #define SET_GPIO_28_dout_uart2_pad_rts_n { \
  46381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46382. _ezchip_macro_read_value_ &= ~(0xFF); \
  46383. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  46384. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46385. }
  46386. #define SET_GPIO_28_dout_uart2_pad_sout { \
  46387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46388. _ezchip_macro_read_value_ &= ~(0xFF); \
  46389. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  46390. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46391. }
  46392. #define SET_GPIO_28_dout_uart3_pad_sout { \
  46393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46394. _ezchip_macro_read_value_ &= ~(0xFF); \
  46395. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  46396. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46397. }
  46398. #define SET_GPIO_28_dout_usb_drv_bus { \
  46399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46400. _ezchip_macro_read_value_ &= ~(0xFF); \
  46401. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  46402. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46403. }
  46404. #define SET_GPIO_28_doen_reverse_(en) { \
  46405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46406. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  46407. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  46408. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46409. }
  46410. #define SET_GPIO_28_doen_LOW { \
  46411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46412. _ezchip_macro_read_value_ &= ~(0xFF); \
  46413. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  46414. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46415. }
  46416. #define SET_GPIO_28_doen_HIGH { \
  46417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46418. _ezchip_macro_read_value_ &= ~(0xFF); \
  46419. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  46420. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46421. }
  46422. #define SET_GPIO_28_doen_clk_gmac_tophyref { \
  46423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46424. _ezchip_macro_read_value_ &= ~(0xFF); \
  46425. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  46426. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46427. }
  46428. #define SET_GPIO_28_doen_cpu_jtag_tdo { \
  46429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46430. _ezchip_macro_read_value_ &= ~(0xFF); \
  46431. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  46432. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46433. }
  46434. #define SET_GPIO_28_doen_cpu_jtag_tdo_oen { \
  46435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46436. _ezchip_macro_read_value_ &= ~(0xFF); \
  46437. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  46438. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46439. }
  46440. #define SET_GPIO_28_doen_dmic_clk_out { \
  46441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46442. _ezchip_macro_read_value_ &= ~(0xFF); \
  46443. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  46444. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46445. }
  46446. #define SET_GPIO_28_doen_dsp_JTDOEn_pad { \
  46447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46448. _ezchip_macro_read_value_ &= ~(0xFF); \
  46449. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  46450. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46451. }
  46452. #define SET_GPIO_28_doen_dsp_JTDO_pad { \
  46453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46454. _ezchip_macro_read_value_ &= ~(0xFF); \
  46455. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  46456. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46457. }
  46458. #define SET_GPIO_28_doen_i2c0_pad_sck_oe { \
  46459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46460. _ezchip_macro_read_value_ &= ~(0xFF); \
  46461. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  46462. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46463. }
  46464. #define SET_GPIO_28_doen_i2c0_pad_sda_oe { \
  46465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46466. _ezchip_macro_read_value_ &= ~(0xFF); \
  46467. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  46468. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46469. }
  46470. #define SET_GPIO_28_doen_i2c1_pad_sck_oe { \
  46471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46472. _ezchip_macro_read_value_ &= ~(0xFF); \
  46473. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  46474. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46475. }
  46476. #define SET_GPIO_28_doen_i2c1_pad_sda_oe { \
  46477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46478. _ezchip_macro_read_value_ &= ~(0xFF); \
  46479. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  46480. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46481. }
  46482. #define SET_GPIO_28_doen_i2c2_pad_sck_oe { \
  46483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46484. _ezchip_macro_read_value_ &= ~(0xFF); \
  46485. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  46486. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46487. }
  46488. #define SET_GPIO_28_doen_i2c2_pad_sda_oe { \
  46489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46490. _ezchip_macro_read_value_ &= ~(0xFF); \
  46491. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  46492. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46493. }
  46494. #define SET_GPIO_28_doen_i2c3_pad_sck_oe { \
  46495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46496. _ezchip_macro_read_value_ &= ~(0xFF); \
  46497. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  46498. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46499. }
  46500. #define SET_GPIO_28_doen_i2c3_pad_sda_oe { \
  46501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46502. _ezchip_macro_read_value_ &= ~(0xFF); \
  46503. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  46504. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46505. }
  46506. #define SET_GPIO_28_doen_i2srx_bclk_out { \
  46507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46508. _ezchip_macro_read_value_ &= ~(0xFF); \
  46509. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  46510. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46511. }
  46512. #define SET_GPIO_28_doen_i2srx_bclk_out_oen { \
  46513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46514. _ezchip_macro_read_value_ &= ~(0xFF); \
  46515. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  46516. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46517. }
  46518. #define SET_GPIO_28_doen_i2srx_lrck_out { \
  46519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46520. _ezchip_macro_read_value_ &= ~(0xFF); \
  46521. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  46522. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46523. }
  46524. #define SET_GPIO_28_doen_i2srx_lrck_out_oen { \
  46525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46526. _ezchip_macro_read_value_ &= ~(0xFF); \
  46527. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  46528. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46529. }
  46530. #define SET_GPIO_28_doen_i2srx_mclk_out { \
  46531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46532. _ezchip_macro_read_value_ &= ~(0xFF); \
  46533. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  46534. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46535. }
  46536. #define SET_GPIO_28_doen_i2stx_bclk_out { \
  46537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46538. _ezchip_macro_read_value_ &= ~(0xFF); \
  46539. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  46540. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46541. }
  46542. #define SET_GPIO_28_doen_i2stx_bclk_out_oen { \
  46543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46544. _ezchip_macro_read_value_ &= ~(0xFF); \
  46545. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  46546. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46547. }
  46548. #define SET_GPIO_28_doen_i2stx_lrck_out { \
  46549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46550. _ezchip_macro_read_value_ &= ~(0xFF); \
  46551. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  46552. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46553. }
  46554. #define SET_GPIO_28_doen_i2stx_lrckout_oen { \
  46555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46556. _ezchip_macro_read_value_ &= ~(0xFF); \
  46557. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  46558. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46559. }
  46560. #define SET_GPIO_28_doen_i2stx_mclk_out { \
  46561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46562. _ezchip_macro_read_value_ &= ~(0xFF); \
  46563. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  46564. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46565. }
  46566. #define SET_GPIO_28_doen_i2stx_sdout0 { \
  46567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46568. _ezchip_macro_read_value_ &= ~(0xFF); \
  46569. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  46570. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46571. }
  46572. #define SET_GPIO_28_doen_i2stx_sdout1 { \
  46573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46574. _ezchip_macro_read_value_ &= ~(0xFF); \
  46575. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  46576. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46577. }
  46578. #define SET_GPIO_28_doen_lcd_pad_csm_n { \
  46579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46580. _ezchip_macro_read_value_ &= ~(0xFF); \
  46581. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  46582. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46583. }
  46584. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit0 { \
  46585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46586. _ezchip_macro_read_value_ &= ~(0xFF); \
  46587. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  46588. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46589. }
  46590. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit1 { \
  46591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46592. _ezchip_macro_read_value_ &= ~(0xFF); \
  46593. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  46594. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46595. }
  46596. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit2 { \
  46597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46598. _ezchip_macro_read_value_ &= ~(0xFF); \
  46599. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  46600. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46601. }
  46602. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit3 { \
  46603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46604. _ezchip_macro_read_value_ &= ~(0xFF); \
  46605. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  46606. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46607. }
  46608. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit4 { \
  46609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46610. _ezchip_macro_read_value_ &= ~(0xFF); \
  46611. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  46612. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46613. }
  46614. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit5 { \
  46615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46616. _ezchip_macro_read_value_ &= ~(0xFF); \
  46617. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  46618. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46619. }
  46620. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit6 { \
  46621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46622. _ezchip_macro_read_value_ &= ~(0xFF); \
  46623. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  46624. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46625. }
  46626. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit7 { \
  46627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46628. _ezchip_macro_read_value_ &= ~(0xFF); \
  46629. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  46630. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46631. }
  46632. #define SET_GPIO_28_doen_pwm_pad_out_bit0 { \
  46633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46634. _ezchip_macro_read_value_ &= ~(0xFF); \
  46635. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  46636. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46637. }
  46638. #define SET_GPIO_28_doen_pwm_pad_out_bit1 { \
  46639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46640. _ezchip_macro_read_value_ &= ~(0xFF); \
  46641. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  46642. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46643. }
  46644. #define SET_GPIO_28_doen_pwm_pad_out_bit2 { \
  46645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46646. _ezchip_macro_read_value_ &= ~(0xFF); \
  46647. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  46648. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46649. }
  46650. #define SET_GPIO_28_doen_pwm_pad_out_bit3 { \
  46651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46652. _ezchip_macro_read_value_ &= ~(0xFF); \
  46653. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  46654. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46655. }
  46656. #define SET_GPIO_28_doen_pwm_pad_out_bit4 { \
  46657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46658. _ezchip_macro_read_value_ &= ~(0xFF); \
  46659. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  46660. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46661. }
  46662. #define SET_GPIO_28_doen_pwm_pad_out_bit5 { \
  46663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46664. _ezchip_macro_read_value_ &= ~(0xFF); \
  46665. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  46666. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46667. }
  46668. #define SET_GPIO_28_doen_pwm_pad_out_bit6 { \
  46669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46670. _ezchip_macro_read_value_ &= ~(0xFF); \
  46671. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  46672. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46673. }
  46674. #define SET_GPIO_28_doen_pwm_pad_out_bit7 { \
  46675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46676. _ezchip_macro_read_value_ &= ~(0xFF); \
  46677. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  46678. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46679. }
  46680. #define SET_GPIO_28_doen_pwmdac_left_out { \
  46681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46682. _ezchip_macro_read_value_ &= ~(0xFF); \
  46683. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  46684. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46685. }
  46686. #define SET_GPIO_28_doen_pwmdac_right_out { \
  46687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46688. _ezchip_macro_read_value_ &= ~(0xFF); \
  46689. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  46690. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46691. }
  46692. #define SET_GPIO_28_doen_qspi_csn1_out { \
  46693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46694. _ezchip_macro_read_value_ &= ~(0xFF); \
  46695. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  46696. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46697. }
  46698. #define SET_GPIO_28_doen_qspi_csn2_out { \
  46699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46700. _ezchip_macro_read_value_ &= ~(0xFF); \
  46701. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  46702. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46703. }
  46704. #define SET_GPIO_28_doen_qspi_csn3_out { \
  46705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46706. _ezchip_macro_read_value_ &= ~(0xFF); \
  46707. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  46708. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46709. }
  46710. #define SET_GPIO_28_doen_register23_SCFG_cmsensor_rst0 { \
  46711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46712. _ezchip_macro_read_value_ &= ~(0xFF); \
  46713. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  46714. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46715. }
  46716. #define SET_GPIO_28_doen_register23_SCFG_cmsensor_rst1 { \
  46717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46718. _ezchip_macro_read_value_ &= ~(0xFF); \
  46719. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  46720. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46721. }
  46722. #define SET_GPIO_28_doen_register32_SCFG_gmac_phy_rstn { \
  46723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46724. _ezchip_macro_read_value_ &= ~(0xFF); \
  46725. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  46726. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46727. }
  46728. #define SET_GPIO_28_doen_sdio0_pad_card_power_en { \
  46729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46730. _ezchip_macro_read_value_ &= ~(0xFF); \
  46731. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  46732. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46733. }
  46734. #define SET_GPIO_28_doen_sdio0_pad_cclk_out { \
  46735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46736. _ezchip_macro_read_value_ &= ~(0xFF); \
  46737. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  46738. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46739. }
  46740. #define SET_GPIO_28_doen_sdio0_pad_ccmd_oe { \
  46741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46742. _ezchip_macro_read_value_ &= ~(0xFF); \
  46743. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  46744. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46745. }
  46746. #define SET_GPIO_28_doen_sdio0_pad_ccmd_out { \
  46747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46748. _ezchip_macro_read_value_ &= ~(0xFF); \
  46749. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  46750. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46751. }
  46752. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit0 { \
  46753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46754. _ezchip_macro_read_value_ &= ~(0xFF); \
  46755. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  46756. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46757. }
  46758. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit1 { \
  46759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46760. _ezchip_macro_read_value_ &= ~(0xFF); \
  46761. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  46762. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46763. }
  46764. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit2 { \
  46765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46766. _ezchip_macro_read_value_ &= ~(0xFF); \
  46767. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  46768. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46769. }
  46770. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit3 { \
  46771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46772. _ezchip_macro_read_value_ &= ~(0xFF); \
  46773. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  46774. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46775. }
  46776. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit4 { \
  46777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46778. _ezchip_macro_read_value_ &= ~(0xFF); \
  46779. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  46780. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46781. }
  46782. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit5 { \
  46783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46784. _ezchip_macro_read_value_ &= ~(0xFF); \
  46785. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  46786. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46787. }
  46788. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit6 { \
  46789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46790. _ezchip_macro_read_value_ &= ~(0xFF); \
  46791. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  46792. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46793. }
  46794. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit7 { \
  46795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46796. _ezchip_macro_read_value_ &= ~(0xFF); \
  46797. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  46798. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46799. }
  46800. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit0 { \
  46801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46802. _ezchip_macro_read_value_ &= ~(0xFF); \
  46803. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  46804. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46805. }
  46806. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit1 { \
  46807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46808. _ezchip_macro_read_value_ &= ~(0xFF); \
  46809. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  46810. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46811. }
  46812. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit2 { \
  46813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46814. _ezchip_macro_read_value_ &= ~(0xFF); \
  46815. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  46816. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46817. }
  46818. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit3 { \
  46819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46820. _ezchip_macro_read_value_ &= ~(0xFF); \
  46821. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  46822. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46823. }
  46824. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit4 { \
  46825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46826. _ezchip_macro_read_value_ &= ~(0xFF); \
  46827. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  46828. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46829. }
  46830. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit5 { \
  46831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46832. _ezchip_macro_read_value_ &= ~(0xFF); \
  46833. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  46834. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46835. }
  46836. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit6 { \
  46837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46838. _ezchip_macro_read_value_ &= ~(0xFF); \
  46839. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  46840. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46841. }
  46842. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit7 { \
  46843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46844. _ezchip_macro_read_value_ &= ~(0xFF); \
  46845. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  46846. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46847. }
  46848. #define SET_GPIO_28_doen_sdio0_pad_rst_n { \
  46849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46850. _ezchip_macro_read_value_ &= ~(0xFF); \
  46851. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  46852. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46853. }
  46854. #define SET_GPIO_28_doen_sdio1_pad_card_power_en { \
  46855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46856. _ezchip_macro_read_value_ &= ~(0xFF); \
  46857. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  46858. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46859. }
  46860. #define SET_GPIO_28_doen_sdio1_pad_cclk_out { \
  46861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46862. _ezchip_macro_read_value_ &= ~(0xFF); \
  46863. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  46864. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46865. }
  46866. #define SET_GPIO_28_doen_sdio1_pad_ccmd_oe { \
  46867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46868. _ezchip_macro_read_value_ &= ~(0xFF); \
  46869. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  46870. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46871. }
  46872. #define SET_GPIO_28_doen_sdio1_pad_ccmd_out { \
  46873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46874. _ezchip_macro_read_value_ &= ~(0xFF); \
  46875. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  46876. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46877. }
  46878. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit0 { \
  46879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46880. _ezchip_macro_read_value_ &= ~(0xFF); \
  46881. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  46882. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46883. }
  46884. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit1 { \
  46885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46886. _ezchip_macro_read_value_ &= ~(0xFF); \
  46887. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  46888. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46889. }
  46890. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit2 { \
  46891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46892. _ezchip_macro_read_value_ &= ~(0xFF); \
  46893. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  46894. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46895. }
  46896. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit3 { \
  46897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46898. _ezchip_macro_read_value_ &= ~(0xFF); \
  46899. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  46900. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46901. }
  46902. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit4 { \
  46903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46904. _ezchip_macro_read_value_ &= ~(0xFF); \
  46905. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  46906. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46907. }
  46908. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit5 { \
  46909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46910. _ezchip_macro_read_value_ &= ~(0xFF); \
  46911. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  46912. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46913. }
  46914. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit6 { \
  46915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46916. _ezchip_macro_read_value_ &= ~(0xFF); \
  46917. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  46918. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46919. }
  46920. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit7 { \
  46921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46922. _ezchip_macro_read_value_ &= ~(0xFF); \
  46923. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  46924. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46925. }
  46926. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit0 { \
  46927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46928. _ezchip_macro_read_value_ &= ~(0xFF); \
  46929. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  46930. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46931. }
  46932. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit1 { \
  46933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46934. _ezchip_macro_read_value_ &= ~(0xFF); \
  46935. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  46936. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46937. }
  46938. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit2 { \
  46939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46940. _ezchip_macro_read_value_ &= ~(0xFF); \
  46941. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  46942. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46943. }
  46944. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit3 { \
  46945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46946. _ezchip_macro_read_value_ &= ~(0xFF); \
  46947. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  46948. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46949. }
  46950. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit4 { \
  46951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46952. _ezchip_macro_read_value_ &= ~(0xFF); \
  46953. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  46954. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46955. }
  46956. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit5 { \
  46957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46958. _ezchip_macro_read_value_ &= ~(0xFF); \
  46959. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  46960. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46961. }
  46962. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit6 { \
  46963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46964. _ezchip_macro_read_value_ &= ~(0xFF); \
  46965. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  46966. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46967. }
  46968. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit7 { \
  46969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46970. _ezchip_macro_read_value_ &= ~(0xFF); \
  46971. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  46972. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46973. }
  46974. #define SET_GPIO_28_doen_sdio1_pad_rst_n { \
  46975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46976. _ezchip_macro_read_value_ &= ~(0xFF); \
  46977. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  46978. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46979. }
  46980. #define SET_GPIO_28_doen_spdif_tx_sdout { \
  46981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46982. _ezchip_macro_read_value_ &= ~(0xFF); \
  46983. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  46984. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46985. }
  46986. #define SET_GPIO_28_doen_spdif_tx_sdout_oen { \
  46987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46988. _ezchip_macro_read_value_ &= ~(0xFF); \
  46989. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  46990. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46991. }
  46992. #define SET_GPIO_28_doen_spi0_pad_oe_n { \
  46993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46994. _ezchip_macro_read_value_ &= ~(0xFF); \
  46995. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  46996. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46997. }
  46998. #define SET_GPIO_28_doen_spi0_pad_sck_out { \
  46999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47000. _ezchip_macro_read_value_ &= ~(0xFF); \
  47001. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  47002. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47003. }
  47004. #define SET_GPIO_28_doen_spi0_pad_ss_0_n { \
  47005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47006. _ezchip_macro_read_value_ &= ~(0xFF); \
  47007. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  47008. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47009. }
  47010. #define SET_GPIO_28_doen_spi0_pad_ss_1_n { \
  47011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47012. _ezchip_macro_read_value_ &= ~(0xFF); \
  47013. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  47014. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47015. }
  47016. #define SET_GPIO_28_doen_spi0_pad_txd { \
  47017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47018. _ezchip_macro_read_value_ &= ~(0xFF); \
  47019. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  47020. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47021. }
  47022. #define SET_GPIO_28_doen_spi1_pad_oe_n { \
  47023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47024. _ezchip_macro_read_value_ &= ~(0xFF); \
  47025. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  47026. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47027. }
  47028. #define SET_GPIO_28_doen_spi1_pad_sck_out { \
  47029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47030. _ezchip_macro_read_value_ &= ~(0xFF); \
  47031. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  47032. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47033. }
  47034. #define SET_GPIO_28_doen_spi1_pad_ss_0_n { \
  47035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47036. _ezchip_macro_read_value_ &= ~(0xFF); \
  47037. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  47038. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47039. }
  47040. #define SET_GPIO_28_doen_spi1_pad_ss_1_n { \
  47041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47042. _ezchip_macro_read_value_ &= ~(0xFF); \
  47043. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  47044. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47045. }
  47046. #define SET_GPIO_28_doen_spi1_pad_txd { \
  47047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47048. _ezchip_macro_read_value_ &= ~(0xFF); \
  47049. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  47050. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47051. }
  47052. #define SET_GPIO_28_doen_spi2_pad_oe_n { \
  47053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47054. _ezchip_macro_read_value_ &= ~(0xFF); \
  47055. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  47056. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47057. }
  47058. #define SET_GPIO_28_doen_spi2_pad_sck_out { \
  47059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47060. _ezchip_macro_read_value_ &= ~(0xFF); \
  47061. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  47062. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47063. }
  47064. #define SET_GPIO_28_doen_spi2_pad_ss_0_n { \
  47065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47066. _ezchip_macro_read_value_ &= ~(0xFF); \
  47067. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  47068. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47069. }
  47070. #define SET_GPIO_28_doen_spi2_pad_ss_1_n { \
  47071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47072. _ezchip_macro_read_value_ &= ~(0xFF); \
  47073. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  47074. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47075. }
  47076. #define SET_GPIO_28_doen_spi2_pad_txd { \
  47077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47078. _ezchip_macro_read_value_ &= ~(0xFF); \
  47079. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  47080. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47081. }
  47082. #define SET_GPIO_28_doen_spi2ahb_pad_oe_n_bit0 { \
  47083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47084. _ezchip_macro_read_value_ &= ~(0xFF); \
  47085. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  47086. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47087. }
  47088. #define SET_GPIO_28_doen_spi2ahb_pad_oe_n_bit1 { \
  47089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47090. _ezchip_macro_read_value_ &= ~(0xFF); \
  47091. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  47092. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47093. }
  47094. #define SET_GPIO_28_doen_spi2ahb_pad_oe_n_bit2 { \
  47095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47096. _ezchip_macro_read_value_ &= ~(0xFF); \
  47097. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  47098. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47099. }
  47100. #define SET_GPIO_28_doen_spi2ahb_pad_oe_n_bit3 { \
  47101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47102. _ezchip_macro_read_value_ &= ~(0xFF); \
  47103. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  47104. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47105. }
  47106. #define SET_GPIO_28_doen_spi2ahb_pad_txd_bit0 { \
  47107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47108. _ezchip_macro_read_value_ &= ~(0xFF); \
  47109. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  47110. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47111. }
  47112. #define SET_GPIO_28_doen_spi2ahb_pad_txd_bit1 { \
  47113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47114. _ezchip_macro_read_value_ &= ~(0xFF); \
  47115. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  47116. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47117. }
  47118. #define SET_GPIO_28_doen_spi2ahb_pad_txd_bit2 { \
  47119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47120. _ezchip_macro_read_value_ &= ~(0xFF); \
  47121. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  47122. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47123. }
  47124. #define SET_GPIO_28_doen_spi2ahb_pad_txd_bit3 { \
  47125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47126. _ezchip_macro_read_value_ &= ~(0xFF); \
  47127. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  47128. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47129. }
  47130. #define SET_GPIO_28_doen_spi3_pad_oe_n { \
  47131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47132. _ezchip_macro_read_value_ &= ~(0xFF); \
  47133. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  47134. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47135. }
  47136. #define SET_GPIO_28_doen_spi3_pad_sck_out { \
  47137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47138. _ezchip_macro_read_value_ &= ~(0xFF); \
  47139. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  47140. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47141. }
  47142. #define SET_GPIO_28_doen_spi3_pad_ss_0_n { \
  47143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47144. _ezchip_macro_read_value_ &= ~(0xFF); \
  47145. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  47146. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47147. }
  47148. #define SET_GPIO_28_doen_spi3_pad_ss_1_n { \
  47149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47150. _ezchip_macro_read_value_ &= ~(0xFF); \
  47151. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  47152. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47153. }
  47154. #define SET_GPIO_28_doen_spi3_pad_txd { \
  47155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47156. _ezchip_macro_read_value_ &= ~(0xFF); \
  47157. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  47158. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47159. }
  47160. #define SET_GPIO_28_doen_uart0_pad_dtrn { \
  47161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47162. _ezchip_macro_read_value_ &= ~(0xFF); \
  47163. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  47164. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47165. }
  47166. #define SET_GPIO_28_doen_uart0_pad_rtsn { \
  47167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47168. _ezchip_macro_read_value_ &= ~(0xFF); \
  47169. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  47170. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47171. }
  47172. #define SET_GPIO_28_doen_uart0_pad_sout { \
  47173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47174. _ezchip_macro_read_value_ &= ~(0xFF); \
  47175. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  47176. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47177. }
  47178. #define SET_GPIO_28_doen_uart1_pad_sout { \
  47179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47180. _ezchip_macro_read_value_ &= ~(0xFF); \
  47181. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  47182. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47183. }
  47184. #define SET_GPIO_28_doen_uart2_pad_dtr_n { \
  47185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47186. _ezchip_macro_read_value_ &= ~(0xFF); \
  47187. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  47188. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47189. }
  47190. #define SET_GPIO_28_doen_uart2_pad_rts_n { \
  47191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47192. _ezchip_macro_read_value_ &= ~(0xFF); \
  47193. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  47194. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47195. }
  47196. #define SET_GPIO_28_doen_uart2_pad_sout { \
  47197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47198. _ezchip_macro_read_value_ &= ~(0xFF); \
  47199. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  47200. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47201. }
  47202. #define SET_GPIO_28_doen_uart3_pad_sout { \
  47203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47204. _ezchip_macro_read_value_ &= ~(0xFF); \
  47205. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  47206. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47207. }
  47208. #define SET_GPIO_28_doen_usb_drv_bus { \
  47209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47210. _ezchip_macro_read_value_ &= ~(0xFF); \
  47211. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  47212. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47213. }
  47214. #define SET_GPIO_29_dout_reverse_(en) { \
  47215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47216. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  47217. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  47218. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47219. }
  47220. #define SET_GPIO_29_dout_LOW { \
  47221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47222. _ezchip_macro_read_value_ &= ~(0xFF); \
  47223. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  47224. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47225. }
  47226. #define SET_GPIO_29_dout_HIGH { \
  47227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47228. _ezchip_macro_read_value_ &= ~(0xFF); \
  47229. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  47230. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47231. }
  47232. #define SET_GPIO_29_dout_clk_gmac_tophyref { \
  47233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47234. _ezchip_macro_read_value_ &= ~(0xFF); \
  47235. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  47236. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47237. }
  47238. #define SET_GPIO_29_dout_cpu_jtag_tdo { \
  47239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47240. _ezchip_macro_read_value_ &= ~(0xFF); \
  47241. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  47242. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47243. }
  47244. #define SET_GPIO_29_dout_cpu_jtag_tdo_oen { \
  47245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47246. _ezchip_macro_read_value_ &= ~(0xFF); \
  47247. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  47248. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47249. }
  47250. #define SET_GPIO_29_dout_dmic_clk_out { \
  47251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47252. _ezchip_macro_read_value_ &= ~(0xFF); \
  47253. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  47254. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47255. }
  47256. #define SET_GPIO_29_dout_dsp_JTDOEn_pad { \
  47257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47258. _ezchip_macro_read_value_ &= ~(0xFF); \
  47259. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  47260. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47261. }
  47262. #define SET_GPIO_29_dout_dsp_JTDO_pad { \
  47263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47264. _ezchip_macro_read_value_ &= ~(0xFF); \
  47265. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  47266. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47267. }
  47268. #define SET_GPIO_29_dout_i2c0_pad_sck_oe { \
  47269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47270. _ezchip_macro_read_value_ &= ~(0xFF); \
  47271. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  47272. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47273. }
  47274. #define SET_GPIO_29_dout_i2c0_pad_sda_oe { \
  47275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47276. _ezchip_macro_read_value_ &= ~(0xFF); \
  47277. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  47278. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47279. }
  47280. #define SET_GPIO_29_dout_i2c1_pad_sck_oe { \
  47281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47282. _ezchip_macro_read_value_ &= ~(0xFF); \
  47283. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  47284. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47285. }
  47286. #define SET_GPIO_29_dout_i2c1_pad_sda_oe { \
  47287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47288. _ezchip_macro_read_value_ &= ~(0xFF); \
  47289. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  47290. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47291. }
  47292. #define SET_GPIO_29_dout_i2c2_pad_sck_oe { \
  47293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47294. _ezchip_macro_read_value_ &= ~(0xFF); \
  47295. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  47296. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47297. }
  47298. #define SET_GPIO_29_dout_i2c2_pad_sda_oe { \
  47299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47300. _ezchip_macro_read_value_ &= ~(0xFF); \
  47301. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  47302. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47303. }
  47304. #define SET_GPIO_29_dout_i2c3_pad_sck_oe { \
  47305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47306. _ezchip_macro_read_value_ &= ~(0xFF); \
  47307. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  47308. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47309. }
  47310. #define SET_GPIO_29_dout_i2c3_pad_sda_oe { \
  47311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47312. _ezchip_macro_read_value_ &= ~(0xFF); \
  47313. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  47314. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47315. }
  47316. #define SET_GPIO_29_dout_i2srx_bclk_out { \
  47317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47318. _ezchip_macro_read_value_ &= ~(0xFF); \
  47319. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  47320. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47321. }
  47322. #define SET_GPIO_29_dout_i2srx_bclk_out_oen { \
  47323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47324. _ezchip_macro_read_value_ &= ~(0xFF); \
  47325. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  47326. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47327. }
  47328. #define SET_GPIO_29_dout_i2srx_lrck_out { \
  47329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47330. _ezchip_macro_read_value_ &= ~(0xFF); \
  47331. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  47332. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47333. }
  47334. #define SET_GPIO_29_dout_i2srx_lrck_out_oen { \
  47335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47336. _ezchip_macro_read_value_ &= ~(0xFF); \
  47337. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  47338. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47339. }
  47340. #define SET_GPIO_29_dout_i2srx_mclk_out { \
  47341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47342. _ezchip_macro_read_value_ &= ~(0xFF); \
  47343. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  47344. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47345. }
  47346. #define SET_GPIO_29_dout_i2stx_bclk_out { \
  47347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47348. _ezchip_macro_read_value_ &= ~(0xFF); \
  47349. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  47350. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47351. }
  47352. #define SET_GPIO_29_dout_i2stx_bclk_out_oen { \
  47353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47354. _ezchip_macro_read_value_ &= ~(0xFF); \
  47355. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  47356. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47357. }
  47358. #define SET_GPIO_29_dout_i2stx_lrck_out { \
  47359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47360. _ezchip_macro_read_value_ &= ~(0xFF); \
  47361. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  47362. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47363. }
  47364. #define SET_GPIO_29_dout_i2stx_lrckout_oen { \
  47365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47366. _ezchip_macro_read_value_ &= ~(0xFF); \
  47367. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  47368. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47369. }
  47370. #define SET_GPIO_29_dout_i2stx_mclk_out { \
  47371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47372. _ezchip_macro_read_value_ &= ~(0xFF); \
  47373. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  47374. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47375. }
  47376. #define SET_GPIO_29_dout_i2stx_sdout0 { \
  47377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47378. _ezchip_macro_read_value_ &= ~(0xFF); \
  47379. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  47380. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47381. }
  47382. #define SET_GPIO_29_dout_i2stx_sdout1 { \
  47383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47384. _ezchip_macro_read_value_ &= ~(0xFF); \
  47385. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  47386. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47387. }
  47388. #define SET_GPIO_29_dout_lcd_pad_csm_n { \
  47389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47390. _ezchip_macro_read_value_ &= ~(0xFF); \
  47391. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  47392. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47393. }
  47394. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit0 { \
  47395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47396. _ezchip_macro_read_value_ &= ~(0xFF); \
  47397. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  47398. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47399. }
  47400. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit1 { \
  47401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47402. _ezchip_macro_read_value_ &= ~(0xFF); \
  47403. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  47404. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47405. }
  47406. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit2 { \
  47407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47408. _ezchip_macro_read_value_ &= ~(0xFF); \
  47409. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  47410. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47411. }
  47412. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit3 { \
  47413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47414. _ezchip_macro_read_value_ &= ~(0xFF); \
  47415. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  47416. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47417. }
  47418. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit4 { \
  47419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47420. _ezchip_macro_read_value_ &= ~(0xFF); \
  47421. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  47422. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47423. }
  47424. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit5 { \
  47425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47426. _ezchip_macro_read_value_ &= ~(0xFF); \
  47427. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  47428. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47429. }
  47430. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit6 { \
  47431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47432. _ezchip_macro_read_value_ &= ~(0xFF); \
  47433. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  47434. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47435. }
  47436. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit7 { \
  47437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47438. _ezchip_macro_read_value_ &= ~(0xFF); \
  47439. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  47440. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47441. }
  47442. #define SET_GPIO_29_dout_pwm_pad_out_bit0 { \
  47443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47444. _ezchip_macro_read_value_ &= ~(0xFF); \
  47445. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  47446. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47447. }
  47448. #define SET_GPIO_29_dout_pwm_pad_out_bit1 { \
  47449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47450. _ezchip_macro_read_value_ &= ~(0xFF); \
  47451. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  47452. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47453. }
  47454. #define SET_GPIO_29_dout_pwm_pad_out_bit2 { \
  47455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47456. _ezchip_macro_read_value_ &= ~(0xFF); \
  47457. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  47458. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47459. }
  47460. #define SET_GPIO_29_dout_pwm_pad_out_bit3 { \
  47461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47462. _ezchip_macro_read_value_ &= ~(0xFF); \
  47463. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  47464. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47465. }
  47466. #define SET_GPIO_29_dout_pwm_pad_out_bit4 { \
  47467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47468. _ezchip_macro_read_value_ &= ~(0xFF); \
  47469. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  47470. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47471. }
  47472. #define SET_GPIO_29_dout_pwm_pad_out_bit5 { \
  47473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47474. _ezchip_macro_read_value_ &= ~(0xFF); \
  47475. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  47476. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47477. }
  47478. #define SET_GPIO_29_dout_pwm_pad_out_bit6 { \
  47479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47480. _ezchip_macro_read_value_ &= ~(0xFF); \
  47481. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  47482. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47483. }
  47484. #define SET_GPIO_29_dout_pwm_pad_out_bit7 { \
  47485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47486. _ezchip_macro_read_value_ &= ~(0xFF); \
  47487. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  47488. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47489. }
  47490. #define SET_GPIO_29_dout_pwmdac_left_out { \
  47491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47492. _ezchip_macro_read_value_ &= ~(0xFF); \
  47493. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  47494. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47495. }
  47496. #define SET_GPIO_29_dout_pwmdac_right_out { \
  47497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47498. _ezchip_macro_read_value_ &= ~(0xFF); \
  47499. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  47500. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47501. }
  47502. #define SET_GPIO_29_dout_qspi_csn1_out { \
  47503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47504. _ezchip_macro_read_value_ &= ~(0xFF); \
  47505. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  47506. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47507. }
  47508. #define SET_GPIO_29_dout_qspi_csn2_out { \
  47509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47510. _ezchip_macro_read_value_ &= ~(0xFF); \
  47511. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  47512. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47513. }
  47514. #define SET_GPIO_29_dout_qspi_csn3_out { \
  47515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47516. _ezchip_macro_read_value_ &= ~(0xFF); \
  47517. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  47518. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47519. }
  47520. #define SET_GPIO_29_dout_register23_SCFG_cmsensor_rst0 { \
  47521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47522. _ezchip_macro_read_value_ &= ~(0xFF); \
  47523. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  47524. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47525. }
  47526. #define SET_GPIO_29_dout_register23_SCFG_cmsensor_rst1 { \
  47527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47528. _ezchip_macro_read_value_ &= ~(0xFF); \
  47529. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  47530. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47531. }
  47532. #define SET_GPIO_29_dout_register32_SCFG_gmac_phy_rstn { \
  47533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47534. _ezchip_macro_read_value_ &= ~(0xFF); \
  47535. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  47536. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47537. }
  47538. #define SET_GPIO_29_dout_sdio0_pad_card_power_en { \
  47539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47540. _ezchip_macro_read_value_ &= ~(0xFF); \
  47541. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  47542. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47543. }
  47544. #define SET_GPIO_29_dout_sdio0_pad_cclk_out { \
  47545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47546. _ezchip_macro_read_value_ &= ~(0xFF); \
  47547. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  47548. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47549. }
  47550. #define SET_GPIO_29_dout_sdio0_pad_ccmd_oe { \
  47551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47552. _ezchip_macro_read_value_ &= ~(0xFF); \
  47553. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  47554. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47555. }
  47556. #define SET_GPIO_29_dout_sdio0_pad_ccmd_out { \
  47557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47558. _ezchip_macro_read_value_ &= ~(0xFF); \
  47559. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  47560. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47561. }
  47562. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit0 { \
  47563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47564. _ezchip_macro_read_value_ &= ~(0xFF); \
  47565. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  47566. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47567. }
  47568. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit1 { \
  47569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47570. _ezchip_macro_read_value_ &= ~(0xFF); \
  47571. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  47572. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47573. }
  47574. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit2 { \
  47575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47576. _ezchip_macro_read_value_ &= ~(0xFF); \
  47577. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  47578. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47579. }
  47580. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit3 { \
  47581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47582. _ezchip_macro_read_value_ &= ~(0xFF); \
  47583. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  47584. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47585. }
  47586. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit4 { \
  47587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47588. _ezchip_macro_read_value_ &= ~(0xFF); \
  47589. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  47590. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47591. }
  47592. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit5 { \
  47593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47594. _ezchip_macro_read_value_ &= ~(0xFF); \
  47595. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  47596. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47597. }
  47598. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit6 { \
  47599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47600. _ezchip_macro_read_value_ &= ~(0xFF); \
  47601. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  47602. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47603. }
  47604. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit7 { \
  47605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47606. _ezchip_macro_read_value_ &= ~(0xFF); \
  47607. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  47608. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47609. }
  47610. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit0 { \
  47611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47612. _ezchip_macro_read_value_ &= ~(0xFF); \
  47613. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  47614. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47615. }
  47616. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit1 { \
  47617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47618. _ezchip_macro_read_value_ &= ~(0xFF); \
  47619. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  47620. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47621. }
  47622. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit2 { \
  47623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47624. _ezchip_macro_read_value_ &= ~(0xFF); \
  47625. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  47626. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47627. }
  47628. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit3 { \
  47629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47630. _ezchip_macro_read_value_ &= ~(0xFF); \
  47631. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  47632. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47633. }
  47634. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit4 { \
  47635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47636. _ezchip_macro_read_value_ &= ~(0xFF); \
  47637. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  47638. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47639. }
  47640. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit5 { \
  47641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47642. _ezchip_macro_read_value_ &= ~(0xFF); \
  47643. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  47644. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47645. }
  47646. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit6 { \
  47647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47648. _ezchip_macro_read_value_ &= ~(0xFF); \
  47649. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  47650. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47651. }
  47652. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit7 { \
  47653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47654. _ezchip_macro_read_value_ &= ~(0xFF); \
  47655. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  47656. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47657. }
  47658. #define SET_GPIO_29_dout_sdio0_pad_rst_n { \
  47659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47660. _ezchip_macro_read_value_ &= ~(0xFF); \
  47661. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  47662. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47663. }
  47664. #define SET_GPIO_29_dout_sdio1_pad_card_power_en { \
  47665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47666. _ezchip_macro_read_value_ &= ~(0xFF); \
  47667. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  47668. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47669. }
  47670. #define SET_GPIO_29_dout_sdio1_pad_cclk_out { \
  47671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47672. _ezchip_macro_read_value_ &= ~(0xFF); \
  47673. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  47674. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47675. }
  47676. #define SET_GPIO_29_dout_sdio1_pad_ccmd_oe { \
  47677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47678. _ezchip_macro_read_value_ &= ~(0xFF); \
  47679. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  47680. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47681. }
  47682. #define SET_GPIO_29_dout_sdio1_pad_ccmd_out { \
  47683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47684. _ezchip_macro_read_value_ &= ~(0xFF); \
  47685. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  47686. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47687. }
  47688. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit0 { \
  47689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47690. _ezchip_macro_read_value_ &= ~(0xFF); \
  47691. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  47692. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47693. }
  47694. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit1 { \
  47695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47696. _ezchip_macro_read_value_ &= ~(0xFF); \
  47697. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  47698. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47699. }
  47700. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit2 { \
  47701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47702. _ezchip_macro_read_value_ &= ~(0xFF); \
  47703. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  47704. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47705. }
  47706. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit3 { \
  47707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47708. _ezchip_macro_read_value_ &= ~(0xFF); \
  47709. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  47710. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47711. }
  47712. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit4 { \
  47713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47714. _ezchip_macro_read_value_ &= ~(0xFF); \
  47715. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  47716. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47717. }
  47718. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit5 { \
  47719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47720. _ezchip_macro_read_value_ &= ~(0xFF); \
  47721. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  47722. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47723. }
  47724. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit6 { \
  47725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47726. _ezchip_macro_read_value_ &= ~(0xFF); \
  47727. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  47728. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47729. }
  47730. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit7 { \
  47731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47732. _ezchip_macro_read_value_ &= ~(0xFF); \
  47733. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  47734. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47735. }
  47736. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit0 { \
  47737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47738. _ezchip_macro_read_value_ &= ~(0xFF); \
  47739. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  47740. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47741. }
  47742. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit1 { \
  47743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47744. _ezchip_macro_read_value_ &= ~(0xFF); \
  47745. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  47746. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47747. }
  47748. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit2 { \
  47749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47750. _ezchip_macro_read_value_ &= ~(0xFF); \
  47751. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  47752. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47753. }
  47754. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit3 { \
  47755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47756. _ezchip_macro_read_value_ &= ~(0xFF); \
  47757. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  47758. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47759. }
  47760. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit4 { \
  47761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47762. _ezchip_macro_read_value_ &= ~(0xFF); \
  47763. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  47764. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47765. }
  47766. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit5 { \
  47767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47768. _ezchip_macro_read_value_ &= ~(0xFF); \
  47769. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  47770. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47771. }
  47772. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit6 { \
  47773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47774. _ezchip_macro_read_value_ &= ~(0xFF); \
  47775. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  47776. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47777. }
  47778. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit7 { \
  47779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47780. _ezchip_macro_read_value_ &= ~(0xFF); \
  47781. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  47782. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47783. }
  47784. #define SET_GPIO_29_dout_sdio1_pad_rst_n { \
  47785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47786. _ezchip_macro_read_value_ &= ~(0xFF); \
  47787. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  47788. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47789. }
  47790. #define SET_GPIO_29_dout_spdif_tx_sdout { \
  47791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47792. _ezchip_macro_read_value_ &= ~(0xFF); \
  47793. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  47794. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47795. }
  47796. #define SET_GPIO_29_dout_spdif_tx_sdout_oen { \
  47797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47798. _ezchip_macro_read_value_ &= ~(0xFF); \
  47799. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  47800. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47801. }
  47802. #define SET_GPIO_29_dout_spi0_pad_oe_n { \
  47803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47804. _ezchip_macro_read_value_ &= ~(0xFF); \
  47805. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  47806. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47807. }
  47808. #define SET_GPIO_29_dout_spi0_pad_sck_out { \
  47809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47810. _ezchip_macro_read_value_ &= ~(0xFF); \
  47811. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  47812. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47813. }
  47814. #define SET_GPIO_29_dout_spi0_pad_ss_0_n { \
  47815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47816. _ezchip_macro_read_value_ &= ~(0xFF); \
  47817. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  47818. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47819. }
  47820. #define SET_GPIO_29_dout_spi0_pad_ss_1_n { \
  47821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47822. _ezchip_macro_read_value_ &= ~(0xFF); \
  47823. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  47824. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47825. }
  47826. #define SET_GPIO_29_dout_spi0_pad_txd { \
  47827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47828. _ezchip_macro_read_value_ &= ~(0xFF); \
  47829. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  47830. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47831. }
  47832. #define SET_GPIO_29_dout_spi1_pad_oe_n { \
  47833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47834. _ezchip_macro_read_value_ &= ~(0xFF); \
  47835. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  47836. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47837. }
  47838. #define SET_GPIO_29_dout_spi1_pad_sck_out { \
  47839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47840. _ezchip_macro_read_value_ &= ~(0xFF); \
  47841. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  47842. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47843. }
  47844. #define SET_GPIO_29_dout_spi1_pad_ss_0_n { \
  47845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47846. _ezchip_macro_read_value_ &= ~(0xFF); \
  47847. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  47848. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47849. }
  47850. #define SET_GPIO_29_dout_spi1_pad_ss_1_n { \
  47851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47852. _ezchip_macro_read_value_ &= ~(0xFF); \
  47853. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  47854. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47855. }
  47856. #define SET_GPIO_29_dout_spi1_pad_txd { \
  47857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47858. _ezchip_macro_read_value_ &= ~(0xFF); \
  47859. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  47860. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47861. }
  47862. #define SET_GPIO_29_dout_spi2_pad_oe_n { \
  47863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47864. _ezchip_macro_read_value_ &= ~(0xFF); \
  47865. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  47866. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47867. }
  47868. #define SET_GPIO_29_dout_spi2_pad_sck_out { \
  47869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47870. _ezchip_macro_read_value_ &= ~(0xFF); \
  47871. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  47872. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47873. }
  47874. #define SET_GPIO_29_dout_spi2_pad_ss_0_n { \
  47875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47876. _ezchip_macro_read_value_ &= ~(0xFF); \
  47877. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  47878. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47879. }
  47880. #define SET_GPIO_29_dout_spi2_pad_ss_1_n { \
  47881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47882. _ezchip_macro_read_value_ &= ~(0xFF); \
  47883. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  47884. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47885. }
  47886. #define SET_GPIO_29_dout_spi2_pad_txd { \
  47887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47888. _ezchip_macro_read_value_ &= ~(0xFF); \
  47889. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  47890. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47891. }
  47892. #define SET_GPIO_29_dout_spi2ahb_pad_oe_n_bit0 { \
  47893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47894. _ezchip_macro_read_value_ &= ~(0xFF); \
  47895. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  47896. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47897. }
  47898. #define SET_GPIO_29_dout_spi2ahb_pad_oe_n_bit1 { \
  47899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47900. _ezchip_macro_read_value_ &= ~(0xFF); \
  47901. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  47902. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47903. }
  47904. #define SET_GPIO_29_dout_spi2ahb_pad_oe_n_bit2 { \
  47905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47906. _ezchip_macro_read_value_ &= ~(0xFF); \
  47907. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  47908. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47909. }
  47910. #define SET_GPIO_29_dout_spi2ahb_pad_oe_n_bit3 { \
  47911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47912. _ezchip_macro_read_value_ &= ~(0xFF); \
  47913. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  47914. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47915. }
  47916. #define SET_GPIO_29_dout_spi2ahb_pad_txd_bit0 { \
  47917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47918. _ezchip_macro_read_value_ &= ~(0xFF); \
  47919. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  47920. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47921. }
  47922. #define SET_GPIO_29_dout_spi2ahb_pad_txd_bit1 { \
  47923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47924. _ezchip_macro_read_value_ &= ~(0xFF); \
  47925. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  47926. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47927. }
  47928. #define SET_GPIO_29_dout_spi2ahb_pad_txd_bit2 { \
  47929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47930. _ezchip_macro_read_value_ &= ~(0xFF); \
  47931. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  47932. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47933. }
  47934. #define SET_GPIO_29_dout_spi2ahb_pad_txd_bit3 { \
  47935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47936. _ezchip_macro_read_value_ &= ~(0xFF); \
  47937. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  47938. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47939. }
  47940. #define SET_GPIO_29_dout_spi3_pad_oe_n { \
  47941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47942. _ezchip_macro_read_value_ &= ~(0xFF); \
  47943. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  47944. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47945. }
  47946. #define SET_GPIO_29_dout_spi3_pad_sck_out { \
  47947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47948. _ezchip_macro_read_value_ &= ~(0xFF); \
  47949. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  47950. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47951. }
  47952. #define SET_GPIO_29_dout_spi3_pad_ss_0_n { \
  47953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47954. _ezchip_macro_read_value_ &= ~(0xFF); \
  47955. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  47956. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47957. }
  47958. #define SET_GPIO_29_dout_spi3_pad_ss_1_n { \
  47959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47960. _ezchip_macro_read_value_ &= ~(0xFF); \
  47961. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  47962. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47963. }
  47964. #define SET_GPIO_29_dout_spi3_pad_txd { \
  47965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47966. _ezchip_macro_read_value_ &= ~(0xFF); \
  47967. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  47968. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47969. }
  47970. #define SET_GPIO_29_dout_uart0_pad_dtrn { \
  47971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47972. _ezchip_macro_read_value_ &= ~(0xFF); \
  47973. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  47974. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47975. }
  47976. #define SET_GPIO_29_dout_uart0_pad_rtsn { \
  47977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47978. _ezchip_macro_read_value_ &= ~(0xFF); \
  47979. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  47980. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47981. }
  47982. #define SET_GPIO_29_dout_uart0_pad_sout { \
  47983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47984. _ezchip_macro_read_value_ &= ~(0xFF); \
  47985. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  47986. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47987. }
  47988. #define SET_GPIO_29_dout_uart1_pad_sout { \
  47989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47990. _ezchip_macro_read_value_ &= ~(0xFF); \
  47991. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  47992. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47993. }
  47994. #define SET_GPIO_29_dout_uart2_pad_dtr_n { \
  47995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47996. _ezchip_macro_read_value_ &= ~(0xFF); \
  47997. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  47998. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47999. }
  48000. #define SET_GPIO_29_dout_uart2_pad_rts_n { \
  48001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  48002. _ezchip_macro_read_value_ &= ~(0xFF); \
  48003. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  48004. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48005. }
  48006. #define SET_GPIO_29_dout_uart2_pad_sout { \
  48007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  48008. _ezchip_macro_read_value_ &= ~(0xFF); \
  48009. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  48010. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48011. }
  48012. #define SET_GPIO_29_dout_uart3_pad_sout { \
  48013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  48014. _ezchip_macro_read_value_ &= ~(0xFF); \
  48015. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  48016. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48017. }
  48018. #define SET_GPIO_29_dout_usb_drv_bus { \
  48019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  48020. _ezchip_macro_read_value_ &= ~(0xFF); \
  48021. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  48022. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48023. }
  48024. #define SET_GPIO_29_doen_reverse_(en) { \
  48025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48026. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  48027. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  48028. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48029. }
  48030. #define SET_GPIO_29_doen_LOW { \
  48031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48032. _ezchip_macro_read_value_ &= ~(0xFF); \
  48033. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  48034. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48035. }
  48036. #define SET_GPIO_29_doen_HIGH { \
  48037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48038. _ezchip_macro_read_value_ &= ~(0xFF); \
  48039. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  48040. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48041. }
  48042. #define SET_GPIO_29_doen_clk_gmac_tophyref { \
  48043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48044. _ezchip_macro_read_value_ &= ~(0xFF); \
  48045. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  48046. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48047. }
  48048. #define SET_GPIO_29_doen_cpu_jtag_tdo { \
  48049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48050. _ezchip_macro_read_value_ &= ~(0xFF); \
  48051. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  48052. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48053. }
  48054. #define SET_GPIO_29_doen_cpu_jtag_tdo_oen { \
  48055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48056. _ezchip_macro_read_value_ &= ~(0xFF); \
  48057. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  48058. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48059. }
  48060. #define SET_GPIO_29_doen_dmic_clk_out { \
  48061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48062. _ezchip_macro_read_value_ &= ~(0xFF); \
  48063. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  48064. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48065. }
  48066. #define SET_GPIO_29_doen_dsp_JTDOEn_pad { \
  48067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48068. _ezchip_macro_read_value_ &= ~(0xFF); \
  48069. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  48070. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48071. }
  48072. #define SET_GPIO_29_doen_dsp_JTDO_pad { \
  48073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48074. _ezchip_macro_read_value_ &= ~(0xFF); \
  48075. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  48076. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48077. }
  48078. #define SET_GPIO_29_doen_i2c0_pad_sck_oe { \
  48079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48080. _ezchip_macro_read_value_ &= ~(0xFF); \
  48081. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  48082. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48083. }
  48084. #define SET_GPIO_29_doen_i2c0_pad_sda_oe { \
  48085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48086. _ezchip_macro_read_value_ &= ~(0xFF); \
  48087. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  48088. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48089. }
  48090. #define SET_GPIO_29_doen_i2c1_pad_sck_oe { \
  48091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48092. _ezchip_macro_read_value_ &= ~(0xFF); \
  48093. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  48094. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48095. }
  48096. #define SET_GPIO_29_doen_i2c1_pad_sda_oe { \
  48097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48098. _ezchip_macro_read_value_ &= ~(0xFF); \
  48099. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  48100. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48101. }
  48102. #define SET_GPIO_29_doen_i2c2_pad_sck_oe { \
  48103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48104. _ezchip_macro_read_value_ &= ~(0xFF); \
  48105. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  48106. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48107. }
  48108. #define SET_GPIO_29_doen_i2c2_pad_sda_oe { \
  48109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48110. _ezchip_macro_read_value_ &= ~(0xFF); \
  48111. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  48112. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48113. }
  48114. #define SET_GPIO_29_doen_i2c3_pad_sck_oe { \
  48115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48116. _ezchip_macro_read_value_ &= ~(0xFF); \
  48117. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  48118. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48119. }
  48120. #define SET_GPIO_29_doen_i2c3_pad_sda_oe { \
  48121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48122. _ezchip_macro_read_value_ &= ~(0xFF); \
  48123. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  48124. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48125. }
  48126. #define SET_GPIO_29_doen_i2srx_bclk_out { \
  48127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48128. _ezchip_macro_read_value_ &= ~(0xFF); \
  48129. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  48130. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48131. }
  48132. #define SET_GPIO_29_doen_i2srx_bclk_out_oen { \
  48133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48134. _ezchip_macro_read_value_ &= ~(0xFF); \
  48135. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  48136. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48137. }
  48138. #define SET_GPIO_29_doen_i2srx_lrck_out { \
  48139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48140. _ezchip_macro_read_value_ &= ~(0xFF); \
  48141. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  48142. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48143. }
  48144. #define SET_GPIO_29_doen_i2srx_lrck_out_oen { \
  48145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48146. _ezchip_macro_read_value_ &= ~(0xFF); \
  48147. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  48148. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48149. }
  48150. #define SET_GPIO_29_doen_i2srx_mclk_out { \
  48151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48152. _ezchip_macro_read_value_ &= ~(0xFF); \
  48153. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  48154. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48155. }
  48156. #define SET_GPIO_29_doen_i2stx_bclk_out { \
  48157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48158. _ezchip_macro_read_value_ &= ~(0xFF); \
  48159. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  48160. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48161. }
  48162. #define SET_GPIO_29_doen_i2stx_bclk_out_oen { \
  48163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48164. _ezchip_macro_read_value_ &= ~(0xFF); \
  48165. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  48166. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48167. }
  48168. #define SET_GPIO_29_doen_i2stx_lrck_out { \
  48169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48170. _ezchip_macro_read_value_ &= ~(0xFF); \
  48171. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  48172. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48173. }
  48174. #define SET_GPIO_29_doen_i2stx_lrckout_oen { \
  48175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48176. _ezchip_macro_read_value_ &= ~(0xFF); \
  48177. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  48178. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48179. }
  48180. #define SET_GPIO_29_doen_i2stx_mclk_out { \
  48181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48182. _ezchip_macro_read_value_ &= ~(0xFF); \
  48183. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  48184. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48185. }
  48186. #define SET_GPIO_29_doen_i2stx_sdout0 { \
  48187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48188. _ezchip_macro_read_value_ &= ~(0xFF); \
  48189. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  48190. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48191. }
  48192. #define SET_GPIO_29_doen_i2stx_sdout1 { \
  48193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48194. _ezchip_macro_read_value_ &= ~(0xFF); \
  48195. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  48196. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48197. }
  48198. #define SET_GPIO_29_doen_lcd_pad_csm_n { \
  48199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48200. _ezchip_macro_read_value_ &= ~(0xFF); \
  48201. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  48202. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48203. }
  48204. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit0 { \
  48205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48206. _ezchip_macro_read_value_ &= ~(0xFF); \
  48207. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  48208. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48209. }
  48210. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit1 { \
  48211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48212. _ezchip_macro_read_value_ &= ~(0xFF); \
  48213. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  48214. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48215. }
  48216. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit2 { \
  48217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48218. _ezchip_macro_read_value_ &= ~(0xFF); \
  48219. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  48220. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48221. }
  48222. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit3 { \
  48223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48224. _ezchip_macro_read_value_ &= ~(0xFF); \
  48225. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  48226. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48227. }
  48228. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit4 { \
  48229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48230. _ezchip_macro_read_value_ &= ~(0xFF); \
  48231. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  48232. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48233. }
  48234. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit5 { \
  48235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48236. _ezchip_macro_read_value_ &= ~(0xFF); \
  48237. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  48238. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48239. }
  48240. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit6 { \
  48241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48242. _ezchip_macro_read_value_ &= ~(0xFF); \
  48243. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  48244. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48245. }
  48246. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit7 { \
  48247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48248. _ezchip_macro_read_value_ &= ~(0xFF); \
  48249. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  48250. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48251. }
  48252. #define SET_GPIO_29_doen_pwm_pad_out_bit0 { \
  48253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48254. _ezchip_macro_read_value_ &= ~(0xFF); \
  48255. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  48256. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48257. }
  48258. #define SET_GPIO_29_doen_pwm_pad_out_bit1 { \
  48259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48260. _ezchip_macro_read_value_ &= ~(0xFF); \
  48261. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  48262. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48263. }
  48264. #define SET_GPIO_29_doen_pwm_pad_out_bit2 { \
  48265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48266. _ezchip_macro_read_value_ &= ~(0xFF); \
  48267. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  48268. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48269. }
  48270. #define SET_GPIO_29_doen_pwm_pad_out_bit3 { \
  48271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48272. _ezchip_macro_read_value_ &= ~(0xFF); \
  48273. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  48274. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48275. }
  48276. #define SET_GPIO_29_doen_pwm_pad_out_bit4 { \
  48277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48278. _ezchip_macro_read_value_ &= ~(0xFF); \
  48279. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  48280. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48281. }
  48282. #define SET_GPIO_29_doen_pwm_pad_out_bit5 { \
  48283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48284. _ezchip_macro_read_value_ &= ~(0xFF); \
  48285. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  48286. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48287. }
  48288. #define SET_GPIO_29_doen_pwm_pad_out_bit6 { \
  48289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48290. _ezchip_macro_read_value_ &= ~(0xFF); \
  48291. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  48292. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48293. }
  48294. #define SET_GPIO_29_doen_pwm_pad_out_bit7 { \
  48295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48296. _ezchip_macro_read_value_ &= ~(0xFF); \
  48297. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  48298. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48299. }
  48300. #define SET_GPIO_29_doen_pwmdac_left_out { \
  48301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48302. _ezchip_macro_read_value_ &= ~(0xFF); \
  48303. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  48304. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48305. }
  48306. #define SET_GPIO_29_doen_pwmdac_right_out { \
  48307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48308. _ezchip_macro_read_value_ &= ~(0xFF); \
  48309. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  48310. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48311. }
  48312. #define SET_GPIO_29_doen_qspi_csn1_out { \
  48313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48314. _ezchip_macro_read_value_ &= ~(0xFF); \
  48315. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  48316. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48317. }
  48318. #define SET_GPIO_29_doen_qspi_csn2_out { \
  48319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48320. _ezchip_macro_read_value_ &= ~(0xFF); \
  48321. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  48322. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48323. }
  48324. #define SET_GPIO_29_doen_qspi_csn3_out { \
  48325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48326. _ezchip_macro_read_value_ &= ~(0xFF); \
  48327. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  48328. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48329. }
  48330. #define SET_GPIO_29_doen_register23_SCFG_cmsensor_rst0 { \
  48331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48332. _ezchip_macro_read_value_ &= ~(0xFF); \
  48333. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  48334. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48335. }
  48336. #define SET_GPIO_29_doen_register23_SCFG_cmsensor_rst1 { \
  48337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48338. _ezchip_macro_read_value_ &= ~(0xFF); \
  48339. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  48340. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48341. }
  48342. #define SET_GPIO_29_doen_register32_SCFG_gmac_phy_rstn { \
  48343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48344. _ezchip_macro_read_value_ &= ~(0xFF); \
  48345. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  48346. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48347. }
  48348. #define SET_GPIO_29_doen_sdio0_pad_card_power_en { \
  48349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48350. _ezchip_macro_read_value_ &= ~(0xFF); \
  48351. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  48352. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48353. }
  48354. #define SET_GPIO_29_doen_sdio0_pad_cclk_out { \
  48355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48356. _ezchip_macro_read_value_ &= ~(0xFF); \
  48357. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  48358. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48359. }
  48360. #define SET_GPIO_29_doen_sdio0_pad_ccmd_oe { \
  48361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48362. _ezchip_macro_read_value_ &= ~(0xFF); \
  48363. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  48364. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48365. }
  48366. #define SET_GPIO_29_doen_sdio0_pad_ccmd_out { \
  48367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48368. _ezchip_macro_read_value_ &= ~(0xFF); \
  48369. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  48370. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48371. }
  48372. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit0 { \
  48373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48374. _ezchip_macro_read_value_ &= ~(0xFF); \
  48375. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  48376. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48377. }
  48378. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit1 { \
  48379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48380. _ezchip_macro_read_value_ &= ~(0xFF); \
  48381. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  48382. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48383. }
  48384. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit2 { \
  48385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48386. _ezchip_macro_read_value_ &= ~(0xFF); \
  48387. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  48388. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48389. }
  48390. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit3 { \
  48391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48392. _ezchip_macro_read_value_ &= ~(0xFF); \
  48393. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  48394. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48395. }
  48396. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit4 { \
  48397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48398. _ezchip_macro_read_value_ &= ~(0xFF); \
  48399. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  48400. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48401. }
  48402. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit5 { \
  48403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48404. _ezchip_macro_read_value_ &= ~(0xFF); \
  48405. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  48406. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48407. }
  48408. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit6 { \
  48409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48410. _ezchip_macro_read_value_ &= ~(0xFF); \
  48411. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  48412. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48413. }
  48414. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit7 { \
  48415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48416. _ezchip_macro_read_value_ &= ~(0xFF); \
  48417. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  48418. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48419. }
  48420. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit0 { \
  48421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48422. _ezchip_macro_read_value_ &= ~(0xFF); \
  48423. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  48424. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48425. }
  48426. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit1 { \
  48427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48428. _ezchip_macro_read_value_ &= ~(0xFF); \
  48429. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  48430. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48431. }
  48432. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit2 { \
  48433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48434. _ezchip_macro_read_value_ &= ~(0xFF); \
  48435. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  48436. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48437. }
  48438. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit3 { \
  48439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48440. _ezchip_macro_read_value_ &= ~(0xFF); \
  48441. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  48442. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48443. }
  48444. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit4 { \
  48445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48446. _ezchip_macro_read_value_ &= ~(0xFF); \
  48447. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  48448. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48449. }
  48450. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit5 { \
  48451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48452. _ezchip_macro_read_value_ &= ~(0xFF); \
  48453. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  48454. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48455. }
  48456. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit6 { \
  48457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48458. _ezchip_macro_read_value_ &= ~(0xFF); \
  48459. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  48460. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48461. }
  48462. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit7 { \
  48463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48464. _ezchip_macro_read_value_ &= ~(0xFF); \
  48465. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  48466. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48467. }
  48468. #define SET_GPIO_29_doen_sdio0_pad_rst_n { \
  48469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48470. _ezchip_macro_read_value_ &= ~(0xFF); \
  48471. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  48472. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48473. }
  48474. #define SET_GPIO_29_doen_sdio1_pad_card_power_en { \
  48475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48476. _ezchip_macro_read_value_ &= ~(0xFF); \
  48477. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  48478. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48479. }
  48480. #define SET_GPIO_29_doen_sdio1_pad_cclk_out { \
  48481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48482. _ezchip_macro_read_value_ &= ~(0xFF); \
  48483. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  48484. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48485. }
  48486. #define SET_GPIO_29_doen_sdio1_pad_ccmd_oe { \
  48487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48488. _ezchip_macro_read_value_ &= ~(0xFF); \
  48489. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  48490. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48491. }
  48492. #define SET_GPIO_29_doen_sdio1_pad_ccmd_out { \
  48493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48494. _ezchip_macro_read_value_ &= ~(0xFF); \
  48495. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  48496. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48497. }
  48498. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit0 { \
  48499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48500. _ezchip_macro_read_value_ &= ~(0xFF); \
  48501. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  48502. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48503. }
  48504. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit1 { \
  48505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48506. _ezchip_macro_read_value_ &= ~(0xFF); \
  48507. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  48508. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48509. }
  48510. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit2 { \
  48511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48512. _ezchip_macro_read_value_ &= ~(0xFF); \
  48513. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  48514. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48515. }
  48516. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit3 { \
  48517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48518. _ezchip_macro_read_value_ &= ~(0xFF); \
  48519. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  48520. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48521. }
  48522. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit4 { \
  48523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48524. _ezchip_macro_read_value_ &= ~(0xFF); \
  48525. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  48526. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48527. }
  48528. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit5 { \
  48529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48530. _ezchip_macro_read_value_ &= ~(0xFF); \
  48531. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  48532. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48533. }
  48534. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit6 { \
  48535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48536. _ezchip_macro_read_value_ &= ~(0xFF); \
  48537. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  48538. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48539. }
  48540. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit7 { \
  48541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48542. _ezchip_macro_read_value_ &= ~(0xFF); \
  48543. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  48544. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48545. }
  48546. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit0 { \
  48547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48548. _ezchip_macro_read_value_ &= ~(0xFF); \
  48549. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  48550. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48551. }
  48552. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit1 { \
  48553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48554. _ezchip_macro_read_value_ &= ~(0xFF); \
  48555. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  48556. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48557. }
  48558. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit2 { \
  48559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48560. _ezchip_macro_read_value_ &= ~(0xFF); \
  48561. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  48562. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48563. }
  48564. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit3 { \
  48565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48566. _ezchip_macro_read_value_ &= ~(0xFF); \
  48567. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  48568. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48569. }
  48570. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit4 { \
  48571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48572. _ezchip_macro_read_value_ &= ~(0xFF); \
  48573. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  48574. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48575. }
  48576. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit5 { \
  48577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48578. _ezchip_macro_read_value_ &= ~(0xFF); \
  48579. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  48580. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48581. }
  48582. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit6 { \
  48583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48584. _ezchip_macro_read_value_ &= ~(0xFF); \
  48585. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  48586. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48587. }
  48588. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit7 { \
  48589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48590. _ezchip_macro_read_value_ &= ~(0xFF); \
  48591. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  48592. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48593. }
  48594. #define SET_GPIO_29_doen_sdio1_pad_rst_n { \
  48595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48596. _ezchip_macro_read_value_ &= ~(0xFF); \
  48597. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  48598. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48599. }
  48600. #define SET_GPIO_29_doen_spdif_tx_sdout { \
  48601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48602. _ezchip_macro_read_value_ &= ~(0xFF); \
  48603. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  48604. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48605. }
  48606. #define SET_GPIO_29_doen_spdif_tx_sdout_oen { \
  48607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48608. _ezchip_macro_read_value_ &= ~(0xFF); \
  48609. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  48610. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48611. }
  48612. #define SET_GPIO_29_doen_spi0_pad_oe_n { \
  48613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48614. _ezchip_macro_read_value_ &= ~(0xFF); \
  48615. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  48616. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48617. }
  48618. #define SET_GPIO_29_doen_spi0_pad_sck_out { \
  48619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48620. _ezchip_macro_read_value_ &= ~(0xFF); \
  48621. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  48622. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48623. }
  48624. #define SET_GPIO_29_doen_spi0_pad_ss_0_n { \
  48625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48626. _ezchip_macro_read_value_ &= ~(0xFF); \
  48627. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  48628. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48629. }
  48630. #define SET_GPIO_29_doen_spi0_pad_ss_1_n { \
  48631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48632. _ezchip_macro_read_value_ &= ~(0xFF); \
  48633. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  48634. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48635. }
  48636. #define SET_GPIO_29_doen_spi0_pad_txd { \
  48637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48638. _ezchip_macro_read_value_ &= ~(0xFF); \
  48639. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  48640. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48641. }
  48642. #define SET_GPIO_29_doen_spi1_pad_oe_n { \
  48643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48644. _ezchip_macro_read_value_ &= ~(0xFF); \
  48645. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  48646. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48647. }
  48648. #define SET_GPIO_29_doen_spi1_pad_sck_out { \
  48649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48650. _ezchip_macro_read_value_ &= ~(0xFF); \
  48651. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  48652. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48653. }
  48654. #define SET_GPIO_29_doen_spi1_pad_ss_0_n { \
  48655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48656. _ezchip_macro_read_value_ &= ~(0xFF); \
  48657. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  48658. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48659. }
  48660. #define SET_GPIO_29_doen_spi1_pad_ss_1_n { \
  48661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48662. _ezchip_macro_read_value_ &= ~(0xFF); \
  48663. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  48664. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48665. }
  48666. #define SET_GPIO_29_doen_spi1_pad_txd { \
  48667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48668. _ezchip_macro_read_value_ &= ~(0xFF); \
  48669. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  48670. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48671. }
  48672. #define SET_GPIO_29_doen_spi2_pad_oe_n { \
  48673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48674. _ezchip_macro_read_value_ &= ~(0xFF); \
  48675. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  48676. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48677. }
  48678. #define SET_GPIO_29_doen_spi2_pad_sck_out { \
  48679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48680. _ezchip_macro_read_value_ &= ~(0xFF); \
  48681. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  48682. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48683. }
  48684. #define SET_GPIO_29_doen_spi2_pad_ss_0_n { \
  48685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48686. _ezchip_macro_read_value_ &= ~(0xFF); \
  48687. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  48688. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48689. }
  48690. #define SET_GPIO_29_doen_spi2_pad_ss_1_n { \
  48691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48692. _ezchip_macro_read_value_ &= ~(0xFF); \
  48693. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  48694. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48695. }
  48696. #define SET_GPIO_29_doen_spi2_pad_txd { \
  48697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48698. _ezchip_macro_read_value_ &= ~(0xFF); \
  48699. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  48700. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48701. }
  48702. #define SET_GPIO_29_doen_spi2ahb_pad_oe_n_bit0 { \
  48703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48704. _ezchip_macro_read_value_ &= ~(0xFF); \
  48705. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  48706. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48707. }
  48708. #define SET_GPIO_29_doen_spi2ahb_pad_oe_n_bit1 { \
  48709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48710. _ezchip_macro_read_value_ &= ~(0xFF); \
  48711. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  48712. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48713. }
  48714. #define SET_GPIO_29_doen_spi2ahb_pad_oe_n_bit2 { \
  48715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48716. _ezchip_macro_read_value_ &= ~(0xFF); \
  48717. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  48718. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48719. }
  48720. #define SET_GPIO_29_doen_spi2ahb_pad_oe_n_bit3 { \
  48721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48722. _ezchip_macro_read_value_ &= ~(0xFF); \
  48723. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  48724. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48725. }
  48726. #define SET_GPIO_29_doen_spi2ahb_pad_txd_bit0 { \
  48727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48728. _ezchip_macro_read_value_ &= ~(0xFF); \
  48729. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  48730. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48731. }
  48732. #define SET_GPIO_29_doen_spi2ahb_pad_txd_bit1 { \
  48733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48734. _ezchip_macro_read_value_ &= ~(0xFF); \
  48735. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  48736. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48737. }
  48738. #define SET_GPIO_29_doen_spi2ahb_pad_txd_bit2 { \
  48739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48740. _ezchip_macro_read_value_ &= ~(0xFF); \
  48741. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  48742. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48743. }
  48744. #define SET_GPIO_29_doen_spi2ahb_pad_txd_bit3 { \
  48745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48746. _ezchip_macro_read_value_ &= ~(0xFF); \
  48747. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  48748. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48749. }
  48750. #define SET_GPIO_29_doen_spi3_pad_oe_n { \
  48751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48752. _ezchip_macro_read_value_ &= ~(0xFF); \
  48753. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  48754. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48755. }
  48756. #define SET_GPIO_29_doen_spi3_pad_sck_out { \
  48757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48758. _ezchip_macro_read_value_ &= ~(0xFF); \
  48759. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  48760. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48761. }
  48762. #define SET_GPIO_29_doen_spi3_pad_ss_0_n { \
  48763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48764. _ezchip_macro_read_value_ &= ~(0xFF); \
  48765. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  48766. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48767. }
  48768. #define SET_GPIO_29_doen_spi3_pad_ss_1_n { \
  48769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48770. _ezchip_macro_read_value_ &= ~(0xFF); \
  48771. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  48772. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48773. }
  48774. #define SET_GPIO_29_doen_spi3_pad_txd { \
  48775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48776. _ezchip_macro_read_value_ &= ~(0xFF); \
  48777. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  48778. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48779. }
  48780. #define SET_GPIO_29_doen_uart0_pad_dtrn { \
  48781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48782. _ezchip_macro_read_value_ &= ~(0xFF); \
  48783. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  48784. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48785. }
  48786. #define SET_GPIO_29_doen_uart0_pad_rtsn { \
  48787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48788. _ezchip_macro_read_value_ &= ~(0xFF); \
  48789. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  48790. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48791. }
  48792. #define SET_GPIO_29_doen_uart0_pad_sout { \
  48793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48794. _ezchip_macro_read_value_ &= ~(0xFF); \
  48795. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  48796. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48797. }
  48798. #define SET_GPIO_29_doen_uart1_pad_sout { \
  48799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48800. _ezchip_macro_read_value_ &= ~(0xFF); \
  48801. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  48802. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48803. }
  48804. #define SET_GPIO_29_doen_uart2_pad_dtr_n { \
  48805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48806. _ezchip_macro_read_value_ &= ~(0xFF); \
  48807. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  48808. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48809. }
  48810. #define SET_GPIO_29_doen_uart2_pad_rts_n { \
  48811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48812. _ezchip_macro_read_value_ &= ~(0xFF); \
  48813. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  48814. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48815. }
  48816. #define SET_GPIO_29_doen_uart2_pad_sout { \
  48817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48818. _ezchip_macro_read_value_ &= ~(0xFF); \
  48819. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  48820. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48821. }
  48822. #define SET_GPIO_29_doen_uart3_pad_sout { \
  48823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48824. _ezchip_macro_read_value_ &= ~(0xFF); \
  48825. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  48826. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48827. }
  48828. #define SET_GPIO_29_doen_usb_drv_bus { \
  48829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48830. _ezchip_macro_read_value_ &= ~(0xFF); \
  48831. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  48832. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48833. }
  48834. #define SET_GPIO_30_dout_reverse_(en) { \
  48835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48836. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  48837. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  48838. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48839. }
  48840. #define SET_GPIO_30_dout_LOW { \
  48841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48842. _ezchip_macro_read_value_ &= ~(0xFF); \
  48843. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  48844. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48845. }
  48846. #define SET_GPIO_30_dout_HIGH { \
  48847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48848. _ezchip_macro_read_value_ &= ~(0xFF); \
  48849. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  48850. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48851. }
  48852. #define SET_GPIO_30_dout_clk_gmac_tophyref { \
  48853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48854. _ezchip_macro_read_value_ &= ~(0xFF); \
  48855. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  48856. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48857. }
  48858. #define SET_GPIO_30_dout_cpu_jtag_tdo { \
  48859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48860. _ezchip_macro_read_value_ &= ~(0xFF); \
  48861. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  48862. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48863. }
  48864. #define SET_GPIO_30_dout_cpu_jtag_tdo_oen { \
  48865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48866. _ezchip_macro_read_value_ &= ~(0xFF); \
  48867. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  48868. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48869. }
  48870. #define SET_GPIO_30_dout_dmic_clk_out { \
  48871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48872. _ezchip_macro_read_value_ &= ~(0xFF); \
  48873. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  48874. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48875. }
  48876. #define SET_GPIO_30_dout_dsp_JTDOEn_pad { \
  48877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48878. _ezchip_macro_read_value_ &= ~(0xFF); \
  48879. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  48880. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48881. }
  48882. #define SET_GPIO_30_dout_dsp_JTDO_pad { \
  48883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48884. _ezchip_macro_read_value_ &= ~(0xFF); \
  48885. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  48886. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48887. }
  48888. #define SET_GPIO_30_dout_i2c0_pad_sck_oe { \
  48889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48890. _ezchip_macro_read_value_ &= ~(0xFF); \
  48891. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  48892. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48893. }
  48894. #define SET_GPIO_30_dout_i2c0_pad_sda_oe { \
  48895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48896. _ezchip_macro_read_value_ &= ~(0xFF); \
  48897. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  48898. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48899. }
  48900. #define SET_GPIO_30_dout_i2c1_pad_sck_oe { \
  48901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48902. _ezchip_macro_read_value_ &= ~(0xFF); \
  48903. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  48904. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48905. }
  48906. #define SET_GPIO_30_dout_i2c1_pad_sda_oe { \
  48907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48908. _ezchip_macro_read_value_ &= ~(0xFF); \
  48909. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  48910. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48911. }
  48912. #define SET_GPIO_30_dout_i2c2_pad_sck_oe { \
  48913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48914. _ezchip_macro_read_value_ &= ~(0xFF); \
  48915. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  48916. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48917. }
  48918. #define SET_GPIO_30_dout_i2c2_pad_sda_oe { \
  48919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48920. _ezchip_macro_read_value_ &= ~(0xFF); \
  48921. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  48922. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48923. }
  48924. #define SET_GPIO_30_dout_i2c3_pad_sck_oe { \
  48925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48926. _ezchip_macro_read_value_ &= ~(0xFF); \
  48927. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  48928. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48929. }
  48930. #define SET_GPIO_30_dout_i2c3_pad_sda_oe { \
  48931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48932. _ezchip_macro_read_value_ &= ~(0xFF); \
  48933. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  48934. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48935. }
  48936. #define SET_GPIO_30_dout_i2srx_bclk_out { \
  48937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48938. _ezchip_macro_read_value_ &= ~(0xFF); \
  48939. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  48940. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48941. }
  48942. #define SET_GPIO_30_dout_i2srx_bclk_out_oen { \
  48943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48944. _ezchip_macro_read_value_ &= ~(0xFF); \
  48945. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  48946. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48947. }
  48948. #define SET_GPIO_30_dout_i2srx_lrck_out { \
  48949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48950. _ezchip_macro_read_value_ &= ~(0xFF); \
  48951. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  48952. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48953. }
  48954. #define SET_GPIO_30_dout_i2srx_lrck_out_oen { \
  48955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48956. _ezchip_macro_read_value_ &= ~(0xFF); \
  48957. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  48958. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48959. }
  48960. #define SET_GPIO_30_dout_i2srx_mclk_out { \
  48961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48962. _ezchip_macro_read_value_ &= ~(0xFF); \
  48963. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  48964. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48965. }
  48966. #define SET_GPIO_30_dout_i2stx_bclk_out { \
  48967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48968. _ezchip_macro_read_value_ &= ~(0xFF); \
  48969. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  48970. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48971. }
  48972. #define SET_GPIO_30_dout_i2stx_bclk_out_oen { \
  48973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48974. _ezchip_macro_read_value_ &= ~(0xFF); \
  48975. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  48976. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48977. }
  48978. #define SET_GPIO_30_dout_i2stx_lrck_out { \
  48979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48980. _ezchip_macro_read_value_ &= ~(0xFF); \
  48981. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  48982. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48983. }
  48984. #define SET_GPIO_30_dout_i2stx_lrckout_oen { \
  48985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48986. _ezchip_macro_read_value_ &= ~(0xFF); \
  48987. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  48988. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48989. }
  48990. #define SET_GPIO_30_dout_i2stx_mclk_out { \
  48991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48992. _ezchip_macro_read_value_ &= ~(0xFF); \
  48993. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  48994. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48995. }
  48996. #define SET_GPIO_30_dout_i2stx_sdout0 { \
  48997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48998. _ezchip_macro_read_value_ &= ~(0xFF); \
  48999. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  49000. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49001. }
  49002. #define SET_GPIO_30_dout_i2stx_sdout1 { \
  49003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49004. _ezchip_macro_read_value_ &= ~(0xFF); \
  49005. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  49006. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49007. }
  49008. #define SET_GPIO_30_dout_lcd_pad_csm_n { \
  49009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49010. _ezchip_macro_read_value_ &= ~(0xFF); \
  49011. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  49012. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49013. }
  49014. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit0 { \
  49015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49016. _ezchip_macro_read_value_ &= ~(0xFF); \
  49017. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  49018. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49019. }
  49020. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit1 { \
  49021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49022. _ezchip_macro_read_value_ &= ~(0xFF); \
  49023. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  49024. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49025. }
  49026. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit2 { \
  49027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49028. _ezchip_macro_read_value_ &= ~(0xFF); \
  49029. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  49030. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49031. }
  49032. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit3 { \
  49033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49034. _ezchip_macro_read_value_ &= ~(0xFF); \
  49035. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  49036. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49037. }
  49038. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit4 { \
  49039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49040. _ezchip_macro_read_value_ &= ~(0xFF); \
  49041. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  49042. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49043. }
  49044. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit5 { \
  49045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49046. _ezchip_macro_read_value_ &= ~(0xFF); \
  49047. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  49048. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49049. }
  49050. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit6 { \
  49051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49052. _ezchip_macro_read_value_ &= ~(0xFF); \
  49053. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  49054. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49055. }
  49056. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit7 { \
  49057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49058. _ezchip_macro_read_value_ &= ~(0xFF); \
  49059. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  49060. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49061. }
  49062. #define SET_GPIO_30_dout_pwm_pad_out_bit0 { \
  49063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49064. _ezchip_macro_read_value_ &= ~(0xFF); \
  49065. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  49066. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49067. }
  49068. #define SET_GPIO_30_dout_pwm_pad_out_bit1 { \
  49069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49070. _ezchip_macro_read_value_ &= ~(0xFF); \
  49071. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  49072. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49073. }
  49074. #define SET_GPIO_30_dout_pwm_pad_out_bit2 { \
  49075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49076. _ezchip_macro_read_value_ &= ~(0xFF); \
  49077. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  49078. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49079. }
  49080. #define SET_GPIO_30_dout_pwm_pad_out_bit3 { \
  49081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49082. _ezchip_macro_read_value_ &= ~(0xFF); \
  49083. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  49084. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49085. }
  49086. #define SET_GPIO_30_dout_pwm_pad_out_bit4 { \
  49087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49088. _ezchip_macro_read_value_ &= ~(0xFF); \
  49089. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  49090. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49091. }
  49092. #define SET_GPIO_30_dout_pwm_pad_out_bit5 { \
  49093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49094. _ezchip_macro_read_value_ &= ~(0xFF); \
  49095. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  49096. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49097. }
  49098. #define SET_GPIO_30_dout_pwm_pad_out_bit6 { \
  49099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49100. _ezchip_macro_read_value_ &= ~(0xFF); \
  49101. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  49102. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49103. }
  49104. #define SET_GPIO_30_dout_pwm_pad_out_bit7 { \
  49105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49106. _ezchip_macro_read_value_ &= ~(0xFF); \
  49107. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  49108. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49109. }
  49110. #define SET_GPIO_30_dout_pwmdac_left_out { \
  49111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49112. _ezchip_macro_read_value_ &= ~(0xFF); \
  49113. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  49114. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49115. }
  49116. #define SET_GPIO_30_dout_pwmdac_right_out { \
  49117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49118. _ezchip_macro_read_value_ &= ~(0xFF); \
  49119. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  49120. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49121. }
  49122. #define SET_GPIO_30_dout_qspi_csn1_out { \
  49123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49124. _ezchip_macro_read_value_ &= ~(0xFF); \
  49125. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  49126. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49127. }
  49128. #define SET_GPIO_30_dout_qspi_csn2_out { \
  49129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49130. _ezchip_macro_read_value_ &= ~(0xFF); \
  49131. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  49132. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49133. }
  49134. #define SET_GPIO_30_dout_qspi_csn3_out { \
  49135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49136. _ezchip_macro_read_value_ &= ~(0xFF); \
  49137. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  49138. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49139. }
  49140. #define SET_GPIO_30_dout_register23_SCFG_cmsensor_rst0 { \
  49141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49142. _ezchip_macro_read_value_ &= ~(0xFF); \
  49143. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  49144. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49145. }
  49146. #define SET_GPIO_30_dout_register23_SCFG_cmsensor_rst1 { \
  49147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49148. _ezchip_macro_read_value_ &= ~(0xFF); \
  49149. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  49150. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49151. }
  49152. #define SET_GPIO_30_dout_register32_SCFG_gmac_phy_rstn { \
  49153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49154. _ezchip_macro_read_value_ &= ~(0xFF); \
  49155. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  49156. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49157. }
  49158. #define SET_GPIO_30_dout_sdio0_pad_card_power_en { \
  49159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49160. _ezchip_macro_read_value_ &= ~(0xFF); \
  49161. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  49162. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49163. }
  49164. #define SET_GPIO_30_dout_sdio0_pad_cclk_out { \
  49165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49166. _ezchip_macro_read_value_ &= ~(0xFF); \
  49167. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  49168. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49169. }
  49170. #define SET_GPIO_30_dout_sdio0_pad_ccmd_oe { \
  49171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49172. _ezchip_macro_read_value_ &= ~(0xFF); \
  49173. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  49174. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49175. }
  49176. #define SET_GPIO_30_dout_sdio0_pad_ccmd_out { \
  49177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49178. _ezchip_macro_read_value_ &= ~(0xFF); \
  49179. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  49180. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49181. }
  49182. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit0 { \
  49183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49184. _ezchip_macro_read_value_ &= ~(0xFF); \
  49185. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  49186. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49187. }
  49188. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit1 { \
  49189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49190. _ezchip_macro_read_value_ &= ~(0xFF); \
  49191. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  49192. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49193. }
  49194. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit2 { \
  49195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49196. _ezchip_macro_read_value_ &= ~(0xFF); \
  49197. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  49198. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49199. }
  49200. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit3 { \
  49201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49202. _ezchip_macro_read_value_ &= ~(0xFF); \
  49203. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  49204. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49205. }
  49206. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit4 { \
  49207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49208. _ezchip_macro_read_value_ &= ~(0xFF); \
  49209. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  49210. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49211. }
  49212. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit5 { \
  49213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49214. _ezchip_macro_read_value_ &= ~(0xFF); \
  49215. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  49216. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49217. }
  49218. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit6 { \
  49219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49220. _ezchip_macro_read_value_ &= ~(0xFF); \
  49221. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  49222. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49223. }
  49224. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit7 { \
  49225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49226. _ezchip_macro_read_value_ &= ~(0xFF); \
  49227. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  49228. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49229. }
  49230. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit0 { \
  49231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49232. _ezchip_macro_read_value_ &= ~(0xFF); \
  49233. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  49234. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49235. }
  49236. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit1 { \
  49237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49238. _ezchip_macro_read_value_ &= ~(0xFF); \
  49239. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  49240. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49241. }
  49242. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit2 { \
  49243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49244. _ezchip_macro_read_value_ &= ~(0xFF); \
  49245. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  49246. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49247. }
  49248. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit3 { \
  49249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49250. _ezchip_macro_read_value_ &= ~(0xFF); \
  49251. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  49252. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49253. }
  49254. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit4 { \
  49255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49256. _ezchip_macro_read_value_ &= ~(0xFF); \
  49257. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  49258. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49259. }
  49260. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit5 { \
  49261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49262. _ezchip_macro_read_value_ &= ~(0xFF); \
  49263. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  49264. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49265. }
  49266. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit6 { \
  49267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49268. _ezchip_macro_read_value_ &= ~(0xFF); \
  49269. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  49270. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49271. }
  49272. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit7 { \
  49273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49274. _ezchip_macro_read_value_ &= ~(0xFF); \
  49275. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  49276. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49277. }
  49278. #define SET_GPIO_30_dout_sdio0_pad_rst_n { \
  49279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49280. _ezchip_macro_read_value_ &= ~(0xFF); \
  49281. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  49282. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49283. }
  49284. #define SET_GPIO_30_dout_sdio1_pad_card_power_en { \
  49285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49286. _ezchip_macro_read_value_ &= ~(0xFF); \
  49287. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  49288. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49289. }
  49290. #define SET_GPIO_30_dout_sdio1_pad_cclk_out { \
  49291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49292. _ezchip_macro_read_value_ &= ~(0xFF); \
  49293. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  49294. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49295. }
  49296. #define SET_GPIO_30_dout_sdio1_pad_ccmd_oe { \
  49297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49298. _ezchip_macro_read_value_ &= ~(0xFF); \
  49299. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  49300. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49301. }
  49302. #define SET_GPIO_30_dout_sdio1_pad_ccmd_out { \
  49303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49304. _ezchip_macro_read_value_ &= ~(0xFF); \
  49305. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  49306. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49307. }
  49308. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit0 { \
  49309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49310. _ezchip_macro_read_value_ &= ~(0xFF); \
  49311. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  49312. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49313. }
  49314. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit1 { \
  49315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49316. _ezchip_macro_read_value_ &= ~(0xFF); \
  49317. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  49318. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49319. }
  49320. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit2 { \
  49321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49322. _ezchip_macro_read_value_ &= ~(0xFF); \
  49323. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  49324. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49325. }
  49326. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit3 { \
  49327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49328. _ezchip_macro_read_value_ &= ~(0xFF); \
  49329. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  49330. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49331. }
  49332. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit4 { \
  49333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49334. _ezchip_macro_read_value_ &= ~(0xFF); \
  49335. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  49336. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49337. }
  49338. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit5 { \
  49339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49340. _ezchip_macro_read_value_ &= ~(0xFF); \
  49341. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  49342. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49343. }
  49344. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit6 { \
  49345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49346. _ezchip_macro_read_value_ &= ~(0xFF); \
  49347. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  49348. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49349. }
  49350. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit7 { \
  49351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49352. _ezchip_macro_read_value_ &= ~(0xFF); \
  49353. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  49354. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49355. }
  49356. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit0 { \
  49357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49358. _ezchip_macro_read_value_ &= ~(0xFF); \
  49359. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  49360. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49361. }
  49362. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit1 { \
  49363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49364. _ezchip_macro_read_value_ &= ~(0xFF); \
  49365. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  49366. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49367. }
  49368. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit2 { \
  49369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49370. _ezchip_macro_read_value_ &= ~(0xFF); \
  49371. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  49372. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49373. }
  49374. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit3 { \
  49375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49376. _ezchip_macro_read_value_ &= ~(0xFF); \
  49377. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  49378. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49379. }
  49380. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit4 { \
  49381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49382. _ezchip_macro_read_value_ &= ~(0xFF); \
  49383. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  49384. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49385. }
  49386. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit5 { \
  49387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49388. _ezchip_macro_read_value_ &= ~(0xFF); \
  49389. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  49390. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49391. }
  49392. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit6 { \
  49393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49394. _ezchip_macro_read_value_ &= ~(0xFF); \
  49395. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  49396. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49397. }
  49398. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit7 { \
  49399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49400. _ezchip_macro_read_value_ &= ~(0xFF); \
  49401. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  49402. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49403. }
  49404. #define SET_GPIO_30_dout_sdio1_pad_rst_n { \
  49405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49406. _ezchip_macro_read_value_ &= ~(0xFF); \
  49407. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  49408. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49409. }
  49410. #define SET_GPIO_30_dout_spdif_tx_sdout { \
  49411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49412. _ezchip_macro_read_value_ &= ~(0xFF); \
  49413. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  49414. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49415. }
  49416. #define SET_GPIO_30_dout_spdif_tx_sdout_oen { \
  49417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49418. _ezchip_macro_read_value_ &= ~(0xFF); \
  49419. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  49420. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49421. }
  49422. #define SET_GPIO_30_dout_spi0_pad_oe_n { \
  49423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49424. _ezchip_macro_read_value_ &= ~(0xFF); \
  49425. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  49426. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49427. }
  49428. #define SET_GPIO_30_dout_spi0_pad_sck_out { \
  49429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49430. _ezchip_macro_read_value_ &= ~(0xFF); \
  49431. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  49432. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49433. }
  49434. #define SET_GPIO_30_dout_spi0_pad_ss_0_n { \
  49435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49436. _ezchip_macro_read_value_ &= ~(0xFF); \
  49437. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  49438. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49439. }
  49440. #define SET_GPIO_30_dout_spi0_pad_ss_1_n { \
  49441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49442. _ezchip_macro_read_value_ &= ~(0xFF); \
  49443. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  49444. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49445. }
  49446. #define SET_GPIO_30_dout_spi0_pad_txd { \
  49447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49448. _ezchip_macro_read_value_ &= ~(0xFF); \
  49449. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  49450. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49451. }
  49452. #define SET_GPIO_30_dout_spi1_pad_oe_n { \
  49453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49454. _ezchip_macro_read_value_ &= ~(0xFF); \
  49455. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  49456. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49457. }
  49458. #define SET_GPIO_30_dout_spi1_pad_sck_out { \
  49459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49460. _ezchip_macro_read_value_ &= ~(0xFF); \
  49461. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  49462. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49463. }
  49464. #define SET_GPIO_30_dout_spi1_pad_ss_0_n { \
  49465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49466. _ezchip_macro_read_value_ &= ~(0xFF); \
  49467. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  49468. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49469. }
  49470. #define SET_GPIO_30_dout_spi1_pad_ss_1_n { \
  49471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49472. _ezchip_macro_read_value_ &= ~(0xFF); \
  49473. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  49474. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49475. }
  49476. #define SET_GPIO_30_dout_spi1_pad_txd { \
  49477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49478. _ezchip_macro_read_value_ &= ~(0xFF); \
  49479. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  49480. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49481. }
  49482. #define SET_GPIO_30_dout_spi2_pad_oe_n { \
  49483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49484. _ezchip_macro_read_value_ &= ~(0xFF); \
  49485. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  49486. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49487. }
  49488. #define SET_GPIO_30_dout_spi2_pad_sck_out { \
  49489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49490. _ezchip_macro_read_value_ &= ~(0xFF); \
  49491. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  49492. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49493. }
  49494. #define SET_GPIO_30_dout_spi2_pad_ss_0_n { \
  49495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49496. _ezchip_macro_read_value_ &= ~(0xFF); \
  49497. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  49498. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49499. }
  49500. #define SET_GPIO_30_dout_spi2_pad_ss_1_n { \
  49501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49502. _ezchip_macro_read_value_ &= ~(0xFF); \
  49503. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  49504. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49505. }
  49506. #define SET_GPIO_30_dout_spi2_pad_txd { \
  49507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49508. _ezchip_macro_read_value_ &= ~(0xFF); \
  49509. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  49510. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49511. }
  49512. #define SET_GPIO_30_dout_spi2ahb_pad_oe_n_bit0 { \
  49513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49514. _ezchip_macro_read_value_ &= ~(0xFF); \
  49515. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  49516. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49517. }
  49518. #define SET_GPIO_30_dout_spi2ahb_pad_oe_n_bit1 { \
  49519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49520. _ezchip_macro_read_value_ &= ~(0xFF); \
  49521. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  49522. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49523. }
  49524. #define SET_GPIO_30_dout_spi2ahb_pad_oe_n_bit2 { \
  49525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49526. _ezchip_macro_read_value_ &= ~(0xFF); \
  49527. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  49528. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49529. }
  49530. #define SET_GPIO_30_dout_spi2ahb_pad_oe_n_bit3 { \
  49531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49532. _ezchip_macro_read_value_ &= ~(0xFF); \
  49533. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  49534. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49535. }
  49536. #define SET_GPIO_30_dout_spi2ahb_pad_txd_bit0 { \
  49537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49538. _ezchip_macro_read_value_ &= ~(0xFF); \
  49539. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  49540. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49541. }
  49542. #define SET_GPIO_30_dout_spi2ahb_pad_txd_bit1 { \
  49543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49544. _ezchip_macro_read_value_ &= ~(0xFF); \
  49545. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  49546. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49547. }
  49548. #define SET_GPIO_30_dout_spi2ahb_pad_txd_bit2 { \
  49549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49550. _ezchip_macro_read_value_ &= ~(0xFF); \
  49551. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  49552. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49553. }
  49554. #define SET_GPIO_30_dout_spi2ahb_pad_txd_bit3 { \
  49555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49556. _ezchip_macro_read_value_ &= ~(0xFF); \
  49557. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  49558. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49559. }
  49560. #define SET_GPIO_30_dout_spi3_pad_oe_n { \
  49561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49562. _ezchip_macro_read_value_ &= ~(0xFF); \
  49563. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  49564. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49565. }
  49566. #define SET_GPIO_30_dout_spi3_pad_sck_out { \
  49567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49568. _ezchip_macro_read_value_ &= ~(0xFF); \
  49569. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  49570. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49571. }
  49572. #define SET_GPIO_30_dout_spi3_pad_ss_0_n { \
  49573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49574. _ezchip_macro_read_value_ &= ~(0xFF); \
  49575. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  49576. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49577. }
  49578. #define SET_GPIO_30_dout_spi3_pad_ss_1_n { \
  49579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49580. _ezchip_macro_read_value_ &= ~(0xFF); \
  49581. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  49582. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49583. }
  49584. #define SET_GPIO_30_dout_spi3_pad_txd { \
  49585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49586. _ezchip_macro_read_value_ &= ~(0xFF); \
  49587. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  49588. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49589. }
  49590. #define SET_GPIO_30_dout_uart0_pad_dtrn { \
  49591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49592. _ezchip_macro_read_value_ &= ~(0xFF); \
  49593. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  49594. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49595. }
  49596. #define SET_GPIO_30_dout_uart0_pad_rtsn { \
  49597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49598. _ezchip_macro_read_value_ &= ~(0xFF); \
  49599. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  49600. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49601. }
  49602. #define SET_GPIO_30_dout_uart0_pad_sout { \
  49603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49604. _ezchip_macro_read_value_ &= ~(0xFF); \
  49605. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  49606. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49607. }
  49608. #define SET_GPIO_30_dout_uart1_pad_sout { \
  49609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49610. _ezchip_macro_read_value_ &= ~(0xFF); \
  49611. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  49612. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49613. }
  49614. #define SET_GPIO_30_dout_uart2_pad_dtr_n { \
  49615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49616. _ezchip_macro_read_value_ &= ~(0xFF); \
  49617. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  49618. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49619. }
  49620. #define SET_GPIO_30_dout_uart2_pad_rts_n { \
  49621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49622. _ezchip_macro_read_value_ &= ~(0xFF); \
  49623. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  49624. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49625. }
  49626. #define SET_GPIO_30_dout_uart2_pad_sout { \
  49627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49628. _ezchip_macro_read_value_ &= ~(0xFF); \
  49629. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  49630. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49631. }
  49632. #define SET_GPIO_30_dout_uart3_pad_sout { \
  49633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49634. _ezchip_macro_read_value_ &= ~(0xFF); \
  49635. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  49636. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49637. }
  49638. #define SET_GPIO_30_dout_usb_drv_bus { \
  49639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49640. _ezchip_macro_read_value_ &= ~(0xFF); \
  49641. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  49642. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49643. }
  49644. #define SET_GPIO_30_doen_reverse_(en) { \
  49645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49646. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  49647. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  49648. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49649. }
  49650. #define SET_GPIO_30_doen_LOW { \
  49651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49652. _ezchip_macro_read_value_ &= ~(0xFF); \
  49653. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  49654. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49655. }
  49656. #define SET_GPIO_30_doen_HIGH { \
  49657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49658. _ezchip_macro_read_value_ &= ~(0xFF); \
  49659. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  49660. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49661. }
  49662. #define SET_GPIO_30_doen_clk_gmac_tophyref { \
  49663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49664. _ezchip_macro_read_value_ &= ~(0xFF); \
  49665. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  49666. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49667. }
  49668. #define SET_GPIO_30_doen_cpu_jtag_tdo { \
  49669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49670. _ezchip_macro_read_value_ &= ~(0xFF); \
  49671. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  49672. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49673. }
  49674. #define SET_GPIO_30_doen_cpu_jtag_tdo_oen { \
  49675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49676. _ezchip_macro_read_value_ &= ~(0xFF); \
  49677. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  49678. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49679. }
  49680. #define SET_GPIO_30_doen_dmic_clk_out { \
  49681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49682. _ezchip_macro_read_value_ &= ~(0xFF); \
  49683. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  49684. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49685. }
  49686. #define SET_GPIO_30_doen_dsp_JTDOEn_pad { \
  49687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49688. _ezchip_macro_read_value_ &= ~(0xFF); \
  49689. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  49690. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49691. }
  49692. #define SET_GPIO_30_doen_dsp_JTDO_pad { \
  49693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49694. _ezchip_macro_read_value_ &= ~(0xFF); \
  49695. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  49696. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49697. }
  49698. #define SET_GPIO_30_doen_i2c0_pad_sck_oe { \
  49699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49700. _ezchip_macro_read_value_ &= ~(0xFF); \
  49701. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  49702. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49703. }
  49704. #define SET_GPIO_30_doen_i2c0_pad_sda_oe { \
  49705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49706. _ezchip_macro_read_value_ &= ~(0xFF); \
  49707. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  49708. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49709. }
  49710. #define SET_GPIO_30_doen_i2c1_pad_sck_oe { \
  49711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49712. _ezchip_macro_read_value_ &= ~(0xFF); \
  49713. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  49714. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49715. }
  49716. #define SET_GPIO_30_doen_i2c1_pad_sda_oe { \
  49717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49718. _ezchip_macro_read_value_ &= ~(0xFF); \
  49719. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  49720. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49721. }
  49722. #define SET_GPIO_30_doen_i2c2_pad_sck_oe { \
  49723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49724. _ezchip_macro_read_value_ &= ~(0xFF); \
  49725. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  49726. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49727. }
  49728. #define SET_GPIO_30_doen_i2c2_pad_sda_oe { \
  49729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49730. _ezchip_macro_read_value_ &= ~(0xFF); \
  49731. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  49732. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49733. }
  49734. #define SET_GPIO_30_doen_i2c3_pad_sck_oe { \
  49735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49736. _ezchip_macro_read_value_ &= ~(0xFF); \
  49737. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  49738. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49739. }
  49740. #define SET_GPIO_30_doen_i2c3_pad_sda_oe { \
  49741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49742. _ezchip_macro_read_value_ &= ~(0xFF); \
  49743. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  49744. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49745. }
  49746. #define SET_GPIO_30_doen_i2srx_bclk_out { \
  49747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49748. _ezchip_macro_read_value_ &= ~(0xFF); \
  49749. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  49750. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49751. }
  49752. #define SET_GPIO_30_doen_i2srx_bclk_out_oen { \
  49753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49754. _ezchip_macro_read_value_ &= ~(0xFF); \
  49755. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  49756. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49757. }
  49758. #define SET_GPIO_30_doen_i2srx_lrck_out { \
  49759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49760. _ezchip_macro_read_value_ &= ~(0xFF); \
  49761. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  49762. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49763. }
  49764. #define SET_GPIO_30_doen_i2srx_lrck_out_oen { \
  49765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49766. _ezchip_macro_read_value_ &= ~(0xFF); \
  49767. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  49768. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49769. }
  49770. #define SET_GPIO_30_doen_i2srx_mclk_out { \
  49771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49772. _ezchip_macro_read_value_ &= ~(0xFF); \
  49773. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  49774. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49775. }
  49776. #define SET_GPIO_30_doen_i2stx_bclk_out { \
  49777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49778. _ezchip_macro_read_value_ &= ~(0xFF); \
  49779. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  49780. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49781. }
  49782. #define SET_GPIO_30_doen_i2stx_bclk_out_oen { \
  49783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49784. _ezchip_macro_read_value_ &= ~(0xFF); \
  49785. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  49786. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49787. }
  49788. #define SET_GPIO_30_doen_i2stx_lrck_out { \
  49789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49790. _ezchip_macro_read_value_ &= ~(0xFF); \
  49791. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  49792. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49793. }
  49794. #define SET_GPIO_30_doen_i2stx_lrckout_oen { \
  49795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49796. _ezchip_macro_read_value_ &= ~(0xFF); \
  49797. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  49798. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49799. }
  49800. #define SET_GPIO_30_doen_i2stx_mclk_out { \
  49801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49802. _ezchip_macro_read_value_ &= ~(0xFF); \
  49803. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  49804. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49805. }
  49806. #define SET_GPIO_30_doen_i2stx_sdout0 { \
  49807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49808. _ezchip_macro_read_value_ &= ~(0xFF); \
  49809. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  49810. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49811. }
  49812. #define SET_GPIO_30_doen_i2stx_sdout1 { \
  49813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49814. _ezchip_macro_read_value_ &= ~(0xFF); \
  49815. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  49816. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49817. }
  49818. #define SET_GPIO_30_doen_lcd_pad_csm_n { \
  49819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49820. _ezchip_macro_read_value_ &= ~(0xFF); \
  49821. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  49822. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49823. }
  49824. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit0 { \
  49825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49826. _ezchip_macro_read_value_ &= ~(0xFF); \
  49827. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  49828. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49829. }
  49830. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit1 { \
  49831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49832. _ezchip_macro_read_value_ &= ~(0xFF); \
  49833. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  49834. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49835. }
  49836. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit2 { \
  49837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49838. _ezchip_macro_read_value_ &= ~(0xFF); \
  49839. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  49840. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49841. }
  49842. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit3 { \
  49843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49844. _ezchip_macro_read_value_ &= ~(0xFF); \
  49845. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  49846. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49847. }
  49848. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit4 { \
  49849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49850. _ezchip_macro_read_value_ &= ~(0xFF); \
  49851. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  49852. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49853. }
  49854. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit5 { \
  49855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49856. _ezchip_macro_read_value_ &= ~(0xFF); \
  49857. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  49858. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49859. }
  49860. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit6 { \
  49861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49862. _ezchip_macro_read_value_ &= ~(0xFF); \
  49863. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  49864. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49865. }
  49866. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit7 { \
  49867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49868. _ezchip_macro_read_value_ &= ~(0xFF); \
  49869. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  49870. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49871. }
  49872. #define SET_GPIO_30_doen_pwm_pad_out_bit0 { \
  49873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49874. _ezchip_macro_read_value_ &= ~(0xFF); \
  49875. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  49876. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49877. }
  49878. #define SET_GPIO_30_doen_pwm_pad_out_bit1 { \
  49879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49880. _ezchip_macro_read_value_ &= ~(0xFF); \
  49881. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  49882. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49883. }
  49884. #define SET_GPIO_30_doen_pwm_pad_out_bit2 { \
  49885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49886. _ezchip_macro_read_value_ &= ~(0xFF); \
  49887. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  49888. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49889. }
  49890. #define SET_GPIO_30_doen_pwm_pad_out_bit3 { \
  49891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49892. _ezchip_macro_read_value_ &= ~(0xFF); \
  49893. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  49894. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49895. }
  49896. #define SET_GPIO_30_doen_pwm_pad_out_bit4 { \
  49897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49898. _ezchip_macro_read_value_ &= ~(0xFF); \
  49899. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  49900. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49901. }
  49902. #define SET_GPIO_30_doen_pwm_pad_out_bit5 { \
  49903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49904. _ezchip_macro_read_value_ &= ~(0xFF); \
  49905. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  49906. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49907. }
  49908. #define SET_GPIO_30_doen_pwm_pad_out_bit6 { \
  49909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49910. _ezchip_macro_read_value_ &= ~(0xFF); \
  49911. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  49912. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49913. }
  49914. #define SET_GPIO_30_doen_pwm_pad_out_bit7 { \
  49915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49916. _ezchip_macro_read_value_ &= ~(0xFF); \
  49917. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  49918. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49919. }
  49920. #define SET_GPIO_30_doen_pwmdac_left_out { \
  49921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49922. _ezchip_macro_read_value_ &= ~(0xFF); \
  49923. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  49924. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49925. }
  49926. #define SET_GPIO_30_doen_pwmdac_right_out { \
  49927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49928. _ezchip_macro_read_value_ &= ~(0xFF); \
  49929. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  49930. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49931. }
  49932. #define SET_GPIO_30_doen_qspi_csn1_out { \
  49933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49934. _ezchip_macro_read_value_ &= ~(0xFF); \
  49935. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  49936. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49937. }
  49938. #define SET_GPIO_30_doen_qspi_csn2_out { \
  49939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49940. _ezchip_macro_read_value_ &= ~(0xFF); \
  49941. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  49942. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49943. }
  49944. #define SET_GPIO_30_doen_qspi_csn3_out { \
  49945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49946. _ezchip_macro_read_value_ &= ~(0xFF); \
  49947. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  49948. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49949. }
  49950. #define SET_GPIO_30_doen_register23_SCFG_cmsensor_rst0 { \
  49951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49952. _ezchip_macro_read_value_ &= ~(0xFF); \
  49953. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  49954. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49955. }
  49956. #define SET_GPIO_30_doen_register23_SCFG_cmsensor_rst1 { \
  49957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49958. _ezchip_macro_read_value_ &= ~(0xFF); \
  49959. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  49960. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49961. }
  49962. #define SET_GPIO_30_doen_register32_SCFG_gmac_phy_rstn { \
  49963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49964. _ezchip_macro_read_value_ &= ~(0xFF); \
  49965. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  49966. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49967. }
  49968. #define SET_GPIO_30_doen_sdio0_pad_card_power_en { \
  49969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49970. _ezchip_macro_read_value_ &= ~(0xFF); \
  49971. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  49972. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49973. }
  49974. #define SET_GPIO_30_doen_sdio0_pad_cclk_out { \
  49975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49976. _ezchip_macro_read_value_ &= ~(0xFF); \
  49977. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  49978. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49979. }
  49980. #define SET_GPIO_30_doen_sdio0_pad_ccmd_oe { \
  49981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49982. _ezchip_macro_read_value_ &= ~(0xFF); \
  49983. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  49984. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49985. }
  49986. #define SET_GPIO_30_doen_sdio0_pad_ccmd_out { \
  49987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49988. _ezchip_macro_read_value_ &= ~(0xFF); \
  49989. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  49990. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49991. }
  49992. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit0 { \
  49993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49994. _ezchip_macro_read_value_ &= ~(0xFF); \
  49995. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  49996. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49997. }
  49998. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit1 { \
  49999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50000. _ezchip_macro_read_value_ &= ~(0xFF); \
  50001. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  50002. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50003. }
  50004. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit2 { \
  50005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50006. _ezchip_macro_read_value_ &= ~(0xFF); \
  50007. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  50008. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50009. }
  50010. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit3 { \
  50011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50012. _ezchip_macro_read_value_ &= ~(0xFF); \
  50013. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  50014. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50015. }
  50016. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit4 { \
  50017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50018. _ezchip_macro_read_value_ &= ~(0xFF); \
  50019. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  50020. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50021. }
  50022. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit5 { \
  50023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50024. _ezchip_macro_read_value_ &= ~(0xFF); \
  50025. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  50026. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50027. }
  50028. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit6 { \
  50029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50030. _ezchip_macro_read_value_ &= ~(0xFF); \
  50031. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  50032. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50033. }
  50034. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit7 { \
  50035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50036. _ezchip_macro_read_value_ &= ~(0xFF); \
  50037. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  50038. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50039. }
  50040. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit0 { \
  50041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50042. _ezchip_macro_read_value_ &= ~(0xFF); \
  50043. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  50044. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50045. }
  50046. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit1 { \
  50047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50048. _ezchip_macro_read_value_ &= ~(0xFF); \
  50049. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  50050. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50051. }
  50052. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit2 { \
  50053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50054. _ezchip_macro_read_value_ &= ~(0xFF); \
  50055. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  50056. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50057. }
  50058. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit3 { \
  50059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50060. _ezchip_macro_read_value_ &= ~(0xFF); \
  50061. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  50062. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50063. }
  50064. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit4 { \
  50065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50066. _ezchip_macro_read_value_ &= ~(0xFF); \
  50067. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  50068. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50069. }
  50070. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit5 { \
  50071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50072. _ezchip_macro_read_value_ &= ~(0xFF); \
  50073. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  50074. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50075. }
  50076. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit6 { \
  50077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50078. _ezchip_macro_read_value_ &= ~(0xFF); \
  50079. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  50080. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50081. }
  50082. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit7 { \
  50083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50084. _ezchip_macro_read_value_ &= ~(0xFF); \
  50085. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  50086. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50087. }
  50088. #define SET_GPIO_30_doen_sdio0_pad_rst_n { \
  50089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50090. _ezchip_macro_read_value_ &= ~(0xFF); \
  50091. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  50092. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50093. }
  50094. #define SET_GPIO_30_doen_sdio1_pad_card_power_en { \
  50095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50096. _ezchip_macro_read_value_ &= ~(0xFF); \
  50097. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  50098. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50099. }
  50100. #define SET_GPIO_30_doen_sdio1_pad_cclk_out { \
  50101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50102. _ezchip_macro_read_value_ &= ~(0xFF); \
  50103. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  50104. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50105. }
  50106. #define SET_GPIO_30_doen_sdio1_pad_ccmd_oe { \
  50107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50108. _ezchip_macro_read_value_ &= ~(0xFF); \
  50109. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  50110. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50111. }
  50112. #define SET_GPIO_30_doen_sdio1_pad_ccmd_out { \
  50113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50114. _ezchip_macro_read_value_ &= ~(0xFF); \
  50115. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  50116. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50117. }
  50118. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit0 { \
  50119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50120. _ezchip_macro_read_value_ &= ~(0xFF); \
  50121. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  50122. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50123. }
  50124. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit1 { \
  50125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50126. _ezchip_macro_read_value_ &= ~(0xFF); \
  50127. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  50128. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50129. }
  50130. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit2 { \
  50131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50132. _ezchip_macro_read_value_ &= ~(0xFF); \
  50133. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  50134. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50135. }
  50136. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit3 { \
  50137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50138. _ezchip_macro_read_value_ &= ~(0xFF); \
  50139. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  50140. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50141. }
  50142. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit4 { \
  50143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50144. _ezchip_macro_read_value_ &= ~(0xFF); \
  50145. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  50146. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50147. }
  50148. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit5 { \
  50149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50150. _ezchip_macro_read_value_ &= ~(0xFF); \
  50151. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  50152. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50153. }
  50154. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit6 { \
  50155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50156. _ezchip_macro_read_value_ &= ~(0xFF); \
  50157. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  50158. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50159. }
  50160. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit7 { \
  50161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50162. _ezchip_macro_read_value_ &= ~(0xFF); \
  50163. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  50164. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50165. }
  50166. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit0 { \
  50167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50168. _ezchip_macro_read_value_ &= ~(0xFF); \
  50169. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  50170. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50171. }
  50172. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit1 { \
  50173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50174. _ezchip_macro_read_value_ &= ~(0xFF); \
  50175. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  50176. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50177. }
  50178. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit2 { \
  50179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50180. _ezchip_macro_read_value_ &= ~(0xFF); \
  50181. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  50182. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50183. }
  50184. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit3 { \
  50185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50186. _ezchip_macro_read_value_ &= ~(0xFF); \
  50187. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  50188. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50189. }
  50190. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit4 { \
  50191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50192. _ezchip_macro_read_value_ &= ~(0xFF); \
  50193. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  50194. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50195. }
  50196. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit5 { \
  50197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50198. _ezchip_macro_read_value_ &= ~(0xFF); \
  50199. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  50200. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50201. }
  50202. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit6 { \
  50203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50204. _ezchip_macro_read_value_ &= ~(0xFF); \
  50205. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  50206. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50207. }
  50208. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit7 { \
  50209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50210. _ezchip_macro_read_value_ &= ~(0xFF); \
  50211. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  50212. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50213. }
  50214. #define SET_GPIO_30_doen_sdio1_pad_rst_n { \
  50215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50216. _ezchip_macro_read_value_ &= ~(0xFF); \
  50217. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  50218. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50219. }
  50220. #define SET_GPIO_30_doen_spdif_tx_sdout { \
  50221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50222. _ezchip_macro_read_value_ &= ~(0xFF); \
  50223. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  50224. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50225. }
  50226. #define SET_GPIO_30_doen_spdif_tx_sdout_oen { \
  50227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50228. _ezchip_macro_read_value_ &= ~(0xFF); \
  50229. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  50230. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50231. }
  50232. #define SET_GPIO_30_doen_spi0_pad_oe_n { \
  50233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50234. _ezchip_macro_read_value_ &= ~(0xFF); \
  50235. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  50236. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50237. }
  50238. #define SET_GPIO_30_doen_spi0_pad_sck_out { \
  50239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50240. _ezchip_macro_read_value_ &= ~(0xFF); \
  50241. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  50242. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50243. }
  50244. #define SET_GPIO_30_doen_spi0_pad_ss_0_n { \
  50245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50246. _ezchip_macro_read_value_ &= ~(0xFF); \
  50247. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  50248. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50249. }
  50250. #define SET_GPIO_30_doen_spi0_pad_ss_1_n { \
  50251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50252. _ezchip_macro_read_value_ &= ~(0xFF); \
  50253. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  50254. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50255. }
  50256. #define SET_GPIO_30_doen_spi0_pad_txd { \
  50257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50258. _ezchip_macro_read_value_ &= ~(0xFF); \
  50259. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  50260. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50261. }
  50262. #define SET_GPIO_30_doen_spi1_pad_oe_n { \
  50263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50264. _ezchip_macro_read_value_ &= ~(0xFF); \
  50265. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  50266. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50267. }
  50268. #define SET_GPIO_30_doen_spi1_pad_sck_out { \
  50269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50270. _ezchip_macro_read_value_ &= ~(0xFF); \
  50271. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  50272. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50273. }
  50274. #define SET_GPIO_30_doen_spi1_pad_ss_0_n { \
  50275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50276. _ezchip_macro_read_value_ &= ~(0xFF); \
  50277. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  50278. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50279. }
  50280. #define SET_GPIO_30_doen_spi1_pad_ss_1_n { \
  50281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50282. _ezchip_macro_read_value_ &= ~(0xFF); \
  50283. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  50284. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50285. }
  50286. #define SET_GPIO_30_doen_spi1_pad_txd { \
  50287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50288. _ezchip_macro_read_value_ &= ~(0xFF); \
  50289. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  50290. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50291. }
  50292. #define SET_GPIO_30_doen_spi2_pad_oe_n { \
  50293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50294. _ezchip_macro_read_value_ &= ~(0xFF); \
  50295. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  50296. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50297. }
  50298. #define SET_GPIO_30_doen_spi2_pad_sck_out { \
  50299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50300. _ezchip_macro_read_value_ &= ~(0xFF); \
  50301. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  50302. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50303. }
  50304. #define SET_GPIO_30_doen_spi2_pad_ss_0_n { \
  50305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50306. _ezchip_macro_read_value_ &= ~(0xFF); \
  50307. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  50308. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50309. }
  50310. #define SET_GPIO_30_doen_spi2_pad_ss_1_n { \
  50311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50312. _ezchip_macro_read_value_ &= ~(0xFF); \
  50313. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  50314. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50315. }
  50316. #define SET_GPIO_30_doen_spi2_pad_txd { \
  50317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50318. _ezchip_macro_read_value_ &= ~(0xFF); \
  50319. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  50320. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50321. }
  50322. #define SET_GPIO_30_doen_spi2ahb_pad_oe_n_bit0 { \
  50323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50324. _ezchip_macro_read_value_ &= ~(0xFF); \
  50325. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  50326. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50327. }
  50328. #define SET_GPIO_30_doen_spi2ahb_pad_oe_n_bit1 { \
  50329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50330. _ezchip_macro_read_value_ &= ~(0xFF); \
  50331. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  50332. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50333. }
  50334. #define SET_GPIO_30_doen_spi2ahb_pad_oe_n_bit2 { \
  50335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50336. _ezchip_macro_read_value_ &= ~(0xFF); \
  50337. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  50338. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50339. }
  50340. #define SET_GPIO_30_doen_spi2ahb_pad_oe_n_bit3 { \
  50341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50342. _ezchip_macro_read_value_ &= ~(0xFF); \
  50343. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  50344. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50345. }
  50346. #define SET_GPIO_30_doen_spi2ahb_pad_txd_bit0 { \
  50347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50348. _ezchip_macro_read_value_ &= ~(0xFF); \
  50349. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  50350. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50351. }
  50352. #define SET_GPIO_30_doen_spi2ahb_pad_txd_bit1 { \
  50353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50354. _ezchip_macro_read_value_ &= ~(0xFF); \
  50355. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  50356. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50357. }
  50358. #define SET_GPIO_30_doen_spi2ahb_pad_txd_bit2 { \
  50359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50360. _ezchip_macro_read_value_ &= ~(0xFF); \
  50361. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  50362. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50363. }
  50364. #define SET_GPIO_30_doen_spi2ahb_pad_txd_bit3 { \
  50365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50366. _ezchip_macro_read_value_ &= ~(0xFF); \
  50367. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  50368. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50369. }
  50370. #define SET_GPIO_30_doen_spi3_pad_oe_n { \
  50371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50372. _ezchip_macro_read_value_ &= ~(0xFF); \
  50373. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  50374. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50375. }
  50376. #define SET_GPIO_30_doen_spi3_pad_sck_out { \
  50377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50378. _ezchip_macro_read_value_ &= ~(0xFF); \
  50379. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  50380. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50381. }
  50382. #define SET_GPIO_30_doen_spi3_pad_ss_0_n { \
  50383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50384. _ezchip_macro_read_value_ &= ~(0xFF); \
  50385. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  50386. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50387. }
  50388. #define SET_GPIO_30_doen_spi3_pad_ss_1_n { \
  50389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50390. _ezchip_macro_read_value_ &= ~(0xFF); \
  50391. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  50392. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50393. }
  50394. #define SET_GPIO_30_doen_spi3_pad_txd { \
  50395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50396. _ezchip_macro_read_value_ &= ~(0xFF); \
  50397. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  50398. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50399. }
  50400. #define SET_GPIO_30_doen_uart0_pad_dtrn { \
  50401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50402. _ezchip_macro_read_value_ &= ~(0xFF); \
  50403. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  50404. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50405. }
  50406. #define SET_GPIO_30_doen_uart0_pad_rtsn { \
  50407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50408. _ezchip_macro_read_value_ &= ~(0xFF); \
  50409. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  50410. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50411. }
  50412. #define SET_GPIO_30_doen_uart0_pad_sout { \
  50413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50414. _ezchip_macro_read_value_ &= ~(0xFF); \
  50415. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  50416. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50417. }
  50418. #define SET_GPIO_30_doen_uart1_pad_sout { \
  50419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50420. _ezchip_macro_read_value_ &= ~(0xFF); \
  50421. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  50422. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50423. }
  50424. #define SET_GPIO_30_doen_uart2_pad_dtr_n { \
  50425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50426. _ezchip_macro_read_value_ &= ~(0xFF); \
  50427. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  50428. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50429. }
  50430. #define SET_GPIO_30_doen_uart2_pad_rts_n { \
  50431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50432. _ezchip_macro_read_value_ &= ~(0xFF); \
  50433. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  50434. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50435. }
  50436. #define SET_GPIO_30_doen_uart2_pad_sout { \
  50437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50438. _ezchip_macro_read_value_ &= ~(0xFF); \
  50439. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  50440. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50441. }
  50442. #define SET_GPIO_30_doen_uart3_pad_sout { \
  50443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50444. _ezchip_macro_read_value_ &= ~(0xFF); \
  50445. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  50446. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50447. }
  50448. #define SET_GPIO_30_doen_usb_drv_bus { \
  50449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50450. _ezchip_macro_read_value_ &= ~(0xFF); \
  50451. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  50452. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50453. }
  50454. #define SET_GPIO_31_dout_reverse_(en) { \
  50455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50456. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  50457. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  50458. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50459. }
  50460. #define SET_GPIO_31_dout_LOW { \
  50461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50462. _ezchip_macro_read_value_ &= ~(0xFF); \
  50463. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  50464. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50465. }
  50466. #define SET_GPIO_31_dout_HIGH { \
  50467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50468. _ezchip_macro_read_value_ &= ~(0xFF); \
  50469. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  50470. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50471. }
  50472. #define SET_GPIO_31_dout_clk_gmac_tophyref { \
  50473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50474. _ezchip_macro_read_value_ &= ~(0xFF); \
  50475. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  50476. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50477. }
  50478. #define SET_GPIO_31_dout_cpu_jtag_tdo { \
  50479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50480. _ezchip_macro_read_value_ &= ~(0xFF); \
  50481. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  50482. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50483. }
  50484. #define SET_GPIO_31_dout_cpu_jtag_tdo_oen { \
  50485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50486. _ezchip_macro_read_value_ &= ~(0xFF); \
  50487. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  50488. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50489. }
  50490. #define SET_GPIO_31_dout_dmic_clk_out { \
  50491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50492. _ezchip_macro_read_value_ &= ~(0xFF); \
  50493. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  50494. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50495. }
  50496. #define SET_GPIO_31_dout_dsp_JTDOEn_pad { \
  50497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50498. _ezchip_macro_read_value_ &= ~(0xFF); \
  50499. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  50500. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50501. }
  50502. #define SET_GPIO_31_dout_dsp_JTDO_pad { \
  50503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50504. _ezchip_macro_read_value_ &= ~(0xFF); \
  50505. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  50506. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50507. }
  50508. #define SET_GPIO_31_dout_i2c0_pad_sck_oe { \
  50509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50510. _ezchip_macro_read_value_ &= ~(0xFF); \
  50511. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  50512. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50513. }
  50514. #define SET_GPIO_31_dout_i2c0_pad_sda_oe { \
  50515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50516. _ezchip_macro_read_value_ &= ~(0xFF); \
  50517. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  50518. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50519. }
  50520. #define SET_GPIO_31_dout_i2c1_pad_sck_oe { \
  50521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50522. _ezchip_macro_read_value_ &= ~(0xFF); \
  50523. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  50524. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50525. }
  50526. #define SET_GPIO_31_dout_i2c1_pad_sda_oe { \
  50527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50528. _ezchip_macro_read_value_ &= ~(0xFF); \
  50529. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  50530. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50531. }
  50532. #define SET_GPIO_31_dout_i2c2_pad_sck_oe { \
  50533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50534. _ezchip_macro_read_value_ &= ~(0xFF); \
  50535. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  50536. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50537. }
  50538. #define SET_GPIO_31_dout_i2c2_pad_sda_oe { \
  50539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50540. _ezchip_macro_read_value_ &= ~(0xFF); \
  50541. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  50542. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50543. }
  50544. #define SET_GPIO_31_dout_i2c3_pad_sck_oe { \
  50545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50546. _ezchip_macro_read_value_ &= ~(0xFF); \
  50547. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  50548. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50549. }
  50550. #define SET_GPIO_31_dout_i2c3_pad_sda_oe { \
  50551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50552. _ezchip_macro_read_value_ &= ~(0xFF); \
  50553. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  50554. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50555. }
  50556. #define SET_GPIO_31_dout_i2srx_bclk_out { \
  50557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50558. _ezchip_macro_read_value_ &= ~(0xFF); \
  50559. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  50560. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50561. }
  50562. #define SET_GPIO_31_dout_i2srx_bclk_out_oen { \
  50563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50564. _ezchip_macro_read_value_ &= ~(0xFF); \
  50565. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  50566. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50567. }
  50568. #define SET_GPIO_31_dout_i2srx_lrck_out { \
  50569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50570. _ezchip_macro_read_value_ &= ~(0xFF); \
  50571. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  50572. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50573. }
  50574. #define SET_GPIO_31_dout_i2srx_lrck_out_oen { \
  50575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50576. _ezchip_macro_read_value_ &= ~(0xFF); \
  50577. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  50578. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50579. }
  50580. #define SET_GPIO_31_dout_i2srx_mclk_out { \
  50581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50582. _ezchip_macro_read_value_ &= ~(0xFF); \
  50583. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  50584. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50585. }
  50586. #define SET_GPIO_31_dout_i2stx_bclk_out { \
  50587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50588. _ezchip_macro_read_value_ &= ~(0xFF); \
  50589. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  50590. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50591. }
  50592. #define SET_GPIO_31_dout_i2stx_bclk_out_oen { \
  50593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50594. _ezchip_macro_read_value_ &= ~(0xFF); \
  50595. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  50596. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50597. }
  50598. #define SET_GPIO_31_dout_i2stx_lrck_out { \
  50599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50600. _ezchip_macro_read_value_ &= ~(0xFF); \
  50601. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  50602. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50603. }
  50604. #define SET_GPIO_31_dout_i2stx_lrckout_oen { \
  50605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50606. _ezchip_macro_read_value_ &= ~(0xFF); \
  50607. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  50608. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50609. }
  50610. #define SET_GPIO_31_dout_i2stx_mclk_out { \
  50611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50612. _ezchip_macro_read_value_ &= ~(0xFF); \
  50613. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  50614. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50615. }
  50616. #define SET_GPIO_31_dout_i2stx_sdout0 { \
  50617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50618. _ezchip_macro_read_value_ &= ~(0xFF); \
  50619. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  50620. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50621. }
  50622. #define SET_GPIO_31_dout_i2stx_sdout1 { \
  50623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50624. _ezchip_macro_read_value_ &= ~(0xFF); \
  50625. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  50626. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50627. }
  50628. #define SET_GPIO_31_dout_lcd_pad_csm_n { \
  50629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50630. _ezchip_macro_read_value_ &= ~(0xFF); \
  50631. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  50632. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50633. }
  50634. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit0 { \
  50635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50636. _ezchip_macro_read_value_ &= ~(0xFF); \
  50637. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  50638. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50639. }
  50640. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit1 { \
  50641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50642. _ezchip_macro_read_value_ &= ~(0xFF); \
  50643. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  50644. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50645. }
  50646. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit2 { \
  50647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50648. _ezchip_macro_read_value_ &= ~(0xFF); \
  50649. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  50650. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50651. }
  50652. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit3 { \
  50653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50654. _ezchip_macro_read_value_ &= ~(0xFF); \
  50655. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  50656. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50657. }
  50658. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit4 { \
  50659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50660. _ezchip_macro_read_value_ &= ~(0xFF); \
  50661. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  50662. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50663. }
  50664. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit5 { \
  50665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50666. _ezchip_macro_read_value_ &= ~(0xFF); \
  50667. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  50668. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50669. }
  50670. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit6 { \
  50671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50672. _ezchip_macro_read_value_ &= ~(0xFF); \
  50673. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  50674. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50675. }
  50676. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit7 { \
  50677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50678. _ezchip_macro_read_value_ &= ~(0xFF); \
  50679. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  50680. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50681. }
  50682. #define SET_GPIO_31_dout_pwm_pad_out_bit0 { \
  50683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50684. _ezchip_macro_read_value_ &= ~(0xFF); \
  50685. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  50686. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50687. }
  50688. #define SET_GPIO_31_dout_pwm_pad_out_bit1 { \
  50689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50690. _ezchip_macro_read_value_ &= ~(0xFF); \
  50691. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  50692. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50693. }
  50694. #define SET_GPIO_31_dout_pwm_pad_out_bit2 { \
  50695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50696. _ezchip_macro_read_value_ &= ~(0xFF); \
  50697. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  50698. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50699. }
  50700. #define SET_GPIO_31_dout_pwm_pad_out_bit3 { \
  50701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50702. _ezchip_macro_read_value_ &= ~(0xFF); \
  50703. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  50704. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50705. }
  50706. #define SET_GPIO_31_dout_pwm_pad_out_bit4 { \
  50707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50708. _ezchip_macro_read_value_ &= ~(0xFF); \
  50709. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  50710. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50711. }
  50712. #define SET_GPIO_31_dout_pwm_pad_out_bit5 { \
  50713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50714. _ezchip_macro_read_value_ &= ~(0xFF); \
  50715. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  50716. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50717. }
  50718. #define SET_GPIO_31_dout_pwm_pad_out_bit6 { \
  50719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50720. _ezchip_macro_read_value_ &= ~(0xFF); \
  50721. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  50722. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50723. }
  50724. #define SET_GPIO_31_dout_pwm_pad_out_bit7 { \
  50725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50726. _ezchip_macro_read_value_ &= ~(0xFF); \
  50727. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  50728. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50729. }
  50730. #define SET_GPIO_31_dout_pwmdac_left_out { \
  50731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50732. _ezchip_macro_read_value_ &= ~(0xFF); \
  50733. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  50734. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50735. }
  50736. #define SET_GPIO_31_dout_pwmdac_right_out { \
  50737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50738. _ezchip_macro_read_value_ &= ~(0xFF); \
  50739. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  50740. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50741. }
  50742. #define SET_GPIO_31_dout_qspi_csn1_out { \
  50743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50744. _ezchip_macro_read_value_ &= ~(0xFF); \
  50745. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  50746. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50747. }
  50748. #define SET_GPIO_31_dout_qspi_csn2_out { \
  50749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50750. _ezchip_macro_read_value_ &= ~(0xFF); \
  50751. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  50752. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50753. }
  50754. #define SET_GPIO_31_dout_qspi_csn3_out { \
  50755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50756. _ezchip_macro_read_value_ &= ~(0xFF); \
  50757. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  50758. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50759. }
  50760. #define SET_GPIO_31_dout_register23_SCFG_cmsensor_rst0 { \
  50761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50762. _ezchip_macro_read_value_ &= ~(0xFF); \
  50763. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  50764. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50765. }
  50766. #define SET_GPIO_31_dout_register23_SCFG_cmsensor_rst1 { \
  50767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50768. _ezchip_macro_read_value_ &= ~(0xFF); \
  50769. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  50770. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50771. }
  50772. #define SET_GPIO_31_dout_register32_SCFG_gmac_phy_rstn { \
  50773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50774. _ezchip_macro_read_value_ &= ~(0xFF); \
  50775. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  50776. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50777. }
  50778. #define SET_GPIO_31_dout_sdio0_pad_card_power_en { \
  50779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50780. _ezchip_macro_read_value_ &= ~(0xFF); \
  50781. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  50782. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50783. }
  50784. #define SET_GPIO_31_dout_sdio0_pad_cclk_out { \
  50785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50786. _ezchip_macro_read_value_ &= ~(0xFF); \
  50787. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  50788. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50789. }
  50790. #define SET_GPIO_31_dout_sdio0_pad_ccmd_oe { \
  50791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50792. _ezchip_macro_read_value_ &= ~(0xFF); \
  50793. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  50794. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50795. }
  50796. #define SET_GPIO_31_dout_sdio0_pad_ccmd_out { \
  50797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50798. _ezchip_macro_read_value_ &= ~(0xFF); \
  50799. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  50800. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50801. }
  50802. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit0 { \
  50803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50804. _ezchip_macro_read_value_ &= ~(0xFF); \
  50805. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  50806. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50807. }
  50808. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit1 { \
  50809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50810. _ezchip_macro_read_value_ &= ~(0xFF); \
  50811. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  50812. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50813. }
  50814. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit2 { \
  50815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50816. _ezchip_macro_read_value_ &= ~(0xFF); \
  50817. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  50818. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50819. }
  50820. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit3 { \
  50821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50822. _ezchip_macro_read_value_ &= ~(0xFF); \
  50823. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  50824. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50825. }
  50826. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit4 { \
  50827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50828. _ezchip_macro_read_value_ &= ~(0xFF); \
  50829. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  50830. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50831. }
  50832. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit5 { \
  50833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50834. _ezchip_macro_read_value_ &= ~(0xFF); \
  50835. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  50836. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50837. }
  50838. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit6 { \
  50839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50840. _ezchip_macro_read_value_ &= ~(0xFF); \
  50841. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  50842. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50843. }
  50844. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit7 { \
  50845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50846. _ezchip_macro_read_value_ &= ~(0xFF); \
  50847. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  50848. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50849. }
  50850. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit0 { \
  50851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50852. _ezchip_macro_read_value_ &= ~(0xFF); \
  50853. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  50854. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50855. }
  50856. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit1 { \
  50857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50858. _ezchip_macro_read_value_ &= ~(0xFF); \
  50859. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  50860. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50861. }
  50862. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit2 { \
  50863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50864. _ezchip_macro_read_value_ &= ~(0xFF); \
  50865. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  50866. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50867. }
  50868. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit3 { \
  50869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50870. _ezchip_macro_read_value_ &= ~(0xFF); \
  50871. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  50872. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50873. }
  50874. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit4 { \
  50875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50876. _ezchip_macro_read_value_ &= ~(0xFF); \
  50877. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  50878. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50879. }
  50880. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit5 { \
  50881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50882. _ezchip_macro_read_value_ &= ~(0xFF); \
  50883. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  50884. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50885. }
  50886. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit6 { \
  50887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50888. _ezchip_macro_read_value_ &= ~(0xFF); \
  50889. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  50890. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50891. }
  50892. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit7 { \
  50893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50894. _ezchip_macro_read_value_ &= ~(0xFF); \
  50895. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  50896. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50897. }
  50898. #define SET_GPIO_31_dout_sdio0_pad_rst_n { \
  50899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50900. _ezchip_macro_read_value_ &= ~(0xFF); \
  50901. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  50902. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50903. }
  50904. #define SET_GPIO_31_dout_sdio1_pad_card_power_en { \
  50905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50906. _ezchip_macro_read_value_ &= ~(0xFF); \
  50907. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  50908. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50909. }
  50910. #define SET_GPIO_31_dout_sdio1_pad_cclk_out { \
  50911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50912. _ezchip_macro_read_value_ &= ~(0xFF); \
  50913. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  50914. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50915. }
  50916. #define SET_GPIO_31_dout_sdio1_pad_ccmd_oe { \
  50917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50918. _ezchip_macro_read_value_ &= ~(0xFF); \
  50919. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  50920. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50921. }
  50922. #define SET_GPIO_31_dout_sdio1_pad_ccmd_out { \
  50923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50924. _ezchip_macro_read_value_ &= ~(0xFF); \
  50925. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  50926. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50927. }
  50928. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit0 { \
  50929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50930. _ezchip_macro_read_value_ &= ~(0xFF); \
  50931. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  50932. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50933. }
  50934. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit1 { \
  50935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50936. _ezchip_macro_read_value_ &= ~(0xFF); \
  50937. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  50938. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50939. }
  50940. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit2 { \
  50941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50942. _ezchip_macro_read_value_ &= ~(0xFF); \
  50943. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  50944. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50945. }
  50946. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit3 { \
  50947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50948. _ezchip_macro_read_value_ &= ~(0xFF); \
  50949. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  50950. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50951. }
  50952. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit4 { \
  50953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50954. _ezchip_macro_read_value_ &= ~(0xFF); \
  50955. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  50956. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50957. }
  50958. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit5 { \
  50959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50960. _ezchip_macro_read_value_ &= ~(0xFF); \
  50961. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  50962. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50963. }
  50964. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit6 { \
  50965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50966. _ezchip_macro_read_value_ &= ~(0xFF); \
  50967. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  50968. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50969. }
  50970. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit7 { \
  50971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50972. _ezchip_macro_read_value_ &= ~(0xFF); \
  50973. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  50974. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50975. }
  50976. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit0 { \
  50977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50978. _ezchip_macro_read_value_ &= ~(0xFF); \
  50979. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  50980. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50981. }
  50982. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit1 { \
  50983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50984. _ezchip_macro_read_value_ &= ~(0xFF); \
  50985. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  50986. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50987. }
  50988. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit2 { \
  50989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50990. _ezchip_macro_read_value_ &= ~(0xFF); \
  50991. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  50992. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50993. }
  50994. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit3 { \
  50995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50996. _ezchip_macro_read_value_ &= ~(0xFF); \
  50997. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  50998. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50999. }
  51000. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit4 { \
  51001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51002. _ezchip_macro_read_value_ &= ~(0xFF); \
  51003. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  51004. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51005. }
  51006. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit5 { \
  51007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51008. _ezchip_macro_read_value_ &= ~(0xFF); \
  51009. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  51010. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51011. }
  51012. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit6 { \
  51013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51014. _ezchip_macro_read_value_ &= ~(0xFF); \
  51015. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  51016. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51017. }
  51018. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit7 { \
  51019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51020. _ezchip_macro_read_value_ &= ~(0xFF); \
  51021. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  51022. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51023. }
  51024. #define SET_GPIO_31_dout_sdio1_pad_rst_n { \
  51025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51026. _ezchip_macro_read_value_ &= ~(0xFF); \
  51027. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  51028. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51029. }
  51030. #define SET_GPIO_31_dout_spdif_tx_sdout { \
  51031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51032. _ezchip_macro_read_value_ &= ~(0xFF); \
  51033. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  51034. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51035. }
  51036. #define SET_GPIO_31_dout_spdif_tx_sdout_oen { \
  51037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51038. _ezchip_macro_read_value_ &= ~(0xFF); \
  51039. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  51040. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51041. }
  51042. #define SET_GPIO_31_dout_spi0_pad_oe_n { \
  51043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51044. _ezchip_macro_read_value_ &= ~(0xFF); \
  51045. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  51046. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51047. }
  51048. #define SET_GPIO_31_dout_spi0_pad_sck_out { \
  51049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51050. _ezchip_macro_read_value_ &= ~(0xFF); \
  51051. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  51052. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51053. }
  51054. #define SET_GPIO_31_dout_spi0_pad_ss_0_n { \
  51055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51056. _ezchip_macro_read_value_ &= ~(0xFF); \
  51057. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  51058. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51059. }
  51060. #define SET_GPIO_31_dout_spi0_pad_ss_1_n { \
  51061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51062. _ezchip_macro_read_value_ &= ~(0xFF); \
  51063. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  51064. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51065. }
  51066. #define SET_GPIO_31_dout_spi0_pad_txd { \
  51067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51068. _ezchip_macro_read_value_ &= ~(0xFF); \
  51069. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  51070. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51071. }
  51072. #define SET_GPIO_31_dout_spi1_pad_oe_n { \
  51073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51074. _ezchip_macro_read_value_ &= ~(0xFF); \
  51075. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  51076. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51077. }
  51078. #define SET_GPIO_31_dout_spi1_pad_sck_out { \
  51079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51080. _ezchip_macro_read_value_ &= ~(0xFF); \
  51081. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  51082. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51083. }
  51084. #define SET_GPIO_31_dout_spi1_pad_ss_0_n { \
  51085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51086. _ezchip_macro_read_value_ &= ~(0xFF); \
  51087. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  51088. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51089. }
  51090. #define SET_GPIO_31_dout_spi1_pad_ss_1_n { \
  51091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51092. _ezchip_macro_read_value_ &= ~(0xFF); \
  51093. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  51094. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51095. }
  51096. #define SET_GPIO_31_dout_spi1_pad_txd { \
  51097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51098. _ezchip_macro_read_value_ &= ~(0xFF); \
  51099. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  51100. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51101. }
  51102. #define SET_GPIO_31_dout_spi2_pad_oe_n { \
  51103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51104. _ezchip_macro_read_value_ &= ~(0xFF); \
  51105. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  51106. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51107. }
  51108. #define SET_GPIO_31_dout_spi2_pad_sck_out { \
  51109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51110. _ezchip_macro_read_value_ &= ~(0xFF); \
  51111. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  51112. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51113. }
  51114. #define SET_GPIO_31_dout_spi2_pad_ss_0_n { \
  51115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51116. _ezchip_macro_read_value_ &= ~(0xFF); \
  51117. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  51118. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51119. }
  51120. #define SET_GPIO_31_dout_spi2_pad_ss_1_n { \
  51121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51122. _ezchip_macro_read_value_ &= ~(0xFF); \
  51123. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  51124. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51125. }
  51126. #define SET_GPIO_31_dout_spi2_pad_txd { \
  51127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51128. _ezchip_macro_read_value_ &= ~(0xFF); \
  51129. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  51130. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51131. }
  51132. #define SET_GPIO_31_dout_spi2ahb_pad_oe_n_bit0 { \
  51133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51134. _ezchip_macro_read_value_ &= ~(0xFF); \
  51135. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  51136. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51137. }
  51138. #define SET_GPIO_31_dout_spi2ahb_pad_oe_n_bit1 { \
  51139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51140. _ezchip_macro_read_value_ &= ~(0xFF); \
  51141. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  51142. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51143. }
  51144. #define SET_GPIO_31_dout_spi2ahb_pad_oe_n_bit2 { \
  51145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51146. _ezchip_macro_read_value_ &= ~(0xFF); \
  51147. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  51148. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51149. }
  51150. #define SET_GPIO_31_dout_spi2ahb_pad_oe_n_bit3 { \
  51151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51152. _ezchip_macro_read_value_ &= ~(0xFF); \
  51153. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  51154. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51155. }
  51156. #define SET_GPIO_31_dout_spi2ahb_pad_txd_bit0 { \
  51157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51158. _ezchip_macro_read_value_ &= ~(0xFF); \
  51159. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  51160. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51161. }
  51162. #define SET_GPIO_31_dout_spi2ahb_pad_txd_bit1 { \
  51163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51164. _ezchip_macro_read_value_ &= ~(0xFF); \
  51165. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  51166. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51167. }
  51168. #define SET_GPIO_31_dout_spi2ahb_pad_txd_bit2 { \
  51169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51170. _ezchip_macro_read_value_ &= ~(0xFF); \
  51171. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  51172. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51173. }
  51174. #define SET_GPIO_31_dout_spi2ahb_pad_txd_bit3 { \
  51175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51176. _ezchip_macro_read_value_ &= ~(0xFF); \
  51177. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  51178. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51179. }
  51180. #define SET_GPIO_31_dout_spi3_pad_oe_n { \
  51181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51182. _ezchip_macro_read_value_ &= ~(0xFF); \
  51183. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  51184. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51185. }
  51186. #define SET_GPIO_31_dout_spi3_pad_sck_out { \
  51187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51188. _ezchip_macro_read_value_ &= ~(0xFF); \
  51189. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  51190. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51191. }
  51192. #define SET_GPIO_31_dout_spi3_pad_ss_0_n { \
  51193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51194. _ezchip_macro_read_value_ &= ~(0xFF); \
  51195. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  51196. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51197. }
  51198. #define SET_GPIO_31_dout_spi3_pad_ss_1_n { \
  51199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51200. _ezchip_macro_read_value_ &= ~(0xFF); \
  51201. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  51202. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51203. }
  51204. #define SET_GPIO_31_dout_spi3_pad_txd { \
  51205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51206. _ezchip_macro_read_value_ &= ~(0xFF); \
  51207. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  51208. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51209. }
  51210. #define SET_GPIO_31_dout_uart0_pad_dtrn { \
  51211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51212. _ezchip_macro_read_value_ &= ~(0xFF); \
  51213. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  51214. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51215. }
  51216. #define SET_GPIO_31_dout_uart0_pad_rtsn { \
  51217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51218. _ezchip_macro_read_value_ &= ~(0xFF); \
  51219. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  51220. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51221. }
  51222. #define SET_GPIO_31_dout_uart0_pad_sout { \
  51223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51224. _ezchip_macro_read_value_ &= ~(0xFF); \
  51225. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  51226. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51227. }
  51228. #define SET_GPIO_31_dout_uart1_pad_sout { \
  51229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51230. _ezchip_macro_read_value_ &= ~(0xFF); \
  51231. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  51232. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51233. }
  51234. #define SET_GPIO_31_dout_uart2_pad_dtr_n { \
  51235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51236. _ezchip_macro_read_value_ &= ~(0xFF); \
  51237. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  51238. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51239. }
  51240. #define SET_GPIO_31_dout_uart2_pad_rts_n { \
  51241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51242. _ezchip_macro_read_value_ &= ~(0xFF); \
  51243. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  51244. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51245. }
  51246. #define SET_GPIO_31_dout_uart2_pad_sout { \
  51247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51248. _ezchip_macro_read_value_ &= ~(0xFF); \
  51249. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  51250. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51251. }
  51252. #define SET_GPIO_31_dout_uart3_pad_sout { \
  51253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51254. _ezchip_macro_read_value_ &= ~(0xFF); \
  51255. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  51256. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51257. }
  51258. #define SET_GPIO_31_dout_usb_drv_bus { \
  51259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51260. _ezchip_macro_read_value_ &= ~(0xFF); \
  51261. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  51262. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51263. }
  51264. #define SET_GPIO_31_doen_reverse_(en) { \
  51265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51266. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  51267. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  51268. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51269. }
  51270. #define SET_GPIO_31_doen_LOW { \
  51271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51272. _ezchip_macro_read_value_ &= ~(0xFF); \
  51273. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  51274. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51275. }
  51276. #define SET_GPIO_31_doen_HIGH { \
  51277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51278. _ezchip_macro_read_value_ &= ~(0xFF); \
  51279. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  51280. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51281. }
  51282. #define SET_GPIO_31_doen_clk_gmac_tophyref { \
  51283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51284. _ezchip_macro_read_value_ &= ~(0xFF); \
  51285. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  51286. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51287. }
  51288. #define SET_GPIO_31_doen_cpu_jtag_tdo { \
  51289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51290. _ezchip_macro_read_value_ &= ~(0xFF); \
  51291. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  51292. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51293. }
  51294. #define SET_GPIO_31_doen_cpu_jtag_tdo_oen { \
  51295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51296. _ezchip_macro_read_value_ &= ~(0xFF); \
  51297. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  51298. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51299. }
  51300. #define SET_GPIO_31_doen_dmic_clk_out { \
  51301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51302. _ezchip_macro_read_value_ &= ~(0xFF); \
  51303. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  51304. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51305. }
  51306. #define SET_GPIO_31_doen_dsp_JTDOEn_pad { \
  51307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51308. _ezchip_macro_read_value_ &= ~(0xFF); \
  51309. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  51310. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51311. }
  51312. #define SET_GPIO_31_doen_dsp_JTDO_pad { \
  51313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51314. _ezchip_macro_read_value_ &= ~(0xFF); \
  51315. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  51316. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51317. }
  51318. #define SET_GPIO_31_doen_i2c0_pad_sck_oe { \
  51319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51320. _ezchip_macro_read_value_ &= ~(0xFF); \
  51321. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  51322. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51323. }
  51324. #define SET_GPIO_31_doen_i2c0_pad_sda_oe { \
  51325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51326. _ezchip_macro_read_value_ &= ~(0xFF); \
  51327. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  51328. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51329. }
  51330. #define SET_GPIO_31_doen_i2c1_pad_sck_oe { \
  51331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51332. _ezchip_macro_read_value_ &= ~(0xFF); \
  51333. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  51334. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51335. }
  51336. #define SET_GPIO_31_doen_i2c1_pad_sda_oe { \
  51337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51338. _ezchip_macro_read_value_ &= ~(0xFF); \
  51339. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  51340. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51341. }
  51342. #define SET_GPIO_31_doen_i2c2_pad_sck_oe { \
  51343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51344. _ezchip_macro_read_value_ &= ~(0xFF); \
  51345. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  51346. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51347. }
  51348. #define SET_GPIO_31_doen_i2c2_pad_sda_oe { \
  51349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51350. _ezchip_macro_read_value_ &= ~(0xFF); \
  51351. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  51352. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51353. }
  51354. #define SET_GPIO_31_doen_i2c3_pad_sck_oe { \
  51355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51356. _ezchip_macro_read_value_ &= ~(0xFF); \
  51357. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  51358. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51359. }
  51360. #define SET_GPIO_31_doen_i2c3_pad_sda_oe { \
  51361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51362. _ezchip_macro_read_value_ &= ~(0xFF); \
  51363. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  51364. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51365. }
  51366. #define SET_GPIO_31_doen_i2srx_bclk_out { \
  51367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51368. _ezchip_macro_read_value_ &= ~(0xFF); \
  51369. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  51370. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51371. }
  51372. #define SET_GPIO_31_doen_i2srx_bclk_out_oen { \
  51373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51374. _ezchip_macro_read_value_ &= ~(0xFF); \
  51375. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  51376. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51377. }
  51378. #define SET_GPIO_31_doen_i2srx_lrck_out { \
  51379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51380. _ezchip_macro_read_value_ &= ~(0xFF); \
  51381. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  51382. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51383. }
  51384. #define SET_GPIO_31_doen_i2srx_lrck_out_oen { \
  51385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51386. _ezchip_macro_read_value_ &= ~(0xFF); \
  51387. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  51388. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51389. }
  51390. #define SET_GPIO_31_doen_i2srx_mclk_out { \
  51391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51392. _ezchip_macro_read_value_ &= ~(0xFF); \
  51393. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  51394. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51395. }
  51396. #define SET_GPIO_31_doen_i2stx_bclk_out { \
  51397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51398. _ezchip_macro_read_value_ &= ~(0xFF); \
  51399. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  51400. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51401. }
  51402. #define SET_GPIO_31_doen_i2stx_bclk_out_oen { \
  51403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51404. _ezchip_macro_read_value_ &= ~(0xFF); \
  51405. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  51406. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51407. }
  51408. #define SET_GPIO_31_doen_i2stx_lrck_out { \
  51409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51410. _ezchip_macro_read_value_ &= ~(0xFF); \
  51411. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  51412. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51413. }
  51414. #define SET_GPIO_31_doen_i2stx_lrckout_oen { \
  51415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51416. _ezchip_macro_read_value_ &= ~(0xFF); \
  51417. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  51418. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51419. }
  51420. #define SET_GPIO_31_doen_i2stx_mclk_out { \
  51421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51422. _ezchip_macro_read_value_ &= ~(0xFF); \
  51423. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  51424. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51425. }
  51426. #define SET_GPIO_31_doen_i2stx_sdout0 { \
  51427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51428. _ezchip_macro_read_value_ &= ~(0xFF); \
  51429. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  51430. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51431. }
  51432. #define SET_GPIO_31_doen_i2stx_sdout1 { \
  51433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51434. _ezchip_macro_read_value_ &= ~(0xFF); \
  51435. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  51436. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51437. }
  51438. #define SET_GPIO_31_doen_lcd_pad_csm_n { \
  51439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51440. _ezchip_macro_read_value_ &= ~(0xFF); \
  51441. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  51442. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51443. }
  51444. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit0 { \
  51445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51446. _ezchip_macro_read_value_ &= ~(0xFF); \
  51447. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  51448. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51449. }
  51450. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit1 { \
  51451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51452. _ezchip_macro_read_value_ &= ~(0xFF); \
  51453. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  51454. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51455. }
  51456. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit2 { \
  51457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51458. _ezchip_macro_read_value_ &= ~(0xFF); \
  51459. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  51460. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51461. }
  51462. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit3 { \
  51463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51464. _ezchip_macro_read_value_ &= ~(0xFF); \
  51465. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  51466. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51467. }
  51468. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit4 { \
  51469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51470. _ezchip_macro_read_value_ &= ~(0xFF); \
  51471. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  51472. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51473. }
  51474. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit5 { \
  51475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51476. _ezchip_macro_read_value_ &= ~(0xFF); \
  51477. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  51478. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51479. }
  51480. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit6 { \
  51481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51482. _ezchip_macro_read_value_ &= ~(0xFF); \
  51483. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  51484. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51485. }
  51486. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit7 { \
  51487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51488. _ezchip_macro_read_value_ &= ~(0xFF); \
  51489. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  51490. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51491. }
  51492. #define SET_GPIO_31_doen_pwm_pad_out_bit0 { \
  51493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51494. _ezchip_macro_read_value_ &= ~(0xFF); \
  51495. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  51496. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51497. }
  51498. #define SET_GPIO_31_doen_pwm_pad_out_bit1 { \
  51499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51500. _ezchip_macro_read_value_ &= ~(0xFF); \
  51501. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  51502. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51503. }
  51504. #define SET_GPIO_31_doen_pwm_pad_out_bit2 { \
  51505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51506. _ezchip_macro_read_value_ &= ~(0xFF); \
  51507. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  51508. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51509. }
  51510. #define SET_GPIO_31_doen_pwm_pad_out_bit3 { \
  51511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51512. _ezchip_macro_read_value_ &= ~(0xFF); \
  51513. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  51514. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51515. }
  51516. #define SET_GPIO_31_doen_pwm_pad_out_bit4 { \
  51517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51518. _ezchip_macro_read_value_ &= ~(0xFF); \
  51519. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  51520. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51521. }
  51522. #define SET_GPIO_31_doen_pwm_pad_out_bit5 { \
  51523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51524. _ezchip_macro_read_value_ &= ~(0xFF); \
  51525. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  51526. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51527. }
  51528. #define SET_GPIO_31_doen_pwm_pad_out_bit6 { \
  51529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51530. _ezchip_macro_read_value_ &= ~(0xFF); \
  51531. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  51532. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51533. }
  51534. #define SET_GPIO_31_doen_pwm_pad_out_bit7 { \
  51535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51536. _ezchip_macro_read_value_ &= ~(0xFF); \
  51537. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  51538. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51539. }
  51540. #define SET_GPIO_31_doen_pwmdac_left_out { \
  51541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51542. _ezchip_macro_read_value_ &= ~(0xFF); \
  51543. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  51544. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51545. }
  51546. #define SET_GPIO_31_doen_pwmdac_right_out { \
  51547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51548. _ezchip_macro_read_value_ &= ~(0xFF); \
  51549. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  51550. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51551. }
  51552. #define SET_GPIO_31_doen_qspi_csn1_out { \
  51553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51554. _ezchip_macro_read_value_ &= ~(0xFF); \
  51555. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  51556. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51557. }
  51558. #define SET_GPIO_31_doen_qspi_csn2_out { \
  51559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51560. _ezchip_macro_read_value_ &= ~(0xFF); \
  51561. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  51562. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51563. }
  51564. #define SET_GPIO_31_doen_qspi_csn3_out { \
  51565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51566. _ezchip_macro_read_value_ &= ~(0xFF); \
  51567. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  51568. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51569. }
  51570. #define SET_GPIO_31_doen_register23_SCFG_cmsensor_rst0 { \
  51571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51572. _ezchip_macro_read_value_ &= ~(0xFF); \
  51573. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  51574. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51575. }
  51576. #define SET_GPIO_31_doen_register23_SCFG_cmsensor_rst1 { \
  51577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51578. _ezchip_macro_read_value_ &= ~(0xFF); \
  51579. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  51580. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51581. }
  51582. #define SET_GPIO_31_doen_register32_SCFG_gmac_phy_rstn { \
  51583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51584. _ezchip_macro_read_value_ &= ~(0xFF); \
  51585. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  51586. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51587. }
  51588. #define SET_GPIO_31_doen_sdio0_pad_card_power_en { \
  51589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51590. _ezchip_macro_read_value_ &= ~(0xFF); \
  51591. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  51592. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51593. }
  51594. #define SET_GPIO_31_doen_sdio0_pad_cclk_out { \
  51595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51596. _ezchip_macro_read_value_ &= ~(0xFF); \
  51597. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  51598. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51599. }
  51600. #define SET_GPIO_31_doen_sdio0_pad_ccmd_oe { \
  51601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51602. _ezchip_macro_read_value_ &= ~(0xFF); \
  51603. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  51604. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51605. }
  51606. #define SET_GPIO_31_doen_sdio0_pad_ccmd_out { \
  51607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51608. _ezchip_macro_read_value_ &= ~(0xFF); \
  51609. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  51610. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51611. }
  51612. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit0 { \
  51613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51614. _ezchip_macro_read_value_ &= ~(0xFF); \
  51615. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  51616. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51617. }
  51618. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit1 { \
  51619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51620. _ezchip_macro_read_value_ &= ~(0xFF); \
  51621. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  51622. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51623. }
  51624. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit2 { \
  51625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51626. _ezchip_macro_read_value_ &= ~(0xFF); \
  51627. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  51628. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51629. }
  51630. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit3 { \
  51631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51632. _ezchip_macro_read_value_ &= ~(0xFF); \
  51633. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  51634. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51635. }
  51636. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit4 { \
  51637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51638. _ezchip_macro_read_value_ &= ~(0xFF); \
  51639. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  51640. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51641. }
  51642. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit5 { \
  51643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51644. _ezchip_macro_read_value_ &= ~(0xFF); \
  51645. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  51646. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51647. }
  51648. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit6 { \
  51649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51650. _ezchip_macro_read_value_ &= ~(0xFF); \
  51651. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  51652. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51653. }
  51654. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit7 { \
  51655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51656. _ezchip_macro_read_value_ &= ~(0xFF); \
  51657. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  51658. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51659. }
  51660. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit0 { \
  51661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51662. _ezchip_macro_read_value_ &= ~(0xFF); \
  51663. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  51664. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51665. }
  51666. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit1 { \
  51667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51668. _ezchip_macro_read_value_ &= ~(0xFF); \
  51669. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  51670. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51671. }
  51672. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit2 { \
  51673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51674. _ezchip_macro_read_value_ &= ~(0xFF); \
  51675. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  51676. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51677. }
  51678. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit3 { \
  51679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51680. _ezchip_macro_read_value_ &= ~(0xFF); \
  51681. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  51682. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51683. }
  51684. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit4 { \
  51685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51686. _ezchip_macro_read_value_ &= ~(0xFF); \
  51687. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  51688. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51689. }
  51690. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit5 { \
  51691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51692. _ezchip_macro_read_value_ &= ~(0xFF); \
  51693. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  51694. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51695. }
  51696. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit6 { \
  51697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51698. _ezchip_macro_read_value_ &= ~(0xFF); \
  51699. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  51700. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51701. }
  51702. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit7 { \
  51703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51704. _ezchip_macro_read_value_ &= ~(0xFF); \
  51705. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  51706. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51707. }
  51708. #define SET_GPIO_31_doen_sdio0_pad_rst_n { \
  51709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51710. _ezchip_macro_read_value_ &= ~(0xFF); \
  51711. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  51712. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51713. }
  51714. #define SET_GPIO_31_doen_sdio1_pad_card_power_en { \
  51715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51716. _ezchip_macro_read_value_ &= ~(0xFF); \
  51717. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  51718. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51719. }
  51720. #define SET_GPIO_31_doen_sdio1_pad_cclk_out { \
  51721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51722. _ezchip_macro_read_value_ &= ~(0xFF); \
  51723. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  51724. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51725. }
  51726. #define SET_GPIO_31_doen_sdio1_pad_ccmd_oe { \
  51727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51728. _ezchip_macro_read_value_ &= ~(0xFF); \
  51729. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  51730. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51731. }
  51732. #define SET_GPIO_31_doen_sdio1_pad_ccmd_out { \
  51733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51734. _ezchip_macro_read_value_ &= ~(0xFF); \
  51735. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  51736. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51737. }
  51738. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit0 { \
  51739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51740. _ezchip_macro_read_value_ &= ~(0xFF); \
  51741. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  51742. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51743. }
  51744. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit1 { \
  51745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51746. _ezchip_macro_read_value_ &= ~(0xFF); \
  51747. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  51748. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51749. }
  51750. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit2 { \
  51751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51752. _ezchip_macro_read_value_ &= ~(0xFF); \
  51753. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  51754. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51755. }
  51756. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit3 { \
  51757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51758. _ezchip_macro_read_value_ &= ~(0xFF); \
  51759. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  51760. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51761. }
  51762. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit4 { \
  51763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51764. _ezchip_macro_read_value_ &= ~(0xFF); \
  51765. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  51766. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51767. }
  51768. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit5 { \
  51769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51770. _ezchip_macro_read_value_ &= ~(0xFF); \
  51771. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  51772. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51773. }
  51774. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit6 { \
  51775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51776. _ezchip_macro_read_value_ &= ~(0xFF); \
  51777. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  51778. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51779. }
  51780. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit7 { \
  51781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51782. _ezchip_macro_read_value_ &= ~(0xFF); \
  51783. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  51784. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51785. }
  51786. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit0 { \
  51787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51788. _ezchip_macro_read_value_ &= ~(0xFF); \
  51789. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  51790. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51791. }
  51792. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit1 { \
  51793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51794. _ezchip_macro_read_value_ &= ~(0xFF); \
  51795. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  51796. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51797. }
  51798. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit2 { \
  51799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51800. _ezchip_macro_read_value_ &= ~(0xFF); \
  51801. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  51802. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51803. }
  51804. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit3 { \
  51805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51806. _ezchip_macro_read_value_ &= ~(0xFF); \
  51807. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  51808. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51809. }
  51810. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit4 { \
  51811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51812. _ezchip_macro_read_value_ &= ~(0xFF); \
  51813. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  51814. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51815. }
  51816. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit5 { \
  51817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51818. _ezchip_macro_read_value_ &= ~(0xFF); \
  51819. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  51820. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51821. }
  51822. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit6 { \
  51823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51824. _ezchip_macro_read_value_ &= ~(0xFF); \
  51825. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  51826. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51827. }
  51828. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit7 { \
  51829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51830. _ezchip_macro_read_value_ &= ~(0xFF); \
  51831. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  51832. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51833. }
  51834. #define SET_GPIO_31_doen_sdio1_pad_rst_n { \
  51835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51836. _ezchip_macro_read_value_ &= ~(0xFF); \
  51837. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  51838. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51839. }
  51840. #define SET_GPIO_31_doen_spdif_tx_sdout { \
  51841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51842. _ezchip_macro_read_value_ &= ~(0xFF); \
  51843. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  51844. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51845. }
  51846. #define SET_GPIO_31_doen_spdif_tx_sdout_oen { \
  51847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51848. _ezchip_macro_read_value_ &= ~(0xFF); \
  51849. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  51850. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51851. }
  51852. #define SET_GPIO_31_doen_spi0_pad_oe_n { \
  51853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51854. _ezchip_macro_read_value_ &= ~(0xFF); \
  51855. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  51856. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51857. }
  51858. #define SET_GPIO_31_doen_spi0_pad_sck_out { \
  51859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51860. _ezchip_macro_read_value_ &= ~(0xFF); \
  51861. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  51862. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51863. }
  51864. #define SET_GPIO_31_doen_spi0_pad_ss_0_n { \
  51865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51866. _ezchip_macro_read_value_ &= ~(0xFF); \
  51867. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  51868. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51869. }
  51870. #define SET_GPIO_31_doen_spi0_pad_ss_1_n { \
  51871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51872. _ezchip_macro_read_value_ &= ~(0xFF); \
  51873. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  51874. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51875. }
  51876. #define SET_GPIO_31_doen_spi0_pad_txd { \
  51877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51878. _ezchip_macro_read_value_ &= ~(0xFF); \
  51879. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  51880. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51881. }
  51882. #define SET_GPIO_31_doen_spi1_pad_oe_n { \
  51883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51884. _ezchip_macro_read_value_ &= ~(0xFF); \
  51885. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  51886. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51887. }
  51888. #define SET_GPIO_31_doen_spi1_pad_sck_out { \
  51889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51890. _ezchip_macro_read_value_ &= ~(0xFF); \
  51891. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  51892. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51893. }
  51894. #define SET_GPIO_31_doen_spi1_pad_ss_0_n { \
  51895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51896. _ezchip_macro_read_value_ &= ~(0xFF); \
  51897. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  51898. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51899. }
  51900. #define SET_GPIO_31_doen_spi1_pad_ss_1_n { \
  51901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51902. _ezchip_macro_read_value_ &= ~(0xFF); \
  51903. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  51904. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51905. }
  51906. #define SET_GPIO_31_doen_spi1_pad_txd { \
  51907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51908. _ezchip_macro_read_value_ &= ~(0xFF); \
  51909. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  51910. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51911. }
  51912. #define SET_GPIO_31_doen_spi2_pad_oe_n { \
  51913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51914. _ezchip_macro_read_value_ &= ~(0xFF); \
  51915. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  51916. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51917. }
  51918. #define SET_GPIO_31_doen_spi2_pad_sck_out { \
  51919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51920. _ezchip_macro_read_value_ &= ~(0xFF); \
  51921. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  51922. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51923. }
  51924. #define SET_GPIO_31_doen_spi2_pad_ss_0_n { \
  51925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51926. _ezchip_macro_read_value_ &= ~(0xFF); \
  51927. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  51928. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51929. }
  51930. #define SET_GPIO_31_doen_spi2_pad_ss_1_n { \
  51931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51932. _ezchip_macro_read_value_ &= ~(0xFF); \
  51933. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  51934. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51935. }
  51936. #define SET_GPIO_31_doen_spi2_pad_txd { \
  51937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51938. _ezchip_macro_read_value_ &= ~(0xFF); \
  51939. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  51940. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51941. }
  51942. #define SET_GPIO_31_doen_spi2ahb_pad_oe_n_bit0 { \
  51943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51944. _ezchip_macro_read_value_ &= ~(0xFF); \
  51945. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  51946. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51947. }
  51948. #define SET_GPIO_31_doen_spi2ahb_pad_oe_n_bit1 { \
  51949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51950. _ezchip_macro_read_value_ &= ~(0xFF); \
  51951. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  51952. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51953. }
  51954. #define SET_GPIO_31_doen_spi2ahb_pad_oe_n_bit2 { \
  51955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51956. _ezchip_macro_read_value_ &= ~(0xFF); \
  51957. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  51958. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51959. }
  51960. #define SET_GPIO_31_doen_spi2ahb_pad_oe_n_bit3 { \
  51961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51962. _ezchip_macro_read_value_ &= ~(0xFF); \
  51963. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  51964. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51965. }
  51966. #define SET_GPIO_31_doen_spi2ahb_pad_txd_bit0 { \
  51967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51968. _ezchip_macro_read_value_ &= ~(0xFF); \
  51969. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  51970. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51971. }
  51972. #define SET_GPIO_31_doen_spi2ahb_pad_txd_bit1 { \
  51973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51974. _ezchip_macro_read_value_ &= ~(0xFF); \
  51975. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  51976. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51977. }
  51978. #define SET_GPIO_31_doen_spi2ahb_pad_txd_bit2 { \
  51979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51980. _ezchip_macro_read_value_ &= ~(0xFF); \
  51981. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  51982. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51983. }
  51984. #define SET_GPIO_31_doen_spi2ahb_pad_txd_bit3 { \
  51985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51986. _ezchip_macro_read_value_ &= ~(0xFF); \
  51987. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  51988. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51989. }
  51990. #define SET_GPIO_31_doen_spi3_pad_oe_n { \
  51991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51992. _ezchip_macro_read_value_ &= ~(0xFF); \
  51993. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  51994. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51995. }
  51996. #define SET_GPIO_31_doen_spi3_pad_sck_out { \
  51997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51998. _ezchip_macro_read_value_ &= ~(0xFF); \
  51999. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  52000. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52001. }
  52002. #define SET_GPIO_31_doen_spi3_pad_ss_0_n { \
  52003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52004. _ezchip_macro_read_value_ &= ~(0xFF); \
  52005. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  52006. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52007. }
  52008. #define SET_GPIO_31_doen_spi3_pad_ss_1_n { \
  52009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52010. _ezchip_macro_read_value_ &= ~(0xFF); \
  52011. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  52012. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52013. }
  52014. #define SET_GPIO_31_doen_spi3_pad_txd { \
  52015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52016. _ezchip_macro_read_value_ &= ~(0xFF); \
  52017. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  52018. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52019. }
  52020. #define SET_GPIO_31_doen_uart0_pad_dtrn { \
  52021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52022. _ezchip_macro_read_value_ &= ~(0xFF); \
  52023. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  52024. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52025. }
  52026. #define SET_GPIO_31_doen_uart0_pad_rtsn { \
  52027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52028. _ezchip_macro_read_value_ &= ~(0xFF); \
  52029. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  52030. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52031. }
  52032. #define SET_GPIO_31_doen_uart0_pad_sout { \
  52033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52034. _ezchip_macro_read_value_ &= ~(0xFF); \
  52035. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  52036. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52037. }
  52038. #define SET_GPIO_31_doen_uart1_pad_sout { \
  52039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52040. _ezchip_macro_read_value_ &= ~(0xFF); \
  52041. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  52042. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52043. }
  52044. #define SET_GPIO_31_doen_uart2_pad_dtr_n { \
  52045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52046. _ezchip_macro_read_value_ &= ~(0xFF); \
  52047. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  52048. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52049. }
  52050. #define SET_GPIO_31_doen_uart2_pad_rts_n { \
  52051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52052. _ezchip_macro_read_value_ &= ~(0xFF); \
  52053. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  52054. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52055. }
  52056. #define SET_GPIO_31_doen_uart2_pad_sout { \
  52057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52058. _ezchip_macro_read_value_ &= ~(0xFF); \
  52059. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  52060. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52061. }
  52062. #define SET_GPIO_31_doen_uart3_pad_sout { \
  52063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52064. _ezchip_macro_read_value_ &= ~(0xFF); \
  52065. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  52066. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52067. }
  52068. #define SET_GPIO_31_doen_usb_drv_bus { \
  52069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52070. _ezchip_macro_read_value_ &= ~(0xFF); \
  52071. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  52072. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52073. }
  52074. #define SET_GPIO_32_dout_reverse_(en) { \
  52075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52076. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  52077. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  52078. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52079. }
  52080. #define SET_GPIO_32_dout_LOW { \
  52081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52082. _ezchip_macro_read_value_ &= ~(0xFF); \
  52083. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  52084. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52085. }
  52086. #define SET_GPIO_32_dout_HIGH { \
  52087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52088. _ezchip_macro_read_value_ &= ~(0xFF); \
  52089. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  52090. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52091. }
  52092. #define SET_GPIO_32_dout_clk_gmac_tophyref { \
  52093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52094. _ezchip_macro_read_value_ &= ~(0xFF); \
  52095. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  52096. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52097. }
  52098. #define SET_GPIO_32_dout_cpu_jtag_tdo { \
  52099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52100. _ezchip_macro_read_value_ &= ~(0xFF); \
  52101. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  52102. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52103. }
  52104. #define SET_GPIO_32_dout_cpu_jtag_tdo_oen { \
  52105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52106. _ezchip_macro_read_value_ &= ~(0xFF); \
  52107. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  52108. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52109. }
  52110. #define SET_GPIO_32_dout_dmic_clk_out { \
  52111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52112. _ezchip_macro_read_value_ &= ~(0xFF); \
  52113. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  52114. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52115. }
  52116. #define SET_GPIO_32_dout_dsp_JTDOEn_pad { \
  52117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52118. _ezchip_macro_read_value_ &= ~(0xFF); \
  52119. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  52120. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52121. }
  52122. #define SET_GPIO_32_dout_dsp_JTDO_pad { \
  52123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52124. _ezchip_macro_read_value_ &= ~(0xFF); \
  52125. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  52126. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52127. }
  52128. #define SET_GPIO_32_dout_i2c0_pad_sck_oe { \
  52129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52130. _ezchip_macro_read_value_ &= ~(0xFF); \
  52131. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  52132. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52133. }
  52134. #define SET_GPIO_32_dout_i2c0_pad_sda_oe { \
  52135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52136. _ezchip_macro_read_value_ &= ~(0xFF); \
  52137. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  52138. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52139. }
  52140. #define SET_GPIO_32_dout_i2c1_pad_sck_oe { \
  52141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52142. _ezchip_macro_read_value_ &= ~(0xFF); \
  52143. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  52144. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52145. }
  52146. #define SET_GPIO_32_dout_i2c1_pad_sda_oe { \
  52147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52148. _ezchip_macro_read_value_ &= ~(0xFF); \
  52149. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  52150. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52151. }
  52152. #define SET_GPIO_32_dout_i2c2_pad_sck_oe { \
  52153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52154. _ezchip_macro_read_value_ &= ~(0xFF); \
  52155. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  52156. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52157. }
  52158. #define SET_GPIO_32_dout_i2c2_pad_sda_oe { \
  52159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52160. _ezchip_macro_read_value_ &= ~(0xFF); \
  52161. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  52162. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52163. }
  52164. #define SET_GPIO_32_dout_i2c3_pad_sck_oe { \
  52165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52166. _ezchip_macro_read_value_ &= ~(0xFF); \
  52167. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  52168. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52169. }
  52170. #define SET_GPIO_32_dout_i2c3_pad_sda_oe { \
  52171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52172. _ezchip_macro_read_value_ &= ~(0xFF); \
  52173. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  52174. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52175. }
  52176. #define SET_GPIO_32_dout_i2srx_bclk_out { \
  52177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52178. _ezchip_macro_read_value_ &= ~(0xFF); \
  52179. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  52180. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52181. }
  52182. #define SET_GPIO_32_dout_i2srx_bclk_out_oen { \
  52183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52184. _ezchip_macro_read_value_ &= ~(0xFF); \
  52185. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  52186. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52187. }
  52188. #define SET_GPIO_32_dout_i2srx_lrck_out { \
  52189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52190. _ezchip_macro_read_value_ &= ~(0xFF); \
  52191. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  52192. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52193. }
  52194. #define SET_GPIO_32_dout_i2srx_lrck_out_oen { \
  52195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52196. _ezchip_macro_read_value_ &= ~(0xFF); \
  52197. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  52198. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52199. }
  52200. #define SET_GPIO_32_dout_i2srx_mclk_out { \
  52201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52202. _ezchip_macro_read_value_ &= ~(0xFF); \
  52203. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  52204. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52205. }
  52206. #define SET_GPIO_32_dout_i2stx_bclk_out { \
  52207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52208. _ezchip_macro_read_value_ &= ~(0xFF); \
  52209. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  52210. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52211. }
  52212. #define SET_GPIO_32_dout_i2stx_bclk_out_oen { \
  52213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52214. _ezchip_macro_read_value_ &= ~(0xFF); \
  52215. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  52216. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52217. }
  52218. #define SET_GPIO_32_dout_i2stx_lrck_out { \
  52219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52220. _ezchip_macro_read_value_ &= ~(0xFF); \
  52221. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  52222. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52223. }
  52224. #define SET_GPIO_32_dout_i2stx_lrckout_oen { \
  52225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52226. _ezchip_macro_read_value_ &= ~(0xFF); \
  52227. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  52228. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52229. }
  52230. #define SET_GPIO_32_dout_i2stx_mclk_out { \
  52231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52232. _ezchip_macro_read_value_ &= ~(0xFF); \
  52233. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  52234. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52235. }
  52236. #define SET_GPIO_32_dout_i2stx_sdout0 { \
  52237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52238. _ezchip_macro_read_value_ &= ~(0xFF); \
  52239. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  52240. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52241. }
  52242. #define SET_GPIO_32_dout_i2stx_sdout1 { \
  52243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52244. _ezchip_macro_read_value_ &= ~(0xFF); \
  52245. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  52246. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52247. }
  52248. #define SET_GPIO_32_dout_lcd_pad_csm_n { \
  52249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52250. _ezchip_macro_read_value_ &= ~(0xFF); \
  52251. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  52252. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52253. }
  52254. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit0 { \
  52255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52256. _ezchip_macro_read_value_ &= ~(0xFF); \
  52257. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  52258. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52259. }
  52260. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit1 { \
  52261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52262. _ezchip_macro_read_value_ &= ~(0xFF); \
  52263. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  52264. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52265. }
  52266. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit2 { \
  52267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52268. _ezchip_macro_read_value_ &= ~(0xFF); \
  52269. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  52270. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52271. }
  52272. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit3 { \
  52273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52274. _ezchip_macro_read_value_ &= ~(0xFF); \
  52275. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  52276. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52277. }
  52278. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit4 { \
  52279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52280. _ezchip_macro_read_value_ &= ~(0xFF); \
  52281. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  52282. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52283. }
  52284. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit5 { \
  52285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52286. _ezchip_macro_read_value_ &= ~(0xFF); \
  52287. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  52288. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52289. }
  52290. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit6 { \
  52291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52292. _ezchip_macro_read_value_ &= ~(0xFF); \
  52293. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  52294. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52295. }
  52296. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit7 { \
  52297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52298. _ezchip_macro_read_value_ &= ~(0xFF); \
  52299. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  52300. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52301. }
  52302. #define SET_GPIO_32_dout_pwm_pad_out_bit0 { \
  52303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52304. _ezchip_macro_read_value_ &= ~(0xFF); \
  52305. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  52306. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52307. }
  52308. #define SET_GPIO_32_dout_pwm_pad_out_bit1 { \
  52309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52310. _ezchip_macro_read_value_ &= ~(0xFF); \
  52311. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  52312. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52313. }
  52314. #define SET_GPIO_32_dout_pwm_pad_out_bit2 { \
  52315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52316. _ezchip_macro_read_value_ &= ~(0xFF); \
  52317. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  52318. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52319. }
  52320. #define SET_GPIO_32_dout_pwm_pad_out_bit3 { \
  52321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52322. _ezchip_macro_read_value_ &= ~(0xFF); \
  52323. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  52324. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52325. }
  52326. #define SET_GPIO_32_dout_pwm_pad_out_bit4 { \
  52327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52328. _ezchip_macro_read_value_ &= ~(0xFF); \
  52329. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  52330. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52331. }
  52332. #define SET_GPIO_32_dout_pwm_pad_out_bit5 { \
  52333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52334. _ezchip_macro_read_value_ &= ~(0xFF); \
  52335. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  52336. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52337. }
  52338. #define SET_GPIO_32_dout_pwm_pad_out_bit6 { \
  52339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52340. _ezchip_macro_read_value_ &= ~(0xFF); \
  52341. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  52342. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52343. }
  52344. #define SET_GPIO_32_dout_pwm_pad_out_bit7 { \
  52345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52346. _ezchip_macro_read_value_ &= ~(0xFF); \
  52347. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  52348. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52349. }
  52350. #define SET_GPIO_32_dout_pwmdac_left_out { \
  52351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52352. _ezchip_macro_read_value_ &= ~(0xFF); \
  52353. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  52354. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52355. }
  52356. #define SET_GPIO_32_dout_pwmdac_right_out { \
  52357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52358. _ezchip_macro_read_value_ &= ~(0xFF); \
  52359. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  52360. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52361. }
  52362. #define SET_GPIO_32_dout_qspi_csn1_out { \
  52363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52364. _ezchip_macro_read_value_ &= ~(0xFF); \
  52365. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  52366. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52367. }
  52368. #define SET_GPIO_32_dout_qspi_csn2_out { \
  52369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52370. _ezchip_macro_read_value_ &= ~(0xFF); \
  52371. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  52372. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52373. }
  52374. #define SET_GPIO_32_dout_qspi_csn3_out { \
  52375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52376. _ezchip_macro_read_value_ &= ~(0xFF); \
  52377. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  52378. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52379. }
  52380. #define SET_GPIO_32_dout_register23_SCFG_cmsensor_rst0 { \
  52381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52382. _ezchip_macro_read_value_ &= ~(0xFF); \
  52383. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  52384. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52385. }
  52386. #define SET_GPIO_32_dout_register23_SCFG_cmsensor_rst1 { \
  52387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52388. _ezchip_macro_read_value_ &= ~(0xFF); \
  52389. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  52390. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52391. }
  52392. #define SET_GPIO_32_dout_register32_SCFG_gmac_phy_rstn { \
  52393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52394. _ezchip_macro_read_value_ &= ~(0xFF); \
  52395. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  52396. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52397. }
  52398. #define SET_GPIO_32_dout_sdio0_pad_card_power_en { \
  52399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52400. _ezchip_macro_read_value_ &= ~(0xFF); \
  52401. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  52402. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52403. }
  52404. #define SET_GPIO_32_dout_sdio0_pad_cclk_out { \
  52405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52406. _ezchip_macro_read_value_ &= ~(0xFF); \
  52407. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  52408. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52409. }
  52410. #define SET_GPIO_32_dout_sdio0_pad_ccmd_oe { \
  52411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52412. _ezchip_macro_read_value_ &= ~(0xFF); \
  52413. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  52414. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52415. }
  52416. #define SET_GPIO_32_dout_sdio0_pad_ccmd_out { \
  52417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52418. _ezchip_macro_read_value_ &= ~(0xFF); \
  52419. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  52420. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52421. }
  52422. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit0 { \
  52423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52424. _ezchip_macro_read_value_ &= ~(0xFF); \
  52425. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  52426. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52427. }
  52428. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit1 { \
  52429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52430. _ezchip_macro_read_value_ &= ~(0xFF); \
  52431. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  52432. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52433. }
  52434. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit2 { \
  52435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52436. _ezchip_macro_read_value_ &= ~(0xFF); \
  52437. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  52438. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52439. }
  52440. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit3 { \
  52441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52442. _ezchip_macro_read_value_ &= ~(0xFF); \
  52443. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  52444. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52445. }
  52446. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit4 { \
  52447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52448. _ezchip_macro_read_value_ &= ~(0xFF); \
  52449. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  52450. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52451. }
  52452. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit5 { \
  52453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52454. _ezchip_macro_read_value_ &= ~(0xFF); \
  52455. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  52456. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52457. }
  52458. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit6 { \
  52459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52460. _ezchip_macro_read_value_ &= ~(0xFF); \
  52461. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  52462. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52463. }
  52464. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit7 { \
  52465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52466. _ezchip_macro_read_value_ &= ~(0xFF); \
  52467. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  52468. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52469. }
  52470. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit0 { \
  52471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52472. _ezchip_macro_read_value_ &= ~(0xFF); \
  52473. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  52474. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52475. }
  52476. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit1 { \
  52477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52478. _ezchip_macro_read_value_ &= ~(0xFF); \
  52479. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  52480. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52481. }
  52482. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit2 { \
  52483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52484. _ezchip_macro_read_value_ &= ~(0xFF); \
  52485. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  52486. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52487. }
  52488. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit3 { \
  52489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52490. _ezchip_macro_read_value_ &= ~(0xFF); \
  52491. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  52492. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52493. }
  52494. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit4 { \
  52495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52496. _ezchip_macro_read_value_ &= ~(0xFF); \
  52497. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  52498. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52499. }
  52500. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit5 { \
  52501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52502. _ezchip_macro_read_value_ &= ~(0xFF); \
  52503. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  52504. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52505. }
  52506. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit6 { \
  52507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52508. _ezchip_macro_read_value_ &= ~(0xFF); \
  52509. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  52510. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52511. }
  52512. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit7 { \
  52513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52514. _ezchip_macro_read_value_ &= ~(0xFF); \
  52515. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  52516. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52517. }
  52518. #define SET_GPIO_32_dout_sdio0_pad_rst_n { \
  52519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52520. _ezchip_macro_read_value_ &= ~(0xFF); \
  52521. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  52522. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52523. }
  52524. #define SET_GPIO_32_dout_sdio1_pad_card_power_en { \
  52525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52526. _ezchip_macro_read_value_ &= ~(0xFF); \
  52527. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  52528. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52529. }
  52530. #define SET_GPIO_32_dout_sdio1_pad_cclk_out { \
  52531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52532. _ezchip_macro_read_value_ &= ~(0xFF); \
  52533. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  52534. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52535. }
  52536. #define SET_GPIO_32_dout_sdio1_pad_ccmd_oe { \
  52537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52538. _ezchip_macro_read_value_ &= ~(0xFF); \
  52539. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  52540. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52541. }
  52542. #define SET_GPIO_32_dout_sdio1_pad_ccmd_out { \
  52543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52544. _ezchip_macro_read_value_ &= ~(0xFF); \
  52545. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  52546. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52547. }
  52548. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit0 { \
  52549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52550. _ezchip_macro_read_value_ &= ~(0xFF); \
  52551. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  52552. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52553. }
  52554. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit1 { \
  52555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52556. _ezchip_macro_read_value_ &= ~(0xFF); \
  52557. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  52558. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52559. }
  52560. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit2 { \
  52561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52562. _ezchip_macro_read_value_ &= ~(0xFF); \
  52563. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  52564. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52565. }
  52566. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit3 { \
  52567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52568. _ezchip_macro_read_value_ &= ~(0xFF); \
  52569. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  52570. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52571. }
  52572. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit4 { \
  52573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52574. _ezchip_macro_read_value_ &= ~(0xFF); \
  52575. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  52576. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52577. }
  52578. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit5 { \
  52579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52580. _ezchip_macro_read_value_ &= ~(0xFF); \
  52581. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  52582. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52583. }
  52584. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit6 { \
  52585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52586. _ezchip_macro_read_value_ &= ~(0xFF); \
  52587. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  52588. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52589. }
  52590. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit7 { \
  52591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52592. _ezchip_macro_read_value_ &= ~(0xFF); \
  52593. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  52594. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52595. }
  52596. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit0 { \
  52597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52598. _ezchip_macro_read_value_ &= ~(0xFF); \
  52599. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  52600. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52601. }
  52602. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit1 { \
  52603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52604. _ezchip_macro_read_value_ &= ~(0xFF); \
  52605. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  52606. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52607. }
  52608. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit2 { \
  52609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52610. _ezchip_macro_read_value_ &= ~(0xFF); \
  52611. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  52612. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52613. }
  52614. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit3 { \
  52615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52616. _ezchip_macro_read_value_ &= ~(0xFF); \
  52617. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  52618. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52619. }
  52620. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit4 { \
  52621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52622. _ezchip_macro_read_value_ &= ~(0xFF); \
  52623. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  52624. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52625. }
  52626. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit5 { \
  52627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52628. _ezchip_macro_read_value_ &= ~(0xFF); \
  52629. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  52630. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52631. }
  52632. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit6 { \
  52633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52634. _ezchip_macro_read_value_ &= ~(0xFF); \
  52635. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  52636. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52637. }
  52638. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit7 { \
  52639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52640. _ezchip_macro_read_value_ &= ~(0xFF); \
  52641. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  52642. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52643. }
  52644. #define SET_GPIO_32_dout_sdio1_pad_rst_n { \
  52645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52646. _ezchip_macro_read_value_ &= ~(0xFF); \
  52647. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  52648. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52649. }
  52650. #define SET_GPIO_32_dout_spdif_tx_sdout { \
  52651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52652. _ezchip_macro_read_value_ &= ~(0xFF); \
  52653. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  52654. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52655. }
  52656. #define SET_GPIO_32_dout_spdif_tx_sdout_oen { \
  52657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52658. _ezchip_macro_read_value_ &= ~(0xFF); \
  52659. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  52660. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52661. }
  52662. #define SET_GPIO_32_dout_spi0_pad_oe_n { \
  52663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52664. _ezchip_macro_read_value_ &= ~(0xFF); \
  52665. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  52666. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52667. }
  52668. #define SET_GPIO_32_dout_spi0_pad_sck_out { \
  52669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52670. _ezchip_macro_read_value_ &= ~(0xFF); \
  52671. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  52672. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52673. }
  52674. #define SET_GPIO_32_dout_spi0_pad_ss_0_n { \
  52675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52676. _ezchip_macro_read_value_ &= ~(0xFF); \
  52677. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  52678. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52679. }
  52680. #define SET_GPIO_32_dout_spi0_pad_ss_1_n { \
  52681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52682. _ezchip_macro_read_value_ &= ~(0xFF); \
  52683. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  52684. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52685. }
  52686. #define SET_GPIO_32_dout_spi0_pad_txd { \
  52687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52688. _ezchip_macro_read_value_ &= ~(0xFF); \
  52689. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  52690. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52691. }
  52692. #define SET_GPIO_32_dout_spi1_pad_oe_n { \
  52693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52694. _ezchip_macro_read_value_ &= ~(0xFF); \
  52695. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  52696. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52697. }
  52698. #define SET_GPIO_32_dout_spi1_pad_sck_out { \
  52699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52700. _ezchip_macro_read_value_ &= ~(0xFF); \
  52701. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  52702. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52703. }
  52704. #define SET_GPIO_32_dout_spi1_pad_ss_0_n { \
  52705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52706. _ezchip_macro_read_value_ &= ~(0xFF); \
  52707. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  52708. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52709. }
  52710. #define SET_GPIO_32_dout_spi1_pad_ss_1_n { \
  52711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52712. _ezchip_macro_read_value_ &= ~(0xFF); \
  52713. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  52714. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52715. }
  52716. #define SET_GPIO_32_dout_spi1_pad_txd { \
  52717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52718. _ezchip_macro_read_value_ &= ~(0xFF); \
  52719. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  52720. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52721. }
  52722. #define SET_GPIO_32_dout_spi2_pad_oe_n { \
  52723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52724. _ezchip_macro_read_value_ &= ~(0xFF); \
  52725. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  52726. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52727. }
  52728. #define SET_GPIO_32_dout_spi2_pad_sck_out { \
  52729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52730. _ezchip_macro_read_value_ &= ~(0xFF); \
  52731. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  52732. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52733. }
  52734. #define SET_GPIO_32_dout_spi2_pad_ss_0_n { \
  52735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52736. _ezchip_macro_read_value_ &= ~(0xFF); \
  52737. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  52738. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52739. }
  52740. #define SET_GPIO_32_dout_spi2_pad_ss_1_n { \
  52741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52742. _ezchip_macro_read_value_ &= ~(0xFF); \
  52743. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  52744. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52745. }
  52746. #define SET_GPIO_32_dout_spi2_pad_txd { \
  52747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52748. _ezchip_macro_read_value_ &= ~(0xFF); \
  52749. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  52750. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52751. }
  52752. #define SET_GPIO_32_dout_spi2ahb_pad_oe_n_bit0 { \
  52753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52754. _ezchip_macro_read_value_ &= ~(0xFF); \
  52755. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  52756. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52757. }
  52758. #define SET_GPIO_32_dout_spi2ahb_pad_oe_n_bit1 { \
  52759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52760. _ezchip_macro_read_value_ &= ~(0xFF); \
  52761. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  52762. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52763. }
  52764. #define SET_GPIO_32_dout_spi2ahb_pad_oe_n_bit2 { \
  52765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52766. _ezchip_macro_read_value_ &= ~(0xFF); \
  52767. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  52768. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52769. }
  52770. #define SET_GPIO_32_dout_spi2ahb_pad_oe_n_bit3 { \
  52771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52772. _ezchip_macro_read_value_ &= ~(0xFF); \
  52773. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  52774. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52775. }
  52776. #define SET_GPIO_32_dout_spi2ahb_pad_txd_bit0 { \
  52777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52778. _ezchip_macro_read_value_ &= ~(0xFF); \
  52779. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  52780. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52781. }
  52782. #define SET_GPIO_32_dout_spi2ahb_pad_txd_bit1 { \
  52783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52784. _ezchip_macro_read_value_ &= ~(0xFF); \
  52785. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  52786. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52787. }
  52788. #define SET_GPIO_32_dout_spi2ahb_pad_txd_bit2 { \
  52789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52790. _ezchip_macro_read_value_ &= ~(0xFF); \
  52791. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  52792. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52793. }
  52794. #define SET_GPIO_32_dout_spi2ahb_pad_txd_bit3 { \
  52795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52796. _ezchip_macro_read_value_ &= ~(0xFF); \
  52797. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  52798. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52799. }
  52800. #define SET_GPIO_32_dout_spi3_pad_oe_n { \
  52801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52802. _ezchip_macro_read_value_ &= ~(0xFF); \
  52803. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  52804. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52805. }
  52806. #define SET_GPIO_32_dout_spi3_pad_sck_out { \
  52807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52808. _ezchip_macro_read_value_ &= ~(0xFF); \
  52809. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  52810. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52811. }
  52812. #define SET_GPIO_32_dout_spi3_pad_ss_0_n { \
  52813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52814. _ezchip_macro_read_value_ &= ~(0xFF); \
  52815. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  52816. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52817. }
  52818. #define SET_GPIO_32_dout_spi3_pad_ss_1_n { \
  52819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52820. _ezchip_macro_read_value_ &= ~(0xFF); \
  52821. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  52822. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52823. }
  52824. #define SET_GPIO_32_dout_spi3_pad_txd { \
  52825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52826. _ezchip_macro_read_value_ &= ~(0xFF); \
  52827. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  52828. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52829. }
  52830. #define SET_GPIO_32_dout_uart0_pad_dtrn { \
  52831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52832. _ezchip_macro_read_value_ &= ~(0xFF); \
  52833. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  52834. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52835. }
  52836. #define SET_GPIO_32_dout_uart0_pad_rtsn { \
  52837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52838. _ezchip_macro_read_value_ &= ~(0xFF); \
  52839. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  52840. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52841. }
  52842. #define SET_GPIO_32_dout_uart0_pad_sout { \
  52843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52844. _ezchip_macro_read_value_ &= ~(0xFF); \
  52845. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  52846. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52847. }
  52848. #define SET_GPIO_32_dout_uart1_pad_sout { \
  52849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52850. _ezchip_macro_read_value_ &= ~(0xFF); \
  52851. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  52852. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52853. }
  52854. #define SET_GPIO_32_dout_uart2_pad_dtr_n { \
  52855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52856. _ezchip_macro_read_value_ &= ~(0xFF); \
  52857. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  52858. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52859. }
  52860. #define SET_GPIO_32_dout_uart2_pad_rts_n { \
  52861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52862. _ezchip_macro_read_value_ &= ~(0xFF); \
  52863. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  52864. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52865. }
  52866. #define SET_GPIO_32_dout_uart2_pad_sout { \
  52867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52868. _ezchip_macro_read_value_ &= ~(0xFF); \
  52869. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  52870. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52871. }
  52872. #define SET_GPIO_32_dout_uart3_pad_sout { \
  52873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52874. _ezchip_macro_read_value_ &= ~(0xFF); \
  52875. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  52876. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52877. }
  52878. #define SET_GPIO_32_dout_usb_drv_bus { \
  52879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52880. _ezchip_macro_read_value_ &= ~(0xFF); \
  52881. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  52882. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52883. }
  52884. #define SET_GPIO_32_doen_reverse_(en) { \
  52885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52886. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  52887. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  52888. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52889. }
  52890. #define SET_GPIO_32_doen_LOW { \
  52891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52892. _ezchip_macro_read_value_ &= ~(0xFF); \
  52893. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  52894. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52895. }
  52896. #define SET_GPIO_32_doen_HIGH { \
  52897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52898. _ezchip_macro_read_value_ &= ~(0xFF); \
  52899. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  52900. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52901. }
  52902. #define SET_GPIO_32_doen_clk_gmac_tophyref { \
  52903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52904. _ezchip_macro_read_value_ &= ~(0xFF); \
  52905. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  52906. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52907. }
  52908. #define SET_GPIO_32_doen_cpu_jtag_tdo { \
  52909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52910. _ezchip_macro_read_value_ &= ~(0xFF); \
  52911. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  52912. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52913. }
  52914. #define SET_GPIO_32_doen_cpu_jtag_tdo_oen { \
  52915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52916. _ezchip_macro_read_value_ &= ~(0xFF); \
  52917. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  52918. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52919. }
  52920. #define SET_GPIO_32_doen_dmic_clk_out { \
  52921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52922. _ezchip_macro_read_value_ &= ~(0xFF); \
  52923. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  52924. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52925. }
  52926. #define SET_GPIO_32_doen_dsp_JTDOEn_pad { \
  52927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52928. _ezchip_macro_read_value_ &= ~(0xFF); \
  52929. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  52930. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52931. }
  52932. #define SET_GPIO_32_doen_dsp_JTDO_pad { \
  52933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52934. _ezchip_macro_read_value_ &= ~(0xFF); \
  52935. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  52936. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52937. }
  52938. #define SET_GPIO_32_doen_i2c0_pad_sck_oe { \
  52939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52940. _ezchip_macro_read_value_ &= ~(0xFF); \
  52941. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  52942. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52943. }
  52944. #define SET_GPIO_32_doen_i2c0_pad_sda_oe { \
  52945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52946. _ezchip_macro_read_value_ &= ~(0xFF); \
  52947. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  52948. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52949. }
  52950. #define SET_GPIO_32_doen_i2c1_pad_sck_oe { \
  52951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52952. _ezchip_macro_read_value_ &= ~(0xFF); \
  52953. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  52954. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52955. }
  52956. #define SET_GPIO_32_doen_i2c1_pad_sda_oe { \
  52957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52958. _ezchip_macro_read_value_ &= ~(0xFF); \
  52959. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  52960. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52961. }
  52962. #define SET_GPIO_32_doen_i2c2_pad_sck_oe { \
  52963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52964. _ezchip_macro_read_value_ &= ~(0xFF); \
  52965. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  52966. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52967. }
  52968. #define SET_GPIO_32_doen_i2c2_pad_sda_oe { \
  52969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52970. _ezchip_macro_read_value_ &= ~(0xFF); \
  52971. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  52972. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52973. }
  52974. #define SET_GPIO_32_doen_i2c3_pad_sck_oe { \
  52975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52976. _ezchip_macro_read_value_ &= ~(0xFF); \
  52977. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  52978. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52979. }
  52980. #define SET_GPIO_32_doen_i2c3_pad_sda_oe { \
  52981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52982. _ezchip_macro_read_value_ &= ~(0xFF); \
  52983. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  52984. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52985. }
  52986. #define SET_GPIO_32_doen_i2srx_bclk_out { \
  52987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52988. _ezchip_macro_read_value_ &= ~(0xFF); \
  52989. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  52990. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52991. }
  52992. #define SET_GPIO_32_doen_i2srx_bclk_out_oen { \
  52993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52994. _ezchip_macro_read_value_ &= ~(0xFF); \
  52995. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  52996. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52997. }
  52998. #define SET_GPIO_32_doen_i2srx_lrck_out { \
  52999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53000. _ezchip_macro_read_value_ &= ~(0xFF); \
  53001. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  53002. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53003. }
  53004. #define SET_GPIO_32_doen_i2srx_lrck_out_oen { \
  53005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53006. _ezchip_macro_read_value_ &= ~(0xFF); \
  53007. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  53008. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53009. }
  53010. #define SET_GPIO_32_doen_i2srx_mclk_out { \
  53011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53012. _ezchip_macro_read_value_ &= ~(0xFF); \
  53013. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  53014. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53015. }
  53016. #define SET_GPIO_32_doen_i2stx_bclk_out { \
  53017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53018. _ezchip_macro_read_value_ &= ~(0xFF); \
  53019. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  53020. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53021. }
  53022. #define SET_GPIO_32_doen_i2stx_bclk_out_oen { \
  53023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53024. _ezchip_macro_read_value_ &= ~(0xFF); \
  53025. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  53026. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53027. }
  53028. #define SET_GPIO_32_doen_i2stx_lrck_out { \
  53029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53030. _ezchip_macro_read_value_ &= ~(0xFF); \
  53031. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  53032. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53033. }
  53034. #define SET_GPIO_32_doen_i2stx_lrckout_oen { \
  53035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53036. _ezchip_macro_read_value_ &= ~(0xFF); \
  53037. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  53038. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53039. }
  53040. #define SET_GPIO_32_doen_i2stx_mclk_out { \
  53041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53042. _ezchip_macro_read_value_ &= ~(0xFF); \
  53043. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  53044. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53045. }
  53046. #define SET_GPIO_32_doen_i2stx_sdout0 { \
  53047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53048. _ezchip_macro_read_value_ &= ~(0xFF); \
  53049. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  53050. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53051. }
  53052. #define SET_GPIO_32_doen_i2stx_sdout1 { \
  53053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53054. _ezchip_macro_read_value_ &= ~(0xFF); \
  53055. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  53056. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53057. }
  53058. #define SET_GPIO_32_doen_lcd_pad_csm_n { \
  53059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53060. _ezchip_macro_read_value_ &= ~(0xFF); \
  53061. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  53062. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53063. }
  53064. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit0 { \
  53065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53066. _ezchip_macro_read_value_ &= ~(0xFF); \
  53067. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  53068. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53069. }
  53070. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit1 { \
  53071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53072. _ezchip_macro_read_value_ &= ~(0xFF); \
  53073. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  53074. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53075. }
  53076. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit2 { \
  53077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53078. _ezchip_macro_read_value_ &= ~(0xFF); \
  53079. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  53080. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53081. }
  53082. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit3 { \
  53083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53084. _ezchip_macro_read_value_ &= ~(0xFF); \
  53085. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  53086. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53087. }
  53088. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit4 { \
  53089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53090. _ezchip_macro_read_value_ &= ~(0xFF); \
  53091. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  53092. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53093. }
  53094. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit5 { \
  53095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53096. _ezchip_macro_read_value_ &= ~(0xFF); \
  53097. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  53098. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53099. }
  53100. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit6 { \
  53101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53102. _ezchip_macro_read_value_ &= ~(0xFF); \
  53103. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  53104. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53105. }
  53106. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit7 { \
  53107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53108. _ezchip_macro_read_value_ &= ~(0xFF); \
  53109. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  53110. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53111. }
  53112. #define SET_GPIO_32_doen_pwm_pad_out_bit0 { \
  53113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53114. _ezchip_macro_read_value_ &= ~(0xFF); \
  53115. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  53116. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53117. }
  53118. #define SET_GPIO_32_doen_pwm_pad_out_bit1 { \
  53119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53120. _ezchip_macro_read_value_ &= ~(0xFF); \
  53121. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  53122. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53123. }
  53124. #define SET_GPIO_32_doen_pwm_pad_out_bit2 { \
  53125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53126. _ezchip_macro_read_value_ &= ~(0xFF); \
  53127. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  53128. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53129. }
  53130. #define SET_GPIO_32_doen_pwm_pad_out_bit3 { \
  53131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53132. _ezchip_macro_read_value_ &= ~(0xFF); \
  53133. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  53134. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53135. }
  53136. #define SET_GPIO_32_doen_pwm_pad_out_bit4 { \
  53137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53138. _ezchip_macro_read_value_ &= ~(0xFF); \
  53139. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  53140. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53141. }
  53142. #define SET_GPIO_32_doen_pwm_pad_out_bit5 { \
  53143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53144. _ezchip_macro_read_value_ &= ~(0xFF); \
  53145. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  53146. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53147. }
  53148. #define SET_GPIO_32_doen_pwm_pad_out_bit6 { \
  53149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53150. _ezchip_macro_read_value_ &= ~(0xFF); \
  53151. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  53152. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53153. }
  53154. #define SET_GPIO_32_doen_pwm_pad_out_bit7 { \
  53155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53156. _ezchip_macro_read_value_ &= ~(0xFF); \
  53157. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  53158. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53159. }
  53160. #define SET_GPIO_32_doen_pwmdac_left_out { \
  53161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53162. _ezchip_macro_read_value_ &= ~(0xFF); \
  53163. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  53164. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53165. }
  53166. #define SET_GPIO_32_doen_pwmdac_right_out { \
  53167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53168. _ezchip_macro_read_value_ &= ~(0xFF); \
  53169. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  53170. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53171. }
  53172. #define SET_GPIO_32_doen_qspi_csn1_out { \
  53173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53174. _ezchip_macro_read_value_ &= ~(0xFF); \
  53175. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  53176. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53177. }
  53178. #define SET_GPIO_32_doen_qspi_csn2_out { \
  53179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53180. _ezchip_macro_read_value_ &= ~(0xFF); \
  53181. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  53182. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53183. }
  53184. #define SET_GPIO_32_doen_qspi_csn3_out { \
  53185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53186. _ezchip_macro_read_value_ &= ~(0xFF); \
  53187. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  53188. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53189. }
  53190. #define SET_GPIO_32_doen_register23_SCFG_cmsensor_rst0 { \
  53191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53192. _ezchip_macro_read_value_ &= ~(0xFF); \
  53193. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  53194. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53195. }
  53196. #define SET_GPIO_32_doen_register23_SCFG_cmsensor_rst1 { \
  53197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53198. _ezchip_macro_read_value_ &= ~(0xFF); \
  53199. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  53200. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53201. }
  53202. #define SET_GPIO_32_doen_register32_SCFG_gmac_phy_rstn { \
  53203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53204. _ezchip_macro_read_value_ &= ~(0xFF); \
  53205. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  53206. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53207. }
  53208. #define SET_GPIO_32_doen_sdio0_pad_card_power_en { \
  53209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53210. _ezchip_macro_read_value_ &= ~(0xFF); \
  53211. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  53212. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53213. }
  53214. #define SET_GPIO_32_doen_sdio0_pad_cclk_out { \
  53215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53216. _ezchip_macro_read_value_ &= ~(0xFF); \
  53217. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  53218. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53219. }
  53220. #define SET_GPIO_32_doen_sdio0_pad_ccmd_oe { \
  53221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53222. _ezchip_macro_read_value_ &= ~(0xFF); \
  53223. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  53224. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53225. }
  53226. #define SET_GPIO_32_doen_sdio0_pad_ccmd_out { \
  53227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53228. _ezchip_macro_read_value_ &= ~(0xFF); \
  53229. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  53230. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53231. }
  53232. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit0 { \
  53233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53234. _ezchip_macro_read_value_ &= ~(0xFF); \
  53235. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  53236. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53237. }
  53238. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit1 { \
  53239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53240. _ezchip_macro_read_value_ &= ~(0xFF); \
  53241. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  53242. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53243. }
  53244. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit2 { \
  53245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53246. _ezchip_macro_read_value_ &= ~(0xFF); \
  53247. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  53248. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53249. }
  53250. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit3 { \
  53251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53252. _ezchip_macro_read_value_ &= ~(0xFF); \
  53253. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  53254. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53255. }
  53256. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit4 { \
  53257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53258. _ezchip_macro_read_value_ &= ~(0xFF); \
  53259. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  53260. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53261. }
  53262. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit5 { \
  53263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53264. _ezchip_macro_read_value_ &= ~(0xFF); \
  53265. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  53266. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53267. }
  53268. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit6 { \
  53269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53270. _ezchip_macro_read_value_ &= ~(0xFF); \
  53271. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  53272. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53273. }
  53274. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit7 { \
  53275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53276. _ezchip_macro_read_value_ &= ~(0xFF); \
  53277. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  53278. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53279. }
  53280. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit0 { \
  53281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53282. _ezchip_macro_read_value_ &= ~(0xFF); \
  53283. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  53284. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53285. }
  53286. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit1 { \
  53287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53288. _ezchip_macro_read_value_ &= ~(0xFF); \
  53289. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  53290. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53291. }
  53292. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit2 { \
  53293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53294. _ezchip_macro_read_value_ &= ~(0xFF); \
  53295. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  53296. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53297. }
  53298. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit3 { \
  53299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53300. _ezchip_macro_read_value_ &= ~(0xFF); \
  53301. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  53302. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53303. }
  53304. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit4 { \
  53305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53306. _ezchip_macro_read_value_ &= ~(0xFF); \
  53307. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  53308. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53309. }
  53310. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit5 { \
  53311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53312. _ezchip_macro_read_value_ &= ~(0xFF); \
  53313. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  53314. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53315. }
  53316. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit6 { \
  53317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53318. _ezchip_macro_read_value_ &= ~(0xFF); \
  53319. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  53320. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53321. }
  53322. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit7 { \
  53323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53324. _ezchip_macro_read_value_ &= ~(0xFF); \
  53325. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  53326. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53327. }
  53328. #define SET_GPIO_32_doen_sdio0_pad_rst_n { \
  53329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53330. _ezchip_macro_read_value_ &= ~(0xFF); \
  53331. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  53332. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53333. }
  53334. #define SET_GPIO_32_doen_sdio1_pad_card_power_en { \
  53335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53336. _ezchip_macro_read_value_ &= ~(0xFF); \
  53337. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  53338. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53339. }
  53340. #define SET_GPIO_32_doen_sdio1_pad_cclk_out { \
  53341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53342. _ezchip_macro_read_value_ &= ~(0xFF); \
  53343. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  53344. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53345. }
  53346. #define SET_GPIO_32_doen_sdio1_pad_ccmd_oe { \
  53347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53348. _ezchip_macro_read_value_ &= ~(0xFF); \
  53349. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  53350. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53351. }
  53352. #define SET_GPIO_32_doen_sdio1_pad_ccmd_out { \
  53353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53354. _ezchip_macro_read_value_ &= ~(0xFF); \
  53355. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  53356. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53357. }
  53358. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit0 { \
  53359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53360. _ezchip_macro_read_value_ &= ~(0xFF); \
  53361. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  53362. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53363. }
  53364. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit1 { \
  53365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53366. _ezchip_macro_read_value_ &= ~(0xFF); \
  53367. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  53368. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53369. }
  53370. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit2 { \
  53371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53372. _ezchip_macro_read_value_ &= ~(0xFF); \
  53373. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  53374. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53375. }
  53376. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit3 { \
  53377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53378. _ezchip_macro_read_value_ &= ~(0xFF); \
  53379. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  53380. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53381. }
  53382. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit4 { \
  53383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53384. _ezchip_macro_read_value_ &= ~(0xFF); \
  53385. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  53386. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53387. }
  53388. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit5 { \
  53389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53390. _ezchip_macro_read_value_ &= ~(0xFF); \
  53391. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  53392. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53393. }
  53394. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit6 { \
  53395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53396. _ezchip_macro_read_value_ &= ~(0xFF); \
  53397. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  53398. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53399. }
  53400. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit7 { \
  53401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53402. _ezchip_macro_read_value_ &= ~(0xFF); \
  53403. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  53404. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53405. }
  53406. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit0 { \
  53407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53408. _ezchip_macro_read_value_ &= ~(0xFF); \
  53409. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  53410. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53411. }
  53412. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit1 { \
  53413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53414. _ezchip_macro_read_value_ &= ~(0xFF); \
  53415. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  53416. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53417. }
  53418. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit2 { \
  53419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53420. _ezchip_macro_read_value_ &= ~(0xFF); \
  53421. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  53422. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53423. }
  53424. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit3 { \
  53425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53426. _ezchip_macro_read_value_ &= ~(0xFF); \
  53427. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  53428. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53429. }
  53430. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit4 { \
  53431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53432. _ezchip_macro_read_value_ &= ~(0xFF); \
  53433. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  53434. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53435. }
  53436. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit5 { \
  53437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53438. _ezchip_macro_read_value_ &= ~(0xFF); \
  53439. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  53440. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53441. }
  53442. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit6 { \
  53443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53444. _ezchip_macro_read_value_ &= ~(0xFF); \
  53445. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  53446. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53447. }
  53448. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit7 { \
  53449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53450. _ezchip_macro_read_value_ &= ~(0xFF); \
  53451. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  53452. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53453. }
  53454. #define SET_GPIO_32_doen_sdio1_pad_rst_n { \
  53455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53456. _ezchip_macro_read_value_ &= ~(0xFF); \
  53457. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  53458. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53459. }
  53460. #define SET_GPIO_32_doen_spdif_tx_sdout { \
  53461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53462. _ezchip_macro_read_value_ &= ~(0xFF); \
  53463. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  53464. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53465. }
  53466. #define SET_GPIO_32_doen_spdif_tx_sdout_oen { \
  53467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53468. _ezchip_macro_read_value_ &= ~(0xFF); \
  53469. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  53470. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53471. }
  53472. #define SET_GPIO_32_doen_spi0_pad_oe_n { \
  53473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53474. _ezchip_macro_read_value_ &= ~(0xFF); \
  53475. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  53476. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53477. }
  53478. #define SET_GPIO_32_doen_spi0_pad_sck_out { \
  53479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53480. _ezchip_macro_read_value_ &= ~(0xFF); \
  53481. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  53482. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53483. }
  53484. #define SET_GPIO_32_doen_spi0_pad_ss_0_n { \
  53485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53486. _ezchip_macro_read_value_ &= ~(0xFF); \
  53487. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  53488. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53489. }
  53490. #define SET_GPIO_32_doen_spi0_pad_ss_1_n { \
  53491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53492. _ezchip_macro_read_value_ &= ~(0xFF); \
  53493. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  53494. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53495. }
  53496. #define SET_GPIO_32_doen_spi0_pad_txd { \
  53497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53498. _ezchip_macro_read_value_ &= ~(0xFF); \
  53499. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  53500. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53501. }
  53502. #define SET_GPIO_32_doen_spi1_pad_oe_n { \
  53503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53504. _ezchip_macro_read_value_ &= ~(0xFF); \
  53505. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  53506. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53507. }
  53508. #define SET_GPIO_32_doen_spi1_pad_sck_out { \
  53509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53510. _ezchip_macro_read_value_ &= ~(0xFF); \
  53511. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  53512. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53513. }
  53514. #define SET_GPIO_32_doen_spi1_pad_ss_0_n { \
  53515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53516. _ezchip_macro_read_value_ &= ~(0xFF); \
  53517. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  53518. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53519. }
  53520. #define SET_GPIO_32_doen_spi1_pad_ss_1_n { \
  53521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53522. _ezchip_macro_read_value_ &= ~(0xFF); \
  53523. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  53524. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53525. }
  53526. #define SET_GPIO_32_doen_spi1_pad_txd { \
  53527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53528. _ezchip_macro_read_value_ &= ~(0xFF); \
  53529. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  53530. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53531. }
  53532. #define SET_GPIO_32_doen_spi2_pad_oe_n { \
  53533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53534. _ezchip_macro_read_value_ &= ~(0xFF); \
  53535. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  53536. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53537. }
  53538. #define SET_GPIO_32_doen_spi2_pad_sck_out { \
  53539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53540. _ezchip_macro_read_value_ &= ~(0xFF); \
  53541. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  53542. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53543. }
  53544. #define SET_GPIO_32_doen_spi2_pad_ss_0_n { \
  53545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53546. _ezchip_macro_read_value_ &= ~(0xFF); \
  53547. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  53548. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53549. }
  53550. #define SET_GPIO_32_doen_spi2_pad_ss_1_n { \
  53551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53552. _ezchip_macro_read_value_ &= ~(0xFF); \
  53553. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  53554. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53555. }
  53556. #define SET_GPIO_32_doen_spi2_pad_txd { \
  53557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53558. _ezchip_macro_read_value_ &= ~(0xFF); \
  53559. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  53560. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53561. }
  53562. #define SET_GPIO_32_doen_spi2ahb_pad_oe_n_bit0 { \
  53563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53564. _ezchip_macro_read_value_ &= ~(0xFF); \
  53565. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  53566. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53567. }
  53568. #define SET_GPIO_32_doen_spi2ahb_pad_oe_n_bit1 { \
  53569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53570. _ezchip_macro_read_value_ &= ~(0xFF); \
  53571. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  53572. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53573. }
  53574. #define SET_GPIO_32_doen_spi2ahb_pad_oe_n_bit2 { \
  53575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53576. _ezchip_macro_read_value_ &= ~(0xFF); \
  53577. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  53578. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53579. }
  53580. #define SET_GPIO_32_doen_spi2ahb_pad_oe_n_bit3 { \
  53581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53582. _ezchip_macro_read_value_ &= ~(0xFF); \
  53583. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  53584. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53585. }
  53586. #define SET_GPIO_32_doen_spi2ahb_pad_txd_bit0 { \
  53587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53588. _ezchip_macro_read_value_ &= ~(0xFF); \
  53589. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  53590. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53591. }
  53592. #define SET_GPIO_32_doen_spi2ahb_pad_txd_bit1 { \
  53593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53594. _ezchip_macro_read_value_ &= ~(0xFF); \
  53595. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  53596. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53597. }
  53598. #define SET_GPIO_32_doen_spi2ahb_pad_txd_bit2 { \
  53599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53600. _ezchip_macro_read_value_ &= ~(0xFF); \
  53601. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  53602. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53603. }
  53604. #define SET_GPIO_32_doen_spi2ahb_pad_txd_bit3 { \
  53605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53606. _ezchip_macro_read_value_ &= ~(0xFF); \
  53607. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  53608. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53609. }
  53610. #define SET_GPIO_32_doen_spi3_pad_oe_n { \
  53611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53612. _ezchip_macro_read_value_ &= ~(0xFF); \
  53613. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  53614. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53615. }
  53616. #define SET_GPIO_32_doen_spi3_pad_sck_out { \
  53617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53618. _ezchip_macro_read_value_ &= ~(0xFF); \
  53619. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  53620. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53621. }
  53622. #define SET_GPIO_32_doen_spi3_pad_ss_0_n { \
  53623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53624. _ezchip_macro_read_value_ &= ~(0xFF); \
  53625. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  53626. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53627. }
  53628. #define SET_GPIO_32_doen_spi3_pad_ss_1_n { \
  53629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53630. _ezchip_macro_read_value_ &= ~(0xFF); \
  53631. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  53632. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53633. }
  53634. #define SET_GPIO_32_doen_spi3_pad_txd { \
  53635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53636. _ezchip_macro_read_value_ &= ~(0xFF); \
  53637. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  53638. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53639. }
  53640. #define SET_GPIO_32_doen_uart0_pad_dtrn { \
  53641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53642. _ezchip_macro_read_value_ &= ~(0xFF); \
  53643. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  53644. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53645. }
  53646. #define SET_GPIO_32_doen_uart0_pad_rtsn { \
  53647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53648. _ezchip_macro_read_value_ &= ~(0xFF); \
  53649. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  53650. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53651. }
  53652. #define SET_GPIO_32_doen_uart0_pad_sout { \
  53653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53654. _ezchip_macro_read_value_ &= ~(0xFF); \
  53655. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  53656. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53657. }
  53658. #define SET_GPIO_32_doen_uart1_pad_sout { \
  53659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53660. _ezchip_macro_read_value_ &= ~(0xFF); \
  53661. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  53662. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53663. }
  53664. #define SET_GPIO_32_doen_uart2_pad_dtr_n { \
  53665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53666. _ezchip_macro_read_value_ &= ~(0xFF); \
  53667. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  53668. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53669. }
  53670. #define SET_GPIO_32_doen_uart2_pad_rts_n { \
  53671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53672. _ezchip_macro_read_value_ &= ~(0xFF); \
  53673. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  53674. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53675. }
  53676. #define SET_GPIO_32_doen_uart2_pad_sout { \
  53677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53678. _ezchip_macro_read_value_ &= ~(0xFF); \
  53679. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  53680. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53681. }
  53682. #define SET_GPIO_32_doen_uart3_pad_sout { \
  53683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53684. _ezchip_macro_read_value_ &= ~(0xFF); \
  53685. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  53686. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53687. }
  53688. #define SET_GPIO_32_doen_usb_drv_bus { \
  53689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53690. _ezchip_macro_read_value_ &= ~(0xFF); \
  53691. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  53692. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53693. }
  53694. #define SET_GPIO_33_dout_reverse_(en) { \
  53695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53696. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  53697. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  53698. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53699. }
  53700. #define SET_GPIO_33_dout_LOW { \
  53701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53702. _ezchip_macro_read_value_ &= ~(0xFF); \
  53703. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  53704. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53705. }
  53706. #define SET_GPIO_33_dout_HIGH { \
  53707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53708. _ezchip_macro_read_value_ &= ~(0xFF); \
  53709. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  53710. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53711. }
  53712. #define SET_GPIO_33_dout_clk_gmac_tophyref { \
  53713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53714. _ezchip_macro_read_value_ &= ~(0xFF); \
  53715. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  53716. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53717. }
  53718. #define SET_GPIO_33_dout_cpu_jtag_tdo { \
  53719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53720. _ezchip_macro_read_value_ &= ~(0xFF); \
  53721. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  53722. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53723. }
  53724. #define SET_GPIO_33_dout_cpu_jtag_tdo_oen { \
  53725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53726. _ezchip_macro_read_value_ &= ~(0xFF); \
  53727. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  53728. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53729. }
  53730. #define SET_GPIO_33_dout_dmic_clk_out { \
  53731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53732. _ezchip_macro_read_value_ &= ~(0xFF); \
  53733. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  53734. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53735. }
  53736. #define SET_GPIO_33_dout_dsp_JTDOEn_pad { \
  53737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53738. _ezchip_macro_read_value_ &= ~(0xFF); \
  53739. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  53740. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53741. }
  53742. #define SET_GPIO_33_dout_dsp_JTDO_pad { \
  53743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53744. _ezchip_macro_read_value_ &= ~(0xFF); \
  53745. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  53746. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53747. }
  53748. #define SET_GPIO_33_dout_i2c0_pad_sck_oe { \
  53749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53750. _ezchip_macro_read_value_ &= ~(0xFF); \
  53751. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  53752. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53753. }
  53754. #define SET_GPIO_33_dout_i2c0_pad_sda_oe { \
  53755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53756. _ezchip_macro_read_value_ &= ~(0xFF); \
  53757. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  53758. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53759. }
  53760. #define SET_GPIO_33_dout_i2c1_pad_sck_oe { \
  53761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53762. _ezchip_macro_read_value_ &= ~(0xFF); \
  53763. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  53764. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53765. }
  53766. #define SET_GPIO_33_dout_i2c1_pad_sda_oe { \
  53767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53768. _ezchip_macro_read_value_ &= ~(0xFF); \
  53769. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  53770. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53771. }
  53772. #define SET_GPIO_33_dout_i2c2_pad_sck_oe { \
  53773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53774. _ezchip_macro_read_value_ &= ~(0xFF); \
  53775. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  53776. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53777. }
  53778. #define SET_GPIO_33_dout_i2c2_pad_sda_oe { \
  53779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53780. _ezchip_macro_read_value_ &= ~(0xFF); \
  53781. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  53782. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53783. }
  53784. #define SET_GPIO_33_dout_i2c3_pad_sck_oe { \
  53785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53786. _ezchip_macro_read_value_ &= ~(0xFF); \
  53787. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  53788. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53789. }
  53790. #define SET_GPIO_33_dout_i2c3_pad_sda_oe { \
  53791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53792. _ezchip_macro_read_value_ &= ~(0xFF); \
  53793. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  53794. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53795. }
  53796. #define SET_GPIO_33_dout_i2srx_bclk_out { \
  53797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53798. _ezchip_macro_read_value_ &= ~(0xFF); \
  53799. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  53800. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53801. }
  53802. #define SET_GPIO_33_dout_i2srx_bclk_out_oen { \
  53803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53804. _ezchip_macro_read_value_ &= ~(0xFF); \
  53805. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  53806. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53807. }
  53808. #define SET_GPIO_33_dout_i2srx_lrck_out { \
  53809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53810. _ezchip_macro_read_value_ &= ~(0xFF); \
  53811. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  53812. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53813. }
  53814. #define SET_GPIO_33_dout_i2srx_lrck_out_oen { \
  53815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53816. _ezchip_macro_read_value_ &= ~(0xFF); \
  53817. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  53818. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53819. }
  53820. #define SET_GPIO_33_dout_i2srx_mclk_out { \
  53821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53822. _ezchip_macro_read_value_ &= ~(0xFF); \
  53823. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  53824. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53825. }
  53826. #define SET_GPIO_33_dout_i2stx_bclk_out { \
  53827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53828. _ezchip_macro_read_value_ &= ~(0xFF); \
  53829. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  53830. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53831. }
  53832. #define SET_GPIO_33_dout_i2stx_bclk_out_oen { \
  53833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53834. _ezchip_macro_read_value_ &= ~(0xFF); \
  53835. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  53836. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53837. }
  53838. #define SET_GPIO_33_dout_i2stx_lrck_out { \
  53839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53840. _ezchip_macro_read_value_ &= ~(0xFF); \
  53841. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  53842. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53843. }
  53844. #define SET_GPIO_33_dout_i2stx_lrckout_oen { \
  53845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53846. _ezchip_macro_read_value_ &= ~(0xFF); \
  53847. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  53848. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53849. }
  53850. #define SET_GPIO_33_dout_i2stx_mclk_out { \
  53851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53852. _ezchip_macro_read_value_ &= ~(0xFF); \
  53853. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  53854. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53855. }
  53856. #define SET_GPIO_33_dout_i2stx_sdout0 { \
  53857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53858. _ezchip_macro_read_value_ &= ~(0xFF); \
  53859. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  53860. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53861. }
  53862. #define SET_GPIO_33_dout_i2stx_sdout1 { \
  53863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53864. _ezchip_macro_read_value_ &= ~(0xFF); \
  53865. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  53866. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53867. }
  53868. #define SET_GPIO_33_dout_lcd_pad_csm_n { \
  53869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53870. _ezchip_macro_read_value_ &= ~(0xFF); \
  53871. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  53872. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53873. }
  53874. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit0 { \
  53875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53876. _ezchip_macro_read_value_ &= ~(0xFF); \
  53877. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  53878. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53879. }
  53880. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit1 { \
  53881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53882. _ezchip_macro_read_value_ &= ~(0xFF); \
  53883. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  53884. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53885. }
  53886. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit2 { \
  53887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53888. _ezchip_macro_read_value_ &= ~(0xFF); \
  53889. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  53890. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53891. }
  53892. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit3 { \
  53893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53894. _ezchip_macro_read_value_ &= ~(0xFF); \
  53895. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  53896. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53897. }
  53898. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit4 { \
  53899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53900. _ezchip_macro_read_value_ &= ~(0xFF); \
  53901. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  53902. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53903. }
  53904. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit5 { \
  53905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53906. _ezchip_macro_read_value_ &= ~(0xFF); \
  53907. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  53908. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53909. }
  53910. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit6 { \
  53911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53912. _ezchip_macro_read_value_ &= ~(0xFF); \
  53913. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  53914. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53915. }
  53916. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit7 { \
  53917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53918. _ezchip_macro_read_value_ &= ~(0xFF); \
  53919. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  53920. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53921. }
  53922. #define SET_GPIO_33_dout_pwm_pad_out_bit0 { \
  53923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53924. _ezchip_macro_read_value_ &= ~(0xFF); \
  53925. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  53926. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53927. }
  53928. #define SET_GPIO_33_dout_pwm_pad_out_bit1 { \
  53929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53930. _ezchip_macro_read_value_ &= ~(0xFF); \
  53931. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  53932. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53933. }
  53934. #define SET_GPIO_33_dout_pwm_pad_out_bit2 { \
  53935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53936. _ezchip_macro_read_value_ &= ~(0xFF); \
  53937. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  53938. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53939. }
  53940. #define SET_GPIO_33_dout_pwm_pad_out_bit3 { \
  53941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53942. _ezchip_macro_read_value_ &= ~(0xFF); \
  53943. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  53944. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53945. }
  53946. #define SET_GPIO_33_dout_pwm_pad_out_bit4 { \
  53947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53948. _ezchip_macro_read_value_ &= ~(0xFF); \
  53949. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  53950. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53951. }
  53952. #define SET_GPIO_33_dout_pwm_pad_out_bit5 { \
  53953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53954. _ezchip_macro_read_value_ &= ~(0xFF); \
  53955. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  53956. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53957. }
  53958. #define SET_GPIO_33_dout_pwm_pad_out_bit6 { \
  53959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53960. _ezchip_macro_read_value_ &= ~(0xFF); \
  53961. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  53962. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53963. }
  53964. #define SET_GPIO_33_dout_pwm_pad_out_bit7 { \
  53965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53966. _ezchip_macro_read_value_ &= ~(0xFF); \
  53967. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  53968. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53969. }
  53970. #define SET_GPIO_33_dout_pwmdac_left_out { \
  53971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53972. _ezchip_macro_read_value_ &= ~(0xFF); \
  53973. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  53974. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53975. }
  53976. #define SET_GPIO_33_dout_pwmdac_right_out { \
  53977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53978. _ezchip_macro_read_value_ &= ~(0xFF); \
  53979. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  53980. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53981. }
  53982. #define SET_GPIO_33_dout_qspi_csn1_out { \
  53983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53984. _ezchip_macro_read_value_ &= ~(0xFF); \
  53985. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  53986. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53987. }
  53988. #define SET_GPIO_33_dout_qspi_csn2_out { \
  53989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53990. _ezchip_macro_read_value_ &= ~(0xFF); \
  53991. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  53992. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53993. }
  53994. #define SET_GPIO_33_dout_qspi_csn3_out { \
  53995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53996. _ezchip_macro_read_value_ &= ~(0xFF); \
  53997. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  53998. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53999. }
  54000. #define SET_GPIO_33_dout_register23_SCFG_cmsensor_rst0 { \
  54001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54002. _ezchip_macro_read_value_ &= ~(0xFF); \
  54003. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  54004. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54005. }
  54006. #define SET_GPIO_33_dout_register23_SCFG_cmsensor_rst1 { \
  54007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54008. _ezchip_macro_read_value_ &= ~(0xFF); \
  54009. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  54010. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54011. }
  54012. #define SET_GPIO_33_dout_register32_SCFG_gmac_phy_rstn { \
  54013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54014. _ezchip_macro_read_value_ &= ~(0xFF); \
  54015. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  54016. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54017. }
  54018. #define SET_GPIO_33_dout_sdio0_pad_card_power_en { \
  54019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54020. _ezchip_macro_read_value_ &= ~(0xFF); \
  54021. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  54022. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54023. }
  54024. #define SET_GPIO_33_dout_sdio0_pad_cclk_out { \
  54025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54026. _ezchip_macro_read_value_ &= ~(0xFF); \
  54027. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  54028. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54029. }
  54030. #define SET_GPIO_33_dout_sdio0_pad_ccmd_oe { \
  54031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54032. _ezchip_macro_read_value_ &= ~(0xFF); \
  54033. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  54034. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54035. }
  54036. #define SET_GPIO_33_dout_sdio0_pad_ccmd_out { \
  54037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54038. _ezchip_macro_read_value_ &= ~(0xFF); \
  54039. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  54040. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54041. }
  54042. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit0 { \
  54043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54044. _ezchip_macro_read_value_ &= ~(0xFF); \
  54045. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  54046. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54047. }
  54048. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit1 { \
  54049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54050. _ezchip_macro_read_value_ &= ~(0xFF); \
  54051. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  54052. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54053. }
  54054. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit2 { \
  54055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54056. _ezchip_macro_read_value_ &= ~(0xFF); \
  54057. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  54058. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54059. }
  54060. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit3 { \
  54061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54062. _ezchip_macro_read_value_ &= ~(0xFF); \
  54063. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  54064. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54065. }
  54066. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit4 { \
  54067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54068. _ezchip_macro_read_value_ &= ~(0xFF); \
  54069. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  54070. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54071. }
  54072. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit5 { \
  54073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54074. _ezchip_macro_read_value_ &= ~(0xFF); \
  54075. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  54076. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54077. }
  54078. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit6 { \
  54079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54080. _ezchip_macro_read_value_ &= ~(0xFF); \
  54081. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  54082. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54083. }
  54084. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit7 { \
  54085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54086. _ezchip_macro_read_value_ &= ~(0xFF); \
  54087. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  54088. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54089. }
  54090. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit0 { \
  54091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54092. _ezchip_macro_read_value_ &= ~(0xFF); \
  54093. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  54094. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54095. }
  54096. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit1 { \
  54097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54098. _ezchip_macro_read_value_ &= ~(0xFF); \
  54099. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  54100. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54101. }
  54102. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit2 { \
  54103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54104. _ezchip_macro_read_value_ &= ~(0xFF); \
  54105. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  54106. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54107. }
  54108. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit3 { \
  54109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54110. _ezchip_macro_read_value_ &= ~(0xFF); \
  54111. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  54112. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54113. }
  54114. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit4 { \
  54115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54116. _ezchip_macro_read_value_ &= ~(0xFF); \
  54117. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  54118. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54119. }
  54120. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit5 { \
  54121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54122. _ezchip_macro_read_value_ &= ~(0xFF); \
  54123. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  54124. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54125. }
  54126. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit6 { \
  54127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54128. _ezchip_macro_read_value_ &= ~(0xFF); \
  54129. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  54130. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54131. }
  54132. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit7 { \
  54133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54134. _ezchip_macro_read_value_ &= ~(0xFF); \
  54135. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  54136. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54137. }
  54138. #define SET_GPIO_33_dout_sdio0_pad_rst_n { \
  54139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54140. _ezchip_macro_read_value_ &= ~(0xFF); \
  54141. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  54142. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54143. }
  54144. #define SET_GPIO_33_dout_sdio1_pad_card_power_en { \
  54145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54146. _ezchip_macro_read_value_ &= ~(0xFF); \
  54147. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  54148. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54149. }
  54150. #define SET_GPIO_33_dout_sdio1_pad_cclk_out { \
  54151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54152. _ezchip_macro_read_value_ &= ~(0xFF); \
  54153. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  54154. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54155. }
  54156. #define SET_GPIO_33_dout_sdio1_pad_ccmd_oe { \
  54157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54158. _ezchip_macro_read_value_ &= ~(0xFF); \
  54159. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  54160. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54161. }
  54162. #define SET_GPIO_33_dout_sdio1_pad_ccmd_out { \
  54163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54164. _ezchip_macro_read_value_ &= ~(0xFF); \
  54165. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  54166. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54167. }
  54168. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit0 { \
  54169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54170. _ezchip_macro_read_value_ &= ~(0xFF); \
  54171. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  54172. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54173. }
  54174. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit1 { \
  54175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54176. _ezchip_macro_read_value_ &= ~(0xFF); \
  54177. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  54178. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54179. }
  54180. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit2 { \
  54181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54182. _ezchip_macro_read_value_ &= ~(0xFF); \
  54183. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  54184. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54185. }
  54186. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit3 { \
  54187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54188. _ezchip_macro_read_value_ &= ~(0xFF); \
  54189. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  54190. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54191. }
  54192. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit4 { \
  54193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54194. _ezchip_macro_read_value_ &= ~(0xFF); \
  54195. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  54196. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54197. }
  54198. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit5 { \
  54199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54200. _ezchip_macro_read_value_ &= ~(0xFF); \
  54201. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  54202. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54203. }
  54204. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit6 { \
  54205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54206. _ezchip_macro_read_value_ &= ~(0xFF); \
  54207. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  54208. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54209. }
  54210. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit7 { \
  54211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54212. _ezchip_macro_read_value_ &= ~(0xFF); \
  54213. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  54214. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54215. }
  54216. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit0 { \
  54217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54218. _ezchip_macro_read_value_ &= ~(0xFF); \
  54219. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  54220. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54221. }
  54222. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit1 { \
  54223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54224. _ezchip_macro_read_value_ &= ~(0xFF); \
  54225. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  54226. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54227. }
  54228. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit2 { \
  54229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54230. _ezchip_macro_read_value_ &= ~(0xFF); \
  54231. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  54232. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54233. }
  54234. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit3 { \
  54235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54236. _ezchip_macro_read_value_ &= ~(0xFF); \
  54237. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  54238. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54239. }
  54240. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit4 { \
  54241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54242. _ezchip_macro_read_value_ &= ~(0xFF); \
  54243. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  54244. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54245. }
  54246. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit5 { \
  54247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54248. _ezchip_macro_read_value_ &= ~(0xFF); \
  54249. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  54250. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54251. }
  54252. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit6 { \
  54253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54254. _ezchip_macro_read_value_ &= ~(0xFF); \
  54255. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  54256. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54257. }
  54258. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit7 { \
  54259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54260. _ezchip_macro_read_value_ &= ~(0xFF); \
  54261. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  54262. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54263. }
  54264. #define SET_GPIO_33_dout_sdio1_pad_rst_n { \
  54265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54266. _ezchip_macro_read_value_ &= ~(0xFF); \
  54267. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  54268. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54269. }
  54270. #define SET_GPIO_33_dout_spdif_tx_sdout { \
  54271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54272. _ezchip_macro_read_value_ &= ~(0xFF); \
  54273. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  54274. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54275. }
  54276. #define SET_GPIO_33_dout_spdif_tx_sdout_oen { \
  54277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54278. _ezchip_macro_read_value_ &= ~(0xFF); \
  54279. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  54280. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54281. }
  54282. #define SET_GPIO_33_dout_spi0_pad_oe_n { \
  54283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54284. _ezchip_macro_read_value_ &= ~(0xFF); \
  54285. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  54286. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54287. }
  54288. #define SET_GPIO_33_dout_spi0_pad_sck_out { \
  54289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54290. _ezchip_macro_read_value_ &= ~(0xFF); \
  54291. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  54292. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54293. }
  54294. #define SET_GPIO_33_dout_spi0_pad_ss_0_n { \
  54295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54296. _ezchip_macro_read_value_ &= ~(0xFF); \
  54297. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  54298. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54299. }
  54300. #define SET_GPIO_33_dout_spi0_pad_ss_1_n { \
  54301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54302. _ezchip_macro_read_value_ &= ~(0xFF); \
  54303. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  54304. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54305. }
  54306. #define SET_GPIO_33_dout_spi0_pad_txd { \
  54307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54308. _ezchip_macro_read_value_ &= ~(0xFF); \
  54309. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  54310. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54311. }
  54312. #define SET_GPIO_33_dout_spi1_pad_oe_n { \
  54313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54314. _ezchip_macro_read_value_ &= ~(0xFF); \
  54315. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  54316. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54317. }
  54318. #define SET_GPIO_33_dout_spi1_pad_sck_out { \
  54319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54320. _ezchip_macro_read_value_ &= ~(0xFF); \
  54321. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  54322. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54323. }
  54324. #define SET_GPIO_33_dout_spi1_pad_ss_0_n { \
  54325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54326. _ezchip_macro_read_value_ &= ~(0xFF); \
  54327. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  54328. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54329. }
  54330. #define SET_GPIO_33_dout_spi1_pad_ss_1_n { \
  54331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54332. _ezchip_macro_read_value_ &= ~(0xFF); \
  54333. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  54334. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54335. }
  54336. #define SET_GPIO_33_dout_spi1_pad_txd { \
  54337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54338. _ezchip_macro_read_value_ &= ~(0xFF); \
  54339. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  54340. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54341. }
  54342. #define SET_GPIO_33_dout_spi2_pad_oe_n { \
  54343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54344. _ezchip_macro_read_value_ &= ~(0xFF); \
  54345. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  54346. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54347. }
  54348. #define SET_GPIO_33_dout_spi2_pad_sck_out { \
  54349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54350. _ezchip_macro_read_value_ &= ~(0xFF); \
  54351. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  54352. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54353. }
  54354. #define SET_GPIO_33_dout_spi2_pad_ss_0_n { \
  54355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54356. _ezchip_macro_read_value_ &= ~(0xFF); \
  54357. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  54358. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54359. }
  54360. #define SET_GPIO_33_dout_spi2_pad_ss_1_n { \
  54361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54362. _ezchip_macro_read_value_ &= ~(0xFF); \
  54363. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  54364. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54365. }
  54366. #define SET_GPIO_33_dout_spi2_pad_txd { \
  54367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54368. _ezchip_macro_read_value_ &= ~(0xFF); \
  54369. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  54370. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54371. }
  54372. #define SET_GPIO_33_dout_spi2ahb_pad_oe_n_bit0 { \
  54373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54374. _ezchip_macro_read_value_ &= ~(0xFF); \
  54375. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  54376. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54377. }
  54378. #define SET_GPIO_33_dout_spi2ahb_pad_oe_n_bit1 { \
  54379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54380. _ezchip_macro_read_value_ &= ~(0xFF); \
  54381. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  54382. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54383. }
  54384. #define SET_GPIO_33_dout_spi2ahb_pad_oe_n_bit2 { \
  54385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54386. _ezchip_macro_read_value_ &= ~(0xFF); \
  54387. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  54388. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54389. }
  54390. #define SET_GPIO_33_dout_spi2ahb_pad_oe_n_bit3 { \
  54391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54392. _ezchip_macro_read_value_ &= ~(0xFF); \
  54393. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  54394. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54395. }
  54396. #define SET_GPIO_33_dout_spi2ahb_pad_txd_bit0 { \
  54397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54398. _ezchip_macro_read_value_ &= ~(0xFF); \
  54399. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  54400. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54401. }
  54402. #define SET_GPIO_33_dout_spi2ahb_pad_txd_bit1 { \
  54403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54404. _ezchip_macro_read_value_ &= ~(0xFF); \
  54405. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  54406. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54407. }
  54408. #define SET_GPIO_33_dout_spi2ahb_pad_txd_bit2 { \
  54409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54410. _ezchip_macro_read_value_ &= ~(0xFF); \
  54411. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  54412. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54413. }
  54414. #define SET_GPIO_33_dout_spi2ahb_pad_txd_bit3 { \
  54415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54416. _ezchip_macro_read_value_ &= ~(0xFF); \
  54417. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  54418. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54419. }
  54420. #define SET_GPIO_33_dout_spi3_pad_oe_n { \
  54421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54422. _ezchip_macro_read_value_ &= ~(0xFF); \
  54423. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  54424. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54425. }
  54426. #define SET_GPIO_33_dout_spi3_pad_sck_out { \
  54427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54428. _ezchip_macro_read_value_ &= ~(0xFF); \
  54429. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  54430. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54431. }
  54432. #define SET_GPIO_33_dout_spi3_pad_ss_0_n { \
  54433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54434. _ezchip_macro_read_value_ &= ~(0xFF); \
  54435. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  54436. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54437. }
  54438. #define SET_GPIO_33_dout_spi3_pad_ss_1_n { \
  54439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54440. _ezchip_macro_read_value_ &= ~(0xFF); \
  54441. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  54442. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54443. }
  54444. #define SET_GPIO_33_dout_spi3_pad_txd { \
  54445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54446. _ezchip_macro_read_value_ &= ~(0xFF); \
  54447. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  54448. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54449. }
  54450. #define SET_GPIO_33_dout_uart0_pad_dtrn { \
  54451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54452. _ezchip_macro_read_value_ &= ~(0xFF); \
  54453. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  54454. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54455. }
  54456. #define SET_GPIO_33_dout_uart0_pad_rtsn { \
  54457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54458. _ezchip_macro_read_value_ &= ~(0xFF); \
  54459. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  54460. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54461. }
  54462. #define SET_GPIO_33_dout_uart0_pad_sout { \
  54463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54464. _ezchip_macro_read_value_ &= ~(0xFF); \
  54465. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  54466. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54467. }
  54468. #define SET_GPIO_33_dout_uart1_pad_sout { \
  54469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54470. _ezchip_macro_read_value_ &= ~(0xFF); \
  54471. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  54472. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54473. }
  54474. #define SET_GPIO_33_dout_uart2_pad_dtr_n { \
  54475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54476. _ezchip_macro_read_value_ &= ~(0xFF); \
  54477. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  54478. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54479. }
  54480. #define SET_GPIO_33_dout_uart2_pad_rts_n { \
  54481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54482. _ezchip_macro_read_value_ &= ~(0xFF); \
  54483. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  54484. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54485. }
  54486. #define SET_GPIO_33_dout_uart2_pad_sout { \
  54487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54488. _ezchip_macro_read_value_ &= ~(0xFF); \
  54489. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  54490. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54491. }
  54492. #define SET_GPIO_33_dout_uart3_pad_sout { \
  54493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54494. _ezchip_macro_read_value_ &= ~(0xFF); \
  54495. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  54496. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54497. }
  54498. #define SET_GPIO_33_dout_usb_drv_bus { \
  54499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54500. _ezchip_macro_read_value_ &= ~(0xFF); \
  54501. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  54502. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54503. }
  54504. #define SET_GPIO_33_doen_reverse_(en) { \
  54505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54506. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  54507. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  54508. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54509. }
  54510. #define SET_GPIO_33_doen_LOW { \
  54511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54512. _ezchip_macro_read_value_ &= ~(0xFF); \
  54513. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  54514. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54515. }
  54516. #define SET_GPIO_33_doen_HIGH { \
  54517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54518. _ezchip_macro_read_value_ &= ~(0xFF); \
  54519. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  54520. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54521. }
  54522. #define SET_GPIO_33_doen_clk_gmac_tophyref { \
  54523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54524. _ezchip_macro_read_value_ &= ~(0xFF); \
  54525. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  54526. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54527. }
  54528. #define SET_GPIO_33_doen_cpu_jtag_tdo { \
  54529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54530. _ezchip_macro_read_value_ &= ~(0xFF); \
  54531. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  54532. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54533. }
  54534. #define SET_GPIO_33_doen_cpu_jtag_tdo_oen { \
  54535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54536. _ezchip_macro_read_value_ &= ~(0xFF); \
  54537. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  54538. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54539. }
  54540. #define SET_GPIO_33_doen_dmic_clk_out { \
  54541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54542. _ezchip_macro_read_value_ &= ~(0xFF); \
  54543. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  54544. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54545. }
  54546. #define SET_GPIO_33_doen_dsp_JTDOEn_pad { \
  54547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54548. _ezchip_macro_read_value_ &= ~(0xFF); \
  54549. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  54550. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54551. }
  54552. #define SET_GPIO_33_doen_dsp_JTDO_pad { \
  54553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54554. _ezchip_macro_read_value_ &= ~(0xFF); \
  54555. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  54556. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54557. }
  54558. #define SET_GPIO_33_doen_i2c0_pad_sck_oe { \
  54559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54560. _ezchip_macro_read_value_ &= ~(0xFF); \
  54561. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  54562. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54563. }
  54564. #define SET_GPIO_33_doen_i2c0_pad_sda_oe { \
  54565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54566. _ezchip_macro_read_value_ &= ~(0xFF); \
  54567. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  54568. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54569. }
  54570. #define SET_GPIO_33_doen_i2c1_pad_sck_oe { \
  54571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54572. _ezchip_macro_read_value_ &= ~(0xFF); \
  54573. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  54574. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54575. }
  54576. #define SET_GPIO_33_doen_i2c1_pad_sda_oe { \
  54577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54578. _ezchip_macro_read_value_ &= ~(0xFF); \
  54579. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  54580. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54581. }
  54582. #define SET_GPIO_33_doen_i2c2_pad_sck_oe { \
  54583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54584. _ezchip_macro_read_value_ &= ~(0xFF); \
  54585. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  54586. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54587. }
  54588. #define SET_GPIO_33_doen_i2c2_pad_sda_oe { \
  54589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54590. _ezchip_macro_read_value_ &= ~(0xFF); \
  54591. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  54592. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54593. }
  54594. #define SET_GPIO_33_doen_i2c3_pad_sck_oe { \
  54595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54596. _ezchip_macro_read_value_ &= ~(0xFF); \
  54597. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  54598. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54599. }
  54600. #define SET_GPIO_33_doen_i2c3_pad_sda_oe { \
  54601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54602. _ezchip_macro_read_value_ &= ~(0xFF); \
  54603. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  54604. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54605. }
  54606. #define SET_GPIO_33_doen_i2srx_bclk_out { \
  54607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54608. _ezchip_macro_read_value_ &= ~(0xFF); \
  54609. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  54610. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54611. }
  54612. #define SET_GPIO_33_doen_i2srx_bclk_out_oen { \
  54613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54614. _ezchip_macro_read_value_ &= ~(0xFF); \
  54615. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  54616. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54617. }
  54618. #define SET_GPIO_33_doen_i2srx_lrck_out { \
  54619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54620. _ezchip_macro_read_value_ &= ~(0xFF); \
  54621. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  54622. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54623. }
  54624. #define SET_GPIO_33_doen_i2srx_lrck_out_oen { \
  54625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54626. _ezchip_macro_read_value_ &= ~(0xFF); \
  54627. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  54628. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54629. }
  54630. #define SET_GPIO_33_doen_i2srx_mclk_out { \
  54631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54632. _ezchip_macro_read_value_ &= ~(0xFF); \
  54633. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  54634. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54635. }
  54636. #define SET_GPIO_33_doen_i2stx_bclk_out { \
  54637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54638. _ezchip_macro_read_value_ &= ~(0xFF); \
  54639. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  54640. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54641. }
  54642. #define SET_GPIO_33_doen_i2stx_bclk_out_oen { \
  54643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54644. _ezchip_macro_read_value_ &= ~(0xFF); \
  54645. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  54646. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54647. }
  54648. #define SET_GPIO_33_doen_i2stx_lrck_out { \
  54649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54650. _ezchip_macro_read_value_ &= ~(0xFF); \
  54651. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  54652. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54653. }
  54654. #define SET_GPIO_33_doen_i2stx_lrckout_oen { \
  54655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54656. _ezchip_macro_read_value_ &= ~(0xFF); \
  54657. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  54658. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54659. }
  54660. #define SET_GPIO_33_doen_i2stx_mclk_out { \
  54661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54662. _ezchip_macro_read_value_ &= ~(0xFF); \
  54663. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  54664. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54665. }
  54666. #define SET_GPIO_33_doen_i2stx_sdout0 { \
  54667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54668. _ezchip_macro_read_value_ &= ~(0xFF); \
  54669. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  54670. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54671. }
  54672. #define SET_GPIO_33_doen_i2stx_sdout1 { \
  54673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54674. _ezchip_macro_read_value_ &= ~(0xFF); \
  54675. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  54676. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54677. }
  54678. #define SET_GPIO_33_doen_lcd_pad_csm_n { \
  54679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54680. _ezchip_macro_read_value_ &= ~(0xFF); \
  54681. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  54682. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54683. }
  54684. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit0 { \
  54685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54686. _ezchip_macro_read_value_ &= ~(0xFF); \
  54687. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  54688. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54689. }
  54690. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit1 { \
  54691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54692. _ezchip_macro_read_value_ &= ~(0xFF); \
  54693. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  54694. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54695. }
  54696. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit2 { \
  54697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54698. _ezchip_macro_read_value_ &= ~(0xFF); \
  54699. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  54700. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54701. }
  54702. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit3 { \
  54703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54704. _ezchip_macro_read_value_ &= ~(0xFF); \
  54705. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  54706. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54707. }
  54708. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit4 { \
  54709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54710. _ezchip_macro_read_value_ &= ~(0xFF); \
  54711. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  54712. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54713. }
  54714. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit5 { \
  54715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54716. _ezchip_macro_read_value_ &= ~(0xFF); \
  54717. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  54718. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54719. }
  54720. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit6 { \
  54721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54722. _ezchip_macro_read_value_ &= ~(0xFF); \
  54723. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  54724. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54725. }
  54726. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit7 { \
  54727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54728. _ezchip_macro_read_value_ &= ~(0xFF); \
  54729. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  54730. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54731. }
  54732. #define SET_GPIO_33_doen_pwm_pad_out_bit0 { \
  54733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54734. _ezchip_macro_read_value_ &= ~(0xFF); \
  54735. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  54736. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54737. }
  54738. #define SET_GPIO_33_doen_pwm_pad_out_bit1 { \
  54739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54740. _ezchip_macro_read_value_ &= ~(0xFF); \
  54741. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  54742. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54743. }
  54744. #define SET_GPIO_33_doen_pwm_pad_out_bit2 { \
  54745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54746. _ezchip_macro_read_value_ &= ~(0xFF); \
  54747. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  54748. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54749. }
  54750. #define SET_GPIO_33_doen_pwm_pad_out_bit3 { \
  54751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54752. _ezchip_macro_read_value_ &= ~(0xFF); \
  54753. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  54754. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54755. }
  54756. #define SET_GPIO_33_doen_pwm_pad_out_bit4 { \
  54757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54758. _ezchip_macro_read_value_ &= ~(0xFF); \
  54759. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  54760. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54761. }
  54762. #define SET_GPIO_33_doen_pwm_pad_out_bit5 { \
  54763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54764. _ezchip_macro_read_value_ &= ~(0xFF); \
  54765. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  54766. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54767. }
  54768. #define SET_GPIO_33_doen_pwm_pad_out_bit6 { \
  54769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54770. _ezchip_macro_read_value_ &= ~(0xFF); \
  54771. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  54772. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54773. }
  54774. #define SET_GPIO_33_doen_pwm_pad_out_bit7 { \
  54775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54776. _ezchip_macro_read_value_ &= ~(0xFF); \
  54777. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  54778. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54779. }
  54780. #define SET_GPIO_33_doen_pwmdac_left_out { \
  54781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54782. _ezchip_macro_read_value_ &= ~(0xFF); \
  54783. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  54784. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54785. }
  54786. #define SET_GPIO_33_doen_pwmdac_right_out { \
  54787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54788. _ezchip_macro_read_value_ &= ~(0xFF); \
  54789. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  54790. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54791. }
  54792. #define SET_GPIO_33_doen_qspi_csn1_out { \
  54793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54794. _ezchip_macro_read_value_ &= ~(0xFF); \
  54795. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  54796. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54797. }
  54798. #define SET_GPIO_33_doen_qspi_csn2_out { \
  54799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54800. _ezchip_macro_read_value_ &= ~(0xFF); \
  54801. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  54802. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54803. }
  54804. #define SET_GPIO_33_doen_qspi_csn3_out { \
  54805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54806. _ezchip_macro_read_value_ &= ~(0xFF); \
  54807. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  54808. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54809. }
  54810. #define SET_GPIO_33_doen_register23_SCFG_cmsensor_rst0 { \
  54811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54812. _ezchip_macro_read_value_ &= ~(0xFF); \
  54813. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  54814. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54815. }
  54816. #define SET_GPIO_33_doen_register23_SCFG_cmsensor_rst1 { \
  54817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54818. _ezchip_macro_read_value_ &= ~(0xFF); \
  54819. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  54820. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54821. }
  54822. #define SET_GPIO_33_doen_register32_SCFG_gmac_phy_rstn { \
  54823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54824. _ezchip_macro_read_value_ &= ~(0xFF); \
  54825. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  54826. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54827. }
  54828. #define SET_GPIO_33_doen_sdio0_pad_card_power_en { \
  54829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54830. _ezchip_macro_read_value_ &= ~(0xFF); \
  54831. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  54832. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54833. }
  54834. #define SET_GPIO_33_doen_sdio0_pad_cclk_out { \
  54835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54836. _ezchip_macro_read_value_ &= ~(0xFF); \
  54837. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  54838. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54839. }
  54840. #define SET_GPIO_33_doen_sdio0_pad_ccmd_oe { \
  54841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54842. _ezchip_macro_read_value_ &= ~(0xFF); \
  54843. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  54844. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54845. }
  54846. #define SET_GPIO_33_doen_sdio0_pad_ccmd_out { \
  54847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54848. _ezchip_macro_read_value_ &= ~(0xFF); \
  54849. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  54850. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54851. }
  54852. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit0 { \
  54853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54854. _ezchip_macro_read_value_ &= ~(0xFF); \
  54855. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  54856. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54857. }
  54858. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit1 { \
  54859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54860. _ezchip_macro_read_value_ &= ~(0xFF); \
  54861. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  54862. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54863. }
  54864. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit2 { \
  54865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54866. _ezchip_macro_read_value_ &= ~(0xFF); \
  54867. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  54868. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54869. }
  54870. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit3 { \
  54871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54872. _ezchip_macro_read_value_ &= ~(0xFF); \
  54873. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  54874. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54875. }
  54876. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit4 { \
  54877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54878. _ezchip_macro_read_value_ &= ~(0xFF); \
  54879. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  54880. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54881. }
  54882. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit5 { \
  54883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54884. _ezchip_macro_read_value_ &= ~(0xFF); \
  54885. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  54886. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54887. }
  54888. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit6 { \
  54889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54890. _ezchip_macro_read_value_ &= ~(0xFF); \
  54891. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  54892. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54893. }
  54894. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit7 { \
  54895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54896. _ezchip_macro_read_value_ &= ~(0xFF); \
  54897. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  54898. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54899. }
  54900. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit0 { \
  54901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54902. _ezchip_macro_read_value_ &= ~(0xFF); \
  54903. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  54904. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54905. }
  54906. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit1 { \
  54907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54908. _ezchip_macro_read_value_ &= ~(0xFF); \
  54909. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  54910. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54911. }
  54912. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit2 { \
  54913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54914. _ezchip_macro_read_value_ &= ~(0xFF); \
  54915. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  54916. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54917. }
  54918. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit3 { \
  54919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54920. _ezchip_macro_read_value_ &= ~(0xFF); \
  54921. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  54922. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54923. }
  54924. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit4 { \
  54925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54926. _ezchip_macro_read_value_ &= ~(0xFF); \
  54927. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  54928. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54929. }
  54930. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit5 { \
  54931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54932. _ezchip_macro_read_value_ &= ~(0xFF); \
  54933. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  54934. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54935. }
  54936. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit6 { \
  54937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54938. _ezchip_macro_read_value_ &= ~(0xFF); \
  54939. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  54940. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54941. }
  54942. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit7 { \
  54943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54944. _ezchip_macro_read_value_ &= ~(0xFF); \
  54945. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  54946. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54947. }
  54948. #define SET_GPIO_33_doen_sdio0_pad_rst_n { \
  54949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54950. _ezchip_macro_read_value_ &= ~(0xFF); \
  54951. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  54952. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54953. }
  54954. #define SET_GPIO_33_doen_sdio1_pad_card_power_en { \
  54955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54956. _ezchip_macro_read_value_ &= ~(0xFF); \
  54957. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  54958. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54959. }
  54960. #define SET_GPIO_33_doen_sdio1_pad_cclk_out { \
  54961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54962. _ezchip_macro_read_value_ &= ~(0xFF); \
  54963. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  54964. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54965. }
  54966. #define SET_GPIO_33_doen_sdio1_pad_ccmd_oe { \
  54967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54968. _ezchip_macro_read_value_ &= ~(0xFF); \
  54969. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  54970. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54971. }
  54972. #define SET_GPIO_33_doen_sdio1_pad_ccmd_out { \
  54973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54974. _ezchip_macro_read_value_ &= ~(0xFF); \
  54975. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  54976. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54977. }
  54978. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit0 { \
  54979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54980. _ezchip_macro_read_value_ &= ~(0xFF); \
  54981. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  54982. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54983. }
  54984. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit1 { \
  54985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54986. _ezchip_macro_read_value_ &= ~(0xFF); \
  54987. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  54988. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54989. }
  54990. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit2 { \
  54991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54992. _ezchip_macro_read_value_ &= ~(0xFF); \
  54993. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  54994. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54995. }
  54996. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit3 { \
  54997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54998. _ezchip_macro_read_value_ &= ~(0xFF); \
  54999. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  55000. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55001. }
  55002. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit4 { \
  55003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55004. _ezchip_macro_read_value_ &= ~(0xFF); \
  55005. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  55006. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55007. }
  55008. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit5 { \
  55009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55010. _ezchip_macro_read_value_ &= ~(0xFF); \
  55011. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  55012. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55013. }
  55014. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit6 { \
  55015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55016. _ezchip_macro_read_value_ &= ~(0xFF); \
  55017. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  55018. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55019. }
  55020. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit7 { \
  55021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55022. _ezchip_macro_read_value_ &= ~(0xFF); \
  55023. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  55024. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55025. }
  55026. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit0 { \
  55027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55028. _ezchip_macro_read_value_ &= ~(0xFF); \
  55029. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  55030. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55031. }
  55032. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit1 { \
  55033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55034. _ezchip_macro_read_value_ &= ~(0xFF); \
  55035. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  55036. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55037. }
  55038. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit2 { \
  55039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55040. _ezchip_macro_read_value_ &= ~(0xFF); \
  55041. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  55042. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55043. }
  55044. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit3 { \
  55045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55046. _ezchip_macro_read_value_ &= ~(0xFF); \
  55047. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  55048. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55049. }
  55050. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit4 { \
  55051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55052. _ezchip_macro_read_value_ &= ~(0xFF); \
  55053. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  55054. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55055. }
  55056. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit5 { \
  55057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55058. _ezchip_macro_read_value_ &= ~(0xFF); \
  55059. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  55060. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55061. }
  55062. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit6 { \
  55063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55064. _ezchip_macro_read_value_ &= ~(0xFF); \
  55065. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  55066. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55067. }
  55068. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit7 { \
  55069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55070. _ezchip_macro_read_value_ &= ~(0xFF); \
  55071. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  55072. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55073. }
  55074. #define SET_GPIO_33_doen_sdio1_pad_rst_n { \
  55075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55076. _ezchip_macro_read_value_ &= ~(0xFF); \
  55077. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  55078. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55079. }
  55080. #define SET_GPIO_33_doen_spdif_tx_sdout { \
  55081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55082. _ezchip_macro_read_value_ &= ~(0xFF); \
  55083. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  55084. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55085. }
  55086. #define SET_GPIO_33_doen_spdif_tx_sdout_oen { \
  55087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55088. _ezchip_macro_read_value_ &= ~(0xFF); \
  55089. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  55090. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55091. }
  55092. #define SET_GPIO_33_doen_spi0_pad_oe_n { \
  55093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55094. _ezchip_macro_read_value_ &= ~(0xFF); \
  55095. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  55096. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55097. }
  55098. #define SET_GPIO_33_doen_spi0_pad_sck_out { \
  55099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55100. _ezchip_macro_read_value_ &= ~(0xFF); \
  55101. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  55102. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55103. }
  55104. #define SET_GPIO_33_doen_spi0_pad_ss_0_n { \
  55105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55106. _ezchip_macro_read_value_ &= ~(0xFF); \
  55107. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  55108. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55109. }
  55110. #define SET_GPIO_33_doen_spi0_pad_ss_1_n { \
  55111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55112. _ezchip_macro_read_value_ &= ~(0xFF); \
  55113. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  55114. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55115. }
  55116. #define SET_GPIO_33_doen_spi0_pad_txd { \
  55117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55118. _ezchip_macro_read_value_ &= ~(0xFF); \
  55119. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  55120. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55121. }
  55122. #define SET_GPIO_33_doen_spi1_pad_oe_n { \
  55123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55124. _ezchip_macro_read_value_ &= ~(0xFF); \
  55125. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  55126. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55127. }
  55128. #define SET_GPIO_33_doen_spi1_pad_sck_out { \
  55129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55130. _ezchip_macro_read_value_ &= ~(0xFF); \
  55131. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  55132. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55133. }
  55134. #define SET_GPIO_33_doen_spi1_pad_ss_0_n { \
  55135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55136. _ezchip_macro_read_value_ &= ~(0xFF); \
  55137. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  55138. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55139. }
  55140. #define SET_GPIO_33_doen_spi1_pad_ss_1_n { \
  55141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55142. _ezchip_macro_read_value_ &= ~(0xFF); \
  55143. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  55144. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55145. }
  55146. #define SET_GPIO_33_doen_spi1_pad_txd { \
  55147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55148. _ezchip_macro_read_value_ &= ~(0xFF); \
  55149. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  55150. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55151. }
  55152. #define SET_GPIO_33_doen_spi2_pad_oe_n { \
  55153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55154. _ezchip_macro_read_value_ &= ~(0xFF); \
  55155. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  55156. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55157. }
  55158. #define SET_GPIO_33_doen_spi2_pad_sck_out { \
  55159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55160. _ezchip_macro_read_value_ &= ~(0xFF); \
  55161. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  55162. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55163. }
  55164. #define SET_GPIO_33_doen_spi2_pad_ss_0_n { \
  55165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55166. _ezchip_macro_read_value_ &= ~(0xFF); \
  55167. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  55168. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55169. }
  55170. #define SET_GPIO_33_doen_spi2_pad_ss_1_n { \
  55171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55172. _ezchip_macro_read_value_ &= ~(0xFF); \
  55173. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  55174. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55175. }
  55176. #define SET_GPIO_33_doen_spi2_pad_txd { \
  55177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55178. _ezchip_macro_read_value_ &= ~(0xFF); \
  55179. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  55180. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55181. }
  55182. #define SET_GPIO_33_doen_spi2ahb_pad_oe_n_bit0 { \
  55183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55184. _ezchip_macro_read_value_ &= ~(0xFF); \
  55185. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  55186. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55187. }
  55188. #define SET_GPIO_33_doen_spi2ahb_pad_oe_n_bit1 { \
  55189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55190. _ezchip_macro_read_value_ &= ~(0xFF); \
  55191. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  55192. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55193. }
  55194. #define SET_GPIO_33_doen_spi2ahb_pad_oe_n_bit2 { \
  55195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55196. _ezchip_macro_read_value_ &= ~(0xFF); \
  55197. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  55198. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55199. }
  55200. #define SET_GPIO_33_doen_spi2ahb_pad_oe_n_bit3 { \
  55201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55202. _ezchip_macro_read_value_ &= ~(0xFF); \
  55203. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  55204. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55205. }
  55206. #define SET_GPIO_33_doen_spi2ahb_pad_txd_bit0 { \
  55207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55208. _ezchip_macro_read_value_ &= ~(0xFF); \
  55209. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  55210. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55211. }
  55212. #define SET_GPIO_33_doen_spi2ahb_pad_txd_bit1 { \
  55213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55214. _ezchip_macro_read_value_ &= ~(0xFF); \
  55215. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  55216. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55217. }
  55218. #define SET_GPIO_33_doen_spi2ahb_pad_txd_bit2 { \
  55219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55220. _ezchip_macro_read_value_ &= ~(0xFF); \
  55221. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  55222. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55223. }
  55224. #define SET_GPIO_33_doen_spi2ahb_pad_txd_bit3 { \
  55225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55226. _ezchip_macro_read_value_ &= ~(0xFF); \
  55227. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  55228. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55229. }
  55230. #define SET_GPIO_33_doen_spi3_pad_oe_n { \
  55231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55232. _ezchip_macro_read_value_ &= ~(0xFF); \
  55233. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  55234. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55235. }
  55236. #define SET_GPIO_33_doen_spi3_pad_sck_out { \
  55237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55238. _ezchip_macro_read_value_ &= ~(0xFF); \
  55239. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  55240. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55241. }
  55242. #define SET_GPIO_33_doen_spi3_pad_ss_0_n { \
  55243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55244. _ezchip_macro_read_value_ &= ~(0xFF); \
  55245. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  55246. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55247. }
  55248. #define SET_GPIO_33_doen_spi3_pad_ss_1_n { \
  55249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55250. _ezchip_macro_read_value_ &= ~(0xFF); \
  55251. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  55252. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55253. }
  55254. #define SET_GPIO_33_doen_spi3_pad_txd { \
  55255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55256. _ezchip_macro_read_value_ &= ~(0xFF); \
  55257. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  55258. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55259. }
  55260. #define SET_GPIO_33_doen_uart0_pad_dtrn { \
  55261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55262. _ezchip_macro_read_value_ &= ~(0xFF); \
  55263. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  55264. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55265. }
  55266. #define SET_GPIO_33_doen_uart0_pad_rtsn { \
  55267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55268. _ezchip_macro_read_value_ &= ~(0xFF); \
  55269. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  55270. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55271. }
  55272. #define SET_GPIO_33_doen_uart0_pad_sout { \
  55273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55274. _ezchip_macro_read_value_ &= ~(0xFF); \
  55275. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  55276. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55277. }
  55278. #define SET_GPIO_33_doen_uart1_pad_sout { \
  55279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55280. _ezchip_macro_read_value_ &= ~(0xFF); \
  55281. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  55282. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55283. }
  55284. #define SET_GPIO_33_doen_uart2_pad_dtr_n { \
  55285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55286. _ezchip_macro_read_value_ &= ~(0xFF); \
  55287. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  55288. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55289. }
  55290. #define SET_GPIO_33_doen_uart2_pad_rts_n { \
  55291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55292. _ezchip_macro_read_value_ &= ~(0xFF); \
  55293. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  55294. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55295. }
  55296. #define SET_GPIO_33_doen_uart2_pad_sout { \
  55297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55298. _ezchip_macro_read_value_ &= ~(0xFF); \
  55299. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  55300. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55301. }
  55302. #define SET_GPIO_33_doen_uart3_pad_sout { \
  55303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55304. _ezchip_macro_read_value_ &= ~(0xFF); \
  55305. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  55306. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55307. }
  55308. #define SET_GPIO_33_doen_usb_drv_bus { \
  55309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55310. _ezchip_macro_read_value_ &= ~(0xFF); \
  55311. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  55312. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55313. }
  55314. #define SET_GPIO_34_dout_reverse_(en) { \
  55315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55316. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  55317. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  55318. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55319. }
  55320. #define SET_GPIO_34_dout_LOW { \
  55321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55322. _ezchip_macro_read_value_ &= ~(0xFF); \
  55323. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  55324. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55325. }
  55326. #define SET_GPIO_34_dout_HIGH { \
  55327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55328. _ezchip_macro_read_value_ &= ~(0xFF); \
  55329. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  55330. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55331. }
  55332. #define SET_GPIO_34_dout_clk_gmac_tophyref { \
  55333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55334. _ezchip_macro_read_value_ &= ~(0xFF); \
  55335. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  55336. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55337. }
  55338. #define SET_GPIO_34_dout_cpu_jtag_tdo { \
  55339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55340. _ezchip_macro_read_value_ &= ~(0xFF); \
  55341. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  55342. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55343. }
  55344. #define SET_GPIO_34_dout_cpu_jtag_tdo_oen { \
  55345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55346. _ezchip_macro_read_value_ &= ~(0xFF); \
  55347. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  55348. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55349. }
  55350. #define SET_GPIO_34_dout_dmic_clk_out { \
  55351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55352. _ezchip_macro_read_value_ &= ~(0xFF); \
  55353. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  55354. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55355. }
  55356. #define SET_GPIO_34_dout_dsp_JTDOEn_pad { \
  55357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55358. _ezchip_macro_read_value_ &= ~(0xFF); \
  55359. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  55360. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55361. }
  55362. #define SET_GPIO_34_dout_dsp_JTDO_pad { \
  55363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55364. _ezchip_macro_read_value_ &= ~(0xFF); \
  55365. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  55366. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55367. }
  55368. #define SET_GPIO_34_dout_i2c0_pad_sck_oe { \
  55369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55370. _ezchip_macro_read_value_ &= ~(0xFF); \
  55371. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  55372. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55373. }
  55374. #define SET_GPIO_34_dout_i2c0_pad_sda_oe { \
  55375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55376. _ezchip_macro_read_value_ &= ~(0xFF); \
  55377. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  55378. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55379. }
  55380. #define SET_GPIO_34_dout_i2c1_pad_sck_oe { \
  55381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55382. _ezchip_macro_read_value_ &= ~(0xFF); \
  55383. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  55384. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55385. }
  55386. #define SET_GPIO_34_dout_i2c1_pad_sda_oe { \
  55387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55388. _ezchip_macro_read_value_ &= ~(0xFF); \
  55389. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  55390. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55391. }
  55392. #define SET_GPIO_34_dout_i2c2_pad_sck_oe { \
  55393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55394. _ezchip_macro_read_value_ &= ~(0xFF); \
  55395. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  55396. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55397. }
  55398. #define SET_GPIO_34_dout_i2c2_pad_sda_oe { \
  55399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55400. _ezchip_macro_read_value_ &= ~(0xFF); \
  55401. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  55402. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55403. }
  55404. #define SET_GPIO_34_dout_i2c3_pad_sck_oe { \
  55405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55406. _ezchip_macro_read_value_ &= ~(0xFF); \
  55407. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  55408. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55409. }
  55410. #define SET_GPIO_34_dout_i2c3_pad_sda_oe { \
  55411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55412. _ezchip_macro_read_value_ &= ~(0xFF); \
  55413. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  55414. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55415. }
  55416. #define SET_GPIO_34_dout_i2srx_bclk_out { \
  55417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55418. _ezchip_macro_read_value_ &= ~(0xFF); \
  55419. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  55420. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55421. }
  55422. #define SET_GPIO_34_dout_i2srx_bclk_out_oen { \
  55423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55424. _ezchip_macro_read_value_ &= ~(0xFF); \
  55425. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  55426. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55427. }
  55428. #define SET_GPIO_34_dout_i2srx_lrck_out { \
  55429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55430. _ezchip_macro_read_value_ &= ~(0xFF); \
  55431. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  55432. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55433. }
  55434. #define SET_GPIO_34_dout_i2srx_lrck_out_oen { \
  55435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55436. _ezchip_macro_read_value_ &= ~(0xFF); \
  55437. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  55438. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55439. }
  55440. #define SET_GPIO_34_dout_i2srx_mclk_out { \
  55441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55442. _ezchip_macro_read_value_ &= ~(0xFF); \
  55443. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  55444. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55445. }
  55446. #define SET_GPIO_34_dout_i2stx_bclk_out { \
  55447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55448. _ezchip_macro_read_value_ &= ~(0xFF); \
  55449. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  55450. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55451. }
  55452. #define SET_GPIO_34_dout_i2stx_bclk_out_oen { \
  55453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55454. _ezchip_macro_read_value_ &= ~(0xFF); \
  55455. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  55456. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55457. }
  55458. #define SET_GPIO_34_dout_i2stx_lrck_out { \
  55459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55460. _ezchip_macro_read_value_ &= ~(0xFF); \
  55461. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  55462. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55463. }
  55464. #define SET_GPIO_34_dout_i2stx_lrckout_oen { \
  55465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55466. _ezchip_macro_read_value_ &= ~(0xFF); \
  55467. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  55468. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55469. }
  55470. #define SET_GPIO_34_dout_i2stx_mclk_out { \
  55471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55472. _ezchip_macro_read_value_ &= ~(0xFF); \
  55473. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  55474. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55475. }
  55476. #define SET_GPIO_34_dout_i2stx_sdout0 { \
  55477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55478. _ezchip_macro_read_value_ &= ~(0xFF); \
  55479. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  55480. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55481. }
  55482. #define SET_GPIO_34_dout_i2stx_sdout1 { \
  55483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55484. _ezchip_macro_read_value_ &= ~(0xFF); \
  55485. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  55486. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55487. }
  55488. #define SET_GPIO_34_dout_lcd_pad_csm_n { \
  55489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55490. _ezchip_macro_read_value_ &= ~(0xFF); \
  55491. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  55492. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55493. }
  55494. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit0 { \
  55495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55496. _ezchip_macro_read_value_ &= ~(0xFF); \
  55497. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  55498. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55499. }
  55500. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit1 { \
  55501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55502. _ezchip_macro_read_value_ &= ~(0xFF); \
  55503. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  55504. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55505. }
  55506. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit2 { \
  55507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55508. _ezchip_macro_read_value_ &= ~(0xFF); \
  55509. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  55510. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55511. }
  55512. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit3 { \
  55513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55514. _ezchip_macro_read_value_ &= ~(0xFF); \
  55515. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  55516. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55517. }
  55518. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit4 { \
  55519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55520. _ezchip_macro_read_value_ &= ~(0xFF); \
  55521. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  55522. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55523. }
  55524. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit5 { \
  55525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55526. _ezchip_macro_read_value_ &= ~(0xFF); \
  55527. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  55528. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55529. }
  55530. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit6 { \
  55531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55532. _ezchip_macro_read_value_ &= ~(0xFF); \
  55533. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  55534. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55535. }
  55536. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit7 { \
  55537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55538. _ezchip_macro_read_value_ &= ~(0xFF); \
  55539. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  55540. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55541. }
  55542. #define SET_GPIO_34_dout_pwm_pad_out_bit0 { \
  55543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55544. _ezchip_macro_read_value_ &= ~(0xFF); \
  55545. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  55546. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55547. }
  55548. #define SET_GPIO_34_dout_pwm_pad_out_bit1 { \
  55549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55550. _ezchip_macro_read_value_ &= ~(0xFF); \
  55551. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  55552. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55553. }
  55554. #define SET_GPIO_34_dout_pwm_pad_out_bit2 { \
  55555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55556. _ezchip_macro_read_value_ &= ~(0xFF); \
  55557. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  55558. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55559. }
  55560. #define SET_GPIO_34_dout_pwm_pad_out_bit3 { \
  55561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55562. _ezchip_macro_read_value_ &= ~(0xFF); \
  55563. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  55564. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55565. }
  55566. #define SET_GPIO_34_dout_pwm_pad_out_bit4 { \
  55567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55568. _ezchip_macro_read_value_ &= ~(0xFF); \
  55569. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  55570. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55571. }
  55572. #define SET_GPIO_34_dout_pwm_pad_out_bit5 { \
  55573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55574. _ezchip_macro_read_value_ &= ~(0xFF); \
  55575. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  55576. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55577. }
  55578. #define SET_GPIO_34_dout_pwm_pad_out_bit6 { \
  55579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55580. _ezchip_macro_read_value_ &= ~(0xFF); \
  55581. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  55582. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55583. }
  55584. #define SET_GPIO_34_dout_pwm_pad_out_bit7 { \
  55585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55586. _ezchip_macro_read_value_ &= ~(0xFF); \
  55587. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  55588. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55589. }
  55590. #define SET_GPIO_34_dout_pwmdac_left_out { \
  55591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55592. _ezchip_macro_read_value_ &= ~(0xFF); \
  55593. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  55594. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55595. }
  55596. #define SET_GPIO_34_dout_pwmdac_right_out { \
  55597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55598. _ezchip_macro_read_value_ &= ~(0xFF); \
  55599. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  55600. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55601. }
  55602. #define SET_GPIO_34_dout_qspi_csn1_out { \
  55603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55604. _ezchip_macro_read_value_ &= ~(0xFF); \
  55605. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  55606. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55607. }
  55608. #define SET_GPIO_34_dout_qspi_csn2_out { \
  55609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55610. _ezchip_macro_read_value_ &= ~(0xFF); \
  55611. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  55612. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55613. }
  55614. #define SET_GPIO_34_dout_qspi_csn3_out { \
  55615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55616. _ezchip_macro_read_value_ &= ~(0xFF); \
  55617. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  55618. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55619. }
  55620. #define SET_GPIO_34_dout_register23_SCFG_cmsensor_rst0 { \
  55621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55622. _ezchip_macro_read_value_ &= ~(0xFF); \
  55623. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  55624. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55625. }
  55626. #define SET_GPIO_34_dout_register23_SCFG_cmsensor_rst1 { \
  55627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55628. _ezchip_macro_read_value_ &= ~(0xFF); \
  55629. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  55630. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55631. }
  55632. #define SET_GPIO_34_dout_register32_SCFG_gmac_phy_rstn { \
  55633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55634. _ezchip_macro_read_value_ &= ~(0xFF); \
  55635. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  55636. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55637. }
  55638. #define SET_GPIO_34_dout_sdio0_pad_card_power_en { \
  55639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55640. _ezchip_macro_read_value_ &= ~(0xFF); \
  55641. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  55642. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55643. }
  55644. #define SET_GPIO_34_dout_sdio0_pad_cclk_out { \
  55645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55646. _ezchip_macro_read_value_ &= ~(0xFF); \
  55647. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  55648. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55649. }
  55650. #define SET_GPIO_34_dout_sdio0_pad_ccmd_oe { \
  55651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55652. _ezchip_macro_read_value_ &= ~(0xFF); \
  55653. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  55654. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55655. }
  55656. #define SET_GPIO_34_dout_sdio0_pad_ccmd_out { \
  55657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55658. _ezchip_macro_read_value_ &= ~(0xFF); \
  55659. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  55660. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55661. }
  55662. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit0 { \
  55663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55664. _ezchip_macro_read_value_ &= ~(0xFF); \
  55665. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  55666. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55667. }
  55668. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit1 { \
  55669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55670. _ezchip_macro_read_value_ &= ~(0xFF); \
  55671. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  55672. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55673. }
  55674. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit2 { \
  55675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55676. _ezchip_macro_read_value_ &= ~(0xFF); \
  55677. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  55678. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55679. }
  55680. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit3 { \
  55681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55682. _ezchip_macro_read_value_ &= ~(0xFF); \
  55683. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  55684. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55685. }
  55686. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit4 { \
  55687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55688. _ezchip_macro_read_value_ &= ~(0xFF); \
  55689. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  55690. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55691. }
  55692. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit5 { \
  55693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55694. _ezchip_macro_read_value_ &= ~(0xFF); \
  55695. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  55696. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55697. }
  55698. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit6 { \
  55699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55700. _ezchip_macro_read_value_ &= ~(0xFF); \
  55701. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  55702. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55703. }
  55704. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit7 { \
  55705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55706. _ezchip_macro_read_value_ &= ~(0xFF); \
  55707. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  55708. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55709. }
  55710. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit0 { \
  55711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55712. _ezchip_macro_read_value_ &= ~(0xFF); \
  55713. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  55714. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55715. }
  55716. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit1 { \
  55717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55718. _ezchip_macro_read_value_ &= ~(0xFF); \
  55719. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  55720. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55721. }
  55722. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit2 { \
  55723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55724. _ezchip_macro_read_value_ &= ~(0xFF); \
  55725. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  55726. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55727. }
  55728. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit3 { \
  55729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55730. _ezchip_macro_read_value_ &= ~(0xFF); \
  55731. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  55732. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55733. }
  55734. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit4 { \
  55735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55736. _ezchip_macro_read_value_ &= ~(0xFF); \
  55737. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  55738. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55739. }
  55740. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit5 { \
  55741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55742. _ezchip_macro_read_value_ &= ~(0xFF); \
  55743. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  55744. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55745. }
  55746. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit6 { \
  55747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55748. _ezchip_macro_read_value_ &= ~(0xFF); \
  55749. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  55750. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55751. }
  55752. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit7 { \
  55753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55754. _ezchip_macro_read_value_ &= ~(0xFF); \
  55755. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  55756. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55757. }
  55758. #define SET_GPIO_34_dout_sdio0_pad_rst_n { \
  55759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55760. _ezchip_macro_read_value_ &= ~(0xFF); \
  55761. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  55762. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55763. }
  55764. #define SET_GPIO_34_dout_sdio1_pad_card_power_en { \
  55765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55766. _ezchip_macro_read_value_ &= ~(0xFF); \
  55767. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  55768. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55769. }
  55770. #define SET_GPIO_34_dout_sdio1_pad_cclk_out { \
  55771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55772. _ezchip_macro_read_value_ &= ~(0xFF); \
  55773. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  55774. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55775. }
  55776. #define SET_GPIO_34_dout_sdio1_pad_ccmd_oe { \
  55777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55778. _ezchip_macro_read_value_ &= ~(0xFF); \
  55779. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  55780. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55781. }
  55782. #define SET_GPIO_34_dout_sdio1_pad_ccmd_out { \
  55783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55784. _ezchip_macro_read_value_ &= ~(0xFF); \
  55785. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  55786. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55787. }
  55788. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit0 { \
  55789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55790. _ezchip_macro_read_value_ &= ~(0xFF); \
  55791. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  55792. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55793. }
  55794. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit1 { \
  55795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55796. _ezchip_macro_read_value_ &= ~(0xFF); \
  55797. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  55798. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55799. }
  55800. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit2 { \
  55801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55802. _ezchip_macro_read_value_ &= ~(0xFF); \
  55803. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  55804. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55805. }
  55806. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit3 { \
  55807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55808. _ezchip_macro_read_value_ &= ~(0xFF); \
  55809. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  55810. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55811. }
  55812. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit4 { \
  55813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55814. _ezchip_macro_read_value_ &= ~(0xFF); \
  55815. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  55816. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55817. }
  55818. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit5 { \
  55819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55820. _ezchip_macro_read_value_ &= ~(0xFF); \
  55821. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  55822. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55823. }
  55824. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit6 { \
  55825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55826. _ezchip_macro_read_value_ &= ~(0xFF); \
  55827. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  55828. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55829. }
  55830. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit7 { \
  55831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55832. _ezchip_macro_read_value_ &= ~(0xFF); \
  55833. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  55834. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55835. }
  55836. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit0 { \
  55837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55838. _ezchip_macro_read_value_ &= ~(0xFF); \
  55839. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  55840. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55841. }
  55842. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit1 { \
  55843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55844. _ezchip_macro_read_value_ &= ~(0xFF); \
  55845. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  55846. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55847. }
  55848. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit2 { \
  55849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55850. _ezchip_macro_read_value_ &= ~(0xFF); \
  55851. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  55852. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55853. }
  55854. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit3 { \
  55855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55856. _ezchip_macro_read_value_ &= ~(0xFF); \
  55857. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  55858. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55859. }
  55860. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit4 { \
  55861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55862. _ezchip_macro_read_value_ &= ~(0xFF); \
  55863. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  55864. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55865. }
  55866. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit5 { \
  55867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55868. _ezchip_macro_read_value_ &= ~(0xFF); \
  55869. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  55870. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55871. }
  55872. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit6 { \
  55873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55874. _ezchip_macro_read_value_ &= ~(0xFF); \
  55875. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  55876. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55877. }
  55878. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit7 { \
  55879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55880. _ezchip_macro_read_value_ &= ~(0xFF); \
  55881. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  55882. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55883. }
  55884. #define SET_GPIO_34_dout_sdio1_pad_rst_n { \
  55885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55886. _ezchip_macro_read_value_ &= ~(0xFF); \
  55887. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  55888. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55889. }
  55890. #define SET_GPIO_34_dout_spdif_tx_sdout { \
  55891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55892. _ezchip_macro_read_value_ &= ~(0xFF); \
  55893. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  55894. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55895. }
  55896. #define SET_GPIO_34_dout_spdif_tx_sdout_oen { \
  55897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55898. _ezchip_macro_read_value_ &= ~(0xFF); \
  55899. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  55900. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55901. }
  55902. #define SET_GPIO_34_dout_spi0_pad_oe_n { \
  55903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55904. _ezchip_macro_read_value_ &= ~(0xFF); \
  55905. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  55906. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55907. }
  55908. #define SET_GPIO_34_dout_spi0_pad_sck_out { \
  55909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55910. _ezchip_macro_read_value_ &= ~(0xFF); \
  55911. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  55912. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55913. }
  55914. #define SET_GPIO_34_dout_spi0_pad_ss_0_n { \
  55915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55916. _ezchip_macro_read_value_ &= ~(0xFF); \
  55917. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  55918. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55919. }
  55920. #define SET_GPIO_34_dout_spi0_pad_ss_1_n { \
  55921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55922. _ezchip_macro_read_value_ &= ~(0xFF); \
  55923. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  55924. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55925. }
  55926. #define SET_GPIO_34_dout_spi0_pad_txd { \
  55927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55928. _ezchip_macro_read_value_ &= ~(0xFF); \
  55929. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  55930. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55931. }
  55932. #define SET_GPIO_34_dout_spi1_pad_oe_n { \
  55933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55934. _ezchip_macro_read_value_ &= ~(0xFF); \
  55935. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  55936. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55937. }
  55938. #define SET_GPIO_34_dout_spi1_pad_sck_out { \
  55939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55940. _ezchip_macro_read_value_ &= ~(0xFF); \
  55941. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  55942. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55943. }
  55944. #define SET_GPIO_34_dout_spi1_pad_ss_0_n { \
  55945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55946. _ezchip_macro_read_value_ &= ~(0xFF); \
  55947. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  55948. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55949. }
  55950. #define SET_GPIO_34_dout_spi1_pad_ss_1_n { \
  55951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55952. _ezchip_macro_read_value_ &= ~(0xFF); \
  55953. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  55954. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55955. }
  55956. #define SET_GPIO_34_dout_spi1_pad_txd { \
  55957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55958. _ezchip_macro_read_value_ &= ~(0xFF); \
  55959. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  55960. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55961. }
  55962. #define SET_GPIO_34_dout_spi2_pad_oe_n { \
  55963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55964. _ezchip_macro_read_value_ &= ~(0xFF); \
  55965. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  55966. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55967. }
  55968. #define SET_GPIO_34_dout_spi2_pad_sck_out { \
  55969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55970. _ezchip_macro_read_value_ &= ~(0xFF); \
  55971. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  55972. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55973. }
  55974. #define SET_GPIO_34_dout_spi2_pad_ss_0_n { \
  55975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55976. _ezchip_macro_read_value_ &= ~(0xFF); \
  55977. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  55978. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55979. }
  55980. #define SET_GPIO_34_dout_spi2_pad_ss_1_n { \
  55981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55982. _ezchip_macro_read_value_ &= ~(0xFF); \
  55983. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  55984. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55985. }
  55986. #define SET_GPIO_34_dout_spi2_pad_txd { \
  55987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55988. _ezchip_macro_read_value_ &= ~(0xFF); \
  55989. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  55990. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55991. }
  55992. #define SET_GPIO_34_dout_spi2ahb_pad_oe_n_bit0 { \
  55993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55994. _ezchip_macro_read_value_ &= ~(0xFF); \
  55995. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  55996. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55997. }
  55998. #define SET_GPIO_34_dout_spi2ahb_pad_oe_n_bit1 { \
  55999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56000. _ezchip_macro_read_value_ &= ~(0xFF); \
  56001. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  56002. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56003. }
  56004. #define SET_GPIO_34_dout_spi2ahb_pad_oe_n_bit2 { \
  56005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56006. _ezchip_macro_read_value_ &= ~(0xFF); \
  56007. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  56008. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56009. }
  56010. #define SET_GPIO_34_dout_spi2ahb_pad_oe_n_bit3 { \
  56011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56012. _ezchip_macro_read_value_ &= ~(0xFF); \
  56013. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  56014. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56015. }
  56016. #define SET_GPIO_34_dout_spi2ahb_pad_txd_bit0 { \
  56017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56018. _ezchip_macro_read_value_ &= ~(0xFF); \
  56019. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  56020. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56021. }
  56022. #define SET_GPIO_34_dout_spi2ahb_pad_txd_bit1 { \
  56023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56024. _ezchip_macro_read_value_ &= ~(0xFF); \
  56025. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  56026. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56027. }
  56028. #define SET_GPIO_34_dout_spi2ahb_pad_txd_bit2 { \
  56029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56030. _ezchip_macro_read_value_ &= ~(0xFF); \
  56031. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  56032. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56033. }
  56034. #define SET_GPIO_34_dout_spi2ahb_pad_txd_bit3 { \
  56035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56036. _ezchip_macro_read_value_ &= ~(0xFF); \
  56037. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  56038. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56039. }
  56040. #define SET_GPIO_34_dout_spi3_pad_oe_n { \
  56041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56042. _ezchip_macro_read_value_ &= ~(0xFF); \
  56043. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  56044. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56045. }
  56046. #define SET_GPIO_34_dout_spi3_pad_sck_out { \
  56047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56048. _ezchip_macro_read_value_ &= ~(0xFF); \
  56049. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  56050. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56051. }
  56052. #define SET_GPIO_34_dout_spi3_pad_ss_0_n { \
  56053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56054. _ezchip_macro_read_value_ &= ~(0xFF); \
  56055. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  56056. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56057. }
  56058. #define SET_GPIO_34_dout_spi3_pad_ss_1_n { \
  56059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56060. _ezchip_macro_read_value_ &= ~(0xFF); \
  56061. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  56062. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56063. }
  56064. #define SET_GPIO_34_dout_spi3_pad_txd { \
  56065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56066. _ezchip_macro_read_value_ &= ~(0xFF); \
  56067. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  56068. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56069. }
  56070. #define SET_GPIO_34_dout_uart0_pad_dtrn { \
  56071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56072. _ezchip_macro_read_value_ &= ~(0xFF); \
  56073. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  56074. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56075. }
  56076. #define SET_GPIO_34_dout_uart0_pad_rtsn { \
  56077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56078. _ezchip_macro_read_value_ &= ~(0xFF); \
  56079. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  56080. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56081. }
  56082. #define SET_GPIO_34_dout_uart0_pad_sout { \
  56083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56084. _ezchip_macro_read_value_ &= ~(0xFF); \
  56085. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  56086. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56087. }
  56088. #define SET_GPIO_34_dout_uart1_pad_sout { \
  56089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56090. _ezchip_macro_read_value_ &= ~(0xFF); \
  56091. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  56092. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56093. }
  56094. #define SET_GPIO_34_dout_uart2_pad_dtr_n { \
  56095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56096. _ezchip_macro_read_value_ &= ~(0xFF); \
  56097. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  56098. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56099. }
  56100. #define SET_GPIO_34_dout_uart2_pad_rts_n { \
  56101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56102. _ezchip_macro_read_value_ &= ~(0xFF); \
  56103. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  56104. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56105. }
  56106. #define SET_GPIO_34_dout_uart2_pad_sout { \
  56107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56108. _ezchip_macro_read_value_ &= ~(0xFF); \
  56109. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  56110. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56111. }
  56112. #define SET_GPIO_34_dout_uart3_pad_sout { \
  56113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56114. _ezchip_macro_read_value_ &= ~(0xFF); \
  56115. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  56116. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56117. }
  56118. #define SET_GPIO_34_dout_usb_drv_bus { \
  56119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56120. _ezchip_macro_read_value_ &= ~(0xFF); \
  56121. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  56122. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56123. }
  56124. #define SET_GPIO_34_doen_reverse_(en) { \
  56125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56126. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  56127. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  56128. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56129. }
  56130. #define SET_GPIO_34_doen_LOW { \
  56131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56132. _ezchip_macro_read_value_ &= ~(0xFF); \
  56133. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  56134. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56135. }
  56136. #define SET_GPIO_34_doen_HIGH { \
  56137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56138. _ezchip_macro_read_value_ &= ~(0xFF); \
  56139. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  56140. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56141. }
  56142. #define SET_GPIO_34_doen_clk_gmac_tophyref { \
  56143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56144. _ezchip_macro_read_value_ &= ~(0xFF); \
  56145. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  56146. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56147. }
  56148. #define SET_GPIO_34_doen_cpu_jtag_tdo { \
  56149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56150. _ezchip_macro_read_value_ &= ~(0xFF); \
  56151. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  56152. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56153. }
  56154. #define SET_GPIO_34_doen_cpu_jtag_tdo_oen { \
  56155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56156. _ezchip_macro_read_value_ &= ~(0xFF); \
  56157. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  56158. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56159. }
  56160. #define SET_GPIO_34_doen_dmic_clk_out { \
  56161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56162. _ezchip_macro_read_value_ &= ~(0xFF); \
  56163. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  56164. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56165. }
  56166. #define SET_GPIO_34_doen_dsp_JTDOEn_pad { \
  56167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56168. _ezchip_macro_read_value_ &= ~(0xFF); \
  56169. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  56170. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56171. }
  56172. #define SET_GPIO_34_doen_dsp_JTDO_pad { \
  56173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56174. _ezchip_macro_read_value_ &= ~(0xFF); \
  56175. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  56176. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56177. }
  56178. #define SET_GPIO_34_doen_i2c0_pad_sck_oe { \
  56179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56180. _ezchip_macro_read_value_ &= ~(0xFF); \
  56181. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  56182. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56183. }
  56184. #define SET_GPIO_34_doen_i2c0_pad_sda_oe { \
  56185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56186. _ezchip_macro_read_value_ &= ~(0xFF); \
  56187. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  56188. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56189. }
  56190. #define SET_GPIO_34_doen_i2c1_pad_sck_oe { \
  56191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56192. _ezchip_macro_read_value_ &= ~(0xFF); \
  56193. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  56194. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56195. }
  56196. #define SET_GPIO_34_doen_i2c1_pad_sda_oe { \
  56197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56198. _ezchip_macro_read_value_ &= ~(0xFF); \
  56199. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  56200. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56201. }
  56202. #define SET_GPIO_34_doen_i2c2_pad_sck_oe { \
  56203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56204. _ezchip_macro_read_value_ &= ~(0xFF); \
  56205. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  56206. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56207. }
  56208. #define SET_GPIO_34_doen_i2c2_pad_sda_oe { \
  56209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56210. _ezchip_macro_read_value_ &= ~(0xFF); \
  56211. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  56212. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56213. }
  56214. #define SET_GPIO_34_doen_i2c3_pad_sck_oe { \
  56215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56216. _ezchip_macro_read_value_ &= ~(0xFF); \
  56217. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  56218. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56219. }
  56220. #define SET_GPIO_34_doen_i2c3_pad_sda_oe { \
  56221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56222. _ezchip_macro_read_value_ &= ~(0xFF); \
  56223. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  56224. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56225. }
  56226. #define SET_GPIO_34_doen_i2srx_bclk_out { \
  56227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56228. _ezchip_macro_read_value_ &= ~(0xFF); \
  56229. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  56230. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56231. }
  56232. #define SET_GPIO_34_doen_i2srx_bclk_out_oen { \
  56233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56234. _ezchip_macro_read_value_ &= ~(0xFF); \
  56235. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  56236. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56237. }
  56238. #define SET_GPIO_34_doen_i2srx_lrck_out { \
  56239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56240. _ezchip_macro_read_value_ &= ~(0xFF); \
  56241. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  56242. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56243. }
  56244. #define SET_GPIO_34_doen_i2srx_lrck_out_oen { \
  56245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56246. _ezchip_macro_read_value_ &= ~(0xFF); \
  56247. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  56248. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56249. }
  56250. #define SET_GPIO_34_doen_i2srx_mclk_out { \
  56251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56252. _ezchip_macro_read_value_ &= ~(0xFF); \
  56253. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  56254. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56255. }
  56256. #define SET_GPIO_34_doen_i2stx_bclk_out { \
  56257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56258. _ezchip_macro_read_value_ &= ~(0xFF); \
  56259. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  56260. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56261. }
  56262. #define SET_GPIO_34_doen_i2stx_bclk_out_oen { \
  56263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56264. _ezchip_macro_read_value_ &= ~(0xFF); \
  56265. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  56266. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56267. }
  56268. #define SET_GPIO_34_doen_i2stx_lrck_out { \
  56269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56270. _ezchip_macro_read_value_ &= ~(0xFF); \
  56271. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  56272. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56273. }
  56274. #define SET_GPIO_34_doen_i2stx_lrckout_oen { \
  56275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56276. _ezchip_macro_read_value_ &= ~(0xFF); \
  56277. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  56278. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56279. }
  56280. #define SET_GPIO_34_doen_i2stx_mclk_out { \
  56281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56282. _ezchip_macro_read_value_ &= ~(0xFF); \
  56283. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  56284. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56285. }
  56286. #define SET_GPIO_34_doen_i2stx_sdout0 { \
  56287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56288. _ezchip_macro_read_value_ &= ~(0xFF); \
  56289. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  56290. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56291. }
  56292. #define SET_GPIO_34_doen_i2stx_sdout1 { \
  56293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56294. _ezchip_macro_read_value_ &= ~(0xFF); \
  56295. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  56296. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56297. }
  56298. #define SET_GPIO_34_doen_lcd_pad_csm_n { \
  56299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56300. _ezchip_macro_read_value_ &= ~(0xFF); \
  56301. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  56302. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56303. }
  56304. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit0 { \
  56305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56306. _ezchip_macro_read_value_ &= ~(0xFF); \
  56307. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  56308. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56309. }
  56310. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit1 { \
  56311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56312. _ezchip_macro_read_value_ &= ~(0xFF); \
  56313. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  56314. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56315. }
  56316. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit2 { \
  56317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56318. _ezchip_macro_read_value_ &= ~(0xFF); \
  56319. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  56320. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56321. }
  56322. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit3 { \
  56323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56324. _ezchip_macro_read_value_ &= ~(0xFF); \
  56325. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  56326. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56327. }
  56328. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit4 { \
  56329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56330. _ezchip_macro_read_value_ &= ~(0xFF); \
  56331. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  56332. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56333. }
  56334. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit5 { \
  56335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56336. _ezchip_macro_read_value_ &= ~(0xFF); \
  56337. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  56338. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56339. }
  56340. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit6 { \
  56341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56342. _ezchip_macro_read_value_ &= ~(0xFF); \
  56343. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  56344. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56345. }
  56346. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit7 { \
  56347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56348. _ezchip_macro_read_value_ &= ~(0xFF); \
  56349. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  56350. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56351. }
  56352. #define SET_GPIO_34_doen_pwm_pad_out_bit0 { \
  56353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56354. _ezchip_macro_read_value_ &= ~(0xFF); \
  56355. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  56356. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56357. }
  56358. #define SET_GPIO_34_doen_pwm_pad_out_bit1 { \
  56359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56360. _ezchip_macro_read_value_ &= ~(0xFF); \
  56361. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  56362. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56363. }
  56364. #define SET_GPIO_34_doen_pwm_pad_out_bit2 { \
  56365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56366. _ezchip_macro_read_value_ &= ~(0xFF); \
  56367. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  56368. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56369. }
  56370. #define SET_GPIO_34_doen_pwm_pad_out_bit3 { \
  56371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56372. _ezchip_macro_read_value_ &= ~(0xFF); \
  56373. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  56374. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56375. }
  56376. #define SET_GPIO_34_doen_pwm_pad_out_bit4 { \
  56377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56378. _ezchip_macro_read_value_ &= ~(0xFF); \
  56379. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  56380. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56381. }
  56382. #define SET_GPIO_34_doen_pwm_pad_out_bit5 { \
  56383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56384. _ezchip_macro_read_value_ &= ~(0xFF); \
  56385. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  56386. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56387. }
  56388. #define SET_GPIO_34_doen_pwm_pad_out_bit6 { \
  56389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56390. _ezchip_macro_read_value_ &= ~(0xFF); \
  56391. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  56392. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56393. }
  56394. #define SET_GPIO_34_doen_pwm_pad_out_bit7 { \
  56395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56396. _ezchip_macro_read_value_ &= ~(0xFF); \
  56397. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  56398. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56399. }
  56400. #define SET_GPIO_34_doen_pwmdac_left_out { \
  56401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56402. _ezchip_macro_read_value_ &= ~(0xFF); \
  56403. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  56404. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56405. }
  56406. #define SET_GPIO_34_doen_pwmdac_right_out { \
  56407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56408. _ezchip_macro_read_value_ &= ~(0xFF); \
  56409. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  56410. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56411. }
  56412. #define SET_GPIO_34_doen_qspi_csn1_out { \
  56413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56414. _ezchip_macro_read_value_ &= ~(0xFF); \
  56415. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  56416. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56417. }
  56418. #define SET_GPIO_34_doen_qspi_csn2_out { \
  56419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56420. _ezchip_macro_read_value_ &= ~(0xFF); \
  56421. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  56422. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56423. }
  56424. #define SET_GPIO_34_doen_qspi_csn3_out { \
  56425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56426. _ezchip_macro_read_value_ &= ~(0xFF); \
  56427. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  56428. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56429. }
  56430. #define SET_GPIO_34_doen_register23_SCFG_cmsensor_rst0 { \
  56431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56432. _ezchip_macro_read_value_ &= ~(0xFF); \
  56433. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  56434. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56435. }
  56436. #define SET_GPIO_34_doen_register23_SCFG_cmsensor_rst1 { \
  56437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56438. _ezchip_macro_read_value_ &= ~(0xFF); \
  56439. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  56440. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56441. }
  56442. #define SET_GPIO_34_doen_register32_SCFG_gmac_phy_rstn { \
  56443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56444. _ezchip_macro_read_value_ &= ~(0xFF); \
  56445. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  56446. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56447. }
  56448. #define SET_GPIO_34_doen_sdio0_pad_card_power_en { \
  56449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56450. _ezchip_macro_read_value_ &= ~(0xFF); \
  56451. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  56452. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56453. }
  56454. #define SET_GPIO_34_doen_sdio0_pad_cclk_out { \
  56455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56456. _ezchip_macro_read_value_ &= ~(0xFF); \
  56457. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  56458. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56459. }
  56460. #define SET_GPIO_34_doen_sdio0_pad_ccmd_oe { \
  56461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56462. _ezchip_macro_read_value_ &= ~(0xFF); \
  56463. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  56464. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56465. }
  56466. #define SET_GPIO_34_doen_sdio0_pad_ccmd_out { \
  56467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56468. _ezchip_macro_read_value_ &= ~(0xFF); \
  56469. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  56470. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56471. }
  56472. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit0 { \
  56473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56474. _ezchip_macro_read_value_ &= ~(0xFF); \
  56475. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  56476. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56477. }
  56478. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit1 { \
  56479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56480. _ezchip_macro_read_value_ &= ~(0xFF); \
  56481. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  56482. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56483. }
  56484. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit2 { \
  56485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56486. _ezchip_macro_read_value_ &= ~(0xFF); \
  56487. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  56488. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56489. }
  56490. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit3 { \
  56491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56492. _ezchip_macro_read_value_ &= ~(0xFF); \
  56493. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  56494. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56495. }
  56496. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit4 { \
  56497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56498. _ezchip_macro_read_value_ &= ~(0xFF); \
  56499. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  56500. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56501. }
  56502. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit5 { \
  56503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56504. _ezchip_macro_read_value_ &= ~(0xFF); \
  56505. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  56506. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56507. }
  56508. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit6 { \
  56509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56510. _ezchip_macro_read_value_ &= ~(0xFF); \
  56511. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  56512. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56513. }
  56514. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit7 { \
  56515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56516. _ezchip_macro_read_value_ &= ~(0xFF); \
  56517. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  56518. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56519. }
  56520. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit0 { \
  56521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56522. _ezchip_macro_read_value_ &= ~(0xFF); \
  56523. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  56524. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56525. }
  56526. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit1 { \
  56527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56528. _ezchip_macro_read_value_ &= ~(0xFF); \
  56529. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  56530. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56531. }
  56532. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit2 { \
  56533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56534. _ezchip_macro_read_value_ &= ~(0xFF); \
  56535. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  56536. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56537. }
  56538. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit3 { \
  56539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56540. _ezchip_macro_read_value_ &= ~(0xFF); \
  56541. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  56542. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56543. }
  56544. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit4 { \
  56545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56546. _ezchip_macro_read_value_ &= ~(0xFF); \
  56547. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  56548. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56549. }
  56550. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit5 { \
  56551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56552. _ezchip_macro_read_value_ &= ~(0xFF); \
  56553. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  56554. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56555. }
  56556. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit6 { \
  56557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56558. _ezchip_macro_read_value_ &= ~(0xFF); \
  56559. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  56560. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56561. }
  56562. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit7 { \
  56563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56564. _ezchip_macro_read_value_ &= ~(0xFF); \
  56565. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  56566. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56567. }
  56568. #define SET_GPIO_34_doen_sdio0_pad_rst_n { \
  56569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56570. _ezchip_macro_read_value_ &= ~(0xFF); \
  56571. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  56572. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56573. }
  56574. #define SET_GPIO_34_doen_sdio1_pad_card_power_en { \
  56575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56576. _ezchip_macro_read_value_ &= ~(0xFF); \
  56577. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  56578. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56579. }
  56580. #define SET_GPIO_34_doen_sdio1_pad_cclk_out { \
  56581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56582. _ezchip_macro_read_value_ &= ~(0xFF); \
  56583. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  56584. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56585. }
  56586. #define SET_GPIO_34_doen_sdio1_pad_ccmd_oe { \
  56587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56588. _ezchip_macro_read_value_ &= ~(0xFF); \
  56589. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  56590. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56591. }
  56592. #define SET_GPIO_34_doen_sdio1_pad_ccmd_out { \
  56593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56594. _ezchip_macro_read_value_ &= ~(0xFF); \
  56595. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  56596. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56597. }
  56598. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit0 { \
  56599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56600. _ezchip_macro_read_value_ &= ~(0xFF); \
  56601. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  56602. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56603. }
  56604. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit1 { \
  56605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56606. _ezchip_macro_read_value_ &= ~(0xFF); \
  56607. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  56608. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56609. }
  56610. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit2 { \
  56611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56612. _ezchip_macro_read_value_ &= ~(0xFF); \
  56613. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  56614. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56615. }
  56616. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit3 { \
  56617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56618. _ezchip_macro_read_value_ &= ~(0xFF); \
  56619. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  56620. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56621. }
  56622. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit4 { \
  56623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56624. _ezchip_macro_read_value_ &= ~(0xFF); \
  56625. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  56626. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56627. }
  56628. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit5 { \
  56629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56630. _ezchip_macro_read_value_ &= ~(0xFF); \
  56631. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  56632. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56633. }
  56634. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit6 { \
  56635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56636. _ezchip_macro_read_value_ &= ~(0xFF); \
  56637. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  56638. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56639. }
  56640. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit7 { \
  56641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56642. _ezchip_macro_read_value_ &= ~(0xFF); \
  56643. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  56644. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56645. }
  56646. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit0 { \
  56647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56648. _ezchip_macro_read_value_ &= ~(0xFF); \
  56649. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  56650. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56651. }
  56652. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit1 { \
  56653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56654. _ezchip_macro_read_value_ &= ~(0xFF); \
  56655. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  56656. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56657. }
  56658. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit2 { \
  56659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56660. _ezchip_macro_read_value_ &= ~(0xFF); \
  56661. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  56662. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56663. }
  56664. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit3 { \
  56665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56666. _ezchip_macro_read_value_ &= ~(0xFF); \
  56667. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  56668. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56669. }
  56670. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit4 { \
  56671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56672. _ezchip_macro_read_value_ &= ~(0xFF); \
  56673. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  56674. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56675. }
  56676. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit5 { \
  56677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56678. _ezchip_macro_read_value_ &= ~(0xFF); \
  56679. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  56680. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56681. }
  56682. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit6 { \
  56683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56684. _ezchip_macro_read_value_ &= ~(0xFF); \
  56685. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  56686. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56687. }
  56688. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit7 { \
  56689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56690. _ezchip_macro_read_value_ &= ~(0xFF); \
  56691. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  56692. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56693. }
  56694. #define SET_GPIO_34_doen_sdio1_pad_rst_n { \
  56695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56696. _ezchip_macro_read_value_ &= ~(0xFF); \
  56697. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  56698. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56699. }
  56700. #define SET_GPIO_34_doen_spdif_tx_sdout { \
  56701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56702. _ezchip_macro_read_value_ &= ~(0xFF); \
  56703. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  56704. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56705. }
  56706. #define SET_GPIO_34_doen_spdif_tx_sdout_oen { \
  56707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56708. _ezchip_macro_read_value_ &= ~(0xFF); \
  56709. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  56710. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56711. }
  56712. #define SET_GPIO_34_doen_spi0_pad_oe_n { \
  56713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56714. _ezchip_macro_read_value_ &= ~(0xFF); \
  56715. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  56716. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56717. }
  56718. #define SET_GPIO_34_doen_spi0_pad_sck_out { \
  56719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56720. _ezchip_macro_read_value_ &= ~(0xFF); \
  56721. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  56722. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56723. }
  56724. #define SET_GPIO_34_doen_spi0_pad_ss_0_n { \
  56725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56726. _ezchip_macro_read_value_ &= ~(0xFF); \
  56727. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  56728. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56729. }
  56730. #define SET_GPIO_34_doen_spi0_pad_ss_1_n { \
  56731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56732. _ezchip_macro_read_value_ &= ~(0xFF); \
  56733. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  56734. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56735. }
  56736. #define SET_GPIO_34_doen_spi0_pad_txd { \
  56737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56738. _ezchip_macro_read_value_ &= ~(0xFF); \
  56739. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  56740. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56741. }
  56742. #define SET_GPIO_34_doen_spi1_pad_oe_n { \
  56743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56744. _ezchip_macro_read_value_ &= ~(0xFF); \
  56745. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  56746. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56747. }
  56748. #define SET_GPIO_34_doen_spi1_pad_sck_out { \
  56749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56750. _ezchip_macro_read_value_ &= ~(0xFF); \
  56751. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  56752. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56753. }
  56754. #define SET_GPIO_34_doen_spi1_pad_ss_0_n { \
  56755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56756. _ezchip_macro_read_value_ &= ~(0xFF); \
  56757. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  56758. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56759. }
  56760. #define SET_GPIO_34_doen_spi1_pad_ss_1_n { \
  56761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56762. _ezchip_macro_read_value_ &= ~(0xFF); \
  56763. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  56764. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56765. }
  56766. #define SET_GPIO_34_doen_spi1_pad_txd { \
  56767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56768. _ezchip_macro_read_value_ &= ~(0xFF); \
  56769. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  56770. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56771. }
  56772. #define SET_GPIO_34_doen_spi2_pad_oe_n { \
  56773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56774. _ezchip_macro_read_value_ &= ~(0xFF); \
  56775. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  56776. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56777. }
  56778. #define SET_GPIO_34_doen_spi2_pad_sck_out { \
  56779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56780. _ezchip_macro_read_value_ &= ~(0xFF); \
  56781. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  56782. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56783. }
  56784. #define SET_GPIO_34_doen_spi2_pad_ss_0_n { \
  56785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56786. _ezchip_macro_read_value_ &= ~(0xFF); \
  56787. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  56788. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56789. }
  56790. #define SET_GPIO_34_doen_spi2_pad_ss_1_n { \
  56791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56792. _ezchip_macro_read_value_ &= ~(0xFF); \
  56793. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  56794. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56795. }
  56796. #define SET_GPIO_34_doen_spi2_pad_txd { \
  56797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56798. _ezchip_macro_read_value_ &= ~(0xFF); \
  56799. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  56800. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56801. }
  56802. #define SET_GPIO_34_doen_spi2ahb_pad_oe_n_bit0 { \
  56803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56804. _ezchip_macro_read_value_ &= ~(0xFF); \
  56805. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  56806. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56807. }
  56808. #define SET_GPIO_34_doen_spi2ahb_pad_oe_n_bit1 { \
  56809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56810. _ezchip_macro_read_value_ &= ~(0xFF); \
  56811. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  56812. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56813. }
  56814. #define SET_GPIO_34_doen_spi2ahb_pad_oe_n_bit2 { \
  56815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56816. _ezchip_macro_read_value_ &= ~(0xFF); \
  56817. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  56818. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56819. }
  56820. #define SET_GPIO_34_doen_spi2ahb_pad_oe_n_bit3 { \
  56821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56822. _ezchip_macro_read_value_ &= ~(0xFF); \
  56823. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  56824. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56825. }
  56826. #define SET_GPIO_34_doen_spi2ahb_pad_txd_bit0 { \
  56827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56828. _ezchip_macro_read_value_ &= ~(0xFF); \
  56829. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  56830. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56831. }
  56832. #define SET_GPIO_34_doen_spi2ahb_pad_txd_bit1 { \
  56833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56834. _ezchip_macro_read_value_ &= ~(0xFF); \
  56835. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  56836. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56837. }
  56838. #define SET_GPIO_34_doen_spi2ahb_pad_txd_bit2 { \
  56839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56840. _ezchip_macro_read_value_ &= ~(0xFF); \
  56841. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  56842. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56843. }
  56844. #define SET_GPIO_34_doen_spi2ahb_pad_txd_bit3 { \
  56845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56846. _ezchip_macro_read_value_ &= ~(0xFF); \
  56847. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  56848. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56849. }
  56850. #define SET_GPIO_34_doen_spi3_pad_oe_n { \
  56851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56852. _ezchip_macro_read_value_ &= ~(0xFF); \
  56853. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  56854. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56855. }
  56856. #define SET_GPIO_34_doen_spi3_pad_sck_out { \
  56857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56858. _ezchip_macro_read_value_ &= ~(0xFF); \
  56859. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  56860. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56861. }
  56862. #define SET_GPIO_34_doen_spi3_pad_ss_0_n { \
  56863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56864. _ezchip_macro_read_value_ &= ~(0xFF); \
  56865. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  56866. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56867. }
  56868. #define SET_GPIO_34_doen_spi3_pad_ss_1_n { \
  56869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56870. _ezchip_macro_read_value_ &= ~(0xFF); \
  56871. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  56872. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56873. }
  56874. #define SET_GPIO_34_doen_spi3_pad_txd { \
  56875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56876. _ezchip_macro_read_value_ &= ~(0xFF); \
  56877. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  56878. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56879. }
  56880. #define SET_GPIO_34_doen_uart0_pad_dtrn { \
  56881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56882. _ezchip_macro_read_value_ &= ~(0xFF); \
  56883. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  56884. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56885. }
  56886. #define SET_GPIO_34_doen_uart0_pad_rtsn { \
  56887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56888. _ezchip_macro_read_value_ &= ~(0xFF); \
  56889. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  56890. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56891. }
  56892. #define SET_GPIO_34_doen_uart0_pad_sout { \
  56893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56894. _ezchip_macro_read_value_ &= ~(0xFF); \
  56895. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  56896. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56897. }
  56898. #define SET_GPIO_34_doen_uart1_pad_sout { \
  56899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56900. _ezchip_macro_read_value_ &= ~(0xFF); \
  56901. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  56902. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56903. }
  56904. #define SET_GPIO_34_doen_uart2_pad_dtr_n { \
  56905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56906. _ezchip_macro_read_value_ &= ~(0xFF); \
  56907. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  56908. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56909. }
  56910. #define SET_GPIO_34_doen_uart2_pad_rts_n { \
  56911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56912. _ezchip_macro_read_value_ &= ~(0xFF); \
  56913. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  56914. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56915. }
  56916. #define SET_GPIO_34_doen_uart2_pad_sout { \
  56917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56918. _ezchip_macro_read_value_ &= ~(0xFF); \
  56919. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  56920. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56921. }
  56922. #define SET_GPIO_34_doen_uart3_pad_sout { \
  56923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56924. _ezchip_macro_read_value_ &= ~(0xFF); \
  56925. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  56926. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56927. }
  56928. #define SET_GPIO_34_doen_usb_drv_bus { \
  56929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56930. _ezchip_macro_read_value_ &= ~(0xFF); \
  56931. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  56932. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56933. }
  56934. #define SET_GPIO_35_dout_reverse_(en) { \
  56935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56936. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  56937. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  56938. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56939. }
  56940. #define SET_GPIO_35_dout_LOW { \
  56941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56942. _ezchip_macro_read_value_ &= ~(0xFF); \
  56943. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  56944. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56945. }
  56946. #define SET_GPIO_35_dout_HIGH { \
  56947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56948. _ezchip_macro_read_value_ &= ~(0xFF); \
  56949. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  56950. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56951. }
  56952. #define SET_GPIO_35_dout_clk_gmac_tophyref { \
  56953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56954. _ezchip_macro_read_value_ &= ~(0xFF); \
  56955. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  56956. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56957. }
  56958. #define SET_GPIO_35_dout_cpu_jtag_tdo { \
  56959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56960. _ezchip_macro_read_value_ &= ~(0xFF); \
  56961. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  56962. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56963. }
  56964. #define SET_GPIO_35_dout_cpu_jtag_tdo_oen { \
  56965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56966. _ezchip_macro_read_value_ &= ~(0xFF); \
  56967. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  56968. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56969. }
  56970. #define SET_GPIO_35_dout_dmic_clk_out { \
  56971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56972. _ezchip_macro_read_value_ &= ~(0xFF); \
  56973. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  56974. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56975. }
  56976. #define SET_GPIO_35_dout_dsp_JTDOEn_pad { \
  56977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56978. _ezchip_macro_read_value_ &= ~(0xFF); \
  56979. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  56980. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56981. }
  56982. #define SET_GPIO_35_dout_dsp_JTDO_pad { \
  56983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56984. _ezchip_macro_read_value_ &= ~(0xFF); \
  56985. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  56986. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56987. }
  56988. #define SET_GPIO_35_dout_i2c0_pad_sck_oe { \
  56989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56990. _ezchip_macro_read_value_ &= ~(0xFF); \
  56991. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  56992. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56993. }
  56994. #define SET_GPIO_35_dout_i2c0_pad_sda_oe { \
  56995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56996. _ezchip_macro_read_value_ &= ~(0xFF); \
  56997. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  56998. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56999. }
  57000. #define SET_GPIO_35_dout_i2c1_pad_sck_oe { \
  57001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57002. _ezchip_macro_read_value_ &= ~(0xFF); \
  57003. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  57004. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57005. }
  57006. #define SET_GPIO_35_dout_i2c1_pad_sda_oe { \
  57007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57008. _ezchip_macro_read_value_ &= ~(0xFF); \
  57009. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  57010. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57011. }
  57012. #define SET_GPIO_35_dout_i2c2_pad_sck_oe { \
  57013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57014. _ezchip_macro_read_value_ &= ~(0xFF); \
  57015. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  57016. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57017. }
  57018. #define SET_GPIO_35_dout_i2c2_pad_sda_oe { \
  57019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57020. _ezchip_macro_read_value_ &= ~(0xFF); \
  57021. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  57022. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57023. }
  57024. #define SET_GPIO_35_dout_i2c3_pad_sck_oe { \
  57025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57026. _ezchip_macro_read_value_ &= ~(0xFF); \
  57027. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  57028. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57029. }
  57030. #define SET_GPIO_35_dout_i2c3_pad_sda_oe { \
  57031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57032. _ezchip_macro_read_value_ &= ~(0xFF); \
  57033. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  57034. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57035. }
  57036. #define SET_GPIO_35_dout_i2srx_bclk_out { \
  57037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57038. _ezchip_macro_read_value_ &= ~(0xFF); \
  57039. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  57040. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57041. }
  57042. #define SET_GPIO_35_dout_i2srx_bclk_out_oen { \
  57043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57044. _ezchip_macro_read_value_ &= ~(0xFF); \
  57045. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  57046. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57047. }
  57048. #define SET_GPIO_35_dout_i2srx_lrck_out { \
  57049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57050. _ezchip_macro_read_value_ &= ~(0xFF); \
  57051. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  57052. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57053. }
  57054. #define SET_GPIO_35_dout_i2srx_lrck_out_oen { \
  57055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57056. _ezchip_macro_read_value_ &= ~(0xFF); \
  57057. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  57058. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57059. }
  57060. #define SET_GPIO_35_dout_i2srx_mclk_out { \
  57061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57062. _ezchip_macro_read_value_ &= ~(0xFF); \
  57063. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  57064. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57065. }
  57066. #define SET_GPIO_35_dout_i2stx_bclk_out { \
  57067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57068. _ezchip_macro_read_value_ &= ~(0xFF); \
  57069. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  57070. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57071. }
  57072. #define SET_GPIO_35_dout_i2stx_bclk_out_oen { \
  57073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57074. _ezchip_macro_read_value_ &= ~(0xFF); \
  57075. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  57076. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57077. }
  57078. #define SET_GPIO_35_dout_i2stx_lrck_out { \
  57079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57080. _ezchip_macro_read_value_ &= ~(0xFF); \
  57081. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  57082. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57083. }
  57084. #define SET_GPIO_35_dout_i2stx_lrckout_oen { \
  57085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57086. _ezchip_macro_read_value_ &= ~(0xFF); \
  57087. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  57088. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57089. }
  57090. #define SET_GPIO_35_dout_i2stx_mclk_out { \
  57091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57092. _ezchip_macro_read_value_ &= ~(0xFF); \
  57093. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  57094. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57095. }
  57096. #define SET_GPIO_35_dout_i2stx_sdout0 { \
  57097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57098. _ezchip_macro_read_value_ &= ~(0xFF); \
  57099. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  57100. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57101. }
  57102. #define SET_GPIO_35_dout_i2stx_sdout1 { \
  57103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57104. _ezchip_macro_read_value_ &= ~(0xFF); \
  57105. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  57106. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57107. }
  57108. #define SET_GPIO_35_dout_lcd_pad_csm_n { \
  57109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57110. _ezchip_macro_read_value_ &= ~(0xFF); \
  57111. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  57112. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57113. }
  57114. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit0 { \
  57115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57116. _ezchip_macro_read_value_ &= ~(0xFF); \
  57117. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  57118. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57119. }
  57120. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit1 { \
  57121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57122. _ezchip_macro_read_value_ &= ~(0xFF); \
  57123. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  57124. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57125. }
  57126. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit2 { \
  57127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57128. _ezchip_macro_read_value_ &= ~(0xFF); \
  57129. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  57130. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57131. }
  57132. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit3 { \
  57133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57134. _ezchip_macro_read_value_ &= ~(0xFF); \
  57135. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  57136. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57137. }
  57138. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit4 { \
  57139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57140. _ezchip_macro_read_value_ &= ~(0xFF); \
  57141. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  57142. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57143. }
  57144. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit5 { \
  57145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57146. _ezchip_macro_read_value_ &= ~(0xFF); \
  57147. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  57148. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57149. }
  57150. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit6 { \
  57151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57152. _ezchip_macro_read_value_ &= ~(0xFF); \
  57153. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  57154. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57155. }
  57156. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit7 { \
  57157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57158. _ezchip_macro_read_value_ &= ~(0xFF); \
  57159. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  57160. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57161. }
  57162. #define SET_GPIO_35_dout_pwm_pad_out_bit0 { \
  57163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57164. _ezchip_macro_read_value_ &= ~(0xFF); \
  57165. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  57166. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57167. }
  57168. #define SET_GPIO_35_dout_pwm_pad_out_bit1 { \
  57169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57170. _ezchip_macro_read_value_ &= ~(0xFF); \
  57171. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  57172. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57173. }
  57174. #define SET_GPIO_35_dout_pwm_pad_out_bit2 { \
  57175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57176. _ezchip_macro_read_value_ &= ~(0xFF); \
  57177. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  57178. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57179. }
  57180. #define SET_GPIO_35_dout_pwm_pad_out_bit3 { \
  57181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57182. _ezchip_macro_read_value_ &= ~(0xFF); \
  57183. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  57184. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57185. }
  57186. #define SET_GPIO_35_dout_pwm_pad_out_bit4 { \
  57187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57188. _ezchip_macro_read_value_ &= ~(0xFF); \
  57189. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  57190. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57191. }
  57192. #define SET_GPIO_35_dout_pwm_pad_out_bit5 { \
  57193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57194. _ezchip_macro_read_value_ &= ~(0xFF); \
  57195. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  57196. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57197. }
  57198. #define SET_GPIO_35_dout_pwm_pad_out_bit6 { \
  57199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57200. _ezchip_macro_read_value_ &= ~(0xFF); \
  57201. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  57202. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57203. }
  57204. #define SET_GPIO_35_dout_pwm_pad_out_bit7 { \
  57205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57206. _ezchip_macro_read_value_ &= ~(0xFF); \
  57207. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  57208. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57209. }
  57210. #define SET_GPIO_35_dout_pwmdac_left_out { \
  57211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57212. _ezchip_macro_read_value_ &= ~(0xFF); \
  57213. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  57214. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57215. }
  57216. #define SET_GPIO_35_dout_pwmdac_right_out { \
  57217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57218. _ezchip_macro_read_value_ &= ~(0xFF); \
  57219. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  57220. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57221. }
  57222. #define SET_GPIO_35_dout_qspi_csn1_out { \
  57223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57224. _ezchip_macro_read_value_ &= ~(0xFF); \
  57225. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  57226. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57227. }
  57228. #define SET_GPIO_35_dout_qspi_csn2_out { \
  57229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57230. _ezchip_macro_read_value_ &= ~(0xFF); \
  57231. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  57232. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57233. }
  57234. #define SET_GPIO_35_dout_qspi_csn3_out { \
  57235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57236. _ezchip_macro_read_value_ &= ~(0xFF); \
  57237. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  57238. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57239. }
  57240. #define SET_GPIO_35_dout_register23_SCFG_cmsensor_rst0 { \
  57241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57242. _ezchip_macro_read_value_ &= ~(0xFF); \
  57243. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  57244. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57245. }
  57246. #define SET_GPIO_35_dout_register23_SCFG_cmsensor_rst1 { \
  57247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57248. _ezchip_macro_read_value_ &= ~(0xFF); \
  57249. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  57250. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57251. }
  57252. #define SET_GPIO_35_dout_register32_SCFG_gmac_phy_rstn { \
  57253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57254. _ezchip_macro_read_value_ &= ~(0xFF); \
  57255. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  57256. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57257. }
  57258. #define SET_GPIO_35_dout_sdio0_pad_card_power_en { \
  57259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57260. _ezchip_macro_read_value_ &= ~(0xFF); \
  57261. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  57262. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57263. }
  57264. #define SET_GPIO_35_dout_sdio0_pad_cclk_out { \
  57265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57266. _ezchip_macro_read_value_ &= ~(0xFF); \
  57267. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  57268. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57269. }
  57270. #define SET_GPIO_35_dout_sdio0_pad_ccmd_oe { \
  57271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57272. _ezchip_macro_read_value_ &= ~(0xFF); \
  57273. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  57274. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57275. }
  57276. #define SET_GPIO_35_dout_sdio0_pad_ccmd_out { \
  57277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57278. _ezchip_macro_read_value_ &= ~(0xFF); \
  57279. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  57280. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57281. }
  57282. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit0 { \
  57283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57284. _ezchip_macro_read_value_ &= ~(0xFF); \
  57285. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  57286. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57287. }
  57288. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit1 { \
  57289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57290. _ezchip_macro_read_value_ &= ~(0xFF); \
  57291. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  57292. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57293. }
  57294. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit2 { \
  57295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57296. _ezchip_macro_read_value_ &= ~(0xFF); \
  57297. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  57298. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57299. }
  57300. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit3 { \
  57301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57302. _ezchip_macro_read_value_ &= ~(0xFF); \
  57303. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  57304. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57305. }
  57306. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit4 { \
  57307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57308. _ezchip_macro_read_value_ &= ~(0xFF); \
  57309. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  57310. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57311. }
  57312. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit5 { \
  57313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57314. _ezchip_macro_read_value_ &= ~(0xFF); \
  57315. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  57316. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57317. }
  57318. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit6 { \
  57319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57320. _ezchip_macro_read_value_ &= ~(0xFF); \
  57321. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  57322. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57323. }
  57324. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit7 { \
  57325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57326. _ezchip_macro_read_value_ &= ~(0xFF); \
  57327. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  57328. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57329. }
  57330. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit0 { \
  57331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57332. _ezchip_macro_read_value_ &= ~(0xFF); \
  57333. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  57334. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57335. }
  57336. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit1 { \
  57337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57338. _ezchip_macro_read_value_ &= ~(0xFF); \
  57339. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  57340. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57341. }
  57342. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit2 { \
  57343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57344. _ezchip_macro_read_value_ &= ~(0xFF); \
  57345. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  57346. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57347. }
  57348. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit3 { \
  57349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57350. _ezchip_macro_read_value_ &= ~(0xFF); \
  57351. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  57352. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57353. }
  57354. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit4 { \
  57355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57356. _ezchip_macro_read_value_ &= ~(0xFF); \
  57357. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  57358. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57359. }
  57360. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit5 { \
  57361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57362. _ezchip_macro_read_value_ &= ~(0xFF); \
  57363. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  57364. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57365. }
  57366. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit6 { \
  57367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57368. _ezchip_macro_read_value_ &= ~(0xFF); \
  57369. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  57370. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57371. }
  57372. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit7 { \
  57373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57374. _ezchip_macro_read_value_ &= ~(0xFF); \
  57375. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  57376. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57377. }
  57378. #define SET_GPIO_35_dout_sdio0_pad_rst_n { \
  57379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57380. _ezchip_macro_read_value_ &= ~(0xFF); \
  57381. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  57382. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57383. }
  57384. #define SET_GPIO_35_dout_sdio1_pad_card_power_en { \
  57385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57386. _ezchip_macro_read_value_ &= ~(0xFF); \
  57387. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  57388. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57389. }
  57390. #define SET_GPIO_35_dout_sdio1_pad_cclk_out { \
  57391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57392. _ezchip_macro_read_value_ &= ~(0xFF); \
  57393. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  57394. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57395. }
  57396. #define SET_GPIO_35_dout_sdio1_pad_ccmd_oe { \
  57397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57398. _ezchip_macro_read_value_ &= ~(0xFF); \
  57399. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  57400. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57401. }
  57402. #define SET_GPIO_35_dout_sdio1_pad_ccmd_out { \
  57403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57404. _ezchip_macro_read_value_ &= ~(0xFF); \
  57405. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  57406. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57407. }
  57408. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit0 { \
  57409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57410. _ezchip_macro_read_value_ &= ~(0xFF); \
  57411. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  57412. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57413. }
  57414. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit1 { \
  57415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57416. _ezchip_macro_read_value_ &= ~(0xFF); \
  57417. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  57418. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57419. }
  57420. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit2 { \
  57421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57422. _ezchip_macro_read_value_ &= ~(0xFF); \
  57423. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  57424. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57425. }
  57426. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit3 { \
  57427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57428. _ezchip_macro_read_value_ &= ~(0xFF); \
  57429. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  57430. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57431. }
  57432. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit4 { \
  57433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57434. _ezchip_macro_read_value_ &= ~(0xFF); \
  57435. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  57436. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57437. }
  57438. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit5 { \
  57439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57440. _ezchip_macro_read_value_ &= ~(0xFF); \
  57441. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  57442. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57443. }
  57444. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit6 { \
  57445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57446. _ezchip_macro_read_value_ &= ~(0xFF); \
  57447. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  57448. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57449. }
  57450. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit7 { \
  57451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57452. _ezchip_macro_read_value_ &= ~(0xFF); \
  57453. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  57454. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57455. }
  57456. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit0 { \
  57457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57458. _ezchip_macro_read_value_ &= ~(0xFF); \
  57459. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  57460. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57461. }
  57462. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit1 { \
  57463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57464. _ezchip_macro_read_value_ &= ~(0xFF); \
  57465. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  57466. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57467. }
  57468. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit2 { \
  57469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57470. _ezchip_macro_read_value_ &= ~(0xFF); \
  57471. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  57472. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57473. }
  57474. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit3 { \
  57475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57476. _ezchip_macro_read_value_ &= ~(0xFF); \
  57477. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  57478. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57479. }
  57480. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit4 { \
  57481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57482. _ezchip_macro_read_value_ &= ~(0xFF); \
  57483. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  57484. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57485. }
  57486. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit5 { \
  57487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57488. _ezchip_macro_read_value_ &= ~(0xFF); \
  57489. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  57490. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57491. }
  57492. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit6 { \
  57493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57494. _ezchip_macro_read_value_ &= ~(0xFF); \
  57495. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  57496. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57497. }
  57498. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit7 { \
  57499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57500. _ezchip_macro_read_value_ &= ~(0xFF); \
  57501. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  57502. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57503. }
  57504. #define SET_GPIO_35_dout_sdio1_pad_rst_n { \
  57505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57506. _ezchip_macro_read_value_ &= ~(0xFF); \
  57507. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  57508. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57509. }
  57510. #define SET_GPIO_35_dout_spdif_tx_sdout { \
  57511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57512. _ezchip_macro_read_value_ &= ~(0xFF); \
  57513. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  57514. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57515. }
  57516. #define SET_GPIO_35_dout_spdif_tx_sdout_oen { \
  57517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57518. _ezchip_macro_read_value_ &= ~(0xFF); \
  57519. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  57520. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57521. }
  57522. #define SET_GPIO_35_dout_spi0_pad_oe_n { \
  57523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57524. _ezchip_macro_read_value_ &= ~(0xFF); \
  57525. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  57526. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57527. }
  57528. #define SET_GPIO_35_dout_spi0_pad_sck_out { \
  57529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57530. _ezchip_macro_read_value_ &= ~(0xFF); \
  57531. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  57532. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57533. }
  57534. #define SET_GPIO_35_dout_spi0_pad_ss_0_n { \
  57535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57536. _ezchip_macro_read_value_ &= ~(0xFF); \
  57537. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  57538. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57539. }
  57540. #define SET_GPIO_35_dout_spi0_pad_ss_1_n { \
  57541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57542. _ezchip_macro_read_value_ &= ~(0xFF); \
  57543. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  57544. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57545. }
  57546. #define SET_GPIO_35_dout_spi0_pad_txd { \
  57547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57548. _ezchip_macro_read_value_ &= ~(0xFF); \
  57549. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  57550. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57551. }
  57552. #define SET_GPIO_35_dout_spi1_pad_oe_n { \
  57553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57554. _ezchip_macro_read_value_ &= ~(0xFF); \
  57555. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  57556. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57557. }
  57558. #define SET_GPIO_35_dout_spi1_pad_sck_out { \
  57559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57560. _ezchip_macro_read_value_ &= ~(0xFF); \
  57561. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  57562. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57563. }
  57564. #define SET_GPIO_35_dout_spi1_pad_ss_0_n { \
  57565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57566. _ezchip_macro_read_value_ &= ~(0xFF); \
  57567. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  57568. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57569. }
  57570. #define SET_GPIO_35_dout_spi1_pad_ss_1_n { \
  57571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57572. _ezchip_macro_read_value_ &= ~(0xFF); \
  57573. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  57574. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57575. }
  57576. #define SET_GPIO_35_dout_spi1_pad_txd { \
  57577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57578. _ezchip_macro_read_value_ &= ~(0xFF); \
  57579. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  57580. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57581. }
  57582. #define SET_GPIO_35_dout_spi2_pad_oe_n { \
  57583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57584. _ezchip_macro_read_value_ &= ~(0xFF); \
  57585. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  57586. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57587. }
  57588. #define SET_GPIO_35_dout_spi2_pad_sck_out { \
  57589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57590. _ezchip_macro_read_value_ &= ~(0xFF); \
  57591. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  57592. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57593. }
  57594. #define SET_GPIO_35_dout_spi2_pad_ss_0_n { \
  57595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57596. _ezchip_macro_read_value_ &= ~(0xFF); \
  57597. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  57598. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57599. }
  57600. #define SET_GPIO_35_dout_spi2_pad_ss_1_n { \
  57601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57602. _ezchip_macro_read_value_ &= ~(0xFF); \
  57603. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  57604. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57605. }
  57606. #define SET_GPIO_35_dout_spi2_pad_txd { \
  57607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57608. _ezchip_macro_read_value_ &= ~(0xFF); \
  57609. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  57610. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57611. }
  57612. #define SET_GPIO_35_dout_spi2ahb_pad_oe_n_bit0 { \
  57613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57614. _ezchip_macro_read_value_ &= ~(0xFF); \
  57615. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  57616. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57617. }
  57618. #define SET_GPIO_35_dout_spi2ahb_pad_oe_n_bit1 { \
  57619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57620. _ezchip_macro_read_value_ &= ~(0xFF); \
  57621. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  57622. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57623. }
  57624. #define SET_GPIO_35_dout_spi2ahb_pad_oe_n_bit2 { \
  57625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57626. _ezchip_macro_read_value_ &= ~(0xFF); \
  57627. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  57628. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57629. }
  57630. #define SET_GPIO_35_dout_spi2ahb_pad_oe_n_bit3 { \
  57631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57632. _ezchip_macro_read_value_ &= ~(0xFF); \
  57633. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  57634. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57635. }
  57636. #define SET_GPIO_35_dout_spi2ahb_pad_txd_bit0 { \
  57637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57638. _ezchip_macro_read_value_ &= ~(0xFF); \
  57639. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  57640. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57641. }
  57642. #define SET_GPIO_35_dout_spi2ahb_pad_txd_bit1 { \
  57643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57644. _ezchip_macro_read_value_ &= ~(0xFF); \
  57645. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  57646. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57647. }
  57648. #define SET_GPIO_35_dout_spi2ahb_pad_txd_bit2 { \
  57649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57650. _ezchip_macro_read_value_ &= ~(0xFF); \
  57651. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  57652. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57653. }
  57654. #define SET_GPIO_35_dout_spi2ahb_pad_txd_bit3 { \
  57655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57656. _ezchip_macro_read_value_ &= ~(0xFF); \
  57657. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  57658. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57659. }
  57660. #define SET_GPIO_35_dout_spi3_pad_oe_n { \
  57661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57662. _ezchip_macro_read_value_ &= ~(0xFF); \
  57663. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  57664. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57665. }
  57666. #define SET_GPIO_35_dout_spi3_pad_sck_out { \
  57667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57668. _ezchip_macro_read_value_ &= ~(0xFF); \
  57669. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  57670. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57671. }
  57672. #define SET_GPIO_35_dout_spi3_pad_ss_0_n { \
  57673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57674. _ezchip_macro_read_value_ &= ~(0xFF); \
  57675. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  57676. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57677. }
  57678. #define SET_GPIO_35_dout_spi3_pad_ss_1_n { \
  57679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57680. _ezchip_macro_read_value_ &= ~(0xFF); \
  57681. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  57682. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57683. }
  57684. #define SET_GPIO_35_dout_spi3_pad_txd { \
  57685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57686. _ezchip_macro_read_value_ &= ~(0xFF); \
  57687. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  57688. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57689. }
  57690. #define SET_GPIO_35_dout_uart0_pad_dtrn { \
  57691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57692. _ezchip_macro_read_value_ &= ~(0xFF); \
  57693. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  57694. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57695. }
  57696. #define SET_GPIO_35_dout_uart0_pad_rtsn { \
  57697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57698. _ezchip_macro_read_value_ &= ~(0xFF); \
  57699. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  57700. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57701. }
  57702. #define SET_GPIO_35_dout_uart0_pad_sout { \
  57703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57704. _ezchip_macro_read_value_ &= ~(0xFF); \
  57705. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  57706. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57707. }
  57708. #define SET_GPIO_35_dout_uart1_pad_sout { \
  57709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57710. _ezchip_macro_read_value_ &= ~(0xFF); \
  57711. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  57712. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57713. }
  57714. #define SET_GPIO_35_dout_uart2_pad_dtr_n { \
  57715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57716. _ezchip_macro_read_value_ &= ~(0xFF); \
  57717. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  57718. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57719. }
  57720. #define SET_GPIO_35_dout_uart2_pad_rts_n { \
  57721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57722. _ezchip_macro_read_value_ &= ~(0xFF); \
  57723. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  57724. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57725. }
  57726. #define SET_GPIO_35_dout_uart2_pad_sout { \
  57727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57728. _ezchip_macro_read_value_ &= ~(0xFF); \
  57729. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  57730. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57731. }
  57732. #define SET_GPIO_35_dout_uart3_pad_sout { \
  57733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57734. _ezchip_macro_read_value_ &= ~(0xFF); \
  57735. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  57736. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57737. }
  57738. #define SET_GPIO_35_dout_usb_drv_bus { \
  57739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57740. _ezchip_macro_read_value_ &= ~(0xFF); \
  57741. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  57742. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57743. }
  57744. #define SET_GPIO_35_doen_reverse_(en) { \
  57745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57746. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  57747. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  57748. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57749. }
  57750. #define SET_GPIO_35_doen_LOW { \
  57751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57752. _ezchip_macro_read_value_ &= ~(0xFF); \
  57753. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  57754. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57755. }
  57756. #define SET_GPIO_35_doen_HIGH { \
  57757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57758. _ezchip_macro_read_value_ &= ~(0xFF); \
  57759. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  57760. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57761. }
  57762. #define SET_GPIO_35_doen_clk_gmac_tophyref { \
  57763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57764. _ezchip_macro_read_value_ &= ~(0xFF); \
  57765. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  57766. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57767. }
  57768. #define SET_GPIO_35_doen_cpu_jtag_tdo { \
  57769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57770. _ezchip_macro_read_value_ &= ~(0xFF); \
  57771. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  57772. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57773. }
  57774. #define SET_GPIO_35_doen_cpu_jtag_tdo_oen { \
  57775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57776. _ezchip_macro_read_value_ &= ~(0xFF); \
  57777. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  57778. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57779. }
  57780. #define SET_GPIO_35_doen_dmic_clk_out { \
  57781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57782. _ezchip_macro_read_value_ &= ~(0xFF); \
  57783. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  57784. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57785. }
  57786. #define SET_GPIO_35_doen_dsp_JTDOEn_pad { \
  57787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57788. _ezchip_macro_read_value_ &= ~(0xFF); \
  57789. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  57790. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57791. }
  57792. #define SET_GPIO_35_doen_dsp_JTDO_pad { \
  57793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57794. _ezchip_macro_read_value_ &= ~(0xFF); \
  57795. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  57796. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57797. }
  57798. #define SET_GPIO_35_doen_i2c0_pad_sck_oe { \
  57799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57800. _ezchip_macro_read_value_ &= ~(0xFF); \
  57801. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  57802. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57803. }
  57804. #define SET_GPIO_35_doen_i2c0_pad_sda_oe { \
  57805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57806. _ezchip_macro_read_value_ &= ~(0xFF); \
  57807. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  57808. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57809. }
  57810. #define SET_GPIO_35_doen_i2c1_pad_sck_oe { \
  57811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57812. _ezchip_macro_read_value_ &= ~(0xFF); \
  57813. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  57814. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57815. }
  57816. #define SET_GPIO_35_doen_i2c1_pad_sda_oe { \
  57817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57818. _ezchip_macro_read_value_ &= ~(0xFF); \
  57819. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  57820. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57821. }
  57822. #define SET_GPIO_35_doen_i2c2_pad_sck_oe { \
  57823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57824. _ezchip_macro_read_value_ &= ~(0xFF); \
  57825. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  57826. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57827. }
  57828. #define SET_GPIO_35_doen_i2c2_pad_sda_oe { \
  57829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57830. _ezchip_macro_read_value_ &= ~(0xFF); \
  57831. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  57832. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57833. }
  57834. #define SET_GPIO_35_doen_i2c3_pad_sck_oe { \
  57835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57836. _ezchip_macro_read_value_ &= ~(0xFF); \
  57837. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  57838. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57839. }
  57840. #define SET_GPIO_35_doen_i2c3_pad_sda_oe { \
  57841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57842. _ezchip_macro_read_value_ &= ~(0xFF); \
  57843. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  57844. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57845. }
  57846. #define SET_GPIO_35_doen_i2srx_bclk_out { \
  57847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57848. _ezchip_macro_read_value_ &= ~(0xFF); \
  57849. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  57850. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57851. }
  57852. #define SET_GPIO_35_doen_i2srx_bclk_out_oen { \
  57853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57854. _ezchip_macro_read_value_ &= ~(0xFF); \
  57855. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  57856. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57857. }
  57858. #define SET_GPIO_35_doen_i2srx_lrck_out { \
  57859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57860. _ezchip_macro_read_value_ &= ~(0xFF); \
  57861. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  57862. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57863. }
  57864. #define SET_GPIO_35_doen_i2srx_lrck_out_oen { \
  57865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57866. _ezchip_macro_read_value_ &= ~(0xFF); \
  57867. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  57868. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57869. }
  57870. #define SET_GPIO_35_doen_i2srx_mclk_out { \
  57871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57872. _ezchip_macro_read_value_ &= ~(0xFF); \
  57873. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  57874. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57875. }
  57876. #define SET_GPIO_35_doen_i2stx_bclk_out { \
  57877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57878. _ezchip_macro_read_value_ &= ~(0xFF); \
  57879. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  57880. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57881. }
  57882. #define SET_GPIO_35_doen_i2stx_bclk_out_oen { \
  57883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57884. _ezchip_macro_read_value_ &= ~(0xFF); \
  57885. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  57886. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57887. }
  57888. #define SET_GPIO_35_doen_i2stx_lrck_out { \
  57889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57890. _ezchip_macro_read_value_ &= ~(0xFF); \
  57891. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  57892. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57893. }
  57894. #define SET_GPIO_35_doen_i2stx_lrckout_oen { \
  57895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57896. _ezchip_macro_read_value_ &= ~(0xFF); \
  57897. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  57898. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57899. }
  57900. #define SET_GPIO_35_doen_i2stx_mclk_out { \
  57901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57902. _ezchip_macro_read_value_ &= ~(0xFF); \
  57903. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  57904. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57905. }
  57906. #define SET_GPIO_35_doen_i2stx_sdout0 { \
  57907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57908. _ezchip_macro_read_value_ &= ~(0xFF); \
  57909. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  57910. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57911. }
  57912. #define SET_GPIO_35_doen_i2stx_sdout1 { \
  57913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57914. _ezchip_macro_read_value_ &= ~(0xFF); \
  57915. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  57916. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57917. }
  57918. #define SET_GPIO_35_doen_lcd_pad_csm_n { \
  57919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57920. _ezchip_macro_read_value_ &= ~(0xFF); \
  57921. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  57922. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57923. }
  57924. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit0 { \
  57925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57926. _ezchip_macro_read_value_ &= ~(0xFF); \
  57927. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  57928. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57929. }
  57930. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit1 { \
  57931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57932. _ezchip_macro_read_value_ &= ~(0xFF); \
  57933. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  57934. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57935. }
  57936. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit2 { \
  57937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57938. _ezchip_macro_read_value_ &= ~(0xFF); \
  57939. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  57940. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57941. }
  57942. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit3 { \
  57943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57944. _ezchip_macro_read_value_ &= ~(0xFF); \
  57945. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  57946. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57947. }
  57948. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit4 { \
  57949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57950. _ezchip_macro_read_value_ &= ~(0xFF); \
  57951. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  57952. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57953. }
  57954. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit5 { \
  57955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57956. _ezchip_macro_read_value_ &= ~(0xFF); \
  57957. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  57958. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57959. }
  57960. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit6 { \
  57961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57962. _ezchip_macro_read_value_ &= ~(0xFF); \
  57963. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  57964. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57965. }
  57966. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit7 { \
  57967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57968. _ezchip_macro_read_value_ &= ~(0xFF); \
  57969. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  57970. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57971. }
  57972. #define SET_GPIO_35_doen_pwm_pad_out_bit0 { \
  57973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57974. _ezchip_macro_read_value_ &= ~(0xFF); \
  57975. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  57976. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57977. }
  57978. #define SET_GPIO_35_doen_pwm_pad_out_bit1 { \
  57979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57980. _ezchip_macro_read_value_ &= ~(0xFF); \
  57981. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  57982. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57983. }
  57984. #define SET_GPIO_35_doen_pwm_pad_out_bit2 { \
  57985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57986. _ezchip_macro_read_value_ &= ~(0xFF); \
  57987. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  57988. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57989. }
  57990. #define SET_GPIO_35_doen_pwm_pad_out_bit3 { \
  57991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57992. _ezchip_macro_read_value_ &= ~(0xFF); \
  57993. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  57994. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57995. }
  57996. #define SET_GPIO_35_doen_pwm_pad_out_bit4 { \
  57997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57998. _ezchip_macro_read_value_ &= ~(0xFF); \
  57999. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  58000. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58001. }
  58002. #define SET_GPIO_35_doen_pwm_pad_out_bit5 { \
  58003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58004. _ezchip_macro_read_value_ &= ~(0xFF); \
  58005. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  58006. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58007. }
  58008. #define SET_GPIO_35_doen_pwm_pad_out_bit6 { \
  58009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58010. _ezchip_macro_read_value_ &= ~(0xFF); \
  58011. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  58012. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58013. }
  58014. #define SET_GPIO_35_doen_pwm_pad_out_bit7 { \
  58015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58016. _ezchip_macro_read_value_ &= ~(0xFF); \
  58017. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  58018. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58019. }
  58020. #define SET_GPIO_35_doen_pwmdac_left_out { \
  58021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58022. _ezchip_macro_read_value_ &= ~(0xFF); \
  58023. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  58024. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58025. }
  58026. #define SET_GPIO_35_doen_pwmdac_right_out { \
  58027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58028. _ezchip_macro_read_value_ &= ~(0xFF); \
  58029. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  58030. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58031. }
  58032. #define SET_GPIO_35_doen_qspi_csn1_out { \
  58033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58034. _ezchip_macro_read_value_ &= ~(0xFF); \
  58035. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  58036. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58037. }
  58038. #define SET_GPIO_35_doen_qspi_csn2_out { \
  58039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58040. _ezchip_macro_read_value_ &= ~(0xFF); \
  58041. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  58042. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58043. }
  58044. #define SET_GPIO_35_doen_qspi_csn3_out { \
  58045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58046. _ezchip_macro_read_value_ &= ~(0xFF); \
  58047. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  58048. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58049. }
  58050. #define SET_GPIO_35_doen_register23_SCFG_cmsensor_rst0 { \
  58051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58052. _ezchip_macro_read_value_ &= ~(0xFF); \
  58053. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  58054. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58055. }
  58056. #define SET_GPIO_35_doen_register23_SCFG_cmsensor_rst1 { \
  58057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58058. _ezchip_macro_read_value_ &= ~(0xFF); \
  58059. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  58060. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58061. }
  58062. #define SET_GPIO_35_doen_register32_SCFG_gmac_phy_rstn { \
  58063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58064. _ezchip_macro_read_value_ &= ~(0xFF); \
  58065. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  58066. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58067. }
  58068. #define SET_GPIO_35_doen_sdio0_pad_card_power_en { \
  58069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58070. _ezchip_macro_read_value_ &= ~(0xFF); \
  58071. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  58072. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58073. }
  58074. #define SET_GPIO_35_doen_sdio0_pad_cclk_out { \
  58075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58076. _ezchip_macro_read_value_ &= ~(0xFF); \
  58077. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  58078. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58079. }
  58080. #define SET_GPIO_35_doen_sdio0_pad_ccmd_oe { \
  58081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58082. _ezchip_macro_read_value_ &= ~(0xFF); \
  58083. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  58084. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58085. }
  58086. #define SET_GPIO_35_doen_sdio0_pad_ccmd_out { \
  58087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58088. _ezchip_macro_read_value_ &= ~(0xFF); \
  58089. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  58090. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58091. }
  58092. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit0 { \
  58093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58094. _ezchip_macro_read_value_ &= ~(0xFF); \
  58095. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  58096. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58097. }
  58098. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit1 { \
  58099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58100. _ezchip_macro_read_value_ &= ~(0xFF); \
  58101. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  58102. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58103. }
  58104. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit2 { \
  58105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58106. _ezchip_macro_read_value_ &= ~(0xFF); \
  58107. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  58108. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58109. }
  58110. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit3 { \
  58111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58112. _ezchip_macro_read_value_ &= ~(0xFF); \
  58113. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  58114. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58115. }
  58116. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit4 { \
  58117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58118. _ezchip_macro_read_value_ &= ~(0xFF); \
  58119. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  58120. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58121. }
  58122. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit5 { \
  58123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58124. _ezchip_macro_read_value_ &= ~(0xFF); \
  58125. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  58126. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58127. }
  58128. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit6 { \
  58129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58130. _ezchip_macro_read_value_ &= ~(0xFF); \
  58131. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  58132. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58133. }
  58134. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit7 { \
  58135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58136. _ezchip_macro_read_value_ &= ~(0xFF); \
  58137. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  58138. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58139. }
  58140. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit0 { \
  58141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58142. _ezchip_macro_read_value_ &= ~(0xFF); \
  58143. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  58144. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58145. }
  58146. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit1 { \
  58147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58148. _ezchip_macro_read_value_ &= ~(0xFF); \
  58149. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  58150. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58151. }
  58152. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit2 { \
  58153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58154. _ezchip_macro_read_value_ &= ~(0xFF); \
  58155. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  58156. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58157. }
  58158. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit3 { \
  58159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58160. _ezchip_macro_read_value_ &= ~(0xFF); \
  58161. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  58162. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58163. }
  58164. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit4 { \
  58165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58166. _ezchip_macro_read_value_ &= ~(0xFF); \
  58167. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  58168. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58169. }
  58170. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit5 { \
  58171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58172. _ezchip_macro_read_value_ &= ~(0xFF); \
  58173. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  58174. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58175. }
  58176. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit6 { \
  58177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58178. _ezchip_macro_read_value_ &= ~(0xFF); \
  58179. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  58180. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58181. }
  58182. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit7 { \
  58183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58184. _ezchip_macro_read_value_ &= ~(0xFF); \
  58185. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  58186. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58187. }
  58188. #define SET_GPIO_35_doen_sdio0_pad_rst_n { \
  58189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58190. _ezchip_macro_read_value_ &= ~(0xFF); \
  58191. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  58192. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58193. }
  58194. #define SET_GPIO_35_doen_sdio1_pad_card_power_en { \
  58195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58196. _ezchip_macro_read_value_ &= ~(0xFF); \
  58197. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  58198. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58199. }
  58200. #define SET_GPIO_35_doen_sdio1_pad_cclk_out { \
  58201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58202. _ezchip_macro_read_value_ &= ~(0xFF); \
  58203. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  58204. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58205. }
  58206. #define SET_GPIO_35_doen_sdio1_pad_ccmd_oe { \
  58207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58208. _ezchip_macro_read_value_ &= ~(0xFF); \
  58209. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  58210. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58211. }
  58212. #define SET_GPIO_35_doen_sdio1_pad_ccmd_out { \
  58213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58214. _ezchip_macro_read_value_ &= ~(0xFF); \
  58215. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  58216. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58217. }
  58218. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit0 { \
  58219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58220. _ezchip_macro_read_value_ &= ~(0xFF); \
  58221. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  58222. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58223. }
  58224. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit1 { \
  58225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58226. _ezchip_macro_read_value_ &= ~(0xFF); \
  58227. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  58228. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58229. }
  58230. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit2 { \
  58231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58232. _ezchip_macro_read_value_ &= ~(0xFF); \
  58233. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  58234. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58235. }
  58236. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit3 { \
  58237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58238. _ezchip_macro_read_value_ &= ~(0xFF); \
  58239. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  58240. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58241. }
  58242. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit4 { \
  58243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58244. _ezchip_macro_read_value_ &= ~(0xFF); \
  58245. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  58246. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58247. }
  58248. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit5 { \
  58249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58250. _ezchip_macro_read_value_ &= ~(0xFF); \
  58251. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  58252. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58253. }
  58254. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit6 { \
  58255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58256. _ezchip_macro_read_value_ &= ~(0xFF); \
  58257. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  58258. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58259. }
  58260. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit7 { \
  58261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58262. _ezchip_macro_read_value_ &= ~(0xFF); \
  58263. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  58264. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58265. }
  58266. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit0 { \
  58267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58268. _ezchip_macro_read_value_ &= ~(0xFF); \
  58269. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  58270. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58271. }
  58272. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit1 { \
  58273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58274. _ezchip_macro_read_value_ &= ~(0xFF); \
  58275. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  58276. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58277. }
  58278. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit2 { \
  58279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58280. _ezchip_macro_read_value_ &= ~(0xFF); \
  58281. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  58282. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58283. }
  58284. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit3 { \
  58285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58286. _ezchip_macro_read_value_ &= ~(0xFF); \
  58287. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  58288. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58289. }
  58290. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit4 { \
  58291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58292. _ezchip_macro_read_value_ &= ~(0xFF); \
  58293. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  58294. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58295. }
  58296. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit5 { \
  58297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58298. _ezchip_macro_read_value_ &= ~(0xFF); \
  58299. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  58300. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58301. }
  58302. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit6 { \
  58303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58304. _ezchip_macro_read_value_ &= ~(0xFF); \
  58305. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  58306. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58307. }
  58308. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit7 { \
  58309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58310. _ezchip_macro_read_value_ &= ~(0xFF); \
  58311. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  58312. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58313. }
  58314. #define SET_GPIO_35_doen_sdio1_pad_rst_n { \
  58315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58316. _ezchip_macro_read_value_ &= ~(0xFF); \
  58317. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  58318. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58319. }
  58320. #define SET_GPIO_35_doen_spdif_tx_sdout { \
  58321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58322. _ezchip_macro_read_value_ &= ~(0xFF); \
  58323. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  58324. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58325. }
  58326. #define SET_GPIO_35_doen_spdif_tx_sdout_oen { \
  58327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58328. _ezchip_macro_read_value_ &= ~(0xFF); \
  58329. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  58330. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58331. }
  58332. #define SET_GPIO_35_doen_spi0_pad_oe_n { \
  58333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58334. _ezchip_macro_read_value_ &= ~(0xFF); \
  58335. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  58336. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58337. }
  58338. #define SET_GPIO_35_doen_spi0_pad_sck_out { \
  58339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58340. _ezchip_macro_read_value_ &= ~(0xFF); \
  58341. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  58342. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58343. }
  58344. #define SET_GPIO_35_doen_spi0_pad_ss_0_n { \
  58345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58346. _ezchip_macro_read_value_ &= ~(0xFF); \
  58347. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  58348. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58349. }
  58350. #define SET_GPIO_35_doen_spi0_pad_ss_1_n { \
  58351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58352. _ezchip_macro_read_value_ &= ~(0xFF); \
  58353. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  58354. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58355. }
  58356. #define SET_GPIO_35_doen_spi0_pad_txd { \
  58357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58358. _ezchip_macro_read_value_ &= ~(0xFF); \
  58359. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  58360. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58361. }
  58362. #define SET_GPIO_35_doen_spi1_pad_oe_n { \
  58363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58364. _ezchip_macro_read_value_ &= ~(0xFF); \
  58365. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  58366. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58367. }
  58368. #define SET_GPIO_35_doen_spi1_pad_sck_out { \
  58369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58370. _ezchip_macro_read_value_ &= ~(0xFF); \
  58371. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  58372. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58373. }
  58374. #define SET_GPIO_35_doen_spi1_pad_ss_0_n { \
  58375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58376. _ezchip_macro_read_value_ &= ~(0xFF); \
  58377. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  58378. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58379. }
  58380. #define SET_GPIO_35_doen_spi1_pad_ss_1_n { \
  58381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58382. _ezchip_macro_read_value_ &= ~(0xFF); \
  58383. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  58384. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58385. }
  58386. #define SET_GPIO_35_doen_spi1_pad_txd { \
  58387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58388. _ezchip_macro_read_value_ &= ~(0xFF); \
  58389. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  58390. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58391. }
  58392. #define SET_GPIO_35_doen_spi2_pad_oe_n { \
  58393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58394. _ezchip_macro_read_value_ &= ~(0xFF); \
  58395. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  58396. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58397. }
  58398. #define SET_GPIO_35_doen_spi2_pad_sck_out { \
  58399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58400. _ezchip_macro_read_value_ &= ~(0xFF); \
  58401. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  58402. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58403. }
  58404. #define SET_GPIO_35_doen_spi2_pad_ss_0_n { \
  58405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58406. _ezchip_macro_read_value_ &= ~(0xFF); \
  58407. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  58408. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58409. }
  58410. #define SET_GPIO_35_doen_spi2_pad_ss_1_n { \
  58411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58412. _ezchip_macro_read_value_ &= ~(0xFF); \
  58413. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  58414. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58415. }
  58416. #define SET_GPIO_35_doen_spi2_pad_txd { \
  58417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58418. _ezchip_macro_read_value_ &= ~(0xFF); \
  58419. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  58420. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58421. }
  58422. #define SET_GPIO_35_doen_spi2ahb_pad_oe_n_bit0 { \
  58423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58424. _ezchip_macro_read_value_ &= ~(0xFF); \
  58425. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  58426. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58427. }
  58428. #define SET_GPIO_35_doen_spi2ahb_pad_oe_n_bit1 { \
  58429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58430. _ezchip_macro_read_value_ &= ~(0xFF); \
  58431. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  58432. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58433. }
  58434. #define SET_GPIO_35_doen_spi2ahb_pad_oe_n_bit2 { \
  58435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58436. _ezchip_macro_read_value_ &= ~(0xFF); \
  58437. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  58438. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58439. }
  58440. #define SET_GPIO_35_doen_spi2ahb_pad_oe_n_bit3 { \
  58441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58442. _ezchip_macro_read_value_ &= ~(0xFF); \
  58443. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  58444. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58445. }
  58446. #define SET_GPIO_35_doen_spi2ahb_pad_txd_bit0 { \
  58447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58448. _ezchip_macro_read_value_ &= ~(0xFF); \
  58449. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  58450. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58451. }
  58452. #define SET_GPIO_35_doen_spi2ahb_pad_txd_bit1 { \
  58453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58454. _ezchip_macro_read_value_ &= ~(0xFF); \
  58455. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  58456. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58457. }
  58458. #define SET_GPIO_35_doen_spi2ahb_pad_txd_bit2 { \
  58459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58460. _ezchip_macro_read_value_ &= ~(0xFF); \
  58461. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  58462. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58463. }
  58464. #define SET_GPIO_35_doen_spi2ahb_pad_txd_bit3 { \
  58465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58466. _ezchip_macro_read_value_ &= ~(0xFF); \
  58467. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  58468. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58469. }
  58470. #define SET_GPIO_35_doen_spi3_pad_oe_n { \
  58471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58472. _ezchip_macro_read_value_ &= ~(0xFF); \
  58473. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  58474. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58475. }
  58476. #define SET_GPIO_35_doen_spi3_pad_sck_out { \
  58477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58478. _ezchip_macro_read_value_ &= ~(0xFF); \
  58479. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  58480. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58481. }
  58482. #define SET_GPIO_35_doen_spi3_pad_ss_0_n { \
  58483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58484. _ezchip_macro_read_value_ &= ~(0xFF); \
  58485. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  58486. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58487. }
  58488. #define SET_GPIO_35_doen_spi3_pad_ss_1_n { \
  58489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58490. _ezchip_macro_read_value_ &= ~(0xFF); \
  58491. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  58492. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58493. }
  58494. #define SET_GPIO_35_doen_spi3_pad_txd { \
  58495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58496. _ezchip_macro_read_value_ &= ~(0xFF); \
  58497. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  58498. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58499. }
  58500. #define SET_GPIO_35_doen_uart0_pad_dtrn { \
  58501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58502. _ezchip_macro_read_value_ &= ~(0xFF); \
  58503. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  58504. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58505. }
  58506. #define SET_GPIO_35_doen_uart0_pad_rtsn { \
  58507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58508. _ezchip_macro_read_value_ &= ~(0xFF); \
  58509. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  58510. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58511. }
  58512. #define SET_GPIO_35_doen_uart0_pad_sout { \
  58513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58514. _ezchip_macro_read_value_ &= ~(0xFF); \
  58515. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  58516. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58517. }
  58518. #define SET_GPIO_35_doen_uart1_pad_sout { \
  58519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58520. _ezchip_macro_read_value_ &= ~(0xFF); \
  58521. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  58522. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58523. }
  58524. #define SET_GPIO_35_doen_uart2_pad_dtr_n { \
  58525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58526. _ezchip_macro_read_value_ &= ~(0xFF); \
  58527. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  58528. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58529. }
  58530. #define SET_GPIO_35_doen_uart2_pad_rts_n { \
  58531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58532. _ezchip_macro_read_value_ &= ~(0xFF); \
  58533. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  58534. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58535. }
  58536. #define SET_GPIO_35_doen_uart2_pad_sout { \
  58537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58538. _ezchip_macro_read_value_ &= ~(0xFF); \
  58539. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  58540. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58541. }
  58542. #define SET_GPIO_35_doen_uart3_pad_sout { \
  58543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58544. _ezchip_macro_read_value_ &= ~(0xFF); \
  58545. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  58546. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58547. }
  58548. #define SET_GPIO_35_doen_usb_drv_bus { \
  58549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58550. _ezchip_macro_read_value_ &= ~(0xFF); \
  58551. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  58552. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58553. }
  58554. #define SET_GPIO_36_dout_reverse_(en) { \
  58555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58556. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  58557. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  58558. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58559. }
  58560. #define SET_GPIO_36_dout_LOW { \
  58561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58562. _ezchip_macro_read_value_ &= ~(0xFF); \
  58563. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  58564. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58565. }
  58566. #define SET_GPIO_36_dout_HIGH { \
  58567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58568. _ezchip_macro_read_value_ &= ~(0xFF); \
  58569. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  58570. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58571. }
  58572. #define SET_GPIO_36_dout_clk_gmac_tophyref { \
  58573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58574. _ezchip_macro_read_value_ &= ~(0xFF); \
  58575. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  58576. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58577. }
  58578. #define SET_GPIO_36_dout_cpu_jtag_tdo { \
  58579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58580. _ezchip_macro_read_value_ &= ~(0xFF); \
  58581. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  58582. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58583. }
  58584. #define SET_GPIO_36_dout_cpu_jtag_tdo_oen { \
  58585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58586. _ezchip_macro_read_value_ &= ~(0xFF); \
  58587. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  58588. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58589. }
  58590. #define SET_GPIO_36_dout_dmic_clk_out { \
  58591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58592. _ezchip_macro_read_value_ &= ~(0xFF); \
  58593. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  58594. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58595. }
  58596. #define SET_GPIO_36_dout_dsp_JTDOEn_pad { \
  58597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58598. _ezchip_macro_read_value_ &= ~(0xFF); \
  58599. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  58600. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58601. }
  58602. #define SET_GPIO_36_dout_dsp_JTDO_pad { \
  58603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58604. _ezchip_macro_read_value_ &= ~(0xFF); \
  58605. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  58606. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58607. }
  58608. #define SET_GPIO_36_dout_i2c0_pad_sck_oe { \
  58609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58610. _ezchip_macro_read_value_ &= ~(0xFF); \
  58611. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  58612. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58613. }
  58614. #define SET_GPIO_36_dout_i2c0_pad_sda_oe { \
  58615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58616. _ezchip_macro_read_value_ &= ~(0xFF); \
  58617. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  58618. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58619. }
  58620. #define SET_GPIO_36_dout_i2c1_pad_sck_oe { \
  58621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58622. _ezchip_macro_read_value_ &= ~(0xFF); \
  58623. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  58624. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58625. }
  58626. #define SET_GPIO_36_dout_i2c1_pad_sda_oe { \
  58627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58628. _ezchip_macro_read_value_ &= ~(0xFF); \
  58629. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  58630. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58631. }
  58632. #define SET_GPIO_36_dout_i2c2_pad_sck_oe { \
  58633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58634. _ezchip_macro_read_value_ &= ~(0xFF); \
  58635. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  58636. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58637. }
  58638. #define SET_GPIO_36_dout_i2c2_pad_sda_oe { \
  58639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58640. _ezchip_macro_read_value_ &= ~(0xFF); \
  58641. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  58642. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58643. }
  58644. #define SET_GPIO_36_dout_i2c3_pad_sck_oe { \
  58645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58646. _ezchip_macro_read_value_ &= ~(0xFF); \
  58647. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  58648. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58649. }
  58650. #define SET_GPIO_36_dout_i2c3_pad_sda_oe { \
  58651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58652. _ezchip_macro_read_value_ &= ~(0xFF); \
  58653. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  58654. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58655. }
  58656. #define SET_GPIO_36_dout_i2srx_bclk_out { \
  58657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58658. _ezchip_macro_read_value_ &= ~(0xFF); \
  58659. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  58660. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58661. }
  58662. #define SET_GPIO_36_dout_i2srx_bclk_out_oen { \
  58663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58664. _ezchip_macro_read_value_ &= ~(0xFF); \
  58665. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  58666. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58667. }
  58668. #define SET_GPIO_36_dout_i2srx_lrck_out { \
  58669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58670. _ezchip_macro_read_value_ &= ~(0xFF); \
  58671. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  58672. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58673. }
  58674. #define SET_GPIO_36_dout_i2srx_lrck_out_oen { \
  58675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58676. _ezchip_macro_read_value_ &= ~(0xFF); \
  58677. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  58678. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58679. }
  58680. #define SET_GPIO_36_dout_i2srx_mclk_out { \
  58681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58682. _ezchip_macro_read_value_ &= ~(0xFF); \
  58683. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  58684. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58685. }
  58686. #define SET_GPIO_36_dout_i2stx_bclk_out { \
  58687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58688. _ezchip_macro_read_value_ &= ~(0xFF); \
  58689. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  58690. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58691. }
  58692. #define SET_GPIO_36_dout_i2stx_bclk_out_oen { \
  58693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58694. _ezchip_macro_read_value_ &= ~(0xFF); \
  58695. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  58696. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58697. }
  58698. #define SET_GPIO_36_dout_i2stx_lrck_out { \
  58699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58700. _ezchip_macro_read_value_ &= ~(0xFF); \
  58701. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  58702. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58703. }
  58704. #define SET_GPIO_36_dout_i2stx_lrckout_oen { \
  58705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58706. _ezchip_macro_read_value_ &= ~(0xFF); \
  58707. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  58708. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58709. }
  58710. #define SET_GPIO_36_dout_i2stx_mclk_out { \
  58711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58712. _ezchip_macro_read_value_ &= ~(0xFF); \
  58713. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  58714. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58715. }
  58716. #define SET_GPIO_36_dout_i2stx_sdout0 { \
  58717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58718. _ezchip_macro_read_value_ &= ~(0xFF); \
  58719. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  58720. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58721. }
  58722. #define SET_GPIO_36_dout_i2stx_sdout1 { \
  58723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58724. _ezchip_macro_read_value_ &= ~(0xFF); \
  58725. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  58726. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58727. }
  58728. #define SET_GPIO_36_dout_lcd_pad_csm_n { \
  58729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58730. _ezchip_macro_read_value_ &= ~(0xFF); \
  58731. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  58732. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58733. }
  58734. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit0 { \
  58735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58736. _ezchip_macro_read_value_ &= ~(0xFF); \
  58737. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  58738. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58739. }
  58740. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit1 { \
  58741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58742. _ezchip_macro_read_value_ &= ~(0xFF); \
  58743. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  58744. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58745. }
  58746. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit2 { \
  58747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58748. _ezchip_macro_read_value_ &= ~(0xFF); \
  58749. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  58750. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58751. }
  58752. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit3 { \
  58753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58754. _ezchip_macro_read_value_ &= ~(0xFF); \
  58755. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  58756. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58757. }
  58758. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit4 { \
  58759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58760. _ezchip_macro_read_value_ &= ~(0xFF); \
  58761. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  58762. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58763. }
  58764. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit5 { \
  58765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58766. _ezchip_macro_read_value_ &= ~(0xFF); \
  58767. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  58768. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58769. }
  58770. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit6 { \
  58771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58772. _ezchip_macro_read_value_ &= ~(0xFF); \
  58773. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  58774. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58775. }
  58776. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit7 { \
  58777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58778. _ezchip_macro_read_value_ &= ~(0xFF); \
  58779. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  58780. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58781. }
  58782. #define SET_GPIO_36_dout_pwm_pad_out_bit0 { \
  58783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58784. _ezchip_macro_read_value_ &= ~(0xFF); \
  58785. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  58786. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58787. }
  58788. #define SET_GPIO_36_dout_pwm_pad_out_bit1 { \
  58789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58790. _ezchip_macro_read_value_ &= ~(0xFF); \
  58791. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  58792. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58793. }
  58794. #define SET_GPIO_36_dout_pwm_pad_out_bit2 { \
  58795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58796. _ezchip_macro_read_value_ &= ~(0xFF); \
  58797. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  58798. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58799. }
  58800. #define SET_GPIO_36_dout_pwm_pad_out_bit3 { \
  58801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58802. _ezchip_macro_read_value_ &= ~(0xFF); \
  58803. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  58804. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58805. }
  58806. #define SET_GPIO_36_dout_pwm_pad_out_bit4 { \
  58807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58808. _ezchip_macro_read_value_ &= ~(0xFF); \
  58809. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  58810. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58811. }
  58812. #define SET_GPIO_36_dout_pwm_pad_out_bit5 { \
  58813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58814. _ezchip_macro_read_value_ &= ~(0xFF); \
  58815. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  58816. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58817. }
  58818. #define SET_GPIO_36_dout_pwm_pad_out_bit6 { \
  58819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58820. _ezchip_macro_read_value_ &= ~(0xFF); \
  58821. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  58822. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58823. }
  58824. #define SET_GPIO_36_dout_pwm_pad_out_bit7 { \
  58825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58826. _ezchip_macro_read_value_ &= ~(0xFF); \
  58827. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  58828. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58829. }
  58830. #define SET_GPIO_36_dout_pwmdac_left_out { \
  58831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58832. _ezchip_macro_read_value_ &= ~(0xFF); \
  58833. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  58834. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58835. }
  58836. #define SET_GPIO_36_dout_pwmdac_right_out { \
  58837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58838. _ezchip_macro_read_value_ &= ~(0xFF); \
  58839. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  58840. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58841. }
  58842. #define SET_GPIO_36_dout_qspi_csn1_out { \
  58843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58844. _ezchip_macro_read_value_ &= ~(0xFF); \
  58845. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  58846. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58847. }
  58848. #define SET_GPIO_36_dout_qspi_csn2_out { \
  58849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58850. _ezchip_macro_read_value_ &= ~(0xFF); \
  58851. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  58852. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58853. }
  58854. #define SET_GPIO_36_dout_qspi_csn3_out { \
  58855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58856. _ezchip_macro_read_value_ &= ~(0xFF); \
  58857. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  58858. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58859. }
  58860. #define SET_GPIO_36_dout_register23_SCFG_cmsensor_rst0 { \
  58861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58862. _ezchip_macro_read_value_ &= ~(0xFF); \
  58863. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  58864. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58865. }
  58866. #define SET_GPIO_36_dout_register23_SCFG_cmsensor_rst1 { \
  58867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58868. _ezchip_macro_read_value_ &= ~(0xFF); \
  58869. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  58870. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58871. }
  58872. #define SET_GPIO_36_dout_register32_SCFG_gmac_phy_rstn { \
  58873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58874. _ezchip_macro_read_value_ &= ~(0xFF); \
  58875. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  58876. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58877. }
  58878. #define SET_GPIO_36_dout_sdio0_pad_card_power_en { \
  58879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58880. _ezchip_macro_read_value_ &= ~(0xFF); \
  58881. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  58882. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58883. }
  58884. #define SET_GPIO_36_dout_sdio0_pad_cclk_out { \
  58885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58886. _ezchip_macro_read_value_ &= ~(0xFF); \
  58887. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  58888. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58889. }
  58890. #define SET_GPIO_36_dout_sdio0_pad_ccmd_oe { \
  58891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58892. _ezchip_macro_read_value_ &= ~(0xFF); \
  58893. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  58894. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58895. }
  58896. #define SET_GPIO_36_dout_sdio0_pad_ccmd_out { \
  58897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58898. _ezchip_macro_read_value_ &= ~(0xFF); \
  58899. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  58900. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58901. }
  58902. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit0 { \
  58903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58904. _ezchip_macro_read_value_ &= ~(0xFF); \
  58905. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  58906. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58907. }
  58908. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit1 { \
  58909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58910. _ezchip_macro_read_value_ &= ~(0xFF); \
  58911. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  58912. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58913. }
  58914. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit2 { \
  58915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58916. _ezchip_macro_read_value_ &= ~(0xFF); \
  58917. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  58918. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58919. }
  58920. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit3 { \
  58921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58922. _ezchip_macro_read_value_ &= ~(0xFF); \
  58923. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  58924. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58925. }
  58926. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit4 { \
  58927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58928. _ezchip_macro_read_value_ &= ~(0xFF); \
  58929. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  58930. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58931. }
  58932. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit5 { \
  58933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58934. _ezchip_macro_read_value_ &= ~(0xFF); \
  58935. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  58936. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58937. }
  58938. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit6 { \
  58939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58940. _ezchip_macro_read_value_ &= ~(0xFF); \
  58941. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  58942. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58943. }
  58944. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit7 { \
  58945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58946. _ezchip_macro_read_value_ &= ~(0xFF); \
  58947. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  58948. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58949. }
  58950. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit0 { \
  58951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58952. _ezchip_macro_read_value_ &= ~(0xFF); \
  58953. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  58954. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58955. }
  58956. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit1 { \
  58957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58958. _ezchip_macro_read_value_ &= ~(0xFF); \
  58959. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  58960. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58961. }
  58962. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit2 { \
  58963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58964. _ezchip_macro_read_value_ &= ~(0xFF); \
  58965. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  58966. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58967. }
  58968. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit3 { \
  58969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58970. _ezchip_macro_read_value_ &= ~(0xFF); \
  58971. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  58972. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58973. }
  58974. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit4 { \
  58975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58976. _ezchip_macro_read_value_ &= ~(0xFF); \
  58977. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  58978. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58979. }
  58980. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit5 { \
  58981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58982. _ezchip_macro_read_value_ &= ~(0xFF); \
  58983. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  58984. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58985. }
  58986. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit6 { \
  58987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58988. _ezchip_macro_read_value_ &= ~(0xFF); \
  58989. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  58990. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58991. }
  58992. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit7 { \
  58993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58994. _ezchip_macro_read_value_ &= ~(0xFF); \
  58995. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  58996. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58997. }
  58998. #define SET_GPIO_36_dout_sdio0_pad_rst_n { \
  58999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59000. _ezchip_macro_read_value_ &= ~(0xFF); \
  59001. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  59002. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59003. }
  59004. #define SET_GPIO_36_dout_sdio1_pad_card_power_en { \
  59005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59006. _ezchip_macro_read_value_ &= ~(0xFF); \
  59007. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  59008. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59009. }
  59010. #define SET_GPIO_36_dout_sdio1_pad_cclk_out { \
  59011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59012. _ezchip_macro_read_value_ &= ~(0xFF); \
  59013. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  59014. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59015. }
  59016. #define SET_GPIO_36_dout_sdio1_pad_ccmd_oe { \
  59017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59018. _ezchip_macro_read_value_ &= ~(0xFF); \
  59019. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  59020. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59021. }
  59022. #define SET_GPIO_36_dout_sdio1_pad_ccmd_out { \
  59023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59024. _ezchip_macro_read_value_ &= ~(0xFF); \
  59025. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  59026. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59027. }
  59028. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit0 { \
  59029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59030. _ezchip_macro_read_value_ &= ~(0xFF); \
  59031. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  59032. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59033. }
  59034. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit1 { \
  59035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59036. _ezchip_macro_read_value_ &= ~(0xFF); \
  59037. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  59038. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59039. }
  59040. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit2 { \
  59041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59042. _ezchip_macro_read_value_ &= ~(0xFF); \
  59043. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  59044. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59045. }
  59046. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit3 { \
  59047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59048. _ezchip_macro_read_value_ &= ~(0xFF); \
  59049. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  59050. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59051. }
  59052. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit4 { \
  59053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59054. _ezchip_macro_read_value_ &= ~(0xFF); \
  59055. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  59056. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59057. }
  59058. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit5 { \
  59059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59060. _ezchip_macro_read_value_ &= ~(0xFF); \
  59061. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  59062. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59063. }
  59064. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit6 { \
  59065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59066. _ezchip_macro_read_value_ &= ~(0xFF); \
  59067. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  59068. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59069. }
  59070. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit7 { \
  59071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59072. _ezchip_macro_read_value_ &= ~(0xFF); \
  59073. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  59074. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59075. }
  59076. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit0 { \
  59077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59078. _ezchip_macro_read_value_ &= ~(0xFF); \
  59079. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  59080. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59081. }
  59082. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit1 { \
  59083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59084. _ezchip_macro_read_value_ &= ~(0xFF); \
  59085. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  59086. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59087. }
  59088. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit2 { \
  59089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59090. _ezchip_macro_read_value_ &= ~(0xFF); \
  59091. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  59092. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59093. }
  59094. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit3 { \
  59095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59096. _ezchip_macro_read_value_ &= ~(0xFF); \
  59097. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  59098. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59099. }
  59100. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit4 { \
  59101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59102. _ezchip_macro_read_value_ &= ~(0xFF); \
  59103. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  59104. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59105. }
  59106. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit5 { \
  59107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59108. _ezchip_macro_read_value_ &= ~(0xFF); \
  59109. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  59110. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59111. }
  59112. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit6 { \
  59113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59114. _ezchip_macro_read_value_ &= ~(0xFF); \
  59115. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  59116. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59117. }
  59118. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit7 { \
  59119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59120. _ezchip_macro_read_value_ &= ~(0xFF); \
  59121. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  59122. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59123. }
  59124. #define SET_GPIO_36_dout_sdio1_pad_rst_n { \
  59125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59126. _ezchip_macro_read_value_ &= ~(0xFF); \
  59127. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  59128. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59129. }
  59130. #define SET_GPIO_36_dout_spdif_tx_sdout { \
  59131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59132. _ezchip_macro_read_value_ &= ~(0xFF); \
  59133. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  59134. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59135. }
  59136. #define SET_GPIO_36_dout_spdif_tx_sdout_oen { \
  59137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59138. _ezchip_macro_read_value_ &= ~(0xFF); \
  59139. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  59140. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59141. }
  59142. #define SET_GPIO_36_dout_spi0_pad_oe_n { \
  59143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59144. _ezchip_macro_read_value_ &= ~(0xFF); \
  59145. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  59146. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59147. }
  59148. #define SET_GPIO_36_dout_spi0_pad_sck_out { \
  59149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59150. _ezchip_macro_read_value_ &= ~(0xFF); \
  59151. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  59152. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59153. }
  59154. #define SET_GPIO_36_dout_spi0_pad_ss_0_n { \
  59155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59156. _ezchip_macro_read_value_ &= ~(0xFF); \
  59157. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  59158. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59159. }
  59160. #define SET_GPIO_36_dout_spi0_pad_ss_1_n { \
  59161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59162. _ezchip_macro_read_value_ &= ~(0xFF); \
  59163. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  59164. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59165. }
  59166. #define SET_GPIO_36_dout_spi0_pad_txd { \
  59167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59168. _ezchip_macro_read_value_ &= ~(0xFF); \
  59169. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  59170. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59171. }
  59172. #define SET_GPIO_36_dout_spi1_pad_oe_n { \
  59173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59174. _ezchip_macro_read_value_ &= ~(0xFF); \
  59175. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  59176. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59177. }
  59178. #define SET_GPIO_36_dout_spi1_pad_sck_out { \
  59179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59180. _ezchip_macro_read_value_ &= ~(0xFF); \
  59181. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  59182. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59183. }
  59184. #define SET_GPIO_36_dout_spi1_pad_ss_0_n { \
  59185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59186. _ezchip_macro_read_value_ &= ~(0xFF); \
  59187. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  59188. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59189. }
  59190. #define SET_GPIO_36_dout_spi1_pad_ss_1_n { \
  59191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59192. _ezchip_macro_read_value_ &= ~(0xFF); \
  59193. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  59194. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59195. }
  59196. #define SET_GPIO_36_dout_spi1_pad_txd { \
  59197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59198. _ezchip_macro_read_value_ &= ~(0xFF); \
  59199. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  59200. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59201. }
  59202. #define SET_GPIO_36_dout_spi2_pad_oe_n { \
  59203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59204. _ezchip_macro_read_value_ &= ~(0xFF); \
  59205. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  59206. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59207. }
  59208. #define SET_GPIO_36_dout_spi2_pad_sck_out { \
  59209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59210. _ezchip_macro_read_value_ &= ~(0xFF); \
  59211. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  59212. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59213. }
  59214. #define SET_GPIO_36_dout_spi2_pad_ss_0_n { \
  59215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59216. _ezchip_macro_read_value_ &= ~(0xFF); \
  59217. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  59218. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59219. }
  59220. #define SET_GPIO_36_dout_spi2_pad_ss_1_n { \
  59221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59222. _ezchip_macro_read_value_ &= ~(0xFF); \
  59223. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  59224. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59225. }
  59226. #define SET_GPIO_36_dout_spi2_pad_txd { \
  59227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59228. _ezchip_macro_read_value_ &= ~(0xFF); \
  59229. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  59230. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59231. }
  59232. #define SET_GPIO_36_dout_spi2ahb_pad_oe_n_bit0 { \
  59233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59234. _ezchip_macro_read_value_ &= ~(0xFF); \
  59235. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  59236. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59237. }
  59238. #define SET_GPIO_36_dout_spi2ahb_pad_oe_n_bit1 { \
  59239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59240. _ezchip_macro_read_value_ &= ~(0xFF); \
  59241. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  59242. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59243. }
  59244. #define SET_GPIO_36_dout_spi2ahb_pad_oe_n_bit2 { \
  59245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59246. _ezchip_macro_read_value_ &= ~(0xFF); \
  59247. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  59248. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59249. }
  59250. #define SET_GPIO_36_dout_spi2ahb_pad_oe_n_bit3 { \
  59251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59252. _ezchip_macro_read_value_ &= ~(0xFF); \
  59253. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  59254. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59255. }
  59256. #define SET_GPIO_36_dout_spi2ahb_pad_txd_bit0 { \
  59257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59258. _ezchip_macro_read_value_ &= ~(0xFF); \
  59259. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  59260. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59261. }
  59262. #define SET_GPIO_36_dout_spi2ahb_pad_txd_bit1 { \
  59263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59264. _ezchip_macro_read_value_ &= ~(0xFF); \
  59265. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  59266. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59267. }
  59268. #define SET_GPIO_36_dout_spi2ahb_pad_txd_bit2 { \
  59269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59270. _ezchip_macro_read_value_ &= ~(0xFF); \
  59271. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  59272. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59273. }
  59274. #define SET_GPIO_36_dout_spi2ahb_pad_txd_bit3 { \
  59275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59276. _ezchip_macro_read_value_ &= ~(0xFF); \
  59277. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  59278. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59279. }
  59280. #define SET_GPIO_36_dout_spi3_pad_oe_n { \
  59281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59282. _ezchip_macro_read_value_ &= ~(0xFF); \
  59283. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  59284. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59285. }
  59286. #define SET_GPIO_36_dout_spi3_pad_sck_out { \
  59287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59288. _ezchip_macro_read_value_ &= ~(0xFF); \
  59289. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  59290. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59291. }
  59292. #define SET_GPIO_36_dout_spi3_pad_ss_0_n { \
  59293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59294. _ezchip_macro_read_value_ &= ~(0xFF); \
  59295. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  59296. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59297. }
  59298. #define SET_GPIO_36_dout_spi3_pad_ss_1_n { \
  59299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59300. _ezchip_macro_read_value_ &= ~(0xFF); \
  59301. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  59302. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59303. }
  59304. #define SET_GPIO_36_dout_spi3_pad_txd { \
  59305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59306. _ezchip_macro_read_value_ &= ~(0xFF); \
  59307. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  59308. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59309. }
  59310. #define SET_GPIO_36_dout_uart0_pad_dtrn { \
  59311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59312. _ezchip_macro_read_value_ &= ~(0xFF); \
  59313. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  59314. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59315. }
  59316. #define SET_GPIO_36_dout_uart0_pad_rtsn { \
  59317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59318. _ezchip_macro_read_value_ &= ~(0xFF); \
  59319. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  59320. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59321. }
  59322. #define SET_GPIO_36_dout_uart0_pad_sout { \
  59323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59324. _ezchip_macro_read_value_ &= ~(0xFF); \
  59325. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  59326. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59327. }
  59328. #define SET_GPIO_36_dout_uart1_pad_sout { \
  59329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59330. _ezchip_macro_read_value_ &= ~(0xFF); \
  59331. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  59332. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59333. }
  59334. #define SET_GPIO_36_dout_uart2_pad_dtr_n { \
  59335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59336. _ezchip_macro_read_value_ &= ~(0xFF); \
  59337. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  59338. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59339. }
  59340. #define SET_GPIO_36_dout_uart2_pad_rts_n { \
  59341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59342. _ezchip_macro_read_value_ &= ~(0xFF); \
  59343. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  59344. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59345. }
  59346. #define SET_GPIO_36_dout_uart2_pad_sout { \
  59347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59348. _ezchip_macro_read_value_ &= ~(0xFF); \
  59349. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  59350. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59351. }
  59352. #define SET_GPIO_36_dout_uart3_pad_sout { \
  59353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59354. _ezchip_macro_read_value_ &= ~(0xFF); \
  59355. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  59356. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59357. }
  59358. #define SET_GPIO_36_dout_usb_drv_bus { \
  59359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59360. _ezchip_macro_read_value_ &= ~(0xFF); \
  59361. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  59362. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59363. }
  59364. #define SET_GPIO_36_doen_reverse_(en) { \
  59365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59366. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  59367. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  59368. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59369. }
  59370. #define SET_GPIO_36_doen_LOW { \
  59371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59372. _ezchip_macro_read_value_ &= ~(0xFF); \
  59373. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  59374. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59375. }
  59376. #define SET_GPIO_36_doen_HIGH { \
  59377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59378. _ezchip_macro_read_value_ &= ~(0xFF); \
  59379. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  59380. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59381. }
  59382. #define SET_GPIO_36_doen_clk_gmac_tophyref { \
  59383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59384. _ezchip_macro_read_value_ &= ~(0xFF); \
  59385. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  59386. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59387. }
  59388. #define SET_GPIO_36_doen_cpu_jtag_tdo { \
  59389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59390. _ezchip_macro_read_value_ &= ~(0xFF); \
  59391. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  59392. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59393. }
  59394. #define SET_GPIO_36_doen_cpu_jtag_tdo_oen { \
  59395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59396. _ezchip_macro_read_value_ &= ~(0xFF); \
  59397. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  59398. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59399. }
  59400. #define SET_GPIO_36_doen_dmic_clk_out { \
  59401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59402. _ezchip_macro_read_value_ &= ~(0xFF); \
  59403. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  59404. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59405. }
  59406. #define SET_GPIO_36_doen_dsp_JTDOEn_pad { \
  59407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59408. _ezchip_macro_read_value_ &= ~(0xFF); \
  59409. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  59410. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59411. }
  59412. #define SET_GPIO_36_doen_dsp_JTDO_pad { \
  59413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59414. _ezchip_macro_read_value_ &= ~(0xFF); \
  59415. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  59416. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59417. }
  59418. #define SET_GPIO_36_doen_i2c0_pad_sck_oe { \
  59419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59420. _ezchip_macro_read_value_ &= ~(0xFF); \
  59421. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  59422. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59423. }
  59424. #define SET_GPIO_36_doen_i2c0_pad_sda_oe { \
  59425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59426. _ezchip_macro_read_value_ &= ~(0xFF); \
  59427. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  59428. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59429. }
  59430. #define SET_GPIO_36_doen_i2c1_pad_sck_oe { \
  59431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59432. _ezchip_macro_read_value_ &= ~(0xFF); \
  59433. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  59434. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59435. }
  59436. #define SET_GPIO_36_doen_i2c1_pad_sda_oe { \
  59437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59438. _ezchip_macro_read_value_ &= ~(0xFF); \
  59439. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  59440. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59441. }
  59442. #define SET_GPIO_36_doen_i2c2_pad_sck_oe { \
  59443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59444. _ezchip_macro_read_value_ &= ~(0xFF); \
  59445. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  59446. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59447. }
  59448. #define SET_GPIO_36_doen_i2c2_pad_sda_oe { \
  59449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59450. _ezchip_macro_read_value_ &= ~(0xFF); \
  59451. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  59452. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59453. }
  59454. #define SET_GPIO_36_doen_i2c3_pad_sck_oe { \
  59455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59456. _ezchip_macro_read_value_ &= ~(0xFF); \
  59457. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  59458. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59459. }
  59460. #define SET_GPIO_36_doen_i2c3_pad_sda_oe { \
  59461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59462. _ezchip_macro_read_value_ &= ~(0xFF); \
  59463. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  59464. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59465. }
  59466. #define SET_GPIO_36_doen_i2srx_bclk_out { \
  59467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59468. _ezchip_macro_read_value_ &= ~(0xFF); \
  59469. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  59470. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59471. }
  59472. #define SET_GPIO_36_doen_i2srx_bclk_out_oen { \
  59473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59474. _ezchip_macro_read_value_ &= ~(0xFF); \
  59475. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  59476. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59477. }
  59478. #define SET_GPIO_36_doen_i2srx_lrck_out { \
  59479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59480. _ezchip_macro_read_value_ &= ~(0xFF); \
  59481. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  59482. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59483. }
  59484. #define SET_GPIO_36_doen_i2srx_lrck_out_oen { \
  59485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59486. _ezchip_macro_read_value_ &= ~(0xFF); \
  59487. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  59488. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59489. }
  59490. #define SET_GPIO_36_doen_i2srx_mclk_out { \
  59491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59492. _ezchip_macro_read_value_ &= ~(0xFF); \
  59493. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  59494. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59495. }
  59496. #define SET_GPIO_36_doen_i2stx_bclk_out { \
  59497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59498. _ezchip_macro_read_value_ &= ~(0xFF); \
  59499. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  59500. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59501. }
  59502. #define SET_GPIO_36_doen_i2stx_bclk_out_oen { \
  59503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59504. _ezchip_macro_read_value_ &= ~(0xFF); \
  59505. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  59506. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59507. }
  59508. #define SET_GPIO_36_doen_i2stx_lrck_out { \
  59509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59510. _ezchip_macro_read_value_ &= ~(0xFF); \
  59511. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  59512. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59513. }
  59514. #define SET_GPIO_36_doen_i2stx_lrckout_oen { \
  59515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59516. _ezchip_macro_read_value_ &= ~(0xFF); \
  59517. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  59518. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59519. }
  59520. #define SET_GPIO_36_doen_i2stx_mclk_out { \
  59521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59522. _ezchip_macro_read_value_ &= ~(0xFF); \
  59523. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  59524. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59525. }
  59526. #define SET_GPIO_36_doen_i2stx_sdout0 { \
  59527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59528. _ezchip_macro_read_value_ &= ~(0xFF); \
  59529. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  59530. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59531. }
  59532. #define SET_GPIO_36_doen_i2stx_sdout1 { \
  59533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59534. _ezchip_macro_read_value_ &= ~(0xFF); \
  59535. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  59536. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59537. }
  59538. #define SET_GPIO_36_doen_lcd_pad_csm_n { \
  59539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59540. _ezchip_macro_read_value_ &= ~(0xFF); \
  59541. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  59542. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59543. }
  59544. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit0 { \
  59545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59546. _ezchip_macro_read_value_ &= ~(0xFF); \
  59547. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  59548. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59549. }
  59550. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit1 { \
  59551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59552. _ezchip_macro_read_value_ &= ~(0xFF); \
  59553. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  59554. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59555. }
  59556. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit2 { \
  59557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59558. _ezchip_macro_read_value_ &= ~(0xFF); \
  59559. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  59560. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59561. }
  59562. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit3 { \
  59563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59564. _ezchip_macro_read_value_ &= ~(0xFF); \
  59565. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  59566. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59567. }
  59568. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit4 { \
  59569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59570. _ezchip_macro_read_value_ &= ~(0xFF); \
  59571. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  59572. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59573. }
  59574. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit5 { \
  59575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59576. _ezchip_macro_read_value_ &= ~(0xFF); \
  59577. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  59578. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59579. }
  59580. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit6 { \
  59581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59582. _ezchip_macro_read_value_ &= ~(0xFF); \
  59583. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  59584. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59585. }
  59586. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit7 { \
  59587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59588. _ezchip_macro_read_value_ &= ~(0xFF); \
  59589. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  59590. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59591. }
  59592. #define SET_GPIO_36_doen_pwm_pad_out_bit0 { \
  59593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59594. _ezchip_macro_read_value_ &= ~(0xFF); \
  59595. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  59596. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59597. }
  59598. #define SET_GPIO_36_doen_pwm_pad_out_bit1 { \
  59599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59600. _ezchip_macro_read_value_ &= ~(0xFF); \
  59601. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  59602. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59603. }
  59604. #define SET_GPIO_36_doen_pwm_pad_out_bit2 { \
  59605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59606. _ezchip_macro_read_value_ &= ~(0xFF); \
  59607. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  59608. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59609. }
  59610. #define SET_GPIO_36_doen_pwm_pad_out_bit3 { \
  59611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59612. _ezchip_macro_read_value_ &= ~(0xFF); \
  59613. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  59614. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59615. }
  59616. #define SET_GPIO_36_doen_pwm_pad_out_bit4 { \
  59617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59618. _ezchip_macro_read_value_ &= ~(0xFF); \
  59619. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  59620. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59621. }
  59622. #define SET_GPIO_36_doen_pwm_pad_out_bit5 { \
  59623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59624. _ezchip_macro_read_value_ &= ~(0xFF); \
  59625. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  59626. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59627. }
  59628. #define SET_GPIO_36_doen_pwm_pad_out_bit6 { \
  59629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59630. _ezchip_macro_read_value_ &= ~(0xFF); \
  59631. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  59632. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59633. }
  59634. #define SET_GPIO_36_doen_pwm_pad_out_bit7 { \
  59635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59636. _ezchip_macro_read_value_ &= ~(0xFF); \
  59637. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  59638. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59639. }
  59640. #define SET_GPIO_36_doen_pwmdac_left_out { \
  59641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59642. _ezchip_macro_read_value_ &= ~(0xFF); \
  59643. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  59644. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59645. }
  59646. #define SET_GPIO_36_doen_pwmdac_right_out { \
  59647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59648. _ezchip_macro_read_value_ &= ~(0xFF); \
  59649. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  59650. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59651. }
  59652. #define SET_GPIO_36_doen_qspi_csn1_out { \
  59653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59654. _ezchip_macro_read_value_ &= ~(0xFF); \
  59655. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  59656. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59657. }
  59658. #define SET_GPIO_36_doen_qspi_csn2_out { \
  59659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59660. _ezchip_macro_read_value_ &= ~(0xFF); \
  59661. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  59662. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59663. }
  59664. #define SET_GPIO_36_doen_qspi_csn3_out { \
  59665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59666. _ezchip_macro_read_value_ &= ~(0xFF); \
  59667. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  59668. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59669. }
  59670. #define SET_GPIO_36_doen_register23_SCFG_cmsensor_rst0 { \
  59671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59672. _ezchip_macro_read_value_ &= ~(0xFF); \
  59673. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  59674. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59675. }
  59676. #define SET_GPIO_36_doen_register23_SCFG_cmsensor_rst1 { \
  59677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59678. _ezchip_macro_read_value_ &= ~(0xFF); \
  59679. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  59680. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59681. }
  59682. #define SET_GPIO_36_doen_register32_SCFG_gmac_phy_rstn { \
  59683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59684. _ezchip_macro_read_value_ &= ~(0xFF); \
  59685. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  59686. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59687. }
  59688. #define SET_GPIO_36_doen_sdio0_pad_card_power_en { \
  59689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59690. _ezchip_macro_read_value_ &= ~(0xFF); \
  59691. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  59692. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59693. }
  59694. #define SET_GPIO_36_doen_sdio0_pad_cclk_out { \
  59695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59696. _ezchip_macro_read_value_ &= ~(0xFF); \
  59697. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  59698. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59699. }
  59700. #define SET_GPIO_36_doen_sdio0_pad_ccmd_oe { \
  59701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59702. _ezchip_macro_read_value_ &= ~(0xFF); \
  59703. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  59704. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59705. }
  59706. #define SET_GPIO_36_doen_sdio0_pad_ccmd_out { \
  59707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59708. _ezchip_macro_read_value_ &= ~(0xFF); \
  59709. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  59710. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59711. }
  59712. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit0 { \
  59713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59714. _ezchip_macro_read_value_ &= ~(0xFF); \
  59715. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  59716. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59717. }
  59718. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit1 { \
  59719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59720. _ezchip_macro_read_value_ &= ~(0xFF); \
  59721. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  59722. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59723. }
  59724. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit2 { \
  59725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59726. _ezchip_macro_read_value_ &= ~(0xFF); \
  59727. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  59728. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59729. }
  59730. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit3 { \
  59731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59732. _ezchip_macro_read_value_ &= ~(0xFF); \
  59733. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  59734. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59735. }
  59736. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit4 { \
  59737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59738. _ezchip_macro_read_value_ &= ~(0xFF); \
  59739. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  59740. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59741. }
  59742. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit5 { \
  59743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59744. _ezchip_macro_read_value_ &= ~(0xFF); \
  59745. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  59746. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59747. }
  59748. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit6 { \
  59749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59750. _ezchip_macro_read_value_ &= ~(0xFF); \
  59751. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  59752. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59753. }
  59754. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit7 { \
  59755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59756. _ezchip_macro_read_value_ &= ~(0xFF); \
  59757. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  59758. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59759. }
  59760. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit0 { \
  59761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59762. _ezchip_macro_read_value_ &= ~(0xFF); \
  59763. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  59764. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59765. }
  59766. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit1 { \
  59767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59768. _ezchip_macro_read_value_ &= ~(0xFF); \
  59769. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  59770. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59771. }
  59772. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit2 { \
  59773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59774. _ezchip_macro_read_value_ &= ~(0xFF); \
  59775. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  59776. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59777. }
  59778. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit3 { \
  59779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59780. _ezchip_macro_read_value_ &= ~(0xFF); \
  59781. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  59782. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59783. }
  59784. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit4 { \
  59785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59786. _ezchip_macro_read_value_ &= ~(0xFF); \
  59787. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  59788. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59789. }
  59790. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit5 { \
  59791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59792. _ezchip_macro_read_value_ &= ~(0xFF); \
  59793. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  59794. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59795. }
  59796. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit6 { \
  59797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59798. _ezchip_macro_read_value_ &= ~(0xFF); \
  59799. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  59800. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59801. }
  59802. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit7 { \
  59803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59804. _ezchip_macro_read_value_ &= ~(0xFF); \
  59805. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  59806. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59807. }
  59808. #define SET_GPIO_36_doen_sdio0_pad_rst_n { \
  59809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59810. _ezchip_macro_read_value_ &= ~(0xFF); \
  59811. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  59812. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59813. }
  59814. #define SET_GPIO_36_doen_sdio1_pad_card_power_en { \
  59815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59816. _ezchip_macro_read_value_ &= ~(0xFF); \
  59817. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  59818. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59819. }
  59820. #define SET_GPIO_36_doen_sdio1_pad_cclk_out { \
  59821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59822. _ezchip_macro_read_value_ &= ~(0xFF); \
  59823. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  59824. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59825. }
  59826. #define SET_GPIO_36_doen_sdio1_pad_ccmd_oe { \
  59827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59828. _ezchip_macro_read_value_ &= ~(0xFF); \
  59829. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  59830. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59831. }
  59832. #define SET_GPIO_36_doen_sdio1_pad_ccmd_out { \
  59833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59834. _ezchip_macro_read_value_ &= ~(0xFF); \
  59835. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  59836. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59837. }
  59838. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit0 { \
  59839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59840. _ezchip_macro_read_value_ &= ~(0xFF); \
  59841. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  59842. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59843. }
  59844. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit1 { \
  59845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59846. _ezchip_macro_read_value_ &= ~(0xFF); \
  59847. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  59848. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59849. }
  59850. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit2 { \
  59851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59852. _ezchip_macro_read_value_ &= ~(0xFF); \
  59853. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  59854. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59855. }
  59856. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit3 { \
  59857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59858. _ezchip_macro_read_value_ &= ~(0xFF); \
  59859. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  59860. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59861. }
  59862. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit4 { \
  59863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59864. _ezchip_macro_read_value_ &= ~(0xFF); \
  59865. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  59866. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59867. }
  59868. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit5 { \
  59869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59870. _ezchip_macro_read_value_ &= ~(0xFF); \
  59871. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  59872. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59873. }
  59874. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit6 { \
  59875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59876. _ezchip_macro_read_value_ &= ~(0xFF); \
  59877. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  59878. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59879. }
  59880. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit7 { \
  59881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59882. _ezchip_macro_read_value_ &= ~(0xFF); \
  59883. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  59884. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59885. }
  59886. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit0 { \
  59887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59888. _ezchip_macro_read_value_ &= ~(0xFF); \
  59889. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  59890. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59891. }
  59892. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit1 { \
  59893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59894. _ezchip_macro_read_value_ &= ~(0xFF); \
  59895. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  59896. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59897. }
  59898. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit2 { \
  59899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59900. _ezchip_macro_read_value_ &= ~(0xFF); \
  59901. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  59902. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59903. }
  59904. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit3 { \
  59905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59906. _ezchip_macro_read_value_ &= ~(0xFF); \
  59907. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  59908. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59909. }
  59910. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit4 { \
  59911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59912. _ezchip_macro_read_value_ &= ~(0xFF); \
  59913. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  59914. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59915. }
  59916. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit5 { \
  59917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59918. _ezchip_macro_read_value_ &= ~(0xFF); \
  59919. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  59920. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59921. }
  59922. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit6 { \
  59923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59924. _ezchip_macro_read_value_ &= ~(0xFF); \
  59925. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  59926. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59927. }
  59928. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit7 { \
  59929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59930. _ezchip_macro_read_value_ &= ~(0xFF); \
  59931. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  59932. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59933. }
  59934. #define SET_GPIO_36_doen_sdio1_pad_rst_n { \
  59935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59936. _ezchip_macro_read_value_ &= ~(0xFF); \
  59937. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  59938. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59939. }
  59940. #define SET_GPIO_36_doen_spdif_tx_sdout { \
  59941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59942. _ezchip_macro_read_value_ &= ~(0xFF); \
  59943. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  59944. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59945. }
  59946. #define SET_GPIO_36_doen_spdif_tx_sdout_oen { \
  59947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59948. _ezchip_macro_read_value_ &= ~(0xFF); \
  59949. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  59950. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59951. }
  59952. #define SET_GPIO_36_doen_spi0_pad_oe_n { \
  59953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59954. _ezchip_macro_read_value_ &= ~(0xFF); \
  59955. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  59956. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59957. }
  59958. #define SET_GPIO_36_doen_spi0_pad_sck_out { \
  59959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59960. _ezchip_macro_read_value_ &= ~(0xFF); \
  59961. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  59962. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59963. }
  59964. #define SET_GPIO_36_doen_spi0_pad_ss_0_n { \
  59965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59966. _ezchip_macro_read_value_ &= ~(0xFF); \
  59967. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  59968. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59969. }
  59970. #define SET_GPIO_36_doen_spi0_pad_ss_1_n { \
  59971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59972. _ezchip_macro_read_value_ &= ~(0xFF); \
  59973. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  59974. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59975. }
  59976. #define SET_GPIO_36_doen_spi0_pad_txd { \
  59977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59978. _ezchip_macro_read_value_ &= ~(0xFF); \
  59979. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  59980. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59981. }
  59982. #define SET_GPIO_36_doen_spi1_pad_oe_n { \
  59983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59984. _ezchip_macro_read_value_ &= ~(0xFF); \
  59985. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  59986. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59987. }
  59988. #define SET_GPIO_36_doen_spi1_pad_sck_out { \
  59989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59990. _ezchip_macro_read_value_ &= ~(0xFF); \
  59991. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  59992. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59993. }
  59994. #define SET_GPIO_36_doen_spi1_pad_ss_0_n { \
  59995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59996. _ezchip_macro_read_value_ &= ~(0xFF); \
  59997. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  59998. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59999. }
  60000. #define SET_GPIO_36_doen_spi1_pad_ss_1_n { \
  60001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60002. _ezchip_macro_read_value_ &= ~(0xFF); \
  60003. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  60004. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60005. }
  60006. #define SET_GPIO_36_doen_spi1_pad_txd { \
  60007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60008. _ezchip_macro_read_value_ &= ~(0xFF); \
  60009. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  60010. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60011. }
  60012. #define SET_GPIO_36_doen_spi2_pad_oe_n { \
  60013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60014. _ezchip_macro_read_value_ &= ~(0xFF); \
  60015. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  60016. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60017. }
  60018. #define SET_GPIO_36_doen_spi2_pad_sck_out { \
  60019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60020. _ezchip_macro_read_value_ &= ~(0xFF); \
  60021. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  60022. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60023. }
  60024. #define SET_GPIO_36_doen_spi2_pad_ss_0_n { \
  60025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60026. _ezchip_macro_read_value_ &= ~(0xFF); \
  60027. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  60028. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60029. }
  60030. #define SET_GPIO_36_doen_spi2_pad_ss_1_n { \
  60031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60032. _ezchip_macro_read_value_ &= ~(0xFF); \
  60033. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  60034. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60035. }
  60036. #define SET_GPIO_36_doen_spi2_pad_txd { \
  60037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60038. _ezchip_macro_read_value_ &= ~(0xFF); \
  60039. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  60040. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60041. }
  60042. #define SET_GPIO_36_doen_spi2ahb_pad_oe_n_bit0 { \
  60043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60044. _ezchip_macro_read_value_ &= ~(0xFF); \
  60045. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  60046. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60047. }
  60048. #define SET_GPIO_36_doen_spi2ahb_pad_oe_n_bit1 { \
  60049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60050. _ezchip_macro_read_value_ &= ~(0xFF); \
  60051. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  60052. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60053. }
  60054. #define SET_GPIO_36_doen_spi2ahb_pad_oe_n_bit2 { \
  60055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60056. _ezchip_macro_read_value_ &= ~(0xFF); \
  60057. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  60058. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60059. }
  60060. #define SET_GPIO_36_doen_spi2ahb_pad_oe_n_bit3 { \
  60061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60062. _ezchip_macro_read_value_ &= ~(0xFF); \
  60063. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  60064. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60065. }
  60066. #define SET_GPIO_36_doen_spi2ahb_pad_txd_bit0 { \
  60067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60068. _ezchip_macro_read_value_ &= ~(0xFF); \
  60069. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  60070. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60071. }
  60072. #define SET_GPIO_36_doen_spi2ahb_pad_txd_bit1 { \
  60073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60074. _ezchip_macro_read_value_ &= ~(0xFF); \
  60075. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  60076. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60077. }
  60078. #define SET_GPIO_36_doen_spi2ahb_pad_txd_bit2 { \
  60079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60080. _ezchip_macro_read_value_ &= ~(0xFF); \
  60081. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  60082. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60083. }
  60084. #define SET_GPIO_36_doen_spi2ahb_pad_txd_bit3 { \
  60085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60086. _ezchip_macro_read_value_ &= ~(0xFF); \
  60087. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  60088. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60089. }
  60090. #define SET_GPIO_36_doen_spi3_pad_oe_n { \
  60091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60092. _ezchip_macro_read_value_ &= ~(0xFF); \
  60093. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  60094. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60095. }
  60096. #define SET_GPIO_36_doen_spi3_pad_sck_out { \
  60097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60098. _ezchip_macro_read_value_ &= ~(0xFF); \
  60099. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  60100. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60101. }
  60102. #define SET_GPIO_36_doen_spi3_pad_ss_0_n { \
  60103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60104. _ezchip_macro_read_value_ &= ~(0xFF); \
  60105. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  60106. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60107. }
  60108. #define SET_GPIO_36_doen_spi3_pad_ss_1_n { \
  60109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60110. _ezchip_macro_read_value_ &= ~(0xFF); \
  60111. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  60112. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60113. }
  60114. #define SET_GPIO_36_doen_spi3_pad_txd { \
  60115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60116. _ezchip_macro_read_value_ &= ~(0xFF); \
  60117. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  60118. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60119. }
  60120. #define SET_GPIO_36_doen_uart0_pad_dtrn { \
  60121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60122. _ezchip_macro_read_value_ &= ~(0xFF); \
  60123. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  60124. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60125. }
  60126. #define SET_GPIO_36_doen_uart0_pad_rtsn { \
  60127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60128. _ezchip_macro_read_value_ &= ~(0xFF); \
  60129. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  60130. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60131. }
  60132. #define SET_GPIO_36_doen_uart0_pad_sout { \
  60133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60134. _ezchip_macro_read_value_ &= ~(0xFF); \
  60135. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  60136. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60137. }
  60138. #define SET_GPIO_36_doen_uart1_pad_sout { \
  60139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60140. _ezchip_macro_read_value_ &= ~(0xFF); \
  60141. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  60142. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60143. }
  60144. #define SET_GPIO_36_doen_uart2_pad_dtr_n { \
  60145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60146. _ezchip_macro_read_value_ &= ~(0xFF); \
  60147. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  60148. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60149. }
  60150. #define SET_GPIO_36_doen_uart2_pad_rts_n { \
  60151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60152. _ezchip_macro_read_value_ &= ~(0xFF); \
  60153. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  60154. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60155. }
  60156. #define SET_GPIO_36_doen_uart2_pad_sout { \
  60157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60158. _ezchip_macro_read_value_ &= ~(0xFF); \
  60159. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  60160. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60161. }
  60162. #define SET_GPIO_36_doen_uart3_pad_sout { \
  60163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60164. _ezchip_macro_read_value_ &= ~(0xFF); \
  60165. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  60166. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60167. }
  60168. #define SET_GPIO_36_doen_usb_drv_bus { \
  60169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60170. _ezchip_macro_read_value_ &= ~(0xFF); \
  60171. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  60172. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60173. }
  60174. #define SET_GPIO_37_dout_reverse_(en) { \
  60175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60176. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  60177. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  60178. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60179. }
  60180. #define SET_GPIO_37_dout_LOW { \
  60181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60182. _ezchip_macro_read_value_ &= ~(0xFF); \
  60183. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  60184. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60185. }
  60186. #define SET_GPIO_37_dout_HIGH { \
  60187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60188. _ezchip_macro_read_value_ &= ~(0xFF); \
  60189. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  60190. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60191. }
  60192. #define SET_GPIO_37_dout_clk_gmac_tophyref { \
  60193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60194. _ezchip_macro_read_value_ &= ~(0xFF); \
  60195. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  60196. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60197. }
  60198. #define SET_GPIO_37_dout_cpu_jtag_tdo { \
  60199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60200. _ezchip_macro_read_value_ &= ~(0xFF); \
  60201. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  60202. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60203. }
  60204. #define SET_GPIO_37_dout_cpu_jtag_tdo_oen { \
  60205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60206. _ezchip_macro_read_value_ &= ~(0xFF); \
  60207. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  60208. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60209. }
  60210. #define SET_GPIO_37_dout_dmic_clk_out { \
  60211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60212. _ezchip_macro_read_value_ &= ~(0xFF); \
  60213. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  60214. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60215. }
  60216. #define SET_GPIO_37_dout_dsp_JTDOEn_pad { \
  60217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60218. _ezchip_macro_read_value_ &= ~(0xFF); \
  60219. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  60220. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60221. }
  60222. #define SET_GPIO_37_dout_dsp_JTDO_pad { \
  60223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60224. _ezchip_macro_read_value_ &= ~(0xFF); \
  60225. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  60226. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60227. }
  60228. #define SET_GPIO_37_dout_i2c0_pad_sck_oe { \
  60229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60230. _ezchip_macro_read_value_ &= ~(0xFF); \
  60231. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  60232. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60233. }
  60234. #define SET_GPIO_37_dout_i2c0_pad_sda_oe { \
  60235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60236. _ezchip_macro_read_value_ &= ~(0xFF); \
  60237. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  60238. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60239. }
  60240. #define SET_GPIO_37_dout_i2c1_pad_sck_oe { \
  60241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60242. _ezchip_macro_read_value_ &= ~(0xFF); \
  60243. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  60244. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60245. }
  60246. #define SET_GPIO_37_dout_i2c1_pad_sda_oe { \
  60247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60248. _ezchip_macro_read_value_ &= ~(0xFF); \
  60249. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  60250. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60251. }
  60252. #define SET_GPIO_37_dout_i2c2_pad_sck_oe { \
  60253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60254. _ezchip_macro_read_value_ &= ~(0xFF); \
  60255. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  60256. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60257. }
  60258. #define SET_GPIO_37_dout_i2c2_pad_sda_oe { \
  60259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60260. _ezchip_macro_read_value_ &= ~(0xFF); \
  60261. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  60262. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60263. }
  60264. #define SET_GPIO_37_dout_i2c3_pad_sck_oe { \
  60265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60266. _ezchip_macro_read_value_ &= ~(0xFF); \
  60267. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  60268. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60269. }
  60270. #define SET_GPIO_37_dout_i2c3_pad_sda_oe { \
  60271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60272. _ezchip_macro_read_value_ &= ~(0xFF); \
  60273. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  60274. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60275. }
  60276. #define SET_GPIO_37_dout_i2srx_bclk_out { \
  60277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60278. _ezchip_macro_read_value_ &= ~(0xFF); \
  60279. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  60280. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60281. }
  60282. #define SET_GPIO_37_dout_i2srx_bclk_out_oen { \
  60283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60284. _ezchip_macro_read_value_ &= ~(0xFF); \
  60285. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  60286. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60287. }
  60288. #define SET_GPIO_37_dout_i2srx_lrck_out { \
  60289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60290. _ezchip_macro_read_value_ &= ~(0xFF); \
  60291. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  60292. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60293. }
  60294. #define SET_GPIO_37_dout_i2srx_lrck_out_oen { \
  60295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60296. _ezchip_macro_read_value_ &= ~(0xFF); \
  60297. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  60298. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60299. }
  60300. #define SET_GPIO_37_dout_i2srx_mclk_out { \
  60301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60302. _ezchip_macro_read_value_ &= ~(0xFF); \
  60303. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  60304. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60305. }
  60306. #define SET_GPIO_37_dout_i2stx_bclk_out { \
  60307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60308. _ezchip_macro_read_value_ &= ~(0xFF); \
  60309. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  60310. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60311. }
  60312. #define SET_GPIO_37_dout_i2stx_bclk_out_oen { \
  60313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60314. _ezchip_macro_read_value_ &= ~(0xFF); \
  60315. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  60316. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60317. }
  60318. #define SET_GPIO_37_dout_i2stx_lrck_out { \
  60319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60320. _ezchip_macro_read_value_ &= ~(0xFF); \
  60321. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  60322. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60323. }
  60324. #define SET_GPIO_37_dout_i2stx_lrckout_oen { \
  60325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60326. _ezchip_macro_read_value_ &= ~(0xFF); \
  60327. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  60328. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60329. }
  60330. #define SET_GPIO_37_dout_i2stx_mclk_out { \
  60331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60332. _ezchip_macro_read_value_ &= ~(0xFF); \
  60333. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  60334. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60335. }
  60336. #define SET_GPIO_37_dout_i2stx_sdout0 { \
  60337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60338. _ezchip_macro_read_value_ &= ~(0xFF); \
  60339. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  60340. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60341. }
  60342. #define SET_GPIO_37_dout_i2stx_sdout1 { \
  60343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60344. _ezchip_macro_read_value_ &= ~(0xFF); \
  60345. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  60346. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60347. }
  60348. #define SET_GPIO_37_dout_lcd_pad_csm_n { \
  60349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60350. _ezchip_macro_read_value_ &= ~(0xFF); \
  60351. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  60352. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60353. }
  60354. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit0 { \
  60355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60356. _ezchip_macro_read_value_ &= ~(0xFF); \
  60357. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  60358. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60359. }
  60360. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit1 { \
  60361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60362. _ezchip_macro_read_value_ &= ~(0xFF); \
  60363. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  60364. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60365. }
  60366. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit2 { \
  60367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60368. _ezchip_macro_read_value_ &= ~(0xFF); \
  60369. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  60370. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60371. }
  60372. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit3 { \
  60373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60374. _ezchip_macro_read_value_ &= ~(0xFF); \
  60375. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  60376. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60377. }
  60378. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit4 { \
  60379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60380. _ezchip_macro_read_value_ &= ~(0xFF); \
  60381. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  60382. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60383. }
  60384. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit5 { \
  60385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60386. _ezchip_macro_read_value_ &= ~(0xFF); \
  60387. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  60388. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60389. }
  60390. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit6 { \
  60391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60392. _ezchip_macro_read_value_ &= ~(0xFF); \
  60393. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  60394. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60395. }
  60396. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit7 { \
  60397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60398. _ezchip_macro_read_value_ &= ~(0xFF); \
  60399. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  60400. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60401. }
  60402. #define SET_GPIO_37_dout_pwm_pad_out_bit0 { \
  60403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60404. _ezchip_macro_read_value_ &= ~(0xFF); \
  60405. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  60406. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60407. }
  60408. #define SET_GPIO_37_dout_pwm_pad_out_bit1 { \
  60409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60410. _ezchip_macro_read_value_ &= ~(0xFF); \
  60411. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  60412. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60413. }
  60414. #define SET_GPIO_37_dout_pwm_pad_out_bit2 { \
  60415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60416. _ezchip_macro_read_value_ &= ~(0xFF); \
  60417. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  60418. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60419. }
  60420. #define SET_GPIO_37_dout_pwm_pad_out_bit3 { \
  60421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60422. _ezchip_macro_read_value_ &= ~(0xFF); \
  60423. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  60424. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60425. }
  60426. #define SET_GPIO_37_dout_pwm_pad_out_bit4 { \
  60427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60428. _ezchip_macro_read_value_ &= ~(0xFF); \
  60429. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  60430. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60431. }
  60432. #define SET_GPIO_37_dout_pwm_pad_out_bit5 { \
  60433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60434. _ezchip_macro_read_value_ &= ~(0xFF); \
  60435. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  60436. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60437. }
  60438. #define SET_GPIO_37_dout_pwm_pad_out_bit6 { \
  60439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60440. _ezchip_macro_read_value_ &= ~(0xFF); \
  60441. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  60442. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60443. }
  60444. #define SET_GPIO_37_dout_pwm_pad_out_bit7 { \
  60445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60446. _ezchip_macro_read_value_ &= ~(0xFF); \
  60447. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  60448. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60449. }
  60450. #define SET_GPIO_37_dout_pwmdac_left_out { \
  60451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60452. _ezchip_macro_read_value_ &= ~(0xFF); \
  60453. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  60454. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60455. }
  60456. #define SET_GPIO_37_dout_pwmdac_right_out { \
  60457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60458. _ezchip_macro_read_value_ &= ~(0xFF); \
  60459. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  60460. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60461. }
  60462. #define SET_GPIO_37_dout_qspi_csn1_out { \
  60463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60464. _ezchip_macro_read_value_ &= ~(0xFF); \
  60465. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  60466. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60467. }
  60468. #define SET_GPIO_37_dout_qspi_csn2_out { \
  60469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60470. _ezchip_macro_read_value_ &= ~(0xFF); \
  60471. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  60472. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60473. }
  60474. #define SET_GPIO_37_dout_qspi_csn3_out { \
  60475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60476. _ezchip_macro_read_value_ &= ~(0xFF); \
  60477. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  60478. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60479. }
  60480. #define SET_GPIO_37_dout_register23_SCFG_cmsensor_rst0 { \
  60481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60482. _ezchip_macro_read_value_ &= ~(0xFF); \
  60483. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  60484. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60485. }
  60486. #define SET_GPIO_37_dout_register23_SCFG_cmsensor_rst1 { \
  60487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60488. _ezchip_macro_read_value_ &= ~(0xFF); \
  60489. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  60490. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60491. }
  60492. #define SET_GPIO_37_dout_register32_SCFG_gmac_phy_rstn { \
  60493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60494. _ezchip_macro_read_value_ &= ~(0xFF); \
  60495. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  60496. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60497. }
  60498. #define SET_GPIO_37_dout_sdio0_pad_card_power_en { \
  60499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60500. _ezchip_macro_read_value_ &= ~(0xFF); \
  60501. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  60502. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60503. }
  60504. #define SET_GPIO_37_dout_sdio0_pad_cclk_out { \
  60505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60506. _ezchip_macro_read_value_ &= ~(0xFF); \
  60507. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  60508. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60509. }
  60510. #define SET_GPIO_37_dout_sdio0_pad_ccmd_oe { \
  60511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60512. _ezchip_macro_read_value_ &= ~(0xFF); \
  60513. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  60514. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60515. }
  60516. #define SET_GPIO_37_dout_sdio0_pad_ccmd_out { \
  60517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60518. _ezchip_macro_read_value_ &= ~(0xFF); \
  60519. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  60520. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60521. }
  60522. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit0 { \
  60523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60524. _ezchip_macro_read_value_ &= ~(0xFF); \
  60525. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  60526. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60527. }
  60528. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit1 { \
  60529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60530. _ezchip_macro_read_value_ &= ~(0xFF); \
  60531. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  60532. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60533. }
  60534. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit2 { \
  60535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60536. _ezchip_macro_read_value_ &= ~(0xFF); \
  60537. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  60538. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60539. }
  60540. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit3 { \
  60541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60542. _ezchip_macro_read_value_ &= ~(0xFF); \
  60543. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  60544. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60545. }
  60546. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit4 { \
  60547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60548. _ezchip_macro_read_value_ &= ~(0xFF); \
  60549. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  60550. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60551. }
  60552. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit5 { \
  60553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60554. _ezchip_macro_read_value_ &= ~(0xFF); \
  60555. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  60556. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60557. }
  60558. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit6 { \
  60559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60560. _ezchip_macro_read_value_ &= ~(0xFF); \
  60561. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  60562. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60563. }
  60564. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit7 { \
  60565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60566. _ezchip_macro_read_value_ &= ~(0xFF); \
  60567. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  60568. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60569. }
  60570. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit0 { \
  60571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60572. _ezchip_macro_read_value_ &= ~(0xFF); \
  60573. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  60574. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60575. }
  60576. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit1 { \
  60577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60578. _ezchip_macro_read_value_ &= ~(0xFF); \
  60579. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  60580. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60581. }
  60582. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit2 { \
  60583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60584. _ezchip_macro_read_value_ &= ~(0xFF); \
  60585. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  60586. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60587. }
  60588. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit3 { \
  60589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60590. _ezchip_macro_read_value_ &= ~(0xFF); \
  60591. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  60592. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60593. }
  60594. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit4 { \
  60595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60596. _ezchip_macro_read_value_ &= ~(0xFF); \
  60597. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  60598. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60599. }
  60600. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit5 { \
  60601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60602. _ezchip_macro_read_value_ &= ~(0xFF); \
  60603. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  60604. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60605. }
  60606. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit6 { \
  60607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60608. _ezchip_macro_read_value_ &= ~(0xFF); \
  60609. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  60610. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60611. }
  60612. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit7 { \
  60613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60614. _ezchip_macro_read_value_ &= ~(0xFF); \
  60615. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  60616. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60617. }
  60618. #define SET_GPIO_37_dout_sdio0_pad_rst_n { \
  60619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60620. _ezchip_macro_read_value_ &= ~(0xFF); \
  60621. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  60622. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60623. }
  60624. #define SET_GPIO_37_dout_sdio1_pad_card_power_en { \
  60625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60626. _ezchip_macro_read_value_ &= ~(0xFF); \
  60627. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  60628. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60629. }
  60630. #define SET_GPIO_37_dout_sdio1_pad_cclk_out { \
  60631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60632. _ezchip_macro_read_value_ &= ~(0xFF); \
  60633. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  60634. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60635. }
  60636. #define SET_GPIO_37_dout_sdio1_pad_ccmd_oe { \
  60637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60638. _ezchip_macro_read_value_ &= ~(0xFF); \
  60639. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  60640. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60641. }
  60642. #define SET_GPIO_37_dout_sdio1_pad_ccmd_out { \
  60643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60644. _ezchip_macro_read_value_ &= ~(0xFF); \
  60645. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  60646. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60647. }
  60648. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit0 { \
  60649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60650. _ezchip_macro_read_value_ &= ~(0xFF); \
  60651. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  60652. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60653. }
  60654. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit1 { \
  60655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60656. _ezchip_macro_read_value_ &= ~(0xFF); \
  60657. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  60658. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60659. }
  60660. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit2 { \
  60661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60662. _ezchip_macro_read_value_ &= ~(0xFF); \
  60663. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  60664. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60665. }
  60666. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit3 { \
  60667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60668. _ezchip_macro_read_value_ &= ~(0xFF); \
  60669. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  60670. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60671. }
  60672. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit4 { \
  60673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60674. _ezchip_macro_read_value_ &= ~(0xFF); \
  60675. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  60676. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60677. }
  60678. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit5 { \
  60679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60680. _ezchip_macro_read_value_ &= ~(0xFF); \
  60681. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  60682. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60683. }
  60684. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit6 { \
  60685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60686. _ezchip_macro_read_value_ &= ~(0xFF); \
  60687. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  60688. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60689. }
  60690. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit7 { \
  60691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60692. _ezchip_macro_read_value_ &= ~(0xFF); \
  60693. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  60694. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60695. }
  60696. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit0 { \
  60697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60698. _ezchip_macro_read_value_ &= ~(0xFF); \
  60699. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  60700. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60701. }
  60702. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit1 { \
  60703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60704. _ezchip_macro_read_value_ &= ~(0xFF); \
  60705. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  60706. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60707. }
  60708. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit2 { \
  60709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60710. _ezchip_macro_read_value_ &= ~(0xFF); \
  60711. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  60712. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60713. }
  60714. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit3 { \
  60715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60716. _ezchip_macro_read_value_ &= ~(0xFF); \
  60717. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  60718. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60719. }
  60720. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit4 { \
  60721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60722. _ezchip_macro_read_value_ &= ~(0xFF); \
  60723. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  60724. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60725. }
  60726. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit5 { \
  60727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60728. _ezchip_macro_read_value_ &= ~(0xFF); \
  60729. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  60730. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60731. }
  60732. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit6 { \
  60733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60734. _ezchip_macro_read_value_ &= ~(0xFF); \
  60735. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  60736. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60737. }
  60738. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit7 { \
  60739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60740. _ezchip_macro_read_value_ &= ~(0xFF); \
  60741. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  60742. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60743. }
  60744. #define SET_GPIO_37_dout_sdio1_pad_rst_n { \
  60745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60746. _ezchip_macro_read_value_ &= ~(0xFF); \
  60747. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  60748. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60749. }
  60750. #define SET_GPIO_37_dout_spdif_tx_sdout { \
  60751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60752. _ezchip_macro_read_value_ &= ~(0xFF); \
  60753. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  60754. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60755. }
  60756. #define SET_GPIO_37_dout_spdif_tx_sdout_oen { \
  60757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60758. _ezchip_macro_read_value_ &= ~(0xFF); \
  60759. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  60760. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60761. }
  60762. #define SET_GPIO_37_dout_spi0_pad_oe_n { \
  60763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60764. _ezchip_macro_read_value_ &= ~(0xFF); \
  60765. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  60766. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60767. }
  60768. #define SET_GPIO_37_dout_spi0_pad_sck_out { \
  60769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60770. _ezchip_macro_read_value_ &= ~(0xFF); \
  60771. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  60772. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60773. }
  60774. #define SET_GPIO_37_dout_spi0_pad_ss_0_n { \
  60775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60776. _ezchip_macro_read_value_ &= ~(0xFF); \
  60777. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  60778. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60779. }
  60780. #define SET_GPIO_37_dout_spi0_pad_ss_1_n { \
  60781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60782. _ezchip_macro_read_value_ &= ~(0xFF); \
  60783. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  60784. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60785. }
  60786. #define SET_GPIO_37_dout_spi0_pad_txd { \
  60787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60788. _ezchip_macro_read_value_ &= ~(0xFF); \
  60789. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  60790. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60791. }
  60792. #define SET_GPIO_37_dout_spi1_pad_oe_n { \
  60793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60794. _ezchip_macro_read_value_ &= ~(0xFF); \
  60795. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  60796. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60797. }
  60798. #define SET_GPIO_37_dout_spi1_pad_sck_out { \
  60799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60800. _ezchip_macro_read_value_ &= ~(0xFF); \
  60801. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  60802. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60803. }
  60804. #define SET_GPIO_37_dout_spi1_pad_ss_0_n { \
  60805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60806. _ezchip_macro_read_value_ &= ~(0xFF); \
  60807. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  60808. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60809. }
  60810. #define SET_GPIO_37_dout_spi1_pad_ss_1_n { \
  60811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60812. _ezchip_macro_read_value_ &= ~(0xFF); \
  60813. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  60814. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60815. }
  60816. #define SET_GPIO_37_dout_spi1_pad_txd { \
  60817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60818. _ezchip_macro_read_value_ &= ~(0xFF); \
  60819. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  60820. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60821. }
  60822. #define SET_GPIO_37_dout_spi2_pad_oe_n { \
  60823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60824. _ezchip_macro_read_value_ &= ~(0xFF); \
  60825. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  60826. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60827. }
  60828. #define SET_GPIO_37_dout_spi2_pad_sck_out { \
  60829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60830. _ezchip_macro_read_value_ &= ~(0xFF); \
  60831. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  60832. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60833. }
  60834. #define SET_GPIO_37_dout_spi2_pad_ss_0_n { \
  60835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60836. _ezchip_macro_read_value_ &= ~(0xFF); \
  60837. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  60838. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60839. }
  60840. #define SET_GPIO_37_dout_spi2_pad_ss_1_n { \
  60841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60842. _ezchip_macro_read_value_ &= ~(0xFF); \
  60843. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  60844. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60845. }
  60846. #define SET_GPIO_37_dout_spi2_pad_txd { \
  60847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60848. _ezchip_macro_read_value_ &= ~(0xFF); \
  60849. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  60850. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60851. }
  60852. #define SET_GPIO_37_dout_spi2ahb_pad_oe_n_bit0 { \
  60853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60854. _ezchip_macro_read_value_ &= ~(0xFF); \
  60855. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  60856. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60857. }
  60858. #define SET_GPIO_37_dout_spi2ahb_pad_oe_n_bit1 { \
  60859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60860. _ezchip_macro_read_value_ &= ~(0xFF); \
  60861. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  60862. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60863. }
  60864. #define SET_GPIO_37_dout_spi2ahb_pad_oe_n_bit2 { \
  60865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60866. _ezchip_macro_read_value_ &= ~(0xFF); \
  60867. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  60868. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60869. }
  60870. #define SET_GPIO_37_dout_spi2ahb_pad_oe_n_bit3 { \
  60871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60872. _ezchip_macro_read_value_ &= ~(0xFF); \
  60873. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  60874. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60875. }
  60876. #define SET_GPIO_37_dout_spi2ahb_pad_txd_bit0 { \
  60877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60878. _ezchip_macro_read_value_ &= ~(0xFF); \
  60879. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  60880. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60881. }
  60882. #define SET_GPIO_37_dout_spi2ahb_pad_txd_bit1 { \
  60883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60884. _ezchip_macro_read_value_ &= ~(0xFF); \
  60885. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  60886. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60887. }
  60888. #define SET_GPIO_37_dout_spi2ahb_pad_txd_bit2 { \
  60889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60890. _ezchip_macro_read_value_ &= ~(0xFF); \
  60891. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  60892. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60893. }
  60894. #define SET_GPIO_37_dout_spi2ahb_pad_txd_bit3 { \
  60895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60896. _ezchip_macro_read_value_ &= ~(0xFF); \
  60897. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  60898. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60899. }
  60900. #define SET_GPIO_37_dout_spi3_pad_oe_n { \
  60901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60902. _ezchip_macro_read_value_ &= ~(0xFF); \
  60903. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  60904. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60905. }
  60906. #define SET_GPIO_37_dout_spi3_pad_sck_out { \
  60907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60908. _ezchip_macro_read_value_ &= ~(0xFF); \
  60909. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  60910. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60911. }
  60912. #define SET_GPIO_37_dout_spi3_pad_ss_0_n { \
  60913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60914. _ezchip_macro_read_value_ &= ~(0xFF); \
  60915. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  60916. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60917. }
  60918. #define SET_GPIO_37_dout_spi3_pad_ss_1_n { \
  60919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60920. _ezchip_macro_read_value_ &= ~(0xFF); \
  60921. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  60922. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60923. }
  60924. #define SET_GPIO_37_dout_spi3_pad_txd { \
  60925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60926. _ezchip_macro_read_value_ &= ~(0xFF); \
  60927. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  60928. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60929. }
  60930. #define SET_GPIO_37_dout_uart0_pad_dtrn { \
  60931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60932. _ezchip_macro_read_value_ &= ~(0xFF); \
  60933. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  60934. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60935. }
  60936. #define SET_GPIO_37_dout_uart0_pad_rtsn { \
  60937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60938. _ezchip_macro_read_value_ &= ~(0xFF); \
  60939. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  60940. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60941. }
  60942. #define SET_GPIO_37_dout_uart0_pad_sout { \
  60943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60944. _ezchip_macro_read_value_ &= ~(0xFF); \
  60945. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  60946. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60947. }
  60948. #define SET_GPIO_37_dout_uart1_pad_sout { \
  60949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60950. _ezchip_macro_read_value_ &= ~(0xFF); \
  60951. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  60952. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60953. }
  60954. #define SET_GPIO_37_dout_uart2_pad_dtr_n { \
  60955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60956. _ezchip_macro_read_value_ &= ~(0xFF); \
  60957. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  60958. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60959. }
  60960. #define SET_GPIO_37_dout_uart2_pad_rts_n { \
  60961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60962. _ezchip_macro_read_value_ &= ~(0xFF); \
  60963. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  60964. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60965. }
  60966. #define SET_GPIO_37_dout_uart2_pad_sout { \
  60967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60968. _ezchip_macro_read_value_ &= ~(0xFF); \
  60969. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  60970. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60971. }
  60972. #define SET_GPIO_37_dout_uart3_pad_sout { \
  60973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60974. _ezchip_macro_read_value_ &= ~(0xFF); \
  60975. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  60976. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60977. }
  60978. #define SET_GPIO_37_dout_usb_drv_bus { \
  60979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60980. _ezchip_macro_read_value_ &= ~(0xFF); \
  60981. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  60982. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60983. }
  60984. #define SET_GPIO_37_doen_reverse_(en) { \
  60985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  60986. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  60987. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  60988. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60989. }
  60990. #define SET_GPIO_37_doen_LOW { \
  60991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  60992. _ezchip_macro_read_value_ &= ~(0xFF); \
  60993. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  60994. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60995. }
  60996. #define SET_GPIO_37_doen_HIGH { \
  60997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  60998. _ezchip_macro_read_value_ &= ~(0xFF); \
  60999. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  61000. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61001. }
  61002. #define SET_GPIO_37_doen_clk_gmac_tophyref { \
  61003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61004. _ezchip_macro_read_value_ &= ~(0xFF); \
  61005. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  61006. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61007. }
  61008. #define SET_GPIO_37_doen_cpu_jtag_tdo { \
  61009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61010. _ezchip_macro_read_value_ &= ~(0xFF); \
  61011. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  61012. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61013. }
  61014. #define SET_GPIO_37_doen_cpu_jtag_tdo_oen { \
  61015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61016. _ezchip_macro_read_value_ &= ~(0xFF); \
  61017. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  61018. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61019. }
  61020. #define SET_GPIO_37_doen_dmic_clk_out { \
  61021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61022. _ezchip_macro_read_value_ &= ~(0xFF); \
  61023. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  61024. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61025. }
  61026. #define SET_GPIO_37_doen_dsp_JTDOEn_pad { \
  61027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61028. _ezchip_macro_read_value_ &= ~(0xFF); \
  61029. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  61030. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61031. }
  61032. #define SET_GPIO_37_doen_dsp_JTDO_pad { \
  61033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61034. _ezchip_macro_read_value_ &= ~(0xFF); \
  61035. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  61036. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61037. }
  61038. #define SET_GPIO_37_doen_i2c0_pad_sck_oe { \
  61039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61040. _ezchip_macro_read_value_ &= ~(0xFF); \
  61041. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  61042. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61043. }
  61044. #define SET_GPIO_37_doen_i2c0_pad_sda_oe { \
  61045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61046. _ezchip_macro_read_value_ &= ~(0xFF); \
  61047. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  61048. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61049. }
  61050. #define SET_GPIO_37_doen_i2c1_pad_sck_oe { \
  61051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61052. _ezchip_macro_read_value_ &= ~(0xFF); \
  61053. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  61054. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61055. }
  61056. #define SET_GPIO_37_doen_i2c1_pad_sda_oe { \
  61057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61058. _ezchip_macro_read_value_ &= ~(0xFF); \
  61059. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  61060. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61061. }
  61062. #define SET_GPIO_37_doen_i2c2_pad_sck_oe { \
  61063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61064. _ezchip_macro_read_value_ &= ~(0xFF); \
  61065. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  61066. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61067. }
  61068. #define SET_GPIO_37_doen_i2c2_pad_sda_oe { \
  61069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61070. _ezchip_macro_read_value_ &= ~(0xFF); \
  61071. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  61072. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61073. }
  61074. #define SET_GPIO_37_doen_i2c3_pad_sck_oe { \
  61075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61076. _ezchip_macro_read_value_ &= ~(0xFF); \
  61077. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  61078. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61079. }
  61080. #define SET_GPIO_37_doen_i2c3_pad_sda_oe { \
  61081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61082. _ezchip_macro_read_value_ &= ~(0xFF); \
  61083. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  61084. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61085. }
  61086. #define SET_GPIO_37_doen_i2srx_bclk_out { \
  61087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61088. _ezchip_macro_read_value_ &= ~(0xFF); \
  61089. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  61090. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61091. }
  61092. #define SET_GPIO_37_doen_i2srx_bclk_out_oen { \
  61093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61094. _ezchip_macro_read_value_ &= ~(0xFF); \
  61095. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  61096. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61097. }
  61098. #define SET_GPIO_37_doen_i2srx_lrck_out { \
  61099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61100. _ezchip_macro_read_value_ &= ~(0xFF); \
  61101. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  61102. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61103. }
  61104. #define SET_GPIO_37_doen_i2srx_lrck_out_oen { \
  61105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61106. _ezchip_macro_read_value_ &= ~(0xFF); \
  61107. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  61108. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61109. }
  61110. #define SET_GPIO_37_doen_i2srx_mclk_out { \
  61111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61112. _ezchip_macro_read_value_ &= ~(0xFF); \
  61113. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  61114. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61115. }
  61116. #define SET_GPIO_37_doen_i2stx_bclk_out { \
  61117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61118. _ezchip_macro_read_value_ &= ~(0xFF); \
  61119. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  61120. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61121. }
  61122. #define SET_GPIO_37_doen_i2stx_bclk_out_oen { \
  61123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61124. _ezchip_macro_read_value_ &= ~(0xFF); \
  61125. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  61126. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61127. }
  61128. #define SET_GPIO_37_doen_i2stx_lrck_out { \
  61129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61130. _ezchip_macro_read_value_ &= ~(0xFF); \
  61131. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  61132. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61133. }
  61134. #define SET_GPIO_37_doen_i2stx_lrckout_oen { \
  61135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61136. _ezchip_macro_read_value_ &= ~(0xFF); \
  61137. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  61138. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61139. }
  61140. #define SET_GPIO_37_doen_i2stx_mclk_out { \
  61141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61142. _ezchip_macro_read_value_ &= ~(0xFF); \
  61143. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  61144. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61145. }
  61146. #define SET_GPIO_37_doen_i2stx_sdout0 { \
  61147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61148. _ezchip_macro_read_value_ &= ~(0xFF); \
  61149. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  61150. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61151. }
  61152. #define SET_GPIO_37_doen_i2stx_sdout1 { \
  61153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61154. _ezchip_macro_read_value_ &= ~(0xFF); \
  61155. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  61156. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61157. }
  61158. #define SET_GPIO_37_doen_lcd_pad_csm_n { \
  61159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61160. _ezchip_macro_read_value_ &= ~(0xFF); \
  61161. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  61162. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61163. }
  61164. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit0 { \
  61165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61166. _ezchip_macro_read_value_ &= ~(0xFF); \
  61167. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  61168. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61169. }
  61170. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit1 { \
  61171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61172. _ezchip_macro_read_value_ &= ~(0xFF); \
  61173. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  61174. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61175. }
  61176. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit2 { \
  61177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61178. _ezchip_macro_read_value_ &= ~(0xFF); \
  61179. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  61180. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61181. }
  61182. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit3 { \
  61183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61184. _ezchip_macro_read_value_ &= ~(0xFF); \
  61185. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  61186. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61187. }
  61188. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit4 { \
  61189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61190. _ezchip_macro_read_value_ &= ~(0xFF); \
  61191. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  61192. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61193. }
  61194. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit5 { \
  61195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61196. _ezchip_macro_read_value_ &= ~(0xFF); \
  61197. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  61198. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61199. }
  61200. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit6 { \
  61201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61202. _ezchip_macro_read_value_ &= ~(0xFF); \
  61203. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  61204. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61205. }
  61206. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit7 { \
  61207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61208. _ezchip_macro_read_value_ &= ~(0xFF); \
  61209. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  61210. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61211. }
  61212. #define SET_GPIO_37_doen_pwm_pad_out_bit0 { \
  61213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61214. _ezchip_macro_read_value_ &= ~(0xFF); \
  61215. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  61216. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61217. }
  61218. #define SET_GPIO_37_doen_pwm_pad_out_bit1 { \
  61219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61220. _ezchip_macro_read_value_ &= ~(0xFF); \
  61221. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  61222. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61223. }
  61224. #define SET_GPIO_37_doen_pwm_pad_out_bit2 { \
  61225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61226. _ezchip_macro_read_value_ &= ~(0xFF); \
  61227. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  61228. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61229. }
  61230. #define SET_GPIO_37_doen_pwm_pad_out_bit3 { \
  61231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61232. _ezchip_macro_read_value_ &= ~(0xFF); \
  61233. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  61234. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61235. }
  61236. #define SET_GPIO_37_doen_pwm_pad_out_bit4 { \
  61237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61238. _ezchip_macro_read_value_ &= ~(0xFF); \
  61239. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  61240. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61241. }
  61242. #define SET_GPIO_37_doen_pwm_pad_out_bit5 { \
  61243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61244. _ezchip_macro_read_value_ &= ~(0xFF); \
  61245. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  61246. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61247. }
  61248. #define SET_GPIO_37_doen_pwm_pad_out_bit6 { \
  61249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61250. _ezchip_macro_read_value_ &= ~(0xFF); \
  61251. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  61252. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61253. }
  61254. #define SET_GPIO_37_doen_pwm_pad_out_bit7 { \
  61255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61256. _ezchip_macro_read_value_ &= ~(0xFF); \
  61257. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  61258. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61259. }
  61260. #define SET_GPIO_37_doen_pwmdac_left_out { \
  61261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61262. _ezchip_macro_read_value_ &= ~(0xFF); \
  61263. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  61264. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61265. }
  61266. #define SET_GPIO_37_doen_pwmdac_right_out { \
  61267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61268. _ezchip_macro_read_value_ &= ~(0xFF); \
  61269. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  61270. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61271. }
  61272. #define SET_GPIO_37_doen_qspi_csn1_out { \
  61273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61274. _ezchip_macro_read_value_ &= ~(0xFF); \
  61275. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  61276. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61277. }
  61278. #define SET_GPIO_37_doen_qspi_csn2_out { \
  61279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61280. _ezchip_macro_read_value_ &= ~(0xFF); \
  61281. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  61282. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61283. }
  61284. #define SET_GPIO_37_doen_qspi_csn3_out { \
  61285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61286. _ezchip_macro_read_value_ &= ~(0xFF); \
  61287. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  61288. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61289. }
  61290. #define SET_GPIO_37_doen_register23_SCFG_cmsensor_rst0 { \
  61291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61292. _ezchip_macro_read_value_ &= ~(0xFF); \
  61293. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  61294. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61295. }
  61296. #define SET_GPIO_37_doen_register23_SCFG_cmsensor_rst1 { \
  61297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61298. _ezchip_macro_read_value_ &= ~(0xFF); \
  61299. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  61300. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61301. }
  61302. #define SET_GPIO_37_doen_register32_SCFG_gmac_phy_rstn { \
  61303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61304. _ezchip_macro_read_value_ &= ~(0xFF); \
  61305. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  61306. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61307. }
  61308. #define SET_GPIO_37_doen_sdio0_pad_card_power_en { \
  61309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61310. _ezchip_macro_read_value_ &= ~(0xFF); \
  61311. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  61312. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61313. }
  61314. #define SET_GPIO_37_doen_sdio0_pad_cclk_out { \
  61315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61316. _ezchip_macro_read_value_ &= ~(0xFF); \
  61317. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  61318. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61319. }
  61320. #define SET_GPIO_37_doen_sdio0_pad_ccmd_oe { \
  61321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61322. _ezchip_macro_read_value_ &= ~(0xFF); \
  61323. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  61324. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61325. }
  61326. #define SET_GPIO_37_doen_sdio0_pad_ccmd_out { \
  61327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61328. _ezchip_macro_read_value_ &= ~(0xFF); \
  61329. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  61330. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61331. }
  61332. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit0 { \
  61333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61334. _ezchip_macro_read_value_ &= ~(0xFF); \
  61335. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  61336. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61337. }
  61338. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit1 { \
  61339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61340. _ezchip_macro_read_value_ &= ~(0xFF); \
  61341. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  61342. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61343. }
  61344. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit2 { \
  61345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61346. _ezchip_macro_read_value_ &= ~(0xFF); \
  61347. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  61348. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61349. }
  61350. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit3 { \
  61351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61352. _ezchip_macro_read_value_ &= ~(0xFF); \
  61353. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  61354. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61355. }
  61356. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit4 { \
  61357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61358. _ezchip_macro_read_value_ &= ~(0xFF); \
  61359. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  61360. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61361. }
  61362. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit5 { \
  61363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61364. _ezchip_macro_read_value_ &= ~(0xFF); \
  61365. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  61366. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61367. }
  61368. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit6 { \
  61369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61370. _ezchip_macro_read_value_ &= ~(0xFF); \
  61371. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  61372. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61373. }
  61374. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit7 { \
  61375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61376. _ezchip_macro_read_value_ &= ~(0xFF); \
  61377. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  61378. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61379. }
  61380. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit0 { \
  61381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61382. _ezchip_macro_read_value_ &= ~(0xFF); \
  61383. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  61384. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61385. }
  61386. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit1 { \
  61387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61388. _ezchip_macro_read_value_ &= ~(0xFF); \
  61389. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  61390. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61391. }
  61392. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit2 { \
  61393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61394. _ezchip_macro_read_value_ &= ~(0xFF); \
  61395. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  61396. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61397. }
  61398. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit3 { \
  61399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61400. _ezchip_macro_read_value_ &= ~(0xFF); \
  61401. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  61402. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61403. }
  61404. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit4 { \
  61405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61406. _ezchip_macro_read_value_ &= ~(0xFF); \
  61407. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  61408. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61409. }
  61410. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit5 { \
  61411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61412. _ezchip_macro_read_value_ &= ~(0xFF); \
  61413. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  61414. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61415. }
  61416. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit6 { \
  61417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61418. _ezchip_macro_read_value_ &= ~(0xFF); \
  61419. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  61420. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61421. }
  61422. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit7 { \
  61423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61424. _ezchip_macro_read_value_ &= ~(0xFF); \
  61425. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  61426. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61427. }
  61428. #define SET_GPIO_37_doen_sdio0_pad_rst_n { \
  61429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61430. _ezchip_macro_read_value_ &= ~(0xFF); \
  61431. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  61432. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61433. }
  61434. #define SET_GPIO_37_doen_sdio1_pad_card_power_en { \
  61435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61436. _ezchip_macro_read_value_ &= ~(0xFF); \
  61437. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  61438. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61439. }
  61440. #define SET_GPIO_37_doen_sdio1_pad_cclk_out { \
  61441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61442. _ezchip_macro_read_value_ &= ~(0xFF); \
  61443. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  61444. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61445. }
  61446. #define SET_GPIO_37_doen_sdio1_pad_ccmd_oe { \
  61447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61448. _ezchip_macro_read_value_ &= ~(0xFF); \
  61449. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  61450. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61451. }
  61452. #define SET_GPIO_37_doen_sdio1_pad_ccmd_out { \
  61453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61454. _ezchip_macro_read_value_ &= ~(0xFF); \
  61455. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  61456. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61457. }
  61458. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit0 { \
  61459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61460. _ezchip_macro_read_value_ &= ~(0xFF); \
  61461. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  61462. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61463. }
  61464. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit1 { \
  61465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61466. _ezchip_macro_read_value_ &= ~(0xFF); \
  61467. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  61468. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61469. }
  61470. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit2 { \
  61471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61472. _ezchip_macro_read_value_ &= ~(0xFF); \
  61473. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  61474. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61475. }
  61476. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit3 { \
  61477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61478. _ezchip_macro_read_value_ &= ~(0xFF); \
  61479. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  61480. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61481. }
  61482. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit4 { \
  61483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61484. _ezchip_macro_read_value_ &= ~(0xFF); \
  61485. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  61486. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61487. }
  61488. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit5 { \
  61489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61490. _ezchip_macro_read_value_ &= ~(0xFF); \
  61491. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  61492. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61493. }
  61494. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit6 { \
  61495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61496. _ezchip_macro_read_value_ &= ~(0xFF); \
  61497. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  61498. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61499. }
  61500. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit7 { \
  61501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61502. _ezchip_macro_read_value_ &= ~(0xFF); \
  61503. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  61504. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61505. }
  61506. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit0 { \
  61507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61508. _ezchip_macro_read_value_ &= ~(0xFF); \
  61509. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  61510. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61511. }
  61512. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit1 { \
  61513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61514. _ezchip_macro_read_value_ &= ~(0xFF); \
  61515. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  61516. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61517. }
  61518. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit2 { \
  61519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61520. _ezchip_macro_read_value_ &= ~(0xFF); \
  61521. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  61522. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61523. }
  61524. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit3 { \
  61525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61526. _ezchip_macro_read_value_ &= ~(0xFF); \
  61527. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  61528. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61529. }
  61530. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit4 { \
  61531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61532. _ezchip_macro_read_value_ &= ~(0xFF); \
  61533. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  61534. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61535. }
  61536. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit5 { \
  61537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61538. _ezchip_macro_read_value_ &= ~(0xFF); \
  61539. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  61540. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61541. }
  61542. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit6 { \
  61543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61544. _ezchip_macro_read_value_ &= ~(0xFF); \
  61545. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  61546. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61547. }
  61548. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit7 { \
  61549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61550. _ezchip_macro_read_value_ &= ~(0xFF); \
  61551. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  61552. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61553. }
  61554. #define SET_GPIO_37_doen_sdio1_pad_rst_n { \
  61555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61556. _ezchip_macro_read_value_ &= ~(0xFF); \
  61557. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  61558. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61559. }
  61560. #define SET_GPIO_37_doen_spdif_tx_sdout { \
  61561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61562. _ezchip_macro_read_value_ &= ~(0xFF); \
  61563. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  61564. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61565. }
  61566. #define SET_GPIO_37_doen_spdif_tx_sdout_oen { \
  61567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61568. _ezchip_macro_read_value_ &= ~(0xFF); \
  61569. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  61570. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61571. }
  61572. #define SET_GPIO_37_doen_spi0_pad_oe_n { \
  61573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61574. _ezchip_macro_read_value_ &= ~(0xFF); \
  61575. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  61576. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61577. }
  61578. #define SET_GPIO_37_doen_spi0_pad_sck_out { \
  61579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61580. _ezchip_macro_read_value_ &= ~(0xFF); \
  61581. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  61582. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61583. }
  61584. #define SET_GPIO_37_doen_spi0_pad_ss_0_n { \
  61585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61586. _ezchip_macro_read_value_ &= ~(0xFF); \
  61587. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  61588. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61589. }
  61590. #define SET_GPIO_37_doen_spi0_pad_ss_1_n { \
  61591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61592. _ezchip_macro_read_value_ &= ~(0xFF); \
  61593. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  61594. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61595. }
  61596. #define SET_GPIO_37_doen_spi0_pad_txd { \
  61597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61598. _ezchip_macro_read_value_ &= ~(0xFF); \
  61599. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  61600. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61601. }
  61602. #define SET_GPIO_37_doen_spi1_pad_oe_n { \
  61603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61604. _ezchip_macro_read_value_ &= ~(0xFF); \
  61605. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  61606. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61607. }
  61608. #define SET_GPIO_37_doen_spi1_pad_sck_out { \
  61609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61610. _ezchip_macro_read_value_ &= ~(0xFF); \
  61611. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  61612. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61613. }
  61614. #define SET_GPIO_37_doen_spi1_pad_ss_0_n { \
  61615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61616. _ezchip_macro_read_value_ &= ~(0xFF); \
  61617. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  61618. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61619. }
  61620. #define SET_GPIO_37_doen_spi1_pad_ss_1_n { \
  61621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61622. _ezchip_macro_read_value_ &= ~(0xFF); \
  61623. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  61624. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61625. }
  61626. #define SET_GPIO_37_doen_spi1_pad_txd { \
  61627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61628. _ezchip_macro_read_value_ &= ~(0xFF); \
  61629. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  61630. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61631. }
  61632. #define SET_GPIO_37_doen_spi2_pad_oe_n { \
  61633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61634. _ezchip_macro_read_value_ &= ~(0xFF); \
  61635. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  61636. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61637. }
  61638. #define SET_GPIO_37_doen_spi2_pad_sck_out { \
  61639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61640. _ezchip_macro_read_value_ &= ~(0xFF); \
  61641. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  61642. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61643. }
  61644. #define SET_GPIO_37_doen_spi2_pad_ss_0_n { \
  61645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61646. _ezchip_macro_read_value_ &= ~(0xFF); \
  61647. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  61648. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61649. }
  61650. #define SET_GPIO_37_doen_spi2_pad_ss_1_n { \
  61651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61652. _ezchip_macro_read_value_ &= ~(0xFF); \
  61653. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  61654. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61655. }
  61656. #define SET_GPIO_37_doen_spi2_pad_txd { \
  61657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61658. _ezchip_macro_read_value_ &= ~(0xFF); \
  61659. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  61660. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61661. }
  61662. #define SET_GPIO_37_doen_spi2ahb_pad_oe_n_bit0 { \
  61663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61664. _ezchip_macro_read_value_ &= ~(0xFF); \
  61665. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  61666. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61667. }
  61668. #define SET_GPIO_37_doen_spi2ahb_pad_oe_n_bit1 { \
  61669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61670. _ezchip_macro_read_value_ &= ~(0xFF); \
  61671. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  61672. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61673. }
  61674. #define SET_GPIO_37_doen_spi2ahb_pad_oe_n_bit2 { \
  61675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61676. _ezchip_macro_read_value_ &= ~(0xFF); \
  61677. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  61678. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61679. }
  61680. #define SET_GPIO_37_doen_spi2ahb_pad_oe_n_bit3 { \
  61681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61682. _ezchip_macro_read_value_ &= ~(0xFF); \
  61683. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  61684. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61685. }
  61686. #define SET_GPIO_37_doen_spi2ahb_pad_txd_bit0 { \
  61687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61688. _ezchip_macro_read_value_ &= ~(0xFF); \
  61689. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  61690. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61691. }
  61692. #define SET_GPIO_37_doen_spi2ahb_pad_txd_bit1 { \
  61693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61694. _ezchip_macro_read_value_ &= ~(0xFF); \
  61695. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  61696. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61697. }
  61698. #define SET_GPIO_37_doen_spi2ahb_pad_txd_bit2 { \
  61699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61700. _ezchip_macro_read_value_ &= ~(0xFF); \
  61701. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  61702. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61703. }
  61704. #define SET_GPIO_37_doen_spi2ahb_pad_txd_bit3 { \
  61705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61706. _ezchip_macro_read_value_ &= ~(0xFF); \
  61707. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  61708. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61709. }
  61710. #define SET_GPIO_37_doen_spi3_pad_oe_n { \
  61711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61712. _ezchip_macro_read_value_ &= ~(0xFF); \
  61713. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  61714. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61715. }
  61716. #define SET_GPIO_37_doen_spi3_pad_sck_out { \
  61717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61718. _ezchip_macro_read_value_ &= ~(0xFF); \
  61719. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  61720. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61721. }
  61722. #define SET_GPIO_37_doen_spi3_pad_ss_0_n { \
  61723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61724. _ezchip_macro_read_value_ &= ~(0xFF); \
  61725. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  61726. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61727. }
  61728. #define SET_GPIO_37_doen_spi3_pad_ss_1_n { \
  61729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61730. _ezchip_macro_read_value_ &= ~(0xFF); \
  61731. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  61732. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61733. }
  61734. #define SET_GPIO_37_doen_spi3_pad_txd { \
  61735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61736. _ezchip_macro_read_value_ &= ~(0xFF); \
  61737. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  61738. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61739. }
  61740. #define SET_GPIO_37_doen_uart0_pad_dtrn { \
  61741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61742. _ezchip_macro_read_value_ &= ~(0xFF); \
  61743. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  61744. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61745. }
  61746. #define SET_GPIO_37_doen_uart0_pad_rtsn { \
  61747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61748. _ezchip_macro_read_value_ &= ~(0xFF); \
  61749. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  61750. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61751. }
  61752. #define SET_GPIO_37_doen_uart0_pad_sout { \
  61753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61754. _ezchip_macro_read_value_ &= ~(0xFF); \
  61755. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  61756. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61757. }
  61758. #define SET_GPIO_37_doen_uart1_pad_sout { \
  61759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61760. _ezchip_macro_read_value_ &= ~(0xFF); \
  61761. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  61762. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61763. }
  61764. #define SET_GPIO_37_doen_uart2_pad_dtr_n { \
  61765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61766. _ezchip_macro_read_value_ &= ~(0xFF); \
  61767. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  61768. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61769. }
  61770. #define SET_GPIO_37_doen_uart2_pad_rts_n { \
  61771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61772. _ezchip_macro_read_value_ &= ~(0xFF); \
  61773. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  61774. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61775. }
  61776. #define SET_GPIO_37_doen_uart2_pad_sout { \
  61777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61778. _ezchip_macro_read_value_ &= ~(0xFF); \
  61779. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  61780. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61781. }
  61782. #define SET_GPIO_37_doen_uart3_pad_sout { \
  61783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61784. _ezchip_macro_read_value_ &= ~(0xFF); \
  61785. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  61786. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61787. }
  61788. #define SET_GPIO_37_doen_usb_drv_bus { \
  61789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61790. _ezchip_macro_read_value_ &= ~(0xFF); \
  61791. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  61792. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61793. }
  61794. #define SET_GPIO_38_dout_reverse_(en) { \
  61795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61796. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  61797. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  61798. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61799. }
  61800. #define SET_GPIO_38_dout_LOW { \
  61801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61802. _ezchip_macro_read_value_ &= ~(0xFF); \
  61803. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  61804. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61805. }
  61806. #define SET_GPIO_38_dout_HIGH { \
  61807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61808. _ezchip_macro_read_value_ &= ~(0xFF); \
  61809. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  61810. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61811. }
  61812. #define SET_GPIO_38_dout_clk_gmac_tophyref { \
  61813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61814. _ezchip_macro_read_value_ &= ~(0xFF); \
  61815. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  61816. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61817. }
  61818. #define SET_GPIO_38_dout_cpu_jtag_tdo { \
  61819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61820. _ezchip_macro_read_value_ &= ~(0xFF); \
  61821. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  61822. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61823. }
  61824. #define SET_GPIO_38_dout_cpu_jtag_tdo_oen { \
  61825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61826. _ezchip_macro_read_value_ &= ~(0xFF); \
  61827. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  61828. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61829. }
  61830. #define SET_GPIO_38_dout_dmic_clk_out { \
  61831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61832. _ezchip_macro_read_value_ &= ~(0xFF); \
  61833. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  61834. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61835. }
  61836. #define SET_GPIO_38_dout_dsp_JTDOEn_pad { \
  61837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61838. _ezchip_macro_read_value_ &= ~(0xFF); \
  61839. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  61840. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61841. }
  61842. #define SET_GPIO_38_dout_dsp_JTDO_pad { \
  61843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61844. _ezchip_macro_read_value_ &= ~(0xFF); \
  61845. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  61846. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61847. }
  61848. #define SET_GPIO_38_dout_i2c0_pad_sck_oe { \
  61849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61850. _ezchip_macro_read_value_ &= ~(0xFF); \
  61851. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  61852. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61853. }
  61854. #define SET_GPIO_38_dout_i2c0_pad_sda_oe { \
  61855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61856. _ezchip_macro_read_value_ &= ~(0xFF); \
  61857. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  61858. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61859. }
  61860. #define SET_GPIO_38_dout_i2c1_pad_sck_oe { \
  61861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61862. _ezchip_macro_read_value_ &= ~(0xFF); \
  61863. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  61864. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61865. }
  61866. #define SET_GPIO_38_dout_i2c1_pad_sda_oe { \
  61867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61868. _ezchip_macro_read_value_ &= ~(0xFF); \
  61869. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  61870. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61871. }
  61872. #define SET_GPIO_38_dout_i2c2_pad_sck_oe { \
  61873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61874. _ezchip_macro_read_value_ &= ~(0xFF); \
  61875. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  61876. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61877. }
  61878. #define SET_GPIO_38_dout_i2c2_pad_sda_oe { \
  61879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61880. _ezchip_macro_read_value_ &= ~(0xFF); \
  61881. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  61882. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61883. }
  61884. #define SET_GPIO_38_dout_i2c3_pad_sck_oe { \
  61885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61886. _ezchip_macro_read_value_ &= ~(0xFF); \
  61887. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  61888. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61889. }
  61890. #define SET_GPIO_38_dout_i2c3_pad_sda_oe { \
  61891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61892. _ezchip_macro_read_value_ &= ~(0xFF); \
  61893. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  61894. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61895. }
  61896. #define SET_GPIO_38_dout_i2srx_bclk_out { \
  61897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61898. _ezchip_macro_read_value_ &= ~(0xFF); \
  61899. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  61900. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61901. }
  61902. #define SET_GPIO_38_dout_i2srx_bclk_out_oen { \
  61903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61904. _ezchip_macro_read_value_ &= ~(0xFF); \
  61905. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  61906. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61907. }
  61908. #define SET_GPIO_38_dout_i2srx_lrck_out { \
  61909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61910. _ezchip_macro_read_value_ &= ~(0xFF); \
  61911. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  61912. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61913. }
  61914. #define SET_GPIO_38_dout_i2srx_lrck_out_oen { \
  61915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61916. _ezchip_macro_read_value_ &= ~(0xFF); \
  61917. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  61918. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61919. }
  61920. #define SET_GPIO_38_dout_i2srx_mclk_out { \
  61921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61922. _ezchip_macro_read_value_ &= ~(0xFF); \
  61923. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  61924. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61925. }
  61926. #define SET_GPIO_38_dout_i2stx_bclk_out { \
  61927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61928. _ezchip_macro_read_value_ &= ~(0xFF); \
  61929. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  61930. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61931. }
  61932. #define SET_GPIO_38_dout_i2stx_bclk_out_oen { \
  61933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61934. _ezchip_macro_read_value_ &= ~(0xFF); \
  61935. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  61936. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61937. }
  61938. #define SET_GPIO_38_dout_i2stx_lrck_out { \
  61939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61940. _ezchip_macro_read_value_ &= ~(0xFF); \
  61941. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  61942. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61943. }
  61944. #define SET_GPIO_38_dout_i2stx_lrckout_oen { \
  61945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61946. _ezchip_macro_read_value_ &= ~(0xFF); \
  61947. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  61948. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61949. }
  61950. #define SET_GPIO_38_dout_i2stx_mclk_out { \
  61951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61952. _ezchip_macro_read_value_ &= ~(0xFF); \
  61953. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  61954. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61955. }
  61956. #define SET_GPIO_38_dout_i2stx_sdout0 { \
  61957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61958. _ezchip_macro_read_value_ &= ~(0xFF); \
  61959. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  61960. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61961. }
  61962. #define SET_GPIO_38_dout_i2stx_sdout1 { \
  61963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61964. _ezchip_macro_read_value_ &= ~(0xFF); \
  61965. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  61966. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61967. }
  61968. #define SET_GPIO_38_dout_lcd_pad_csm_n { \
  61969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61970. _ezchip_macro_read_value_ &= ~(0xFF); \
  61971. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  61972. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61973. }
  61974. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit0 { \
  61975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61976. _ezchip_macro_read_value_ &= ~(0xFF); \
  61977. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  61978. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61979. }
  61980. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit1 { \
  61981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61982. _ezchip_macro_read_value_ &= ~(0xFF); \
  61983. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  61984. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61985. }
  61986. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit2 { \
  61987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61988. _ezchip_macro_read_value_ &= ~(0xFF); \
  61989. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  61990. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61991. }
  61992. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit3 { \
  61993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61994. _ezchip_macro_read_value_ &= ~(0xFF); \
  61995. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  61996. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61997. }
  61998. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit4 { \
  61999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62000. _ezchip_macro_read_value_ &= ~(0xFF); \
  62001. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  62002. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62003. }
  62004. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit5 { \
  62005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62006. _ezchip_macro_read_value_ &= ~(0xFF); \
  62007. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  62008. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62009. }
  62010. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit6 { \
  62011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62012. _ezchip_macro_read_value_ &= ~(0xFF); \
  62013. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  62014. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62015. }
  62016. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit7 { \
  62017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62018. _ezchip_macro_read_value_ &= ~(0xFF); \
  62019. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  62020. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62021. }
  62022. #define SET_GPIO_38_dout_pwm_pad_out_bit0 { \
  62023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62024. _ezchip_macro_read_value_ &= ~(0xFF); \
  62025. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  62026. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62027. }
  62028. #define SET_GPIO_38_dout_pwm_pad_out_bit1 { \
  62029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62030. _ezchip_macro_read_value_ &= ~(0xFF); \
  62031. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  62032. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62033. }
  62034. #define SET_GPIO_38_dout_pwm_pad_out_bit2 { \
  62035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62036. _ezchip_macro_read_value_ &= ~(0xFF); \
  62037. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  62038. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62039. }
  62040. #define SET_GPIO_38_dout_pwm_pad_out_bit3 { \
  62041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62042. _ezchip_macro_read_value_ &= ~(0xFF); \
  62043. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  62044. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62045. }
  62046. #define SET_GPIO_38_dout_pwm_pad_out_bit4 { \
  62047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62048. _ezchip_macro_read_value_ &= ~(0xFF); \
  62049. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  62050. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62051. }
  62052. #define SET_GPIO_38_dout_pwm_pad_out_bit5 { \
  62053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62054. _ezchip_macro_read_value_ &= ~(0xFF); \
  62055. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  62056. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62057. }
  62058. #define SET_GPIO_38_dout_pwm_pad_out_bit6 { \
  62059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62060. _ezchip_macro_read_value_ &= ~(0xFF); \
  62061. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  62062. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62063. }
  62064. #define SET_GPIO_38_dout_pwm_pad_out_bit7 { \
  62065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62066. _ezchip_macro_read_value_ &= ~(0xFF); \
  62067. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  62068. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62069. }
  62070. #define SET_GPIO_38_dout_pwmdac_left_out { \
  62071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62072. _ezchip_macro_read_value_ &= ~(0xFF); \
  62073. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  62074. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62075. }
  62076. #define SET_GPIO_38_dout_pwmdac_right_out { \
  62077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62078. _ezchip_macro_read_value_ &= ~(0xFF); \
  62079. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  62080. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62081. }
  62082. #define SET_GPIO_38_dout_qspi_csn1_out { \
  62083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62084. _ezchip_macro_read_value_ &= ~(0xFF); \
  62085. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  62086. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62087. }
  62088. #define SET_GPIO_38_dout_qspi_csn2_out { \
  62089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62090. _ezchip_macro_read_value_ &= ~(0xFF); \
  62091. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  62092. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62093. }
  62094. #define SET_GPIO_38_dout_qspi_csn3_out { \
  62095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62096. _ezchip_macro_read_value_ &= ~(0xFF); \
  62097. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  62098. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62099. }
  62100. #define SET_GPIO_38_dout_register23_SCFG_cmsensor_rst0 { \
  62101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62102. _ezchip_macro_read_value_ &= ~(0xFF); \
  62103. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  62104. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62105. }
  62106. #define SET_GPIO_38_dout_register23_SCFG_cmsensor_rst1 { \
  62107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62108. _ezchip_macro_read_value_ &= ~(0xFF); \
  62109. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  62110. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62111. }
  62112. #define SET_GPIO_38_dout_register32_SCFG_gmac_phy_rstn { \
  62113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62114. _ezchip_macro_read_value_ &= ~(0xFF); \
  62115. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  62116. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62117. }
  62118. #define SET_GPIO_38_dout_sdio0_pad_card_power_en { \
  62119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62120. _ezchip_macro_read_value_ &= ~(0xFF); \
  62121. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  62122. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62123. }
  62124. #define SET_GPIO_38_dout_sdio0_pad_cclk_out { \
  62125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62126. _ezchip_macro_read_value_ &= ~(0xFF); \
  62127. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  62128. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62129. }
  62130. #define SET_GPIO_38_dout_sdio0_pad_ccmd_oe { \
  62131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62132. _ezchip_macro_read_value_ &= ~(0xFF); \
  62133. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  62134. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62135. }
  62136. #define SET_GPIO_38_dout_sdio0_pad_ccmd_out { \
  62137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62138. _ezchip_macro_read_value_ &= ~(0xFF); \
  62139. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  62140. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62141. }
  62142. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit0 { \
  62143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62144. _ezchip_macro_read_value_ &= ~(0xFF); \
  62145. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  62146. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62147. }
  62148. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit1 { \
  62149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62150. _ezchip_macro_read_value_ &= ~(0xFF); \
  62151. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  62152. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62153. }
  62154. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit2 { \
  62155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62156. _ezchip_macro_read_value_ &= ~(0xFF); \
  62157. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  62158. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62159. }
  62160. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit3 { \
  62161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62162. _ezchip_macro_read_value_ &= ~(0xFF); \
  62163. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  62164. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62165. }
  62166. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit4 { \
  62167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62168. _ezchip_macro_read_value_ &= ~(0xFF); \
  62169. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  62170. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62171. }
  62172. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit5 { \
  62173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62174. _ezchip_macro_read_value_ &= ~(0xFF); \
  62175. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  62176. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62177. }
  62178. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit6 { \
  62179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62180. _ezchip_macro_read_value_ &= ~(0xFF); \
  62181. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  62182. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62183. }
  62184. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit7 { \
  62185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62186. _ezchip_macro_read_value_ &= ~(0xFF); \
  62187. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  62188. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62189. }
  62190. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit0 { \
  62191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62192. _ezchip_macro_read_value_ &= ~(0xFF); \
  62193. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  62194. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62195. }
  62196. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit1 { \
  62197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62198. _ezchip_macro_read_value_ &= ~(0xFF); \
  62199. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  62200. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62201. }
  62202. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit2 { \
  62203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62204. _ezchip_macro_read_value_ &= ~(0xFF); \
  62205. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  62206. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62207. }
  62208. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit3 { \
  62209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62210. _ezchip_macro_read_value_ &= ~(0xFF); \
  62211. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  62212. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62213. }
  62214. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit4 { \
  62215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62216. _ezchip_macro_read_value_ &= ~(0xFF); \
  62217. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  62218. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62219. }
  62220. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit5 { \
  62221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62222. _ezchip_macro_read_value_ &= ~(0xFF); \
  62223. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  62224. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62225. }
  62226. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit6 { \
  62227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62228. _ezchip_macro_read_value_ &= ~(0xFF); \
  62229. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  62230. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62231. }
  62232. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit7 { \
  62233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62234. _ezchip_macro_read_value_ &= ~(0xFF); \
  62235. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  62236. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62237. }
  62238. #define SET_GPIO_38_dout_sdio0_pad_rst_n { \
  62239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62240. _ezchip_macro_read_value_ &= ~(0xFF); \
  62241. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  62242. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62243. }
  62244. #define SET_GPIO_38_dout_sdio1_pad_card_power_en { \
  62245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62246. _ezchip_macro_read_value_ &= ~(0xFF); \
  62247. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  62248. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62249. }
  62250. #define SET_GPIO_38_dout_sdio1_pad_cclk_out { \
  62251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62252. _ezchip_macro_read_value_ &= ~(0xFF); \
  62253. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  62254. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62255. }
  62256. #define SET_GPIO_38_dout_sdio1_pad_ccmd_oe { \
  62257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62258. _ezchip_macro_read_value_ &= ~(0xFF); \
  62259. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  62260. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62261. }
  62262. #define SET_GPIO_38_dout_sdio1_pad_ccmd_out { \
  62263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62264. _ezchip_macro_read_value_ &= ~(0xFF); \
  62265. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  62266. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62267. }
  62268. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit0 { \
  62269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62270. _ezchip_macro_read_value_ &= ~(0xFF); \
  62271. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  62272. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62273. }
  62274. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit1 { \
  62275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62276. _ezchip_macro_read_value_ &= ~(0xFF); \
  62277. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  62278. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62279. }
  62280. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit2 { \
  62281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62282. _ezchip_macro_read_value_ &= ~(0xFF); \
  62283. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  62284. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62285. }
  62286. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit3 { \
  62287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62288. _ezchip_macro_read_value_ &= ~(0xFF); \
  62289. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  62290. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62291. }
  62292. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit4 { \
  62293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62294. _ezchip_macro_read_value_ &= ~(0xFF); \
  62295. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  62296. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62297. }
  62298. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit5 { \
  62299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62300. _ezchip_macro_read_value_ &= ~(0xFF); \
  62301. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  62302. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62303. }
  62304. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit6 { \
  62305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62306. _ezchip_macro_read_value_ &= ~(0xFF); \
  62307. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  62308. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62309. }
  62310. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit7 { \
  62311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62312. _ezchip_macro_read_value_ &= ~(0xFF); \
  62313. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  62314. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62315. }
  62316. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit0 { \
  62317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62318. _ezchip_macro_read_value_ &= ~(0xFF); \
  62319. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  62320. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62321. }
  62322. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit1 { \
  62323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62324. _ezchip_macro_read_value_ &= ~(0xFF); \
  62325. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  62326. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62327. }
  62328. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit2 { \
  62329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62330. _ezchip_macro_read_value_ &= ~(0xFF); \
  62331. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  62332. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62333. }
  62334. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit3 { \
  62335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62336. _ezchip_macro_read_value_ &= ~(0xFF); \
  62337. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  62338. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62339. }
  62340. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit4 { \
  62341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62342. _ezchip_macro_read_value_ &= ~(0xFF); \
  62343. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  62344. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62345. }
  62346. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit5 { \
  62347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62348. _ezchip_macro_read_value_ &= ~(0xFF); \
  62349. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  62350. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62351. }
  62352. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit6 { \
  62353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62354. _ezchip_macro_read_value_ &= ~(0xFF); \
  62355. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  62356. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62357. }
  62358. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit7 { \
  62359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62360. _ezchip_macro_read_value_ &= ~(0xFF); \
  62361. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  62362. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62363. }
  62364. #define SET_GPIO_38_dout_sdio1_pad_rst_n { \
  62365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62366. _ezchip_macro_read_value_ &= ~(0xFF); \
  62367. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  62368. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62369. }
  62370. #define SET_GPIO_38_dout_spdif_tx_sdout { \
  62371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62372. _ezchip_macro_read_value_ &= ~(0xFF); \
  62373. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  62374. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62375. }
  62376. #define SET_GPIO_38_dout_spdif_tx_sdout_oen { \
  62377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62378. _ezchip_macro_read_value_ &= ~(0xFF); \
  62379. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  62380. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62381. }
  62382. #define SET_GPIO_38_dout_spi0_pad_oe_n { \
  62383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62384. _ezchip_macro_read_value_ &= ~(0xFF); \
  62385. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  62386. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62387. }
  62388. #define SET_GPIO_38_dout_spi0_pad_sck_out { \
  62389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62390. _ezchip_macro_read_value_ &= ~(0xFF); \
  62391. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  62392. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62393. }
  62394. #define SET_GPIO_38_dout_spi0_pad_ss_0_n { \
  62395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62396. _ezchip_macro_read_value_ &= ~(0xFF); \
  62397. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  62398. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62399. }
  62400. #define SET_GPIO_38_dout_spi0_pad_ss_1_n { \
  62401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62402. _ezchip_macro_read_value_ &= ~(0xFF); \
  62403. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  62404. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62405. }
  62406. #define SET_GPIO_38_dout_spi0_pad_txd { \
  62407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62408. _ezchip_macro_read_value_ &= ~(0xFF); \
  62409. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  62410. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62411. }
  62412. #define SET_GPIO_38_dout_spi1_pad_oe_n { \
  62413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62414. _ezchip_macro_read_value_ &= ~(0xFF); \
  62415. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  62416. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62417. }
  62418. #define SET_GPIO_38_dout_spi1_pad_sck_out { \
  62419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62420. _ezchip_macro_read_value_ &= ~(0xFF); \
  62421. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  62422. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62423. }
  62424. #define SET_GPIO_38_dout_spi1_pad_ss_0_n { \
  62425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62426. _ezchip_macro_read_value_ &= ~(0xFF); \
  62427. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  62428. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62429. }
  62430. #define SET_GPIO_38_dout_spi1_pad_ss_1_n { \
  62431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62432. _ezchip_macro_read_value_ &= ~(0xFF); \
  62433. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  62434. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62435. }
  62436. #define SET_GPIO_38_dout_spi1_pad_txd { \
  62437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62438. _ezchip_macro_read_value_ &= ~(0xFF); \
  62439. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  62440. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62441. }
  62442. #define SET_GPIO_38_dout_spi2_pad_oe_n { \
  62443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62444. _ezchip_macro_read_value_ &= ~(0xFF); \
  62445. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  62446. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62447. }
  62448. #define SET_GPIO_38_dout_spi2_pad_sck_out { \
  62449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62450. _ezchip_macro_read_value_ &= ~(0xFF); \
  62451. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  62452. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62453. }
  62454. #define SET_GPIO_38_dout_spi2_pad_ss_0_n { \
  62455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62456. _ezchip_macro_read_value_ &= ~(0xFF); \
  62457. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  62458. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62459. }
  62460. #define SET_GPIO_38_dout_spi2_pad_ss_1_n { \
  62461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62462. _ezchip_macro_read_value_ &= ~(0xFF); \
  62463. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  62464. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62465. }
  62466. #define SET_GPIO_38_dout_spi2_pad_txd { \
  62467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62468. _ezchip_macro_read_value_ &= ~(0xFF); \
  62469. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  62470. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62471. }
  62472. #define SET_GPIO_38_dout_spi2ahb_pad_oe_n_bit0 { \
  62473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62474. _ezchip_macro_read_value_ &= ~(0xFF); \
  62475. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  62476. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62477. }
  62478. #define SET_GPIO_38_dout_spi2ahb_pad_oe_n_bit1 { \
  62479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62480. _ezchip_macro_read_value_ &= ~(0xFF); \
  62481. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  62482. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62483. }
  62484. #define SET_GPIO_38_dout_spi2ahb_pad_oe_n_bit2 { \
  62485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62486. _ezchip_macro_read_value_ &= ~(0xFF); \
  62487. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  62488. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62489. }
  62490. #define SET_GPIO_38_dout_spi2ahb_pad_oe_n_bit3 { \
  62491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62492. _ezchip_macro_read_value_ &= ~(0xFF); \
  62493. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  62494. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62495. }
  62496. #define SET_GPIO_38_dout_spi2ahb_pad_txd_bit0 { \
  62497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62498. _ezchip_macro_read_value_ &= ~(0xFF); \
  62499. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  62500. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62501. }
  62502. #define SET_GPIO_38_dout_spi2ahb_pad_txd_bit1 { \
  62503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62504. _ezchip_macro_read_value_ &= ~(0xFF); \
  62505. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  62506. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62507. }
  62508. #define SET_GPIO_38_dout_spi2ahb_pad_txd_bit2 { \
  62509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62510. _ezchip_macro_read_value_ &= ~(0xFF); \
  62511. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  62512. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62513. }
  62514. #define SET_GPIO_38_dout_spi2ahb_pad_txd_bit3 { \
  62515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62516. _ezchip_macro_read_value_ &= ~(0xFF); \
  62517. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  62518. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62519. }
  62520. #define SET_GPIO_38_dout_spi3_pad_oe_n { \
  62521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62522. _ezchip_macro_read_value_ &= ~(0xFF); \
  62523. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  62524. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62525. }
  62526. #define SET_GPIO_38_dout_spi3_pad_sck_out { \
  62527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62528. _ezchip_macro_read_value_ &= ~(0xFF); \
  62529. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  62530. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62531. }
  62532. #define SET_GPIO_38_dout_spi3_pad_ss_0_n { \
  62533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62534. _ezchip_macro_read_value_ &= ~(0xFF); \
  62535. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  62536. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62537. }
  62538. #define SET_GPIO_38_dout_spi3_pad_ss_1_n { \
  62539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62540. _ezchip_macro_read_value_ &= ~(0xFF); \
  62541. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  62542. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62543. }
  62544. #define SET_GPIO_38_dout_spi3_pad_txd { \
  62545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62546. _ezchip_macro_read_value_ &= ~(0xFF); \
  62547. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  62548. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62549. }
  62550. #define SET_GPIO_38_dout_uart0_pad_dtrn { \
  62551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62552. _ezchip_macro_read_value_ &= ~(0xFF); \
  62553. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  62554. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62555. }
  62556. #define SET_GPIO_38_dout_uart0_pad_rtsn { \
  62557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62558. _ezchip_macro_read_value_ &= ~(0xFF); \
  62559. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  62560. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62561. }
  62562. #define SET_GPIO_38_dout_uart0_pad_sout { \
  62563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62564. _ezchip_macro_read_value_ &= ~(0xFF); \
  62565. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  62566. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62567. }
  62568. #define SET_GPIO_38_dout_uart1_pad_sout { \
  62569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62570. _ezchip_macro_read_value_ &= ~(0xFF); \
  62571. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  62572. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62573. }
  62574. #define SET_GPIO_38_dout_uart2_pad_dtr_n { \
  62575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62576. _ezchip_macro_read_value_ &= ~(0xFF); \
  62577. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  62578. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62579. }
  62580. #define SET_GPIO_38_dout_uart2_pad_rts_n { \
  62581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62582. _ezchip_macro_read_value_ &= ~(0xFF); \
  62583. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  62584. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62585. }
  62586. #define SET_GPIO_38_dout_uart2_pad_sout { \
  62587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62588. _ezchip_macro_read_value_ &= ~(0xFF); \
  62589. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  62590. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62591. }
  62592. #define SET_GPIO_38_dout_uart3_pad_sout { \
  62593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62594. _ezchip_macro_read_value_ &= ~(0xFF); \
  62595. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  62596. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62597. }
  62598. #define SET_GPIO_38_dout_usb_drv_bus { \
  62599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62600. _ezchip_macro_read_value_ &= ~(0xFF); \
  62601. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  62602. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62603. }
  62604. #define SET_GPIO_38_doen_reverse_(en) { \
  62605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62606. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  62607. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  62608. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62609. }
  62610. #define SET_GPIO_38_doen_LOW { \
  62611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62612. _ezchip_macro_read_value_ &= ~(0xFF); \
  62613. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  62614. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62615. }
  62616. #define SET_GPIO_38_doen_HIGH { \
  62617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62618. _ezchip_macro_read_value_ &= ~(0xFF); \
  62619. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  62620. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62621. }
  62622. #define SET_GPIO_38_doen_clk_gmac_tophyref { \
  62623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62624. _ezchip_macro_read_value_ &= ~(0xFF); \
  62625. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  62626. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62627. }
  62628. #define SET_GPIO_38_doen_cpu_jtag_tdo { \
  62629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62630. _ezchip_macro_read_value_ &= ~(0xFF); \
  62631. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  62632. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62633. }
  62634. #define SET_GPIO_38_doen_cpu_jtag_tdo_oen { \
  62635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62636. _ezchip_macro_read_value_ &= ~(0xFF); \
  62637. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  62638. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62639. }
  62640. #define SET_GPIO_38_doen_dmic_clk_out { \
  62641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62642. _ezchip_macro_read_value_ &= ~(0xFF); \
  62643. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  62644. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62645. }
  62646. #define SET_GPIO_38_doen_dsp_JTDOEn_pad { \
  62647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62648. _ezchip_macro_read_value_ &= ~(0xFF); \
  62649. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  62650. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62651. }
  62652. #define SET_GPIO_38_doen_dsp_JTDO_pad { \
  62653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62654. _ezchip_macro_read_value_ &= ~(0xFF); \
  62655. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  62656. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62657. }
  62658. #define SET_GPIO_38_doen_i2c0_pad_sck_oe { \
  62659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62660. _ezchip_macro_read_value_ &= ~(0xFF); \
  62661. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  62662. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62663. }
  62664. #define SET_GPIO_38_doen_i2c0_pad_sda_oe { \
  62665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62666. _ezchip_macro_read_value_ &= ~(0xFF); \
  62667. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  62668. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62669. }
  62670. #define SET_GPIO_38_doen_i2c1_pad_sck_oe { \
  62671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62672. _ezchip_macro_read_value_ &= ~(0xFF); \
  62673. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  62674. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62675. }
  62676. #define SET_GPIO_38_doen_i2c1_pad_sda_oe { \
  62677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62678. _ezchip_macro_read_value_ &= ~(0xFF); \
  62679. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  62680. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62681. }
  62682. #define SET_GPIO_38_doen_i2c2_pad_sck_oe { \
  62683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62684. _ezchip_macro_read_value_ &= ~(0xFF); \
  62685. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  62686. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62687. }
  62688. #define SET_GPIO_38_doen_i2c2_pad_sda_oe { \
  62689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62690. _ezchip_macro_read_value_ &= ~(0xFF); \
  62691. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  62692. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62693. }
  62694. #define SET_GPIO_38_doen_i2c3_pad_sck_oe { \
  62695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62696. _ezchip_macro_read_value_ &= ~(0xFF); \
  62697. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  62698. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62699. }
  62700. #define SET_GPIO_38_doen_i2c3_pad_sda_oe { \
  62701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62702. _ezchip_macro_read_value_ &= ~(0xFF); \
  62703. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  62704. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62705. }
  62706. #define SET_GPIO_38_doen_i2srx_bclk_out { \
  62707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62708. _ezchip_macro_read_value_ &= ~(0xFF); \
  62709. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  62710. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62711. }
  62712. #define SET_GPIO_38_doen_i2srx_bclk_out_oen { \
  62713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62714. _ezchip_macro_read_value_ &= ~(0xFF); \
  62715. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  62716. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62717. }
  62718. #define SET_GPIO_38_doen_i2srx_lrck_out { \
  62719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62720. _ezchip_macro_read_value_ &= ~(0xFF); \
  62721. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  62722. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62723. }
  62724. #define SET_GPIO_38_doen_i2srx_lrck_out_oen { \
  62725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62726. _ezchip_macro_read_value_ &= ~(0xFF); \
  62727. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  62728. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62729. }
  62730. #define SET_GPIO_38_doen_i2srx_mclk_out { \
  62731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62732. _ezchip_macro_read_value_ &= ~(0xFF); \
  62733. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  62734. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62735. }
  62736. #define SET_GPIO_38_doen_i2stx_bclk_out { \
  62737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62738. _ezchip_macro_read_value_ &= ~(0xFF); \
  62739. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  62740. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62741. }
  62742. #define SET_GPIO_38_doen_i2stx_bclk_out_oen { \
  62743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62744. _ezchip_macro_read_value_ &= ~(0xFF); \
  62745. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  62746. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62747. }
  62748. #define SET_GPIO_38_doen_i2stx_lrck_out { \
  62749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62750. _ezchip_macro_read_value_ &= ~(0xFF); \
  62751. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  62752. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62753. }
  62754. #define SET_GPIO_38_doen_i2stx_lrckout_oen { \
  62755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62756. _ezchip_macro_read_value_ &= ~(0xFF); \
  62757. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  62758. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62759. }
  62760. #define SET_GPIO_38_doen_i2stx_mclk_out { \
  62761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62762. _ezchip_macro_read_value_ &= ~(0xFF); \
  62763. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  62764. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62765. }
  62766. #define SET_GPIO_38_doen_i2stx_sdout0 { \
  62767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62768. _ezchip_macro_read_value_ &= ~(0xFF); \
  62769. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  62770. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62771. }
  62772. #define SET_GPIO_38_doen_i2stx_sdout1 { \
  62773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62774. _ezchip_macro_read_value_ &= ~(0xFF); \
  62775. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  62776. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62777. }
  62778. #define SET_GPIO_38_doen_lcd_pad_csm_n { \
  62779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62780. _ezchip_macro_read_value_ &= ~(0xFF); \
  62781. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  62782. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62783. }
  62784. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit0 { \
  62785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62786. _ezchip_macro_read_value_ &= ~(0xFF); \
  62787. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  62788. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62789. }
  62790. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit1 { \
  62791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62792. _ezchip_macro_read_value_ &= ~(0xFF); \
  62793. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  62794. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62795. }
  62796. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit2 { \
  62797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62798. _ezchip_macro_read_value_ &= ~(0xFF); \
  62799. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  62800. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62801. }
  62802. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit3 { \
  62803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62804. _ezchip_macro_read_value_ &= ~(0xFF); \
  62805. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  62806. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62807. }
  62808. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit4 { \
  62809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62810. _ezchip_macro_read_value_ &= ~(0xFF); \
  62811. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  62812. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62813. }
  62814. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit5 { \
  62815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62816. _ezchip_macro_read_value_ &= ~(0xFF); \
  62817. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  62818. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62819. }
  62820. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit6 { \
  62821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62822. _ezchip_macro_read_value_ &= ~(0xFF); \
  62823. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  62824. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62825. }
  62826. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit7 { \
  62827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62828. _ezchip_macro_read_value_ &= ~(0xFF); \
  62829. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  62830. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62831. }
  62832. #define SET_GPIO_38_doen_pwm_pad_out_bit0 { \
  62833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62834. _ezchip_macro_read_value_ &= ~(0xFF); \
  62835. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  62836. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62837. }
  62838. #define SET_GPIO_38_doen_pwm_pad_out_bit1 { \
  62839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62840. _ezchip_macro_read_value_ &= ~(0xFF); \
  62841. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  62842. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62843. }
  62844. #define SET_GPIO_38_doen_pwm_pad_out_bit2 { \
  62845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62846. _ezchip_macro_read_value_ &= ~(0xFF); \
  62847. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  62848. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62849. }
  62850. #define SET_GPIO_38_doen_pwm_pad_out_bit3 { \
  62851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62852. _ezchip_macro_read_value_ &= ~(0xFF); \
  62853. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  62854. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62855. }
  62856. #define SET_GPIO_38_doen_pwm_pad_out_bit4 { \
  62857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62858. _ezchip_macro_read_value_ &= ~(0xFF); \
  62859. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  62860. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62861. }
  62862. #define SET_GPIO_38_doen_pwm_pad_out_bit5 { \
  62863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62864. _ezchip_macro_read_value_ &= ~(0xFF); \
  62865. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  62866. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62867. }
  62868. #define SET_GPIO_38_doen_pwm_pad_out_bit6 { \
  62869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62870. _ezchip_macro_read_value_ &= ~(0xFF); \
  62871. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  62872. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62873. }
  62874. #define SET_GPIO_38_doen_pwm_pad_out_bit7 { \
  62875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62876. _ezchip_macro_read_value_ &= ~(0xFF); \
  62877. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  62878. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62879. }
  62880. #define SET_GPIO_38_doen_pwmdac_left_out { \
  62881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62882. _ezchip_macro_read_value_ &= ~(0xFF); \
  62883. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  62884. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62885. }
  62886. #define SET_GPIO_38_doen_pwmdac_right_out { \
  62887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62888. _ezchip_macro_read_value_ &= ~(0xFF); \
  62889. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  62890. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62891. }
  62892. #define SET_GPIO_38_doen_qspi_csn1_out { \
  62893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62894. _ezchip_macro_read_value_ &= ~(0xFF); \
  62895. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  62896. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62897. }
  62898. #define SET_GPIO_38_doen_qspi_csn2_out { \
  62899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62900. _ezchip_macro_read_value_ &= ~(0xFF); \
  62901. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  62902. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62903. }
  62904. #define SET_GPIO_38_doen_qspi_csn3_out { \
  62905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62906. _ezchip_macro_read_value_ &= ~(0xFF); \
  62907. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  62908. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62909. }
  62910. #define SET_GPIO_38_doen_register23_SCFG_cmsensor_rst0 { \
  62911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62912. _ezchip_macro_read_value_ &= ~(0xFF); \
  62913. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  62914. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62915. }
  62916. #define SET_GPIO_38_doen_register23_SCFG_cmsensor_rst1 { \
  62917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62918. _ezchip_macro_read_value_ &= ~(0xFF); \
  62919. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  62920. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62921. }
  62922. #define SET_GPIO_38_doen_register32_SCFG_gmac_phy_rstn { \
  62923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62924. _ezchip_macro_read_value_ &= ~(0xFF); \
  62925. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  62926. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62927. }
  62928. #define SET_GPIO_38_doen_sdio0_pad_card_power_en { \
  62929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62930. _ezchip_macro_read_value_ &= ~(0xFF); \
  62931. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  62932. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62933. }
  62934. #define SET_GPIO_38_doen_sdio0_pad_cclk_out { \
  62935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62936. _ezchip_macro_read_value_ &= ~(0xFF); \
  62937. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  62938. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62939. }
  62940. #define SET_GPIO_38_doen_sdio0_pad_ccmd_oe { \
  62941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62942. _ezchip_macro_read_value_ &= ~(0xFF); \
  62943. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  62944. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62945. }
  62946. #define SET_GPIO_38_doen_sdio0_pad_ccmd_out { \
  62947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62948. _ezchip_macro_read_value_ &= ~(0xFF); \
  62949. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  62950. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62951. }
  62952. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit0 { \
  62953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62954. _ezchip_macro_read_value_ &= ~(0xFF); \
  62955. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  62956. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62957. }
  62958. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit1 { \
  62959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62960. _ezchip_macro_read_value_ &= ~(0xFF); \
  62961. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  62962. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62963. }
  62964. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit2 { \
  62965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62966. _ezchip_macro_read_value_ &= ~(0xFF); \
  62967. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  62968. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62969. }
  62970. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit3 { \
  62971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62972. _ezchip_macro_read_value_ &= ~(0xFF); \
  62973. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  62974. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62975. }
  62976. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit4 { \
  62977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62978. _ezchip_macro_read_value_ &= ~(0xFF); \
  62979. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  62980. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62981. }
  62982. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit5 { \
  62983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62984. _ezchip_macro_read_value_ &= ~(0xFF); \
  62985. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  62986. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62987. }
  62988. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit6 { \
  62989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62990. _ezchip_macro_read_value_ &= ~(0xFF); \
  62991. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  62992. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62993. }
  62994. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit7 { \
  62995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62996. _ezchip_macro_read_value_ &= ~(0xFF); \
  62997. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  62998. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62999. }
  63000. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit0 { \
  63001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63002. _ezchip_macro_read_value_ &= ~(0xFF); \
  63003. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  63004. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63005. }
  63006. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit1 { \
  63007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63008. _ezchip_macro_read_value_ &= ~(0xFF); \
  63009. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  63010. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63011. }
  63012. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit2 { \
  63013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63014. _ezchip_macro_read_value_ &= ~(0xFF); \
  63015. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  63016. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63017. }
  63018. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit3 { \
  63019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63020. _ezchip_macro_read_value_ &= ~(0xFF); \
  63021. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  63022. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63023. }
  63024. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit4 { \
  63025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63026. _ezchip_macro_read_value_ &= ~(0xFF); \
  63027. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  63028. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63029. }
  63030. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit5 { \
  63031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63032. _ezchip_macro_read_value_ &= ~(0xFF); \
  63033. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  63034. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63035. }
  63036. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit6 { \
  63037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63038. _ezchip_macro_read_value_ &= ~(0xFF); \
  63039. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  63040. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63041. }
  63042. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit7 { \
  63043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63044. _ezchip_macro_read_value_ &= ~(0xFF); \
  63045. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  63046. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63047. }
  63048. #define SET_GPIO_38_doen_sdio0_pad_rst_n { \
  63049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63050. _ezchip_macro_read_value_ &= ~(0xFF); \
  63051. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  63052. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63053. }
  63054. #define SET_GPIO_38_doen_sdio1_pad_card_power_en { \
  63055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63056. _ezchip_macro_read_value_ &= ~(0xFF); \
  63057. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  63058. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63059. }
  63060. #define SET_GPIO_38_doen_sdio1_pad_cclk_out { \
  63061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63062. _ezchip_macro_read_value_ &= ~(0xFF); \
  63063. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  63064. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63065. }
  63066. #define SET_GPIO_38_doen_sdio1_pad_ccmd_oe { \
  63067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63068. _ezchip_macro_read_value_ &= ~(0xFF); \
  63069. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  63070. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63071. }
  63072. #define SET_GPIO_38_doen_sdio1_pad_ccmd_out { \
  63073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63074. _ezchip_macro_read_value_ &= ~(0xFF); \
  63075. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  63076. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63077. }
  63078. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit0 { \
  63079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63080. _ezchip_macro_read_value_ &= ~(0xFF); \
  63081. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  63082. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63083. }
  63084. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit1 { \
  63085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63086. _ezchip_macro_read_value_ &= ~(0xFF); \
  63087. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  63088. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63089. }
  63090. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit2 { \
  63091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63092. _ezchip_macro_read_value_ &= ~(0xFF); \
  63093. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  63094. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63095. }
  63096. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit3 { \
  63097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63098. _ezchip_macro_read_value_ &= ~(0xFF); \
  63099. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  63100. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63101. }
  63102. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit4 { \
  63103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63104. _ezchip_macro_read_value_ &= ~(0xFF); \
  63105. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  63106. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63107. }
  63108. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit5 { \
  63109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63110. _ezchip_macro_read_value_ &= ~(0xFF); \
  63111. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  63112. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63113. }
  63114. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit6 { \
  63115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63116. _ezchip_macro_read_value_ &= ~(0xFF); \
  63117. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  63118. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63119. }
  63120. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit7 { \
  63121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63122. _ezchip_macro_read_value_ &= ~(0xFF); \
  63123. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  63124. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63125. }
  63126. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit0 { \
  63127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63128. _ezchip_macro_read_value_ &= ~(0xFF); \
  63129. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  63130. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63131. }
  63132. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit1 { \
  63133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63134. _ezchip_macro_read_value_ &= ~(0xFF); \
  63135. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  63136. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63137. }
  63138. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit2 { \
  63139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63140. _ezchip_macro_read_value_ &= ~(0xFF); \
  63141. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  63142. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63143. }
  63144. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit3 { \
  63145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63146. _ezchip_macro_read_value_ &= ~(0xFF); \
  63147. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  63148. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63149. }
  63150. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit4 { \
  63151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63152. _ezchip_macro_read_value_ &= ~(0xFF); \
  63153. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  63154. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63155. }
  63156. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit5 { \
  63157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63158. _ezchip_macro_read_value_ &= ~(0xFF); \
  63159. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  63160. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63161. }
  63162. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit6 { \
  63163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63164. _ezchip_macro_read_value_ &= ~(0xFF); \
  63165. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  63166. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63167. }
  63168. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit7 { \
  63169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63170. _ezchip_macro_read_value_ &= ~(0xFF); \
  63171. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  63172. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63173. }
  63174. #define SET_GPIO_38_doen_sdio1_pad_rst_n { \
  63175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63176. _ezchip_macro_read_value_ &= ~(0xFF); \
  63177. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  63178. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63179. }
  63180. #define SET_GPIO_38_doen_spdif_tx_sdout { \
  63181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63182. _ezchip_macro_read_value_ &= ~(0xFF); \
  63183. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  63184. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63185. }
  63186. #define SET_GPIO_38_doen_spdif_tx_sdout_oen { \
  63187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63188. _ezchip_macro_read_value_ &= ~(0xFF); \
  63189. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  63190. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63191. }
  63192. #define SET_GPIO_38_doen_spi0_pad_oe_n { \
  63193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63194. _ezchip_macro_read_value_ &= ~(0xFF); \
  63195. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  63196. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63197. }
  63198. #define SET_GPIO_38_doen_spi0_pad_sck_out { \
  63199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63200. _ezchip_macro_read_value_ &= ~(0xFF); \
  63201. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  63202. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63203. }
  63204. #define SET_GPIO_38_doen_spi0_pad_ss_0_n { \
  63205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63206. _ezchip_macro_read_value_ &= ~(0xFF); \
  63207. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  63208. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63209. }
  63210. #define SET_GPIO_38_doen_spi0_pad_ss_1_n { \
  63211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63212. _ezchip_macro_read_value_ &= ~(0xFF); \
  63213. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  63214. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63215. }
  63216. #define SET_GPIO_38_doen_spi0_pad_txd { \
  63217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63218. _ezchip_macro_read_value_ &= ~(0xFF); \
  63219. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  63220. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63221. }
  63222. #define SET_GPIO_38_doen_spi1_pad_oe_n { \
  63223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63224. _ezchip_macro_read_value_ &= ~(0xFF); \
  63225. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  63226. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63227. }
  63228. #define SET_GPIO_38_doen_spi1_pad_sck_out { \
  63229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63230. _ezchip_macro_read_value_ &= ~(0xFF); \
  63231. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  63232. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63233. }
  63234. #define SET_GPIO_38_doen_spi1_pad_ss_0_n { \
  63235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63236. _ezchip_macro_read_value_ &= ~(0xFF); \
  63237. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  63238. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63239. }
  63240. #define SET_GPIO_38_doen_spi1_pad_ss_1_n { \
  63241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63242. _ezchip_macro_read_value_ &= ~(0xFF); \
  63243. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  63244. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63245. }
  63246. #define SET_GPIO_38_doen_spi1_pad_txd { \
  63247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63248. _ezchip_macro_read_value_ &= ~(0xFF); \
  63249. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  63250. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63251. }
  63252. #define SET_GPIO_38_doen_spi2_pad_oe_n { \
  63253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63254. _ezchip_macro_read_value_ &= ~(0xFF); \
  63255. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  63256. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63257. }
  63258. #define SET_GPIO_38_doen_spi2_pad_sck_out { \
  63259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63260. _ezchip_macro_read_value_ &= ~(0xFF); \
  63261. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  63262. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63263. }
  63264. #define SET_GPIO_38_doen_spi2_pad_ss_0_n { \
  63265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63266. _ezchip_macro_read_value_ &= ~(0xFF); \
  63267. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  63268. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63269. }
  63270. #define SET_GPIO_38_doen_spi2_pad_ss_1_n { \
  63271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63272. _ezchip_macro_read_value_ &= ~(0xFF); \
  63273. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  63274. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63275. }
  63276. #define SET_GPIO_38_doen_spi2_pad_txd { \
  63277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63278. _ezchip_macro_read_value_ &= ~(0xFF); \
  63279. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  63280. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63281. }
  63282. #define SET_GPIO_38_doen_spi2ahb_pad_oe_n_bit0 { \
  63283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63284. _ezchip_macro_read_value_ &= ~(0xFF); \
  63285. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  63286. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63287. }
  63288. #define SET_GPIO_38_doen_spi2ahb_pad_oe_n_bit1 { \
  63289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63290. _ezchip_macro_read_value_ &= ~(0xFF); \
  63291. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  63292. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63293. }
  63294. #define SET_GPIO_38_doen_spi2ahb_pad_oe_n_bit2 { \
  63295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63296. _ezchip_macro_read_value_ &= ~(0xFF); \
  63297. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  63298. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63299. }
  63300. #define SET_GPIO_38_doen_spi2ahb_pad_oe_n_bit3 { \
  63301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63302. _ezchip_macro_read_value_ &= ~(0xFF); \
  63303. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  63304. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63305. }
  63306. #define SET_GPIO_38_doen_spi2ahb_pad_txd_bit0 { \
  63307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63308. _ezchip_macro_read_value_ &= ~(0xFF); \
  63309. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  63310. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63311. }
  63312. #define SET_GPIO_38_doen_spi2ahb_pad_txd_bit1 { \
  63313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63314. _ezchip_macro_read_value_ &= ~(0xFF); \
  63315. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  63316. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63317. }
  63318. #define SET_GPIO_38_doen_spi2ahb_pad_txd_bit2 { \
  63319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63320. _ezchip_macro_read_value_ &= ~(0xFF); \
  63321. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  63322. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63323. }
  63324. #define SET_GPIO_38_doen_spi2ahb_pad_txd_bit3 { \
  63325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63326. _ezchip_macro_read_value_ &= ~(0xFF); \
  63327. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  63328. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63329. }
  63330. #define SET_GPIO_38_doen_spi3_pad_oe_n { \
  63331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63332. _ezchip_macro_read_value_ &= ~(0xFF); \
  63333. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  63334. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63335. }
  63336. #define SET_GPIO_38_doen_spi3_pad_sck_out { \
  63337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63338. _ezchip_macro_read_value_ &= ~(0xFF); \
  63339. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  63340. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63341. }
  63342. #define SET_GPIO_38_doen_spi3_pad_ss_0_n { \
  63343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63344. _ezchip_macro_read_value_ &= ~(0xFF); \
  63345. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  63346. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63347. }
  63348. #define SET_GPIO_38_doen_spi3_pad_ss_1_n { \
  63349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63350. _ezchip_macro_read_value_ &= ~(0xFF); \
  63351. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  63352. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63353. }
  63354. #define SET_GPIO_38_doen_spi3_pad_txd { \
  63355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63356. _ezchip_macro_read_value_ &= ~(0xFF); \
  63357. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  63358. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63359. }
  63360. #define SET_GPIO_38_doen_uart0_pad_dtrn { \
  63361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63362. _ezchip_macro_read_value_ &= ~(0xFF); \
  63363. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  63364. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63365. }
  63366. #define SET_GPIO_38_doen_uart0_pad_rtsn { \
  63367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63368. _ezchip_macro_read_value_ &= ~(0xFF); \
  63369. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  63370. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63371. }
  63372. #define SET_GPIO_38_doen_uart0_pad_sout { \
  63373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63374. _ezchip_macro_read_value_ &= ~(0xFF); \
  63375. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  63376. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63377. }
  63378. #define SET_GPIO_38_doen_uart1_pad_sout { \
  63379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63380. _ezchip_macro_read_value_ &= ~(0xFF); \
  63381. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  63382. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63383. }
  63384. #define SET_GPIO_38_doen_uart2_pad_dtr_n { \
  63385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63386. _ezchip_macro_read_value_ &= ~(0xFF); \
  63387. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  63388. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63389. }
  63390. #define SET_GPIO_38_doen_uart2_pad_rts_n { \
  63391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63392. _ezchip_macro_read_value_ &= ~(0xFF); \
  63393. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  63394. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63395. }
  63396. #define SET_GPIO_38_doen_uart2_pad_sout { \
  63397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63398. _ezchip_macro_read_value_ &= ~(0xFF); \
  63399. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  63400. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63401. }
  63402. #define SET_GPIO_38_doen_uart3_pad_sout { \
  63403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63404. _ezchip_macro_read_value_ &= ~(0xFF); \
  63405. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  63406. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63407. }
  63408. #define SET_GPIO_38_doen_usb_drv_bus { \
  63409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63410. _ezchip_macro_read_value_ &= ~(0xFF); \
  63411. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  63412. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63413. }
  63414. #define SET_GPIO_39_dout_reverse_(en) { \
  63415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63416. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  63417. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  63418. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63419. }
  63420. #define SET_GPIO_39_dout_LOW { \
  63421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63422. _ezchip_macro_read_value_ &= ~(0xFF); \
  63423. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  63424. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63425. }
  63426. #define SET_GPIO_39_dout_HIGH { \
  63427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63428. _ezchip_macro_read_value_ &= ~(0xFF); \
  63429. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  63430. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63431. }
  63432. #define SET_GPIO_39_dout_clk_gmac_tophyref { \
  63433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63434. _ezchip_macro_read_value_ &= ~(0xFF); \
  63435. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  63436. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63437. }
  63438. #define SET_GPIO_39_dout_cpu_jtag_tdo { \
  63439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63440. _ezchip_macro_read_value_ &= ~(0xFF); \
  63441. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  63442. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63443. }
  63444. #define SET_GPIO_39_dout_cpu_jtag_tdo_oen { \
  63445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63446. _ezchip_macro_read_value_ &= ~(0xFF); \
  63447. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  63448. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63449. }
  63450. #define SET_GPIO_39_dout_dmic_clk_out { \
  63451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63452. _ezchip_macro_read_value_ &= ~(0xFF); \
  63453. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  63454. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63455. }
  63456. #define SET_GPIO_39_dout_dsp_JTDOEn_pad { \
  63457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63458. _ezchip_macro_read_value_ &= ~(0xFF); \
  63459. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  63460. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63461. }
  63462. #define SET_GPIO_39_dout_dsp_JTDO_pad { \
  63463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63464. _ezchip_macro_read_value_ &= ~(0xFF); \
  63465. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  63466. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63467. }
  63468. #define SET_GPIO_39_dout_i2c0_pad_sck_oe { \
  63469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63470. _ezchip_macro_read_value_ &= ~(0xFF); \
  63471. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  63472. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63473. }
  63474. #define SET_GPIO_39_dout_i2c0_pad_sda_oe { \
  63475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63476. _ezchip_macro_read_value_ &= ~(0xFF); \
  63477. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  63478. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63479. }
  63480. #define SET_GPIO_39_dout_i2c1_pad_sck_oe { \
  63481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63482. _ezchip_macro_read_value_ &= ~(0xFF); \
  63483. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  63484. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63485. }
  63486. #define SET_GPIO_39_dout_i2c1_pad_sda_oe { \
  63487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63488. _ezchip_macro_read_value_ &= ~(0xFF); \
  63489. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  63490. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63491. }
  63492. #define SET_GPIO_39_dout_i2c2_pad_sck_oe { \
  63493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63494. _ezchip_macro_read_value_ &= ~(0xFF); \
  63495. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  63496. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63497. }
  63498. #define SET_GPIO_39_dout_i2c2_pad_sda_oe { \
  63499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63500. _ezchip_macro_read_value_ &= ~(0xFF); \
  63501. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  63502. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63503. }
  63504. #define SET_GPIO_39_dout_i2c3_pad_sck_oe { \
  63505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63506. _ezchip_macro_read_value_ &= ~(0xFF); \
  63507. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  63508. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63509. }
  63510. #define SET_GPIO_39_dout_i2c3_pad_sda_oe { \
  63511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63512. _ezchip_macro_read_value_ &= ~(0xFF); \
  63513. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  63514. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63515. }
  63516. #define SET_GPIO_39_dout_i2srx_bclk_out { \
  63517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63518. _ezchip_macro_read_value_ &= ~(0xFF); \
  63519. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  63520. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63521. }
  63522. #define SET_GPIO_39_dout_i2srx_bclk_out_oen { \
  63523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63524. _ezchip_macro_read_value_ &= ~(0xFF); \
  63525. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  63526. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63527. }
  63528. #define SET_GPIO_39_dout_i2srx_lrck_out { \
  63529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63530. _ezchip_macro_read_value_ &= ~(0xFF); \
  63531. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  63532. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63533. }
  63534. #define SET_GPIO_39_dout_i2srx_lrck_out_oen { \
  63535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63536. _ezchip_macro_read_value_ &= ~(0xFF); \
  63537. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  63538. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63539. }
  63540. #define SET_GPIO_39_dout_i2srx_mclk_out { \
  63541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63542. _ezchip_macro_read_value_ &= ~(0xFF); \
  63543. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  63544. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63545. }
  63546. #define SET_GPIO_39_dout_i2stx_bclk_out { \
  63547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63548. _ezchip_macro_read_value_ &= ~(0xFF); \
  63549. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  63550. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63551. }
  63552. #define SET_GPIO_39_dout_i2stx_bclk_out_oen { \
  63553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63554. _ezchip_macro_read_value_ &= ~(0xFF); \
  63555. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  63556. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63557. }
  63558. #define SET_GPIO_39_dout_i2stx_lrck_out { \
  63559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63560. _ezchip_macro_read_value_ &= ~(0xFF); \
  63561. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  63562. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63563. }
  63564. #define SET_GPIO_39_dout_i2stx_lrckout_oen { \
  63565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63566. _ezchip_macro_read_value_ &= ~(0xFF); \
  63567. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  63568. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63569. }
  63570. #define SET_GPIO_39_dout_i2stx_mclk_out { \
  63571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63572. _ezchip_macro_read_value_ &= ~(0xFF); \
  63573. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  63574. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63575. }
  63576. #define SET_GPIO_39_dout_i2stx_sdout0 { \
  63577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63578. _ezchip_macro_read_value_ &= ~(0xFF); \
  63579. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  63580. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63581. }
  63582. #define SET_GPIO_39_dout_i2stx_sdout1 { \
  63583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63584. _ezchip_macro_read_value_ &= ~(0xFF); \
  63585. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  63586. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63587. }
  63588. #define SET_GPIO_39_dout_lcd_pad_csm_n { \
  63589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63590. _ezchip_macro_read_value_ &= ~(0xFF); \
  63591. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  63592. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63593. }
  63594. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit0 { \
  63595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63596. _ezchip_macro_read_value_ &= ~(0xFF); \
  63597. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  63598. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63599. }
  63600. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit1 { \
  63601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63602. _ezchip_macro_read_value_ &= ~(0xFF); \
  63603. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  63604. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63605. }
  63606. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit2 { \
  63607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63608. _ezchip_macro_read_value_ &= ~(0xFF); \
  63609. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  63610. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63611. }
  63612. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit3 { \
  63613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63614. _ezchip_macro_read_value_ &= ~(0xFF); \
  63615. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  63616. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63617. }
  63618. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit4 { \
  63619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63620. _ezchip_macro_read_value_ &= ~(0xFF); \
  63621. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  63622. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63623. }
  63624. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit5 { \
  63625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63626. _ezchip_macro_read_value_ &= ~(0xFF); \
  63627. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  63628. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63629. }
  63630. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit6 { \
  63631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63632. _ezchip_macro_read_value_ &= ~(0xFF); \
  63633. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  63634. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63635. }
  63636. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit7 { \
  63637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63638. _ezchip_macro_read_value_ &= ~(0xFF); \
  63639. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  63640. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63641. }
  63642. #define SET_GPIO_39_dout_pwm_pad_out_bit0 { \
  63643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63644. _ezchip_macro_read_value_ &= ~(0xFF); \
  63645. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  63646. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63647. }
  63648. #define SET_GPIO_39_dout_pwm_pad_out_bit1 { \
  63649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63650. _ezchip_macro_read_value_ &= ~(0xFF); \
  63651. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  63652. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63653. }
  63654. #define SET_GPIO_39_dout_pwm_pad_out_bit2 { \
  63655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63656. _ezchip_macro_read_value_ &= ~(0xFF); \
  63657. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  63658. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63659. }
  63660. #define SET_GPIO_39_dout_pwm_pad_out_bit3 { \
  63661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63662. _ezchip_macro_read_value_ &= ~(0xFF); \
  63663. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  63664. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63665. }
  63666. #define SET_GPIO_39_dout_pwm_pad_out_bit4 { \
  63667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63668. _ezchip_macro_read_value_ &= ~(0xFF); \
  63669. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  63670. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63671. }
  63672. #define SET_GPIO_39_dout_pwm_pad_out_bit5 { \
  63673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63674. _ezchip_macro_read_value_ &= ~(0xFF); \
  63675. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  63676. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63677. }
  63678. #define SET_GPIO_39_dout_pwm_pad_out_bit6 { \
  63679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63680. _ezchip_macro_read_value_ &= ~(0xFF); \
  63681. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  63682. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63683. }
  63684. #define SET_GPIO_39_dout_pwm_pad_out_bit7 { \
  63685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63686. _ezchip_macro_read_value_ &= ~(0xFF); \
  63687. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  63688. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63689. }
  63690. #define SET_GPIO_39_dout_pwmdac_left_out { \
  63691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63692. _ezchip_macro_read_value_ &= ~(0xFF); \
  63693. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  63694. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63695. }
  63696. #define SET_GPIO_39_dout_pwmdac_right_out { \
  63697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63698. _ezchip_macro_read_value_ &= ~(0xFF); \
  63699. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  63700. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63701. }
  63702. #define SET_GPIO_39_dout_qspi_csn1_out { \
  63703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63704. _ezchip_macro_read_value_ &= ~(0xFF); \
  63705. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  63706. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63707. }
  63708. #define SET_GPIO_39_dout_qspi_csn2_out { \
  63709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63710. _ezchip_macro_read_value_ &= ~(0xFF); \
  63711. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  63712. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63713. }
  63714. #define SET_GPIO_39_dout_qspi_csn3_out { \
  63715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63716. _ezchip_macro_read_value_ &= ~(0xFF); \
  63717. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  63718. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63719. }
  63720. #define SET_GPIO_39_dout_register23_SCFG_cmsensor_rst0 { \
  63721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63722. _ezchip_macro_read_value_ &= ~(0xFF); \
  63723. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  63724. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63725. }
  63726. #define SET_GPIO_39_dout_register23_SCFG_cmsensor_rst1 { \
  63727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63728. _ezchip_macro_read_value_ &= ~(0xFF); \
  63729. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  63730. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63731. }
  63732. #define SET_GPIO_39_dout_register32_SCFG_gmac_phy_rstn { \
  63733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63734. _ezchip_macro_read_value_ &= ~(0xFF); \
  63735. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  63736. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63737. }
  63738. #define SET_GPIO_39_dout_sdio0_pad_card_power_en { \
  63739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63740. _ezchip_macro_read_value_ &= ~(0xFF); \
  63741. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  63742. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63743. }
  63744. #define SET_GPIO_39_dout_sdio0_pad_cclk_out { \
  63745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63746. _ezchip_macro_read_value_ &= ~(0xFF); \
  63747. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  63748. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63749. }
  63750. #define SET_GPIO_39_dout_sdio0_pad_ccmd_oe { \
  63751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63752. _ezchip_macro_read_value_ &= ~(0xFF); \
  63753. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  63754. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63755. }
  63756. #define SET_GPIO_39_dout_sdio0_pad_ccmd_out { \
  63757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63758. _ezchip_macro_read_value_ &= ~(0xFF); \
  63759. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  63760. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63761. }
  63762. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit0 { \
  63763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63764. _ezchip_macro_read_value_ &= ~(0xFF); \
  63765. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  63766. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63767. }
  63768. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit1 { \
  63769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63770. _ezchip_macro_read_value_ &= ~(0xFF); \
  63771. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  63772. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63773. }
  63774. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit2 { \
  63775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63776. _ezchip_macro_read_value_ &= ~(0xFF); \
  63777. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  63778. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63779. }
  63780. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit3 { \
  63781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63782. _ezchip_macro_read_value_ &= ~(0xFF); \
  63783. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  63784. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63785. }
  63786. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit4 { \
  63787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63788. _ezchip_macro_read_value_ &= ~(0xFF); \
  63789. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  63790. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63791. }
  63792. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit5 { \
  63793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63794. _ezchip_macro_read_value_ &= ~(0xFF); \
  63795. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  63796. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63797. }
  63798. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit6 { \
  63799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63800. _ezchip_macro_read_value_ &= ~(0xFF); \
  63801. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  63802. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63803. }
  63804. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit7 { \
  63805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63806. _ezchip_macro_read_value_ &= ~(0xFF); \
  63807. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  63808. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63809. }
  63810. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit0 { \
  63811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63812. _ezchip_macro_read_value_ &= ~(0xFF); \
  63813. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  63814. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63815. }
  63816. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit1 { \
  63817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63818. _ezchip_macro_read_value_ &= ~(0xFF); \
  63819. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  63820. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63821. }
  63822. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit2 { \
  63823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63824. _ezchip_macro_read_value_ &= ~(0xFF); \
  63825. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  63826. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63827. }
  63828. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit3 { \
  63829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63830. _ezchip_macro_read_value_ &= ~(0xFF); \
  63831. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  63832. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63833. }
  63834. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit4 { \
  63835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63836. _ezchip_macro_read_value_ &= ~(0xFF); \
  63837. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  63838. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63839. }
  63840. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit5 { \
  63841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63842. _ezchip_macro_read_value_ &= ~(0xFF); \
  63843. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  63844. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63845. }
  63846. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit6 { \
  63847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63848. _ezchip_macro_read_value_ &= ~(0xFF); \
  63849. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  63850. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63851. }
  63852. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit7 { \
  63853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63854. _ezchip_macro_read_value_ &= ~(0xFF); \
  63855. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  63856. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63857. }
  63858. #define SET_GPIO_39_dout_sdio0_pad_rst_n { \
  63859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63860. _ezchip_macro_read_value_ &= ~(0xFF); \
  63861. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  63862. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63863. }
  63864. #define SET_GPIO_39_dout_sdio1_pad_card_power_en { \
  63865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63866. _ezchip_macro_read_value_ &= ~(0xFF); \
  63867. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  63868. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63869. }
  63870. #define SET_GPIO_39_dout_sdio1_pad_cclk_out { \
  63871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63872. _ezchip_macro_read_value_ &= ~(0xFF); \
  63873. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  63874. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63875. }
  63876. #define SET_GPIO_39_dout_sdio1_pad_ccmd_oe { \
  63877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63878. _ezchip_macro_read_value_ &= ~(0xFF); \
  63879. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  63880. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63881. }
  63882. #define SET_GPIO_39_dout_sdio1_pad_ccmd_out { \
  63883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63884. _ezchip_macro_read_value_ &= ~(0xFF); \
  63885. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  63886. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63887. }
  63888. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit0 { \
  63889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63890. _ezchip_macro_read_value_ &= ~(0xFF); \
  63891. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  63892. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63893. }
  63894. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit1 { \
  63895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63896. _ezchip_macro_read_value_ &= ~(0xFF); \
  63897. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  63898. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63899. }
  63900. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit2 { \
  63901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63902. _ezchip_macro_read_value_ &= ~(0xFF); \
  63903. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  63904. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63905. }
  63906. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit3 { \
  63907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63908. _ezchip_macro_read_value_ &= ~(0xFF); \
  63909. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  63910. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63911. }
  63912. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit4 { \
  63913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63914. _ezchip_macro_read_value_ &= ~(0xFF); \
  63915. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  63916. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63917. }
  63918. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit5 { \
  63919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63920. _ezchip_macro_read_value_ &= ~(0xFF); \
  63921. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  63922. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63923. }
  63924. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit6 { \
  63925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63926. _ezchip_macro_read_value_ &= ~(0xFF); \
  63927. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  63928. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63929. }
  63930. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit7 { \
  63931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63932. _ezchip_macro_read_value_ &= ~(0xFF); \
  63933. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  63934. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63935. }
  63936. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit0 { \
  63937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63938. _ezchip_macro_read_value_ &= ~(0xFF); \
  63939. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  63940. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63941. }
  63942. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit1 { \
  63943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63944. _ezchip_macro_read_value_ &= ~(0xFF); \
  63945. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  63946. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63947. }
  63948. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit2 { \
  63949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63950. _ezchip_macro_read_value_ &= ~(0xFF); \
  63951. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  63952. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63953. }
  63954. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit3 { \
  63955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63956. _ezchip_macro_read_value_ &= ~(0xFF); \
  63957. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  63958. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63959. }
  63960. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit4 { \
  63961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63962. _ezchip_macro_read_value_ &= ~(0xFF); \
  63963. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  63964. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63965. }
  63966. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit5 { \
  63967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63968. _ezchip_macro_read_value_ &= ~(0xFF); \
  63969. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  63970. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63971. }
  63972. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit6 { \
  63973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63974. _ezchip_macro_read_value_ &= ~(0xFF); \
  63975. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  63976. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63977. }
  63978. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit7 { \
  63979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63980. _ezchip_macro_read_value_ &= ~(0xFF); \
  63981. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  63982. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63983. }
  63984. #define SET_GPIO_39_dout_sdio1_pad_rst_n { \
  63985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63986. _ezchip_macro_read_value_ &= ~(0xFF); \
  63987. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  63988. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63989. }
  63990. #define SET_GPIO_39_dout_spdif_tx_sdout { \
  63991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63992. _ezchip_macro_read_value_ &= ~(0xFF); \
  63993. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  63994. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63995. }
  63996. #define SET_GPIO_39_dout_spdif_tx_sdout_oen { \
  63997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63998. _ezchip_macro_read_value_ &= ~(0xFF); \
  63999. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  64000. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64001. }
  64002. #define SET_GPIO_39_dout_spi0_pad_oe_n { \
  64003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64004. _ezchip_macro_read_value_ &= ~(0xFF); \
  64005. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  64006. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64007. }
  64008. #define SET_GPIO_39_dout_spi0_pad_sck_out { \
  64009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64010. _ezchip_macro_read_value_ &= ~(0xFF); \
  64011. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  64012. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64013. }
  64014. #define SET_GPIO_39_dout_spi0_pad_ss_0_n { \
  64015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64016. _ezchip_macro_read_value_ &= ~(0xFF); \
  64017. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  64018. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64019. }
  64020. #define SET_GPIO_39_dout_spi0_pad_ss_1_n { \
  64021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64022. _ezchip_macro_read_value_ &= ~(0xFF); \
  64023. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  64024. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64025. }
  64026. #define SET_GPIO_39_dout_spi0_pad_txd { \
  64027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64028. _ezchip_macro_read_value_ &= ~(0xFF); \
  64029. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  64030. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64031. }
  64032. #define SET_GPIO_39_dout_spi1_pad_oe_n { \
  64033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64034. _ezchip_macro_read_value_ &= ~(0xFF); \
  64035. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  64036. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64037. }
  64038. #define SET_GPIO_39_dout_spi1_pad_sck_out { \
  64039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64040. _ezchip_macro_read_value_ &= ~(0xFF); \
  64041. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  64042. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64043. }
  64044. #define SET_GPIO_39_dout_spi1_pad_ss_0_n { \
  64045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64046. _ezchip_macro_read_value_ &= ~(0xFF); \
  64047. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  64048. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64049. }
  64050. #define SET_GPIO_39_dout_spi1_pad_ss_1_n { \
  64051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64052. _ezchip_macro_read_value_ &= ~(0xFF); \
  64053. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  64054. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64055. }
  64056. #define SET_GPIO_39_dout_spi1_pad_txd { \
  64057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64058. _ezchip_macro_read_value_ &= ~(0xFF); \
  64059. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  64060. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64061. }
  64062. #define SET_GPIO_39_dout_spi2_pad_oe_n { \
  64063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64064. _ezchip_macro_read_value_ &= ~(0xFF); \
  64065. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  64066. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64067. }
  64068. #define SET_GPIO_39_dout_spi2_pad_sck_out { \
  64069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64070. _ezchip_macro_read_value_ &= ~(0xFF); \
  64071. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  64072. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64073. }
  64074. #define SET_GPIO_39_dout_spi2_pad_ss_0_n { \
  64075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64076. _ezchip_macro_read_value_ &= ~(0xFF); \
  64077. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  64078. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64079. }
  64080. #define SET_GPIO_39_dout_spi2_pad_ss_1_n { \
  64081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64082. _ezchip_macro_read_value_ &= ~(0xFF); \
  64083. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  64084. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64085. }
  64086. #define SET_GPIO_39_dout_spi2_pad_txd { \
  64087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64088. _ezchip_macro_read_value_ &= ~(0xFF); \
  64089. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  64090. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64091. }
  64092. #define SET_GPIO_39_dout_spi2ahb_pad_oe_n_bit0 { \
  64093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64094. _ezchip_macro_read_value_ &= ~(0xFF); \
  64095. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  64096. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64097. }
  64098. #define SET_GPIO_39_dout_spi2ahb_pad_oe_n_bit1 { \
  64099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64100. _ezchip_macro_read_value_ &= ~(0xFF); \
  64101. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  64102. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64103. }
  64104. #define SET_GPIO_39_dout_spi2ahb_pad_oe_n_bit2 { \
  64105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64106. _ezchip_macro_read_value_ &= ~(0xFF); \
  64107. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  64108. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64109. }
  64110. #define SET_GPIO_39_dout_spi2ahb_pad_oe_n_bit3 { \
  64111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64112. _ezchip_macro_read_value_ &= ~(0xFF); \
  64113. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  64114. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64115. }
  64116. #define SET_GPIO_39_dout_spi2ahb_pad_txd_bit0 { \
  64117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64118. _ezchip_macro_read_value_ &= ~(0xFF); \
  64119. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  64120. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64121. }
  64122. #define SET_GPIO_39_dout_spi2ahb_pad_txd_bit1 { \
  64123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64124. _ezchip_macro_read_value_ &= ~(0xFF); \
  64125. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  64126. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64127. }
  64128. #define SET_GPIO_39_dout_spi2ahb_pad_txd_bit2 { \
  64129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64130. _ezchip_macro_read_value_ &= ~(0xFF); \
  64131. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  64132. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64133. }
  64134. #define SET_GPIO_39_dout_spi2ahb_pad_txd_bit3 { \
  64135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64136. _ezchip_macro_read_value_ &= ~(0xFF); \
  64137. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  64138. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64139. }
  64140. #define SET_GPIO_39_dout_spi3_pad_oe_n { \
  64141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64142. _ezchip_macro_read_value_ &= ~(0xFF); \
  64143. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  64144. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64145. }
  64146. #define SET_GPIO_39_dout_spi3_pad_sck_out { \
  64147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64148. _ezchip_macro_read_value_ &= ~(0xFF); \
  64149. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  64150. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64151. }
  64152. #define SET_GPIO_39_dout_spi3_pad_ss_0_n { \
  64153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64154. _ezchip_macro_read_value_ &= ~(0xFF); \
  64155. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  64156. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64157. }
  64158. #define SET_GPIO_39_dout_spi3_pad_ss_1_n { \
  64159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64160. _ezchip_macro_read_value_ &= ~(0xFF); \
  64161. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  64162. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64163. }
  64164. #define SET_GPIO_39_dout_spi3_pad_txd { \
  64165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64166. _ezchip_macro_read_value_ &= ~(0xFF); \
  64167. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  64168. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64169. }
  64170. #define SET_GPIO_39_dout_uart0_pad_dtrn { \
  64171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64172. _ezchip_macro_read_value_ &= ~(0xFF); \
  64173. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  64174. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64175. }
  64176. #define SET_GPIO_39_dout_uart0_pad_rtsn { \
  64177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64178. _ezchip_macro_read_value_ &= ~(0xFF); \
  64179. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  64180. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64181. }
  64182. #define SET_GPIO_39_dout_uart0_pad_sout { \
  64183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64184. _ezchip_macro_read_value_ &= ~(0xFF); \
  64185. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  64186. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64187. }
  64188. #define SET_GPIO_39_dout_uart1_pad_sout { \
  64189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64190. _ezchip_macro_read_value_ &= ~(0xFF); \
  64191. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  64192. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64193. }
  64194. #define SET_GPIO_39_dout_uart2_pad_dtr_n { \
  64195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64196. _ezchip_macro_read_value_ &= ~(0xFF); \
  64197. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  64198. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64199. }
  64200. #define SET_GPIO_39_dout_uart2_pad_rts_n { \
  64201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64202. _ezchip_macro_read_value_ &= ~(0xFF); \
  64203. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  64204. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64205. }
  64206. #define SET_GPIO_39_dout_uart2_pad_sout { \
  64207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64208. _ezchip_macro_read_value_ &= ~(0xFF); \
  64209. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  64210. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64211. }
  64212. #define SET_GPIO_39_dout_uart3_pad_sout { \
  64213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64214. _ezchip_macro_read_value_ &= ~(0xFF); \
  64215. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  64216. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64217. }
  64218. #define SET_GPIO_39_dout_usb_drv_bus { \
  64219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64220. _ezchip_macro_read_value_ &= ~(0xFF); \
  64221. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  64222. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64223. }
  64224. #define SET_GPIO_39_doen_reverse_(en) { \
  64225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64226. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  64227. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  64228. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64229. }
  64230. #define SET_GPIO_39_doen_LOW { \
  64231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64232. _ezchip_macro_read_value_ &= ~(0xFF); \
  64233. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  64234. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64235. }
  64236. #define SET_GPIO_39_doen_HIGH { \
  64237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64238. _ezchip_macro_read_value_ &= ~(0xFF); \
  64239. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  64240. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64241. }
  64242. #define SET_GPIO_39_doen_clk_gmac_tophyref { \
  64243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64244. _ezchip_macro_read_value_ &= ~(0xFF); \
  64245. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  64246. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64247. }
  64248. #define SET_GPIO_39_doen_cpu_jtag_tdo { \
  64249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64250. _ezchip_macro_read_value_ &= ~(0xFF); \
  64251. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  64252. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64253. }
  64254. #define SET_GPIO_39_doen_cpu_jtag_tdo_oen { \
  64255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64256. _ezchip_macro_read_value_ &= ~(0xFF); \
  64257. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  64258. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64259. }
  64260. #define SET_GPIO_39_doen_dmic_clk_out { \
  64261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64262. _ezchip_macro_read_value_ &= ~(0xFF); \
  64263. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  64264. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64265. }
  64266. #define SET_GPIO_39_doen_dsp_JTDOEn_pad { \
  64267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64268. _ezchip_macro_read_value_ &= ~(0xFF); \
  64269. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  64270. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64271. }
  64272. #define SET_GPIO_39_doen_dsp_JTDO_pad { \
  64273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64274. _ezchip_macro_read_value_ &= ~(0xFF); \
  64275. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  64276. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64277. }
  64278. #define SET_GPIO_39_doen_i2c0_pad_sck_oe { \
  64279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64280. _ezchip_macro_read_value_ &= ~(0xFF); \
  64281. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  64282. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64283. }
  64284. #define SET_GPIO_39_doen_i2c0_pad_sda_oe { \
  64285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64286. _ezchip_macro_read_value_ &= ~(0xFF); \
  64287. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  64288. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64289. }
  64290. #define SET_GPIO_39_doen_i2c1_pad_sck_oe { \
  64291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64292. _ezchip_macro_read_value_ &= ~(0xFF); \
  64293. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  64294. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64295. }
  64296. #define SET_GPIO_39_doen_i2c1_pad_sda_oe { \
  64297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64298. _ezchip_macro_read_value_ &= ~(0xFF); \
  64299. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  64300. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64301. }
  64302. #define SET_GPIO_39_doen_i2c2_pad_sck_oe { \
  64303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64304. _ezchip_macro_read_value_ &= ~(0xFF); \
  64305. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  64306. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64307. }
  64308. #define SET_GPIO_39_doen_i2c2_pad_sda_oe { \
  64309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64310. _ezchip_macro_read_value_ &= ~(0xFF); \
  64311. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  64312. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64313. }
  64314. #define SET_GPIO_39_doen_i2c3_pad_sck_oe { \
  64315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64316. _ezchip_macro_read_value_ &= ~(0xFF); \
  64317. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  64318. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64319. }
  64320. #define SET_GPIO_39_doen_i2c3_pad_sda_oe { \
  64321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64322. _ezchip_macro_read_value_ &= ~(0xFF); \
  64323. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  64324. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64325. }
  64326. #define SET_GPIO_39_doen_i2srx_bclk_out { \
  64327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64328. _ezchip_macro_read_value_ &= ~(0xFF); \
  64329. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  64330. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64331. }
  64332. #define SET_GPIO_39_doen_i2srx_bclk_out_oen { \
  64333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64334. _ezchip_macro_read_value_ &= ~(0xFF); \
  64335. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  64336. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64337. }
  64338. #define SET_GPIO_39_doen_i2srx_lrck_out { \
  64339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64340. _ezchip_macro_read_value_ &= ~(0xFF); \
  64341. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  64342. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64343. }
  64344. #define SET_GPIO_39_doen_i2srx_lrck_out_oen { \
  64345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64346. _ezchip_macro_read_value_ &= ~(0xFF); \
  64347. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  64348. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64349. }
  64350. #define SET_GPIO_39_doen_i2srx_mclk_out { \
  64351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64352. _ezchip_macro_read_value_ &= ~(0xFF); \
  64353. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  64354. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64355. }
  64356. #define SET_GPIO_39_doen_i2stx_bclk_out { \
  64357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64358. _ezchip_macro_read_value_ &= ~(0xFF); \
  64359. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  64360. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64361. }
  64362. #define SET_GPIO_39_doen_i2stx_bclk_out_oen { \
  64363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64364. _ezchip_macro_read_value_ &= ~(0xFF); \
  64365. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  64366. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64367. }
  64368. #define SET_GPIO_39_doen_i2stx_lrck_out { \
  64369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64370. _ezchip_macro_read_value_ &= ~(0xFF); \
  64371. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  64372. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64373. }
  64374. #define SET_GPIO_39_doen_i2stx_lrckout_oen { \
  64375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64376. _ezchip_macro_read_value_ &= ~(0xFF); \
  64377. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  64378. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64379. }
  64380. #define SET_GPIO_39_doen_i2stx_mclk_out { \
  64381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64382. _ezchip_macro_read_value_ &= ~(0xFF); \
  64383. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  64384. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64385. }
  64386. #define SET_GPIO_39_doen_i2stx_sdout0 { \
  64387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64388. _ezchip_macro_read_value_ &= ~(0xFF); \
  64389. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  64390. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64391. }
  64392. #define SET_GPIO_39_doen_i2stx_sdout1 { \
  64393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64394. _ezchip_macro_read_value_ &= ~(0xFF); \
  64395. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  64396. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64397. }
  64398. #define SET_GPIO_39_doen_lcd_pad_csm_n { \
  64399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64400. _ezchip_macro_read_value_ &= ~(0xFF); \
  64401. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  64402. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64403. }
  64404. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit0 { \
  64405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64406. _ezchip_macro_read_value_ &= ~(0xFF); \
  64407. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  64408. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64409. }
  64410. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit1 { \
  64411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64412. _ezchip_macro_read_value_ &= ~(0xFF); \
  64413. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  64414. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64415. }
  64416. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit2 { \
  64417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64418. _ezchip_macro_read_value_ &= ~(0xFF); \
  64419. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  64420. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64421. }
  64422. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit3 { \
  64423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64424. _ezchip_macro_read_value_ &= ~(0xFF); \
  64425. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  64426. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64427. }
  64428. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit4 { \
  64429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64430. _ezchip_macro_read_value_ &= ~(0xFF); \
  64431. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  64432. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64433. }
  64434. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit5 { \
  64435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64436. _ezchip_macro_read_value_ &= ~(0xFF); \
  64437. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  64438. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64439. }
  64440. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit6 { \
  64441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64442. _ezchip_macro_read_value_ &= ~(0xFF); \
  64443. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  64444. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64445. }
  64446. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit7 { \
  64447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64448. _ezchip_macro_read_value_ &= ~(0xFF); \
  64449. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  64450. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64451. }
  64452. #define SET_GPIO_39_doen_pwm_pad_out_bit0 { \
  64453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64454. _ezchip_macro_read_value_ &= ~(0xFF); \
  64455. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  64456. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64457. }
  64458. #define SET_GPIO_39_doen_pwm_pad_out_bit1 { \
  64459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64460. _ezchip_macro_read_value_ &= ~(0xFF); \
  64461. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  64462. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64463. }
  64464. #define SET_GPIO_39_doen_pwm_pad_out_bit2 { \
  64465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64466. _ezchip_macro_read_value_ &= ~(0xFF); \
  64467. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  64468. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64469. }
  64470. #define SET_GPIO_39_doen_pwm_pad_out_bit3 { \
  64471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64472. _ezchip_macro_read_value_ &= ~(0xFF); \
  64473. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  64474. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64475. }
  64476. #define SET_GPIO_39_doen_pwm_pad_out_bit4 { \
  64477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64478. _ezchip_macro_read_value_ &= ~(0xFF); \
  64479. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  64480. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64481. }
  64482. #define SET_GPIO_39_doen_pwm_pad_out_bit5 { \
  64483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64484. _ezchip_macro_read_value_ &= ~(0xFF); \
  64485. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  64486. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64487. }
  64488. #define SET_GPIO_39_doen_pwm_pad_out_bit6 { \
  64489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64490. _ezchip_macro_read_value_ &= ~(0xFF); \
  64491. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  64492. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64493. }
  64494. #define SET_GPIO_39_doen_pwm_pad_out_bit7 { \
  64495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64496. _ezchip_macro_read_value_ &= ~(0xFF); \
  64497. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  64498. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64499. }
  64500. #define SET_GPIO_39_doen_pwmdac_left_out { \
  64501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64502. _ezchip_macro_read_value_ &= ~(0xFF); \
  64503. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  64504. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64505. }
  64506. #define SET_GPIO_39_doen_pwmdac_right_out { \
  64507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64508. _ezchip_macro_read_value_ &= ~(0xFF); \
  64509. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  64510. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64511. }
  64512. #define SET_GPIO_39_doen_qspi_csn1_out { \
  64513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64514. _ezchip_macro_read_value_ &= ~(0xFF); \
  64515. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  64516. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64517. }
  64518. #define SET_GPIO_39_doen_qspi_csn2_out { \
  64519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64520. _ezchip_macro_read_value_ &= ~(0xFF); \
  64521. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  64522. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64523. }
  64524. #define SET_GPIO_39_doen_qspi_csn3_out { \
  64525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64526. _ezchip_macro_read_value_ &= ~(0xFF); \
  64527. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  64528. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64529. }
  64530. #define SET_GPIO_39_doen_register23_SCFG_cmsensor_rst0 { \
  64531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64532. _ezchip_macro_read_value_ &= ~(0xFF); \
  64533. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  64534. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64535. }
  64536. #define SET_GPIO_39_doen_register23_SCFG_cmsensor_rst1 { \
  64537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64538. _ezchip_macro_read_value_ &= ~(0xFF); \
  64539. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  64540. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64541. }
  64542. #define SET_GPIO_39_doen_register32_SCFG_gmac_phy_rstn { \
  64543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64544. _ezchip_macro_read_value_ &= ~(0xFF); \
  64545. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  64546. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64547. }
  64548. #define SET_GPIO_39_doen_sdio0_pad_card_power_en { \
  64549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64550. _ezchip_macro_read_value_ &= ~(0xFF); \
  64551. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  64552. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64553. }
  64554. #define SET_GPIO_39_doen_sdio0_pad_cclk_out { \
  64555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64556. _ezchip_macro_read_value_ &= ~(0xFF); \
  64557. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  64558. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64559. }
  64560. #define SET_GPIO_39_doen_sdio0_pad_ccmd_oe { \
  64561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64562. _ezchip_macro_read_value_ &= ~(0xFF); \
  64563. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  64564. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64565. }
  64566. #define SET_GPIO_39_doen_sdio0_pad_ccmd_out { \
  64567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64568. _ezchip_macro_read_value_ &= ~(0xFF); \
  64569. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  64570. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64571. }
  64572. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit0 { \
  64573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64574. _ezchip_macro_read_value_ &= ~(0xFF); \
  64575. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  64576. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64577. }
  64578. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit1 { \
  64579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64580. _ezchip_macro_read_value_ &= ~(0xFF); \
  64581. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  64582. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64583. }
  64584. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit2 { \
  64585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64586. _ezchip_macro_read_value_ &= ~(0xFF); \
  64587. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  64588. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64589. }
  64590. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit3 { \
  64591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64592. _ezchip_macro_read_value_ &= ~(0xFF); \
  64593. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  64594. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64595. }
  64596. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit4 { \
  64597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64598. _ezchip_macro_read_value_ &= ~(0xFF); \
  64599. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  64600. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64601. }
  64602. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit5 { \
  64603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64604. _ezchip_macro_read_value_ &= ~(0xFF); \
  64605. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  64606. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64607. }
  64608. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit6 { \
  64609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64610. _ezchip_macro_read_value_ &= ~(0xFF); \
  64611. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  64612. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64613. }
  64614. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit7 { \
  64615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64616. _ezchip_macro_read_value_ &= ~(0xFF); \
  64617. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  64618. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64619. }
  64620. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit0 { \
  64621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64622. _ezchip_macro_read_value_ &= ~(0xFF); \
  64623. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  64624. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64625. }
  64626. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit1 { \
  64627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64628. _ezchip_macro_read_value_ &= ~(0xFF); \
  64629. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  64630. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64631. }
  64632. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit2 { \
  64633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64634. _ezchip_macro_read_value_ &= ~(0xFF); \
  64635. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  64636. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64637. }
  64638. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit3 { \
  64639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64640. _ezchip_macro_read_value_ &= ~(0xFF); \
  64641. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  64642. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64643. }
  64644. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit4 { \
  64645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64646. _ezchip_macro_read_value_ &= ~(0xFF); \
  64647. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  64648. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64649. }
  64650. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit5 { \
  64651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64652. _ezchip_macro_read_value_ &= ~(0xFF); \
  64653. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  64654. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64655. }
  64656. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit6 { \
  64657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64658. _ezchip_macro_read_value_ &= ~(0xFF); \
  64659. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  64660. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64661. }
  64662. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit7 { \
  64663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64664. _ezchip_macro_read_value_ &= ~(0xFF); \
  64665. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  64666. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64667. }
  64668. #define SET_GPIO_39_doen_sdio0_pad_rst_n { \
  64669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64670. _ezchip_macro_read_value_ &= ~(0xFF); \
  64671. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  64672. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64673. }
  64674. #define SET_GPIO_39_doen_sdio1_pad_card_power_en { \
  64675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64676. _ezchip_macro_read_value_ &= ~(0xFF); \
  64677. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  64678. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64679. }
  64680. #define SET_GPIO_39_doen_sdio1_pad_cclk_out { \
  64681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64682. _ezchip_macro_read_value_ &= ~(0xFF); \
  64683. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  64684. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64685. }
  64686. #define SET_GPIO_39_doen_sdio1_pad_ccmd_oe { \
  64687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64688. _ezchip_macro_read_value_ &= ~(0xFF); \
  64689. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  64690. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64691. }
  64692. #define SET_GPIO_39_doen_sdio1_pad_ccmd_out { \
  64693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64694. _ezchip_macro_read_value_ &= ~(0xFF); \
  64695. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  64696. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64697. }
  64698. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit0 { \
  64699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64700. _ezchip_macro_read_value_ &= ~(0xFF); \
  64701. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  64702. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64703. }
  64704. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit1 { \
  64705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64706. _ezchip_macro_read_value_ &= ~(0xFF); \
  64707. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  64708. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64709. }
  64710. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit2 { \
  64711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64712. _ezchip_macro_read_value_ &= ~(0xFF); \
  64713. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  64714. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64715. }
  64716. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit3 { \
  64717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64718. _ezchip_macro_read_value_ &= ~(0xFF); \
  64719. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  64720. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64721. }
  64722. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit4 { \
  64723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64724. _ezchip_macro_read_value_ &= ~(0xFF); \
  64725. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  64726. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64727. }
  64728. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit5 { \
  64729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64730. _ezchip_macro_read_value_ &= ~(0xFF); \
  64731. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  64732. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64733. }
  64734. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit6 { \
  64735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64736. _ezchip_macro_read_value_ &= ~(0xFF); \
  64737. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  64738. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64739. }
  64740. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit7 { \
  64741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64742. _ezchip_macro_read_value_ &= ~(0xFF); \
  64743. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  64744. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64745. }
  64746. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit0 { \
  64747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64748. _ezchip_macro_read_value_ &= ~(0xFF); \
  64749. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  64750. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64751. }
  64752. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit1 { \
  64753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64754. _ezchip_macro_read_value_ &= ~(0xFF); \
  64755. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  64756. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64757. }
  64758. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit2 { \
  64759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64760. _ezchip_macro_read_value_ &= ~(0xFF); \
  64761. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  64762. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64763. }
  64764. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit3 { \
  64765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64766. _ezchip_macro_read_value_ &= ~(0xFF); \
  64767. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  64768. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64769. }
  64770. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit4 { \
  64771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64772. _ezchip_macro_read_value_ &= ~(0xFF); \
  64773. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  64774. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64775. }
  64776. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit5 { \
  64777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64778. _ezchip_macro_read_value_ &= ~(0xFF); \
  64779. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  64780. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64781. }
  64782. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit6 { \
  64783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64784. _ezchip_macro_read_value_ &= ~(0xFF); \
  64785. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  64786. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64787. }
  64788. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit7 { \
  64789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64790. _ezchip_macro_read_value_ &= ~(0xFF); \
  64791. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  64792. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64793. }
  64794. #define SET_GPIO_39_doen_sdio1_pad_rst_n { \
  64795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64796. _ezchip_macro_read_value_ &= ~(0xFF); \
  64797. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  64798. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64799. }
  64800. #define SET_GPIO_39_doen_spdif_tx_sdout { \
  64801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64802. _ezchip_macro_read_value_ &= ~(0xFF); \
  64803. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  64804. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64805. }
  64806. #define SET_GPIO_39_doen_spdif_tx_sdout_oen { \
  64807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64808. _ezchip_macro_read_value_ &= ~(0xFF); \
  64809. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  64810. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64811. }
  64812. #define SET_GPIO_39_doen_spi0_pad_oe_n { \
  64813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64814. _ezchip_macro_read_value_ &= ~(0xFF); \
  64815. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  64816. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64817. }
  64818. #define SET_GPIO_39_doen_spi0_pad_sck_out { \
  64819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64820. _ezchip_macro_read_value_ &= ~(0xFF); \
  64821. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  64822. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64823. }
  64824. #define SET_GPIO_39_doen_spi0_pad_ss_0_n { \
  64825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64826. _ezchip_macro_read_value_ &= ~(0xFF); \
  64827. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  64828. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64829. }
  64830. #define SET_GPIO_39_doen_spi0_pad_ss_1_n { \
  64831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64832. _ezchip_macro_read_value_ &= ~(0xFF); \
  64833. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  64834. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64835. }
  64836. #define SET_GPIO_39_doen_spi0_pad_txd { \
  64837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64838. _ezchip_macro_read_value_ &= ~(0xFF); \
  64839. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  64840. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64841. }
  64842. #define SET_GPIO_39_doen_spi1_pad_oe_n { \
  64843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64844. _ezchip_macro_read_value_ &= ~(0xFF); \
  64845. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  64846. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64847. }
  64848. #define SET_GPIO_39_doen_spi1_pad_sck_out { \
  64849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64850. _ezchip_macro_read_value_ &= ~(0xFF); \
  64851. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  64852. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64853. }
  64854. #define SET_GPIO_39_doen_spi1_pad_ss_0_n { \
  64855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64856. _ezchip_macro_read_value_ &= ~(0xFF); \
  64857. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  64858. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64859. }
  64860. #define SET_GPIO_39_doen_spi1_pad_ss_1_n { \
  64861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64862. _ezchip_macro_read_value_ &= ~(0xFF); \
  64863. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  64864. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64865. }
  64866. #define SET_GPIO_39_doen_spi1_pad_txd { \
  64867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64868. _ezchip_macro_read_value_ &= ~(0xFF); \
  64869. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  64870. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64871. }
  64872. #define SET_GPIO_39_doen_spi2_pad_oe_n { \
  64873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64874. _ezchip_macro_read_value_ &= ~(0xFF); \
  64875. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  64876. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64877. }
  64878. #define SET_GPIO_39_doen_spi2_pad_sck_out { \
  64879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64880. _ezchip_macro_read_value_ &= ~(0xFF); \
  64881. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  64882. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64883. }
  64884. #define SET_GPIO_39_doen_spi2_pad_ss_0_n { \
  64885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64886. _ezchip_macro_read_value_ &= ~(0xFF); \
  64887. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  64888. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64889. }
  64890. #define SET_GPIO_39_doen_spi2_pad_ss_1_n { \
  64891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64892. _ezchip_macro_read_value_ &= ~(0xFF); \
  64893. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  64894. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64895. }
  64896. #define SET_GPIO_39_doen_spi2_pad_txd { \
  64897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64898. _ezchip_macro_read_value_ &= ~(0xFF); \
  64899. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  64900. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64901. }
  64902. #define SET_GPIO_39_doen_spi2ahb_pad_oe_n_bit0 { \
  64903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64904. _ezchip_macro_read_value_ &= ~(0xFF); \
  64905. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  64906. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64907. }
  64908. #define SET_GPIO_39_doen_spi2ahb_pad_oe_n_bit1 { \
  64909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64910. _ezchip_macro_read_value_ &= ~(0xFF); \
  64911. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  64912. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64913. }
  64914. #define SET_GPIO_39_doen_spi2ahb_pad_oe_n_bit2 { \
  64915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64916. _ezchip_macro_read_value_ &= ~(0xFF); \
  64917. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  64918. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64919. }
  64920. #define SET_GPIO_39_doen_spi2ahb_pad_oe_n_bit3 { \
  64921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64922. _ezchip_macro_read_value_ &= ~(0xFF); \
  64923. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  64924. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64925. }
  64926. #define SET_GPIO_39_doen_spi2ahb_pad_txd_bit0 { \
  64927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64928. _ezchip_macro_read_value_ &= ~(0xFF); \
  64929. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  64930. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64931. }
  64932. #define SET_GPIO_39_doen_spi2ahb_pad_txd_bit1 { \
  64933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64934. _ezchip_macro_read_value_ &= ~(0xFF); \
  64935. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  64936. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64937. }
  64938. #define SET_GPIO_39_doen_spi2ahb_pad_txd_bit2 { \
  64939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64940. _ezchip_macro_read_value_ &= ~(0xFF); \
  64941. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  64942. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64943. }
  64944. #define SET_GPIO_39_doen_spi2ahb_pad_txd_bit3 { \
  64945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64946. _ezchip_macro_read_value_ &= ~(0xFF); \
  64947. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  64948. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64949. }
  64950. #define SET_GPIO_39_doen_spi3_pad_oe_n { \
  64951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64952. _ezchip_macro_read_value_ &= ~(0xFF); \
  64953. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  64954. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64955. }
  64956. #define SET_GPIO_39_doen_spi3_pad_sck_out { \
  64957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64958. _ezchip_macro_read_value_ &= ~(0xFF); \
  64959. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  64960. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64961. }
  64962. #define SET_GPIO_39_doen_spi3_pad_ss_0_n { \
  64963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64964. _ezchip_macro_read_value_ &= ~(0xFF); \
  64965. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  64966. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64967. }
  64968. #define SET_GPIO_39_doen_spi3_pad_ss_1_n { \
  64969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64970. _ezchip_macro_read_value_ &= ~(0xFF); \
  64971. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  64972. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64973. }
  64974. #define SET_GPIO_39_doen_spi3_pad_txd { \
  64975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64976. _ezchip_macro_read_value_ &= ~(0xFF); \
  64977. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  64978. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64979. }
  64980. #define SET_GPIO_39_doen_uart0_pad_dtrn { \
  64981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64982. _ezchip_macro_read_value_ &= ~(0xFF); \
  64983. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  64984. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64985. }
  64986. #define SET_GPIO_39_doen_uart0_pad_rtsn { \
  64987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64988. _ezchip_macro_read_value_ &= ~(0xFF); \
  64989. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  64990. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64991. }
  64992. #define SET_GPIO_39_doen_uart0_pad_sout { \
  64993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64994. _ezchip_macro_read_value_ &= ~(0xFF); \
  64995. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  64996. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64997. }
  64998. #define SET_GPIO_39_doen_uart1_pad_sout { \
  64999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  65000. _ezchip_macro_read_value_ &= ~(0xFF); \
  65001. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  65002. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65003. }
  65004. #define SET_GPIO_39_doen_uart2_pad_dtr_n { \
  65005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  65006. _ezchip_macro_read_value_ &= ~(0xFF); \
  65007. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  65008. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65009. }
  65010. #define SET_GPIO_39_doen_uart2_pad_rts_n { \
  65011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  65012. _ezchip_macro_read_value_ &= ~(0xFF); \
  65013. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  65014. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65015. }
  65016. #define SET_GPIO_39_doen_uart2_pad_sout { \
  65017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  65018. _ezchip_macro_read_value_ &= ~(0xFF); \
  65019. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  65020. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65021. }
  65022. #define SET_GPIO_39_doen_uart3_pad_sout { \
  65023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  65024. _ezchip_macro_read_value_ &= ~(0xFF); \
  65025. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  65026. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65027. }
  65028. #define SET_GPIO_39_doen_usb_drv_bus { \
  65029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  65030. _ezchip_macro_read_value_ &= ~(0xFF); \
  65031. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  65032. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65033. }
  65034. #define SET_GPIO_40_dout_reverse_(en) { \
  65035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65036. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  65037. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  65038. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65039. }
  65040. #define SET_GPIO_40_dout_LOW { \
  65041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65042. _ezchip_macro_read_value_ &= ~(0xFF); \
  65043. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  65044. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65045. }
  65046. #define SET_GPIO_40_dout_HIGH { \
  65047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65048. _ezchip_macro_read_value_ &= ~(0xFF); \
  65049. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  65050. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65051. }
  65052. #define SET_GPIO_40_dout_clk_gmac_tophyref { \
  65053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65054. _ezchip_macro_read_value_ &= ~(0xFF); \
  65055. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  65056. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65057. }
  65058. #define SET_GPIO_40_dout_cpu_jtag_tdo { \
  65059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65060. _ezchip_macro_read_value_ &= ~(0xFF); \
  65061. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  65062. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65063. }
  65064. #define SET_GPIO_40_dout_cpu_jtag_tdo_oen { \
  65065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65066. _ezchip_macro_read_value_ &= ~(0xFF); \
  65067. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  65068. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65069. }
  65070. #define SET_GPIO_40_dout_dmic_clk_out { \
  65071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65072. _ezchip_macro_read_value_ &= ~(0xFF); \
  65073. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  65074. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65075. }
  65076. #define SET_GPIO_40_dout_dsp_JTDOEn_pad { \
  65077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65078. _ezchip_macro_read_value_ &= ~(0xFF); \
  65079. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  65080. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65081. }
  65082. #define SET_GPIO_40_dout_dsp_JTDO_pad { \
  65083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65084. _ezchip_macro_read_value_ &= ~(0xFF); \
  65085. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  65086. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65087. }
  65088. #define SET_GPIO_40_dout_i2c0_pad_sck_oe { \
  65089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65090. _ezchip_macro_read_value_ &= ~(0xFF); \
  65091. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  65092. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65093. }
  65094. #define SET_GPIO_40_dout_i2c0_pad_sda_oe { \
  65095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65096. _ezchip_macro_read_value_ &= ~(0xFF); \
  65097. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  65098. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65099. }
  65100. #define SET_GPIO_40_dout_i2c1_pad_sck_oe { \
  65101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65102. _ezchip_macro_read_value_ &= ~(0xFF); \
  65103. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  65104. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65105. }
  65106. #define SET_GPIO_40_dout_i2c1_pad_sda_oe { \
  65107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65108. _ezchip_macro_read_value_ &= ~(0xFF); \
  65109. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  65110. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65111. }
  65112. #define SET_GPIO_40_dout_i2c2_pad_sck_oe { \
  65113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65114. _ezchip_macro_read_value_ &= ~(0xFF); \
  65115. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  65116. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65117. }
  65118. #define SET_GPIO_40_dout_i2c2_pad_sda_oe { \
  65119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65120. _ezchip_macro_read_value_ &= ~(0xFF); \
  65121. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  65122. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65123. }
  65124. #define SET_GPIO_40_dout_i2c3_pad_sck_oe { \
  65125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65126. _ezchip_macro_read_value_ &= ~(0xFF); \
  65127. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  65128. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65129. }
  65130. #define SET_GPIO_40_dout_i2c3_pad_sda_oe { \
  65131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65132. _ezchip_macro_read_value_ &= ~(0xFF); \
  65133. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  65134. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65135. }
  65136. #define SET_GPIO_40_dout_i2srx_bclk_out { \
  65137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65138. _ezchip_macro_read_value_ &= ~(0xFF); \
  65139. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  65140. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65141. }
  65142. #define SET_GPIO_40_dout_i2srx_bclk_out_oen { \
  65143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65144. _ezchip_macro_read_value_ &= ~(0xFF); \
  65145. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  65146. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65147. }
  65148. #define SET_GPIO_40_dout_i2srx_lrck_out { \
  65149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65150. _ezchip_macro_read_value_ &= ~(0xFF); \
  65151. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  65152. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65153. }
  65154. #define SET_GPIO_40_dout_i2srx_lrck_out_oen { \
  65155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65156. _ezchip_macro_read_value_ &= ~(0xFF); \
  65157. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  65158. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65159. }
  65160. #define SET_GPIO_40_dout_i2srx_mclk_out { \
  65161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65162. _ezchip_macro_read_value_ &= ~(0xFF); \
  65163. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  65164. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65165. }
  65166. #define SET_GPIO_40_dout_i2stx_bclk_out { \
  65167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65168. _ezchip_macro_read_value_ &= ~(0xFF); \
  65169. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  65170. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65171. }
  65172. #define SET_GPIO_40_dout_i2stx_bclk_out_oen { \
  65173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65174. _ezchip_macro_read_value_ &= ~(0xFF); \
  65175. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  65176. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65177. }
  65178. #define SET_GPIO_40_dout_i2stx_lrck_out { \
  65179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65180. _ezchip_macro_read_value_ &= ~(0xFF); \
  65181. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  65182. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65183. }
  65184. #define SET_GPIO_40_dout_i2stx_lrckout_oen { \
  65185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65186. _ezchip_macro_read_value_ &= ~(0xFF); \
  65187. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  65188. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65189. }
  65190. #define SET_GPIO_40_dout_i2stx_mclk_out { \
  65191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65192. _ezchip_macro_read_value_ &= ~(0xFF); \
  65193. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  65194. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65195. }
  65196. #define SET_GPIO_40_dout_i2stx_sdout0 { \
  65197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65198. _ezchip_macro_read_value_ &= ~(0xFF); \
  65199. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  65200. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65201. }
  65202. #define SET_GPIO_40_dout_i2stx_sdout1 { \
  65203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65204. _ezchip_macro_read_value_ &= ~(0xFF); \
  65205. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  65206. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65207. }
  65208. #define SET_GPIO_40_dout_lcd_pad_csm_n { \
  65209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65210. _ezchip_macro_read_value_ &= ~(0xFF); \
  65211. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  65212. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65213. }
  65214. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit0 { \
  65215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65216. _ezchip_macro_read_value_ &= ~(0xFF); \
  65217. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  65218. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65219. }
  65220. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit1 { \
  65221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65222. _ezchip_macro_read_value_ &= ~(0xFF); \
  65223. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  65224. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65225. }
  65226. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit2 { \
  65227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65228. _ezchip_macro_read_value_ &= ~(0xFF); \
  65229. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  65230. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65231. }
  65232. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit3 { \
  65233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65234. _ezchip_macro_read_value_ &= ~(0xFF); \
  65235. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  65236. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65237. }
  65238. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit4 { \
  65239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65240. _ezchip_macro_read_value_ &= ~(0xFF); \
  65241. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  65242. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65243. }
  65244. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit5 { \
  65245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65246. _ezchip_macro_read_value_ &= ~(0xFF); \
  65247. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  65248. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65249. }
  65250. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit6 { \
  65251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65252. _ezchip_macro_read_value_ &= ~(0xFF); \
  65253. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  65254. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65255. }
  65256. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit7 { \
  65257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65258. _ezchip_macro_read_value_ &= ~(0xFF); \
  65259. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  65260. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65261. }
  65262. #define SET_GPIO_40_dout_pwm_pad_out_bit0 { \
  65263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65264. _ezchip_macro_read_value_ &= ~(0xFF); \
  65265. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  65266. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65267. }
  65268. #define SET_GPIO_40_dout_pwm_pad_out_bit1 { \
  65269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65270. _ezchip_macro_read_value_ &= ~(0xFF); \
  65271. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  65272. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65273. }
  65274. #define SET_GPIO_40_dout_pwm_pad_out_bit2 { \
  65275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65276. _ezchip_macro_read_value_ &= ~(0xFF); \
  65277. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  65278. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65279. }
  65280. #define SET_GPIO_40_dout_pwm_pad_out_bit3 { \
  65281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65282. _ezchip_macro_read_value_ &= ~(0xFF); \
  65283. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  65284. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65285. }
  65286. #define SET_GPIO_40_dout_pwm_pad_out_bit4 { \
  65287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65288. _ezchip_macro_read_value_ &= ~(0xFF); \
  65289. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  65290. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65291. }
  65292. #define SET_GPIO_40_dout_pwm_pad_out_bit5 { \
  65293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65294. _ezchip_macro_read_value_ &= ~(0xFF); \
  65295. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  65296. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65297. }
  65298. #define SET_GPIO_40_dout_pwm_pad_out_bit6 { \
  65299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65300. _ezchip_macro_read_value_ &= ~(0xFF); \
  65301. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  65302. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65303. }
  65304. #define SET_GPIO_40_dout_pwm_pad_out_bit7 { \
  65305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65306. _ezchip_macro_read_value_ &= ~(0xFF); \
  65307. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  65308. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65309. }
  65310. #define SET_GPIO_40_dout_pwmdac_left_out { \
  65311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65312. _ezchip_macro_read_value_ &= ~(0xFF); \
  65313. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  65314. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65315. }
  65316. #define SET_GPIO_40_dout_pwmdac_right_out { \
  65317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65318. _ezchip_macro_read_value_ &= ~(0xFF); \
  65319. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  65320. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65321. }
  65322. #define SET_GPIO_40_dout_qspi_csn1_out { \
  65323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65324. _ezchip_macro_read_value_ &= ~(0xFF); \
  65325. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  65326. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65327. }
  65328. #define SET_GPIO_40_dout_qspi_csn2_out { \
  65329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65330. _ezchip_macro_read_value_ &= ~(0xFF); \
  65331. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  65332. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65333. }
  65334. #define SET_GPIO_40_dout_qspi_csn3_out { \
  65335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65336. _ezchip_macro_read_value_ &= ~(0xFF); \
  65337. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  65338. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65339. }
  65340. #define SET_GPIO_40_dout_register23_SCFG_cmsensor_rst0 { \
  65341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65342. _ezchip_macro_read_value_ &= ~(0xFF); \
  65343. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  65344. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65345. }
  65346. #define SET_GPIO_40_dout_register23_SCFG_cmsensor_rst1 { \
  65347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65348. _ezchip_macro_read_value_ &= ~(0xFF); \
  65349. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  65350. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65351. }
  65352. #define SET_GPIO_40_dout_register32_SCFG_gmac_phy_rstn { \
  65353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65354. _ezchip_macro_read_value_ &= ~(0xFF); \
  65355. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  65356. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65357. }
  65358. #define SET_GPIO_40_dout_sdio0_pad_card_power_en { \
  65359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65360. _ezchip_macro_read_value_ &= ~(0xFF); \
  65361. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  65362. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65363. }
  65364. #define SET_GPIO_40_dout_sdio0_pad_cclk_out { \
  65365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65366. _ezchip_macro_read_value_ &= ~(0xFF); \
  65367. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  65368. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65369. }
  65370. #define SET_GPIO_40_dout_sdio0_pad_ccmd_oe { \
  65371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65372. _ezchip_macro_read_value_ &= ~(0xFF); \
  65373. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  65374. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65375. }
  65376. #define SET_GPIO_40_dout_sdio0_pad_ccmd_out { \
  65377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65378. _ezchip_macro_read_value_ &= ~(0xFF); \
  65379. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  65380. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65381. }
  65382. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit0 { \
  65383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65384. _ezchip_macro_read_value_ &= ~(0xFF); \
  65385. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  65386. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65387. }
  65388. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit1 { \
  65389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65390. _ezchip_macro_read_value_ &= ~(0xFF); \
  65391. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  65392. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65393. }
  65394. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit2 { \
  65395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65396. _ezchip_macro_read_value_ &= ~(0xFF); \
  65397. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  65398. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65399. }
  65400. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit3 { \
  65401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65402. _ezchip_macro_read_value_ &= ~(0xFF); \
  65403. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  65404. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65405. }
  65406. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit4 { \
  65407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65408. _ezchip_macro_read_value_ &= ~(0xFF); \
  65409. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  65410. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65411. }
  65412. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit5 { \
  65413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65414. _ezchip_macro_read_value_ &= ~(0xFF); \
  65415. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  65416. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65417. }
  65418. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit6 { \
  65419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65420. _ezchip_macro_read_value_ &= ~(0xFF); \
  65421. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  65422. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65423. }
  65424. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit7 { \
  65425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65426. _ezchip_macro_read_value_ &= ~(0xFF); \
  65427. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  65428. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65429. }
  65430. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit0 { \
  65431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65432. _ezchip_macro_read_value_ &= ~(0xFF); \
  65433. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  65434. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65435. }
  65436. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit1 { \
  65437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65438. _ezchip_macro_read_value_ &= ~(0xFF); \
  65439. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  65440. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65441. }
  65442. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit2 { \
  65443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65444. _ezchip_macro_read_value_ &= ~(0xFF); \
  65445. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  65446. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65447. }
  65448. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit3 { \
  65449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65450. _ezchip_macro_read_value_ &= ~(0xFF); \
  65451. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  65452. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65453. }
  65454. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit4 { \
  65455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65456. _ezchip_macro_read_value_ &= ~(0xFF); \
  65457. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  65458. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65459. }
  65460. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit5 { \
  65461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65462. _ezchip_macro_read_value_ &= ~(0xFF); \
  65463. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  65464. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65465. }
  65466. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit6 { \
  65467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65468. _ezchip_macro_read_value_ &= ~(0xFF); \
  65469. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  65470. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65471. }
  65472. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit7 { \
  65473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65474. _ezchip_macro_read_value_ &= ~(0xFF); \
  65475. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  65476. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65477. }
  65478. #define SET_GPIO_40_dout_sdio0_pad_rst_n { \
  65479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65480. _ezchip_macro_read_value_ &= ~(0xFF); \
  65481. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  65482. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65483. }
  65484. #define SET_GPIO_40_dout_sdio1_pad_card_power_en { \
  65485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65486. _ezchip_macro_read_value_ &= ~(0xFF); \
  65487. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  65488. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65489. }
  65490. #define SET_GPIO_40_dout_sdio1_pad_cclk_out { \
  65491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65492. _ezchip_macro_read_value_ &= ~(0xFF); \
  65493. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  65494. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65495. }
  65496. #define SET_GPIO_40_dout_sdio1_pad_ccmd_oe { \
  65497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65498. _ezchip_macro_read_value_ &= ~(0xFF); \
  65499. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  65500. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65501. }
  65502. #define SET_GPIO_40_dout_sdio1_pad_ccmd_out { \
  65503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65504. _ezchip_macro_read_value_ &= ~(0xFF); \
  65505. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  65506. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65507. }
  65508. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit0 { \
  65509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65510. _ezchip_macro_read_value_ &= ~(0xFF); \
  65511. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  65512. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65513. }
  65514. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit1 { \
  65515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65516. _ezchip_macro_read_value_ &= ~(0xFF); \
  65517. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  65518. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65519. }
  65520. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit2 { \
  65521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65522. _ezchip_macro_read_value_ &= ~(0xFF); \
  65523. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  65524. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65525. }
  65526. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit3 { \
  65527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65528. _ezchip_macro_read_value_ &= ~(0xFF); \
  65529. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  65530. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65531. }
  65532. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit4 { \
  65533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65534. _ezchip_macro_read_value_ &= ~(0xFF); \
  65535. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  65536. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65537. }
  65538. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit5 { \
  65539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65540. _ezchip_macro_read_value_ &= ~(0xFF); \
  65541. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  65542. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65543. }
  65544. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit6 { \
  65545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65546. _ezchip_macro_read_value_ &= ~(0xFF); \
  65547. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  65548. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65549. }
  65550. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit7 { \
  65551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65552. _ezchip_macro_read_value_ &= ~(0xFF); \
  65553. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  65554. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65555. }
  65556. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit0 { \
  65557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65558. _ezchip_macro_read_value_ &= ~(0xFF); \
  65559. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  65560. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65561. }
  65562. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit1 { \
  65563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65564. _ezchip_macro_read_value_ &= ~(0xFF); \
  65565. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  65566. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65567. }
  65568. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit2 { \
  65569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65570. _ezchip_macro_read_value_ &= ~(0xFF); \
  65571. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  65572. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65573. }
  65574. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit3 { \
  65575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65576. _ezchip_macro_read_value_ &= ~(0xFF); \
  65577. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  65578. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65579. }
  65580. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit4 { \
  65581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65582. _ezchip_macro_read_value_ &= ~(0xFF); \
  65583. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  65584. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65585. }
  65586. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit5 { \
  65587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65588. _ezchip_macro_read_value_ &= ~(0xFF); \
  65589. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  65590. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65591. }
  65592. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit6 { \
  65593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65594. _ezchip_macro_read_value_ &= ~(0xFF); \
  65595. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  65596. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65597. }
  65598. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit7 { \
  65599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65600. _ezchip_macro_read_value_ &= ~(0xFF); \
  65601. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  65602. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65603. }
  65604. #define SET_GPIO_40_dout_sdio1_pad_rst_n { \
  65605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65606. _ezchip_macro_read_value_ &= ~(0xFF); \
  65607. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  65608. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65609. }
  65610. #define SET_GPIO_40_dout_spdif_tx_sdout { \
  65611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65612. _ezchip_macro_read_value_ &= ~(0xFF); \
  65613. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  65614. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65615. }
  65616. #define SET_GPIO_40_dout_spdif_tx_sdout_oen { \
  65617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65618. _ezchip_macro_read_value_ &= ~(0xFF); \
  65619. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  65620. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65621. }
  65622. #define SET_GPIO_40_dout_spi0_pad_oe_n { \
  65623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65624. _ezchip_macro_read_value_ &= ~(0xFF); \
  65625. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  65626. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65627. }
  65628. #define SET_GPIO_40_dout_spi0_pad_sck_out { \
  65629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65630. _ezchip_macro_read_value_ &= ~(0xFF); \
  65631. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  65632. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65633. }
  65634. #define SET_GPIO_40_dout_spi0_pad_ss_0_n { \
  65635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65636. _ezchip_macro_read_value_ &= ~(0xFF); \
  65637. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  65638. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65639. }
  65640. #define SET_GPIO_40_dout_spi0_pad_ss_1_n { \
  65641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65642. _ezchip_macro_read_value_ &= ~(0xFF); \
  65643. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  65644. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65645. }
  65646. #define SET_GPIO_40_dout_spi0_pad_txd { \
  65647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65648. _ezchip_macro_read_value_ &= ~(0xFF); \
  65649. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  65650. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65651. }
  65652. #define SET_GPIO_40_dout_spi1_pad_oe_n { \
  65653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65654. _ezchip_macro_read_value_ &= ~(0xFF); \
  65655. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  65656. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65657. }
  65658. #define SET_GPIO_40_dout_spi1_pad_sck_out { \
  65659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65660. _ezchip_macro_read_value_ &= ~(0xFF); \
  65661. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  65662. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65663. }
  65664. #define SET_GPIO_40_dout_spi1_pad_ss_0_n { \
  65665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65666. _ezchip_macro_read_value_ &= ~(0xFF); \
  65667. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  65668. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65669. }
  65670. #define SET_GPIO_40_dout_spi1_pad_ss_1_n { \
  65671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65672. _ezchip_macro_read_value_ &= ~(0xFF); \
  65673. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  65674. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65675. }
  65676. #define SET_GPIO_40_dout_spi1_pad_txd { \
  65677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65678. _ezchip_macro_read_value_ &= ~(0xFF); \
  65679. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  65680. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65681. }
  65682. #define SET_GPIO_40_dout_spi2_pad_oe_n { \
  65683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65684. _ezchip_macro_read_value_ &= ~(0xFF); \
  65685. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  65686. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65687. }
  65688. #define SET_GPIO_40_dout_spi2_pad_sck_out { \
  65689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65690. _ezchip_macro_read_value_ &= ~(0xFF); \
  65691. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  65692. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65693. }
  65694. #define SET_GPIO_40_dout_spi2_pad_ss_0_n { \
  65695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65696. _ezchip_macro_read_value_ &= ~(0xFF); \
  65697. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  65698. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65699. }
  65700. #define SET_GPIO_40_dout_spi2_pad_ss_1_n { \
  65701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65702. _ezchip_macro_read_value_ &= ~(0xFF); \
  65703. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  65704. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65705. }
  65706. #define SET_GPIO_40_dout_spi2_pad_txd { \
  65707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65708. _ezchip_macro_read_value_ &= ~(0xFF); \
  65709. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  65710. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65711. }
  65712. #define SET_GPIO_40_dout_spi2ahb_pad_oe_n_bit0 { \
  65713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65714. _ezchip_macro_read_value_ &= ~(0xFF); \
  65715. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  65716. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65717. }
  65718. #define SET_GPIO_40_dout_spi2ahb_pad_oe_n_bit1 { \
  65719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65720. _ezchip_macro_read_value_ &= ~(0xFF); \
  65721. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  65722. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65723. }
  65724. #define SET_GPIO_40_dout_spi2ahb_pad_oe_n_bit2 { \
  65725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65726. _ezchip_macro_read_value_ &= ~(0xFF); \
  65727. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  65728. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65729. }
  65730. #define SET_GPIO_40_dout_spi2ahb_pad_oe_n_bit3 { \
  65731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65732. _ezchip_macro_read_value_ &= ~(0xFF); \
  65733. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  65734. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65735. }
  65736. #define SET_GPIO_40_dout_spi2ahb_pad_txd_bit0 { \
  65737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65738. _ezchip_macro_read_value_ &= ~(0xFF); \
  65739. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  65740. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65741. }
  65742. #define SET_GPIO_40_dout_spi2ahb_pad_txd_bit1 { \
  65743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65744. _ezchip_macro_read_value_ &= ~(0xFF); \
  65745. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  65746. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65747. }
  65748. #define SET_GPIO_40_dout_spi2ahb_pad_txd_bit2 { \
  65749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65750. _ezchip_macro_read_value_ &= ~(0xFF); \
  65751. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  65752. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65753. }
  65754. #define SET_GPIO_40_dout_spi2ahb_pad_txd_bit3 { \
  65755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65756. _ezchip_macro_read_value_ &= ~(0xFF); \
  65757. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  65758. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65759. }
  65760. #define SET_GPIO_40_dout_spi3_pad_oe_n { \
  65761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65762. _ezchip_macro_read_value_ &= ~(0xFF); \
  65763. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  65764. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65765. }
  65766. #define SET_GPIO_40_dout_spi3_pad_sck_out { \
  65767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65768. _ezchip_macro_read_value_ &= ~(0xFF); \
  65769. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  65770. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65771. }
  65772. #define SET_GPIO_40_dout_spi3_pad_ss_0_n { \
  65773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65774. _ezchip_macro_read_value_ &= ~(0xFF); \
  65775. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  65776. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65777. }
  65778. #define SET_GPIO_40_dout_spi3_pad_ss_1_n { \
  65779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65780. _ezchip_macro_read_value_ &= ~(0xFF); \
  65781. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  65782. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65783. }
  65784. #define SET_GPIO_40_dout_spi3_pad_txd { \
  65785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65786. _ezchip_macro_read_value_ &= ~(0xFF); \
  65787. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  65788. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65789. }
  65790. #define SET_GPIO_40_dout_uart0_pad_dtrn { \
  65791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65792. _ezchip_macro_read_value_ &= ~(0xFF); \
  65793. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  65794. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65795. }
  65796. #define SET_GPIO_40_dout_uart0_pad_rtsn { \
  65797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65798. _ezchip_macro_read_value_ &= ~(0xFF); \
  65799. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  65800. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65801. }
  65802. #define SET_GPIO_40_dout_uart0_pad_sout { \
  65803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65804. _ezchip_macro_read_value_ &= ~(0xFF); \
  65805. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  65806. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65807. }
  65808. #define SET_GPIO_40_dout_uart1_pad_sout { \
  65809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65810. _ezchip_macro_read_value_ &= ~(0xFF); \
  65811. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  65812. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65813. }
  65814. #define SET_GPIO_40_dout_uart2_pad_dtr_n { \
  65815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65816. _ezchip_macro_read_value_ &= ~(0xFF); \
  65817. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  65818. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65819. }
  65820. #define SET_GPIO_40_dout_uart2_pad_rts_n { \
  65821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65822. _ezchip_macro_read_value_ &= ~(0xFF); \
  65823. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  65824. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65825. }
  65826. #define SET_GPIO_40_dout_uart2_pad_sout { \
  65827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65828. _ezchip_macro_read_value_ &= ~(0xFF); \
  65829. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  65830. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65831. }
  65832. #define SET_GPIO_40_dout_uart3_pad_sout { \
  65833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65834. _ezchip_macro_read_value_ &= ~(0xFF); \
  65835. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  65836. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65837. }
  65838. #define SET_GPIO_40_dout_usb_drv_bus { \
  65839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65840. _ezchip_macro_read_value_ &= ~(0xFF); \
  65841. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  65842. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65843. }
  65844. #define SET_GPIO_40_doen_reverse_(en) { \
  65845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65846. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  65847. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  65848. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65849. }
  65850. #define SET_GPIO_40_doen_LOW { \
  65851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65852. _ezchip_macro_read_value_ &= ~(0xFF); \
  65853. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  65854. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65855. }
  65856. #define SET_GPIO_40_doen_HIGH { \
  65857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65858. _ezchip_macro_read_value_ &= ~(0xFF); \
  65859. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  65860. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65861. }
  65862. #define SET_GPIO_40_doen_clk_gmac_tophyref { \
  65863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65864. _ezchip_macro_read_value_ &= ~(0xFF); \
  65865. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  65866. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65867. }
  65868. #define SET_GPIO_40_doen_cpu_jtag_tdo { \
  65869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65870. _ezchip_macro_read_value_ &= ~(0xFF); \
  65871. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  65872. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65873. }
  65874. #define SET_GPIO_40_doen_cpu_jtag_tdo_oen { \
  65875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65876. _ezchip_macro_read_value_ &= ~(0xFF); \
  65877. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  65878. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65879. }
  65880. #define SET_GPIO_40_doen_dmic_clk_out { \
  65881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65882. _ezchip_macro_read_value_ &= ~(0xFF); \
  65883. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  65884. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65885. }
  65886. #define SET_GPIO_40_doen_dsp_JTDOEn_pad { \
  65887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65888. _ezchip_macro_read_value_ &= ~(0xFF); \
  65889. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  65890. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65891. }
  65892. #define SET_GPIO_40_doen_dsp_JTDO_pad { \
  65893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65894. _ezchip_macro_read_value_ &= ~(0xFF); \
  65895. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  65896. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65897. }
  65898. #define SET_GPIO_40_doen_i2c0_pad_sck_oe { \
  65899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65900. _ezchip_macro_read_value_ &= ~(0xFF); \
  65901. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  65902. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65903. }
  65904. #define SET_GPIO_40_doen_i2c0_pad_sda_oe { \
  65905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65906. _ezchip_macro_read_value_ &= ~(0xFF); \
  65907. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  65908. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65909. }
  65910. #define SET_GPIO_40_doen_i2c1_pad_sck_oe { \
  65911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65912. _ezchip_macro_read_value_ &= ~(0xFF); \
  65913. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  65914. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65915. }
  65916. #define SET_GPIO_40_doen_i2c1_pad_sda_oe { \
  65917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65918. _ezchip_macro_read_value_ &= ~(0xFF); \
  65919. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  65920. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65921. }
  65922. #define SET_GPIO_40_doen_i2c2_pad_sck_oe { \
  65923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65924. _ezchip_macro_read_value_ &= ~(0xFF); \
  65925. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  65926. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65927. }
  65928. #define SET_GPIO_40_doen_i2c2_pad_sda_oe { \
  65929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65930. _ezchip_macro_read_value_ &= ~(0xFF); \
  65931. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  65932. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65933. }
  65934. #define SET_GPIO_40_doen_i2c3_pad_sck_oe { \
  65935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65936. _ezchip_macro_read_value_ &= ~(0xFF); \
  65937. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  65938. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65939. }
  65940. #define SET_GPIO_40_doen_i2c3_pad_sda_oe { \
  65941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65942. _ezchip_macro_read_value_ &= ~(0xFF); \
  65943. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  65944. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65945. }
  65946. #define SET_GPIO_40_doen_i2srx_bclk_out { \
  65947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65948. _ezchip_macro_read_value_ &= ~(0xFF); \
  65949. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  65950. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65951. }
  65952. #define SET_GPIO_40_doen_i2srx_bclk_out_oen { \
  65953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65954. _ezchip_macro_read_value_ &= ~(0xFF); \
  65955. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  65956. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65957. }
  65958. #define SET_GPIO_40_doen_i2srx_lrck_out { \
  65959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65960. _ezchip_macro_read_value_ &= ~(0xFF); \
  65961. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  65962. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65963. }
  65964. #define SET_GPIO_40_doen_i2srx_lrck_out_oen { \
  65965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65966. _ezchip_macro_read_value_ &= ~(0xFF); \
  65967. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  65968. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65969. }
  65970. #define SET_GPIO_40_doen_i2srx_mclk_out { \
  65971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65972. _ezchip_macro_read_value_ &= ~(0xFF); \
  65973. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  65974. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65975. }
  65976. #define SET_GPIO_40_doen_i2stx_bclk_out { \
  65977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65978. _ezchip_macro_read_value_ &= ~(0xFF); \
  65979. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  65980. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65981. }
  65982. #define SET_GPIO_40_doen_i2stx_bclk_out_oen { \
  65983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65984. _ezchip_macro_read_value_ &= ~(0xFF); \
  65985. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  65986. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65987. }
  65988. #define SET_GPIO_40_doen_i2stx_lrck_out { \
  65989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65990. _ezchip_macro_read_value_ &= ~(0xFF); \
  65991. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  65992. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65993. }
  65994. #define SET_GPIO_40_doen_i2stx_lrckout_oen { \
  65995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65996. _ezchip_macro_read_value_ &= ~(0xFF); \
  65997. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  65998. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65999. }
  66000. #define SET_GPIO_40_doen_i2stx_mclk_out { \
  66001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66002. _ezchip_macro_read_value_ &= ~(0xFF); \
  66003. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  66004. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66005. }
  66006. #define SET_GPIO_40_doen_i2stx_sdout0 { \
  66007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66008. _ezchip_macro_read_value_ &= ~(0xFF); \
  66009. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  66010. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66011. }
  66012. #define SET_GPIO_40_doen_i2stx_sdout1 { \
  66013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66014. _ezchip_macro_read_value_ &= ~(0xFF); \
  66015. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  66016. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66017. }
  66018. #define SET_GPIO_40_doen_lcd_pad_csm_n { \
  66019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66020. _ezchip_macro_read_value_ &= ~(0xFF); \
  66021. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  66022. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66023. }
  66024. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit0 { \
  66025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66026. _ezchip_macro_read_value_ &= ~(0xFF); \
  66027. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  66028. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66029. }
  66030. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit1 { \
  66031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66032. _ezchip_macro_read_value_ &= ~(0xFF); \
  66033. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  66034. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66035. }
  66036. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit2 { \
  66037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66038. _ezchip_macro_read_value_ &= ~(0xFF); \
  66039. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  66040. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66041. }
  66042. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit3 { \
  66043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66044. _ezchip_macro_read_value_ &= ~(0xFF); \
  66045. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  66046. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66047. }
  66048. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit4 { \
  66049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66050. _ezchip_macro_read_value_ &= ~(0xFF); \
  66051. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  66052. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66053. }
  66054. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit5 { \
  66055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66056. _ezchip_macro_read_value_ &= ~(0xFF); \
  66057. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  66058. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66059. }
  66060. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit6 { \
  66061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66062. _ezchip_macro_read_value_ &= ~(0xFF); \
  66063. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  66064. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66065. }
  66066. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit7 { \
  66067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66068. _ezchip_macro_read_value_ &= ~(0xFF); \
  66069. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  66070. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66071. }
  66072. #define SET_GPIO_40_doen_pwm_pad_out_bit0 { \
  66073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66074. _ezchip_macro_read_value_ &= ~(0xFF); \
  66075. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  66076. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66077. }
  66078. #define SET_GPIO_40_doen_pwm_pad_out_bit1 { \
  66079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66080. _ezchip_macro_read_value_ &= ~(0xFF); \
  66081. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  66082. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66083. }
  66084. #define SET_GPIO_40_doen_pwm_pad_out_bit2 { \
  66085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66086. _ezchip_macro_read_value_ &= ~(0xFF); \
  66087. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  66088. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66089. }
  66090. #define SET_GPIO_40_doen_pwm_pad_out_bit3 { \
  66091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66092. _ezchip_macro_read_value_ &= ~(0xFF); \
  66093. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  66094. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66095. }
  66096. #define SET_GPIO_40_doen_pwm_pad_out_bit4 { \
  66097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66098. _ezchip_macro_read_value_ &= ~(0xFF); \
  66099. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  66100. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66101. }
  66102. #define SET_GPIO_40_doen_pwm_pad_out_bit5 { \
  66103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66104. _ezchip_macro_read_value_ &= ~(0xFF); \
  66105. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  66106. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66107. }
  66108. #define SET_GPIO_40_doen_pwm_pad_out_bit6 { \
  66109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66110. _ezchip_macro_read_value_ &= ~(0xFF); \
  66111. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  66112. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66113. }
  66114. #define SET_GPIO_40_doen_pwm_pad_out_bit7 { \
  66115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66116. _ezchip_macro_read_value_ &= ~(0xFF); \
  66117. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  66118. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66119. }
  66120. #define SET_GPIO_40_doen_pwmdac_left_out { \
  66121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66122. _ezchip_macro_read_value_ &= ~(0xFF); \
  66123. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  66124. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66125. }
  66126. #define SET_GPIO_40_doen_pwmdac_right_out { \
  66127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66128. _ezchip_macro_read_value_ &= ~(0xFF); \
  66129. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  66130. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66131. }
  66132. #define SET_GPIO_40_doen_qspi_csn1_out { \
  66133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66134. _ezchip_macro_read_value_ &= ~(0xFF); \
  66135. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  66136. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66137. }
  66138. #define SET_GPIO_40_doen_qspi_csn2_out { \
  66139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66140. _ezchip_macro_read_value_ &= ~(0xFF); \
  66141. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  66142. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66143. }
  66144. #define SET_GPIO_40_doen_qspi_csn3_out { \
  66145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66146. _ezchip_macro_read_value_ &= ~(0xFF); \
  66147. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  66148. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66149. }
  66150. #define SET_GPIO_40_doen_register23_SCFG_cmsensor_rst0 { \
  66151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66152. _ezchip_macro_read_value_ &= ~(0xFF); \
  66153. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  66154. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66155. }
  66156. #define SET_GPIO_40_doen_register23_SCFG_cmsensor_rst1 { \
  66157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66158. _ezchip_macro_read_value_ &= ~(0xFF); \
  66159. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  66160. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66161. }
  66162. #define SET_GPIO_40_doen_register32_SCFG_gmac_phy_rstn { \
  66163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66164. _ezchip_macro_read_value_ &= ~(0xFF); \
  66165. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  66166. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66167. }
  66168. #define SET_GPIO_40_doen_sdio0_pad_card_power_en { \
  66169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66170. _ezchip_macro_read_value_ &= ~(0xFF); \
  66171. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  66172. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66173. }
  66174. #define SET_GPIO_40_doen_sdio0_pad_cclk_out { \
  66175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66176. _ezchip_macro_read_value_ &= ~(0xFF); \
  66177. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  66178. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66179. }
  66180. #define SET_GPIO_40_doen_sdio0_pad_ccmd_oe { \
  66181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66182. _ezchip_macro_read_value_ &= ~(0xFF); \
  66183. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  66184. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66185. }
  66186. #define SET_GPIO_40_doen_sdio0_pad_ccmd_out { \
  66187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66188. _ezchip_macro_read_value_ &= ~(0xFF); \
  66189. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  66190. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66191. }
  66192. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit0 { \
  66193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66194. _ezchip_macro_read_value_ &= ~(0xFF); \
  66195. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  66196. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66197. }
  66198. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit1 { \
  66199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66200. _ezchip_macro_read_value_ &= ~(0xFF); \
  66201. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  66202. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66203. }
  66204. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit2 { \
  66205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66206. _ezchip_macro_read_value_ &= ~(0xFF); \
  66207. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  66208. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66209. }
  66210. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit3 { \
  66211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66212. _ezchip_macro_read_value_ &= ~(0xFF); \
  66213. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  66214. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66215. }
  66216. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit4 { \
  66217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66218. _ezchip_macro_read_value_ &= ~(0xFF); \
  66219. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  66220. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66221. }
  66222. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit5 { \
  66223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66224. _ezchip_macro_read_value_ &= ~(0xFF); \
  66225. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  66226. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66227. }
  66228. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit6 { \
  66229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66230. _ezchip_macro_read_value_ &= ~(0xFF); \
  66231. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  66232. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66233. }
  66234. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit7 { \
  66235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66236. _ezchip_macro_read_value_ &= ~(0xFF); \
  66237. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  66238. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66239. }
  66240. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit0 { \
  66241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66242. _ezchip_macro_read_value_ &= ~(0xFF); \
  66243. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  66244. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66245. }
  66246. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit1 { \
  66247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66248. _ezchip_macro_read_value_ &= ~(0xFF); \
  66249. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  66250. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66251. }
  66252. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit2 { \
  66253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66254. _ezchip_macro_read_value_ &= ~(0xFF); \
  66255. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  66256. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66257. }
  66258. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit3 { \
  66259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66260. _ezchip_macro_read_value_ &= ~(0xFF); \
  66261. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  66262. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66263. }
  66264. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit4 { \
  66265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66266. _ezchip_macro_read_value_ &= ~(0xFF); \
  66267. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  66268. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66269. }
  66270. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit5 { \
  66271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66272. _ezchip_macro_read_value_ &= ~(0xFF); \
  66273. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  66274. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66275. }
  66276. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit6 { \
  66277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66278. _ezchip_macro_read_value_ &= ~(0xFF); \
  66279. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  66280. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66281. }
  66282. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit7 { \
  66283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66284. _ezchip_macro_read_value_ &= ~(0xFF); \
  66285. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  66286. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66287. }
  66288. #define SET_GPIO_40_doen_sdio0_pad_rst_n { \
  66289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66290. _ezchip_macro_read_value_ &= ~(0xFF); \
  66291. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  66292. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66293. }
  66294. #define SET_GPIO_40_doen_sdio1_pad_card_power_en { \
  66295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66296. _ezchip_macro_read_value_ &= ~(0xFF); \
  66297. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  66298. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66299. }
  66300. #define SET_GPIO_40_doen_sdio1_pad_cclk_out { \
  66301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66302. _ezchip_macro_read_value_ &= ~(0xFF); \
  66303. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  66304. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66305. }
  66306. #define SET_GPIO_40_doen_sdio1_pad_ccmd_oe { \
  66307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66308. _ezchip_macro_read_value_ &= ~(0xFF); \
  66309. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  66310. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66311. }
  66312. #define SET_GPIO_40_doen_sdio1_pad_ccmd_out { \
  66313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66314. _ezchip_macro_read_value_ &= ~(0xFF); \
  66315. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  66316. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66317. }
  66318. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit0 { \
  66319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66320. _ezchip_macro_read_value_ &= ~(0xFF); \
  66321. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  66322. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66323. }
  66324. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit1 { \
  66325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66326. _ezchip_macro_read_value_ &= ~(0xFF); \
  66327. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  66328. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66329. }
  66330. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit2 { \
  66331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66332. _ezchip_macro_read_value_ &= ~(0xFF); \
  66333. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  66334. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66335. }
  66336. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit3 { \
  66337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66338. _ezchip_macro_read_value_ &= ~(0xFF); \
  66339. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  66340. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66341. }
  66342. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit4 { \
  66343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66344. _ezchip_macro_read_value_ &= ~(0xFF); \
  66345. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  66346. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66347. }
  66348. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit5 { \
  66349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66350. _ezchip_macro_read_value_ &= ~(0xFF); \
  66351. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  66352. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66353. }
  66354. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit6 { \
  66355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66356. _ezchip_macro_read_value_ &= ~(0xFF); \
  66357. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  66358. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66359. }
  66360. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit7 { \
  66361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66362. _ezchip_macro_read_value_ &= ~(0xFF); \
  66363. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  66364. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66365. }
  66366. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit0 { \
  66367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66368. _ezchip_macro_read_value_ &= ~(0xFF); \
  66369. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  66370. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66371. }
  66372. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit1 { \
  66373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66374. _ezchip_macro_read_value_ &= ~(0xFF); \
  66375. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  66376. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66377. }
  66378. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit2 { \
  66379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66380. _ezchip_macro_read_value_ &= ~(0xFF); \
  66381. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  66382. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66383. }
  66384. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit3 { \
  66385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66386. _ezchip_macro_read_value_ &= ~(0xFF); \
  66387. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  66388. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66389. }
  66390. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit4 { \
  66391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66392. _ezchip_macro_read_value_ &= ~(0xFF); \
  66393. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  66394. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66395. }
  66396. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit5 { \
  66397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66398. _ezchip_macro_read_value_ &= ~(0xFF); \
  66399. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  66400. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66401. }
  66402. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit6 { \
  66403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66404. _ezchip_macro_read_value_ &= ~(0xFF); \
  66405. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  66406. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66407. }
  66408. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit7 { \
  66409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66410. _ezchip_macro_read_value_ &= ~(0xFF); \
  66411. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  66412. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66413. }
  66414. #define SET_GPIO_40_doen_sdio1_pad_rst_n { \
  66415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66416. _ezchip_macro_read_value_ &= ~(0xFF); \
  66417. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  66418. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66419. }
  66420. #define SET_GPIO_40_doen_spdif_tx_sdout { \
  66421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66422. _ezchip_macro_read_value_ &= ~(0xFF); \
  66423. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  66424. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66425. }
  66426. #define SET_GPIO_40_doen_spdif_tx_sdout_oen { \
  66427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66428. _ezchip_macro_read_value_ &= ~(0xFF); \
  66429. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  66430. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66431. }
  66432. #define SET_GPIO_40_doen_spi0_pad_oe_n { \
  66433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66434. _ezchip_macro_read_value_ &= ~(0xFF); \
  66435. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  66436. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66437. }
  66438. #define SET_GPIO_40_doen_spi0_pad_sck_out { \
  66439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66440. _ezchip_macro_read_value_ &= ~(0xFF); \
  66441. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  66442. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66443. }
  66444. #define SET_GPIO_40_doen_spi0_pad_ss_0_n { \
  66445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66446. _ezchip_macro_read_value_ &= ~(0xFF); \
  66447. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  66448. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66449. }
  66450. #define SET_GPIO_40_doen_spi0_pad_ss_1_n { \
  66451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66452. _ezchip_macro_read_value_ &= ~(0xFF); \
  66453. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  66454. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66455. }
  66456. #define SET_GPIO_40_doen_spi0_pad_txd { \
  66457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66458. _ezchip_macro_read_value_ &= ~(0xFF); \
  66459. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  66460. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66461. }
  66462. #define SET_GPIO_40_doen_spi1_pad_oe_n { \
  66463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66464. _ezchip_macro_read_value_ &= ~(0xFF); \
  66465. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  66466. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66467. }
  66468. #define SET_GPIO_40_doen_spi1_pad_sck_out { \
  66469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66470. _ezchip_macro_read_value_ &= ~(0xFF); \
  66471. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  66472. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66473. }
  66474. #define SET_GPIO_40_doen_spi1_pad_ss_0_n { \
  66475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66476. _ezchip_macro_read_value_ &= ~(0xFF); \
  66477. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  66478. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66479. }
  66480. #define SET_GPIO_40_doen_spi1_pad_ss_1_n { \
  66481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66482. _ezchip_macro_read_value_ &= ~(0xFF); \
  66483. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  66484. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66485. }
  66486. #define SET_GPIO_40_doen_spi1_pad_txd { \
  66487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66488. _ezchip_macro_read_value_ &= ~(0xFF); \
  66489. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  66490. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66491. }
  66492. #define SET_GPIO_40_doen_spi2_pad_oe_n { \
  66493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66494. _ezchip_macro_read_value_ &= ~(0xFF); \
  66495. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  66496. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66497. }
  66498. #define SET_GPIO_40_doen_spi2_pad_sck_out { \
  66499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66500. _ezchip_macro_read_value_ &= ~(0xFF); \
  66501. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  66502. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66503. }
  66504. #define SET_GPIO_40_doen_spi2_pad_ss_0_n { \
  66505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66506. _ezchip_macro_read_value_ &= ~(0xFF); \
  66507. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  66508. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66509. }
  66510. #define SET_GPIO_40_doen_spi2_pad_ss_1_n { \
  66511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66512. _ezchip_macro_read_value_ &= ~(0xFF); \
  66513. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  66514. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66515. }
  66516. #define SET_GPIO_40_doen_spi2_pad_txd { \
  66517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66518. _ezchip_macro_read_value_ &= ~(0xFF); \
  66519. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  66520. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66521. }
  66522. #define SET_GPIO_40_doen_spi2ahb_pad_oe_n_bit0 { \
  66523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66524. _ezchip_macro_read_value_ &= ~(0xFF); \
  66525. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  66526. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66527. }
  66528. #define SET_GPIO_40_doen_spi2ahb_pad_oe_n_bit1 { \
  66529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66530. _ezchip_macro_read_value_ &= ~(0xFF); \
  66531. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  66532. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66533. }
  66534. #define SET_GPIO_40_doen_spi2ahb_pad_oe_n_bit2 { \
  66535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66536. _ezchip_macro_read_value_ &= ~(0xFF); \
  66537. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  66538. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66539. }
  66540. #define SET_GPIO_40_doen_spi2ahb_pad_oe_n_bit3 { \
  66541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66542. _ezchip_macro_read_value_ &= ~(0xFF); \
  66543. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  66544. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66545. }
  66546. #define SET_GPIO_40_doen_spi2ahb_pad_txd_bit0 { \
  66547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66548. _ezchip_macro_read_value_ &= ~(0xFF); \
  66549. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  66550. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66551. }
  66552. #define SET_GPIO_40_doen_spi2ahb_pad_txd_bit1 { \
  66553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66554. _ezchip_macro_read_value_ &= ~(0xFF); \
  66555. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  66556. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66557. }
  66558. #define SET_GPIO_40_doen_spi2ahb_pad_txd_bit2 { \
  66559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66560. _ezchip_macro_read_value_ &= ~(0xFF); \
  66561. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  66562. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66563. }
  66564. #define SET_GPIO_40_doen_spi2ahb_pad_txd_bit3 { \
  66565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66566. _ezchip_macro_read_value_ &= ~(0xFF); \
  66567. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  66568. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66569. }
  66570. #define SET_GPIO_40_doen_spi3_pad_oe_n { \
  66571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66572. _ezchip_macro_read_value_ &= ~(0xFF); \
  66573. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  66574. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66575. }
  66576. #define SET_GPIO_40_doen_spi3_pad_sck_out { \
  66577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66578. _ezchip_macro_read_value_ &= ~(0xFF); \
  66579. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  66580. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66581. }
  66582. #define SET_GPIO_40_doen_spi3_pad_ss_0_n { \
  66583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66584. _ezchip_macro_read_value_ &= ~(0xFF); \
  66585. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  66586. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66587. }
  66588. #define SET_GPIO_40_doen_spi3_pad_ss_1_n { \
  66589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66590. _ezchip_macro_read_value_ &= ~(0xFF); \
  66591. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  66592. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66593. }
  66594. #define SET_GPIO_40_doen_spi3_pad_txd { \
  66595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66596. _ezchip_macro_read_value_ &= ~(0xFF); \
  66597. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  66598. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66599. }
  66600. #define SET_GPIO_40_doen_uart0_pad_dtrn { \
  66601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66602. _ezchip_macro_read_value_ &= ~(0xFF); \
  66603. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  66604. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66605. }
  66606. #define SET_GPIO_40_doen_uart0_pad_rtsn { \
  66607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66608. _ezchip_macro_read_value_ &= ~(0xFF); \
  66609. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  66610. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66611. }
  66612. #define SET_GPIO_40_doen_uart0_pad_sout { \
  66613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66614. _ezchip_macro_read_value_ &= ~(0xFF); \
  66615. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  66616. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66617. }
  66618. #define SET_GPIO_40_doen_uart1_pad_sout { \
  66619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66620. _ezchip_macro_read_value_ &= ~(0xFF); \
  66621. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  66622. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66623. }
  66624. #define SET_GPIO_40_doen_uart2_pad_dtr_n { \
  66625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66626. _ezchip_macro_read_value_ &= ~(0xFF); \
  66627. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  66628. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66629. }
  66630. #define SET_GPIO_40_doen_uart2_pad_rts_n { \
  66631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66632. _ezchip_macro_read_value_ &= ~(0xFF); \
  66633. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  66634. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66635. }
  66636. #define SET_GPIO_40_doen_uart2_pad_sout { \
  66637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66638. _ezchip_macro_read_value_ &= ~(0xFF); \
  66639. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  66640. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66641. }
  66642. #define SET_GPIO_40_doen_uart3_pad_sout { \
  66643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66644. _ezchip_macro_read_value_ &= ~(0xFF); \
  66645. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  66646. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66647. }
  66648. #define SET_GPIO_40_doen_usb_drv_bus { \
  66649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66650. _ezchip_macro_read_value_ &= ~(0xFF); \
  66651. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  66652. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66653. }
  66654. #define SET_GPIO_41_dout_reverse_(en) { \
  66655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66656. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  66657. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  66658. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66659. }
  66660. #define SET_GPIO_41_dout_LOW { \
  66661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66662. _ezchip_macro_read_value_ &= ~(0xFF); \
  66663. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  66664. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66665. }
  66666. #define SET_GPIO_41_dout_HIGH { \
  66667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66668. _ezchip_macro_read_value_ &= ~(0xFF); \
  66669. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  66670. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66671. }
  66672. #define SET_GPIO_41_dout_clk_gmac_tophyref { \
  66673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66674. _ezchip_macro_read_value_ &= ~(0xFF); \
  66675. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  66676. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66677. }
  66678. #define SET_GPIO_41_dout_cpu_jtag_tdo { \
  66679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66680. _ezchip_macro_read_value_ &= ~(0xFF); \
  66681. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  66682. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66683. }
  66684. #define SET_GPIO_41_dout_cpu_jtag_tdo_oen { \
  66685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66686. _ezchip_macro_read_value_ &= ~(0xFF); \
  66687. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  66688. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66689. }
  66690. #define SET_GPIO_41_dout_dmic_clk_out { \
  66691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66692. _ezchip_macro_read_value_ &= ~(0xFF); \
  66693. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  66694. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66695. }
  66696. #define SET_GPIO_41_dout_dsp_JTDOEn_pad { \
  66697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66698. _ezchip_macro_read_value_ &= ~(0xFF); \
  66699. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  66700. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66701. }
  66702. #define SET_GPIO_41_dout_dsp_JTDO_pad { \
  66703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66704. _ezchip_macro_read_value_ &= ~(0xFF); \
  66705. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  66706. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66707. }
  66708. #define SET_GPIO_41_dout_i2c0_pad_sck_oe { \
  66709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66710. _ezchip_macro_read_value_ &= ~(0xFF); \
  66711. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  66712. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66713. }
  66714. #define SET_GPIO_41_dout_i2c0_pad_sda_oe { \
  66715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66716. _ezchip_macro_read_value_ &= ~(0xFF); \
  66717. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  66718. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66719. }
  66720. #define SET_GPIO_41_dout_i2c1_pad_sck_oe { \
  66721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66722. _ezchip_macro_read_value_ &= ~(0xFF); \
  66723. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  66724. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66725. }
  66726. #define SET_GPIO_41_dout_i2c1_pad_sda_oe { \
  66727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66728. _ezchip_macro_read_value_ &= ~(0xFF); \
  66729. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  66730. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66731. }
  66732. #define SET_GPIO_41_dout_i2c2_pad_sck_oe { \
  66733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66734. _ezchip_macro_read_value_ &= ~(0xFF); \
  66735. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  66736. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66737. }
  66738. #define SET_GPIO_41_dout_i2c2_pad_sda_oe { \
  66739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66740. _ezchip_macro_read_value_ &= ~(0xFF); \
  66741. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  66742. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66743. }
  66744. #define SET_GPIO_41_dout_i2c3_pad_sck_oe { \
  66745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66746. _ezchip_macro_read_value_ &= ~(0xFF); \
  66747. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  66748. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66749. }
  66750. #define SET_GPIO_41_dout_i2c3_pad_sda_oe { \
  66751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66752. _ezchip_macro_read_value_ &= ~(0xFF); \
  66753. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  66754. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66755. }
  66756. #define SET_GPIO_41_dout_i2srx_bclk_out { \
  66757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66758. _ezchip_macro_read_value_ &= ~(0xFF); \
  66759. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  66760. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66761. }
  66762. #define SET_GPIO_41_dout_i2srx_bclk_out_oen { \
  66763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66764. _ezchip_macro_read_value_ &= ~(0xFF); \
  66765. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  66766. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66767. }
  66768. #define SET_GPIO_41_dout_i2srx_lrck_out { \
  66769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66770. _ezchip_macro_read_value_ &= ~(0xFF); \
  66771. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  66772. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66773. }
  66774. #define SET_GPIO_41_dout_i2srx_lrck_out_oen { \
  66775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66776. _ezchip_macro_read_value_ &= ~(0xFF); \
  66777. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  66778. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66779. }
  66780. #define SET_GPIO_41_dout_i2srx_mclk_out { \
  66781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66782. _ezchip_macro_read_value_ &= ~(0xFF); \
  66783. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  66784. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66785. }
  66786. #define SET_GPIO_41_dout_i2stx_bclk_out { \
  66787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66788. _ezchip_macro_read_value_ &= ~(0xFF); \
  66789. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  66790. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66791. }
  66792. #define SET_GPIO_41_dout_i2stx_bclk_out_oen { \
  66793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66794. _ezchip_macro_read_value_ &= ~(0xFF); \
  66795. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  66796. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66797. }
  66798. #define SET_GPIO_41_dout_i2stx_lrck_out { \
  66799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66800. _ezchip_macro_read_value_ &= ~(0xFF); \
  66801. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  66802. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66803. }
  66804. #define SET_GPIO_41_dout_i2stx_lrckout_oen { \
  66805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66806. _ezchip_macro_read_value_ &= ~(0xFF); \
  66807. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  66808. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66809. }
  66810. #define SET_GPIO_41_dout_i2stx_mclk_out { \
  66811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66812. _ezchip_macro_read_value_ &= ~(0xFF); \
  66813. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  66814. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66815. }
  66816. #define SET_GPIO_41_dout_i2stx_sdout0 { \
  66817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66818. _ezchip_macro_read_value_ &= ~(0xFF); \
  66819. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  66820. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66821. }
  66822. #define SET_GPIO_41_dout_i2stx_sdout1 { \
  66823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66824. _ezchip_macro_read_value_ &= ~(0xFF); \
  66825. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  66826. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66827. }
  66828. #define SET_GPIO_41_dout_lcd_pad_csm_n { \
  66829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66830. _ezchip_macro_read_value_ &= ~(0xFF); \
  66831. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  66832. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66833. }
  66834. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit0 { \
  66835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66836. _ezchip_macro_read_value_ &= ~(0xFF); \
  66837. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  66838. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66839. }
  66840. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit1 { \
  66841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66842. _ezchip_macro_read_value_ &= ~(0xFF); \
  66843. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  66844. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66845. }
  66846. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit2 { \
  66847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66848. _ezchip_macro_read_value_ &= ~(0xFF); \
  66849. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  66850. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66851. }
  66852. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit3 { \
  66853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66854. _ezchip_macro_read_value_ &= ~(0xFF); \
  66855. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  66856. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66857. }
  66858. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit4 { \
  66859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66860. _ezchip_macro_read_value_ &= ~(0xFF); \
  66861. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  66862. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66863. }
  66864. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit5 { \
  66865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66866. _ezchip_macro_read_value_ &= ~(0xFF); \
  66867. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  66868. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66869. }
  66870. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit6 { \
  66871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66872. _ezchip_macro_read_value_ &= ~(0xFF); \
  66873. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  66874. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66875. }
  66876. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit7 { \
  66877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66878. _ezchip_macro_read_value_ &= ~(0xFF); \
  66879. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  66880. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66881. }
  66882. #define SET_GPIO_41_dout_pwm_pad_out_bit0 { \
  66883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66884. _ezchip_macro_read_value_ &= ~(0xFF); \
  66885. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  66886. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66887. }
  66888. #define SET_GPIO_41_dout_pwm_pad_out_bit1 { \
  66889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66890. _ezchip_macro_read_value_ &= ~(0xFF); \
  66891. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  66892. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66893. }
  66894. #define SET_GPIO_41_dout_pwm_pad_out_bit2 { \
  66895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66896. _ezchip_macro_read_value_ &= ~(0xFF); \
  66897. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  66898. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66899. }
  66900. #define SET_GPIO_41_dout_pwm_pad_out_bit3 { \
  66901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66902. _ezchip_macro_read_value_ &= ~(0xFF); \
  66903. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  66904. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66905. }
  66906. #define SET_GPIO_41_dout_pwm_pad_out_bit4 { \
  66907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66908. _ezchip_macro_read_value_ &= ~(0xFF); \
  66909. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  66910. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66911. }
  66912. #define SET_GPIO_41_dout_pwm_pad_out_bit5 { \
  66913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66914. _ezchip_macro_read_value_ &= ~(0xFF); \
  66915. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  66916. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66917. }
  66918. #define SET_GPIO_41_dout_pwm_pad_out_bit6 { \
  66919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66920. _ezchip_macro_read_value_ &= ~(0xFF); \
  66921. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  66922. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66923. }
  66924. #define SET_GPIO_41_dout_pwm_pad_out_bit7 { \
  66925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66926. _ezchip_macro_read_value_ &= ~(0xFF); \
  66927. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  66928. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66929. }
  66930. #define SET_GPIO_41_dout_pwmdac_left_out { \
  66931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66932. _ezchip_macro_read_value_ &= ~(0xFF); \
  66933. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  66934. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66935. }
  66936. #define SET_GPIO_41_dout_pwmdac_right_out { \
  66937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66938. _ezchip_macro_read_value_ &= ~(0xFF); \
  66939. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  66940. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66941. }
  66942. #define SET_GPIO_41_dout_qspi_csn1_out { \
  66943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66944. _ezchip_macro_read_value_ &= ~(0xFF); \
  66945. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  66946. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66947. }
  66948. #define SET_GPIO_41_dout_qspi_csn2_out { \
  66949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66950. _ezchip_macro_read_value_ &= ~(0xFF); \
  66951. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  66952. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66953. }
  66954. #define SET_GPIO_41_dout_qspi_csn3_out { \
  66955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66956. _ezchip_macro_read_value_ &= ~(0xFF); \
  66957. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  66958. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66959. }
  66960. #define SET_GPIO_41_dout_register23_SCFG_cmsensor_rst0 { \
  66961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66962. _ezchip_macro_read_value_ &= ~(0xFF); \
  66963. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  66964. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66965. }
  66966. #define SET_GPIO_41_dout_register23_SCFG_cmsensor_rst1 { \
  66967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66968. _ezchip_macro_read_value_ &= ~(0xFF); \
  66969. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  66970. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66971. }
  66972. #define SET_GPIO_41_dout_register32_SCFG_gmac_phy_rstn { \
  66973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66974. _ezchip_macro_read_value_ &= ~(0xFF); \
  66975. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  66976. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66977. }
  66978. #define SET_GPIO_41_dout_sdio0_pad_card_power_en { \
  66979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66980. _ezchip_macro_read_value_ &= ~(0xFF); \
  66981. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  66982. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66983. }
  66984. #define SET_GPIO_41_dout_sdio0_pad_cclk_out { \
  66985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66986. _ezchip_macro_read_value_ &= ~(0xFF); \
  66987. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  66988. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66989. }
  66990. #define SET_GPIO_41_dout_sdio0_pad_ccmd_oe { \
  66991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66992. _ezchip_macro_read_value_ &= ~(0xFF); \
  66993. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  66994. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66995. }
  66996. #define SET_GPIO_41_dout_sdio0_pad_ccmd_out { \
  66997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66998. _ezchip_macro_read_value_ &= ~(0xFF); \
  66999. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  67000. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67001. }
  67002. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit0 { \
  67003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67004. _ezchip_macro_read_value_ &= ~(0xFF); \
  67005. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  67006. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67007. }
  67008. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit1 { \
  67009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67010. _ezchip_macro_read_value_ &= ~(0xFF); \
  67011. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  67012. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67013. }
  67014. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit2 { \
  67015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67016. _ezchip_macro_read_value_ &= ~(0xFF); \
  67017. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  67018. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67019. }
  67020. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit3 { \
  67021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67022. _ezchip_macro_read_value_ &= ~(0xFF); \
  67023. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  67024. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67025. }
  67026. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit4 { \
  67027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67028. _ezchip_macro_read_value_ &= ~(0xFF); \
  67029. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  67030. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67031. }
  67032. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit5 { \
  67033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67034. _ezchip_macro_read_value_ &= ~(0xFF); \
  67035. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  67036. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67037. }
  67038. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit6 { \
  67039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67040. _ezchip_macro_read_value_ &= ~(0xFF); \
  67041. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  67042. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67043. }
  67044. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit7 { \
  67045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67046. _ezchip_macro_read_value_ &= ~(0xFF); \
  67047. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  67048. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67049. }
  67050. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit0 { \
  67051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67052. _ezchip_macro_read_value_ &= ~(0xFF); \
  67053. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  67054. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67055. }
  67056. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit1 { \
  67057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67058. _ezchip_macro_read_value_ &= ~(0xFF); \
  67059. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  67060. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67061. }
  67062. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit2 { \
  67063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67064. _ezchip_macro_read_value_ &= ~(0xFF); \
  67065. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  67066. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67067. }
  67068. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit3 { \
  67069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67070. _ezchip_macro_read_value_ &= ~(0xFF); \
  67071. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  67072. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67073. }
  67074. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit4 { \
  67075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67076. _ezchip_macro_read_value_ &= ~(0xFF); \
  67077. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  67078. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67079. }
  67080. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit5 { \
  67081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67082. _ezchip_macro_read_value_ &= ~(0xFF); \
  67083. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  67084. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67085. }
  67086. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit6 { \
  67087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67088. _ezchip_macro_read_value_ &= ~(0xFF); \
  67089. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  67090. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67091. }
  67092. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit7 { \
  67093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67094. _ezchip_macro_read_value_ &= ~(0xFF); \
  67095. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  67096. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67097. }
  67098. #define SET_GPIO_41_dout_sdio0_pad_rst_n { \
  67099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67100. _ezchip_macro_read_value_ &= ~(0xFF); \
  67101. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  67102. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67103. }
  67104. #define SET_GPIO_41_dout_sdio1_pad_card_power_en { \
  67105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67106. _ezchip_macro_read_value_ &= ~(0xFF); \
  67107. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  67108. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67109. }
  67110. #define SET_GPIO_41_dout_sdio1_pad_cclk_out { \
  67111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67112. _ezchip_macro_read_value_ &= ~(0xFF); \
  67113. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  67114. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67115. }
  67116. #define SET_GPIO_41_dout_sdio1_pad_ccmd_oe { \
  67117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67118. _ezchip_macro_read_value_ &= ~(0xFF); \
  67119. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  67120. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67121. }
  67122. #define SET_GPIO_41_dout_sdio1_pad_ccmd_out { \
  67123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67124. _ezchip_macro_read_value_ &= ~(0xFF); \
  67125. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  67126. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67127. }
  67128. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit0 { \
  67129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67130. _ezchip_macro_read_value_ &= ~(0xFF); \
  67131. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  67132. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67133. }
  67134. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit1 { \
  67135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67136. _ezchip_macro_read_value_ &= ~(0xFF); \
  67137. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  67138. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67139. }
  67140. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit2 { \
  67141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67142. _ezchip_macro_read_value_ &= ~(0xFF); \
  67143. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  67144. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67145. }
  67146. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit3 { \
  67147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67148. _ezchip_macro_read_value_ &= ~(0xFF); \
  67149. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  67150. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67151. }
  67152. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit4 { \
  67153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67154. _ezchip_macro_read_value_ &= ~(0xFF); \
  67155. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  67156. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67157. }
  67158. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit5 { \
  67159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67160. _ezchip_macro_read_value_ &= ~(0xFF); \
  67161. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  67162. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67163. }
  67164. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit6 { \
  67165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67166. _ezchip_macro_read_value_ &= ~(0xFF); \
  67167. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  67168. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67169. }
  67170. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit7 { \
  67171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67172. _ezchip_macro_read_value_ &= ~(0xFF); \
  67173. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  67174. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67175. }
  67176. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit0 { \
  67177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67178. _ezchip_macro_read_value_ &= ~(0xFF); \
  67179. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  67180. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67181. }
  67182. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit1 { \
  67183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67184. _ezchip_macro_read_value_ &= ~(0xFF); \
  67185. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  67186. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67187. }
  67188. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit2 { \
  67189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67190. _ezchip_macro_read_value_ &= ~(0xFF); \
  67191. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  67192. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67193. }
  67194. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit3 { \
  67195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67196. _ezchip_macro_read_value_ &= ~(0xFF); \
  67197. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  67198. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67199. }
  67200. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit4 { \
  67201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67202. _ezchip_macro_read_value_ &= ~(0xFF); \
  67203. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  67204. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67205. }
  67206. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit5 { \
  67207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67208. _ezchip_macro_read_value_ &= ~(0xFF); \
  67209. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  67210. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67211. }
  67212. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit6 { \
  67213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67214. _ezchip_macro_read_value_ &= ~(0xFF); \
  67215. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  67216. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67217. }
  67218. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit7 { \
  67219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67220. _ezchip_macro_read_value_ &= ~(0xFF); \
  67221. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  67222. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67223. }
  67224. #define SET_GPIO_41_dout_sdio1_pad_rst_n { \
  67225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67226. _ezchip_macro_read_value_ &= ~(0xFF); \
  67227. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  67228. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67229. }
  67230. #define SET_GPIO_41_dout_spdif_tx_sdout { \
  67231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67232. _ezchip_macro_read_value_ &= ~(0xFF); \
  67233. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  67234. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67235. }
  67236. #define SET_GPIO_41_dout_spdif_tx_sdout_oen { \
  67237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67238. _ezchip_macro_read_value_ &= ~(0xFF); \
  67239. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  67240. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67241. }
  67242. #define SET_GPIO_41_dout_spi0_pad_oe_n { \
  67243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67244. _ezchip_macro_read_value_ &= ~(0xFF); \
  67245. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  67246. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67247. }
  67248. #define SET_GPIO_41_dout_spi0_pad_sck_out { \
  67249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67250. _ezchip_macro_read_value_ &= ~(0xFF); \
  67251. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  67252. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67253. }
  67254. #define SET_GPIO_41_dout_spi0_pad_ss_0_n { \
  67255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67256. _ezchip_macro_read_value_ &= ~(0xFF); \
  67257. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  67258. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67259. }
  67260. #define SET_GPIO_41_dout_spi0_pad_ss_1_n { \
  67261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67262. _ezchip_macro_read_value_ &= ~(0xFF); \
  67263. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  67264. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67265. }
  67266. #define SET_GPIO_41_dout_spi0_pad_txd { \
  67267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67268. _ezchip_macro_read_value_ &= ~(0xFF); \
  67269. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  67270. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67271. }
  67272. #define SET_GPIO_41_dout_spi1_pad_oe_n { \
  67273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67274. _ezchip_macro_read_value_ &= ~(0xFF); \
  67275. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  67276. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67277. }
  67278. #define SET_GPIO_41_dout_spi1_pad_sck_out { \
  67279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67280. _ezchip_macro_read_value_ &= ~(0xFF); \
  67281. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  67282. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67283. }
  67284. #define SET_GPIO_41_dout_spi1_pad_ss_0_n { \
  67285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67286. _ezchip_macro_read_value_ &= ~(0xFF); \
  67287. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  67288. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67289. }
  67290. #define SET_GPIO_41_dout_spi1_pad_ss_1_n { \
  67291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67292. _ezchip_macro_read_value_ &= ~(0xFF); \
  67293. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  67294. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67295. }
  67296. #define SET_GPIO_41_dout_spi1_pad_txd { \
  67297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67298. _ezchip_macro_read_value_ &= ~(0xFF); \
  67299. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  67300. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67301. }
  67302. #define SET_GPIO_41_dout_spi2_pad_oe_n { \
  67303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67304. _ezchip_macro_read_value_ &= ~(0xFF); \
  67305. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  67306. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67307. }
  67308. #define SET_GPIO_41_dout_spi2_pad_sck_out { \
  67309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67310. _ezchip_macro_read_value_ &= ~(0xFF); \
  67311. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  67312. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67313. }
  67314. #define SET_GPIO_41_dout_spi2_pad_ss_0_n { \
  67315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67316. _ezchip_macro_read_value_ &= ~(0xFF); \
  67317. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  67318. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67319. }
  67320. #define SET_GPIO_41_dout_spi2_pad_ss_1_n { \
  67321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67322. _ezchip_macro_read_value_ &= ~(0xFF); \
  67323. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  67324. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67325. }
  67326. #define SET_GPIO_41_dout_spi2_pad_txd { \
  67327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67328. _ezchip_macro_read_value_ &= ~(0xFF); \
  67329. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  67330. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67331. }
  67332. #define SET_GPIO_41_dout_spi2ahb_pad_oe_n_bit0 { \
  67333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67334. _ezchip_macro_read_value_ &= ~(0xFF); \
  67335. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  67336. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67337. }
  67338. #define SET_GPIO_41_dout_spi2ahb_pad_oe_n_bit1 { \
  67339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67340. _ezchip_macro_read_value_ &= ~(0xFF); \
  67341. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  67342. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67343. }
  67344. #define SET_GPIO_41_dout_spi2ahb_pad_oe_n_bit2 { \
  67345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67346. _ezchip_macro_read_value_ &= ~(0xFF); \
  67347. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  67348. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67349. }
  67350. #define SET_GPIO_41_dout_spi2ahb_pad_oe_n_bit3 { \
  67351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67352. _ezchip_macro_read_value_ &= ~(0xFF); \
  67353. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  67354. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67355. }
  67356. #define SET_GPIO_41_dout_spi2ahb_pad_txd_bit0 { \
  67357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67358. _ezchip_macro_read_value_ &= ~(0xFF); \
  67359. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  67360. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67361. }
  67362. #define SET_GPIO_41_dout_spi2ahb_pad_txd_bit1 { \
  67363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67364. _ezchip_macro_read_value_ &= ~(0xFF); \
  67365. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  67366. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67367. }
  67368. #define SET_GPIO_41_dout_spi2ahb_pad_txd_bit2 { \
  67369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67370. _ezchip_macro_read_value_ &= ~(0xFF); \
  67371. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  67372. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67373. }
  67374. #define SET_GPIO_41_dout_spi2ahb_pad_txd_bit3 { \
  67375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67376. _ezchip_macro_read_value_ &= ~(0xFF); \
  67377. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  67378. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67379. }
  67380. #define SET_GPIO_41_dout_spi3_pad_oe_n { \
  67381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67382. _ezchip_macro_read_value_ &= ~(0xFF); \
  67383. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  67384. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67385. }
  67386. #define SET_GPIO_41_dout_spi3_pad_sck_out { \
  67387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67388. _ezchip_macro_read_value_ &= ~(0xFF); \
  67389. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  67390. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67391. }
  67392. #define SET_GPIO_41_dout_spi3_pad_ss_0_n { \
  67393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67394. _ezchip_macro_read_value_ &= ~(0xFF); \
  67395. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  67396. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67397. }
  67398. #define SET_GPIO_41_dout_spi3_pad_ss_1_n { \
  67399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67400. _ezchip_macro_read_value_ &= ~(0xFF); \
  67401. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  67402. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67403. }
  67404. #define SET_GPIO_41_dout_spi3_pad_txd { \
  67405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67406. _ezchip_macro_read_value_ &= ~(0xFF); \
  67407. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  67408. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67409. }
  67410. #define SET_GPIO_41_dout_uart0_pad_dtrn { \
  67411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67412. _ezchip_macro_read_value_ &= ~(0xFF); \
  67413. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  67414. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67415. }
  67416. #define SET_GPIO_41_dout_uart0_pad_rtsn { \
  67417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67418. _ezchip_macro_read_value_ &= ~(0xFF); \
  67419. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  67420. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67421. }
  67422. #define SET_GPIO_41_dout_uart0_pad_sout { \
  67423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67424. _ezchip_macro_read_value_ &= ~(0xFF); \
  67425. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  67426. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67427. }
  67428. #define SET_GPIO_41_dout_uart1_pad_sout { \
  67429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67430. _ezchip_macro_read_value_ &= ~(0xFF); \
  67431. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  67432. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67433. }
  67434. #define SET_GPIO_41_dout_uart2_pad_dtr_n { \
  67435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67436. _ezchip_macro_read_value_ &= ~(0xFF); \
  67437. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  67438. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67439. }
  67440. #define SET_GPIO_41_dout_uart2_pad_rts_n { \
  67441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67442. _ezchip_macro_read_value_ &= ~(0xFF); \
  67443. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  67444. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67445. }
  67446. #define SET_GPIO_41_dout_uart2_pad_sout { \
  67447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67448. _ezchip_macro_read_value_ &= ~(0xFF); \
  67449. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  67450. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67451. }
  67452. #define SET_GPIO_41_dout_uart3_pad_sout { \
  67453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67454. _ezchip_macro_read_value_ &= ~(0xFF); \
  67455. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  67456. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67457. }
  67458. #define SET_GPIO_41_dout_usb_drv_bus { \
  67459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67460. _ezchip_macro_read_value_ &= ~(0xFF); \
  67461. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  67462. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67463. }
  67464. #define SET_GPIO_41_doen_reverse_(en) { \
  67465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67466. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  67467. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  67468. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67469. }
  67470. #define SET_GPIO_41_doen_LOW { \
  67471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67472. _ezchip_macro_read_value_ &= ~(0xFF); \
  67473. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  67474. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67475. }
  67476. #define SET_GPIO_41_doen_HIGH { \
  67477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67478. _ezchip_macro_read_value_ &= ~(0xFF); \
  67479. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  67480. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67481. }
  67482. #define SET_GPIO_41_doen_clk_gmac_tophyref { \
  67483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67484. _ezchip_macro_read_value_ &= ~(0xFF); \
  67485. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  67486. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67487. }
  67488. #define SET_GPIO_41_doen_cpu_jtag_tdo { \
  67489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67490. _ezchip_macro_read_value_ &= ~(0xFF); \
  67491. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  67492. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67493. }
  67494. #define SET_GPIO_41_doen_cpu_jtag_tdo_oen { \
  67495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67496. _ezchip_macro_read_value_ &= ~(0xFF); \
  67497. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  67498. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67499. }
  67500. #define SET_GPIO_41_doen_dmic_clk_out { \
  67501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67502. _ezchip_macro_read_value_ &= ~(0xFF); \
  67503. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  67504. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67505. }
  67506. #define SET_GPIO_41_doen_dsp_JTDOEn_pad { \
  67507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67508. _ezchip_macro_read_value_ &= ~(0xFF); \
  67509. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  67510. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67511. }
  67512. #define SET_GPIO_41_doen_dsp_JTDO_pad { \
  67513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67514. _ezchip_macro_read_value_ &= ~(0xFF); \
  67515. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  67516. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67517. }
  67518. #define SET_GPIO_41_doen_i2c0_pad_sck_oe { \
  67519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67520. _ezchip_macro_read_value_ &= ~(0xFF); \
  67521. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  67522. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67523. }
  67524. #define SET_GPIO_41_doen_i2c0_pad_sda_oe { \
  67525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67526. _ezchip_macro_read_value_ &= ~(0xFF); \
  67527. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  67528. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67529. }
  67530. #define SET_GPIO_41_doen_i2c1_pad_sck_oe { \
  67531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67532. _ezchip_macro_read_value_ &= ~(0xFF); \
  67533. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  67534. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67535. }
  67536. #define SET_GPIO_41_doen_i2c1_pad_sda_oe { \
  67537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67538. _ezchip_macro_read_value_ &= ~(0xFF); \
  67539. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  67540. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67541. }
  67542. #define SET_GPIO_41_doen_i2c2_pad_sck_oe { \
  67543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67544. _ezchip_macro_read_value_ &= ~(0xFF); \
  67545. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  67546. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67547. }
  67548. #define SET_GPIO_41_doen_i2c2_pad_sda_oe { \
  67549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67550. _ezchip_macro_read_value_ &= ~(0xFF); \
  67551. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  67552. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67553. }
  67554. #define SET_GPIO_41_doen_i2c3_pad_sck_oe { \
  67555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67556. _ezchip_macro_read_value_ &= ~(0xFF); \
  67557. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  67558. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67559. }
  67560. #define SET_GPIO_41_doen_i2c3_pad_sda_oe { \
  67561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67562. _ezchip_macro_read_value_ &= ~(0xFF); \
  67563. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  67564. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67565. }
  67566. #define SET_GPIO_41_doen_i2srx_bclk_out { \
  67567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67568. _ezchip_macro_read_value_ &= ~(0xFF); \
  67569. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  67570. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67571. }
  67572. #define SET_GPIO_41_doen_i2srx_bclk_out_oen { \
  67573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67574. _ezchip_macro_read_value_ &= ~(0xFF); \
  67575. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  67576. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67577. }
  67578. #define SET_GPIO_41_doen_i2srx_lrck_out { \
  67579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67580. _ezchip_macro_read_value_ &= ~(0xFF); \
  67581. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  67582. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67583. }
  67584. #define SET_GPIO_41_doen_i2srx_lrck_out_oen { \
  67585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67586. _ezchip_macro_read_value_ &= ~(0xFF); \
  67587. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  67588. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67589. }
  67590. #define SET_GPIO_41_doen_i2srx_mclk_out { \
  67591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67592. _ezchip_macro_read_value_ &= ~(0xFF); \
  67593. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  67594. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67595. }
  67596. #define SET_GPIO_41_doen_i2stx_bclk_out { \
  67597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67598. _ezchip_macro_read_value_ &= ~(0xFF); \
  67599. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  67600. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67601. }
  67602. #define SET_GPIO_41_doen_i2stx_bclk_out_oen { \
  67603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67604. _ezchip_macro_read_value_ &= ~(0xFF); \
  67605. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  67606. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67607. }
  67608. #define SET_GPIO_41_doen_i2stx_lrck_out { \
  67609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67610. _ezchip_macro_read_value_ &= ~(0xFF); \
  67611. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  67612. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67613. }
  67614. #define SET_GPIO_41_doen_i2stx_lrckout_oen { \
  67615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67616. _ezchip_macro_read_value_ &= ~(0xFF); \
  67617. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  67618. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67619. }
  67620. #define SET_GPIO_41_doen_i2stx_mclk_out { \
  67621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67622. _ezchip_macro_read_value_ &= ~(0xFF); \
  67623. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  67624. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67625. }
  67626. #define SET_GPIO_41_doen_i2stx_sdout0 { \
  67627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67628. _ezchip_macro_read_value_ &= ~(0xFF); \
  67629. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  67630. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67631. }
  67632. #define SET_GPIO_41_doen_i2stx_sdout1 { \
  67633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67634. _ezchip_macro_read_value_ &= ~(0xFF); \
  67635. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  67636. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67637. }
  67638. #define SET_GPIO_41_doen_lcd_pad_csm_n { \
  67639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67640. _ezchip_macro_read_value_ &= ~(0xFF); \
  67641. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  67642. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67643. }
  67644. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit0 { \
  67645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67646. _ezchip_macro_read_value_ &= ~(0xFF); \
  67647. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  67648. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67649. }
  67650. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit1 { \
  67651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67652. _ezchip_macro_read_value_ &= ~(0xFF); \
  67653. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  67654. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67655. }
  67656. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit2 { \
  67657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67658. _ezchip_macro_read_value_ &= ~(0xFF); \
  67659. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  67660. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67661. }
  67662. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit3 { \
  67663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67664. _ezchip_macro_read_value_ &= ~(0xFF); \
  67665. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  67666. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67667. }
  67668. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit4 { \
  67669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67670. _ezchip_macro_read_value_ &= ~(0xFF); \
  67671. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  67672. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67673. }
  67674. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit5 { \
  67675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67676. _ezchip_macro_read_value_ &= ~(0xFF); \
  67677. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  67678. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67679. }
  67680. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit6 { \
  67681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67682. _ezchip_macro_read_value_ &= ~(0xFF); \
  67683. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  67684. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67685. }
  67686. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit7 { \
  67687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67688. _ezchip_macro_read_value_ &= ~(0xFF); \
  67689. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  67690. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67691. }
  67692. #define SET_GPIO_41_doen_pwm_pad_out_bit0 { \
  67693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67694. _ezchip_macro_read_value_ &= ~(0xFF); \
  67695. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  67696. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67697. }
  67698. #define SET_GPIO_41_doen_pwm_pad_out_bit1 { \
  67699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67700. _ezchip_macro_read_value_ &= ~(0xFF); \
  67701. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  67702. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67703. }
  67704. #define SET_GPIO_41_doen_pwm_pad_out_bit2 { \
  67705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67706. _ezchip_macro_read_value_ &= ~(0xFF); \
  67707. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  67708. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67709. }
  67710. #define SET_GPIO_41_doen_pwm_pad_out_bit3 { \
  67711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67712. _ezchip_macro_read_value_ &= ~(0xFF); \
  67713. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  67714. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67715. }
  67716. #define SET_GPIO_41_doen_pwm_pad_out_bit4 { \
  67717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67718. _ezchip_macro_read_value_ &= ~(0xFF); \
  67719. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  67720. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67721. }
  67722. #define SET_GPIO_41_doen_pwm_pad_out_bit5 { \
  67723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67724. _ezchip_macro_read_value_ &= ~(0xFF); \
  67725. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  67726. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67727. }
  67728. #define SET_GPIO_41_doen_pwm_pad_out_bit6 { \
  67729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67730. _ezchip_macro_read_value_ &= ~(0xFF); \
  67731. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  67732. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67733. }
  67734. #define SET_GPIO_41_doen_pwm_pad_out_bit7 { \
  67735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67736. _ezchip_macro_read_value_ &= ~(0xFF); \
  67737. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  67738. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67739. }
  67740. #define SET_GPIO_41_doen_pwmdac_left_out { \
  67741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67742. _ezchip_macro_read_value_ &= ~(0xFF); \
  67743. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  67744. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67745. }
  67746. #define SET_GPIO_41_doen_pwmdac_right_out { \
  67747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67748. _ezchip_macro_read_value_ &= ~(0xFF); \
  67749. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  67750. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67751. }
  67752. #define SET_GPIO_41_doen_qspi_csn1_out { \
  67753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67754. _ezchip_macro_read_value_ &= ~(0xFF); \
  67755. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  67756. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67757. }
  67758. #define SET_GPIO_41_doen_qspi_csn2_out { \
  67759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67760. _ezchip_macro_read_value_ &= ~(0xFF); \
  67761. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  67762. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67763. }
  67764. #define SET_GPIO_41_doen_qspi_csn3_out { \
  67765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67766. _ezchip_macro_read_value_ &= ~(0xFF); \
  67767. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  67768. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67769. }
  67770. #define SET_GPIO_41_doen_register23_SCFG_cmsensor_rst0 { \
  67771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67772. _ezchip_macro_read_value_ &= ~(0xFF); \
  67773. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  67774. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67775. }
  67776. #define SET_GPIO_41_doen_register23_SCFG_cmsensor_rst1 { \
  67777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67778. _ezchip_macro_read_value_ &= ~(0xFF); \
  67779. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  67780. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67781. }
  67782. #define SET_GPIO_41_doen_register32_SCFG_gmac_phy_rstn { \
  67783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67784. _ezchip_macro_read_value_ &= ~(0xFF); \
  67785. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  67786. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67787. }
  67788. #define SET_GPIO_41_doen_sdio0_pad_card_power_en { \
  67789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67790. _ezchip_macro_read_value_ &= ~(0xFF); \
  67791. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  67792. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67793. }
  67794. #define SET_GPIO_41_doen_sdio0_pad_cclk_out { \
  67795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67796. _ezchip_macro_read_value_ &= ~(0xFF); \
  67797. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  67798. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67799. }
  67800. #define SET_GPIO_41_doen_sdio0_pad_ccmd_oe { \
  67801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67802. _ezchip_macro_read_value_ &= ~(0xFF); \
  67803. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  67804. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67805. }
  67806. #define SET_GPIO_41_doen_sdio0_pad_ccmd_out { \
  67807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67808. _ezchip_macro_read_value_ &= ~(0xFF); \
  67809. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  67810. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67811. }
  67812. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit0 { \
  67813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67814. _ezchip_macro_read_value_ &= ~(0xFF); \
  67815. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  67816. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67817. }
  67818. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit1 { \
  67819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67820. _ezchip_macro_read_value_ &= ~(0xFF); \
  67821. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  67822. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67823. }
  67824. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit2 { \
  67825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67826. _ezchip_macro_read_value_ &= ~(0xFF); \
  67827. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  67828. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67829. }
  67830. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit3 { \
  67831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67832. _ezchip_macro_read_value_ &= ~(0xFF); \
  67833. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  67834. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67835. }
  67836. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit4 { \
  67837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67838. _ezchip_macro_read_value_ &= ~(0xFF); \
  67839. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  67840. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67841. }
  67842. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit5 { \
  67843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67844. _ezchip_macro_read_value_ &= ~(0xFF); \
  67845. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  67846. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67847. }
  67848. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit6 { \
  67849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67850. _ezchip_macro_read_value_ &= ~(0xFF); \
  67851. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  67852. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67853. }
  67854. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit7 { \
  67855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67856. _ezchip_macro_read_value_ &= ~(0xFF); \
  67857. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  67858. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67859. }
  67860. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit0 { \
  67861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67862. _ezchip_macro_read_value_ &= ~(0xFF); \
  67863. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  67864. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67865. }
  67866. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit1 { \
  67867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67868. _ezchip_macro_read_value_ &= ~(0xFF); \
  67869. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  67870. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67871. }
  67872. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit2 { \
  67873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67874. _ezchip_macro_read_value_ &= ~(0xFF); \
  67875. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  67876. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67877. }
  67878. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit3 { \
  67879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67880. _ezchip_macro_read_value_ &= ~(0xFF); \
  67881. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  67882. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67883. }
  67884. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit4 { \
  67885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67886. _ezchip_macro_read_value_ &= ~(0xFF); \
  67887. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  67888. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67889. }
  67890. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit5 { \
  67891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67892. _ezchip_macro_read_value_ &= ~(0xFF); \
  67893. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  67894. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67895. }
  67896. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit6 { \
  67897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67898. _ezchip_macro_read_value_ &= ~(0xFF); \
  67899. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  67900. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67901. }
  67902. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit7 { \
  67903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67904. _ezchip_macro_read_value_ &= ~(0xFF); \
  67905. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  67906. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67907. }
  67908. #define SET_GPIO_41_doen_sdio0_pad_rst_n { \
  67909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67910. _ezchip_macro_read_value_ &= ~(0xFF); \
  67911. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  67912. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67913. }
  67914. #define SET_GPIO_41_doen_sdio1_pad_card_power_en { \
  67915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67916. _ezchip_macro_read_value_ &= ~(0xFF); \
  67917. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  67918. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67919. }
  67920. #define SET_GPIO_41_doen_sdio1_pad_cclk_out { \
  67921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67922. _ezchip_macro_read_value_ &= ~(0xFF); \
  67923. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  67924. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67925. }
  67926. #define SET_GPIO_41_doen_sdio1_pad_ccmd_oe { \
  67927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67928. _ezchip_macro_read_value_ &= ~(0xFF); \
  67929. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  67930. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67931. }
  67932. #define SET_GPIO_41_doen_sdio1_pad_ccmd_out { \
  67933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67934. _ezchip_macro_read_value_ &= ~(0xFF); \
  67935. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  67936. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67937. }
  67938. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit0 { \
  67939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67940. _ezchip_macro_read_value_ &= ~(0xFF); \
  67941. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  67942. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67943. }
  67944. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit1 { \
  67945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67946. _ezchip_macro_read_value_ &= ~(0xFF); \
  67947. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  67948. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67949. }
  67950. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit2 { \
  67951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67952. _ezchip_macro_read_value_ &= ~(0xFF); \
  67953. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  67954. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67955. }
  67956. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit3 { \
  67957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67958. _ezchip_macro_read_value_ &= ~(0xFF); \
  67959. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  67960. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67961. }
  67962. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit4 { \
  67963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67964. _ezchip_macro_read_value_ &= ~(0xFF); \
  67965. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  67966. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67967. }
  67968. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit5 { \
  67969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67970. _ezchip_macro_read_value_ &= ~(0xFF); \
  67971. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  67972. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67973. }
  67974. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit6 { \
  67975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67976. _ezchip_macro_read_value_ &= ~(0xFF); \
  67977. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  67978. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67979. }
  67980. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit7 { \
  67981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67982. _ezchip_macro_read_value_ &= ~(0xFF); \
  67983. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  67984. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67985. }
  67986. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit0 { \
  67987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67988. _ezchip_macro_read_value_ &= ~(0xFF); \
  67989. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  67990. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67991. }
  67992. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit1 { \
  67993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67994. _ezchip_macro_read_value_ &= ~(0xFF); \
  67995. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  67996. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67997. }
  67998. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit2 { \
  67999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68000. _ezchip_macro_read_value_ &= ~(0xFF); \
  68001. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  68002. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68003. }
  68004. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit3 { \
  68005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68006. _ezchip_macro_read_value_ &= ~(0xFF); \
  68007. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  68008. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68009. }
  68010. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit4 { \
  68011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68012. _ezchip_macro_read_value_ &= ~(0xFF); \
  68013. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  68014. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68015. }
  68016. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit5 { \
  68017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68018. _ezchip_macro_read_value_ &= ~(0xFF); \
  68019. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  68020. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68021. }
  68022. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit6 { \
  68023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68024. _ezchip_macro_read_value_ &= ~(0xFF); \
  68025. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  68026. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68027. }
  68028. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit7 { \
  68029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68030. _ezchip_macro_read_value_ &= ~(0xFF); \
  68031. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  68032. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68033. }
  68034. #define SET_GPIO_41_doen_sdio1_pad_rst_n { \
  68035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68036. _ezchip_macro_read_value_ &= ~(0xFF); \
  68037. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  68038. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68039. }
  68040. #define SET_GPIO_41_doen_spdif_tx_sdout { \
  68041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68042. _ezchip_macro_read_value_ &= ~(0xFF); \
  68043. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  68044. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68045. }
  68046. #define SET_GPIO_41_doen_spdif_tx_sdout_oen { \
  68047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68048. _ezchip_macro_read_value_ &= ~(0xFF); \
  68049. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  68050. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68051. }
  68052. #define SET_GPIO_41_doen_spi0_pad_oe_n { \
  68053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68054. _ezchip_macro_read_value_ &= ~(0xFF); \
  68055. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  68056. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68057. }
  68058. #define SET_GPIO_41_doen_spi0_pad_sck_out { \
  68059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68060. _ezchip_macro_read_value_ &= ~(0xFF); \
  68061. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  68062. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68063. }
  68064. #define SET_GPIO_41_doen_spi0_pad_ss_0_n { \
  68065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68066. _ezchip_macro_read_value_ &= ~(0xFF); \
  68067. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  68068. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68069. }
  68070. #define SET_GPIO_41_doen_spi0_pad_ss_1_n { \
  68071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68072. _ezchip_macro_read_value_ &= ~(0xFF); \
  68073. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  68074. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68075. }
  68076. #define SET_GPIO_41_doen_spi0_pad_txd { \
  68077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68078. _ezchip_macro_read_value_ &= ~(0xFF); \
  68079. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  68080. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68081. }
  68082. #define SET_GPIO_41_doen_spi1_pad_oe_n { \
  68083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68084. _ezchip_macro_read_value_ &= ~(0xFF); \
  68085. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  68086. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68087. }
  68088. #define SET_GPIO_41_doen_spi1_pad_sck_out { \
  68089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68090. _ezchip_macro_read_value_ &= ~(0xFF); \
  68091. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  68092. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68093. }
  68094. #define SET_GPIO_41_doen_spi1_pad_ss_0_n { \
  68095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68096. _ezchip_macro_read_value_ &= ~(0xFF); \
  68097. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  68098. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68099. }
  68100. #define SET_GPIO_41_doen_spi1_pad_ss_1_n { \
  68101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68102. _ezchip_macro_read_value_ &= ~(0xFF); \
  68103. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  68104. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68105. }
  68106. #define SET_GPIO_41_doen_spi1_pad_txd { \
  68107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68108. _ezchip_macro_read_value_ &= ~(0xFF); \
  68109. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  68110. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68111. }
  68112. #define SET_GPIO_41_doen_spi2_pad_oe_n { \
  68113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68114. _ezchip_macro_read_value_ &= ~(0xFF); \
  68115. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  68116. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68117. }
  68118. #define SET_GPIO_41_doen_spi2_pad_sck_out { \
  68119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68120. _ezchip_macro_read_value_ &= ~(0xFF); \
  68121. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  68122. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68123. }
  68124. #define SET_GPIO_41_doen_spi2_pad_ss_0_n { \
  68125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68126. _ezchip_macro_read_value_ &= ~(0xFF); \
  68127. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  68128. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68129. }
  68130. #define SET_GPIO_41_doen_spi2_pad_ss_1_n { \
  68131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68132. _ezchip_macro_read_value_ &= ~(0xFF); \
  68133. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  68134. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68135. }
  68136. #define SET_GPIO_41_doen_spi2_pad_txd { \
  68137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68138. _ezchip_macro_read_value_ &= ~(0xFF); \
  68139. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  68140. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68141. }
  68142. #define SET_GPIO_41_doen_spi2ahb_pad_oe_n_bit0 { \
  68143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68144. _ezchip_macro_read_value_ &= ~(0xFF); \
  68145. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  68146. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68147. }
  68148. #define SET_GPIO_41_doen_spi2ahb_pad_oe_n_bit1 { \
  68149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68150. _ezchip_macro_read_value_ &= ~(0xFF); \
  68151. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  68152. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68153. }
  68154. #define SET_GPIO_41_doen_spi2ahb_pad_oe_n_bit2 { \
  68155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68156. _ezchip_macro_read_value_ &= ~(0xFF); \
  68157. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  68158. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68159. }
  68160. #define SET_GPIO_41_doen_spi2ahb_pad_oe_n_bit3 { \
  68161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68162. _ezchip_macro_read_value_ &= ~(0xFF); \
  68163. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  68164. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68165. }
  68166. #define SET_GPIO_41_doen_spi2ahb_pad_txd_bit0 { \
  68167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68168. _ezchip_macro_read_value_ &= ~(0xFF); \
  68169. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  68170. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68171. }
  68172. #define SET_GPIO_41_doen_spi2ahb_pad_txd_bit1 { \
  68173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68174. _ezchip_macro_read_value_ &= ~(0xFF); \
  68175. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  68176. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68177. }
  68178. #define SET_GPIO_41_doen_spi2ahb_pad_txd_bit2 { \
  68179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68180. _ezchip_macro_read_value_ &= ~(0xFF); \
  68181. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  68182. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68183. }
  68184. #define SET_GPIO_41_doen_spi2ahb_pad_txd_bit3 { \
  68185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68186. _ezchip_macro_read_value_ &= ~(0xFF); \
  68187. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  68188. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68189. }
  68190. #define SET_GPIO_41_doen_spi3_pad_oe_n { \
  68191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68192. _ezchip_macro_read_value_ &= ~(0xFF); \
  68193. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  68194. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68195. }
  68196. #define SET_GPIO_41_doen_spi3_pad_sck_out { \
  68197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68198. _ezchip_macro_read_value_ &= ~(0xFF); \
  68199. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  68200. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68201. }
  68202. #define SET_GPIO_41_doen_spi3_pad_ss_0_n { \
  68203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68204. _ezchip_macro_read_value_ &= ~(0xFF); \
  68205. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  68206. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68207. }
  68208. #define SET_GPIO_41_doen_spi3_pad_ss_1_n { \
  68209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68210. _ezchip_macro_read_value_ &= ~(0xFF); \
  68211. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  68212. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68213. }
  68214. #define SET_GPIO_41_doen_spi3_pad_txd { \
  68215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68216. _ezchip_macro_read_value_ &= ~(0xFF); \
  68217. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  68218. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68219. }
  68220. #define SET_GPIO_41_doen_uart0_pad_dtrn { \
  68221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68222. _ezchip_macro_read_value_ &= ~(0xFF); \
  68223. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  68224. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68225. }
  68226. #define SET_GPIO_41_doen_uart0_pad_rtsn { \
  68227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68228. _ezchip_macro_read_value_ &= ~(0xFF); \
  68229. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  68230. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68231. }
  68232. #define SET_GPIO_41_doen_uart0_pad_sout { \
  68233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68234. _ezchip_macro_read_value_ &= ~(0xFF); \
  68235. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  68236. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68237. }
  68238. #define SET_GPIO_41_doen_uart1_pad_sout { \
  68239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68240. _ezchip_macro_read_value_ &= ~(0xFF); \
  68241. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  68242. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68243. }
  68244. #define SET_GPIO_41_doen_uart2_pad_dtr_n { \
  68245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68246. _ezchip_macro_read_value_ &= ~(0xFF); \
  68247. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  68248. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68249. }
  68250. #define SET_GPIO_41_doen_uart2_pad_rts_n { \
  68251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68252. _ezchip_macro_read_value_ &= ~(0xFF); \
  68253. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  68254. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68255. }
  68256. #define SET_GPIO_41_doen_uart2_pad_sout { \
  68257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68258. _ezchip_macro_read_value_ &= ~(0xFF); \
  68259. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  68260. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68261. }
  68262. #define SET_GPIO_41_doen_uart3_pad_sout { \
  68263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68264. _ezchip_macro_read_value_ &= ~(0xFF); \
  68265. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  68266. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68267. }
  68268. #define SET_GPIO_41_doen_usb_drv_bus { \
  68269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68270. _ezchip_macro_read_value_ &= ~(0xFF); \
  68271. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  68272. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68273. }
  68274. #define SET_GPIO_42_dout_reverse_(en) { \
  68275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68276. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  68277. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  68278. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68279. }
  68280. #define SET_GPIO_42_dout_LOW { \
  68281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68282. _ezchip_macro_read_value_ &= ~(0xFF); \
  68283. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  68284. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68285. }
  68286. #define SET_GPIO_42_dout_HIGH { \
  68287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68288. _ezchip_macro_read_value_ &= ~(0xFF); \
  68289. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  68290. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68291. }
  68292. #define SET_GPIO_42_dout_clk_gmac_tophyref { \
  68293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68294. _ezchip_macro_read_value_ &= ~(0xFF); \
  68295. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  68296. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68297. }
  68298. #define SET_GPIO_42_dout_cpu_jtag_tdo { \
  68299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68300. _ezchip_macro_read_value_ &= ~(0xFF); \
  68301. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  68302. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68303. }
  68304. #define SET_GPIO_42_dout_cpu_jtag_tdo_oen { \
  68305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68306. _ezchip_macro_read_value_ &= ~(0xFF); \
  68307. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  68308. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68309. }
  68310. #define SET_GPIO_42_dout_dmic_clk_out { \
  68311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68312. _ezchip_macro_read_value_ &= ~(0xFF); \
  68313. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  68314. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68315. }
  68316. #define SET_GPIO_42_dout_dsp_JTDOEn_pad { \
  68317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68318. _ezchip_macro_read_value_ &= ~(0xFF); \
  68319. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  68320. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68321. }
  68322. #define SET_GPIO_42_dout_dsp_JTDO_pad { \
  68323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68324. _ezchip_macro_read_value_ &= ~(0xFF); \
  68325. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  68326. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68327. }
  68328. #define SET_GPIO_42_dout_i2c0_pad_sck_oe { \
  68329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68330. _ezchip_macro_read_value_ &= ~(0xFF); \
  68331. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  68332. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68333. }
  68334. #define SET_GPIO_42_dout_i2c0_pad_sda_oe { \
  68335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68336. _ezchip_macro_read_value_ &= ~(0xFF); \
  68337. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  68338. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68339. }
  68340. #define SET_GPIO_42_dout_i2c1_pad_sck_oe { \
  68341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68342. _ezchip_macro_read_value_ &= ~(0xFF); \
  68343. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  68344. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68345. }
  68346. #define SET_GPIO_42_dout_i2c1_pad_sda_oe { \
  68347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68348. _ezchip_macro_read_value_ &= ~(0xFF); \
  68349. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  68350. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68351. }
  68352. #define SET_GPIO_42_dout_i2c2_pad_sck_oe { \
  68353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68354. _ezchip_macro_read_value_ &= ~(0xFF); \
  68355. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  68356. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68357. }
  68358. #define SET_GPIO_42_dout_i2c2_pad_sda_oe { \
  68359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68360. _ezchip_macro_read_value_ &= ~(0xFF); \
  68361. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  68362. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68363. }
  68364. #define SET_GPIO_42_dout_i2c3_pad_sck_oe { \
  68365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68366. _ezchip_macro_read_value_ &= ~(0xFF); \
  68367. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  68368. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68369. }
  68370. #define SET_GPIO_42_dout_i2c3_pad_sda_oe { \
  68371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68372. _ezchip_macro_read_value_ &= ~(0xFF); \
  68373. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  68374. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68375. }
  68376. #define SET_GPIO_42_dout_i2srx_bclk_out { \
  68377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68378. _ezchip_macro_read_value_ &= ~(0xFF); \
  68379. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  68380. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68381. }
  68382. #define SET_GPIO_42_dout_i2srx_bclk_out_oen { \
  68383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68384. _ezchip_macro_read_value_ &= ~(0xFF); \
  68385. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  68386. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68387. }
  68388. #define SET_GPIO_42_dout_i2srx_lrck_out { \
  68389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68390. _ezchip_macro_read_value_ &= ~(0xFF); \
  68391. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  68392. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68393. }
  68394. #define SET_GPIO_42_dout_i2srx_lrck_out_oen { \
  68395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68396. _ezchip_macro_read_value_ &= ~(0xFF); \
  68397. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  68398. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68399. }
  68400. #define SET_GPIO_42_dout_i2srx_mclk_out { \
  68401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68402. _ezchip_macro_read_value_ &= ~(0xFF); \
  68403. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  68404. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68405. }
  68406. #define SET_GPIO_42_dout_i2stx_bclk_out { \
  68407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68408. _ezchip_macro_read_value_ &= ~(0xFF); \
  68409. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  68410. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68411. }
  68412. #define SET_GPIO_42_dout_i2stx_bclk_out_oen { \
  68413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68414. _ezchip_macro_read_value_ &= ~(0xFF); \
  68415. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  68416. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68417. }
  68418. #define SET_GPIO_42_dout_i2stx_lrck_out { \
  68419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68420. _ezchip_macro_read_value_ &= ~(0xFF); \
  68421. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  68422. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68423. }
  68424. #define SET_GPIO_42_dout_i2stx_lrckout_oen { \
  68425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68426. _ezchip_macro_read_value_ &= ~(0xFF); \
  68427. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  68428. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68429. }
  68430. #define SET_GPIO_42_dout_i2stx_mclk_out { \
  68431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68432. _ezchip_macro_read_value_ &= ~(0xFF); \
  68433. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  68434. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68435. }
  68436. #define SET_GPIO_42_dout_i2stx_sdout0 { \
  68437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68438. _ezchip_macro_read_value_ &= ~(0xFF); \
  68439. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  68440. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68441. }
  68442. #define SET_GPIO_42_dout_i2stx_sdout1 { \
  68443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68444. _ezchip_macro_read_value_ &= ~(0xFF); \
  68445. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  68446. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68447. }
  68448. #define SET_GPIO_42_dout_lcd_pad_csm_n { \
  68449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68450. _ezchip_macro_read_value_ &= ~(0xFF); \
  68451. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  68452. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68453. }
  68454. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit0 { \
  68455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68456. _ezchip_macro_read_value_ &= ~(0xFF); \
  68457. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  68458. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68459. }
  68460. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit1 { \
  68461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68462. _ezchip_macro_read_value_ &= ~(0xFF); \
  68463. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  68464. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68465. }
  68466. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit2 { \
  68467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68468. _ezchip_macro_read_value_ &= ~(0xFF); \
  68469. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  68470. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68471. }
  68472. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit3 { \
  68473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68474. _ezchip_macro_read_value_ &= ~(0xFF); \
  68475. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  68476. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68477. }
  68478. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit4 { \
  68479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68480. _ezchip_macro_read_value_ &= ~(0xFF); \
  68481. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  68482. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68483. }
  68484. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit5 { \
  68485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68486. _ezchip_macro_read_value_ &= ~(0xFF); \
  68487. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  68488. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68489. }
  68490. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit6 { \
  68491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68492. _ezchip_macro_read_value_ &= ~(0xFF); \
  68493. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  68494. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68495. }
  68496. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit7 { \
  68497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68498. _ezchip_macro_read_value_ &= ~(0xFF); \
  68499. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  68500. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68501. }
  68502. #define SET_GPIO_42_dout_pwm_pad_out_bit0 { \
  68503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68504. _ezchip_macro_read_value_ &= ~(0xFF); \
  68505. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  68506. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68507. }
  68508. #define SET_GPIO_42_dout_pwm_pad_out_bit1 { \
  68509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68510. _ezchip_macro_read_value_ &= ~(0xFF); \
  68511. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  68512. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68513. }
  68514. #define SET_GPIO_42_dout_pwm_pad_out_bit2 { \
  68515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68516. _ezchip_macro_read_value_ &= ~(0xFF); \
  68517. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  68518. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68519. }
  68520. #define SET_GPIO_42_dout_pwm_pad_out_bit3 { \
  68521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68522. _ezchip_macro_read_value_ &= ~(0xFF); \
  68523. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  68524. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68525. }
  68526. #define SET_GPIO_42_dout_pwm_pad_out_bit4 { \
  68527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68528. _ezchip_macro_read_value_ &= ~(0xFF); \
  68529. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  68530. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68531. }
  68532. #define SET_GPIO_42_dout_pwm_pad_out_bit5 { \
  68533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68534. _ezchip_macro_read_value_ &= ~(0xFF); \
  68535. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  68536. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68537. }
  68538. #define SET_GPIO_42_dout_pwm_pad_out_bit6 { \
  68539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68540. _ezchip_macro_read_value_ &= ~(0xFF); \
  68541. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  68542. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68543. }
  68544. #define SET_GPIO_42_dout_pwm_pad_out_bit7 { \
  68545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68546. _ezchip_macro_read_value_ &= ~(0xFF); \
  68547. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  68548. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68549. }
  68550. #define SET_GPIO_42_dout_pwmdac_left_out { \
  68551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68552. _ezchip_macro_read_value_ &= ~(0xFF); \
  68553. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  68554. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68555. }
  68556. #define SET_GPIO_42_dout_pwmdac_right_out { \
  68557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68558. _ezchip_macro_read_value_ &= ~(0xFF); \
  68559. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  68560. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68561. }
  68562. #define SET_GPIO_42_dout_qspi_csn1_out { \
  68563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68564. _ezchip_macro_read_value_ &= ~(0xFF); \
  68565. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  68566. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68567. }
  68568. #define SET_GPIO_42_dout_qspi_csn2_out { \
  68569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68570. _ezchip_macro_read_value_ &= ~(0xFF); \
  68571. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  68572. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68573. }
  68574. #define SET_GPIO_42_dout_qspi_csn3_out { \
  68575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68576. _ezchip_macro_read_value_ &= ~(0xFF); \
  68577. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  68578. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68579. }
  68580. #define SET_GPIO_42_dout_register23_SCFG_cmsensor_rst0 { \
  68581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68582. _ezchip_macro_read_value_ &= ~(0xFF); \
  68583. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  68584. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68585. }
  68586. #define SET_GPIO_42_dout_register23_SCFG_cmsensor_rst1 { \
  68587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68588. _ezchip_macro_read_value_ &= ~(0xFF); \
  68589. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  68590. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68591. }
  68592. #define SET_GPIO_42_dout_register32_SCFG_gmac_phy_rstn { \
  68593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68594. _ezchip_macro_read_value_ &= ~(0xFF); \
  68595. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  68596. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68597. }
  68598. #define SET_GPIO_42_dout_sdio0_pad_card_power_en { \
  68599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68600. _ezchip_macro_read_value_ &= ~(0xFF); \
  68601. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  68602. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68603. }
  68604. #define SET_GPIO_42_dout_sdio0_pad_cclk_out { \
  68605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68606. _ezchip_macro_read_value_ &= ~(0xFF); \
  68607. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  68608. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68609. }
  68610. #define SET_GPIO_42_dout_sdio0_pad_ccmd_oe { \
  68611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68612. _ezchip_macro_read_value_ &= ~(0xFF); \
  68613. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  68614. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68615. }
  68616. #define SET_GPIO_42_dout_sdio0_pad_ccmd_out { \
  68617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68618. _ezchip_macro_read_value_ &= ~(0xFF); \
  68619. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  68620. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68621. }
  68622. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit0 { \
  68623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68624. _ezchip_macro_read_value_ &= ~(0xFF); \
  68625. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  68626. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68627. }
  68628. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit1 { \
  68629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68630. _ezchip_macro_read_value_ &= ~(0xFF); \
  68631. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  68632. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68633. }
  68634. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit2 { \
  68635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68636. _ezchip_macro_read_value_ &= ~(0xFF); \
  68637. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  68638. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68639. }
  68640. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit3 { \
  68641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68642. _ezchip_macro_read_value_ &= ~(0xFF); \
  68643. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  68644. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68645. }
  68646. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit4 { \
  68647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68648. _ezchip_macro_read_value_ &= ~(0xFF); \
  68649. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  68650. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68651. }
  68652. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit5 { \
  68653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68654. _ezchip_macro_read_value_ &= ~(0xFF); \
  68655. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  68656. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68657. }
  68658. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit6 { \
  68659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68660. _ezchip_macro_read_value_ &= ~(0xFF); \
  68661. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  68662. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68663. }
  68664. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit7 { \
  68665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68666. _ezchip_macro_read_value_ &= ~(0xFF); \
  68667. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  68668. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68669. }
  68670. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit0 { \
  68671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68672. _ezchip_macro_read_value_ &= ~(0xFF); \
  68673. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  68674. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68675. }
  68676. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit1 { \
  68677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68678. _ezchip_macro_read_value_ &= ~(0xFF); \
  68679. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  68680. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68681. }
  68682. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit2 { \
  68683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68684. _ezchip_macro_read_value_ &= ~(0xFF); \
  68685. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  68686. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68687. }
  68688. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit3 { \
  68689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68690. _ezchip_macro_read_value_ &= ~(0xFF); \
  68691. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  68692. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68693. }
  68694. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit4 { \
  68695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68696. _ezchip_macro_read_value_ &= ~(0xFF); \
  68697. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  68698. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68699. }
  68700. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit5 { \
  68701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68702. _ezchip_macro_read_value_ &= ~(0xFF); \
  68703. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  68704. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68705. }
  68706. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit6 { \
  68707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68708. _ezchip_macro_read_value_ &= ~(0xFF); \
  68709. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  68710. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68711. }
  68712. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit7 { \
  68713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68714. _ezchip_macro_read_value_ &= ~(0xFF); \
  68715. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  68716. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68717. }
  68718. #define SET_GPIO_42_dout_sdio0_pad_rst_n { \
  68719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68720. _ezchip_macro_read_value_ &= ~(0xFF); \
  68721. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  68722. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68723. }
  68724. #define SET_GPIO_42_dout_sdio1_pad_card_power_en { \
  68725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68726. _ezchip_macro_read_value_ &= ~(0xFF); \
  68727. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  68728. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68729. }
  68730. #define SET_GPIO_42_dout_sdio1_pad_cclk_out { \
  68731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68732. _ezchip_macro_read_value_ &= ~(0xFF); \
  68733. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  68734. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68735. }
  68736. #define SET_GPIO_42_dout_sdio1_pad_ccmd_oe { \
  68737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68738. _ezchip_macro_read_value_ &= ~(0xFF); \
  68739. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  68740. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68741. }
  68742. #define SET_GPIO_42_dout_sdio1_pad_ccmd_out { \
  68743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68744. _ezchip_macro_read_value_ &= ~(0xFF); \
  68745. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  68746. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68747. }
  68748. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit0 { \
  68749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68750. _ezchip_macro_read_value_ &= ~(0xFF); \
  68751. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  68752. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68753. }
  68754. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit1 { \
  68755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68756. _ezchip_macro_read_value_ &= ~(0xFF); \
  68757. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  68758. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68759. }
  68760. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit2 { \
  68761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68762. _ezchip_macro_read_value_ &= ~(0xFF); \
  68763. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  68764. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68765. }
  68766. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit3 { \
  68767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68768. _ezchip_macro_read_value_ &= ~(0xFF); \
  68769. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  68770. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68771. }
  68772. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit4 { \
  68773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68774. _ezchip_macro_read_value_ &= ~(0xFF); \
  68775. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  68776. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68777. }
  68778. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit5 { \
  68779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68780. _ezchip_macro_read_value_ &= ~(0xFF); \
  68781. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  68782. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68783. }
  68784. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit6 { \
  68785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68786. _ezchip_macro_read_value_ &= ~(0xFF); \
  68787. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  68788. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68789. }
  68790. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit7 { \
  68791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68792. _ezchip_macro_read_value_ &= ~(0xFF); \
  68793. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  68794. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68795. }
  68796. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit0 { \
  68797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68798. _ezchip_macro_read_value_ &= ~(0xFF); \
  68799. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  68800. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68801. }
  68802. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit1 { \
  68803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68804. _ezchip_macro_read_value_ &= ~(0xFF); \
  68805. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  68806. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68807. }
  68808. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit2 { \
  68809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68810. _ezchip_macro_read_value_ &= ~(0xFF); \
  68811. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  68812. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68813. }
  68814. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit3 { \
  68815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68816. _ezchip_macro_read_value_ &= ~(0xFF); \
  68817. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  68818. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68819. }
  68820. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit4 { \
  68821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68822. _ezchip_macro_read_value_ &= ~(0xFF); \
  68823. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  68824. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68825. }
  68826. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit5 { \
  68827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68828. _ezchip_macro_read_value_ &= ~(0xFF); \
  68829. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  68830. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68831. }
  68832. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit6 { \
  68833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68834. _ezchip_macro_read_value_ &= ~(0xFF); \
  68835. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  68836. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68837. }
  68838. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit7 { \
  68839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68840. _ezchip_macro_read_value_ &= ~(0xFF); \
  68841. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  68842. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68843. }
  68844. #define SET_GPIO_42_dout_sdio1_pad_rst_n { \
  68845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68846. _ezchip_macro_read_value_ &= ~(0xFF); \
  68847. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  68848. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68849. }
  68850. #define SET_GPIO_42_dout_spdif_tx_sdout { \
  68851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68852. _ezchip_macro_read_value_ &= ~(0xFF); \
  68853. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  68854. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68855. }
  68856. #define SET_GPIO_42_dout_spdif_tx_sdout_oen { \
  68857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68858. _ezchip_macro_read_value_ &= ~(0xFF); \
  68859. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  68860. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68861. }
  68862. #define SET_GPIO_42_dout_spi0_pad_oe_n { \
  68863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68864. _ezchip_macro_read_value_ &= ~(0xFF); \
  68865. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  68866. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68867. }
  68868. #define SET_GPIO_42_dout_spi0_pad_sck_out { \
  68869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68870. _ezchip_macro_read_value_ &= ~(0xFF); \
  68871. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  68872. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68873. }
  68874. #define SET_GPIO_42_dout_spi0_pad_ss_0_n { \
  68875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68876. _ezchip_macro_read_value_ &= ~(0xFF); \
  68877. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  68878. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68879. }
  68880. #define SET_GPIO_42_dout_spi0_pad_ss_1_n { \
  68881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68882. _ezchip_macro_read_value_ &= ~(0xFF); \
  68883. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  68884. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68885. }
  68886. #define SET_GPIO_42_dout_spi0_pad_txd { \
  68887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68888. _ezchip_macro_read_value_ &= ~(0xFF); \
  68889. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  68890. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68891. }
  68892. #define SET_GPIO_42_dout_spi1_pad_oe_n { \
  68893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68894. _ezchip_macro_read_value_ &= ~(0xFF); \
  68895. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  68896. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68897. }
  68898. #define SET_GPIO_42_dout_spi1_pad_sck_out { \
  68899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68900. _ezchip_macro_read_value_ &= ~(0xFF); \
  68901. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  68902. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68903. }
  68904. #define SET_GPIO_42_dout_spi1_pad_ss_0_n { \
  68905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68906. _ezchip_macro_read_value_ &= ~(0xFF); \
  68907. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  68908. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68909. }
  68910. #define SET_GPIO_42_dout_spi1_pad_ss_1_n { \
  68911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68912. _ezchip_macro_read_value_ &= ~(0xFF); \
  68913. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  68914. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68915. }
  68916. #define SET_GPIO_42_dout_spi1_pad_txd { \
  68917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68918. _ezchip_macro_read_value_ &= ~(0xFF); \
  68919. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  68920. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68921. }
  68922. #define SET_GPIO_42_dout_spi2_pad_oe_n { \
  68923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68924. _ezchip_macro_read_value_ &= ~(0xFF); \
  68925. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  68926. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68927. }
  68928. #define SET_GPIO_42_dout_spi2_pad_sck_out { \
  68929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68930. _ezchip_macro_read_value_ &= ~(0xFF); \
  68931. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  68932. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68933. }
  68934. #define SET_GPIO_42_dout_spi2_pad_ss_0_n { \
  68935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68936. _ezchip_macro_read_value_ &= ~(0xFF); \
  68937. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  68938. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68939. }
  68940. #define SET_GPIO_42_dout_spi2_pad_ss_1_n { \
  68941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68942. _ezchip_macro_read_value_ &= ~(0xFF); \
  68943. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  68944. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68945. }
  68946. #define SET_GPIO_42_dout_spi2_pad_txd { \
  68947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68948. _ezchip_macro_read_value_ &= ~(0xFF); \
  68949. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  68950. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68951. }
  68952. #define SET_GPIO_42_dout_spi2ahb_pad_oe_n_bit0 { \
  68953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68954. _ezchip_macro_read_value_ &= ~(0xFF); \
  68955. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  68956. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68957. }
  68958. #define SET_GPIO_42_dout_spi2ahb_pad_oe_n_bit1 { \
  68959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68960. _ezchip_macro_read_value_ &= ~(0xFF); \
  68961. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  68962. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68963. }
  68964. #define SET_GPIO_42_dout_spi2ahb_pad_oe_n_bit2 { \
  68965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68966. _ezchip_macro_read_value_ &= ~(0xFF); \
  68967. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  68968. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68969. }
  68970. #define SET_GPIO_42_dout_spi2ahb_pad_oe_n_bit3 { \
  68971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68972. _ezchip_macro_read_value_ &= ~(0xFF); \
  68973. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  68974. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68975. }
  68976. #define SET_GPIO_42_dout_spi2ahb_pad_txd_bit0 { \
  68977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68978. _ezchip_macro_read_value_ &= ~(0xFF); \
  68979. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  68980. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68981. }
  68982. #define SET_GPIO_42_dout_spi2ahb_pad_txd_bit1 { \
  68983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68984. _ezchip_macro_read_value_ &= ~(0xFF); \
  68985. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  68986. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68987. }
  68988. #define SET_GPIO_42_dout_spi2ahb_pad_txd_bit2 { \
  68989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68990. _ezchip_macro_read_value_ &= ~(0xFF); \
  68991. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  68992. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68993. }
  68994. #define SET_GPIO_42_dout_spi2ahb_pad_txd_bit3 { \
  68995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68996. _ezchip_macro_read_value_ &= ~(0xFF); \
  68997. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  68998. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68999. }
  69000. #define SET_GPIO_42_dout_spi3_pad_oe_n { \
  69001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69002. _ezchip_macro_read_value_ &= ~(0xFF); \
  69003. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  69004. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69005. }
  69006. #define SET_GPIO_42_dout_spi3_pad_sck_out { \
  69007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69008. _ezchip_macro_read_value_ &= ~(0xFF); \
  69009. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  69010. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69011. }
  69012. #define SET_GPIO_42_dout_spi3_pad_ss_0_n { \
  69013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69014. _ezchip_macro_read_value_ &= ~(0xFF); \
  69015. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  69016. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69017. }
  69018. #define SET_GPIO_42_dout_spi3_pad_ss_1_n { \
  69019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69020. _ezchip_macro_read_value_ &= ~(0xFF); \
  69021. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  69022. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69023. }
  69024. #define SET_GPIO_42_dout_spi3_pad_txd { \
  69025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69026. _ezchip_macro_read_value_ &= ~(0xFF); \
  69027. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  69028. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69029. }
  69030. #define SET_GPIO_42_dout_uart0_pad_dtrn { \
  69031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69032. _ezchip_macro_read_value_ &= ~(0xFF); \
  69033. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  69034. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69035. }
  69036. #define SET_GPIO_42_dout_uart0_pad_rtsn { \
  69037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69038. _ezchip_macro_read_value_ &= ~(0xFF); \
  69039. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  69040. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69041. }
  69042. #define SET_GPIO_42_dout_uart0_pad_sout { \
  69043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69044. _ezchip_macro_read_value_ &= ~(0xFF); \
  69045. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  69046. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69047. }
  69048. #define SET_GPIO_42_dout_uart1_pad_sout { \
  69049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69050. _ezchip_macro_read_value_ &= ~(0xFF); \
  69051. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  69052. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69053. }
  69054. #define SET_GPIO_42_dout_uart2_pad_dtr_n { \
  69055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69056. _ezchip_macro_read_value_ &= ~(0xFF); \
  69057. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  69058. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69059. }
  69060. #define SET_GPIO_42_dout_uart2_pad_rts_n { \
  69061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69062. _ezchip_macro_read_value_ &= ~(0xFF); \
  69063. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  69064. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69065. }
  69066. #define SET_GPIO_42_dout_uart2_pad_sout { \
  69067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69068. _ezchip_macro_read_value_ &= ~(0xFF); \
  69069. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  69070. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69071. }
  69072. #define SET_GPIO_42_dout_uart3_pad_sout { \
  69073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69074. _ezchip_macro_read_value_ &= ~(0xFF); \
  69075. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  69076. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69077. }
  69078. #define SET_GPIO_42_dout_usb_drv_bus { \
  69079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69080. _ezchip_macro_read_value_ &= ~(0xFF); \
  69081. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  69082. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69083. }
  69084. #define SET_GPIO_42_doen_reverse_(en) { \
  69085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69086. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  69087. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  69088. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69089. }
  69090. #define SET_GPIO_42_doen_LOW { \
  69091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69092. _ezchip_macro_read_value_ &= ~(0xFF); \
  69093. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  69094. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69095. }
  69096. #define SET_GPIO_42_doen_HIGH { \
  69097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69098. _ezchip_macro_read_value_ &= ~(0xFF); \
  69099. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  69100. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69101. }
  69102. #define SET_GPIO_42_doen_clk_gmac_tophyref { \
  69103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69104. _ezchip_macro_read_value_ &= ~(0xFF); \
  69105. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  69106. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69107. }
  69108. #define SET_GPIO_42_doen_cpu_jtag_tdo { \
  69109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69110. _ezchip_macro_read_value_ &= ~(0xFF); \
  69111. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  69112. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69113. }
  69114. #define SET_GPIO_42_doen_cpu_jtag_tdo_oen { \
  69115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69116. _ezchip_macro_read_value_ &= ~(0xFF); \
  69117. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  69118. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69119. }
  69120. #define SET_GPIO_42_doen_dmic_clk_out { \
  69121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69122. _ezchip_macro_read_value_ &= ~(0xFF); \
  69123. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  69124. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69125. }
  69126. #define SET_GPIO_42_doen_dsp_JTDOEn_pad { \
  69127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69128. _ezchip_macro_read_value_ &= ~(0xFF); \
  69129. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  69130. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69131. }
  69132. #define SET_GPIO_42_doen_dsp_JTDO_pad { \
  69133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69134. _ezchip_macro_read_value_ &= ~(0xFF); \
  69135. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  69136. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69137. }
  69138. #define SET_GPIO_42_doen_i2c0_pad_sck_oe { \
  69139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69140. _ezchip_macro_read_value_ &= ~(0xFF); \
  69141. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  69142. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69143. }
  69144. #define SET_GPIO_42_doen_i2c0_pad_sda_oe { \
  69145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69146. _ezchip_macro_read_value_ &= ~(0xFF); \
  69147. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  69148. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69149. }
  69150. #define SET_GPIO_42_doen_i2c1_pad_sck_oe { \
  69151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69152. _ezchip_macro_read_value_ &= ~(0xFF); \
  69153. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  69154. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69155. }
  69156. #define SET_GPIO_42_doen_i2c1_pad_sda_oe { \
  69157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69158. _ezchip_macro_read_value_ &= ~(0xFF); \
  69159. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  69160. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69161. }
  69162. #define SET_GPIO_42_doen_i2c2_pad_sck_oe { \
  69163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69164. _ezchip_macro_read_value_ &= ~(0xFF); \
  69165. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  69166. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69167. }
  69168. #define SET_GPIO_42_doen_i2c2_pad_sda_oe { \
  69169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69170. _ezchip_macro_read_value_ &= ~(0xFF); \
  69171. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  69172. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69173. }
  69174. #define SET_GPIO_42_doen_i2c3_pad_sck_oe { \
  69175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69176. _ezchip_macro_read_value_ &= ~(0xFF); \
  69177. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  69178. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69179. }
  69180. #define SET_GPIO_42_doen_i2c3_pad_sda_oe { \
  69181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69182. _ezchip_macro_read_value_ &= ~(0xFF); \
  69183. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  69184. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69185. }
  69186. #define SET_GPIO_42_doen_i2srx_bclk_out { \
  69187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69188. _ezchip_macro_read_value_ &= ~(0xFF); \
  69189. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  69190. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69191. }
  69192. #define SET_GPIO_42_doen_i2srx_bclk_out_oen { \
  69193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69194. _ezchip_macro_read_value_ &= ~(0xFF); \
  69195. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  69196. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69197. }
  69198. #define SET_GPIO_42_doen_i2srx_lrck_out { \
  69199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69200. _ezchip_macro_read_value_ &= ~(0xFF); \
  69201. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  69202. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69203. }
  69204. #define SET_GPIO_42_doen_i2srx_lrck_out_oen { \
  69205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69206. _ezchip_macro_read_value_ &= ~(0xFF); \
  69207. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  69208. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69209. }
  69210. #define SET_GPIO_42_doen_i2srx_mclk_out { \
  69211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69212. _ezchip_macro_read_value_ &= ~(0xFF); \
  69213. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  69214. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69215. }
  69216. #define SET_GPIO_42_doen_i2stx_bclk_out { \
  69217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69218. _ezchip_macro_read_value_ &= ~(0xFF); \
  69219. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  69220. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69221. }
  69222. #define SET_GPIO_42_doen_i2stx_bclk_out_oen { \
  69223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69224. _ezchip_macro_read_value_ &= ~(0xFF); \
  69225. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  69226. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69227. }
  69228. #define SET_GPIO_42_doen_i2stx_lrck_out { \
  69229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69230. _ezchip_macro_read_value_ &= ~(0xFF); \
  69231. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  69232. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69233. }
  69234. #define SET_GPIO_42_doen_i2stx_lrckout_oen { \
  69235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69236. _ezchip_macro_read_value_ &= ~(0xFF); \
  69237. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  69238. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69239. }
  69240. #define SET_GPIO_42_doen_i2stx_mclk_out { \
  69241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69242. _ezchip_macro_read_value_ &= ~(0xFF); \
  69243. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  69244. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69245. }
  69246. #define SET_GPIO_42_doen_i2stx_sdout0 { \
  69247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69248. _ezchip_macro_read_value_ &= ~(0xFF); \
  69249. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  69250. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69251. }
  69252. #define SET_GPIO_42_doen_i2stx_sdout1 { \
  69253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69254. _ezchip_macro_read_value_ &= ~(0xFF); \
  69255. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  69256. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69257. }
  69258. #define SET_GPIO_42_doen_lcd_pad_csm_n { \
  69259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69260. _ezchip_macro_read_value_ &= ~(0xFF); \
  69261. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  69262. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69263. }
  69264. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit0 { \
  69265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69266. _ezchip_macro_read_value_ &= ~(0xFF); \
  69267. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  69268. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69269. }
  69270. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit1 { \
  69271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69272. _ezchip_macro_read_value_ &= ~(0xFF); \
  69273. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  69274. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69275. }
  69276. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit2 { \
  69277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69278. _ezchip_macro_read_value_ &= ~(0xFF); \
  69279. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  69280. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69281. }
  69282. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit3 { \
  69283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69284. _ezchip_macro_read_value_ &= ~(0xFF); \
  69285. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  69286. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69287. }
  69288. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit4 { \
  69289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69290. _ezchip_macro_read_value_ &= ~(0xFF); \
  69291. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  69292. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69293. }
  69294. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit5 { \
  69295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69296. _ezchip_macro_read_value_ &= ~(0xFF); \
  69297. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  69298. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69299. }
  69300. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit6 { \
  69301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69302. _ezchip_macro_read_value_ &= ~(0xFF); \
  69303. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  69304. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69305. }
  69306. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit7 { \
  69307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69308. _ezchip_macro_read_value_ &= ~(0xFF); \
  69309. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  69310. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69311. }
  69312. #define SET_GPIO_42_doen_pwm_pad_out_bit0 { \
  69313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69314. _ezchip_macro_read_value_ &= ~(0xFF); \
  69315. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  69316. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69317. }
  69318. #define SET_GPIO_42_doen_pwm_pad_out_bit1 { \
  69319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69320. _ezchip_macro_read_value_ &= ~(0xFF); \
  69321. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  69322. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69323. }
  69324. #define SET_GPIO_42_doen_pwm_pad_out_bit2 { \
  69325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69326. _ezchip_macro_read_value_ &= ~(0xFF); \
  69327. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  69328. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69329. }
  69330. #define SET_GPIO_42_doen_pwm_pad_out_bit3 { \
  69331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69332. _ezchip_macro_read_value_ &= ~(0xFF); \
  69333. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  69334. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69335. }
  69336. #define SET_GPIO_42_doen_pwm_pad_out_bit4 { \
  69337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69338. _ezchip_macro_read_value_ &= ~(0xFF); \
  69339. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  69340. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69341. }
  69342. #define SET_GPIO_42_doen_pwm_pad_out_bit5 { \
  69343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69344. _ezchip_macro_read_value_ &= ~(0xFF); \
  69345. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  69346. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69347. }
  69348. #define SET_GPIO_42_doen_pwm_pad_out_bit6 { \
  69349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69350. _ezchip_macro_read_value_ &= ~(0xFF); \
  69351. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  69352. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69353. }
  69354. #define SET_GPIO_42_doen_pwm_pad_out_bit7 { \
  69355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69356. _ezchip_macro_read_value_ &= ~(0xFF); \
  69357. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  69358. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69359. }
  69360. #define SET_GPIO_42_doen_pwmdac_left_out { \
  69361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69362. _ezchip_macro_read_value_ &= ~(0xFF); \
  69363. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  69364. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69365. }
  69366. #define SET_GPIO_42_doen_pwmdac_right_out { \
  69367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69368. _ezchip_macro_read_value_ &= ~(0xFF); \
  69369. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  69370. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69371. }
  69372. #define SET_GPIO_42_doen_qspi_csn1_out { \
  69373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69374. _ezchip_macro_read_value_ &= ~(0xFF); \
  69375. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  69376. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69377. }
  69378. #define SET_GPIO_42_doen_qspi_csn2_out { \
  69379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69380. _ezchip_macro_read_value_ &= ~(0xFF); \
  69381. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  69382. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69383. }
  69384. #define SET_GPIO_42_doen_qspi_csn3_out { \
  69385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69386. _ezchip_macro_read_value_ &= ~(0xFF); \
  69387. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  69388. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69389. }
  69390. #define SET_GPIO_42_doen_register23_SCFG_cmsensor_rst0 { \
  69391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69392. _ezchip_macro_read_value_ &= ~(0xFF); \
  69393. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  69394. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69395. }
  69396. #define SET_GPIO_42_doen_register23_SCFG_cmsensor_rst1 { \
  69397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69398. _ezchip_macro_read_value_ &= ~(0xFF); \
  69399. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  69400. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69401. }
  69402. #define SET_GPIO_42_doen_register32_SCFG_gmac_phy_rstn { \
  69403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69404. _ezchip_macro_read_value_ &= ~(0xFF); \
  69405. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  69406. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69407. }
  69408. #define SET_GPIO_42_doen_sdio0_pad_card_power_en { \
  69409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69410. _ezchip_macro_read_value_ &= ~(0xFF); \
  69411. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  69412. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69413. }
  69414. #define SET_GPIO_42_doen_sdio0_pad_cclk_out { \
  69415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69416. _ezchip_macro_read_value_ &= ~(0xFF); \
  69417. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  69418. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69419. }
  69420. #define SET_GPIO_42_doen_sdio0_pad_ccmd_oe { \
  69421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69422. _ezchip_macro_read_value_ &= ~(0xFF); \
  69423. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  69424. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69425. }
  69426. #define SET_GPIO_42_doen_sdio0_pad_ccmd_out { \
  69427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69428. _ezchip_macro_read_value_ &= ~(0xFF); \
  69429. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  69430. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69431. }
  69432. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit0 { \
  69433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69434. _ezchip_macro_read_value_ &= ~(0xFF); \
  69435. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  69436. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69437. }
  69438. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit1 { \
  69439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69440. _ezchip_macro_read_value_ &= ~(0xFF); \
  69441. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  69442. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69443. }
  69444. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit2 { \
  69445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69446. _ezchip_macro_read_value_ &= ~(0xFF); \
  69447. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  69448. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69449. }
  69450. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit3 { \
  69451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69452. _ezchip_macro_read_value_ &= ~(0xFF); \
  69453. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  69454. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69455. }
  69456. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit4 { \
  69457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69458. _ezchip_macro_read_value_ &= ~(0xFF); \
  69459. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  69460. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69461. }
  69462. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit5 { \
  69463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69464. _ezchip_macro_read_value_ &= ~(0xFF); \
  69465. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  69466. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69467. }
  69468. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit6 { \
  69469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69470. _ezchip_macro_read_value_ &= ~(0xFF); \
  69471. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  69472. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69473. }
  69474. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit7 { \
  69475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69476. _ezchip_macro_read_value_ &= ~(0xFF); \
  69477. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  69478. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69479. }
  69480. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit0 { \
  69481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69482. _ezchip_macro_read_value_ &= ~(0xFF); \
  69483. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  69484. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69485. }
  69486. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit1 { \
  69487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69488. _ezchip_macro_read_value_ &= ~(0xFF); \
  69489. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  69490. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69491. }
  69492. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit2 { \
  69493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69494. _ezchip_macro_read_value_ &= ~(0xFF); \
  69495. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  69496. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69497. }
  69498. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit3 { \
  69499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69500. _ezchip_macro_read_value_ &= ~(0xFF); \
  69501. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  69502. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69503. }
  69504. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit4 { \
  69505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69506. _ezchip_macro_read_value_ &= ~(0xFF); \
  69507. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  69508. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69509. }
  69510. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit5 { \
  69511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69512. _ezchip_macro_read_value_ &= ~(0xFF); \
  69513. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  69514. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69515. }
  69516. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit6 { \
  69517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69518. _ezchip_macro_read_value_ &= ~(0xFF); \
  69519. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  69520. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69521. }
  69522. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit7 { \
  69523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69524. _ezchip_macro_read_value_ &= ~(0xFF); \
  69525. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  69526. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69527. }
  69528. #define SET_GPIO_42_doen_sdio0_pad_rst_n { \
  69529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69530. _ezchip_macro_read_value_ &= ~(0xFF); \
  69531. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  69532. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69533. }
  69534. #define SET_GPIO_42_doen_sdio1_pad_card_power_en { \
  69535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69536. _ezchip_macro_read_value_ &= ~(0xFF); \
  69537. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  69538. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69539. }
  69540. #define SET_GPIO_42_doen_sdio1_pad_cclk_out { \
  69541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69542. _ezchip_macro_read_value_ &= ~(0xFF); \
  69543. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  69544. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69545. }
  69546. #define SET_GPIO_42_doen_sdio1_pad_ccmd_oe { \
  69547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69548. _ezchip_macro_read_value_ &= ~(0xFF); \
  69549. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  69550. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69551. }
  69552. #define SET_GPIO_42_doen_sdio1_pad_ccmd_out { \
  69553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69554. _ezchip_macro_read_value_ &= ~(0xFF); \
  69555. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  69556. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69557. }
  69558. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit0 { \
  69559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69560. _ezchip_macro_read_value_ &= ~(0xFF); \
  69561. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  69562. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69563. }
  69564. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit1 { \
  69565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69566. _ezchip_macro_read_value_ &= ~(0xFF); \
  69567. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  69568. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69569. }
  69570. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit2 { \
  69571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69572. _ezchip_macro_read_value_ &= ~(0xFF); \
  69573. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  69574. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69575. }
  69576. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit3 { \
  69577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69578. _ezchip_macro_read_value_ &= ~(0xFF); \
  69579. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  69580. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69581. }
  69582. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit4 { \
  69583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69584. _ezchip_macro_read_value_ &= ~(0xFF); \
  69585. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  69586. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69587. }
  69588. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit5 { \
  69589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69590. _ezchip_macro_read_value_ &= ~(0xFF); \
  69591. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  69592. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69593. }
  69594. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit6 { \
  69595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69596. _ezchip_macro_read_value_ &= ~(0xFF); \
  69597. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  69598. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69599. }
  69600. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit7 { \
  69601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69602. _ezchip_macro_read_value_ &= ~(0xFF); \
  69603. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  69604. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69605. }
  69606. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit0 { \
  69607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69608. _ezchip_macro_read_value_ &= ~(0xFF); \
  69609. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  69610. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69611. }
  69612. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit1 { \
  69613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69614. _ezchip_macro_read_value_ &= ~(0xFF); \
  69615. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  69616. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69617. }
  69618. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit2 { \
  69619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69620. _ezchip_macro_read_value_ &= ~(0xFF); \
  69621. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  69622. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69623. }
  69624. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit3 { \
  69625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69626. _ezchip_macro_read_value_ &= ~(0xFF); \
  69627. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  69628. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69629. }
  69630. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit4 { \
  69631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69632. _ezchip_macro_read_value_ &= ~(0xFF); \
  69633. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  69634. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69635. }
  69636. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit5 { \
  69637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69638. _ezchip_macro_read_value_ &= ~(0xFF); \
  69639. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  69640. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69641. }
  69642. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit6 { \
  69643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69644. _ezchip_macro_read_value_ &= ~(0xFF); \
  69645. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  69646. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69647. }
  69648. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit7 { \
  69649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69650. _ezchip_macro_read_value_ &= ~(0xFF); \
  69651. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  69652. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69653. }
  69654. #define SET_GPIO_42_doen_sdio1_pad_rst_n { \
  69655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69656. _ezchip_macro_read_value_ &= ~(0xFF); \
  69657. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  69658. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69659. }
  69660. #define SET_GPIO_42_doen_spdif_tx_sdout { \
  69661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69662. _ezchip_macro_read_value_ &= ~(0xFF); \
  69663. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  69664. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69665. }
  69666. #define SET_GPIO_42_doen_spdif_tx_sdout_oen { \
  69667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69668. _ezchip_macro_read_value_ &= ~(0xFF); \
  69669. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  69670. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69671. }
  69672. #define SET_GPIO_42_doen_spi0_pad_oe_n { \
  69673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69674. _ezchip_macro_read_value_ &= ~(0xFF); \
  69675. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  69676. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69677. }
  69678. #define SET_GPIO_42_doen_spi0_pad_sck_out { \
  69679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69680. _ezchip_macro_read_value_ &= ~(0xFF); \
  69681. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  69682. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69683. }
  69684. #define SET_GPIO_42_doen_spi0_pad_ss_0_n { \
  69685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69686. _ezchip_macro_read_value_ &= ~(0xFF); \
  69687. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  69688. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69689. }
  69690. #define SET_GPIO_42_doen_spi0_pad_ss_1_n { \
  69691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69692. _ezchip_macro_read_value_ &= ~(0xFF); \
  69693. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  69694. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69695. }
  69696. #define SET_GPIO_42_doen_spi0_pad_txd { \
  69697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69698. _ezchip_macro_read_value_ &= ~(0xFF); \
  69699. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  69700. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69701. }
  69702. #define SET_GPIO_42_doen_spi1_pad_oe_n { \
  69703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69704. _ezchip_macro_read_value_ &= ~(0xFF); \
  69705. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  69706. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69707. }
  69708. #define SET_GPIO_42_doen_spi1_pad_sck_out { \
  69709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69710. _ezchip_macro_read_value_ &= ~(0xFF); \
  69711. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  69712. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69713. }
  69714. #define SET_GPIO_42_doen_spi1_pad_ss_0_n { \
  69715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69716. _ezchip_macro_read_value_ &= ~(0xFF); \
  69717. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  69718. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69719. }
  69720. #define SET_GPIO_42_doen_spi1_pad_ss_1_n { \
  69721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69722. _ezchip_macro_read_value_ &= ~(0xFF); \
  69723. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  69724. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69725. }
  69726. #define SET_GPIO_42_doen_spi1_pad_txd { \
  69727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69728. _ezchip_macro_read_value_ &= ~(0xFF); \
  69729. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  69730. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69731. }
  69732. #define SET_GPIO_42_doen_spi2_pad_oe_n { \
  69733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69734. _ezchip_macro_read_value_ &= ~(0xFF); \
  69735. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  69736. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69737. }
  69738. #define SET_GPIO_42_doen_spi2_pad_sck_out { \
  69739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69740. _ezchip_macro_read_value_ &= ~(0xFF); \
  69741. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  69742. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69743. }
  69744. #define SET_GPIO_42_doen_spi2_pad_ss_0_n { \
  69745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69746. _ezchip_macro_read_value_ &= ~(0xFF); \
  69747. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  69748. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69749. }
  69750. #define SET_GPIO_42_doen_spi2_pad_ss_1_n { \
  69751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69752. _ezchip_macro_read_value_ &= ~(0xFF); \
  69753. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  69754. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69755. }
  69756. #define SET_GPIO_42_doen_spi2_pad_txd { \
  69757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69758. _ezchip_macro_read_value_ &= ~(0xFF); \
  69759. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  69760. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69761. }
  69762. #define SET_GPIO_42_doen_spi2ahb_pad_oe_n_bit0 { \
  69763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69764. _ezchip_macro_read_value_ &= ~(0xFF); \
  69765. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  69766. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69767. }
  69768. #define SET_GPIO_42_doen_spi2ahb_pad_oe_n_bit1 { \
  69769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69770. _ezchip_macro_read_value_ &= ~(0xFF); \
  69771. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  69772. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69773. }
  69774. #define SET_GPIO_42_doen_spi2ahb_pad_oe_n_bit2 { \
  69775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69776. _ezchip_macro_read_value_ &= ~(0xFF); \
  69777. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  69778. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69779. }
  69780. #define SET_GPIO_42_doen_spi2ahb_pad_oe_n_bit3 { \
  69781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69782. _ezchip_macro_read_value_ &= ~(0xFF); \
  69783. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  69784. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69785. }
  69786. #define SET_GPIO_42_doen_spi2ahb_pad_txd_bit0 { \
  69787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69788. _ezchip_macro_read_value_ &= ~(0xFF); \
  69789. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  69790. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69791. }
  69792. #define SET_GPIO_42_doen_spi2ahb_pad_txd_bit1 { \
  69793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69794. _ezchip_macro_read_value_ &= ~(0xFF); \
  69795. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  69796. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69797. }
  69798. #define SET_GPIO_42_doen_spi2ahb_pad_txd_bit2 { \
  69799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69800. _ezchip_macro_read_value_ &= ~(0xFF); \
  69801. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  69802. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69803. }
  69804. #define SET_GPIO_42_doen_spi2ahb_pad_txd_bit3 { \
  69805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69806. _ezchip_macro_read_value_ &= ~(0xFF); \
  69807. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  69808. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69809. }
  69810. #define SET_GPIO_42_doen_spi3_pad_oe_n { \
  69811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69812. _ezchip_macro_read_value_ &= ~(0xFF); \
  69813. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  69814. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69815. }
  69816. #define SET_GPIO_42_doen_spi3_pad_sck_out { \
  69817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69818. _ezchip_macro_read_value_ &= ~(0xFF); \
  69819. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  69820. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69821. }
  69822. #define SET_GPIO_42_doen_spi3_pad_ss_0_n { \
  69823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69824. _ezchip_macro_read_value_ &= ~(0xFF); \
  69825. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  69826. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69827. }
  69828. #define SET_GPIO_42_doen_spi3_pad_ss_1_n { \
  69829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69830. _ezchip_macro_read_value_ &= ~(0xFF); \
  69831. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  69832. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69833. }
  69834. #define SET_GPIO_42_doen_spi3_pad_txd { \
  69835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69836. _ezchip_macro_read_value_ &= ~(0xFF); \
  69837. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  69838. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69839. }
  69840. #define SET_GPIO_42_doen_uart0_pad_dtrn { \
  69841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69842. _ezchip_macro_read_value_ &= ~(0xFF); \
  69843. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  69844. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69845. }
  69846. #define SET_GPIO_42_doen_uart0_pad_rtsn { \
  69847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69848. _ezchip_macro_read_value_ &= ~(0xFF); \
  69849. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  69850. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69851. }
  69852. #define SET_GPIO_42_doen_uart0_pad_sout { \
  69853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69854. _ezchip_macro_read_value_ &= ~(0xFF); \
  69855. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  69856. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69857. }
  69858. #define SET_GPIO_42_doen_uart1_pad_sout { \
  69859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69860. _ezchip_macro_read_value_ &= ~(0xFF); \
  69861. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  69862. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69863. }
  69864. #define SET_GPIO_42_doen_uart2_pad_dtr_n { \
  69865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69866. _ezchip_macro_read_value_ &= ~(0xFF); \
  69867. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  69868. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69869. }
  69870. #define SET_GPIO_42_doen_uart2_pad_rts_n { \
  69871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69872. _ezchip_macro_read_value_ &= ~(0xFF); \
  69873. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  69874. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69875. }
  69876. #define SET_GPIO_42_doen_uart2_pad_sout { \
  69877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69878. _ezchip_macro_read_value_ &= ~(0xFF); \
  69879. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  69880. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69881. }
  69882. #define SET_GPIO_42_doen_uart3_pad_sout { \
  69883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69884. _ezchip_macro_read_value_ &= ~(0xFF); \
  69885. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  69886. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69887. }
  69888. #define SET_GPIO_42_doen_usb_drv_bus { \
  69889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69890. _ezchip_macro_read_value_ &= ~(0xFF); \
  69891. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  69892. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69893. }
  69894. #define SET_GPIO_43_dout_reverse_(en) { \
  69895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69896. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  69897. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  69898. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69899. }
  69900. #define SET_GPIO_43_dout_LOW { \
  69901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69902. _ezchip_macro_read_value_ &= ~(0xFF); \
  69903. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  69904. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69905. }
  69906. #define SET_GPIO_43_dout_HIGH { \
  69907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69908. _ezchip_macro_read_value_ &= ~(0xFF); \
  69909. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  69910. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69911. }
  69912. #define SET_GPIO_43_dout_clk_gmac_tophyref { \
  69913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69914. _ezchip_macro_read_value_ &= ~(0xFF); \
  69915. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  69916. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69917. }
  69918. #define SET_GPIO_43_dout_cpu_jtag_tdo { \
  69919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69920. _ezchip_macro_read_value_ &= ~(0xFF); \
  69921. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  69922. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69923. }
  69924. #define SET_GPIO_43_dout_cpu_jtag_tdo_oen { \
  69925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69926. _ezchip_macro_read_value_ &= ~(0xFF); \
  69927. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  69928. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69929. }
  69930. #define SET_GPIO_43_dout_dmic_clk_out { \
  69931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69932. _ezchip_macro_read_value_ &= ~(0xFF); \
  69933. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  69934. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69935. }
  69936. #define SET_GPIO_43_dout_dsp_JTDOEn_pad { \
  69937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69938. _ezchip_macro_read_value_ &= ~(0xFF); \
  69939. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  69940. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69941. }
  69942. #define SET_GPIO_43_dout_dsp_JTDO_pad { \
  69943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69944. _ezchip_macro_read_value_ &= ~(0xFF); \
  69945. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  69946. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69947. }
  69948. #define SET_GPIO_43_dout_i2c0_pad_sck_oe { \
  69949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69950. _ezchip_macro_read_value_ &= ~(0xFF); \
  69951. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  69952. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69953. }
  69954. #define SET_GPIO_43_dout_i2c0_pad_sda_oe { \
  69955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69956. _ezchip_macro_read_value_ &= ~(0xFF); \
  69957. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  69958. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69959. }
  69960. #define SET_GPIO_43_dout_i2c1_pad_sck_oe { \
  69961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69962. _ezchip_macro_read_value_ &= ~(0xFF); \
  69963. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  69964. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69965. }
  69966. #define SET_GPIO_43_dout_i2c1_pad_sda_oe { \
  69967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69968. _ezchip_macro_read_value_ &= ~(0xFF); \
  69969. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  69970. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69971. }
  69972. #define SET_GPIO_43_dout_i2c2_pad_sck_oe { \
  69973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69974. _ezchip_macro_read_value_ &= ~(0xFF); \
  69975. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  69976. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69977. }
  69978. #define SET_GPIO_43_dout_i2c2_pad_sda_oe { \
  69979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69980. _ezchip_macro_read_value_ &= ~(0xFF); \
  69981. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  69982. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69983. }
  69984. #define SET_GPIO_43_dout_i2c3_pad_sck_oe { \
  69985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69986. _ezchip_macro_read_value_ &= ~(0xFF); \
  69987. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  69988. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69989. }
  69990. #define SET_GPIO_43_dout_i2c3_pad_sda_oe { \
  69991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69992. _ezchip_macro_read_value_ &= ~(0xFF); \
  69993. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  69994. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69995. }
  69996. #define SET_GPIO_43_dout_i2srx_bclk_out { \
  69997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69998. _ezchip_macro_read_value_ &= ~(0xFF); \
  69999. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  70000. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70001. }
  70002. #define SET_GPIO_43_dout_i2srx_bclk_out_oen { \
  70003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70004. _ezchip_macro_read_value_ &= ~(0xFF); \
  70005. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  70006. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70007. }
  70008. #define SET_GPIO_43_dout_i2srx_lrck_out { \
  70009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70010. _ezchip_macro_read_value_ &= ~(0xFF); \
  70011. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  70012. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70013. }
  70014. #define SET_GPIO_43_dout_i2srx_lrck_out_oen { \
  70015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70016. _ezchip_macro_read_value_ &= ~(0xFF); \
  70017. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  70018. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70019. }
  70020. #define SET_GPIO_43_dout_i2srx_mclk_out { \
  70021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70022. _ezchip_macro_read_value_ &= ~(0xFF); \
  70023. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  70024. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70025. }
  70026. #define SET_GPIO_43_dout_i2stx_bclk_out { \
  70027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70028. _ezchip_macro_read_value_ &= ~(0xFF); \
  70029. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  70030. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70031. }
  70032. #define SET_GPIO_43_dout_i2stx_bclk_out_oen { \
  70033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70034. _ezchip_macro_read_value_ &= ~(0xFF); \
  70035. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  70036. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70037. }
  70038. #define SET_GPIO_43_dout_i2stx_lrck_out { \
  70039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70040. _ezchip_macro_read_value_ &= ~(0xFF); \
  70041. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  70042. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70043. }
  70044. #define SET_GPIO_43_dout_i2stx_lrckout_oen { \
  70045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70046. _ezchip_macro_read_value_ &= ~(0xFF); \
  70047. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  70048. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70049. }
  70050. #define SET_GPIO_43_dout_i2stx_mclk_out { \
  70051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70052. _ezchip_macro_read_value_ &= ~(0xFF); \
  70053. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  70054. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70055. }
  70056. #define SET_GPIO_43_dout_i2stx_sdout0 { \
  70057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70058. _ezchip_macro_read_value_ &= ~(0xFF); \
  70059. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  70060. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70061. }
  70062. #define SET_GPIO_43_dout_i2stx_sdout1 { \
  70063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70064. _ezchip_macro_read_value_ &= ~(0xFF); \
  70065. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  70066. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70067. }
  70068. #define SET_GPIO_43_dout_lcd_pad_csm_n { \
  70069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70070. _ezchip_macro_read_value_ &= ~(0xFF); \
  70071. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  70072. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70073. }
  70074. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit0 { \
  70075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70076. _ezchip_macro_read_value_ &= ~(0xFF); \
  70077. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  70078. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70079. }
  70080. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit1 { \
  70081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70082. _ezchip_macro_read_value_ &= ~(0xFF); \
  70083. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  70084. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70085. }
  70086. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit2 { \
  70087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70088. _ezchip_macro_read_value_ &= ~(0xFF); \
  70089. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  70090. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70091. }
  70092. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit3 { \
  70093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70094. _ezchip_macro_read_value_ &= ~(0xFF); \
  70095. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  70096. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70097. }
  70098. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit4 { \
  70099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70100. _ezchip_macro_read_value_ &= ~(0xFF); \
  70101. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  70102. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70103. }
  70104. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit5 { \
  70105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70106. _ezchip_macro_read_value_ &= ~(0xFF); \
  70107. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  70108. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70109. }
  70110. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit6 { \
  70111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70112. _ezchip_macro_read_value_ &= ~(0xFF); \
  70113. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  70114. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70115. }
  70116. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit7 { \
  70117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70118. _ezchip_macro_read_value_ &= ~(0xFF); \
  70119. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  70120. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70121. }
  70122. #define SET_GPIO_43_dout_pwm_pad_out_bit0 { \
  70123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70124. _ezchip_macro_read_value_ &= ~(0xFF); \
  70125. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  70126. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70127. }
  70128. #define SET_GPIO_43_dout_pwm_pad_out_bit1 { \
  70129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70130. _ezchip_macro_read_value_ &= ~(0xFF); \
  70131. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  70132. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70133. }
  70134. #define SET_GPIO_43_dout_pwm_pad_out_bit2 { \
  70135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70136. _ezchip_macro_read_value_ &= ~(0xFF); \
  70137. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  70138. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70139. }
  70140. #define SET_GPIO_43_dout_pwm_pad_out_bit3 { \
  70141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70142. _ezchip_macro_read_value_ &= ~(0xFF); \
  70143. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  70144. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70145. }
  70146. #define SET_GPIO_43_dout_pwm_pad_out_bit4 { \
  70147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70148. _ezchip_macro_read_value_ &= ~(0xFF); \
  70149. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  70150. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70151. }
  70152. #define SET_GPIO_43_dout_pwm_pad_out_bit5 { \
  70153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70154. _ezchip_macro_read_value_ &= ~(0xFF); \
  70155. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  70156. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70157. }
  70158. #define SET_GPIO_43_dout_pwm_pad_out_bit6 { \
  70159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70160. _ezchip_macro_read_value_ &= ~(0xFF); \
  70161. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  70162. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70163. }
  70164. #define SET_GPIO_43_dout_pwm_pad_out_bit7 { \
  70165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70166. _ezchip_macro_read_value_ &= ~(0xFF); \
  70167. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  70168. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70169. }
  70170. #define SET_GPIO_43_dout_pwmdac_left_out { \
  70171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70172. _ezchip_macro_read_value_ &= ~(0xFF); \
  70173. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  70174. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70175. }
  70176. #define SET_GPIO_43_dout_pwmdac_right_out { \
  70177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70178. _ezchip_macro_read_value_ &= ~(0xFF); \
  70179. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  70180. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70181. }
  70182. #define SET_GPIO_43_dout_qspi_csn1_out { \
  70183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70184. _ezchip_macro_read_value_ &= ~(0xFF); \
  70185. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  70186. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70187. }
  70188. #define SET_GPIO_43_dout_qspi_csn2_out { \
  70189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70190. _ezchip_macro_read_value_ &= ~(0xFF); \
  70191. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  70192. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70193. }
  70194. #define SET_GPIO_43_dout_qspi_csn3_out { \
  70195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70196. _ezchip_macro_read_value_ &= ~(0xFF); \
  70197. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  70198. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70199. }
  70200. #define SET_GPIO_43_dout_register23_SCFG_cmsensor_rst0 { \
  70201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70202. _ezchip_macro_read_value_ &= ~(0xFF); \
  70203. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  70204. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70205. }
  70206. #define SET_GPIO_43_dout_register23_SCFG_cmsensor_rst1 { \
  70207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70208. _ezchip_macro_read_value_ &= ~(0xFF); \
  70209. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  70210. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70211. }
  70212. #define SET_GPIO_43_dout_register32_SCFG_gmac_phy_rstn { \
  70213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70214. _ezchip_macro_read_value_ &= ~(0xFF); \
  70215. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  70216. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70217. }
  70218. #define SET_GPIO_43_dout_sdio0_pad_card_power_en { \
  70219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70220. _ezchip_macro_read_value_ &= ~(0xFF); \
  70221. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  70222. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70223. }
  70224. #define SET_GPIO_43_dout_sdio0_pad_cclk_out { \
  70225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70226. _ezchip_macro_read_value_ &= ~(0xFF); \
  70227. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  70228. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70229. }
  70230. #define SET_GPIO_43_dout_sdio0_pad_ccmd_oe { \
  70231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70232. _ezchip_macro_read_value_ &= ~(0xFF); \
  70233. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  70234. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70235. }
  70236. #define SET_GPIO_43_dout_sdio0_pad_ccmd_out { \
  70237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70238. _ezchip_macro_read_value_ &= ~(0xFF); \
  70239. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  70240. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70241. }
  70242. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit0 { \
  70243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70244. _ezchip_macro_read_value_ &= ~(0xFF); \
  70245. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  70246. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70247. }
  70248. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit1 { \
  70249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70250. _ezchip_macro_read_value_ &= ~(0xFF); \
  70251. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  70252. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70253. }
  70254. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit2 { \
  70255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70256. _ezchip_macro_read_value_ &= ~(0xFF); \
  70257. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  70258. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70259. }
  70260. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit3 { \
  70261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70262. _ezchip_macro_read_value_ &= ~(0xFF); \
  70263. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  70264. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70265. }
  70266. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit4 { \
  70267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70268. _ezchip_macro_read_value_ &= ~(0xFF); \
  70269. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  70270. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70271. }
  70272. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit5 { \
  70273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70274. _ezchip_macro_read_value_ &= ~(0xFF); \
  70275. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  70276. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70277. }
  70278. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit6 { \
  70279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70280. _ezchip_macro_read_value_ &= ~(0xFF); \
  70281. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  70282. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70283. }
  70284. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit7 { \
  70285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70286. _ezchip_macro_read_value_ &= ~(0xFF); \
  70287. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  70288. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70289. }
  70290. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit0 { \
  70291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70292. _ezchip_macro_read_value_ &= ~(0xFF); \
  70293. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  70294. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70295. }
  70296. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit1 { \
  70297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70298. _ezchip_macro_read_value_ &= ~(0xFF); \
  70299. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  70300. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70301. }
  70302. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit2 { \
  70303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70304. _ezchip_macro_read_value_ &= ~(0xFF); \
  70305. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  70306. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70307. }
  70308. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit3 { \
  70309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70310. _ezchip_macro_read_value_ &= ~(0xFF); \
  70311. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  70312. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70313. }
  70314. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit4 { \
  70315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70316. _ezchip_macro_read_value_ &= ~(0xFF); \
  70317. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  70318. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70319. }
  70320. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit5 { \
  70321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70322. _ezchip_macro_read_value_ &= ~(0xFF); \
  70323. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  70324. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70325. }
  70326. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit6 { \
  70327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70328. _ezchip_macro_read_value_ &= ~(0xFF); \
  70329. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  70330. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70331. }
  70332. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit7 { \
  70333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70334. _ezchip_macro_read_value_ &= ~(0xFF); \
  70335. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  70336. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70337. }
  70338. #define SET_GPIO_43_dout_sdio0_pad_rst_n { \
  70339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70340. _ezchip_macro_read_value_ &= ~(0xFF); \
  70341. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  70342. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70343. }
  70344. #define SET_GPIO_43_dout_sdio1_pad_card_power_en { \
  70345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70346. _ezchip_macro_read_value_ &= ~(0xFF); \
  70347. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  70348. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70349. }
  70350. #define SET_GPIO_43_dout_sdio1_pad_cclk_out { \
  70351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70352. _ezchip_macro_read_value_ &= ~(0xFF); \
  70353. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  70354. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70355. }
  70356. #define SET_GPIO_43_dout_sdio1_pad_ccmd_oe { \
  70357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70358. _ezchip_macro_read_value_ &= ~(0xFF); \
  70359. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  70360. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70361. }
  70362. #define SET_GPIO_43_dout_sdio1_pad_ccmd_out { \
  70363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70364. _ezchip_macro_read_value_ &= ~(0xFF); \
  70365. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  70366. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70367. }
  70368. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit0 { \
  70369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70370. _ezchip_macro_read_value_ &= ~(0xFF); \
  70371. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  70372. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70373. }
  70374. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit1 { \
  70375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70376. _ezchip_macro_read_value_ &= ~(0xFF); \
  70377. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  70378. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70379. }
  70380. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit2 { \
  70381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70382. _ezchip_macro_read_value_ &= ~(0xFF); \
  70383. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  70384. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70385. }
  70386. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit3 { \
  70387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70388. _ezchip_macro_read_value_ &= ~(0xFF); \
  70389. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  70390. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70391. }
  70392. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit4 { \
  70393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70394. _ezchip_macro_read_value_ &= ~(0xFF); \
  70395. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  70396. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70397. }
  70398. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit5 { \
  70399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70400. _ezchip_macro_read_value_ &= ~(0xFF); \
  70401. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  70402. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70403. }
  70404. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit6 { \
  70405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70406. _ezchip_macro_read_value_ &= ~(0xFF); \
  70407. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  70408. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70409. }
  70410. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit7 { \
  70411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70412. _ezchip_macro_read_value_ &= ~(0xFF); \
  70413. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  70414. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70415. }
  70416. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit0 { \
  70417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70418. _ezchip_macro_read_value_ &= ~(0xFF); \
  70419. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  70420. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70421. }
  70422. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit1 { \
  70423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70424. _ezchip_macro_read_value_ &= ~(0xFF); \
  70425. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  70426. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70427. }
  70428. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit2 { \
  70429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70430. _ezchip_macro_read_value_ &= ~(0xFF); \
  70431. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  70432. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70433. }
  70434. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit3 { \
  70435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70436. _ezchip_macro_read_value_ &= ~(0xFF); \
  70437. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  70438. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70439. }
  70440. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit4 { \
  70441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70442. _ezchip_macro_read_value_ &= ~(0xFF); \
  70443. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  70444. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70445. }
  70446. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit5 { \
  70447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70448. _ezchip_macro_read_value_ &= ~(0xFF); \
  70449. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  70450. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70451. }
  70452. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit6 { \
  70453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70454. _ezchip_macro_read_value_ &= ~(0xFF); \
  70455. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  70456. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70457. }
  70458. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit7 { \
  70459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70460. _ezchip_macro_read_value_ &= ~(0xFF); \
  70461. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  70462. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70463. }
  70464. #define SET_GPIO_43_dout_sdio1_pad_rst_n { \
  70465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70466. _ezchip_macro_read_value_ &= ~(0xFF); \
  70467. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  70468. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70469. }
  70470. #define SET_GPIO_43_dout_spdif_tx_sdout { \
  70471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70472. _ezchip_macro_read_value_ &= ~(0xFF); \
  70473. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  70474. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70475. }
  70476. #define SET_GPIO_43_dout_spdif_tx_sdout_oen { \
  70477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70478. _ezchip_macro_read_value_ &= ~(0xFF); \
  70479. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  70480. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70481. }
  70482. #define SET_GPIO_43_dout_spi0_pad_oe_n { \
  70483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70484. _ezchip_macro_read_value_ &= ~(0xFF); \
  70485. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  70486. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70487. }
  70488. #define SET_GPIO_43_dout_spi0_pad_sck_out { \
  70489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70490. _ezchip_macro_read_value_ &= ~(0xFF); \
  70491. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  70492. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70493. }
  70494. #define SET_GPIO_43_dout_spi0_pad_ss_0_n { \
  70495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70496. _ezchip_macro_read_value_ &= ~(0xFF); \
  70497. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  70498. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70499. }
  70500. #define SET_GPIO_43_dout_spi0_pad_ss_1_n { \
  70501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70502. _ezchip_macro_read_value_ &= ~(0xFF); \
  70503. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  70504. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70505. }
  70506. #define SET_GPIO_43_dout_spi0_pad_txd { \
  70507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70508. _ezchip_macro_read_value_ &= ~(0xFF); \
  70509. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  70510. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70511. }
  70512. #define SET_GPIO_43_dout_spi1_pad_oe_n { \
  70513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70514. _ezchip_macro_read_value_ &= ~(0xFF); \
  70515. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  70516. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70517. }
  70518. #define SET_GPIO_43_dout_spi1_pad_sck_out { \
  70519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70520. _ezchip_macro_read_value_ &= ~(0xFF); \
  70521. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  70522. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70523. }
  70524. #define SET_GPIO_43_dout_spi1_pad_ss_0_n { \
  70525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70526. _ezchip_macro_read_value_ &= ~(0xFF); \
  70527. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  70528. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70529. }
  70530. #define SET_GPIO_43_dout_spi1_pad_ss_1_n { \
  70531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70532. _ezchip_macro_read_value_ &= ~(0xFF); \
  70533. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  70534. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70535. }
  70536. #define SET_GPIO_43_dout_spi1_pad_txd { \
  70537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70538. _ezchip_macro_read_value_ &= ~(0xFF); \
  70539. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  70540. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70541. }
  70542. #define SET_GPIO_43_dout_spi2_pad_oe_n { \
  70543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70544. _ezchip_macro_read_value_ &= ~(0xFF); \
  70545. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  70546. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70547. }
  70548. #define SET_GPIO_43_dout_spi2_pad_sck_out { \
  70549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70550. _ezchip_macro_read_value_ &= ~(0xFF); \
  70551. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  70552. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70553. }
  70554. #define SET_GPIO_43_dout_spi2_pad_ss_0_n { \
  70555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70556. _ezchip_macro_read_value_ &= ~(0xFF); \
  70557. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  70558. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70559. }
  70560. #define SET_GPIO_43_dout_spi2_pad_ss_1_n { \
  70561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70562. _ezchip_macro_read_value_ &= ~(0xFF); \
  70563. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  70564. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70565. }
  70566. #define SET_GPIO_43_dout_spi2_pad_txd { \
  70567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70568. _ezchip_macro_read_value_ &= ~(0xFF); \
  70569. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  70570. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70571. }
  70572. #define SET_GPIO_43_dout_spi2ahb_pad_oe_n_bit0 { \
  70573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70574. _ezchip_macro_read_value_ &= ~(0xFF); \
  70575. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  70576. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70577. }
  70578. #define SET_GPIO_43_dout_spi2ahb_pad_oe_n_bit1 { \
  70579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70580. _ezchip_macro_read_value_ &= ~(0xFF); \
  70581. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  70582. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70583. }
  70584. #define SET_GPIO_43_dout_spi2ahb_pad_oe_n_bit2 { \
  70585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70586. _ezchip_macro_read_value_ &= ~(0xFF); \
  70587. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  70588. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70589. }
  70590. #define SET_GPIO_43_dout_spi2ahb_pad_oe_n_bit3 { \
  70591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70592. _ezchip_macro_read_value_ &= ~(0xFF); \
  70593. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  70594. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70595. }
  70596. #define SET_GPIO_43_dout_spi2ahb_pad_txd_bit0 { \
  70597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70598. _ezchip_macro_read_value_ &= ~(0xFF); \
  70599. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  70600. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70601. }
  70602. #define SET_GPIO_43_dout_spi2ahb_pad_txd_bit1 { \
  70603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70604. _ezchip_macro_read_value_ &= ~(0xFF); \
  70605. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  70606. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70607. }
  70608. #define SET_GPIO_43_dout_spi2ahb_pad_txd_bit2 { \
  70609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70610. _ezchip_macro_read_value_ &= ~(0xFF); \
  70611. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  70612. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70613. }
  70614. #define SET_GPIO_43_dout_spi2ahb_pad_txd_bit3 { \
  70615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70616. _ezchip_macro_read_value_ &= ~(0xFF); \
  70617. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  70618. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70619. }
  70620. #define SET_GPIO_43_dout_spi3_pad_oe_n { \
  70621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70622. _ezchip_macro_read_value_ &= ~(0xFF); \
  70623. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  70624. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70625. }
  70626. #define SET_GPIO_43_dout_spi3_pad_sck_out { \
  70627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70628. _ezchip_macro_read_value_ &= ~(0xFF); \
  70629. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  70630. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70631. }
  70632. #define SET_GPIO_43_dout_spi3_pad_ss_0_n { \
  70633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70634. _ezchip_macro_read_value_ &= ~(0xFF); \
  70635. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  70636. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70637. }
  70638. #define SET_GPIO_43_dout_spi3_pad_ss_1_n { \
  70639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70640. _ezchip_macro_read_value_ &= ~(0xFF); \
  70641. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  70642. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70643. }
  70644. #define SET_GPIO_43_dout_spi3_pad_txd { \
  70645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70646. _ezchip_macro_read_value_ &= ~(0xFF); \
  70647. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  70648. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70649. }
  70650. #define SET_GPIO_43_dout_uart0_pad_dtrn { \
  70651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70652. _ezchip_macro_read_value_ &= ~(0xFF); \
  70653. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  70654. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70655. }
  70656. #define SET_GPIO_43_dout_uart0_pad_rtsn { \
  70657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70658. _ezchip_macro_read_value_ &= ~(0xFF); \
  70659. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  70660. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70661. }
  70662. #define SET_GPIO_43_dout_uart0_pad_sout { \
  70663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70664. _ezchip_macro_read_value_ &= ~(0xFF); \
  70665. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  70666. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70667. }
  70668. #define SET_GPIO_43_dout_uart1_pad_sout { \
  70669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70670. _ezchip_macro_read_value_ &= ~(0xFF); \
  70671. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  70672. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70673. }
  70674. #define SET_GPIO_43_dout_uart2_pad_dtr_n { \
  70675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70676. _ezchip_macro_read_value_ &= ~(0xFF); \
  70677. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  70678. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70679. }
  70680. #define SET_GPIO_43_dout_uart2_pad_rts_n { \
  70681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70682. _ezchip_macro_read_value_ &= ~(0xFF); \
  70683. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  70684. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70685. }
  70686. #define SET_GPIO_43_dout_uart2_pad_sout { \
  70687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70688. _ezchip_macro_read_value_ &= ~(0xFF); \
  70689. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  70690. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70691. }
  70692. #define SET_GPIO_43_dout_uart3_pad_sout { \
  70693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70694. _ezchip_macro_read_value_ &= ~(0xFF); \
  70695. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  70696. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70697. }
  70698. #define SET_GPIO_43_dout_usb_drv_bus { \
  70699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70700. _ezchip_macro_read_value_ &= ~(0xFF); \
  70701. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  70702. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70703. }
  70704. #define SET_GPIO_43_doen_reverse_(en) { \
  70705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70706. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  70707. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  70708. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70709. }
  70710. #define SET_GPIO_43_doen_LOW { \
  70711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70712. _ezchip_macro_read_value_ &= ~(0xFF); \
  70713. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  70714. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70715. }
  70716. #define SET_GPIO_43_doen_HIGH { \
  70717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70718. _ezchip_macro_read_value_ &= ~(0xFF); \
  70719. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  70720. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70721. }
  70722. #define SET_GPIO_43_doen_clk_gmac_tophyref { \
  70723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70724. _ezchip_macro_read_value_ &= ~(0xFF); \
  70725. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  70726. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70727. }
  70728. #define SET_GPIO_43_doen_cpu_jtag_tdo { \
  70729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70730. _ezchip_macro_read_value_ &= ~(0xFF); \
  70731. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  70732. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70733. }
  70734. #define SET_GPIO_43_doen_cpu_jtag_tdo_oen { \
  70735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70736. _ezchip_macro_read_value_ &= ~(0xFF); \
  70737. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  70738. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70739. }
  70740. #define SET_GPIO_43_doen_dmic_clk_out { \
  70741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70742. _ezchip_macro_read_value_ &= ~(0xFF); \
  70743. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  70744. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70745. }
  70746. #define SET_GPIO_43_doen_dsp_JTDOEn_pad { \
  70747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70748. _ezchip_macro_read_value_ &= ~(0xFF); \
  70749. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  70750. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70751. }
  70752. #define SET_GPIO_43_doen_dsp_JTDO_pad { \
  70753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70754. _ezchip_macro_read_value_ &= ~(0xFF); \
  70755. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  70756. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70757. }
  70758. #define SET_GPIO_43_doen_i2c0_pad_sck_oe { \
  70759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70760. _ezchip_macro_read_value_ &= ~(0xFF); \
  70761. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  70762. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70763. }
  70764. #define SET_GPIO_43_doen_i2c0_pad_sda_oe { \
  70765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70766. _ezchip_macro_read_value_ &= ~(0xFF); \
  70767. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  70768. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70769. }
  70770. #define SET_GPIO_43_doen_i2c1_pad_sck_oe { \
  70771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70772. _ezchip_macro_read_value_ &= ~(0xFF); \
  70773. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  70774. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70775. }
  70776. #define SET_GPIO_43_doen_i2c1_pad_sda_oe { \
  70777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70778. _ezchip_macro_read_value_ &= ~(0xFF); \
  70779. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  70780. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70781. }
  70782. #define SET_GPIO_43_doen_i2c2_pad_sck_oe { \
  70783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70784. _ezchip_macro_read_value_ &= ~(0xFF); \
  70785. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  70786. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70787. }
  70788. #define SET_GPIO_43_doen_i2c2_pad_sda_oe { \
  70789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70790. _ezchip_macro_read_value_ &= ~(0xFF); \
  70791. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  70792. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70793. }
  70794. #define SET_GPIO_43_doen_i2c3_pad_sck_oe { \
  70795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70796. _ezchip_macro_read_value_ &= ~(0xFF); \
  70797. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  70798. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70799. }
  70800. #define SET_GPIO_43_doen_i2c3_pad_sda_oe { \
  70801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70802. _ezchip_macro_read_value_ &= ~(0xFF); \
  70803. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  70804. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70805. }
  70806. #define SET_GPIO_43_doen_i2srx_bclk_out { \
  70807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70808. _ezchip_macro_read_value_ &= ~(0xFF); \
  70809. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  70810. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70811. }
  70812. #define SET_GPIO_43_doen_i2srx_bclk_out_oen { \
  70813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70814. _ezchip_macro_read_value_ &= ~(0xFF); \
  70815. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  70816. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70817. }
  70818. #define SET_GPIO_43_doen_i2srx_lrck_out { \
  70819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70820. _ezchip_macro_read_value_ &= ~(0xFF); \
  70821. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  70822. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70823. }
  70824. #define SET_GPIO_43_doen_i2srx_lrck_out_oen { \
  70825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70826. _ezchip_macro_read_value_ &= ~(0xFF); \
  70827. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  70828. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70829. }
  70830. #define SET_GPIO_43_doen_i2srx_mclk_out { \
  70831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70832. _ezchip_macro_read_value_ &= ~(0xFF); \
  70833. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  70834. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70835. }
  70836. #define SET_GPIO_43_doen_i2stx_bclk_out { \
  70837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70838. _ezchip_macro_read_value_ &= ~(0xFF); \
  70839. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  70840. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70841. }
  70842. #define SET_GPIO_43_doen_i2stx_bclk_out_oen { \
  70843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70844. _ezchip_macro_read_value_ &= ~(0xFF); \
  70845. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  70846. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70847. }
  70848. #define SET_GPIO_43_doen_i2stx_lrck_out { \
  70849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70850. _ezchip_macro_read_value_ &= ~(0xFF); \
  70851. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  70852. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70853. }
  70854. #define SET_GPIO_43_doen_i2stx_lrckout_oen { \
  70855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70856. _ezchip_macro_read_value_ &= ~(0xFF); \
  70857. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  70858. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70859. }
  70860. #define SET_GPIO_43_doen_i2stx_mclk_out { \
  70861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70862. _ezchip_macro_read_value_ &= ~(0xFF); \
  70863. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  70864. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70865. }
  70866. #define SET_GPIO_43_doen_i2stx_sdout0 { \
  70867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70868. _ezchip_macro_read_value_ &= ~(0xFF); \
  70869. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  70870. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70871. }
  70872. #define SET_GPIO_43_doen_i2stx_sdout1 { \
  70873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70874. _ezchip_macro_read_value_ &= ~(0xFF); \
  70875. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  70876. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70877. }
  70878. #define SET_GPIO_43_doen_lcd_pad_csm_n { \
  70879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70880. _ezchip_macro_read_value_ &= ~(0xFF); \
  70881. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  70882. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70883. }
  70884. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit0 { \
  70885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70886. _ezchip_macro_read_value_ &= ~(0xFF); \
  70887. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  70888. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70889. }
  70890. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit1 { \
  70891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70892. _ezchip_macro_read_value_ &= ~(0xFF); \
  70893. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  70894. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70895. }
  70896. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit2 { \
  70897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70898. _ezchip_macro_read_value_ &= ~(0xFF); \
  70899. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  70900. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70901. }
  70902. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit3 { \
  70903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70904. _ezchip_macro_read_value_ &= ~(0xFF); \
  70905. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  70906. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70907. }
  70908. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit4 { \
  70909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70910. _ezchip_macro_read_value_ &= ~(0xFF); \
  70911. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  70912. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70913. }
  70914. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit5 { \
  70915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70916. _ezchip_macro_read_value_ &= ~(0xFF); \
  70917. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  70918. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70919. }
  70920. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit6 { \
  70921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70922. _ezchip_macro_read_value_ &= ~(0xFF); \
  70923. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  70924. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70925. }
  70926. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit7 { \
  70927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70928. _ezchip_macro_read_value_ &= ~(0xFF); \
  70929. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  70930. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70931. }
  70932. #define SET_GPIO_43_doen_pwm_pad_out_bit0 { \
  70933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70934. _ezchip_macro_read_value_ &= ~(0xFF); \
  70935. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  70936. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70937. }
  70938. #define SET_GPIO_43_doen_pwm_pad_out_bit1 { \
  70939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70940. _ezchip_macro_read_value_ &= ~(0xFF); \
  70941. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  70942. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70943. }
  70944. #define SET_GPIO_43_doen_pwm_pad_out_bit2 { \
  70945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70946. _ezchip_macro_read_value_ &= ~(0xFF); \
  70947. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  70948. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70949. }
  70950. #define SET_GPIO_43_doen_pwm_pad_out_bit3 { \
  70951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70952. _ezchip_macro_read_value_ &= ~(0xFF); \
  70953. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  70954. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70955. }
  70956. #define SET_GPIO_43_doen_pwm_pad_out_bit4 { \
  70957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70958. _ezchip_macro_read_value_ &= ~(0xFF); \
  70959. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  70960. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70961. }
  70962. #define SET_GPIO_43_doen_pwm_pad_out_bit5 { \
  70963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70964. _ezchip_macro_read_value_ &= ~(0xFF); \
  70965. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  70966. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70967. }
  70968. #define SET_GPIO_43_doen_pwm_pad_out_bit6 { \
  70969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70970. _ezchip_macro_read_value_ &= ~(0xFF); \
  70971. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  70972. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70973. }
  70974. #define SET_GPIO_43_doen_pwm_pad_out_bit7 { \
  70975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70976. _ezchip_macro_read_value_ &= ~(0xFF); \
  70977. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  70978. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70979. }
  70980. #define SET_GPIO_43_doen_pwmdac_left_out { \
  70981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70982. _ezchip_macro_read_value_ &= ~(0xFF); \
  70983. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  70984. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70985. }
  70986. #define SET_GPIO_43_doen_pwmdac_right_out { \
  70987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70988. _ezchip_macro_read_value_ &= ~(0xFF); \
  70989. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  70990. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70991. }
  70992. #define SET_GPIO_43_doen_qspi_csn1_out { \
  70993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70994. _ezchip_macro_read_value_ &= ~(0xFF); \
  70995. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  70996. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70997. }
  70998. #define SET_GPIO_43_doen_qspi_csn2_out { \
  70999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71000. _ezchip_macro_read_value_ &= ~(0xFF); \
  71001. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  71002. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71003. }
  71004. #define SET_GPIO_43_doen_qspi_csn3_out { \
  71005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71006. _ezchip_macro_read_value_ &= ~(0xFF); \
  71007. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  71008. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71009. }
  71010. #define SET_GPIO_43_doen_register23_SCFG_cmsensor_rst0 { \
  71011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71012. _ezchip_macro_read_value_ &= ~(0xFF); \
  71013. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  71014. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71015. }
  71016. #define SET_GPIO_43_doen_register23_SCFG_cmsensor_rst1 { \
  71017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71018. _ezchip_macro_read_value_ &= ~(0xFF); \
  71019. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  71020. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71021. }
  71022. #define SET_GPIO_43_doen_register32_SCFG_gmac_phy_rstn { \
  71023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71024. _ezchip_macro_read_value_ &= ~(0xFF); \
  71025. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  71026. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71027. }
  71028. #define SET_GPIO_43_doen_sdio0_pad_card_power_en { \
  71029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71030. _ezchip_macro_read_value_ &= ~(0xFF); \
  71031. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  71032. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71033. }
  71034. #define SET_GPIO_43_doen_sdio0_pad_cclk_out { \
  71035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71036. _ezchip_macro_read_value_ &= ~(0xFF); \
  71037. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  71038. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71039. }
  71040. #define SET_GPIO_43_doen_sdio0_pad_ccmd_oe { \
  71041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71042. _ezchip_macro_read_value_ &= ~(0xFF); \
  71043. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  71044. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71045. }
  71046. #define SET_GPIO_43_doen_sdio0_pad_ccmd_out { \
  71047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71048. _ezchip_macro_read_value_ &= ~(0xFF); \
  71049. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  71050. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71051. }
  71052. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit0 { \
  71053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71054. _ezchip_macro_read_value_ &= ~(0xFF); \
  71055. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  71056. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71057. }
  71058. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit1 { \
  71059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71060. _ezchip_macro_read_value_ &= ~(0xFF); \
  71061. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  71062. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71063. }
  71064. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit2 { \
  71065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71066. _ezchip_macro_read_value_ &= ~(0xFF); \
  71067. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  71068. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71069. }
  71070. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit3 { \
  71071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71072. _ezchip_macro_read_value_ &= ~(0xFF); \
  71073. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  71074. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71075. }
  71076. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit4 { \
  71077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71078. _ezchip_macro_read_value_ &= ~(0xFF); \
  71079. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  71080. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71081. }
  71082. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit5 { \
  71083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71084. _ezchip_macro_read_value_ &= ~(0xFF); \
  71085. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  71086. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71087. }
  71088. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit6 { \
  71089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71090. _ezchip_macro_read_value_ &= ~(0xFF); \
  71091. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  71092. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71093. }
  71094. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit7 { \
  71095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71096. _ezchip_macro_read_value_ &= ~(0xFF); \
  71097. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  71098. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71099. }
  71100. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit0 { \
  71101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71102. _ezchip_macro_read_value_ &= ~(0xFF); \
  71103. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  71104. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71105. }
  71106. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit1 { \
  71107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71108. _ezchip_macro_read_value_ &= ~(0xFF); \
  71109. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  71110. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71111. }
  71112. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit2 { \
  71113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71114. _ezchip_macro_read_value_ &= ~(0xFF); \
  71115. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  71116. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71117. }
  71118. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit3 { \
  71119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71120. _ezchip_macro_read_value_ &= ~(0xFF); \
  71121. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  71122. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71123. }
  71124. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit4 { \
  71125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71126. _ezchip_macro_read_value_ &= ~(0xFF); \
  71127. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  71128. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71129. }
  71130. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit5 { \
  71131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71132. _ezchip_macro_read_value_ &= ~(0xFF); \
  71133. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  71134. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71135. }
  71136. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit6 { \
  71137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71138. _ezchip_macro_read_value_ &= ~(0xFF); \
  71139. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  71140. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71141. }
  71142. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit7 { \
  71143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71144. _ezchip_macro_read_value_ &= ~(0xFF); \
  71145. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  71146. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71147. }
  71148. #define SET_GPIO_43_doen_sdio0_pad_rst_n { \
  71149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71150. _ezchip_macro_read_value_ &= ~(0xFF); \
  71151. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  71152. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71153. }
  71154. #define SET_GPIO_43_doen_sdio1_pad_card_power_en { \
  71155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71156. _ezchip_macro_read_value_ &= ~(0xFF); \
  71157. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  71158. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71159. }
  71160. #define SET_GPIO_43_doen_sdio1_pad_cclk_out { \
  71161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71162. _ezchip_macro_read_value_ &= ~(0xFF); \
  71163. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  71164. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71165. }
  71166. #define SET_GPIO_43_doen_sdio1_pad_ccmd_oe { \
  71167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71168. _ezchip_macro_read_value_ &= ~(0xFF); \
  71169. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  71170. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71171. }
  71172. #define SET_GPIO_43_doen_sdio1_pad_ccmd_out { \
  71173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71174. _ezchip_macro_read_value_ &= ~(0xFF); \
  71175. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  71176. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71177. }
  71178. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit0 { \
  71179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71180. _ezchip_macro_read_value_ &= ~(0xFF); \
  71181. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  71182. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71183. }
  71184. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit1 { \
  71185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71186. _ezchip_macro_read_value_ &= ~(0xFF); \
  71187. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  71188. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71189. }
  71190. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit2 { \
  71191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71192. _ezchip_macro_read_value_ &= ~(0xFF); \
  71193. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  71194. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71195. }
  71196. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit3 { \
  71197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71198. _ezchip_macro_read_value_ &= ~(0xFF); \
  71199. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  71200. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71201. }
  71202. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit4 { \
  71203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71204. _ezchip_macro_read_value_ &= ~(0xFF); \
  71205. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  71206. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71207. }
  71208. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit5 { \
  71209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71210. _ezchip_macro_read_value_ &= ~(0xFF); \
  71211. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  71212. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71213. }
  71214. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit6 { \
  71215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71216. _ezchip_macro_read_value_ &= ~(0xFF); \
  71217. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  71218. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71219. }
  71220. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit7 { \
  71221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71222. _ezchip_macro_read_value_ &= ~(0xFF); \
  71223. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  71224. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71225. }
  71226. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit0 { \
  71227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71228. _ezchip_macro_read_value_ &= ~(0xFF); \
  71229. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  71230. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71231. }
  71232. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit1 { \
  71233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71234. _ezchip_macro_read_value_ &= ~(0xFF); \
  71235. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  71236. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71237. }
  71238. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit2 { \
  71239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71240. _ezchip_macro_read_value_ &= ~(0xFF); \
  71241. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  71242. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71243. }
  71244. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit3 { \
  71245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71246. _ezchip_macro_read_value_ &= ~(0xFF); \
  71247. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  71248. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71249. }
  71250. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit4 { \
  71251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71252. _ezchip_macro_read_value_ &= ~(0xFF); \
  71253. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  71254. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71255. }
  71256. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit5 { \
  71257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71258. _ezchip_macro_read_value_ &= ~(0xFF); \
  71259. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  71260. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71261. }
  71262. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit6 { \
  71263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71264. _ezchip_macro_read_value_ &= ~(0xFF); \
  71265. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  71266. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71267. }
  71268. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit7 { \
  71269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71270. _ezchip_macro_read_value_ &= ~(0xFF); \
  71271. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  71272. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71273. }
  71274. #define SET_GPIO_43_doen_sdio1_pad_rst_n { \
  71275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71276. _ezchip_macro_read_value_ &= ~(0xFF); \
  71277. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  71278. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71279. }
  71280. #define SET_GPIO_43_doen_spdif_tx_sdout { \
  71281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71282. _ezchip_macro_read_value_ &= ~(0xFF); \
  71283. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  71284. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71285. }
  71286. #define SET_GPIO_43_doen_spdif_tx_sdout_oen { \
  71287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71288. _ezchip_macro_read_value_ &= ~(0xFF); \
  71289. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  71290. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71291. }
  71292. #define SET_GPIO_43_doen_spi0_pad_oe_n { \
  71293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71294. _ezchip_macro_read_value_ &= ~(0xFF); \
  71295. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  71296. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71297. }
  71298. #define SET_GPIO_43_doen_spi0_pad_sck_out { \
  71299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71300. _ezchip_macro_read_value_ &= ~(0xFF); \
  71301. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  71302. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71303. }
  71304. #define SET_GPIO_43_doen_spi0_pad_ss_0_n { \
  71305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71306. _ezchip_macro_read_value_ &= ~(0xFF); \
  71307. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  71308. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71309. }
  71310. #define SET_GPIO_43_doen_spi0_pad_ss_1_n { \
  71311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71312. _ezchip_macro_read_value_ &= ~(0xFF); \
  71313. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  71314. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71315. }
  71316. #define SET_GPIO_43_doen_spi0_pad_txd { \
  71317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71318. _ezchip_macro_read_value_ &= ~(0xFF); \
  71319. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  71320. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71321. }
  71322. #define SET_GPIO_43_doen_spi1_pad_oe_n { \
  71323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71324. _ezchip_macro_read_value_ &= ~(0xFF); \
  71325. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  71326. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71327. }
  71328. #define SET_GPIO_43_doen_spi1_pad_sck_out { \
  71329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71330. _ezchip_macro_read_value_ &= ~(0xFF); \
  71331. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  71332. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71333. }
  71334. #define SET_GPIO_43_doen_spi1_pad_ss_0_n { \
  71335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71336. _ezchip_macro_read_value_ &= ~(0xFF); \
  71337. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  71338. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71339. }
  71340. #define SET_GPIO_43_doen_spi1_pad_ss_1_n { \
  71341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71342. _ezchip_macro_read_value_ &= ~(0xFF); \
  71343. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  71344. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71345. }
  71346. #define SET_GPIO_43_doen_spi1_pad_txd { \
  71347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71348. _ezchip_macro_read_value_ &= ~(0xFF); \
  71349. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  71350. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71351. }
  71352. #define SET_GPIO_43_doen_spi2_pad_oe_n { \
  71353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71354. _ezchip_macro_read_value_ &= ~(0xFF); \
  71355. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  71356. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71357. }
  71358. #define SET_GPIO_43_doen_spi2_pad_sck_out { \
  71359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71360. _ezchip_macro_read_value_ &= ~(0xFF); \
  71361. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  71362. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71363. }
  71364. #define SET_GPIO_43_doen_spi2_pad_ss_0_n { \
  71365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71366. _ezchip_macro_read_value_ &= ~(0xFF); \
  71367. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  71368. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71369. }
  71370. #define SET_GPIO_43_doen_spi2_pad_ss_1_n { \
  71371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71372. _ezchip_macro_read_value_ &= ~(0xFF); \
  71373. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  71374. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71375. }
  71376. #define SET_GPIO_43_doen_spi2_pad_txd { \
  71377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71378. _ezchip_macro_read_value_ &= ~(0xFF); \
  71379. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  71380. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71381. }
  71382. #define SET_GPIO_43_doen_spi2ahb_pad_oe_n_bit0 { \
  71383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71384. _ezchip_macro_read_value_ &= ~(0xFF); \
  71385. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  71386. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71387. }
  71388. #define SET_GPIO_43_doen_spi2ahb_pad_oe_n_bit1 { \
  71389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71390. _ezchip_macro_read_value_ &= ~(0xFF); \
  71391. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  71392. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71393. }
  71394. #define SET_GPIO_43_doen_spi2ahb_pad_oe_n_bit2 { \
  71395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71396. _ezchip_macro_read_value_ &= ~(0xFF); \
  71397. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  71398. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71399. }
  71400. #define SET_GPIO_43_doen_spi2ahb_pad_oe_n_bit3 { \
  71401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71402. _ezchip_macro_read_value_ &= ~(0xFF); \
  71403. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  71404. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71405. }
  71406. #define SET_GPIO_43_doen_spi2ahb_pad_txd_bit0 { \
  71407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71408. _ezchip_macro_read_value_ &= ~(0xFF); \
  71409. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  71410. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71411. }
  71412. #define SET_GPIO_43_doen_spi2ahb_pad_txd_bit1 { \
  71413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71414. _ezchip_macro_read_value_ &= ~(0xFF); \
  71415. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  71416. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71417. }
  71418. #define SET_GPIO_43_doen_spi2ahb_pad_txd_bit2 { \
  71419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71420. _ezchip_macro_read_value_ &= ~(0xFF); \
  71421. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  71422. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71423. }
  71424. #define SET_GPIO_43_doen_spi2ahb_pad_txd_bit3 { \
  71425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71426. _ezchip_macro_read_value_ &= ~(0xFF); \
  71427. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  71428. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71429. }
  71430. #define SET_GPIO_43_doen_spi3_pad_oe_n { \
  71431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71432. _ezchip_macro_read_value_ &= ~(0xFF); \
  71433. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  71434. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71435. }
  71436. #define SET_GPIO_43_doen_spi3_pad_sck_out { \
  71437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71438. _ezchip_macro_read_value_ &= ~(0xFF); \
  71439. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  71440. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71441. }
  71442. #define SET_GPIO_43_doen_spi3_pad_ss_0_n { \
  71443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71444. _ezchip_macro_read_value_ &= ~(0xFF); \
  71445. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  71446. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71447. }
  71448. #define SET_GPIO_43_doen_spi3_pad_ss_1_n { \
  71449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71450. _ezchip_macro_read_value_ &= ~(0xFF); \
  71451. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  71452. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71453. }
  71454. #define SET_GPIO_43_doen_spi3_pad_txd { \
  71455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71456. _ezchip_macro_read_value_ &= ~(0xFF); \
  71457. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  71458. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71459. }
  71460. #define SET_GPIO_43_doen_uart0_pad_dtrn { \
  71461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71462. _ezchip_macro_read_value_ &= ~(0xFF); \
  71463. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  71464. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71465. }
  71466. #define SET_GPIO_43_doen_uart0_pad_rtsn { \
  71467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71468. _ezchip_macro_read_value_ &= ~(0xFF); \
  71469. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  71470. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71471. }
  71472. #define SET_GPIO_43_doen_uart0_pad_sout { \
  71473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71474. _ezchip_macro_read_value_ &= ~(0xFF); \
  71475. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  71476. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71477. }
  71478. #define SET_GPIO_43_doen_uart1_pad_sout { \
  71479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71480. _ezchip_macro_read_value_ &= ~(0xFF); \
  71481. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  71482. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71483. }
  71484. #define SET_GPIO_43_doen_uart2_pad_dtr_n { \
  71485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71486. _ezchip_macro_read_value_ &= ~(0xFF); \
  71487. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  71488. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71489. }
  71490. #define SET_GPIO_43_doen_uart2_pad_rts_n { \
  71491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71492. _ezchip_macro_read_value_ &= ~(0xFF); \
  71493. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  71494. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71495. }
  71496. #define SET_GPIO_43_doen_uart2_pad_sout { \
  71497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71498. _ezchip_macro_read_value_ &= ~(0xFF); \
  71499. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  71500. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71501. }
  71502. #define SET_GPIO_43_doen_uart3_pad_sout { \
  71503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71504. _ezchip_macro_read_value_ &= ~(0xFF); \
  71505. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  71506. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71507. }
  71508. #define SET_GPIO_43_doen_usb_drv_bus { \
  71509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71510. _ezchip_macro_read_value_ &= ~(0xFF); \
  71511. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  71512. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71513. }
  71514. #define SET_GPIO_44_dout_reverse_(en) { \
  71515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71516. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  71517. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  71518. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71519. }
  71520. #define SET_GPIO_44_dout_LOW { \
  71521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71522. _ezchip_macro_read_value_ &= ~(0xFF); \
  71523. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  71524. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71525. }
  71526. #define SET_GPIO_44_dout_HIGH { \
  71527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71528. _ezchip_macro_read_value_ &= ~(0xFF); \
  71529. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  71530. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71531. }
  71532. #define SET_GPIO_44_dout_clk_gmac_tophyref { \
  71533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71534. _ezchip_macro_read_value_ &= ~(0xFF); \
  71535. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  71536. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71537. }
  71538. #define SET_GPIO_44_dout_cpu_jtag_tdo { \
  71539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71540. _ezchip_macro_read_value_ &= ~(0xFF); \
  71541. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  71542. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71543. }
  71544. #define SET_GPIO_44_dout_cpu_jtag_tdo_oen { \
  71545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71546. _ezchip_macro_read_value_ &= ~(0xFF); \
  71547. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  71548. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71549. }
  71550. #define SET_GPIO_44_dout_dmic_clk_out { \
  71551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71552. _ezchip_macro_read_value_ &= ~(0xFF); \
  71553. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  71554. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71555. }
  71556. #define SET_GPIO_44_dout_dsp_JTDOEn_pad { \
  71557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71558. _ezchip_macro_read_value_ &= ~(0xFF); \
  71559. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  71560. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71561. }
  71562. #define SET_GPIO_44_dout_dsp_JTDO_pad { \
  71563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71564. _ezchip_macro_read_value_ &= ~(0xFF); \
  71565. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  71566. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71567. }
  71568. #define SET_GPIO_44_dout_i2c0_pad_sck_oe { \
  71569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71570. _ezchip_macro_read_value_ &= ~(0xFF); \
  71571. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  71572. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71573. }
  71574. #define SET_GPIO_44_dout_i2c0_pad_sda_oe { \
  71575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71576. _ezchip_macro_read_value_ &= ~(0xFF); \
  71577. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  71578. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71579. }
  71580. #define SET_GPIO_44_dout_i2c1_pad_sck_oe { \
  71581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71582. _ezchip_macro_read_value_ &= ~(0xFF); \
  71583. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  71584. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71585. }
  71586. #define SET_GPIO_44_dout_i2c1_pad_sda_oe { \
  71587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71588. _ezchip_macro_read_value_ &= ~(0xFF); \
  71589. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  71590. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71591. }
  71592. #define SET_GPIO_44_dout_i2c2_pad_sck_oe { \
  71593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71594. _ezchip_macro_read_value_ &= ~(0xFF); \
  71595. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  71596. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71597. }
  71598. #define SET_GPIO_44_dout_i2c2_pad_sda_oe { \
  71599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71600. _ezchip_macro_read_value_ &= ~(0xFF); \
  71601. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  71602. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71603. }
  71604. #define SET_GPIO_44_dout_i2c3_pad_sck_oe { \
  71605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71606. _ezchip_macro_read_value_ &= ~(0xFF); \
  71607. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  71608. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71609. }
  71610. #define SET_GPIO_44_dout_i2c3_pad_sda_oe { \
  71611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71612. _ezchip_macro_read_value_ &= ~(0xFF); \
  71613. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  71614. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71615. }
  71616. #define SET_GPIO_44_dout_i2srx_bclk_out { \
  71617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71618. _ezchip_macro_read_value_ &= ~(0xFF); \
  71619. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  71620. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71621. }
  71622. #define SET_GPIO_44_dout_i2srx_bclk_out_oen { \
  71623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71624. _ezchip_macro_read_value_ &= ~(0xFF); \
  71625. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  71626. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71627. }
  71628. #define SET_GPIO_44_dout_i2srx_lrck_out { \
  71629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71630. _ezchip_macro_read_value_ &= ~(0xFF); \
  71631. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  71632. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71633. }
  71634. #define SET_GPIO_44_dout_i2srx_lrck_out_oen { \
  71635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71636. _ezchip_macro_read_value_ &= ~(0xFF); \
  71637. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  71638. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71639. }
  71640. #define SET_GPIO_44_dout_i2srx_mclk_out { \
  71641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71642. _ezchip_macro_read_value_ &= ~(0xFF); \
  71643. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  71644. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71645. }
  71646. #define SET_GPIO_44_dout_i2stx_bclk_out { \
  71647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71648. _ezchip_macro_read_value_ &= ~(0xFF); \
  71649. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  71650. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71651. }
  71652. #define SET_GPIO_44_dout_i2stx_bclk_out_oen { \
  71653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71654. _ezchip_macro_read_value_ &= ~(0xFF); \
  71655. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  71656. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71657. }
  71658. #define SET_GPIO_44_dout_i2stx_lrck_out { \
  71659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71660. _ezchip_macro_read_value_ &= ~(0xFF); \
  71661. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  71662. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71663. }
  71664. #define SET_GPIO_44_dout_i2stx_lrckout_oen { \
  71665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71666. _ezchip_macro_read_value_ &= ~(0xFF); \
  71667. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  71668. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71669. }
  71670. #define SET_GPIO_44_dout_i2stx_mclk_out { \
  71671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71672. _ezchip_macro_read_value_ &= ~(0xFF); \
  71673. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  71674. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71675. }
  71676. #define SET_GPIO_44_dout_i2stx_sdout0 { \
  71677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71678. _ezchip_macro_read_value_ &= ~(0xFF); \
  71679. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  71680. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71681. }
  71682. #define SET_GPIO_44_dout_i2stx_sdout1 { \
  71683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71684. _ezchip_macro_read_value_ &= ~(0xFF); \
  71685. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  71686. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71687. }
  71688. #define SET_GPIO_44_dout_lcd_pad_csm_n { \
  71689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71690. _ezchip_macro_read_value_ &= ~(0xFF); \
  71691. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  71692. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71693. }
  71694. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit0 { \
  71695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71696. _ezchip_macro_read_value_ &= ~(0xFF); \
  71697. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  71698. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71699. }
  71700. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit1 { \
  71701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71702. _ezchip_macro_read_value_ &= ~(0xFF); \
  71703. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  71704. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71705. }
  71706. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit2 { \
  71707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71708. _ezchip_macro_read_value_ &= ~(0xFF); \
  71709. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  71710. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71711. }
  71712. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit3 { \
  71713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71714. _ezchip_macro_read_value_ &= ~(0xFF); \
  71715. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  71716. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71717. }
  71718. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit4 { \
  71719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71720. _ezchip_macro_read_value_ &= ~(0xFF); \
  71721. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  71722. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71723. }
  71724. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit5 { \
  71725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71726. _ezchip_macro_read_value_ &= ~(0xFF); \
  71727. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  71728. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71729. }
  71730. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit6 { \
  71731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71732. _ezchip_macro_read_value_ &= ~(0xFF); \
  71733. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  71734. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71735. }
  71736. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit7 { \
  71737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71738. _ezchip_macro_read_value_ &= ~(0xFF); \
  71739. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  71740. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71741. }
  71742. #define SET_GPIO_44_dout_pwm_pad_out_bit0 { \
  71743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71744. _ezchip_macro_read_value_ &= ~(0xFF); \
  71745. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  71746. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71747. }
  71748. #define SET_GPIO_44_dout_pwm_pad_out_bit1 { \
  71749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71750. _ezchip_macro_read_value_ &= ~(0xFF); \
  71751. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  71752. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71753. }
  71754. #define SET_GPIO_44_dout_pwm_pad_out_bit2 { \
  71755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71756. _ezchip_macro_read_value_ &= ~(0xFF); \
  71757. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  71758. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71759. }
  71760. #define SET_GPIO_44_dout_pwm_pad_out_bit3 { \
  71761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71762. _ezchip_macro_read_value_ &= ~(0xFF); \
  71763. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  71764. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71765. }
  71766. #define SET_GPIO_44_dout_pwm_pad_out_bit4 { \
  71767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71768. _ezchip_macro_read_value_ &= ~(0xFF); \
  71769. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  71770. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71771. }
  71772. #define SET_GPIO_44_dout_pwm_pad_out_bit5 { \
  71773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71774. _ezchip_macro_read_value_ &= ~(0xFF); \
  71775. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  71776. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71777. }
  71778. #define SET_GPIO_44_dout_pwm_pad_out_bit6 { \
  71779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71780. _ezchip_macro_read_value_ &= ~(0xFF); \
  71781. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  71782. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71783. }
  71784. #define SET_GPIO_44_dout_pwm_pad_out_bit7 { \
  71785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71786. _ezchip_macro_read_value_ &= ~(0xFF); \
  71787. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  71788. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71789. }
  71790. #define SET_GPIO_44_dout_pwmdac_left_out { \
  71791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71792. _ezchip_macro_read_value_ &= ~(0xFF); \
  71793. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  71794. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71795. }
  71796. #define SET_GPIO_44_dout_pwmdac_right_out { \
  71797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71798. _ezchip_macro_read_value_ &= ~(0xFF); \
  71799. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  71800. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71801. }
  71802. #define SET_GPIO_44_dout_qspi_csn1_out { \
  71803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71804. _ezchip_macro_read_value_ &= ~(0xFF); \
  71805. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  71806. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71807. }
  71808. #define SET_GPIO_44_dout_qspi_csn2_out { \
  71809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71810. _ezchip_macro_read_value_ &= ~(0xFF); \
  71811. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  71812. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71813. }
  71814. #define SET_GPIO_44_dout_qspi_csn3_out { \
  71815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71816. _ezchip_macro_read_value_ &= ~(0xFF); \
  71817. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  71818. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71819. }
  71820. #define SET_GPIO_44_dout_register23_SCFG_cmsensor_rst0 { \
  71821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71822. _ezchip_macro_read_value_ &= ~(0xFF); \
  71823. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  71824. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71825. }
  71826. #define SET_GPIO_44_dout_register23_SCFG_cmsensor_rst1 { \
  71827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71828. _ezchip_macro_read_value_ &= ~(0xFF); \
  71829. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  71830. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71831. }
  71832. #define SET_GPIO_44_dout_register32_SCFG_gmac_phy_rstn { \
  71833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71834. _ezchip_macro_read_value_ &= ~(0xFF); \
  71835. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  71836. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71837. }
  71838. #define SET_GPIO_44_dout_sdio0_pad_card_power_en { \
  71839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71840. _ezchip_macro_read_value_ &= ~(0xFF); \
  71841. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  71842. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71843. }
  71844. #define SET_GPIO_44_dout_sdio0_pad_cclk_out { \
  71845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71846. _ezchip_macro_read_value_ &= ~(0xFF); \
  71847. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  71848. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71849. }
  71850. #define SET_GPIO_44_dout_sdio0_pad_ccmd_oe { \
  71851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71852. _ezchip_macro_read_value_ &= ~(0xFF); \
  71853. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  71854. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71855. }
  71856. #define SET_GPIO_44_dout_sdio0_pad_ccmd_out { \
  71857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71858. _ezchip_macro_read_value_ &= ~(0xFF); \
  71859. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  71860. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71861. }
  71862. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit0 { \
  71863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71864. _ezchip_macro_read_value_ &= ~(0xFF); \
  71865. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  71866. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71867. }
  71868. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit1 { \
  71869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71870. _ezchip_macro_read_value_ &= ~(0xFF); \
  71871. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  71872. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71873. }
  71874. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit2 { \
  71875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71876. _ezchip_macro_read_value_ &= ~(0xFF); \
  71877. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  71878. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71879. }
  71880. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit3 { \
  71881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71882. _ezchip_macro_read_value_ &= ~(0xFF); \
  71883. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  71884. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71885. }
  71886. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit4 { \
  71887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71888. _ezchip_macro_read_value_ &= ~(0xFF); \
  71889. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  71890. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71891. }
  71892. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit5 { \
  71893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71894. _ezchip_macro_read_value_ &= ~(0xFF); \
  71895. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  71896. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71897. }
  71898. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit6 { \
  71899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71900. _ezchip_macro_read_value_ &= ~(0xFF); \
  71901. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  71902. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71903. }
  71904. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit7 { \
  71905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71906. _ezchip_macro_read_value_ &= ~(0xFF); \
  71907. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  71908. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71909. }
  71910. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit0 { \
  71911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71912. _ezchip_macro_read_value_ &= ~(0xFF); \
  71913. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  71914. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71915. }
  71916. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit1 { \
  71917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71918. _ezchip_macro_read_value_ &= ~(0xFF); \
  71919. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  71920. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71921. }
  71922. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit2 { \
  71923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71924. _ezchip_macro_read_value_ &= ~(0xFF); \
  71925. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  71926. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71927. }
  71928. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit3 { \
  71929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71930. _ezchip_macro_read_value_ &= ~(0xFF); \
  71931. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  71932. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71933. }
  71934. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit4 { \
  71935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71936. _ezchip_macro_read_value_ &= ~(0xFF); \
  71937. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  71938. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71939. }
  71940. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit5 { \
  71941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71942. _ezchip_macro_read_value_ &= ~(0xFF); \
  71943. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  71944. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71945. }
  71946. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit6 { \
  71947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71948. _ezchip_macro_read_value_ &= ~(0xFF); \
  71949. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  71950. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71951. }
  71952. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit7 { \
  71953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71954. _ezchip_macro_read_value_ &= ~(0xFF); \
  71955. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  71956. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71957. }
  71958. #define SET_GPIO_44_dout_sdio0_pad_rst_n { \
  71959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71960. _ezchip_macro_read_value_ &= ~(0xFF); \
  71961. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  71962. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71963. }
  71964. #define SET_GPIO_44_dout_sdio1_pad_card_power_en { \
  71965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71966. _ezchip_macro_read_value_ &= ~(0xFF); \
  71967. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  71968. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71969. }
  71970. #define SET_GPIO_44_dout_sdio1_pad_cclk_out { \
  71971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71972. _ezchip_macro_read_value_ &= ~(0xFF); \
  71973. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  71974. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71975. }
  71976. #define SET_GPIO_44_dout_sdio1_pad_ccmd_oe { \
  71977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71978. _ezchip_macro_read_value_ &= ~(0xFF); \
  71979. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  71980. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71981. }
  71982. #define SET_GPIO_44_dout_sdio1_pad_ccmd_out { \
  71983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71984. _ezchip_macro_read_value_ &= ~(0xFF); \
  71985. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  71986. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71987. }
  71988. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit0 { \
  71989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71990. _ezchip_macro_read_value_ &= ~(0xFF); \
  71991. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  71992. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71993. }
  71994. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit1 { \
  71995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71996. _ezchip_macro_read_value_ &= ~(0xFF); \
  71997. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  71998. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71999. }
  72000. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit2 { \
  72001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72002. _ezchip_macro_read_value_ &= ~(0xFF); \
  72003. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  72004. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72005. }
  72006. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit3 { \
  72007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72008. _ezchip_macro_read_value_ &= ~(0xFF); \
  72009. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  72010. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72011. }
  72012. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit4 { \
  72013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72014. _ezchip_macro_read_value_ &= ~(0xFF); \
  72015. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  72016. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72017. }
  72018. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit5 { \
  72019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72020. _ezchip_macro_read_value_ &= ~(0xFF); \
  72021. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  72022. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72023. }
  72024. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit6 { \
  72025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72026. _ezchip_macro_read_value_ &= ~(0xFF); \
  72027. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  72028. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72029. }
  72030. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit7 { \
  72031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72032. _ezchip_macro_read_value_ &= ~(0xFF); \
  72033. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  72034. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72035. }
  72036. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit0 { \
  72037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72038. _ezchip_macro_read_value_ &= ~(0xFF); \
  72039. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  72040. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72041. }
  72042. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit1 { \
  72043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72044. _ezchip_macro_read_value_ &= ~(0xFF); \
  72045. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  72046. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72047. }
  72048. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit2 { \
  72049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72050. _ezchip_macro_read_value_ &= ~(0xFF); \
  72051. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  72052. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72053. }
  72054. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit3 { \
  72055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72056. _ezchip_macro_read_value_ &= ~(0xFF); \
  72057. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  72058. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72059. }
  72060. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit4 { \
  72061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72062. _ezchip_macro_read_value_ &= ~(0xFF); \
  72063. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  72064. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72065. }
  72066. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit5 { \
  72067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72068. _ezchip_macro_read_value_ &= ~(0xFF); \
  72069. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  72070. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72071. }
  72072. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit6 { \
  72073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72074. _ezchip_macro_read_value_ &= ~(0xFF); \
  72075. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  72076. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72077. }
  72078. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit7 { \
  72079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72080. _ezchip_macro_read_value_ &= ~(0xFF); \
  72081. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  72082. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72083. }
  72084. #define SET_GPIO_44_dout_sdio1_pad_rst_n { \
  72085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72086. _ezchip_macro_read_value_ &= ~(0xFF); \
  72087. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  72088. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72089. }
  72090. #define SET_GPIO_44_dout_spdif_tx_sdout { \
  72091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72092. _ezchip_macro_read_value_ &= ~(0xFF); \
  72093. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  72094. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72095. }
  72096. #define SET_GPIO_44_dout_spdif_tx_sdout_oen { \
  72097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72098. _ezchip_macro_read_value_ &= ~(0xFF); \
  72099. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  72100. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72101. }
  72102. #define SET_GPIO_44_dout_spi0_pad_oe_n { \
  72103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72104. _ezchip_macro_read_value_ &= ~(0xFF); \
  72105. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  72106. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72107. }
  72108. #define SET_GPIO_44_dout_spi0_pad_sck_out { \
  72109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72110. _ezchip_macro_read_value_ &= ~(0xFF); \
  72111. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  72112. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72113. }
  72114. #define SET_GPIO_44_dout_spi0_pad_ss_0_n { \
  72115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72116. _ezchip_macro_read_value_ &= ~(0xFF); \
  72117. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  72118. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72119. }
  72120. #define SET_GPIO_44_dout_spi0_pad_ss_1_n { \
  72121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72122. _ezchip_macro_read_value_ &= ~(0xFF); \
  72123. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  72124. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72125. }
  72126. #define SET_GPIO_44_dout_spi0_pad_txd { \
  72127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72128. _ezchip_macro_read_value_ &= ~(0xFF); \
  72129. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  72130. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72131. }
  72132. #define SET_GPIO_44_dout_spi1_pad_oe_n { \
  72133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72134. _ezchip_macro_read_value_ &= ~(0xFF); \
  72135. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  72136. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72137. }
  72138. #define SET_GPIO_44_dout_spi1_pad_sck_out { \
  72139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72140. _ezchip_macro_read_value_ &= ~(0xFF); \
  72141. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  72142. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72143. }
  72144. #define SET_GPIO_44_dout_spi1_pad_ss_0_n { \
  72145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72146. _ezchip_macro_read_value_ &= ~(0xFF); \
  72147. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  72148. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72149. }
  72150. #define SET_GPIO_44_dout_spi1_pad_ss_1_n { \
  72151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72152. _ezchip_macro_read_value_ &= ~(0xFF); \
  72153. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  72154. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72155. }
  72156. #define SET_GPIO_44_dout_spi1_pad_txd { \
  72157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72158. _ezchip_macro_read_value_ &= ~(0xFF); \
  72159. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  72160. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72161. }
  72162. #define SET_GPIO_44_dout_spi2_pad_oe_n { \
  72163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72164. _ezchip_macro_read_value_ &= ~(0xFF); \
  72165. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  72166. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72167. }
  72168. #define SET_GPIO_44_dout_spi2_pad_sck_out { \
  72169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72170. _ezchip_macro_read_value_ &= ~(0xFF); \
  72171. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  72172. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72173. }
  72174. #define SET_GPIO_44_dout_spi2_pad_ss_0_n { \
  72175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72176. _ezchip_macro_read_value_ &= ~(0xFF); \
  72177. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  72178. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72179. }
  72180. #define SET_GPIO_44_dout_spi2_pad_ss_1_n { \
  72181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72182. _ezchip_macro_read_value_ &= ~(0xFF); \
  72183. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  72184. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72185. }
  72186. #define SET_GPIO_44_dout_spi2_pad_txd { \
  72187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72188. _ezchip_macro_read_value_ &= ~(0xFF); \
  72189. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  72190. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72191. }
  72192. #define SET_GPIO_44_dout_spi2ahb_pad_oe_n_bit0 { \
  72193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72194. _ezchip_macro_read_value_ &= ~(0xFF); \
  72195. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  72196. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72197. }
  72198. #define SET_GPIO_44_dout_spi2ahb_pad_oe_n_bit1 { \
  72199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72200. _ezchip_macro_read_value_ &= ~(0xFF); \
  72201. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  72202. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72203. }
  72204. #define SET_GPIO_44_dout_spi2ahb_pad_oe_n_bit2 { \
  72205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72206. _ezchip_macro_read_value_ &= ~(0xFF); \
  72207. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  72208. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72209. }
  72210. #define SET_GPIO_44_dout_spi2ahb_pad_oe_n_bit3 { \
  72211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72212. _ezchip_macro_read_value_ &= ~(0xFF); \
  72213. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  72214. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72215. }
  72216. #define SET_GPIO_44_dout_spi2ahb_pad_txd_bit0 { \
  72217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72218. _ezchip_macro_read_value_ &= ~(0xFF); \
  72219. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  72220. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72221. }
  72222. #define SET_GPIO_44_dout_spi2ahb_pad_txd_bit1 { \
  72223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72224. _ezchip_macro_read_value_ &= ~(0xFF); \
  72225. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  72226. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72227. }
  72228. #define SET_GPIO_44_dout_spi2ahb_pad_txd_bit2 { \
  72229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72230. _ezchip_macro_read_value_ &= ~(0xFF); \
  72231. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  72232. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72233. }
  72234. #define SET_GPIO_44_dout_spi2ahb_pad_txd_bit3 { \
  72235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72236. _ezchip_macro_read_value_ &= ~(0xFF); \
  72237. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  72238. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72239. }
  72240. #define SET_GPIO_44_dout_spi3_pad_oe_n { \
  72241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72242. _ezchip_macro_read_value_ &= ~(0xFF); \
  72243. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  72244. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72245. }
  72246. #define SET_GPIO_44_dout_spi3_pad_sck_out { \
  72247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72248. _ezchip_macro_read_value_ &= ~(0xFF); \
  72249. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  72250. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72251. }
  72252. #define SET_GPIO_44_dout_spi3_pad_ss_0_n { \
  72253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72254. _ezchip_macro_read_value_ &= ~(0xFF); \
  72255. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  72256. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72257. }
  72258. #define SET_GPIO_44_dout_spi3_pad_ss_1_n { \
  72259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72260. _ezchip_macro_read_value_ &= ~(0xFF); \
  72261. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  72262. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72263. }
  72264. #define SET_GPIO_44_dout_spi3_pad_txd { \
  72265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72266. _ezchip_macro_read_value_ &= ~(0xFF); \
  72267. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  72268. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72269. }
  72270. #define SET_GPIO_44_dout_uart0_pad_dtrn { \
  72271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72272. _ezchip_macro_read_value_ &= ~(0xFF); \
  72273. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  72274. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72275. }
  72276. #define SET_GPIO_44_dout_uart0_pad_rtsn { \
  72277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72278. _ezchip_macro_read_value_ &= ~(0xFF); \
  72279. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  72280. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72281. }
  72282. #define SET_GPIO_44_dout_uart0_pad_sout { \
  72283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72284. _ezchip_macro_read_value_ &= ~(0xFF); \
  72285. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  72286. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72287. }
  72288. #define SET_GPIO_44_dout_uart1_pad_sout { \
  72289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72290. _ezchip_macro_read_value_ &= ~(0xFF); \
  72291. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  72292. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72293. }
  72294. #define SET_GPIO_44_dout_uart2_pad_dtr_n { \
  72295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72296. _ezchip_macro_read_value_ &= ~(0xFF); \
  72297. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  72298. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72299. }
  72300. #define SET_GPIO_44_dout_uart2_pad_rts_n { \
  72301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72302. _ezchip_macro_read_value_ &= ~(0xFF); \
  72303. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  72304. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72305. }
  72306. #define SET_GPIO_44_dout_uart2_pad_sout { \
  72307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72308. _ezchip_macro_read_value_ &= ~(0xFF); \
  72309. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  72310. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72311. }
  72312. #define SET_GPIO_44_dout_uart3_pad_sout { \
  72313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72314. _ezchip_macro_read_value_ &= ~(0xFF); \
  72315. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  72316. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72317. }
  72318. #define SET_GPIO_44_dout_usb_drv_bus { \
  72319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72320. _ezchip_macro_read_value_ &= ~(0xFF); \
  72321. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  72322. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72323. }
  72324. #define SET_GPIO_44_doen_reverse_(en) { \
  72325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72326. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  72327. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  72328. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72329. }
  72330. #define SET_GPIO_44_doen_LOW { \
  72331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72332. _ezchip_macro_read_value_ &= ~(0xFF); \
  72333. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  72334. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72335. }
  72336. #define SET_GPIO_44_doen_HIGH { \
  72337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72338. _ezchip_macro_read_value_ &= ~(0xFF); \
  72339. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  72340. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72341. }
  72342. #define SET_GPIO_44_doen_clk_gmac_tophyref { \
  72343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72344. _ezchip_macro_read_value_ &= ~(0xFF); \
  72345. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  72346. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72347. }
  72348. #define SET_GPIO_44_doen_cpu_jtag_tdo { \
  72349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72350. _ezchip_macro_read_value_ &= ~(0xFF); \
  72351. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  72352. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72353. }
  72354. #define SET_GPIO_44_doen_cpu_jtag_tdo_oen { \
  72355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72356. _ezchip_macro_read_value_ &= ~(0xFF); \
  72357. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  72358. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72359. }
  72360. #define SET_GPIO_44_doen_dmic_clk_out { \
  72361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72362. _ezchip_macro_read_value_ &= ~(0xFF); \
  72363. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  72364. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72365. }
  72366. #define SET_GPIO_44_doen_dsp_JTDOEn_pad { \
  72367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72368. _ezchip_macro_read_value_ &= ~(0xFF); \
  72369. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  72370. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72371. }
  72372. #define SET_GPIO_44_doen_dsp_JTDO_pad { \
  72373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72374. _ezchip_macro_read_value_ &= ~(0xFF); \
  72375. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  72376. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72377. }
  72378. #define SET_GPIO_44_doen_i2c0_pad_sck_oe { \
  72379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72380. _ezchip_macro_read_value_ &= ~(0xFF); \
  72381. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  72382. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72383. }
  72384. #define SET_GPIO_44_doen_i2c0_pad_sda_oe { \
  72385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72386. _ezchip_macro_read_value_ &= ~(0xFF); \
  72387. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  72388. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72389. }
  72390. #define SET_GPIO_44_doen_i2c1_pad_sck_oe { \
  72391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72392. _ezchip_macro_read_value_ &= ~(0xFF); \
  72393. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  72394. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72395. }
  72396. #define SET_GPIO_44_doen_i2c1_pad_sda_oe { \
  72397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72398. _ezchip_macro_read_value_ &= ~(0xFF); \
  72399. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  72400. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72401. }
  72402. #define SET_GPIO_44_doen_i2c2_pad_sck_oe { \
  72403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72404. _ezchip_macro_read_value_ &= ~(0xFF); \
  72405. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  72406. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72407. }
  72408. #define SET_GPIO_44_doen_i2c2_pad_sda_oe { \
  72409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72410. _ezchip_macro_read_value_ &= ~(0xFF); \
  72411. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  72412. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72413. }
  72414. #define SET_GPIO_44_doen_i2c3_pad_sck_oe { \
  72415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72416. _ezchip_macro_read_value_ &= ~(0xFF); \
  72417. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  72418. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72419. }
  72420. #define SET_GPIO_44_doen_i2c3_pad_sda_oe { \
  72421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72422. _ezchip_macro_read_value_ &= ~(0xFF); \
  72423. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  72424. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72425. }
  72426. #define SET_GPIO_44_doen_i2srx_bclk_out { \
  72427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72428. _ezchip_macro_read_value_ &= ~(0xFF); \
  72429. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  72430. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72431. }
  72432. #define SET_GPIO_44_doen_i2srx_bclk_out_oen { \
  72433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72434. _ezchip_macro_read_value_ &= ~(0xFF); \
  72435. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  72436. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72437. }
  72438. #define SET_GPIO_44_doen_i2srx_lrck_out { \
  72439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72440. _ezchip_macro_read_value_ &= ~(0xFF); \
  72441. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  72442. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72443. }
  72444. #define SET_GPIO_44_doen_i2srx_lrck_out_oen { \
  72445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72446. _ezchip_macro_read_value_ &= ~(0xFF); \
  72447. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  72448. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72449. }
  72450. #define SET_GPIO_44_doen_i2srx_mclk_out { \
  72451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72452. _ezchip_macro_read_value_ &= ~(0xFF); \
  72453. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  72454. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72455. }
  72456. #define SET_GPIO_44_doen_i2stx_bclk_out { \
  72457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72458. _ezchip_macro_read_value_ &= ~(0xFF); \
  72459. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  72460. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72461. }
  72462. #define SET_GPIO_44_doen_i2stx_bclk_out_oen { \
  72463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72464. _ezchip_macro_read_value_ &= ~(0xFF); \
  72465. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  72466. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72467. }
  72468. #define SET_GPIO_44_doen_i2stx_lrck_out { \
  72469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72470. _ezchip_macro_read_value_ &= ~(0xFF); \
  72471. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  72472. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72473. }
  72474. #define SET_GPIO_44_doen_i2stx_lrckout_oen { \
  72475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72476. _ezchip_macro_read_value_ &= ~(0xFF); \
  72477. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  72478. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72479. }
  72480. #define SET_GPIO_44_doen_i2stx_mclk_out { \
  72481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72482. _ezchip_macro_read_value_ &= ~(0xFF); \
  72483. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  72484. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72485. }
  72486. #define SET_GPIO_44_doen_i2stx_sdout0 { \
  72487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72488. _ezchip_macro_read_value_ &= ~(0xFF); \
  72489. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  72490. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72491. }
  72492. #define SET_GPIO_44_doen_i2stx_sdout1 { \
  72493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72494. _ezchip_macro_read_value_ &= ~(0xFF); \
  72495. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  72496. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72497. }
  72498. #define SET_GPIO_44_doen_lcd_pad_csm_n { \
  72499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72500. _ezchip_macro_read_value_ &= ~(0xFF); \
  72501. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  72502. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72503. }
  72504. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit0 { \
  72505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72506. _ezchip_macro_read_value_ &= ~(0xFF); \
  72507. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  72508. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72509. }
  72510. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit1 { \
  72511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72512. _ezchip_macro_read_value_ &= ~(0xFF); \
  72513. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  72514. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72515. }
  72516. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit2 { \
  72517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72518. _ezchip_macro_read_value_ &= ~(0xFF); \
  72519. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  72520. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72521. }
  72522. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit3 { \
  72523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72524. _ezchip_macro_read_value_ &= ~(0xFF); \
  72525. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  72526. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72527. }
  72528. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit4 { \
  72529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72530. _ezchip_macro_read_value_ &= ~(0xFF); \
  72531. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  72532. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72533. }
  72534. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit5 { \
  72535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72536. _ezchip_macro_read_value_ &= ~(0xFF); \
  72537. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  72538. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72539. }
  72540. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit6 { \
  72541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72542. _ezchip_macro_read_value_ &= ~(0xFF); \
  72543. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  72544. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72545. }
  72546. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit7 { \
  72547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72548. _ezchip_macro_read_value_ &= ~(0xFF); \
  72549. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  72550. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72551. }
  72552. #define SET_GPIO_44_doen_pwm_pad_out_bit0 { \
  72553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72554. _ezchip_macro_read_value_ &= ~(0xFF); \
  72555. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  72556. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72557. }
  72558. #define SET_GPIO_44_doen_pwm_pad_out_bit1 { \
  72559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72560. _ezchip_macro_read_value_ &= ~(0xFF); \
  72561. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  72562. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72563. }
  72564. #define SET_GPIO_44_doen_pwm_pad_out_bit2 { \
  72565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72566. _ezchip_macro_read_value_ &= ~(0xFF); \
  72567. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  72568. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72569. }
  72570. #define SET_GPIO_44_doen_pwm_pad_out_bit3 { \
  72571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72572. _ezchip_macro_read_value_ &= ~(0xFF); \
  72573. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  72574. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72575. }
  72576. #define SET_GPIO_44_doen_pwm_pad_out_bit4 { \
  72577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72578. _ezchip_macro_read_value_ &= ~(0xFF); \
  72579. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  72580. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72581. }
  72582. #define SET_GPIO_44_doen_pwm_pad_out_bit5 { \
  72583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72584. _ezchip_macro_read_value_ &= ~(0xFF); \
  72585. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  72586. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72587. }
  72588. #define SET_GPIO_44_doen_pwm_pad_out_bit6 { \
  72589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72590. _ezchip_macro_read_value_ &= ~(0xFF); \
  72591. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  72592. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72593. }
  72594. #define SET_GPIO_44_doen_pwm_pad_out_bit7 { \
  72595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72596. _ezchip_macro_read_value_ &= ~(0xFF); \
  72597. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  72598. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72599. }
  72600. #define SET_GPIO_44_doen_pwmdac_left_out { \
  72601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72602. _ezchip_macro_read_value_ &= ~(0xFF); \
  72603. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  72604. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72605. }
  72606. #define SET_GPIO_44_doen_pwmdac_right_out { \
  72607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72608. _ezchip_macro_read_value_ &= ~(0xFF); \
  72609. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  72610. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72611. }
  72612. #define SET_GPIO_44_doen_qspi_csn1_out { \
  72613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72614. _ezchip_macro_read_value_ &= ~(0xFF); \
  72615. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  72616. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72617. }
  72618. #define SET_GPIO_44_doen_qspi_csn2_out { \
  72619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72620. _ezchip_macro_read_value_ &= ~(0xFF); \
  72621. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  72622. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72623. }
  72624. #define SET_GPIO_44_doen_qspi_csn3_out { \
  72625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72626. _ezchip_macro_read_value_ &= ~(0xFF); \
  72627. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  72628. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72629. }
  72630. #define SET_GPIO_44_doen_register23_SCFG_cmsensor_rst0 { \
  72631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72632. _ezchip_macro_read_value_ &= ~(0xFF); \
  72633. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  72634. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72635. }
  72636. #define SET_GPIO_44_doen_register23_SCFG_cmsensor_rst1 { \
  72637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72638. _ezchip_macro_read_value_ &= ~(0xFF); \
  72639. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  72640. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72641. }
  72642. #define SET_GPIO_44_doen_register32_SCFG_gmac_phy_rstn { \
  72643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72644. _ezchip_macro_read_value_ &= ~(0xFF); \
  72645. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  72646. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72647. }
  72648. #define SET_GPIO_44_doen_sdio0_pad_card_power_en { \
  72649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72650. _ezchip_macro_read_value_ &= ~(0xFF); \
  72651. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  72652. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72653. }
  72654. #define SET_GPIO_44_doen_sdio0_pad_cclk_out { \
  72655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72656. _ezchip_macro_read_value_ &= ~(0xFF); \
  72657. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  72658. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72659. }
  72660. #define SET_GPIO_44_doen_sdio0_pad_ccmd_oe { \
  72661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72662. _ezchip_macro_read_value_ &= ~(0xFF); \
  72663. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  72664. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72665. }
  72666. #define SET_GPIO_44_doen_sdio0_pad_ccmd_out { \
  72667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72668. _ezchip_macro_read_value_ &= ~(0xFF); \
  72669. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  72670. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72671. }
  72672. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit0 { \
  72673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72674. _ezchip_macro_read_value_ &= ~(0xFF); \
  72675. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  72676. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72677. }
  72678. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit1 { \
  72679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72680. _ezchip_macro_read_value_ &= ~(0xFF); \
  72681. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  72682. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72683. }
  72684. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit2 { \
  72685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72686. _ezchip_macro_read_value_ &= ~(0xFF); \
  72687. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  72688. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72689. }
  72690. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit3 { \
  72691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72692. _ezchip_macro_read_value_ &= ~(0xFF); \
  72693. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  72694. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72695. }
  72696. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit4 { \
  72697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72698. _ezchip_macro_read_value_ &= ~(0xFF); \
  72699. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  72700. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72701. }
  72702. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit5 { \
  72703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72704. _ezchip_macro_read_value_ &= ~(0xFF); \
  72705. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  72706. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72707. }
  72708. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit6 { \
  72709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72710. _ezchip_macro_read_value_ &= ~(0xFF); \
  72711. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  72712. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72713. }
  72714. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit7 { \
  72715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72716. _ezchip_macro_read_value_ &= ~(0xFF); \
  72717. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  72718. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72719. }
  72720. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit0 { \
  72721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72722. _ezchip_macro_read_value_ &= ~(0xFF); \
  72723. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  72724. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72725. }
  72726. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit1 { \
  72727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72728. _ezchip_macro_read_value_ &= ~(0xFF); \
  72729. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  72730. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72731. }
  72732. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit2 { \
  72733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72734. _ezchip_macro_read_value_ &= ~(0xFF); \
  72735. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  72736. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72737. }
  72738. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit3 { \
  72739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72740. _ezchip_macro_read_value_ &= ~(0xFF); \
  72741. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  72742. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72743. }
  72744. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit4 { \
  72745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72746. _ezchip_macro_read_value_ &= ~(0xFF); \
  72747. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  72748. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72749. }
  72750. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit5 { \
  72751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72752. _ezchip_macro_read_value_ &= ~(0xFF); \
  72753. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  72754. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72755. }
  72756. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit6 { \
  72757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72758. _ezchip_macro_read_value_ &= ~(0xFF); \
  72759. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  72760. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72761. }
  72762. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit7 { \
  72763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72764. _ezchip_macro_read_value_ &= ~(0xFF); \
  72765. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  72766. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72767. }
  72768. #define SET_GPIO_44_doen_sdio0_pad_rst_n { \
  72769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72770. _ezchip_macro_read_value_ &= ~(0xFF); \
  72771. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  72772. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72773. }
  72774. #define SET_GPIO_44_doen_sdio1_pad_card_power_en { \
  72775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72776. _ezchip_macro_read_value_ &= ~(0xFF); \
  72777. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  72778. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72779. }
  72780. #define SET_GPIO_44_doen_sdio1_pad_cclk_out { \
  72781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72782. _ezchip_macro_read_value_ &= ~(0xFF); \
  72783. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  72784. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72785. }
  72786. #define SET_GPIO_44_doen_sdio1_pad_ccmd_oe { \
  72787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72788. _ezchip_macro_read_value_ &= ~(0xFF); \
  72789. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  72790. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72791. }
  72792. #define SET_GPIO_44_doen_sdio1_pad_ccmd_out { \
  72793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72794. _ezchip_macro_read_value_ &= ~(0xFF); \
  72795. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  72796. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72797. }
  72798. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit0 { \
  72799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72800. _ezchip_macro_read_value_ &= ~(0xFF); \
  72801. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  72802. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72803. }
  72804. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit1 { \
  72805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72806. _ezchip_macro_read_value_ &= ~(0xFF); \
  72807. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  72808. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72809. }
  72810. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit2 { \
  72811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72812. _ezchip_macro_read_value_ &= ~(0xFF); \
  72813. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  72814. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72815. }
  72816. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit3 { \
  72817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72818. _ezchip_macro_read_value_ &= ~(0xFF); \
  72819. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  72820. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72821. }
  72822. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit4 { \
  72823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72824. _ezchip_macro_read_value_ &= ~(0xFF); \
  72825. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  72826. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72827. }
  72828. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit5 { \
  72829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72830. _ezchip_macro_read_value_ &= ~(0xFF); \
  72831. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  72832. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72833. }
  72834. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit6 { \
  72835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72836. _ezchip_macro_read_value_ &= ~(0xFF); \
  72837. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  72838. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72839. }
  72840. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit7 { \
  72841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72842. _ezchip_macro_read_value_ &= ~(0xFF); \
  72843. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  72844. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72845. }
  72846. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit0 { \
  72847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72848. _ezchip_macro_read_value_ &= ~(0xFF); \
  72849. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  72850. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72851. }
  72852. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit1 { \
  72853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72854. _ezchip_macro_read_value_ &= ~(0xFF); \
  72855. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  72856. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72857. }
  72858. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit2 { \
  72859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72860. _ezchip_macro_read_value_ &= ~(0xFF); \
  72861. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  72862. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72863. }
  72864. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit3 { \
  72865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72866. _ezchip_macro_read_value_ &= ~(0xFF); \
  72867. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  72868. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72869. }
  72870. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit4 { \
  72871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72872. _ezchip_macro_read_value_ &= ~(0xFF); \
  72873. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  72874. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72875. }
  72876. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit5 { \
  72877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72878. _ezchip_macro_read_value_ &= ~(0xFF); \
  72879. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  72880. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72881. }
  72882. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit6 { \
  72883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72884. _ezchip_macro_read_value_ &= ~(0xFF); \
  72885. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  72886. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72887. }
  72888. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit7 { \
  72889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72890. _ezchip_macro_read_value_ &= ~(0xFF); \
  72891. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  72892. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72893. }
  72894. #define SET_GPIO_44_doen_sdio1_pad_rst_n { \
  72895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72896. _ezchip_macro_read_value_ &= ~(0xFF); \
  72897. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  72898. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72899. }
  72900. #define SET_GPIO_44_doen_spdif_tx_sdout { \
  72901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72902. _ezchip_macro_read_value_ &= ~(0xFF); \
  72903. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  72904. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72905. }
  72906. #define SET_GPIO_44_doen_spdif_tx_sdout_oen { \
  72907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72908. _ezchip_macro_read_value_ &= ~(0xFF); \
  72909. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  72910. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72911. }
  72912. #define SET_GPIO_44_doen_spi0_pad_oe_n { \
  72913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72914. _ezchip_macro_read_value_ &= ~(0xFF); \
  72915. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  72916. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72917. }
  72918. #define SET_GPIO_44_doen_spi0_pad_sck_out { \
  72919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72920. _ezchip_macro_read_value_ &= ~(0xFF); \
  72921. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  72922. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72923. }
  72924. #define SET_GPIO_44_doen_spi0_pad_ss_0_n { \
  72925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72926. _ezchip_macro_read_value_ &= ~(0xFF); \
  72927. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  72928. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72929. }
  72930. #define SET_GPIO_44_doen_spi0_pad_ss_1_n { \
  72931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72932. _ezchip_macro_read_value_ &= ~(0xFF); \
  72933. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  72934. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72935. }
  72936. #define SET_GPIO_44_doen_spi0_pad_txd { \
  72937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72938. _ezchip_macro_read_value_ &= ~(0xFF); \
  72939. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  72940. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72941. }
  72942. #define SET_GPIO_44_doen_spi1_pad_oe_n { \
  72943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72944. _ezchip_macro_read_value_ &= ~(0xFF); \
  72945. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  72946. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72947. }
  72948. #define SET_GPIO_44_doen_spi1_pad_sck_out { \
  72949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72950. _ezchip_macro_read_value_ &= ~(0xFF); \
  72951. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  72952. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72953. }
  72954. #define SET_GPIO_44_doen_spi1_pad_ss_0_n { \
  72955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72956. _ezchip_macro_read_value_ &= ~(0xFF); \
  72957. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  72958. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72959. }
  72960. #define SET_GPIO_44_doen_spi1_pad_ss_1_n { \
  72961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72962. _ezchip_macro_read_value_ &= ~(0xFF); \
  72963. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  72964. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72965. }
  72966. #define SET_GPIO_44_doen_spi1_pad_txd { \
  72967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72968. _ezchip_macro_read_value_ &= ~(0xFF); \
  72969. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  72970. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72971. }
  72972. #define SET_GPIO_44_doen_spi2_pad_oe_n { \
  72973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72974. _ezchip_macro_read_value_ &= ~(0xFF); \
  72975. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  72976. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72977. }
  72978. #define SET_GPIO_44_doen_spi2_pad_sck_out { \
  72979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72980. _ezchip_macro_read_value_ &= ~(0xFF); \
  72981. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  72982. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72983. }
  72984. #define SET_GPIO_44_doen_spi2_pad_ss_0_n { \
  72985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72986. _ezchip_macro_read_value_ &= ~(0xFF); \
  72987. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  72988. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72989. }
  72990. #define SET_GPIO_44_doen_spi2_pad_ss_1_n { \
  72991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72992. _ezchip_macro_read_value_ &= ~(0xFF); \
  72993. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  72994. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72995. }
  72996. #define SET_GPIO_44_doen_spi2_pad_txd { \
  72997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72998. _ezchip_macro_read_value_ &= ~(0xFF); \
  72999. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  73000. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73001. }
  73002. #define SET_GPIO_44_doen_spi2ahb_pad_oe_n_bit0 { \
  73003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73004. _ezchip_macro_read_value_ &= ~(0xFF); \
  73005. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  73006. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73007. }
  73008. #define SET_GPIO_44_doen_spi2ahb_pad_oe_n_bit1 { \
  73009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73010. _ezchip_macro_read_value_ &= ~(0xFF); \
  73011. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  73012. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73013. }
  73014. #define SET_GPIO_44_doen_spi2ahb_pad_oe_n_bit2 { \
  73015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73016. _ezchip_macro_read_value_ &= ~(0xFF); \
  73017. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  73018. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73019. }
  73020. #define SET_GPIO_44_doen_spi2ahb_pad_oe_n_bit3 { \
  73021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73022. _ezchip_macro_read_value_ &= ~(0xFF); \
  73023. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  73024. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73025. }
  73026. #define SET_GPIO_44_doen_spi2ahb_pad_txd_bit0 { \
  73027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73028. _ezchip_macro_read_value_ &= ~(0xFF); \
  73029. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  73030. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73031. }
  73032. #define SET_GPIO_44_doen_spi2ahb_pad_txd_bit1 { \
  73033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73034. _ezchip_macro_read_value_ &= ~(0xFF); \
  73035. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  73036. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73037. }
  73038. #define SET_GPIO_44_doen_spi2ahb_pad_txd_bit2 { \
  73039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73040. _ezchip_macro_read_value_ &= ~(0xFF); \
  73041. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  73042. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73043. }
  73044. #define SET_GPIO_44_doen_spi2ahb_pad_txd_bit3 { \
  73045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73046. _ezchip_macro_read_value_ &= ~(0xFF); \
  73047. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  73048. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73049. }
  73050. #define SET_GPIO_44_doen_spi3_pad_oe_n { \
  73051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73052. _ezchip_macro_read_value_ &= ~(0xFF); \
  73053. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  73054. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73055. }
  73056. #define SET_GPIO_44_doen_spi3_pad_sck_out { \
  73057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73058. _ezchip_macro_read_value_ &= ~(0xFF); \
  73059. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  73060. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73061. }
  73062. #define SET_GPIO_44_doen_spi3_pad_ss_0_n { \
  73063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73064. _ezchip_macro_read_value_ &= ~(0xFF); \
  73065. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  73066. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73067. }
  73068. #define SET_GPIO_44_doen_spi3_pad_ss_1_n { \
  73069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73070. _ezchip_macro_read_value_ &= ~(0xFF); \
  73071. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  73072. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73073. }
  73074. #define SET_GPIO_44_doen_spi3_pad_txd { \
  73075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73076. _ezchip_macro_read_value_ &= ~(0xFF); \
  73077. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  73078. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73079. }
  73080. #define SET_GPIO_44_doen_uart0_pad_dtrn { \
  73081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73082. _ezchip_macro_read_value_ &= ~(0xFF); \
  73083. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  73084. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73085. }
  73086. #define SET_GPIO_44_doen_uart0_pad_rtsn { \
  73087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73088. _ezchip_macro_read_value_ &= ~(0xFF); \
  73089. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  73090. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73091. }
  73092. #define SET_GPIO_44_doen_uart0_pad_sout { \
  73093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73094. _ezchip_macro_read_value_ &= ~(0xFF); \
  73095. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  73096. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73097. }
  73098. #define SET_GPIO_44_doen_uart1_pad_sout { \
  73099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73100. _ezchip_macro_read_value_ &= ~(0xFF); \
  73101. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  73102. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73103. }
  73104. #define SET_GPIO_44_doen_uart2_pad_dtr_n { \
  73105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73106. _ezchip_macro_read_value_ &= ~(0xFF); \
  73107. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  73108. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73109. }
  73110. #define SET_GPIO_44_doen_uart2_pad_rts_n { \
  73111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73112. _ezchip_macro_read_value_ &= ~(0xFF); \
  73113. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  73114. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73115. }
  73116. #define SET_GPIO_44_doen_uart2_pad_sout { \
  73117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73118. _ezchip_macro_read_value_ &= ~(0xFF); \
  73119. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  73120. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73121. }
  73122. #define SET_GPIO_44_doen_uart3_pad_sout { \
  73123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73124. _ezchip_macro_read_value_ &= ~(0xFF); \
  73125. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  73126. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73127. }
  73128. #define SET_GPIO_44_doen_usb_drv_bus { \
  73129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73130. _ezchip_macro_read_value_ &= ~(0xFF); \
  73131. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  73132. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73133. }
  73134. #define SET_GPIO_45_dout_reverse_(en) { \
  73135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73136. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  73137. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  73138. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73139. }
  73140. #define SET_GPIO_45_dout_LOW { \
  73141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73142. _ezchip_macro_read_value_ &= ~(0xFF); \
  73143. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  73144. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73145. }
  73146. #define SET_GPIO_45_dout_HIGH { \
  73147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73148. _ezchip_macro_read_value_ &= ~(0xFF); \
  73149. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  73150. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73151. }
  73152. #define SET_GPIO_45_dout_clk_gmac_tophyref { \
  73153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73154. _ezchip_macro_read_value_ &= ~(0xFF); \
  73155. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  73156. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73157. }
  73158. #define SET_GPIO_45_dout_cpu_jtag_tdo { \
  73159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73160. _ezchip_macro_read_value_ &= ~(0xFF); \
  73161. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  73162. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73163. }
  73164. #define SET_GPIO_45_dout_cpu_jtag_tdo_oen { \
  73165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73166. _ezchip_macro_read_value_ &= ~(0xFF); \
  73167. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  73168. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73169. }
  73170. #define SET_GPIO_45_dout_dmic_clk_out { \
  73171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73172. _ezchip_macro_read_value_ &= ~(0xFF); \
  73173. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  73174. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73175. }
  73176. #define SET_GPIO_45_dout_dsp_JTDOEn_pad { \
  73177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73178. _ezchip_macro_read_value_ &= ~(0xFF); \
  73179. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  73180. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73181. }
  73182. #define SET_GPIO_45_dout_dsp_JTDO_pad { \
  73183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73184. _ezchip_macro_read_value_ &= ~(0xFF); \
  73185. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  73186. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73187. }
  73188. #define SET_GPIO_45_dout_i2c0_pad_sck_oe { \
  73189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73190. _ezchip_macro_read_value_ &= ~(0xFF); \
  73191. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  73192. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73193. }
  73194. #define SET_GPIO_45_dout_i2c0_pad_sda_oe { \
  73195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73196. _ezchip_macro_read_value_ &= ~(0xFF); \
  73197. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  73198. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73199. }
  73200. #define SET_GPIO_45_dout_i2c1_pad_sck_oe { \
  73201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73202. _ezchip_macro_read_value_ &= ~(0xFF); \
  73203. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  73204. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73205. }
  73206. #define SET_GPIO_45_dout_i2c1_pad_sda_oe { \
  73207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73208. _ezchip_macro_read_value_ &= ~(0xFF); \
  73209. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  73210. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73211. }
  73212. #define SET_GPIO_45_dout_i2c2_pad_sck_oe { \
  73213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73214. _ezchip_macro_read_value_ &= ~(0xFF); \
  73215. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  73216. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73217. }
  73218. #define SET_GPIO_45_dout_i2c2_pad_sda_oe { \
  73219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73220. _ezchip_macro_read_value_ &= ~(0xFF); \
  73221. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  73222. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73223. }
  73224. #define SET_GPIO_45_dout_i2c3_pad_sck_oe { \
  73225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73226. _ezchip_macro_read_value_ &= ~(0xFF); \
  73227. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  73228. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73229. }
  73230. #define SET_GPIO_45_dout_i2c3_pad_sda_oe { \
  73231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73232. _ezchip_macro_read_value_ &= ~(0xFF); \
  73233. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  73234. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73235. }
  73236. #define SET_GPIO_45_dout_i2srx_bclk_out { \
  73237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73238. _ezchip_macro_read_value_ &= ~(0xFF); \
  73239. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  73240. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73241. }
  73242. #define SET_GPIO_45_dout_i2srx_bclk_out_oen { \
  73243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73244. _ezchip_macro_read_value_ &= ~(0xFF); \
  73245. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  73246. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73247. }
  73248. #define SET_GPIO_45_dout_i2srx_lrck_out { \
  73249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73250. _ezchip_macro_read_value_ &= ~(0xFF); \
  73251. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  73252. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73253. }
  73254. #define SET_GPIO_45_dout_i2srx_lrck_out_oen { \
  73255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73256. _ezchip_macro_read_value_ &= ~(0xFF); \
  73257. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  73258. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73259. }
  73260. #define SET_GPIO_45_dout_i2srx_mclk_out { \
  73261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73262. _ezchip_macro_read_value_ &= ~(0xFF); \
  73263. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  73264. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73265. }
  73266. #define SET_GPIO_45_dout_i2stx_bclk_out { \
  73267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73268. _ezchip_macro_read_value_ &= ~(0xFF); \
  73269. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  73270. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73271. }
  73272. #define SET_GPIO_45_dout_i2stx_bclk_out_oen { \
  73273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73274. _ezchip_macro_read_value_ &= ~(0xFF); \
  73275. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  73276. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73277. }
  73278. #define SET_GPIO_45_dout_i2stx_lrck_out { \
  73279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73280. _ezchip_macro_read_value_ &= ~(0xFF); \
  73281. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  73282. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73283. }
  73284. #define SET_GPIO_45_dout_i2stx_lrckout_oen { \
  73285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73286. _ezchip_macro_read_value_ &= ~(0xFF); \
  73287. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  73288. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73289. }
  73290. #define SET_GPIO_45_dout_i2stx_mclk_out { \
  73291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73292. _ezchip_macro_read_value_ &= ~(0xFF); \
  73293. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  73294. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73295. }
  73296. #define SET_GPIO_45_dout_i2stx_sdout0 { \
  73297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73298. _ezchip_macro_read_value_ &= ~(0xFF); \
  73299. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  73300. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73301. }
  73302. #define SET_GPIO_45_dout_i2stx_sdout1 { \
  73303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73304. _ezchip_macro_read_value_ &= ~(0xFF); \
  73305. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  73306. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73307. }
  73308. #define SET_GPIO_45_dout_lcd_pad_csm_n { \
  73309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73310. _ezchip_macro_read_value_ &= ~(0xFF); \
  73311. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  73312. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73313. }
  73314. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit0 { \
  73315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73316. _ezchip_macro_read_value_ &= ~(0xFF); \
  73317. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  73318. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73319. }
  73320. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit1 { \
  73321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73322. _ezchip_macro_read_value_ &= ~(0xFF); \
  73323. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  73324. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73325. }
  73326. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit2 { \
  73327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73328. _ezchip_macro_read_value_ &= ~(0xFF); \
  73329. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  73330. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73331. }
  73332. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit3 { \
  73333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73334. _ezchip_macro_read_value_ &= ~(0xFF); \
  73335. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  73336. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73337. }
  73338. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit4 { \
  73339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73340. _ezchip_macro_read_value_ &= ~(0xFF); \
  73341. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  73342. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73343. }
  73344. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit5 { \
  73345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73346. _ezchip_macro_read_value_ &= ~(0xFF); \
  73347. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  73348. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73349. }
  73350. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit6 { \
  73351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73352. _ezchip_macro_read_value_ &= ~(0xFF); \
  73353. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  73354. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73355. }
  73356. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit7 { \
  73357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73358. _ezchip_macro_read_value_ &= ~(0xFF); \
  73359. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  73360. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73361. }
  73362. #define SET_GPIO_45_dout_pwm_pad_out_bit0 { \
  73363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73364. _ezchip_macro_read_value_ &= ~(0xFF); \
  73365. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  73366. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73367. }
  73368. #define SET_GPIO_45_dout_pwm_pad_out_bit1 { \
  73369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73370. _ezchip_macro_read_value_ &= ~(0xFF); \
  73371. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  73372. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73373. }
  73374. #define SET_GPIO_45_dout_pwm_pad_out_bit2 { \
  73375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73376. _ezchip_macro_read_value_ &= ~(0xFF); \
  73377. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  73378. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73379. }
  73380. #define SET_GPIO_45_dout_pwm_pad_out_bit3 { \
  73381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73382. _ezchip_macro_read_value_ &= ~(0xFF); \
  73383. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  73384. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73385. }
  73386. #define SET_GPIO_45_dout_pwm_pad_out_bit4 { \
  73387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73388. _ezchip_macro_read_value_ &= ~(0xFF); \
  73389. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  73390. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73391. }
  73392. #define SET_GPIO_45_dout_pwm_pad_out_bit5 { \
  73393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73394. _ezchip_macro_read_value_ &= ~(0xFF); \
  73395. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  73396. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73397. }
  73398. #define SET_GPIO_45_dout_pwm_pad_out_bit6 { \
  73399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73400. _ezchip_macro_read_value_ &= ~(0xFF); \
  73401. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  73402. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73403. }
  73404. #define SET_GPIO_45_dout_pwm_pad_out_bit7 { \
  73405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73406. _ezchip_macro_read_value_ &= ~(0xFF); \
  73407. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  73408. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73409. }
  73410. #define SET_GPIO_45_dout_pwmdac_left_out { \
  73411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73412. _ezchip_macro_read_value_ &= ~(0xFF); \
  73413. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  73414. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73415. }
  73416. #define SET_GPIO_45_dout_pwmdac_right_out { \
  73417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73418. _ezchip_macro_read_value_ &= ~(0xFF); \
  73419. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  73420. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73421. }
  73422. #define SET_GPIO_45_dout_qspi_csn1_out { \
  73423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73424. _ezchip_macro_read_value_ &= ~(0xFF); \
  73425. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  73426. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73427. }
  73428. #define SET_GPIO_45_dout_qspi_csn2_out { \
  73429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73430. _ezchip_macro_read_value_ &= ~(0xFF); \
  73431. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  73432. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73433. }
  73434. #define SET_GPIO_45_dout_qspi_csn3_out { \
  73435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73436. _ezchip_macro_read_value_ &= ~(0xFF); \
  73437. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  73438. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73439. }
  73440. #define SET_GPIO_45_dout_register23_SCFG_cmsensor_rst0 { \
  73441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73442. _ezchip_macro_read_value_ &= ~(0xFF); \
  73443. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  73444. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73445. }
  73446. #define SET_GPIO_45_dout_register23_SCFG_cmsensor_rst1 { \
  73447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73448. _ezchip_macro_read_value_ &= ~(0xFF); \
  73449. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  73450. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73451. }
  73452. #define SET_GPIO_45_dout_register32_SCFG_gmac_phy_rstn { \
  73453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73454. _ezchip_macro_read_value_ &= ~(0xFF); \
  73455. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  73456. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73457. }
  73458. #define SET_GPIO_45_dout_sdio0_pad_card_power_en { \
  73459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73460. _ezchip_macro_read_value_ &= ~(0xFF); \
  73461. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  73462. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73463. }
  73464. #define SET_GPIO_45_dout_sdio0_pad_cclk_out { \
  73465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73466. _ezchip_macro_read_value_ &= ~(0xFF); \
  73467. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  73468. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73469. }
  73470. #define SET_GPIO_45_dout_sdio0_pad_ccmd_oe { \
  73471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73472. _ezchip_macro_read_value_ &= ~(0xFF); \
  73473. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  73474. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73475. }
  73476. #define SET_GPIO_45_dout_sdio0_pad_ccmd_out { \
  73477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73478. _ezchip_macro_read_value_ &= ~(0xFF); \
  73479. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  73480. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73481. }
  73482. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit0 { \
  73483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73484. _ezchip_macro_read_value_ &= ~(0xFF); \
  73485. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  73486. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73487. }
  73488. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit1 { \
  73489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73490. _ezchip_macro_read_value_ &= ~(0xFF); \
  73491. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  73492. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73493. }
  73494. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit2 { \
  73495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73496. _ezchip_macro_read_value_ &= ~(0xFF); \
  73497. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  73498. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73499. }
  73500. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit3 { \
  73501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73502. _ezchip_macro_read_value_ &= ~(0xFF); \
  73503. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  73504. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73505. }
  73506. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit4 { \
  73507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73508. _ezchip_macro_read_value_ &= ~(0xFF); \
  73509. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  73510. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73511. }
  73512. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit5 { \
  73513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73514. _ezchip_macro_read_value_ &= ~(0xFF); \
  73515. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  73516. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73517. }
  73518. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit6 { \
  73519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73520. _ezchip_macro_read_value_ &= ~(0xFF); \
  73521. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  73522. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73523. }
  73524. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit7 { \
  73525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73526. _ezchip_macro_read_value_ &= ~(0xFF); \
  73527. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  73528. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73529. }
  73530. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit0 { \
  73531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73532. _ezchip_macro_read_value_ &= ~(0xFF); \
  73533. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  73534. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73535. }
  73536. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit1 { \
  73537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73538. _ezchip_macro_read_value_ &= ~(0xFF); \
  73539. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  73540. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73541. }
  73542. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit2 { \
  73543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73544. _ezchip_macro_read_value_ &= ~(0xFF); \
  73545. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  73546. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73547. }
  73548. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit3 { \
  73549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73550. _ezchip_macro_read_value_ &= ~(0xFF); \
  73551. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  73552. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73553. }
  73554. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit4 { \
  73555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73556. _ezchip_macro_read_value_ &= ~(0xFF); \
  73557. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  73558. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73559. }
  73560. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit5 { \
  73561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73562. _ezchip_macro_read_value_ &= ~(0xFF); \
  73563. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  73564. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73565. }
  73566. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit6 { \
  73567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73568. _ezchip_macro_read_value_ &= ~(0xFF); \
  73569. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  73570. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73571. }
  73572. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit7 { \
  73573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73574. _ezchip_macro_read_value_ &= ~(0xFF); \
  73575. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  73576. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73577. }
  73578. #define SET_GPIO_45_dout_sdio0_pad_rst_n { \
  73579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73580. _ezchip_macro_read_value_ &= ~(0xFF); \
  73581. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  73582. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73583. }
  73584. #define SET_GPIO_45_dout_sdio1_pad_card_power_en { \
  73585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73586. _ezchip_macro_read_value_ &= ~(0xFF); \
  73587. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  73588. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73589. }
  73590. #define SET_GPIO_45_dout_sdio1_pad_cclk_out { \
  73591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73592. _ezchip_macro_read_value_ &= ~(0xFF); \
  73593. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  73594. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73595. }
  73596. #define SET_GPIO_45_dout_sdio1_pad_ccmd_oe { \
  73597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73598. _ezchip_macro_read_value_ &= ~(0xFF); \
  73599. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  73600. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73601. }
  73602. #define SET_GPIO_45_dout_sdio1_pad_ccmd_out { \
  73603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73604. _ezchip_macro_read_value_ &= ~(0xFF); \
  73605. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  73606. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73607. }
  73608. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit0 { \
  73609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73610. _ezchip_macro_read_value_ &= ~(0xFF); \
  73611. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  73612. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73613. }
  73614. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit1 { \
  73615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73616. _ezchip_macro_read_value_ &= ~(0xFF); \
  73617. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  73618. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73619. }
  73620. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit2 { \
  73621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73622. _ezchip_macro_read_value_ &= ~(0xFF); \
  73623. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  73624. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73625. }
  73626. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit3 { \
  73627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73628. _ezchip_macro_read_value_ &= ~(0xFF); \
  73629. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  73630. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73631. }
  73632. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit4 { \
  73633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73634. _ezchip_macro_read_value_ &= ~(0xFF); \
  73635. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  73636. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73637. }
  73638. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit5 { \
  73639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73640. _ezchip_macro_read_value_ &= ~(0xFF); \
  73641. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  73642. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73643. }
  73644. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit6 { \
  73645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73646. _ezchip_macro_read_value_ &= ~(0xFF); \
  73647. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  73648. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73649. }
  73650. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit7 { \
  73651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73652. _ezchip_macro_read_value_ &= ~(0xFF); \
  73653. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  73654. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73655. }
  73656. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit0 { \
  73657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73658. _ezchip_macro_read_value_ &= ~(0xFF); \
  73659. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  73660. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73661. }
  73662. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit1 { \
  73663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73664. _ezchip_macro_read_value_ &= ~(0xFF); \
  73665. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  73666. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73667. }
  73668. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit2 { \
  73669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73670. _ezchip_macro_read_value_ &= ~(0xFF); \
  73671. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  73672. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73673. }
  73674. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit3 { \
  73675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73676. _ezchip_macro_read_value_ &= ~(0xFF); \
  73677. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  73678. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73679. }
  73680. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit4 { \
  73681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73682. _ezchip_macro_read_value_ &= ~(0xFF); \
  73683. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  73684. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73685. }
  73686. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit5 { \
  73687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73688. _ezchip_macro_read_value_ &= ~(0xFF); \
  73689. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  73690. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73691. }
  73692. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit6 { \
  73693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73694. _ezchip_macro_read_value_ &= ~(0xFF); \
  73695. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  73696. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73697. }
  73698. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit7 { \
  73699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73700. _ezchip_macro_read_value_ &= ~(0xFF); \
  73701. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  73702. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73703. }
  73704. #define SET_GPIO_45_dout_sdio1_pad_rst_n { \
  73705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73706. _ezchip_macro_read_value_ &= ~(0xFF); \
  73707. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  73708. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73709. }
  73710. #define SET_GPIO_45_dout_spdif_tx_sdout { \
  73711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73712. _ezchip_macro_read_value_ &= ~(0xFF); \
  73713. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  73714. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73715. }
  73716. #define SET_GPIO_45_dout_spdif_tx_sdout_oen { \
  73717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73718. _ezchip_macro_read_value_ &= ~(0xFF); \
  73719. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  73720. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73721. }
  73722. #define SET_GPIO_45_dout_spi0_pad_oe_n { \
  73723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73724. _ezchip_macro_read_value_ &= ~(0xFF); \
  73725. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  73726. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73727. }
  73728. #define SET_GPIO_45_dout_spi0_pad_sck_out { \
  73729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73730. _ezchip_macro_read_value_ &= ~(0xFF); \
  73731. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  73732. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73733. }
  73734. #define SET_GPIO_45_dout_spi0_pad_ss_0_n { \
  73735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73736. _ezchip_macro_read_value_ &= ~(0xFF); \
  73737. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  73738. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73739. }
  73740. #define SET_GPIO_45_dout_spi0_pad_ss_1_n { \
  73741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73742. _ezchip_macro_read_value_ &= ~(0xFF); \
  73743. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  73744. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73745. }
  73746. #define SET_GPIO_45_dout_spi0_pad_txd { \
  73747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73748. _ezchip_macro_read_value_ &= ~(0xFF); \
  73749. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  73750. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73751. }
  73752. #define SET_GPIO_45_dout_spi1_pad_oe_n { \
  73753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73754. _ezchip_macro_read_value_ &= ~(0xFF); \
  73755. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  73756. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73757. }
  73758. #define SET_GPIO_45_dout_spi1_pad_sck_out { \
  73759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73760. _ezchip_macro_read_value_ &= ~(0xFF); \
  73761. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  73762. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73763. }
  73764. #define SET_GPIO_45_dout_spi1_pad_ss_0_n { \
  73765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73766. _ezchip_macro_read_value_ &= ~(0xFF); \
  73767. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  73768. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73769. }
  73770. #define SET_GPIO_45_dout_spi1_pad_ss_1_n { \
  73771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73772. _ezchip_macro_read_value_ &= ~(0xFF); \
  73773. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  73774. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73775. }
  73776. #define SET_GPIO_45_dout_spi1_pad_txd { \
  73777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73778. _ezchip_macro_read_value_ &= ~(0xFF); \
  73779. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  73780. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73781. }
  73782. #define SET_GPIO_45_dout_spi2_pad_oe_n { \
  73783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73784. _ezchip_macro_read_value_ &= ~(0xFF); \
  73785. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  73786. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73787. }
  73788. #define SET_GPIO_45_dout_spi2_pad_sck_out { \
  73789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73790. _ezchip_macro_read_value_ &= ~(0xFF); \
  73791. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  73792. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73793. }
  73794. #define SET_GPIO_45_dout_spi2_pad_ss_0_n { \
  73795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73796. _ezchip_macro_read_value_ &= ~(0xFF); \
  73797. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  73798. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73799. }
  73800. #define SET_GPIO_45_dout_spi2_pad_ss_1_n { \
  73801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73802. _ezchip_macro_read_value_ &= ~(0xFF); \
  73803. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  73804. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73805. }
  73806. #define SET_GPIO_45_dout_spi2_pad_txd { \
  73807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73808. _ezchip_macro_read_value_ &= ~(0xFF); \
  73809. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  73810. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73811. }
  73812. #define SET_GPIO_45_dout_spi2ahb_pad_oe_n_bit0 { \
  73813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73814. _ezchip_macro_read_value_ &= ~(0xFF); \
  73815. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  73816. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73817. }
  73818. #define SET_GPIO_45_dout_spi2ahb_pad_oe_n_bit1 { \
  73819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73820. _ezchip_macro_read_value_ &= ~(0xFF); \
  73821. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  73822. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73823. }
  73824. #define SET_GPIO_45_dout_spi2ahb_pad_oe_n_bit2 { \
  73825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73826. _ezchip_macro_read_value_ &= ~(0xFF); \
  73827. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  73828. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73829. }
  73830. #define SET_GPIO_45_dout_spi2ahb_pad_oe_n_bit3 { \
  73831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73832. _ezchip_macro_read_value_ &= ~(0xFF); \
  73833. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  73834. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73835. }
  73836. #define SET_GPIO_45_dout_spi2ahb_pad_txd_bit0 { \
  73837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73838. _ezchip_macro_read_value_ &= ~(0xFF); \
  73839. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  73840. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73841. }
  73842. #define SET_GPIO_45_dout_spi2ahb_pad_txd_bit1 { \
  73843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73844. _ezchip_macro_read_value_ &= ~(0xFF); \
  73845. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  73846. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73847. }
  73848. #define SET_GPIO_45_dout_spi2ahb_pad_txd_bit2 { \
  73849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73850. _ezchip_macro_read_value_ &= ~(0xFF); \
  73851. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  73852. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73853. }
  73854. #define SET_GPIO_45_dout_spi2ahb_pad_txd_bit3 { \
  73855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73856. _ezchip_macro_read_value_ &= ~(0xFF); \
  73857. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  73858. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73859. }
  73860. #define SET_GPIO_45_dout_spi3_pad_oe_n { \
  73861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73862. _ezchip_macro_read_value_ &= ~(0xFF); \
  73863. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  73864. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73865. }
  73866. #define SET_GPIO_45_dout_spi3_pad_sck_out { \
  73867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73868. _ezchip_macro_read_value_ &= ~(0xFF); \
  73869. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  73870. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73871. }
  73872. #define SET_GPIO_45_dout_spi3_pad_ss_0_n { \
  73873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73874. _ezchip_macro_read_value_ &= ~(0xFF); \
  73875. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  73876. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73877. }
  73878. #define SET_GPIO_45_dout_spi3_pad_ss_1_n { \
  73879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73880. _ezchip_macro_read_value_ &= ~(0xFF); \
  73881. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  73882. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73883. }
  73884. #define SET_GPIO_45_dout_spi3_pad_txd { \
  73885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73886. _ezchip_macro_read_value_ &= ~(0xFF); \
  73887. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  73888. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73889. }
  73890. #define SET_GPIO_45_dout_uart0_pad_dtrn { \
  73891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73892. _ezchip_macro_read_value_ &= ~(0xFF); \
  73893. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  73894. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73895. }
  73896. #define SET_GPIO_45_dout_uart0_pad_rtsn { \
  73897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73898. _ezchip_macro_read_value_ &= ~(0xFF); \
  73899. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  73900. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73901. }
  73902. #define SET_GPIO_45_dout_uart0_pad_sout { \
  73903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73904. _ezchip_macro_read_value_ &= ~(0xFF); \
  73905. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  73906. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73907. }
  73908. #define SET_GPIO_45_dout_uart1_pad_sout { \
  73909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73910. _ezchip_macro_read_value_ &= ~(0xFF); \
  73911. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  73912. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73913. }
  73914. #define SET_GPIO_45_dout_uart2_pad_dtr_n { \
  73915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73916. _ezchip_macro_read_value_ &= ~(0xFF); \
  73917. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  73918. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73919. }
  73920. #define SET_GPIO_45_dout_uart2_pad_rts_n { \
  73921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73922. _ezchip_macro_read_value_ &= ~(0xFF); \
  73923. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  73924. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73925. }
  73926. #define SET_GPIO_45_dout_uart2_pad_sout { \
  73927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73928. _ezchip_macro_read_value_ &= ~(0xFF); \
  73929. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  73930. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73931. }
  73932. #define SET_GPIO_45_dout_uart3_pad_sout { \
  73933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73934. _ezchip_macro_read_value_ &= ~(0xFF); \
  73935. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  73936. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73937. }
  73938. #define SET_GPIO_45_dout_usb_drv_bus { \
  73939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73940. _ezchip_macro_read_value_ &= ~(0xFF); \
  73941. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  73942. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73943. }
  73944. #define SET_GPIO_45_doen_reverse_(en) { \
  73945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73946. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  73947. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  73948. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73949. }
  73950. #define SET_GPIO_45_doen_LOW { \
  73951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73952. _ezchip_macro_read_value_ &= ~(0xFF); \
  73953. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  73954. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73955. }
  73956. #define SET_GPIO_45_doen_HIGH { \
  73957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73958. _ezchip_macro_read_value_ &= ~(0xFF); \
  73959. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  73960. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73961. }
  73962. #define SET_GPIO_45_doen_clk_gmac_tophyref { \
  73963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73964. _ezchip_macro_read_value_ &= ~(0xFF); \
  73965. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  73966. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73967. }
  73968. #define SET_GPIO_45_doen_cpu_jtag_tdo { \
  73969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73970. _ezchip_macro_read_value_ &= ~(0xFF); \
  73971. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  73972. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73973. }
  73974. #define SET_GPIO_45_doen_cpu_jtag_tdo_oen { \
  73975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73976. _ezchip_macro_read_value_ &= ~(0xFF); \
  73977. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  73978. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73979. }
  73980. #define SET_GPIO_45_doen_dmic_clk_out { \
  73981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73982. _ezchip_macro_read_value_ &= ~(0xFF); \
  73983. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  73984. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73985. }
  73986. #define SET_GPIO_45_doen_dsp_JTDOEn_pad { \
  73987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73988. _ezchip_macro_read_value_ &= ~(0xFF); \
  73989. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  73990. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73991. }
  73992. #define SET_GPIO_45_doen_dsp_JTDO_pad { \
  73993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73994. _ezchip_macro_read_value_ &= ~(0xFF); \
  73995. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  73996. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73997. }
  73998. #define SET_GPIO_45_doen_i2c0_pad_sck_oe { \
  73999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74000. _ezchip_macro_read_value_ &= ~(0xFF); \
  74001. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  74002. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74003. }
  74004. #define SET_GPIO_45_doen_i2c0_pad_sda_oe { \
  74005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74006. _ezchip_macro_read_value_ &= ~(0xFF); \
  74007. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  74008. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74009. }
  74010. #define SET_GPIO_45_doen_i2c1_pad_sck_oe { \
  74011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74012. _ezchip_macro_read_value_ &= ~(0xFF); \
  74013. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  74014. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74015. }
  74016. #define SET_GPIO_45_doen_i2c1_pad_sda_oe { \
  74017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74018. _ezchip_macro_read_value_ &= ~(0xFF); \
  74019. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  74020. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74021. }
  74022. #define SET_GPIO_45_doen_i2c2_pad_sck_oe { \
  74023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74024. _ezchip_macro_read_value_ &= ~(0xFF); \
  74025. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  74026. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74027. }
  74028. #define SET_GPIO_45_doen_i2c2_pad_sda_oe { \
  74029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74030. _ezchip_macro_read_value_ &= ~(0xFF); \
  74031. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  74032. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74033. }
  74034. #define SET_GPIO_45_doen_i2c3_pad_sck_oe { \
  74035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74036. _ezchip_macro_read_value_ &= ~(0xFF); \
  74037. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  74038. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74039. }
  74040. #define SET_GPIO_45_doen_i2c3_pad_sda_oe { \
  74041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74042. _ezchip_macro_read_value_ &= ~(0xFF); \
  74043. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  74044. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74045. }
  74046. #define SET_GPIO_45_doen_i2srx_bclk_out { \
  74047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74048. _ezchip_macro_read_value_ &= ~(0xFF); \
  74049. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  74050. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74051. }
  74052. #define SET_GPIO_45_doen_i2srx_bclk_out_oen { \
  74053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74054. _ezchip_macro_read_value_ &= ~(0xFF); \
  74055. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  74056. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74057. }
  74058. #define SET_GPIO_45_doen_i2srx_lrck_out { \
  74059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74060. _ezchip_macro_read_value_ &= ~(0xFF); \
  74061. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  74062. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74063. }
  74064. #define SET_GPIO_45_doen_i2srx_lrck_out_oen { \
  74065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74066. _ezchip_macro_read_value_ &= ~(0xFF); \
  74067. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  74068. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74069. }
  74070. #define SET_GPIO_45_doen_i2srx_mclk_out { \
  74071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74072. _ezchip_macro_read_value_ &= ~(0xFF); \
  74073. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  74074. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74075. }
  74076. #define SET_GPIO_45_doen_i2stx_bclk_out { \
  74077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74078. _ezchip_macro_read_value_ &= ~(0xFF); \
  74079. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  74080. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74081. }
  74082. #define SET_GPIO_45_doen_i2stx_bclk_out_oen { \
  74083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74084. _ezchip_macro_read_value_ &= ~(0xFF); \
  74085. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  74086. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74087. }
  74088. #define SET_GPIO_45_doen_i2stx_lrck_out { \
  74089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74090. _ezchip_macro_read_value_ &= ~(0xFF); \
  74091. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  74092. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74093. }
  74094. #define SET_GPIO_45_doen_i2stx_lrckout_oen { \
  74095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74096. _ezchip_macro_read_value_ &= ~(0xFF); \
  74097. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  74098. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74099. }
  74100. #define SET_GPIO_45_doen_i2stx_mclk_out { \
  74101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74102. _ezchip_macro_read_value_ &= ~(0xFF); \
  74103. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  74104. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74105. }
  74106. #define SET_GPIO_45_doen_i2stx_sdout0 { \
  74107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74108. _ezchip_macro_read_value_ &= ~(0xFF); \
  74109. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  74110. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74111. }
  74112. #define SET_GPIO_45_doen_i2stx_sdout1 { \
  74113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74114. _ezchip_macro_read_value_ &= ~(0xFF); \
  74115. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  74116. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74117. }
  74118. #define SET_GPIO_45_doen_lcd_pad_csm_n { \
  74119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74120. _ezchip_macro_read_value_ &= ~(0xFF); \
  74121. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  74122. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74123. }
  74124. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit0 { \
  74125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74126. _ezchip_macro_read_value_ &= ~(0xFF); \
  74127. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  74128. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74129. }
  74130. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit1 { \
  74131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74132. _ezchip_macro_read_value_ &= ~(0xFF); \
  74133. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  74134. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74135. }
  74136. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit2 { \
  74137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74138. _ezchip_macro_read_value_ &= ~(0xFF); \
  74139. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  74140. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74141. }
  74142. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit3 { \
  74143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74144. _ezchip_macro_read_value_ &= ~(0xFF); \
  74145. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  74146. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74147. }
  74148. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit4 { \
  74149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74150. _ezchip_macro_read_value_ &= ~(0xFF); \
  74151. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  74152. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74153. }
  74154. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit5 { \
  74155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74156. _ezchip_macro_read_value_ &= ~(0xFF); \
  74157. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  74158. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74159. }
  74160. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit6 { \
  74161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74162. _ezchip_macro_read_value_ &= ~(0xFF); \
  74163. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  74164. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74165. }
  74166. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit7 { \
  74167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74168. _ezchip_macro_read_value_ &= ~(0xFF); \
  74169. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  74170. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74171. }
  74172. #define SET_GPIO_45_doen_pwm_pad_out_bit0 { \
  74173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74174. _ezchip_macro_read_value_ &= ~(0xFF); \
  74175. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  74176. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74177. }
  74178. #define SET_GPIO_45_doen_pwm_pad_out_bit1 { \
  74179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74180. _ezchip_macro_read_value_ &= ~(0xFF); \
  74181. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  74182. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74183. }
  74184. #define SET_GPIO_45_doen_pwm_pad_out_bit2 { \
  74185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74186. _ezchip_macro_read_value_ &= ~(0xFF); \
  74187. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  74188. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74189. }
  74190. #define SET_GPIO_45_doen_pwm_pad_out_bit3 { \
  74191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74192. _ezchip_macro_read_value_ &= ~(0xFF); \
  74193. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  74194. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74195. }
  74196. #define SET_GPIO_45_doen_pwm_pad_out_bit4 { \
  74197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74198. _ezchip_macro_read_value_ &= ~(0xFF); \
  74199. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  74200. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74201. }
  74202. #define SET_GPIO_45_doen_pwm_pad_out_bit5 { \
  74203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74204. _ezchip_macro_read_value_ &= ~(0xFF); \
  74205. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  74206. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74207. }
  74208. #define SET_GPIO_45_doen_pwm_pad_out_bit6 { \
  74209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74210. _ezchip_macro_read_value_ &= ~(0xFF); \
  74211. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  74212. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74213. }
  74214. #define SET_GPIO_45_doen_pwm_pad_out_bit7 { \
  74215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74216. _ezchip_macro_read_value_ &= ~(0xFF); \
  74217. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  74218. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74219. }
  74220. #define SET_GPIO_45_doen_pwmdac_left_out { \
  74221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74222. _ezchip_macro_read_value_ &= ~(0xFF); \
  74223. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  74224. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74225. }
  74226. #define SET_GPIO_45_doen_pwmdac_right_out { \
  74227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74228. _ezchip_macro_read_value_ &= ~(0xFF); \
  74229. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  74230. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74231. }
  74232. #define SET_GPIO_45_doen_qspi_csn1_out { \
  74233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74234. _ezchip_macro_read_value_ &= ~(0xFF); \
  74235. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  74236. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74237. }
  74238. #define SET_GPIO_45_doen_qspi_csn2_out { \
  74239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74240. _ezchip_macro_read_value_ &= ~(0xFF); \
  74241. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  74242. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74243. }
  74244. #define SET_GPIO_45_doen_qspi_csn3_out { \
  74245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74246. _ezchip_macro_read_value_ &= ~(0xFF); \
  74247. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  74248. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74249. }
  74250. #define SET_GPIO_45_doen_register23_SCFG_cmsensor_rst0 { \
  74251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74252. _ezchip_macro_read_value_ &= ~(0xFF); \
  74253. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  74254. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74255. }
  74256. #define SET_GPIO_45_doen_register23_SCFG_cmsensor_rst1 { \
  74257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74258. _ezchip_macro_read_value_ &= ~(0xFF); \
  74259. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  74260. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74261. }
  74262. #define SET_GPIO_45_doen_register32_SCFG_gmac_phy_rstn { \
  74263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74264. _ezchip_macro_read_value_ &= ~(0xFF); \
  74265. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  74266. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74267. }
  74268. #define SET_GPIO_45_doen_sdio0_pad_card_power_en { \
  74269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74270. _ezchip_macro_read_value_ &= ~(0xFF); \
  74271. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  74272. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74273. }
  74274. #define SET_GPIO_45_doen_sdio0_pad_cclk_out { \
  74275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74276. _ezchip_macro_read_value_ &= ~(0xFF); \
  74277. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  74278. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74279. }
  74280. #define SET_GPIO_45_doen_sdio0_pad_ccmd_oe { \
  74281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74282. _ezchip_macro_read_value_ &= ~(0xFF); \
  74283. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  74284. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74285. }
  74286. #define SET_GPIO_45_doen_sdio0_pad_ccmd_out { \
  74287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74288. _ezchip_macro_read_value_ &= ~(0xFF); \
  74289. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  74290. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74291. }
  74292. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit0 { \
  74293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74294. _ezchip_macro_read_value_ &= ~(0xFF); \
  74295. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  74296. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74297. }
  74298. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit1 { \
  74299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74300. _ezchip_macro_read_value_ &= ~(0xFF); \
  74301. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  74302. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74303. }
  74304. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit2 { \
  74305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74306. _ezchip_macro_read_value_ &= ~(0xFF); \
  74307. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  74308. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74309. }
  74310. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit3 { \
  74311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74312. _ezchip_macro_read_value_ &= ~(0xFF); \
  74313. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  74314. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74315. }
  74316. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit4 { \
  74317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74318. _ezchip_macro_read_value_ &= ~(0xFF); \
  74319. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  74320. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74321. }
  74322. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit5 { \
  74323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74324. _ezchip_macro_read_value_ &= ~(0xFF); \
  74325. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  74326. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74327. }
  74328. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit6 { \
  74329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74330. _ezchip_macro_read_value_ &= ~(0xFF); \
  74331. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  74332. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74333. }
  74334. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit7 { \
  74335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74336. _ezchip_macro_read_value_ &= ~(0xFF); \
  74337. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  74338. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74339. }
  74340. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit0 { \
  74341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74342. _ezchip_macro_read_value_ &= ~(0xFF); \
  74343. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  74344. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74345. }
  74346. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit1 { \
  74347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74348. _ezchip_macro_read_value_ &= ~(0xFF); \
  74349. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  74350. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74351. }
  74352. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit2 { \
  74353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74354. _ezchip_macro_read_value_ &= ~(0xFF); \
  74355. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  74356. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74357. }
  74358. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit3 { \
  74359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74360. _ezchip_macro_read_value_ &= ~(0xFF); \
  74361. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  74362. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74363. }
  74364. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit4 { \
  74365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74366. _ezchip_macro_read_value_ &= ~(0xFF); \
  74367. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  74368. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74369. }
  74370. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit5 { \
  74371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74372. _ezchip_macro_read_value_ &= ~(0xFF); \
  74373. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  74374. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74375. }
  74376. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit6 { \
  74377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74378. _ezchip_macro_read_value_ &= ~(0xFF); \
  74379. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  74380. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74381. }
  74382. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit7 { \
  74383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74384. _ezchip_macro_read_value_ &= ~(0xFF); \
  74385. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  74386. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74387. }
  74388. #define SET_GPIO_45_doen_sdio0_pad_rst_n { \
  74389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74390. _ezchip_macro_read_value_ &= ~(0xFF); \
  74391. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  74392. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74393. }
  74394. #define SET_GPIO_45_doen_sdio1_pad_card_power_en { \
  74395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74396. _ezchip_macro_read_value_ &= ~(0xFF); \
  74397. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  74398. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74399. }
  74400. #define SET_GPIO_45_doen_sdio1_pad_cclk_out { \
  74401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74402. _ezchip_macro_read_value_ &= ~(0xFF); \
  74403. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  74404. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74405. }
  74406. #define SET_GPIO_45_doen_sdio1_pad_ccmd_oe { \
  74407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74408. _ezchip_macro_read_value_ &= ~(0xFF); \
  74409. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  74410. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74411. }
  74412. #define SET_GPIO_45_doen_sdio1_pad_ccmd_out { \
  74413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74414. _ezchip_macro_read_value_ &= ~(0xFF); \
  74415. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  74416. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74417. }
  74418. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit0 { \
  74419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74420. _ezchip_macro_read_value_ &= ~(0xFF); \
  74421. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  74422. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74423. }
  74424. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit1 { \
  74425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74426. _ezchip_macro_read_value_ &= ~(0xFF); \
  74427. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  74428. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74429. }
  74430. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit2 { \
  74431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74432. _ezchip_macro_read_value_ &= ~(0xFF); \
  74433. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  74434. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74435. }
  74436. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit3 { \
  74437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74438. _ezchip_macro_read_value_ &= ~(0xFF); \
  74439. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  74440. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74441. }
  74442. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit4 { \
  74443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74444. _ezchip_macro_read_value_ &= ~(0xFF); \
  74445. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  74446. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74447. }
  74448. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit5 { \
  74449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74450. _ezchip_macro_read_value_ &= ~(0xFF); \
  74451. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  74452. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74453. }
  74454. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit6 { \
  74455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74456. _ezchip_macro_read_value_ &= ~(0xFF); \
  74457. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  74458. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74459. }
  74460. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit7 { \
  74461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74462. _ezchip_macro_read_value_ &= ~(0xFF); \
  74463. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  74464. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74465. }
  74466. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit0 { \
  74467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74468. _ezchip_macro_read_value_ &= ~(0xFF); \
  74469. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  74470. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74471. }
  74472. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit1 { \
  74473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74474. _ezchip_macro_read_value_ &= ~(0xFF); \
  74475. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  74476. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74477. }
  74478. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit2 { \
  74479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74480. _ezchip_macro_read_value_ &= ~(0xFF); \
  74481. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  74482. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74483. }
  74484. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit3 { \
  74485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74486. _ezchip_macro_read_value_ &= ~(0xFF); \
  74487. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  74488. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74489. }
  74490. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit4 { \
  74491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74492. _ezchip_macro_read_value_ &= ~(0xFF); \
  74493. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  74494. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74495. }
  74496. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit5 { \
  74497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74498. _ezchip_macro_read_value_ &= ~(0xFF); \
  74499. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  74500. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74501. }
  74502. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit6 { \
  74503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74504. _ezchip_macro_read_value_ &= ~(0xFF); \
  74505. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  74506. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74507. }
  74508. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit7 { \
  74509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74510. _ezchip_macro_read_value_ &= ~(0xFF); \
  74511. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  74512. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74513. }
  74514. #define SET_GPIO_45_doen_sdio1_pad_rst_n { \
  74515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74516. _ezchip_macro_read_value_ &= ~(0xFF); \
  74517. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  74518. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74519. }
  74520. #define SET_GPIO_45_doen_spdif_tx_sdout { \
  74521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74522. _ezchip_macro_read_value_ &= ~(0xFF); \
  74523. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  74524. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74525. }
  74526. #define SET_GPIO_45_doen_spdif_tx_sdout_oen { \
  74527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74528. _ezchip_macro_read_value_ &= ~(0xFF); \
  74529. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  74530. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74531. }
  74532. #define SET_GPIO_45_doen_spi0_pad_oe_n { \
  74533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74534. _ezchip_macro_read_value_ &= ~(0xFF); \
  74535. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  74536. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74537. }
  74538. #define SET_GPIO_45_doen_spi0_pad_sck_out { \
  74539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74540. _ezchip_macro_read_value_ &= ~(0xFF); \
  74541. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  74542. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74543. }
  74544. #define SET_GPIO_45_doen_spi0_pad_ss_0_n { \
  74545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74546. _ezchip_macro_read_value_ &= ~(0xFF); \
  74547. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  74548. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74549. }
  74550. #define SET_GPIO_45_doen_spi0_pad_ss_1_n { \
  74551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74552. _ezchip_macro_read_value_ &= ~(0xFF); \
  74553. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  74554. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74555. }
  74556. #define SET_GPIO_45_doen_spi0_pad_txd { \
  74557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74558. _ezchip_macro_read_value_ &= ~(0xFF); \
  74559. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  74560. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74561. }
  74562. #define SET_GPIO_45_doen_spi1_pad_oe_n { \
  74563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74564. _ezchip_macro_read_value_ &= ~(0xFF); \
  74565. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  74566. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74567. }
  74568. #define SET_GPIO_45_doen_spi1_pad_sck_out { \
  74569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74570. _ezchip_macro_read_value_ &= ~(0xFF); \
  74571. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  74572. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74573. }
  74574. #define SET_GPIO_45_doen_spi1_pad_ss_0_n { \
  74575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74576. _ezchip_macro_read_value_ &= ~(0xFF); \
  74577. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  74578. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74579. }
  74580. #define SET_GPIO_45_doen_spi1_pad_ss_1_n { \
  74581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74582. _ezchip_macro_read_value_ &= ~(0xFF); \
  74583. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  74584. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74585. }
  74586. #define SET_GPIO_45_doen_spi1_pad_txd { \
  74587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74588. _ezchip_macro_read_value_ &= ~(0xFF); \
  74589. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  74590. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74591. }
  74592. #define SET_GPIO_45_doen_spi2_pad_oe_n { \
  74593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74594. _ezchip_macro_read_value_ &= ~(0xFF); \
  74595. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  74596. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74597. }
  74598. #define SET_GPIO_45_doen_spi2_pad_sck_out { \
  74599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74600. _ezchip_macro_read_value_ &= ~(0xFF); \
  74601. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  74602. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74603. }
  74604. #define SET_GPIO_45_doen_spi2_pad_ss_0_n { \
  74605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74606. _ezchip_macro_read_value_ &= ~(0xFF); \
  74607. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  74608. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74609. }
  74610. #define SET_GPIO_45_doen_spi2_pad_ss_1_n { \
  74611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74612. _ezchip_macro_read_value_ &= ~(0xFF); \
  74613. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  74614. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74615. }
  74616. #define SET_GPIO_45_doen_spi2_pad_txd { \
  74617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74618. _ezchip_macro_read_value_ &= ~(0xFF); \
  74619. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  74620. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74621. }
  74622. #define SET_GPIO_45_doen_spi2ahb_pad_oe_n_bit0 { \
  74623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74624. _ezchip_macro_read_value_ &= ~(0xFF); \
  74625. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  74626. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74627. }
  74628. #define SET_GPIO_45_doen_spi2ahb_pad_oe_n_bit1 { \
  74629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74630. _ezchip_macro_read_value_ &= ~(0xFF); \
  74631. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  74632. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74633. }
  74634. #define SET_GPIO_45_doen_spi2ahb_pad_oe_n_bit2 { \
  74635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74636. _ezchip_macro_read_value_ &= ~(0xFF); \
  74637. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  74638. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74639. }
  74640. #define SET_GPIO_45_doen_spi2ahb_pad_oe_n_bit3 { \
  74641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74642. _ezchip_macro_read_value_ &= ~(0xFF); \
  74643. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  74644. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74645. }
  74646. #define SET_GPIO_45_doen_spi2ahb_pad_txd_bit0 { \
  74647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74648. _ezchip_macro_read_value_ &= ~(0xFF); \
  74649. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  74650. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74651. }
  74652. #define SET_GPIO_45_doen_spi2ahb_pad_txd_bit1 { \
  74653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74654. _ezchip_macro_read_value_ &= ~(0xFF); \
  74655. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  74656. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74657. }
  74658. #define SET_GPIO_45_doen_spi2ahb_pad_txd_bit2 { \
  74659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74660. _ezchip_macro_read_value_ &= ~(0xFF); \
  74661. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  74662. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74663. }
  74664. #define SET_GPIO_45_doen_spi2ahb_pad_txd_bit3 { \
  74665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74666. _ezchip_macro_read_value_ &= ~(0xFF); \
  74667. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  74668. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74669. }
  74670. #define SET_GPIO_45_doen_spi3_pad_oe_n { \
  74671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74672. _ezchip_macro_read_value_ &= ~(0xFF); \
  74673. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  74674. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74675. }
  74676. #define SET_GPIO_45_doen_spi3_pad_sck_out { \
  74677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74678. _ezchip_macro_read_value_ &= ~(0xFF); \
  74679. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  74680. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74681. }
  74682. #define SET_GPIO_45_doen_spi3_pad_ss_0_n { \
  74683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74684. _ezchip_macro_read_value_ &= ~(0xFF); \
  74685. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  74686. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74687. }
  74688. #define SET_GPIO_45_doen_spi3_pad_ss_1_n { \
  74689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74690. _ezchip_macro_read_value_ &= ~(0xFF); \
  74691. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  74692. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74693. }
  74694. #define SET_GPIO_45_doen_spi3_pad_txd { \
  74695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74696. _ezchip_macro_read_value_ &= ~(0xFF); \
  74697. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  74698. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74699. }
  74700. #define SET_GPIO_45_doen_uart0_pad_dtrn { \
  74701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74702. _ezchip_macro_read_value_ &= ~(0xFF); \
  74703. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  74704. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74705. }
  74706. #define SET_GPIO_45_doen_uart0_pad_rtsn { \
  74707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74708. _ezchip_macro_read_value_ &= ~(0xFF); \
  74709. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  74710. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74711. }
  74712. #define SET_GPIO_45_doen_uart0_pad_sout { \
  74713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74714. _ezchip_macro_read_value_ &= ~(0xFF); \
  74715. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  74716. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74717. }
  74718. #define SET_GPIO_45_doen_uart1_pad_sout { \
  74719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74720. _ezchip_macro_read_value_ &= ~(0xFF); \
  74721. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  74722. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74723. }
  74724. #define SET_GPIO_45_doen_uart2_pad_dtr_n { \
  74725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74726. _ezchip_macro_read_value_ &= ~(0xFF); \
  74727. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  74728. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74729. }
  74730. #define SET_GPIO_45_doen_uart2_pad_rts_n { \
  74731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74732. _ezchip_macro_read_value_ &= ~(0xFF); \
  74733. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  74734. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74735. }
  74736. #define SET_GPIO_45_doen_uart2_pad_sout { \
  74737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74738. _ezchip_macro_read_value_ &= ~(0xFF); \
  74739. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  74740. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74741. }
  74742. #define SET_GPIO_45_doen_uart3_pad_sout { \
  74743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74744. _ezchip_macro_read_value_ &= ~(0xFF); \
  74745. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  74746. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74747. }
  74748. #define SET_GPIO_45_doen_usb_drv_bus { \
  74749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74750. _ezchip_macro_read_value_ &= ~(0xFF); \
  74751. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  74752. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74753. }
  74754. #define SET_GPIO_46_dout_reverse_(en) { \
  74755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74756. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  74757. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  74758. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74759. }
  74760. #define SET_GPIO_46_dout_LOW { \
  74761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74762. _ezchip_macro_read_value_ &= ~(0xFF); \
  74763. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  74764. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74765. }
  74766. #define SET_GPIO_46_dout_HIGH { \
  74767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74768. _ezchip_macro_read_value_ &= ~(0xFF); \
  74769. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  74770. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74771. }
  74772. #define SET_GPIO_46_dout_clk_gmac_tophyref { \
  74773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74774. _ezchip_macro_read_value_ &= ~(0xFF); \
  74775. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  74776. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74777. }
  74778. #define SET_GPIO_46_dout_cpu_jtag_tdo { \
  74779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74780. _ezchip_macro_read_value_ &= ~(0xFF); \
  74781. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  74782. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74783. }
  74784. #define SET_GPIO_46_dout_cpu_jtag_tdo_oen { \
  74785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74786. _ezchip_macro_read_value_ &= ~(0xFF); \
  74787. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  74788. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74789. }
  74790. #define SET_GPIO_46_dout_dmic_clk_out { \
  74791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74792. _ezchip_macro_read_value_ &= ~(0xFF); \
  74793. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  74794. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74795. }
  74796. #define SET_GPIO_46_dout_dsp_JTDOEn_pad { \
  74797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74798. _ezchip_macro_read_value_ &= ~(0xFF); \
  74799. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  74800. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74801. }
  74802. #define SET_GPIO_46_dout_dsp_JTDO_pad { \
  74803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74804. _ezchip_macro_read_value_ &= ~(0xFF); \
  74805. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  74806. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74807. }
  74808. #define SET_GPIO_46_dout_i2c0_pad_sck_oe { \
  74809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74810. _ezchip_macro_read_value_ &= ~(0xFF); \
  74811. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  74812. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74813. }
  74814. #define SET_GPIO_46_dout_i2c0_pad_sda_oe { \
  74815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74816. _ezchip_macro_read_value_ &= ~(0xFF); \
  74817. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  74818. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74819. }
  74820. #define SET_GPIO_46_dout_i2c1_pad_sck_oe { \
  74821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74822. _ezchip_macro_read_value_ &= ~(0xFF); \
  74823. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  74824. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74825. }
  74826. #define SET_GPIO_46_dout_i2c1_pad_sda_oe { \
  74827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74828. _ezchip_macro_read_value_ &= ~(0xFF); \
  74829. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  74830. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74831. }
  74832. #define SET_GPIO_46_dout_i2c2_pad_sck_oe { \
  74833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74834. _ezchip_macro_read_value_ &= ~(0xFF); \
  74835. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  74836. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74837. }
  74838. #define SET_GPIO_46_dout_i2c2_pad_sda_oe { \
  74839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74840. _ezchip_macro_read_value_ &= ~(0xFF); \
  74841. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  74842. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74843. }
  74844. #define SET_GPIO_46_dout_i2c3_pad_sck_oe { \
  74845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74846. _ezchip_macro_read_value_ &= ~(0xFF); \
  74847. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  74848. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74849. }
  74850. #define SET_GPIO_46_dout_i2c3_pad_sda_oe { \
  74851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74852. _ezchip_macro_read_value_ &= ~(0xFF); \
  74853. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  74854. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74855. }
  74856. #define SET_GPIO_46_dout_i2srx_bclk_out { \
  74857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74858. _ezchip_macro_read_value_ &= ~(0xFF); \
  74859. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  74860. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74861. }
  74862. #define SET_GPIO_46_dout_i2srx_bclk_out_oen { \
  74863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74864. _ezchip_macro_read_value_ &= ~(0xFF); \
  74865. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  74866. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74867. }
  74868. #define SET_GPIO_46_dout_i2srx_lrck_out { \
  74869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74870. _ezchip_macro_read_value_ &= ~(0xFF); \
  74871. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  74872. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74873. }
  74874. #define SET_GPIO_46_dout_i2srx_lrck_out_oen { \
  74875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74876. _ezchip_macro_read_value_ &= ~(0xFF); \
  74877. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  74878. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74879. }
  74880. #define SET_GPIO_46_dout_i2srx_mclk_out { \
  74881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74882. _ezchip_macro_read_value_ &= ~(0xFF); \
  74883. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  74884. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74885. }
  74886. #define SET_GPIO_46_dout_i2stx_bclk_out { \
  74887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74888. _ezchip_macro_read_value_ &= ~(0xFF); \
  74889. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  74890. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74891. }
  74892. #define SET_GPIO_46_dout_i2stx_bclk_out_oen { \
  74893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74894. _ezchip_macro_read_value_ &= ~(0xFF); \
  74895. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  74896. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74897. }
  74898. #define SET_GPIO_46_dout_i2stx_lrck_out { \
  74899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74900. _ezchip_macro_read_value_ &= ~(0xFF); \
  74901. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  74902. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74903. }
  74904. #define SET_GPIO_46_dout_i2stx_lrckout_oen { \
  74905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74906. _ezchip_macro_read_value_ &= ~(0xFF); \
  74907. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  74908. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74909. }
  74910. #define SET_GPIO_46_dout_i2stx_mclk_out { \
  74911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74912. _ezchip_macro_read_value_ &= ~(0xFF); \
  74913. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  74914. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74915. }
  74916. #define SET_GPIO_46_dout_i2stx_sdout0 { \
  74917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74918. _ezchip_macro_read_value_ &= ~(0xFF); \
  74919. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  74920. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74921. }
  74922. #define SET_GPIO_46_dout_i2stx_sdout1 { \
  74923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74924. _ezchip_macro_read_value_ &= ~(0xFF); \
  74925. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  74926. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74927. }
  74928. #define SET_GPIO_46_dout_lcd_pad_csm_n { \
  74929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74930. _ezchip_macro_read_value_ &= ~(0xFF); \
  74931. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  74932. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74933. }
  74934. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit0 { \
  74935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74936. _ezchip_macro_read_value_ &= ~(0xFF); \
  74937. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  74938. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74939. }
  74940. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit1 { \
  74941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74942. _ezchip_macro_read_value_ &= ~(0xFF); \
  74943. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  74944. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74945. }
  74946. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit2 { \
  74947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74948. _ezchip_macro_read_value_ &= ~(0xFF); \
  74949. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  74950. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74951. }
  74952. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit3 { \
  74953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74954. _ezchip_macro_read_value_ &= ~(0xFF); \
  74955. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  74956. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74957. }
  74958. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit4 { \
  74959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74960. _ezchip_macro_read_value_ &= ~(0xFF); \
  74961. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  74962. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74963. }
  74964. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit5 { \
  74965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74966. _ezchip_macro_read_value_ &= ~(0xFF); \
  74967. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  74968. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74969. }
  74970. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit6 { \
  74971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74972. _ezchip_macro_read_value_ &= ~(0xFF); \
  74973. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  74974. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74975. }
  74976. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit7 { \
  74977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74978. _ezchip_macro_read_value_ &= ~(0xFF); \
  74979. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  74980. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74981. }
  74982. #define SET_GPIO_46_dout_pwm_pad_out_bit0 { \
  74983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74984. _ezchip_macro_read_value_ &= ~(0xFF); \
  74985. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  74986. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74987. }
  74988. #define SET_GPIO_46_dout_pwm_pad_out_bit1 { \
  74989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74990. _ezchip_macro_read_value_ &= ~(0xFF); \
  74991. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  74992. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74993. }
  74994. #define SET_GPIO_46_dout_pwm_pad_out_bit2 { \
  74995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74996. _ezchip_macro_read_value_ &= ~(0xFF); \
  74997. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  74998. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74999. }
  75000. #define SET_GPIO_46_dout_pwm_pad_out_bit3 { \
  75001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75002. _ezchip_macro_read_value_ &= ~(0xFF); \
  75003. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  75004. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75005. }
  75006. #define SET_GPIO_46_dout_pwm_pad_out_bit4 { \
  75007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75008. _ezchip_macro_read_value_ &= ~(0xFF); \
  75009. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  75010. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75011. }
  75012. #define SET_GPIO_46_dout_pwm_pad_out_bit5 { \
  75013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75014. _ezchip_macro_read_value_ &= ~(0xFF); \
  75015. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  75016. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75017. }
  75018. #define SET_GPIO_46_dout_pwm_pad_out_bit6 { \
  75019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75020. _ezchip_macro_read_value_ &= ~(0xFF); \
  75021. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  75022. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75023. }
  75024. #define SET_GPIO_46_dout_pwm_pad_out_bit7 { \
  75025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75026. _ezchip_macro_read_value_ &= ~(0xFF); \
  75027. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  75028. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75029. }
  75030. #define SET_GPIO_46_dout_pwmdac_left_out { \
  75031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75032. _ezchip_macro_read_value_ &= ~(0xFF); \
  75033. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  75034. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75035. }
  75036. #define SET_GPIO_46_dout_pwmdac_right_out { \
  75037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75038. _ezchip_macro_read_value_ &= ~(0xFF); \
  75039. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  75040. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75041. }
  75042. #define SET_GPIO_46_dout_qspi_csn1_out { \
  75043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75044. _ezchip_macro_read_value_ &= ~(0xFF); \
  75045. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  75046. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75047. }
  75048. #define SET_GPIO_46_dout_qspi_csn2_out { \
  75049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75050. _ezchip_macro_read_value_ &= ~(0xFF); \
  75051. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  75052. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75053. }
  75054. #define SET_GPIO_46_dout_qspi_csn3_out { \
  75055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75056. _ezchip_macro_read_value_ &= ~(0xFF); \
  75057. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  75058. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75059. }
  75060. #define SET_GPIO_46_dout_register23_SCFG_cmsensor_rst0 { \
  75061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75062. _ezchip_macro_read_value_ &= ~(0xFF); \
  75063. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  75064. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75065. }
  75066. #define SET_GPIO_46_dout_register23_SCFG_cmsensor_rst1 { \
  75067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75068. _ezchip_macro_read_value_ &= ~(0xFF); \
  75069. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  75070. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75071. }
  75072. #define SET_GPIO_46_dout_register32_SCFG_gmac_phy_rstn { \
  75073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75074. _ezchip_macro_read_value_ &= ~(0xFF); \
  75075. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  75076. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75077. }
  75078. #define SET_GPIO_46_dout_sdio0_pad_card_power_en { \
  75079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75080. _ezchip_macro_read_value_ &= ~(0xFF); \
  75081. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  75082. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75083. }
  75084. #define SET_GPIO_46_dout_sdio0_pad_cclk_out { \
  75085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75086. _ezchip_macro_read_value_ &= ~(0xFF); \
  75087. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  75088. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75089. }
  75090. #define SET_GPIO_46_dout_sdio0_pad_ccmd_oe { \
  75091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75092. _ezchip_macro_read_value_ &= ~(0xFF); \
  75093. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  75094. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75095. }
  75096. #define SET_GPIO_46_dout_sdio0_pad_ccmd_out { \
  75097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75098. _ezchip_macro_read_value_ &= ~(0xFF); \
  75099. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  75100. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75101. }
  75102. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit0 { \
  75103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75104. _ezchip_macro_read_value_ &= ~(0xFF); \
  75105. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  75106. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75107. }
  75108. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit1 { \
  75109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75110. _ezchip_macro_read_value_ &= ~(0xFF); \
  75111. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  75112. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75113. }
  75114. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit2 { \
  75115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75116. _ezchip_macro_read_value_ &= ~(0xFF); \
  75117. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  75118. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75119. }
  75120. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit3 { \
  75121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75122. _ezchip_macro_read_value_ &= ~(0xFF); \
  75123. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  75124. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75125. }
  75126. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit4 { \
  75127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75128. _ezchip_macro_read_value_ &= ~(0xFF); \
  75129. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  75130. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75131. }
  75132. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit5 { \
  75133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75134. _ezchip_macro_read_value_ &= ~(0xFF); \
  75135. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  75136. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75137. }
  75138. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit6 { \
  75139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75140. _ezchip_macro_read_value_ &= ~(0xFF); \
  75141. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  75142. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75143. }
  75144. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit7 { \
  75145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75146. _ezchip_macro_read_value_ &= ~(0xFF); \
  75147. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  75148. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75149. }
  75150. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit0 { \
  75151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75152. _ezchip_macro_read_value_ &= ~(0xFF); \
  75153. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  75154. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75155. }
  75156. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit1 { \
  75157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75158. _ezchip_macro_read_value_ &= ~(0xFF); \
  75159. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  75160. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75161. }
  75162. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit2 { \
  75163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75164. _ezchip_macro_read_value_ &= ~(0xFF); \
  75165. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  75166. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75167. }
  75168. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit3 { \
  75169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75170. _ezchip_macro_read_value_ &= ~(0xFF); \
  75171. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  75172. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75173. }
  75174. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit4 { \
  75175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75176. _ezchip_macro_read_value_ &= ~(0xFF); \
  75177. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  75178. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75179. }
  75180. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit5 { \
  75181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75182. _ezchip_macro_read_value_ &= ~(0xFF); \
  75183. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  75184. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75185. }
  75186. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit6 { \
  75187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75188. _ezchip_macro_read_value_ &= ~(0xFF); \
  75189. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  75190. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75191. }
  75192. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit7 { \
  75193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75194. _ezchip_macro_read_value_ &= ~(0xFF); \
  75195. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  75196. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75197. }
  75198. #define SET_GPIO_46_dout_sdio0_pad_rst_n { \
  75199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75200. _ezchip_macro_read_value_ &= ~(0xFF); \
  75201. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  75202. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75203. }
  75204. #define SET_GPIO_46_dout_sdio1_pad_card_power_en { \
  75205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75206. _ezchip_macro_read_value_ &= ~(0xFF); \
  75207. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  75208. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75209. }
  75210. #define SET_GPIO_46_dout_sdio1_pad_cclk_out { \
  75211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75212. _ezchip_macro_read_value_ &= ~(0xFF); \
  75213. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  75214. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75215. }
  75216. #define SET_GPIO_46_dout_sdio1_pad_ccmd_oe { \
  75217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75218. _ezchip_macro_read_value_ &= ~(0xFF); \
  75219. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  75220. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75221. }
  75222. #define SET_GPIO_46_dout_sdio1_pad_ccmd_out { \
  75223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75224. _ezchip_macro_read_value_ &= ~(0xFF); \
  75225. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  75226. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75227. }
  75228. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit0 { \
  75229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75230. _ezchip_macro_read_value_ &= ~(0xFF); \
  75231. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  75232. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75233. }
  75234. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit1 { \
  75235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75236. _ezchip_macro_read_value_ &= ~(0xFF); \
  75237. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  75238. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75239. }
  75240. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit2 { \
  75241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75242. _ezchip_macro_read_value_ &= ~(0xFF); \
  75243. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  75244. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75245. }
  75246. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit3 { \
  75247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75248. _ezchip_macro_read_value_ &= ~(0xFF); \
  75249. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  75250. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75251. }
  75252. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit4 { \
  75253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75254. _ezchip_macro_read_value_ &= ~(0xFF); \
  75255. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  75256. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75257. }
  75258. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit5 { \
  75259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75260. _ezchip_macro_read_value_ &= ~(0xFF); \
  75261. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  75262. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75263. }
  75264. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit6 { \
  75265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75266. _ezchip_macro_read_value_ &= ~(0xFF); \
  75267. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  75268. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75269. }
  75270. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit7 { \
  75271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75272. _ezchip_macro_read_value_ &= ~(0xFF); \
  75273. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  75274. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75275. }
  75276. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit0 { \
  75277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75278. _ezchip_macro_read_value_ &= ~(0xFF); \
  75279. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  75280. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75281. }
  75282. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit1 { \
  75283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75284. _ezchip_macro_read_value_ &= ~(0xFF); \
  75285. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  75286. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75287. }
  75288. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit2 { \
  75289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75290. _ezchip_macro_read_value_ &= ~(0xFF); \
  75291. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  75292. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75293. }
  75294. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit3 { \
  75295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75296. _ezchip_macro_read_value_ &= ~(0xFF); \
  75297. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  75298. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75299. }
  75300. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit4 { \
  75301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75302. _ezchip_macro_read_value_ &= ~(0xFF); \
  75303. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  75304. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75305. }
  75306. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit5 { \
  75307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75308. _ezchip_macro_read_value_ &= ~(0xFF); \
  75309. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  75310. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75311. }
  75312. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit6 { \
  75313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75314. _ezchip_macro_read_value_ &= ~(0xFF); \
  75315. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  75316. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75317. }
  75318. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit7 { \
  75319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75320. _ezchip_macro_read_value_ &= ~(0xFF); \
  75321. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  75322. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75323. }
  75324. #define SET_GPIO_46_dout_sdio1_pad_rst_n { \
  75325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75326. _ezchip_macro_read_value_ &= ~(0xFF); \
  75327. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  75328. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75329. }
  75330. #define SET_GPIO_46_dout_spdif_tx_sdout { \
  75331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75332. _ezchip_macro_read_value_ &= ~(0xFF); \
  75333. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  75334. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75335. }
  75336. #define SET_GPIO_46_dout_spdif_tx_sdout_oen { \
  75337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75338. _ezchip_macro_read_value_ &= ~(0xFF); \
  75339. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  75340. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75341. }
  75342. #define SET_GPIO_46_dout_spi0_pad_oe_n { \
  75343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75344. _ezchip_macro_read_value_ &= ~(0xFF); \
  75345. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  75346. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75347. }
  75348. #define SET_GPIO_46_dout_spi0_pad_sck_out { \
  75349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75350. _ezchip_macro_read_value_ &= ~(0xFF); \
  75351. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  75352. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75353. }
  75354. #define SET_GPIO_46_dout_spi0_pad_ss_0_n { \
  75355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75356. _ezchip_macro_read_value_ &= ~(0xFF); \
  75357. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  75358. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75359. }
  75360. #define SET_GPIO_46_dout_spi0_pad_ss_1_n { \
  75361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75362. _ezchip_macro_read_value_ &= ~(0xFF); \
  75363. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  75364. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75365. }
  75366. #define SET_GPIO_46_dout_spi0_pad_txd { \
  75367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75368. _ezchip_macro_read_value_ &= ~(0xFF); \
  75369. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  75370. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75371. }
  75372. #define SET_GPIO_46_dout_spi1_pad_oe_n { \
  75373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75374. _ezchip_macro_read_value_ &= ~(0xFF); \
  75375. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  75376. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75377. }
  75378. #define SET_GPIO_46_dout_spi1_pad_sck_out { \
  75379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75380. _ezchip_macro_read_value_ &= ~(0xFF); \
  75381. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  75382. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75383. }
  75384. #define SET_GPIO_46_dout_spi1_pad_ss_0_n { \
  75385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75386. _ezchip_macro_read_value_ &= ~(0xFF); \
  75387. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  75388. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75389. }
  75390. #define SET_GPIO_46_dout_spi1_pad_ss_1_n { \
  75391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75392. _ezchip_macro_read_value_ &= ~(0xFF); \
  75393. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  75394. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75395. }
  75396. #define SET_GPIO_46_dout_spi1_pad_txd { \
  75397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75398. _ezchip_macro_read_value_ &= ~(0xFF); \
  75399. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  75400. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75401. }
  75402. #define SET_GPIO_46_dout_spi2_pad_oe_n { \
  75403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75404. _ezchip_macro_read_value_ &= ~(0xFF); \
  75405. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  75406. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75407. }
  75408. #define SET_GPIO_46_dout_spi2_pad_sck_out { \
  75409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75410. _ezchip_macro_read_value_ &= ~(0xFF); \
  75411. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  75412. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75413. }
  75414. #define SET_GPIO_46_dout_spi2_pad_ss_0_n { \
  75415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75416. _ezchip_macro_read_value_ &= ~(0xFF); \
  75417. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  75418. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75419. }
  75420. #define SET_GPIO_46_dout_spi2_pad_ss_1_n { \
  75421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75422. _ezchip_macro_read_value_ &= ~(0xFF); \
  75423. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  75424. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75425. }
  75426. #define SET_GPIO_46_dout_spi2_pad_txd { \
  75427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75428. _ezchip_macro_read_value_ &= ~(0xFF); \
  75429. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  75430. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75431. }
  75432. #define SET_GPIO_46_dout_spi2ahb_pad_oe_n_bit0 { \
  75433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75434. _ezchip_macro_read_value_ &= ~(0xFF); \
  75435. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  75436. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75437. }
  75438. #define SET_GPIO_46_dout_spi2ahb_pad_oe_n_bit1 { \
  75439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75440. _ezchip_macro_read_value_ &= ~(0xFF); \
  75441. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  75442. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75443. }
  75444. #define SET_GPIO_46_dout_spi2ahb_pad_oe_n_bit2 { \
  75445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75446. _ezchip_macro_read_value_ &= ~(0xFF); \
  75447. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  75448. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75449. }
  75450. #define SET_GPIO_46_dout_spi2ahb_pad_oe_n_bit3 { \
  75451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75452. _ezchip_macro_read_value_ &= ~(0xFF); \
  75453. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  75454. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75455. }
  75456. #define SET_GPIO_46_dout_spi2ahb_pad_txd_bit0 { \
  75457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75458. _ezchip_macro_read_value_ &= ~(0xFF); \
  75459. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  75460. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75461. }
  75462. #define SET_GPIO_46_dout_spi2ahb_pad_txd_bit1 { \
  75463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75464. _ezchip_macro_read_value_ &= ~(0xFF); \
  75465. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  75466. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75467. }
  75468. #define SET_GPIO_46_dout_spi2ahb_pad_txd_bit2 { \
  75469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75470. _ezchip_macro_read_value_ &= ~(0xFF); \
  75471. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  75472. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75473. }
  75474. #define SET_GPIO_46_dout_spi2ahb_pad_txd_bit3 { \
  75475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75476. _ezchip_macro_read_value_ &= ~(0xFF); \
  75477. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  75478. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75479. }
  75480. #define SET_GPIO_46_dout_spi3_pad_oe_n { \
  75481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75482. _ezchip_macro_read_value_ &= ~(0xFF); \
  75483. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  75484. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75485. }
  75486. #define SET_GPIO_46_dout_spi3_pad_sck_out { \
  75487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75488. _ezchip_macro_read_value_ &= ~(0xFF); \
  75489. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  75490. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75491. }
  75492. #define SET_GPIO_46_dout_spi3_pad_ss_0_n { \
  75493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75494. _ezchip_macro_read_value_ &= ~(0xFF); \
  75495. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  75496. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75497. }
  75498. #define SET_GPIO_46_dout_spi3_pad_ss_1_n { \
  75499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75500. _ezchip_macro_read_value_ &= ~(0xFF); \
  75501. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  75502. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75503. }
  75504. #define SET_GPIO_46_dout_spi3_pad_txd { \
  75505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75506. _ezchip_macro_read_value_ &= ~(0xFF); \
  75507. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  75508. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75509. }
  75510. #define SET_GPIO_46_dout_uart0_pad_dtrn { \
  75511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75512. _ezchip_macro_read_value_ &= ~(0xFF); \
  75513. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  75514. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75515. }
  75516. #define SET_GPIO_46_dout_uart0_pad_rtsn { \
  75517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75518. _ezchip_macro_read_value_ &= ~(0xFF); \
  75519. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  75520. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75521. }
  75522. #define SET_GPIO_46_dout_uart0_pad_sout { \
  75523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75524. _ezchip_macro_read_value_ &= ~(0xFF); \
  75525. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  75526. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75527. }
  75528. #define SET_GPIO_46_dout_uart1_pad_sout { \
  75529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75530. _ezchip_macro_read_value_ &= ~(0xFF); \
  75531. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  75532. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75533. }
  75534. #define SET_GPIO_46_dout_uart2_pad_dtr_n { \
  75535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75536. _ezchip_macro_read_value_ &= ~(0xFF); \
  75537. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  75538. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75539. }
  75540. #define SET_GPIO_46_dout_uart2_pad_rts_n { \
  75541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75542. _ezchip_macro_read_value_ &= ~(0xFF); \
  75543. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  75544. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75545. }
  75546. #define SET_GPIO_46_dout_uart2_pad_sout { \
  75547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75548. _ezchip_macro_read_value_ &= ~(0xFF); \
  75549. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  75550. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75551. }
  75552. #define SET_GPIO_46_dout_uart3_pad_sout { \
  75553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75554. _ezchip_macro_read_value_ &= ~(0xFF); \
  75555. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  75556. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75557. }
  75558. #define SET_GPIO_46_dout_usb_drv_bus { \
  75559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75560. _ezchip_macro_read_value_ &= ~(0xFF); \
  75561. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  75562. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75563. }
  75564. #define SET_GPIO_46_doen_reverse_(en) { \
  75565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75566. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  75567. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  75568. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75569. }
  75570. #define SET_GPIO_46_doen_LOW { \
  75571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75572. _ezchip_macro_read_value_ &= ~(0xFF); \
  75573. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  75574. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75575. }
  75576. #define SET_GPIO_46_doen_HIGH { \
  75577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75578. _ezchip_macro_read_value_ &= ~(0xFF); \
  75579. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  75580. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75581. }
  75582. #define SET_GPIO_46_doen_clk_gmac_tophyref { \
  75583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75584. _ezchip_macro_read_value_ &= ~(0xFF); \
  75585. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  75586. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75587. }
  75588. #define SET_GPIO_46_doen_cpu_jtag_tdo { \
  75589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75590. _ezchip_macro_read_value_ &= ~(0xFF); \
  75591. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  75592. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75593. }
  75594. #define SET_GPIO_46_doen_cpu_jtag_tdo_oen { \
  75595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75596. _ezchip_macro_read_value_ &= ~(0xFF); \
  75597. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  75598. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75599. }
  75600. #define SET_GPIO_46_doen_dmic_clk_out { \
  75601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75602. _ezchip_macro_read_value_ &= ~(0xFF); \
  75603. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  75604. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75605. }
  75606. #define SET_GPIO_46_doen_dsp_JTDOEn_pad { \
  75607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75608. _ezchip_macro_read_value_ &= ~(0xFF); \
  75609. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  75610. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75611. }
  75612. #define SET_GPIO_46_doen_dsp_JTDO_pad { \
  75613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75614. _ezchip_macro_read_value_ &= ~(0xFF); \
  75615. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  75616. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75617. }
  75618. #define SET_GPIO_46_doen_i2c0_pad_sck_oe { \
  75619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75620. _ezchip_macro_read_value_ &= ~(0xFF); \
  75621. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  75622. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75623. }
  75624. #define SET_GPIO_46_doen_i2c0_pad_sda_oe { \
  75625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75626. _ezchip_macro_read_value_ &= ~(0xFF); \
  75627. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  75628. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75629. }
  75630. #define SET_GPIO_46_doen_i2c1_pad_sck_oe { \
  75631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75632. _ezchip_macro_read_value_ &= ~(0xFF); \
  75633. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  75634. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75635. }
  75636. #define SET_GPIO_46_doen_i2c1_pad_sda_oe { \
  75637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75638. _ezchip_macro_read_value_ &= ~(0xFF); \
  75639. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  75640. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75641. }
  75642. #define SET_GPIO_46_doen_i2c2_pad_sck_oe { \
  75643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75644. _ezchip_macro_read_value_ &= ~(0xFF); \
  75645. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  75646. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75647. }
  75648. #define SET_GPIO_46_doen_i2c2_pad_sda_oe { \
  75649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75650. _ezchip_macro_read_value_ &= ~(0xFF); \
  75651. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  75652. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75653. }
  75654. #define SET_GPIO_46_doen_i2c3_pad_sck_oe { \
  75655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75656. _ezchip_macro_read_value_ &= ~(0xFF); \
  75657. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  75658. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75659. }
  75660. #define SET_GPIO_46_doen_i2c3_pad_sda_oe { \
  75661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75662. _ezchip_macro_read_value_ &= ~(0xFF); \
  75663. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  75664. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75665. }
  75666. #define SET_GPIO_46_doen_i2srx_bclk_out { \
  75667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75668. _ezchip_macro_read_value_ &= ~(0xFF); \
  75669. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  75670. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75671. }
  75672. #define SET_GPIO_46_doen_i2srx_bclk_out_oen { \
  75673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75674. _ezchip_macro_read_value_ &= ~(0xFF); \
  75675. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  75676. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75677. }
  75678. #define SET_GPIO_46_doen_i2srx_lrck_out { \
  75679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75680. _ezchip_macro_read_value_ &= ~(0xFF); \
  75681. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  75682. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75683. }
  75684. #define SET_GPIO_46_doen_i2srx_lrck_out_oen { \
  75685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75686. _ezchip_macro_read_value_ &= ~(0xFF); \
  75687. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  75688. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75689. }
  75690. #define SET_GPIO_46_doen_i2srx_mclk_out { \
  75691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75692. _ezchip_macro_read_value_ &= ~(0xFF); \
  75693. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  75694. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75695. }
  75696. #define SET_GPIO_46_doen_i2stx_bclk_out { \
  75697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75698. _ezchip_macro_read_value_ &= ~(0xFF); \
  75699. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  75700. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75701. }
  75702. #define SET_GPIO_46_doen_i2stx_bclk_out_oen { \
  75703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75704. _ezchip_macro_read_value_ &= ~(0xFF); \
  75705. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  75706. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75707. }
  75708. #define SET_GPIO_46_doen_i2stx_lrck_out { \
  75709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75710. _ezchip_macro_read_value_ &= ~(0xFF); \
  75711. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  75712. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75713. }
  75714. #define SET_GPIO_46_doen_i2stx_lrckout_oen { \
  75715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75716. _ezchip_macro_read_value_ &= ~(0xFF); \
  75717. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  75718. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75719. }
  75720. #define SET_GPIO_46_doen_i2stx_mclk_out { \
  75721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75722. _ezchip_macro_read_value_ &= ~(0xFF); \
  75723. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  75724. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75725. }
  75726. #define SET_GPIO_46_doen_i2stx_sdout0 { \
  75727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75728. _ezchip_macro_read_value_ &= ~(0xFF); \
  75729. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  75730. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75731. }
  75732. #define SET_GPIO_46_doen_i2stx_sdout1 { \
  75733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75734. _ezchip_macro_read_value_ &= ~(0xFF); \
  75735. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  75736. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75737. }
  75738. #define SET_GPIO_46_doen_lcd_pad_csm_n { \
  75739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75740. _ezchip_macro_read_value_ &= ~(0xFF); \
  75741. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  75742. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75743. }
  75744. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit0 { \
  75745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75746. _ezchip_macro_read_value_ &= ~(0xFF); \
  75747. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  75748. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75749. }
  75750. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit1 { \
  75751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75752. _ezchip_macro_read_value_ &= ~(0xFF); \
  75753. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  75754. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75755. }
  75756. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit2 { \
  75757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75758. _ezchip_macro_read_value_ &= ~(0xFF); \
  75759. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  75760. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75761. }
  75762. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit3 { \
  75763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75764. _ezchip_macro_read_value_ &= ~(0xFF); \
  75765. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  75766. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75767. }
  75768. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit4 { \
  75769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75770. _ezchip_macro_read_value_ &= ~(0xFF); \
  75771. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  75772. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75773. }
  75774. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit5 { \
  75775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75776. _ezchip_macro_read_value_ &= ~(0xFF); \
  75777. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  75778. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75779. }
  75780. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit6 { \
  75781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75782. _ezchip_macro_read_value_ &= ~(0xFF); \
  75783. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  75784. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75785. }
  75786. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit7 { \
  75787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75788. _ezchip_macro_read_value_ &= ~(0xFF); \
  75789. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  75790. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75791. }
  75792. #define SET_GPIO_46_doen_pwm_pad_out_bit0 { \
  75793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75794. _ezchip_macro_read_value_ &= ~(0xFF); \
  75795. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  75796. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75797. }
  75798. #define SET_GPIO_46_doen_pwm_pad_out_bit1 { \
  75799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75800. _ezchip_macro_read_value_ &= ~(0xFF); \
  75801. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  75802. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75803. }
  75804. #define SET_GPIO_46_doen_pwm_pad_out_bit2 { \
  75805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75806. _ezchip_macro_read_value_ &= ~(0xFF); \
  75807. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  75808. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75809. }
  75810. #define SET_GPIO_46_doen_pwm_pad_out_bit3 { \
  75811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75812. _ezchip_macro_read_value_ &= ~(0xFF); \
  75813. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  75814. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75815. }
  75816. #define SET_GPIO_46_doen_pwm_pad_out_bit4 { \
  75817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75818. _ezchip_macro_read_value_ &= ~(0xFF); \
  75819. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  75820. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75821. }
  75822. #define SET_GPIO_46_doen_pwm_pad_out_bit5 { \
  75823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75824. _ezchip_macro_read_value_ &= ~(0xFF); \
  75825. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  75826. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75827. }
  75828. #define SET_GPIO_46_doen_pwm_pad_out_bit6 { \
  75829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75830. _ezchip_macro_read_value_ &= ~(0xFF); \
  75831. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  75832. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75833. }
  75834. #define SET_GPIO_46_doen_pwm_pad_out_bit7 { \
  75835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75836. _ezchip_macro_read_value_ &= ~(0xFF); \
  75837. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  75838. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75839. }
  75840. #define SET_GPIO_46_doen_pwmdac_left_out { \
  75841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75842. _ezchip_macro_read_value_ &= ~(0xFF); \
  75843. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  75844. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75845. }
  75846. #define SET_GPIO_46_doen_pwmdac_right_out { \
  75847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75848. _ezchip_macro_read_value_ &= ~(0xFF); \
  75849. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  75850. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75851. }
  75852. #define SET_GPIO_46_doen_qspi_csn1_out { \
  75853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75854. _ezchip_macro_read_value_ &= ~(0xFF); \
  75855. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  75856. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75857. }
  75858. #define SET_GPIO_46_doen_qspi_csn2_out { \
  75859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75860. _ezchip_macro_read_value_ &= ~(0xFF); \
  75861. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  75862. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75863. }
  75864. #define SET_GPIO_46_doen_qspi_csn3_out { \
  75865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75866. _ezchip_macro_read_value_ &= ~(0xFF); \
  75867. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  75868. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75869. }
  75870. #define SET_GPIO_46_doen_register23_SCFG_cmsensor_rst0 { \
  75871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75872. _ezchip_macro_read_value_ &= ~(0xFF); \
  75873. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  75874. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75875. }
  75876. #define SET_GPIO_46_doen_register23_SCFG_cmsensor_rst1 { \
  75877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75878. _ezchip_macro_read_value_ &= ~(0xFF); \
  75879. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  75880. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75881. }
  75882. #define SET_GPIO_46_doen_register32_SCFG_gmac_phy_rstn { \
  75883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75884. _ezchip_macro_read_value_ &= ~(0xFF); \
  75885. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  75886. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75887. }
  75888. #define SET_GPIO_46_doen_sdio0_pad_card_power_en { \
  75889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75890. _ezchip_macro_read_value_ &= ~(0xFF); \
  75891. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  75892. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75893. }
  75894. #define SET_GPIO_46_doen_sdio0_pad_cclk_out { \
  75895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75896. _ezchip_macro_read_value_ &= ~(0xFF); \
  75897. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  75898. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75899. }
  75900. #define SET_GPIO_46_doen_sdio0_pad_ccmd_oe { \
  75901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75902. _ezchip_macro_read_value_ &= ~(0xFF); \
  75903. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  75904. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75905. }
  75906. #define SET_GPIO_46_doen_sdio0_pad_ccmd_out { \
  75907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75908. _ezchip_macro_read_value_ &= ~(0xFF); \
  75909. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  75910. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75911. }
  75912. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit0 { \
  75913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75914. _ezchip_macro_read_value_ &= ~(0xFF); \
  75915. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  75916. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75917. }
  75918. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit1 { \
  75919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75920. _ezchip_macro_read_value_ &= ~(0xFF); \
  75921. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  75922. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75923. }
  75924. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit2 { \
  75925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75926. _ezchip_macro_read_value_ &= ~(0xFF); \
  75927. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  75928. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75929. }
  75930. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit3 { \
  75931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75932. _ezchip_macro_read_value_ &= ~(0xFF); \
  75933. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  75934. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75935. }
  75936. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit4 { \
  75937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75938. _ezchip_macro_read_value_ &= ~(0xFF); \
  75939. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  75940. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75941. }
  75942. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit5 { \
  75943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75944. _ezchip_macro_read_value_ &= ~(0xFF); \
  75945. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  75946. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75947. }
  75948. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit6 { \
  75949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75950. _ezchip_macro_read_value_ &= ~(0xFF); \
  75951. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  75952. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75953. }
  75954. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit7 { \
  75955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75956. _ezchip_macro_read_value_ &= ~(0xFF); \
  75957. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  75958. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75959. }
  75960. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit0 { \
  75961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75962. _ezchip_macro_read_value_ &= ~(0xFF); \
  75963. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  75964. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75965. }
  75966. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit1 { \
  75967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75968. _ezchip_macro_read_value_ &= ~(0xFF); \
  75969. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  75970. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75971. }
  75972. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit2 { \
  75973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75974. _ezchip_macro_read_value_ &= ~(0xFF); \
  75975. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  75976. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75977. }
  75978. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit3 { \
  75979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75980. _ezchip_macro_read_value_ &= ~(0xFF); \
  75981. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  75982. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75983. }
  75984. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit4 { \
  75985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75986. _ezchip_macro_read_value_ &= ~(0xFF); \
  75987. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  75988. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75989. }
  75990. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit5 { \
  75991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75992. _ezchip_macro_read_value_ &= ~(0xFF); \
  75993. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  75994. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75995. }
  75996. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit6 { \
  75997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75998. _ezchip_macro_read_value_ &= ~(0xFF); \
  75999. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  76000. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76001. }
  76002. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit7 { \
  76003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76004. _ezchip_macro_read_value_ &= ~(0xFF); \
  76005. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  76006. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76007. }
  76008. #define SET_GPIO_46_doen_sdio0_pad_rst_n { \
  76009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76010. _ezchip_macro_read_value_ &= ~(0xFF); \
  76011. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  76012. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76013. }
  76014. #define SET_GPIO_46_doen_sdio1_pad_card_power_en { \
  76015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76016. _ezchip_macro_read_value_ &= ~(0xFF); \
  76017. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  76018. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76019. }
  76020. #define SET_GPIO_46_doen_sdio1_pad_cclk_out { \
  76021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76022. _ezchip_macro_read_value_ &= ~(0xFF); \
  76023. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  76024. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76025. }
  76026. #define SET_GPIO_46_doen_sdio1_pad_ccmd_oe { \
  76027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76028. _ezchip_macro_read_value_ &= ~(0xFF); \
  76029. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  76030. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76031. }
  76032. #define SET_GPIO_46_doen_sdio1_pad_ccmd_out { \
  76033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76034. _ezchip_macro_read_value_ &= ~(0xFF); \
  76035. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  76036. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76037. }
  76038. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit0 { \
  76039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76040. _ezchip_macro_read_value_ &= ~(0xFF); \
  76041. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  76042. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76043. }
  76044. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit1 { \
  76045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76046. _ezchip_macro_read_value_ &= ~(0xFF); \
  76047. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  76048. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76049. }
  76050. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit2 { \
  76051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76052. _ezchip_macro_read_value_ &= ~(0xFF); \
  76053. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  76054. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76055. }
  76056. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit3 { \
  76057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76058. _ezchip_macro_read_value_ &= ~(0xFF); \
  76059. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  76060. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76061. }
  76062. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit4 { \
  76063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76064. _ezchip_macro_read_value_ &= ~(0xFF); \
  76065. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  76066. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76067. }
  76068. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit5 { \
  76069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76070. _ezchip_macro_read_value_ &= ~(0xFF); \
  76071. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  76072. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76073. }
  76074. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit6 { \
  76075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76076. _ezchip_macro_read_value_ &= ~(0xFF); \
  76077. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  76078. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76079. }
  76080. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit7 { \
  76081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76082. _ezchip_macro_read_value_ &= ~(0xFF); \
  76083. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  76084. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76085. }
  76086. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit0 { \
  76087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76088. _ezchip_macro_read_value_ &= ~(0xFF); \
  76089. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  76090. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76091. }
  76092. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit1 { \
  76093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76094. _ezchip_macro_read_value_ &= ~(0xFF); \
  76095. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  76096. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76097. }
  76098. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit2 { \
  76099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76100. _ezchip_macro_read_value_ &= ~(0xFF); \
  76101. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  76102. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76103. }
  76104. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit3 { \
  76105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76106. _ezchip_macro_read_value_ &= ~(0xFF); \
  76107. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  76108. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76109. }
  76110. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit4 { \
  76111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76112. _ezchip_macro_read_value_ &= ~(0xFF); \
  76113. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  76114. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76115. }
  76116. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit5 { \
  76117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76118. _ezchip_macro_read_value_ &= ~(0xFF); \
  76119. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  76120. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76121. }
  76122. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit6 { \
  76123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76124. _ezchip_macro_read_value_ &= ~(0xFF); \
  76125. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  76126. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76127. }
  76128. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit7 { \
  76129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76130. _ezchip_macro_read_value_ &= ~(0xFF); \
  76131. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  76132. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76133. }
  76134. #define SET_GPIO_46_doen_sdio1_pad_rst_n { \
  76135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76136. _ezchip_macro_read_value_ &= ~(0xFF); \
  76137. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  76138. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76139. }
  76140. #define SET_GPIO_46_doen_spdif_tx_sdout { \
  76141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76142. _ezchip_macro_read_value_ &= ~(0xFF); \
  76143. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  76144. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76145. }
  76146. #define SET_GPIO_46_doen_spdif_tx_sdout_oen { \
  76147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76148. _ezchip_macro_read_value_ &= ~(0xFF); \
  76149. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  76150. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76151. }
  76152. #define SET_GPIO_46_doen_spi0_pad_oe_n { \
  76153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76154. _ezchip_macro_read_value_ &= ~(0xFF); \
  76155. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  76156. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76157. }
  76158. #define SET_GPIO_46_doen_spi0_pad_sck_out { \
  76159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76160. _ezchip_macro_read_value_ &= ~(0xFF); \
  76161. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  76162. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76163. }
  76164. #define SET_GPIO_46_doen_spi0_pad_ss_0_n { \
  76165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76166. _ezchip_macro_read_value_ &= ~(0xFF); \
  76167. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  76168. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76169. }
  76170. #define SET_GPIO_46_doen_spi0_pad_ss_1_n { \
  76171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76172. _ezchip_macro_read_value_ &= ~(0xFF); \
  76173. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  76174. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76175. }
  76176. #define SET_GPIO_46_doen_spi0_pad_txd { \
  76177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76178. _ezchip_macro_read_value_ &= ~(0xFF); \
  76179. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  76180. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76181. }
  76182. #define SET_GPIO_46_doen_spi1_pad_oe_n { \
  76183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76184. _ezchip_macro_read_value_ &= ~(0xFF); \
  76185. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  76186. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76187. }
  76188. #define SET_GPIO_46_doen_spi1_pad_sck_out { \
  76189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76190. _ezchip_macro_read_value_ &= ~(0xFF); \
  76191. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  76192. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76193. }
  76194. #define SET_GPIO_46_doen_spi1_pad_ss_0_n { \
  76195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76196. _ezchip_macro_read_value_ &= ~(0xFF); \
  76197. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  76198. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76199. }
  76200. #define SET_GPIO_46_doen_spi1_pad_ss_1_n { \
  76201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76202. _ezchip_macro_read_value_ &= ~(0xFF); \
  76203. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  76204. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76205. }
  76206. #define SET_GPIO_46_doen_spi1_pad_txd { \
  76207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76208. _ezchip_macro_read_value_ &= ~(0xFF); \
  76209. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  76210. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76211. }
  76212. #define SET_GPIO_46_doen_spi2_pad_oe_n { \
  76213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76214. _ezchip_macro_read_value_ &= ~(0xFF); \
  76215. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  76216. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76217. }
  76218. #define SET_GPIO_46_doen_spi2_pad_sck_out { \
  76219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76220. _ezchip_macro_read_value_ &= ~(0xFF); \
  76221. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  76222. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76223. }
  76224. #define SET_GPIO_46_doen_spi2_pad_ss_0_n { \
  76225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76226. _ezchip_macro_read_value_ &= ~(0xFF); \
  76227. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  76228. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76229. }
  76230. #define SET_GPIO_46_doen_spi2_pad_ss_1_n { \
  76231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76232. _ezchip_macro_read_value_ &= ~(0xFF); \
  76233. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  76234. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76235. }
  76236. #define SET_GPIO_46_doen_spi2_pad_txd { \
  76237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76238. _ezchip_macro_read_value_ &= ~(0xFF); \
  76239. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  76240. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76241. }
  76242. #define SET_GPIO_46_doen_spi2ahb_pad_oe_n_bit0 { \
  76243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76244. _ezchip_macro_read_value_ &= ~(0xFF); \
  76245. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  76246. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76247. }
  76248. #define SET_GPIO_46_doen_spi2ahb_pad_oe_n_bit1 { \
  76249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76250. _ezchip_macro_read_value_ &= ~(0xFF); \
  76251. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  76252. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76253. }
  76254. #define SET_GPIO_46_doen_spi2ahb_pad_oe_n_bit2 { \
  76255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76256. _ezchip_macro_read_value_ &= ~(0xFF); \
  76257. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  76258. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76259. }
  76260. #define SET_GPIO_46_doen_spi2ahb_pad_oe_n_bit3 { \
  76261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76262. _ezchip_macro_read_value_ &= ~(0xFF); \
  76263. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  76264. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76265. }
  76266. #define SET_GPIO_46_doen_spi2ahb_pad_txd_bit0 { \
  76267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76268. _ezchip_macro_read_value_ &= ~(0xFF); \
  76269. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  76270. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76271. }
  76272. #define SET_GPIO_46_doen_spi2ahb_pad_txd_bit1 { \
  76273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76274. _ezchip_macro_read_value_ &= ~(0xFF); \
  76275. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  76276. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76277. }
  76278. #define SET_GPIO_46_doen_spi2ahb_pad_txd_bit2 { \
  76279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76280. _ezchip_macro_read_value_ &= ~(0xFF); \
  76281. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  76282. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76283. }
  76284. #define SET_GPIO_46_doen_spi2ahb_pad_txd_bit3 { \
  76285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76286. _ezchip_macro_read_value_ &= ~(0xFF); \
  76287. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  76288. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76289. }
  76290. #define SET_GPIO_46_doen_spi3_pad_oe_n { \
  76291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76292. _ezchip_macro_read_value_ &= ~(0xFF); \
  76293. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  76294. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76295. }
  76296. #define SET_GPIO_46_doen_spi3_pad_sck_out { \
  76297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76298. _ezchip_macro_read_value_ &= ~(0xFF); \
  76299. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  76300. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76301. }
  76302. #define SET_GPIO_46_doen_spi3_pad_ss_0_n { \
  76303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76304. _ezchip_macro_read_value_ &= ~(0xFF); \
  76305. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  76306. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76307. }
  76308. #define SET_GPIO_46_doen_spi3_pad_ss_1_n { \
  76309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76310. _ezchip_macro_read_value_ &= ~(0xFF); \
  76311. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  76312. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76313. }
  76314. #define SET_GPIO_46_doen_spi3_pad_txd { \
  76315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76316. _ezchip_macro_read_value_ &= ~(0xFF); \
  76317. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  76318. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76319. }
  76320. #define SET_GPIO_46_doen_uart0_pad_dtrn { \
  76321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76322. _ezchip_macro_read_value_ &= ~(0xFF); \
  76323. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  76324. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76325. }
  76326. #define SET_GPIO_46_doen_uart0_pad_rtsn { \
  76327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76328. _ezchip_macro_read_value_ &= ~(0xFF); \
  76329. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  76330. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76331. }
  76332. #define SET_GPIO_46_doen_uart0_pad_sout { \
  76333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76334. _ezchip_macro_read_value_ &= ~(0xFF); \
  76335. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  76336. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76337. }
  76338. #define SET_GPIO_46_doen_uart1_pad_sout { \
  76339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76340. _ezchip_macro_read_value_ &= ~(0xFF); \
  76341. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  76342. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76343. }
  76344. #define SET_GPIO_46_doen_uart2_pad_dtr_n { \
  76345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76346. _ezchip_macro_read_value_ &= ~(0xFF); \
  76347. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  76348. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76349. }
  76350. #define SET_GPIO_46_doen_uart2_pad_rts_n { \
  76351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76352. _ezchip_macro_read_value_ &= ~(0xFF); \
  76353. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  76354. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76355. }
  76356. #define SET_GPIO_46_doen_uart2_pad_sout { \
  76357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76358. _ezchip_macro_read_value_ &= ~(0xFF); \
  76359. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  76360. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76361. }
  76362. #define SET_GPIO_46_doen_uart3_pad_sout { \
  76363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76364. _ezchip_macro_read_value_ &= ~(0xFF); \
  76365. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  76366. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76367. }
  76368. #define SET_GPIO_46_doen_usb_drv_bus { \
  76369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76370. _ezchip_macro_read_value_ &= ~(0xFF); \
  76371. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  76372. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76373. }
  76374. #define SET_GPIO_47_dout_reverse_(en) { \
  76375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76376. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  76377. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  76378. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76379. }
  76380. #define SET_GPIO_47_dout_LOW { \
  76381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76382. _ezchip_macro_read_value_ &= ~(0xFF); \
  76383. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  76384. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76385. }
  76386. #define SET_GPIO_47_dout_HIGH { \
  76387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76388. _ezchip_macro_read_value_ &= ~(0xFF); \
  76389. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  76390. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76391. }
  76392. #define SET_GPIO_47_dout_clk_gmac_tophyref { \
  76393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76394. _ezchip_macro_read_value_ &= ~(0xFF); \
  76395. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  76396. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76397. }
  76398. #define SET_GPIO_47_dout_cpu_jtag_tdo { \
  76399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76400. _ezchip_macro_read_value_ &= ~(0xFF); \
  76401. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  76402. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76403. }
  76404. #define SET_GPIO_47_dout_cpu_jtag_tdo_oen { \
  76405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76406. _ezchip_macro_read_value_ &= ~(0xFF); \
  76407. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  76408. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76409. }
  76410. #define SET_GPIO_47_dout_dmic_clk_out { \
  76411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76412. _ezchip_macro_read_value_ &= ~(0xFF); \
  76413. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  76414. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76415. }
  76416. #define SET_GPIO_47_dout_dsp_JTDOEn_pad { \
  76417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76418. _ezchip_macro_read_value_ &= ~(0xFF); \
  76419. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  76420. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76421. }
  76422. #define SET_GPIO_47_dout_dsp_JTDO_pad { \
  76423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76424. _ezchip_macro_read_value_ &= ~(0xFF); \
  76425. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  76426. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76427. }
  76428. #define SET_GPIO_47_dout_i2c0_pad_sck_oe { \
  76429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76430. _ezchip_macro_read_value_ &= ~(0xFF); \
  76431. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  76432. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76433. }
  76434. #define SET_GPIO_47_dout_i2c0_pad_sda_oe { \
  76435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76436. _ezchip_macro_read_value_ &= ~(0xFF); \
  76437. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  76438. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76439. }
  76440. #define SET_GPIO_47_dout_i2c1_pad_sck_oe { \
  76441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76442. _ezchip_macro_read_value_ &= ~(0xFF); \
  76443. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  76444. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76445. }
  76446. #define SET_GPIO_47_dout_i2c1_pad_sda_oe { \
  76447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76448. _ezchip_macro_read_value_ &= ~(0xFF); \
  76449. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  76450. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76451. }
  76452. #define SET_GPIO_47_dout_i2c2_pad_sck_oe { \
  76453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76454. _ezchip_macro_read_value_ &= ~(0xFF); \
  76455. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  76456. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76457. }
  76458. #define SET_GPIO_47_dout_i2c2_pad_sda_oe { \
  76459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76460. _ezchip_macro_read_value_ &= ~(0xFF); \
  76461. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  76462. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76463. }
  76464. #define SET_GPIO_47_dout_i2c3_pad_sck_oe { \
  76465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76466. _ezchip_macro_read_value_ &= ~(0xFF); \
  76467. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  76468. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76469. }
  76470. #define SET_GPIO_47_dout_i2c3_pad_sda_oe { \
  76471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76472. _ezchip_macro_read_value_ &= ~(0xFF); \
  76473. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  76474. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76475. }
  76476. #define SET_GPIO_47_dout_i2srx_bclk_out { \
  76477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76478. _ezchip_macro_read_value_ &= ~(0xFF); \
  76479. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  76480. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76481. }
  76482. #define SET_GPIO_47_dout_i2srx_bclk_out_oen { \
  76483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76484. _ezchip_macro_read_value_ &= ~(0xFF); \
  76485. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  76486. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76487. }
  76488. #define SET_GPIO_47_dout_i2srx_lrck_out { \
  76489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76490. _ezchip_macro_read_value_ &= ~(0xFF); \
  76491. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  76492. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76493. }
  76494. #define SET_GPIO_47_dout_i2srx_lrck_out_oen { \
  76495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76496. _ezchip_macro_read_value_ &= ~(0xFF); \
  76497. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  76498. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76499. }
  76500. #define SET_GPIO_47_dout_i2srx_mclk_out { \
  76501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76502. _ezchip_macro_read_value_ &= ~(0xFF); \
  76503. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  76504. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76505. }
  76506. #define SET_GPIO_47_dout_i2stx_bclk_out { \
  76507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76508. _ezchip_macro_read_value_ &= ~(0xFF); \
  76509. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  76510. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76511. }
  76512. #define SET_GPIO_47_dout_i2stx_bclk_out_oen { \
  76513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76514. _ezchip_macro_read_value_ &= ~(0xFF); \
  76515. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  76516. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76517. }
  76518. #define SET_GPIO_47_dout_i2stx_lrck_out { \
  76519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76520. _ezchip_macro_read_value_ &= ~(0xFF); \
  76521. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  76522. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76523. }
  76524. #define SET_GPIO_47_dout_i2stx_lrckout_oen { \
  76525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76526. _ezchip_macro_read_value_ &= ~(0xFF); \
  76527. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  76528. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76529. }
  76530. #define SET_GPIO_47_dout_i2stx_mclk_out { \
  76531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76532. _ezchip_macro_read_value_ &= ~(0xFF); \
  76533. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  76534. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76535. }
  76536. #define SET_GPIO_47_dout_i2stx_sdout0 { \
  76537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76538. _ezchip_macro_read_value_ &= ~(0xFF); \
  76539. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  76540. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76541. }
  76542. #define SET_GPIO_47_dout_i2stx_sdout1 { \
  76543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76544. _ezchip_macro_read_value_ &= ~(0xFF); \
  76545. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  76546. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76547. }
  76548. #define SET_GPIO_47_dout_lcd_pad_csm_n { \
  76549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76550. _ezchip_macro_read_value_ &= ~(0xFF); \
  76551. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  76552. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76553. }
  76554. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit0 { \
  76555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76556. _ezchip_macro_read_value_ &= ~(0xFF); \
  76557. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  76558. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76559. }
  76560. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit1 { \
  76561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76562. _ezchip_macro_read_value_ &= ~(0xFF); \
  76563. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  76564. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76565. }
  76566. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit2 { \
  76567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76568. _ezchip_macro_read_value_ &= ~(0xFF); \
  76569. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  76570. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76571. }
  76572. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit3 { \
  76573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76574. _ezchip_macro_read_value_ &= ~(0xFF); \
  76575. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  76576. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76577. }
  76578. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit4 { \
  76579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76580. _ezchip_macro_read_value_ &= ~(0xFF); \
  76581. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  76582. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76583. }
  76584. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit5 { \
  76585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76586. _ezchip_macro_read_value_ &= ~(0xFF); \
  76587. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  76588. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76589. }
  76590. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit6 { \
  76591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76592. _ezchip_macro_read_value_ &= ~(0xFF); \
  76593. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  76594. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76595. }
  76596. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit7 { \
  76597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76598. _ezchip_macro_read_value_ &= ~(0xFF); \
  76599. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  76600. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76601. }
  76602. #define SET_GPIO_47_dout_pwm_pad_out_bit0 { \
  76603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76604. _ezchip_macro_read_value_ &= ~(0xFF); \
  76605. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  76606. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76607. }
  76608. #define SET_GPIO_47_dout_pwm_pad_out_bit1 { \
  76609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76610. _ezchip_macro_read_value_ &= ~(0xFF); \
  76611. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  76612. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76613. }
  76614. #define SET_GPIO_47_dout_pwm_pad_out_bit2 { \
  76615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76616. _ezchip_macro_read_value_ &= ~(0xFF); \
  76617. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  76618. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76619. }
  76620. #define SET_GPIO_47_dout_pwm_pad_out_bit3 { \
  76621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76622. _ezchip_macro_read_value_ &= ~(0xFF); \
  76623. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  76624. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76625. }
  76626. #define SET_GPIO_47_dout_pwm_pad_out_bit4 { \
  76627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76628. _ezchip_macro_read_value_ &= ~(0xFF); \
  76629. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  76630. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76631. }
  76632. #define SET_GPIO_47_dout_pwm_pad_out_bit5 { \
  76633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76634. _ezchip_macro_read_value_ &= ~(0xFF); \
  76635. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  76636. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76637. }
  76638. #define SET_GPIO_47_dout_pwm_pad_out_bit6 { \
  76639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76640. _ezchip_macro_read_value_ &= ~(0xFF); \
  76641. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  76642. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76643. }
  76644. #define SET_GPIO_47_dout_pwm_pad_out_bit7 { \
  76645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76646. _ezchip_macro_read_value_ &= ~(0xFF); \
  76647. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  76648. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76649. }
  76650. #define SET_GPIO_47_dout_pwmdac_left_out { \
  76651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76652. _ezchip_macro_read_value_ &= ~(0xFF); \
  76653. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  76654. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76655. }
  76656. #define SET_GPIO_47_dout_pwmdac_right_out { \
  76657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76658. _ezchip_macro_read_value_ &= ~(0xFF); \
  76659. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  76660. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76661. }
  76662. #define SET_GPIO_47_dout_qspi_csn1_out { \
  76663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76664. _ezchip_macro_read_value_ &= ~(0xFF); \
  76665. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  76666. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76667. }
  76668. #define SET_GPIO_47_dout_qspi_csn2_out { \
  76669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76670. _ezchip_macro_read_value_ &= ~(0xFF); \
  76671. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  76672. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76673. }
  76674. #define SET_GPIO_47_dout_qspi_csn3_out { \
  76675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76676. _ezchip_macro_read_value_ &= ~(0xFF); \
  76677. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  76678. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76679. }
  76680. #define SET_GPIO_47_dout_register23_SCFG_cmsensor_rst0 { \
  76681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76682. _ezchip_macro_read_value_ &= ~(0xFF); \
  76683. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  76684. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76685. }
  76686. #define SET_GPIO_47_dout_register23_SCFG_cmsensor_rst1 { \
  76687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76688. _ezchip_macro_read_value_ &= ~(0xFF); \
  76689. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  76690. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76691. }
  76692. #define SET_GPIO_47_dout_register32_SCFG_gmac_phy_rstn { \
  76693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76694. _ezchip_macro_read_value_ &= ~(0xFF); \
  76695. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  76696. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76697. }
  76698. #define SET_GPIO_47_dout_sdio0_pad_card_power_en { \
  76699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76700. _ezchip_macro_read_value_ &= ~(0xFF); \
  76701. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  76702. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76703. }
  76704. #define SET_GPIO_47_dout_sdio0_pad_cclk_out { \
  76705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76706. _ezchip_macro_read_value_ &= ~(0xFF); \
  76707. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  76708. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76709. }
  76710. #define SET_GPIO_47_dout_sdio0_pad_ccmd_oe { \
  76711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76712. _ezchip_macro_read_value_ &= ~(0xFF); \
  76713. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  76714. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76715. }
  76716. #define SET_GPIO_47_dout_sdio0_pad_ccmd_out { \
  76717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76718. _ezchip_macro_read_value_ &= ~(0xFF); \
  76719. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  76720. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76721. }
  76722. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit0 { \
  76723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76724. _ezchip_macro_read_value_ &= ~(0xFF); \
  76725. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  76726. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76727. }
  76728. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit1 { \
  76729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76730. _ezchip_macro_read_value_ &= ~(0xFF); \
  76731. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  76732. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76733. }
  76734. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit2 { \
  76735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76736. _ezchip_macro_read_value_ &= ~(0xFF); \
  76737. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  76738. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76739. }
  76740. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit3 { \
  76741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76742. _ezchip_macro_read_value_ &= ~(0xFF); \
  76743. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  76744. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76745. }
  76746. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit4 { \
  76747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76748. _ezchip_macro_read_value_ &= ~(0xFF); \
  76749. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  76750. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76751. }
  76752. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit5 { \
  76753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76754. _ezchip_macro_read_value_ &= ~(0xFF); \
  76755. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  76756. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76757. }
  76758. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit6 { \
  76759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76760. _ezchip_macro_read_value_ &= ~(0xFF); \
  76761. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  76762. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76763. }
  76764. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit7 { \
  76765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76766. _ezchip_macro_read_value_ &= ~(0xFF); \
  76767. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  76768. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76769. }
  76770. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit0 { \
  76771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76772. _ezchip_macro_read_value_ &= ~(0xFF); \
  76773. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  76774. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76775. }
  76776. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit1 { \
  76777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76778. _ezchip_macro_read_value_ &= ~(0xFF); \
  76779. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  76780. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76781. }
  76782. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit2 { \
  76783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76784. _ezchip_macro_read_value_ &= ~(0xFF); \
  76785. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  76786. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76787. }
  76788. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit3 { \
  76789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76790. _ezchip_macro_read_value_ &= ~(0xFF); \
  76791. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  76792. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76793. }
  76794. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit4 { \
  76795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76796. _ezchip_macro_read_value_ &= ~(0xFF); \
  76797. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  76798. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76799. }
  76800. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit5 { \
  76801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76802. _ezchip_macro_read_value_ &= ~(0xFF); \
  76803. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  76804. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76805. }
  76806. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit6 { \
  76807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76808. _ezchip_macro_read_value_ &= ~(0xFF); \
  76809. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  76810. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76811. }
  76812. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit7 { \
  76813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76814. _ezchip_macro_read_value_ &= ~(0xFF); \
  76815. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  76816. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76817. }
  76818. #define SET_GPIO_47_dout_sdio0_pad_rst_n { \
  76819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76820. _ezchip_macro_read_value_ &= ~(0xFF); \
  76821. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  76822. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76823. }
  76824. #define SET_GPIO_47_dout_sdio1_pad_card_power_en { \
  76825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76826. _ezchip_macro_read_value_ &= ~(0xFF); \
  76827. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  76828. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76829. }
  76830. #define SET_GPIO_47_dout_sdio1_pad_cclk_out { \
  76831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76832. _ezchip_macro_read_value_ &= ~(0xFF); \
  76833. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  76834. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76835. }
  76836. #define SET_GPIO_47_dout_sdio1_pad_ccmd_oe { \
  76837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76838. _ezchip_macro_read_value_ &= ~(0xFF); \
  76839. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  76840. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76841. }
  76842. #define SET_GPIO_47_dout_sdio1_pad_ccmd_out { \
  76843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76844. _ezchip_macro_read_value_ &= ~(0xFF); \
  76845. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  76846. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76847. }
  76848. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit0 { \
  76849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76850. _ezchip_macro_read_value_ &= ~(0xFF); \
  76851. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  76852. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76853. }
  76854. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit1 { \
  76855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76856. _ezchip_macro_read_value_ &= ~(0xFF); \
  76857. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  76858. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76859. }
  76860. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit2 { \
  76861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76862. _ezchip_macro_read_value_ &= ~(0xFF); \
  76863. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  76864. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76865. }
  76866. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit3 { \
  76867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76868. _ezchip_macro_read_value_ &= ~(0xFF); \
  76869. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  76870. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76871. }
  76872. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit4 { \
  76873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76874. _ezchip_macro_read_value_ &= ~(0xFF); \
  76875. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  76876. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76877. }
  76878. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit5 { \
  76879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76880. _ezchip_macro_read_value_ &= ~(0xFF); \
  76881. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  76882. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76883. }
  76884. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit6 { \
  76885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76886. _ezchip_macro_read_value_ &= ~(0xFF); \
  76887. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  76888. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76889. }
  76890. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit7 { \
  76891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76892. _ezchip_macro_read_value_ &= ~(0xFF); \
  76893. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  76894. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76895. }
  76896. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit0 { \
  76897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76898. _ezchip_macro_read_value_ &= ~(0xFF); \
  76899. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  76900. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76901. }
  76902. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit1 { \
  76903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76904. _ezchip_macro_read_value_ &= ~(0xFF); \
  76905. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  76906. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76907. }
  76908. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit2 { \
  76909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76910. _ezchip_macro_read_value_ &= ~(0xFF); \
  76911. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  76912. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76913. }
  76914. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit3 { \
  76915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76916. _ezchip_macro_read_value_ &= ~(0xFF); \
  76917. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  76918. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76919. }
  76920. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit4 { \
  76921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76922. _ezchip_macro_read_value_ &= ~(0xFF); \
  76923. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  76924. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76925. }
  76926. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit5 { \
  76927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76928. _ezchip_macro_read_value_ &= ~(0xFF); \
  76929. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  76930. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76931. }
  76932. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit6 { \
  76933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76934. _ezchip_macro_read_value_ &= ~(0xFF); \
  76935. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  76936. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76937. }
  76938. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit7 { \
  76939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76940. _ezchip_macro_read_value_ &= ~(0xFF); \
  76941. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  76942. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76943. }
  76944. #define SET_GPIO_47_dout_sdio1_pad_rst_n { \
  76945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76946. _ezchip_macro_read_value_ &= ~(0xFF); \
  76947. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  76948. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76949. }
  76950. #define SET_GPIO_47_dout_spdif_tx_sdout { \
  76951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76952. _ezchip_macro_read_value_ &= ~(0xFF); \
  76953. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  76954. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76955. }
  76956. #define SET_GPIO_47_dout_spdif_tx_sdout_oen { \
  76957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76958. _ezchip_macro_read_value_ &= ~(0xFF); \
  76959. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  76960. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76961. }
  76962. #define SET_GPIO_47_dout_spi0_pad_oe_n { \
  76963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76964. _ezchip_macro_read_value_ &= ~(0xFF); \
  76965. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  76966. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76967. }
  76968. #define SET_GPIO_47_dout_spi0_pad_sck_out { \
  76969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76970. _ezchip_macro_read_value_ &= ~(0xFF); \
  76971. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  76972. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76973. }
  76974. #define SET_GPIO_47_dout_spi0_pad_ss_0_n { \
  76975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76976. _ezchip_macro_read_value_ &= ~(0xFF); \
  76977. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  76978. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76979. }
  76980. #define SET_GPIO_47_dout_spi0_pad_ss_1_n { \
  76981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76982. _ezchip_macro_read_value_ &= ~(0xFF); \
  76983. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  76984. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76985. }
  76986. #define SET_GPIO_47_dout_spi0_pad_txd { \
  76987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76988. _ezchip_macro_read_value_ &= ~(0xFF); \
  76989. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  76990. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76991. }
  76992. #define SET_GPIO_47_dout_spi1_pad_oe_n { \
  76993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76994. _ezchip_macro_read_value_ &= ~(0xFF); \
  76995. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  76996. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76997. }
  76998. #define SET_GPIO_47_dout_spi1_pad_sck_out { \
  76999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77000. _ezchip_macro_read_value_ &= ~(0xFF); \
  77001. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  77002. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77003. }
  77004. #define SET_GPIO_47_dout_spi1_pad_ss_0_n { \
  77005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77006. _ezchip_macro_read_value_ &= ~(0xFF); \
  77007. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  77008. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77009. }
  77010. #define SET_GPIO_47_dout_spi1_pad_ss_1_n { \
  77011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77012. _ezchip_macro_read_value_ &= ~(0xFF); \
  77013. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  77014. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77015. }
  77016. #define SET_GPIO_47_dout_spi1_pad_txd { \
  77017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77018. _ezchip_macro_read_value_ &= ~(0xFF); \
  77019. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  77020. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77021. }
  77022. #define SET_GPIO_47_dout_spi2_pad_oe_n { \
  77023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77024. _ezchip_macro_read_value_ &= ~(0xFF); \
  77025. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  77026. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77027. }
  77028. #define SET_GPIO_47_dout_spi2_pad_sck_out { \
  77029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77030. _ezchip_macro_read_value_ &= ~(0xFF); \
  77031. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  77032. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77033. }
  77034. #define SET_GPIO_47_dout_spi2_pad_ss_0_n { \
  77035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77036. _ezchip_macro_read_value_ &= ~(0xFF); \
  77037. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  77038. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77039. }
  77040. #define SET_GPIO_47_dout_spi2_pad_ss_1_n { \
  77041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77042. _ezchip_macro_read_value_ &= ~(0xFF); \
  77043. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  77044. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77045. }
  77046. #define SET_GPIO_47_dout_spi2_pad_txd { \
  77047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77048. _ezchip_macro_read_value_ &= ~(0xFF); \
  77049. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  77050. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77051. }
  77052. #define SET_GPIO_47_dout_spi2ahb_pad_oe_n_bit0 { \
  77053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77054. _ezchip_macro_read_value_ &= ~(0xFF); \
  77055. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  77056. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77057. }
  77058. #define SET_GPIO_47_dout_spi2ahb_pad_oe_n_bit1 { \
  77059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77060. _ezchip_macro_read_value_ &= ~(0xFF); \
  77061. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  77062. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77063. }
  77064. #define SET_GPIO_47_dout_spi2ahb_pad_oe_n_bit2 { \
  77065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77066. _ezchip_macro_read_value_ &= ~(0xFF); \
  77067. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  77068. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77069. }
  77070. #define SET_GPIO_47_dout_spi2ahb_pad_oe_n_bit3 { \
  77071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77072. _ezchip_macro_read_value_ &= ~(0xFF); \
  77073. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  77074. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77075. }
  77076. #define SET_GPIO_47_dout_spi2ahb_pad_txd_bit0 { \
  77077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77078. _ezchip_macro_read_value_ &= ~(0xFF); \
  77079. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  77080. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77081. }
  77082. #define SET_GPIO_47_dout_spi2ahb_pad_txd_bit1 { \
  77083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77084. _ezchip_macro_read_value_ &= ~(0xFF); \
  77085. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  77086. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77087. }
  77088. #define SET_GPIO_47_dout_spi2ahb_pad_txd_bit2 { \
  77089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77090. _ezchip_macro_read_value_ &= ~(0xFF); \
  77091. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  77092. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77093. }
  77094. #define SET_GPIO_47_dout_spi2ahb_pad_txd_bit3 { \
  77095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77096. _ezchip_macro_read_value_ &= ~(0xFF); \
  77097. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  77098. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77099. }
  77100. #define SET_GPIO_47_dout_spi3_pad_oe_n { \
  77101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77102. _ezchip_macro_read_value_ &= ~(0xFF); \
  77103. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  77104. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77105. }
  77106. #define SET_GPIO_47_dout_spi3_pad_sck_out { \
  77107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77108. _ezchip_macro_read_value_ &= ~(0xFF); \
  77109. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  77110. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77111. }
  77112. #define SET_GPIO_47_dout_spi3_pad_ss_0_n { \
  77113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77114. _ezchip_macro_read_value_ &= ~(0xFF); \
  77115. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  77116. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77117. }
  77118. #define SET_GPIO_47_dout_spi3_pad_ss_1_n { \
  77119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77120. _ezchip_macro_read_value_ &= ~(0xFF); \
  77121. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  77122. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77123. }
  77124. #define SET_GPIO_47_dout_spi3_pad_txd { \
  77125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77126. _ezchip_macro_read_value_ &= ~(0xFF); \
  77127. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  77128. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77129. }
  77130. #define SET_GPIO_47_dout_uart0_pad_dtrn { \
  77131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77132. _ezchip_macro_read_value_ &= ~(0xFF); \
  77133. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  77134. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77135. }
  77136. #define SET_GPIO_47_dout_uart0_pad_rtsn { \
  77137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77138. _ezchip_macro_read_value_ &= ~(0xFF); \
  77139. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  77140. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77141. }
  77142. #define SET_GPIO_47_dout_uart0_pad_sout { \
  77143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77144. _ezchip_macro_read_value_ &= ~(0xFF); \
  77145. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  77146. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77147. }
  77148. #define SET_GPIO_47_dout_uart1_pad_sout { \
  77149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77150. _ezchip_macro_read_value_ &= ~(0xFF); \
  77151. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  77152. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77153. }
  77154. #define SET_GPIO_47_dout_uart2_pad_dtr_n { \
  77155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77156. _ezchip_macro_read_value_ &= ~(0xFF); \
  77157. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  77158. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77159. }
  77160. #define SET_GPIO_47_dout_uart2_pad_rts_n { \
  77161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77162. _ezchip_macro_read_value_ &= ~(0xFF); \
  77163. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  77164. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77165. }
  77166. #define SET_GPIO_47_dout_uart2_pad_sout { \
  77167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77168. _ezchip_macro_read_value_ &= ~(0xFF); \
  77169. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  77170. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77171. }
  77172. #define SET_GPIO_47_dout_uart3_pad_sout { \
  77173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77174. _ezchip_macro_read_value_ &= ~(0xFF); \
  77175. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  77176. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77177. }
  77178. #define SET_GPIO_47_dout_usb_drv_bus { \
  77179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77180. _ezchip_macro_read_value_ &= ~(0xFF); \
  77181. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  77182. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77183. }
  77184. #define SET_GPIO_47_doen_reverse_(en) { \
  77185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77186. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  77187. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  77188. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77189. }
  77190. #define SET_GPIO_47_doen_LOW { \
  77191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77192. _ezchip_macro_read_value_ &= ~(0xFF); \
  77193. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  77194. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77195. }
  77196. #define SET_GPIO_47_doen_HIGH { \
  77197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77198. _ezchip_macro_read_value_ &= ~(0xFF); \
  77199. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  77200. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77201. }
  77202. #define SET_GPIO_47_doen_clk_gmac_tophyref { \
  77203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77204. _ezchip_macro_read_value_ &= ~(0xFF); \
  77205. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  77206. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77207. }
  77208. #define SET_GPIO_47_doen_cpu_jtag_tdo { \
  77209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77210. _ezchip_macro_read_value_ &= ~(0xFF); \
  77211. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  77212. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77213. }
  77214. #define SET_GPIO_47_doen_cpu_jtag_tdo_oen { \
  77215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77216. _ezchip_macro_read_value_ &= ~(0xFF); \
  77217. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  77218. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77219. }
  77220. #define SET_GPIO_47_doen_dmic_clk_out { \
  77221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77222. _ezchip_macro_read_value_ &= ~(0xFF); \
  77223. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  77224. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77225. }
  77226. #define SET_GPIO_47_doen_dsp_JTDOEn_pad { \
  77227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77228. _ezchip_macro_read_value_ &= ~(0xFF); \
  77229. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  77230. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77231. }
  77232. #define SET_GPIO_47_doen_dsp_JTDO_pad { \
  77233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77234. _ezchip_macro_read_value_ &= ~(0xFF); \
  77235. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  77236. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77237. }
  77238. #define SET_GPIO_47_doen_i2c0_pad_sck_oe { \
  77239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77240. _ezchip_macro_read_value_ &= ~(0xFF); \
  77241. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  77242. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77243. }
  77244. #define SET_GPIO_47_doen_i2c0_pad_sda_oe { \
  77245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77246. _ezchip_macro_read_value_ &= ~(0xFF); \
  77247. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  77248. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77249. }
  77250. #define SET_GPIO_47_doen_i2c1_pad_sck_oe { \
  77251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77252. _ezchip_macro_read_value_ &= ~(0xFF); \
  77253. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  77254. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77255. }
  77256. #define SET_GPIO_47_doen_i2c1_pad_sda_oe { \
  77257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77258. _ezchip_macro_read_value_ &= ~(0xFF); \
  77259. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  77260. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77261. }
  77262. #define SET_GPIO_47_doen_i2c2_pad_sck_oe { \
  77263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77264. _ezchip_macro_read_value_ &= ~(0xFF); \
  77265. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  77266. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77267. }
  77268. #define SET_GPIO_47_doen_i2c2_pad_sda_oe { \
  77269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77270. _ezchip_macro_read_value_ &= ~(0xFF); \
  77271. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  77272. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77273. }
  77274. #define SET_GPIO_47_doen_i2c3_pad_sck_oe { \
  77275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77276. _ezchip_macro_read_value_ &= ~(0xFF); \
  77277. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  77278. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77279. }
  77280. #define SET_GPIO_47_doen_i2c3_pad_sda_oe { \
  77281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77282. _ezchip_macro_read_value_ &= ~(0xFF); \
  77283. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  77284. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77285. }
  77286. #define SET_GPIO_47_doen_i2srx_bclk_out { \
  77287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77288. _ezchip_macro_read_value_ &= ~(0xFF); \
  77289. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  77290. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77291. }
  77292. #define SET_GPIO_47_doen_i2srx_bclk_out_oen { \
  77293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77294. _ezchip_macro_read_value_ &= ~(0xFF); \
  77295. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  77296. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77297. }
  77298. #define SET_GPIO_47_doen_i2srx_lrck_out { \
  77299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77300. _ezchip_macro_read_value_ &= ~(0xFF); \
  77301. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  77302. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77303. }
  77304. #define SET_GPIO_47_doen_i2srx_lrck_out_oen { \
  77305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77306. _ezchip_macro_read_value_ &= ~(0xFF); \
  77307. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  77308. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77309. }
  77310. #define SET_GPIO_47_doen_i2srx_mclk_out { \
  77311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77312. _ezchip_macro_read_value_ &= ~(0xFF); \
  77313. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  77314. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77315. }
  77316. #define SET_GPIO_47_doen_i2stx_bclk_out { \
  77317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77318. _ezchip_macro_read_value_ &= ~(0xFF); \
  77319. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  77320. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77321. }
  77322. #define SET_GPIO_47_doen_i2stx_bclk_out_oen { \
  77323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77324. _ezchip_macro_read_value_ &= ~(0xFF); \
  77325. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  77326. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77327. }
  77328. #define SET_GPIO_47_doen_i2stx_lrck_out { \
  77329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77330. _ezchip_macro_read_value_ &= ~(0xFF); \
  77331. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  77332. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77333. }
  77334. #define SET_GPIO_47_doen_i2stx_lrckout_oen { \
  77335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77336. _ezchip_macro_read_value_ &= ~(0xFF); \
  77337. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  77338. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77339. }
  77340. #define SET_GPIO_47_doen_i2stx_mclk_out { \
  77341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77342. _ezchip_macro_read_value_ &= ~(0xFF); \
  77343. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  77344. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77345. }
  77346. #define SET_GPIO_47_doen_i2stx_sdout0 { \
  77347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77348. _ezchip_macro_read_value_ &= ~(0xFF); \
  77349. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  77350. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77351. }
  77352. #define SET_GPIO_47_doen_i2stx_sdout1 { \
  77353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77354. _ezchip_macro_read_value_ &= ~(0xFF); \
  77355. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  77356. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77357. }
  77358. #define SET_GPIO_47_doen_lcd_pad_csm_n { \
  77359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77360. _ezchip_macro_read_value_ &= ~(0xFF); \
  77361. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  77362. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77363. }
  77364. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit0 { \
  77365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77366. _ezchip_macro_read_value_ &= ~(0xFF); \
  77367. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  77368. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77369. }
  77370. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit1 { \
  77371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77372. _ezchip_macro_read_value_ &= ~(0xFF); \
  77373. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  77374. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77375. }
  77376. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit2 { \
  77377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77378. _ezchip_macro_read_value_ &= ~(0xFF); \
  77379. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  77380. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77381. }
  77382. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit3 { \
  77383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77384. _ezchip_macro_read_value_ &= ~(0xFF); \
  77385. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  77386. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77387. }
  77388. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit4 { \
  77389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77390. _ezchip_macro_read_value_ &= ~(0xFF); \
  77391. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  77392. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77393. }
  77394. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit5 { \
  77395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77396. _ezchip_macro_read_value_ &= ~(0xFF); \
  77397. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  77398. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77399. }
  77400. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit6 { \
  77401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77402. _ezchip_macro_read_value_ &= ~(0xFF); \
  77403. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  77404. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77405. }
  77406. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit7 { \
  77407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77408. _ezchip_macro_read_value_ &= ~(0xFF); \
  77409. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  77410. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77411. }
  77412. #define SET_GPIO_47_doen_pwm_pad_out_bit0 { \
  77413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77414. _ezchip_macro_read_value_ &= ~(0xFF); \
  77415. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  77416. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77417. }
  77418. #define SET_GPIO_47_doen_pwm_pad_out_bit1 { \
  77419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77420. _ezchip_macro_read_value_ &= ~(0xFF); \
  77421. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  77422. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77423. }
  77424. #define SET_GPIO_47_doen_pwm_pad_out_bit2 { \
  77425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77426. _ezchip_macro_read_value_ &= ~(0xFF); \
  77427. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  77428. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77429. }
  77430. #define SET_GPIO_47_doen_pwm_pad_out_bit3 { \
  77431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77432. _ezchip_macro_read_value_ &= ~(0xFF); \
  77433. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  77434. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77435. }
  77436. #define SET_GPIO_47_doen_pwm_pad_out_bit4 { \
  77437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77438. _ezchip_macro_read_value_ &= ~(0xFF); \
  77439. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  77440. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77441. }
  77442. #define SET_GPIO_47_doen_pwm_pad_out_bit5 { \
  77443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77444. _ezchip_macro_read_value_ &= ~(0xFF); \
  77445. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  77446. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77447. }
  77448. #define SET_GPIO_47_doen_pwm_pad_out_bit6 { \
  77449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77450. _ezchip_macro_read_value_ &= ~(0xFF); \
  77451. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  77452. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77453. }
  77454. #define SET_GPIO_47_doen_pwm_pad_out_bit7 { \
  77455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77456. _ezchip_macro_read_value_ &= ~(0xFF); \
  77457. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  77458. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77459. }
  77460. #define SET_GPIO_47_doen_pwmdac_left_out { \
  77461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77462. _ezchip_macro_read_value_ &= ~(0xFF); \
  77463. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  77464. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77465. }
  77466. #define SET_GPIO_47_doen_pwmdac_right_out { \
  77467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77468. _ezchip_macro_read_value_ &= ~(0xFF); \
  77469. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  77470. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77471. }
  77472. #define SET_GPIO_47_doen_qspi_csn1_out { \
  77473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77474. _ezchip_macro_read_value_ &= ~(0xFF); \
  77475. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  77476. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77477. }
  77478. #define SET_GPIO_47_doen_qspi_csn2_out { \
  77479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77480. _ezchip_macro_read_value_ &= ~(0xFF); \
  77481. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  77482. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77483. }
  77484. #define SET_GPIO_47_doen_qspi_csn3_out { \
  77485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77486. _ezchip_macro_read_value_ &= ~(0xFF); \
  77487. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  77488. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77489. }
  77490. #define SET_GPIO_47_doen_register23_SCFG_cmsensor_rst0 { \
  77491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77492. _ezchip_macro_read_value_ &= ~(0xFF); \
  77493. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  77494. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77495. }
  77496. #define SET_GPIO_47_doen_register23_SCFG_cmsensor_rst1 { \
  77497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77498. _ezchip_macro_read_value_ &= ~(0xFF); \
  77499. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  77500. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77501. }
  77502. #define SET_GPIO_47_doen_register32_SCFG_gmac_phy_rstn { \
  77503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77504. _ezchip_macro_read_value_ &= ~(0xFF); \
  77505. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  77506. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77507. }
  77508. #define SET_GPIO_47_doen_sdio0_pad_card_power_en { \
  77509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77510. _ezchip_macro_read_value_ &= ~(0xFF); \
  77511. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  77512. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77513. }
  77514. #define SET_GPIO_47_doen_sdio0_pad_cclk_out { \
  77515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77516. _ezchip_macro_read_value_ &= ~(0xFF); \
  77517. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  77518. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77519. }
  77520. #define SET_GPIO_47_doen_sdio0_pad_ccmd_oe { \
  77521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77522. _ezchip_macro_read_value_ &= ~(0xFF); \
  77523. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  77524. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77525. }
  77526. #define SET_GPIO_47_doen_sdio0_pad_ccmd_out { \
  77527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77528. _ezchip_macro_read_value_ &= ~(0xFF); \
  77529. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  77530. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77531. }
  77532. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit0 { \
  77533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77534. _ezchip_macro_read_value_ &= ~(0xFF); \
  77535. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  77536. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77537. }
  77538. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit1 { \
  77539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77540. _ezchip_macro_read_value_ &= ~(0xFF); \
  77541. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  77542. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77543. }
  77544. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit2 { \
  77545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77546. _ezchip_macro_read_value_ &= ~(0xFF); \
  77547. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  77548. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77549. }
  77550. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit3 { \
  77551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77552. _ezchip_macro_read_value_ &= ~(0xFF); \
  77553. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  77554. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77555. }
  77556. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit4 { \
  77557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77558. _ezchip_macro_read_value_ &= ~(0xFF); \
  77559. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  77560. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77561. }
  77562. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit5 { \
  77563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77564. _ezchip_macro_read_value_ &= ~(0xFF); \
  77565. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  77566. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77567. }
  77568. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit6 { \
  77569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77570. _ezchip_macro_read_value_ &= ~(0xFF); \
  77571. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  77572. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77573. }
  77574. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit7 { \
  77575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77576. _ezchip_macro_read_value_ &= ~(0xFF); \
  77577. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  77578. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77579. }
  77580. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit0 { \
  77581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77582. _ezchip_macro_read_value_ &= ~(0xFF); \
  77583. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  77584. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77585. }
  77586. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit1 { \
  77587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77588. _ezchip_macro_read_value_ &= ~(0xFF); \
  77589. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  77590. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77591. }
  77592. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit2 { \
  77593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77594. _ezchip_macro_read_value_ &= ~(0xFF); \
  77595. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  77596. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77597. }
  77598. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit3 { \
  77599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77600. _ezchip_macro_read_value_ &= ~(0xFF); \
  77601. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  77602. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77603. }
  77604. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit4 { \
  77605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77606. _ezchip_macro_read_value_ &= ~(0xFF); \
  77607. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  77608. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77609. }
  77610. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit5 { \
  77611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77612. _ezchip_macro_read_value_ &= ~(0xFF); \
  77613. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  77614. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77615. }
  77616. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit6 { \
  77617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77618. _ezchip_macro_read_value_ &= ~(0xFF); \
  77619. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  77620. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77621. }
  77622. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit7 { \
  77623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77624. _ezchip_macro_read_value_ &= ~(0xFF); \
  77625. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  77626. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77627. }
  77628. #define SET_GPIO_47_doen_sdio0_pad_rst_n { \
  77629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77630. _ezchip_macro_read_value_ &= ~(0xFF); \
  77631. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  77632. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77633. }
  77634. #define SET_GPIO_47_doen_sdio1_pad_card_power_en { \
  77635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77636. _ezchip_macro_read_value_ &= ~(0xFF); \
  77637. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  77638. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77639. }
  77640. #define SET_GPIO_47_doen_sdio1_pad_cclk_out { \
  77641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77642. _ezchip_macro_read_value_ &= ~(0xFF); \
  77643. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  77644. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77645. }
  77646. #define SET_GPIO_47_doen_sdio1_pad_ccmd_oe { \
  77647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77648. _ezchip_macro_read_value_ &= ~(0xFF); \
  77649. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  77650. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77651. }
  77652. #define SET_GPIO_47_doen_sdio1_pad_ccmd_out { \
  77653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77654. _ezchip_macro_read_value_ &= ~(0xFF); \
  77655. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  77656. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77657. }
  77658. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit0 { \
  77659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77660. _ezchip_macro_read_value_ &= ~(0xFF); \
  77661. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  77662. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77663. }
  77664. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit1 { \
  77665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77666. _ezchip_macro_read_value_ &= ~(0xFF); \
  77667. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  77668. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77669. }
  77670. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit2 { \
  77671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77672. _ezchip_macro_read_value_ &= ~(0xFF); \
  77673. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  77674. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77675. }
  77676. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit3 { \
  77677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77678. _ezchip_macro_read_value_ &= ~(0xFF); \
  77679. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  77680. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77681. }
  77682. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit4 { \
  77683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77684. _ezchip_macro_read_value_ &= ~(0xFF); \
  77685. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  77686. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77687. }
  77688. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit5 { \
  77689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77690. _ezchip_macro_read_value_ &= ~(0xFF); \
  77691. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  77692. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77693. }
  77694. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit6 { \
  77695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77696. _ezchip_macro_read_value_ &= ~(0xFF); \
  77697. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  77698. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77699. }
  77700. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit7 { \
  77701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77702. _ezchip_macro_read_value_ &= ~(0xFF); \
  77703. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  77704. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77705. }
  77706. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit0 { \
  77707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77708. _ezchip_macro_read_value_ &= ~(0xFF); \
  77709. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  77710. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77711. }
  77712. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit1 { \
  77713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77714. _ezchip_macro_read_value_ &= ~(0xFF); \
  77715. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  77716. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77717. }
  77718. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit2 { \
  77719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77720. _ezchip_macro_read_value_ &= ~(0xFF); \
  77721. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  77722. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77723. }
  77724. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit3 { \
  77725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77726. _ezchip_macro_read_value_ &= ~(0xFF); \
  77727. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  77728. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77729. }
  77730. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit4 { \
  77731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77732. _ezchip_macro_read_value_ &= ~(0xFF); \
  77733. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  77734. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77735. }
  77736. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit5 { \
  77737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77738. _ezchip_macro_read_value_ &= ~(0xFF); \
  77739. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  77740. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77741. }
  77742. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit6 { \
  77743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77744. _ezchip_macro_read_value_ &= ~(0xFF); \
  77745. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  77746. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77747. }
  77748. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit7 { \
  77749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77750. _ezchip_macro_read_value_ &= ~(0xFF); \
  77751. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  77752. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77753. }
  77754. #define SET_GPIO_47_doen_sdio1_pad_rst_n { \
  77755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77756. _ezchip_macro_read_value_ &= ~(0xFF); \
  77757. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  77758. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77759. }
  77760. #define SET_GPIO_47_doen_spdif_tx_sdout { \
  77761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77762. _ezchip_macro_read_value_ &= ~(0xFF); \
  77763. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  77764. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77765. }
  77766. #define SET_GPIO_47_doen_spdif_tx_sdout_oen { \
  77767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77768. _ezchip_macro_read_value_ &= ~(0xFF); \
  77769. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  77770. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77771. }
  77772. #define SET_GPIO_47_doen_spi0_pad_oe_n { \
  77773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77774. _ezchip_macro_read_value_ &= ~(0xFF); \
  77775. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  77776. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77777. }
  77778. #define SET_GPIO_47_doen_spi0_pad_sck_out { \
  77779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77780. _ezchip_macro_read_value_ &= ~(0xFF); \
  77781. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  77782. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77783. }
  77784. #define SET_GPIO_47_doen_spi0_pad_ss_0_n { \
  77785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77786. _ezchip_macro_read_value_ &= ~(0xFF); \
  77787. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  77788. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77789. }
  77790. #define SET_GPIO_47_doen_spi0_pad_ss_1_n { \
  77791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77792. _ezchip_macro_read_value_ &= ~(0xFF); \
  77793. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  77794. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77795. }
  77796. #define SET_GPIO_47_doen_spi0_pad_txd { \
  77797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77798. _ezchip_macro_read_value_ &= ~(0xFF); \
  77799. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  77800. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77801. }
  77802. #define SET_GPIO_47_doen_spi1_pad_oe_n { \
  77803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77804. _ezchip_macro_read_value_ &= ~(0xFF); \
  77805. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  77806. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77807. }
  77808. #define SET_GPIO_47_doen_spi1_pad_sck_out { \
  77809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77810. _ezchip_macro_read_value_ &= ~(0xFF); \
  77811. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  77812. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77813. }
  77814. #define SET_GPIO_47_doen_spi1_pad_ss_0_n { \
  77815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77816. _ezchip_macro_read_value_ &= ~(0xFF); \
  77817. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  77818. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77819. }
  77820. #define SET_GPIO_47_doen_spi1_pad_ss_1_n { \
  77821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77822. _ezchip_macro_read_value_ &= ~(0xFF); \
  77823. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  77824. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77825. }
  77826. #define SET_GPIO_47_doen_spi1_pad_txd { \
  77827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77828. _ezchip_macro_read_value_ &= ~(0xFF); \
  77829. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  77830. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77831. }
  77832. #define SET_GPIO_47_doen_spi2_pad_oe_n { \
  77833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77834. _ezchip_macro_read_value_ &= ~(0xFF); \
  77835. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  77836. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77837. }
  77838. #define SET_GPIO_47_doen_spi2_pad_sck_out { \
  77839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77840. _ezchip_macro_read_value_ &= ~(0xFF); \
  77841. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  77842. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77843. }
  77844. #define SET_GPIO_47_doen_spi2_pad_ss_0_n { \
  77845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77846. _ezchip_macro_read_value_ &= ~(0xFF); \
  77847. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  77848. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77849. }
  77850. #define SET_GPIO_47_doen_spi2_pad_ss_1_n { \
  77851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77852. _ezchip_macro_read_value_ &= ~(0xFF); \
  77853. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  77854. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77855. }
  77856. #define SET_GPIO_47_doen_spi2_pad_txd { \
  77857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77858. _ezchip_macro_read_value_ &= ~(0xFF); \
  77859. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  77860. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77861. }
  77862. #define SET_GPIO_47_doen_spi2ahb_pad_oe_n_bit0 { \
  77863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77864. _ezchip_macro_read_value_ &= ~(0xFF); \
  77865. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  77866. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77867. }
  77868. #define SET_GPIO_47_doen_spi2ahb_pad_oe_n_bit1 { \
  77869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77870. _ezchip_macro_read_value_ &= ~(0xFF); \
  77871. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  77872. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77873. }
  77874. #define SET_GPIO_47_doen_spi2ahb_pad_oe_n_bit2 { \
  77875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77876. _ezchip_macro_read_value_ &= ~(0xFF); \
  77877. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  77878. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77879. }
  77880. #define SET_GPIO_47_doen_spi2ahb_pad_oe_n_bit3 { \
  77881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77882. _ezchip_macro_read_value_ &= ~(0xFF); \
  77883. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  77884. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77885. }
  77886. #define SET_GPIO_47_doen_spi2ahb_pad_txd_bit0 { \
  77887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77888. _ezchip_macro_read_value_ &= ~(0xFF); \
  77889. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  77890. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77891. }
  77892. #define SET_GPIO_47_doen_spi2ahb_pad_txd_bit1 { \
  77893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77894. _ezchip_macro_read_value_ &= ~(0xFF); \
  77895. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  77896. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77897. }
  77898. #define SET_GPIO_47_doen_spi2ahb_pad_txd_bit2 { \
  77899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77900. _ezchip_macro_read_value_ &= ~(0xFF); \
  77901. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  77902. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77903. }
  77904. #define SET_GPIO_47_doen_spi2ahb_pad_txd_bit3 { \
  77905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77906. _ezchip_macro_read_value_ &= ~(0xFF); \
  77907. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  77908. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77909. }
  77910. #define SET_GPIO_47_doen_spi3_pad_oe_n { \
  77911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77912. _ezchip_macro_read_value_ &= ~(0xFF); \
  77913. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  77914. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77915. }
  77916. #define SET_GPIO_47_doen_spi3_pad_sck_out { \
  77917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77918. _ezchip_macro_read_value_ &= ~(0xFF); \
  77919. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  77920. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77921. }
  77922. #define SET_GPIO_47_doen_spi3_pad_ss_0_n { \
  77923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77924. _ezchip_macro_read_value_ &= ~(0xFF); \
  77925. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  77926. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77927. }
  77928. #define SET_GPIO_47_doen_spi3_pad_ss_1_n { \
  77929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77930. _ezchip_macro_read_value_ &= ~(0xFF); \
  77931. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  77932. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77933. }
  77934. #define SET_GPIO_47_doen_spi3_pad_txd { \
  77935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77936. _ezchip_macro_read_value_ &= ~(0xFF); \
  77937. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  77938. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77939. }
  77940. #define SET_GPIO_47_doen_uart0_pad_dtrn { \
  77941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77942. _ezchip_macro_read_value_ &= ~(0xFF); \
  77943. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  77944. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77945. }
  77946. #define SET_GPIO_47_doen_uart0_pad_rtsn { \
  77947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77948. _ezchip_macro_read_value_ &= ~(0xFF); \
  77949. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  77950. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77951. }
  77952. #define SET_GPIO_47_doen_uart0_pad_sout { \
  77953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77954. _ezchip_macro_read_value_ &= ~(0xFF); \
  77955. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  77956. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77957. }
  77958. #define SET_GPIO_47_doen_uart1_pad_sout { \
  77959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77960. _ezchip_macro_read_value_ &= ~(0xFF); \
  77961. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  77962. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77963. }
  77964. #define SET_GPIO_47_doen_uart2_pad_dtr_n { \
  77965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77966. _ezchip_macro_read_value_ &= ~(0xFF); \
  77967. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  77968. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77969. }
  77970. #define SET_GPIO_47_doen_uart2_pad_rts_n { \
  77971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77972. _ezchip_macro_read_value_ &= ~(0xFF); \
  77973. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  77974. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77975. }
  77976. #define SET_GPIO_47_doen_uart2_pad_sout { \
  77977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77978. _ezchip_macro_read_value_ &= ~(0xFF); \
  77979. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  77980. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77981. }
  77982. #define SET_GPIO_47_doen_uart3_pad_sout { \
  77983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77984. _ezchip_macro_read_value_ &= ~(0xFF); \
  77985. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  77986. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77987. }
  77988. #define SET_GPIO_47_doen_usb_drv_bus { \
  77989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77990. _ezchip_macro_read_value_ &= ~(0xFF); \
  77991. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  77992. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77993. }
  77994. #define SET_GPIO_48_dout_reverse_(en) { \
  77995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  77996. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  77997. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  77998. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77999. }
  78000. #define SET_GPIO_48_dout_LOW { \
  78001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78002. _ezchip_macro_read_value_ &= ~(0xFF); \
  78003. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  78004. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78005. }
  78006. #define SET_GPIO_48_dout_HIGH { \
  78007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78008. _ezchip_macro_read_value_ &= ~(0xFF); \
  78009. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  78010. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78011. }
  78012. #define SET_GPIO_48_dout_clk_gmac_tophyref { \
  78013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78014. _ezchip_macro_read_value_ &= ~(0xFF); \
  78015. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  78016. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78017. }
  78018. #define SET_GPIO_48_dout_cpu_jtag_tdo { \
  78019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78020. _ezchip_macro_read_value_ &= ~(0xFF); \
  78021. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  78022. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78023. }
  78024. #define SET_GPIO_48_dout_cpu_jtag_tdo_oen { \
  78025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78026. _ezchip_macro_read_value_ &= ~(0xFF); \
  78027. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  78028. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78029. }
  78030. #define SET_GPIO_48_dout_dmic_clk_out { \
  78031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78032. _ezchip_macro_read_value_ &= ~(0xFF); \
  78033. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  78034. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78035. }
  78036. #define SET_GPIO_48_dout_dsp_JTDOEn_pad { \
  78037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78038. _ezchip_macro_read_value_ &= ~(0xFF); \
  78039. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  78040. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78041. }
  78042. #define SET_GPIO_48_dout_dsp_JTDO_pad { \
  78043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78044. _ezchip_macro_read_value_ &= ~(0xFF); \
  78045. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  78046. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78047. }
  78048. #define SET_GPIO_48_dout_i2c0_pad_sck_oe { \
  78049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78050. _ezchip_macro_read_value_ &= ~(0xFF); \
  78051. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  78052. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78053. }
  78054. #define SET_GPIO_48_dout_i2c0_pad_sda_oe { \
  78055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78056. _ezchip_macro_read_value_ &= ~(0xFF); \
  78057. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  78058. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78059. }
  78060. #define SET_GPIO_48_dout_i2c1_pad_sck_oe { \
  78061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78062. _ezchip_macro_read_value_ &= ~(0xFF); \
  78063. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  78064. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78065. }
  78066. #define SET_GPIO_48_dout_i2c1_pad_sda_oe { \
  78067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78068. _ezchip_macro_read_value_ &= ~(0xFF); \
  78069. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  78070. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78071. }
  78072. #define SET_GPIO_48_dout_i2c2_pad_sck_oe { \
  78073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78074. _ezchip_macro_read_value_ &= ~(0xFF); \
  78075. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  78076. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78077. }
  78078. #define SET_GPIO_48_dout_i2c2_pad_sda_oe { \
  78079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78080. _ezchip_macro_read_value_ &= ~(0xFF); \
  78081. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  78082. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78083. }
  78084. #define SET_GPIO_48_dout_i2c3_pad_sck_oe { \
  78085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78086. _ezchip_macro_read_value_ &= ~(0xFF); \
  78087. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  78088. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78089. }
  78090. #define SET_GPIO_48_dout_i2c3_pad_sda_oe { \
  78091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78092. _ezchip_macro_read_value_ &= ~(0xFF); \
  78093. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  78094. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78095. }
  78096. #define SET_GPIO_48_dout_i2srx_bclk_out { \
  78097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78098. _ezchip_macro_read_value_ &= ~(0xFF); \
  78099. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  78100. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78101. }
  78102. #define SET_GPIO_48_dout_i2srx_bclk_out_oen { \
  78103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78104. _ezchip_macro_read_value_ &= ~(0xFF); \
  78105. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  78106. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78107. }
  78108. #define SET_GPIO_48_dout_i2srx_lrck_out { \
  78109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78110. _ezchip_macro_read_value_ &= ~(0xFF); \
  78111. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  78112. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78113. }
  78114. #define SET_GPIO_48_dout_i2srx_lrck_out_oen { \
  78115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78116. _ezchip_macro_read_value_ &= ~(0xFF); \
  78117. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  78118. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78119. }
  78120. #define SET_GPIO_48_dout_i2srx_mclk_out { \
  78121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78122. _ezchip_macro_read_value_ &= ~(0xFF); \
  78123. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  78124. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78125. }
  78126. #define SET_GPIO_48_dout_i2stx_bclk_out { \
  78127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78128. _ezchip_macro_read_value_ &= ~(0xFF); \
  78129. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  78130. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78131. }
  78132. #define SET_GPIO_48_dout_i2stx_bclk_out_oen { \
  78133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78134. _ezchip_macro_read_value_ &= ~(0xFF); \
  78135. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  78136. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78137. }
  78138. #define SET_GPIO_48_dout_i2stx_lrck_out { \
  78139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78140. _ezchip_macro_read_value_ &= ~(0xFF); \
  78141. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  78142. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78143. }
  78144. #define SET_GPIO_48_dout_i2stx_lrckout_oen { \
  78145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78146. _ezchip_macro_read_value_ &= ~(0xFF); \
  78147. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  78148. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78149. }
  78150. #define SET_GPIO_48_dout_i2stx_mclk_out { \
  78151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78152. _ezchip_macro_read_value_ &= ~(0xFF); \
  78153. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  78154. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78155. }
  78156. #define SET_GPIO_48_dout_i2stx_sdout0 { \
  78157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78158. _ezchip_macro_read_value_ &= ~(0xFF); \
  78159. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  78160. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78161. }
  78162. #define SET_GPIO_48_dout_i2stx_sdout1 { \
  78163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78164. _ezchip_macro_read_value_ &= ~(0xFF); \
  78165. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  78166. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78167. }
  78168. #define SET_GPIO_48_dout_lcd_pad_csm_n { \
  78169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78170. _ezchip_macro_read_value_ &= ~(0xFF); \
  78171. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  78172. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78173. }
  78174. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit0 { \
  78175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78176. _ezchip_macro_read_value_ &= ~(0xFF); \
  78177. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  78178. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78179. }
  78180. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit1 { \
  78181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78182. _ezchip_macro_read_value_ &= ~(0xFF); \
  78183. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  78184. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78185. }
  78186. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit2 { \
  78187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78188. _ezchip_macro_read_value_ &= ~(0xFF); \
  78189. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  78190. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78191. }
  78192. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit3 { \
  78193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78194. _ezchip_macro_read_value_ &= ~(0xFF); \
  78195. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  78196. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78197. }
  78198. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit4 { \
  78199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78200. _ezchip_macro_read_value_ &= ~(0xFF); \
  78201. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  78202. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78203. }
  78204. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit5 { \
  78205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78206. _ezchip_macro_read_value_ &= ~(0xFF); \
  78207. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  78208. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78209. }
  78210. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit6 { \
  78211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78212. _ezchip_macro_read_value_ &= ~(0xFF); \
  78213. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  78214. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78215. }
  78216. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit7 { \
  78217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78218. _ezchip_macro_read_value_ &= ~(0xFF); \
  78219. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  78220. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78221. }
  78222. #define SET_GPIO_48_dout_pwm_pad_out_bit0 { \
  78223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78224. _ezchip_macro_read_value_ &= ~(0xFF); \
  78225. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  78226. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78227. }
  78228. #define SET_GPIO_48_dout_pwm_pad_out_bit1 { \
  78229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78230. _ezchip_macro_read_value_ &= ~(0xFF); \
  78231. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  78232. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78233. }
  78234. #define SET_GPIO_48_dout_pwm_pad_out_bit2 { \
  78235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78236. _ezchip_macro_read_value_ &= ~(0xFF); \
  78237. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  78238. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78239. }
  78240. #define SET_GPIO_48_dout_pwm_pad_out_bit3 { \
  78241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78242. _ezchip_macro_read_value_ &= ~(0xFF); \
  78243. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  78244. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78245. }
  78246. #define SET_GPIO_48_dout_pwm_pad_out_bit4 { \
  78247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78248. _ezchip_macro_read_value_ &= ~(0xFF); \
  78249. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  78250. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78251. }
  78252. #define SET_GPIO_48_dout_pwm_pad_out_bit5 { \
  78253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78254. _ezchip_macro_read_value_ &= ~(0xFF); \
  78255. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  78256. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78257. }
  78258. #define SET_GPIO_48_dout_pwm_pad_out_bit6 { \
  78259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78260. _ezchip_macro_read_value_ &= ~(0xFF); \
  78261. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  78262. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78263. }
  78264. #define SET_GPIO_48_dout_pwm_pad_out_bit7 { \
  78265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78266. _ezchip_macro_read_value_ &= ~(0xFF); \
  78267. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  78268. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78269. }
  78270. #define SET_GPIO_48_dout_pwmdac_left_out { \
  78271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78272. _ezchip_macro_read_value_ &= ~(0xFF); \
  78273. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  78274. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78275. }
  78276. #define SET_GPIO_48_dout_pwmdac_right_out { \
  78277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78278. _ezchip_macro_read_value_ &= ~(0xFF); \
  78279. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  78280. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78281. }
  78282. #define SET_GPIO_48_dout_qspi_csn1_out { \
  78283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78284. _ezchip_macro_read_value_ &= ~(0xFF); \
  78285. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  78286. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78287. }
  78288. #define SET_GPIO_48_dout_qspi_csn2_out { \
  78289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78290. _ezchip_macro_read_value_ &= ~(0xFF); \
  78291. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  78292. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78293. }
  78294. #define SET_GPIO_48_dout_qspi_csn3_out { \
  78295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78296. _ezchip_macro_read_value_ &= ~(0xFF); \
  78297. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  78298. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78299. }
  78300. #define SET_GPIO_48_dout_register23_SCFG_cmsensor_rst0 { \
  78301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78302. _ezchip_macro_read_value_ &= ~(0xFF); \
  78303. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  78304. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78305. }
  78306. #define SET_GPIO_48_dout_register23_SCFG_cmsensor_rst1 { \
  78307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78308. _ezchip_macro_read_value_ &= ~(0xFF); \
  78309. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  78310. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78311. }
  78312. #define SET_GPIO_48_dout_register32_SCFG_gmac_phy_rstn { \
  78313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78314. _ezchip_macro_read_value_ &= ~(0xFF); \
  78315. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  78316. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78317. }
  78318. #define SET_GPIO_48_dout_sdio0_pad_card_power_en { \
  78319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78320. _ezchip_macro_read_value_ &= ~(0xFF); \
  78321. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  78322. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78323. }
  78324. #define SET_GPIO_48_dout_sdio0_pad_cclk_out { \
  78325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78326. _ezchip_macro_read_value_ &= ~(0xFF); \
  78327. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  78328. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78329. }
  78330. #define SET_GPIO_48_dout_sdio0_pad_ccmd_oe { \
  78331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78332. _ezchip_macro_read_value_ &= ~(0xFF); \
  78333. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  78334. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78335. }
  78336. #define SET_GPIO_48_dout_sdio0_pad_ccmd_out { \
  78337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78338. _ezchip_macro_read_value_ &= ~(0xFF); \
  78339. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  78340. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78341. }
  78342. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit0 { \
  78343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78344. _ezchip_macro_read_value_ &= ~(0xFF); \
  78345. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  78346. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78347. }
  78348. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit1 { \
  78349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78350. _ezchip_macro_read_value_ &= ~(0xFF); \
  78351. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  78352. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78353. }
  78354. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit2 { \
  78355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78356. _ezchip_macro_read_value_ &= ~(0xFF); \
  78357. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  78358. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78359. }
  78360. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit3 { \
  78361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78362. _ezchip_macro_read_value_ &= ~(0xFF); \
  78363. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  78364. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78365. }
  78366. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit4 { \
  78367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78368. _ezchip_macro_read_value_ &= ~(0xFF); \
  78369. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  78370. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78371. }
  78372. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit5 { \
  78373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78374. _ezchip_macro_read_value_ &= ~(0xFF); \
  78375. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  78376. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78377. }
  78378. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit6 { \
  78379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78380. _ezchip_macro_read_value_ &= ~(0xFF); \
  78381. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  78382. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78383. }
  78384. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit7 { \
  78385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78386. _ezchip_macro_read_value_ &= ~(0xFF); \
  78387. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  78388. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78389. }
  78390. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit0 { \
  78391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78392. _ezchip_macro_read_value_ &= ~(0xFF); \
  78393. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  78394. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78395. }
  78396. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit1 { \
  78397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78398. _ezchip_macro_read_value_ &= ~(0xFF); \
  78399. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  78400. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78401. }
  78402. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit2 { \
  78403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78404. _ezchip_macro_read_value_ &= ~(0xFF); \
  78405. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  78406. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78407. }
  78408. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit3 { \
  78409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78410. _ezchip_macro_read_value_ &= ~(0xFF); \
  78411. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  78412. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78413. }
  78414. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit4 { \
  78415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78416. _ezchip_macro_read_value_ &= ~(0xFF); \
  78417. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  78418. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78419. }
  78420. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit5 { \
  78421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78422. _ezchip_macro_read_value_ &= ~(0xFF); \
  78423. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  78424. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78425. }
  78426. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit6 { \
  78427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78428. _ezchip_macro_read_value_ &= ~(0xFF); \
  78429. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  78430. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78431. }
  78432. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit7 { \
  78433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78434. _ezchip_macro_read_value_ &= ~(0xFF); \
  78435. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  78436. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78437. }
  78438. #define SET_GPIO_48_dout_sdio0_pad_rst_n { \
  78439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78440. _ezchip_macro_read_value_ &= ~(0xFF); \
  78441. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  78442. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78443. }
  78444. #define SET_GPIO_48_dout_sdio1_pad_card_power_en { \
  78445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78446. _ezchip_macro_read_value_ &= ~(0xFF); \
  78447. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  78448. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78449. }
  78450. #define SET_GPIO_48_dout_sdio1_pad_cclk_out { \
  78451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78452. _ezchip_macro_read_value_ &= ~(0xFF); \
  78453. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  78454. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78455. }
  78456. #define SET_GPIO_48_dout_sdio1_pad_ccmd_oe { \
  78457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78458. _ezchip_macro_read_value_ &= ~(0xFF); \
  78459. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  78460. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78461. }
  78462. #define SET_GPIO_48_dout_sdio1_pad_ccmd_out { \
  78463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78464. _ezchip_macro_read_value_ &= ~(0xFF); \
  78465. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  78466. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78467. }
  78468. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit0 { \
  78469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78470. _ezchip_macro_read_value_ &= ~(0xFF); \
  78471. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  78472. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78473. }
  78474. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit1 { \
  78475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78476. _ezchip_macro_read_value_ &= ~(0xFF); \
  78477. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  78478. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78479. }
  78480. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit2 { \
  78481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78482. _ezchip_macro_read_value_ &= ~(0xFF); \
  78483. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  78484. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78485. }
  78486. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit3 { \
  78487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78488. _ezchip_macro_read_value_ &= ~(0xFF); \
  78489. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  78490. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78491. }
  78492. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit4 { \
  78493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78494. _ezchip_macro_read_value_ &= ~(0xFF); \
  78495. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  78496. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78497. }
  78498. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit5 { \
  78499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78500. _ezchip_macro_read_value_ &= ~(0xFF); \
  78501. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  78502. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78503. }
  78504. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit6 { \
  78505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78506. _ezchip_macro_read_value_ &= ~(0xFF); \
  78507. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  78508. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78509. }
  78510. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit7 { \
  78511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78512. _ezchip_macro_read_value_ &= ~(0xFF); \
  78513. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  78514. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78515. }
  78516. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit0 { \
  78517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78518. _ezchip_macro_read_value_ &= ~(0xFF); \
  78519. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  78520. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78521. }
  78522. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit1 { \
  78523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78524. _ezchip_macro_read_value_ &= ~(0xFF); \
  78525. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  78526. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78527. }
  78528. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit2 { \
  78529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78530. _ezchip_macro_read_value_ &= ~(0xFF); \
  78531. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  78532. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78533. }
  78534. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit3 { \
  78535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78536. _ezchip_macro_read_value_ &= ~(0xFF); \
  78537. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  78538. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78539. }
  78540. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit4 { \
  78541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78542. _ezchip_macro_read_value_ &= ~(0xFF); \
  78543. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  78544. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78545. }
  78546. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit5 { \
  78547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78548. _ezchip_macro_read_value_ &= ~(0xFF); \
  78549. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  78550. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78551. }
  78552. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit6 { \
  78553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78554. _ezchip_macro_read_value_ &= ~(0xFF); \
  78555. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  78556. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78557. }
  78558. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit7 { \
  78559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78560. _ezchip_macro_read_value_ &= ~(0xFF); \
  78561. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  78562. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78563. }
  78564. #define SET_GPIO_48_dout_sdio1_pad_rst_n { \
  78565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78566. _ezchip_macro_read_value_ &= ~(0xFF); \
  78567. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  78568. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78569. }
  78570. #define SET_GPIO_48_dout_spdif_tx_sdout { \
  78571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78572. _ezchip_macro_read_value_ &= ~(0xFF); \
  78573. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  78574. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78575. }
  78576. #define SET_GPIO_48_dout_spdif_tx_sdout_oen { \
  78577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78578. _ezchip_macro_read_value_ &= ~(0xFF); \
  78579. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  78580. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78581. }
  78582. #define SET_GPIO_48_dout_spi0_pad_oe_n { \
  78583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78584. _ezchip_macro_read_value_ &= ~(0xFF); \
  78585. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  78586. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78587. }
  78588. #define SET_GPIO_48_dout_spi0_pad_sck_out { \
  78589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78590. _ezchip_macro_read_value_ &= ~(0xFF); \
  78591. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  78592. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78593. }
  78594. #define SET_GPIO_48_dout_spi0_pad_ss_0_n { \
  78595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78596. _ezchip_macro_read_value_ &= ~(0xFF); \
  78597. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  78598. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78599. }
  78600. #define SET_GPIO_48_dout_spi0_pad_ss_1_n { \
  78601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78602. _ezchip_macro_read_value_ &= ~(0xFF); \
  78603. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  78604. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78605. }
  78606. #define SET_GPIO_48_dout_spi0_pad_txd { \
  78607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78608. _ezchip_macro_read_value_ &= ~(0xFF); \
  78609. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  78610. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78611. }
  78612. #define SET_GPIO_48_dout_spi1_pad_oe_n { \
  78613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78614. _ezchip_macro_read_value_ &= ~(0xFF); \
  78615. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  78616. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78617. }
  78618. #define SET_GPIO_48_dout_spi1_pad_sck_out { \
  78619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78620. _ezchip_macro_read_value_ &= ~(0xFF); \
  78621. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  78622. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78623. }
  78624. #define SET_GPIO_48_dout_spi1_pad_ss_0_n { \
  78625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78626. _ezchip_macro_read_value_ &= ~(0xFF); \
  78627. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  78628. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78629. }
  78630. #define SET_GPIO_48_dout_spi1_pad_ss_1_n { \
  78631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78632. _ezchip_macro_read_value_ &= ~(0xFF); \
  78633. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  78634. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78635. }
  78636. #define SET_GPIO_48_dout_spi1_pad_txd { \
  78637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78638. _ezchip_macro_read_value_ &= ~(0xFF); \
  78639. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  78640. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78641. }
  78642. #define SET_GPIO_48_dout_spi2_pad_oe_n { \
  78643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78644. _ezchip_macro_read_value_ &= ~(0xFF); \
  78645. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  78646. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78647. }
  78648. #define SET_GPIO_48_dout_spi2_pad_sck_out { \
  78649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78650. _ezchip_macro_read_value_ &= ~(0xFF); \
  78651. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  78652. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78653. }
  78654. #define SET_GPIO_48_dout_spi2_pad_ss_0_n { \
  78655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78656. _ezchip_macro_read_value_ &= ~(0xFF); \
  78657. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  78658. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78659. }
  78660. #define SET_GPIO_48_dout_spi2_pad_ss_1_n { \
  78661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78662. _ezchip_macro_read_value_ &= ~(0xFF); \
  78663. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  78664. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78665. }
  78666. #define SET_GPIO_48_dout_spi2_pad_txd { \
  78667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78668. _ezchip_macro_read_value_ &= ~(0xFF); \
  78669. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  78670. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78671. }
  78672. #define SET_GPIO_48_dout_spi2ahb_pad_oe_n_bit0 { \
  78673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78674. _ezchip_macro_read_value_ &= ~(0xFF); \
  78675. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  78676. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78677. }
  78678. #define SET_GPIO_48_dout_spi2ahb_pad_oe_n_bit1 { \
  78679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78680. _ezchip_macro_read_value_ &= ~(0xFF); \
  78681. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  78682. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78683. }
  78684. #define SET_GPIO_48_dout_spi2ahb_pad_oe_n_bit2 { \
  78685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78686. _ezchip_macro_read_value_ &= ~(0xFF); \
  78687. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  78688. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78689. }
  78690. #define SET_GPIO_48_dout_spi2ahb_pad_oe_n_bit3 { \
  78691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78692. _ezchip_macro_read_value_ &= ~(0xFF); \
  78693. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  78694. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78695. }
  78696. #define SET_GPIO_48_dout_spi2ahb_pad_txd_bit0 { \
  78697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78698. _ezchip_macro_read_value_ &= ~(0xFF); \
  78699. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  78700. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78701. }
  78702. #define SET_GPIO_48_dout_spi2ahb_pad_txd_bit1 { \
  78703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78704. _ezchip_macro_read_value_ &= ~(0xFF); \
  78705. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  78706. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78707. }
  78708. #define SET_GPIO_48_dout_spi2ahb_pad_txd_bit2 { \
  78709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78710. _ezchip_macro_read_value_ &= ~(0xFF); \
  78711. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  78712. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78713. }
  78714. #define SET_GPIO_48_dout_spi2ahb_pad_txd_bit3 { \
  78715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78716. _ezchip_macro_read_value_ &= ~(0xFF); \
  78717. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  78718. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78719. }
  78720. #define SET_GPIO_48_dout_spi3_pad_oe_n { \
  78721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78722. _ezchip_macro_read_value_ &= ~(0xFF); \
  78723. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  78724. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78725. }
  78726. #define SET_GPIO_48_dout_spi3_pad_sck_out { \
  78727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78728. _ezchip_macro_read_value_ &= ~(0xFF); \
  78729. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  78730. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78731. }
  78732. #define SET_GPIO_48_dout_spi3_pad_ss_0_n { \
  78733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78734. _ezchip_macro_read_value_ &= ~(0xFF); \
  78735. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  78736. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78737. }
  78738. #define SET_GPIO_48_dout_spi3_pad_ss_1_n { \
  78739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78740. _ezchip_macro_read_value_ &= ~(0xFF); \
  78741. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  78742. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78743. }
  78744. #define SET_GPIO_48_dout_spi3_pad_txd { \
  78745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78746. _ezchip_macro_read_value_ &= ~(0xFF); \
  78747. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  78748. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78749. }
  78750. #define SET_GPIO_48_dout_uart0_pad_dtrn { \
  78751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78752. _ezchip_macro_read_value_ &= ~(0xFF); \
  78753. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  78754. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78755. }
  78756. #define SET_GPIO_48_dout_uart0_pad_rtsn { \
  78757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78758. _ezchip_macro_read_value_ &= ~(0xFF); \
  78759. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  78760. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78761. }
  78762. #define SET_GPIO_48_dout_uart0_pad_sout { \
  78763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78764. _ezchip_macro_read_value_ &= ~(0xFF); \
  78765. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  78766. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78767. }
  78768. #define SET_GPIO_48_dout_uart1_pad_sout { \
  78769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78770. _ezchip_macro_read_value_ &= ~(0xFF); \
  78771. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  78772. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78773. }
  78774. #define SET_GPIO_48_dout_uart2_pad_dtr_n { \
  78775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78776. _ezchip_macro_read_value_ &= ~(0xFF); \
  78777. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  78778. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78779. }
  78780. #define SET_GPIO_48_dout_uart2_pad_rts_n { \
  78781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78782. _ezchip_macro_read_value_ &= ~(0xFF); \
  78783. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  78784. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78785. }
  78786. #define SET_GPIO_48_dout_uart2_pad_sout { \
  78787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78788. _ezchip_macro_read_value_ &= ~(0xFF); \
  78789. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  78790. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78791. }
  78792. #define SET_GPIO_48_dout_uart3_pad_sout { \
  78793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78794. _ezchip_macro_read_value_ &= ~(0xFF); \
  78795. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  78796. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78797. }
  78798. #define SET_GPIO_48_dout_usb_drv_bus { \
  78799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78800. _ezchip_macro_read_value_ &= ~(0xFF); \
  78801. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  78802. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78803. }
  78804. #define SET_GPIO_48_doen_reverse_(en) { \
  78805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78806. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  78807. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  78808. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78809. }
  78810. #define SET_GPIO_48_doen_LOW { \
  78811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78812. _ezchip_macro_read_value_ &= ~(0xFF); \
  78813. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  78814. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78815. }
  78816. #define SET_GPIO_48_doen_HIGH { \
  78817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78818. _ezchip_macro_read_value_ &= ~(0xFF); \
  78819. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  78820. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78821. }
  78822. #define SET_GPIO_48_doen_clk_gmac_tophyref { \
  78823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78824. _ezchip_macro_read_value_ &= ~(0xFF); \
  78825. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  78826. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78827. }
  78828. #define SET_GPIO_48_doen_cpu_jtag_tdo { \
  78829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78830. _ezchip_macro_read_value_ &= ~(0xFF); \
  78831. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  78832. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78833. }
  78834. #define SET_GPIO_48_doen_cpu_jtag_tdo_oen { \
  78835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78836. _ezchip_macro_read_value_ &= ~(0xFF); \
  78837. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  78838. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78839. }
  78840. #define SET_GPIO_48_doen_dmic_clk_out { \
  78841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78842. _ezchip_macro_read_value_ &= ~(0xFF); \
  78843. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  78844. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78845. }
  78846. #define SET_GPIO_48_doen_dsp_JTDOEn_pad { \
  78847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78848. _ezchip_macro_read_value_ &= ~(0xFF); \
  78849. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  78850. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78851. }
  78852. #define SET_GPIO_48_doen_dsp_JTDO_pad { \
  78853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78854. _ezchip_macro_read_value_ &= ~(0xFF); \
  78855. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  78856. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78857. }
  78858. #define SET_GPIO_48_doen_i2c0_pad_sck_oe { \
  78859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78860. _ezchip_macro_read_value_ &= ~(0xFF); \
  78861. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  78862. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78863. }
  78864. #define SET_GPIO_48_doen_i2c0_pad_sda_oe { \
  78865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78866. _ezchip_macro_read_value_ &= ~(0xFF); \
  78867. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  78868. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78869. }
  78870. #define SET_GPIO_48_doen_i2c1_pad_sck_oe { \
  78871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78872. _ezchip_macro_read_value_ &= ~(0xFF); \
  78873. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  78874. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78875. }
  78876. #define SET_GPIO_48_doen_i2c1_pad_sda_oe { \
  78877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78878. _ezchip_macro_read_value_ &= ~(0xFF); \
  78879. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  78880. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78881. }
  78882. #define SET_GPIO_48_doen_i2c2_pad_sck_oe { \
  78883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78884. _ezchip_macro_read_value_ &= ~(0xFF); \
  78885. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  78886. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78887. }
  78888. #define SET_GPIO_48_doen_i2c2_pad_sda_oe { \
  78889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78890. _ezchip_macro_read_value_ &= ~(0xFF); \
  78891. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  78892. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78893. }
  78894. #define SET_GPIO_48_doen_i2c3_pad_sck_oe { \
  78895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78896. _ezchip_macro_read_value_ &= ~(0xFF); \
  78897. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  78898. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78899. }
  78900. #define SET_GPIO_48_doen_i2c3_pad_sda_oe { \
  78901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78902. _ezchip_macro_read_value_ &= ~(0xFF); \
  78903. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  78904. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78905. }
  78906. #define SET_GPIO_48_doen_i2srx_bclk_out { \
  78907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78908. _ezchip_macro_read_value_ &= ~(0xFF); \
  78909. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  78910. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78911. }
  78912. #define SET_GPIO_48_doen_i2srx_bclk_out_oen { \
  78913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78914. _ezchip_macro_read_value_ &= ~(0xFF); \
  78915. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  78916. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78917. }
  78918. #define SET_GPIO_48_doen_i2srx_lrck_out { \
  78919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78920. _ezchip_macro_read_value_ &= ~(0xFF); \
  78921. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  78922. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78923. }
  78924. #define SET_GPIO_48_doen_i2srx_lrck_out_oen { \
  78925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78926. _ezchip_macro_read_value_ &= ~(0xFF); \
  78927. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  78928. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78929. }
  78930. #define SET_GPIO_48_doen_i2srx_mclk_out { \
  78931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78932. _ezchip_macro_read_value_ &= ~(0xFF); \
  78933. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  78934. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78935. }
  78936. #define SET_GPIO_48_doen_i2stx_bclk_out { \
  78937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78938. _ezchip_macro_read_value_ &= ~(0xFF); \
  78939. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  78940. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78941. }
  78942. #define SET_GPIO_48_doen_i2stx_bclk_out_oen { \
  78943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78944. _ezchip_macro_read_value_ &= ~(0xFF); \
  78945. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  78946. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78947. }
  78948. #define SET_GPIO_48_doen_i2stx_lrck_out { \
  78949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78950. _ezchip_macro_read_value_ &= ~(0xFF); \
  78951. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  78952. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78953. }
  78954. #define SET_GPIO_48_doen_i2stx_lrckout_oen { \
  78955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78956. _ezchip_macro_read_value_ &= ~(0xFF); \
  78957. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  78958. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78959. }
  78960. #define SET_GPIO_48_doen_i2stx_mclk_out { \
  78961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78962. _ezchip_macro_read_value_ &= ~(0xFF); \
  78963. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  78964. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78965. }
  78966. #define SET_GPIO_48_doen_i2stx_sdout0 { \
  78967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78968. _ezchip_macro_read_value_ &= ~(0xFF); \
  78969. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  78970. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78971. }
  78972. #define SET_GPIO_48_doen_i2stx_sdout1 { \
  78973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78974. _ezchip_macro_read_value_ &= ~(0xFF); \
  78975. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  78976. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78977. }
  78978. #define SET_GPIO_48_doen_lcd_pad_csm_n { \
  78979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78980. _ezchip_macro_read_value_ &= ~(0xFF); \
  78981. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  78982. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78983. }
  78984. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit0 { \
  78985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78986. _ezchip_macro_read_value_ &= ~(0xFF); \
  78987. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  78988. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78989. }
  78990. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit1 { \
  78991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78992. _ezchip_macro_read_value_ &= ~(0xFF); \
  78993. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  78994. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78995. }
  78996. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit2 { \
  78997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78998. _ezchip_macro_read_value_ &= ~(0xFF); \
  78999. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  79000. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79001. }
  79002. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit3 { \
  79003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79004. _ezchip_macro_read_value_ &= ~(0xFF); \
  79005. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  79006. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79007. }
  79008. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit4 { \
  79009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79010. _ezchip_macro_read_value_ &= ~(0xFF); \
  79011. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  79012. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79013. }
  79014. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit5 { \
  79015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79016. _ezchip_macro_read_value_ &= ~(0xFF); \
  79017. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  79018. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79019. }
  79020. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit6 { \
  79021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79022. _ezchip_macro_read_value_ &= ~(0xFF); \
  79023. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  79024. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79025. }
  79026. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit7 { \
  79027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79028. _ezchip_macro_read_value_ &= ~(0xFF); \
  79029. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  79030. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79031. }
  79032. #define SET_GPIO_48_doen_pwm_pad_out_bit0 { \
  79033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79034. _ezchip_macro_read_value_ &= ~(0xFF); \
  79035. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  79036. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79037. }
  79038. #define SET_GPIO_48_doen_pwm_pad_out_bit1 { \
  79039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79040. _ezchip_macro_read_value_ &= ~(0xFF); \
  79041. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  79042. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79043. }
  79044. #define SET_GPIO_48_doen_pwm_pad_out_bit2 { \
  79045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79046. _ezchip_macro_read_value_ &= ~(0xFF); \
  79047. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  79048. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79049. }
  79050. #define SET_GPIO_48_doen_pwm_pad_out_bit3 { \
  79051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79052. _ezchip_macro_read_value_ &= ~(0xFF); \
  79053. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  79054. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79055. }
  79056. #define SET_GPIO_48_doen_pwm_pad_out_bit4 { \
  79057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79058. _ezchip_macro_read_value_ &= ~(0xFF); \
  79059. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  79060. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79061. }
  79062. #define SET_GPIO_48_doen_pwm_pad_out_bit5 { \
  79063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79064. _ezchip_macro_read_value_ &= ~(0xFF); \
  79065. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  79066. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79067. }
  79068. #define SET_GPIO_48_doen_pwm_pad_out_bit6 { \
  79069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79070. _ezchip_macro_read_value_ &= ~(0xFF); \
  79071. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  79072. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79073. }
  79074. #define SET_GPIO_48_doen_pwm_pad_out_bit7 { \
  79075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79076. _ezchip_macro_read_value_ &= ~(0xFF); \
  79077. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  79078. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79079. }
  79080. #define SET_GPIO_48_doen_pwmdac_left_out { \
  79081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79082. _ezchip_macro_read_value_ &= ~(0xFF); \
  79083. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  79084. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79085. }
  79086. #define SET_GPIO_48_doen_pwmdac_right_out { \
  79087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79088. _ezchip_macro_read_value_ &= ~(0xFF); \
  79089. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  79090. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79091. }
  79092. #define SET_GPIO_48_doen_qspi_csn1_out { \
  79093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79094. _ezchip_macro_read_value_ &= ~(0xFF); \
  79095. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  79096. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79097. }
  79098. #define SET_GPIO_48_doen_qspi_csn2_out { \
  79099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79100. _ezchip_macro_read_value_ &= ~(0xFF); \
  79101. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  79102. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79103. }
  79104. #define SET_GPIO_48_doen_qspi_csn3_out { \
  79105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79106. _ezchip_macro_read_value_ &= ~(0xFF); \
  79107. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  79108. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79109. }
  79110. #define SET_GPIO_48_doen_register23_SCFG_cmsensor_rst0 { \
  79111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79112. _ezchip_macro_read_value_ &= ~(0xFF); \
  79113. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  79114. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79115. }
  79116. #define SET_GPIO_48_doen_register23_SCFG_cmsensor_rst1 { \
  79117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79118. _ezchip_macro_read_value_ &= ~(0xFF); \
  79119. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  79120. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79121. }
  79122. #define SET_GPIO_48_doen_register32_SCFG_gmac_phy_rstn { \
  79123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79124. _ezchip_macro_read_value_ &= ~(0xFF); \
  79125. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  79126. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79127. }
  79128. #define SET_GPIO_48_doen_sdio0_pad_card_power_en { \
  79129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79130. _ezchip_macro_read_value_ &= ~(0xFF); \
  79131. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  79132. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79133. }
  79134. #define SET_GPIO_48_doen_sdio0_pad_cclk_out { \
  79135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79136. _ezchip_macro_read_value_ &= ~(0xFF); \
  79137. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  79138. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79139. }
  79140. #define SET_GPIO_48_doen_sdio0_pad_ccmd_oe { \
  79141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79142. _ezchip_macro_read_value_ &= ~(0xFF); \
  79143. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  79144. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79145. }
  79146. #define SET_GPIO_48_doen_sdio0_pad_ccmd_out { \
  79147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79148. _ezchip_macro_read_value_ &= ~(0xFF); \
  79149. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  79150. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79151. }
  79152. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit0 { \
  79153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79154. _ezchip_macro_read_value_ &= ~(0xFF); \
  79155. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  79156. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79157. }
  79158. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit1 { \
  79159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79160. _ezchip_macro_read_value_ &= ~(0xFF); \
  79161. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  79162. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79163. }
  79164. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit2 { \
  79165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79166. _ezchip_macro_read_value_ &= ~(0xFF); \
  79167. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  79168. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79169. }
  79170. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit3 { \
  79171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79172. _ezchip_macro_read_value_ &= ~(0xFF); \
  79173. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  79174. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79175. }
  79176. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit4 { \
  79177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79178. _ezchip_macro_read_value_ &= ~(0xFF); \
  79179. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  79180. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79181. }
  79182. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit5 { \
  79183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79184. _ezchip_macro_read_value_ &= ~(0xFF); \
  79185. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  79186. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79187. }
  79188. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit6 { \
  79189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79190. _ezchip_macro_read_value_ &= ~(0xFF); \
  79191. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  79192. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79193. }
  79194. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit7 { \
  79195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79196. _ezchip_macro_read_value_ &= ~(0xFF); \
  79197. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  79198. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79199. }
  79200. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit0 { \
  79201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79202. _ezchip_macro_read_value_ &= ~(0xFF); \
  79203. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  79204. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79205. }
  79206. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit1 { \
  79207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79208. _ezchip_macro_read_value_ &= ~(0xFF); \
  79209. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  79210. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79211. }
  79212. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit2 { \
  79213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79214. _ezchip_macro_read_value_ &= ~(0xFF); \
  79215. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  79216. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79217. }
  79218. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit3 { \
  79219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79220. _ezchip_macro_read_value_ &= ~(0xFF); \
  79221. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  79222. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79223. }
  79224. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit4 { \
  79225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79226. _ezchip_macro_read_value_ &= ~(0xFF); \
  79227. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  79228. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79229. }
  79230. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit5 { \
  79231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79232. _ezchip_macro_read_value_ &= ~(0xFF); \
  79233. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  79234. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79235. }
  79236. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit6 { \
  79237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79238. _ezchip_macro_read_value_ &= ~(0xFF); \
  79239. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  79240. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79241. }
  79242. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit7 { \
  79243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79244. _ezchip_macro_read_value_ &= ~(0xFF); \
  79245. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  79246. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79247. }
  79248. #define SET_GPIO_48_doen_sdio0_pad_rst_n { \
  79249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79250. _ezchip_macro_read_value_ &= ~(0xFF); \
  79251. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  79252. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79253. }
  79254. #define SET_GPIO_48_doen_sdio1_pad_card_power_en { \
  79255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79256. _ezchip_macro_read_value_ &= ~(0xFF); \
  79257. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  79258. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79259. }
  79260. #define SET_GPIO_48_doen_sdio1_pad_cclk_out { \
  79261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79262. _ezchip_macro_read_value_ &= ~(0xFF); \
  79263. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  79264. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79265. }
  79266. #define SET_GPIO_48_doen_sdio1_pad_ccmd_oe { \
  79267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79268. _ezchip_macro_read_value_ &= ~(0xFF); \
  79269. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  79270. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79271. }
  79272. #define SET_GPIO_48_doen_sdio1_pad_ccmd_out { \
  79273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79274. _ezchip_macro_read_value_ &= ~(0xFF); \
  79275. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  79276. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79277. }
  79278. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit0 { \
  79279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79280. _ezchip_macro_read_value_ &= ~(0xFF); \
  79281. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  79282. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79283. }
  79284. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit1 { \
  79285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79286. _ezchip_macro_read_value_ &= ~(0xFF); \
  79287. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  79288. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79289. }
  79290. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit2 { \
  79291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79292. _ezchip_macro_read_value_ &= ~(0xFF); \
  79293. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  79294. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79295. }
  79296. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit3 { \
  79297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79298. _ezchip_macro_read_value_ &= ~(0xFF); \
  79299. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  79300. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79301. }
  79302. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit4 { \
  79303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79304. _ezchip_macro_read_value_ &= ~(0xFF); \
  79305. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  79306. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79307. }
  79308. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit5 { \
  79309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79310. _ezchip_macro_read_value_ &= ~(0xFF); \
  79311. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  79312. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79313. }
  79314. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit6 { \
  79315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79316. _ezchip_macro_read_value_ &= ~(0xFF); \
  79317. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  79318. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79319. }
  79320. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit7 { \
  79321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79322. _ezchip_macro_read_value_ &= ~(0xFF); \
  79323. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  79324. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79325. }
  79326. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit0 { \
  79327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79328. _ezchip_macro_read_value_ &= ~(0xFF); \
  79329. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  79330. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79331. }
  79332. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit1 { \
  79333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79334. _ezchip_macro_read_value_ &= ~(0xFF); \
  79335. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  79336. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79337. }
  79338. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit2 { \
  79339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79340. _ezchip_macro_read_value_ &= ~(0xFF); \
  79341. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  79342. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79343. }
  79344. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit3 { \
  79345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79346. _ezchip_macro_read_value_ &= ~(0xFF); \
  79347. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  79348. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79349. }
  79350. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit4 { \
  79351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79352. _ezchip_macro_read_value_ &= ~(0xFF); \
  79353. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  79354. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79355. }
  79356. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit5 { \
  79357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79358. _ezchip_macro_read_value_ &= ~(0xFF); \
  79359. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  79360. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79361. }
  79362. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit6 { \
  79363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79364. _ezchip_macro_read_value_ &= ~(0xFF); \
  79365. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  79366. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79367. }
  79368. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit7 { \
  79369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79370. _ezchip_macro_read_value_ &= ~(0xFF); \
  79371. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  79372. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79373. }
  79374. #define SET_GPIO_48_doen_sdio1_pad_rst_n { \
  79375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79376. _ezchip_macro_read_value_ &= ~(0xFF); \
  79377. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  79378. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79379. }
  79380. #define SET_GPIO_48_doen_spdif_tx_sdout { \
  79381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79382. _ezchip_macro_read_value_ &= ~(0xFF); \
  79383. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  79384. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79385. }
  79386. #define SET_GPIO_48_doen_spdif_tx_sdout_oen { \
  79387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79388. _ezchip_macro_read_value_ &= ~(0xFF); \
  79389. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  79390. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79391. }
  79392. #define SET_GPIO_48_doen_spi0_pad_oe_n { \
  79393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79394. _ezchip_macro_read_value_ &= ~(0xFF); \
  79395. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  79396. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79397. }
  79398. #define SET_GPIO_48_doen_spi0_pad_sck_out { \
  79399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79400. _ezchip_macro_read_value_ &= ~(0xFF); \
  79401. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  79402. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79403. }
  79404. #define SET_GPIO_48_doen_spi0_pad_ss_0_n { \
  79405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79406. _ezchip_macro_read_value_ &= ~(0xFF); \
  79407. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  79408. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79409. }
  79410. #define SET_GPIO_48_doen_spi0_pad_ss_1_n { \
  79411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79412. _ezchip_macro_read_value_ &= ~(0xFF); \
  79413. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  79414. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79415. }
  79416. #define SET_GPIO_48_doen_spi0_pad_txd { \
  79417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79418. _ezchip_macro_read_value_ &= ~(0xFF); \
  79419. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  79420. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79421. }
  79422. #define SET_GPIO_48_doen_spi1_pad_oe_n { \
  79423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79424. _ezchip_macro_read_value_ &= ~(0xFF); \
  79425. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  79426. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79427. }
  79428. #define SET_GPIO_48_doen_spi1_pad_sck_out { \
  79429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79430. _ezchip_macro_read_value_ &= ~(0xFF); \
  79431. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  79432. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79433. }
  79434. #define SET_GPIO_48_doen_spi1_pad_ss_0_n { \
  79435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79436. _ezchip_macro_read_value_ &= ~(0xFF); \
  79437. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  79438. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79439. }
  79440. #define SET_GPIO_48_doen_spi1_pad_ss_1_n { \
  79441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79442. _ezchip_macro_read_value_ &= ~(0xFF); \
  79443. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  79444. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79445. }
  79446. #define SET_GPIO_48_doen_spi1_pad_txd { \
  79447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79448. _ezchip_macro_read_value_ &= ~(0xFF); \
  79449. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  79450. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79451. }
  79452. #define SET_GPIO_48_doen_spi2_pad_oe_n { \
  79453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79454. _ezchip_macro_read_value_ &= ~(0xFF); \
  79455. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  79456. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79457. }
  79458. #define SET_GPIO_48_doen_spi2_pad_sck_out { \
  79459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79460. _ezchip_macro_read_value_ &= ~(0xFF); \
  79461. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  79462. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79463. }
  79464. #define SET_GPIO_48_doen_spi2_pad_ss_0_n { \
  79465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79466. _ezchip_macro_read_value_ &= ~(0xFF); \
  79467. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  79468. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79469. }
  79470. #define SET_GPIO_48_doen_spi2_pad_ss_1_n { \
  79471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79472. _ezchip_macro_read_value_ &= ~(0xFF); \
  79473. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  79474. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79475. }
  79476. #define SET_GPIO_48_doen_spi2_pad_txd { \
  79477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79478. _ezchip_macro_read_value_ &= ~(0xFF); \
  79479. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  79480. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79481. }
  79482. #define SET_GPIO_48_doen_spi2ahb_pad_oe_n_bit0 { \
  79483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79484. _ezchip_macro_read_value_ &= ~(0xFF); \
  79485. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  79486. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79487. }
  79488. #define SET_GPIO_48_doen_spi2ahb_pad_oe_n_bit1 { \
  79489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79490. _ezchip_macro_read_value_ &= ~(0xFF); \
  79491. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  79492. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79493. }
  79494. #define SET_GPIO_48_doen_spi2ahb_pad_oe_n_bit2 { \
  79495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79496. _ezchip_macro_read_value_ &= ~(0xFF); \
  79497. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  79498. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79499. }
  79500. #define SET_GPIO_48_doen_spi2ahb_pad_oe_n_bit3 { \
  79501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79502. _ezchip_macro_read_value_ &= ~(0xFF); \
  79503. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  79504. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79505. }
  79506. #define SET_GPIO_48_doen_spi2ahb_pad_txd_bit0 { \
  79507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79508. _ezchip_macro_read_value_ &= ~(0xFF); \
  79509. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  79510. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79511. }
  79512. #define SET_GPIO_48_doen_spi2ahb_pad_txd_bit1 { \
  79513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79514. _ezchip_macro_read_value_ &= ~(0xFF); \
  79515. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  79516. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79517. }
  79518. #define SET_GPIO_48_doen_spi2ahb_pad_txd_bit2 { \
  79519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79520. _ezchip_macro_read_value_ &= ~(0xFF); \
  79521. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  79522. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79523. }
  79524. #define SET_GPIO_48_doen_spi2ahb_pad_txd_bit3 { \
  79525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79526. _ezchip_macro_read_value_ &= ~(0xFF); \
  79527. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  79528. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79529. }
  79530. #define SET_GPIO_48_doen_spi3_pad_oe_n { \
  79531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79532. _ezchip_macro_read_value_ &= ~(0xFF); \
  79533. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  79534. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79535. }
  79536. #define SET_GPIO_48_doen_spi3_pad_sck_out { \
  79537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79538. _ezchip_macro_read_value_ &= ~(0xFF); \
  79539. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  79540. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79541. }
  79542. #define SET_GPIO_48_doen_spi3_pad_ss_0_n { \
  79543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79544. _ezchip_macro_read_value_ &= ~(0xFF); \
  79545. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  79546. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79547. }
  79548. #define SET_GPIO_48_doen_spi3_pad_ss_1_n { \
  79549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79550. _ezchip_macro_read_value_ &= ~(0xFF); \
  79551. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  79552. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79553. }
  79554. #define SET_GPIO_48_doen_spi3_pad_txd { \
  79555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79556. _ezchip_macro_read_value_ &= ~(0xFF); \
  79557. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  79558. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79559. }
  79560. #define SET_GPIO_48_doen_uart0_pad_dtrn { \
  79561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79562. _ezchip_macro_read_value_ &= ~(0xFF); \
  79563. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  79564. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79565. }
  79566. #define SET_GPIO_48_doen_uart0_pad_rtsn { \
  79567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79568. _ezchip_macro_read_value_ &= ~(0xFF); \
  79569. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  79570. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79571. }
  79572. #define SET_GPIO_48_doen_uart0_pad_sout { \
  79573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79574. _ezchip_macro_read_value_ &= ~(0xFF); \
  79575. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  79576. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79577. }
  79578. #define SET_GPIO_48_doen_uart1_pad_sout { \
  79579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79580. _ezchip_macro_read_value_ &= ~(0xFF); \
  79581. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  79582. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79583. }
  79584. #define SET_GPIO_48_doen_uart2_pad_dtr_n { \
  79585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79586. _ezchip_macro_read_value_ &= ~(0xFF); \
  79587. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  79588. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79589. }
  79590. #define SET_GPIO_48_doen_uart2_pad_rts_n { \
  79591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79592. _ezchip_macro_read_value_ &= ~(0xFF); \
  79593. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  79594. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79595. }
  79596. #define SET_GPIO_48_doen_uart2_pad_sout { \
  79597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79598. _ezchip_macro_read_value_ &= ~(0xFF); \
  79599. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  79600. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79601. }
  79602. #define SET_GPIO_48_doen_uart3_pad_sout { \
  79603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79604. _ezchip_macro_read_value_ &= ~(0xFF); \
  79605. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  79606. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79607. }
  79608. #define SET_GPIO_48_doen_usb_drv_bus { \
  79609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79610. _ezchip_macro_read_value_ &= ~(0xFF); \
  79611. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  79612. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79613. }
  79614. #define SET_GPIO_49_dout_reverse_(en) { \
  79615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79616. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  79617. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  79618. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79619. }
  79620. #define SET_GPIO_49_dout_LOW { \
  79621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79622. _ezchip_macro_read_value_ &= ~(0xFF); \
  79623. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  79624. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79625. }
  79626. #define SET_GPIO_49_dout_HIGH { \
  79627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79628. _ezchip_macro_read_value_ &= ~(0xFF); \
  79629. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  79630. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79631. }
  79632. #define SET_GPIO_49_dout_clk_gmac_tophyref { \
  79633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79634. _ezchip_macro_read_value_ &= ~(0xFF); \
  79635. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  79636. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79637. }
  79638. #define SET_GPIO_49_dout_cpu_jtag_tdo { \
  79639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79640. _ezchip_macro_read_value_ &= ~(0xFF); \
  79641. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  79642. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79643. }
  79644. #define SET_GPIO_49_dout_cpu_jtag_tdo_oen { \
  79645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79646. _ezchip_macro_read_value_ &= ~(0xFF); \
  79647. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  79648. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79649. }
  79650. #define SET_GPIO_49_dout_dmic_clk_out { \
  79651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79652. _ezchip_macro_read_value_ &= ~(0xFF); \
  79653. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  79654. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79655. }
  79656. #define SET_GPIO_49_dout_dsp_JTDOEn_pad { \
  79657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79658. _ezchip_macro_read_value_ &= ~(0xFF); \
  79659. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  79660. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79661. }
  79662. #define SET_GPIO_49_dout_dsp_JTDO_pad { \
  79663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79664. _ezchip_macro_read_value_ &= ~(0xFF); \
  79665. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  79666. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79667. }
  79668. #define SET_GPIO_49_dout_i2c0_pad_sck_oe { \
  79669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79670. _ezchip_macro_read_value_ &= ~(0xFF); \
  79671. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  79672. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79673. }
  79674. #define SET_GPIO_49_dout_i2c0_pad_sda_oe { \
  79675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79676. _ezchip_macro_read_value_ &= ~(0xFF); \
  79677. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  79678. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79679. }
  79680. #define SET_GPIO_49_dout_i2c1_pad_sck_oe { \
  79681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79682. _ezchip_macro_read_value_ &= ~(0xFF); \
  79683. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  79684. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79685. }
  79686. #define SET_GPIO_49_dout_i2c1_pad_sda_oe { \
  79687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79688. _ezchip_macro_read_value_ &= ~(0xFF); \
  79689. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  79690. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79691. }
  79692. #define SET_GPIO_49_dout_i2c2_pad_sck_oe { \
  79693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79694. _ezchip_macro_read_value_ &= ~(0xFF); \
  79695. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  79696. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79697. }
  79698. #define SET_GPIO_49_dout_i2c2_pad_sda_oe { \
  79699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79700. _ezchip_macro_read_value_ &= ~(0xFF); \
  79701. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  79702. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79703. }
  79704. #define SET_GPIO_49_dout_i2c3_pad_sck_oe { \
  79705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79706. _ezchip_macro_read_value_ &= ~(0xFF); \
  79707. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  79708. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79709. }
  79710. #define SET_GPIO_49_dout_i2c3_pad_sda_oe { \
  79711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79712. _ezchip_macro_read_value_ &= ~(0xFF); \
  79713. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  79714. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79715. }
  79716. #define SET_GPIO_49_dout_i2srx_bclk_out { \
  79717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79718. _ezchip_macro_read_value_ &= ~(0xFF); \
  79719. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  79720. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79721. }
  79722. #define SET_GPIO_49_dout_i2srx_bclk_out_oen { \
  79723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79724. _ezchip_macro_read_value_ &= ~(0xFF); \
  79725. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  79726. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79727. }
  79728. #define SET_GPIO_49_dout_i2srx_lrck_out { \
  79729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79730. _ezchip_macro_read_value_ &= ~(0xFF); \
  79731. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  79732. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79733. }
  79734. #define SET_GPIO_49_dout_i2srx_lrck_out_oen { \
  79735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79736. _ezchip_macro_read_value_ &= ~(0xFF); \
  79737. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  79738. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79739. }
  79740. #define SET_GPIO_49_dout_i2srx_mclk_out { \
  79741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79742. _ezchip_macro_read_value_ &= ~(0xFF); \
  79743. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  79744. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79745. }
  79746. #define SET_GPIO_49_dout_i2stx_bclk_out { \
  79747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79748. _ezchip_macro_read_value_ &= ~(0xFF); \
  79749. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  79750. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79751. }
  79752. #define SET_GPIO_49_dout_i2stx_bclk_out_oen { \
  79753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79754. _ezchip_macro_read_value_ &= ~(0xFF); \
  79755. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  79756. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79757. }
  79758. #define SET_GPIO_49_dout_i2stx_lrck_out { \
  79759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79760. _ezchip_macro_read_value_ &= ~(0xFF); \
  79761. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  79762. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79763. }
  79764. #define SET_GPIO_49_dout_i2stx_lrckout_oen { \
  79765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79766. _ezchip_macro_read_value_ &= ~(0xFF); \
  79767. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  79768. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79769. }
  79770. #define SET_GPIO_49_dout_i2stx_mclk_out { \
  79771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79772. _ezchip_macro_read_value_ &= ~(0xFF); \
  79773. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  79774. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79775. }
  79776. #define SET_GPIO_49_dout_i2stx_sdout0 { \
  79777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79778. _ezchip_macro_read_value_ &= ~(0xFF); \
  79779. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  79780. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79781. }
  79782. #define SET_GPIO_49_dout_i2stx_sdout1 { \
  79783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79784. _ezchip_macro_read_value_ &= ~(0xFF); \
  79785. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  79786. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79787. }
  79788. #define SET_GPIO_49_dout_lcd_pad_csm_n { \
  79789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79790. _ezchip_macro_read_value_ &= ~(0xFF); \
  79791. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  79792. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79793. }
  79794. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit0 { \
  79795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79796. _ezchip_macro_read_value_ &= ~(0xFF); \
  79797. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  79798. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79799. }
  79800. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit1 { \
  79801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79802. _ezchip_macro_read_value_ &= ~(0xFF); \
  79803. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  79804. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79805. }
  79806. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit2 { \
  79807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79808. _ezchip_macro_read_value_ &= ~(0xFF); \
  79809. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  79810. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79811. }
  79812. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit3 { \
  79813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79814. _ezchip_macro_read_value_ &= ~(0xFF); \
  79815. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  79816. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79817. }
  79818. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit4 { \
  79819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79820. _ezchip_macro_read_value_ &= ~(0xFF); \
  79821. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  79822. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79823. }
  79824. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit5 { \
  79825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79826. _ezchip_macro_read_value_ &= ~(0xFF); \
  79827. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  79828. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79829. }
  79830. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit6 { \
  79831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79832. _ezchip_macro_read_value_ &= ~(0xFF); \
  79833. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  79834. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79835. }
  79836. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit7 { \
  79837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79838. _ezchip_macro_read_value_ &= ~(0xFF); \
  79839. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  79840. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79841. }
  79842. #define SET_GPIO_49_dout_pwm_pad_out_bit0 { \
  79843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79844. _ezchip_macro_read_value_ &= ~(0xFF); \
  79845. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  79846. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79847. }
  79848. #define SET_GPIO_49_dout_pwm_pad_out_bit1 { \
  79849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79850. _ezchip_macro_read_value_ &= ~(0xFF); \
  79851. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  79852. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79853. }
  79854. #define SET_GPIO_49_dout_pwm_pad_out_bit2 { \
  79855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79856. _ezchip_macro_read_value_ &= ~(0xFF); \
  79857. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  79858. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79859. }
  79860. #define SET_GPIO_49_dout_pwm_pad_out_bit3 { \
  79861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79862. _ezchip_macro_read_value_ &= ~(0xFF); \
  79863. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  79864. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79865. }
  79866. #define SET_GPIO_49_dout_pwm_pad_out_bit4 { \
  79867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79868. _ezchip_macro_read_value_ &= ~(0xFF); \
  79869. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  79870. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79871. }
  79872. #define SET_GPIO_49_dout_pwm_pad_out_bit5 { \
  79873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79874. _ezchip_macro_read_value_ &= ~(0xFF); \
  79875. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  79876. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79877. }
  79878. #define SET_GPIO_49_dout_pwm_pad_out_bit6 { \
  79879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79880. _ezchip_macro_read_value_ &= ~(0xFF); \
  79881. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  79882. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79883. }
  79884. #define SET_GPIO_49_dout_pwm_pad_out_bit7 { \
  79885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79886. _ezchip_macro_read_value_ &= ~(0xFF); \
  79887. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  79888. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79889. }
  79890. #define SET_GPIO_49_dout_pwmdac_left_out { \
  79891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79892. _ezchip_macro_read_value_ &= ~(0xFF); \
  79893. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  79894. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79895. }
  79896. #define SET_GPIO_49_dout_pwmdac_right_out { \
  79897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79898. _ezchip_macro_read_value_ &= ~(0xFF); \
  79899. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  79900. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79901. }
  79902. #define SET_GPIO_49_dout_qspi_csn1_out { \
  79903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79904. _ezchip_macro_read_value_ &= ~(0xFF); \
  79905. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  79906. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79907. }
  79908. #define SET_GPIO_49_dout_qspi_csn2_out { \
  79909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79910. _ezchip_macro_read_value_ &= ~(0xFF); \
  79911. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  79912. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79913. }
  79914. #define SET_GPIO_49_dout_qspi_csn3_out { \
  79915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79916. _ezchip_macro_read_value_ &= ~(0xFF); \
  79917. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  79918. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79919. }
  79920. #define SET_GPIO_49_dout_register23_SCFG_cmsensor_rst0 { \
  79921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79922. _ezchip_macro_read_value_ &= ~(0xFF); \
  79923. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  79924. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79925. }
  79926. #define SET_GPIO_49_dout_register23_SCFG_cmsensor_rst1 { \
  79927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79928. _ezchip_macro_read_value_ &= ~(0xFF); \
  79929. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  79930. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79931. }
  79932. #define SET_GPIO_49_dout_register32_SCFG_gmac_phy_rstn { \
  79933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79934. _ezchip_macro_read_value_ &= ~(0xFF); \
  79935. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  79936. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79937. }
  79938. #define SET_GPIO_49_dout_sdio0_pad_card_power_en { \
  79939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79940. _ezchip_macro_read_value_ &= ~(0xFF); \
  79941. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  79942. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79943. }
  79944. #define SET_GPIO_49_dout_sdio0_pad_cclk_out { \
  79945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79946. _ezchip_macro_read_value_ &= ~(0xFF); \
  79947. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  79948. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79949. }
  79950. #define SET_GPIO_49_dout_sdio0_pad_ccmd_oe { \
  79951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79952. _ezchip_macro_read_value_ &= ~(0xFF); \
  79953. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  79954. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79955. }
  79956. #define SET_GPIO_49_dout_sdio0_pad_ccmd_out { \
  79957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79958. _ezchip_macro_read_value_ &= ~(0xFF); \
  79959. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  79960. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79961. }
  79962. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit0 { \
  79963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79964. _ezchip_macro_read_value_ &= ~(0xFF); \
  79965. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  79966. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79967. }
  79968. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit1 { \
  79969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79970. _ezchip_macro_read_value_ &= ~(0xFF); \
  79971. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  79972. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79973. }
  79974. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit2 { \
  79975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79976. _ezchip_macro_read_value_ &= ~(0xFF); \
  79977. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  79978. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79979. }
  79980. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit3 { \
  79981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79982. _ezchip_macro_read_value_ &= ~(0xFF); \
  79983. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  79984. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79985. }
  79986. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit4 { \
  79987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79988. _ezchip_macro_read_value_ &= ~(0xFF); \
  79989. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  79990. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79991. }
  79992. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit5 { \
  79993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79994. _ezchip_macro_read_value_ &= ~(0xFF); \
  79995. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  79996. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79997. }
  79998. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit6 { \
  79999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80000. _ezchip_macro_read_value_ &= ~(0xFF); \
  80001. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  80002. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80003. }
  80004. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit7 { \
  80005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80006. _ezchip_macro_read_value_ &= ~(0xFF); \
  80007. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  80008. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80009. }
  80010. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit0 { \
  80011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80012. _ezchip_macro_read_value_ &= ~(0xFF); \
  80013. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  80014. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80015. }
  80016. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit1 { \
  80017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80018. _ezchip_macro_read_value_ &= ~(0xFF); \
  80019. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  80020. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80021. }
  80022. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit2 { \
  80023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80024. _ezchip_macro_read_value_ &= ~(0xFF); \
  80025. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  80026. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80027. }
  80028. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit3 { \
  80029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80030. _ezchip_macro_read_value_ &= ~(0xFF); \
  80031. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  80032. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80033. }
  80034. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit4 { \
  80035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80036. _ezchip_macro_read_value_ &= ~(0xFF); \
  80037. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  80038. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80039. }
  80040. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit5 { \
  80041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80042. _ezchip_macro_read_value_ &= ~(0xFF); \
  80043. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  80044. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80045. }
  80046. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit6 { \
  80047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80048. _ezchip_macro_read_value_ &= ~(0xFF); \
  80049. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  80050. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80051. }
  80052. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit7 { \
  80053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80054. _ezchip_macro_read_value_ &= ~(0xFF); \
  80055. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  80056. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80057. }
  80058. #define SET_GPIO_49_dout_sdio0_pad_rst_n { \
  80059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80060. _ezchip_macro_read_value_ &= ~(0xFF); \
  80061. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  80062. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80063. }
  80064. #define SET_GPIO_49_dout_sdio1_pad_card_power_en { \
  80065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80066. _ezchip_macro_read_value_ &= ~(0xFF); \
  80067. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  80068. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80069. }
  80070. #define SET_GPIO_49_dout_sdio1_pad_cclk_out { \
  80071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80072. _ezchip_macro_read_value_ &= ~(0xFF); \
  80073. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  80074. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80075. }
  80076. #define SET_GPIO_49_dout_sdio1_pad_ccmd_oe { \
  80077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80078. _ezchip_macro_read_value_ &= ~(0xFF); \
  80079. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  80080. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80081. }
  80082. #define SET_GPIO_49_dout_sdio1_pad_ccmd_out { \
  80083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80084. _ezchip_macro_read_value_ &= ~(0xFF); \
  80085. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  80086. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80087. }
  80088. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit0 { \
  80089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80090. _ezchip_macro_read_value_ &= ~(0xFF); \
  80091. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  80092. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80093. }
  80094. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit1 { \
  80095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80096. _ezchip_macro_read_value_ &= ~(0xFF); \
  80097. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  80098. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80099. }
  80100. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit2 { \
  80101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80102. _ezchip_macro_read_value_ &= ~(0xFF); \
  80103. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  80104. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80105. }
  80106. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit3 { \
  80107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80108. _ezchip_macro_read_value_ &= ~(0xFF); \
  80109. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  80110. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80111. }
  80112. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit4 { \
  80113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80114. _ezchip_macro_read_value_ &= ~(0xFF); \
  80115. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  80116. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80117. }
  80118. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit5 { \
  80119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80120. _ezchip_macro_read_value_ &= ~(0xFF); \
  80121. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  80122. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80123. }
  80124. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit6 { \
  80125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80126. _ezchip_macro_read_value_ &= ~(0xFF); \
  80127. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  80128. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80129. }
  80130. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit7 { \
  80131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80132. _ezchip_macro_read_value_ &= ~(0xFF); \
  80133. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  80134. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80135. }
  80136. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit0 { \
  80137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80138. _ezchip_macro_read_value_ &= ~(0xFF); \
  80139. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  80140. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80141. }
  80142. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit1 { \
  80143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80144. _ezchip_macro_read_value_ &= ~(0xFF); \
  80145. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  80146. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80147. }
  80148. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit2 { \
  80149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80150. _ezchip_macro_read_value_ &= ~(0xFF); \
  80151. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  80152. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80153. }
  80154. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit3 { \
  80155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80156. _ezchip_macro_read_value_ &= ~(0xFF); \
  80157. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  80158. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80159. }
  80160. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit4 { \
  80161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80162. _ezchip_macro_read_value_ &= ~(0xFF); \
  80163. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  80164. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80165. }
  80166. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit5 { \
  80167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80168. _ezchip_macro_read_value_ &= ~(0xFF); \
  80169. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  80170. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80171. }
  80172. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit6 { \
  80173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80174. _ezchip_macro_read_value_ &= ~(0xFF); \
  80175. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  80176. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80177. }
  80178. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit7 { \
  80179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80180. _ezchip_macro_read_value_ &= ~(0xFF); \
  80181. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  80182. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80183. }
  80184. #define SET_GPIO_49_dout_sdio1_pad_rst_n { \
  80185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80186. _ezchip_macro_read_value_ &= ~(0xFF); \
  80187. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  80188. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80189. }
  80190. #define SET_GPIO_49_dout_spdif_tx_sdout { \
  80191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80192. _ezchip_macro_read_value_ &= ~(0xFF); \
  80193. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  80194. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80195. }
  80196. #define SET_GPIO_49_dout_spdif_tx_sdout_oen { \
  80197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80198. _ezchip_macro_read_value_ &= ~(0xFF); \
  80199. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  80200. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80201. }
  80202. #define SET_GPIO_49_dout_spi0_pad_oe_n { \
  80203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80204. _ezchip_macro_read_value_ &= ~(0xFF); \
  80205. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  80206. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80207. }
  80208. #define SET_GPIO_49_dout_spi0_pad_sck_out { \
  80209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80210. _ezchip_macro_read_value_ &= ~(0xFF); \
  80211. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  80212. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80213. }
  80214. #define SET_GPIO_49_dout_spi0_pad_ss_0_n { \
  80215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80216. _ezchip_macro_read_value_ &= ~(0xFF); \
  80217. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  80218. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80219. }
  80220. #define SET_GPIO_49_dout_spi0_pad_ss_1_n { \
  80221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80222. _ezchip_macro_read_value_ &= ~(0xFF); \
  80223. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  80224. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80225. }
  80226. #define SET_GPIO_49_dout_spi0_pad_txd { \
  80227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80228. _ezchip_macro_read_value_ &= ~(0xFF); \
  80229. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  80230. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80231. }
  80232. #define SET_GPIO_49_dout_spi1_pad_oe_n { \
  80233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80234. _ezchip_macro_read_value_ &= ~(0xFF); \
  80235. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  80236. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80237. }
  80238. #define SET_GPIO_49_dout_spi1_pad_sck_out { \
  80239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80240. _ezchip_macro_read_value_ &= ~(0xFF); \
  80241. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  80242. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80243. }
  80244. #define SET_GPIO_49_dout_spi1_pad_ss_0_n { \
  80245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80246. _ezchip_macro_read_value_ &= ~(0xFF); \
  80247. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  80248. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80249. }
  80250. #define SET_GPIO_49_dout_spi1_pad_ss_1_n { \
  80251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80252. _ezchip_macro_read_value_ &= ~(0xFF); \
  80253. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  80254. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80255. }
  80256. #define SET_GPIO_49_dout_spi1_pad_txd { \
  80257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80258. _ezchip_macro_read_value_ &= ~(0xFF); \
  80259. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  80260. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80261. }
  80262. #define SET_GPIO_49_dout_spi2_pad_oe_n { \
  80263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80264. _ezchip_macro_read_value_ &= ~(0xFF); \
  80265. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  80266. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80267. }
  80268. #define SET_GPIO_49_dout_spi2_pad_sck_out { \
  80269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80270. _ezchip_macro_read_value_ &= ~(0xFF); \
  80271. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  80272. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80273. }
  80274. #define SET_GPIO_49_dout_spi2_pad_ss_0_n { \
  80275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80276. _ezchip_macro_read_value_ &= ~(0xFF); \
  80277. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  80278. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80279. }
  80280. #define SET_GPIO_49_dout_spi2_pad_ss_1_n { \
  80281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80282. _ezchip_macro_read_value_ &= ~(0xFF); \
  80283. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  80284. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80285. }
  80286. #define SET_GPIO_49_dout_spi2_pad_txd { \
  80287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80288. _ezchip_macro_read_value_ &= ~(0xFF); \
  80289. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  80290. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80291. }
  80292. #define SET_GPIO_49_dout_spi2ahb_pad_oe_n_bit0 { \
  80293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80294. _ezchip_macro_read_value_ &= ~(0xFF); \
  80295. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  80296. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80297. }
  80298. #define SET_GPIO_49_dout_spi2ahb_pad_oe_n_bit1 { \
  80299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80300. _ezchip_macro_read_value_ &= ~(0xFF); \
  80301. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  80302. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80303. }
  80304. #define SET_GPIO_49_dout_spi2ahb_pad_oe_n_bit2 { \
  80305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80306. _ezchip_macro_read_value_ &= ~(0xFF); \
  80307. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  80308. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80309. }
  80310. #define SET_GPIO_49_dout_spi2ahb_pad_oe_n_bit3 { \
  80311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80312. _ezchip_macro_read_value_ &= ~(0xFF); \
  80313. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  80314. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80315. }
  80316. #define SET_GPIO_49_dout_spi2ahb_pad_txd_bit0 { \
  80317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80318. _ezchip_macro_read_value_ &= ~(0xFF); \
  80319. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  80320. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80321. }
  80322. #define SET_GPIO_49_dout_spi2ahb_pad_txd_bit1 { \
  80323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80324. _ezchip_macro_read_value_ &= ~(0xFF); \
  80325. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  80326. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80327. }
  80328. #define SET_GPIO_49_dout_spi2ahb_pad_txd_bit2 { \
  80329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80330. _ezchip_macro_read_value_ &= ~(0xFF); \
  80331. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  80332. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80333. }
  80334. #define SET_GPIO_49_dout_spi2ahb_pad_txd_bit3 { \
  80335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80336. _ezchip_macro_read_value_ &= ~(0xFF); \
  80337. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  80338. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80339. }
  80340. #define SET_GPIO_49_dout_spi3_pad_oe_n { \
  80341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80342. _ezchip_macro_read_value_ &= ~(0xFF); \
  80343. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  80344. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80345. }
  80346. #define SET_GPIO_49_dout_spi3_pad_sck_out { \
  80347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80348. _ezchip_macro_read_value_ &= ~(0xFF); \
  80349. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  80350. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80351. }
  80352. #define SET_GPIO_49_dout_spi3_pad_ss_0_n { \
  80353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80354. _ezchip_macro_read_value_ &= ~(0xFF); \
  80355. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  80356. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80357. }
  80358. #define SET_GPIO_49_dout_spi3_pad_ss_1_n { \
  80359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80360. _ezchip_macro_read_value_ &= ~(0xFF); \
  80361. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  80362. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80363. }
  80364. #define SET_GPIO_49_dout_spi3_pad_txd { \
  80365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80366. _ezchip_macro_read_value_ &= ~(0xFF); \
  80367. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  80368. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80369. }
  80370. #define SET_GPIO_49_dout_uart0_pad_dtrn { \
  80371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80372. _ezchip_macro_read_value_ &= ~(0xFF); \
  80373. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  80374. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80375. }
  80376. #define SET_GPIO_49_dout_uart0_pad_rtsn { \
  80377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80378. _ezchip_macro_read_value_ &= ~(0xFF); \
  80379. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  80380. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80381. }
  80382. #define SET_GPIO_49_dout_uart0_pad_sout { \
  80383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80384. _ezchip_macro_read_value_ &= ~(0xFF); \
  80385. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  80386. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80387. }
  80388. #define SET_GPIO_49_dout_uart1_pad_sout { \
  80389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80390. _ezchip_macro_read_value_ &= ~(0xFF); \
  80391. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  80392. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80393. }
  80394. #define SET_GPIO_49_dout_uart2_pad_dtr_n { \
  80395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80396. _ezchip_macro_read_value_ &= ~(0xFF); \
  80397. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  80398. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80399. }
  80400. #define SET_GPIO_49_dout_uart2_pad_rts_n { \
  80401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80402. _ezchip_macro_read_value_ &= ~(0xFF); \
  80403. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  80404. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80405. }
  80406. #define SET_GPIO_49_dout_uart2_pad_sout { \
  80407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80408. _ezchip_macro_read_value_ &= ~(0xFF); \
  80409. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  80410. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80411. }
  80412. #define SET_GPIO_49_dout_uart3_pad_sout { \
  80413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80414. _ezchip_macro_read_value_ &= ~(0xFF); \
  80415. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  80416. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80417. }
  80418. #define SET_GPIO_49_dout_usb_drv_bus { \
  80419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80420. _ezchip_macro_read_value_ &= ~(0xFF); \
  80421. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  80422. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80423. }
  80424. #define SET_GPIO_49_doen_reverse_(en) { \
  80425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80426. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  80427. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  80428. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80429. }
  80430. #define SET_GPIO_49_doen_LOW { \
  80431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80432. _ezchip_macro_read_value_ &= ~(0xFF); \
  80433. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  80434. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80435. }
  80436. #define SET_GPIO_49_doen_HIGH { \
  80437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80438. _ezchip_macro_read_value_ &= ~(0xFF); \
  80439. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  80440. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80441. }
  80442. #define SET_GPIO_49_doen_clk_gmac_tophyref { \
  80443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80444. _ezchip_macro_read_value_ &= ~(0xFF); \
  80445. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  80446. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80447. }
  80448. #define SET_GPIO_49_doen_cpu_jtag_tdo { \
  80449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80450. _ezchip_macro_read_value_ &= ~(0xFF); \
  80451. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  80452. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80453. }
  80454. #define SET_GPIO_49_doen_cpu_jtag_tdo_oen { \
  80455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80456. _ezchip_macro_read_value_ &= ~(0xFF); \
  80457. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  80458. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80459. }
  80460. #define SET_GPIO_49_doen_dmic_clk_out { \
  80461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80462. _ezchip_macro_read_value_ &= ~(0xFF); \
  80463. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  80464. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80465. }
  80466. #define SET_GPIO_49_doen_dsp_JTDOEn_pad { \
  80467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80468. _ezchip_macro_read_value_ &= ~(0xFF); \
  80469. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  80470. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80471. }
  80472. #define SET_GPIO_49_doen_dsp_JTDO_pad { \
  80473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80474. _ezchip_macro_read_value_ &= ~(0xFF); \
  80475. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  80476. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80477. }
  80478. #define SET_GPIO_49_doen_i2c0_pad_sck_oe { \
  80479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80480. _ezchip_macro_read_value_ &= ~(0xFF); \
  80481. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  80482. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80483. }
  80484. #define SET_GPIO_49_doen_i2c0_pad_sda_oe { \
  80485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80486. _ezchip_macro_read_value_ &= ~(0xFF); \
  80487. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  80488. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80489. }
  80490. #define SET_GPIO_49_doen_i2c1_pad_sck_oe { \
  80491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80492. _ezchip_macro_read_value_ &= ~(0xFF); \
  80493. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  80494. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80495. }
  80496. #define SET_GPIO_49_doen_i2c1_pad_sda_oe { \
  80497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80498. _ezchip_macro_read_value_ &= ~(0xFF); \
  80499. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  80500. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80501. }
  80502. #define SET_GPIO_49_doen_i2c2_pad_sck_oe { \
  80503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80504. _ezchip_macro_read_value_ &= ~(0xFF); \
  80505. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  80506. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80507. }
  80508. #define SET_GPIO_49_doen_i2c2_pad_sda_oe { \
  80509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80510. _ezchip_macro_read_value_ &= ~(0xFF); \
  80511. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  80512. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80513. }
  80514. #define SET_GPIO_49_doen_i2c3_pad_sck_oe { \
  80515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80516. _ezchip_macro_read_value_ &= ~(0xFF); \
  80517. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  80518. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80519. }
  80520. #define SET_GPIO_49_doen_i2c3_pad_sda_oe { \
  80521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80522. _ezchip_macro_read_value_ &= ~(0xFF); \
  80523. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  80524. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80525. }
  80526. #define SET_GPIO_49_doen_i2srx_bclk_out { \
  80527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80528. _ezchip_macro_read_value_ &= ~(0xFF); \
  80529. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  80530. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80531. }
  80532. #define SET_GPIO_49_doen_i2srx_bclk_out_oen { \
  80533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80534. _ezchip_macro_read_value_ &= ~(0xFF); \
  80535. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  80536. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80537. }
  80538. #define SET_GPIO_49_doen_i2srx_lrck_out { \
  80539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80540. _ezchip_macro_read_value_ &= ~(0xFF); \
  80541. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  80542. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80543. }
  80544. #define SET_GPIO_49_doen_i2srx_lrck_out_oen { \
  80545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80546. _ezchip_macro_read_value_ &= ~(0xFF); \
  80547. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  80548. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80549. }
  80550. #define SET_GPIO_49_doen_i2srx_mclk_out { \
  80551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80552. _ezchip_macro_read_value_ &= ~(0xFF); \
  80553. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  80554. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80555. }
  80556. #define SET_GPIO_49_doen_i2stx_bclk_out { \
  80557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80558. _ezchip_macro_read_value_ &= ~(0xFF); \
  80559. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  80560. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80561. }
  80562. #define SET_GPIO_49_doen_i2stx_bclk_out_oen { \
  80563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80564. _ezchip_macro_read_value_ &= ~(0xFF); \
  80565. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  80566. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80567. }
  80568. #define SET_GPIO_49_doen_i2stx_lrck_out { \
  80569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80570. _ezchip_macro_read_value_ &= ~(0xFF); \
  80571. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  80572. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80573. }
  80574. #define SET_GPIO_49_doen_i2stx_lrckout_oen { \
  80575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80576. _ezchip_macro_read_value_ &= ~(0xFF); \
  80577. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  80578. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80579. }
  80580. #define SET_GPIO_49_doen_i2stx_mclk_out { \
  80581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80582. _ezchip_macro_read_value_ &= ~(0xFF); \
  80583. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  80584. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80585. }
  80586. #define SET_GPIO_49_doen_i2stx_sdout0 { \
  80587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80588. _ezchip_macro_read_value_ &= ~(0xFF); \
  80589. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  80590. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80591. }
  80592. #define SET_GPIO_49_doen_i2stx_sdout1 { \
  80593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80594. _ezchip_macro_read_value_ &= ~(0xFF); \
  80595. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  80596. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80597. }
  80598. #define SET_GPIO_49_doen_lcd_pad_csm_n { \
  80599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80600. _ezchip_macro_read_value_ &= ~(0xFF); \
  80601. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  80602. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80603. }
  80604. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit0 { \
  80605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80606. _ezchip_macro_read_value_ &= ~(0xFF); \
  80607. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  80608. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80609. }
  80610. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit1 { \
  80611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80612. _ezchip_macro_read_value_ &= ~(0xFF); \
  80613. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  80614. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80615. }
  80616. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit2 { \
  80617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80618. _ezchip_macro_read_value_ &= ~(0xFF); \
  80619. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  80620. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80621. }
  80622. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit3 { \
  80623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80624. _ezchip_macro_read_value_ &= ~(0xFF); \
  80625. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  80626. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80627. }
  80628. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit4 { \
  80629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80630. _ezchip_macro_read_value_ &= ~(0xFF); \
  80631. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  80632. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80633. }
  80634. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit5 { \
  80635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80636. _ezchip_macro_read_value_ &= ~(0xFF); \
  80637. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  80638. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80639. }
  80640. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit6 { \
  80641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80642. _ezchip_macro_read_value_ &= ~(0xFF); \
  80643. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  80644. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80645. }
  80646. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit7 { \
  80647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80648. _ezchip_macro_read_value_ &= ~(0xFF); \
  80649. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  80650. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80651. }
  80652. #define SET_GPIO_49_doen_pwm_pad_out_bit0 { \
  80653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80654. _ezchip_macro_read_value_ &= ~(0xFF); \
  80655. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  80656. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80657. }
  80658. #define SET_GPIO_49_doen_pwm_pad_out_bit1 { \
  80659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80660. _ezchip_macro_read_value_ &= ~(0xFF); \
  80661. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  80662. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80663. }
  80664. #define SET_GPIO_49_doen_pwm_pad_out_bit2 { \
  80665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80666. _ezchip_macro_read_value_ &= ~(0xFF); \
  80667. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  80668. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80669. }
  80670. #define SET_GPIO_49_doen_pwm_pad_out_bit3 { \
  80671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80672. _ezchip_macro_read_value_ &= ~(0xFF); \
  80673. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  80674. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80675. }
  80676. #define SET_GPIO_49_doen_pwm_pad_out_bit4 { \
  80677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80678. _ezchip_macro_read_value_ &= ~(0xFF); \
  80679. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  80680. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80681. }
  80682. #define SET_GPIO_49_doen_pwm_pad_out_bit5 { \
  80683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80684. _ezchip_macro_read_value_ &= ~(0xFF); \
  80685. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  80686. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80687. }
  80688. #define SET_GPIO_49_doen_pwm_pad_out_bit6 { \
  80689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80690. _ezchip_macro_read_value_ &= ~(0xFF); \
  80691. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  80692. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80693. }
  80694. #define SET_GPIO_49_doen_pwm_pad_out_bit7 { \
  80695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80696. _ezchip_macro_read_value_ &= ~(0xFF); \
  80697. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  80698. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80699. }
  80700. #define SET_GPIO_49_doen_pwmdac_left_out { \
  80701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80702. _ezchip_macro_read_value_ &= ~(0xFF); \
  80703. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  80704. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80705. }
  80706. #define SET_GPIO_49_doen_pwmdac_right_out { \
  80707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80708. _ezchip_macro_read_value_ &= ~(0xFF); \
  80709. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  80710. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80711. }
  80712. #define SET_GPIO_49_doen_qspi_csn1_out { \
  80713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80714. _ezchip_macro_read_value_ &= ~(0xFF); \
  80715. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  80716. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80717. }
  80718. #define SET_GPIO_49_doen_qspi_csn2_out { \
  80719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80720. _ezchip_macro_read_value_ &= ~(0xFF); \
  80721. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  80722. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80723. }
  80724. #define SET_GPIO_49_doen_qspi_csn3_out { \
  80725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80726. _ezchip_macro_read_value_ &= ~(0xFF); \
  80727. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  80728. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80729. }
  80730. #define SET_GPIO_49_doen_register23_SCFG_cmsensor_rst0 { \
  80731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80732. _ezchip_macro_read_value_ &= ~(0xFF); \
  80733. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  80734. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80735. }
  80736. #define SET_GPIO_49_doen_register23_SCFG_cmsensor_rst1 { \
  80737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80738. _ezchip_macro_read_value_ &= ~(0xFF); \
  80739. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  80740. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80741. }
  80742. #define SET_GPIO_49_doen_register32_SCFG_gmac_phy_rstn { \
  80743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80744. _ezchip_macro_read_value_ &= ~(0xFF); \
  80745. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  80746. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80747. }
  80748. #define SET_GPIO_49_doen_sdio0_pad_card_power_en { \
  80749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80750. _ezchip_macro_read_value_ &= ~(0xFF); \
  80751. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  80752. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80753. }
  80754. #define SET_GPIO_49_doen_sdio0_pad_cclk_out { \
  80755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80756. _ezchip_macro_read_value_ &= ~(0xFF); \
  80757. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  80758. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80759. }
  80760. #define SET_GPIO_49_doen_sdio0_pad_ccmd_oe { \
  80761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80762. _ezchip_macro_read_value_ &= ~(0xFF); \
  80763. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  80764. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80765. }
  80766. #define SET_GPIO_49_doen_sdio0_pad_ccmd_out { \
  80767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80768. _ezchip_macro_read_value_ &= ~(0xFF); \
  80769. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  80770. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80771. }
  80772. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit0 { \
  80773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80774. _ezchip_macro_read_value_ &= ~(0xFF); \
  80775. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  80776. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80777. }
  80778. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit1 { \
  80779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80780. _ezchip_macro_read_value_ &= ~(0xFF); \
  80781. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  80782. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80783. }
  80784. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit2 { \
  80785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80786. _ezchip_macro_read_value_ &= ~(0xFF); \
  80787. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  80788. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80789. }
  80790. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit3 { \
  80791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80792. _ezchip_macro_read_value_ &= ~(0xFF); \
  80793. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  80794. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80795. }
  80796. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit4 { \
  80797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80798. _ezchip_macro_read_value_ &= ~(0xFF); \
  80799. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  80800. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80801. }
  80802. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit5 { \
  80803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80804. _ezchip_macro_read_value_ &= ~(0xFF); \
  80805. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  80806. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80807. }
  80808. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit6 { \
  80809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80810. _ezchip_macro_read_value_ &= ~(0xFF); \
  80811. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  80812. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80813. }
  80814. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit7 { \
  80815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80816. _ezchip_macro_read_value_ &= ~(0xFF); \
  80817. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  80818. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80819. }
  80820. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit0 { \
  80821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80822. _ezchip_macro_read_value_ &= ~(0xFF); \
  80823. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  80824. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80825. }
  80826. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit1 { \
  80827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80828. _ezchip_macro_read_value_ &= ~(0xFF); \
  80829. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  80830. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80831. }
  80832. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit2 { \
  80833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80834. _ezchip_macro_read_value_ &= ~(0xFF); \
  80835. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  80836. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80837. }
  80838. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit3 { \
  80839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80840. _ezchip_macro_read_value_ &= ~(0xFF); \
  80841. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  80842. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80843. }
  80844. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit4 { \
  80845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80846. _ezchip_macro_read_value_ &= ~(0xFF); \
  80847. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  80848. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80849. }
  80850. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit5 { \
  80851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80852. _ezchip_macro_read_value_ &= ~(0xFF); \
  80853. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  80854. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80855. }
  80856. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit6 { \
  80857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80858. _ezchip_macro_read_value_ &= ~(0xFF); \
  80859. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  80860. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80861. }
  80862. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit7 { \
  80863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80864. _ezchip_macro_read_value_ &= ~(0xFF); \
  80865. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  80866. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80867. }
  80868. #define SET_GPIO_49_doen_sdio0_pad_rst_n { \
  80869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80870. _ezchip_macro_read_value_ &= ~(0xFF); \
  80871. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  80872. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80873. }
  80874. #define SET_GPIO_49_doen_sdio1_pad_card_power_en { \
  80875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80876. _ezchip_macro_read_value_ &= ~(0xFF); \
  80877. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  80878. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80879. }
  80880. #define SET_GPIO_49_doen_sdio1_pad_cclk_out { \
  80881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80882. _ezchip_macro_read_value_ &= ~(0xFF); \
  80883. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  80884. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80885. }
  80886. #define SET_GPIO_49_doen_sdio1_pad_ccmd_oe { \
  80887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80888. _ezchip_macro_read_value_ &= ~(0xFF); \
  80889. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  80890. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80891. }
  80892. #define SET_GPIO_49_doen_sdio1_pad_ccmd_out { \
  80893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80894. _ezchip_macro_read_value_ &= ~(0xFF); \
  80895. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  80896. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80897. }
  80898. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit0 { \
  80899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80900. _ezchip_macro_read_value_ &= ~(0xFF); \
  80901. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  80902. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80903. }
  80904. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit1 { \
  80905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80906. _ezchip_macro_read_value_ &= ~(0xFF); \
  80907. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  80908. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80909. }
  80910. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit2 { \
  80911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80912. _ezchip_macro_read_value_ &= ~(0xFF); \
  80913. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  80914. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80915. }
  80916. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit3 { \
  80917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80918. _ezchip_macro_read_value_ &= ~(0xFF); \
  80919. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  80920. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80921. }
  80922. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit4 { \
  80923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80924. _ezchip_macro_read_value_ &= ~(0xFF); \
  80925. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  80926. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80927. }
  80928. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit5 { \
  80929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80930. _ezchip_macro_read_value_ &= ~(0xFF); \
  80931. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  80932. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80933. }
  80934. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit6 { \
  80935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80936. _ezchip_macro_read_value_ &= ~(0xFF); \
  80937. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  80938. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80939. }
  80940. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit7 { \
  80941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80942. _ezchip_macro_read_value_ &= ~(0xFF); \
  80943. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  80944. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80945. }
  80946. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit0 { \
  80947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80948. _ezchip_macro_read_value_ &= ~(0xFF); \
  80949. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  80950. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80951. }
  80952. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit1 { \
  80953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80954. _ezchip_macro_read_value_ &= ~(0xFF); \
  80955. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  80956. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80957. }
  80958. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit2 { \
  80959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80960. _ezchip_macro_read_value_ &= ~(0xFF); \
  80961. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  80962. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80963. }
  80964. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit3 { \
  80965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80966. _ezchip_macro_read_value_ &= ~(0xFF); \
  80967. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  80968. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80969. }
  80970. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit4 { \
  80971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80972. _ezchip_macro_read_value_ &= ~(0xFF); \
  80973. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  80974. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80975. }
  80976. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit5 { \
  80977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80978. _ezchip_macro_read_value_ &= ~(0xFF); \
  80979. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  80980. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80981. }
  80982. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit6 { \
  80983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80984. _ezchip_macro_read_value_ &= ~(0xFF); \
  80985. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  80986. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80987. }
  80988. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit7 { \
  80989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80990. _ezchip_macro_read_value_ &= ~(0xFF); \
  80991. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  80992. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80993. }
  80994. #define SET_GPIO_49_doen_sdio1_pad_rst_n { \
  80995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80996. _ezchip_macro_read_value_ &= ~(0xFF); \
  80997. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  80998. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80999. }
  81000. #define SET_GPIO_49_doen_spdif_tx_sdout { \
  81001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81002. _ezchip_macro_read_value_ &= ~(0xFF); \
  81003. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  81004. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81005. }
  81006. #define SET_GPIO_49_doen_spdif_tx_sdout_oen { \
  81007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81008. _ezchip_macro_read_value_ &= ~(0xFF); \
  81009. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  81010. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81011. }
  81012. #define SET_GPIO_49_doen_spi0_pad_oe_n { \
  81013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81014. _ezchip_macro_read_value_ &= ~(0xFF); \
  81015. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  81016. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81017. }
  81018. #define SET_GPIO_49_doen_spi0_pad_sck_out { \
  81019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81020. _ezchip_macro_read_value_ &= ~(0xFF); \
  81021. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  81022. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81023. }
  81024. #define SET_GPIO_49_doen_spi0_pad_ss_0_n { \
  81025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81026. _ezchip_macro_read_value_ &= ~(0xFF); \
  81027. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  81028. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81029. }
  81030. #define SET_GPIO_49_doen_spi0_pad_ss_1_n { \
  81031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81032. _ezchip_macro_read_value_ &= ~(0xFF); \
  81033. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  81034. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81035. }
  81036. #define SET_GPIO_49_doen_spi0_pad_txd { \
  81037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81038. _ezchip_macro_read_value_ &= ~(0xFF); \
  81039. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  81040. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81041. }
  81042. #define SET_GPIO_49_doen_spi1_pad_oe_n { \
  81043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81044. _ezchip_macro_read_value_ &= ~(0xFF); \
  81045. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  81046. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81047. }
  81048. #define SET_GPIO_49_doen_spi1_pad_sck_out { \
  81049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81050. _ezchip_macro_read_value_ &= ~(0xFF); \
  81051. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  81052. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81053. }
  81054. #define SET_GPIO_49_doen_spi1_pad_ss_0_n { \
  81055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81056. _ezchip_macro_read_value_ &= ~(0xFF); \
  81057. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  81058. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81059. }
  81060. #define SET_GPIO_49_doen_spi1_pad_ss_1_n { \
  81061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81062. _ezchip_macro_read_value_ &= ~(0xFF); \
  81063. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  81064. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81065. }
  81066. #define SET_GPIO_49_doen_spi1_pad_txd { \
  81067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81068. _ezchip_macro_read_value_ &= ~(0xFF); \
  81069. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  81070. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81071. }
  81072. #define SET_GPIO_49_doen_spi2_pad_oe_n { \
  81073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81074. _ezchip_macro_read_value_ &= ~(0xFF); \
  81075. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  81076. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81077. }
  81078. #define SET_GPIO_49_doen_spi2_pad_sck_out { \
  81079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81080. _ezchip_macro_read_value_ &= ~(0xFF); \
  81081. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  81082. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81083. }
  81084. #define SET_GPIO_49_doen_spi2_pad_ss_0_n { \
  81085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81086. _ezchip_macro_read_value_ &= ~(0xFF); \
  81087. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  81088. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81089. }
  81090. #define SET_GPIO_49_doen_spi2_pad_ss_1_n { \
  81091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81092. _ezchip_macro_read_value_ &= ~(0xFF); \
  81093. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  81094. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81095. }
  81096. #define SET_GPIO_49_doen_spi2_pad_txd { \
  81097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81098. _ezchip_macro_read_value_ &= ~(0xFF); \
  81099. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  81100. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81101. }
  81102. #define SET_GPIO_49_doen_spi2ahb_pad_oe_n_bit0 { \
  81103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81104. _ezchip_macro_read_value_ &= ~(0xFF); \
  81105. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  81106. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81107. }
  81108. #define SET_GPIO_49_doen_spi2ahb_pad_oe_n_bit1 { \
  81109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81110. _ezchip_macro_read_value_ &= ~(0xFF); \
  81111. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  81112. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81113. }
  81114. #define SET_GPIO_49_doen_spi2ahb_pad_oe_n_bit2 { \
  81115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81116. _ezchip_macro_read_value_ &= ~(0xFF); \
  81117. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  81118. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81119. }
  81120. #define SET_GPIO_49_doen_spi2ahb_pad_oe_n_bit3 { \
  81121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81122. _ezchip_macro_read_value_ &= ~(0xFF); \
  81123. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  81124. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81125. }
  81126. #define SET_GPIO_49_doen_spi2ahb_pad_txd_bit0 { \
  81127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81128. _ezchip_macro_read_value_ &= ~(0xFF); \
  81129. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  81130. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81131. }
  81132. #define SET_GPIO_49_doen_spi2ahb_pad_txd_bit1 { \
  81133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81134. _ezchip_macro_read_value_ &= ~(0xFF); \
  81135. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  81136. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81137. }
  81138. #define SET_GPIO_49_doen_spi2ahb_pad_txd_bit2 { \
  81139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81140. _ezchip_macro_read_value_ &= ~(0xFF); \
  81141. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  81142. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81143. }
  81144. #define SET_GPIO_49_doen_spi2ahb_pad_txd_bit3 { \
  81145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81146. _ezchip_macro_read_value_ &= ~(0xFF); \
  81147. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  81148. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81149. }
  81150. #define SET_GPIO_49_doen_spi3_pad_oe_n { \
  81151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81152. _ezchip_macro_read_value_ &= ~(0xFF); \
  81153. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  81154. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81155. }
  81156. #define SET_GPIO_49_doen_spi3_pad_sck_out { \
  81157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81158. _ezchip_macro_read_value_ &= ~(0xFF); \
  81159. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  81160. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81161. }
  81162. #define SET_GPIO_49_doen_spi3_pad_ss_0_n { \
  81163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81164. _ezchip_macro_read_value_ &= ~(0xFF); \
  81165. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  81166. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81167. }
  81168. #define SET_GPIO_49_doen_spi3_pad_ss_1_n { \
  81169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81170. _ezchip_macro_read_value_ &= ~(0xFF); \
  81171. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  81172. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81173. }
  81174. #define SET_GPIO_49_doen_spi3_pad_txd { \
  81175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81176. _ezchip_macro_read_value_ &= ~(0xFF); \
  81177. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  81178. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81179. }
  81180. #define SET_GPIO_49_doen_uart0_pad_dtrn { \
  81181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81182. _ezchip_macro_read_value_ &= ~(0xFF); \
  81183. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  81184. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81185. }
  81186. #define SET_GPIO_49_doen_uart0_pad_rtsn { \
  81187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81188. _ezchip_macro_read_value_ &= ~(0xFF); \
  81189. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  81190. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81191. }
  81192. #define SET_GPIO_49_doen_uart0_pad_sout { \
  81193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81194. _ezchip_macro_read_value_ &= ~(0xFF); \
  81195. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  81196. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81197. }
  81198. #define SET_GPIO_49_doen_uart1_pad_sout { \
  81199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81200. _ezchip_macro_read_value_ &= ~(0xFF); \
  81201. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  81202. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81203. }
  81204. #define SET_GPIO_49_doen_uart2_pad_dtr_n { \
  81205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81206. _ezchip_macro_read_value_ &= ~(0xFF); \
  81207. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  81208. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81209. }
  81210. #define SET_GPIO_49_doen_uart2_pad_rts_n { \
  81211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81212. _ezchip_macro_read_value_ &= ~(0xFF); \
  81213. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  81214. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81215. }
  81216. #define SET_GPIO_49_doen_uart2_pad_sout { \
  81217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81218. _ezchip_macro_read_value_ &= ~(0xFF); \
  81219. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  81220. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81221. }
  81222. #define SET_GPIO_49_doen_uart3_pad_sout { \
  81223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81224. _ezchip_macro_read_value_ &= ~(0xFF); \
  81225. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  81226. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81227. }
  81228. #define SET_GPIO_49_doen_usb_drv_bus { \
  81229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81230. _ezchip_macro_read_value_ &= ~(0xFF); \
  81231. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  81232. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81233. }
  81234. #define SET_GPIO_50_dout_reverse_(en) { \
  81235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81236. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  81237. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  81238. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81239. }
  81240. #define SET_GPIO_50_dout_LOW { \
  81241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81242. _ezchip_macro_read_value_ &= ~(0xFF); \
  81243. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  81244. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81245. }
  81246. #define SET_GPIO_50_dout_HIGH { \
  81247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81248. _ezchip_macro_read_value_ &= ~(0xFF); \
  81249. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  81250. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81251. }
  81252. #define SET_GPIO_50_dout_clk_gmac_tophyref { \
  81253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81254. _ezchip_macro_read_value_ &= ~(0xFF); \
  81255. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  81256. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81257. }
  81258. #define SET_GPIO_50_dout_cpu_jtag_tdo { \
  81259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81260. _ezchip_macro_read_value_ &= ~(0xFF); \
  81261. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  81262. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81263. }
  81264. #define SET_GPIO_50_dout_cpu_jtag_tdo_oen { \
  81265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81266. _ezchip_macro_read_value_ &= ~(0xFF); \
  81267. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  81268. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81269. }
  81270. #define SET_GPIO_50_dout_dmic_clk_out { \
  81271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81272. _ezchip_macro_read_value_ &= ~(0xFF); \
  81273. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  81274. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81275. }
  81276. #define SET_GPIO_50_dout_dsp_JTDOEn_pad { \
  81277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81278. _ezchip_macro_read_value_ &= ~(0xFF); \
  81279. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  81280. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81281. }
  81282. #define SET_GPIO_50_dout_dsp_JTDO_pad { \
  81283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81284. _ezchip_macro_read_value_ &= ~(0xFF); \
  81285. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  81286. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81287. }
  81288. #define SET_GPIO_50_dout_i2c0_pad_sck_oe { \
  81289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81290. _ezchip_macro_read_value_ &= ~(0xFF); \
  81291. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  81292. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81293. }
  81294. #define SET_GPIO_50_dout_i2c0_pad_sda_oe { \
  81295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81296. _ezchip_macro_read_value_ &= ~(0xFF); \
  81297. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  81298. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81299. }
  81300. #define SET_GPIO_50_dout_i2c1_pad_sck_oe { \
  81301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81302. _ezchip_macro_read_value_ &= ~(0xFF); \
  81303. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  81304. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81305. }
  81306. #define SET_GPIO_50_dout_i2c1_pad_sda_oe { \
  81307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81308. _ezchip_macro_read_value_ &= ~(0xFF); \
  81309. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  81310. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81311. }
  81312. #define SET_GPIO_50_dout_i2c2_pad_sck_oe { \
  81313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81314. _ezchip_macro_read_value_ &= ~(0xFF); \
  81315. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  81316. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81317. }
  81318. #define SET_GPIO_50_dout_i2c2_pad_sda_oe { \
  81319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81320. _ezchip_macro_read_value_ &= ~(0xFF); \
  81321. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  81322. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81323. }
  81324. #define SET_GPIO_50_dout_i2c3_pad_sck_oe { \
  81325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81326. _ezchip_macro_read_value_ &= ~(0xFF); \
  81327. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  81328. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81329. }
  81330. #define SET_GPIO_50_dout_i2c3_pad_sda_oe { \
  81331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81332. _ezchip_macro_read_value_ &= ~(0xFF); \
  81333. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  81334. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81335. }
  81336. #define SET_GPIO_50_dout_i2srx_bclk_out { \
  81337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81338. _ezchip_macro_read_value_ &= ~(0xFF); \
  81339. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  81340. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81341. }
  81342. #define SET_GPIO_50_dout_i2srx_bclk_out_oen { \
  81343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81344. _ezchip_macro_read_value_ &= ~(0xFF); \
  81345. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  81346. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81347. }
  81348. #define SET_GPIO_50_dout_i2srx_lrck_out { \
  81349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81350. _ezchip_macro_read_value_ &= ~(0xFF); \
  81351. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  81352. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81353. }
  81354. #define SET_GPIO_50_dout_i2srx_lrck_out_oen { \
  81355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81356. _ezchip_macro_read_value_ &= ~(0xFF); \
  81357. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  81358. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81359. }
  81360. #define SET_GPIO_50_dout_i2srx_mclk_out { \
  81361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81362. _ezchip_macro_read_value_ &= ~(0xFF); \
  81363. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  81364. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81365. }
  81366. #define SET_GPIO_50_dout_i2stx_bclk_out { \
  81367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81368. _ezchip_macro_read_value_ &= ~(0xFF); \
  81369. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  81370. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81371. }
  81372. #define SET_GPIO_50_dout_i2stx_bclk_out_oen { \
  81373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81374. _ezchip_macro_read_value_ &= ~(0xFF); \
  81375. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  81376. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81377. }
  81378. #define SET_GPIO_50_dout_i2stx_lrck_out { \
  81379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81380. _ezchip_macro_read_value_ &= ~(0xFF); \
  81381. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  81382. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81383. }
  81384. #define SET_GPIO_50_dout_i2stx_lrckout_oen { \
  81385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81386. _ezchip_macro_read_value_ &= ~(0xFF); \
  81387. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  81388. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81389. }
  81390. #define SET_GPIO_50_dout_i2stx_mclk_out { \
  81391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81392. _ezchip_macro_read_value_ &= ~(0xFF); \
  81393. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  81394. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81395. }
  81396. #define SET_GPIO_50_dout_i2stx_sdout0 { \
  81397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81398. _ezchip_macro_read_value_ &= ~(0xFF); \
  81399. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  81400. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81401. }
  81402. #define SET_GPIO_50_dout_i2stx_sdout1 { \
  81403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81404. _ezchip_macro_read_value_ &= ~(0xFF); \
  81405. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  81406. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81407. }
  81408. #define SET_GPIO_50_dout_lcd_pad_csm_n { \
  81409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81410. _ezchip_macro_read_value_ &= ~(0xFF); \
  81411. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  81412. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81413. }
  81414. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit0 { \
  81415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81416. _ezchip_macro_read_value_ &= ~(0xFF); \
  81417. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  81418. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81419. }
  81420. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit1 { \
  81421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81422. _ezchip_macro_read_value_ &= ~(0xFF); \
  81423. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  81424. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81425. }
  81426. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit2 { \
  81427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81428. _ezchip_macro_read_value_ &= ~(0xFF); \
  81429. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  81430. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81431. }
  81432. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit3 { \
  81433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81434. _ezchip_macro_read_value_ &= ~(0xFF); \
  81435. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  81436. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81437. }
  81438. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit4 { \
  81439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81440. _ezchip_macro_read_value_ &= ~(0xFF); \
  81441. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  81442. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81443. }
  81444. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit5 { \
  81445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81446. _ezchip_macro_read_value_ &= ~(0xFF); \
  81447. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  81448. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81449. }
  81450. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit6 { \
  81451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81452. _ezchip_macro_read_value_ &= ~(0xFF); \
  81453. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  81454. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81455. }
  81456. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit7 { \
  81457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81458. _ezchip_macro_read_value_ &= ~(0xFF); \
  81459. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  81460. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81461. }
  81462. #define SET_GPIO_50_dout_pwm_pad_out_bit0 { \
  81463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81464. _ezchip_macro_read_value_ &= ~(0xFF); \
  81465. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  81466. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81467. }
  81468. #define SET_GPIO_50_dout_pwm_pad_out_bit1 { \
  81469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81470. _ezchip_macro_read_value_ &= ~(0xFF); \
  81471. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  81472. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81473. }
  81474. #define SET_GPIO_50_dout_pwm_pad_out_bit2 { \
  81475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81476. _ezchip_macro_read_value_ &= ~(0xFF); \
  81477. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  81478. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81479. }
  81480. #define SET_GPIO_50_dout_pwm_pad_out_bit3 { \
  81481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81482. _ezchip_macro_read_value_ &= ~(0xFF); \
  81483. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  81484. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81485. }
  81486. #define SET_GPIO_50_dout_pwm_pad_out_bit4 { \
  81487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81488. _ezchip_macro_read_value_ &= ~(0xFF); \
  81489. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  81490. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81491. }
  81492. #define SET_GPIO_50_dout_pwm_pad_out_bit5 { \
  81493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81494. _ezchip_macro_read_value_ &= ~(0xFF); \
  81495. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  81496. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81497. }
  81498. #define SET_GPIO_50_dout_pwm_pad_out_bit6 { \
  81499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81500. _ezchip_macro_read_value_ &= ~(0xFF); \
  81501. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  81502. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81503. }
  81504. #define SET_GPIO_50_dout_pwm_pad_out_bit7 { \
  81505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81506. _ezchip_macro_read_value_ &= ~(0xFF); \
  81507. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  81508. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81509. }
  81510. #define SET_GPIO_50_dout_pwmdac_left_out { \
  81511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81512. _ezchip_macro_read_value_ &= ~(0xFF); \
  81513. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  81514. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81515. }
  81516. #define SET_GPIO_50_dout_pwmdac_right_out { \
  81517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81518. _ezchip_macro_read_value_ &= ~(0xFF); \
  81519. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  81520. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81521. }
  81522. #define SET_GPIO_50_dout_qspi_csn1_out { \
  81523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81524. _ezchip_macro_read_value_ &= ~(0xFF); \
  81525. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  81526. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81527. }
  81528. #define SET_GPIO_50_dout_qspi_csn2_out { \
  81529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81530. _ezchip_macro_read_value_ &= ~(0xFF); \
  81531. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  81532. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81533. }
  81534. #define SET_GPIO_50_dout_qspi_csn3_out { \
  81535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81536. _ezchip_macro_read_value_ &= ~(0xFF); \
  81537. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  81538. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81539. }
  81540. #define SET_GPIO_50_dout_register23_SCFG_cmsensor_rst0 { \
  81541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81542. _ezchip_macro_read_value_ &= ~(0xFF); \
  81543. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  81544. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81545. }
  81546. #define SET_GPIO_50_dout_register23_SCFG_cmsensor_rst1 { \
  81547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81548. _ezchip_macro_read_value_ &= ~(0xFF); \
  81549. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  81550. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81551. }
  81552. #define SET_GPIO_50_dout_register32_SCFG_gmac_phy_rstn { \
  81553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81554. _ezchip_macro_read_value_ &= ~(0xFF); \
  81555. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  81556. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81557. }
  81558. #define SET_GPIO_50_dout_sdio0_pad_card_power_en { \
  81559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81560. _ezchip_macro_read_value_ &= ~(0xFF); \
  81561. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  81562. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81563. }
  81564. #define SET_GPIO_50_dout_sdio0_pad_cclk_out { \
  81565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81566. _ezchip_macro_read_value_ &= ~(0xFF); \
  81567. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  81568. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81569. }
  81570. #define SET_GPIO_50_dout_sdio0_pad_ccmd_oe { \
  81571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81572. _ezchip_macro_read_value_ &= ~(0xFF); \
  81573. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  81574. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81575. }
  81576. #define SET_GPIO_50_dout_sdio0_pad_ccmd_out { \
  81577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81578. _ezchip_macro_read_value_ &= ~(0xFF); \
  81579. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  81580. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81581. }
  81582. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit0 { \
  81583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81584. _ezchip_macro_read_value_ &= ~(0xFF); \
  81585. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  81586. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81587. }
  81588. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit1 { \
  81589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81590. _ezchip_macro_read_value_ &= ~(0xFF); \
  81591. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  81592. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81593. }
  81594. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit2 { \
  81595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81596. _ezchip_macro_read_value_ &= ~(0xFF); \
  81597. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  81598. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81599. }
  81600. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit3 { \
  81601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81602. _ezchip_macro_read_value_ &= ~(0xFF); \
  81603. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  81604. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81605. }
  81606. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit4 { \
  81607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81608. _ezchip_macro_read_value_ &= ~(0xFF); \
  81609. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  81610. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81611. }
  81612. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit5 { \
  81613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81614. _ezchip_macro_read_value_ &= ~(0xFF); \
  81615. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  81616. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81617. }
  81618. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit6 { \
  81619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81620. _ezchip_macro_read_value_ &= ~(0xFF); \
  81621. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  81622. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81623. }
  81624. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit7 { \
  81625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81626. _ezchip_macro_read_value_ &= ~(0xFF); \
  81627. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  81628. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81629. }
  81630. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit0 { \
  81631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81632. _ezchip_macro_read_value_ &= ~(0xFF); \
  81633. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  81634. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81635. }
  81636. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit1 { \
  81637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81638. _ezchip_macro_read_value_ &= ~(0xFF); \
  81639. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  81640. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81641. }
  81642. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit2 { \
  81643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81644. _ezchip_macro_read_value_ &= ~(0xFF); \
  81645. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  81646. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81647. }
  81648. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit3 { \
  81649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81650. _ezchip_macro_read_value_ &= ~(0xFF); \
  81651. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  81652. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81653. }
  81654. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit4 { \
  81655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81656. _ezchip_macro_read_value_ &= ~(0xFF); \
  81657. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  81658. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81659. }
  81660. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit5 { \
  81661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81662. _ezchip_macro_read_value_ &= ~(0xFF); \
  81663. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  81664. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81665. }
  81666. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit6 { \
  81667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81668. _ezchip_macro_read_value_ &= ~(0xFF); \
  81669. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  81670. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81671. }
  81672. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit7 { \
  81673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81674. _ezchip_macro_read_value_ &= ~(0xFF); \
  81675. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  81676. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81677. }
  81678. #define SET_GPIO_50_dout_sdio0_pad_rst_n { \
  81679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81680. _ezchip_macro_read_value_ &= ~(0xFF); \
  81681. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  81682. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81683. }
  81684. #define SET_GPIO_50_dout_sdio1_pad_card_power_en { \
  81685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81686. _ezchip_macro_read_value_ &= ~(0xFF); \
  81687. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  81688. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81689. }
  81690. #define SET_GPIO_50_dout_sdio1_pad_cclk_out { \
  81691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81692. _ezchip_macro_read_value_ &= ~(0xFF); \
  81693. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  81694. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81695. }
  81696. #define SET_GPIO_50_dout_sdio1_pad_ccmd_oe { \
  81697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81698. _ezchip_macro_read_value_ &= ~(0xFF); \
  81699. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  81700. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81701. }
  81702. #define SET_GPIO_50_dout_sdio1_pad_ccmd_out { \
  81703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81704. _ezchip_macro_read_value_ &= ~(0xFF); \
  81705. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  81706. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81707. }
  81708. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit0 { \
  81709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81710. _ezchip_macro_read_value_ &= ~(0xFF); \
  81711. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  81712. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81713. }
  81714. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit1 { \
  81715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81716. _ezchip_macro_read_value_ &= ~(0xFF); \
  81717. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  81718. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81719. }
  81720. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit2 { \
  81721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81722. _ezchip_macro_read_value_ &= ~(0xFF); \
  81723. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  81724. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81725. }
  81726. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit3 { \
  81727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81728. _ezchip_macro_read_value_ &= ~(0xFF); \
  81729. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  81730. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81731. }
  81732. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit4 { \
  81733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81734. _ezchip_macro_read_value_ &= ~(0xFF); \
  81735. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  81736. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81737. }
  81738. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit5 { \
  81739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81740. _ezchip_macro_read_value_ &= ~(0xFF); \
  81741. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  81742. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81743. }
  81744. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit6 { \
  81745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81746. _ezchip_macro_read_value_ &= ~(0xFF); \
  81747. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  81748. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81749. }
  81750. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit7 { \
  81751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81752. _ezchip_macro_read_value_ &= ~(0xFF); \
  81753. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  81754. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81755. }
  81756. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit0 { \
  81757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81758. _ezchip_macro_read_value_ &= ~(0xFF); \
  81759. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  81760. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81761. }
  81762. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit1 { \
  81763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81764. _ezchip_macro_read_value_ &= ~(0xFF); \
  81765. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  81766. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81767. }
  81768. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit2 { \
  81769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81770. _ezchip_macro_read_value_ &= ~(0xFF); \
  81771. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  81772. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81773. }
  81774. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit3 { \
  81775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81776. _ezchip_macro_read_value_ &= ~(0xFF); \
  81777. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  81778. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81779. }
  81780. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit4 { \
  81781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81782. _ezchip_macro_read_value_ &= ~(0xFF); \
  81783. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  81784. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81785. }
  81786. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit5 { \
  81787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81788. _ezchip_macro_read_value_ &= ~(0xFF); \
  81789. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  81790. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81791. }
  81792. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit6 { \
  81793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81794. _ezchip_macro_read_value_ &= ~(0xFF); \
  81795. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  81796. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81797. }
  81798. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit7 { \
  81799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81800. _ezchip_macro_read_value_ &= ~(0xFF); \
  81801. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  81802. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81803. }
  81804. #define SET_GPIO_50_dout_sdio1_pad_rst_n { \
  81805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81806. _ezchip_macro_read_value_ &= ~(0xFF); \
  81807. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  81808. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81809. }
  81810. #define SET_GPIO_50_dout_spdif_tx_sdout { \
  81811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81812. _ezchip_macro_read_value_ &= ~(0xFF); \
  81813. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  81814. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81815. }
  81816. #define SET_GPIO_50_dout_spdif_tx_sdout_oen { \
  81817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81818. _ezchip_macro_read_value_ &= ~(0xFF); \
  81819. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  81820. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81821. }
  81822. #define SET_GPIO_50_dout_spi0_pad_oe_n { \
  81823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81824. _ezchip_macro_read_value_ &= ~(0xFF); \
  81825. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  81826. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81827. }
  81828. #define SET_GPIO_50_dout_spi0_pad_sck_out { \
  81829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81830. _ezchip_macro_read_value_ &= ~(0xFF); \
  81831. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  81832. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81833. }
  81834. #define SET_GPIO_50_dout_spi0_pad_ss_0_n { \
  81835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81836. _ezchip_macro_read_value_ &= ~(0xFF); \
  81837. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  81838. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81839. }
  81840. #define SET_GPIO_50_dout_spi0_pad_ss_1_n { \
  81841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81842. _ezchip_macro_read_value_ &= ~(0xFF); \
  81843. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  81844. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81845. }
  81846. #define SET_GPIO_50_dout_spi0_pad_txd { \
  81847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81848. _ezchip_macro_read_value_ &= ~(0xFF); \
  81849. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  81850. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81851. }
  81852. #define SET_GPIO_50_dout_spi1_pad_oe_n { \
  81853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81854. _ezchip_macro_read_value_ &= ~(0xFF); \
  81855. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  81856. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81857. }
  81858. #define SET_GPIO_50_dout_spi1_pad_sck_out { \
  81859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81860. _ezchip_macro_read_value_ &= ~(0xFF); \
  81861. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  81862. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81863. }
  81864. #define SET_GPIO_50_dout_spi1_pad_ss_0_n { \
  81865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81866. _ezchip_macro_read_value_ &= ~(0xFF); \
  81867. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  81868. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81869. }
  81870. #define SET_GPIO_50_dout_spi1_pad_ss_1_n { \
  81871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81872. _ezchip_macro_read_value_ &= ~(0xFF); \
  81873. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  81874. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81875. }
  81876. #define SET_GPIO_50_dout_spi1_pad_txd { \
  81877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81878. _ezchip_macro_read_value_ &= ~(0xFF); \
  81879. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  81880. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81881. }
  81882. #define SET_GPIO_50_dout_spi2_pad_oe_n { \
  81883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81884. _ezchip_macro_read_value_ &= ~(0xFF); \
  81885. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  81886. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81887. }
  81888. #define SET_GPIO_50_dout_spi2_pad_sck_out { \
  81889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81890. _ezchip_macro_read_value_ &= ~(0xFF); \
  81891. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  81892. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81893. }
  81894. #define SET_GPIO_50_dout_spi2_pad_ss_0_n { \
  81895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81896. _ezchip_macro_read_value_ &= ~(0xFF); \
  81897. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  81898. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81899. }
  81900. #define SET_GPIO_50_dout_spi2_pad_ss_1_n { \
  81901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81902. _ezchip_macro_read_value_ &= ~(0xFF); \
  81903. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  81904. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81905. }
  81906. #define SET_GPIO_50_dout_spi2_pad_txd { \
  81907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81908. _ezchip_macro_read_value_ &= ~(0xFF); \
  81909. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  81910. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81911. }
  81912. #define SET_GPIO_50_dout_spi2ahb_pad_oe_n_bit0 { \
  81913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81914. _ezchip_macro_read_value_ &= ~(0xFF); \
  81915. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  81916. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81917. }
  81918. #define SET_GPIO_50_dout_spi2ahb_pad_oe_n_bit1 { \
  81919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81920. _ezchip_macro_read_value_ &= ~(0xFF); \
  81921. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  81922. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81923. }
  81924. #define SET_GPIO_50_dout_spi2ahb_pad_oe_n_bit2 { \
  81925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81926. _ezchip_macro_read_value_ &= ~(0xFF); \
  81927. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  81928. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81929. }
  81930. #define SET_GPIO_50_dout_spi2ahb_pad_oe_n_bit3 { \
  81931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81932. _ezchip_macro_read_value_ &= ~(0xFF); \
  81933. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  81934. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81935. }
  81936. #define SET_GPIO_50_dout_spi2ahb_pad_txd_bit0 { \
  81937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81938. _ezchip_macro_read_value_ &= ~(0xFF); \
  81939. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  81940. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81941. }
  81942. #define SET_GPIO_50_dout_spi2ahb_pad_txd_bit1 { \
  81943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81944. _ezchip_macro_read_value_ &= ~(0xFF); \
  81945. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  81946. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81947. }
  81948. #define SET_GPIO_50_dout_spi2ahb_pad_txd_bit2 { \
  81949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81950. _ezchip_macro_read_value_ &= ~(0xFF); \
  81951. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  81952. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81953. }
  81954. #define SET_GPIO_50_dout_spi2ahb_pad_txd_bit3 { \
  81955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81956. _ezchip_macro_read_value_ &= ~(0xFF); \
  81957. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  81958. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81959. }
  81960. #define SET_GPIO_50_dout_spi3_pad_oe_n { \
  81961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81962. _ezchip_macro_read_value_ &= ~(0xFF); \
  81963. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  81964. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81965. }
  81966. #define SET_GPIO_50_dout_spi3_pad_sck_out { \
  81967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81968. _ezchip_macro_read_value_ &= ~(0xFF); \
  81969. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  81970. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81971. }
  81972. #define SET_GPIO_50_dout_spi3_pad_ss_0_n { \
  81973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81974. _ezchip_macro_read_value_ &= ~(0xFF); \
  81975. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  81976. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81977. }
  81978. #define SET_GPIO_50_dout_spi3_pad_ss_1_n { \
  81979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81980. _ezchip_macro_read_value_ &= ~(0xFF); \
  81981. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  81982. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81983. }
  81984. #define SET_GPIO_50_dout_spi3_pad_txd { \
  81985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81986. _ezchip_macro_read_value_ &= ~(0xFF); \
  81987. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  81988. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81989. }
  81990. #define SET_GPIO_50_dout_uart0_pad_dtrn { \
  81991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81992. _ezchip_macro_read_value_ &= ~(0xFF); \
  81993. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  81994. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81995. }
  81996. #define SET_GPIO_50_dout_uart0_pad_rtsn { \
  81997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81998. _ezchip_macro_read_value_ &= ~(0xFF); \
  81999. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  82000. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82001. }
  82002. #define SET_GPIO_50_dout_uart0_pad_sout { \
  82003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82004. _ezchip_macro_read_value_ &= ~(0xFF); \
  82005. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  82006. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82007. }
  82008. #define SET_GPIO_50_dout_uart1_pad_sout { \
  82009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82010. _ezchip_macro_read_value_ &= ~(0xFF); \
  82011. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  82012. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82013. }
  82014. #define SET_GPIO_50_dout_uart2_pad_dtr_n { \
  82015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82016. _ezchip_macro_read_value_ &= ~(0xFF); \
  82017. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  82018. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82019. }
  82020. #define SET_GPIO_50_dout_uart2_pad_rts_n { \
  82021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82022. _ezchip_macro_read_value_ &= ~(0xFF); \
  82023. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  82024. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82025. }
  82026. #define SET_GPIO_50_dout_uart2_pad_sout { \
  82027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82028. _ezchip_macro_read_value_ &= ~(0xFF); \
  82029. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  82030. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82031. }
  82032. #define SET_GPIO_50_dout_uart3_pad_sout { \
  82033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82034. _ezchip_macro_read_value_ &= ~(0xFF); \
  82035. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  82036. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82037. }
  82038. #define SET_GPIO_50_dout_usb_drv_bus { \
  82039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82040. _ezchip_macro_read_value_ &= ~(0xFF); \
  82041. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  82042. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82043. }
  82044. #define SET_GPIO_50_doen_reverse_(en) { \
  82045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82046. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  82047. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  82048. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82049. }
  82050. #define SET_GPIO_50_doen_LOW { \
  82051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82052. _ezchip_macro_read_value_ &= ~(0xFF); \
  82053. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  82054. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82055. }
  82056. #define SET_GPIO_50_doen_HIGH { \
  82057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82058. _ezchip_macro_read_value_ &= ~(0xFF); \
  82059. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  82060. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82061. }
  82062. #define SET_GPIO_50_doen_clk_gmac_tophyref { \
  82063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82064. _ezchip_macro_read_value_ &= ~(0xFF); \
  82065. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  82066. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82067. }
  82068. #define SET_GPIO_50_doen_cpu_jtag_tdo { \
  82069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82070. _ezchip_macro_read_value_ &= ~(0xFF); \
  82071. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  82072. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82073. }
  82074. #define SET_GPIO_50_doen_cpu_jtag_tdo_oen { \
  82075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82076. _ezchip_macro_read_value_ &= ~(0xFF); \
  82077. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  82078. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82079. }
  82080. #define SET_GPIO_50_doen_dmic_clk_out { \
  82081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82082. _ezchip_macro_read_value_ &= ~(0xFF); \
  82083. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  82084. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82085. }
  82086. #define SET_GPIO_50_doen_dsp_JTDOEn_pad { \
  82087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82088. _ezchip_macro_read_value_ &= ~(0xFF); \
  82089. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  82090. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82091. }
  82092. #define SET_GPIO_50_doen_dsp_JTDO_pad { \
  82093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82094. _ezchip_macro_read_value_ &= ~(0xFF); \
  82095. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  82096. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82097. }
  82098. #define SET_GPIO_50_doen_i2c0_pad_sck_oe { \
  82099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82100. _ezchip_macro_read_value_ &= ~(0xFF); \
  82101. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  82102. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82103. }
  82104. #define SET_GPIO_50_doen_i2c0_pad_sda_oe { \
  82105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82106. _ezchip_macro_read_value_ &= ~(0xFF); \
  82107. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  82108. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82109. }
  82110. #define SET_GPIO_50_doen_i2c1_pad_sck_oe { \
  82111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82112. _ezchip_macro_read_value_ &= ~(0xFF); \
  82113. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  82114. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82115. }
  82116. #define SET_GPIO_50_doen_i2c1_pad_sda_oe { \
  82117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82118. _ezchip_macro_read_value_ &= ~(0xFF); \
  82119. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  82120. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82121. }
  82122. #define SET_GPIO_50_doen_i2c2_pad_sck_oe { \
  82123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82124. _ezchip_macro_read_value_ &= ~(0xFF); \
  82125. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  82126. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82127. }
  82128. #define SET_GPIO_50_doen_i2c2_pad_sda_oe { \
  82129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82130. _ezchip_macro_read_value_ &= ~(0xFF); \
  82131. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  82132. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82133. }
  82134. #define SET_GPIO_50_doen_i2c3_pad_sck_oe { \
  82135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82136. _ezchip_macro_read_value_ &= ~(0xFF); \
  82137. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  82138. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82139. }
  82140. #define SET_GPIO_50_doen_i2c3_pad_sda_oe { \
  82141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82142. _ezchip_macro_read_value_ &= ~(0xFF); \
  82143. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  82144. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82145. }
  82146. #define SET_GPIO_50_doen_i2srx_bclk_out { \
  82147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82148. _ezchip_macro_read_value_ &= ~(0xFF); \
  82149. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  82150. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82151. }
  82152. #define SET_GPIO_50_doen_i2srx_bclk_out_oen { \
  82153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82154. _ezchip_macro_read_value_ &= ~(0xFF); \
  82155. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  82156. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82157. }
  82158. #define SET_GPIO_50_doen_i2srx_lrck_out { \
  82159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82160. _ezchip_macro_read_value_ &= ~(0xFF); \
  82161. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  82162. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82163. }
  82164. #define SET_GPIO_50_doen_i2srx_lrck_out_oen { \
  82165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82166. _ezchip_macro_read_value_ &= ~(0xFF); \
  82167. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  82168. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82169. }
  82170. #define SET_GPIO_50_doen_i2srx_mclk_out { \
  82171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82172. _ezchip_macro_read_value_ &= ~(0xFF); \
  82173. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  82174. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82175. }
  82176. #define SET_GPIO_50_doen_i2stx_bclk_out { \
  82177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82178. _ezchip_macro_read_value_ &= ~(0xFF); \
  82179. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  82180. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82181. }
  82182. #define SET_GPIO_50_doen_i2stx_bclk_out_oen { \
  82183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82184. _ezchip_macro_read_value_ &= ~(0xFF); \
  82185. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  82186. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82187. }
  82188. #define SET_GPIO_50_doen_i2stx_lrck_out { \
  82189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82190. _ezchip_macro_read_value_ &= ~(0xFF); \
  82191. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  82192. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82193. }
  82194. #define SET_GPIO_50_doen_i2stx_lrckout_oen { \
  82195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82196. _ezchip_macro_read_value_ &= ~(0xFF); \
  82197. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  82198. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82199. }
  82200. #define SET_GPIO_50_doen_i2stx_mclk_out { \
  82201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82202. _ezchip_macro_read_value_ &= ~(0xFF); \
  82203. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  82204. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82205. }
  82206. #define SET_GPIO_50_doen_i2stx_sdout0 { \
  82207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82208. _ezchip_macro_read_value_ &= ~(0xFF); \
  82209. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  82210. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82211. }
  82212. #define SET_GPIO_50_doen_i2stx_sdout1 { \
  82213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82214. _ezchip_macro_read_value_ &= ~(0xFF); \
  82215. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  82216. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82217. }
  82218. #define SET_GPIO_50_doen_lcd_pad_csm_n { \
  82219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82220. _ezchip_macro_read_value_ &= ~(0xFF); \
  82221. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  82222. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82223. }
  82224. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit0 { \
  82225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82226. _ezchip_macro_read_value_ &= ~(0xFF); \
  82227. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  82228. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82229. }
  82230. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit1 { \
  82231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82232. _ezchip_macro_read_value_ &= ~(0xFF); \
  82233. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  82234. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82235. }
  82236. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit2 { \
  82237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82238. _ezchip_macro_read_value_ &= ~(0xFF); \
  82239. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  82240. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82241. }
  82242. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit3 { \
  82243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82244. _ezchip_macro_read_value_ &= ~(0xFF); \
  82245. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  82246. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82247. }
  82248. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit4 { \
  82249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82250. _ezchip_macro_read_value_ &= ~(0xFF); \
  82251. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  82252. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82253. }
  82254. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit5 { \
  82255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82256. _ezchip_macro_read_value_ &= ~(0xFF); \
  82257. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  82258. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82259. }
  82260. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit6 { \
  82261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82262. _ezchip_macro_read_value_ &= ~(0xFF); \
  82263. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  82264. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82265. }
  82266. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit7 { \
  82267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82268. _ezchip_macro_read_value_ &= ~(0xFF); \
  82269. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  82270. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82271. }
  82272. #define SET_GPIO_50_doen_pwm_pad_out_bit0 { \
  82273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82274. _ezchip_macro_read_value_ &= ~(0xFF); \
  82275. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  82276. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82277. }
  82278. #define SET_GPIO_50_doen_pwm_pad_out_bit1 { \
  82279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82280. _ezchip_macro_read_value_ &= ~(0xFF); \
  82281. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  82282. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82283. }
  82284. #define SET_GPIO_50_doen_pwm_pad_out_bit2 { \
  82285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82286. _ezchip_macro_read_value_ &= ~(0xFF); \
  82287. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  82288. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82289. }
  82290. #define SET_GPIO_50_doen_pwm_pad_out_bit3 { \
  82291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82292. _ezchip_macro_read_value_ &= ~(0xFF); \
  82293. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  82294. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82295. }
  82296. #define SET_GPIO_50_doen_pwm_pad_out_bit4 { \
  82297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82298. _ezchip_macro_read_value_ &= ~(0xFF); \
  82299. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  82300. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82301. }
  82302. #define SET_GPIO_50_doen_pwm_pad_out_bit5 { \
  82303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82304. _ezchip_macro_read_value_ &= ~(0xFF); \
  82305. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  82306. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82307. }
  82308. #define SET_GPIO_50_doen_pwm_pad_out_bit6 { \
  82309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82310. _ezchip_macro_read_value_ &= ~(0xFF); \
  82311. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  82312. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82313. }
  82314. #define SET_GPIO_50_doen_pwm_pad_out_bit7 { \
  82315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82316. _ezchip_macro_read_value_ &= ~(0xFF); \
  82317. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  82318. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82319. }
  82320. #define SET_GPIO_50_doen_pwmdac_left_out { \
  82321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82322. _ezchip_macro_read_value_ &= ~(0xFF); \
  82323. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  82324. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82325. }
  82326. #define SET_GPIO_50_doen_pwmdac_right_out { \
  82327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82328. _ezchip_macro_read_value_ &= ~(0xFF); \
  82329. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  82330. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82331. }
  82332. #define SET_GPIO_50_doen_qspi_csn1_out { \
  82333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82334. _ezchip_macro_read_value_ &= ~(0xFF); \
  82335. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  82336. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82337. }
  82338. #define SET_GPIO_50_doen_qspi_csn2_out { \
  82339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82340. _ezchip_macro_read_value_ &= ~(0xFF); \
  82341. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  82342. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82343. }
  82344. #define SET_GPIO_50_doen_qspi_csn3_out { \
  82345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82346. _ezchip_macro_read_value_ &= ~(0xFF); \
  82347. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  82348. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82349. }
  82350. #define SET_GPIO_50_doen_register23_SCFG_cmsensor_rst0 { \
  82351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82352. _ezchip_macro_read_value_ &= ~(0xFF); \
  82353. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  82354. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82355. }
  82356. #define SET_GPIO_50_doen_register23_SCFG_cmsensor_rst1 { \
  82357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82358. _ezchip_macro_read_value_ &= ~(0xFF); \
  82359. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  82360. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82361. }
  82362. #define SET_GPIO_50_doen_register32_SCFG_gmac_phy_rstn { \
  82363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82364. _ezchip_macro_read_value_ &= ~(0xFF); \
  82365. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  82366. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82367. }
  82368. #define SET_GPIO_50_doen_sdio0_pad_card_power_en { \
  82369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82370. _ezchip_macro_read_value_ &= ~(0xFF); \
  82371. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  82372. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82373. }
  82374. #define SET_GPIO_50_doen_sdio0_pad_cclk_out { \
  82375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82376. _ezchip_macro_read_value_ &= ~(0xFF); \
  82377. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  82378. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82379. }
  82380. #define SET_GPIO_50_doen_sdio0_pad_ccmd_oe { \
  82381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82382. _ezchip_macro_read_value_ &= ~(0xFF); \
  82383. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  82384. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82385. }
  82386. #define SET_GPIO_50_doen_sdio0_pad_ccmd_out { \
  82387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82388. _ezchip_macro_read_value_ &= ~(0xFF); \
  82389. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  82390. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82391. }
  82392. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit0 { \
  82393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82394. _ezchip_macro_read_value_ &= ~(0xFF); \
  82395. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  82396. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82397. }
  82398. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit1 { \
  82399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82400. _ezchip_macro_read_value_ &= ~(0xFF); \
  82401. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  82402. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82403. }
  82404. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit2 { \
  82405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82406. _ezchip_macro_read_value_ &= ~(0xFF); \
  82407. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  82408. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82409. }
  82410. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit3 { \
  82411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82412. _ezchip_macro_read_value_ &= ~(0xFF); \
  82413. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  82414. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82415. }
  82416. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit4 { \
  82417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82418. _ezchip_macro_read_value_ &= ~(0xFF); \
  82419. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  82420. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82421. }
  82422. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit5 { \
  82423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82424. _ezchip_macro_read_value_ &= ~(0xFF); \
  82425. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  82426. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82427. }
  82428. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit6 { \
  82429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82430. _ezchip_macro_read_value_ &= ~(0xFF); \
  82431. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  82432. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82433. }
  82434. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit7 { \
  82435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82436. _ezchip_macro_read_value_ &= ~(0xFF); \
  82437. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  82438. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82439. }
  82440. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit0 { \
  82441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82442. _ezchip_macro_read_value_ &= ~(0xFF); \
  82443. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  82444. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82445. }
  82446. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit1 { \
  82447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82448. _ezchip_macro_read_value_ &= ~(0xFF); \
  82449. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  82450. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82451. }
  82452. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit2 { \
  82453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82454. _ezchip_macro_read_value_ &= ~(0xFF); \
  82455. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  82456. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82457. }
  82458. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit3 { \
  82459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82460. _ezchip_macro_read_value_ &= ~(0xFF); \
  82461. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  82462. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82463. }
  82464. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit4 { \
  82465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82466. _ezchip_macro_read_value_ &= ~(0xFF); \
  82467. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  82468. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82469. }
  82470. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit5 { \
  82471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82472. _ezchip_macro_read_value_ &= ~(0xFF); \
  82473. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  82474. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82475. }
  82476. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit6 { \
  82477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82478. _ezchip_macro_read_value_ &= ~(0xFF); \
  82479. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  82480. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82481. }
  82482. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit7 { \
  82483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82484. _ezchip_macro_read_value_ &= ~(0xFF); \
  82485. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  82486. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82487. }
  82488. #define SET_GPIO_50_doen_sdio0_pad_rst_n { \
  82489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82490. _ezchip_macro_read_value_ &= ~(0xFF); \
  82491. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  82492. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82493. }
  82494. #define SET_GPIO_50_doen_sdio1_pad_card_power_en { \
  82495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82496. _ezchip_macro_read_value_ &= ~(0xFF); \
  82497. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  82498. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82499. }
  82500. #define SET_GPIO_50_doen_sdio1_pad_cclk_out { \
  82501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82502. _ezchip_macro_read_value_ &= ~(0xFF); \
  82503. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  82504. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82505. }
  82506. #define SET_GPIO_50_doen_sdio1_pad_ccmd_oe { \
  82507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82508. _ezchip_macro_read_value_ &= ~(0xFF); \
  82509. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  82510. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82511. }
  82512. #define SET_GPIO_50_doen_sdio1_pad_ccmd_out { \
  82513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82514. _ezchip_macro_read_value_ &= ~(0xFF); \
  82515. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  82516. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82517. }
  82518. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit0 { \
  82519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82520. _ezchip_macro_read_value_ &= ~(0xFF); \
  82521. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  82522. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82523. }
  82524. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit1 { \
  82525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82526. _ezchip_macro_read_value_ &= ~(0xFF); \
  82527. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  82528. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82529. }
  82530. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit2 { \
  82531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82532. _ezchip_macro_read_value_ &= ~(0xFF); \
  82533. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  82534. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82535. }
  82536. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit3 { \
  82537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82538. _ezchip_macro_read_value_ &= ~(0xFF); \
  82539. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  82540. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82541. }
  82542. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit4 { \
  82543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82544. _ezchip_macro_read_value_ &= ~(0xFF); \
  82545. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  82546. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82547. }
  82548. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit5 { \
  82549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82550. _ezchip_macro_read_value_ &= ~(0xFF); \
  82551. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  82552. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82553. }
  82554. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit6 { \
  82555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82556. _ezchip_macro_read_value_ &= ~(0xFF); \
  82557. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  82558. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82559. }
  82560. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit7 { \
  82561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82562. _ezchip_macro_read_value_ &= ~(0xFF); \
  82563. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  82564. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82565. }
  82566. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit0 { \
  82567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82568. _ezchip_macro_read_value_ &= ~(0xFF); \
  82569. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  82570. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82571. }
  82572. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit1 { \
  82573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82574. _ezchip_macro_read_value_ &= ~(0xFF); \
  82575. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  82576. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82577. }
  82578. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit2 { \
  82579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82580. _ezchip_macro_read_value_ &= ~(0xFF); \
  82581. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  82582. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82583. }
  82584. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit3 { \
  82585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82586. _ezchip_macro_read_value_ &= ~(0xFF); \
  82587. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  82588. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82589. }
  82590. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit4 { \
  82591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82592. _ezchip_macro_read_value_ &= ~(0xFF); \
  82593. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  82594. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82595. }
  82596. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit5 { \
  82597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82598. _ezchip_macro_read_value_ &= ~(0xFF); \
  82599. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  82600. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82601. }
  82602. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit6 { \
  82603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82604. _ezchip_macro_read_value_ &= ~(0xFF); \
  82605. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  82606. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82607. }
  82608. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit7 { \
  82609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82610. _ezchip_macro_read_value_ &= ~(0xFF); \
  82611. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  82612. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82613. }
  82614. #define SET_GPIO_50_doen_sdio1_pad_rst_n { \
  82615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82616. _ezchip_macro_read_value_ &= ~(0xFF); \
  82617. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  82618. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82619. }
  82620. #define SET_GPIO_50_doen_spdif_tx_sdout { \
  82621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82622. _ezchip_macro_read_value_ &= ~(0xFF); \
  82623. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  82624. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82625. }
  82626. #define SET_GPIO_50_doen_spdif_tx_sdout_oen { \
  82627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82628. _ezchip_macro_read_value_ &= ~(0xFF); \
  82629. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  82630. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82631. }
  82632. #define SET_GPIO_50_doen_spi0_pad_oe_n { \
  82633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82634. _ezchip_macro_read_value_ &= ~(0xFF); \
  82635. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  82636. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82637. }
  82638. #define SET_GPIO_50_doen_spi0_pad_sck_out { \
  82639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82640. _ezchip_macro_read_value_ &= ~(0xFF); \
  82641. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  82642. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82643. }
  82644. #define SET_GPIO_50_doen_spi0_pad_ss_0_n { \
  82645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82646. _ezchip_macro_read_value_ &= ~(0xFF); \
  82647. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  82648. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82649. }
  82650. #define SET_GPIO_50_doen_spi0_pad_ss_1_n { \
  82651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82652. _ezchip_macro_read_value_ &= ~(0xFF); \
  82653. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  82654. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82655. }
  82656. #define SET_GPIO_50_doen_spi0_pad_txd { \
  82657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82658. _ezchip_macro_read_value_ &= ~(0xFF); \
  82659. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  82660. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82661. }
  82662. #define SET_GPIO_50_doen_spi1_pad_oe_n { \
  82663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82664. _ezchip_macro_read_value_ &= ~(0xFF); \
  82665. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  82666. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82667. }
  82668. #define SET_GPIO_50_doen_spi1_pad_sck_out { \
  82669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82670. _ezchip_macro_read_value_ &= ~(0xFF); \
  82671. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  82672. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82673. }
  82674. #define SET_GPIO_50_doen_spi1_pad_ss_0_n { \
  82675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82676. _ezchip_macro_read_value_ &= ~(0xFF); \
  82677. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  82678. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82679. }
  82680. #define SET_GPIO_50_doen_spi1_pad_ss_1_n { \
  82681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82682. _ezchip_macro_read_value_ &= ~(0xFF); \
  82683. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  82684. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82685. }
  82686. #define SET_GPIO_50_doen_spi1_pad_txd { \
  82687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82688. _ezchip_macro_read_value_ &= ~(0xFF); \
  82689. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  82690. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82691. }
  82692. #define SET_GPIO_50_doen_spi2_pad_oe_n { \
  82693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82694. _ezchip_macro_read_value_ &= ~(0xFF); \
  82695. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  82696. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82697. }
  82698. #define SET_GPIO_50_doen_spi2_pad_sck_out { \
  82699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82700. _ezchip_macro_read_value_ &= ~(0xFF); \
  82701. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  82702. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82703. }
  82704. #define SET_GPIO_50_doen_spi2_pad_ss_0_n { \
  82705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82706. _ezchip_macro_read_value_ &= ~(0xFF); \
  82707. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  82708. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82709. }
  82710. #define SET_GPIO_50_doen_spi2_pad_ss_1_n { \
  82711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82712. _ezchip_macro_read_value_ &= ~(0xFF); \
  82713. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  82714. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82715. }
  82716. #define SET_GPIO_50_doen_spi2_pad_txd { \
  82717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82718. _ezchip_macro_read_value_ &= ~(0xFF); \
  82719. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  82720. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82721. }
  82722. #define SET_GPIO_50_doen_spi2ahb_pad_oe_n_bit0 { \
  82723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82724. _ezchip_macro_read_value_ &= ~(0xFF); \
  82725. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  82726. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82727. }
  82728. #define SET_GPIO_50_doen_spi2ahb_pad_oe_n_bit1 { \
  82729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82730. _ezchip_macro_read_value_ &= ~(0xFF); \
  82731. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  82732. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82733. }
  82734. #define SET_GPIO_50_doen_spi2ahb_pad_oe_n_bit2 { \
  82735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82736. _ezchip_macro_read_value_ &= ~(0xFF); \
  82737. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  82738. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82739. }
  82740. #define SET_GPIO_50_doen_spi2ahb_pad_oe_n_bit3 { \
  82741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82742. _ezchip_macro_read_value_ &= ~(0xFF); \
  82743. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  82744. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82745. }
  82746. #define SET_GPIO_50_doen_spi2ahb_pad_txd_bit0 { \
  82747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82748. _ezchip_macro_read_value_ &= ~(0xFF); \
  82749. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  82750. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82751. }
  82752. #define SET_GPIO_50_doen_spi2ahb_pad_txd_bit1 { \
  82753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82754. _ezchip_macro_read_value_ &= ~(0xFF); \
  82755. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  82756. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82757. }
  82758. #define SET_GPIO_50_doen_spi2ahb_pad_txd_bit2 { \
  82759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82760. _ezchip_macro_read_value_ &= ~(0xFF); \
  82761. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  82762. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82763. }
  82764. #define SET_GPIO_50_doen_spi2ahb_pad_txd_bit3 { \
  82765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82766. _ezchip_macro_read_value_ &= ~(0xFF); \
  82767. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  82768. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82769. }
  82770. #define SET_GPIO_50_doen_spi3_pad_oe_n { \
  82771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82772. _ezchip_macro_read_value_ &= ~(0xFF); \
  82773. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  82774. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82775. }
  82776. #define SET_GPIO_50_doen_spi3_pad_sck_out { \
  82777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82778. _ezchip_macro_read_value_ &= ~(0xFF); \
  82779. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  82780. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82781. }
  82782. #define SET_GPIO_50_doen_spi3_pad_ss_0_n { \
  82783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82784. _ezchip_macro_read_value_ &= ~(0xFF); \
  82785. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  82786. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82787. }
  82788. #define SET_GPIO_50_doen_spi3_pad_ss_1_n { \
  82789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82790. _ezchip_macro_read_value_ &= ~(0xFF); \
  82791. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  82792. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82793. }
  82794. #define SET_GPIO_50_doen_spi3_pad_txd { \
  82795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82796. _ezchip_macro_read_value_ &= ~(0xFF); \
  82797. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  82798. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82799. }
  82800. #define SET_GPIO_50_doen_uart0_pad_dtrn { \
  82801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82802. _ezchip_macro_read_value_ &= ~(0xFF); \
  82803. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  82804. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82805. }
  82806. #define SET_GPIO_50_doen_uart0_pad_rtsn { \
  82807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82808. _ezchip_macro_read_value_ &= ~(0xFF); \
  82809. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  82810. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82811. }
  82812. #define SET_GPIO_50_doen_uart0_pad_sout { \
  82813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82814. _ezchip_macro_read_value_ &= ~(0xFF); \
  82815. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  82816. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82817. }
  82818. #define SET_GPIO_50_doen_uart1_pad_sout { \
  82819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82820. _ezchip_macro_read_value_ &= ~(0xFF); \
  82821. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  82822. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82823. }
  82824. #define SET_GPIO_50_doen_uart2_pad_dtr_n { \
  82825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82826. _ezchip_macro_read_value_ &= ~(0xFF); \
  82827. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  82828. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82829. }
  82830. #define SET_GPIO_50_doen_uart2_pad_rts_n { \
  82831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82832. _ezchip_macro_read_value_ &= ~(0xFF); \
  82833. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  82834. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82835. }
  82836. #define SET_GPIO_50_doen_uart2_pad_sout { \
  82837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82838. _ezchip_macro_read_value_ &= ~(0xFF); \
  82839. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  82840. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82841. }
  82842. #define SET_GPIO_50_doen_uart3_pad_sout { \
  82843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82844. _ezchip_macro_read_value_ &= ~(0xFF); \
  82845. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  82846. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82847. }
  82848. #define SET_GPIO_50_doen_usb_drv_bus { \
  82849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82850. _ezchip_macro_read_value_ &= ~(0xFF); \
  82851. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  82852. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82853. }
  82854. #define SET_GPIO_51_dout_reverse_(en) { \
  82855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82856. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  82857. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  82858. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82859. }
  82860. #define SET_GPIO_51_dout_LOW { \
  82861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82862. _ezchip_macro_read_value_ &= ~(0xFF); \
  82863. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  82864. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82865. }
  82866. #define SET_GPIO_51_dout_HIGH { \
  82867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82868. _ezchip_macro_read_value_ &= ~(0xFF); \
  82869. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  82870. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82871. }
  82872. #define SET_GPIO_51_dout_clk_gmac_tophyref { \
  82873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82874. _ezchip_macro_read_value_ &= ~(0xFF); \
  82875. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  82876. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82877. }
  82878. #define SET_GPIO_51_dout_cpu_jtag_tdo { \
  82879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82880. _ezchip_macro_read_value_ &= ~(0xFF); \
  82881. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  82882. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82883. }
  82884. #define SET_GPIO_51_dout_cpu_jtag_tdo_oen { \
  82885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82886. _ezchip_macro_read_value_ &= ~(0xFF); \
  82887. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  82888. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82889. }
  82890. #define SET_GPIO_51_dout_dmic_clk_out { \
  82891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82892. _ezchip_macro_read_value_ &= ~(0xFF); \
  82893. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  82894. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82895. }
  82896. #define SET_GPIO_51_dout_dsp_JTDOEn_pad { \
  82897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82898. _ezchip_macro_read_value_ &= ~(0xFF); \
  82899. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  82900. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82901. }
  82902. #define SET_GPIO_51_dout_dsp_JTDO_pad { \
  82903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82904. _ezchip_macro_read_value_ &= ~(0xFF); \
  82905. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  82906. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82907. }
  82908. #define SET_GPIO_51_dout_i2c0_pad_sck_oe { \
  82909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82910. _ezchip_macro_read_value_ &= ~(0xFF); \
  82911. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  82912. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82913. }
  82914. #define SET_GPIO_51_dout_i2c0_pad_sda_oe { \
  82915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82916. _ezchip_macro_read_value_ &= ~(0xFF); \
  82917. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  82918. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82919. }
  82920. #define SET_GPIO_51_dout_i2c1_pad_sck_oe { \
  82921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82922. _ezchip_macro_read_value_ &= ~(0xFF); \
  82923. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  82924. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82925. }
  82926. #define SET_GPIO_51_dout_i2c1_pad_sda_oe { \
  82927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82928. _ezchip_macro_read_value_ &= ~(0xFF); \
  82929. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  82930. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82931. }
  82932. #define SET_GPIO_51_dout_i2c2_pad_sck_oe { \
  82933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82934. _ezchip_macro_read_value_ &= ~(0xFF); \
  82935. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  82936. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82937. }
  82938. #define SET_GPIO_51_dout_i2c2_pad_sda_oe { \
  82939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82940. _ezchip_macro_read_value_ &= ~(0xFF); \
  82941. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  82942. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82943. }
  82944. #define SET_GPIO_51_dout_i2c3_pad_sck_oe { \
  82945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82946. _ezchip_macro_read_value_ &= ~(0xFF); \
  82947. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  82948. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82949. }
  82950. #define SET_GPIO_51_dout_i2c3_pad_sda_oe { \
  82951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82952. _ezchip_macro_read_value_ &= ~(0xFF); \
  82953. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  82954. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82955. }
  82956. #define SET_GPIO_51_dout_i2srx_bclk_out { \
  82957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82958. _ezchip_macro_read_value_ &= ~(0xFF); \
  82959. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  82960. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82961. }
  82962. #define SET_GPIO_51_dout_i2srx_bclk_out_oen { \
  82963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82964. _ezchip_macro_read_value_ &= ~(0xFF); \
  82965. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  82966. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82967. }
  82968. #define SET_GPIO_51_dout_i2srx_lrck_out { \
  82969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82970. _ezchip_macro_read_value_ &= ~(0xFF); \
  82971. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  82972. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82973. }
  82974. #define SET_GPIO_51_dout_i2srx_lrck_out_oen { \
  82975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82976. _ezchip_macro_read_value_ &= ~(0xFF); \
  82977. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  82978. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82979. }
  82980. #define SET_GPIO_51_dout_i2srx_mclk_out { \
  82981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82982. _ezchip_macro_read_value_ &= ~(0xFF); \
  82983. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  82984. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82985. }
  82986. #define SET_GPIO_51_dout_i2stx_bclk_out { \
  82987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82988. _ezchip_macro_read_value_ &= ~(0xFF); \
  82989. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  82990. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82991. }
  82992. #define SET_GPIO_51_dout_i2stx_bclk_out_oen { \
  82993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82994. _ezchip_macro_read_value_ &= ~(0xFF); \
  82995. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  82996. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82997. }
  82998. #define SET_GPIO_51_dout_i2stx_lrck_out { \
  82999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83000. _ezchip_macro_read_value_ &= ~(0xFF); \
  83001. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  83002. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83003. }
  83004. #define SET_GPIO_51_dout_i2stx_lrckout_oen { \
  83005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83006. _ezchip_macro_read_value_ &= ~(0xFF); \
  83007. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  83008. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83009. }
  83010. #define SET_GPIO_51_dout_i2stx_mclk_out { \
  83011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83012. _ezchip_macro_read_value_ &= ~(0xFF); \
  83013. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  83014. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83015. }
  83016. #define SET_GPIO_51_dout_i2stx_sdout0 { \
  83017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83018. _ezchip_macro_read_value_ &= ~(0xFF); \
  83019. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  83020. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83021. }
  83022. #define SET_GPIO_51_dout_i2stx_sdout1 { \
  83023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83024. _ezchip_macro_read_value_ &= ~(0xFF); \
  83025. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  83026. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83027. }
  83028. #define SET_GPIO_51_dout_lcd_pad_csm_n { \
  83029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83030. _ezchip_macro_read_value_ &= ~(0xFF); \
  83031. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  83032. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83033. }
  83034. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit0 { \
  83035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83036. _ezchip_macro_read_value_ &= ~(0xFF); \
  83037. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  83038. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83039. }
  83040. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit1 { \
  83041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83042. _ezchip_macro_read_value_ &= ~(0xFF); \
  83043. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  83044. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83045. }
  83046. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit2 { \
  83047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83048. _ezchip_macro_read_value_ &= ~(0xFF); \
  83049. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  83050. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83051. }
  83052. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit3 { \
  83053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83054. _ezchip_macro_read_value_ &= ~(0xFF); \
  83055. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  83056. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83057. }
  83058. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit4 { \
  83059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83060. _ezchip_macro_read_value_ &= ~(0xFF); \
  83061. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  83062. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83063. }
  83064. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit5 { \
  83065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83066. _ezchip_macro_read_value_ &= ~(0xFF); \
  83067. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  83068. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83069. }
  83070. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit6 { \
  83071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83072. _ezchip_macro_read_value_ &= ~(0xFF); \
  83073. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  83074. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83075. }
  83076. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit7 { \
  83077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83078. _ezchip_macro_read_value_ &= ~(0xFF); \
  83079. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  83080. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83081. }
  83082. #define SET_GPIO_51_dout_pwm_pad_out_bit0 { \
  83083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83084. _ezchip_macro_read_value_ &= ~(0xFF); \
  83085. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  83086. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83087. }
  83088. #define SET_GPIO_51_dout_pwm_pad_out_bit1 { \
  83089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83090. _ezchip_macro_read_value_ &= ~(0xFF); \
  83091. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  83092. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83093. }
  83094. #define SET_GPIO_51_dout_pwm_pad_out_bit2 { \
  83095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83096. _ezchip_macro_read_value_ &= ~(0xFF); \
  83097. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  83098. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83099. }
  83100. #define SET_GPIO_51_dout_pwm_pad_out_bit3 { \
  83101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83102. _ezchip_macro_read_value_ &= ~(0xFF); \
  83103. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  83104. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83105. }
  83106. #define SET_GPIO_51_dout_pwm_pad_out_bit4 { \
  83107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83108. _ezchip_macro_read_value_ &= ~(0xFF); \
  83109. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  83110. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83111. }
  83112. #define SET_GPIO_51_dout_pwm_pad_out_bit5 { \
  83113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83114. _ezchip_macro_read_value_ &= ~(0xFF); \
  83115. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  83116. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83117. }
  83118. #define SET_GPIO_51_dout_pwm_pad_out_bit6 { \
  83119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83120. _ezchip_macro_read_value_ &= ~(0xFF); \
  83121. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  83122. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83123. }
  83124. #define SET_GPIO_51_dout_pwm_pad_out_bit7 { \
  83125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83126. _ezchip_macro_read_value_ &= ~(0xFF); \
  83127. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  83128. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83129. }
  83130. #define SET_GPIO_51_dout_pwmdac_left_out { \
  83131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83132. _ezchip_macro_read_value_ &= ~(0xFF); \
  83133. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  83134. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83135. }
  83136. #define SET_GPIO_51_dout_pwmdac_right_out { \
  83137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83138. _ezchip_macro_read_value_ &= ~(0xFF); \
  83139. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  83140. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83141. }
  83142. #define SET_GPIO_51_dout_qspi_csn1_out { \
  83143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83144. _ezchip_macro_read_value_ &= ~(0xFF); \
  83145. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  83146. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83147. }
  83148. #define SET_GPIO_51_dout_qspi_csn2_out { \
  83149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83150. _ezchip_macro_read_value_ &= ~(0xFF); \
  83151. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  83152. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83153. }
  83154. #define SET_GPIO_51_dout_qspi_csn3_out { \
  83155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83156. _ezchip_macro_read_value_ &= ~(0xFF); \
  83157. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  83158. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83159. }
  83160. #define SET_GPIO_51_dout_register23_SCFG_cmsensor_rst0 { \
  83161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83162. _ezchip_macro_read_value_ &= ~(0xFF); \
  83163. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  83164. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83165. }
  83166. #define SET_GPIO_51_dout_register23_SCFG_cmsensor_rst1 { \
  83167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83168. _ezchip_macro_read_value_ &= ~(0xFF); \
  83169. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  83170. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83171. }
  83172. #define SET_GPIO_51_dout_register32_SCFG_gmac_phy_rstn { \
  83173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83174. _ezchip_macro_read_value_ &= ~(0xFF); \
  83175. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  83176. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83177. }
  83178. #define SET_GPIO_51_dout_sdio0_pad_card_power_en { \
  83179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83180. _ezchip_macro_read_value_ &= ~(0xFF); \
  83181. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  83182. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83183. }
  83184. #define SET_GPIO_51_dout_sdio0_pad_cclk_out { \
  83185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83186. _ezchip_macro_read_value_ &= ~(0xFF); \
  83187. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  83188. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83189. }
  83190. #define SET_GPIO_51_dout_sdio0_pad_ccmd_oe { \
  83191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83192. _ezchip_macro_read_value_ &= ~(0xFF); \
  83193. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  83194. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83195. }
  83196. #define SET_GPIO_51_dout_sdio0_pad_ccmd_out { \
  83197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83198. _ezchip_macro_read_value_ &= ~(0xFF); \
  83199. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  83200. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83201. }
  83202. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit0 { \
  83203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83204. _ezchip_macro_read_value_ &= ~(0xFF); \
  83205. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  83206. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83207. }
  83208. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit1 { \
  83209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83210. _ezchip_macro_read_value_ &= ~(0xFF); \
  83211. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  83212. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83213. }
  83214. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit2 { \
  83215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83216. _ezchip_macro_read_value_ &= ~(0xFF); \
  83217. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  83218. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83219. }
  83220. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit3 { \
  83221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83222. _ezchip_macro_read_value_ &= ~(0xFF); \
  83223. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  83224. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83225. }
  83226. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit4 { \
  83227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83228. _ezchip_macro_read_value_ &= ~(0xFF); \
  83229. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  83230. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83231. }
  83232. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit5 { \
  83233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83234. _ezchip_macro_read_value_ &= ~(0xFF); \
  83235. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  83236. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83237. }
  83238. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit6 { \
  83239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83240. _ezchip_macro_read_value_ &= ~(0xFF); \
  83241. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  83242. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83243. }
  83244. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit7 { \
  83245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83246. _ezchip_macro_read_value_ &= ~(0xFF); \
  83247. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  83248. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83249. }
  83250. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit0 { \
  83251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83252. _ezchip_macro_read_value_ &= ~(0xFF); \
  83253. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  83254. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83255. }
  83256. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit1 { \
  83257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83258. _ezchip_macro_read_value_ &= ~(0xFF); \
  83259. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  83260. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83261. }
  83262. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit2 { \
  83263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83264. _ezchip_macro_read_value_ &= ~(0xFF); \
  83265. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  83266. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83267. }
  83268. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit3 { \
  83269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83270. _ezchip_macro_read_value_ &= ~(0xFF); \
  83271. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  83272. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83273. }
  83274. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit4 { \
  83275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83276. _ezchip_macro_read_value_ &= ~(0xFF); \
  83277. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  83278. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83279. }
  83280. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit5 { \
  83281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83282. _ezchip_macro_read_value_ &= ~(0xFF); \
  83283. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  83284. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83285. }
  83286. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit6 { \
  83287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83288. _ezchip_macro_read_value_ &= ~(0xFF); \
  83289. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  83290. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83291. }
  83292. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit7 { \
  83293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83294. _ezchip_macro_read_value_ &= ~(0xFF); \
  83295. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  83296. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83297. }
  83298. #define SET_GPIO_51_dout_sdio0_pad_rst_n { \
  83299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83300. _ezchip_macro_read_value_ &= ~(0xFF); \
  83301. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  83302. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83303. }
  83304. #define SET_GPIO_51_dout_sdio1_pad_card_power_en { \
  83305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83306. _ezchip_macro_read_value_ &= ~(0xFF); \
  83307. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  83308. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83309. }
  83310. #define SET_GPIO_51_dout_sdio1_pad_cclk_out { \
  83311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83312. _ezchip_macro_read_value_ &= ~(0xFF); \
  83313. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  83314. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83315. }
  83316. #define SET_GPIO_51_dout_sdio1_pad_ccmd_oe { \
  83317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83318. _ezchip_macro_read_value_ &= ~(0xFF); \
  83319. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  83320. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83321. }
  83322. #define SET_GPIO_51_dout_sdio1_pad_ccmd_out { \
  83323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83324. _ezchip_macro_read_value_ &= ~(0xFF); \
  83325. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  83326. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83327. }
  83328. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit0 { \
  83329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83330. _ezchip_macro_read_value_ &= ~(0xFF); \
  83331. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  83332. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83333. }
  83334. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit1 { \
  83335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83336. _ezchip_macro_read_value_ &= ~(0xFF); \
  83337. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  83338. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83339. }
  83340. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit2 { \
  83341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83342. _ezchip_macro_read_value_ &= ~(0xFF); \
  83343. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  83344. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83345. }
  83346. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit3 { \
  83347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83348. _ezchip_macro_read_value_ &= ~(0xFF); \
  83349. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  83350. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83351. }
  83352. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit4 { \
  83353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83354. _ezchip_macro_read_value_ &= ~(0xFF); \
  83355. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  83356. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83357. }
  83358. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit5 { \
  83359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83360. _ezchip_macro_read_value_ &= ~(0xFF); \
  83361. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  83362. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83363. }
  83364. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit6 { \
  83365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83366. _ezchip_macro_read_value_ &= ~(0xFF); \
  83367. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  83368. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83369. }
  83370. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit7 { \
  83371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83372. _ezchip_macro_read_value_ &= ~(0xFF); \
  83373. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  83374. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83375. }
  83376. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit0 { \
  83377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83378. _ezchip_macro_read_value_ &= ~(0xFF); \
  83379. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  83380. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83381. }
  83382. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit1 { \
  83383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83384. _ezchip_macro_read_value_ &= ~(0xFF); \
  83385. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  83386. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83387. }
  83388. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit2 { \
  83389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83390. _ezchip_macro_read_value_ &= ~(0xFF); \
  83391. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  83392. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83393. }
  83394. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit3 { \
  83395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83396. _ezchip_macro_read_value_ &= ~(0xFF); \
  83397. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  83398. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83399. }
  83400. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit4 { \
  83401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83402. _ezchip_macro_read_value_ &= ~(0xFF); \
  83403. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  83404. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83405. }
  83406. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit5 { \
  83407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83408. _ezchip_macro_read_value_ &= ~(0xFF); \
  83409. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  83410. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83411. }
  83412. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit6 { \
  83413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83414. _ezchip_macro_read_value_ &= ~(0xFF); \
  83415. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  83416. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83417. }
  83418. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit7 { \
  83419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83420. _ezchip_macro_read_value_ &= ~(0xFF); \
  83421. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  83422. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83423. }
  83424. #define SET_GPIO_51_dout_sdio1_pad_rst_n { \
  83425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83426. _ezchip_macro_read_value_ &= ~(0xFF); \
  83427. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  83428. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83429. }
  83430. #define SET_GPIO_51_dout_spdif_tx_sdout { \
  83431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83432. _ezchip_macro_read_value_ &= ~(0xFF); \
  83433. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  83434. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83435. }
  83436. #define SET_GPIO_51_dout_spdif_tx_sdout_oen { \
  83437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83438. _ezchip_macro_read_value_ &= ~(0xFF); \
  83439. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  83440. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83441. }
  83442. #define SET_GPIO_51_dout_spi0_pad_oe_n { \
  83443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83444. _ezchip_macro_read_value_ &= ~(0xFF); \
  83445. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  83446. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83447. }
  83448. #define SET_GPIO_51_dout_spi0_pad_sck_out { \
  83449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83450. _ezchip_macro_read_value_ &= ~(0xFF); \
  83451. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  83452. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83453. }
  83454. #define SET_GPIO_51_dout_spi0_pad_ss_0_n { \
  83455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83456. _ezchip_macro_read_value_ &= ~(0xFF); \
  83457. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  83458. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83459. }
  83460. #define SET_GPIO_51_dout_spi0_pad_ss_1_n { \
  83461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83462. _ezchip_macro_read_value_ &= ~(0xFF); \
  83463. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  83464. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83465. }
  83466. #define SET_GPIO_51_dout_spi0_pad_txd { \
  83467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83468. _ezchip_macro_read_value_ &= ~(0xFF); \
  83469. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  83470. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83471. }
  83472. #define SET_GPIO_51_dout_spi1_pad_oe_n { \
  83473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83474. _ezchip_macro_read_value_ &= ~(0xFF); \
  83475. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  83476. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83477. }
  83478. #define SET_GPIO_51_dout_spi1_pad_sck_out { \
  83479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83480. _ezchip_macro_read_value_ &= ~(0xFF); \
  83481. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  83482. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83483. }
  83484. #define SET_GPIO_51_dout_spi1_pad_ss_0_n { \
  83485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83486. _ezchip_macro_read_value_ &= ~(0xFF); \
  83487. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  83488. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83489. }
  83490. #define SET_GPIO_51_dout_spi1_pad_ss_1_n { \
  83491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83492. _ezchip_macro_read_value_ &= ~(0xFF); \
  83493. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  83494. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83495. }
  83496. #define SET_GPIO_51_dout_spi1_pad_txd { \
  83497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83498. _ezchip_macro_read_value_ &= ~(0xFF); \
  83499. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  83500. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83501. }
  83502. #define SET_GPIO_51_dout_spi2_pad_oe_n { \
  83503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83504. _ezchip_macro_read_value_ &= ~(0xFF); \
  83505. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  83506. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83507. }
  83508. #define SET_GPIO_51_dout_spi2_pad_sck_out { \
  83509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83510. _ezchip_macro_read_value_ &= ~(0xFF); \
  83511. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  83512. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83513. }
  83514. #define SET_GPIO_51_dout_spi2_pad_ss_0_n { \
  83515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83516. _ezchip_macro_read_value_ &= ~(0xFF); \
  83517. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  83518. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83519. }
  83520. #define SET_GPIO_51_dout_spi2_pad_ss_1_n { \
  83521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83522. _ezchip_macro_read_value_ &= ~(0xFF); \
  83523. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  83524. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83525. }
  83526. #define SET_GPIO_51_dout_spi2_pad_txd { \
  83527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83528. _ezchip_macro_read_value_ &= ~(0xFF); \
  83529. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  83530. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83531. }
  83532. #define SET_GPIO_51_dout_spi2ahb_pad_oe_n_bit0 { \
  83533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83534. _ezchip_macro_read_value_ &= ~(0xFF); \
  83535. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  83536. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83537. }
  83538. #define SET_GPIO_51_dout_spi2ahb_pad_oe_n_bit1 { \
  83539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83540. _ezchip_macro_read_value_ &= ~(0xFF); \
  83541. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  83542. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83543. }
  83544. #define SET_GPIO_51_dout_spi2ahb_pad_oe_n_bit2 { \
  83545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83546. _ezchip_macro_read_value_ &= ~(0xFF); \
  83547. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  83548. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83549. }
  83550. #define SET_GPIO_51_dout_spi2ahb_pad_oe_n_bit3 { \
  83551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83552. _ezchip_macro_read_value_ &= ~(0xFF); \
  83553. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  83554. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83555. }
  83556. #define SET_GPIO_51_dout_spi2ahb_pad_txd_bit0 { \
  83557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83558. _ezchip_macro_read_value_ &= ~(0xFF); \
  83559. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  83560. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83561. }
  83562. #define SET_GPIO_51_dout_spi2ahb_pad_txd_bit1 { \
  83563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83564. _ezchip_macro_read_value_ &= ~(0xFF); \
  83565. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  83566. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83567. }
  83568. #define SET_GPIO_51_dout_spi2ahb_pad_txd_bit2 { \
  83569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83570. _ezchip_macro_read_value_ &= ~(0xFF); \
  83571. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  83572. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83573. }
  83574. #define SET_GPIO_51_dout_spi2ahb_pad_txd_bit3 { \
  83575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83576. _ezchip_macro_read_value_ &= ~(0xFF); \
  83577. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  83578. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83579. }
  83580. #define SET_GPIO_51_dout_spi3_pad_oe_n { \
  83581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83582. _ezchip_macro_read_value_ &= ~(0xFF); \
  83583. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  83584. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83585. }
  83586. #define SET_GPIO_51_dout_spi3_pad_sck_out { \
  83587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83588. _ezchip_macro_read_value_ &= ~(0xFF); \
  83589. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  83590. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83591. }
  83592. #define SET_GPIO_51_dout_spi3_pad_ss_0_n { \
  83593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83594. _ezchip_macro_read_value_ &= ~(0xFF); \
  83595. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  83596. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83597. }
  83598. #define SET_GPIO_51_dout_spi3_pad_ss_1_n { \
  83599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83600. _ezchip_macro_read_value_ &= ~(0xFF); \
  83601. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  83602. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83603. }
  83604. #define SET_GPIO_51_dout_spi3_pad_txd { \
  83605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83606. _ezchip_macro_read_value_ &= ~(0xFF); \
  83607. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  83608. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83609. }
  83610. #define SET_GPIO_51_dout_uart0_pad_dtrn { \
  83611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83612. _ezchip_macro_read_value_ &= ~(0xFF); \
  83613. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  83614. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83615. }
  83616. #define SET_GPIO_51_dout_uart0_pad_rtsn { \
  83617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83618. _ezchip_macro_read_value_ &= ~(0xFF); \
  83619. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  83620. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83621. }
  83622. #define SET_GPIO_51_dout_uart0_pad_sout { \
  83623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83624. _ezchip_macro_read_value_ &= ~(0xFF); \
  83625. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  83626. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83627. }
  83628. #define SET_GPIO_51_dout_uart1_pad_sout { \
  83629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83630. _ezchip_macro_read_value_ &= ~(0xFF); \
  83631. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  83632. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83633. }
  83634. #define SET_GPIO_51_dout_uart2_pad_dtr_n { \
  83635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83636. _ezchip_macro_read_value_ &= ~(0xFF); \
  83637. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  83638. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83639. }
  83640. #define SET_GPIO_51_dout_uart2_pad_rts_n { \
  83641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83642. _ezchip_macro_read_value_ &= ~(0xFF); \
  83643. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  83644. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83645. }
  83646. #define SET_GPIO_51_dout_uart2_pad_sout { \
  83647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83648. _ezchip_macro_read_value_ &= ~(0xFF); \
  83649. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  83650. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83651. }
  83652. #define SET_GPIO_51_dout_uart3_pad_sout { \
  83653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83654. _ezchip_macro_read_value_ &= ~(0xFF); \
  83655. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  83656. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83657. }
  83658. #define SET_GPIO_51_dout_usb_drv_bus { \
  83659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83660. _ezchip_macro_read_value_ &= ~(0xFF); \
  83661. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  83662. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83663. }
  83664. #define SET_GPIO_51_doen_reverse_(en) { \
  83665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83666. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  83667. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  83668. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83669. }
  83670. #define SET_GPIO_51_doen_LOW { \
  83671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83672. _ezchip_macro_read_value_ &= ~(0xFF); \
  83673. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  83674. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83675. }
  83676. #define SET_GPIO_51_doen_HIGH { \
  83677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83678. _ezchip_macro_read_value_ &= ~(0xFF); \
  83679. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  83680. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83681. }
  83682. #define SET_GPIO_51_doen_clk_gmac_tophyref { \
  83683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83684. _ezchip_macro_read_value_ &= ~(0xFF); \
  83685. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  83686. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83687. }
  83688. #define SET_GPIO_51_doen_cpu_jtag_tdo { \
  83689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83690. _ezchip_macro_read_value_ &= ~(0xFF); \
  83691. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  83692. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83693. }
  83694. #define SET_GPIO_51_doen_cpu_jtag_tdo_oen { \
  83695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83696. _ezchip_macro_read_value_ &= ~(0xFF); \
  83697. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  83698. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83699. }
  83700. #define SET_GPIO_51_doen_dmic_clk_out { \
  83701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83702. _ezchip_macro_read_value_ &= ~(0xFF); \
  83703. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  83704. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83705. }
  83706. #define SET_GPIO_51_doen_dsp_JTDOEn_pad { \
  83707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83708. _ezchip_macro_read_value_ &= ~(0xFF); \
  83709. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  83710. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83711. }
  83712. #define SET_GPIO_51_doen_dsp_JTDO_pad { \
  83713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83714. _ezchip_macro_read_value_ &= ~(0xFF); \
  83715. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  83716. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83717. }
  83718. #define SET_GPIO_51_doen_i2c0_pad_sck_oe { \
  83719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83720. _ezchip_macro_read_value_ &= ~(0xFF); \
  83721. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  83722. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83723. }
  83724. #define SET_GPIO_51_doen_i2c0_pad_sda_oe { \
  83725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83726. _ezchip_macro_read_value_ &= ~(0xFF); \
  83727. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  83728. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83729. }
  83730. #define SET_GPIO_51_doen_i2c1_pad_sck_oe { \
  83731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83732. _ezchip_macro_read_value_ &= ~(0xFF); \
  83733. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  83734. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83735. }
  83736. #define SET_GPIO_51_doen_i2c1_pad_sda_oe { \
  83737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83738. _ezchip_macro_read_value_ &= ~(0xFF); \
  83739. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  83740. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83741. }
  83742. #define SET_GPIO_51_doen_i2c2_pad_sck_oe { \
  83743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83744. _ezchip_macro_read_value_ &= ~(0xFF); \
  83745. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  83746. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83747. }
  83748. #define SET_GPIO_51_doen_i2c2_pad_sda_oe { \
  83749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83750. _ezchip_macro_read_value_ &= ~(0xFF); \
  83751. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  83752. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83753. }
  83754. #define SET_GPIO_51_doen_i2c3_pad_sck_oe { \
  83755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83756. _ezchip_macro_read_value_ &= ~(0xFF); \
  83757. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  83758. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83759. }
  83760. #define SET_GPIO_51_doen_i2c3_pad_sda_oe { \
  83761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83762. _ezchip_macro_read_value_ &= ~(0xFF); \
  83763. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  83764. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83765. }
  83766. #define SET_GPIO_51_doen_i2srx_bclk_out { \
  83767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83768. _ezchip_macro_read_value_ &= ~(0xFF); \
  83769. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  83770. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83771. }
  83772. #define SET_GPIO_51_doen_i2srx_bclk_out_oen { \
  83773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83774. _ezchip_macro_read_value_ &= ~(0xFF); \
  83775. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  83776. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83777. }
  83778. #define SET_GPIO_51_doen_i2srx_lrck_out { \
  83779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83780. _ezchip_macro_read_value_ &= ~(0xFF); \
  83781. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  83782. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83783. }
  83784. #define SET_GPIO_51_doen_i2srx_lrck_out_oen { \
  83785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83786. _ezchip_macro_read_value_ &= ~(0xFF); \
  83787. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  83788. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83789. }
  83790. #define SET_GPIO_51_doen_i2srx_mclk_out { \
  83791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83792. _ezchip_macro_read_value_ &= ~(0xFF); \
  83793. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  83794. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83795. }
  83796. #define SET_GPIO_51_doen_i2stx_bclk_out { \
  83797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83798. _ezchip_macro_read_value_ &= ~(0xFF); \
  83799. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  83800. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83801. }
  83802. #define SET_GPIO_51_doen_i2stx_bclk_out_oen { \
  83803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83804. _ezchip_macro_read_value_ &= ~(0xFF); \
  83805. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  83806. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83807. }
  83808. #define SET_GPIO_51_doen_i2stx_lrck_out { \
  83809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83810. _ezchip_macro_read_value_ &= ~(0xFF); \
  83811. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  83812. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83813. }
  83814. #define SET_GPIO_51_doen_i2stx_lrckout_oen { \
  83815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83816. _ezchip_macro_read_value_ &= ~(0xFF); \
  83817. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  83818. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83819. }
  83820. #define SET_GPIO_51_doen_i2stx_mclk_out { \
  83821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83822. _ezchip_macro_read_value_ &= ~(0xFF); \
  83823. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  83824. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83825. }
  83826. #define SET_GPIO_51_doen_i2stx_sdout0 { \
  83827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83828. _ezchip_macro_read_value_ &= ~(0xFF); \
  83829. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  83830. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83831. }
  83832. #define SET_GPIO_51_doen_i2stx_sdout1 { \
  83833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83834. _ezchip_macro_read_value_ &= ~(0xFF); \
  83835. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  83836. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83837. }
  83838. #define SET_GPIO_51_doen_lcd_pad_csm_n { \
  83839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83840. _ezchip_macro_read_value_ &= ~(0xFF); \
  83841. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  83842. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83843. }
  83844. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit0 { \
  83845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83846. _ezchip_macro_read_value_ &= ~(0xFF); \
  83847. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  83848. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83849. }
  83850. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit1 { \
  83851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83852. _ezchip_macro_read_value_ &= ~(0xFF); \
  83853. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  83854. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83855. }
  83856. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit2 { \
  83857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83858. _ezchip_macro_read_value_ &= ~(0xFF); \
  83859. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  83860. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83861. }
  83862. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit3 { \
  83863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83864. _ezchip_macro_read_value_ &= ~(0xFF); \
  83865. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  83866. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83867. }
  83868. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit4 { \
  83869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83870. _ezchip_macro_read_value_ &= ~(0xFF); \
  83871. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  83872. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83873. }
  83874. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit5 { \
  83875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83876. _ezchip_macro_read_value_ &= ~(0xFF); \
  83877. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  83878. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83879. }
  83880. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit6 { \
  83881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83882. _ezchip_macro_read_value_ &= ~(0xFF); \
  83883. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  83884. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83885. }
  83886. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit7 { \
  83887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83888. _ezchip_macro_read_value_ &= ~(0xFF); \
  83889. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  83890. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83891. }
  83892. #define SET_GPIO_51_doen_pwm_pad_out_bit0 { \
  83893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83894. _ezchip_macro_read_value_ &= ~(0xFF); \
  83895. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  83896. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83897. }
  83898. #define SET_GPIO_51_doen_pwm_pad_out_bit1 { \
  83899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83900. _ezchip_macro_read_value_ &= ~(0xFF); \
  83901. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  83902. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83903. }
  83904. #define SET_GPIO_51_doen_pwm_pad_out_bit2 { \
  83905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83906. _ezchip_macro_read_value_ &= ~(0xFF); \
  83907. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  83908. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83909. }
  83910. #define SET_GPIO_51_doen_pwm_pad_out_bit3 { \
  83911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83912. _ezchip_macro_read_value_ &= ~(0xFF); \
  83913. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  83914. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83915. }
  83916. #define SET_GPIO_51_doen_pwm_pad_out_bit4 { \
  83917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83918. _ezchip_macro_read_value_ &= ~(0xFF); \
  83919. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  83920. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83921. }
  83922. #define SET_GPIO_51_doen_pwm_pad_out_bit5 { \
  83923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83924. _ezchip_macro_read_value_ &= ~(0xFF); \
  83925. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  83926. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83927. }
  83928. #define SET_GPIO_51_doen_pwm_pad_out_bit6 { \
  83929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83930. _ezchip_macro_read_value_ &= ~(0xFF); \
  83931. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  83932. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83933. }
  83934. #define SET_GPIO_51_doen_pwm_pad_out_bit7 { \
  83935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83936. _ezchip_macro_read_value_ &= ~(0xFF); \
  83937. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  83938. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83939. }
  83940. #define SET_GPIO_51_doen_pwmdac_left_out { \
  83941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83942. _ezchip_macro_read_value_ &= ~(0xFF); \
  83943. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  83944. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83945. }
  83946. #define SET_GPIO_51_doen_pwmdac_right_out { \
  83947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83948. _ezchip_macro_read_value_ &= ~(0xFF); \
  83949. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  83950. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83951. }
  83952. #define SET_GPIO_51_doen_qspi_csn1_out { \
  83953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83954. _ezchip_macro_read_value_ &= ~(0xFF); \
  83955. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  83956. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83957. }
  83958. #define SET_GPIO_51_doen_qspi_csn2_out { \
  83959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83960. _ezchip_macro_read_value_ &= ~(0xFF); \
  83961. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  83962. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83963. }
  83964. #define SET_GPIO_51_doen_qspi_csn3_out { \
  83965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83966. _ezchip_macro_read_value_ &= ~(0xFF); \
  83967. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  83968. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83969. }
  83970. #define SET_GPIO_51_doen_register23_SCFG_cmsensor_rst0 { \
  83971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83972. _ezchip_macro_read_value_ &= ~(0xFF); \
  83973. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  83974. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83975. }
  83976. #define SET_GPIO_51_doen_register23_SCFG_cmsensor_rst1 { \
  83977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83978. _ezchip_macro_read_value_ &= ~(0xFF); \
  83979. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  83980. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83981. }
  83982. #define SET_GPIO_51_doen_register32_SCFG_gmac_phy_rstn { \
  83983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83984. _ezchip_macro_read_value_ &= ~(0xFF); \
  83985. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  83986. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83987. }
  83988. #define SET_GPIO_51_doen_sdio0_pad_card_power_en { \
  83989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83990. _ezchip_macro_read_value_ &= ~(0xFF); \
  83991. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  83992. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83993. }
  83994. #define SET_GPIO_51_doen_sdio0_pad_cclk_out { \
  83995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83996. _ezchip_macro_read_value_ &= ~(0xFF); \
  83997. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  83998. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83999. }
  84000. #define SET_GPIO_51_doen_sdio0_pad_ccmd_oe { \
  84001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84002. _ezchip_macro_read_value_ &= ~(0xFF); \
  84003. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  84004. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84005. }
  84006. #define SET_GPIO_51_doen_sdio0_pad_ccmd_out { \
  84007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84008. _ezchip_macro_read_value_ &= ~(0xFF); \
  84009. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  84010. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84011. }
  84012. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit0 { \
  84013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84014. _ezchip_macro_read_value_ &= ~(0xFF); \
  84015. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  84016. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84017. }
  84018. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit1 { \
  84019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84020. _ezchip_macro_read_value_ &= ~(0xFF); \
  84021. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  84022. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84023. }
  84024. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit2 { \
  84025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84026. _ezchip_macro_read_value_ &= ~(0xFF); \
  84027. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  84028. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84029. }
  84030. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit3 { \
  84031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84032. _ezchip_macro_read_value_ &= ~(0xFF); \
  84033. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  84034. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84035. }
  84036. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit4 { \
  84037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84038. _ezchip_macro_read_value_ &= ~(0xFF); \
  84039. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  84040. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84041. }
  84042. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit5 { \
  84043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84044. _ezchip_macro_read_value_ &= ~(0xFF); \
  84045. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  84046. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84047. }
  84048. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit6 { \
  84049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84050. _ezchip_macro_read_value_ &= ~(0xFF); \
  84051. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  84052. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84053. }
  84054. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit7 { \
  84055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84056. _ezchip_macro_read_value_ &= ~(0xFF); \
  84057. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  84058. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84059. }
  84060. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit0 { \
  84061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84062. _ezchip_macro_read_value_ &= ~(0xFF); \
  84063. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  84064. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84065. }
  84066. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit1 { \
  84067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84068. _ezchip_macro_read_value_ &= ~(0xFF); \
  84069. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  84070. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84071. }
  84072. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit2 { \
  84073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84074. _ezchip_macro_read_value_ &= ~(0xFF); \
  84075. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  84076. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84077. }
  84078. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit3 { \
  84079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84080. _ezchip_macro_read_value_ &= ~(0xFF); \
  84081. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  84082. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84083. }
  84084. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit4 { \
  84085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84086. _ezchip_macro_read_value_ &= ~(0xFF); \
  84087. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  84088. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84089. }
  84090. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit5 { \
  84091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84092. _ezchip_macro_read_value_ &= ~(0xFF); \
  84093. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  84094. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84095. }
  84096. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit6 { \
  84097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84098. _ezchip_macro_read_value_ &= ~(0xFF); \
  84099. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  84100. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84101. }
  84102. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit7 { \
  84103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84104. _ezchip_macro_read_value_ &= ~(0xFF); \
  84105. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  84106. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84107. }
  84108. #define SET_GPIO_51_doen_sdio0_pad_rst_n { \
  84109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84110. _ezchip_macro_read_value_ &= ~(0xFF); \
  84111. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  84112. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84113. }
  84114. #define SET_GPIO_51_doen_sdio1_pad_card_power_en { \
  84115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84116. _ezchip_macro_read_value_ &= ~(0xFF); \
  84117. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  84118. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84119. }
  84120. #define SET_GPIO_51_doen_sdio1_pad_cclk_out { \
  84121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84122. _ezchip_macro_read_value_ &= ~(0xFF); \
  84123. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  84124. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84125. }
  84126. #define SET_GPIO_51_doen_sdio1_pad_ccmd_oe { \
  84127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84128. _ezchip_macro_read_value_ &= ~(0xFF); \
  84129. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  84130. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84131. }
  84132. #define SET_GPIO_51_doen_sdio1_pad_ccmd_out { \
  84133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84134. _ezchip_macro_read_value_ &= ~(0xFF); \
  84135. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  84136. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84137. }
  84138. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit0 { \
  84139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84140. _ezchip_macro_read_value_ &= ~(0xFF); \
  84141. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  84142. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84143. }
  84144. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit1 { \
  84145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84146. _ezchip_macro_read_value_ &= ~(0xFF); \
  84147. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  84148. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84149. }
  84150. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit2 { \
  84151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84152. _ezchip_macro_read_value_ &= ~(0xFF); \
  84153. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  84154. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84155. }
  84156. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit3 { \
  84157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84158. _ezchip_macro_read_value_ &= ~(0xFF); \
  84159. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  84160. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84161. }
  84162. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit4 { \
  84163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84164. _ezchip_macro_read_value_ &= ~(0xFF); \
  84165. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  84166. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84167. }
  84168. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit5 { \
  84169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84170. _ezchip_macro_read_value_ &= ~(0xFF); \
  84171. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  84172. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84173. }
  84174. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit6 { \
  84175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84176. _ezchip_macro_read_value_ &= ~(0xFF); \
  84177. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  84178. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84179. }
  84180. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit7 { \
  84181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84182. _ezchip_macro_read_value_ &= ~(0xFF); \
  84183. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  84184. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84185. }
  84186. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit0 { \
  84187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84188. _ezchip_macro_read_value_ &= ~(0xFF); \
  84189. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  84190. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84191. }
  84192. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit1 { \
  84193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84194. _ezchip_macro_read_value_ &= ~(0xFF); \
  84195. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  84196. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84197. }
  84198. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit2 { \
  84199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84200. _ezchip_macro_read_value_ &= ~(0xFF); \
  84201. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  84202. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84203. }
  84204. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit3 { \
  84205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84206. _ezchip_macro_read_value_ &= ~(0xFF); \
  84207. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  84208. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84209. }
  84210. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit4 { \
  84211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84212. _ezchip_macro_read_value_ &= ~(0xFF); \
  84213. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  84214. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84215. }
  84216. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit5 { \
  84217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84218. _ezchip_macro_read_value_ &= ~(0xFF); \
  84219. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  84220. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84221. }
  84222. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit6 { \
  84223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84224. _ezchip_macro_read_value_ &= ~(0xFF); \
  84225. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  84226. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84227. }
  84228. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit7 { \
  84229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84230. _ezchip_macro_read_value_ &= ~(0xFF); \
  84231. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  84232. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84233. }
  84234. #define SET_GPIO_51_doen_sdio1_pad_rst_n { \
  84235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84236. _ezchip_macro_read_value_ &= ~(0xFF); \
  84237. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  84238. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84239. }
  84240. #define SET_GPIO_51_doen_spdif_tx_sdout { \
  84241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84242. _ezchip_macro_read_value_ &= ~(0xFF); \
  84243. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  84244. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84245. }
  84246. #define SET_GPIO_51_doen_spdif_tx_sdout_oen { \
  84247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84248. _ezchip_macro_read_value_ &= ~(0xFF); \
  84249. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  84250. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84251. }
  84252. #define SET_GPIO_51_doen_spi0_pad_oe_n { \
  84253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84254. _ezchip_macro_read_value_ &= ~(0xFF); \
  84255. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  84256. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84257. }
  84258. #define SET_GPIO_51_doen_spi0_pad_sck_out { \
  84259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84260. _ezchip_macro_read_value_ &= ~(0xFF); \
  84261. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  84262. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84263. }
  84264. #define SET_GPIO_51_doen_spi0_pad_ss_0_n { \
  84265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84266. _ezchip_macro_read_value_ &= ~(0xFF); \
  84267. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  84268. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84269. }
  84270. #define SET_GPIO_51_doen_spi0_pad_ss_1_n { \
  84271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84272. _ezchip_macro_read_value_ &= ~(0xFF); \
  84273. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  84274. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84275. }
  84276. #define SET_GPIO_51_doen_spi0_pad_txd { \
  84277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84278. _ezchip_macro_read_value_ &= ~(0xFF); \
  84279. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  84280. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84281. }
  84282. #define SET_GPIO_51_doen_spi1_pad_oe_n { \
  84283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84284. _ezchip_macro_read_value_ &= ~(0xFF); \
  84285. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  84286. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84287. }
  84288. #define SET_GPIO_51_doen_spi1_pad_sck_out { \
  84289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84290. _ezchip_macro_read_value_ &= ~(0xFF); \
  84291. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  84292. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84293. }
  84294. #define SET_GPIO_51_doen_spi1_pad_ss_0_n { \
  84295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84296. _ezchip_macro_read_value_ &= ~(0xFF); \
  84297. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  84298. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84299. }
  84300. #define SET_GPIO_51_doen_spi1_pad_ss_1_n { \
  84301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84302. _ezchip_macro_read_value_ &= ~(0xFF); \
  84303. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  84304. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84305. }
  84306. #define SET_GPIO_51_doen_spi1_pad_txd { \
  84307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84308. _ezchip_macro_read_value_ &= ~(0xFF); \
  84309. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  84310. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84311. }
  84312. #define SET_GPIO_51_doen_spi2_pad_oe_n { \
  84313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84314. _ezchip_macro_read_value_ &= ~(0xFF); \
  84315. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  84316. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84317. }
  84318. #define SET_GPIO_51_doen_spi2_pad_sck_out { \
  84319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84320. _ezchip_macro_read_value_ &= ~(0xFF); \
  84321. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  84322. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84323. }
  84324. #define SET_GPIO_51_doen_spi2_pad_ss_0_n { \
  84325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84326. _ezchip_macro_read_value_ &= ~(0xFF); \
  84327. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  84328. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84329. }
  84330. #define SET_GPIO_51_doen_spi2_pad_ss_1_n { \
  84331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84332. _ezchip_macro_read_value_ &= ~(0xFF); \
  84333. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  84334. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84335. }
  84336. #define SET_GPIO_51_doen_spi2_pad_txd { \
  84337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84338. _ezchip_macro_read_value_ &= ~(0xFF); \
  84339. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  84340. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84341. }
  84342. #define SET_GPIO_51_doen_spi2ahb_pad_oe_n_bit0 { \
  84343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84344. _ezchip_macro_read_value_ &= ~(0xFF); \
  84345. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  84346. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84347. }
  84348. #define SET_GPIO_51_doen_spi2ahb_pad_oe_n_bit1 { \
  84349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84350. _ezchip_macro_read_value_ &= ~(0xFF); \
  84351. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  84352. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84353. }
  84354. #define SET_GPIO_51_doen_spi2ahb_pad_oe_n_bit2 { \
  84355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84356. _ezchip_macro_read_value_ &= ~(0xFF); \
  84357. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  84358. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84359. }
  84360. #define SET_GPIO_51_doen_spi2ahb_pad_oe_n_bit3 { \
  84361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84362. _ezchip_macro_read_value_ &= ~(0xFF); \
  84363. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  84364. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84365. }
  84366. #define SET_GPIO_51_doen_spi2ahb_pad_txd_bit0 { \
  84367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84368. _ezchip_macro_read_value_ &= ~(0xFF); \
  84369. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  84370. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84371. }
  84372. #define SET_GPIO_51_doen_spi2ahb_pad_txd_bit1 { \
  84373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84374. _ezchip_macro_read_value_ &= ~(0xFF); \
  84375. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  84376. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84377. }
  84378. #define SET_GPIO_51_doen_spi2ahb_pad_txd_bit2 { \
  84379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84380. _ezchip_macro_read_value_ &= ~(0xFF); \
  84381. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  84382. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84383. }
  84384. #define SET_GPIO_51_doen_spi2ahb_pad_txd_bit3 { \
  84385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84386. _ezchip_macro_read_value_ &= ~(0xFF); \
  84387. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  84388. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84389. }
  84390. #define SET_GPIO_51_doen_spi3_pad_oe_n { \
  84391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84392. _ezchip_macro_read_value_ &= ~(0xFF); \
  84393. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  84394. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84395. }
  84396. #define SET_GPIO_51_doen_spi3_pad_sck_out { \
  84397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84398. _ezchip_macro_read_value_ &= ~(0xFF); \
  84399. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  84400. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84401. }
  84402. #define SET_GPIO_51_doen_spi3_pad_ss_0_n { \
  84403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84404. _ezchip_macro_read_value_ &= ~(0xFF); \
  84405. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  84406. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84407. }
  84408. #define SET_GPIO_51_doen_spi3_pad_ss_1_n { \
  84409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84410. _ezchip_macro_read_value_ &= ~(0xFF); \
  84411. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  84412. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84413. }
  84414. #define SET_GPIO_51_doen_spi3_pad_txd { \
  84415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84416. _ezchip_macro_read_value_ &= ~(0xFF); \
  84417. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  84418. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84419. }
  84420. #define SET_GPIO_51_doen_uart0_pad_dtrn { \
  84421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84422. _ezchip_macro_read_value_ &= ~(0xFF); \
  84423. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  84424. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84425. }
  84426. #define SET_GPIO_51_doen_uart0_pad_rtsn { \
  84427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84428. _ezchip_macro_read_value_ &= ~(0xFF); \
  84429. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  84430. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84431. }
  84432. #define SET_GPIO_51_doen_uart0_pad_sout { \
  84433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84434. _ezchip_macro_read_value_ &= ~(0xFF); \
  84435. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  84436. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84437. }
  84438. #define SET_GPIO_51_doen_uart1_pad_sout { \
  84439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84440. _ezchip_macro_read_value_ &= ~(0xFF); \
  84441. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  84442. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84443. }
  84444. #define SET_GPIO_51_doen_uart2_pad_dtr_n { \
  84445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84446. _ezchip_macro_read_value_ &= ~(0xFF); \
  84447. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  84448. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84449. }
  84450. #define SET_GPIO_51_doen_uart2_pad_rts_n { \
  84451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84452. _ezchip_macro_read_value_ &= ~(0xFF); \
  84453. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  84454. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84455. }
  84456. #define SET_GPIO_51_doen_uart2_pad_sout { \
  84457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84458. _ezchip_macro_read_value_ &= ~(0xFF); \
  84459. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  84460. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84461. }
  84462. #define SET_GPIO_51_doen_uart3_pad_sout { \
  84463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84464. _ezchip_macro_read_value_ &= ~(0xFF); \
  84465. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  84466. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84467. }
  84468. #define SET_GPIO_51_doen_usb_drv_bus { \
  84469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84470. _ezchip_macro_read_value_ &= ~(0xFF); \
  84471. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  84472. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84473. }
  84474. #define SET_GPIO_52_dout_reverse_(en) { \
  84475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84476. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  84477. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  84478. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84479. }
  84480. #define SET_GPIO_52_dout_LOW { \
  84481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84482. _ezchip_macro_read_value_ &= ~(0xFF); \
  84483. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  84484. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84485. }
  84486. #define SET_GPIO_52_dout_HIGH { \
  84487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84488. _ezchip_macro_read_value_ &= ~(0xFF); \
  84489. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  84490. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84491. }
  84492. #define SET_GPIO_52_dout_clk_gmac_tophyref { \
  84493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84494. _ezchip_macro_read_value_ &= ~(0xFF); \
  84495. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  84496. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84497. }
  84498. #define SET_GPIO_52_dout_cpu_jtag_tdo { \
  84499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84500. _ezchip_macro_read_value_ &= ~(0xFF); \
  84501. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  84502. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84503. }
  84504. #define SET_GPIO_52_dout_cpu_jtag_tdo_oen { \
  84505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84506. _ezchip_macro_read_value_ &= ~(0xFF); \
  84507. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  84508. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84509. }
  84510. #define SET_GPIO_52_dout_dmic_clk_out { \
  84511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84512. _ezchip_macro_read_value_ &= ~(0xFF); \
  84513. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  84514. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84515. }
  84516. #define SET_GPIO_52_dout_dsp_JTDOEn_pad { \
  84517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84518. _ezchip_macro_read_value_ &= ~(0xFF); \
  84519. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  84520. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84521. }
  84522. #define SET_GPIO_52_dout_dsp_JTDO_pad { \
  84523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84524. _ezchip_macro_read_value_ &= ~(0xFF); \
  84525. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  84526. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84527. }
  84528. #define SET_GPIO_52_dout_i2c0_pad_sck_oe { \
  84529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84530. _ezchip_macro_read_value_ &= ~(0xFF); \
  84531. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  84532. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84533. }
  84534. #define SET_GPIO_52_dout_i2c0_pad_sda_oe { \
  84535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84536. _ezchip_macro_read_value_ &= ~(0xFF); \
  84537. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  84538. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84539. }
  84540. #define SET_GPIO_52_dout_i2c1_pad_sck_oe { \
  84541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84542. _ezchip_macro_read_value_ &= ~(0xFF); \
  84543. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  84544. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84545. }
  84546. #define SET_GPIO_52_dout_i2c1_pad_sda_oe { \
  84547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84548. _ezchip_macro_read_value_ &= ~(0xFF); \
  84549. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  84550. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84551. }
  84552. #define SET_GPIO_52_dout_i2c2_pad_sck_oe { \
  84553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84554. _ezchip_macro_read_value_ &= ~(0xFF); \
  84555. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  84556. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84557. }
  84558. #define SET_GPIO_52_dout_i2c2_pad_sda_oe { \
  84559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84560. _ezchip_macro_read_value_ &= ~(0xFF); \
  84561. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  84562. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84563. }
  84564. #define SET_GPIO_52_dout_i2c3_pad_sck_oe { \
  84565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84566. _ezchip_macro_read_value_ &= ~(0xFF); \
  84567. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  84568. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84569. }
  84570. #define SET_GPIO_52_dout_i2c3_pad_sda_oe { \
  84571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84572. _ezchip_macro_read_value_ &= ~(0xFF); \
  84573. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  84574. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84575. }
  84576. #define SET_GPIO_52_dout_i2srx_bclk_out { \
  84577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84578. _ezchip_macro_read_value_ &= ~(0xFF); \
  84579. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  84580. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84581. }
  84582. #define SET_GPIO_52_dout_i2srx_bclk_out_oen { \
  84583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84584. _ezchip_macro_read_value_ &= ~(0xFF); \
  84585. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  84586. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84587. }
  84588. #define SET_GPIO_52_dout_i2srx_lrck_out { \
  84589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84590. _ezchip_macro_read_value_ &= ~(0xFF); \
  84591. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  84592. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84593. }
  84594. #define SET_GPIO_52_dout_i2srx_lrck_out_oen { \
  84595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84596. _ezchip_macro_read_value_ &= ~(0xFF); \
  84597. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  84598. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84599. }
  84600. #define SET_GPIO_52_dout_i2srx_mclk_out { \
  84601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84602. _ezchip_macro_read_value_ &= ~(0xFF); \
  84603. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  84604. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84605. }
  84606. #define SET_GPIO_52_dout_i2stx_bclk_out { \
  84607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84608. _ezchip_macro_read_value_ &= ~(0xFF); \
  84609. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  84610. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84611. }
  84612. #define SET_GPIO_52_dout_i2stx_bclk_out_oen { \
  84613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84614. _ezchip_macro_read_value_ &= ~(0xFF); \
  84615. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  84616. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84617. }
  84618. #define SET_GPIO_52_dout_i2stx_lrck_out { \
  84619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84620. _ezchip_macro_read_value_ &= ~(0xFF); \
  84621. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  84622. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84623. }
  84624. #define SET_GPIO_52_dout_i2stx_lrckout_oen { \
  84625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84626. _ezchip_macro_read_value_ &= ~(0xFF); \
  84627. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  84628. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84629. }
  84630. #define SET_GPIO_52_dout_i2stx_mclk_out { \
  84631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84632. _ezchip_macro_read_value_ &= ~(0xFF); \
  84633. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  84634. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84635. }
  84636. #define SET_GPIO_52_dout_i2stx_sdout0 { \
  84637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84638. _ezchip_macro_read_value_ &= ~(0xFF); \
  84639. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  84640. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84641. }
  84642. #define SET_GPIO_52_dout_i2stx_sdout1 { \
  84643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84644. _ezchip_macro_read_value_ &= ~(0xFF); \
  84645. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  84646. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84647. }
  84648. #define SET_GPIO_52_dout_lcd_pad_csm_n { \
  84649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84650. _ezchip_macro_read_value_ &= ~(0xFF); \
  84651. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  84652. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84653. }
  84654. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit0 { \
  84655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84656. _ezchip_macro_read_value_ &= ~(0xFF); \
  84657. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  84658. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84659. }
  84660. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit1 { \
  84661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84662. _ezchip_macro_read_value_ &= ~(0xFF); \
  84663. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  84664. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84665. }
  84666. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit2 { \
  84667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84668. _ezchip_macro_read_value_ &= ~(0xFF); \
  84669. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  84670. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84671. }
  84672. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit3 { \
  84673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84674. _ezchip_macro_read_value_ &= ~(0xFF); \
  84675. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  84676. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84677. }
  84678. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit4 { \
  84679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84680. _ezchip_macro_read_value_ &= ~(0xFF); \
  84681. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  84682. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84683. }
  84684. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit5 { \
  84685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84686. _ezchip_macro_read_value_ &= ~(0xFF); \
  84687. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  84688. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84689. }
  84690. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit6 { \
  84691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84692. _ezchip_macro_read_value_ &= ~(0xFF); \
  84693. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  84694. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84695. }
  84696. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit7 { \
  84697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84698. _ezchip_macro_read_value_ &= ~(0xFF); \
  84699. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  84700. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84701. }
  84702. #define SET_GPIO_52_dout_pwm_pad_out_bit0 { \
  84703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84704. _ezchip_macro_read_value_ &= ~(0xFF); \
  84705. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  84706. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84707. }
  84708. #define SET_GPIO_52_dout_pwm_pad_out_bit1 { \
  84709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84710. _ezchip_macro_read_value_ &= ~(0xFF); \
  84711. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  84712. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84713. }
  84714. #define SET_GPIO_52_dout_pwm_pad_out_bit2 { \
  84715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84716. _ezchip_macro_read_value_ &= ~(0xFF); \
  84717. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  84718. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84719. }
  84720. #define SET_GPIO_52_dout_pwm_pad_out_bit3 { \
  84721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84722. _ezchip_macro_read_value_ &= ~(0xFF); \
  84723. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  84724. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84725. }
  84726. #define SET_GPIO_52_dout_pwm_pad_out_bit4 { \
  84727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84728. _ezchip_macro_read_value_ &= ~(0xFF); \
  84729. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  84730. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84731. }
  84732. #define SET_GPIO_52_dout_pwm_pad_out_bit5 { \
  84733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84734. _ezchip_macro_read_value_ &= ~(0xFF); \
  84735. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  84736. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84737. }
  84738. #define SET_GPIO_52_dout_pwm_pad_out_bit6 { \
  84739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84740. _ezchip_macro_read_value_ &= ~(0xFF); \
  84741. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  84742. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84743. }
  84744. #define SET_GPIO_52_dout_pwm_pad_out_bit7 { \
  84745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84746. _ezchip_macro_read_value_ &= ~(0xFF); \
  84747. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  84748. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84749. }
  84750. #define SET_GPIO_52_dout_pwmdac_left_out { \
  84751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84752. _ezchip_macro_read_value_ &= ~(0xFF); \
  84753. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  84754. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84755. }
  84756. #define SET_GPIO_52_dout_pwmdac_right_out { \
  84757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84758. _ezchip_macro_read_value_ &= ~(0xFF); \
  84759. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  84760. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84761. }
  84762. #define SET_GPIO_52_dout_qspi_csn1_out { \
  84763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84764. _ezchip_macro_read_value_ &= ~(0xFF); \
  84765. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  84766. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84767. }
  84768. #define SET_GPIO_52_dout_qspi_csn2_out { \
  84769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84770. _ezchip_macro_read_value_ &= ~(0xFF); \
  84771. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  84772. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84773. }
  84774. #define SET_GPIO_52_dout_qspi_csn3_out { \
  84775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84776. _ezchip_macro_read_value_ &= ~(0xFF); \
  84777. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  84778. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84779. }
  84780. #define SET_GPIO_52_dout_register23_SCFG_cmsensor_rst0 { \
  84781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84782. _ezchip_macro_read_value_ &= ~(0xFF); \
  84783. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  84784. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84785. }
  84786. #define SET_GPIO_52_dout_register23_SCFG_cmsensor_rst1 { \
  84787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84788. _ezchip_macro_read_value_ &= ~(0xFF); \
  84789. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  84790. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84791. }
  84792. #define SET_GPIO_52_dout_register32_SCFG_gmac_phy_rstn { \
  84793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84794. _ezchip_macro_read_value_ &= ~(0xFF); \
  84795. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  84796. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84797. }
  84798. #define SET_GPIO_52_dout_sdio0_pad_card_power_en { \
  84799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84800. _ezchip_macro_read_value_ &= ~(0xFF); \
  84801. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  84802. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84803. }
  84804. #define SET_GPIO_52_dout_sdio0_pad_cclk_out { \
  84805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84806. _ezchip_macro_read_value_ &= ~(0xFF); \
  84807. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  84808. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84809. }
  84810. #define SET_GPIO_52_dout_sdio0_pad_ccmd_oe { \
  84811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84812. _ezchip_macro_read_value_ &= ~(0xFF); \
  84813. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  84814. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84815. }
  84816. #define SET_GPIO_52_dout_sdio0_pad_ccmd_out { \
  84817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84818. _ezchip_macro_read_value_ &= ~(0xFF); \
  84819. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  84820. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84821. }
  84822. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit0 { \
  84823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84824. _ezchip_macro_read_value_ &= ~(0xFF); \
  84825. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  84826. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84827. }
  84828. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit1 { \
  84829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84830. _ezchip_macro_read_value_ &= ~(0xFF); \
  84831. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  84832. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84833. }
  84834. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit2 { \
  84835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84836. _ezchip_macro_read_value_ &= ~(0xFF); \
  84837. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  84838. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84839. }
  84840. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit3 { \
  84841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84842. _ezchip_macro_read_value_ &= ~(0xFF); \
  84843. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  84844. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84845. }
  84846. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit4 { \
  84847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84848. _ezchip_macro_read_value_ &= ~(0xFF); \
  84849. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  84850. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84851. }
  84852. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit5 { \
  84853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84854. _ezchip_macro_read_value_ &= ~(0xFF); \
  84855. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  84856. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84857. }
  84858. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit6 { \
  84859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84860. _ezchip_macro_read_value_ &= ~(0xFF); \
  84861. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  84862. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84863. }
  84864. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit7 { \
  84865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84866. _ezchip_macro_read_value_ &= ~(0xFF); \
  84867. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  84868. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84869. }
  84870. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit0 { \
  84871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84872. _ezchip_macro_read_value_ &= ~(0xFF); \
  84873. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  84874. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84875. }
  84876. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit1 { \
  84877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84878. _ezchip_macro_read_value_ &= ~(0xFF); \
  84879. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  84880. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84881. }
  84882. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit2 { \
  84883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84884. _ezchip_macro_read_value_ &= ~(0xFF); \
  84885. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  84886. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84887. }
  84888. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit3 { \
  84889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84890. _ezchip_macro_read_value_ &= ~(0xFF); \
  84891. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  84892. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84893. }
  84894. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit4 { \
  84895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84896. _ezchip_macro_read_value_ &= ~(0xFF); \
  84897. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  84898. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84899. }
  84900. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit5 { \
  84901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84902. _ezchip_macro_read_value_ &= ~(0xFF); \
  84903. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  84904. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84905. }
  84906. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit6 { \
  84907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84908. _ezchip_macro_read_value_ &= ~(0xFF); \
  84909. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  84910. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84911. }
  84912. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit7 { \
  84913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84914. _ezchip_macro_read_value_ &= ~(0xFF); \
  84915. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  84916. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84917. }
  84918. #define SET_GPIO_52_dout_sdio0_pad_rst_n { \
  84919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84920. _ezchip_macro_read_value_ &= ~(0xFF); \
  84921. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  84922. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84923. }
  84924. #define SET_GPIO_52_dout_sdio1_pad_card_power_en { \
  84925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84926. _ezchip_macro_read_value_ &= ~(0xFF); \
  84927. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  84928. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84929. }
  84930. #define SET_GPIO_52_dout_sdio1_pad_cclk_out { \
  84931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84932. _ezchip_macro_read_value_ &= ~(0xFF); \
  84933. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  84934. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84935. }
  84936. #define SET_GPIO_52_dout_sdio1_pad_ccmd_oe { \
  84937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84938. _ezchip_macro_read_value_ &= ~(0xFF); \
  84939. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  84940. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84941. }
  84942. #define SET_GPIO_52_dout_sdio1_pad_ccmd_out { \
  84943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84944. _ezchip_macro_read_value_ &= ~(0xFF); \
  84945. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  84946. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84947. }
  84948. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit0 { \
  84949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84950. _ezchip_macro_read_value_ &= ~(0xFF); \
  84951. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  84952. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84953. }
  84954. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit1 { \
  84955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84956. _ezchip_macro_read_value_ &= ~(0xFF); \
  84957. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  84958. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84959. }
  84960. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit2 { \
  84961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84962. _ezchip_macro_read_value_ &= ~(0xFF); \
  84963. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  84964. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84965. }
  84966. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit3 { \
  84967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84968. _ezchip_macro_read_value_ &= ~(0xFF); \
  84969. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  84970. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84971. }
  84972. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit4 { \
  84973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84974. _ezchip_macro_read_value_ &= ~(0xFF); \
  84975. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  84976. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84977. }
  84978. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit5 { \
  84979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84980. _ezchip_macro_read_value_ &= ~(0xFF); \
  84981. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  84982. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84983. }
  84984. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit6 { \
  84985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84986. _ezchip_macro_read_value_ &= ~(0xFF); \
  84987. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  84988. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84989. }
  84990. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit7 { \
  84991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84992. _ezchip_macro_read_value_ &= ~(0xFF); \
  84993. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  84994. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84995. }
  84996. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit0 { \
  84997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84998. _ezchip_macro_read_value_ &= ~(0xFF); \
  84999. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  85000. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85001. }
  85002. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit1 { \
  85003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85004. _ezchip_macro_read_value_ &= ~(0xFF); \
  85005. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  85006. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85007. }
  85008. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit2 { \
  85009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85010. _ezchip_macro_read_value_ &= ~(0xFF); \
  85011. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  85012. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85013. }
  85014. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit3 { \
  85015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85016. _ezchip_macro_read_value_ &= ~(0xFF); \
  85017. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  85018. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85019. }
  85020. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit4 { \
  85021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85022. _ezchip_macro_read_value_ &= ~(0xFF); \
  85023. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  85024. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85025. }
  85026. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit5 { \
  85027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85028. _ezchip_macro_read_value_ &= ~(0xFF); \
  85029. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  85030. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85031. }
  85032. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit6 { \
  85033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85034. _ezchip_macro_read_value_ &= ~(0xFF); \
  85035. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  85036. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85037. }
  85038. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit7 { \
  85039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85040. _ezchip_macro_read_value_ &= ~(0xFF); \
  85041. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  85042. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85043. }
  85044. #define SET_GPIO_52_dout_sdio1_pad_rst_n { \
  85045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85046. _ezchip_macro_read_value_ &= ~(0xFF); \
  85047. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  85048. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85049. }
  85050. #define SET_GPIO_52_dout_spdif_tx_sdout { \
  85051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85052. _ezchip_macro_read_value_ &= ~(0xFF); \
  85053. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  85054. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85055. }
  85056. #define SET_GPIO_52_dout_spdif_tx_sdout_oen { \
  85057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85058. _ezchip_macro_read_value_ &= ~(0xFF); \
  85059. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  85060. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85061. }
  85062. #define SET_GPIO_52_dout_spi0_pad_oe_n { \
  85063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85064. _ezchip_macro_read_value_ &= ~(0xFF); \
  85065. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  85066. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85067. }
  85068. #define SET_GPIO_52_dout_spi0_pad_sck_out { \
  85069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85070. _ezchip_macro_read_value_ &= ~(0xFF); \
  85071. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  85072. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85073. }
  85074. #define SET_GPIO_52_dout_spi0_pad_ss_0_n { \
  85075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85076. _ezchip_macro_read_value_ &= ~(0xFF); \
  85077. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  85078. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85079. }
  85080. #define SET_GPIO_52_dout_spi0_pad_ss_1_n { \
  85081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85082. _ezchip_macro_read_value_ &= ~(0xFF); \
  85083. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  85084. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85085. }
  85086. #define SET_GPIO_52_dout_spi0_pad_txd { \
  85087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85088. _ezchip_macro_read_value_ &= ~(0xFF); \
  85089. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  85090. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85091. }
  85092. #define SET_GPIO_52_dout_spi1_pad_oe_n { \
  85093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85094. _ezchip_macro_read_value_ &= ~(0xFF); \
  85095. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  85096. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85097. }
  85098. #define SET_GPIO_52_dout_spi1_pad_sck_out { \
  85099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85100. _ezchip_macro_read_value_ &= ~(0xFF); \
  85101. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  85102. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85103. }
  85104. #define SET_GPIO_52_dout_spi1_pad_ss_0_n { \
  85105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85106. _ezchip_macro_read_value_ &= ~(0xFF); \
  85107. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  85108. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85109. }
  85110. #define SET_GPIO_52_dout_spi1_pad_ss_1_n { \
  85111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85112. _ezchip_macro_read_value_ &= ~(0xFF); \
  85113. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  85114. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85115. }
  85116. #define SET_GPIO_52_dout_spi1_pad_txd { \
  85117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85118. _ezchip_macro_read_value_ &= ~(0xFF); \
  85119. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  85120. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85121. }
  85122. #define SET_GPIO_52_dout_spi2_pad_oe_n { \
  85123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85124. _ezchip_macro_read_value_ &= ~(0xFF); \
  85125. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  85126. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85127. }
  85128. #define SET_GPIO_52_dout_spi2_pad_sck_out { \
  85129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85130. _ezchip_macro_read_value_ &= ~(0xFF); \
  85131. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  85132. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85133. }
  85134. #define SET_GPIO_52_dout_spi2_pad_ss_0_n { \
  85135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85136. _ezchip_macro_read_value_ &= ~(0xFF); \
  85137. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  85138. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85139. }
  85140. #define SET_GPIO_52_dout_spi2_pad_ss_1_n { \
  85141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85142. _ezchip_macro_read_value_ &= ~(0xFF); \
  85143. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  85144. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85145. }
  85146. #define SET_GPIO_52_dout_spi2_pad_txd { \
  85147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85148. _ezchip_macro_read_value_ &= ~(0xFF); \
  85149. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  85150. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85151. }
  85152. #define SET_GPIO_52_dout_spi2ahb_pad_oe_n_bit0 { \
  85153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85154. _ezchip_macro_read_value_ &= ~(0xFF); \
  85155. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  85156. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85157. }
  85158. #define SET_GPIO_52_dout_spi2ahb_pad_oe_n_bit1 { \
  85159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85160. _ezchip_macro_read_value_ &= ~(0xFF); \
  85161. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  85162. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85163. }
  85164. #define SET_GPIO_52_dout_spi2ahb_pad_oe_n_bit2 { \
  85165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85166. _ezchip_macro_read_value_ &= ~(0xFF); \
  85167. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  85168. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85169. }
  85170. #define SET_GPIO_52_dout_spi2ahb_pad_oe_n_bit3 { \
  85171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85172. _ezchip_macro_read_value_ &= ~(0xFF); \
  85173. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  85174. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85175. }
  85176. #define SET_GPIO_52_dout_spi2ahb_pad_txd_bit0 { \
  85177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85178. _ezchip_macro_read_value_ &= ~(0xFF); \
  85179. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  85180. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85181. }
  85182. #define SET_GPIO_52_dout_spi2ahb_pad_txd_bit1 { \
  85183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85184. _ezchip_macro_read_value_ &= ~(0xFF); \
  85185. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  85186. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85187. }
  85188. #define SET_GPIO_52_dout_spi2ahb_pad_txd_bit2 { \
  85189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85190. _ezchip_macro_read_value_ &= ~(0xFF); \
  85191. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  85192. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85193. }
  85194. #define SET_GPIO_52_dout_spi2ahb_pad_txd_bit3 { \
  85195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85196. _ezchip_macro_read_value_ &= ~(0xFF); \
  85197. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  85198. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85199. }
  85200. #define SET_GPIO_52_dout_spi3_pad_oe_n { \
  85201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85202. _ezchip_macro_read_value_ &= ~(0xFF); \
  85203. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  85204. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85205. }
  85206. #define SET_GPIO_52_dout_spi3_pad_sck_out { \
  85207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85208. _ezchip_macro_read_value_ &= ~(0xFF); \
  85209. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  85210. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85211. }
  85212. #define SET_GPIO_52_dout_spi3_pad_ss_0_n { \
  85213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85214. _ezchip_macro_read_value_ &= ~(0xFF); \
  85215. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  85216. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85217. }
  85218. #define SET_GPIO_52_dout_spi3_pad_ss_1_n { \
  85219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85220. _ezchip_macro_read_value_ &= ~(0xFF); \
  85221. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  85222. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85223. }
  85224. #define SET_GPIO_52_dout_spi3_pad_txd { \
  85225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85226. _ezchip_macro_read_value_ &= ~(0xFF); \
  85227. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  85228. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85229. }
  85230. #define SET_GPIO_52_dout_uart0_pad_dtrn { \
  85231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85232. _ezchip_macro_read_value_ &= ~(0xFF); \
  85233. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  85234. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85235. }
  85236. #define SET_GPIO_52_dout_uart0_pad_rtsn { \
  85237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85238. _ezchip_macro_read_value_ &= ~(0xFF); \
  85239. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  85240. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85241. }
  85242. #define SET_GPIO_52_dout_uart0_pad_sout { \
  85243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85244. _ezchip_macro_read_value_ &= ~(0xFF); \
  85245. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  85246. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85247. }
  85248. #define SET_GPIO_52_dout_uart1_pad_sout { \
  85249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85250. _ezchip_macro_read_value_ &= ~(0xFF); \
  85251. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  85252. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85253. }
  85254. #define SET_GPIO_52_dout_uart2_pad_dtr_n { \
  85255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85256. _ezchip_macro_read_value_ &= ~(0xFF); \
  85257. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  85258. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85259. }
  85260. #define SET_GPIO_52_dout_uart2_pad_rts_n { \
  85261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85262. _ezchip_macro_read_value_ &= ~(0xFF); \
  85263. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  85264. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85265. }
  85266. #define SET_GPIO_52_dout_uart2_pad_sout { \
  85267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85268. _ezchip_macro_read_value_ &= ~(0xFF); \
  85269. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  85270. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85271. }
  85272. #define SET_GPIO_52_dout_uart3_pad_sout { \
  85273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85274. _ezchip_macro_read_value_ &= ~(0xFF); \
  85275. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  85276. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85277. }
  85278. #define SET_GPIO_52_dout_usb_drv_bus { \
  85279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85280. _ezchip_macro_read_value_ &= ~(0xFF); \
  85281. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  85282. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85283. }
  85284. #define SET_GPIO_52_doen_reverse_(en) { \
  85285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85286. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  85287. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  85288. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85289. }
  85290. #define SET_GPIO_52_doen_LOW { \
  85291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85292. _ezchip_macro_read_value_ &= ~(0xFF); \
  85293. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  85294. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85295. }
  85296. #define SET_GPIO_52_doen_HIGH { \
  85297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85298. _ezchip_macro_read_value_ &= ~(0xFF); \
  85299. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  85300. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85301. }
  85302. #define SET_GPIO_52_doen_clk_gmac_tophyref { \
  85303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85304. _ezchip_macro_read_value_ &= ~(0xFF); \
  85305. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  85306. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85307. }
  85308. #define SET_GPIO_52_doen_cpu_jtag_tdo { \
  85309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85310. _ezchip_macro_read_value_ &= ~(0xFF); \
  85311. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  85312. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85313. }
  85314. #define SET_GPIO_52_doen_cpu_jtag_tdo_oen { \
  85315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85316. _ezchip_macro_read_value_ &= ~(0xFF); \
  85317. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  85318. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85319. }
  85320. #define SET_GPIO_52_doen_dmic_clk_out { \
  85321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85322. _ezchip_macro_read_value_ &= ~(0xFF); \
  85323. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  85324. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85325. }
  85326. #define SET_GPIO_52_doen_dsp_JTDOEn_pad { \
  85327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85328. _ezchip_macro_read_value_ &= ~(0xFF); \
  85329. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  85330. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85331. }
  85332. #define SET_GPIO_52_doen_dsp_JTDO_pad { \
  85333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85334. _ezchip_macro_read_value_ &= ~(0xFF); \
  85335. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  85336. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85337. }
  85338. #define SET_GPIO_52_doen_i2c0_pad_sck_oe { \
  85339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85340. _ezchip_macro_read_value_ &= ~(0xFF); \
  85341. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  85342. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85343. }
  85344. #define SET_GPIO_52_doen_i2c0_pad_sda_oe { \
  85345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85346. _ezchip_macro_read_value_ &= ~(0xFF); \
  85347. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  85348. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85349. }
  85350. #define SET_GPIO_52_doen_i2c1_pad_sck_oe { \
  85351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85352. _ezchip_macro_read_value_ &= ~(0xFF); \
  85353. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  85354. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85355. }
  85356. #define SET_GPIO_52_doen_i2c1_pad_sda_oe { \
  85357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85358. _ezchip_macro_read_value_ &= ~(0xFF); \
  85359. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  85360. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85361. }
  85362. #define SET_GPIO_52_doen_i2c2_pad_sck_oe { \
  85363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85364. _ezchip_macro_read_value_ &= ~(0xFF); \
  85365. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  85366. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85367. }
  85368. #define SET_GPIO_52_doen_i2c2_pad_sda_oe { \
  85369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85370. _ezchip_macro_read_value_ &= ~(0xFF); \
  85371. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  85372. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85373. }
  85374. #define SET_GPIO_52_doen_i2c3_pad_sck_oe { \
  85375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85376. _ezchip_macro_read_value_ &= ~(0xFF); \
  85377. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  85378. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85379. }
  85380. #define SET_GPIO_52_doen_i2c3_pad_sda_oe { \
  85381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85382. _ezchip_macro_read_value_ &= ~(0xFF); \
  85383. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  85384. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85385. }
  85386. #define SET_GPIO_52_doen_i2srx_bclk_out { \
  85387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85388. _ezchip_macro_read_value_ &= ~(0xFF); \
  85389. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  85390. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85391. }
  85392. #define SET_GPIO_52_doen_i2srx_bclk_out_oen { \
  85393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85394. _ezchip_macro_read_value_ &= ~(0xFF); \
  85395. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  85396. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85397. }
  85398. #define SET_GPIO_52_doen_i2srx_lrck_out { \
  85399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85400. _ezchip_macro_read_value_ &= ~(0xFF); \
  85401. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  85402. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85403. }
  85404. #define SET_GPIO_52_doen_i2srx_lrck_out_oen { \
  85405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85406. _ezchip_macro_read_value_ &= ~(0xFF); \
  85407. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  85408. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85409. }
  85410. #define SET_GPIO_52_doen_i2srx_mclk_out { \
  85411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85412. _ezchip_macro_read_value_ &= ~(0xFF); \
  85413. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  85414. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85415. }
  85416. #define SET_GPIO_52_doen_i2stx_bclk_out { \
  85417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85418. _ezchip_macro_read_value_ &= ~(0xFF); \
  85419. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  85420. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85421. }
  85422. #define SET_GPIO_52_doen_i2stx_bclk_out_oen { \
  85423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85424. _ezchip_macro_read_value_ &= ~(0xFF); \
  85425. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  85426. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85427. }
  85428. #define SET_GPIO_52_doen_i2stx_lrck_out { \
  85429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85430. _ezchip_macro_read_value_ &= ~(0xFF); \
  85431. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  85432. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85433. }
  85434. #define SET_GPIO_52_doen_i2stx_lrckout_oen { \
  85435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85436. _ezchip_macro_read_value_ &= ~(0xFF); \
  85437. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  85438. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85439. }
  85440. #define SET_GPIO_52_doen_i2stx_mclk_out { \
  85441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85442. _ezchip_macro_read_value_ &= ~(0xFF); \
  85443. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  85444. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85445. }
  85446. #define SET_GPIO_52_doen_i2stx_sdout0 { \
  85447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85448. _ezchip_macro_read_value_ &= ~(0xFF); \
  85449. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  85450. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85451. }
  85452. #define SET_GPIO_52_doen_i2stx_sdout1 { \
  85453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85454. _ezchip_macro_read_value_ &= ~(0xFF); \
  85455. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  85456. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85457. }
  85458. #define SET_GPIO_52_doen_lcd_pad_csm_n { \
  85459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85460. _ezchip_macro_read_value_ &= ~(0xFF); \
  85461. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  85462. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85463. }
  85464. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit0 { \
  85465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85466. _ezchip_macro_read_value_ &= ~(0xFF); \
  85467. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  85468. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85469. }
  85470. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit1 { \
  85471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85472. _ezchip_macro_read_value_ &= ~(0xFF); \
  85473. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  85474. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85475. }
  85476. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit2 { \
  85477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85478. _ezchip_macro_read_value_ &= ~(0xFF); \
  85479. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  85480. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85481. }
  85482. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit3 { \
  85483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85484. _ezchip_macro_read_value_ &= ~(0xFF); \
  85485. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  85486. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85487. }
  85488. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit4 { \
  85489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85490. _ezchip_macro_read_value_ &= ~(0xFF); \
  85491. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  85492. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85493. }
  85494. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit5 { \
  85495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85496. _ezchip_macro_read_value_ &= ~(0xFF); \
  85497. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  85498. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85499. }
  85500. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit6 { \
  85501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85502. _ezchip_macro_read_value_ &= ~(0xFF); \
  85503. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  85504. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85505. }
  85506. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit7 { \
  85507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85508. _ezchip_macro_read_value_ &= ~(0xFF); \
  85509. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  85510. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85511. }
  85512. #define SET_GPIO_52_doen_pwm_pad_out_bit0 { \
  85513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85514. _ezchip_macro_read_value_ &= ~(0xFF); \
  85515. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  85516. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85517. }
  85518. #define SET_GPIO_52_doen_pwm_pad_out_bit1 { \
  85519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85520. _ezchip_macro_read_value_ &= ~(0xFF); \
  85521. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  85522. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85523. }
  85524. #define SET_GPIO_52_doen_pwm_pad_out_bit2 { \
  85525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85526. _ezchip_macro_read_value_ &= ~(0xFF); \
  85527. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  85528. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85529. }
  85530. #define SET_GPIO_52_doen_pwm_pad_out_bit3 { \
  85531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85532. _ezchip_macro_read_value_ &= ~(0xFF); \
  85533. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  85534. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85535. }
  85536. #define SET_GPIO_52_doen_pwm_pad_out_bit4 { \
  85537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85538. _ezchip_macro_read_value_ &= ~(0xFF); \
  85539. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  85540. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85541. }
  85542. #define SET_GPIO_52_doen_pwm_pad_out_bit5 { \
  85543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85544. _ezchip_macro_read_value_ &= ~(0xFF); \
  85545. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  85546. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85547. }
  85548. #define SET_GPIO_52_doen_pwm_pad_out_bit6 { \
  85549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85550. _ezchip_macro_read_value_ &= ~(0xFF); \
  85551. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  85552. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85553. }
  85554. #define SET_GPIO_52_doen_pwm_pad_out_bit7 { \
  85555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85556. _ezchip_macro_read_value_ &= ~(0xFF); \
  85557. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  85558. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85559. }
  85560. #define SET_GPIO_52_doen_pwmdac_left_out { \
  85561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85562. _ezchip_macro_read_value_ &= ~(0xFF); \
  85563. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  85564. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85565. }
  85566. #define SET_GPIO_52_doen_pwmdac_right_out { \
  85567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85568. _ezchip_macro_read_value_ &= ~(0xFF); \
  85569. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  85570. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85571. }
  85572. #define SET_GPIO_52_doen_qspi_csn1_out { \
  85573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85574. _ezchip_macro_read_value_ &= ~(0xFF); \
  85575. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  85576. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85577. }
  85578. #define SET_GPIO_52_doen_qspi_csn2_out { \
  85579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85580. _ezchip_macro_read_value_ &= ~(0xFF); \
  85581. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  85582. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85583. }
  85584. #define SET_GPIO_52_doen_qspi_csn3_out { \
  85585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85586. _ezchip_macro_read_value_ &= ~(0xFF); \
  85587. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  85588. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85589. }
  85590. #define SET_GPIO_52_doen_register23_SCFG_cmsensor_rst0 { \
  85591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85592. _ezchip_macro_read_value_ &= ~(0xFF); \
  85593. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  85594. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85595. }
  85596. #define SET_GPIO_52_doen_register23_SCFG_cmsensor_rst1 { \
  85597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85598. _ezchip_macro_read_value_ &= ~(0xFF); \
  85599. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  85600. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85601. }
  85602. #define SET_GPIO_52_doen_register32_SCFG_gmac_phy_rstn { \
  85603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85604. _ezchip_macro_read_value_ &= ~(0xFF); \
  85605. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  85606. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85607. }
  85608. #define SET_GPIO_52_doen_sdio0_pad_card_power_en { \
  85609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85610. _ezchip_macro_read_value_ &= ~(0xFF); \
  85611. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  85612. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85613. }
  85614. #define SET_GPIO_52_doen_sdio0_pad_cclk_out { \
  85615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85616. _ezchip_macro_read_value_ &= ~(0xFF); \
  85617. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  85618. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85619. }
  85620. #define SET_GPIO_52_doen_sdio0_pad_ccmd_oe { \
  85621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85622. _ezchip_macro_read_value_ &= ~(0xFF); \
  85623. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  85624. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85625. }
  85626. #define SET_GPIO_52_doen_sdio0_pad_ccmd_out { \
  85627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85628. _ezchip_macro_read_value_ &= ~(0xFF); \
  85629. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  85630. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85631. }
  85632. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit0 { \
  85633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85634. _ezchip_macro_read_value_ &= ~(0xFF); \
  85635. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  85636. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85637. }
  85638. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit1 { \
  85639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85640. _ezchip_macro_read_value_ &= ~(0xFF); \
  85641. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  85642. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85643. }
  85644. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit2 { \
  85645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85646. _ezchip_macro_read_value_ &= ~(0xFF); \
  85647. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  85648. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85649. }
  85650. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit3 { \
  85651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85652. _ezchip_macro_read_value_ &= ~(0xFF); \
  85653. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  85654. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85655. }
  85656. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit4 { \
  85657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85658. _ezchip_macro_read_value_ &= ~(0xFF); \
  85659. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  85660. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85661. }
  85662. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit5 { \
  85663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85664. _ezchip_macro_read_value_ &= ~(0xFF); \
  85665. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  85666. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85667. }
  85668. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit6 { \
  85669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85670. _ezchip_macro_read_value_ &= ~(0xFF); \
  85671. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  85672. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85673. }
  85674. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit7 { \
  85675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85676. _ezchip_macro_read_value_ &= ~(0xFF); \
  85677. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  85678. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85679. }
  85680. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit0 { \
  85681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85682. _ezchip_macro_read_value_ &= ~(0xFF); \
  85683. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  85684. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85685. }
  85686. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit1 { \
  85687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85688. _ezchip_macro_read_value_ &= ~(0xFF); \
  85689. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  85690. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85691. }
  85692. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit2 { \
  85693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85694. _ezchip_macro_read_value_ &= ~(0xFF); \
  85695. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  85696. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85697. }
  85698. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit3 { \
  85699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85700. _ezchip_macro_read_value_ &= ~(0xFF); \
  85701. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  85702. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85703. }
  85704. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit4 { \
  85705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85706. _ezchip_macro_read_value_ &= ~(0xFF); \
  85707. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  85708. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85709. }
  85710. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit5 { \
  85711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85712. _ezchip_macro_read_value_ &= ~(0xFF); \
  85713. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  85714. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85715. }
  85716. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit6 { \
  85717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85718. _ezchip_macro_read_value_ &= ~(0xFF); \
  85719. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  85720. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85721. }
  85722. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit7 { \
  85723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85724. _ezchip_macro_read_value_ &= ~(0xFF); \
  85725. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  85726. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85727. }
  85728. #define SET_GPIO_52_doen_sdio0_pad_rst_n { \
  85729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85730. _ezchip_macro_read_value_ &= ~(0xFF); \
  85731. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  85732. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85733. }
  85734. #define SET_GPIO_52_doen_sdio1_pad_card_power_en { \
  85735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85736. _ezchip_macro_read_value_ &= ~(0xFF); \
  85737. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  85738. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85739. }
  85740. #define SET_GPIO_52_doen_sdio1_pad_cclk_out { \
  85741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85742. _ezchip_macro_read_value_ &= ~(0xFF); \
  85743. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  85744. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85745. }
  85746. #define SET_GPIO_52_doen_sdio1_pad_ccmd_oe { \
  85747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85748. _ezchip_macro_read_value_ &= ~(0xFF); \
  85749. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  85750. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85751. }
  85752. #define SET_GPIO_52_doen_sdio1_pad_ccmd_out { \
  85753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85754. _ezchip_macro_read_value_ &= ~(0xFF); \
  85755. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  85756. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85757. }
  85758. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit0 { \
  85759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85760. _ezchip_macro_read_value_ &= ~(0xFF); \
  85761. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  85762. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85763. }
  85764. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit1 { \
  85765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85766. _ezchip_macro_read_value_ &= ~(0xFF); \
  85767. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  85768. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85769. }
  85770. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit2 { \
  85771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85772. _ezchip_macro_read_value_ &= ~(0xFF); \
  85773. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  85774. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85775. }
  85776. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit3 { \
  85777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85778. _ezchip_macro_read_value_ &= ~(0xFF); \
  85779. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  85780. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85781. }
  85782. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit4 { \
  85783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85784. _ezchip_macro_read_value_ &= ~(0xFF); \
  85785. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  85786. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85787. }
  85788. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit5 { \
  85789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85790. _ezchip_macro_read_value_ &= ~(0xFF); \
  85791. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  85792. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85793. }
  85794. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit6 { \
  85795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85796. _ezchip_macro_read_value_ &= ~(0xFF); \
  85797. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  85798. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85799. }
  85800. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit7 { \
  85801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85802. _ezchip_macro_read_value_ &= ~(0xFF); \
  85803. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  85804. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85805. }
  85806. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit0 { \
  85807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85808. _ezchip_macro_read_value_ &= ~(0xFF); \
  85809. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  85810. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85811. }
  85812. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit1 { \
  85813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85814. _ezchip_macro_read_value_ &= ~(0xFF); \
  85815. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  85816. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85817. }
  85818. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit2 { \
  85819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85820. _ezchip_macro_read_value_ &= ~(0xFF); \
  85821. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  85822. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85823. }
  85824. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit3 { \
  85825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85826. _ezchip_macro_read_value_ &= ~(0xFF); \
  85827. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  85828. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85829. }
  85830. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit4 { \
  85831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85832. _ezchip_macro_read_value_ &= ~(0xFF); \
  85833. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  85834. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85835. }
  85836. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit5 { \
  85837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85838. _ezchip_macro_read_value_ &= ~(0xFF); \
  85839. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  85840. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85841. }
  85842. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit6 { \
  85843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85844. _ezchip_macro_read_value_ &= ~(0xFF); \
  85845. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  85846. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85847. }
  85848. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit7 { \
  85849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85850. _ezchip_macro_read_value_ &= ~(0xFF); \
  85851. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  85852. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85853. }
  85854. #define SET_GPIO_52_doen_sdio1_pad_rst_n { \
  85855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85856. _ezchip_macro_read_value_ &= ~(0xFF); \
  85857. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  85858. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85859. }
  85860. #define SET_GPIO_52_doen_spdif_tx_sdout { \
  85861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85862. _ezchip_macro_read_value_ &= ~(0xFF); \
  85863. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  85864. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85865. }
  85866. #define SET_GPIO_52_doen_spdif_tx_sdout_oen { \
  85867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85868. _ezchip_macro_read_value_ &= ~(0xFF); \
  85869. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  85870. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85871. }
  85872. #define SET_GPIO_52_doen_spi0_pad_oe_n { \
  85873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85874. _ezchip_macro_read_value_ &= ~(0xFF); \
  85875. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  85876. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85877. }
  85878. #define SET_GPIO_52_doen_spi0_pad_sck_out { \
  85879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85880. _ezchip_macro_read_value_ &= ~(0xFF); \
  85881. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  85882. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85883. }
  85884. #define SET_GPIO_52_doen_spi0_pad_ss_0_n { \
  85885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85886. _ezchip_macro_read_value_ &= ~(0xFF); \
  85887. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  85888. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85889. }
  85890. #define SET_GPIO_52_doen_spi0_pad_ss_1_n { \
  85891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85892. _ezchip_macro_read_value_ &= ~(0xFF); \
  85893. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  85894. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85895. }
  85896. #define SET_GPIO_52_doen_spi0_pad_txd { \
  85897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85898. _ezchip_macro_read_value_ &= ~(0xFF); \
  85899. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  85900. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85901. }
  85902. #define SET_GPIO_52_doen_spi1_pad_oe_n { \
  85903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85904. _ezchip_macro_read_value_ &= ~(0xFF); \
  85905. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  85906. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85907. }
  85908. #define SET_GPIO_52_doen_spi1_pad_sck_out { \
  85909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85910. _ezchip_macro_read_value_ &= ~(0xFF); \
  85911. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  85912. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85913. }
  85914. #define SET_GPIO_52_doen_spi1_pad_ss_0_n { \
  85915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85916. _ezchip_macro_read_value_ &= ~(0xFF); \
  85917. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  85918. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85919. }
  85920. #define SET_GPIO_52_doen_spi1_pad_ss_1_n { \
  85921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85922. _ezchip_macro_read_value_ &= ~(0xFF); \
  85923. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  85924. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85925. }
  85926. #define SET_GPIO_52_doen_spi1_pad_txd { \
  85927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85928. _ezchip_macro_read_value_ &= ~(0xFF); \
  85929. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  85930. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85931. }
  85932. #define SET_GPIO_52_doen_spi2_pad_oe_n { \
  85933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85934. _ezchip_macro_read_value_ &= ~(0xFF); \
  85935. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  85936. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85937. }
  85938. #define SET_GPIO_52_doen_spi2_pad_sck_out { \
  85939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85940. _ezchip_macro_read_value_ &= ~(0xFF); \
  85941. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  85942. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85943. }
  85944. #define SET_GPIO_52_doen_spi2_pad_ss_0_n { \
  85945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85946. _ezchip_macro_read_value_ &= ~(0xFF); \
  85947. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  85948. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85949. }
  85950. #define SET_GPIO_52_doen_spi2_pad_ss_1_n { \
  85951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85952. _ezchip_macro_read_value_ &= ~(0xFF); \
  85953. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  85954. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85955. }
  85956. #define SET_GPIO_52_doen_spi2_pad_txd { \
  85957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85958. _ezchip_macro_read_value_ &= ~(0xFF); \
  85959. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  85960. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85961. }
  85962. #define SET_GPIO_52_doen_spi2ahb_pad_oe_n_bit0 { \
  85963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85964. _ezchip_macro_read_value_ &= ~(0xFF); \
  85965. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  85966. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85967. }
  85968. #define SET_GPIO_52_doen_spi2ahb_pad_oe_n_bit1 { \
  85969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85970. _ezchip_macro_read_value_ &= ~(0xFF); \
  85971. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  85972. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85973. }
  85974. #define SET_GPIO_52_doen_spi2ahb_pad_oe_n_bit2 { \
  85975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85976. _ezchip_macro_read_value_ &= ~(0xFF); \
  85977. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  85978. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85979. }
  85980. #define SET_GPIO_52_doen_spi2ahb_pad_oe_n_bit3 { \
  85981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85982. _ezchip_macro_read_value_ &= ~(0xFF); \
  85983. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  85984. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85985. }
  85986. #define SET_GPIO_52_doen_spi2ahb_pad_txd_bit0 { \
  85987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85988. _ezchip_macro_read_value_ &= ~(0xFF); \
  85989. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  85990. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85991. }
  85992. #define SET_GPIO_52_doen_spi2ahb_pad_txd_bit1 { \
  85993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85994. _ezchip_macro_read_value_ &= ~(0xFF); \
  85995. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  85996. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85997. }
  85998. #define SET_GPIO_52_doen_spi2ahb_pad_txd_bit2 { \
  85999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86000. _ezchip_macro_read_value_ &= ~(0xFF); \
  86001. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  86002. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86003. }
  86004. #define SET_GPIO_52_doen_spi2ahb_pad_txd_bit3 { \
  86005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86006. _ezchip_macro_read_value_ &= ~(0xFF); \
  86007. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  86008. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86009. }
  86010. #define SET_GPIO_52_doen_spi3_pad_oe_n { \
  86011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86012. _ezchip_macro_read_value_ &= ~(0xFF); \
  86013. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  86014. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86015. }
  86016. #define SET_GPIO_52_doen_spi3_pad_sck_out { \
  86017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86018. _ezchip_macro_read_value_ &= ~(0xFF); \
  86019. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  86020. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86021. }
  86022. #define SET_GPIO_52_doen_spi3_pad_ss_0_n { \
  86023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86024. _ezchip_macro_read_value_ &= ~(0xFF); \
  86025. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  86026. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86027. }
  86028. #define SET_GPIO_52_doen_spi3_pad_ss_1_n { \
  86029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86030. _ezchip_macro_read_value_ &= ~(0xFF); \
  86031. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  86032. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86033. }
  86034. #define SET_GPIO_52_doen_spi3_pad_txd { \
  86035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86036. _ezchip_macro_read_value_ &= ~(0xFF); \
  86037. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  86038. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86039. }
  86040. #define SET_GPIO_52_doen_uart0_pad_dtrn { \
  86041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86042. _ezchip_macro_read_value_ &= ~(0xFF); \
  86043. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  86044. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86045. }
  86046. #define SET_GPIO_52_doen_uart0_pad_rtsn { \
  86047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86048. _ezchip_macro_read_value_ &= ~(0xFF); \
  86049. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  86050. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86051. }
  86052. #define SET_GPIO_52_doen_uart0_pad_sout { \
  86053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86054. _ezchip_macro_read_value_ &= ~(0xFF); \
  86055. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  86056. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86057. }
  86058. #define SET_GPIO_52_doen_uart1_pad_sout { \
  86059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86060. _ezchip_macro_read_value_ &= ~(0xFF); \
  86061. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  86062. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86063. }
  86064. #define SET_GPIO_52_doen_uart2_pad_dtr_n { \
  86065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86066. _ezchip_macro_read_value_ &= ~(0xFF); \
  86067. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  86068. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86069. }
  86070. #define SET_GPIO_52_doen_uart2_pad_rts_n { \
  86071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86072. _ezchip_macro_read_value_ &= ~(0xFF); \
  86073. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  86074. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86075. }
  86076. #define SET_GPIO_52_doen_uart2_pad_sout { \
  86077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86078. _ezchip_macro_read_value_ &= ~(0xFF); \
  86079. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  86080. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86081. }
  86082. #define SET_GPIO_52_doen_uart3_pad_sout { \
  86083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86084. _ezchip_macro_read_value_ &= ~(0xFF); \
  86085. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  86086. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86087. }
  86088. #define SET_GPIO_52_doen_usb_drv_bus { \
  86089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86090. _ezchip_macro_read_value_ &= ~(0xFF); \
  86091. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  86092. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86093. }
  86094. #define SET_GPIO_53_dout_reverse_(en) { \
  86095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86096. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  86097. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  86098. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86099. }
  86100. #define SET_GPIO_53_dout_LOW { \
  86101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86102. _ezchip_macro_read_value_ &= ~(0xFF); \
  86103. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  86104. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86105. }
  86106. #define SET_GPIO_53_dout_HIGH { \
  86107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86108. _ezchip_macro_read_value_ &= ~(0xFF); \
  86109. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  86110. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86111. }
  86112. #define SET_GPIO_53_dout_clk_gmac_tophyref { \
  86113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86114. _ezchip_macro_read_value_ &= ~(0xFF); \
  86115. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  86116. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86117. }
  86118. #define SET_GPIO_53_dout_cpu_jtag_tdo { \
  86119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86120. _ezchip_macro_read_value_ &= ~(0xFF); \
  86121. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  86122. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86123. }
  86124. #define SET_GPIO_53_dout_cpu_jtag_tdo_oen { \
  86125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86126. _ezchip_macro_read_value_ &= ~(0xFF); \
  86127. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  86128. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86129. }
  86130. #define SET_GPIO_53_dout_dmic_clk_out { \
  86131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86132. _ezchip_macro_read_value_ &= ~(0xFF); \
  86133. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  86134. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86135. }
  86136. #define SET_GPIO_53_dout_dsp_JTDOEn_pad { \
  86137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86138. _ezchip_macro_read_value_ &= ~(0xFF); \
  86139. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  86140. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86141. }
  86142. #define SET_GPIO_53_dout_dsp_JTDO_pad { \
  86143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86144. _ezchip_macro_read_value_ &= ~(0xFF); \
  86145. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  86146. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86147. }
  86148. #define SET_GPIO_53_dout_i2c0_pad_sck_oe { \
  86149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86150. _ezchip_macro_read_value_ &= ~(0xFF); \
  86151. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  86152. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86153. }
  86154. #define SET_GPIO_53_dout_i2c0_pad_sda_oe { \
  86155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86156. _ezchip_macro_read_value_ &= ~(0xFF); \
  86157. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  86158. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86159. }
  86160. #define SET_GPIO_53_dout_i2c1_pad_sck_oe { \
  86161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86162. _ezchip_macro_read_value_ &= ~(0xFF); \
  86163. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  86164. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86165. }
  86166. #define SET_GPIO_53_dout_i2c1_pad_sda_oe { \
  86167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86168. _ezchip_macro_read_value_ &= ~(0xFF); \
  86169. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  86170. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86171. }
  86172. #define SET_GPIO_53_dout_i2c2_pad_sck_oe { \
  86173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86174. _ezchip_macro_read_value_ &= ~(0xFF); \
  86175. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  86176. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86177. }
  86178. #define SET_GPIO_53_dout_i2c2_pad_sda_oe { \
  86179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86180. _ezchip_macro_read_value_ &= ~(0xFF); \
  86181. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  86182. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86183. }
  86184. #define SET_GPIO_53_dout_i2c3_pad_sck_oe { \
  86185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86186. _ezchip_macro_read_value_ &= ~(0xFF); \
  86187. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  86188. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86189. }
  86190. #define SET_GPIO_53_dout_i2c3_pad_sda_oe { \
  86191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86192. _ezchip_macro_read_value_ &= ~(0xFF); \
  86193. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  86194. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86195. }
  86196. #define SET_GPIO_53_dout_i2srx_bclk_out { \
  86197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86198. _ezchip_macro_read_value_ &= ~(0xFF); \
  86199. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  86200. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86201. }
  86202. #define SET_GPIO_53_dout_i2srx_bclk_out_oen { \
  86203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86204. _ezchip_macro_read_value_ &= ~(0xFF); \
  86205. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  86206. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86207. }
  86208. #define SET_GPIO_53_dout_i2srx_lrck_out { \
  86209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86210. _ezchip_macro_read_value_ &= ~(0xFF); \
  86211. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  86212. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86213. }
  86214. #define SET_GPIO_53_dout_i2srx_lrck_out_oen { \
  86215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86216. _ezchip_macro_read_value_ &= ~(0xFF); \
  86217. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  86218. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86219. }
  86220. #define SET_GPIO_53_dout_i2srx_mclk_out { \
  86221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86222. _ezchip_macro_read_value_ &= ~(0xFF); \
  86223. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  86224. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86225. }
  86226. #define SET_GPIO_53_dout_i2stx_bclk_out { \
  86227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86228. _ezchip_macro_read_value_ &= ~(0xFF); \
  86229. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  86230. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86231. }
  86232. #define SET_GPIO_53_dout_i2stx_bclk_out_oen { \
  86233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86234. _ezchip_macro_read_value_ &= ~(0xFF); \
  86235. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  86236. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86237. }
  86238. #define SET_GPIO_53_dout_i2stx_lrck_out { \
  86239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86240. _ezchip_macro_read_value_ &= ~(0xFF); \
  86241. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  86242. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86243. }
  86244. #define SET_GPIO_53_dout_i2stx_lrckout_oen { \
  86245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86246. _ezchip_macro_read_value_ &= ~(0xFF); \
  86247. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  86248. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86249. }
  86250. #define SET_GPIO_53_dout_i2stx_mclk_out { \
  86251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86252. _ezchip_macro_read_value_ &= ~(0xFF); \
  86253. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  86254. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86255. }
  86256. #define SET_GPIO_53_dout_i2stx_sdout0 { \
  86257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86258. _ezchip_macro_read_value_ &= ~(0xFF); \
  86259. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  86260. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86261. }
  86262. #define SET_GPIO_53_dout_i2stx_sdout1 { \
  86263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86264. _ezchip_macro_read_value_ &= ~(0xFF); \
  86265. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  86266. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86267. }
  86268. #define SET_GPIO_53_dout_lcd_pad_csm_n { \
  86269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86270. _ezchip_macro_read_value_ &= ~(0xFF); \
  86271. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  86272. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86273. }
  86274. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit0 { \
  86275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86276. _ezchip_macro_read_value_ &= ~(0xFF); \
  86277. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  86278. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86279. }
  86280. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit1 { \
  86281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86282. _ezchip_macro_read_value_ &= ~(0xFF); \
  86283. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  86284. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86285. }
  86286. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit2 { \
  86287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86288. _ezchip_macro_read_value_ &= ~(0xFF); \
  86289. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  86290. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86291. }
  86292. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit3 { \
  86293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86294. _ezchip_macro_read_value_ &= ~(0xFF); \
  86295. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  86296. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86297. }
  86298. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit4 { \
  86299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86300. _ezchip_macro_read_value_ &= ~(0xFF); \
  86301. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  86302. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86303. }
  86304. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit5 { \
  86305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86306. _ezchip_macro_read_value_ &= ~(0xFF); \
  86307. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  86308. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86309. }
  86310. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit6 { \
  86311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86312. _ezchip_macro_read_value_ &= ~(0xFF); \
  86313. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  86314. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86315. }
  86316. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit7 { \
  86317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86318. _ezchip_macro_read_value_ &= ~(0xFF); \
  86319. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  86320. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86321. }
  86322. #define SET_GPIO_53_dout_pwm_pad_out_bit0 { \
  86323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86324. _ezchip_macro_read_value_ &= ~(0xFF); \
  86325. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  86326. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86327. }
  86328. #define SET_GPIO_53_dout_pwm_pad_out_bit1 { \
  86329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86330. _ezchip_macro_read_value_ &= ~(0xFF); \
  86331. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  86332. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86333. }
  86334. #define SET_GPIO_53_dout_pwm_pad_out_bit2 { \
  86335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86336. _ezchip_macro_read_value_ &= ~(0xFF); \
  86337. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  86338. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86339. }
  86340. #define SET_GPIO_53_dout_pwm_pad_out_bit3 { \
  86341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86342. _ezchip_macro_read_value_ &= ~(0xFF); \
  86343. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  86344. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86345. }
  86346. #define SET_GPIO_53_dout_pwm_pad_out_bit4 { \
  86347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86348. _ezchip_macro_read_value_ &= ~(0xFF); \
  86349. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  86350. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86351. }
  86352. #define SET_GPIO_53_dout_pwm_pad_out_bit5 { \
  86353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86354. _ezchip_macro_read_value_ &= ~(0xFF); \
  86355. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  86356. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86357. }
  86358. #define SET_GPIO_53_dout_pwm_pad_out_bit6 { \
  86359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86360. _ezchip_macro_read_value_ &= ~(0xFF); \
  86361. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  86362. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86363. }
  86364. #define SET_GPIO_53_dout_pwm_pad_out_bit7 { \
  86365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86366. _ezchip_macro_read_value_ &= ~(0xFF); \
  86367. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  86368. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86369. }
  86370. #define SET_GPIO_53_dout_pwmdac_left_out { \
  86371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86372. _ezchip_macro_read_value_ &= ~(0xFF); \
  86373. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  86374. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86375. }
  86376. #define SET_GPIO_53_dout_pwmdac_right_out { \
  86377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86378. _ezchip_macro_read_value_ &= ~(0xFF); \
  86379. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  86380. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86381. }
  86382. #define SET_GPIO_53_dout_qspi_csn1_out { \
  86383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86384. _ezchip_macro_read_value_ &= ~(0xFF); \
  86385. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  86386. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86387. }
  86388. #define SET_GPIO_53_dout_qspi_csn2_out { \
  86389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86390. _ezchip_macro_read_value_ &= ~(0xFF); \
  86391. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  86392. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86393. }
  86394. #define SET_GPIO_53_dout_qspi_csn3_out { \
  86395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86396. _ezchip_macro_read_value_ &= ~(0xFF); \
  86397. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  86398. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86399. }
  86400. #define SET_GPIO_53_dout_register23_SCFG_cmsensor_rst0 { \
  86401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86402. _ezchip_macro_read_value_ &= ~(0xFF); \
  86403. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  86404. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86405. }
  86406. #define SET_GPIO_53_dout_register23_SCFG_cmsensor_rst1 { \
  86407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86408. _ezchip_macro_read_value_ &= ~(0xFF); \
  86409. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  86410. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86411. }
  86412. #define SET_GPIO_53_dout_register32_SCFG_gmac_phy_rstn { \
  86413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86414. _ezchip_macro_read_value_ &= ~(0xFF); \
  86415. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  86416. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86417. }
  86418. #define SET_GPIO_53_dout_sdio0_pad_card_power_en { \
  86419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86420. _ezchip_macro_read_value_ &= ~(0xFF); \
  86421. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  86422. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86423. }
  86424. #define SET_GPIO_53_dout_sdio0_pad_cclk_out { \
  86425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86426. _ezchip_macro_read_value_ &= ~(0xFF); \
  86427. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  86428. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86429. }
  86430. #define SET_GPIO_53_dout_sdio0_pad_ccmd_oe { \
  86431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86432. _ezchip_macro_read_value_ &= ~(0xFF); \
  86433. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  86434. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86435. }
  86436. #define SET_GPIO_53_dout_sdio0_pad_ccmd_out { \
  86437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86438. _ezchip_macro_read_value_ &= ~(0xFF); \
  86439. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  86440. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86441. }
  86442. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit0 { \
  86443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86444. _ezchip_macro_read_value_ &= ~(0xFF); \
  86445. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  86446. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86447. }
  86448. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit1 { \
  86449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86450. _ezchip_macro_read_value_ &= ~(0xFF); \
  86451. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  86452. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86453. }
  86454. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit2 { \
  86455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86456. _ezchip_macro_read_value_ &= ~(0xFF); \
  86457. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  86458. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86459. }
  86460. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit3 { \
  86461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86462. _ezchip_macro_read_value_ &= ~(0xFF); \
  86463. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  86464. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86465. }
  86466. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit4 { \
  86467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86468. _ezchip_macro_read_value_ &= ~(0xFF); \
  86469. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  86470. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86471. }
  86472. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit5 { \
  86473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86474. _ezchip_macro_read_value_ &= ~(0xFF); \
  86475. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  86476. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86477. }
  86478. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit6 { \
  86479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86480. _ezchip_macro_read_value_ &= ~(0xFF); \
  86481. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  86482. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86483. }
  86484. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit7 { \
  86485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86486. _ezchip_macro_read_value_ &= ~(0xFF); \
  86487. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  86488. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86489. }
  86490. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit0 { \
  86491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86492. _ezchip_macro_read_value_ &= ~(0xFF); \
  86493. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  86494. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86495. }
  86496. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit1 { \
  86497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86498. _ezchip_macro_read_value_ &= ~(0xFF); \
  86499. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  86500. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86501. }
  86502. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit2 { \
  86503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86504. _ezchip_macro_read_value_ &= ~(0xFF); \
  86505. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  86506. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86507. }
  86508. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit3 { \
  86509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86510. _ezchip_macro_read_value_ &= ~(0xFF); \
  86511. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  86512. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86513. }
  86514. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit4 { \
  86515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86516. _ezchip_macro_read_value_ &= ~(0xFF); \
  86517. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  86518. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86519. }
  86520. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit5 { \
  86521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86522. _ezchip_macro_read_value_ &= ~(0xFF); \
  86523. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  86524. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86525. }
  86526. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit6 { \
  86527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86528. _ezchip_macro_read_value_ &= ~(0xFF); \
  86529. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  86530. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86531. }
  86532. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit7 { \
  86533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86534. _ezchip_macro_read_value_ &= ~(0xFF); \
  86535. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  86536. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86537. }
  86538. #define SET_GPIO_53_dout_sdio0_pad_rst_n { \
  86539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86540. _ezchip_macro_read_value_ &= ~(0xFF); \
  86541. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  86542. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86543. }
  86544. #define SET_GPIO_53_dout_sdio1_pad_card_power_en { \
  86545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86546. _ezchip_macro_read_value_ &= ~(0xFF); \
  86547. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  86548. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86549. }
  86550. #define SET_GPIO_53_dout_sdio1_pad_cclk_out { \
  86551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86552. _ezchip_macro_read_value_ &= ~(0xFF); \
  86553. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  86554. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86555. }
  86556. #define SET_GPIO_53_dout_sdio1_pad_ccmd_oe { \
  86557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86558. _ezchip_macro_read_value_ &= ~(0xFF); \
  86559. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  86560. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86561. }
  86562. #define SET_GPIO_53_dout_sdio1_pad_ccmd_out { \
  86563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86564. _ezchip_macro_read_value_ &= ~(0xFF); \
  86565. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  86566. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86567. }
  86568. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit0 { \
  86569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86570. _ezchip_macro_read_value_ &= ~(0xFF); \
  86571. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  86572. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86573. }
  86574. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit1 { \
  86575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86576. _ezchip_macro_read_value_ &= ~(0xFF); \
  86577. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  86578. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86579. }
  86580. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit2 { \
  86581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86582. _ezchip_macro_read_value_ &= ~(0xFF); \
  86583. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  86584. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86585. }
  86586. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit3 { \
  86587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86588. _ezchip_macro_read_value_ &= ~(0xFF); \
  86589. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  86590. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86591. }
  86592. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit4 { \
  86593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86594. _ezchip_macro_read_value_ &= ~(0xFF); \
  86595. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  86596. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86597. }
  86598. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit5 { \
  86599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86600. _ezchip_macro_read_value_ &= ~(0xFF); \
  86601. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  86602. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86603. }
  86604. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit6 { \
  86605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86606. _ezchip_macro_read_value_ &= ~(0xFF); \
  86607. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  86608. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86609. }
  86610. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit7 { \
  86611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86612. _ezchip_macro_read_value_ &= ~(0xFF); \
  86613. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  86614. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86615. }
  86616. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit0 { \
  86617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86618. _ezchip_macro_read_value_ &= ~(0xFF); \
  86619. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  86620. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86621. }
  86622. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit1 { \
  86623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86624. _ezchip_macro_read_value_ &= ~(0xFF); \
  86625. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  86626. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86627. }
  86628. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit2 { \
  86629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86630. _ezchip_macro_read_value_ &= ~(0xFF); \
  86631. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  86632. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86633. }
  86634. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit3 { \
  86635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86636. _ezchip_macro_read_value_ &= ~(0xFF); \
  86637. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  86638. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86639. }
  86640. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit4 { \
  86641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86642. _ezchip_macro_read_value_ &= ~(0xFF); \
  86643. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  86644. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86645. }
  86646. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit5 { \
  86647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86648. _ezchip_macro_read_value_ &= ~(0xFF); \
  86649. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  86650. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86651. }
  86652. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit6 { \
  86653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86654. _ezchip_macro_read_value_ &= ~(0xFF); \
  86655. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  86656. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86657. }
  86658. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit7 { \
  86659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86660. _ezchip_macro_read_value_ &= ~(0xFF); \
  86661. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  86662. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86663. }
  86664. #define SET_GPIO_53_dout_sdio1_pad_rst_n { \
  86665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86666. _ezchip_macro_read_value_ &= ~(0xFF); \
  86667. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  86668. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86669. }
  86670. #define SET_GPIO_53_dout_spdif_tx_sdout { \
  86671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86672. _ezchip_macro_read_value_ &= ~(0xFF); \
  86673. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  86674. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86675. }
  86676. #define SET_GPIO_53_dout_spdif_tx_sdout_oen { \
  86677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86678. _ezchip_macro_read_value_ &= ~(0xFF); \
  86679. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  86680. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86681. }
  86682. #define SET_GPIO_53_dout_spi0_pad_oe_n { \
  86683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86684. _ezchip_macro_read_value_ &= ~(0xFF); \
  86685. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  86686. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86687. }
  86688. #define SET_GPIO_53_dout_spi0_pad_sck_out { \
  86689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86690. _ezchip_macro_read_value_ &= ~(0xFF); \
  86691. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  86692. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86693. }
  86694. #define SET_GPIO_53_dout_spi0_pad_ss_0_n { \
  86695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86696. _ezchip_macro_read_value_ &= ~(0xFF); \
  86697. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  86698. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86699. }
  86700. #define SET_GPIO_53_dout_spi0_pad_ss_1_n { \
  86701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86702. _ezchip_macro_read_value_ &= ~(0xFF); \
  86703. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  86704. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86705. }
  86706. #define SET_GPIO_53_dout_spi0_pad_txd { \
  86707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86708. _ezchip_macro_read_value_ &= ~(0xFF); \
  86709. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  86710. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86711. }
  86712. #define SET_GPIO_53_dout_spi1_pad_oe_n { \
  86713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86714. _ezchip_macro_read_value_ &= ~(0xFF); \
  86715. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  86716. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86717. }
  86718. #define SET_GPIO_53_dout_spi1_pad_sck_out { \
  86719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86720. _ezchip_macro_read_value_ &= ~(0xFF); \
  86721. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  86722. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86723. }
  86724. #define SET_GPIO_53_dout_spi1_pad_ss_0_n { \
  86725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86726. _ezchip_macro_read_value_ &= ~(0xFF); \
  86727. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  86728. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86729. }
  86730. #define SET_GPIO_53_dout_spi1_pad_ss_1_n { \
  86731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86732. _ezchip_macro_read_value_ &= ~(0xFF); \
  86733. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  86734. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86735. }
  86736. #define SET_GPIO_53_dout_spi1_pad_txd { \
  86737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86738. _ezchip_macro_read_value_ &= ~(0xFF); \
  86739. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  86740. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86741. }
  86742. #define SET_GPIO_53_dout_spi2_pad_oe_n { \
  86743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86744. _ezchip_macro_read_value_ &= ~(0xFF); \
  86745. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  86746. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86747. }
  86748. #define SET_GPIO_53_dout_spi2_pad_sck_out { \
  86749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86750. _ezchip_macro_read_value_ &= ~(0xFF); \
  86751. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  86752. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86753. }
  86754. #define SET_GPIO_53_dout_spi2_pad_ss_0_n { \
  86755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86756. _ezchip_macro_read_value_ &= ~(0xFF); \
  86757. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  86758. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86759. }
  86760. #define SET_GPIO_53_dout_spi2_pad_ss_1_n { \
  86761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86762. _ezchip_macro_read_value_ &= ~(0xFF); \
  86763. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  86764. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86765. }
  86766. #define SET_GPIO_53_dout_spi2_pad_txd { \
  86767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86768. _ezchip_macro_read_value_ &= ~(0xFF); \
  86769. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  86770. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86771. }
  86772. #define SET_GPIO_53_dout_spi2ahb_pad_oe_n_bit0 { \
  86773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86774. _ezchip_macro_read_value_ &= ~(0xFF); \
  86775. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  86776. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86777. }
  86778. #define SET_GPIO_53_dout_spi2ahb_pad_oe_n_bit1 { \
  86779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86780. _ezchip_macro_read_value_ &= ~(0xFF); \
  86781. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  86782. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86783. }
  86784. #define SET_GPIO_53_dout_spi2ahb_pad_oe_n_bit2 { \
  86785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86786. _ezchip_macro_read_value_ &= ~(0xFF); \
  86787. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  86788. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86789. }
  86790. #define SET_GPIO_53_dout_spi2ahb_pad_oe_n_bit3 { \
  86791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86792. _ezchip_macro_read_value_ &= ~(0xFF); \
  86793. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  86794. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86795. }
  86796. #define SET_GPIO_53_dout_spi2ahb_pad_txd_bit0 { \
  86797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86798. _ezchip_macro_read_value_ &= ~(0xFF); \
  86799. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  86800. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86801. }
  86802. #define SET_GPIO_53_dout_spi2ahb_pad_txd_bit1 { \
  86803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86804. _ezchip_macro_read_value_ &= ~(0xFF); \
  86805. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  86806. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86807. }
  86808. #define SET_GPIO_53_dout_spi2ahb_pad_txd_bit2 { \
  86809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86810. _ezchip_macro_read_value_ &= ~(0xFF); \
  86811. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  86812. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86813. }
  86814. #define SET_GPIO_53_dout_spi2ahb_pad_txd_bit3 { \
  86815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86816. _ezchip_macro_read_value_ &= ~(0xFF); \
  86817. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  86818. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86819. }
  86820. #define SET_GPIO_53_dout_spi3_pad_oe_n { \
  86821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86822. _ezchip_macro_read_value_ &= ~(0xFF); \
  86823. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  86824. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86825. }
  86826. #define SET_GPIO_53_dout_spi3_pad_sck_out { \
  86827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86828. _ezchip_macro_read_value_ &= ~(0xFF); \
  86829. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  86830. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86831. }
  86832. #define SET_GPIO_53_dout_spi3_pad_ss_0_n { \
  86833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86834. _ezchip_macro_read_value_ &= ~(0xFF); \
  86835. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  86836. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86837. }
  86838. #define SET_GPIO_53_dout_spi3_pad_ss_1_n { \
  86839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86840. _ezchip_macro_read_value_ &= ~(0xFF); \
  86841. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  86842. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86843. }
  86844. #define SET_GPIO_53_dout_spi3_pad_txd { \
  86845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86846. _ezchip_macro_read_value_ &= ~(0xFF); \
  86847. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  86848. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86849. }
  86850. #define SET_GPIO_53_dout_uart0_pad_dtrn { \
  86851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86852. _ezchip_macro_read_value_ &= ~(0xFF); \
  86853. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  86854. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86855. }
  86856. #define SET_GPIO_53_dout_uart0_pad_rtsn { \
  86857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86858. _ezchip_macro_read_value_ &= ~(0xFF); \
  86859. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  86860. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86861. }
  86862. #define SET_GPIO_53_dout_uart0_pad_sout { \
  86863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86864. _ezchip_macro_read_value_ &= ~(0xFF); \
  86865. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  86866. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86867. }
  86868. #define SET_GPIO_53_dout_uart1_pad_sout { \
  86869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86870. _ezchip_macro_read_value_ &= ~(0xFF); \
  86871. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  86872. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86873. }
  86874. #define SET_GPIO_53_dout_uart2_pad_dtr_n { \
  86875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86876. _ezchip_macro_read_value_ &= ~(0xFF); \
  86877. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  86878. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86879. }
  86880. #define SET_GPIO_53_dout_uart2_pad_rts_n { \
  86881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86882. _ezchip_macro_read_value_ &= ~(0xFF); \
  86883. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  86884. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86885. }
  86886. #define SET_GPIO_53_dout_uart2_pad_sout { \
  86887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86888. _ezchip_macro_read_value_ &= ~(0xFF); \
  86889. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  86890. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86891. }
  86892. #define SET_GPIO_53_dout_uart3_pad_sout { \
  86893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86894. _ezchip_macro_read_value_ &= ~(0xFF); \
  86895. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  86896. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86897. }
  86898. #define SET_GPIO_53_dout_usb_drv_bus { \
  86899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86900. _ezchip_macro_read_value_ &= ~(0xFF); \
  86901. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  86902. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86903. }
  86904. #define SET_GPIO_53_doen_reverse_(en) { \
  86905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86906. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  86907. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  86908. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86909. }
  86910. #define SET_GPIO_53_doen_LOW { \
  86911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86912. _ezchip_macro_read_value_ &= ~(0xFF); \
  86913. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  86914. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86915. }
  86916. #define SET_GPIO_53_doen_HIGH { \
  86917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86918. _ezchip_macro_read_value_ &= ~(0xFF); \
  86919. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  86920. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86921. }
  86922. #define SET_GPIO_53_doen_clk_gmac_tophyref { \
  86923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86924. _ezchip_macro_read_value_ &= ~(0xFF); \
  86925. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  86926. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86927. }
  86928. #define SET_GPIO_53_doen_cpu_jtag_tdo { \
  86929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86930. _ezchip_macro_read_value_ &= ~(0xFF); \
  86931. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  86932. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86933. }
  86934. #define SET_GPIO_53_doen_cpu_jtag_tdo_oen { \
  86935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86936. _ezchip_macro_read_value_ &= ~(0xFF); \
  86937. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  86938. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86939. }
  86940. #define SET_GPIO_53_doen_dmic_clk_out { \
  86941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86942. _ezchip_macro_read_value_ &= ~(0xFF); \
  86943. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  86944. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86945. }
  86946. #define SET_GPIO_53_doen_dsp_JTDOEn_pad { \
  86947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86948. _ezchip_macro_read_value_ &= ~(0xFF); \
  86949. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  86950. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86951. }
  86952. #define SET_GPIO_53_doen_dsp_JTDO_pad { \
  86953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86954. _ezchip_macro_read_value_ &= ~(0xFF); \
  86955. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  86956. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86957. }
  86958. #define SET_GPIO_53_doen_i2c0_pad_sck_oe { \
  86959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86960. _ezchip_macro_read_value_ &= ~(0xFF); \
  86961. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  86962. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86963. }
  86964. #define SET_GPIO_53_doen_i2c0_pad_sda_oe { \
  86965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86966. _ezchip_macro_read_value_ &= ~(0xFF); \
  86967. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  86968. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86969. }
  86970. #define SET_GPIO_53_doen_i2c1_pad_sck_oe { \
  86971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86972. _ezchip_macro_read_value_ &= ~(0xFF); \
  86973. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  86974. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86975. }
  86976. #define SET_GPIO_53_doen_i2c1_pad_sda_oe { \
  86977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86978. _ezchip_macro_read_value_ &= ~(0xFF); \
  86979. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  86980. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86981. }
  86982. #define SET_GPIO_53_doen_i2c2_pad_sck_oe { \
  86983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86984. _ezchip_macro_read_value_ &= ~(0xFF); \
  86985. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  86986. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86987. }
  86988. #define SET_GPIO_53_doen_i2c2_pad_sda_oe { \
  86989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86990. _ezchip_macro_read_value_ &= ~(0xFF); \
  86991. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  86992. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86993. }
  86994. #define SET_GPIO_53_doen_i2c3_pad_sck_oe { \
  86995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86996. _ezchip_macro_read_value_ &= ~(0xFF); \
  86997. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  86998. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86999. }
  87000. #define SET_GPIO_53_doen_i2c3_pad_sda_oe { \
  87001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87002. _ezchip_macro_read_value_ &= ~(0xFF); \
  87003. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  87004. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87005. }
  87006. #define SET_GPIO_53_doen_i2srx_bclk_out { \
  87007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87008. _ezchip_macro_read_value_ &= ~(0xFF); \
  87009. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  87010. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87011. }
  87012. #define SET_GPIO_53_doen_i2srx_bclk_out_oen { \
  87013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87014. _ezchip_macro_read_value_ &= ~(0xFF); \
  87015. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  87016. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87017. }
  87018. #define SET_GPIO_53_doen_i2srx_lrck_out { \
  87019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87020. _ezchip_macro_read_value_ &= ~(0xFF); \
  87021. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  87022. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87023. }
  87024. #define SET_GPIO_53_doen_i2srx_lrck_out_oen { \
  87025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87026. _ezchip_macro_read_value_ &= ~(0xFF); \
  87027. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  87028. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87029. }
  87030. #define SET_GPIO_53_doen_i2srx_mclk_out { \
  87031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87032. _ezchip_macro_read_value_ &= ~(0xFF); \
  87033. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  87034. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87035. }
  87036. #define SET_GPIO_53_doen_i2stx_bclk_out { \
  87037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87038. _ezchip_macro_read_value_ &= ~(0xFF); \
  87039. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  87040. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87041. }
  87042. #define SET_GPIO_53_doen_i2stx_bclk_out_oen { \
  87043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87044. _ezchip_macro_read_value_ &= ~(0xFF); \
  87045. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  87046. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87047. }
  87048. #define SET_GPIO_53_doen_i2stx_lrck_out { \
  87049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87050. _ezchip_macro_read_value_ &= ~(0xFF); \
  87051. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  87052. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87053. }
  87054. #define SET_GPIO_53_doen_i2stx_lrckout_oen { \
  87055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87056. _ezchip_macro_read_value_ &= ~(0xFF); \
  87057. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  87058. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87059. }
  87060. #define SET_GPIO_53_doen_i2stx_mclk_out { \
  87061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87062. _ezchip_macro_read_value_ &= ~(0xFF); \
  87063. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  87064. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87065. }
  87066. #define SET_GPIO_53_doen_i2stx_sdout0 { \
  87067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87068. _ezchip_macro_read_value_ &= ~(0xFF); \
  87069. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  87070. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87071. }
  87072. #define SET_GPIO_53_doen_i2stx_sdout1 { \
  87073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87074. _ezchip_macro_read_value_ &= ~(0xFF); \
  87075. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  87076. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87077. }
  87078. #define SET_GPIO_53_doen_lcd_pad_csm_n { \
  87079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87080. _ezchip_macro_read_value_ &= ~(0xFF); \
  87081. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  87082. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87083. }
  87084. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit0 { \
  87085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87086. _ezchip_macro_read_value_ &= ~(0xFF); \
  87087. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  87088. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87089. }
  87090. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit1 { \
  87091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87092. _ezchip_macro_read_value_ &= ~(0xFF); \
  87093. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  87094. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87095. }
  87096. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit2 { \
  87097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87098. _ezchip_macro_read_value_ &= ~(0xFF); \
  87099. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  87100. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87101. }
  87102. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit3 { \
  87103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87104. _ezchip_macro_read_value_ &= ~(0xFF); \
  87105. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  87106. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87107. }
  87108. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit4 { \
  87109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87110. _ezchip_macro_read_value_ &= ~(0xFF); \
  87111. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  87112. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87113. }
  87114. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit5 { \
  87115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87116. _ezchip_macro_read_value_ &= ~(0xFF); \
  87117. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  87118. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87119. }
  87120. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit6 { \
  87121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87122. _ezchip_macro_read_value_ &= ~(0xFF); \
  87123. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  87124. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87125. }
  87126. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit7 { \
  87127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87128. _ezchip_macro_read_value_ &= ~(0xFF); \
  87129. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  87130. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87131. }
  87132. #define SET_GPIO_53_doen_pwm_pad_out_bit0 { \
  87133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87134. _ezchip_macro_read_value_ &= ~(0xFF); \
  87135. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  87136. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87137. }
  87138. #define SET_GPIO_53_doen_pwm_pad_out_bit1 { \
  87139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87140. _ezchip_macro_read_value_ &= ~(0xFF); \
  87141. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  87142. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87143. }
  87144. #define SET_GPIO_53_doen_pwm_pad_out_bit2 { \
  87145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87146. _ezchip_macro_read_value_ &= ~(0xFF); \
  87147. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  87148. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87149. }
  87150. #define SET_GPIO_53_doen_pwm_pad_out_bit3 { \
  87151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87152. _ezchip_macro_read_value_ &= ~(0xFF); \
  87153. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  87154. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87155. }
  87156. #define SET_GPIO_53_doen_pwm_pad_out_bit4 { \
  87157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87158. _ezchip_macro_read_value_ &= ~(0xFF); \
  87159. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  87160. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87161. }
  87162. #define SET_GPIO_53_doen_pwm_pad_out_bit5 { \
  87163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87164. _ezchip_macro_read_value_ &= ~(0xFF); \
  87165. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  87166. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87167. }
  87168. #define SET_GPIO_53_doen_pwm_pad_out_bit6 { \
  87169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87170. _ezchip_macro_read_value_ &= ~(0xFF); \
  87171. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  87172. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87173. }
  87174. #define SET_GPIO_53_doen_pwm_pad_out_bit7 { \
  87175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87176. _ezchip_macro_read_value_ &= ~(0xFF); \
  87177. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  87178. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87179. }
  87180. #define SET_GPIO_53_doen_pwmdac_left_out { \
  87181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87182. _ezchip_macro_read_value_ &= ~(0xFF); \
  87183. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  87184. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87185. }
  87186. #define SET_GPIO_53_doen_pwmdac_right_out { \
  87187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87188. _ezchip_macro_read_value_ &= ~(0xFF); \
  87189. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  87190. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87191. }
  87192. #define SET_GPIO_53_doen_qspi_csn1_out { \
  87193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87194. _ezchip_macro_read_value_ &= ~(0xFF); \
  87195. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  87196. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87197. }
  87198. #define SET_GPIO_53_doen_qspi_csn2_out { \
  87199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87200. _ezchip_macro_read_value_ &= ~(0xFF); \
  87201. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  87202. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87203. }
  87204. #define SET_GPIO_53_doen_qspi_csn3_out { \
  87205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87206. _ezchip_macro_read_value_ &= ~(0xFF); \
  87207. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  87208. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87209. }
  87210. #define SET_GPIO_53_doen_register23_SCFG_cmsensor_rst0 { \
  87211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87212. _ezchip_macro_read_value_ &= ~(0xFF); \
  87213. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  87214. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87215. }
  87216. #define SET_GPIO_53_doen_register23_SCFG_cmsensor_rst1 { \
  87217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87218. _ezchip_macro_read_value_ &= ~(0xFF); \
  87219. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  87220. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87221. }
  87222. #define SET_GPIO_53_doen_register32_SCFG_gmac_phy_rstn { \
  87223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87224. _ezchip_macro_read_value_ &= ~(0xFF); \
  87225. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  87226. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87227. }
  87228. #define SET_GPIO_53_doen_sdio0_pad_card_power_en { \
  87229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87230. _ezchip_macro_read_value_ &= ~(0xFF); \
  87231. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  87232. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87233. }
  87234. #define SET_GPIO_53_doen_sdio0_pad_cclk_out { \
  87235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87236. _ezchip_macro_read_value_ &= ~(0xFF); \
  87237. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  87238. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87239. }
  87240. #define SET_GPIO_53_doen_sdio0_pad_ccmd_oe { \
  87241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87242. _ezchip_macro_read_value_ &= ~(0xFF); \
  87243. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  87244. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87245. }
  87246. #define SET_GPIO_53_doen_sdio0_pad_ccmd_out { \
  87247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87248. _ezchip_macro_read_value_ &= ~(0xFF); \
  87249. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  87250. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87251. }
  87252. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit0 { \
  87253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87254. _ezchip_macro_read_value_ &= ~(0xFF); \
  87255. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  87256. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87257. }
  87258. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit1 { \
  87259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87260. _ezchip_macro_read_value_ &= ~(0xFF); \
  87261. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  87262. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87263. }
  87264. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit2 { \
  87265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87266. _ezchip_macro_read_value_ &= ~(0xFF); \
  87267. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  87268. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87269. }
  87270. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit3 { \
  87271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87272. _ezchip_macro_read_value_ &= ~(0xFF); \
  87273. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  87274. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87275. }
  87276. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit4 { \
  87277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87278. _ezchip_macro_read_value_ &= ~(0xFF); \
  87279. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  87280. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87281. }
  87282. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit5 { \
  87283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87284. _ezchip_macro_read_value_ &= ~(0xFF); \
  87285. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  87286. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87287. }
  87288. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit6 { \
  87289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87290. _ezchip_macro_read_value_ &= ~(0xFF); \
  87291. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  87292. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87293. }
  87294. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit7 { \
  87295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87296. _ezchip_macro_read_value_ &= ~(0xFF); \
  87297. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  87298. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87299. }
  87300. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit0 { \
  87301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87302. _ezchip_macro_read_value_ &= ~(0xFF); \
  87303. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  87304. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87305. }
  87306. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit1 { \
  87307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87308. _ezchip_macro_read_value_ &= ~(0xFF); \
  87309. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  87310. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87311. }
  87312. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit2 { \
  87313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87314. _ezchip_macro_read_value_ &= ~(0xFF); \
  87315. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  87316. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87317. }
  87318. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit3 { \
  87319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87320. _ezchip_macro_read_value_ &= ~(0xFF); \
  87321. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  87322. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87323. }
  87324. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit4 { \
  87325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87326. _ezchip_macro_read_value_ &= ~(0xFF); \
  87327. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  87328. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87329. }
  87330. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit5 { \
  87331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87332. _ezchip_macro_read_value_ &= ~(0xFF); \
  87333. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  87334. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87335. }
  87336. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit6 { \
  87337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87338. _ezchip_macro_read_value_ &= ~(0xFF); \
  87339. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  87340. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87341. }
  87342. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit7 { \
  87343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87344. _ezchip_macro_read_value_ &= ~(0xFF); \
  87345. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  87346. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87347. }
  87348. #define SET_GPIO_53_doen_sdio0_pad_rst_n { \
  87349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87350. _ezchip_macro_read_value_ &= ~(0xFF); \
  87351. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  87352. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87353. }
  87354. #define SET_GPIO_53_doen_sdio1_pad_card_power_en { \
  87355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87356. _ezchip_macro_read_value_ &= ~(0xFF); \
  87357. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  87358. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87359. }
  87360. #define SET_GPIO_53_doen_sdio1_pad_cclk_out { \
  87361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87362. _ezchip_macro_read_value_ &= ~(0xFF); \
  87363. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  87364. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87365. }
  87366. #define SET_GPIO_53_doen_sdio1_pad_ccmd_oe { \
  87367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87368. _ezchip_macro_read_value_ &= ~(0xFF); \
  87369. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  87370. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87371. }
  87372. #define SET_GPIO_53_doen_sdio1_pad_ccmd_out { \
  87373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87374. _ezchip_macro_read_value_ &= ~(0xFF); \
  87375. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  87376. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87377. }
  87378. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit0 { \
  87379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87380. _ezchip_macro_read_value_ &= ~(0xFF); \
  87381. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  87382. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87383. }
  87384. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit1 { \
  87385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87386. _ezchip_macro_read_value_ &= ~(0xFF); \
  87387. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  87388. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87389. }
  87390. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit2 { \
  87391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87392. _ezchip_macro_read_value_ &= ~(0xFF); \
  87393. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  87394. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87395. }
  87396. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit3 { \
  87397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87398. _ezchip_macro_read_value_ &= ~(0xFF); \
  87399. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  87400. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87401. }
  87402. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit4 { \
  87403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87404. _ezchip_macro_read_value_ &= ~(0xFF); \
  87405. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  87406. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87407. }
  87408. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit5 { \
  87409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87410. _ezchip_macro_read_value_ &= ~(0xFF); \
  87411. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  87412. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87413. }
  87414. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit6 { \
  87415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87416. _ezchip_macro_read_value_ &= ~(0xFF); \
  87417. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  87418. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87419. }
  87420. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit7 { \
  87421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87422. _ezchip_macro_read_value_ &= ~(0xFF); \
  87423. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  87424. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87425. }
  87426. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit0 { \
  87427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87428. _ezchip_macro_read_value_ &= ~(0xFF); \
  87429. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  87430. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87431. }
  87432. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit1 { \
  87433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87434. _ezchip_macro_read_value_ &= ~(0xFF); \
  87435. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  87436. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87437. }
  87438. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit2 { \
  87439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87440. _ezchip_macro_read_value_ &= ~(0xFF); \
  87441. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  87442. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87443. }
  87444. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit3 { \
  87445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87446. _ezchip_macro_read_value_ &= ~(0xFF); \
  87447. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  87448. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87449. }
  87450. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit4 { \
  87451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87452. _ezchip_macro_read_value_ &= ~(0xFF); \
  87453. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  87454. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87455. }
  87456. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit5 { \
  87457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87458. _ezchip_macro_read_value_ &= ~(0xFF); \
  87459. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  87460. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87461. }
  87462. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit6 { \
  87463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87464. _ezchip_macro_read_value_ &= ~(0xFF); \
  87465. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  87466. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87467. }
  87468. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit7 { \
  87469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87470. _ezchip_macro_read_value_ &= ~(0xFF); \
  87471. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  87472. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87473. }
  87474. #define SET_GPIO_53_doen_sdio1_pad_rst_n { \
  87475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87476. _ezchip_macro_read_value_ &= ~(0xFF); \
  87477. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  87478. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87479. }
  87480. #define SET_GPIO_53_doen_spdif_tx_sdout { \
  87481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87482. _ezchip_macro_read_value_ &= ~(0xFF); \
  87483. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  87484. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87485. }
  87486. #define SET_GPIO_53_doen_spdif_tx_sdout_oen { \
  87487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87488. _ezchip_macro_read_value_ &= ~(0xFF); \
  87489. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  87490. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87491. }
  87492. #define SET_GPIO_53_doen_spi0_pad_oe_n { \
  87493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87494. _ezchip_macro_read_value_ &= ~(0xFF); \
  87495. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  87496. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87497. }
  87498. #define SET_GPIO_53_doen_spi0_pad_sck_out { \
  87499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87500. _ezchip_macro_read_value_ &= ~(0xFF); \
  87501. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  87502. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87503. }
  87504. #define SET_GPIO_53_doen_spi0_pad_ss_0_n { \
  87505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87506. _ezchip_macro_read_value_ &= ~(0xFF); \
  87507. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  87508. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87509. }
  87510. #define SET_GPIO_53_doen_spi0_pad_ss_1_n { \
  87511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87512. _ezchip_macro_read_value_ &= ~(0xFF); \
  87513. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  87514. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87515. }
  87516. #define SET_GPIO_53_doen_spi0_pad_txd { \
  87517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87518. _ezchip_macro_read_value_ &= ~(0xFF); \
  87519. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  87520. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87521. }
  87522. #define SET_GPIO_53_doen_spi1_pad_oe_n { \
  87523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87524. _ezchip_macro_read_value_ &= ~(0xFF); \
  87525. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  87526. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87527. }
  87528. #define SET_GPIO_53_doen_spi1_pad_sck_out { \
  87529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87530. _ezchip_macro_read_value_ &= ~(0xFF); \
  87531. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  87532. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87533. }
  87534. #define SET_GPIO_53_doen_spi1_pad_ss_0_n { \
  87535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87536. _ezchip_macro_read_value_ &= ~(0xFF); \
  87537. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  87538. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87539. }
  87540. #define SET_GPIO_53_doen_spi1_pad_ss_1_n { \
  87541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87542. _ezchip_macro_read_value_ &= ~(0xFF); \
  87543. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  87544. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87545. }
  87546. #define SET_GPIO_53_doen_spi1_pad_txd { \
  87547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87548. _ezchip_macro_read_value_ &= ~(0xFF); \
  87549. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  87550. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87551. }
  87552. #define SET_GPIO_53_doen_spi2_pad_oe_n { \
  87553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87554. _ezchip_macro_read_value_ &= ~(0xFF); \
  87555. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  87556. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87557. }
  87558. #define SET_GPIO_53_doen_spi2_pad_sck_out { \
  87559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87560. _ezchip_macro_read_value_ &= ~(0xFF); \
  87561. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  87562. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87563. }
  87564. #define SET_GPIO_53_doen_spi2_pad_ss_0_n { \
  87565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87566. _ezchip_macro_read_value_ &= ~(0xFF); \
  87567. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  87568. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87569. }
  87570. #define SET_GPIO_53_doen_spi2_pad_ss_1_n { \
  87571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87572. _ezchip_macro_read_value_ &= ~(0xFF); \
  87573. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  87574. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87575. }
  87576. #define SET_GPIO_53_doen_spi2_pad_txd { \
  87577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87578. _ezchip_macro_read_value_ &= ~(0xFF); \
  87579. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  87580. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87581. }
  87582. #define SET_GPIO_53_doen_spi2ahb_pad_oe_n_bit0 { \
  87583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87584. _ezchip_macro_read_value_ &= ~(0xFF); \
  87585. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  87586. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87587. }
  87588. #define SET_GPIO_53_doen_spi2ahb_pad_oe_n_bit1 { \
  87589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87590. _ezchip_macro_read_value_ &= ~(0xFF); \
  87591. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  87592. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87593. }
  87594. #define SET_GPIO_53_doen_spi2ahb_pad_oe_n_bit2 { \
  87595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87596. _ezchip_macro_read_value_ &= ~(0xFF); \
  87597. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  87598. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87599. }
  87600. #define SET_GPIO_53_doen_spi2ahb_pad_oe_n_bit3 { \
  87601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87602. _ezchip_macro_read_value_ &= ~(0xFF); \
  87603. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  87604. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87605. }
  87606. #define SET_GPIO_53_doen_spi2ahb_pad_txd_bit0 { \
  87607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87608. _ezchip_macro_read_value_ &= ~(0xFF); \
  87609. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  87610. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87611. }
  87612. #define SET_GPIO_53_doen_spi2ahb_pad_txd_bit1 { \
  87613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87614. _ezchip_macro_read_value_ &= ~(0xFF); \
  87615. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  87616. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87617. }
  87618. #define SET_GPIO_53_doen_spi2ahb_pad_txd_bit2 { \
  87619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87620. _ezchip_macro_read_value_ &= ~(0xFF); \
  87621. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  87622. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87623. }
  87624. #define SET_GPIO_53_doen_spi2ahb_pad_txd_bit3 { \
  87625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87626. _ezchip_macro_read_value_ &= ~(0xFF); \
  87627. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  87628. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87629. }
  87630. #define SET_GPIO_53_doen_spi3_pad_oe_n { \
  87631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87632. _ezchip_macro_read_value_ &= ~(0xFF); \
  87633. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  87634. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87635. }
  87636. #define SET_GPIO_53_doen_spi3_pad_sck_out { \
  87637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87638. _ezchip_macro_read_value_ &= ~(0xFF); \
  87639. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  87640. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87641. }
  87642. #define SET_GPIO_53_doen_spi3_pad_ss_0_n { \
  87643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87644. _ezchip_macro_read_value_ &= ~(0xFF); \
  87645. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  87646. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87647. }
  87648. #define SET_GPIO_53_doen_spi3_pad_ss_1_n { \
  87649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87650. _ezchip_macro_read_value_ &= ~(0xFF); \
  87651. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  87652. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87653. }
  87654. #define SET_GPIO_53_doen_spi3_pad_txd { \
  87655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87656. _ezchip_macro_read_value_ &= ~(0xFF); \
  87657. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  87658. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87659. }
  87660. #define SET_GPIO_53_doen_uart0_pad_dtrn { \
  87661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87662. _ezchip_macro_read_value_ &= ~(0xFF); \
  87663. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  87664. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87665. }
  87666. #define SET_GPIO_53_doen_uart0_pad_rtsn { \
  87667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87668. _ezchip_macro_read_value_ &= ~(0xFF); \
  87669. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  87670. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87671. }
  87672. #define SET_GPIO_53_doen_uart0_pad_sout { \
  87673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87674. _ezchip_macro_read_value_ &= ~(0xFF); \
  87675. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  87676. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87677. }
  87678. #define SET_GPIO_53_doen_uart1_pad_sout { \
  87679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87680. _ezchip_macro_read_value_ &= ~(0xFF); \
  87681. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  87682. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87683. }
  87684. #define SET_GPIO_53_doen_uart2_pad_dtr_n { \
  87685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87686. _ezchip_macro_read_value_ &= ~(0xFF); \
  87687. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  87688. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87689. }
  87690. #define SET_GPIO_53_doen_uart2_pad_rts_n { \
  87691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87692. _ezchip_macro_read_value_ &= ~(0xFF); \
  87693. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  87694. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87695. }
  87696. #define SET_GPIO_53_doen_uart2_pad_sout { \
  87697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87698. _ezchip_macro_read_value_ &= ~(0xFF); \
  87699. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  87700. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87701. }
  87702. #define SET_GPIO_53_doen_uart3_pad_sout { \
  87703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87704. _ezchip_macro_read_value_ &= ~(0xFF); \
  87705. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  87706. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87707. }
  87708. #define SET_GPIO_53_doen_usb_drv_bus { \
  87709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87710. _ezchip_macro_read_value_ &= ~(0xFF); \
  87711. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  87712. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87713. }
  87714. #define SET_GPIO_54_dout_reverse_(en) { \
  87715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87716. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  87717. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  87718. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87719. }
  87720. #define SET_GPIO_54_dout_LOW { \
  87721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87722. _ezchip_macro_read_value_ &= ~(0xFF); \
  87723. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  87724. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87725. }
  87726. #define SET_GPIO_54_dout_HIGH { \
  87727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87728. _ezchip_macro_read_value_ &= ~(0xFF); \
  87729. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  87730. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87731. }
  87732. #define SET_GPIO_54_dout_clk_gmac_tophyref { \
  87733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87734. _ezchip_macro_read_value_ &= ~(0xFF); \
  87735. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  87736. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87737. }
  87738. #define SET_GPIO_54_dout_cpu_jtag_tdo { \
  87739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87740. _ezchip_macro_read_value_ &= ~(0xFF); \
  87741. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  87742. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87743. }
  87744. #define SET_GPIO_54_dout_cpu_jtag_tdo_oen { \
  87745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87746. _ezchip_macro_read_value_ &= ~(0xFF); \
  87747. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  87748. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87749. }
  87750. #define SET_GPIO_54_dout_dmic_clk_out { \
  87751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87752. _ezchip_macro_read_value_ &= ~(0xFF); \
  87753. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  87754. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87755. }
  87756. #define SET_GPIO_54_dout_dsp_JTDOEn_pad { \
  87757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87758. _ezchip_macro_read_value_ &= ~(0xFF); \
  87759. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  87760. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87761. }
  87762. #define SET_GPIO_54_dout_dsp_JTDO_pad { \
  87763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87764. _ezchip_macro_read_value_ &= ~(0xFF); \
  87765. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  87766. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87767. }
  87768. #define SET_GPIO_54_dout_i2c0_pad_sck_oe { \
  87769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87770. _ezchip_macro_read_value_ &= ~(0xFF); \
  87771. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  87772. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87773. }
  87774. #define SET_GPIO_54_dout_i2c0_pad_sda_oe { \
  87775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87776. _ezchip_macro_read_value_ &= ~(0xFF); \
  87777. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  87778. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87779. }
  87780. #define SET_GPIO_54_dout_i2c1_pad_sck_oe { \
  87781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87782. _ezchip_macro_read_value_ &= ~(0xFF); \
  87783. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  87784. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87785. }
  87786. #define SET_GPIO_54_dout_i2c1_pad_sda_oe { \
  87787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87788. _ezchip_macro_read_value_ &= ~(0xFF); \
  87789. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  87790. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87791. }
  87792. #define SET_GPIO_54_dout_i2c2_pad_sck_oe { \
  87793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87794. _ezchip_macro_read_value_ &= ~(0xFF); \
  87795. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  87796. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87797. }
  87798. #define SET_GPIO_54_dout_i2c2_pad_sda_oe { \
  87799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87800. _ezchip_macro_read_value_ &= ~(0xFF); \
  87801. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  87802. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87803. }
  87804. #define SET_GPIO_54_dout_i2c3_pad_sck_oe { \
  87805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87806. _ezchip_macro_read_value_ &= ~(0xFF); \
  87807. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  87808. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87809. }
  87810. #define SET_GPIO_54_dout_i2c3_pad_sda_oe { \
  87811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87812. _ezchip_macro_read_value_ &= ~(0xFF); \
  87813. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  87814. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87815. }
  87816. #define SET_GPIO_54_dout_i2srx_bclk_out { \
  87817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87818. _ezchip_macro_read_value_ &= ~(0xFF); \
  87819. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  87820. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87821. }
  87822. #define SET_GPIO_54_dout_i2srx_bclk_out_oen { \
  87823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87824. _ezchip_macro_read_value_ &= ~(0xFF); \
  87825. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  87826. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87827. }
  87828. #define SET_GPIO_54_dout_i2srx_lrck_out { \
  87829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87830. _ezchip_macro_read_value_ &= ~(0xFF); \
  87831. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  87832. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87833. }
  87834. #define SET_GPIO_54_dout_i2srx_lrck_out_oen { \
  87835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87836. _ezchip_macro_read_value_ &= ~(0xFF); \
  87837. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  87838. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87839. }
  87840. #define SET_GPIO_54_dout_i2srx_mclk_out { \
  87841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87842. _ezchip_macro_read_value_ &= ~(0xFF); \
  87843. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  87844. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87845. }
  87846. #define SET_GPIO_54_dout_i2stx_bclk_out { \
  87847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87848. _ezchip_macro_read_value_ &= ~(0xFF); \
  87849. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  87850. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87851. }
  87852. #define SET_GPIO_54_dout_i2stx_bclk_out_oen { \
  87853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87854. _ezchip_macro_read_value_ &= ~(0xFF); \
  87855. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  87856. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87857. }
  87858. #define SET_GPIO_54_dout_i2stx_lrck_out { \
  87859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87860. _ezchip_macro_read_value_ &= ~(0xFF); \
  87861. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  87862. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87863. }
  87864. #define SET_GPIO_54_dout_i2stx_lrckout_oen { \
  87865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87866. _ezchip_macro_read_value_ &= ~(0xFF); \
  87867. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  87868. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87869. }
  87870. #define SET_GPIO_54_dout_i2stx_mclk_out { \
  87871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87872. _ezchip_macro_read_value_ &= ~(0xFF); \
  87873. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  87874. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87875. }
  87876. #define SET_GPIO_54_dout_i2stx_sdout0 { \
  87877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87878. _ezchip_macro_read_value_ &= ~(0xFF); \
  87879. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  87880. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87881. }
  87882. #define SET_GPIO_54_dout_i2stx_sdout1 { \
  87883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87884. _ezchip_macro_read_value_ &= ~(0xFF); \
  87885. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  87886. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87887. }
  87888. #define SET_GPIO_54_dout_lcd_pad_csm_n { \
  87889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87890. _ezchip_macro_read_value_ &= ~(0xFF); \
  87891. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  87892. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87893. }
  87894. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit0 { \
  87895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87896. _ezchip_macro_read_value_ &= ~(0xFF); \
  87897. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  87898. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87899. }
  87900. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit1 { \
  87901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87902. _ezchip_macro_read_value_ &= ~(0xFF); \
  87903. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  87904. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87905. }
  87906. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit2 { \
  87907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87908. _ezchip_macro_read_value_ &= ~(0xFF); \
  87909. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  87910. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87911. }
  87912. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit3 { \
  87913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87914. _ezchip_macro_read_value_ &= ~(0xFF); \
  87915. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  87916. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87917. }
  87918. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit4 { \
  87919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87920. _ezchip_macro_read_value_ &= ~(0xFF); \
  87921. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  87922. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87923. }
  87924. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit5 { \
  87925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87926. _ezchip_macro_read_value_ &= ~(0xFF); \
  87927. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  87928. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87929. }
  87930. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit6 { \
  87931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87932. _ezchip_macro_read_value_ &= ~(0xFF); \
  87933. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  87934. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87935. }
  87936. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit7 { \
  87937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87938. _ezchip_macro_read_value_ &= ~(0xFF); \
  87939. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  87940. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87941. }
  87942. #define SET_GPIO_54_dout_pwm_pad_out_bit0 { \
  87943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87944. _ezchip_macro_read_value_ &= ~(0xFF); \
  87945. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  87946. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87947. }
  87948. #define SET_GPIO_54_dout_pwm_pad_out_bit1 { \
  87949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87950. _ezchip_macro_read_value_ &= ~(0xFF); \
  87951. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  87952. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87953. }
  87954. #define SET_GPIO_54_dout_pwm_pad_out_bit2 { \
  87955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87956. _ezchip_macro_read_value_ &= ~(0xFF); \
  87957. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  87958. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87959. }
  87960. #define SET_GPIO_54_dout_pwm_pad_out_bit3 { \
  87961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87962. _ezchip_macro_read_value_ &= ~(0xFF); \
  87963. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  87964. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87965. }
  87966. #define SET_GPIO_54_dout_pwm_pad_out_bit4 { \
  87967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87968. _ezchip_macro_read_value_ &= ~(0xFF); \
  87969. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  87970. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87971. }
  87972. #define SET_GPIO_54_dout_pwm_pad_out_bit5 { \
  87973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87974. _ezchip_macro_read_value_ &= ~(0xFF); \
  87975. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  87976. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87977. }
  87978. #define SET_GPIO_54_dout_pwm_pad_out_bit6 { \
  87979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87980. _ezchip_macro_read_value_ &= ~(0xFF); \
  87981. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  87982. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87983. }
  87984. #define SET_GPIO_54_dout_pwm_pad_out_bit7 { \
  87985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87986. _ezchip_macro_read_value_ &= ~(0xFF); \
  87987. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  87988. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87989. }
  87990. #define SET_GPIO_54_dout_pwmdac_left_out { \
  87991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87992. _ezchip_macro_read_value_ &= ~(0xFF); \
  87993. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  87994. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87995. }
  87996. #define SET_GPIO_54_dout_pwmdac_right_out { \
  87997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87998. _ezchip_macro_read_value_ &= ~(0xFF); \
  87999. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  88000. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88001. }
  88002. #define SET_GPIO_54_dout_qspi_csn1_out { \
  88003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88004. _ezchip_macro_read_value_ &= ~(0xFF); \
  88005. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  88006. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88007. }
  88008. #define SET_GPIO_54_dout_qspi_csn2_out { \
  88009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88010. _ezchip_macro_read_value_ &= ~(0xFF); \
  88011. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  88012. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88013. }
  88014. #define SET_GPIO_54_dout_qspi_csn3_out { \
  88015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88016. _ezchip_macro_read_value_ &= ~(0xFF); \
  88017. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  88018. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88019. }
  88020. #define SET_GPIO_54_dout_register23_SCFG_cmsensor_rst0 { \
  88021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88022. _ezchip_macro_read_value_ &= ~(0xFF); \
  88023. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  88024. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88025. }
  88026. #define SET_GPIO_54_dout_register23_SCFG_cmsensor_rst1 { \
  88027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88028. _ezchip_macro_read_value_ &= ~(0xFF); \
  88029. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  88030. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88031. }
  88032. #define SET_GPIO_54_dout_register32_SCFG_gmac_phy_rstn { \
  88033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88034. _ezchip_macro_read_value_ &= ~(0xFF); \
  88035. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  88036. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88037. }
  88038. #define SET_GPIO_54_dout_sdio0_pad_card_power_en { \
  88039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88040. _ezchip_macro_read_value_ &= ~(0xFF); \
  88041. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  88042. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88043. }
  88044. #define SET_GPIO_54_dout_sdio0_pad_cclk_out { \
  88045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88046. _ezchip_macro_read_value_ &= ~(0xFF); \
  88047. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  88048. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88049. }
  88050. #define SET_GPIO_54_dout_sdio0_pad_ccmd_oe { \
  88051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88052. _ezchip_macro_read_value_ &= ~(0xFF); \
  88053. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  88054. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88055. }
  88056. #define SET_GPIO_54_dout_sdio0_pad_ccmd_out { \
  88057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88058. _ezchip_macro_read_value_ &= ~(0xFF); \
  88059. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  88060. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88061. }
  88062. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit0 { \
  88063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88064. _ezchip_macro_read_value_ &= ~(0xFF); \
  88065. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  88066. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88067. }
  88068. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit1 { \
  88069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88070. _ezchip_macro_read_value_ &= ~(0xFF); \
  88071. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  88072. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88073. }
  88074. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit2 { \
  88075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88076. _ezchip_macro_read_value_ &= ~(0xFF); \
  88077. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  88078. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88079. }
  88080. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit3 { \
  88081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88082. _ezchip_macro_read_value_ &= ~(0xFF); \
  88083. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  88084. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88085. }
  88086. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit4 { \
  88087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88088. _ezchip_macro_read_value_ &= ~(0xFF); \
  88089. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  88090. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88091. }
  88092. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit5 { \
  88093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88094. _ezchip_macro_read_value_ &= ~(0xFF); \
  88095. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  88096. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88097. }
  88098. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit6 { \
  88099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88100. _ezchip_macro_read_value_ &= ~(0xFF); \
  88101. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  88102. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88103. }
  88104. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit7 { \
  88105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88106. _ezchip_macro_read_value_ &= ~(0xFF); \
  88107. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  88108. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88109. }
  88110. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit0 { \
  88111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88112. _ezchip_macro_read_value_ &= ~(0xFF); \
  88113. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  88114. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88115. }
  88116. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit1 { \
  88117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88118. _ezchip_macro_read_value_ &= ~(0xFF); \
  88119. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  88120. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88121. }
  88122. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit2 { \
  88123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88124. _ezchip_macro_read_value_ &= ~(0xFF); \
  88125. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  88126. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88127. }
  88128. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit3 { \
  88129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88130. _ezchip_macro_read_value_ &= ~(0xFF); \
  88131. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  88132. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88133. }
  88134. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit4 { \
  88135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88136. _ezchip_macro_read_value_ &= ~(0xFF); \
  88137. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  88138. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88139. }
  88140. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit5 { \
  88141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88142. _ezchip_macro_read_value_ &= ~(0xFF); \
  88143. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  88144. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88145. }
  88146. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit6 { \
  88147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88148. _ezchip_macro_read_value_ &= ~(0xFF); \
  88149. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  88150. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88151. }
  88152. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit7 { \
  88153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88154. _ezchip_macro_read_value_ &= ~(0xFF); \
  88155. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  88156. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88157. }
  88158. #define SET_GPIO_54_dout_sdio0_pad_rst_n { \
  88159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88160. _ezchip_macro_read_value_ &= ~(0xFF); \
  88161. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  88162. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88163. }
  88164. #define SET_GPIO_54_dout_sdio1_pad_card_power_en { \
  88165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88166. _ezchip_macro_read_value_ &= ~(0xFF); \
  88167. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  88168. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88169. }
  88170. #define SET_GPIO_54_dout_sdio1_pad_cclk_out { \
  88171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88172. _ezchip_macro_read_value_ &= ~(0xFF); \
  88173. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  88174. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88175. }
  88176. #define SET_GPIO_54_dout_sdio1_pad_ccmd_oe { \
  88177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88178. _ezchip_macro_read_value_ &= ~(0xFF); \
  88179. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  88180. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88181. }
  88182. #define SET_GPIO_54_dout_sdio1_pad_ccmd_out { \
  88183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88184. _ezchip_macro_read_value_ &= ~(0xFF); \
  88185. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  88186. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88187. }
  88188. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit0 { \
  88189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88190. _ezchip_macro_read_value_ &= ~(0xFF); \
  88191. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  88192. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88193. }
  88194. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit1 { \
  88195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88196. _ezchip_macro_read_value_ &= ~(0xFF); \
  88197. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  88198. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88199. }
  88200. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit2 { \
  88201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88202. _ezchip_macro_read_value_ &= ~(0xFF); \
  88203. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  88204. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88205. }
  88206. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit3 { \
  88207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88208. _ezchip_macro_read_value_ &= ~(0xFF); \
  88209. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  88210. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88211. }
  88212. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit4 { \
  88213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88214. _ezchip_macro_read_value_ &= ~(0xFF); \
  88215. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  88216. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88217. }
  88218. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit5 { \
  88219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88220. _ezchip_macro_read_value_ &= ~(0xFF); \
  88221. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  88222. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88223. }
  88224. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit6 { \
  88225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88226. _ezchip_macro_read_value_ &= ~(0xFF); \
  88227. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  88228. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88229. }
  88230. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit7 { \
  88231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88232. _ezchip_macro_read_value_ &= ~(0xFF); \
  88233. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  88234. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88235. }
  88236. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit0 { \
  88237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88238. _ezchip_macro_read_value_ &= ~(0xFF); \
  88239. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  88240. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88241. }
  88242. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit1 { \
  88243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88244. _ezchip_macro_read_value_ &= ~(0xFF); \
  88245. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  88246. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88247. }
  88248. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit2 { \
  88249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88250. _ezchip_macro_read_value_ &= ~(0xFF); \
  88251. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  88252. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88253. }
  88254. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit3 { \
  88255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88256. _ezchip_macro_read_value_ &= ~(0xFF); \
  88257. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  88258. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88259. }
  88260. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit4 { \
  88261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88262. _ezchip_macro_read_value_ &= ~(0xFF); \
  88263. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  88264. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88265. }
  88266. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit5 { \
  88267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88268. _ezchip_macro_read_value_ &= ~(0xFF); \
  88269. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  88270. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88271. }
  88272. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit6 { \
  88273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88274. _ezchip_macro_read_value_ &= ~(0xFF); \
  88275. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  88276. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88277. }
  88278. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit7 { \
  88279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88280. _ezchip_macro_read_value_ &= ~(0xFF); \
  88281. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  88282. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88283. }
  88284. #define SET_GPIO_54_dout_sdio1_pad_rst_n { \
  88285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88286. _ezchip_macro_read_value_ &= ~(0xFF); \
  88287. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  88288. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88289. }
  88290. #define SET_GPIO_54_dout_spdif_tx_sdout { \
  88291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88292. _ezchip_macro_read_value_ &= ~(0xFF); \
  88293. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  88294. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88295. }
  88296. #define SET_GPIO_54_dout_spdif_tx_sdout_oen { \
  88297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88298. _ezchip_macro_read_value_ &= ~(0xFF); \
  88299. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  88300. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88301. }
  88302. #define SET_GPIO_54_dout_spi0_pad_oe_n { \
  88303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88304. _ezchip_macro_read_value_ &= ~(0xFF); \
  88305. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  88306. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88307. }
  88308. #define SET_GPIO_54_dout_spi0_pad_sck_out { \
  88309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88310. _ezchip_macro_read_value_ &= ~(0xFF); \
  88311. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  88312. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88313. }
  88314. #define SET_GPIO_54_dout_spi0_pad_ss_0_n { \
  88315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88316. _ezchip_macro_read_value_ &= ~(0xFF); \
  88317. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  88318. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88319. }
  88320. #define SET_GPIO_54_dout_spi0_pad_ss_1_n { \
  88321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88322. _ezchip_macro_read_value_ &= ~(0xFF); \
  88323. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  88324. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88325. }
  88326. #define SET_GPIO_54_dout_spi0_pad_txd { \
  88327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88328. _ezchip_macro_read_value_ &= ~(0xFF); \
  88329. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  88330. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88331. }
  88332. #define SET_GPIO_54_dout_spi1_pad_oe_n { \
  88333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88334. _ezchip_macro_read_value_ &= ~(0xFF); \
  88335. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  88336. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88337. }
  88338. #define SET_GPIO_54_dout_spi1_pad_sck_out { \
  88339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88340. _ezchip_macro_read_value_ &= ~(0xFF); \
  88341. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  88342. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88343. }
  88344. #define SET_GPIO_54_dout_spi1_pad_ss_0_n { \
  88345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88346. _ezchip_macro_read_value_ &= ~(0xFF); \
  88347. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  88348. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88349. }
  88350. #define SET_GPIO_54_dout_spi1_pad_ss_1_n { \
  88351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88352. _ezchip_macro_read_value_ &= ~(0xFF); \
  88353. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  88354. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88355. }
  88356. #define SET_GPIO_54_dout_spi1_pad_txd { \
  88357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88358. _ezchip_macro_read_value_ &= ~(0xFF); \
  88359. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  88360. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88361. }
  88362. #define SET_GPIO_54_dout_spi2_pad_oe_n { \
  88363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88364. _ezchip_macro_read_value_ &= ~(0xFF); \
  88365. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  88366. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88367. }
  88368. #define SET_GPIO_54_dout_spi2_pad_sck_out { \
  88369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88370. _ezchip_macro_read_value_ &= ~(0xFF); \
  88371. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  88372. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88373. }
  88374. #define SET_GPIO_54_dout_spi2_pad_ss_0_n { \
  88375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88376. _ezchip_macro_read_value_ &= ~(0xFF); \
  88377. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  88378. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88379. }
  88380. #define SET_GPIO_54_dout_spi2_pad_ss_1_n { \
  88381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88382. _ezchip_macro_read_value_ &= ~(0xFF); \
  88383. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  88384. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88385. }
  88386. #define SET_GPIO_54_dout_spi2_pad_txd { \
  88387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88388. _ezchip_macro_read_value_ &= ~(0xFF); \
  88389. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  88390. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88391. }
  88392. #define SET_GPIO_54_dout_spi2ahb_pad_oe_n_bit0 { \
  88393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88394. _ezchip_macro_read_value_ &= ~(0xFF); \
  88395. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  88396. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88397. }
  88398. #define SET_GPIO_54_dout_spi2ahb_pad_oe_n_bit1 { \
  88399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88400. _ezchip_macro_read_value_ &= ~(0xFF); \
  88401. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  88402. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88403. }
  88404. #define SET_GPIO_54_dout_spi2ahb_pad_oe_n_bit2 { \
  88405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88406. _ezchip_macro_read_value_ &= ~(0xFF); \
  88407. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  88408. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88409. }
  88410. #define SET_GPIO_54_dout_spi2ahb_pad_oe_n_bit3 { \
  88411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88412. _ezchip_macro_read_value_ &= ~(0xFF); \
  88413. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  88414. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88415. }
  88416. #define SET_GPIO_54_dout_spi2ahb_pad_txd_bit0 { \
  88417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88418. _ezchip_macro_read_value_ &= ~(0xFF); \
  88419. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  88420. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88421. }
  88422. #define SET_GPIO_54_dout_spi2ahb_pad_txd_bit1 { \
  88423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88424. _ezchip_macro_read_value_ &= ~(0xFF); \
  88425. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  88426. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88427. }
  88428. #define SET_GPIO_54_dout_spi2ahb_pad_txd_bit2 { \
  88429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88430. _ezchip_macro_read_value_ &= ~(0xFF); \
  88431. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  88432. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88433. }
  88434. #define SET_GPIO_54_dout_spi2ahb_pad_txd_bit3 { \
  88435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88436. _ezchip_macro_read_value_ &= ~(0xFF); \
  88437. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  88438. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88439. }
  88440. #define SET_GPIO_54_dout_spi3_pad_oe_n { \
  88441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88442. _ezchip_macro_read_value_ &= ~(0xFF); \
  88443. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  88444. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88445. }
  88446. #define SET_GPIO_54_dout_spi3_pad_sck_out { \
  88447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88448. _ezchip_macro_read_value_ &= ~(0xFF); \
  88449. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  88450. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88451. }
  88452. #define SET_GPIO_54_dout_spi3_pad_ss_0_n { \
  88453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88454. _ezchip_macro_read_value_ &= ~(0xFF); \
  88455. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  88456. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88457. }
  88458. #define SET_GPIO_54_dout_spi3_pad_ss_1_n { \
  88459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88460. _ezchip_macro_read_value_ &= ~(0xFF); \
  88461. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  88462. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88463. }
  88464. #define SET_GPIO_54_dout_spi3_pad_txd { \
  88465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88466. _ezchip_macro_read_value_ &= ~(0xFF); \
  88467. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  88468. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88469. }
  88470. #define SET_GPIO_54_dout_uart0_pad_dtrn { \
  88471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88472. _ezchip_macro_read_value_ &= ~(0xFF); \
  88473. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  88474. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88475. }
  88476. #define SET_GPIO_54_dout_uart0_pad_rtsn { \
  88477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88478. _ezchip_macro_read_value_ &= ~(0xFF); \
  88479. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  88480. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88481. }
  88482. #define SET_GPIO_54_dout_uart0_pad_sout { \
  88483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88484. _ezchip_macro_read_value_ &= ~(0xFF); \
  88485. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  88486. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88487. }
  88488. #define SET_GPIO_54_dout_uart1_pad_sout { \
  88489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88490. _ezchip_macro_read_value_ &= ~(0xFF); \
  88491. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  88492. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88493. }
  88494. #define SET_GPIO_54_dout_uart2_pad_dtr_n { \
  88495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88496. _ezchip_macro_read_value_ &= ~(0xFF); \
  88497. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  88498. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88499. }
  88500. #define SET_GPIO_54_dout_uart2_pad_rts_n { \
  88501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88502. _ezchip_macro_read_value_ &= ~(0xFF); \
  88503. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  88504. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88505. }
  88506. #define SET_GPIO_54_dout_uart2_pad_sout { \
  88507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88508. _ezchip_macro_read_value_ &= ~(0xFF); \
  88509. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  88510. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88511. }
  88512. #define SET_GPIO_54_dout_uart3_pad_sout { \
  88513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88514. _ezchip_macro_read_value_ &= ~(0xFF); \
  88515. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  88516. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88517. }
  88518. #define SET_GPIO_54_dout_usb_drv_bus { \
  88519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88520. _ezchip_macro_read_value_ &= ~(0xFF); \
  88521. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  88522. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88523. }
  88524. #define SET_GPIO_54_doen_reverse_(en) { \
  88525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88526. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  88527. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  88528. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88529. }
  88530. #define SET_GPIO_54_doen_LOW { \
  88531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88532. _ezchip_macro_read_value_ &= ~(0xFF); \
  88533. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  88534. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88535. }
  88536. #define SET_GPIO_54_doen_HIGH { \
  88537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88538. _ezchip_macro_read_value_ &= ~(0xFF); \
  88539. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  88540. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88541. }
  88542. #define SET_GPIO_54_doen_clk_gmac_tophyref { \
  88543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88544. _ezchip_macro_read_value_ &= ~(0xFF); \
  88545. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  88546. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88547. }
  88548. #define SET_GPIO_54_doen_cpu_jtag_tdo { \
  88549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88550. _ezchip_macro_read_value_ &= ~(0xFF); \
  88551. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  88552. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88553. }
  88554. #define SET_GPIO_54_doen_cpu_jtag_tdo_oen { \
  88555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88556. _ezchip_macro_read_value_ &= ~(0xFF); \
  88557. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  88558. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88559. }
  88560. #define SET_GPIO_54_doen_dmic_clk_out { \
  88561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88562. _ezchip_macro_read_value_ &= ~(0xFF); \
  88563. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  88564. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88565. }
  88566. #define SET_GPIO_54_doen_dsp_JTDOEn_pad { \
  88567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88568. _ezchip_macro_read_value_ &= ~(0xFF); \
  88569. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  88570. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88571. }
  88572. #define SET_GPIO_54_doen_dsp_JTDO_pad { \
  88573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88574. _ezchip_macro_read_value_ &= ~(0xFF); \
  88575. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  88576. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88577. }
  88578. #define SET_GPIO_54_doen_i2c0_pad_sck_oe { \
  88579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88580. _ezchip_macro_read_value_ &= ~(0xFF); \
  88581. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  88582. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88583. }
  88584. #define SET_GPIO_54_doen_i2c0_pad_sda_oe { \
  88585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88586. _ezchip_macro_read_value_ &= ~(0xFF); \
  88587. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  88588. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88589. }
  88590. #define SET_GPIO_54_doen_i2c1_pad_sck_oe { \
  88591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88592. _ezchip_macro_read_value_ &= ~(0xFF); \
  88593. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  88594. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88595. }
  88596. #define SET_GPIO_54_doen_i2c1_pad_sda_oe { \
  88597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88598. _ezchip_macro_read_value_ &= ~(0xFF); \
  88599. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  88600. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88601. }
  88602. #define SET_GPIO_54_doen_i2c2_pad_sck_oe { \
  88603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88604. _ezchip_macro_read_value_ &= ~(0xFF); \
  88605. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  88606. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88607. }
  88608. #define SET_GPIO_54_doen_i2c2_pad_sda_oe { \
  88609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88610. _ezchip_macro_read_value_ &= ~(0xFF); \
  88611. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  88612. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88613. }
  88614. #define SET_GPIO_54_doen_i2c3_pad_sck_oe { \
  88615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88616. _ezchip_macro_read_value_ &= ~(0xFF); \
  88617. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  88618. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88619. }
  88620. #define SET_GPIO_54_doen_i2c3_pad_sda_oe { \
  88621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88622. _ezchip_macro_read_value_ &= ~(0xFF); \
  88623. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  88624. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88625. }
  88626. #define SET_GPIO_54_doen_i2srx_bclk_out { \
  88627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88628. _ezchip_macro_read_value_ &= ~(0xFF); \
  88629. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  88630. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88631. }
  88632. #define SET_GPIO_54_doen_i2srx_bclk_out_oen { \
  88633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88634. _ezchip_macro_read_value_ &= ~(0xFF); \
  88635. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  88636. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88637. }
  88638. #define SET_GPIO_54_doen_i2srx_lrck_out { \
  88639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88640. _ezchip_macro_read_value_ &= ~(0xFF); \
  88641. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  88642. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88643. }
  88644. #define SET_GPIO_54_doen_i2srx_lrck_out_oen { \
  88645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88646. _ezchip_macro_read_value_ &= ~(0xFF); \
  88647. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  88648. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88649. }
  88650. #define SET_GPIO_54_doen_i2srx_mclk_out { \
  88651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88652. _ezchip_macro_read_value_ &= ~(0xFF); \
  88653. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  88654. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88655. }
  88656. #define SET_GPIO_54_doen_i2stx_bclk_out { \
  88657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88658. _ezchip_macro_read_value_ &= ~(0xFF); \
  88659. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  88660. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88661. }
  88662. #define SET_GPIO_54_doen_i2stx_bclk_out_oen { \
  88663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88664. _ezchip_macro_read_value_ &= ~(0xFF); \
  88665. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  88666. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88667. }
  88668. #define SET_GPIO_54_doen_i2stx_lrck_out { \
  88669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88670. _ezchip_macro_read_value_ &= ~(0xFF); \
  88671. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  88672. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88673. }
  88674. #define SET_GPIO_54_doen_i2stx_lrckout_oen { \
  88675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88676. _ezchip_macro_read_value_ &= ~(0xFF); \
  88677. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  88678. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88679. }
  88680. #define SET_GPIO_54_doen_i2stx_mclk_out { \
  88681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88682. _ezchip_macro_read_value_ &= ~(0xFF); \
  88683. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  88684. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88685. }
  88686. #define SET_GPIO_54_doen_i2stx_sdout0 { \
  88687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88688. _ezchip_macro_read_value_ &= ~(0xFF); \
  88689. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  88690. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88691. }
  88692. #define SET_GPIO_54_doen_i2stx_sdout1 { \
  88693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88694. _ezchip_macro_read_value_ &= ~(0xFF); \
  88695. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  88696. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88697. }
  88698. #define SET_GPIO_54_doen_lcd_pad_csm_n { \
  88699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88700. _ezchip_macro_read_value_ &= ~(0xFF); \
  88701. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  88702. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88703. }
  88704. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit0 { \
  88705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88706. _ezchip_macro_read_value_ &= ~(0xFF); \
  88707. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  88708. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88709. }
  88710. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit1 { \
  88711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88712. _ezchip_macro_read_value_ &= ~(0xFF); \
  88713. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  88714. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88715. }
  88716. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit2 { \
  88717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88718. _ezchip_macro_read_value_ &= ~(0xFF); \
  88719. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  88720. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88721. }
  88722. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit3 { \
  88723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88724. _ezchip_macro_read_value_ &= ~(0xFF); \
  88725. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  88726. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88727. }
  88728. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit4 { \
  88729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88730. _ezchip_macro_read_value_ &= ~(0xFF); \
  88731. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  88732. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88733. }
  88734. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit5 { \
  88735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88736. _ezchip_macro_read_value_ &= ~(0xFF); \
  88737. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  88738. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88739. }
  88740. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit6 { \
  88741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88742. _ezchip_macro_read_value_ &= ~(0xFF); \
  88743. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  88744. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88745. }
  88746. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit7 { \
  88747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88748. _ezchip_macro_read_value_ &= ~(0xFF); \
  88749. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  88750. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88751. }
  88752. #define SET_GPIO_54_doen_pwm_pad_out_bit0 { \
  88753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88754. _ezchip_macro_read_value_ &= ~(0xFF); \
  88755. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  88756. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88757. }
  88758. #define SET_GPIO_54_doen_pwm_pad_out_bit1 { \
  88759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88760. _ezchip_macro_read_value_ &= ~(0xFF); \
  88761. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  88762. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88763. }
  88764. #define SET_GPIO_54_doen_pwm_pad_out_bit2 { \
  88765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88766. _ezchip_macro_read_value_ &= ~(0xFF); \
  88767. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  88768. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88769. }
  88770. #define SET_GPIO_54_doen_pwm_pad_out_bit3 { \
  88771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88772. _ezchip_macro_read_value_ &= ~(0xFF); \
  88773. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  88774. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88775. }
  88776. #define SET_GPIO_54_doen_pwm_pad_out_bit4 { \
  88777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88778. _ezchip_macro_read_value_ &= ~(0xFF); \
  88779. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  88780. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88781. }
  88782. #define SET_GPIO_54_doen_pwm_pad_out_bit5 { \
  88783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88784. _ezchip_macro_read_value_ &= ~(0xFF); \
  88785. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  88786. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88787. }
  88788. #define SET_GPIO_54_doen_pwm_pad_out_bit6 { \
  88789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88790. _ezchip_macro_read_value_ &= ~(0xFF); \
  88791. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  88792. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88793. }
  88794. #define SET_GPIO_54_doen_pwm_pad_out_bit7 { \
  88795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88796. _ezchip_macro_read_value_ &= ~(0xFF); \
  88797. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  88798. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88799. }
  88800. #define SET_GPIO_54_doen_pwmdac_left_out { \
  88801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88802. _ezchip_macro_read_value_ &= ~(0xFF); \
  88803. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  88804. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88805. }
  88806. #define SET_GPIO_54_doen_pwmdac_right_out { \
  88807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88808. _ezchip_macro_read_value_ &= ~(0xFF); \
  88809. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  88810. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88811. }
  88812. #define SET_GPIO_54_doen_qspi_csn1_out { \
  88813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88814. _ezchip_macro_read_value_ &= ~(0xFF); \
  88815. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  88816. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88817. }
  88818. #define SET_GPIO_54_doen_qspi_csn2_out { \
  88819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88820. _ezchip_macro_read_value_ &= ~(0xFF); \
  88821. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  88822. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88823. }
  88824. #define SET_GPIO_54_doen_qspi_csn3_out { \
  88825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88826. _ezchip_macro_read_value_ &= ~(0xFF); \
  88827. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  88828. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88829. }
  88830. #define SET_GPIO_54_doen_register23_SCFG_cmsensor_rst0 { \
  88831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88832. _ezchip_macro_read_value_ &= ~(0xFF); \
  88833. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  88834. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88835. }
  88836. #define SET_GPIO_54_doen_register23_SCFG_cmsensor_rst1 { \
  88837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88838. _ezchip_macro_read_value_ &= ~(0xFF); \
  88839. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  88840. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88841. }
  88842. #define SET_GPIO_54_doen_register32_SCFG_gmac_phy_rstn { \
  88843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88844. _ezchip_macro_read_value_ &= ~(0xFF); \
  88845. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  88846. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88847. }
  88848. #define SET_GPIO_54_doen_sdio0_pad_card_power_en { \
  88849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88850. _ezchip_macro_read_value_ &= ~(0xFF); \
  88851. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  88852. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88853. }
  88854. #define SET_GPIO_54_doen_sdio0_pad_cclk_out { \
  88855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88856. _ezchip_macro_read_value_ &= ~(0xFF); \
  88857. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  88858. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88859. }
  88860. #define SET_GPIO_54_doen_sdio0_pad_ccmd_oe { \
  88861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88862. _ezchip_macro_read_value_ &= ~(0xFF); \
  88863. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  88864. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88865. }
  88866. #define SET_GPIO_54_doen_sdio0_pad_ccmd_out { \
  88867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88868. _ezchip_macro_read_value_ &= ~(0xFF); \
  88869. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  88870. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88871. }
  88872. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit0 { \
  88873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88874. _ezchip_macro_read_value_ &= ~(0xFF); \
  88875. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  88876. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88877. }
  88878. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit1 { \
  88879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88880. _ezchip_macro_read_value_ &= ~(0xFF); \
  88881. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  88882. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88883. }
  88884. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit2 { \
  88885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88886. _ezchip_macro_read_value_ &= ~(0xFF); \
  88887. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  88888. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88889. }
  88890. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit3 { \
  88891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88892. _ezchip_macro_read_value_ &= ~(0xFF); \
  88893. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  88894. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88895. }
  88896. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit4 { \
  88897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88898. _ezchip_macro_read_value_ &= ~(0xFF); \
  88899. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  88900. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88901. }
  88902. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit5 { \
  88903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88904. _ezchip_macro_read_value_ &= ~(0xFF); \
  88905. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  88906. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88907. }
  88908. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit6 { \
  88909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88910. _ezchip_macro_read_value_ &= ~(0xFF); \
  88911. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  88912. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88913. }
  88914. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit7 { \
  88915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88916. _ezchip_macro_read_value_ &= ~(0xFF); \
  88917. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  88918. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88919. }
  88920. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit0 { \
  88921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88922. _ezchip_macro_read_value_ &= ~(0xFF); \
  88923. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  88924. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88925. }
  88926. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit1 { \
  88927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88928. _ezchip_macro_read_value_ &= ~(0xFF); \
  88929. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  88930. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88931. }
  88932. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit2 { \
  88933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88934. _ezchip_macro_read_value_ &= ~(0xFF); \
  88935. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  88936. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88937. }
  88938. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit3 { \
  88939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88940. _ezchip_macro_read_value_ &= ~(0xFF); \
  88941. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  88942. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88943. }
  88944. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit4 { \
  88945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88946. _ezchip_macro_read_value_ &= ~(0xFF); \
  88947. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  88948. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88949. }
  88950. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit5 { \
  88951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88952. _ezchip_macro_read_value_ &= ~(0xFF); \
  88953. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  88954. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88955. }
  88956. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit6 { \
  88957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88958. _ezchip_macro_read_value_ &= ~(0xFF); \
  88959. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  88960. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88961. }
  88962. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit7 { \
  88963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88964. _ezchip_macro_read_value_ &= ~(0xFF); \
  88965. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  88966. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88967. }
  88968. #define SET_GPIO_54_doen_sdio0_pad_rst_n { \
  88969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88970. _ezchip_macro_read_value_ &= ~(0xFF); \
  88971. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  88972. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88973. }
  88974. #define SET_GPIO_54_doen_sdio1_pad_card_power_en { \
  88975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88976. _ezchip_macro_read_value_ &= ~(0xFF); \
  88977. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  88978. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88979. }
  88980. #define SET_GPIO_54_doen_sdio1_pad_cclk_out { \
  88981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88982. _ezchip_macro_read_value_ &= ~(0xFF); \
  88983. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  88984. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88985. }
  88986. #define SET_GPIO_54_doen_sdio1_pad_ccmd_oe { \
  88987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88988. _ezchip_macro_read_value_ &= ~(0xFF); \
  88989. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  88990. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88991. }
  88992. #define SET_GPIO_54_doen_sdio1_pad_ccmd_out { \
  88993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88994. _ezchip_macro_read_value_ &= ~(0xFF); \
  88995. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  88996. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88997. }
  88998. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit0 { \
  88999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89000. _ezchip_macro_read_value_ &= ~(0xFF); \
  89001. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  89002. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89003. }
  89004. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit1 { \
  89005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89006. _ezchip_macro_read_value_ &= ~(0xFF); \
  89007. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  89008. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89009. }
  89010. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit2 { \
  89011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89012. _ezchip_macro_read_value_ &= ~(0xFF); \
  89013. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  89014. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89015. }
  89016. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit3 { \
  89017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89018. _ezchip_macro_read_value_ &= ~(0xFF); \
  89019. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  89020. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89021. }
  89022. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit4 { \
  89023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89024. _ezchip_macro_read_value_ &= ~(0xFF); \
  89025. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  89026. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89027. }
  89028. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit5 { \
  89029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89030. _ezchip_macro_read_value_ &= ~(0xFF); \
  89031. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  89032. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89033. }
  89034. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit6 { \
  89035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89036. _ezchip_macro_read_value_ &= ~(0xFF); \
  89037. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  89038. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89039. }
  89040. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit7 { \
  89041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89042. _ezchip_macro_read_value_ &= ~(0xFF); \
  89043. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  89044. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89045. }
  89046. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit0 { \
  89047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89048. _ezchip_macro_read_value_ &= ~(0xFF); \
  89049. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  89050. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89051. }
  89052. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit1 { \
  89053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89054. _ezchip_macro_read_value_ &= ~(0xFF); \
  89055. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  89056. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89057. }
  89058. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit2 { \
  89059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89060. _ezchip_macro_read_value_ &= ~(0xFF); \
  89061. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  89062. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89063. }
  89064. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit3 { \
  89065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89066. _ezchip_macro_read_value_ &= ~(0xFF); \
  89067. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  89068. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89069. }
  89070. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit4 { \
  89071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89072. _ezchip_macro_read_value_ &= ~(0xFF); \
  89073. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  89074. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89075. }
  89076. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit5 { \
  89077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89078. _ezchip_macro_read_value_ &= ~(0xFF); \
  89079. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  89080. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89081. }
  89082. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit6 { \
  89083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89084. _ezchip_macro_read_value_ &= ~(0xFF); \
  89085. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  89086. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89087. }
  89088. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit7 { \
  89089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89090. _ezchip_macro_read_value_ &= ~(0xFF); \
  89091. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  89092. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89093. }
  89094. #define SET_GPIO_54_doen_sdio1_pad_rst_n { \
  89095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89096. _ezchip_macro_read_value_ &= ~(0xFF); \
  89097. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  89098. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89099. }
  89100. #define SET_GPIO_54_doen_spdif_tx_sdout { \
  89101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89102. _ezchip_macro_read_value_ &= ~(0xFF); \
  89103. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  89104. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89105. }
  89106. #define SET_GPIO_54_doen_spdif_tx_sdout_oen { \
  89107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89108. _ezchip_macro_read_value_ &= ~(0xFF); \
  89109. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  89110. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89111. }
  89112. #define SET_GPIO_54_doen_spi0_pad_oe_n { \
  89113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89114. _ezchip_macro_read_value_ &= ~(0xFF); \
  89115. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  89116. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89117. }
  89118. #define SET_GPIO_54_doen_spi0_pad_sck_out { \
  89119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89120. _ezchip_macro_read_value_ &= ~(0xFF); \
  89121. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  89122. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89123. }
  89124. #define SET_GPIO_54_doen_spi0_pad_ss_0_n { \
  89125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89126. _ezchip_macro_read_value_ &= ~(0xFF); \
  89127. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  89128. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89129. }
  89130. #define SET_GPIO_54_doen_spi0_pad_ss_1_n { \
  89131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89132. _ezchip_macro_read_value_ &= ~(0xFF); \
  89133. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  89134. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89135. }
  89136. #define SET_GPIO_54_doen_spi0_pad_txd { \
  89137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89138. _ezchip_macro_read_value_ &= ~(0xFF); \
  89139. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  89140. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89141. }
  89142. #define SET_GPIO_54_doen_spi1_pad_oe_n { \
  89143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89144. _ezchip_macro_read_value_ &= ~(0xFF); \
  89145. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  89146. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89147. }
  89148. #define SET_GPIO_54_doen_spi1_pad_sck_out { \
  89149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89150. _ezchip_macro_read_value_ &= ~(0xFF); \
  89151. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  89152. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89153. }
  89154. #define SET_GPIO_54_doen_spi1_pad_ss_0_n { \
  89155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89156. _ezchip_macro_read_value_ &= ~(0xFF); \
  89157. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  89158. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89159. }
  89160. #define SET_GPIO_54_doen_spi1_pad_ss_1_n { \
  89161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89162. _ezchip_macro_read_value_ &= ~(0xFF); \
  89163. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  89164. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89165. }
  89166. #define SET_GPIO_54_doen_spi1_pad_txd { \
  89167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89168. _ezchip_macro_read_value_ &= ~(0xFF); \
  89169. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  89170. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89171. }
  89172. #define SET_GPIO_54_doen_spi2_pad_oe_n { \
  89173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89174. _ezchip_macro_read_value_ &= ~(0xFF); \
  89175. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  89176. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89177. }
  89178. #define SET_GPIO_54_doen_spi2_pad_sck_out { \
  89179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89180. _ezchip_macro_read_value_ &= ~(0xFF); \
  89181. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  89182. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89183. }
  89184. #define SET_GPIO_54_doen_spi2_pad_ss_0_n { \
  89185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89186. _ezchip_macro_read_value_ &= ~(0xFF); \
  89187. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  89188. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89189. }
  89190. #define SET_GPIO_54_doen_spi2_pad_ss_1_n { \
  89191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89192. _ezchip_macro_read_value_ &= ~(0xFF); \
  89193. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  89194. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89195. }
  89196. #define SET_GPIO_54_doen_spi2_pad_txd { \
  89197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89198. _ezchip_macro_read_value_ &= ~(0xFF); \
  89199. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  89200. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89201. }
  89202. #define SET_GPIO_54_doen_spi2ahb_pad_oe_n_bit0 { \
  89203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89204. _ezchip_macro_read_value_ &= ~(0xFF); \
  89205. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  89206. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89207. }
  89208. #define SET_GPIO_54_doen_spi2ahb_pad_oe_n_bit1 { \
  89209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89210. _ezchip_macro_read_value_ &= ~(0xFF); \
  89211. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  89212. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89213. }
  89214. #define SET_GPIO_54_doen_spi2ahb_pad_oe_n_bit2 { \
  89215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89216. _ezchip_macro_read_value_ &= ~(0xFF); \
  89217. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  89218. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89219. }
  89220. #define SET_GPIO_54_doen_spi2ahb_pad_oe_n_bit3 { \
  89221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89222. _ezchip_macro_read_value_ &= ~(0xFF); \
  89223. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  89224. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89225. }
  89226. #define SET_GPIO_54_doen_spi2ahb_pad_txd_bit0 { \
  89227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89228. _ezchip_macro_read_value_ &= ~(0xFF); \
  89229. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  89230. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89231. }
  89232. #define SET_GPIO_54_doen_spi2ahb_pad_txd_bit1 { \
  89233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89234. _ezchip_macro_read_value_ &= ~(0xFF); \
  89235. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  89236. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89237. }
  89238. #define SET_GPIO_54_doen_spi2ahb_pad_txd_bit2 { \
  89239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89240. _ezchip_macro_read_value_ &= ~(0xFF); \
  89241. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  89242. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89243. }
  89244. #define SET_GPIO_54_doen_spi2ahb_pad_txd_bit3 { \
  89245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89246. _ezchip_macro_read_value_ &= ~(0xFF); \
  89247. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  89248. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89249. }
  89250. #define SET_GPIO_54_doen_spi3_pad_oe_n { \
  89251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89252. _ezchip_macro_read_value_ &= ~(0xFF); \
  89253. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  89254. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89255. }
  89256. #define SET_GPIO_54_doen_spi3_pad_sck_out { \
  89257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89258. _ezchip_macro_read_value_ &= ~(0xFF); \
  89259. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  89260. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89261. }
  89262. #define SET_GPIO_54_doen_spi3_pad_ss_0_n { \
  89263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89264. _ezchip_macro_read_value_ &= ~(0xFF); \
  89265. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  89266. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89267. }
  89268. #define SET_GPIO_54_doen_spi3_pad_ss_1_n { \
  89269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89270. _ezchip_macro_read_value_ &= ~(0xFF); \
  89271. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  89272. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89273. }
  89274. #define SET_GPIO_54_doen_spi3_pad_txd { \
  89275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89276. _ezchip_macro_read_value_ &= ~(0xFF); \
  89277. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  89278. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89279. }
  89280. #define SET_GPIO_54_doen_uart0_pad_dtrn { \
  89281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89282. _ezchip_macro_read_value_ &= ~(0xFF); \
  89283. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  89284. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89285. }
  89286. #define SET_GPIO_54_doen_uart0_pad_rtsn { \
  89287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89288. _ezchip_macro_read_value_ &= ~(0xFF); \
  89289. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  89290. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89291. }
  89292. #define SET_GPIO_54_doen_uart0_pad_sout { \
  89293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89294. _ezchip_macro_read_value_ &= ~(0xFF); \
  89295. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  89296. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89297. }
  89298. #define SET_GPIO_54_doen_uart1_pad_sout { \
  89299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89300. _ezchip_macro_read_value_ &= ~(0xFF); \
  89301. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  89302. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89303. }
  89304. #define SET_GPIO_54_doen_uart2_pad_dtr_n { \
  89305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89306. _ezchip_macro_read_value_ &= ~(0xFF); \
  89307. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  89308. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89309. }
  89310. #define SET_GPIO_54_doen_uart2_pad_rts_n { \
  89311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89312. _ezchip_macro_read_value_ &= ~(0xFF); \
  89313. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  89314. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89315. }
  89316. #define SET_GPIO_54_doen_uart2_pad_sout { \
  89317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89318. _ezchip_macro_read_value_ &= ~(0xFF); \
  89319. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  89320. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89321. }
  89322. #define SET_GPIO_54_doen_uart3_pad_sout { \
  89323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89324. _ezchip_macro_read_value_ &= ~(0xFF); \
  89325. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  89326. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89327. }
  89328. #define SET_GPIO_54_doen_usb_drv_bus { \
  89329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89330. _ezchip_macro_read_value_ &= ~(0xFF); \
  89331. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  89332. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89333. }
  89334. #define SET_GPIO_55_dout_reverse_(en) { \
  89335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89336. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  89337. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  89338. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89339. }
  89340. #define SET_GPIO_55_dout_LOW { \
  89341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89342. _ezchip_macro_read_value_ &= ~(0xFF); \
  89343. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  89344. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89345. }
  89346. #define SET_GPIO_55_dout_HIGH { \
  89347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89348. _ezchip_macro_read_value_ &= ~(0xFF); \
  89349. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  89350. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89351. }
  89352. #define SET_GPIO_55_dout_clk_gmac_tophyref { \
  89353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89354. _ezchip_macro_read_value_ &= ~(0xFF); \
  89355. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  89356. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89357. }
  89358. #define SET_GPIO_55_dout_cpu_jtag_tdo { \
  89359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89360. _ezchip_macro_read_value_ &= ~(0xFF); \
  89361. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  89362. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89363. }
  89364. #define SET_GPIO_55_dout_cpu_jtag_tdo_oen { \
  89365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89366. _ezchip_macro_read_value_ &= ~(0xFF); \
  89367. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  89368. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89369. }
  89370. #define SET_GPIO_55_dout_dmic_clk_out { \
  89371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89372. _ezchip_macro_read_value_ &= ~(0xFF); \
  89373. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  89374. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89375. }
  89376. #define SET_GPIO_55_dout_dsp_JTDOEn_pad { \
  89377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89378. _ezchip_macro_read_value_ &= ~(0xFF); \
  89379. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  89380. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89381. }
  89382. #define SET_GPIO_55_dout_dsp_JTDO_pad { \
  89383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89384. _ezchip_macro_read_value_ &= ~(0xFF); \
  89385. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  89386. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89387. }
  89388. #define SET_GPIO_55_dout_i2c0_pad_sck_oe { \
  89389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89390. _ezchip_macro_read_value_ &= ~(0xFF); \
  89391. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  89392. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89393. }
  89394. #define SET_GPIO_55_dout_i2c0_pad_sda_oe { \
  89395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89396. _ezchip_macro_read_value_ &= ~(0xFF); \
  89397. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  89398. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89399. }
  89400. #define SET_GPIO_55_dout_i2c1_pad_sck_oe { \
  89401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89402. _ezchip_macro_read_value_ &= ~(0xFF); \
  89403. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  89404. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89405. }
  89406. #define SET_GPIO_55_dout_i2c1_pad_sda_oe { \
  89407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89408. _ezchip_macro_read_value_ &= ~(0xFF); \
  89409. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  89410. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89411. }
  89412. #define SET_GPIO_55_dout_i2c2_pad_sck_oe { \
  89413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89414. _ezchip_macro_read_value_ &= ~(0xFF); \
  89415. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  89416. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89417. }
  89418. #define SET_GPIO_55_dout_i2c2_pad_sda_oe { \
  89419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89420. _ezchip_macro_read_value_ &= ~(0xFF); \
  89421. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  89422. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89423. }
  89424. #define SET_GPIO_55_dout_i2c3_pad_sck_oe { \
  89425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89426. _ezchip_macro_read_value_ &= ~(0xFF); \
  89427. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  89428. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89429. }
  89430. #define SET_GPIO_55_dout_i2c3_pad_sda_oe { \
  89431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89432. _ezchip_macro_read_value_ &= ~(0xFF); \
  89433. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  89434. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89435. }
  89436. #define SET_GPIO_55_dout_i2srx_bclk_out { \
  89437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89438. _ezchip_macro_read_value_ &= ~(0xFF); \
  89439. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  89440. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89441. }
  89442. #define SET_GPIO_55_dout_i2srx_bclk_out_oen { \
  89443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89444. _ezchip_macro_read_value_ &= ~(0xFF); \
  89445. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  89446. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89447. }
  89448. #define SET_GPIO_55_dout_i2srx_lrck_out { \
  89449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89450. _ezchip_macro_read_value_ &= ~(0xFF); \
  89451. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  89452. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89453. }
  89454. #define SET_GPIO_55_dout_i2srx_lrck_out_oen { \
  89455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89456. _ezchip_macro_read_value_ &= ~(0xFF); \
  89457. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  89458. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89459. }
  89460. #define SET_GPIO_55_dout_i2srx_mclk_out { \
  89461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89462. _ezchip_macro_read_value_ &= ~(0xFF); \
  89463. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  89464. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89465. }
  89466. #define SET_GPIO_55_dout_i2stx_bclk_out { \
  89467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89468. _ezchip_macro_read_value_ &= ~(0xFF); \
  89469. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  89470. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89471. }
  89472. #define SET_GPIO_55_dout_i2stx_bclk_out_oen { \
  89473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89474. _ezchip_macro_read_value_ &= ~(0xFF); \
  89475. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  89476. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89477. }
  89478. #define SET_GPIO_55_dout_i2stx_lrck_out { \
  89479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89480. _ezchip_macro_read_value_ &= ~(0xFF); \
  89481. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  89482. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89483. }
  89484. #define SET_GPIO_55_dout_i2stx_lrckout_oen { \
  89485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89486. _ezchip_macro_read_value_ &= ~(0xFF); \
  89487. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  89488. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89489. }
  89490. #define SET_GPIO_55_dout_i2stx_mclk_out { \
  89491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89492. _ezchip_macro_read_value_ &= ~(0xFF); \
  89493. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  89494. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89495. }
  89496. #define SET_GPIO_55_dout_i2stx_sdout0 { \
  89497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89498. _ezchip_macro_read_value_ &= ~(0xFF); \
  89499. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  89500. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89501. }
  89502. #define SET_GPIO_55_dout_i2stx_sdout1 { \
  89503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89504. _ezchip_macro_read_value_ &= ~(0xFF); \
  89505. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  89506. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89507. }
  89508. #define SET_GPIO_55_dout_lcd_pad_csm_n { \
  89509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89510. _ezchip_macro_read_value_ &= ~(0xFF); \
  89511. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  89512. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89513. }
  89514. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit0 { \
  89515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89516. _ezchip_macro_read_value_ &= ~(0xFF); \
  89517. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  89518. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89519. }
  89520. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit1 { \
  89521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89522. _ezchip_macro_read_value_ &= ~(0xFF); \
  89523. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  89524. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89525. }
  89526. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit2 { \
  89527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89528. _ezchip_macro_read_value_ &= ~(0xFF); \
  89529. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  89530. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89531. }
  89532. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit3 { \
  89533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89534. _ezchip_macro_read_value_ &= ~(0xFF); \
  89535. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  89536. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89537. }
  89538. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit4 { \
  89539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89540. _ezchip_macro_read_value_ &= ~(0xFF); \
  89541. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  89542. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89543. }
  89544. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit5 { \
  89545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89546. _ezchip_macro_read_value_ &= ~(0xFF); \
  89547. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  89548. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89549. }
  89550. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit6 { \
  89551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89552. _ezchip_macro_read_value_ &= ~(0xFF); \
  89553. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  89554. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89555. }
  89556. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit7 { \
  89557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89558. _ezchip_macro_read_value_ &= ~(0xFF); \
  89559. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  89560. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89561. }
  89562. #define SET_GPIO_55_dout_pwm_pad_out_bit0 { \
  89563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89564. _ezchip_macro_read_value_ &= ~(0xFF); \
  89565. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  89566. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89567. }
  89568. #define SET_GPIO_55_dout_pwm_pad_out_bit1 { \
  89569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89570. _ezchip_macro_read_value_ &= ~(0xFF); \
  89571. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  89572. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89573. }
  89574. #define SET_GPIO_55_dout_pwm_pad_out_bit2 { \
  89575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89576. _ezchip_macro_read_value_ &= ~(0xFF); \
  89577. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  89578. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89579. }
  89580. #define SET_GPIO_55_dout_pwm_pad_out_bit3 { \
  89581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89582. _ezchip_macro_read_value_ &= ~(0xFF); \
  89583. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  89584. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89585. }
  89586. #define SET_GPIO_55_dout_pwm_pad_out_bit4 { \
  89587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89588. _ezchip_macro_read_value_ &= ~(0xFF); \
  89589. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  89590. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89591. }
  89592. #define SET_GPIO_55_dout_pwm_pad_out_bit5 { \
  89593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89594. _ezchip_macro_read_value_ &= ~(0xFF); \
  89595. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  89596. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89597. }
  89598. #define SET_GPIO_55_dout_pwm_pad_out_bit6 { \
  89599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89600. _ezchip_macro_read_value_ &= ~(0xFF); \
  89601. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  89602. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89603. }
  89604. #define SET_GPIO_55_dout_pwm_pad_out_bit7 { \
  89605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89606. _ezchip_macro_read_value_ &= ~(0xFF); \
  89607. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  89608. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89609. }
  89610. #define SET_GPIO_55_dout_pwmdac_left_out { \
  89611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89612. _ezchip_macro_read_value_ &= ~(0xFF); \
  89613. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  89614. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89615. }
  89616. #define SET_GPIO_55_dout_pwmdac_right_out { \
  89617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89618. _ezchip_macro_read_value_ &= ~(0xFF); \
  89619. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  89620. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89621. }
  89622. #define SET_GPIO_55_dout_qspi_csn1_out { \
  89623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89624. _ezchip_macro_read_value_ &= ~(0xFF); \
  89625. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  89626. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89627. }
  89628. #define SET_GPIO_55_dout_qspi_csn2_out { \
  89629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89630. _ezchip_macro_read_value_ &= ~(0xFF); \
  89631. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  89632. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89633. }
  89634. #define SET_GPIO_55_dout_qspi_csn3_out { \
  89635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89636. _ezchip_macro_read_value_ &= ~(0xFF); \
  89637. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  89638. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89639. }
  89640. #define SET_GPIO_55_dout_register23_SCFG_cmsensor_rst0 { \
  89641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89642. _ezchip_macro_read_value_ &= ~(0xFF); \
  89643. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  89644. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89645. }
  89646. #define SET_GPIO_55_dout_register23_SCFG_cmsensor_rst1 { \
  89647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89648. _ezchip_macro_read_value_ &= ~(0xFF); \
  89649. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  89650. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89651. }
  89652. #define SET_GPIO_55_dout_register32_SCFG_gmac_phy_rstn { \
  89653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89654. _ezchip_macro_read_value_ &= ~(0xFF); \
  89655. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  89656. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89657. }
  89658. #define SET_GPIO_55_dout_sdio0_pad_card_power_en { \
  89659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89660. _ezchip_macro_read_value_ &= ~(0xFF); \
  89661. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  89662. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89663. }
  89664. #define SET_GPIO_55_dout_sdio0_pad_cclk_out { \
  89665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89666. _ezchip_macro_read_value_ &= ~(0xFF); \
  89667. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  89668. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89669. }
  89670. #define SET_GPIO_55_dout_sdio0_pad_ccmd_oe { \
  89671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89672. _ezchip_macro_read_value_ &= ~(0xFF); \
  89673. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  89674. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89675. }
  89676. #define SET_GPIO_55_dout_sdio0_pad_ccmd_out { \
  89677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89678. _ezchip_macro_read_value_ &= ~(0xFF); \
  89679. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  89680. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89681. }
  89682. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit0 { \
  89683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89684. _ezchip_macro_read_value_ &= ~(0xFF); \
  89685. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  89686. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89687. }
  89688. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit1 { \
  89689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89690. _ezchip_macro_read_value_ &= ~(0xFF); \
  89691. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  89692. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89693. }
  89694. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit2 { \
  89695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89696. _ezchip_macro_read_value_ &= ~(0xFF); \
  89697. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  89698. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89699. }
  89700. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit3 { \
  89701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89702. _ezchip_macro_read_value_ &= ~(0xFF); \
  89703. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  89704. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89705. }
  89706. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit4 { \
  89707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89708. _ezchip_macro_read_value_ &= ~(0xFF); \
  89709. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  89710. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89711. }
  89712. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit5 { \
  89713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89714. _ezchip_macro_read_value_ &= ~(0xFF); \
  89715. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  89716. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89717. }
  89718. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit6 { \
  89719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89720. _ezchip_macro_read_value_ &= ~(0xFF); \
  89721. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  89722. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89723. }
  89724. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit7 { \
  89725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89726. _ezchip_macro_read_value_ &= ~(0xFF); \
  89727. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  89728. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89729. }
  89730. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit0 { \
  89731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89732. _ezchip_macro_read_value_ &= ~(0xFF); \
  89733. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  89734. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89735. }
  89736. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit1 { \
  89737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89738. _ezchip_macro_read_value_ &= ~(0xFF); \
  89739. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  89740. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89741. }
  89742. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit2 { \
  89743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89744. _ezchip_macro_read_value_ &= ~(0xFF); \
  89745. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  89746. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89747. }
  89748. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit3 { \
  89749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89750. _ezchip_macro_read_value_ &= ~(0xFF); \
  89751. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  89752. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89753. }
  89754. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit4 { \
  89755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89756. _ezchip_macro_read_value_ &= ~(0xFF); \
  89757. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  89758. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89759. }
  89760. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit5 { \
  89761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89762. _ezchip_macro_read_value_ &= ~(0xFF); \
  89763. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  89764. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89765. }
  89766. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit6 { \
  89767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89768. _ezchip_macro_read_value_ &= ~(0xFF); \
  89769. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  89770. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89771. }
  89772. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit7 { \
  89773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89774. _ezchip_macro_read_value_ &= ~(0xFF); \
  89775. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  89776. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89777. }
  89778. #define SET_GPIO_55_dout_sdio0_pad_rst_n { \
  89779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89780. _ezchip_macro_read_value_ &= ~(0xFF); \
  89781. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  89782. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89783. }
  89784. #define SET_GPIO_55_dout_sdio1_pad_card_power_en { \
  89785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89786. _ezchip_macro_read_value_ &= ~(0xFF); \
  89787. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  89788. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89789. }
  89790. #define SET_GPIO_55_dout_sdio1_pad_cclk_out { \
  89791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89792. _ezchip_macro_read_value_ &= ~(0xFF); \
  89793. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  89794. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89795. }
  89796. #define SET_GPIO_55_dout_sdio1_pad_ccmd_oe { \
  89797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89798. _ezchip_macro_read_value_ &= ~(0xFF); \
  89799. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  89800. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89801. }
  89802. #define SET_GPIO_55_dout_sdio1_pad_ccmd_out { \
  89803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89804. _ezchip_macro_read_value_ &= ~(0xFF); \
  89805. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  89806. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89807. }
  89808. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit0 { \
  89809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89810. _ezchip_macro_read_value_ &= ~(0xFF); \
  89811. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  89812. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89813. }
  89814. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit1 { \
  89815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89816. _ezchip_macro_read_value_ &= ~(0xFF); \
  89817. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  89818. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89819. }
  89820. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit2 { \
  89821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89822. _ezchip_macro_read_value_ &= ~(0xFF); \
  89823. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  89824. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89825. }
  89826. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit3 { \
  89827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89828. _ezchip_macro_read_value_ &= ~(0xFF); \
  89829. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  89830. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89831. }
  89832. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit4 { \
  89833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89834. _ezchip_macro_read_value_ &= ~(0xFF); \
  89835. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  89836. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89837. }
  89838. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit5 { \
  89839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89840. _ezchip_macro_read_value_ &= ~(0xFF); \
  89841. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  89842. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89843. }
  89844. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit6 { \
  89845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89846. _ezchip_macro_read_value_ &= ~(0xFF); \
  89847. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  89848. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89849. }
  89850. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit7 { \
  89851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89852. _ezchip_macro_read_value_ &= ~(0xFF); \
  89853. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  89854. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89855. }
  89856. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit0 { \
  89857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89858. _ezchip_macro_read_value_ &= ~(0xFF); \
  89859. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  89860. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89861. }
  89862. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit1 { \
  89863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89864. _ezchip_macro_read_value_ &= ~(0xFF); \
  89865. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  89866. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89867. }
  89868. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit2 { \
  89869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89870. _ezchip_macro_read_value_ &= ~(0xFF); \
  89871. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  89872. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89873. }
  89874. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit3 { \
  89875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89876. _ezchip_macro_read_value_ &= ~(0xFF); \
  89877. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  89878. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89879. }
  89880. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit4 { \
  89881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89882. _ezchip_macro_read_value_ &= ~(0xFF); \
  89883. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  89884. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89885. }
  89886. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit5 { \
  89887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89888. _ezchip_macro_read_value_ &= ~(0xFF); \
  89889. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  89890. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89891. }
  89892. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit6 { \
  89893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89894. _ezchip_macro_read_value_ &= ~(0xFF); \
  89895. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  89896. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89897. }
  89898. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit7 { \
  89899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89900. _ezchip_macro_read_value_ &= ~(0xFF); \
  89901. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  89902. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89903. }
  89904. #define SET_GPIO_55_dout_sdio1_pad_rst_n { \
  89905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89906. _ezchip_macro_read_value_ &= ~(0xFF); \
  89907. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  89908. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89909. }
  89910. #define SET_GPIO_55_dout_spdif_tx_sdout { \
  89911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89912. _ezchip_macro_read_value_ &= ~(0xFF); \
  89913. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  89914. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89915. }
  89916. #define SET_GPIO_55_dout_spdif_tx_sdout_oen { \
  89917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89918. _ezchip_macro_read_value_ &= ~(0xFF); \
  89919. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  89920. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89921. }
  89922. #define SET_GPIO_55_dout_spi0_pad_oe_n { \
  89923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89924. _ezchip_macro_read_value_ &= ~(0xFF); \
  89925. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  89926. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89927. }
  89928. #define SET_GPIO_55_dout_spi0_pad_sck_out { \
  89929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89930. _ezchip_macro_read_value_ &= ~(0xFF); \
  89931. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  89932. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89933. }
  89934. #define SET_GPIO_55_dout_spi0_pad_ss_0_n { \
  89935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89936. _ezchip_macro_read_value_ &= ~(0xFF); \
  89937. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  89938. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89939. }
  89940. #define SET_GPIO_55_dout_spi0_pad_ss_1_n { \
  89941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89942. _ezchip_macro_read_value_ &= ~(0xFF); \
  89943. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  89944. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89945. }
  89946. #define SET_GPIO_55_dout_spi0_pad_txd { \
  89947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89948. _ezchip_macro_read_value_ &= ~(0xFF); \
  89949. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  89950. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89951. }
  89952. #define SET_GPIO_55_dout_spi1_pad_oe_n { \
  89953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89954. _ezchip_macro_read_value_ &= ~(0xFF); \
  89955. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  89956. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89957. }
  89958. #define SET_GPIO_55_dout_spi1_pad_sck_out { \
  89959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89960. _ezchip_macro_read_value_ &= ~(0xFF); \
  89961. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  89962. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89963. }
  89964. #define SET_GPIO_55_dout_spi1_pad_ss_0_n { \
  89965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89966. _ezchip_macro_read_value_ &= ~(0xFF); \
  89967. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  89968. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89969. }
  89970. #define SET_GPIO_55_dout_spi1_pad_ss_1_n { \
  89971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89972. _ezchip_macro_read_value_ &= ~(0xFF); \
  89973. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  89974. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89975. }
  89976. #define SET_GPIO_55_dout_spi1_pad_txd { \
  89977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89978. _ezchip_macro_read_value_ &= ~(0xFF); \
  89979. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  89980. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89981. }
  89982. #define SET_GPIO_55_dout_spi2_pad_oe_n { \
  89983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89984. _ezchip_macro_read_value_ &= ~(0xFF); \
  89985. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  89986. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89987. }
  89988. #define SET_GPIO_55_dout_spi2_pad_sck_out { \
  89989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89990. _ezchip_macro_read_value_ &= ~(0xFF); \
  89991. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  89992. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89993. }
  89994. #define SET_GPIO_55_dout_spi2_pad_ss_0_n { \
  89995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89996. _ezchip_macro_read_value_ &= ~(0xFF); \
  89997. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  89998. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89999. }
  90000. #define SET_GPIO_55_dout_spi2_pad_ss_1_n { \
  90001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90002. _ezchip_macro_read_value_ &= ~(0xFF); \
  90003. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  90004. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90005. }
  90006. #define SET_GPIO_55_dout_spi2_pad_txd { \
  90007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90008. _ezchip_macro_read_value_ &= ~(0xFF); \
  90009. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  90010. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90011. }
  90012. #define SET_GPIO_55_dout_spi2ahb_pad_oe_n_bit0 { \
  90013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90014. _ezchip_macro_read_value_ &= ~(0xFF); \
  90015. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  90016. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90017. }
  90018. #define SET_GPIO_55_dout_spi2ahb_pad_oe_n_bit1 { \
  90019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90020. _ezchip_macro_read_value_ &= ~(0xFF); \
  90021. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  90022. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90023. }
  90024. #define SET_GPIO_55_dout_spi2ahb_pad_oe_n_bit2 { \
  90025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90026. _ezchip_macro_read_value_ &= ~(0xFF); \
  90027. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  90028. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90029. }
  90030. #define SET_GPIO_55_dout_spi2ahb_pad_oe_n_bit3 { \
  90031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90032. _ezchip_macro_read_value_ &= ~(0xFF); \
  90033. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  90034. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90035. }
  90036. #define SET_GPIO_55_dout_spi2ahb_pad_txd_bit0 { \
  90037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90038. _ezchip_macro_read_value_ &= ~(0xFF); \
  90039. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  90040. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90041. }
  90042. #define SET_GPIO_55_dout_spi2ahb_pad_txd_bit1 { \
  90043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90044. _ezchip_macro_read_value_ &= ~(0xFF); \
  90045. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  90046. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90047. }
  90048. #define SET_GPIO_55_dout_spi2ahb_pad_txd_bit2 { \
  90049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90050. _ezchip_macro_read_value_ &= ~(0xFF); \
  90051. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  90052. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90053. }
  90054. #define SET_GPIO_55_dout_spi2ahb_pad_txd_bit3 { \
  90055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90056. _ezchip_macro_read_value_ &= ~(0xFF); \
  90057. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  90058. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90059. }
  90060. #define SET_GPIO_55_dout_spi3_pad_oe_n { \
  90061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90062. _ezchip_macro_read_value_ &= ~(0xFF); \
  90063. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  90064. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90065. }
  90066. #define SET_GPIO_55_dout_spi3_pad_sck_out { \
  90067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90068. _ezchip_macro_read_value_ &= ~(0xFF); \
  90069. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  90070. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90071. }
  90072. #define SET_GPIO_55_dout_spi3_pad_ss_0_n { \
  90073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90074. _ezchip_macro_read_value_ &= ~(0xFF); \
  90075. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  90076. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90077. }
  90078. #define SET_GPIO_55_dout_spi3_pad_ss_1_n { \
  90079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90080. _ezchip_macro_read_value_ &= ~(0xFF); \
  90081. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  90082. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90083. }
  90084. #define SET_GPIO_55_dout_spi3_pad_txd { \
  90085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90086. _ezchip_macro_read_value_ &= ~(0xFF); \
  90087. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  90088. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90089. }
  90090. #define SET_GPIO_55_dout_uart0_pad_dtrn { \
  90091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90092. _ezchip_macro_read_value_ &= ~(0xFF); \
  90093. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  90094. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90095. }
  90096. #define SET_GPIO_55_dout_uart0_pad_rtsn { \
  90097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90098. _ezchip_macro_read_value_ &= ~(0xFF); \
  90099. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  90100. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90101. }
  90102. #define SET_GPIO_55_dout_uart0_pad_sout { \
  90103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90104. _ezchip_macro_read_value_ &= ~(0xFF); \
  90105. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  90106. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90107. }
  90108. #define SET_GPIO_55_dout_uart1_pad_sout { \
  90109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90110. _ezchip_macro_read_value_ &= ~(0xFF); \
  90111. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  90112. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90113. }
  90114. #define SET_GPIO_55_dout_uart2_pad_dtr_n { \
  90115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90116. _ezchip_macro_read_value_ &= ~(0xFF); \
  90117. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  90118. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90119. }
  90120. #define SET_GPIO_55_dout_uart2_pad_rts_n { \
  90121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90122. _ezchip_macro_read_value_ &= ~(0xFF); \
  90123. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  90124. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90125. }
  90126. #define SET_GPIO_55_dout_uart2_pad_sout { \
  90127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90128. _ezchip_macro_read_value_ &= ~(0xFF); \
  90129. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  90130. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90131. }
  90132. #define SET_GPIO_55_dout_uart3_pad_sout { \
  90133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90134. _ezchip_macro_read_value_ &= ~(0xFF); \
  90135. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  90136. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90137. }
  90138. #define SET_GPIO_55_dout_usb_drv_bus { \
  90139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90140. _ezchip_macro_read_value_ &= ~(0xFF); \
  90141. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  90142. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90143. }
  90144. #define SET_GPIO_55_doen_reverse_(en) { \
  90145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90146. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  90147. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  90148. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90149. }
  90150. #define SET_GPIO_55_doen_LOW { \
  90151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90152. _ezchip_macro_read_value_ &= ~(0xFF); \
  90153. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  90154. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90155. }
  90156. #define SET_GPIO_55_doen_HIGH { \
  90157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90158. _ezchip_macro_read_value_ &= ~(0xFF); \
  90159. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  90160. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90161. }
  90162. #define SET_GPIO_55_doen_clk_gmac_tophyref { \
  90163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90164. _ezchip_macro_read_value_ &= ~(0xFF); \
  90165. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  90166. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90167. }
  90168. #define SET_GPIO_55_doen_cpu_jtag_tdo { \
  90169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90170. _ezchip_macro_read_value_ &= ~(0xFF); \
  90171. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  90172. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90173. }
  90174. #define SET_GPIO_55_doen_cpu_jtag_tdo_oen { \
  90175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90176. _ezchip_macro_read_value_ &= ~(0xFF); \
  90177. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  90178. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90179. }
  90180. #define SET_GPIO_55_doen_dmic_clk_out { \
  90181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90182. _ezchip_macro_read_value_ &= ~(0xFF); \
  90183. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  90184. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90185. }
  90186. #define SET_GPIO_55_doen_dsp_JTDOEn_pad { \
  90187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90188. _ezchip_macro_read_value_ &= ~(0xFF); \
  90189. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  90190. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90191. }
  90192. #define SET_GPIO_55_doen_dsp_JTDO_pad { \
  90193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90194. _ezchip_macro_read_value_ &= ~(0xFF); \
  90195. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  90196. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90197. }
  90198. #define SET_GPIO_55_doen_i2c0_pad_sck_oe { \
  90199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90200. _ezchip_macro_read_value_ &= ~(0xFF); \
  90201. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  90202. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90203. }
  90204. #define SET_GPIO_55_doen_i2c0_pad_sda_oe { \
  90205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90206. _ezchip_macro_read_value_ &= ~(0xFF); \
  90207. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  90208. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90209. }
  90210. #define SET_GPIO_55_doen_i2c1_pad_sck_oe { \
  90211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90212. _ezchip_macro_read_value_ &= ~(0xFF); \
  90213. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  90214. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90215. }
  90216. #define SET_GPIO_55_doen_i2c1_pad_sda_oe { \
  90217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90218. _ezchip_macro_read_value_ &= ~(0xFF); \
  90219. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  90220. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90221. }
  90222. #define SET_GPIO_55_doen_i2c2_pad_sck_oe { \
  90223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90224. _ezchip_macro_read_value_ &= ~(0xFF); \
  90225. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  90226. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90227. }
  90228. #define SET_GPIO_55_doen_i2c2_pad_sda_oe { \
  90229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90230. _ezchip_macro_read_value_ &= ~(0xFF); \
  90231. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  90232. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90233. }
  90234. #define SET_GPIO_55_doen_i2c3_pad_sck_oe { \
  90235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90236. _ezchip_macro_read_value_ &= ~(0xFF); \
  90237. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  90238. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90239. }
  90240. #define SET_GPIO_55_doen_i2c3_pad_sda_oe { \
  90241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90242. _ezchip_macro_read_value_ &= ~(0xFF); \
  90243. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  90244. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90245. }
  90246. #define SET_GPIO_55_doen_i2srx_bclk_out { \
  90247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90248. _ezchip_macro_read_value_ &= ~(0xFF); \
  90249. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  90250. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90251. }
  90252. #define SET_GPIO_55_doen_i2srx_bclk_out_oen { \
  90253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90254. _ezchip_macro_read_value_ &= ~(0xFF); \
  90255. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  90256. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90257. }
  90258. #define SET_GPIO_55_doen_i2srx_lrck_out { \
  90259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90260. _ezchip_macro_read_value_ &= ~(0xFF); \
  90261. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  90262. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90263. }
  90264. #define SET_GPIO_55_doen_i2srx_lrck_out_oen { \
  90265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90266. _ezchip_macro_read_value_ &= ~(0xFF); \
  90267. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  90268. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90269. }
  90270. #define SET_GPIO_55_doen_i2srx_mclk_out { \
  90271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90272. _ezchip_macro_read_value_ &= ~(0xFF); \
  90273. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  90274. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90275. }
  90276. #define SET_GPIO_55_doen_i2stx_bclk_out { \
  90277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90278. _ezchip_macro_read_value_ &= ~(0xFF); \
  90279. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  90280. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90281. }
  90282. #define SET_GPIO_55_doen_i2stx_bclk_out_oen { \
  90283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90284. _ezchip_macro_read_value_ &= ~(0xFF); \
  90285. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  90286. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90287. }
  90288. #define SET_GPIO_55_doen_i2stx_lrck_out { \
  90289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90290. _ezchip_macro_read_value_ &= ~(0xFF); \
  90291. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  90292. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90293. }
  90294. #define SET_GPIO_55_doen_i2stx_lrckout_oen { \
  90295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90296. _ezchip_macro_read_value_ &= ~(0xFF); \
  90297. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  90298. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90299. }
  90300. #define SET_GPIO_55_doen_i2stx_mclk_out { \
  90301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90302. _ezchip_macro_read_value_ &= ~(0xFF); \
  90303. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  90304. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90305. }
  90306. #define SET_GPIO_55_doen_i2stx_sdout0 { \
  90307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90308. _ezchip_macro_read_value_ &= ~(0xFF); \
  90309. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  90310. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90311. }
  90312. #define SET_GPIO_55_doen_i2stx_sdout1 { \
  90313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90314. _ezchip_macro_read_value_ &= ~(0xFF); \
  90315. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  90316. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90317. }
  90318. #define SET_GPIO_55_doen_lcd_pad_csm_n { \
  90319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90320. _ezchip_macro_read_value_ &= ~(0xFF); \
  90321. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  90322. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90323. }
  90324. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit0 { \
  90325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90326. _ezchip_macro_read_value_ &= ~(0xFF); \
  90327. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  90328. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90329. }
  90330. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit1 { \
  90331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90332. _ezchip_macro_read_value_ &= ~(0xFF); \
  90333. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  90334. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90335. }
  90336. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit2 { \
  90337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90338. _ezchip_macro_read_value_ &= ~(0xFF); \
  90339. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  90340. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90341. }
  90342. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit3 { \
  90343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90344. _ezchip_macro_read_value_ &= ~(0xFF); \
  90345. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  90346. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90347. }
  90348. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit4 { \
  90349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90350. _ezchip_macro_read_value_ &= ~(0xFF); \
  90351. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  90352. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90353. }
  90354. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit5 { \
  90355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90356. _ezchip_macro_read_value_ &= ~(0xFF); \
  90357. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  90358. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90359. }
  90360. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit6 { \
  90361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90362. _ezchip_macro_read_value_ &= ~(0xFF); \
  90363. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  90364. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90365. }
  90366. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit7 { \
  90367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90368. _ezchip_macro_read_value_ &= ~(0xFF); \
  90369. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  90370. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90371. }
  90372. #define SET_GPIO_55_doen_pwm_pad_out_bit0 { \
  90373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90374. _ezchip_macro_read_value_ &= ~(0xFF); \
  90375. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  90376. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90377. }
  90378. #define SET_GPIO_55_doen_pwm_pad_out_bit1 { \
  90379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90380. _ezchip_macro_read_value_ &= ~(0xFF); \
  90381. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  90382. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90383. }
  90384. #define SET_GPIO_55_doen_pwm_pad_out_bit2 { \
  90385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90386. _ezchip_macro_read_value_ &= ~(0xFF); \
  90387. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  90388. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90389. }
  90390. #define SET_GPIO_55_doen_pwm_pad_out_bit3 { \
  90391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90392. _ezchip_macro_read_value_ &= ~(0xFF); \
  90393. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  90394. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90395. }
  90396. #define SET_GPIO_55_doen_pwm_pad_out_bit4 { \
  90397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90398. _ezchip_macro_read_value_ &= ~(0xFF); \
  90399. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  90400. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90401. }
  90402. #define SET_GPIO_55_doen_pwm_pad_out_bit5 { \
  90403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90404. _ezchip_macro_read_value_ &= ~(0xFF); \
  90405. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  90406. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90407. }
  90408. #define SET_GPIO_55_doen_pwm_pad_out_bit6 { \
  90409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90410. _ezchip_macro_read_value_ &= ~(0xFF); \
  90411. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  90412. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90413. }
  90414. #define SET_GPIO_55_doen_pwm_pad_out_bit7 { \
  90415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90416. _ezchip_macro_read_value_ &= ~(0xFF); \
  90417. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  90418. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90419. }
  90420. #define SET_GPIO_55_doen_pwmdac_left_out { \
  90421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90422. _ezchip_macro_read_value_ &= ~(0xFF); \
  90423. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  90424. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90425. }
  90426. #define SET_GPIO_55_doen_pwmdac_right_out { \
  90427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90428. _ezchip_macro_read_value_ &= ~(0xFF); \
  90429. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  90430. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90431. }
  90432. #define SET_GPIO_55_doen_qspi_csn1_out { \
  90433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90434. _ezchip_macro_read_value_ &= ~(0xFF); \
  90435. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  90436. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90437. }
  90438. #define SET_GPIO_55_doen_qspi_csn2_out { \
  90439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90440. _ezchip_macro_read_value_ &= ~(0xFF); \
  90441. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  90442. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90443. }
  90444. #define SET_GPIO_55_doen_qspi_csn3_out { \
  90445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90446. _ezchip_macro_read_value_ &= ~(0xFF); \
  90447. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  90448. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90449. }
  90450. #define SET_GPIO_55_doen_register23_SCFG_cmsensor_rst0 { \
  90451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90452. _ezchip_macro_read_value_ &= ~(0xFF); \
  90453. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  90454. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90455. }
  90456. #define SET_GPIO_55_doen_register23_SCFG_cmsensor_rst1 { \
  90457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90458. _ezchip_macro_read_value_ &= ~(0xFF); \
  90459. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  90460. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90461. }
  90462. #define SET_GPIO_55_doen_register32_SCFG_gmac_phy_rstn { \
  90463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90464. _ezchip_macro_read_value_ &= ~(0xFF); \
  90465. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  90466. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90467. }
  90468. #define SET_GPIO_55_doen_sdio0_pad_card_power_en { \
  90469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90470. _ezchip_macro_read_value_ &= ~(0xFF); \
  90471. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  90472. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90473. }
  90474. #define SET_GPIO_55_doen_sdio0_pad_cclk_out { \
  90475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90476. _ezchip_macro_read_value_ &= ~(0xFF); \
  90477. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  90478. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90479. }
  90480. #define SET_GPIO_55_doen_sdio0_pad_ccmd_oe { \
  90481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90482. _ezchip_macro_read_value_ &= ~(0xFF); \
  90483. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  90484. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90485. }
  90486. #define SET_GPIO_55_doen_sdio0_pad_ccmd_out { \
  90487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90488. _ezchip_macro_read_value_ &= ~(0xFF); \
  90489. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  90490. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90491. }
  90492. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit0 { \
  90493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90494. _ezchip_macro_read_value_ &= ~(0xFF); \
  90495. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  90496. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90497. }
  90498. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit1 { \
  90499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90500. _ezchip_macro_read_value_ &= ~(0xFF); \
  90501. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  90502. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90503. }
  90504. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit2 { \
  90505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90506. _ezchip_macro_read_value_ &= ~(0xFF); \
  90507. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  90508. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90509. }
  90510. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit3 { \
  90511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90512. _ezchip_macro_read_value_ &= ~(0xFF); \
  90513. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  90514. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90515. }
  90516. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit4 { \
  90517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90518. _ezchip_macro_read_value_ &= ~(0xFF); \
  90519. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  90520. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90521. }
  90522. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit5 { \
  90523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90524. _ezchip_macro_read_value_ &= ~(0xFF); \
  90525. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  90526. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90527. }
  90528. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit6 { \
  90529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90530. _ezchip_macro_read_value_ &= ~(0xFF); \
  90531. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  90532. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90533. }
  90534. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit7 { \
  90535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90536. _ezchip_macro_read_value_ &= ~(0xFF); \
  90537. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  90538. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90539. }
  90540. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit0 { \
  90541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90542. _ezchip_macro_read_value_ &= ~(0xFF); \
  90543. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  90544. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90545. }
  90546. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit1 { \
  90547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90548. _ezchip_macro_read_value_ &= ~(0xFF); \
  90549. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  90550. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90551. }
  90552. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit2 { \
  90553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90554. _ezchip_macro_read_value_ &= ~(0xFF); \
  90555. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  90556. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90557. }
  90558. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit3 { \
  90559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90560. _ezchip_macro_read_value_ &= ~(0xFF); \
  90561. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  90562. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90563. }
  90564. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit4 { \
  90565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90566. _ezchip_macro_read_value_ &= ~(0xFF); \
  90567. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  90568. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90569. }
  90570. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit5 { \
  90571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90572. _ezchip_macro_read_value_ &= ~(0xFF); \
  90573. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  90574. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90575. }
  90576. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit6 { \
  90577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90578. _ezchip_macro_read_value_ &= ~(0xFF); \
  90579. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  90580. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90581. }
  90582. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit7 { \
  90583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90584. _ezchip_macro_read_value_ &= ~(0xFF); \
  90585. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  90586. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90587. }
  90588. #define SET_GPIO_55_doen_sdio0_pad_rst_n { \
  90589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90590. _ezchip_macro_read_value_ &= ~(0xFF); \
  90591. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  90592. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90593. }
  90594. #define SET_GPIO_55_doen_sdio1_pad_card_power_en { \
  90595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90596. _ezchip_macro_read_value_ &= ~(0xFF); \
  90597. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  90598. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90599. }
  90600. #define SET_GPIO_55_doen_sdio1_pad_cclk_out { \
  90601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90602. _ezchip_macro_read_value_ &= ~(0xFF); \
  90603. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  90604. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90605. }
  90606. #define SET_GPIO_55_doen_sdio1_pad_ccmd_oe { \
  90607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90608. _ezchip_macro_read_value_ &= ~(0xFF); \
  90609. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  90610. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90611. }
  90612. #define SET_GPIO_55_doen_sdio1_pad_ccmd_out { \
  90613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90614. _ezchip_macro_read_value_ &= ~(0xFF); \
  90615. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  90616. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90617. }
  90618. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit0 { \
  90619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90620. _ezchip_macro_read_value_ &= ~(0xFF); \
  90621. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  90622. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90623. }
  90624. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit1 { \
  90625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90626. _ezchip_macro_read_value_ &= ~(0xFF); \
  90627. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  90628. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90629. }
  90630. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit2 { \
  90631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90632. _ezchip_macro_read_value_ &= ~(0xFF); \
  90633. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  90634. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90635. }
  90636. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit3 { \
  90637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90638. _ezchip_macro_read_value_ &= ~(0xFF); \
  90639. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  90640. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90641. }
  90642. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit4 { \
  90643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90644. _ezchip_macro_read_value_ &= ~(0xFF); \
  90645. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  90646. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90647. }
  90648. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit5 { \
  90649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90650. _ezchip_macro_read_value_ &= ~(0xFF); \
  90651. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  90652. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90653. }
  90654. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit6 { \
  90655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90656. _ezchip_macro_read_value_ &= ~(0xFF); \
  90657. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  90658. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90659. }
  90660. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit7 { \
  90661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90662. _ezchip_macro_read_value_ &= ~(0xFF); \
  90663. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  90664. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90665. }
  90666. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit0 { \
  90667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90668. _ezchip_macro_read_value_ &= ~(0xFF); \
  90669. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  90670. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90671. }
  90672. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit1 { \
  90673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90674. _ezchip_macro_read_value_ &= ~(0xFF); \
  90675. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  90676. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90677. }
  90678. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit2 { \
  90679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90680. _ezchip_macro_read_value_ &= ~(0xFF); \
  90681. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  90682. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90683. }
  90684. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit3 { \
  90685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90686. _ezchip_macro_read_value_ &= ~(0xFF); \
  90687. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  90688. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90689. }
  90690. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit4 { \
  90691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90692. _ezchip_macro_read_value_ &= ~(0xFF); \
  90693. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  90694. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90695. }
  90696. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit5 { \
  90697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90698. _ezchip_macro_read_value_ &= ~(0xFF); \
  90699. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  90700. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90701. }
  90702. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit6 { \
  90703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90704. _ezchip_macro_read_value_ &= ~(0xFF); \
  90705. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  90706. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90707. }
  90708. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit7 { \
  90709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90710. _ezchip_macro_read_value_ &= ~(0xFF); \
  90711. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  90712. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90713. }
  90714. #define SET_GPIO_55_doen_sdio1_pad_rst_n { \
  90715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90716. _ezchip_macro_read_value_ &= ~(0xFF); \
  90717. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  90718. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90719. }
  90720. #define SET_GPIO_55_doen_spdif_tx_sdout { \
  90721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90722. _ezchip_macro_read_value_ &= ~(0xFF); \
  90723. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  90724. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90725. }
  90726. #define SET_GPIO_55_doen_spdif_tx_sdout_oen { \
  90727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90728. _ezchip_macro_read_value_ &= ~(0xFF); \
  90729. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  90730. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90731. }
  90732. #define SET_GPIO_55_doen_spi0_pad_oe_n { \
  90733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90734. _ezchip_macro_read_value_ &= ~(0xFF); \
  90735. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  90736. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90737. }
  90738. #define SET_GPIO_55_doen_spi0_pad_sck_out { \
  90739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90740. _ezchip_macro_read_value_ &= ~(0xFF); \
  90741. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  90742. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90743. }
  90744. #define SET_GPIO_55_doen_spi0_pad_ss_0_n { \
  90745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90746. _ezchip_macro_read_value_ &= ~(0xFF); \
  90747. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  90748. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90749. }
  90750. #define SET_GPIO_55_doen_spi0_pad_ss_1_n { \
  90751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90752. _ezchip_macro_read_value_ &= ~(0xFF); \
  90753. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  90754. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90755. }
  90756. #define SET_GPIO_55_doen_spi0_pad_txd { \
  90757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90758. _ezchip_macro_read_value_ &= ~(0xFF); \
  90759. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  90760. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90761. }
  90762. #define SET_GPIO_55_doen_spi1_pad_oe_n { \
  90763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90764. _ezchip_macro_read_value_ &= ~(0xFF); \
  90765. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  90766. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90767. }
  90768. #define SET_GPIO_55_doen_spi1_pad_sck_out { \
  90769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90770. _ezchip_macro_read_value_ &= ~(0xFF); \
  90771. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  90772. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90773. }
  90774. #define SET_GPIO_55_doen_spi1_pad_ss_0_n { \
  90775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90776. _ezchip_macro_read_value_ &= ~(0xFF); \
  90777. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  90778. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90779. }
  90780. #define SET_GPIO_55_doen_spi1_pad_ss_1_n { \
  90781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90782. _ezchip_macro_read_value_ &= ~(0xFF); \
  90783. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  90784. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90785. }
  90786. #define SET_GPIO_55_doen_spi1_pad_txd { \
  90787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90788. _ezchip_macro_read_value_ &= ~(0xFF); \
  90789. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  90790. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90791. }
  90792. #define SET_GPIO_55_doen_spi2_pad_oe_n { \
  90793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90794. _ezchip_macro_read_value_ &= ~(0xFF); \
  90795. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  90796. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90797. }
  90798. #define SET_GPIO_55_doen_spi2_pad_sck_out { \
  90799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90800. _ezchip_macro_read_value_ &= ~(0xFF); \
  90801. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  90802. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90803. }
  90804. #define SET_GPIO_55_doen_spi2_pad_ss_0_n { \
  90805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90806. _ezchip_macro_read_value_ &= ~(0xFF); \
  90807. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  90808. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90809. }
  90810. #define SET_GPIO_55_doen_spi2_pad_ss_1_n { \
  90811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90812. _ezchip_macro_read_value_ &= ~(0xFF); \
  90813. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  90814. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90815. }
  90816. #define SET_GPIO_55_doen_spi2_pad_txd { \
  90817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90818. _ezchip_macro_read_value_ &= ~(0xFF); \
  90819. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  90820. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90821. }
  90822. #define SET_GPIO_55_doen_spi2ahb_pad_oe_n_bit0 { \
  90823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90824. _ezchip_macro_read_value_ &= ~(0xFF); \
  90825. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  90826. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90827. }
  90828. #define SET_GPIO_55_doen_spi2ahb_pad_oe_n_bit1 { \
  90829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90830. _ezchip_macro_read_value_ &= ~(0xFF); \
  90831. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  90832. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90833. }
  90834. #define SET_GPIO_55_doen_spi2ahb_pad_oe_n_bit2 { \
  90835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90836. _ezchip_macro_read_value_ &= ~(0xFF); \
  90837. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  90838. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90839. }
  90840. #define SET_GPIO_55_doen_spi2ahb_pad_oe_n_bit3 { \
  90841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90842. _ezchip_macro_read_value_ &= ~(0xFF); \
  90843. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  90844. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90845. }
  90846. #define SET_GPIO_55_doen_spi2ahb_pad_txd_bit0 { \
  90847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90848. _ezchip_macro_read_value_ &= ~(0xFF); \
  90849. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  90850. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90851. }
  90852. #define SET_GPIO_55_doen_spi2ahb_pad_txd_bit1 { \
  90853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90854. _ezchip_macro_read_value_ &= ~(0xFF); \
  90855. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  90856. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90857. }
  90858. #define SET_GPIO_55_doen_spi2ahb_pad_txd_bit2 { \
  90859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90860. _ezchip_macro_read_value_ &= ~(0xFF); \
  90861. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  90862. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90863. }
  90864. #define SET_GPIO_55_doen_spi2ahb_pad_txd_bit3 { \
  90865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90866. _ezchip_macro_read_value_ &= ~(0xFF); \
  90867. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  90868. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90869. }
  90870. #define SET_GPIO_55_doen_spi3_pad_oe_n { \
  90871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90872. _ezchip_macro_read_value_ &= ~(0xFF); \
  90873. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  90874. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90875. }
  90876. #define SET_GPIO_55_doen_spi3_pad_sck_out { \
  90877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90878. _ezchip_macro_read_value_ &= ~(0xFF); \
  90879. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  90880. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90881. }
  90882. #define SET_GPIO_55_doen_spi3_pad_ss_0_n { \
  90883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90884. _ezchip_macro_read_value_ &= ~(0xFF); \
  90885. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  90886. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90887. }
  90888. #define SET_GPIO_55_doen_spi3_pad_ss_1_n { \
  90889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90890. _ezchip_macro_read_value_ &= ~(0xFF); \
  90891. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  90892. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90893. }
  90894. #define SET_GPIO_55_doen_spi3_pad_txd { \
  90895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90896. _ezchip_macro_read_value_ &= ~(0xFF); \
  90897. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  90898. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90899. }
  90900. #define SET_GPIO_55_doen_uart0_pad_dtrn { \
  90901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90902. _ezchip_macro_read_value_ &= ~(0xFF); \
  90903. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  90904. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90905. }
  90906. #define SET_GPIO_55_doen_uart0_pad_rtsn { \
  90907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90908. _ezchip_macro_read_value_ &= ~(0xFF); \
  90909. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  90910. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90911. }
  90912. #define SET_GPIO_55_doen_uart0_pad_sout { \
  90913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90914. _ezchip_macro_read_value_ &= ~(0xFF); \
  90915. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  90916. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90917. }
  90918. #define SET_GPIO_55_doen_uart1_pad_sout { \
  90919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90920. _ezchip_macro_read_value_ &= ~(0xFF); \
  90921. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  90922. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90923. }
  90924. #define SET_GPIO_55_doen_uart2_pad_dtr_n { \
  90925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90926. _ezchip_macro_read_value_ &= ~(0xFF); \
  90927. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  90928. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90929. }
  90930. #define SET_GPIO_55_doen_uart2_pad_rts_n { \
  90931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90932. _ezchip_macro_read_value_ &= ~(0xFF); \
  90933. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  90934. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90935. }
  90936. #define SET_GPIO_55_doen_uart2_pad_sout { \
  90937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90938. _ezchip_macro_read_value_ &= ~(0xFF); \
  90939. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  90940. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90941. }
  90942. #define SET_GPIO_55_doen_uart3_pad_sout { \
  90943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90944. _ezchip_macro_read_value_ &= ~(0xFF); \
  90945. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  90946. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90947. }
  90948. #define SET_GPIO_55_doen_usb_drv_bus { \
  90949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90950. _ezchip_macro_read_value_ &= ~(0xFF); \
  90951. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  90952. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90953. }
  90954. #define SET_GPIO_56_dout_reverse_(en) { \
  90955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90956. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  90957. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  90958. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90959. }
  90960. #define SET_GPIO_56_dout_LOW { \
  90961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90962. _ezchip_macro_read_value_ &= ~(0xFF); \
  90963. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  90964. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90965. }
  90966. #define SET_GPIO_56_dout_HIGH { \
  90967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90968. _ezchip_macro_read_value_ &= ~(0xFF); \
  90969. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  90970. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90971. }
  90972. #define SET_GPIO_56_dout_clk_gmac_tophyref { \
  90973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90974. _ezchip_macro_read_value_ &= ~(0xFF); \
  90975. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  90976. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90977. }
  90978. #define SET_GPIO_56_dout_cpu_jtag_tdo { \
  90979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90980. _ezchip_macro_read_value_ &= ~(0xFF); \
  90981. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  90982. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90983. }
  90984. #define SET_GPIO_56_dout_cpu_jtag_tdo_oen { \
  90985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90986. _ezchip_macro_read_value_ &= ~(0xFF); \
  90987. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  90988. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90989. }
  90990. #define SET_GPIO_56_dout_dmic_clk_out { \
  90991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90992. _ezchip_macro_read_value_ &= ~(0xFF); \
  90993. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  90994. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90995. }
  90996. #define SET_GPIO_56_dout_dsp_JTDOEn_pad { \
  90997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90998. _ezchip_macro_read_value_ &= ~(0xFF); \
  90999. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  91000. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91001. }
  91002. #define SET_GPIO_56_dout_dsp_JTDO_pad { \
  91003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91004. _ezchip_macro_read_value_ &= ~(0xFF); \
  91005. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  91006. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91007. }
  91008. #define SET_GPIO_56_dout_i2c0_pad_sck_oe { \
  91009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91010. _ezchip_macro_read_value_ &= ~(0xFF); \
  91011. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  91012. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91013. }
  91014. #define SET_GPIO_56_dout_i2c0_pad_sda_oe { \
  91015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91016. _ezchip_macro_read_value_ &= ~(0xFF); \
  91017. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  91018. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91019. }
  91020. #define SET_GPIO_56_dout_i2c1_pad_sck_oe { \
  91021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91022. _ezchip_macro_read_value_ &= ~(0xFF); \
  91023. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  91024. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91025. }
  91026. #define SET_GPIO_56_dout_i2c1_pad_sda_oe { \
  91027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91028. _ezchip_macro_read_value_ &= ~(0xFF); \
  91029. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  91030. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91031. }
  91032. #define SET_GPIO_56_dout_i2c2_pad_sck_oe { \
  91033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91034. _ezchip_macro_read_value_ &= ~(0xFF); \
  91035. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  91036. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91037. }
  91038. #define SET_GPIO_56_dout_i2c2_pad_sda_oe { \
  91039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91040. _ezchip_macro_read_value_ &= ~(0xFF); \
  91041. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  91042. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91043. }
  91044. #define SET_GPIO_56_dout_i2c3_pad_sck_oe { \
  91045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91046. _ezchip_macro_read_value_ &= ~(0xFF); \
  91047. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  91048. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91049. }
  91050. #define SET_GPIO_56_dout_i2c3_pad_sda_oe { \
  91051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91052. _ezchip_macro_read_value_ &= ~(0xFF); \
  91053. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  91054. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91055. }
  91056. #define SET_GPIO_56_dout_i2srx_bclk_out { \
  91057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91058. _ezchip_macro_read_value_ &= ~(0xFF); \
  91059. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  91060. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91061. }
  91062. #define SET_GPIO_56_dout_i2srx_bclk_out_oen { \
  91063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91064. _ezchip_macro_read_value_ &= ~(0xFF); \
  91065. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  91066. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91067. }
  91068. #define SET_GPIO_56_dout_i2srx_lrck_out { \
  91069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91070. _ezchip_macro_read_value_ &= ~(0xFF); \
  91071. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  91072. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91073. }
  91074. #define SET_GPIO_56_dout_i2srx_lrck_out_oen { \
  91075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91076. _ezchip_macro_read_value_ &= ~(0xFF); \
  91077. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  91078. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91079. }
  91080. #define SET_GPIO_56_dout_i2srx_mclk_out { \
  91081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91082. _ezchip_macro_read_value_ &= ~(0xFF); \
  91083. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  91084. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91085. }
  91086. #define SET_GPIO_56_dout_i2stx_bclk_out { \
  91087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91088. _ezchip_macro_read_value_ &= ~(0xFF); \
  91089. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  91090. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91091. }
  91092. #define SET_GPIO_56_dout_i2stx_bclk_out_oen { \
  91093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91094. _ezchip_macro_read_value_ &= ~(0xFF); \
  91095. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  91096. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91097. }
  91098. #define SET_GPIO_56_dout_i2stx_lrck_out { \
  91099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91100. _ezchip_macro_read_value_ &= ~(0xFF); \
  91101. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  91102. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91103. }
  91104. #define SET_GPIO_56_dout_i2stx_lrckout_oen { \
  91105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91106. _ezchip_macro_read_value_ &= ~(0xFF); \
  91107. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  91108. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91109. }
  91110. #define SET_GPIO_56_dout_i2stx_mclk_out { \
  91111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91112. _ezchip_macro_read_value_ &= ~(0xFF); \
  91113. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  91114. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91115. }
  91116. #define SET_GPIO_56_dout_i2stx_sdout0 { \
  91117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91118. _ezchip_macro_read_value_ &= ~(0xFF); \
  91119. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  91120. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91121. }
  91122. #define SET_GPIO_56_dout_i2stx_sdout1 { \
  91123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91124. _ezchip_macro_read_value_ &= ~(0xFF); \
  91125. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  91126. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91127. }
  91128. #define SET_GPIO_56_dout_lcd_pad_csm_n { \
  91129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91130. _ezchip_macro_read_value_ &= ~(0xFF); \
  91131. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  91132. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91133. }
  91134. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit0 { \
  91135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91136. _ezchip_macro_read_value_ &= ~(0xFF); \
  91137. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  91138. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91139. }
  91140. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit1 { \
  91141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91142. _ezchip_macro_read_value_ &= ~(0xFF); \
  91143. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  91144. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91145. }
  91146. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit2 { \
  91147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91148. _ezchip_macro_read_value_ &= ~(0xFF); \
  91149. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  91150. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91151. }
  91152. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit3 { \
  91153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91154. _ezchip_macro_read_value_ &= ~(0xFF); \
  91155. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  91156. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91157. }
  91158. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit4 { \
  91159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91160. _ezchip_macro_read_value_ &= ~(0xFF); \
  91161. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  91162. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91163. }
  91164. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit5 { \
  91165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91166. _ezchip_macro_read_value_ &= ~(0xFF); \
  91167. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  91168. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91169. }
  91170. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit6 { \
  91171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91172. _ezchip_macro_read_value_ &= ~(0xFF); \
  91173. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  91174. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91175. }
  91176. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit7 { \
  91177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91178. _ezchip_macro_read_value_ &= ~(0xFF); \
  91179. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  91180. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91181. }
  91182. #define SET_GPIO_56_dout_pwm_pad_out_bit0 { \
  91183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91184. _ezchip_macro_read_value_ &= ~(0xFF); \
  91185. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  91186. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91187. }
  91188. #define SET_GPIO_56_dout_pwm_pad_out_bit1 { \
  91189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91190. _ezchip_macro_read_value_ &= ~(0xFF); \
  91191. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  91192. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91193. }
  91194. #define SET_GPIO_56_dout_pwm_pad_out_bit2 { \
  91195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91196. _ezchip_macro_read_value_ &= ~(0xFF); \
  91197. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  91198. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91199. }
  91200. #define SET_GPIO_56_dout_pwm_pad_out_bit3 { \
  91201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91202. _ezchip_macro_read_value_ &= ~(0xFF); \
  91203. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  91204. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91205. }
  91206. #define SET_GPIO_56_dout_pwm_pad_out_bit4 { \
  91207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91208. _ezchip_macro_read_value_ &= ~(0xFF); \
  91209. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  91210. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91211. }
  91212. #define SET_GPIO_56_dout_pwm_pad_out_bit5 { \
  91213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91214. _ezchip_macro_read_value_ &= ~(0xFF); \
  91215. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  91216. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91217. }
  91218. #define SET_GPIO_56_dout_pwm_pad_out_bit6 { \
  91219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91220. _ezchip_macro_read_value_ &= ~(0xFF); \
  91221. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  91222. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91223. }
  91224. #define SET_GPIO_56_dout_pwm_pad_out_bit7 { \
  91225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91226. _ezchip_macro_read_value_ &= ~(0xFF); \
  91227. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  91228. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91229. }
  91230. #define SET_GPIO_56_dout_pwmdac_left_out { \
  91231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91232. _ezchip_macro_read_value_ &= ~(0xFF); \
  91233. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  91234. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91235. }
  91236. #define SET_GPIO_56_dout_pwmdac_right_out { \
  91237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91238. _ezchip_macro_read_value_ &= ~(0xFF); \
  91239. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  91240. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91241. }
  91242. #define SET_GPIO_56_dout_qspi_csn1_out { \
  91243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91244. _ezchip_macro_read_value_ &= ~(0xFF); \
  91245. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  91246. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91247. }
  91248. #define SET_GPIO_56_dout_qspi_csn2_out { \
  91249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91250. _ezchip_macro_read_value_ &= ~(0xFF); \
  91251. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  91252. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91253. }
  91254. #define SET_GPIO_56_dout_qspi_csn3_out { \
  91255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91256. _ezchip_macro_read_value_ &= ~(0xFF); \
  91257. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  91258. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91259. }
  91260. #define SET_GPIO_56_dout_register23_SCFG_cmsensor_rst0 { \
  91261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91262. _ezchip_macro_read_value_ &= ~(0xFF); \
  91263. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  91264. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91265. }
  91266. #define SET_GPIO_56_dout_register23_SCFG_cmsensor_rst1 { \
  91267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91268. _ezchip_macro_read_value_ &= ~(0xFF); \
  91269. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  91270. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91271. }
  91272. #define SET_GPIO_56_dout_register32_SCFG_gmac_phy_rstn { \
  91273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91274. _ezchip_macro_read_value_ &= ~(0xFF); \
  91275. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  91276. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91277. }
  91278. #define SET_GPIO_56_dout_sdio0_pad_card_power_en { \
  91279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91280. _ezchip_macro_read_value_ &= ~(0xFF); \
  91281. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  91282. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91283. }
  91284. #define SET_GPIO_56_dout_sdio0_pad_cclk_out { \
  91285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91286. _ezchip_macro_read_value_ &= ~(0xFF); \
  91287. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  91288. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91289. }
  91290. #define SET_GPIO_56_dout_sdio0_pad_ccmd_oe { \
  91291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91292. _ezchip_macro_read_value_ &= ~(0xFF); \
  91293. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  91294. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91295. }
  91296. #define SET_GPIO_56_dout_sdio0_pad_ccmd_out { \
  91297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91298. _ezchip_macro_read_value_ &= ~(0xFF); \
  91299. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  91300. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91301. }
  91302. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit0 { \
  91303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91304. _ezchip_macro_read_value_ &= ~(0xFF); \
  91305. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  91306. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91307. }
  91308. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit1 { \
  91309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91310. _ezchip_macro_read_value_ &= ~(0xFF); \
  91311. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  91312. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91313. }
  91314. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit2 { \
  91315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91316. _ezchip_macro_read_value_ &= ~(0xFF); \
  91317. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  91318. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91319. }
  91320. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit3 { \
  91321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91322. _ezchip_macro_read_value_ &= ~(0xFF); \
  91323. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  91324. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91325. }
  91326. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit4 { \
  91327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91328. _ezchip_macro_read_value_ &= ~(0xFF); \
  91329. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  91330. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91331. }
  91332. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit5 { \
  91333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91334. _ezchip_macro_read_value_ &= ~(0xFF); \
  91335. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  91336. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91337. }
  91338. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit6 { \
  91339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91340. _ezchip_macro_read_value_ &= ~(0xFF); \
  91341. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  91342. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91343. }
  91344. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit7 { \
  91345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91346. _ezchip_macro_read_value_ &= ~(0xFF); \
  91347. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  91348. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91349. }
  91350. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit0 { \
  91351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91352. _ezchip_macro_read_value_ &= ~(0xFF); \
  91353. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  91354. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91355. }
  91356. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit1 { \
  91357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91358. _ezchip_macro_read_value_ &= ~(0xFF); \
  91359. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  91360. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91361. }
  91362. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit2 { \
  91363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91364. _ezchip_macro_read_value_ &= ~(0xFF); \
  91365. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  91366. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91367. }
  91368. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit3 { \
  91369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91370. _ezchip_macro_read_value_ &= ~(0xFF); \
  91371. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  91372. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91373. }
  91374. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit4 { \
  91375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91376. _ezchip_macro_read_value_ &= ~(0xFF); \
  91377. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  91378. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91379. }
  91380. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit5 { \
  91381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91382. _ezchip_macro_read_value_ &= ~(0xFF); \
  91383. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  91384. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91385. }
  91386. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit6 { \
  91387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91388. _ezchip_macro_read_value_ &= ~(0xFF); \
  91389. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  91390. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91391. }
  91392. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit7 { \
  91393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91394. _ezchip_macro_read_value_ &= ~(0xFF); \
  91395. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  91396. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91397. }
  91398. #define SET_GPIO_56_dout_sdio0_pad_rst_n { \
  91399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91400. _ezchip_macro_read_value_ &= ~(0xFF); \
  91401. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  91402. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91403. }
  91404. #define SET_GPIO_56_dout_sdio1_pad_card_power_en { \
  91405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91406. _ezchip_macro_read_value_ &= ~(0xFF); \
  91407. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  91408. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91409. }
  91410. #define SET_GPIO_56_dout_sdio1_pad_cclk_out { \
  91411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91412. _ezchip_macro_read_value_ &= ~(0xFF); \
  91413. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  91414. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91415. }
  91416. #define SET_GPIO_56_dout_sdio1_pad_ccmd_oe { \
  91417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91418. _ezchip_macro_read_value_ &= ~(0xFF); \
  91419. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  91420. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91421. }
  91422. #define SET_GPIO_56_dout_sdio1_pad_ccmd_out { \
  91423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91424. _ezchip_macro_read_value_ &= ~(0xFF); \
  91425. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  91426. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91427. }
  91428. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit0 { \
  91429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91430. _ezchip_macro_read_value_ &= ~(0xFF); \
  91431. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  91432. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91433. }
  91434. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit1 { \
  91435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91436. _ezchip_macro_read_value_ &= ~(0xFF); \
  91437. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  91438. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91439. }
  91440. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit2 { \
  91441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91442. _ezchip_macro_read_value_ &= ~(0xFF); \
  91443. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  91444. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91445. }
  91446. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit3 { \
  91447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91448. _ezchip_macro_read_value_ &= ~(0xFF); \
  91449. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  91450. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91451. }
  91452. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit4 { \
  91453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91454. _ezchip_macro_read_value_ &= ~(0xFF); \
  91455. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  91456. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91457. }
  91458. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit5 { \
  91459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91460. _ezchip_macro_read_value_ &= ~(0xFF); \
  91461. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  91462. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91463. }
  91464. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit6 { \
  91465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91466. _ezchip_macro_read_value_ &= ~(0xFF); \
  91467. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  91468. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91469. }
  91470. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit7 { \
  91471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91472. _ezchip_macro_read_value_ &= ~(0xFF); \
  91473. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  91474. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91475. }
  91476. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit0 { \
  91477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91478. _ezchip_macro_read_value_ &= ~(0xFF); \
  91479. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  91480. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91481. }
  91482. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit1 { \
  91483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91484. _ezchip_macro_read_value_ &= ~(0xFF); \
  91485. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  91486. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91487. }
  91488. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit2 { \
  91489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91490. _ezchip_macro_read_value_ &= ~(0xFF); \
  91491. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  91492. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91493. }
  91494. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit3 { \
  91495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91496. _ezchip_macro_read_value_ &= ~(0xFF); \
  91497. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  91498. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91499. }
  91500. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit4 { \
  91501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91502. _ezchip_macro_read_value_ &= ~(0xFF); \
  91503. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  91504. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91505. }
  91506. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit5 { \
  91507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91508. _ezchip_macro_read_value_ &= ~(0xFF); \
  91509. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  91510. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91511. }
  91512. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit6 { \
  91513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91514. _ezchip_macro_read_value_ &= ~(0xFF); \
  91515. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  91516. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91517. }
  91518. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit7 { \
  91519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91520. _ezchip_macro_read_value_ &= ~(0xFF); \
  91521. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  91522. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91523. }
  91524. #define SET_GPIO_56_dout_sdio1_pad_rst_n { \
  91525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91526. _ezchip_macro_read_value_ &= ~(0xFF); \
  91527. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  91528. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91529. }
  91530. #define SET_GPIO_56_dout_spdif_tx_sdout { \
  91531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91532. _ezchip_macro_read_value_ &= ~(0xFF); \
  91533. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  91534. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91535. }
  91536. #define SET_GPIO_56_dout_spdif_tx_sdout_oen { \
  91537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91538. _ezchip_macro_read_value_ &= ~(0xFF); \
  91539. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  91540. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91541. }
  91542. #define SET_GPIO_56_dout_spi0_pad_oe_n { \
  91543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91544. _ezchip_macro_read_value_ &= ~(0xFF); \
  91545. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  91546. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91547. }
  91548. #define SET_GPIO_56_dout_spi0_pad_sck_out { \
  91549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91550. _ezchip_macro_read_value_ &= ~(0xFF); \
  91551. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  91552. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91553. }
  91554. #define SET_GPIO_56_dout_spi0_pad_ss_0_n { \
  91555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91556. _ezchip_macro_read_value_ &= ~(0xFF); \
  91557. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  91558. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91559. }
  91560. #define SET_GPIO_56_dout_spi0_pad_ss_1_n { \
  91561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91562. _ezchip_macro_read_value_ &= ~(0xFF); \
  91563. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  91564. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91565. }
  91566. #define SET_GPIO_56_dout_spi0_pad_txd { \
  91567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91568. _ezchip_macro_read_value_ &= ~(0xFF); \
  91569. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  91570. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91571. }
  91572. #define SET_GPIO_56_dout_spi1_pad_oe_n { \
  91573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91574. _ezchip_macro_read_value_ &= ~(0xFF); \
  91575. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  91576. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91577. }
  91578. #define SET_GPIO_56_dout_spi1_pad_sck_out { \
  91579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91580. _ezchip_macro_read_value_ &= ~(0xFF); \
  91581. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  91582. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91583. }
  91584. #define SET_GPIO_56_dout_spi1_pad_ss_0_n { \
  91585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91586. _ezchip_macro_read_value_ &= ~(0xFF); \
  91587. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  91588. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91589. }
  91590. #define SET_GPIO_56_dout_spi1_pad_ss_1_n { \
  91591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91592. _ezchip_macro_read_value_ &= ~(0xFF); \
  91593. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  91594. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91595. }
  91596. #define SET_GPIO_56_dout_spi1_pad_txd { \
  91597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91598. _ezchip_macro_read_value_ &= ~(0xFF); \
  91599. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  91600. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91601. }
  91602. #define SET_GPIO_56_dout_spi2_pad_oe_n { \
  91603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91604. _ezchip_macro_read_value_ &= ~(0xFF); \
  91605. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  91606. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91607. }
  91608. #define SET_GPIO_56_dout_spi2_pad_sck_out { \
  91609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91610. _ezchip_macro_read_value_ &= ~(0xFF); \
  91611. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  91612. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91613. }
  91614. #define SET_GPIO_56_dout_spi2_pad_ss_0_n { \
  91615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91616. _ezchip_macro_read_value_ &= ~(0xFF); \
  91617. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  91618. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91619. }
  91620. #define SET_GPIO_56_dout_spi2_pad_ss_1_n { \
  91621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91622. _ezchip_macro_read_value_ &= ~(0xFF); \
  91623. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  91624. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91625. }
  91626. #define SET_GPIO_56_dout_spi2_pad_txd { \
  91627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91628. _ezchip_macro_read_value_ &= ~(0xFF); \
  91629. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  91630. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91631. }
  91632. #define SET_GPIO_56_dout_spi2ahb_pad_oe_n_bit0 { \
  91633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91634. _ezchip_macro_read_value_ &= ~(0xFF); \
  91635. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  91636. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91637. }
  91638. #define SET_GPIO_56_dout_spi2ahb_pad_oe_n_bit1 { \
  91639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91640. _ezchip_macro_read_value_ &= ~(0xFF); \
  91641. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  91642. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91643. }
  91644. #define SET_GPIO_56_dout_spi2ahb_pad_oe_n_bit2 { \
  91645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91646. _ezchip_macro_read_value_ &= ~(0xFF); \
  91647. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  91648. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91649. }
  91650. #define SET_GPIO_56_dout_spi2ahb_pad_oe_n_bit3 { \
  91651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91652. _ezchip_macro_read_value_ &= ~(0xFF); \
  91653. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  91654. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91655. }
  91656. #define SET_GPIO_56_dout_spi2ahb_pad_txd_bit0 { \
  91657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91658. _ezchip_macro_read_value_ &= ~(0xFF); \
  91659. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  91660. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91661. }
  91662. #define SET_GPIO_56_dout_spi2ahb_pad_txd_bit1 { \
  91663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91664. _ezchip_macro_read_value_ &= ~(0xFF); \
  91665. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  91666. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91667. }
  91668. #define SET_GPIO_56_dout_spi2ahb_pad_txd_bit2 { \
  91669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91670. _ezchip_macro_read_value_ &= ~(0xFF); \
  91671. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  91672. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91673. }
  91674. #define SET_GPIO_56_dout_spi2ahb_pad_txd_bit3 { \
  91675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91676. _ezchip_macro_read_value_ &= ~(0xFF); \
  91677. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  91678. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91679. }
  91680. #define SET_GPIO_56_dout_spi3_pad_oe_n { \
  91681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91682. _ezchip_macro_read_value_ &= ~(0xFF); \
  91683. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  91684. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91685. }
  91686. #define SET_GPIO_56_dout_spi3_pad_sck_out { \
  91687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91688. _ezchip_macro_read_value_ &= ~(0xFF); \
  91689. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  91690. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91691. }
  91692. #define SET_GPIO_56_dout_spi3_pad_ss_0_n { \
  91693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91694. _ezchip_macro_read_value_ &= ~(0xFF); \
  91695. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  91696. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91697. }
  91698. #define SET_GPIO_56_dout_spi3_pad_ss_1_n { \
  91699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91700. _ezchip_macro_read_value_ &= ~(0xFF); \
  91701. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  91702. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91703. }
  91704. #define SET_GPIO_56_dout_spi3_pad_txd { \
  91705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91706. _ezchip_macro_read_value_ &= ~(0xFF); \
  91707. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  91708. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91709. }
  91710. #define SET_GPIO_56_dout_uart0_pad_dtrn { \
  91711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91712. _ezchip_macro_read_value_ &= ~(0xFF); \
  91713. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  91714. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91715. }
  91716. #define SET_GPIO_56_dout_uart0_pad_rtsn { \
  91717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91718. _ezchip_macro_read_value_ &= ~(0xFF); \
  91719. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  91720. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91721. }
  91722. #define SET_GPIO_56_dout_uart0_pad_sout { \
  91723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91724. _ezchip_macro_read_value_ &= ~(0xFF); \
  91725. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  91726. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91727. }
  91728. #define SET_GPIO_56_dout_uart1_pad_sout { \
  91729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91730. _ezchip_macro_read_value_ &= ~(0xFF); \
  91731. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  91732. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91733. }
  91734. #define SET_GPIO_56_dout_uart2_pad_dtr_n { \
  91735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91736. _ezchip_macro_read_value_ &= ~(0xFF); \
  91737. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  91738. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91739. }
  91740. #define SET_GPIO_56_dout_uart2_pad_rts_n { \
  91741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91742. _ezchip_macro_read_value_ &= ~(0xFF); \
  91743. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  91744. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91745. }
  91746. #define SET_GPIO_56_dout_uart2_pad_sout { \
  91747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91748. _ezchip_macro_read_value_ &= ~(0xFF); \
  91749. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  91750. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91751. }
  91752. #define SET_GPIO_56_dout_uart3_pad_sout { \
  91753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91754. _ezchip_macro_read_value_ &= ~(0xFF); \
  91755. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  91756. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91757. }
  91758. #define SET_GPIO_56_dout_usb_drv_bus { \
  91759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91760. _ezchip_macro_read_value_ &= ~(0xFF); \
  91761. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  91762. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91763. }
  91764. #define SET_GPIO_56_doen_reverse_(en) { \
  91765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91766. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  91767. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  91768. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91769. }
  91770. #define SET_GPIO_56_doen_LOW { \
  91771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91772. _ezchip_macro_read_value_ &= ~(0xFF); \
  91773. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  91774. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91775. }
  91776. #define SET_GPIO_56_doen_HIGH { \
  91777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91778. _ezchip_macro_read_value_ &= ~(0xFF); \
  91779. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  91780. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91781. }
  91782. #define SET_GPIO_56_doen_clk_gmac_tophyref { \
  91783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91784. _ezchip_macro_read_value_ &= ~(0xFF); \
  91785. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  91786. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91787. }
  91788. #define SET_GPIO_56_doen_cpu_jtag_tdo { \
  91789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91790. _ezchip_macro_read_value_ &= ~(0xFF); \
  91791. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  91792. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91793. }
  91794. #define SET_GPIO_56_doen_cpu_jtag_tdo_oen { \
  91795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91796. _ezchip_macro_read_value_ &= ~(0xFF); \
  91797. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  91798. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91799. }
  91800. #define SET_GPIO_56_doen_dmic_clk_out { \
  91801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91802. _ezchip_macro_read_value_ &= ~(0xFF); \
  91803. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  91804. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91805. }
  91806. #define SET_GPIO_56_doen_dsp_JTDOEn_pad { \
  91807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91808. _ezchip_macro_read_value_ &= ~(0xFF); \
  91809. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  91810. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91811. }
  91812. #define SET_GPIO_56_doen_dsp_JTDO_pad { \
  91813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91814. _ezchip_macro_read_value_ &= ~(0xFF); \
  91815. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  91816. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91817. }
  91818. #define SET_GPIO_56_doen_i2c0_pad_sck_oe { \
  91819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91820. _ezchip_macro_read_value_ &= ~(0xFF); \
  91821. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  91822. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91823. }
  91824. #define SET_GPIO_56_doen_i2c0_pad_sda_oe { \
  91825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91826. _ezchip_macro_read_value_ &= ~(0xFF); \
  91827. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  91828. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91829. }
  91830. #define SET_GPIO_56_doen_i2c1_pad_sck_oe { \
  91831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91832. _ezchip_macro_read_value_ &= ~(0xFF); \
  91833. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  91834. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91835. }
  91836. #define SET_GPIO_56_doen_i2c1_pad_sda_oe { \
  91837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91838. _ezchip_macro_read_value_ &= ~(0xFF); \
  91839. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  91840. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91841. }
  91842. #define SET_GPIO_56_doen_i2c2_pad_sck_oe { \
  91843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91844. _ezchip_macro_read_value_ &= ~(0xFF); \
  91845. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  91846. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91847. }
  91848. #define SET_GPIO_56_doen_i2c2_pad_sda_oe { \
  91849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91850. _ezchip_macro_read_value_ &= ~(0xFF); \
  91851. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  91852. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91853. }
  91854. #define SET_GPIO_56_doen_i2c3_pad_sck_oe { \
  91855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91856. _ezchip_macro_read_value_ &= ~(0xFF); \
  91857. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  91858. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91859. }
  91860. #define SET_GPIO_56_doen_i2c3_pad_sda_oe { \
  91861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91862. _ezchip_macro_read_value_ &= ~(0xFF); \
  91863. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  91864. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91865. }
  91866. #define SET_GPIO_56_doen_i2srx_bclk_out { \
  91867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91868. _ezchip_macro_read_value_ &= ~(0xFF); \
  91869. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  91870. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91871. }
  91872. #define SET_GPIO_56_doen_i2srx_bclk_out_oen { \
  91873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91874. _ezchip_macro_read_value_ &= ~(0xFF); \
  91875. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  91876. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91877. }
  91878. #define SET_GPIO_56_doen_i2srx_lrck_out { \
  91879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91880. _ezchip_macro_read_value_ &= ~(0xFF); \
  91881. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  91882. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91883. }
  91884. #define SET_GPIO_56_doen_i2srx_lrck_out_oen { \
  91885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91886. _ezchip_macro_read_value_ &= ~(0xFF); \
  91887. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  91888. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91889. }
  91890. #define SET_GPIO_56_doen_i2srx_mclk_out { \
  91891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91892. _ezchip_macro_read_value_ &= ~(0xFF); \
  91893. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  91894. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91895. }
  91896. #define SET_GPIO_56_doen_i2stx_bclk_out { \
  91897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91898. _ezchip_macro_read_value_ &= ~(0xFF); \
  91899. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  91900. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91901. }
  91902. #define SET_GPIO_56_doen_i2stx_bclk_out_oen { \
  91903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91904. _ezchip_macro_read_value_ &= ~(0xFF); \
  91905. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  91906. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91907. }
  91908. #define SET_GPIO_56_doen_i2stx_lrck_out { \
  91909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91910. _ezchip_macro_read_value_ &= ~(0xFF); \
  91911. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  91912. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91913. }
  91914. #define SET_GPIO_56_doen_i2stx_lrckout_oen { \
  91915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91916. _ezchip_macro_read_value_ &= ~(0xFF); \
  91917. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  91918. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91919. }
  91920. #define SET_GPIO_56_doen_i2stx_mclk_out { \
  91921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91922. _ezchip_macro_read_value_ &= ~(0xFF); \
  91923. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  91924. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91925. }
  91926. #define SET_GPIO_56_doen_i2stx_sdout0 { \
  91927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91928. _ezchip_macro_read_value_ &= ~(0xFF); \
  91929. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  91930. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91931. }
  91932. #define SET_GPIO_56_doen_i2stx_sdout1 { \
  91933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91934. _ezchip_macro_read_value_ &= ~(0xFF); \
  91935. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  91936. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91937. }
  91938. #define SET_GPIO_56_doen_lcd_pad_csm_n { \
  91939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91940. _ezchip_macro_read_value_ &= ~(0xFF); \
  91941. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  91942. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91943. }
  91944. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit0 { \
  91945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91946. _ezchip_macro_read_value_ &= ~(0xFF); \
  91947. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  91948. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91949. }
  91950. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit1 { \
  91951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91952. _ezchip_macro_read_value_ &= ~(0xFF); \
  91953. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  91954. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91955. }
  91956. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit2 { \
  91957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91958. _ezchip_macro_read_value_ &= ~(0xFF); \
  91959. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  91960. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91961. }
  91962. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit3 { \
  91963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91964. _ezchip_macro_read_value_ &= ~(0xFF); \
  91965. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  91966. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91967. }
  91968. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit4 { \
  91969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91970. _ezchip_macro_read_value_ &= ~(0xFF); \
  91971. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  91972. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91973. }
  91974. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit5 { \
  91975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91976. _ezchip_macro_read_value_ &= ~(0xFF); \
  91977. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  91978. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91979. }
  91980. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit6 { \
  91981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91982. _ezchip_macro_read_value_ &= ~(0xFF); \
  91983. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  91984. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91985. }
  91986. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit7 { \
  91987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91988. _ezchip_macro_read_value_ &= ~(0xFF); \
  91989. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  91990. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91991. }
  91992. #define SET_GPIO_56_doen_pwm_pad_out_bit0 { \
  91993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91994. _ezchip_macro_read_value_ &= ~(0xFF); \
  91995. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  91996. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91997. }
  91998. #define SET_GPIO_56_doen_pwm_pad_out_bit1 { \
  91999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92000. _ezchip_macro_read_value_ &= ~(0xFF); \
  92001. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  92002. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92003. }
  92004. #define SET_GPIO_56_doen_pwm_pad_out_bit2 { \
  92005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92006. _ezchip_macro_read_value_ &= ~(0xFF); \
  92007. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  92008. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92009. }
  92010. #define SET_GPIO_56_doen_pwm_pad_out_bit3 { \
  92011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92012. _ezchip_macro_read_value_ &= ~(0xFF); \
  92013. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  92014. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92015. }
  92016. #define SET_GPIO_56_doen_pwm_pad_out_bit4 { \
  92017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92018. _ezchip_macro_read_value_ &= ~(0xFF); \
  92019. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  92020. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92021. }
  92022. #define SET_GPIO_56_doen_pwm_pad_out_bit5 { \
  92023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92024. _ezchip_macro_read_value_ &= ~(0xFF); \
  92025. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  92026. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92027. }
  92028. #define SET_GPIO_56_doen_pwm_pad_out_bit6 { \
  92029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92030. _ezchip_macro_read_value_ &= ~(0xFF); \
  92031. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  92032. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92033. }
  92034. #define SET_GPIO_56_doen_pwm_pad_out_bit7 { \
  92035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92036. _ezchip_macro_read_value_ &= ~(0xFF); \
  92037. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  92038. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92039. }
  92040. #define SET_GPIO_56_doen_pwmdac_left_out { \
  92041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92042. _ezchip_macro_read_value_ &= ~(0xFF); \
  92043. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  92044. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92045. }
  92046. #define SET_GPIO_56_doen_pwmdac_right_out { \
  92047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92048. _ezchip_macro_read_value_ &= ~(0xFF); \
  92049. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  92050. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92051. }
  92052. #define SET_GPIO_56_doen_qspi_csn1_out { \
  92053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92054. _ezchip_macro_read_value_ &= ~(0xFF); \
  92055. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  92056. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92057. }
  92058. #define SET_GPIO_56_doen_qspi_csn2_out { \
  92059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92060. _ezchip_macro_read_value_ &= ~(0xFF); \
  92061. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  92062. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92063. }
  92064. #define SET_GPIO_56_doen_qspi_csn3_out { \
  92065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92066. _ezchip_macro_read_value_ &= ~(0xFF); \
  92067. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  92068. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92069. }
  92070. #define SET_GPIO_56_doen_register23_SCFG_cmsensor_rst0 { \
  92071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92072. _ezchip_macro_read_value_ &= ~(0xFF); \
  92073. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  92074. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92075. }
  92076. #define SET_GPIO_56_doen_register23_SCFG_cmsensor_rst1 { \
  92077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92078. _ezchip_macro_read_value_ &= ~(0xFF); \
  92079. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  92080. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92081. }
  92082. #define SET_GPIO_56_doen_register32_SCFG_gmac_phy_rstn { \
  92083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92084. _ezchip_macro_read_value_ &= ~(0xFF); \
  92085. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  92086. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92087. }
  92088. #define SET_GPIO_56_doen_sdio0_pad_card_power_en { \
  92089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92090. _ezchip_macro_read_value_ &= ~(0xFF); \
  92091. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  92092. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92093. }
  92094. #define SET_GPIO_56_doen_sdio0_pad_cclk_out { \
  92095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92096. _ezchip_macro_read_value_ &= ~(0xFF); \
  92097. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  92098. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92099. }
  92100. #define SET_GPIO_56_doen_sdio0_pad_ccmd_oe { \
  92101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92102. _ezchip_macro_read_value_ &= ~(0xFF); \
  92103. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  92104. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92105. }
  92106. #define SET_GPIO_56_doen_sdio0_pad_ccmd_out { \
  92107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92108. _ezchip_macro_read_value_ &= ~(0xFF); \
  92109. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  92110. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92111. }
  92112. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit0 { \
  92113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92114. _ezchip_macro_read_value_ &= ~(0xFF); \
  92115. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  92116. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92117. }
  92118. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit1 { \
  92119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92120. _ezchip_macro_read_value_ &= ~(0xFF); \
  92121. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  92122. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92123. }
  92124. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit2 { \
  92125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92126. _ezchip_macro_read_value_ &= ~(0xFF); \
  92127. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  92128. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92129. }
  92130. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit3 { \
  92131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92132. _ezchip_macro_read_value_ &= ~(0xFF); \
  92133. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  92134. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92135. }
  92136. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit4 { \
  92137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92138. _ezchip_macro_read_value_ &= ~(0xFF); \
  92139. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  92140. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92141. }
  92142. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit5 { \
  92143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92144. _ezchip_macro_read_value_ &= ~(0xFF); \
  92145. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  92146. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92147. }
  92148. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit6 { \
  92149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92150. _ezchip_macro_read_value_ &= ~(0xFF); \
  92151. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  92152. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92153. }
  92154. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit7 { \
  92155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92156. _ezchip_macro_read_value_ &= ~(0xFF); \
  92157. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  92158. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92159. }
  92160. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit0 { \
  92161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92162. _ezchip_macro_read_value_ &= ~(0xFF); \
  92163. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  92164. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92165. }
  92166. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit1 { \
  92167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92168. _ezchip_macro_read_value_ &= ~(0xFF); \
  92169. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  92170. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92171. }
  92172. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit2 { \
  92173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92174. _ezchip_macro_read_value_ &= ~(0xFF); \
  92175. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  92176. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92177. }
  92178. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit3 { \
  92179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92180. _ezchip_macro_read_value_ &= ~(0xFF); \
  92181. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  92182. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92183. }
  92184. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit4 { \
  92185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92186. _ezchip_macro_read_value_ &= ~(0xFF); \
  92187. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  92188. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92189. }
  92190. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit5 { \
  92191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92192. _ezchip_macro_read_value_ &= ~(0xFF); \
  92193. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  92194. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92195. }
  92196. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit6 { \
  92197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92198. _ezchip_macro_read_value_ &= ~(0xFF); \
  92199. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  92200. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92201. }
  92202. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit7 { \
  92203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92204. _ezchip_macro_read_value_ &= ~(0xFF); \
  92205. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  92206. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92207. }
  92208. #define SET_GPIO_56_doen_sdio0_pad_rst_n { \
  92209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92210. _ezchip_macro_read_value_ &= ~(0xFF); \
  92211. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  92212. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92213. }
  92214. #define SET_GPIO_56_doen_sdio1_pad_card_power_en { \
  92215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92216. _ezchip_macro_read_value_ &= ~(0xFF); \
  92217. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  92218. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92219. }
  92220. #define SET_GPIO_56_doen_sdio1_pad_cclk_out { \
  92221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92222. _ezchip_macro_read_value_ &= ~(0xFF); \
  92223. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  92224. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92225. }
  92226. #define SET_GPIO_56_doen_sdio1_pad_ccmd_oe { \
  92227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92228. _ezchip_macro_read_value_ &= ~(0xFF); \
  92229. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  92230. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92231. }
  92232. #define SET_GPIO_56_doen_sdio1_pad_ccmd_out { \
  92233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92234. _ezchip_macro_read_value_ &= ~(0xFF); \
  92235. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  92236. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92237. }
  92238. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit0 { \
  92239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92240. _ezchip_macro_read_value_ &= ~(0xFF); \
  92241. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  92242. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92243. }
  92244. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit1 { \
  92245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92246. _ezchip_macro_read_value_ &= ~(0xFF); \
  92247. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  92248. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92249. }
  92250. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit2 { \
  92251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92252. _ezchip_macro_read_value_ &= ~(0xFF); \
  92253. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  92254. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92255. }
  92256. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit3 { \
  92257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92258. _ezchip_macro_read_value_ &= ~(0xFF); \
  92259. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  92260. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92261. }
  92262. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit4 { \
  92263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92264. _ezchip_macro_read_value_ &= ~(0xFF); \
  92265. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  92266. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92267. }
  92268. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit5 { \
  92269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92270. _ezchip_macro_read_value_ &= ~(0xFF); \
  92271. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  92272. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92273. }
  92274. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit6 { \
  92275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92276. _ezchip_macro_read_value_ &= ~(0xFF); \
  92277. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  92278. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92279. }
  92280. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit7 { \
  92281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92282. _ezchip_macro_read_value_ &= ~(0xFF); \
  92283. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  92284. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92285. }
  92286. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit0 { \
  92287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92288. _ezchip_macro_read_value_ &= ~(0xFF); \
  92289. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  92290. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92291. }
  92292. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit1 { \
  92293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92294. _ezchip_macro_read_value_ &= ~(0xFF); \
  92295. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  92296. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92297. }
  92298. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit2 { \
  92299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92300. _ezchip_macro_read_value_ &= ~(0xFF); \
  92301. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  92302. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92303. }
  92304. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit3 { \
  92305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92306. _ezchip_macro_read_value_ &= ~(0xFF); \
  92307. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  92308. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92309. }
  92310. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit4 { \
  92311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92312. _ezchip_macro_read_value_ &= ~(0xFF); \
  92313. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  92314. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92315. }
  92316. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit5 { \
  92317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92318. _ezchip_macro_read_value_ &= ~(0xFF); \
  92319. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  92320. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92321. }
  92322. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit6 { \
  92323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92324. _ezchip_macro_read_value_ &= ~(0xFF); \
  92325. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  92326. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92327. }
  92328. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit7 { \
  92329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92330. _ezchip_macro_read_value_ &= ~(0xFF); \
  92331. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  92332. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92333. }
  92334. #define SET_GPIO_56_doen_sdio1_pad_rst_n { \
  92335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92336. _ezchip_macro_read_value_ &= ~(0xFF); \
  92337. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  92338. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92339. }
  92340. #define SET_GPIO_56_doen_spdif_tx_sdout { \
  92341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92342. _ezchip_macro_read_value_ &= ~(0xFF); \
  92343. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  92344. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92345. }
  92346. #define SET_GPIO_56_doen_spdif_tx_sdout_oen { \
  92347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92348. _ezchip_macro_read_value_ &= ~(0xFF); \
  92349. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  92350. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92351. }
  92352. #define SET_GPIO_56_doen_spi0_pad_oe_n { \
  92353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92354. _ezchip_macro_read_value_ &= ~(0xFF); \
  92355. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  92356. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92357. }
  92358. #define SET_GPIO_56_doen_spi0_pad_sck_out { \
  92359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92360. _ezchip_macro_read_value_ &= ~(0xFF); \
  92361. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  92362. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92363. }
  92364. #define SET_GPIO_56_doen_spi0_pad_ss_0_n { \
  92365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92366. _ezchip_macro_read_value_ &= ~(0xFF); \
  92367. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  92368. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92369. }
  92370. #define SET_GPIO_56_doen_spi0_pad_ss_1_n { \
  92371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92372. _ezchip_macro_read_value_ &= ~(0xFF); \
  92373. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  92374. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92375. }
  92376. #define SET_GPIO_56_doen_spi0_pad_txd { \
  92377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92378. _ezchip_macro_read_value_ &= ~(0xFF); \
  92379. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  92380. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92381. }
  92382. #define SET_GPIO_56_doen_spi1_pad_oe_n { \
  92383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92384. _ezchip_macro_read_value_ &= ~(0xFF); \
  92385. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  92386. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92387. }
  92388. #define SET_GPIO_56_doen_spi1_pad_sck_out { \
  92389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92390. _ezchip_macro_read_value_ &= ~(0xFF); \
  92391. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  92392. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92393. }
  92394. #define SET_GPIO_56_doen_spi1_pad_ss_0_n { \
  92395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92396. _ezchip_macro_read_value_ &= ~(0xFF); \
  92397. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  92398. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92399. }
  92400. #define SET_GPIO_56_doen_spi1_pad_ss_1_n { \
  92401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92402. _ezchip_macro_read_value_ &= ~(0xFF); \
  92403. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  92404. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92405. }
  92406. #define SET_GPIO_56_doen_spi1_pad_txd { \
  92407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92408. _ezchip_macro_read_value_ &= ~(0xFF); \
  92409. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  92410. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92411. }
  92412. #define SET_GPIO_56_doen_spi2_pad_oe_n { \
  92413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92414. _ezchip_macro_read_value_ &= ~(0xFF); \
  92415. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  92416. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92417. }
  92418. #define SET_GPIO_56_doen_spi2_pad_sck_out { \
  92419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92420. _ezchip_macro_read_value_ &= ~(0xFF); \
  92421. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  92422. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92423. }
  92424. #define SET_GPIO_56_doen_spi2_pad_ss_0_n { \
  92425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92426. _ezchip_macro_read_value_ &= ~(0xFF); \
  92427. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  92428. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92429. }
  92430. #define SET_GPIO_56_doen_spi2_pad_ss_1_n { \
  92431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92432. _ezchip_macro_read_value_ &= ~(0xFF); \
  92433. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  92434. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92435. }
  92436. #define SET_GPIO_56_doen_spi2_pad_txd { \
  92437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92438. _ezchip_macro_read_value_ &= ~(0xFF); \
  92439. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  92440. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92441. }
  92442. #define SET_GPIO_56_doen_spi2ahb_pad_oe_n_bit0 { \
  92443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92444. _ezchip_macro_read_value_ &= ~(0xFF); \
  92445. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  92446. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92447. }
  92448. #define SET_GPIO_56_doen_spi2ahb_pad_oe_n_bit1 { \
  92449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92450. _ezchip_macro_read_value_ &= ~(0xFF); \
  92451. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  92452. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92453. }
  92454. #define SET_GPIO_56_doen_spi2ahb_pad_oe_n_bit2 { \
  92455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92456. _ezchip_macro_read_value_ &= ~(0xFF); \
  92457. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  92458. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92459. }
  92460. #define SET_GPIO_56_doen_spi2ahb_pad_oe_n_bit3 { \
  92461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92462. _ezchip_macro_read_value_ &= ~(0xFF); \
  92463. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  92464. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92465. }
  92466. #define SET_GPIO_56_doen_spi2ahb_pad_txd_bit0 { \
  92467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92468. _ezchip_macro_read_value_ &= ~(0xFF); \
  92469. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  92470. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92471. }
  92472. #define SET_GPIO_56_doen_spi2ahb_pad_txd_bit1 { \
  92473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92474. _ezchip_macro_read_value_ &= ~(0xFF); \
  92475. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  92476. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92477. }
  92478. #define SET_GPIO_56_doen_spi2ahb_pad_txd_bit2 { \
  92479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92480. _ezchip_macro_read_value_ &= ~(0xFF); \
  92481. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  92482. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92483. }
  92484. #define SET_GPIO_56_doen_spi2ahb_pad_txd_bit3 { \
  92485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92486. _ezchip_macro_read_value_ &= ~(0xFF); \
  92487. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  92488. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92489. }
  92490. #define SET_GPIO_56_doen_spi3_pad_oe_n { \
  92491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92492. _ezchip_macro_read_value_ &= ~(0xFF); \
  92493. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  92494. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92495. }
  92496. #define SET_GPIO_56_doen_spi3_pad_sck_out { \
  92497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92498. _ezchip_macro_read_value_ &= ~(0xFF); \
  92499. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  92500. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92501. }
  92502. #define SET_GPIO_56_doen_spi3_pad_ss_0_n { \
  92503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92504. _ezchip_macro_read_value_ &= ~(0xFF); \
  92505. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  92506. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92507. }
  92508. #define SET_GPIO_56_doen_spi3_pad_ss_1_n { \
  92509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92510. _ezchip_macro_read_value_ &= ~(0xFF); \
  92511. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  92512. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92513. }
  92514. #define SET_GPIO_56_doen_spi3_pad_txd { \
  92515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92516. _ezchip_macro_read_value_ &= ~(0xFF); \
  92517. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  92518. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92519. }
  92520. #define SET_GPIO_56_doen_uart0_pad_dtrn { \
  92521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92522. _ezchip_macro_read_value_ &= ~(0xFF); \
  92523. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  92524. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92525. }
  92526. #define SET_GPIO_56_doen_uart0_pad_rtsn { \
  92527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92528. _ezchip_macro_read_value_ &= ~(0xFF); \
  92529. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  92530. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92531. }
  92532. #define SET_GPIO_56_doen_uart0_pad_sout { \
  92533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92534. _ezchip_macro_read_value_ &= ~(0xFF); \
  92535. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  92536. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92537. }
  92538. #define SET_GPIO_56_doen_uart1_pad_sout { \
  92539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92540. _ezchip_macro_read_value_ &= ~(0xFF); \
  92541. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  92542. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92543. }
  92544. #define SET_GPIO_56_doen_uart2_pad_dtr_n { \
  92545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92546. _ezchip_macro_read_value_ &= ~(0xFF); \
  92547. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  92548. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92549. }
  92550. #define SET_GPIO_56_doen_uart2_pad_rts_n { \
  92551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92552. _ezchip_macro_read_value_ &= ~(0xFF); \
  92553. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  92554. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92555. }
  92556. #define SET_GPIO_56_doen_uart2_pad_sout { \
  92557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92558. _ezchip_macro_read_value_ &= ~(0xFF); \
  92559. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  92560. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92561. }
  92562. #define SET_GPIO_56_doen_uart3_pad_sout { \
  92563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92564. _ezchip_macro_read_value_ &= ~(0xFF); \
  92565. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  92566. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92567. }
  92568. #define SET_GPIO_56_doen_usb_drv_bus { \
  92569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92570. _ezchip_macro_read_value_ &= ~(0xFF); \
  92571. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  92572. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92573. }
  92574. #define SET_GPIO_57_dout_reverse_(en) { \
  92575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92576. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  92577. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  92578. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92579. }
  92580. #define SET_GPIO_57_dout_LOW { \
  92581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92582. _ezchip_macro_read_value_ &= ~(0xFF); \
  92583. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  92584. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92585. }
  92586. #define SET_GPIO_57_dout_HIGH { \
  92587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92588. _ezchip_macro_read_value_ &= ~(0xFF); \
  92589. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  92590. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92591. }
  92592. #define SET_GPIO_57_dout_clk_gmac_tophyref { \
  92593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92594. _ezchip_macro_read_value_ &= ~(0xFF); \
  92595. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  92596. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92597. }
  92598. #define SET_GPIO_57_dout_cpu_jtag_tdo { \
  92599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92600. _ezchip_macro_read_value_ &= ~(0xFF); \
  92601. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  92602. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92603. }
  92604. #define SET_GPIO_57_dout_cpu_jtag_tdo_oen { \
  92605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92606. _ezchip_macro_read_value_ &= ~(0xFF); \
  92607. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  92608. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92609. }
  92610. #define SET_GPIO_57_dout_dmic_clk_out { \
  92611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92612. _ezchip_macro_read_value_ &= ~(0xFF); \
  92613. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  92614. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92615. }
  92616. #define SET_GPIO_57_dout_dsp_JTDOEn_pad { \
  92617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92618. _ezchip_macro_read_value_ &= ~(0xFF); \
  92619. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  92620. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92621. }
  92622. #define SET_GPIO_57_dout_dsp_JTDO_pad { \
  92623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92624. _ezchip_macro_read_value_ &= ~(0xFF); \
  92625. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  92626. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92627. }
  92628. #define SET_GPIO_57_dout_i2c0_pad_sck_oe { \
  92629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92630. _ezchip_macro_read_value_ &= ~(0xFF); \
  92631. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  92632. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92633. }
  92634. #define SET_GPIO_57_dout_i2c0_pad_sda_oe { \
  92635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92636. _ezchip_macro_read_value_ &= ~(0xFF); \
  92637. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  92638. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92639. }
  92640. #define SET_GPIO_57_dout_i2c1_pad_sck_oe { \
  92641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92642. _ezchip_macro_read_value_ &= ~(0xFF); \
  92643. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  92644. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92645. }
  92646. #define SET_GPIO_57_dout_i2c1_pad_sda_oe { \
  92647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92648. _ezchip_macro_read_value_ &= ~(0xFF); \
  92649. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  92650. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92651. }
  92652. #define SET_GPIO_57_dout_i2c2_pad_sck_oe { \
  92653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92654. _ezchip_macro_read_value_ &= ~(0xFF); \
  92655. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  92656. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92657. }
  92658. #define SET_GPIO_57_dout_i2c2_pad_sda_oe { \
  92659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92660. _ezchip_macro_read_value_ &= ~(0xFF); \
  92661. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  92662. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92663. }
  92664. #define SET_GPIO_57_dout_i2c3_pad_sck_oe { \
  92665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92666. _ezchip_macro_read_value_ &= ~(0xFF); \
  92667. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  92668. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92669. }
  92670. #define SET_GPIO_57_dout_i2c3_pad_sda_oe { \
  92671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92672. _ezchip_macro_read_value_ &= ~(0xFF); \
  92673. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  92674. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92675. }
  92676. #define SET_GPIO_57_dout_i2srx_bclk_out { \
  92677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92678. _ezchip_macro_read_value_ &= ~(0xFF); \
  92679. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  92680. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92681. }
  92682. #define SET_GPIO_57_dout_i2srx_bclk_out_oen { \
  92683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92684. _ezchip_macro_read_value_ &= ~(0xFF); \
  92685. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  92686. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92687. }
  92688. #define SET_GPIO_57_dout_i2srx_lrck_out { \
  92689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92690. _ezchip_macro_read_value_ &= ~(0xFF); \
  92691. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  92692. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92693. }
  92694. #define SET_GPIO_57_dout_i2srx_lrck_out_oen { \
  92695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92696. _ezchip_macro_read_value_ &= ~(0xFF); \
  92697. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  92698. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92699. }
  92700. #define SET_GPIO_57_dout_i2srx_mclk_out { \
  92701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92702. _ezchip_macro_read_value_ &= ~(0xFF); \
  92703. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  92704. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92705. }
  92706. #define SET_GPIO_57_dout_i2stx_bclk_out { \
  92707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92708. _ezchip_macro_read_value_ &= ~(0xFF); \
  92709. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  92710. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92711. }
  92712. #define SET_GPIO_57_dout_i2stx_bclk_out_oen { \
  92713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92714. _ezchip_macro_read_value_ &= ~(0xFF); \
  92715. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  92716. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92717. }
  92718. #define SET_GPIO_57_dout_i2stx_lrck_out { \
  92719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92720. _ezchip_macro_read_value_ &= ~(0xFF); \
  92721. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  92722. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92723. }
  92724. #define SET_GPIO_57_dout_i2stx_lrckout_oen { \
  92725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92726. _ezchip_macro_read_value_ &= ~(0xFF); \
  92727. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  92728. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92729. }
  92730. #define SET_GPIO_57_dout_i2stx_mclk_out { \
  92731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92732. _ezchip_macro_read_value_ &= ~(0xFF); \
  92733. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  92734. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92735. }
  92736. #define SET_GPIO_57_dout_i2stx_sdout0 { \
  92737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92738. _ezchip_macro_read_value_ &= ~(0xFF); \
  92739. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  92740. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92741. }
  92742. #define SET_GPIO_57_dout_i2stx_sdout1 { \
  92743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92744. _ezchip_macro_read_value_ &= ~(0xFF); \
  92745. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  92746. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92747. }
  92748. #define SET_GPIO_57_dout_lcd_pad_csm_n { \
  92749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92750. _ezchip_macro_read_value_ &= ~(0xFF); \
  92751. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  92752. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92753. }
  92754. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit0 { \
  92755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92756. _ezchip_macro_read_value_ &= ~(0xFF); \
  92757. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  92758. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92759. }
  92760. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit1 { \
  92761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92762. _ezchip_macro_read_value_ &= ~(0xFF); \
  92763. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  92764. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92765. }
  92766. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit2 { \
  92767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92768. _ezchip_macro_read_value_ &= ~(0xFF); \
  92769. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  92770. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92771. }
  92772. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit3 { \
  92773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92774. _ezchip_macro_read_value_ &= ~(0xFF); \
  92775. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  92776. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92777. }
  92778. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit4 { \
  92779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92780. _ezchip_macro_read_value_ &= ~(0xFF); \
  92781. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  92782. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92783. }
  92784. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit5 { \
  92785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92786. _ezchip_macro_read_value_ &= ~(0xFF); \
  92787. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  92788. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92789. }
  92790. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit6 { \
  92791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92792. _ezchip_macro_read_value_ &= ~(0xFF); \
  92793. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  92794. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92795. }
  92796. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit7 { \
  92797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92798. _ezchip_macro_read_value_ &= ~(0xFF); \
  92799. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  92800. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92801. }
  92802. #define SET_GPIO_57_dout_pwm_pad_out_bit0 { \
  92803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92804. _ezchip_macro_read_value_ &= ~(0xFF); \
  92805. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  92806. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92807. }
  92808. #define SET_GPIO_57_dout_pwm_pad_out_bit1 { \
  92809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92810. _ezchip_macro_read_value_ &= ~(0xFF); \
  92811. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  92812. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92813. }
  92814. #define SET_GPIO_57_dout_pwm_pad_out_bit2 { \
  92815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92816. _ezchip_macro_read_value_ &= ~(0xFF); \
  92817. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  92818. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92819. }
  92820. #define SET_GPIO_57_dout_pwm_pad_out_bit3 { \
  92821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92822. _ezchip_macro_read_value_ &= ~(0xFF); \
  92823. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  92824. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92825. }
  92826. #define SET_GPIO_57_dout_pwm_pad_out_bit4 { \
  92827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92828. _ezchip_macro_read_value_ &= ~(0xFF); \
  92829. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  92830. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92831. }
  92832. #define SET_GPIO_57_dout_pwm_pad_out_bit5 { \
  92833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92834. _ezchip_macro_read_value_ &= ~(0xFF); \
  92835. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  92836. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92837. }
  92838. #define SET_GPIO_57_dout_pwm_pad_out_bit6 { \
  92839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92840. _ezchip_macro_read_value_ &= ~(0xFF); \
  92841. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  92842. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92843. }
  92844. #define SET_GPIO_57_dout_pwm_pad_out_bit7 { \
  92845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92846. _ezchip_macro_read_value_ &= ~(0xFF); \
  92847. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  92848. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92849. }
  92850. #define SET_GPIO_57_dout_pwmdac_left_out { \
  92851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92852. _ezchip_macro_read_value_ &= ~(0xFF); \
  92853. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  92854. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92855. }
  92856. #define SET_GPIO_57_dout_pwmdac_right_out { \
  92857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92858. _ezchip_macro_read_value_ &= ~(0xFF); \
  92859. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  92860. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92861. }
  92862. #define SET_GPIO_57_dout_qspi_csn1_out { \
  92863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92864. _ezchip_macro_read_value_ &= ~(0xFF); \
  92865. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  92866. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92867. }
  92868. #define SET_GPIO_57_dout_qspi_csn2_out { \
  92869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92870. _ezchip_macro_read_value_ &= ~(0xFF); \
  92871. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  92872. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92873. }
  92874. #define SET_GPIO_57_dout_qspi_csn3_out { \
  92875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92876. _ezchip_macro_read_value_ &= ~(0xFF); \
  92877. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  92878. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92879. }
  92880. #define SET_GPIO_57_dout_register23_SCFG_cmsensor_rst0 { \
  92881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92882. _ezchip_macro_read_value_ &= ~(0xFF); \
  92883. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  92884. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92885. }
  92886. #define SET_GPIO_57_dout_register23_SCFG_cmsensor_rst1 { \
  92887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92888. _ezchip_macro_read_value_ &= ~(0xFF); \
  92889. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  92890. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92891. }
  92892. #define SET_GPIO_57_dout_register32_SCFG_gmac_phy_rstn { \
  92893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92894. _ezchip_macro_read_value_ &= ~(0xFF); \
  92895. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  92896. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92897. }
  92898. #define SET_GPIO_57_dout_sdio0_pad_card_power_en { \
  92899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92900. _ezchip_macro_read_value_ &= ~(0xFF); \
  92901. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  92902. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92903. }
  92904. #define SET_GPIO_57_dout_sdio0_pad_cclk_out { \
  92905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92906. _ezchip_macro_read_value_ &= ~(0xFF); \
  92907. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  92908. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92909. }
  92910. #define SET_GPIO_57_dout_sdio0_pad_ccmd_oe { \
  92911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92912. _ezchip_macro_read_value_ &= ~(0xFF); \
  92913. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  92914. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92915. }
  92916. #define SET_GPIO_57_dout_sdio0_pad_ccmd_out { \
  92917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92918. _ezchip_macro_read_value_ &= ~(0xFF); \
  92919. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  92920. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92921. }
  92922. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit0 { \
  92923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92924. _ezchip_macro_read_value_ &= ~(0xFF); \
  92925. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  92926. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92927. }
  92928. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit1 { \
  92929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92930. _ezchip_macro_read_value_ &= ~(0xFF); \
  92931. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  92932. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92933. }
  92934. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit2 { \
  92935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92936. _ezchip_macro_read_value_ &= ~(0xFF); \
  92937. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  92938. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92939. }
  92940. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit3 { \
  92941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92942. _ezchip_macro_read_value_ &= ~(0xFF); \
  92943. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  92944. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92945. }
  92946. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit4 { \
  92947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92948. _ezchip_macro_read_value_ &= ~(0xFF); \
  92949. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  92950. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92951. }
  92952. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit5 { \
  92953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92954. _ezchip_macro_read_value_ &= ~(0xFF); \
  92955. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  92956. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92957. }
  92958. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit6 { \
  92959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92960. _ezchip_macro_read_value_ &= ~(0xFF); \
  92961. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  92962. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92963. }
  92964. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit7 { \
  92965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92966. _ezchip_macro_read_value_ &= ~(0xFF); \
  92967. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  92968. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92969. }
  92970. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit0 { \
  92971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92972. _ezchip_macro_read_value_ &= ~(0xFF); \
  92973. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  92974. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92975. }
  92976. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit1 { \
  92977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92978. _ezchip_macro_read_value_ &= ~(0xFF); \
  92979. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  92980. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92981. }
  92982. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit2 { \
  92983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92984. _ezchip_macro_read_value_ &= ~(0xFF); \
  92985. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  92986. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92987. }
  92988. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit3 { \
  92989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92990. _ezchip_macro_read_value_ &= ~(0xFF); \
  92991. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  92992. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92993. }
  92994. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit4 { \
  92995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92996. _ezchip_macro_read_value_ &= ~(0xFF); \
  92997. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  92998. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92999. }
  93000. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit5 { \
  93001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93002. _ezchip_macro_read_value_ &= ~(0xFF); \
  93003. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  93004. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93005. }
  93006. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit6 { \
  93007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93008. _ezchip_macro_read_value_ &= ~(0xFF); \
  93009. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  93010. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93011. }
  93012. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit7 { \
  93013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93014. _ezchip_macro_read_value_ &= ~(0xFF); \
  93015. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  93016. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93017. }
  93018. #define SET_GPIO_57_dout_sdio0_pad_rst_n { \
  93019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93020. _ezchip_macro_read_value_ &= ~(0xFF); \
  93021. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  93022. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93023. }
  93024. #define SET_GPIO_57_dout_sdio1_pad_card_power_en { \
  93025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93026. _ezchip_macro_read_value_ &= ~(0xFF); \
  93027. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  93028. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93029. }
  93030. #define SET_GPIO_57_dout_sdio1_pad_cclk_out { \
  93031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93032. _ezchip_macro_read_value_ &= ~(0xFF); \
  93033. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  93034. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93035. }
  93036. #define SET_GPIO_57_dout_sdio1_pad_ccmd_oe { \
  93037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93038. _ezchip_macro_read_value_ &= ~(0xFF); \
  93039. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  93040. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93041. }
  93042. #define SET_GPIO_57_dout_sdio1_pad_ccmd_out { \
  93043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93044. _ezchip_macro_read_value_ &= ~(0xFF); \
  93045. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  93046. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93047. }
  93048. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit0 { \
  93049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93050. _ezchip_macro_read_value_ &= ~(0xFF); \
  93051. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  93052. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93053. }
  93054. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit1 { \
  93055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93056. _ezchip_macro_read_value_ &= ~(0xFF); \
  93057. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  93058. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93059. }
  93060. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit2 { \
  93061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93062. _ezchip_macro_read_value_ &= ~(0xFF); \
  93063. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  93064. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93065. }
  93066. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit3 { \
  93067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93068. _ezchip_macro_read_value_ &= ~(0xFF); \
  93069. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  93070. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93071. }
  93072. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit4 { \
  93073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93074. _ezchip_macro_read_value_ &= ~(0xFF); \
  93075. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  93076. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93077. }
  93078. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit5 { \
  93079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93080. _ezchip_macro_read_value_ &= ~(0xFF); \
  93081. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  93082. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93083. }
  93084. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit6 { \
  93085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93086. _ezchip_macro_read_value_ &= ~(0xFF); \
  93087. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  93088. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93089. }
  93090. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit7 { \
  93091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93092. _ezchip_macro_read_value_ &= ~(0xFF); \
  93093. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  93094. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93095. }
  93096. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit0 { \
  93097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93098. _ezchip_macro_read_value_ &= ~(0xFF); \
  93099. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  93100. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93101. }
  93102. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit1 { \
  93103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93104. _ezchip_macro_read_value_ &= ~(0xFF); \
  93105. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  93106. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93107. }
  93108. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit2 { \
  93109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93110. _ezchip_macro_read_value_ &= ~(0xFF); \
  93111. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  93112. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93113. }
  93114. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit3 { \
  93115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93116. _ezchip_macro_read_value_ &= ~(0xFF); \
  93117. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  93118. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93119. }
  93120. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit4 { \
  93121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93122. _ezchip_macro_read_value_ &= ~(0xFF); \
  93123. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  93124. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93125. }
  93126. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit5 { \
  93127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93128. _ezchip_macro_read_value_ &= ~(0xFF); \
  93129. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  93130. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93131. }
  93132. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit6 { \
  93133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93134. _ezchip_macro_read_value_ &= ~(0xFF); \
  93135. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  93136. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93137. }
  93138. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit7 { \
  93139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93140. _ezchip_macro_read_value_ &= ~(0xFF); \
  93141. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  93142. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93143. }
  93144. #define SET_GPIO_57_dout_sdio1_pad_rst_n { \
  93145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93146. _ezchip_macro_read_value_ &= ~(0xFF); \
  93147. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  93148. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93149. }
  93150. #define SET_GPIO_57_dout_spdif_tx_sdout { \
  93151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93152. _ezchip_macro_read_value_ &= ~(0xFF); \
  93153. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  93154. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93155. }
  93156. #define SET_GPIO_57_dout_spdif_tx_sdout_oen { \
  93157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93158. _ezchip_macro_read_value_ &= ~(0xFF); \
  93159. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  93160. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93161. }
  93162. #define SET_GPIO_57_dout_spi0_pad_oe_n { \
  93163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93164. _ezchip_macro_read_value_ &= ~(0xFF); \
  93165. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  93166. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93167. }
  93168. #define SET_GPIO_57_dout_spi0_pad_sck_out { \
  93169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93170. _ezchip_macro_read_value_ &= ~(0xFF); \
  93171. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  93172. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93173. }
  93174. #define SET_GPIO_57_dout_spi0_pad_ss_0_n { \
  93175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93176. _ezchip_macro_read_value_ &= ~(0xFF); \
  93177. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  93178. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93179. }
  93180. #define SET_GPIO_57_dout_spi0_pad_ss_1_n { \
  93181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93182. _ezchip_macro_read_value_ &= ~(0xFF); \
  93183. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  93184. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93185. }
  93186. #define SET_GPIO_57_dout_spi0_pad_txd { \
  93187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93188. _ezchip_macro_read_value_ &= ~(0xFF); \
  93189. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  93190. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93191. }
  93192. #define SET_GPIO_57_dout_spi1_pad_oe_n { \
  93193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93194. _ezchip_macro_read_value_ &= ~(0xFF); \
  93195. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  93196. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93197. }
  93198. #define SET_GPIO_57_dout_spi1_pad_sck_out { \
  93199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93200. _ezchip_macro_read_value_ &= ~(0xFF); \
  93201. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  93202. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93203. }
  93204. #define SET_GPIO_57_dout_spi1_pad_ss_0_n { \
  93205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93206. _ezchip_macro_read_value_ &= ~(0xFF); \
  93207. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  93208. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93209. }
  93210. #define SET_GPIO_57_dout_spi1_pad_ss_1_n { \
  93211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93212. _ezchip_macro_read_value_ &= ~(0xFF); \
  93213. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  93214. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93215. }
  93216. #define SET_GPIO_57_dout_spi1_pad_txd { \
  93217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93218. _ezchip_macro_read_value_ &= ~(0xFF); \
  93219. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  93220. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93221. }
  93222. #define SET_GPIO_57_dout_spi2_pad_oe_n { \
  93223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93224. _ezchip_macro_read_value_ &= ~(0xFF); \
  93225. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  93226. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93227. }
  93228. #define SET_GPIO_57_dout_spi2_pad_sck_out { \
  93229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93230. _ezchip_macro_read_value_ &= ~(0xFF); \
  93231. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  93232. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93233. }
  93234. #define SET_GPIO_57_dout_spi2_pad_ss_0_n { \
  93235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93236. _ezchip_macro_read_value_ &= ~(0xFF); \
  93237. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  93238. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93239. }
  93240. #define SET_GPIO_57_dout_spi2_pad_ss_1_n { \
  93241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93242. _ezchip_macro_read_value_ &= ~(0xFF); \
  93243. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  93244. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93245. }
  93246. #define SET_GPIO_57_dout_spi2_pad_txd { \
  93247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93248. _ezchip_macro_read_value_ &= ~(0xFF); \
  93249. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  93250. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93251. }
  93252. #define SET_GPIO_57_dout_spi2ahb_pad_oe_n_bit0 { \
  93253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93254. _ezchip_macro_read_value_ &= ~(0xFF); \
  93255. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  93256. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93257. }
  93258. #define SET_GPIO_57_dout_spi2ahb_pad_oe_n_bit1 { \
  93259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93260. _ezchip_macro_read_value_ &= ~(0xFF); \
  93261. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  93262. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93263. }
  93264. #define SET_GPIO_57_dout_spi2ahb_pad_oe_n_bit2 { \
  93265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93266. _ezchip_macro_read_value_ &= ~(0xFF); \
  93267. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  93268. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93269. }
  93270. #define SET_GPIO_57_dout_spi2ahb_pad_oe_n_bit3 { \
  93271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93272. _ezchip_macro_read_value_ &= ~(0xFF); \
  93273. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  93274. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93275. }
  93276. #define SET_GPIO_57_dout_spi2ahb_pad_txd_bit0 { \
  93277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93278. _ezchip_macro_read_value_ &= ~(0xFF); \
  93279. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  93280. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93281. }
  93282. #define SET_GPIO_57_dout_spi2ahb_pad_txd_bit1 { \
  93283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93284. _ezchip_macro_read_value_ &= ~(0xFF); \
  93285. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  93286. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93287. }
  93288. #define SET_GPIO_57_dout_spi2ahb_pad_txd_bit2 { \
  93289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93290. _ezchip_macro_read_value_ &= ~(0xFF); \
  93291. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  93292. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93293. }
  93294. #define SET_GPIO_57_dout_spi2ahb_pad_txd_bit3 { \
  93295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93296. _ezchip_macro_read_value_ &= ~(0xFF); \
  93297. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  93298. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93299. }
  93300. #define SET_GPIO_57_dout_spi3_pad_oe_n { \
  93301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93302. _ezchip_macro_read_value_ &= ~(0xFF); \
  93303. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  93304. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93305. }
  93306. #define SET_GPIO_57_dout_spi3_pad_sck_out { \
  93307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93308. _ezchip_macro_read_value_ &= ~(0xFF); \
  93309. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  93310. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93311. }
  93312. #define SET_GPIO_57_dout_spi3_pad_ss_0_n { \
  93313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93314. _ezchip_macro_read_value_ &= ~(0xFF); \
  93315. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  93316. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93317. }
  93318. #define SET_GPIO_57_dout_spi3_pad_ss_1_n { \
  93319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93320. _ezchip_macro_read_value_ &= ~(0xFF); \
  93321. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  93322. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93323. }
  93324. #define SET_GPIO_57_dout_spi3_pad_txd { \
  93325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93326. _ezchip_macro_read_value_ &= ~(0xFF); \
  93327. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  93328. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93329. }
  93330. #define SET_GPIO_57_dout_uart0_pad_dtrn { \
  93331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93332. _ezchip_macro_read_value_ &= ~(0xFF); \
  93333. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  93334. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93335. }
  93336. #define SET_GPIO_57_dout_uart0_pad_rtsn { \
  93337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93338. _ezchip_macro_read_value_ &= ~(0xFF); \
  93339. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  93340. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93341. }
  93342. #define SET_GPIO_57_dout_uart0_pad_sout { \
  93343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93344. _ezchip_macro_read_value_ &= ~(0xFF); \
  93345. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  93346. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93347. }
  93348. #define SET_GPIO_57_dout_uart1_pad_sout { \
  93349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93350. _ezchip_macro_read_value_ &= ~(0xFF); \
  93351. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  93352. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93353. }
  93354. #define SET_GPIO_57_dout_uart2_pad_dtr_n { \
  93355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93356. _ezchip_macro_read_value_ &= ~(0xFF); \
  93357. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  93358. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93359. }
  93360. #define SET_GPIO_57_dout_uart2_pad_rts_n { \
  93361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93362. _ezchip_macro_read_value_ &= ~(0xFF); \
  93363. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  93364. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93365. }
  93366. #define SET_GPIO_57_dout_uart2_pad_sout { \
  93367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93368. _ezchip_macro_read_value_ &= ~(0xFF); \
  93369. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  93370. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93371. }
  93372. #define SET_GPIO_57_dout_uart3_pad_sout { \
  93373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93374. _ezchip_macro_read_value_ &= ~(0xFF); \
  93375. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  93376. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93377. }
  93378. #define SET_GPIO_57_dout_usb_drv_bus { \
  93379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93380. _ezchip_macro_read_value_ &= ~(0xFF); \
  93381. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  93382. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93383. }
  93384. #define SET_GPIO_57_doen_reverse_(en) { \
  93385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93386. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  93387. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  93388. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93389. }
  93390. #define SET_GPIO_57_doen_LOW { \
  93391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93392. _ezchip_macro_read_value_ &= ~(0xFF); \
  93393. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  93394. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93395. }
  93396. #define SET_GPIO_57_doen_HIGH { \
  93397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93398. _ezchip_macro_read_value_ &= ~(0xFF); \
  93399. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  93400. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93401. }
  93402. #define SET_GPIO_57_doen_clk_gmac_tophyref { \
  93403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93404. _ezchip_macro_read_value_ &= ~(0xFF); \
  93405. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  93406. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93407. }
  93408. #define SET_GPIO_57_doen_cpu_jtag_tdo { \
  93409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93410. _ezchip_macro_read_value_ &= ~(0xFF); \
  93411. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  93412. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93413. }
  93414. #define SET_GPIO_57_doen_cpu_jtag_tdo_oen { \
  93415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93416. _ezchip_macro_read_value_ &= ~(0xFF); \
  93417. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  93418. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93419. }
  93420. #define SET_GPIO_57_doen_dmic_clk_out { \
  93421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93422. _ezchip_macro_read_value_ &= ~(0xFF); \
  93423. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  93424. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93425. }
  93426. #define SET_GPIO_57_doen_dsp_JTDOEn_pad { \
  93427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93428. _ezchip_macro_read_value_ &= ~(0xFF); \
  93429. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  93430. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93431. }
  93432. #define SET_GPIO_57_doen_dsp_JTDO_pad { \
  93433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93434. _ezchip_macro_read_value_ &= ~(0xFF); \
  93435. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  93436. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93437. }
  93438. #define SET_GPIO_57_doen_i2c0_pad_sck_oe { \
  93439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93440. _ezchip_macro_read_value_ &= ~(0xFF); \
  93441. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  93442. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93443. }
  93444. #define SET_GPIO_57_doen_i2c0_pad_sda_oe { \
  93445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93446. _ezchip_macro_read_value_ &= ~(0xFF); \
  93447. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  93448. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93449. }
  93450. #define SET_GPIO_57_doen_i2c1_pad_sck_oe { \
  93451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93452. _ezchip_macro_read_value_ &= ~(0xFF); \
  93453. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  93454. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93455. }
  93456. #define SET_GPIO_57_doen_i2c1_pad_sda_oe { \
  93457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93458. _ezchip_macro_read_value_ &= ~(0xFF); \
  93459. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  93460. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93461. }
  93462. #define SET_GPIO_57_doen_i2c2_pad_sck_oe { \
  93463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93464. _ezchip_macro_read_value_ &= ~(0xFF); \
  93465. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  93466. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93467. }
  93468. #define SET_GPIO_57_doen_i2c2_pad_sda_oe { \
  93469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93470. _ezchip_macro_read_value_ &= ~(0xFF); \
  93471. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  93472. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93473. }
  93474. #define SET_GPIO_57_doen_i2c3_pad_sck_oe { \
  93475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93476. _ezchip_macro_read_value_ &= ~(0xFF); \
  93477. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  93478. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93479. }
  93480. #define SET_GPIO_57_doen_i2c3_pad_sda_oe { \
  93481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93482. _ezchip_macro_read_value_ &= ~(0xFF); \
  93483. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  93484. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93485. }
  93486. #define SET_GPIO_57_doen_i2srx_bclk_out { \
  93487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93488. _ezchip_macro_read_value_ &= ~(0xFF); \
  93489. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  93490. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93491. }
  93492. #define SET_GPIO_57_doen_i2srx_bclk_out_oen { \
  93493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93494. _ezchip_macro_read_value_ &= ~(0xFF); \
  93495. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  93496. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93497. }
  93498. #define SET_GPIO_57_doen_i2srx_lrck_out { \
  93499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93500. _ezchip_macro_read_value_ &= ~(0xFF); \
  93501. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  93502. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93503. }
  93504. #define SET_GPIO_57_doen_i2srx_lrck_out_oen { \
  93505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93506. _ezchip_macro_read_value_ &= ~(0xFF); \
  93507. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  93508. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93509. }
  93510. #define SET_GPIO_57_doen_i2srx_mclk_out { \
  93511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93512. _ezchip_macro_read_value_ &= ~(0xFF); \
  93513. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  93514. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93515. }
  93516. #define SET_GPIO_57_doen_i2stx_bclk_out { \
  93517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93518. _ezchip_macro_read_value_ &= ~(0xFF); \
  93519. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  93520. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93521. }
  93522. #define SET_GPIO_57_doen_i2stx_bclk_out_oen { \
  93523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93524. _ezchip_macro_read_value_ &= ~(0xFF); \
  93525. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  93526. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93527. }
  93528. #define SET_GPIO_57_doen_i2stx_lrck_out { \
  93529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93530. _ezchip_macro_read_value_ &= ~(0xFF); \
  93531. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  93532. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93533. }
  93534. #define SET_GPIO_57_doen_i2stx_lrckout_oen { \
  93535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93536. _ezchip_macro_read_value_ &= ~(0xFF); \
  93537. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  93538. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93539. }
  93540. #define SET_GPIO_57_doen_i2stx_mclk_out { \
  93541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93542. _ezchip_macro_read_value_ &= ~(0xFF); \
  93543. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  93544. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93545. }
  93546. #define SET_GPIO_57_doen_i2stx_sdout0 { \
  93547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93548. _ezchip_macro_read_value_ &= ~(0xFF); \
  93549. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  93550. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93551. }
  93552. #define SET_GPIO_57_doen_i2stx_sdout1 { \
  93553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93554. _ezchip_macro_read_value_ &= ~(0xFF); \
  93555. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  93556. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93557. }
  93558. #define SET_GPIO_57_doen_lcd_pad_csm_n { \
  93559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93560. _ezchip_macro_read_value_ &= ~(0xFF); \
  93561. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  93562. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93563. }
  93564. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit0 { \
  93565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93566. _ezchip_macro_read_value_ &= ~(0xFF); \
  93567. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  93568. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93569. }
  93570. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit1 { \
  93571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93572. _ezchip_macro_read_value_ &= ~(0xFF); \
  93573. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  93574. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93575. }
  93576. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit2 { \
  93577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93578. _ezchip_macro_read_value_ &= ~(0xFF); \
  93579. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  93580. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93581. }
  93582. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit3 { \
  93583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93584. _ezchip_macro_read_value_ &= ~(0xFF); \
  93585. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  93586. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93587. }
  93588. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit4 { \
  93589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93590. _ezchip_macro_read_value_ &= ~(0xFF); \
  93591. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  93592. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93593. }
  93594. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit5 { \
  93595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93596. _ezchip_macro_read_value_ &= ~(0xFF); \
  93597. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  93598. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93599. }
  93600. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit6 { \
  93601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93602. _ezchip_macro_read_value_ &= ~(0xFF); \
  93603. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  93604. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93605. }
  93606. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit7 { \
  93607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93608. _ezchip_macro_read_value_ &= ~(0xFF); \
  93609. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  93610. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93611. }
  93612. #define SET_GPIO_57_doen_pwm_pad_out_bit0 { \
  93613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93614. _ezchip_macro_read_value_ &= ~(0xFF); \
  93615. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  93616. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93617. }
  93618. #define SET_GPIO_57_doen_pwm_pad_out_bit1 { \
  93619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93620. _ezchip_macro_read_value_ &= ~(0xFF); \
  93621. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  93622. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93623. }
  93624. #define SET_GPIO_57_doen_pwm_pad_out_bit2 { \
  93625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93626. _ezchip_macro_read_value_ &= ~(0xFF); \
  93627. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  93628. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93629. }
  93630. #define SET_GPIO_57_doen_pwm_pad_out_bit3 { \
  93631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93632. _ezchip_macro_read_value_ &= ~(0xFF); \
  93633. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  93634. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93635. }
  93636. #define SET_GPIO_57_doen_pwm_pad_out_bit4 { \
  93637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93638. _ezchip_macro_read_value_ &= ~(0xFF); \
  93639. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  93640. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93641. }
  93642. #define SET_GPIO_57_doen_pwm_pad_out_bit5 { \
  93643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93644. _ezchip_macro_read_value_ &= ~(0xFF); \
  93645. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  93646. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93647. }
  93648. #define SET_GPIO_57_doen_pwm_pad_out_bit6 { \
  93649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93650. _ezchip_macro_read_value_ &= ~(0xFF); \
  93651. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  93652. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93653. }
  93654. #define SET_GPIO_57_doen_pwm_pad_out_bit7 { \
  93655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93656. _ezchip_macro_read_value_ &= ~(0xFF); \
  93657. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  93658. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93659. }
  93660. #define SET_GPIO_57_doen_pwmdac_left_out { \
  93661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93662. _ezchip_macro_read_value_ &= ~(0xFF); \
  93663. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  93664. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93665. }
  93666. #define SET_GPIO_57_doen_pwmdac_right_out { \
  93667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93668. _ezchip_macro_read_value_ &= ~(0xFF); \
  93669. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  93670. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93671. }
  93672. #define SET_GPIO_57_doen_qspi_csn1_out { \
  93673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93674. _ezchip_macro_read_value_ &= ~(0xFF); \
  93675. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  93676. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93677. }
  93678. #define SET_GPIO_57_doen_qspi_csn2_out { \
  93679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93680. _ezchip_macro_read_value_ &= ~(0xFF); \
  93681. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  93682. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93683. }
  93684. #define SET_GPIO_57_doen_qspi_csn3_out { \
  93685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93686. _ezchip_macro_read_value_ &= ~(0xFF); \
  93687. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  93688. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93689. }
  93690. #define SET_GPIO_57_doen_register23_SCFG_cmsensor_rst0 { \
  93691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93692. _ezchip_macro_read_value_ &= ~(0xFF); \
  93693. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  93694. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93695. }
  93696. #define SET_GPIO_57_doen_register23_SCFG_cmsensor_rst1 { \
  93697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93698. _ezchip_macro_read_value_ &= ~(0xFF); \
  93699. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  93700. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93701. }
  93702. #define SET_GPIO_57_doen_register32_SCFG_gmac_phy_rstn { \
  93703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93704. _ezchip_macro_read_value_ &= ~(0xFF); \
  93705. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  93706. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93707. }
  93708. #define SET_GPIO_57_doen_sdio0_pad_card_power_en { \
  93709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93710. _ezchip_macro_read_value_ &= ~(0xFF); \
  93711. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  93712. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93713. }
  93714. #define SET_GPIO_57_doen_sdio0_pad_cclk_out { \
  93715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93716. _ezchip_macro_read_value_ &= ~(0xFF); \
  93717. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  93718. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93719. }
  93720. #define SET_GPIO_57_doen_sdio0_pad_ccmd_oe { \
  93721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93722. _ezchip_macro_read_value_ &= ~(0xFF); \
  93723. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  93724. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93725. }
  93726. #define SET_GPIO_57_doen_sdio0_pad_ccmd_out { \
  93727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93728. _ezchip_macro_read_value_ &= ~(0xFF); \
  93729. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  93730. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93731. }
  93732. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit0 { \
  93733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93734. _ezchip_macro_read_value_ &= ~(0xFF); \
  93735. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  93736. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93737. }
  93738. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit1 { \
  93739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93740. _ezchip_macro_read_value_ &= ~(0xFF); \
  93741. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  93742. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93743. }
  93744. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit2 { \
  93745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93746. _ezchip_macro_read_value_ &= ~(0xFF); \
  93747. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  93748. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93749. }
  93750. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit3 { \
  93751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93752. _ezchip_macro_read_value_ &= ~(0xFF); \
  93753. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  93754. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93755. }
  93756. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit4 { \
  93757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93758. _ezchip_macro_read_value_ &= ~(0xFF); \
  93759. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  93760. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93761. }
  93762. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit5 { \
  93763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93764. _ezchip_macro_read_value_ &= ~(0xFF); \
  93765. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  93766. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93767. }
  93768. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit6 { \
  93769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93770. _ezchip_macro_read_value_ &= ~(0xFF); \
  93771. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  93772. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93773. }
  93774. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit7 { \
  93775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93776. _ezchip_macro_read_value_ &= ~(0xFF); \
  93777. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  93778. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93779. }
  93780. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit0 { \
  93781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93782. _ezchip_macro_read_value_ &= ~(0xFF); \
  93783. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  93784. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93785. }
  93786. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit1 { \
  93787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93788. _ezchip_macro_read_value_ &= ~(0xFF); \
  93789. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  93790. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93791. }
  93792. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit2 { \
  93793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93794. _ezchip_macro_read_value_ &= ~(0xFF); \
  93795. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  93796. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93797. }
  93798. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit3 { \
  93799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93800. _ezchip_macro_read_value_ &= ~(0xFF); \
  93801. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  93802. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93803. }
  93804. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit4 { \
  93805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93806. _ezchip_macro_read_value_ &= ~(0xFF); \
  93807. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  93808. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93809. }
  93810. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit5 { \
  93811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93812. _ezchip_macro_read_value_ &= ~(0xFF); \
  93813. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  93814. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93815. }
  93816. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit6 { \
  93817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93818. _ezchip_macro_read_value_ &= ~(0xFF); \
  93819. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  93820. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93821. }
  93822. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit7 { \
  93823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93824. _ezchip_macro_read_value_ &= ~(0xFF); \
  93825. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  93826. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93827. }
  93828. #define SET_GPIO_57_doen_sdio0_pad_rst_n { \
  93829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93830. _ezchip_macro_read_value_ &= ~(0xFF); \
  93831. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  93832. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93833. }
  93834. #define SET_GPIO_57_doen_sdio1_pad_card_power_en { \
  93835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93836. _ezchip_macro_read_value_ &= ~(0xFF); \
  93837. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  93838. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93839. }
  93840. #define SET_GPIO_57_doen_sdio1_pad_cclk_out { \
  93841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93842. _ezchip_macro_read_value_ &= ~(0xFF); \
  93843. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  93844. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93845. }
  93846. #define SET_GPIO_57_doen_sdio1_pad_ccmd_oe { \
  93847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93848. _ezchip_macro_read_value_ &= ~(0xFF); \
  93849. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  93850. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93851. }
  93852. #define SET_GPIO_57_doen_sdio1_pad_ccmd_out { \
  93853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93854. _ezchip_macro_read_value_ &= ~(0xFF); \
  93855. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  93856. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93857. }
  93858. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit0 { \
  93859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93860. _ezchip_macro_read_value_ &= ~(0xFF); \
  93861. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  93862. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93863. }
  93864. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit1 { \
  93865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93866. _ezchip_macro_read_value_ &= ~(0xFF); \
  93867. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  93868. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93869. }
  93870. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit2 { \
  93871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93872. _ezchip_macro_read_value_ &= ~(0xFF); \
  93873. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  93874. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93875. }
  93876. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit3 { \
  93877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93878. _ezchip_macro_read_value_ &= ~(0xFF); \
  93879. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  93880. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93881. }
  93882. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit4 { \
  93883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93884. _ezchip_macro_read_value_ &= ~(0xFF); \
  93885. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  93886. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93887. }
  93888. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit5 { \
  93889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93890. _ezchip_macro_read_value_ &= ~(0xFF); \
  93891. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  93892. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93893. }
  93894. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit6 { \
  93895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93896. _ezchip_macro_read_value_ &= ~(0xFF); \
  93897. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  93898. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93899. }
  93900. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit7 { \
  93901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93902. _ezchip_macro_read_value_ &= ~(0xFF); \
  93903. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  93904. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93905. }
  93906. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit0 { \
  93907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93908. _ezchip_macro_read_value_ &= ~(0xFF); \
  93909. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  93910. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93911. }
  93912. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit1 { \
  93913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93914. _ezchip_macro_read_value_ &= ~(0xFF); \
  93915. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  93916. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93917. }
  93918. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit2 { \
  93919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93920. _ezchip_macro_read_value_ &= ~(0xFF); \
  93921. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  93922. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93923. }
  93924. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit3 { \
  93925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93926. _ezchip_macro_read_value_ &= ~(0xFF); \
  93927. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  93928. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93929. }
  93930. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit4 { \
  93931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93932. _ezchip_macro_read_value_ &= ~(0xFF); \
  93933. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  93934. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93935. }
  93936. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit5 { \
  93937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93938. _ezchip_macro_read_value_ &= ~(0xFF); \
  93939. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  93940. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93941. }
  93942. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit6 { \
  93943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93944. _ezchip_macro_read_value_ &= ~(0xFF); \
  93945. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  93946. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93947. }
  93948. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit7 { \
  93949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93950. _ezchip_macro_read_value_ &= ~(0xFF); \
  93951. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  93952. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93953. }
  93954. #define SET_GPIO_57_doen_sdio1_pad_rst_n { \
  93955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93956. _ezchip_macro_read_value_ &= ~(0xFF); \
  93957. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  93958. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93959. }
  93960. #define SET_GPIO_57_doen_spdif_tx_sdout { \
  93961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93962. _ezchip_macro_read_value_ &= ~(0xFF); \
  93963. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  93964. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93965. }
  93966. #define SET_GPIO_57_doen_spdif_tx_sdout_oen { \
  93967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93968. _ezchip_macro_read_value_ &= ~(0xFF); \
  93969. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  93970. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93971. }
  93972. #define SET_GPIO_57_doen_spi0_pad_oe_n { \
  93973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93974. _ezchip_macro_read_value_ &= ~(0xFF); \
  93975. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  93976. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93977. }
  93978. #define SET_GPIO_57_doen_spi0_pad_sck_out { \
  93979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93980. _ezchip_macro_read_value_ &= ~(0xFF); \
  93981. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  93982. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93983. }
  93984. #define SET_GPIO_57_doen_spi0_pad_ss_0_n { \
  93985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93986. _ezchip_macro_read_value_ &= ~(0xFF); \
  93987. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  93988. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93989. }
  93990. #define SET_GPIO_57_doen_spi0_pad_ss_1_n { \
  93991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93992. _ezchip_macro_read_value_ &= ~(0xFF); \
  93993. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  93994. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93995. }
  93996. #define SET_GPIO_57_doen_spi0_pad_txd { \
  93997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93998. _ezchip_macro_read_value_ &= ~(0xFF); \
  93999. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  94000. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94001. }
  94002. #define SET_GPIO_57_doen_spi1_pad_oe_n { \
  94003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94004. _ezchip_macro_read_value_ &= ~(0xFF); \
  94005. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  94006. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94007. }
  94008. #define SET_GPIO_57_doen_spi1_pad_sck_out { \
  94009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94010. _ezchip_macro_read_value_ &= ~(0xFF); \
  94011. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  94012. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94013. }
  94014. #define SET_GPIO_57_doen_spi1_pad_ss_0_n { \
  94015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94016. _ezchip_macro_read_value_ &= ~(0xFF); \
  94017. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  94018. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94019. }
  94020. #define SET_GPIO_57_doen_spi1_pad_ss_1_n { \
  94021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94022. _ezchip_macro_read_value_ &= ~(0xFF); \
  94023. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  94024. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94025. }
  94026. #define SET_GPIO_57_doen_spi1_pad_txd { \
  94027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94028. _ezchip_macro_read_value_ &= ~(0xFF); \
  94029. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  94030. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94031. }
  94032. #define SET_GPIO_57_doen_spi2_pad_oe_n { \
  94033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94034. _ezchip_macro_read_value_ &= ~(0xFF); \
  94035. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  94036. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94037. }
  94038. #define SET_GPIO_57_doen_spi2_pad_sck_out { \
  94039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94040. _ezchip_macro_read_value_ &= ~(0xFF); \
  94041. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  94042. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94043. }
  94044. #define SET_GPIO_57_doen_spi2_pad_ss_0_n { \
  94045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94046. _ezchip_macro_read_value_ &= ~(0xFF); \
  94047. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  94048. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94049. }
  94050. #define SET_GPIO_57_doen_spi2_pad_ss_1_n { \
  94051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94052. _ezchip_macro_read_value_ &= ~(0xFF); \
  94053. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  94054. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94055. }
  94056. #define SET_GPIO_57_doen_spi2_pad_txd { \
  94057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94058. _ezchip_macro_read_value_ &= ~(0xFF); \
  94059. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  94060. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94061. }
  94062. #define SET_GPIO_57_doen_spi2ahb_pad_oe_n_bit0 { \
  94063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94064. _ezchip_macro_read_value_ &= ~(0xFF); \
  94065. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  94066. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94067. }
  94068. #define SET_GPIO_57_doen_spi2ahb_pad_oe_n_bit1 { \
  94069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94070. _ezchip_macro_read_value_ &= ~(0xFF); \
  94071. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  94072. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94073. }
  94074. #define SET_GPIO_57_doen_spi2ahb_pad_oe_n_bit2 { \
  94075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94076. _ezchip_macro_read_value_ &= ~(0xFF); \
  94077. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  94078. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94079. }
  94080. #define SET_GPIO_57_doen_spi2ahb_pad_oe_n_bit3 { \
  94081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94082. _ezchip_macro_read_value_ &= ~(0xFF); \
  94083. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  94084. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94085. }
  94086. #define SET_GPIO_57_doen_spi2ahb_pad_txd_bit0 { \
  94087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94088. _ezchip_macro_read_value_ &= ~(0xFF); \
  94089. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  94090. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94091. }
  94092. #define SET_GPIO_57_doen_spi2ahb_pad_txd_bit1 { \
  94093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94094. _ezchip_macro_read_value_ &= ~(0xFF); \
  94095. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  94096. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94097. }
  94098. #define SET_GPIO_57_doen_spi2ahb_pad_txd_bit2 { \
  94099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94100. _ezchip_macro_read_value_ &= ~(0xFF); \
  94101. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  94102. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94103. }
  94104. #define SET_GPIO_57_doen_spi2ahb_pad_txd_bit3 { \
  94105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94106. _ezchip_macro_read_value_ &= ~(0xFF); \
  94107. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  94108. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94109. }
  94110. #define SET_GPIO_57_doen_spi3_pad_oe_n { \
  94111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94112. _ezchip_macro_read_value_ &= ~(0xFF); \
  94113. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  94114. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94115. }
  94116. #define SET_GPIO_57_doen_spi3_pad_sck_out { \
  94117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94118. _ezchip_macro_read_value_ &= ~(0xFF); \
  94119. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  94120. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94121. }
  94122. #define SET_GPIO_57_doen_spi3_pad_ss_0_n { \
  94123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94124. _ezchip_macro_read_value_ &= ~(0xFF); \
  94125. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  94126. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94127. }
  94128. #define SET_GPIO_57_doen_spi3_pad_ss_1_n { \
  94129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94130. _ezchip_macro_read_value_ &= ~(0xFF); \
  94131. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  94132. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94133. }
  94134. #define SET_GPIO_57_doen_spi3_pad_txd { \
  94135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94136. _ezchip_macro_read_value_ &= ~(0xFF); \
  94137. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  94138. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94139. }
  94140. #define SET_GPIO_57_doen_uart0_pad_dtrn { \
  94141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94142. _ezchip_macro_read_value_ &= ~(0xFF); \
  94143. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  94144. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94145. }
  94146. #define SET_GPIO_57_doen_uart0_pad_rtsn { \
  94147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94148. _ezchip_macro_read_value_ &= ~(0xFF); \
  94149. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  94150. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94151. }
  94152. #define SET_GPIO_57_doen_uart0_pad_sout { \
  94153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94154. _ezchip_macro_read_value_ &= ~(0xFF); \
  94155. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  94156. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94157. }
  94158. #define SET_GPIO_57_doen_uart1_pad_sout { \
  94159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94160. _ezchip_macro_read_value_ &= ~(0xFF); \
  94161. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  94162. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94163. }
  94164. #define SET_GPIO_57_doen_uart2_pad_dtr_n { \
  94165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94166. _ezchip_macro_read_value_ &= ~(0xFF); \
  94167. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  94168. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94169. }
  94170. #define SET_GPIO_57_doen_uart2_pad_rts_n { \
  94171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94172. _ezchip_macro_read_value_ &= ~(0xFF); \
  94173. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  94174. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94175. }
  94176. #define SET_GPIO_57_doen_uart2_pad_sout { \
  94177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94178. _ezchip_macro_read_value_ &= ~(0xFF); \
  94179. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  94180. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94181. }
  94182. #define SET_GPIO_57_doen_uart3_pad_sout { \
  94183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94184. _ezchip_macro_read_value_ &= ~(0xFF); \
  94185. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  94186. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94187. }
  94188. #define SET_GPIO_57_doen_usb_drv_bus { \
  94189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94190. _ezchip_macro_read_value_ &= ~(0xFF); \
  94191. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  94192. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94193. }
  94194. #define SET_GPIO_58_dout_reverse_(en) { \
  94195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94196. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  94197. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  94198. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94199. }
  94200. #define SET_GPIO_58_dout_LOW { \
  94201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94202. _ezchip_macro_read_value_ &= ~(0xFF); \
  94203. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  94204. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94205. }
  94206. #define SET_GPIO_58_dout_HIGH { \
  94207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94208. _ezchip_macro_read_value_ &= ~(0xFF); \
  94209. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  94210. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94211. }
  94212. #define SET_GPIO_58_dout_clk_gmac_tophyref { \
  94213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94214. _ezchip_macro_read_value_ &= ~(0xFF); \
  94215. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  94216. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94217. }
  94218. #define SET_GPIO_58_dout_cpu_jtag_tdo { \
  94219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94220. _ezchip_macro_read_value_ &= ~(0xFF); \
  94221. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  94222. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94223. }
  94224. #define SET_GPIO_58_dout_cpu_jtag_tdo_oen { \
  94225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94226. _ezchip_macro_read_value_ &= ~(0xFF); \
  94227. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  94228. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94229. }
  94230. #define SET_GPIO_58_dout_dmic_clk_out { \
  94231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94232. _ezchip_macro_read_value_ &= ~(0xFF); \
  94233. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  94234. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94235. }
  94236. #define SET_GPIO_58_dout_dsp_JTDOEn_pad { \
  94237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94238. _ezchip_macro_read_value_ &= ~(0xFF); \
  94239. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  94240. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94241. }
  94242. #define SET_GPIO_58_dout_dsp_JTDO_pad { \
  94243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94244. _ezchip_macro_read_value_ &= ~(0xFF); \
  94245. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  94246. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94247. }
  94248. #define SET_GPIO_58_dout_i2c0_pad_sck_oe { \
  94249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94250. _ezchip_macro_read_value_ &= ~(0xFF); \
  94251. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  94252. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94253. }
  94254. #define SET_GPIO_58_dout_i2c0_pad_sda_oe { \
  94255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94256. _ezchip_macro_read_value_ &= ~(0xFF); \
  94257. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  94258. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94259. }
  94260. #define SET_GPIO_58_dout_i2c1_pad_sck_oe { \
  94261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94262. _ezchip_macro_read_value_ &= ~(0xFF); \
  94263. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  94264. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94265. }
  94266. #define SET_GPIO_58_dout_i2c1_pad_sda_oe { \
  94267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94268. _ezchip_macro_read_value_ &= ~(0xFF); \
  94269. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  94270. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94271. }
  94272. #define SET_GPIO_58_dout_i2c2_pad_sck_oe { \
  94273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94274. _ezchip_macro_read_value_ &= ~(0xFF); \
  94275. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  94276. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94277. }
  94278. #define SET_GPIO_58_dout_i2c2_pad_sda_oe { \
  94279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94280. _ezchip_macro_read_value_ &= ~(0xFF); \
  94281. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  94282. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94283. }
  94284. #define SET_GPIO_58_dout_i2c3_pad_sck_oe { \
  94285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94286. _ezchip_macro_read_value_ &= ~(0xFF); \
  94287. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  94288. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94289. }
  94290. #define SET_GPIO_58_dout_i2c3_pad_sda_oe { \
  94291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94292. _ezchip_macro_read_value_ &= ~(0xFF); \
  94293. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  94294. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94295. }
  94296. #define SET_GPIO_58_dout_i2srx_bclk_out { \
  94297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94298. _ezchip_macro_read_value_ &= ~(0xFF); \
  94299. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  94300. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94301. }
  94302. #define SET_GPIO_58_dout_i2srx_bclk_out_oen { \
  94303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94304. _ezchip_macro_read_value_ &= ~(0xFF); \
  94305. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  94306. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94307. }
  94308. #define SET_GPIO_58_dout_i2srx_lrck_out { \
  94309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94310. _ezchip_macro_read_value_ &= ~(0xFF); \
  94311. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  94312. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94313. }
  94314. #define SET_GPIO_58_dout_i2srx_lrck_out_oen { \
  94315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94316. _ezchip_macro_read_value_ &= ~(0xFF); \
  94317. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  94318. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94319. }
  94320. #define SET_GPIO_58_dout_i2srx_mclk_out { \
  94321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94322. _ezchip_macro_read_value_ &= ~(0xFF); \
  94323. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  94324. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94325. }
  94326. #define SET_GPIO_58_dout_i2stx_bclk_out { \
  94327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94328. _ezchip_macro_read_value_ &= ~(0xFF); \
  94329. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  94330. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94331. }
  94332. #define SET_GPIO_58_dout_i2stx_bclk_out_oen { \
  94333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94334. _ezchip_macro_read_value_ &= ~(0xFF); \
  94335. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  94336. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94337. }
  94338. #define SET_GPIO_58_dout_i2stx_lrck_out { \
  94339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94340. _ezchip_macro_read_value_ &= ~(0xFF); \
  94341. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  94342. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94343. }
  94344. #define SET_GPIO_58_dout_i2stx_lrckout_oen { \
  94345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94346. _ezchip_macro_read_value_ &= ~(0xFF); \
  94347. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  94348. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94349. }
  94350. #define SET_GPIO_58_dout_i2stx_mclk_out { \
  94351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94352. _ezchip_macro_read_value_ &= ~(0xFF); \
  94353. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  94354. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94355. }
  94356. #define SET_GPIO_58_dout_i2stx_sdout0 { \
  94357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94358. _ezchip_macro_read_value_ &= ~(0xFF); \
  94359. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  94360. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94361. }
  94362. #define SET_GPIO_58_dout_i2stx_sdout1 { \
  94363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94364. _ezchip_macro_read_value_ &= ~(0xFF); \
  94365. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  94366. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94367. }
  94368. #define SET_GPIO_58_dout_lcd_pad_csm_n { \
  94369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94370. _ezchip_macro_read_value_ &= ~(0xFF); \
  94371. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  94372. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94373. }
  94374. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit0 { \
  94375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94376. _ezchip_macro_read_value_ &= ~(0xFF); \
  94377. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  94378. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94379. }
  94380. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit1 { \
  94381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94382. _ezchip_macro_read_value_ &= ~(0xFF); \
  94383. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  94384. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94385. }
  94386. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit2 { \
  94387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94388. _ezchip_macro_read_value_ &= ~(0xFF); \
  94389. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  94390. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94391. }
  94392. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit3 { \
  94393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94394. _ezchip_macro_read_value_ &= ~(0xFF); \
  94395. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  94396. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94397. }
  94398. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit4 { \
  94399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94400. _ezchip_macro_read_value_ &= ~(0xFF); \
  94401. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  94402. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94403. }
  94404. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit5 { \
  94405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94406. _ezchip_macro_read_value_ &= ~(0xFF); \
  94407. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  94408. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94409. }
  94410. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit6 { \
  94411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94412. _ezchip_macro_read_value_ &= ~(0xFF); \
  94413. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  94414. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94415. }
  94416. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit7 { \
  94417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94418. _ezchip_macro_read_value_ &= ~(0xFF); \
  94419. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  94420. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94421. }
  94422. #define SET_GPIO_58_dout_pwm_pad_out_bit0 { \
  94423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94424. _ezchip_macro_read_value_ &= ~(0xFF); \
  94425. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  94426. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94427. }
  94428. #define SET_GPIO_58_dout_pwm_pad_out_bit1 { \
  94429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94430. _ezchip_macro_read_value_ &= ~(0xFF); \
  94431. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  94432. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94433. }
  94434. #define SET_GPIO_58_dout_pwm_pad_out_bit2 { \
  94435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94436. _ezchip_macro_read_value_ &= ~(0xFF); \
  94437. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  94438. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94439. }
  94440. #define SET_GPIO_58_dout_pwm_pad_out_bit3 { \
  94441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94442. _ezchip_macro_read_value_ &= ~(0xFF); \
  94443. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  94444. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94445. }
  94446. #define SET_GPIO_58_dout_pwm_pad_out_bit4 { \
  94447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94448. _ezchip_macro_read_value_ &= ~(0xFF); \
  94449. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  94450. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94451. }
  94452. #define SET_GPIO_58_dout_pwm_pad_out_bit5 { \
  94453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94454. _ezchip_macro_read_value_ &= ~(0xFF); \
  94455. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  94456. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94457. }
  94458. #define SET_GPIO_58_dout_pwm_pad_out_bit6 { \
  94459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94460. _ezchip_macro_read_value_ &= ~(0xFF); \
  94461. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  94462. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94463. }
  94464. #define SET_GPIO_58_dout_pwm_pad_out_bit7 { \
  94465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94466. _ezchip_macro_read_value_ &= ~(0xFF); \
  94467. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  94468. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94469. }
  94470. #define SET_GPIO_58_dout_pwmdac_left_out { \
  94471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94472. _ezchip_macro_read_value_ &= ~(0xFF); \
  94473. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  94474. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94475. }
  94476. #define SET_GPIO_58_dout_pwmdac_right_out { \
  94477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94478. _ezchip_macro_read_value_ &= ~(0xFF); \
  94479. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  94480. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94481. }
  94482. #define SET_GPIO_58_dout_qspi_csn1_out { \
  94483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94484. _ezchip_macro_read_value_ &= ~(0xFF); \
  94485. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  94486. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94487. }
  94488. #define SET_GPIO_58_dout_qspi_csn2_out { \
  94489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94490. _ezchip_macro_read_value_ &= ~(0xFF); \
  94491. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  94492. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94493. }
  94494. #define SET_GPIO_58_dout_qspi_csn3_out { \
  94495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94496. _ezchip_macro_read_value_ &= ~(0xFF); \
  94497. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  94498. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94499. }
  94500. #define SET_GPIO_58_dout_register23_SCFG_cmsensor_rst0 { \
  94501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94502. _ezchip_macro_read_value_ &= ~(0xFF); \
  94503. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  94504. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94505. }
  94506. #define SET_GPIO_58_dout_register23_SCFG_cmsensor_rst1 { \
  94507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94508. _ezchip_macro_read_value_ &= ~(0xFF); \
  94509. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  94510. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94511. }
  94512. #define SET_GPIO_58_dout_register32_SCFG_gmac_phy_rstn { \
  94513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94514. _ezchip_macro_read_value_ &= ~(0xFF); \
  94515. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  94516. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94517. }
  94518. #define SET_GPIO_58_dout_sdio0_pad_card_power_en { \
  94519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94520. _ezchip_macro_read_value_ &= ~(0xFF); \
  94521. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  94522. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94523. }
  94524. #define SET_GPIO_58_dout_sdio0_pad_cclk_out { \
  94525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94526. _ezchip_macro_read_value_ &= ~(0xFF); \
  94527. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  94528. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94529. }
  94530. #define SET_GPIO_58_dout_sdio0_pad_ccmd_oe { \
  94531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94532. _ezchip_macro_read_value_ &= ~(0xFF); \
  94533. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  94534. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94535. }
  94536. #define SET_GPIO_58_dout_sdio0_pad_ccmd_out { \
  94537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94538. _ezchip_macro_read_value_ &= ~(0xFF); \
  94539. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  94540. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94541. }
  94542. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit0 { \
  94543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94544. _ezchip_macro_read_value_ &= ~(0xFF); \
  94545. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  94546. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94547. }
  94548. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit1 { \
  94549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94550. _ezchip_macro_read_value_ &= ~(0xFF); \
  94551. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  94552. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94553. }
  94554. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit2 { \
  94555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94556. _ezchip_macro_read_value_ &= ~(0xFF); \
  94557. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  94558. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94559. }
  94560. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit3 { \
  94561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94562. _ezchip_macro_read_value_ &= ~(0xFF); \
  94563. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  94564. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94565. }
  94566. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit4 { \
  94567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94568. _ezchip_macro_read_value_ &= ~(0xFF); \
  94569. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  94570. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94571. }
  94572. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit5 { \
  94573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94574. _ezchip_macro_read_value_ &= ~(0xFF); \
  94575. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  94576. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94577. }
  94578. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit6 { \
  94579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94580. _ezchip_macro_read_value_ &= ~(0xFF); \
  94581. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  94582. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94583. }
  94584. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit7 { \
  94585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94586. _ezchip_macro_read_value_ &= ~(0xFF); \
  94587. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  94588. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94589. }
  94590. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit0 { \
  94591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94592. _ezchip_macro_read_value_ &= ~(0xFF); \
  94593. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  94594. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94595. }
  94596. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit1 { \
  94597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94598. _ezchip_macro_read_value_ &= ~(0xFF); \
  94599. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  94600. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94601. }
  94602. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit2 { \
  94603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94604. _ezchip_macro_read_value_ &= ~(0xFF); \
  94605. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  94606. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94607. }
  94608. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit3 { \
  94609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94610. _ezchip_macro_read_value_ &= ~(0xFF); \
  94611. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  94612. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94613. }
  94614. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit4 { \
  94615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94616. _ezchip_macro_read_value_ &= ~(0xFF); \
  94617. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  94618. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94619. }
  94620. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit5 { \
  94621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94622. _ezchip_macro_read_value_ &= ~(0xFF); \
  94623. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  94624. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94625. }
  94626. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit6 { \
  94627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94628. _ezchip_macro_read_value_ &= ~(0xFF); \
  94629. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  94630. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94631. }
  94632. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit7 { \
  94633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94634. _ezchip_macro_read_value_ &= ~(0xFF); \
  94635. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  94636. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94637. }
  94638. #define SET_GPIO_58_dout_sdio0_pad_rst_n { \
  94639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94640. _ezchip_macro_read_value_ &= ~(0xFF); \
  94641. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  94642. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94643. }
  94644. #define SET_GPIO_58_dout_sdio1_pad_card_power_en { \
  94645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94646. _ezchip_macro_read_value_ &= ~(0xFF); \
  94647. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  94648. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94649. }
  94650. #define SET_GPIO_58_dout_sdio1_pad_cclk_out { \
  94651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94652. _ezchip_macro_read_value_ &= ~(0xFF); \
  94653. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  94654. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94655. }
  94656. #define SET_GPIO_58_dout_sdio1_pad_ccmd_oe { \
  94657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94658. _ezchip_macro_read_value_ &= ~(0xFF); \
  94659. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  94660. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94661. }
  94662. #define SET_GPIO_58_dout_sdio1_pad_ccmd_out { \
  94663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94664. _ezchip_macro_read_value_ &= ~(0xFF); \
  94665. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  94666. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94667. }
  94668. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit0 { \
  94669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94670. _ezchip_macro_read_value_ &= ~(0xFF); \
  94671. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  94672. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94673. }
  94674. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit1 { \
  94675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94676. _ezchip_macro_read_value_ &= ~(0xFF); \
  94677. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  94678. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94679. }
  94680. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit2 { \
  94681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94682. _ezchip_macro_read_value_ &= ~(0xFF); \
  94683. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  94684. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94685. }
  94686. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit3 { \
  94687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94688. _ezchip_macro_read_value_ &= ~(0xFF); \
  94689. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  94690. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94691. }
  94692. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit4 { \
  94693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94694. _ezchip_macro_read_value_ &= ~(0xFF); \
  94695. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  94696. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94697. }
  94698. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit5 { \
  94699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94700. _ezchip_macro_read_value_ &= ~(0xFF); \
  94701. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  94702. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94703. }
  94704. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit6 { \
  94705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94706. _ezchip_macro_read_value_ &= ~(0xFF); \
  94707. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  94708. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94709. }
  94710. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit7 { \
  94711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94712. _ezchip_macro_read_value_ &= ~(0xFF); \
  94713. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  94714. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94715. }
  94716. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit0 { \
  94717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94718. _ezchip_macro_read_value_ &= ~(0xFF); \
  94719. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  94720. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94721. }
  94722. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit1 { \
  94723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94724. _ezchip_macro_read_value_ &= ~(0xFF); \
  94725. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  94726. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94727. }
  94728. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit2 { \
  94729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94730. _ezchip_macro_read_value_ &= ~(0xFF); \
  94731. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  94732. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94733. }
  94734. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit3 { \
  94735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94736. _ezchip_macro_read_value_ &= ~(0xFF); \
  94737. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  94738. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94739. }
  94740. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit4 { \
  94741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94742. _ezchip_macro_read_value_ &= ~(0xFF); \
  94743. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  94744. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94745. }
  94746. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit5 { \
  94747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94748. _ezchip_macro_read_value_ &= ~(0xFF); \
  94749. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  94750. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94751. }
  94752. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit6 { \
  94753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94754. _ezchip_macro_read_value_ &= ~(0xFF); \
  94755. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  94756. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94757. }
  94758. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit7 { \
  94759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94760. _ezchip_macro_read_value_ &= ~(0xFF); \
  94761. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  94762. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94763. }
  94764. #define SET_GPIO_58_dout_sdio1_pad_rst_n { \
  94765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94766. _ezchip_macro_read_value_ &= ~(0xFF); \
  94767. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  94768. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94769. }
  94770. #define SET_GPIO_58_dout_spdif_tx_sdout { \
  94771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94772. _ezchip_macro_read_value_ &= ~(0xFF); \
  94773. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  94774. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94775. }
  94776. #define SET_GPIO_58_dout_spdif_tx_sdout_oen { \
  94777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94778. _ezchip_macro_read_value_ &= ~(0xFF); \
  94779. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  94780. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94781. }
  94782. #define SET_GPIO_58_dout_spi0_pad_oe_n { \
  94783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94784. _ezchip_macro_read_value_ &= ~(0xFF); \
  94785. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  94786. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94787. }
  94788. #define SET_GPIO_58_dout_spi0_pad_sck_out { \
  94789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94790. _ezchip_macro_read_value_ &= ~(0xFF); \
  94791. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  94792. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94793. }
  94794. #define SET_GPIO_58_dout_spi0_pad_ss_0_n { \
  94795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94796. _ezchip_macro_read_value_ &= ~(0xFF); \
  94797. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  94798. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94799. }
  94800. #define SET_GPIO_58_dout_spi0_pad_ss_1_n { \
  94801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94802. _ezchip_macro_read_value_ &= ~(0xFF); \
  94803. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  94804. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94805. }
  94806. #define SET_GPIO_58_dout_spi0_pad_txd { \
  94807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94808. _ezchip_macro_read_value_ &= ~(0xFF); \
  94809. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  94810. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94811. }
  94812. #define SET_GPIO_58_dout_spi1_pad_oe_n { \
  94813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94814. _ezchip_macro_read_value_ &= ~(0xFF); \
  94815. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  94816. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94817. }
  94818. #define SET_GPIO_58_dout_spi1_pad_sck_out { \
  94819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94820. _ezchip_macro_read_value_ &= ~(0xFF); \
  94821. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  94822. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94823. }
  94824. #define SET_GPIO_58_dout_spi1_pad_ss_0_n { \
  94825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94826. _ezchip_macro_read_value_ &= ~(0xFF); \
  94827. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  94828. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94829. }
  94830. #define SET_GPIO_58_dout_spi1_pad_ss_1_n { \
  94831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94832. _ezchip_macro_read_value_ &= ~(0xFF); \
  94833. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  94834. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94835. }
  94836. #define SET_GPIO_58_dout_spi1_pad_txd { \
  94837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94838. _ezchip_macro_read_value_ &= ~(0xFF); \
  94839. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  94840. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94841. }
  94842. #define SET_GPIO_58_dout_spi2_pad_oe_n { \
  94843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94844. _ezchip_macro_read_value_ &= ~(0xFF); \
  94845. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  94846. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94847. }
  94848. #define SET_GPIO_58_dout_spi2_pad_sck_out { \
  94849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94850. _ezchip_macro_read_value_ &= ~(0xFF); \
  94851. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  94852. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94853. }
  94854. #define SET_GPIO_58_dout_spi2_pad_ss_0_n { \
  94855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94856. _ezchip_macro_read_value_ &= ~(0xFF); \
  94857. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  94858. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94859. }
  94860. #define SET_GPIO_58_dout_spi2_pad_ss_1_n { \
  94861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94862. _ezchip_macro_read_value_ &= ~(0xFF); \
  94863. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  94864. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94865. }
  94866. #define SET_GPIO_58_dout_spi2_pad_txd { \
  94867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94868. _ezchip_macro_read_value_ &= ~(0xFF); \
  94869. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  94870. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94871. }
  94872. #define SET_GPIO_58_dout_spi2ahb_pad_oe_n_bit0 { \
  94873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94874. _ezchip_macro_read_value_ &= ~(0xFF); \
  94875. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  94876. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94877. }
  94878. #define SET_GPIO_58_dout_spi2ahb_pad_oe_n_bit1 { \
  94879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94880. _ezchip_macro_read_value_ &= ~(0xFF); \
  94881. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  94882. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94883. }
  94884. #define SET_GPIO_58_dout_spi2ahb_pad_oe_n_bit2 { \
  94885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94886. _ezchip_macro_read_value_ &= ~(0xFF); \
  94887. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  94888. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94889. }
  94890. #define SET_GPIO_58_dout_spi2ahb_pad_oe_n_bit3 { \
  94891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94892. _ezchip_macro_read_value_ &= ~(0xFF); \
  94893. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  94894. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94895. }
  94896. #define SET_GPIO_58_dout_spi2ahb_pad_txd_bit0 { \
  94897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94898. _ezchip_macro_read_value_ &= ~(0xFF); \
  94899. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  94900. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94901. }
  94902. #define SET_GPIO_58_dout_spi2ahb_pad_txd_bit1 { \
  94903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94904. _ezchip_macro_read_value_ &= ~(0xFF); \
  94905. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  94906. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94907. }
  94908. #define SET_GPIO_58_dout_spi2ahb_pad_txd_bit2 { \
  94909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94910. _ezchip_macro_read_value_ &= ~(0xFF); \
  94911. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  94912. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94913. }
  94914. #define SET_GPIO_58_dout_spi2ahb_pad_txd_bit3 { \
  94915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94916. _ezchip_macro_read_value_ &= ~(0xFF); \
  94917. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  94918. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94919. }
  94920. #define SET_GPIO_58_dout_spi3_pad_oe_n { \
  94921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94922. _ezchip_macro_read_value_ &= ~(0xFF); \
  94923. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  94924. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94925. }
  94926. #define SET_GPIO_58_dout_spi3_pad_sck_out { \
  94927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94928. _ezchip_macro_read_value_ &= ~(0xFF); \
  94929. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  94930. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94931. }
  94932. #define SET_GPIO_58_dout_spi3_pad_ss_0_n { \
  94933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94934. _ezchip_macro_read_value_ &= ~(0xFF); \
  94935. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  94936. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94937. }
  94938. #define SET_GPIO_58_dout_spi3_pad_ss_1_n { \
  94939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94940. _ezchip_macro_read_value_ &= ~(0xFF); \
  94941. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  94942. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94943. }
  94944. #define SET_GPIO_58_dout_spi3_pad_txd { \
  94945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94946. _ezchip_macro_read_value_ &= ~(0xFF); \
  94947. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  94948. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94949. }
  94950. #define SET_GPIO_58_dout_uart0_pad_dtrn { \
  94951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94952. _ezchip_macro_read_value_ &= ~(0xFF); \
  94953. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  94954. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94955. }
  94956. #define SET_GPIO_58_dout_uart0_pad_rtsn { \
  94957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94958. _ezchip_macro_read_value_ &= ~(0xFF); \
  94959. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  94960. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94961. }
  94962. #define SET_GPIO_58_dout_uart0_pad_sout { \
  94963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94964. _ezchip_macro_read_value_ &= ~(0xFF); \
  94965. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  94966. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94967. }
  94968. #define SET_GPIO_58_dout_uart1_pad_sout { \
  94969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94970. _ezchip_macro_read_value_ &= ~(0xFF); \
  94971. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  94972. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94973. }
  94974. #define SET_GPIO_58_dout_uart2_pad_dtr_n { \
  94975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94976. _ezchip_macro_read_value_ &= ~(0xFF); \
  94977. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  94978. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94979. }
  94980. #define SET_GPIO_58_dout_uart2_pad_rts_n { \
  94981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94982. _ezchip_macro_read_value_ &= ~(0xFF); \
  94983. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  94984. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94985. }
  94986. #define SET_GPIO_58_dout_uart2_pad_sout { \
  94987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94988. _ezchip_macro_read_value_ &= ~(0xFF); \
  94989. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  94990. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94991. }
  94992. #define SET_GPIO_58_dout_uart3_pad_sout { \
  94993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94994. _ezchip_macro_read_value_ &= ~(0xFF); \
  94995. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  94996. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94997. }
  94998. #define SET_GPIO_58_dout_usb_drv_bus { \
  94999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  95000. _ezchip_macro_read_value_ &= ~(0xFF); \
  95001. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  95002. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95003. }
  95004. #define SET_GPIO_58_doen_reverse_(en) { \
  95005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95006. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  95007. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  95008. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95009. }
  95010. #define SET_GPIO_58_doen_LOW { \
  95011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95012. _ezchip_macro_read_value_ &= ~(0xFF); \
  95013. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  95014. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95015. }
  95016. #define SET_GPIO_58_doen_HIGH { \
  95017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95018. _ezchip_macro_read_value_ &= ~(0xFF); \
  95019. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  95020. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95021. }
  95022. #define SET_GPIO_58_doen_clk_gmac_tophyref { \
  95023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95024. _ezchip_macro_read_value_ &= ~(0xFF); \
  95025. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  95026. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95027. }
  95028. #define SET_GPIO_58_doen_cpu_jtag_tdo { \
  95029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95030. _ezchip_macro_read_value_ &= ~(0xFF); \
  95031. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  95032. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95033. }
  95034. #define SET_GPIO_58_doen_cpu_jtag_tdo_oen { \
  95035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95036. _ezchip_macro_read_value_ &= ~(0xFF); \
  95037. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  95038. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95039. }
  95040. #define SET_GPIO_58_doen_dmic_clk_out { \
  95041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95042. _ezchip_macro_read_value_ &= ~(0xFF); \
  95043. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  95044. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95045. }
  95046. #define SET_GPIO_58_doen_dsp_JTDOEn_pad { \
  95047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95048. _ezchip_macro_read_value_ &= ~(0xFF); \
  95049. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  95050. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95051. }
  95052. #define SET_GPIO_58_doen_dsp_JTDO_pad { \
  95053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95054. _ezchip_macro_read_value_ &= ~(0xFF); \
  95055. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  95056. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95057. }
  95058. #define SET_GPIO_58_doen_i2c0_pad_sck_oe { \
  95059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95060. _ezchip_macro_read_value_ &= ~(0xFF); \
  95061. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  95062. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95063. }
  95064. #define SET_GPIO_58_doen_i2c0_pad_sda_oe { \
  95065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95066. _ezchip_macro_read_value_ &= ~(0xFF); \
  95067. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  95068. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95069. }
  95070. #define SET_GPIO_58_doen_i2c1_pad_sck_oe { \
  95071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95072. _ezchip_macro_read_value_ &= ~(0xFF); \
  95073. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  95074. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95075. }
  95076. #define SET_GPIO_58_doen_i2c1_pad_sda_oe { \
  95077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95078. _ezchip_macro_read_value_ &= ~(0xFF); \
  95079. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  95080. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95081. }
  95082. #define SET_GPIO_58_doen_i2c2_pad_sck_oe { \
  95083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95084. _ezchip_macro_read_value_ &= ~(0xFF); \
  95085. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  95086. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95087. }
  95088. #define SET_GPIO_58_doen_i2c2_pad_sda_oe { \
  95089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95090. _ezchip_macro_read_value_ &= ~(0xFF); \
  95091. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  95092. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95093. }
  95094. #define SET_GPIO_58_doen_i2c3_pad_sck_oe { \
  95095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95096. _ezchip_macro_read_value_ &= ~(0xFF); \
  95097. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  95098. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95099. }
  95100. #define SET_GPIO_58_doen_i2c3_pad_sda_oe { \
  95101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95102. _ezchip_macro_read_value_ &= ~(0xFF); \
  95103. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  95104. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95105. }
  95106. #define SET_GPIO_58_doen_i2srx_bclk_out { \
  95107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95108. _ezchip_macro_read_value_ &= ~(0xFF); \
  95109. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  95110. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95111. }
  95112. #define SET_GPIO_58_doen_i2srx_bclk_out_oen { \
  95113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95114. _ezchip_macro_read_value_ &= ~(0xFF); \
  95115. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  95116. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95117. }
  95118. #define SET_GPIO_58_doen_i2srx_lrck_out { \
  95119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95120. _ezchip_macro_read_value_ &= ~(0xFF); \
  95121. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  95122. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95123. }
  95124. #define SET_GPIO_58_doen_i2srx_lrck_out_oen { \
  95125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95126. _ezchip_macro_read_value_ &= ~(0xFF); \
  95127. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  95128. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95129. }
  95130. #define SET_GPIO_58_doen_i2srx_mclk_out { \
  95131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95132. _ezchip_macro_read_value_ &= ~(0xFF); \
  95133. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  95134. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95135. }
  95136. #define SET_GPIO_58_doen_i2stx_bclk_out { \
  95137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95138. _ezchip_macro_read_value_ &= ~(0xFF); \
  95139. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  95140. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95141. }
  95142. #define SET_GPIO_58_doen_i2stx_bclk_out_oen { \
  95143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95144. _ezchip_macro_read_value_ &= ~(0xFF); \
  95145. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  95146. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95147. }
  95148. #define SET_GPIO_58_doen_i2stx_lrck_out { \
  95149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95150. _ezchip_macro_read_value_ &= ~(0xFF); \
  95151. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  95152. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95153. }
  95154. #define SET_GPIO_58_doen_i2stx_lrckout_oen { \
  95155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95156. _ezchip_macro_read_value_ &= ~(0xFF); \
  95157. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  95158. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95159. }
  95160. #define SET_GPIO_58_doen_i2stx_mclk_out { \
  95161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95162. _ezchip_macro_read_value_ &= ~(0xFF); \
  95163. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  95164. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95165. }
  95166. #define SET_GPIO_58_doen_i2stx_sdout0 { \
  95167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95168. _ezchip_macro_read_value_ &= ~(0xFF); \
  95169. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  95170. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95171. }
  95172. #define SET_GPIO_58_doen_i2stx_sdout1 { \
  95173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95174. _ezchip_macro_read_value_ &= ~(0xFF); \
  95175. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  95176. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95177. }
  95178. #define SET_GPIO_58_doen_lcd_pad_csm_n { \
  95179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95180. _ezchip_macro_read_value_ &= ~(0xFF); \
  95181. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  95182. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95183. }
  95184. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit0 { \
  95185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95186. _ezchip_macro_read_value_ &= ~(0xFF); \
  95187. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  95188. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95189. }
  95190. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit1 { \
  95191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95192. _ezchip_macro_read_value_ &= ~(0xFF); \
  95193. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  95194. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95195. }
  95196. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit2 { \
  95197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95198. _ezchip_macro_read_value_ &= ~(0xFF); \
  95199. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  95200. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95201. }
  95202. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit3 { \
  95203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95204. _ezchip_macro_read_value_ &= ~(0xFF); \
  95205. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  95206. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95207. }
  95208. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit4 { \
  95209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95210. _ezchip_macro_read_value_ &= ~(0xFF); \
  95211. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  95212. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95213. }
  95214. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit5 { \
  95215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95216. _ezchip_macro_read_value_ &= ~(0xFF); \
  95217. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  95218. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95219. }
  95220. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit6 { \
  95221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95222. _ezchip_macro_read_value_ &= ~(0xFF); \
  95223. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  95224. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95225. }
  95226. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit7 { \
  95227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95228. _ezchip_macro_read_value_ &= ~(0xFF); \
  95229. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  95230. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95231. }
  95232. #define SET_GPIO_58_doen_pwm_pad_out_bit0 { \
  95233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95234. _ezchip_macro_read_value_ &= ~(0xFF); \
  95235. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  95236. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95237. }
  95238. #define SET_GPIO_58_doen_pwm_pad_out_bit1 { \
  95239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95240. _ezchip_macro_read_value_ &= ~(0xFF); \
  95241. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  95242. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95243. }
  95244. #define SET_GPIO_58_doen_pwm_pad_out_bit2 { \
  95245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95246. _ezchip_macro_read_value_ &= ~(0xFF); \
  95247. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  95248. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95249. }
  95250. #define SET_GPIO_58_doen_pwm_pad_out_bit3 { \
  95251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95252. _ezchip_macro_read_value_ &= ~(0xFF); \
  95253. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  95254. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95255. }
  95256. #define SET_GPIO_58_doen_pwm_pad_out_bit4 { \
  95257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95258. _ezchip_macro_read_value_ &= ~(0xFF); \
  95259. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  95260. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95261. }
  95262. #define SET_GPIO_58_doen_pwm_pad_out_bit5 { \
  95263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95264. _ezchip_macro_read_value_ &= ~(0xFF); \
  95265. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  95266. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95267. }
  95268. #define SET_GPIO_58_doen_pwm_pad_out_bit6 { \
  95269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95270. _ezchip_macro_read_value_ &= ~(0xFF); \
  95271. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  95272. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95273. }
  95274. #define SET_GPIO_58_doen_pwm_pad_out_bit7 { \
  95275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95276. _ezchip_macro_read_value_ &= ~(0xFF); \
  95277. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  95278. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95279. }
  95280. #define SET_GPIO_58_doen_pwmdac_left_out { \
  95281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95282. _ezchip_macro_read_value_ &= ~(0xFF); \
  95283. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  95284. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95285. }
  95286. #define SET_GPIO_58_doen_pwmdac_right_out { \
  95287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95288. _ezchip_macro_read_value_ &= ~(0xFF); \
  95289. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  95290. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95291. }
  95292. #define SET_GPIO_58_doen_qspi_csn1_out { \
  95293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95294. _ezchip_macro_read_value_ &= ~(0xFF); \
  95295. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  95296. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95297. }
  95298. #define SET_GPIO_58_doen_qspi_csn2_out { \
  95299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95300. _ezchip_macro_read_value_ &= ~(0xFF); \
  95301. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  95302. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95303. }
  95304. #define SET_GPIO_58_doen_qspi_csn3_out { \
  95305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95306. _ezchip_macro_read_value_ &= ~(0xFF); \
  95307. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  95308. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95309. }
  95310. #define SET_GPIO_58_doen_register23_SCFG_cmsensor_rst0 { \
  95311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95312. _ezchip_macro_read_value_ &= ~(0xFF); \
  95313. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  95314. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95315. }
  95316. #define SET_GPIO_58_doen_register23_SCFG_cmsensor_rst1 { \
  95317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95318. _ezchip_macro_read_value_ &= ~(0xFF); \
  95319. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  95320. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95321. }
  95322. #define SET_GPIO_58_doen_register32_SCFG_gmac_phy_rstn { \
  95323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95324. _ezchip_macro_read_value_ &= ~(0xFF); \
  95325. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  95326. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95327. }
  95328. #define SET_GPIO_58_doen_sdio0_pad_card_power_en { \
  95329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95330. _ezchip_macro_read_value_ &= ~(0xFF); \
  95331. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  95332. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95333. }
  95334. #define SET_GPIO_58_doen_sdio0_pad_cclk_out { \
  95335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95336. _ezchip_macro_read_value_ &= ~(0xFF); \
  95337. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  95338. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95339. }
  95340. #define SET_GPIO_58_doen_sdio0_pad_ccmd_oe { \
  95341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95342. _ezchip_macro_read_value_ &= ~(0xFF); \
  95343. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  95344. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95345. }
  95346. #define SET_GPIO_58_doen_sdio0_pad_ccmd_out { \
  95347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95348. _ezchip_macro_read_value_ &= ~(0xFF); \
  95349. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  95350. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95351. }
  95352. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit0 { \
  95353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95354. _ezchip_macro_read_value_ &= ~(0xFF); \
  95355. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  95356. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95357. }
  95358. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit1 { \
  95359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95360. _ezchip_macro_read_value_ &= ~(0xFF); \
  95361. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  95362. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95363. }
  95364. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit2 { \
  95365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95366. _ezchip_macro_read_value_ &= ~(0xFF); \
  95367. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  95368. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95369. }
  95370. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit3 { \
  95371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95372. _ezchip_macro_read_value_ &= ~(0xFF); \
  95373. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  95374. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95375. }
  95376. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit4 { \
  95377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95378. _ezchip_macro_read_value_ &= ~(0xFF); \
  95379. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  95380. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95381. }
  95382. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit5 { \
  95383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95384. _ezchip_macro_read_value_ &= ~(0xFF); \
  95385. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  95386. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95387. }
  95388. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit6 { \
  95389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95390. _ezchip_macro_read_value_ &= ~(0xFF); \
  95391. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  95392. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95393. }
  95394. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit7 { \
  95395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95396. _ezchip_macro_read_value_ &= ~(0xFF); \
  95397. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  95398. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95399. }
  95400. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit0 { \
  95401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95402. _ezchip_macro_read_value_ &= ~(0xFF); \
  95403. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  95404. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95405. }
  95406. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit1 { \
  95407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95408. _ezchip_macro_read_value_ &= ~(0xFF); \
  95409. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  95410. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95411. }
  95412. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit2 { \
  95413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95414. _ezchip_macro_read_value_ &= ~(0xFF); \
  95415. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  95416. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95417. }
  95418. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit3 { \
  95419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95420. _ezchip_macro_read_value_ &= ~(0xFF); \
  95421. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  95422. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95423. }
  95424. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit4 { \
  95425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95426. _ezchip_macro_read_value_ &= ~(0xFF); \
  95427. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  95428. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95429. }
  95430. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit5 { \
  95431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95432. _ezchip_macro_read_value_ &= ~(0xFF); \
  95433. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  95434. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95435. }
  95436. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit6 { \
  95437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95438. _ezchip_macro_read_value_ &= ~(0xFF); \
  95439. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  95440. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95441. }
  95442. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit7 { \
  95443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95444. _ezchip_macro_read_value_ &= ~(0xFF); \
  95445. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  95446. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95447. }
  95448. #define SET_GPIO_58_doen_sdio0_pad_rst_n { \
  95449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95450. _ezchip_macro_read_value_ &= ~(0xFF); \
  95451. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  95452. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95453. }
  95454. #define SET_GPIO_58_doen_sdio1_pad_card_power_en { \
  95455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95456. _ezchip_macro_read_value_ &= ~(0xFF); \
  95457. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  95458. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95459. }
  95460. #define SET_GPIO_58_doen_sdio1_pad_cclk_out { \
  95461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95462. _ezchip_macro_read_value_ &= ~(0xFF); \
  95463. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  95464. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95465. }
  95466. #define SET_GPIO_58_doen_sdio1_pad_ccmd_oe { \
  95467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95468. _ezchip_macro_read_value_ &= ~(0xFF); \
  95469. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  95470. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95471. }
  95472. #define SET_GPIO_58_doen_sdio1_pad_ccmd_out { \
  95473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95474. _ezchip_macro_read_value_ &= ~(0xFF); \
  95475. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  95476. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95477. }
  95478. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit0 { \
  95479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95480. _ezchip_macro_read_value_ &= ~(0xFF); \
  95481. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  95482. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95483. }
  95484. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit1 { \
  95485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95486. _ezchip_macro_read_value_ &= ~(0xFF); \
  95487. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  95488. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95489. }
  95490. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit2 { \
  95491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95492. _ezchip_macro_read_value_ &= ~(0xFF); \
  95493. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  95494. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95495. }
  95496. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit3 { \
  95497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95498. _ezchip_macro_read_value_ &= ~(0xFF); \
  95499. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  95500. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95501. }
  95502. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit4 { \
  95503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95504. _ezchip_macro_read_value_ &= ~(0xFF); \
  95505. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  95506. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95507. }
  95508. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit5 { \
  95509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95510. _ezchip_macro_read_value_ &= ~(0xFF); \
  95511. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  95512. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95513. }
  95514. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit6 { \
  95515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95516. _ezchip_macro_read_value_ &= ~(0xFF); \
  95517. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  95518. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95519. }
  95520. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit7 { \
  95521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95522. _ezchip_macro_read_value_ &= ~(0xFF); \
  95523. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  95524. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95525. }
  95526. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit0 { \
  95527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95528. _ezchip_macro_read_value_ &= ~(0xFF); \
  95529. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  95530. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95531. }
  95532. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit1 { \
  95533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95534. _ezchip_macro_read_value_ &= ~(0xFF); \
  95535. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  95536. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95537. }
  95538. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit2 { \
  95539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95540. _ezchip_macro_read_value_ &= ~(0xFF); \
  95541. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  95542. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95543. }
  95544. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit3 { \
  95545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95546. _ezchip_macro_read_value_ &= ~(0xFF); \
  95547. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  95548. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95549. }
  95550. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit4 { \
  95551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95552. _ezchip_macro_read_value_ &= ~(0xFF); \
  95553. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  95554. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95555. }
  95556. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit5 { \
  95557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95558. _ezchip_macro_read_value_ &= ~(0xFF); \
  95559. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  95560. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95561. }
  95562. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit6 { \
  95563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95564. _ezchip_macro_read_value_ &= ~(0xFF); \
  95565. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  95566. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95567. }
  95568. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit7 { \
  95569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95570. _ezchip_macro_read_value_ &= ~(0xFF); \
  95571. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  95572. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95573. }
  95574. #define SET_GPIO_58_doen_sdio1_pad_rst_n { \
  95575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95576. _ezchip_macro_read_value_ &= ~(0xFF); \
  95577. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  95578. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95579. }
  95580. #define SET_GPIO_58_doen_spdif_tx_sdout { \
  95581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95582. _ezchip_macro_read_value_ &= ~(0xFF); \
  95583. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  95584. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95585. }
  95586. #define SET_GPIO_58_doen_spdif_tx_sdout_oen { \
  95587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95588. _ezchip_macro_read_value_ &= ~(0xFF); \
  95589. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  95590. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95591. }
  95592. #define SET_GPIO_58_doen_spi0_pad_oe_n { \
  95593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95594. _ezchip_macro_read_value_ &= ~(0xFF); \
  95595. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  95596. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95597. }
  95598. #define SET_GPIO_58_doen_spi0_pad_sck_out { \
  95599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95600. _ezchip_macro_read_value_ &= ~(0xFF); \
  95601. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  95602. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95603. }
  95604. #define SET_GPIO_58_doen_spi0_pad_ss_0_n { \
  95605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95606. _ezchip_macro_read_value_ &= ~(0xFF); \
  95607. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  95608. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95609. }
  95610. #define SET_GPIO_58_doen_spi0_pad_ss_1_n { \
  95611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95612. _ezchip_macro_read_value_ &= ~(0xFF); \
  95613. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  95614. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95615. }
  95616. #define SET_GPIO_58_doen_spi0_pad_txd { \
  95617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95618. _ezchip_macro_read_value_ &= ~(0xFF); \
  95619. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  95620. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95621. }
  95622. #define SET_GPIO_58_doen_spi1_pad_oe_n { \
  95623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95624. _ezchip_macro_read_value_ &= ~(0xFF); \
  95625. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  95626. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95627. }
  95628. #define SET_GPIO_58_doen_spi1_pad_sck_out { \
  95629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95630. _ezchip_macro_read_value_ &= ~(0xFF); \
  95631. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  95632. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95633. }
  95634. #define SET_GPIO_58_doen_spi1_pad_ss_0_n { \
  95635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95636. _ezchip_macro_read_value_ &= ~(0xFF); \
  95637. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  95638. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95639. }
  95640. #define SET_GPIO_58_doen_spi1_pad_ss_1_n { \
  95641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95642. _ezchip_macro_read_value_ &= ~(0xFF); \
  95643. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  95644. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95645. }
  95646. #define SET_GPIO_58_doen_spi1_pad_txd { \
  95647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95648. _ezchip_macro_read_value_ &= ~(0xFF); \
  95649. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  95650. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95651. }
  95652. #define SET_GPIO_58_doen_spi2_pad_oe_n { \
  95653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95654. _ezchip_macro_read_value_ &= ~(0xFF); \
  95655. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  95656. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95657. }
  95658. #define SET_GPIO_58_doen_spi2_pad_sck_out { \
  95659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95660. _ezchip_macro_read_value_ &= ~(0xFF); \
  95661. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  95662. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95663. }
  95664. #define SET_GPIO_58_doen_spi2_pad_ss_0_n { \
  95665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95666. _ezchip_macro_read_value_ &= ~(0xFF); \
  95667. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  95668. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95669. }
  95670. #define SET_GPIO_58_doen_spi2_pad_ss_1_n { \
  95671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95672. _ezchip_macro_read_value_ &= ~(0xFF); \
  95673. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  95674. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95675. }
  95676. #define SET_GPIO_58_doen_spi2_pad_txd { \
  95677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95678. _ezchip_macro_read_value_ &= ~(0xFF); \
  95679. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  95680. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95681. }
  95682. #define SET_GPIO_58_doen_spi2ahb_pad_oe_n_bit0 { \
  95683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95684. _ezchip_macro_read_value_ &= ~(0xFF); \
  95685. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  95686. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95687. }
  95688. #define SET_GPIO_58_doen_spi2ahb_pad_oe_n_bit1 { \
  95689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95690. _ezchip_macro_read_value_ &= ~(0xFF); \
  95691. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  95692. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95693. }
  95694. #define SET_GPIO_58_doen_spi2ahb_pad_oe_n_bit2 { \
  95695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95696. _ezchip_macro_read_value_ &= ~(0xFF); \
  95697. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  95698. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95699. }
  95700. #define SET_GPIO_58_doen_spi2ahb_pad_oe_n_bit3 { \
  95701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95702. _ezchip_macro_read_value_ &= ~(0xFF); \
  95703. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  95704. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95705. }
  95706. #define SET_GPIO_58_doen_spi2ahb_pad_txd_bit0 { \
  95707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95708. _ezchip_macro_read_value_ &= ~(0xFF); \
  95709. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  95710. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95711. }
  95712. #define SET_GPIO_58_doen_spi2ahb_pad_txd_bit1 { \
  95713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95714. _ezchip_macro_read_value_ &= ~(0xFF); \
  95715. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  95716. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95717. }
  95718. #define SET_GPIO_58_doen_spi2ahb_pad_txd_bit2 { \
  95719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95720. _ezchip_macro_read_value_ &= ~(0xFF); \
  95721. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  95722. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95723. }
  95724. #define SET_GPIO_58_doen_spi2ahb_pad_txd_bit3 { \
  95725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95726. _ezchip_macro_read_value_ &= ~(0xFF); \
  95727. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  95728. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95729. }
  95730. #define SET_GPIO_58_doen_spi3_pad_oe_n { \
  95731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95732. _ezchip_macro_read_value_ &= ~(0xFF); \
  95733. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  95734. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95735. }
  95736. #define SET_GPIO_58_doen_spi3_pad_sck_out { \
  95737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95738. _ezchip_macro_read_value_ &= ~(0xFF); \
  95739. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  95740. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95741. }
  95742. #define SET_GPIO_58_doen_spi3_pad_ss_0_n { \
  95743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95744. _ezchip_macro_read_value_ &= ~(0xFF); \
  95745. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  95746. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95747. }
  95748. #define SET_GPIO_58_doen_spi3_pad_ss_1_n { \
  95749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95750. _ezchip_macro_read_value_ &= ~(0xFF); \
  95751. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  95752. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95753. }
  95754. #define SET_GPIO_58_doen_spi3_pad_txd { \
  95755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95756. _ezchip_macro_read_value_ &= ~(0xFF); \
  95757. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  95758. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95759. }
  95760. #define SET_GPIO_58_doen_uart0_pad_dtrn { \
  95761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95762. _ezchip_macro_read_value_ &= ~(0xFF); \
  95763. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  95764. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95765. }
  95766. #define SET_GPIO_58_doen_uart0_pad_rtsn { \
  95767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95768. _ezchip_macro_read_value_ &= ~(0xFF); \
  95769. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  95770. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95771. }
  95772. #define SET_GPIO_58_doen_uart0_pad_sout { \
  95773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95774. _ezchip_macro_read_value_ &= ~(0xFF); \
  95775. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  95776. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95777. }
  95778. #define SET_GPIO_58_doen_uart1_pad_sout { \
  95779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95780. _ezchip_macro_read_value_ &= ~(0xFF); \
  95781. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  95782. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95783. }
  95784. #define SET_GPIO_58_doen_uart2_pad_dtr_n { \
  95785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95786. _ezchip_macro_read_value_ &= ~(0xFF); \
  95787. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  95788. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95789. }
  95790. #define SET_GPIO_58_doen_uart2_pad_rts_n { \
  95791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95792. _ezchip_macro_read_value_ &= ~(0xFF); \
  95793. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  95794. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95795. }
  95796. #define SET_GPIO_58_doen_uart2_pad_sout { \
  95797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95798. _ezchip_macro_read_value_ &= ~(0xFF); \
  95799. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  95800. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95801. }
  95802. #define SET_GPIO_58_doen_uart3_pad_sout { \
  95803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95804. _ezchip_macro_read_value_ &= ~(0xFF); \
  95805. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  95806. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95807. }
  95808. #define SET_GPIO_58_doen_usb_drv_bus { \
  95809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95810. _ezchip_macro_read_value_ &= ~(0xFF); \
  95811. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  95812. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95813. }
  95814. #define SET_GPIO_59_dout_reverse_(en) { \
  95815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95816. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  95817. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  95818. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95819. }
  95820. #define SET_GPIO_59_dout_LOW { \
  95821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95822. _ezchip_macro_read_value_ &= ~(0xFF); \
  95823. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  95824. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95825. }
  95826. #define SET_GPIO_59_dout_HIGH { \
  95827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95828. _ezchip_macro_read_value_ &= ~(0xFF); \
  95829. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  95830. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95831. }
  95832. #define SET_GPIO_59_dout_clk_gmac_tophyref { \
  95833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95834. _ezchip_macro_read_value_ &= ~(0xFF); \
  95835. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  95836. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95837. }
  95838. #define SET_GPIO_59_dout_cpu_jtag_tdo { \
  95839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95840. _ezchip_macro_read_value_ &= ~(0xFF); \
  95841. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  95842. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95843. }
  95844. #define SET_GPIO_59_dout_cpu_jtag_tdo_oen { \
  95845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95846. _ezchip_macro_read_value_ &= ~(0xFF); \
  95847. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  95848. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95849. }
  95850. #define SET_GPIO_59_dout_dmic_clk_out { \
  95851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95852. _ezchip_macro_read_value_ &= ~(0xFF); \
  95853. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  95854. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95855. }
  95856. #define SET_GPIO_59_dout_dsp_JTDOEn_pad { \
  95857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95858. _ezchip_macro_read_value_ &= ~(0xFF); \
  95859. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  95860. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95861. }
  95862. #define SET_GPIO_59_dout_dsp_JTDO_pad { \
  95863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95864. _ezchip_macro_read_value_ &= ~(0xFF); \
  95865. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  95866. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95867. }
  95868. #define SET_GPIO_59_dout_i2c0_pad_sck_oe { \
  95869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95870. _ezchip_macro_read_value_ &= ~(0xFF); \
  95871. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  95872. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95873. }
  95874. #define SET_GPIO_59_dout_i2c0_pad_sda_oe { \
  95875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95876. _ezchip_macro_read_value_ &= ~(0xFF); \
  95877. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  95878. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95879. }
  95880. #define SET_GPIO_59_dout_i2c1_pad_sck_oe { \
  95881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95882. _ezchip_macro_read_value_ &= ~(0xFF); \
  95883. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  95884. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95885. }
  95886. #define SET_GPIO_59_dout_i2c1_pad_sda_oe { \
  95887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95888. _ezchip_macro_read_value_ &= ~(0xFF); \
  95889. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  95890. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95891. }
  95892. #define SET_GPIO_59_dout_i2c2_pad_sck_oe { \
  95893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95894. _ezchip_macro_read_value_ &= ~(0xFF); \
  95895. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  95896. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95897. }
  95898. #define SET_GPIO_59_dout_i2c2_pad_sda_oe { \
  95899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95900. _ezchip_macro_read_value_ &= ~(0xFF); \
  95901. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  95902. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95903. }
  95904. #define SET_GPIO_59_dout_i2c3_pad_sck_oe { \
  95905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95906. _ezchip_macro_read_value_ &= ~(0xFF); \
  95907. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  95908. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95909. }
  95910. #define SET_GPIO_59_dout_i2c3_pad_sda_oe { \
  95911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95912. _ezchip_macro_read_value_ &= ~(0xFF); \
  95913. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  95914. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95915. }
  95916. #define SET_GPIO_59_dout_i2srx_bclk_out { \
  95917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95918. _ezchip_macro_read_value_ &= ~(0xFF); \
  95919. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  95920. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95921. }
  95922. #define SET_GPIO_59_dout_i2srx_bclk_out_oen { \
  95923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95924. _ezchip_macro_read_value_ &= ~(0xFF); \
  95925. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  95926. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95927. }
  95928. #define SET_GPIO_59_dout_i2srx_lrck_out { \
  95929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95930. _ezchip_macro_read_value_ &= ~(0xFF); \
  95931. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  95932. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95933. }
  95934. #define SET_GPIO_59_dout_i2srx_lrck_out_oen { \
  95935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95936. _ezchip_macro_read_value_ &= ~(0xFF); \
  95937. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  95938. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95939. }
  95940. #define SET_GPIO_59_dout_i2srx_mclk_out { \
  95941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95942. _ezchip_macro_read_value_ &= ~(0xFF); \
  95943. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  95944. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95945. }
  95946. #define SET_GPIO_59_dout_i2stx_bclk_out { \
  95947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95948. _ezchip_macro_read_value_ &= ~(0xFF); \
  95949. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  95950. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95951. }
  95952. #define SET_GPIO_59_dout_i2stx_bclk_out_oen { \
  95953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95954. _ezchip_macro_read_value_ &= ~(0xFF); \
  95955. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  95956. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95957. }
  95958. #define SET_GPIO_59_dout_i2stx_lrck_out { \
  95959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95960. _ezchip_macro_read_value_ &= ~(0xFF); \
  95961. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  95962. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95963. }
  95964. #define SET_GPIO_59_dout_i2stx_lrckout_oen { \
  95965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95966. _ezchip_macro_read_value_ &= ~(0xFF); \
  95967. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  95968. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95969. }
  95970. #define SET_GPIO_59_dout_i2stx_mclk_out { \
  95971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95972. _ezchip_macro_read_value_ &= ~(0xFF); \
  95973. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  95974. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95975. }
  95976. #define SET_GPIO_59_dout_i2stx_sdout0 { \
  95977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95978. _ezchip_macro_read_value_ &= ~(0xFF); \
  95979. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  95980. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95981. }
  95982. #define SET_GPIO_59_dout_i2stx_sdout1 { \
  95983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95984. _ezchip_macro_read_value_ &= ~(0xFF); \
  95985. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  95986. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95987. }
  95988. #define SET_GPIO_59_dout_lcd_pad_csm_n { \
  95989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95990. _ezchip_macro_read_value_ &= ~(0xFF); \
  95991. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  95992. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95993. }
  95994. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit0 { \
  95995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95996. _ezchip_macro_read_value_ &= ~(0xFF); \
  95997. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  95998. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95999. }
  96000. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit1 { \
  96001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96002. _ezchip_macro_read_value_ &= ~(0xFF); \
  96003. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  96004. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96005. }
  96006. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit2 { \
  96007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96008. _ezchip_macro_read_value_ &= ~(0xFF); \
  96009. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  96010. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96011. }
  96012. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit3 { \
  96013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96014. _ezchip_macro_read_value_ &= ~(0xFF); \
  96015. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  96016. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96017. }
  96018. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit4 { \
  96019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96020. _ezchip_macro_read_value_ &= ~(0xFF); \
  96021. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  96022. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96023. }
  96024. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit5 { \
  96025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96026. _ezchip_macro_read_value_ &= ~(0xFF); \
  96027. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  96028. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96029. }
  96030. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit6 { \
  96031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96032. _ezchip_macro_read_value_ &= ~(0xFF); \
  96033. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  96034. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96035. }
  96036. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit7 { \
  96037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96038. _ezchip_macro_read_value_ &= ~(0xFF); \
  96039. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  96040. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96041. }
  96042. #define SET_GPIO_59_dout_pwm_pad_out_bit0 { \
  96043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96044. _ezchip_macro_read_value_ &= ~(0xFF); \
  96045. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  96046. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96047. }
  96048. #define SET_GPIO_59_dout_pwm_pad_out_bit1 { \
  96049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96050. _ezchip_macro_read_value_ &= ~(0xFF); \
  96051. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  96052. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96053. }
  96054. #define SET_GPIO_59_dout_pwm_pad_out_bit2 { \
  96055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96056. _ezchip_macro_read_value_ &= ~(0xFF); \
  96057. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  96058. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96059. }
  96060. #define SET_GPIO_59_dout_pwm_pad_out_bit3 { \
  96061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96062. _ezchip_macro_read_value_ &= ~(0xFF); \
  96063. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  96064. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96065. }
  96066. #define SET_GPIO_59_dout_pwm_pad_out_bit4 { \
  96067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96068. _ezchip_macro_read_value_ &= ~(0xFF); \
  96069. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  96070. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96071. }
  96072. #define SET_GPIO_59_dout_pwm_pad_out_bit5 { \
  96073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96074. _ezchip_macro_read_value_ &= ~(0xFF); \
  96075. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  96076. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96077. }
  96078. #define SET_GPIO_59_dout_pwm_pad_out_bit6 { \
  96079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96080. _ezchip_macro_read_value_ &= ~(0xFF); \
  96081. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  96082. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96083. }
  96084. #define SET_GPIO_59_dout_pwm_pad_out_bit7 { \
  96085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96086. _ezchip_macro_read_value_ &= ~(0xFF); \
  96087. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  96088. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96089. }
  96090. #define SET_GPIO_59_dout_pwmdac_left_out { \
  96091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96092. _ezchip_macro_read_value_ &= ~(0xFF); \
  96093. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  96094. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96095. }
  96096. #define SET_GPIO_59_dout_pwmdac_right_out { \
  96097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96098. _ezchip_macro_read_value_ &= ~(0xFF); \
  96099. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  96100. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96101. }
  96102. #define SET_GPIO_59_dout_qspi_csn1_out { \
  96103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96104. _ezchip_macro_read_value_ &= ~(0xFF); \
  96105. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  96106. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96107. }
  96108. #define SET_GPIO_59_dout_qspi_csn2_out { \
  96109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96110. _ezchip_macro_read_value_ &= ~(0xFF); \
  96111. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  96112. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96113. }
  96114. #define SET_GPIO_59_dout_qspi_csn3_out { \
  96115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96116. _ezchip_macro_read_value_ &= ~(0xFF); \
  96117. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  96118. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96119. }
  96120. #define SET_GPIO_59_dout_register23_SCFG_cmsensor_rst0 { \
  96121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96122. _ezchip_macro_read_value_ &= ~(0xFF); \
  96123. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  96124. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96125. }
  96126. #define SET_GPIO_59_dout_register23_SCFG_cmsensor_rst1 { \
  96127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96128. _ezchip_macro_read_value_ &= ~(0xFF); \
  96129. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  96130. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96131. }
  96132. #define SET_GPIO_59_dout_register32_SCFG_gmac_phy_rstn { \
  96133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96134. _ezchip_macro_read_value_ &= ~(0xFF); \
  96135. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  96136. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96137. }
  96138. #define SET_GPIO_59_dout_sdio0_pad_card_power_en { \
  96139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96140. _ezchip_macro_read_value_ &= ~(0xFF); \
  96141. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  96142. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96143. }
  96144. #define SET_GPIO_59_dout_sdio0_pad_cclk_out { \
  96145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96146. _ezchip_macro_read_value_ &= ~(0xFF); \
  96147. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  96148. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96149. }
  96150. #define SET_GPIO_59_dout_sdio0_pad_ccmd_oe { \
  96151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96152. _ezchip_macro_read_value_ &= ~(0xFF); \
  96153. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  96154. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96155. }
  96156. #define SET_GPIO_59_dout_sdio0_pad_ccmd_out { \
  96157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96158. _ezchip_macro_read_value_ &= ~(0xFF); \
  96159. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  96160. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96161. }
  96162. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit0 { \
  96163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96164. _ezchip_macro_read_value_ &= ~(0xFF); \
  96165. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  96166. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96167. }
  96168. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit1 { \
  96169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96170. _ezchip_macro_read_value_ &= ~(0xFF); \
  96171. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  96172. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96173. }
  96174. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit2 { \
  96175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96176. _ezchip_macro_read_value_ &= ~(0xFF); \
  96177. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  96178. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96179. }
  96180. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit3 { \
  96181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96182. _ezchip_macro_read_value_ &= ~(0xFF); \
  96183. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  96184. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96185. }
  96186. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit4 { \
  96187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96188. _ezchip_macro_read_value_ &= ~(0xFF); \
  96189. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  96190. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96191. }
  96192. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit5 { \
  96193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96194. _ezchip_macro_read_value_ &= ~(0xFF); \
  96195. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  96196. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96197. }
  96198. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit6 { \
  96199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96200. _ezchip_macro_read_value_ &= ~(0xFF); \
  96201. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  96202. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96203. }
  96204. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit7 { \
  96205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96206. _ezchip_macro_read_value_ &= ~(0xFF); \
  96207. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  96208. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96209. }
  96210. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit0 { \
  96211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96212. _ezchip_macro_read_value_ &= ~(0xFF); \
  96213. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  96214. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96215. }
  96216. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit1 { \
  96217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96218. _ezchip_macro_read_value_ &= ~(0xFF); \
  96219. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  96220. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96221. }
  96222. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit2 { \
  96223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96224. _ezchip_macro_read_value_ &= ~(0xFF); \
  96225. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  96226. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96227. }
  96228. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit3 { \
  96229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96230. _ezchip_macro_read_value_ &= ~(0xFF); \
  96231. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  96232. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96233. }
  96234. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit4 { \
  96235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96236. _ezchip_macro_read_value_ &= ~(0xFF); \
  96237. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  96238. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96239. }
  96240. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit5 { \
  96241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96242. _ezchip_macro_read_value_ &= ~(0xFF); \
  96243. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  96244. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96245. }
  96246. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit6 { \
  96247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96248. _ezchip_macro_read_value_ &= ~(0xFF); \
  96249. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  96250. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96251. }
  96252. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit7 { \
  96253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96254. _ezchip_macro_read_value_ &= ~(0xFF); \
  96255. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  96256. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96257. }
  96258. #define SET_GPIO_59_dout_sdio0_pad_rst_n { \
  96259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96260. _ezchip_macro_read_value_ &= ~(0xFF); \
  96261. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  96262. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96263. }
  96264. #define SET_GPIO_59_dout_sdio1_pad_card_power_en { \
  96265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96266. _ezchip_macro_read_value_ &= ~(0xFF); \
  96267. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  96268. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96269. }
  96270. #define SET_GPIO_59_dout_sdio1_pad_cclk_out { \
  96271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96272. _ezchip_macro_read_value_ &= ~(0xFF); \
  96273. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  96274. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96275. }
  96276. #define SET_GPIO_59_dout_sdio1_pad_ccmd_oe { \
  96277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96278. _ezchip_macro_read_value_ &= ~(0xFF); \
  96279. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  96280. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96281. }
  96282. #define SET_GPIO_59_dout_sdio1_pad_ccmd_out { \
  96283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96284. _ezchip_macro_read_value_ &= ~(0xFF); \
  96285. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  96286. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96287. }
  96288. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit0 { \
  96289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96290. _ezchip_macro_read_value_ &= ~(0xFF); \
  96291. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  96292. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96293. }
  96294. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit1 { \
  96295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96296. _ezchip_macro_read_value_ &= ~(0xFF); \
  96297. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  96298. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96299. }
  96300. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit2 { \
  96301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96302. _ezchip_macro_read_value_ &= ~(0xFF); \
  96303. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  96304. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96305. }
  96306. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit3 { \
  96307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96308. _ezchip_macro_read_value_ &= ~(0xFF); \
  96309. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  96310. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96311. }
  96312. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit4 { \
  96313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96314. _ezchip_macro_read_value_ &= ~(0xFF); \
  96315. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  96316. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96317. }
  96318. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit5 { \
  96319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96320. _ezchip_macro_read_value_ &= ~(0xFF); \
  96321. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  96322. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96323. }
  96324. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit6 { \
  96325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96326. _ezchip_macro_read_value_ &= ~(0xFF); \
  96327. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  96328. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96329. }
  96330. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit7 { \
  96331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96332. _ezchip_macro_read_value_ &= ~(0xFF); \
  96333. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  96334. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96335. }
  96336. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit0 { \
  96337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96338. _ezchip_macro_read_value_ &= ~(0xFF); \
  96339. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  96340. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96341. }
  96342. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit1 { \
  96343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96344. _ezchip_macro_read_value_ &= ~(0xFF); \
  96345. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  96346. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96347. }
  96348. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit2 { \
  96349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96350. _ezchip_macro_read_value_ &= ~(0xFF); \
  96351. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  96352. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96353. }
  96354. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit3 { \
  96355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96356. _ezchip_macro_read_value_ &= ~(0xFF); \
  96357. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  96358. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96359. }
  96360. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit4 { \
  96361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96362. _ezchip_macro_read_value_ &= ~(0xFF); \
  96363. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  96364. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96365. }
  96366. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit5 { \
  96367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96368. _ezchip_macro_read_value_ &= ~(0xFF); \
  96369. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  96370. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96371. }
  96372. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit6 { \
  96373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96374. _ezchip_macro_read_value_ &= ~(0xFF); \
  96375. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  96376. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96377. }
  96378. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit7 { \
  96379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96380. _ezchip_macro_read_value_ &= ~(0xFF); \
  96381. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  96382. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96383. }
  96384. #define SET_GPIO_59_dout_sdio1_pad_rst_n { \
  96385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96386. _ezchip_macro_read_value_ &= ~(0xFF); \
  96387. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  96388. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96389. }
  96390. #define SET_GPIO_59_dout_spdif_tx_sdout { \
  96391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96392. _ezchip_macro_read_value_ &= ~(0xFF); \
  96393. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  96394. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96395. }
  96396. #define SET_GPIO_59_dout_spdif_tx_sdout_oen { \
  96397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96398. _ezchip_macro_read_value_ &= ~(0xFF); \
  96399. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  96400. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96401. }
  96402. #define SET_GPIO_59_dout_spi0_pad_oe_n { \
  96403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96404. _ezchip_macro_read_value_ &= ~(0xFF); \
  96405. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  96406. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96407. }
  96408. #define SET_GPIO_59_dout_spi0_pad_sck_out { \
  96409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96410. _ezchip_macro_read_value_ &= ~(0xFF); \
  96411. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  96412. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96413. }
  96414. #define SET_GPIO_59_dout_spi0_pad_ss_0_n { \
  96415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96416. _ezchip_macro_read_value_ &= ~(0xFF); \
  96417. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  96418. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96419. }
  96420. #define SET_GPIO_59_dout_spi0_pad_ss_1_n { \
  96421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96422. _ezchip_macro_read_value_ &= ~(0xFF); \
  96423. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  96424. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96425. }
  96426. #define SET_GPIO_59_dout_spi0_pad_txd { \
  96427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96428. _ezchip_macro_read_value_ &= ~(0xFF); \
  96429. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  96430. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96431. }
  96432. #define SET_GPIO_59_dout_spi1_pad_oe_n { \
  96433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96434. _ezchip_macro_read_value_ &= ~(0xFF); \
  96435. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  96436. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96437. }
  96438. #define SET_GPIO_59_dout_spi1_pad_sck_out { \
  96439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96440. _ezchip_macro_read_value_ &= ~(0xFF); \
  96441. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  96442. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96443. }
  96444. #define SET_GPIO_59_dout_spi1_pad_ss_0_n { \
  96445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96446. _ezchip_macro_read_value_ &= ~(0xFF); \
  96447. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  96448. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96449. }
  96450. #define SET_GPIO_59_dout_spi1_pad_ss_1_n { \
  96451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96452. _ezchip_macro_read_value_ &= ~(0xFF); \
  96453. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  96454. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96455. }
  96456. #define SET_GPIO_59_dout_spi1_pad_txd { \
  96457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96458. _ezchip_macro_read_value_ &= ~(0xFF); \
  96459. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  96460. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96461. }
  96462. #define SET_GPIO_59_dout_spi2_pad_oe_n { \
  96463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96464. _ezchip_macro_read_value_ &= ~(0xFF); \
  96465. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  96466. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96467. }
  96468. #define SET_GPIO_59_dout_spi2_pad_sck_out { \
  96469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96470. _ezchip_macro_read_value_ &= ~(0xFF); \
  96471. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  96472. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96473. }
  96474. #define SET_GPIO_59_dout_spi2_pad_ss_0_n { \
  96475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96476. _ezchip_macro_read_value_ &= ~(0xFF); \
  96477. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  96478. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96479. }
  96480. #define SET_GPIO_59_dout_spi2_pad_ss_1_n { \
  96481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96482. _ezchip_macro_read_value_ &= ~(0xFF); \
  96483. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  96484. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96485. }
  96486. #define SET_GPIO_59_dout_spi2_pad_txd { \
  96487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96488. _ezchip_macro_read_value_ &= ~(0xFF); \
  96489. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  96490. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96491. }
  96492. #define SET_GPIO_59_dout_spi2ahb_pad_oe_n_bit0 { \
  96493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96494. _ezchip_macro_read_value_ &= ~(0xFF); \
  96495. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  96496. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96497. }
  96498. #define SET_GPIO_59_dout_spi2ahb_pad_oe_n_bit1 { \
  96499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96500. _ezchip_macro_read_value_ &= ~(0xFF); \
  96501. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  96502. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96503. }
  96504. #define SET_GPIO_59_dout_spi2ahb_pad_oe_n_bit2 { \
  96505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96506. _ezchip_macro_read_value_ &= ~(0xFF); \
  96507. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  96508. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96509. }
  96510. #define SET_GPIO_59_dout_spi2ahb_pad_oe_n_bit3 { \
  96511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96512. _ezchip_macro_read_value_ &= ~(0xFF); \
  96513. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  96514. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96515. }
  96516. #define SET_GPIO_59_dout_spi2ahb_pad_txd_bit0 { \
  96517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96518. _ezchip_macro_read_value_ &= ~(0xFF); \
  96519. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  96520. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96521. }
  96522. #define SET_GPIO_59_dout_spi2ahb_pad_txd_bit1 { \
  96523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96524. _ezchip_macro_read_value_ &= ~(0xFF); \
  96525. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  96526. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96527. }
  96528. #define SET_GPIO_59_dout_spi2ahb_pad_txd_bit2 { \
  96529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96530. _ezchip_macro_read_value_ &= ~(0xFF); \
  96531. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  96532. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96533. }
  96534. #define SET_GPIO_59_dout_spi2ahb_pad_txd_bit3 { \
  96535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96536. _ezchip_macro_read_value_ &= ~(0xFF); \
  96537. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  96538. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96539. }
  96540. #define SET_GPIO_59_dout_spi3_pad_oe_n { \
  96541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96542. _ezchip_macro_read_value_ &= ~(0xFF); \
  96543. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  96544. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96545. }
  96546. #define SET_GPIO_59_dout_spi3_pad_sck_out { \
  96547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96548. _ezchip_macro_read_value_ &= ~(0xFF); \
  96549. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  96550. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96551. }
  96552. #define SET_GPIO_59_dout_spi3_pad_ss_0_n { \
  96553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96554. _ezchip_macro_read_value_ &= ~(0xFF); \
  96555. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  96556. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96557. }
  96558. #define SET_GPIO_59_dout_spi3_pad_ss_1_n { \
  96559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96560. _ezchip_macro_read_value_ &= ~(0xFF); \
  96561. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  96562. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96563. }
  96564. #define SET_GPIO_59_dout_spi3_pad_txd { \
  96565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96566. _ezchip_macro_read_value_ &= ~(0xFF); \
  96567. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  96568. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96569. }
  96570. #define SET_GPIO_59_dout_uart0_pad_dtrn { \
  96571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96572. _ezchip_macro_read_value_ &= ~(0xFF); \
  96573. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  96574. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96575. }
  96576. #define SET_GPIO_59_dout_uart0_pad_rtsn { \
  96577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96578. _ezchip_macro_read_value_ &= ~(0xFF); \
  96579. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  96580. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96581. }
  96582. #define SET_GPIO_59_dout_uart0_pad_sout { \
  96583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96584. _ezchip_macro_read_value_ &= ~(0xFF); \
  96585. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  96586. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96587. }
  96588. #define SET_GPIO_59_dout_uart1_pad_sout { \
  96589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96590. _ezchip_macro_read_value_ &= ~(0xFF); \
  96591. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  96592. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96593. }
  96594. #define SET_GPIO_59_dout_uart2_pad_dtr_n { \
  96595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96596. _ezchip_macro_read_value_ &= ~(0xFF); \
  96597. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  96598. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96599. }
  96600. #define SET_GPIO_59_dout_uart2_pad_rts_n { \
  96601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96602. _ezchip_macro_read_value_ &= ~(0xFF); \
  96603. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  96604. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96605. }
  96606. #define SET_GPIO_59_dout_uart2_pad_sout { \
  96607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96608. _ezchip_macro_read_value_ &= ~(0xFF); \
  96609. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  96610. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96611. }
  96612. #define SET_GPIO_59_dout_uart3_pad_sout { \
  96613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96614. _ezchip_macro_read_value_ &= ~(0xFF); \
  96615. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  96616. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96617. }
  96618. #define SET_GPIO_59_dout_usb_drv_bus { \
  96619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96620. _ezchip_macro_read_value_ &= ~(0xFF); \
  96621. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  96622. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96623. }
  96624. #define SET_GPIO_59_doen_reverse_(en) { \
  96625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96626. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  96627. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  96628. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96629. }
  96630. #define SET_GPIO_59_doen_LOW { \
  96631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96632. _ezchip_macro_read_value_ &= ~(0xFF); \
  96633. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  96634. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96635. }
  96636. #define SET_GPIO_59_doen_HIGH { \
  96637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96638. _ezchip_macro_read_value_ &= ~(0xFF); \
  96639. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  96640. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96641. }
  96642. #define SET_GPIO_59_doen_clk_gmac_tophyref { \
  96643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96644. _ezchip_macro_read_value_ &= ~(0xFF); \
  96645. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  96646. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96647. }
  96648. #define SET_GPIO_59_doen_cpu_jtag_tdo { \
  96649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96650. _ezchip_macro_read_value_ &= ~(0xFF); \
  96651. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  96652. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96653. }
  96654. #define SET_GPIO_59_doen_cpu_jtag_tdo_oen { \
  96655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96656. _ezchip_macro_read_value_ &= ~(0xFF); \
  96657. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  96658. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96659. }
  96660. #define SET_GPIO_59_doen_dmic_clk_out { \
  96661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96662. _ezchip_macro_read_value_ &= ~(0xFF); \
  96663. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  96664. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96665. }
  96666. #define SET_GPIO_59_doen_dsp_JTDOEn_pad { \
  96667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96668. _ezchip_macro_read_value_ &= ~(0xFF); \
  96669. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  96670. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96671. }
  96672. #define SET_GPIO_59_doen_dsp_JTDO_pad { \
  96673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96674. _ezchip_macro_read_value_ &= ~(0xFF); \
  96675. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  96676. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96677. }
  96678. #define SET_GPIO_59_doen_i2c0_pad_sck_oe { \
  96679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96680. _ezchip_macro_read_value_ &= ~(0xFF); \
  96681. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  96682. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96683. }
  96684. #define SET_GPIO_59_doen_i2c0_pad_sda_oe { \
  96685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96686. _ezchip_macro_read_value_ &= ~(0xFF); \
  96687. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  96688. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96689. }
  96690. #define SET_GPIO_59_doen_i2c1_pad_sck_oe { \
  96691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96692. _ezchip_macro_read_value_ &= ~(0xFF); \
  96693. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  96694. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96695. }
  96696. #define SET_GPIO_59_doen_i2c1_pad_sda_oe { \
  96697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96698. _ezchip_macro_read_value_ &= ~(0xFF); \
  96699. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  96700. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96701. }
  96702. #define SET_GPIO_59_doen_i2c2_pad_sck_oe { \
  96703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96704. _ezchip_macro_read_value_ &= ~(0xFF); \
  96705. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  96706. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96707. }
  96708. #define SET_GPIO_59_doen_i2c2_pad_sda_oe { \
  96709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96710. _ezchip_macro_read_value_ &= ~(0xFF); \
  96711. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  96712. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96713. }
  96714. #define SET_GPIO_59_doen_i2c3_pad_sck_oe { \
  96715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96716. _ezchip_macro_read_value_ &= ~(0xFF); \
  96717. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  96718. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96719. }
  96720. #define SET_GPIO_59_doen_i2c3_pad_sda_oe { \
  96721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96722. _ezchip_macro_read_value_ &= ~(0xFF); \
  96723. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  96724. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96725. }
  96726. #define SET_GPIO_59_doen_i2srx_bclk_out { \
  96727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96728. _ezchip_macro_read_value_ &= ~(0xFF); \
  96729. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  96730. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96731. }
  96732. #define SET_GPIO_59_doen_i2srx_bclk_out_oen { \
  96733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96734. _ezchip_macro_read_value_ &= ~(0xFF); \
  96735. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  96736. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96737. }
  96738. #define SET_GPIO_59_doen_i2srx_lrck_out { \
  96739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96740. _ezchip_macro_read_value_ &= ~(0xFF); \
  96741. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  96742. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96743. }
  96744. #define SET_GPIO_59_doen_i2srx_lrck_out_oen { \
  96745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96746. _ezchip_macro_read_value_ &= ~(0xFF); \
  96747. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  96748. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96749. }
  96750. #define SET_GPIO_59_doen_i2srx_mclk_out { \
  96751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96752. _ezchip_macro_read_value_ &= ~(0xFF); \
  96753. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  96754. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96755. }
  96756. #define SET_GPIO_59_doen_i2stx_bclk_out { \
  96757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96758. _ezchip_macro_read_value_ &= ~(0xFF); \
  96759. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  96760. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96761. }
  96762. #define SET_GPIO_59_doen_i2stx_bclk_out_oen { \
  96763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96764. _ezchip_macro_read_value_ &= ~(0xFF); \
  96765. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  96766. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96767. }
  96768. #define SET_GPIO_59_doen_i2stx_lrck_out { \
  96769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96770. _ezchip_macro_read_value_ &= ~(0xFF); \
  96771. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  96772. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96773. }
  96774. #define SET_GPIO_59_doen_i2stx_lrckout_oen { \
  96775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96776. _ezchip_macro_read_value_ &= ~(0xFF); \
  96777. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  96778. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96779. }
  96780. #define SET_GPIO_59_doen_i2stx_mclk_out { \
  96781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96782. _ezchip_macro_read_value_ &= ~(0xFF); \
  96783. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  96784. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96785. }
  96786. #define SET_GPIO_59_doen_i2stx_sdout0 { \
  96787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96788. _ezchip_macro_read_value_ &= ~(0xFF); \
  96789. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  96790. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96791. }
  96792. #define SET_GPIO_59_doen_i2stx_sdout1 { \
  96793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96794. _ezchip_macro_read_value_ &= ~(0xFF); \
  96795. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  96796. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96797. }
  96798. #define SET_GPIO_59_doen_lcd_pad_csm_n { \
  96799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96800. _ezchip_macro_read_value_ &= ~(0xFF); \
  96801. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  96802. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96803. }
  96804. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit0 { \
  96805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96806. _ezchip_macro_read_value_ &= ~(0xFF); \
  96807. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  96808. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96809. }
  96810. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit1 { \
  96811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96812. _ezchip_macro_read_value_ &= ~(0xFF); \
  96813. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  96814. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96815. }
  96816. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit2 { \
  96817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96818. _ezchip_macro_read_value_ &= ~(0xFF); \
  96819. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  96820. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96821. }
  96822. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit3 { \
  96823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96824. _ezchip_macro_read_value_ &= ~(0xFF); \
  96825. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  96826. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96827. }
  96828. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit4 { \
  96829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96830. _ezchip_macro_read_value_ &= ~(0xFF); \
  96831. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  96832. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96833. }
  96834. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit5 { \
  96835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96836. _ezchip_macro_read_value_ &= ~(0xFF); \
  96837. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  96838. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96839. }
  96840. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit6 { \
  96841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96842. _ezchip_macro_read_value_ &= ~(0xFF); \
  96843. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  96844. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96845. }
  96846. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit7 { \
  96847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96848. _ezchip_macro_read_value_ &= ~(0xFF); \
  96849. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  96850. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96851. }
  96852. #define SET_GPIO_59_doen_pwm_pad_out_bit0 { \
  96853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96854. _ezchip_macro_read_value_ &= ~(0xFF); \
  96855. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  96856. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96857. }
  96858. #define SET_GPIO_59_doen_pwm_pad_out_bit1 { \
  96859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96860. _ezchip_macro_read_value_ &= ~(0xFF); \
  96861. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  96862. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96863. }
  96864. #define SET_GPIO_59_doen_pwm_pad_out_bit2 { \
  96865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96866. _ezchip_macro_read_value_ &= ~(0xFF); \
  96867. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  96868. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96869. }
  96870. #define SET_GPIO_59_doen_pwm_pad_out_bit3 { \
  96871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96872. _ezchip_macro_read_value_ &= ~(0xFF); \
  96873. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  96874. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96875. }
  96876. #define SET_GPIO_59_doen_pwm_pad_out_bit4 { \
  96877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96878. _ezchip_macro_read_value_ &= ~(0xFF); \
  96879. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  96880. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96881. }
  96882. #define SET_GPIO_59_doen_pwm_pad_out_bit5 { \
  96883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96884. _ezchip_macro_read_value_ &= ~(0xFF); \
  96885. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  96886. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96887. }
  96888. #define SET_GPIO_59_doen_pwm_pad_out_bit6 { \
  96889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96890. _ezchip_macro_read_value_ &= ~(0xFF); \
  96891. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  96892. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96893. }
  96894. #define SET_GPIO_59_doen_pwm_pad_out_bit7 { \
  96895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96896. _ezchip_macro_read_value_ &= ~(0xFF); \
  96897. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  96898. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96899. }
  96900. #define SET_GPIO_59_doen_pwmdac_left_out { \
  96901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96902. _ezchip_macro_read_value_ &= ~(0xFF); \
  96903. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  96904. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96905. }
  96906. #define SET_GPIO_59_doen_pwmdac_right_out { \
  96907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96908. _ezchip_macro_read_value_ &= ~(0xFF); \
  96909. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  96910. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96911. }
  96912. #define SET_GPIO_59_doen_qspi_csn1_out { \
  96913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96914. _ezchip_macro_read_value_ &= ~(0xFF); \
  96915. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  96916. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96917. }
  96918. #define SET_GPIO_59_doen_qspi_csn2_out { \
  96919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96920. _ezchip_macro_read_value_ &= ~(0xFF); \
  96921. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  96922. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96923. }
  96924. #define SET_GPIO_59_doen_qspi_csn3_out { \
  96925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96926. _ezchip_macro_read_value_ &= ~(0xFF); \
  96927. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  96928. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96929. }
  96930. #define SET_GPIO_59_doen_register23_SCFG_cmsensor_rst0 { \
  96931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96932. _ezchip_macro_read_value_ &= ~(0xFF); \
  96933. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  96934. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96935. }
  96936. #define SET_GPIO_59_doen_register23_SCFG_cmsensor_rst1 { \
  96937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96938. _ezchip_macro_read_value_ &= ~(0xFF); \
  96939. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  96940. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96941. }
  96942. #define SET_GPIO_59_doen_register32_SCFG_gmac_phy_rstn { \
  96943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96944. _ezchip_macro_read_value_ &= ~(0xFF); \
  96945. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  96946. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96947. }
  96948. #define SET_GPIO_59_doen_sdio0_pad_card_power_en { \
  96949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96950. _ezchip_macro_read_value_ &= ~(0xFF); \
  96951. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  96952. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96953. }
  96954. #define SET_GPIO_59_doen_sdio0_pad_cclk_out { \
  96955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96956. _ezchip_macro_read_value_ &= ~(0xFF); \
  96957. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  96958. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96959. }
  96960. #define SET_GPIO_59_doen_sdio0_pad_ccmd_oe { \
  96961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96962. _ezchip_macro_read_value_ &= ~(0xFF); \
  96963. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  96964. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96965. }
  96966. #define SET_GPIO_59_doen_sdio0_pad_ccmd_out { \
  96967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96968. _ezchip_macro_read_value_ &= ~(0xFF); \
  96969. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  96970. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96971. }
  96972. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit0 { \
  96973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96974. _ezchip_macro_read_value_ &= ~(0xFF); \
  96975. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  96976. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96977. }
  96978. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit1 { \
  96979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96980. _ezchip_macro_read_value_ &= ~(0xFF); \
  96981. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  96982. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96983. }
  96984. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit2 { \
  96985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96986. _ezchip_macro_read_value_ &= ~(0xFF); \
  96987. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  96988. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96989. }
  96990. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit3 { \
  96991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96992. _ezchip_macro_read_value_ &= ~(0xFF); \
  96993. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  96994. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96995. }
  96996. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit4 { \
  96997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96998. _ezchip_macro_read_value_ &= ~(0xFF); \
  96999. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  97000. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97001. }
  97002. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit5 { \
  97003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97004. _ezchip_macro_read_value_ &= ~(0xFF); \
  97005. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  97006. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97007. }
  97008. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit6 { \
  97009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97010. _ezchip_macro_read_value_ &= ~(0xFF); \
  97011. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  97012. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97013. }
  97014. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit7 { \
  97015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97016. _ezchip_macro_read_value_ &= ~(0xFF); \
  97017. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  97018. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97019. }
  97020. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit0 { \
  97021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97022. _ezchip_macro_read_value_ &= ~(0xFF); \
  97023. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  97024. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97025. }
  97026. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit1 { \
  97027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97028. _ezchip_macro_read_value_ &= ~(0xFF); \
  97029. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  97030. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97031. }
  97032. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit2 { \
  97033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97034. _ezchip_macro_read_value_ &= ~(0xFF); \
  97035. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  97036. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97037. }
  97038. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit3 { \
  97039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97040. _ezchip_macro_read_value_ &= ~(0xFF); \
  97041. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  97042. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97043. }
  97044. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit4 { \
  97045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97046. _ezchip_macro_read_value_ &= ~(0xFF); \
  97047. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  97048. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97049. }
  97050. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit5 { \
  97051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97052. _ezchip_macro_read_value_ &= ~(0xFF); \
  97053. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  97054. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97055. }
  97056. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit6 { \
  97057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97058. _ezchip_macro_read_value_ &= ~(0xFF); \
  97059. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  97060. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97061. }
  97062. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit7 { \
  97063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97064. _ezchip_macro_read_value_ &= ~(0xFF); \
  97065. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  97066. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97067. }
  97068. #define SET_GPIO_59_doen_sdio0_pad_rst_n { \
  97069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97070. _ezchip_macro_read_value_ &= ~(0xFF); \
  97071. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  97072. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97073. }
  97074. #define SET_GPIO_59_doen_sdio1_pad_card_power_en { \
  97075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97076. _ezchip_macro_read_value_ &= ~(0xFF); \
  97077. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  97078. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97079. }
  97080. #define SET_GPIO_59_doen_sdio1_pad_cclk_out { \
  97081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97082. _ezchip_macro_read_value_ &= ~(0xFF); \
  97083. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  97084. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97085. }
  97086. #define SET_GPIO_59_doen_sdio1_pad_ccmd_oe { \
  97087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97088. _ezchip_macro_read_value_ &= ~(0xFF); \
  97089. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  97090. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97091. }
  97092. #define SET_GPIO_59_doen_sdio1_pad_ccmd_out { \
  97093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97094. _ezchip_macro_read_value_ &= ~(0xFF); \
  97095. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  97096. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97097. }
  97098. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit0 { \
  97099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97100. _ezchip_macro_read_value_ &= ~(0xFF); \
  97101. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  97102. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97103. }
  97104. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit1 { \
  97105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97106. _ezchip_macro_read_value_ &= ~(0xFF); \
  97107. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  97108. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97109. }
  97110. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit2 { \
  97111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97112. _ezchip_macro_read_value_ &= ~(0xFF); \
  97113. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  97114. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97115. }
  97116. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit3 { \
  97117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97118. _ezchip_macro_read_value_ &= ~(0xFF); \
  97119. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  97120. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97121. }
  97122. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit4 { \
  97123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97124. _ezchip_macro_read_value_ &= ~(0xFF); \
  97125. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  97126. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97127. }
  97128. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit5 { \
  97129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97130. _ezchip_macro_read_value_ &= ~(0xFF); \
  97131. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  97132. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97133. }
  97134. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit6 { \
  97135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97136. _ezchip_macro_read_value_ &= ~(0xFF); \
  97137. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  97138. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97139. }
  97140. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit7 { \
  97141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97142. _ezchip_macro_read_value_ &= ~(0xFF); \
  97143. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  97144. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97145. }
  97146. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit0 { \
  97147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97148. _ezchip_macro_read_value_ &= ~(0xFF); \
  97149. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  97150. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97151. }
  97152. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit1 { \
  97153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97154. _ezchip_macro_read_value_ &= ~(0xFF); \
  97155. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  97156. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97157. }
  97158. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit2 { \
  97159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97160. _ezchip_macro_read_value_ &= ~(0xFF); \
  97161. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  97162. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97163. }
  97164. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit3 { \
  97165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97166. _ezchip_macro_read_value_ &= ~(0xFF); \
  97167. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  97168. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97169. }
  97170. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit4 { \
  97171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97172. _ezchip_macro_read_value_ &= ~(0xFF); \
  97173. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  97174. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97175. }
  97176. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit5 { \
  97177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97178. _ezchip_macro_read_value_ &= ~(0xFF); \
  97179. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  97180. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97181. }
  97182. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit6 { \
  97183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97184. _ezchip_macro_read_value_ &= ~(0xFF); \
  97185. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  97186. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97187. }
  97188. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit7 { \
  97189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97190. _ezchip_macro_read_value_ &= ~(0xFF); \
  97191. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  97192. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97193. }
  97194. #define SET_GPIO_59_doen_sdio1_pad_rst_n { \
  97195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97196. _ezchip_macro_read_value_ &= ~(0xFF); \
  97197. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  97198. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97199. }
  97200. #define SET_GPIO_59_doen_spdif_tx_sdout { \
  97201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97202. _ezchip_macro_read_value_ &= ~(0xFF); \
  97203. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  97204. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97205. }
  97206. #define SET_GPIO_59_doen_spdif_tx_sdout_oen { \
  97207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97208. _ezchip_macro_read_value_ &= ~(0xFF); \
  97209. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  97210. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97211. }
  97212. #define SET_GPIO_59_doen_spi0_pad_oe_n { \
  97213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97214. _ezchip_macro_read_value_ &= ~(0xFF); \
  97215. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  97216. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97217. }
  97218. #define SET_GPIO_59_doen_spi0_pad_sck_out { \
  97219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97220. _ezchip_macro_read_value_ &= ~(0xFF); \
  97221. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  97222. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97223. }
  97224. #define SET_GPIO_59_doen_spi0_pad_ss_0_n { \
  97225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97226. _ezchip_macro_read_value_ &= ~(0xFF); \
  97227. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  97228. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97229. }
  97230. #define SET_GPIO_59_doen_spi0_pad_ss_1_n { \
  97231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97232. _ezchip_macro_read_value_ &= ~(0xFF); \
  97233. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  97234. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97235. }
  97236. #define SET_GPIO_59_doen_spi0_pad_txd { \
  97237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97238. _ezchip_macro_read_value_ &= ~(0xFF); \
  97239. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  97240. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97241. }
  97242. #define SET_GPIO_59_doen_spi1_pad_oe_n { \
  97243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97244. _ezchip_macro_read_value_ &= ~(0xFF); \
  97245. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  97246. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97247. }
  97248. #define SET_GPIO_59_doen_spi1_pad_sck_out { \
  97249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97250. _ezchip_macro_read_value_ &= ~(0xFF); \
  97251. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  97252. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97253. }
  97254. #define SET_GPIO_59_doen_spi1_pad_ss_0_n { \
  97255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97256. _ezchip_macro_read_value_ &= ~(0xFF); \
  97257. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  97258. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97259. }
  97260. #define SET_GPIO_59_doen_spi1_pad_ss_1_n { \
  97261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97262. _ezchip_macro_read_value_ &= ~(0xFF); \
  97263. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  97264. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97265. }
  97266. #define SET_GPIO_59_doen_spi1_pad_txd { \
  97267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97268. _ezchip_macro_read_value_ &= ~(0xFF); \
  97269. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  97270. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97271. }
  97272. #define SET_GPIO_59_doen_spi2_pad_oe_n { \
  97273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97274. _ezchip_macro_read_value_ &= ~(0xFF); \
  97275. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  97276. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97277. }
  97278. #define SET_GPIO_59_doen_spi2_pad_sck_out { \
  97279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97280. _ezchip_macro_read_value_ &= ~(0xFF); \
  97281. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  97282. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97283. }
  97284. #define SET_GPIO_59_doen_spi2_pad_ss_0_n { \
  97285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97286. _ezchip_macro_read_value_ &= ~(0xFF); \
  97287. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  97288. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97289. }
  97290. #define SET_GPIO_59_doen_spi2_pad_ss_1_n { \
  97291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97292. _ezchip_macro_read_value_ &= ~(0xFF); \
  97293. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  97294. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97295. }
  97296. #define SET_GPIO_59_doen_spi2_pad_txd { \
  97297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97298. _ezchip_macro_read_value_ &= ~(0xFF); \
  97299. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  97300. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97301. }
  97302. #define SET_GPIO_59_doen_spi2ahb_pad_oe_n_bit0 { \
  97303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97304. _ezchip_macro_read_value_ &= ~(0xFF); \
  97305. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  97306. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97307. }
  97308. #define SET_GPIO_59_doen_spi2ahb_pad_oe_n_bit1 { \
  97309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97310. _ezchip_macro_read_value_ &= ~(0xFF); \
  97311. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  97312. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97313. }
  97314. #define SET_GPIO_59_doen_spi2ahb_pad_oe_n_bit2 { \
  97315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97316. _ezchip_macro_read_value_ &= ~(0xFF); \
  97317. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  97318. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97319. }
  97320. #define SET_GPIO_59_doen_spi2ahb_pad_oe_n_bit3 { \
  97321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97322. _ezchip_macro_read_value_ &= ~(0xFF); \
  97323. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  97324. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97325. }
  97326. #define SET_GPIO_59_doen_spi2ahb_pad_txd_bit0 { \
  97327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97328. _ezchip_macro_read_value_ &= ~(0xFF); \
  97329. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  97330. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97331. }
  97332. #define SET_GPIO_59_doen_spi2ahb_pad_txd_bit1 { \
  97333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97334. _ezchip_macro_read_value_ &= ~(0xFF); \
  97335. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  97336. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97337. }
  97338. #define SET_GPIO_59_doen_spi2ahb_pad_txd_bit2 { \
  97339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97340. _ezchip_macro_read_value_ &= ~(0xFF); \
  97341. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  97342. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97343. }
  97344. #define SET_GPIO_59_doen_spi2ahb_pad_txd_bit3 { \
  97345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97346. _ezchip_macro_read_value_ &= ~(0xFF); \
  97347. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  97348. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97349. }
  97350. #define SET_GPIO_59_doen_spi3_pad_oe_n { \
  97351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97352. _ezchip_macro_read_value_ &= ~(0xFF); \
  97353. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  97354. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97355. }
  97356. #define SET_GPIO_59_doen_spi3_pad_sck_out { \
  97357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97358. _ezchip_macro_read_value_ &= ~(0xFF); \
  97359. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  97360. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97361. }
  97362. #define SET_GPIO_59_doen_spi3_pad_ss_0_n { \
  97363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97364. _ezchip_macro_read_value_ &= ~(0xFF); \
  97365. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  97366. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97367. }
  97368. #define SET_GPIO_59_doen_spi3_pad_ss_1_n { \
  97369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97370. _ezchip_macro_read_value_ &= ~(0xFF); \
  97371. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  97372. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97373. }
  97374. #define SET_GPIO_59_doen_spi3_pad_txd { \
  97375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97376. _ezchip_macro_read_value_ &= ~(0xFF); \
  97377. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  97378. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97379. }
  97380. #define SET_GPIO_59_doen_uart0_pad_dtrn { \
  97381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97382. _ezchip_macro_read_value_ &= ~(0xFF); \
  97383. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  97384. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97385. }
  97386. #define SET_GPIO_59_doen_uart0_pad_rtsn { \
  97387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97388. _ezchip_macro_read_value_ &= ~(0xFF); \
  97389. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  97390. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97391. }
  97392. #define SET_GPIO_59_doen_uart0_pad_sout { \
  97393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97394. _ezchip_macro_read_value_ &= ~(0xFF); \
  97395. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  97396. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97397. }
  97398. #define SET_GPIO_59_doen_uart1_pad_sout { \
  97399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97400. _ezchip_macro_read_value_ &= ~(0xFF); \
  97401. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  97402. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97403. }
  97404. #define SET_GPIO_59_doen_uart2_pad_dtr_n { \
  97405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97406. _ezchip_macro_read_value_ &= ~(0xFF); \
  97407. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  97408. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97409. }
  97410. #define SET_GPIO_59_doen_uart2_pad_rts_n { \
  97411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97412. _ezchip_macro_read_value_ &= ~(0xFF); \
  97413. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  97414. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97415. }
  97416. #define SET_GPIO_59_doen_uart2_pad_sout { \
  97417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97418. _ezchip_macro_read_value_ &= ~(0xFF); \
  97419. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  97420. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97421. }
  97422. #define SET_GPIO_59_doen_uart3_pad_sout { \
  97423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97424. _ezchip_macro_read_value_ &= ~(0xFF); \
  97425. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  97426. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97427. }
  97428. #define SET_GPIO_59_doen_usb_drv_bus { \
  97429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97430. _ezchip_macro_read_value_ &= ~(0xFF); \
  97431. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  97432. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97433. }
  97434. #define SET_GPIO_60_dout_reverse_(en) { \
  97435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97436. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  97437. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  97438. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97439. }
  97440. #define SET_GPIO_60_dout_LOW { \
  97441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97442. _ezchip_macro_read_value_ &= ~(0xFF); \
  97443. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  97444. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97445. }
  97446. #define SET_GPIO_60_dout_HIGH { \
  97447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97448. _ezchip_macro_read_value_ &= ~(0xFF); \
  97449. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  97450. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97451. }
  97452. #define SET_GPIO_60_dout_clk_gmac_tophyref { \
  97453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97454. _ezchip_macro_read_value_ &= ~(0xFF); \
  97455. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  97456. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97457. }
  97458. #define SET_GPIO_60_dout_cpu_jtag_tdo { \
  97459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97460. _ezchip_macro_read_value_ &= ~(0xFF); \
  97461. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  97462. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97463. }
  97464. #define SET_GPIO_60_dout_cpu_jtag_tdo_oen { \
  97465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97466. _ezchip_macro_read_value_ &= ~(0xFF); \
  97467. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  97468. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97469. }
  97470. #define SET_GPIO_60_dout_dmic_clk_out { \
  97471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97472. _ezchip_macro_read_value_ &= ~(0xFF); \
  97473. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  97474. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97475. }
  97476. #define SET_GPIO_60_dout_dsp_JTDOEn_pad { \
  97477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97478. _ezchip_macro_read_value_ &= ~(0xFF); \
  97479. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  97480. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97481. }
  97482. #define SET_GPIO_60_dout_dsp_JTDO_pad { \
  97483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97484. _ezchip_macro_read_value_ &= ~(0xFF); \
  97485. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  97486. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97487. }
  97488. #define SET_GPIO_60_dout_i2c0_pad_sck_oe { \
  97489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97490. _ezchip_macro_read_value_ &= ~(0xFF); \
  97491. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  97492. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97493. }
  97494. #define SET_GPIO_60_dout_i2c0_pad_sda_oe { \
  97495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97496. _ezchip_macro_read_value_ &= ~(0xFF); \
  97497. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  97498. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97499. }
  97500. #define SET_GPIO_60_dout_i2c1_pad_sck_oe { \
  97501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97502. _ezchip_macro_read_value_ &= ~(0xFF); \
  97503. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  97504. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97505. }
  97506. #define SET_GPIO_60_dout_i2c1_pad_sda_oe { \
  97507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97508. _ezchip_macro_read_value_ &= ~(0xFF); \
  97509. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  97510. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97511. }
  97512. #define SET_GPIO_60_dout_i2c2_pad_sck_oe { \
  97513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97514. _ezchip_macro_read_value_ &= ~(0xFF); \
  97515. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  97516. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97517. }
  97518. #define SET_GPIO_60_dout_i2c2_pad_sda_oe { \
  97519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97520. _ezchip_macro_read_value_ &= ~(0xFF); \
  97521. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  97522. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97523. }
  97524. #define SET_GPIO_60_dout_i2c3_pad_sck_oe { \
  97525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97526. _ezchip_macro_read_value_ &= ~(0xFF); \
  97527. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  97528. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97529. }
  97530. #define SET_GPIO_60_dout_i2c3_pad_sda_oe { \
  97531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97532. _ezchip_macro_read_value_ &= ~(0xFF); \
  97533. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  97534. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97535. }
  97536. #define SET_GPIO_60_dout_i2srx_bclk_out { \
  97537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97538. _ezchip_macro_read_value_ &= ~(0xFF); \
  97539. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  97540. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97541. }
  97542. #define SET_GPIO_60_dout_i2srx_bclk_out_oen { \
  97543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97544. _ezchip_macro_read_value_ &= ~(0xFF); \
  97545. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  97546. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97547. }
  97548. #define SET_GPIO_60_dout_i2srx_lrck_out { \
  97549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97550. _ezchip_macro_read_value_ &= ~(0xFF); \
  97551. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  97552. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97553. }
  97554. #define SET_GPIO_60_dout_i2srx_lrck_out_oen { \
  97555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97556. _ezchip_macro_read_value_ &= ~(0xFF); \
  97557. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  97558. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97559. }
  97560. #define SET_GPIO_60_dout_i2srx_mclk_out { \
  97561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97562. _ezchip_macro_read_value_ &= ~(0xFF); \
  97563. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  97564. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97565. }
  97566. #define SET_GPIO_60_dout_i2stx_bclk_out { \
  97567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97568. _ezchip_macro_read_value_ &= ~(0xFF); \
  97569. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  97570. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97571. }
  97572. #define SET_GPIO_60_dout_i2stx_bclk_out_oen { \
  97573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97574. _ezchip_macro_read_value_ &= ~(0xFF); \
  97575. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  97576. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97577. }
  97578. #define SET_GPIO_60_dout_i2stx_lrck_out { \
  97579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97580. _ezchip_macro_read_value_ &= ~(0xFF); \
  97581. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  97582. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97583. }
  97584. #define SET_GPIO_60_dout_i2stx_lrckout_oen { \
  97585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97586. _ezchip_macro_read_value_ &= ~(0xFF); \
  97587. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  97588. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97589. }
  97590. #define SET_GPIO_60_dout_i2stx_mclk_out { \
  97591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97592. _ezchip_macro_read_value_ &= ~(0xFF); \
  97593. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  97594. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97595. }
  97596. #define SET_GPIO_60_dout_i2stx_sdout0 { \
  97597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97598. _ezchip_macro_read_value_ &= ~(0xFF); \
  97599. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  97600. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97601. }
  97602. #define SET_GPIO_60_dout_i2stx_sdout1 { \
  97603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97604. _ezchip_macro_read_value_ &= ~(0xFF); \
  97605. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  97606. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97607. }
  97608. #define SET_GPIO_60_dout_lcd_pad_csm_n { \
  97609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97610. _ezchip_macro_read_value_ &= ~(0xFF); \
  97611. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  97612. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97613. }
  97614. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit0 { \
  97615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97616. _ezchip_macro_read_value_ &= ~(0xFF); \
  97617. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  97618. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97619. }
  97620. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit1 { \
  97621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97622. _ezchip_macro_read_value_ &= ~(0xFF); \
  97623. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  97624. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97625. }
  97626. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit2 { \
  97627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97628. _ezchip_macro_read_value_ &= ~(0xFF); \
  97629. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  97630. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97631. }
  97632. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit3 { \
  97633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97634. _ezchip_macro_read_value_ &= ~(0xFF); \
  97635. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  97636. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97637. }
  97638. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit4 { \
  97639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97640. _ezchip_macro_read_value_ &= ~(0xFF); \
  97641. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  97642. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97643. }
  97644. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit5 { \
  97645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97646. _ezchip_macro_read_value_ &= ~(0xFF); \
  97647. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  97648. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97649. }
  97650. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit6 { \
  97651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97652. _ezchip_macro_read_value_ &= ~(0xFF); \
  97653. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  97654. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97655. }
  97656. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit7 { \
  97657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97658. _ezchip_macro_read_value_ &= ~(0xFF); \
  97659. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  97660. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97661. }
  97662. #define SET_GPIO_60_dout_pwm_pad_out_bit0 { \
  97663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97664. _ezchip_macro_read_value_ &= ~(0xFF); \
  97665. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  97666. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97667. }
  97668. #define SET_GPIO_60_dout_pwm_pad_out_bit1 { \
  97669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97670. _ezchip_macro_read_value_ &= ~(0xFF); \
  97671. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  97672. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97673. }
  97674. #define SET_GPIO_60_dout_pwm_pad_out_bit2 { \
  97675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97676. _ezchip_macro_read_value_ &= ~(0xFF); \
  97677. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  97678. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97679. }
  97680. #define SET_GPIO_60_dout_pwm_pad_out_bit3 { \
  97681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97682. _ezchip_macro_read_value_ &= ~(0xFF); \
  97683. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  97684. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97685. }
  97686. #define SET_GPIO_60_dout_pwm_pad_out_bit4 { \
  97687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97688. _ezchip_macro_read_value_ &= ~(0xFF); \
  97689. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  97690. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97691. }
  97692. #define SET_GPIO_60_dout_pwm_pad_out_bit5 { \
  97693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97694. _ezchip_macro_read_value_ &= ~(0xFF); \
  97695. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  97696. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97697. }
  97698. #define SET_GPIO_60_dout_pwm_pad_out_bit6 { \
  97699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97700. _ezchip_macro_read_value_ &= ~(0xFF); \
  97701. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  97702. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97703. }
  97704. #define SET_GPIO_60_dout_pwm_pad_out_bit7 { \
  97705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97706. _ezchip_macro_read_value_ &= ~(0xFF); \
  97707. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  97708. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97709. }
  97710. #define SET_GPIO_60_dout_pwmdac_left_out { \
  97711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97712. _ezchip_macro_read_value_ &= ~(0xFF); \
  97713. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  97714. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97715. }
  97716. #define SET_GPIO_60_dout_pwmdac_right_out { \
  97717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97718. _ezchip_macro_read_value_ &= ~(0xFF); \
  97719. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  97720. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97721. }
  97722. #define SET_GPIO_60_dout_qspi_csn1_out { \
  97723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97724. _ezchip_macro_read_value_ &= ~(0xFF); \
  97725. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  97726. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97727. }
  97728. #define SET_GPIO_60_dout_qspi_csn2_out { \
  97729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97730. _ezchip_macro_read_value_ &= ~(0xFF); \
  97731. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  97732. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97733. }
  97734. #define SET_GPIO_60_dout_qspi_csn3_out { \
  97735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97736. _ezchip_macro_read_value_ &= ~(0xFF); \
  97737. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  97738. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97739. }
  97740. #define SET_GPIO_60_dout_register23_SCFG_cmsensor_rst0 { \
  97741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97742. _ezchip_macro_read_value_ &= ~(0xFF); \
  97743. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  97744. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97745. }
  97746. #define SET_GPIO_60_dout_register23_SCFG_cmsensor_rst1 { \
  97747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97748. _ezchip_macro_read_value_ &= ~(0xFF); \
  97749. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  97750. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97751. }
  97752. #define SET_GPIO_60_dout_register32_SCFG_gmac_phy_rstn { \
  97753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97754. _ezchip_macro_read_value_ &= ~(0xFF); \
  97755. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  97756. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97757. }
  97758. #define SET_GPIO_60_dout_sdio0_pad_card_power_en { \
  97759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97760. _ezchip_macro_read_value_ &= ~(0xFF); \
  97761. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  97762. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97763. }
  97764. #define SET_GPIO_60_dout_sdio0_pad_cclk_out { \
  97765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97766. _ezchip_macro_read_value_ &= ~(0xFF); \
  97767. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  97768. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97769. }
  97770. #define SET_GPIO_60_dout_sdio0_pad_ccmd_oe { \
  97771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97772. _ezchip_macro_read_value_ &= ~(0xFF); \
  97773. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  97774. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97775. }
  97776. #define SET_GPIO_60_dout_sdio0_pad_ccmd_out { \
  97777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97778. _ezchip_macro_read_value_ &= ~(0xFF); \
  97779. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  97780. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97781. }
  97782. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit0 { \
  97783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97784. _ezchip_macro_read_value_ &= ~(0xFF); \
  97785. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  97786. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97787. }
  97788. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit1 { \
  97789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97790. _ezchip_macro_read_value_ &= ~(0xFF); \
  97791. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  97792. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97793. }
  97794. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit2 { \
  97795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97796. _ezchip_macro_read_value_ &= ~(0xFF); \
  97797. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  97798. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97799. }
  97800. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit3 { \
  97801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97802. _ezchip_macro_read_value_ &= ~(0xFF); \
  97803. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  97804. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97805. }
  97806. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit4 { \
  97807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97808. _ezchip_macro_read_value_ &= ~(0xFF); \
  97809. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  97810. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97811. }
  97812. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit5 { \
  97813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97814. _ezchip_macro_read_value_ &= ~(0xFF); \
  97815. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  97816. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97817. }
  97818. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit6 { \
  97819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97820. _ezchip_macro_read_value_ &= ~(0xFF); \
  97821. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  97822. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97823. }
  97824. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit7 { \
  97825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97826. _ezchip_macro_read_value_ &= ~(0xFF); \
  97827. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  97828. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97829. }
  97830. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit0 { \
  97831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97832. _ezchip_macro_read_value_ &= ~(0xFF); \
  97833. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  97834. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97835. }
  97836. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit1 { \
  97837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97838. _ezchip_macro_read_value_ &= ~(0xFF); \
  97839. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  97840. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97841. }
  97842. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit2 { \
  97843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97844. _ezchip_macro_read_value_ &= ~(0xFF); \
  97845. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  97846. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97847. }
  97848. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit3 { \
  97849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97850. _ezchip_macro_read_value_ &= ~(0xFF); \
  97851. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  97852. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97853. }
  97854. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit4 { \
  97855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97856. _ezchip_macro_read_value_ &= ~(0xFF); \
  97857. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  97858. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97859. }
  97860. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit5 { \
  97861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97862. _ezchip_macro_read_value_ &= ~(0xFF); \
  97863. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  97864. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97865. }
  97866. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit6 { \
  97867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97868. _ezchip_macro_read_value_ &= ~(0xFF); \
  97869. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  97870. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97871. }
  97872. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit7 { \
  97873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97874. _ezchip_macro_read_value_ &= ~(0xFF); \
  97875. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  97876. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97877. }
  97878. #define SET_GPIO_60_dout_sdio0_pad_rst_n { \
  97879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97880. _ezchip_macro_read_value_ &= ~(0xFF); \
  97881. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  97882. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97883. }
  97884. #define SET_GPIO_60_dout_sdio1_pad_card_power_en { \
  97885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97886. _ezchip_macro_read_value_ &= ~(0xFF); \
  97887. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  97888. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97889. }
  97890. #define SET_GPIO_60_dout_sdio1_pad_cclk_out { \
  97891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97892. _ezchip_macro_read_value_ &= ~(0xFF); \
  97893. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  97894. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97895. }
  97896. #define SET_GPIO_60_dout_sdio1_pad_ccmd_oe { \
  97897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97898. _ezchip_macro_read_value_ &= ~(0xFF); \
  97899. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  97900. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97901. }
  97902. #define SET_GPIO_60_dout_sdio1_pad_ccmd_out { \
  97903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97904. _ezchip_macro_read_value_ &= ~(0xFF); \
  97905. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  97906. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97907. }
  97908. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit0 { \
  97909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97910. _ezchip_macro_read_value_ &= ~(0xFF); \
  97911. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  97912. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97913. }
  97914. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit1 { \
  97915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97916. _ezchip_macro_read_value_ &= ~(0xFF); \
  97917. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  97918. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97919. }
  97920. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit2 { \
  97921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97922. _ezchip_macro_read_value_ &= ~(0xFF); \
  97923. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  97924. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97925. }
  97926. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit3 { \
  97927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97928. _ezchip_macro_read_value_ &= ~(0xFF); \
  97929. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  97930. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97931. }
  97932. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit4 { \
  97933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97934. _ezchip_macro_read_value_ &= ~(0xFF); \
  97935. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  97936. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97937. }
  97938. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit5 { \
  97939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97940. _ezchip_macro_read_value_ &= ~(0xFF); \
  97941. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  97942. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97943. }
  97944. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit6 { \
  97945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97946. _ezchip_macro_read_value_ &= ~(0xFF); \
  97947. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  97948. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97949. }
  97950. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit7 { \
  97951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97952. _ezchip_macro_read_value_ &= ~(0xFF); \
  97953. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  97954. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97955. }
  97956. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit0 { \
  97957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97958. _ezchip_macro_read_value_ &= ~(0xFF); \
  97959. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  97960. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97961. }
  97962. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit1 { \
  97963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97964. _ezchip_macro_read_value_ &= ~(0xFF); \
  97965. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  97966. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97967. }
  97968. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit2 { \
  97969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97970. _ezchip_macro_read_value_ &= ~(0xFF); \
  97971. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  97972. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97973. }
  97974. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit3 { \
  97975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97976. _ezchip_macro_read_value_ &= ~(0xFF); \
  97977. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  97978. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97979. }
  97980. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit4 { \
  97981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97982. _ezchip_macro_read_value_ &= ~(0xFF); \
  97983. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  97984. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97985. }
  97986. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit5 { \
  97987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97988. _ezchip_macro_read_value_ &= ~(0xFF); \
  97989. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  97990. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97991. }
  97992. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit6 { \
  97993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97994. _ezchip_macro_read_value_ &= ~(0xFF); \
  97995. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  97996. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97997. }
  97998. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit7 { \
  97999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98000. _ezchip_macro_read_value_ &= ~(0xFF); \
  98001. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  98002. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98003. }
  98004. #define SET_GPIO_60_dout_sdio1_pad_rst_n { \
  98005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98006. _ezchip_macro_read_value_ &= ~(0xFF); \
  98007. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  98008. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98009. }
  98010. #define SET_GPIO_60_dout_spdif_tx_sdout { \
  98011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98012. _ezchip_macro_read_value_ &= ~(0xFF); \
  98013. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  98014. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98015. }
  98016. #define SET_GPIO_60_dout_spdif_tx_sdout_oen { \
  98017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98018. _ezchip_macro_read_value_ &= ~(0xFF); \
  98019. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  98020. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98021. }
  98022. #define SET_GPIO_60_dout_spi0_pad_oe_n { \
  98023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98024. _ezchip_macro_read_value_ &= ~(0xFF); \
  98025. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  98026. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98027. }
  98028. #define SET_GPIO_60_dout_spi0_pad_sck_out { \
  98029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98030. _ezchip_macro_read_value_ &= ~(0xFF); \
  98031. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  98032. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98033. }
  98034. #define SET_GPIO_60_dout_spi0_pad_ss_0_n { \
  98035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98036. _ezchip_macro_read_value_ &= ~(0xFF); \
  98037. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  98038. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98039. }
  98040. #define SET_GPIO_60_dout_spi0_pad_ss_1_n { \
  98041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98042. _ezchip_macro_read_value_ &= ~(0xFF); \
  98043. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  98044. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98045. }
  98046. #define SET_GPIO_60_dout_spi0_pad_txd { \
  98047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98048. _ezchip_macro_read_value_ &= ~(0xFF); \
  98049. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  98050. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98051. }
  98052. #define SET_GPIO_60_dout_spi1_pad_oe_n { \
  98053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98054. _ezchip_macro_read_value_ &= ~(0xFF); \
  98055. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  98056. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98057. }
  98058. #define SET_GPIO_60_dout_spi1_pad_sck_out { \
  98059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98060. _ezchip_macro_read_value_ &= ~(0xFF); \
  98061. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  98062. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98063. }
  98064. #define SET_GPIO_60_dout_spi1_pad_ss_0_n { \
  98065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98066. _ezchip_macro_read_value_ &= ~(0xFF); \
  98067. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  98068. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98069. }
  98070. #define SET_GPIO_60_dout_spi1_pad_ss_1_n { \
  98071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98072. _ezchip_macro_read_value_ &= ~(0xFF); \
  98073. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  98074. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98075. }
  98076. #define SET_GPIO_60_dout_spi1_pad_txd { \
  98077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98078. _ezchip_macro_read_value_ &= ~(0xFF); \
  98079. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  98080. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98081. }
  98082. #define SET_GPIO_60_dout_spi2_pad_oe_n { \
  98083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98084. _ezchip_macro_read_value_ &= ~(0xFF); \
  98085. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  98086. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98087. }
  98088. #define SET_GPIO_60_dout_spi2_pad_sck_out { \
  98089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98090. _ezchip_macro_read_value_ &= ~(0xFF); \
  98091. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  98092. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98093. }
  98094. #define SET_GPIO_60_dout_spi2_pad_ss_0_n { \
  98095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98096. _ezchip_macro_read_value_ &= ~(0xFF); \
  98097. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  98098. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98099. }
  98100. #define SET_GPIO_60_dout_spi2_pad_ss_1_n { \
  98101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98102. _ezchip_macro_read_value_ &= ~(0xFF); \
  98103. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  98104. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98105. }
  98106. #define SET_GPIO_60_dout_spi2_pad_txd { \
  98107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98108. _ezchip_macro_read_value_ &= ~(0xFF); \
  98109. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  98110. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98111. }
  98112. #define SET_GPIO_60_dout_spi2ahb_pad_oe_n_bit0 { \
  98113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98114. _ezchip_macro_read_value_ &= ~(0xFF); \
  98115. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  98116. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98117. }
  98118. #define SET_GPIO_60_dout_spi2ahb_pad_oe_n_bit1 { \
  98119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98120. _ezchip_macro_read_value_ &= ~(0xFF); \
  98121. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  98122. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98123. }
  98124. #define SET_GPIO_60_dout_spi2ahb_pad_oe_n_bit2 { \
  98125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98126. _ezchip_macro_read_value_ &= ~(0xFF); \
  98127. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  98128. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98129. }
  98130. #define SET_GPIO_60_dout_spi2ahb_pad_oe_n_bit3 { \
  98131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98132. _ezchip_macro_read_value_ &= ~(0xFF); \
  98133. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  98134. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98135. }
  98136. #define SET_GPIO_60_dout_spi2ahb_pad_txd_bit0 { \
  98137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98138. _ezchip_macro_read_value_ &= ~(0xFF); \
  98139. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  98140. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98141. }
  98142. #define SET_GPIO_60_dout_spi2ahb_pad_txd_bit1 { \
  98143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98144. _ezchip_macro_read_value_ &= ~(0xFF); \
  98145. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  98146. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98147. }
  98148. #define SET_GPIO_60_dout_spi2ahb_pad_txd_bit2 { \
  98149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98150. _ezchip_macro_read_value_ &= ~(0xFF); \
  98151. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  98152. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98153. }
  98154. #define SET_GPIO_60_dout_spi2ahb_pad_txd_bit3 { \
  98155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98156. _ezchip_macro_read_value_ &= ~(0xFF); \
  98157. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  98158. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98159. }
  98160. #define SET_GPIO_60_dout_spi3_pad_oe_n { \
  98161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98162. _ezchip_macro_read_value_ &= ~(0xFF); \
  98163. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  98164. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98165. }
  98166. #define SET_GPIO_60_dout_spi3_pad_sck_out { \
  98167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98168. _ezchip_macro_read_value_ &= ~(0xFF); \
  98169. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  98170. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98171. }
  98172. #define SET_GPIO_60_dout_spi3_pad_ss_0_n { \
  98173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98174. _ezchip_macro_read_value_ &= ~(0xFF); \
  98175. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  98176. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98177. }
  98178. #define SET_GPIO_60_dout_spi3_pad_ss_1_n { \
  98179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98180. _ezchip_macro_read_value_ &= ~(0xFF); \
  98181. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  98182. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98183. }
  98184. #define SET_GPIO_60_dout_spi3_pad_txd { \
  98185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98186. _ezchip_macro_read_value_ &= ~(0xFF); \
  98187. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  98188. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98189. }
  98190. #define SET_GPIO_60_dout_uart0_pad_dtrn { \
  98191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98192. _ezchip_macro_read_value_ &= ~(0xFF); \
  98193. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  98194. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98195. }
  98196. #define SET_GPIO_60_dout_uart0_pad_rtsn { \
  98197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98198. _ezchip_macro_read_value_ &= ~(0xFF); \
  98199. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  98200. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98201. }
  98202. #define SET_GPIO_60_dout_uart0_pad_sout { \
  98203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98204. _ezchip_macro_read_value_ &= ~(0xFF); \
  98205. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  98206. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98207. }
  98208. #define SET_GPIO_60_dout_uart1_pad_sout { \
  98209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98210. _ezchip_macro_read_value_ &= ~(0xFF); \
  98211. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  98212. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98213. }
  98214. #define SET_GPIO_60_dout_uart2_pad_dtr_n { \
  98215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98216. _ezchip_macro_read_value_ &= ~(0xFF); \
  98217. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  98218. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98219. }
  98220. #define SET_GPIO_60_dout_uart2_pad_rts_n { \
  98221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98222. _ezchip_macro_read_value_ &= ~(0xFF); \
  98223. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  98224. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98225. }
  98226. #define SET_GPIO_60_dout_uart2_pad_sout { \
  98227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98228. _ezchip_macro_read_value_ &= ~(0xFF); \
  98229. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  98230. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98231. }
  98232. #define SET_GPIO_60_dout_uart3_pad_sout { \
  98233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98234. _ezchip_macro_read_value_ &= ~(0xFF); \
  98235. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  98236. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98237. }
  98238. #define SET_GPIO_60_dout_usb_drv_bus { \
  98239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98240. _ezchip_macro_read_value_ &= ~(0xFF); \
  98241. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  98242. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98243. }
  98244. #define SET_GPIO_60_doen_reverse_(en) { \
  98245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98246. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  98247. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  98248. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98249. }
  98250. #define SET_GPIO_60_doen_LOW { \
  98251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98252. _ezchip_macro_read_value_ &= ~(0xFF); \
  98253. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  98254. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98255. }
  98256. #define SET_GPIO_60_doen_HIGH { \
  98257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98258. _ezchip_macro_read_value_ &= ~(0xFF); \
  98259. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  98260. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98261. }
  98262. #define SET_GPIO_60_doen_clk_gmac_tophyref { \
  98263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98264. _ezchip_macro_read_value_ &= ~(0xFF); \
  98265. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  98266. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98267. }
  98268. #define SET_GPIO_60_doen_cpu_jtag_tdo { \
  98269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98270. _ezchip_macro_read_value_ &= ~(0xFF); \
  98271. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  98272. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98273. }
  98274. #define SET_GPIO_60_doen_cpu_jtag_tdo_oen { \
  98275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98276. _ezchip_macro_read_value_ &= ~(0xFF); \
  98277. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  98278. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98279. }
  98280. #define SET_GPIO_60_doen_dmic_clk_out { \
  98281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98282. _ezchip_macro_read_value_ &= ~(0xFF); \
  98283. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  98284. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98285. }
  98286. #define SET_GPIO_60_doen_dsp_JTDOEn_pad { \
  98287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98288. _ezchip_macro_read_value_ &= ~(0xFF); \
  98289. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  98290. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98291. }
  98292. #define SET_GPIO_60_doen_dsp_JTDO_pad { \
  98293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98294. _ezchip_macro_read_value_ &= ~(0xFF); \
  98295. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  98296. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98297. }
  98298. #define SET_GPIO_60_doen_i2c0_pad_sck_oe { \
  98299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98300. _ezchip_macro_read_value_ &= ~(0xFF); \
  98301. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  98302. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98303. }
  98304. #define SET_GPIO_60_doen_i2c0_pad_sda_oe { \
  98305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98306. _ezchip_macro_read_value_ &= ~(0xFF); \
  98307. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  98308. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98309. }
  98310. #define SET_GPIO_60_doen_i2c1_pad_sck_oe { \
  98311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98312. _ezchip_macro_read_value_ &= ~(0xFF); \
  98313. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  98314. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98315. }
  98316. #define SET_GPIO_60_doen_i2c1_pad_sda_oe { \
  98317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98318. _ezchip_macro_read_value_ &= ~(0xFF); \
  98319. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  98320. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98321. }
  98322. #define SET_GPIO_60_doen_i2c2_pad_sck_oe { \
  98323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98324. _ezchip_macro_read_value_ &= ~(0xFF); \
  98325. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  98326. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98327. }
  98328. #define SET_GPIO_60_doen_i2c2_pad_sda_oe { \
  98329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98330. _ezchip_macro_read_value_ &= ~(0xFF); \
  98331. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  98332. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98333. }
  98334. #define SET_GPIO_60_doen_i2c3_pad_sck_oe { \
  98335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98336. _ezchip_macro_read_value_ &= ~(0xFF); \
  98337. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  98338. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98339. }
  98340. #define SET_GPIO_60_doen_i2c3_pad_sda_oe { \
  98341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98342. _ezchip_macro_read_value_ &= ~(0xFF); \
  98343. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  98344. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98345. }
  98346. #define SET_GPIO_60_doen_i2srx_bclk_out { \
  98347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98348. _ezchip_macro_read_value_ &= ~(0xFF); \
  98349. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  98350. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98351. }
  98352. #define SET_GPIO_60_doen_i2srx_bclk_out_oen { \
  98353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98354. _ezchip_macro_read_value_ &= ~(0xFF); \
  98355. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  98356. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98357. }
  98358. #define SET_GPIO_60_doen_i2srx_lrck_out { \
  98359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98360. _ezchip_macro_read_value_ &= ~(0xFF); \
  98361. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  98362. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98363. }
  98364. #define SET_GPIO_60_doen_i2srx_lrck_out_oen { \
  98365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98366. _ezchip_macro_read_value_ &= ~(0xFF); \
  98367. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  98368. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98369. }
  98370. #define SET_GPIO_60_doen_i2srx_mclk_out { \
  98371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98372. _ezchip_macro_read_value_ &= ~(0xFF); \
  98373. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  98374. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98375. }
  98376. #define SET_GPIO_60_doen_i2stx_bclk_out { \
  98377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98378. _ezchip_macro_read_value_ &= ~(0xFF); \
  98379. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  98380. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98381. }
  98382. #define SET_GPIO_60_doen_i2stx_bclk_out_oen { \
  98383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98384. _ezchip_macro_read_value_ &= ~(0xFF); \
  98385. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  98386. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98387. }
  98388. #define SET_GPIO_60_doen_i2stx_lrck_out { \
  98389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98390. _ezchip_macro_read_value_ &= ~(0xFF); \
  98391. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  98392. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98393. }
  98394. #define SET_GPIO_60_doen_i2stx_lrckout_oen { \
  98395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98396. _ezchip_macro_read_value_ &= ~(0xFF); \
  98397. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  98398. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98399. }
  98400. #define SET_GPIO_60_doen_i2stx_mclk_out { \
  98401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98402. _ezchip_macro_read_value_ &= ~(0xFF); \
  98403. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  98404. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98405. }
  98406. #define SET_GPIO_60_doen_i2stx_sdout0 { \
  98407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98408. _ezchip_macro_read_value_ &= ~(0xFF); \
  98409. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  98410. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98411. }
  98412. #define SET_GPIO_60_doen_i2stx_sdout1 { \
  98413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98414. _ezchip_macro_read_value_ &= ~(0xFF); \
  98415. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  98416. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98417. }
  98418. #define SET_GPIO_60_doen_lcd_pad_csm_n { \
  98419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98420. _ezchip_macro_read_value_ &= ~(0xFF); \
  98421. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  98422. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98423. }
  98424. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit0 { \
  98425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98426. _ezchip_macro_read_value_ &= ~(0xFF); \
  98427. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  98428. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98429. }
  98430. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit1 { \
  98431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98432. _ezchip_macro_read_value_ &= ~(0xFF); \
  98433. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  98434. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98435. }
  98436. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit2 { \
  98437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98438. _ezchip_macro_read_value_ &= ~(0xFF); \
  98439. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  98440. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98441. }
  98442. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit3 { \
  98443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98444. _ezchip_macro_read_value_ &= ~(0xFF); \
  98445. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  98446. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98447. }
  98448. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit4 { \
  98449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98450. _ezchip_macro_read_value_ &= ~(0xFF); \
  98451. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  98452. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98453. }
  98454. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit5 { \
  98455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98456. _ezchip_macro_read_value_ &= ~(0xFF); \
  98457. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  98458. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98459. }
  98460. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit6 { \
  98461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98462. _ezchip_macro_read_value_ &= ~(0xFF); \
  98463. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  98464. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98465. }
  98466. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit7 { \
  98467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98468. _ezchip_macro_read_value_ &= ~(0xFF); \
  98469. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  98470. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98471. }
  98472. #define SET_GPIO_60_doen_pwm_pad_out_bit0 { \
  98473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98474. _ezchip_macro_read_value_ &= ~(0xFF); \
  98475. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  98476. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98477. }
  98478. #define SET_GPIO_60_doen_pwm_pad_out_bit1 { \
  98479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98480. _ezchip_macro_read_value_ &= ~(0xFF); \
  98481. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  98482. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98483. }
  98484. #define SET_GPIO_60_doen_pwm_pad_out_bit2 { \
  98485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98486. _ezchip_macro_read_value_ &= ~(0xFF); \
  98487. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  98488. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98489. }
  98490. #define SET_GPIO_60_doen_pwm_pad_out_bit3 { \
  98491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98492. _ezchip_macro_read_value_ &= ~(0xFF); \
  98493. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  98494. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98495. }
  98496. #define SET_GPIO_60_doen_pwm_pad_out_bit4 { \
  98497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98498. _ezchip_macro_read_value_ &= ~(0xFF); \
  98499. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  98500. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98501. }
  98502. #define SET_GPIO_60_doen_pwm_pad_out_bit5 { \
  98503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98504. _ezchip_macro_read_value_ &= ~(0xFF); \
  98505. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  98506. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98507. }
  98508. #define SET_GPIO_60_doen_pwm_pad_out_bit6 { \
  98509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98510. _ezchip_macro_read_value_ &= ~(0xFF); \
  98511. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  98512. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98513. }
  98514. #define SET_GPIO_60_doen_pwm_pad_out_bit7 { \
  98515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98516. _ezchip_macro_read_value_ &= ~(0xFF); \
  98517. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  98518. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98519. }
  98520. #define SET_GPIO_60_doen_pwmdac_left_out { \
  98521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98522. _ezchip_macro_read_value_ &= ~(0xFF); \
  98523. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  98524. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98525. }
  98526. #define SET_GPIO_60_doen_pwmdac_right_out { \
  98527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98528. _ezchip_macro_read_value_ &= ~(0xFF); \
  98529. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  98530. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98531. }
  98532. #define SET_GPIO_60_doen_qspi_csn1_out { \
  98533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98534. _ezchip_macro_read_value_ &= ~(0xFF); \
  98535. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  98536. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98537. }
  98538. #define SET_GPIO_60_doen_qspi_csn2_out { \
  98539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98540. _ezchip_macro_read_value_ &= ~(0xFF); \
  98541. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  98542. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98543. }
  98544. #define SET_GPIO_60_doen_qspi_csn3_out { \
  98545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98546. _ezchip_macro_read_value_ &= ~(0xFF); \
  98547. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  98548. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98549. }
  98550. #define SET_GPIO_60_doen_register23_SCFG_cmsensor_rst0 { \
  98551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98552. _ezchip_macro_read_value_ &= ~(0xFF); \
  98553. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  98554. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98555. }
  98556. #define SET_GPIO_60_doen_register23_SCFG_cmsensor_rst1 { \
  98557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98558. _ezchip_macro_read_value_ &= ~(0xFF); \
  98559. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  98560. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98561. }
  98562. #define SET_GPIO_60_doen_register32_SCFG_gmac_phy_rstn { \
  98563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98564. _ezchip_macro_read_value_ &= ~(0xFF); \
  98565. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  98566. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98567. }
  98568. #define SET_GPIO_60_doen_sdio0_pad_card_power_en { \
  98569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98570. _ezchip_macro_read_value_ &= ~(0xFF); \
  98571. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  98572. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98573. }
  98574. #define SET_GPIO_60_doen_sdio0_pad_cclk_out { \
  98575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98576. _ezchip_macro_read_value_ &= ~(0xFF); \
  98577. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  98578. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98579. }
  98580. #define SET_GPIO_60_doen_sdio0_pad_ccmd_oe { \
  98581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98582. _ezchip_macro_read_value_ &= ~(0xFF); \
  98583. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  98584. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98585. }
  98586. #define SET_GPIO_60_doen_sdio0_pad_ccmd_out { \
  98587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98588. _ezchip_macro_read_value_ &= ~(0xFF); \
  98589. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  98590. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98591. }
  98592. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit0 { \
  98593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98594. _ezchip_macro_read_value_ &= ~(0xFF); \
  98595. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  98596. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98597. }
  98598. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit1 { \
  98599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98600. _ezchip_macro_read_value_ &= ~(0xFF); \
  98601. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  98602. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98603. }
  98604. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit2 { \
  98605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98606. _ezchip_macro_read_value_ &= ~(0xFF); \
  98607. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  98608. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98609. }
  98610. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit3 { \
  98611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98612. _ezchip_macro_read_value_ &= ~(0xFF); \
  98613. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  98614. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98615. }
  98616. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit4 { \
  98617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98618. _ezchip_macro_read_value_ &= ~(0xFF); \
  98619. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  98620. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98621. }
  98622. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit5 { \
  98623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98624. _ezchip_macro_read_value_ &= ~(0xFF); \
  98625. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  98626. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98627. }
  98628. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit6 { \
  98629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98630. _ezchip_macro_read_value_ &= ~(0xFF); \
  98631. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  98632. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98633. }
  98634. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit7 { \
  98635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98636. _ezchip_macro_read_value_ &= ~(0xFF); \
  98637. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  98638. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98639. }
  98640. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit0 { \
  98641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98642. _ezchip_macro_read_value_ &= ~(0xFF); \
  98643. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  98644. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98645. }
  98646. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit1 { \
  98647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98648. _ezchip_macro_read_value_ &= ~(0xFF); \
  98649. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  98650. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98651. }
  98652. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit2 { \
  98653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98654. _ezchip_macro_read_value_ &= ~(0xFF); \
  98655. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  98656. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98657. }
  98658. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit3 { \
  98659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98660. _ezchip_macro_read_value_ &= ~(0xFF); \
  98661. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  98662. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98663. }
  98664. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit4 { \
  98665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98666. _ezchip_macro_read_value_ &= ~(0xFF); \
  98667. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  98668. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98669. }
  98670. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit5 { \
  98671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98672. _ezchip_macro_read_value_ &= ~(0xFF); \
  98673. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  98674. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98675. }
  98676. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit6 { \
  98677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98678. _ezchip_macro_read_value_ &= ~(0xFF); \
  98679. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  98680. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98681. }
  98682. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit7 { \
  98683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98684. _ezchip_macro_read_value_ &= ~(0xFF); \
  98685. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  98686. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98687. }
  98688. #define SET_GPIO_60_doen_sdio0_pad_rst_n { \
  98689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98690. _ezchip_macro_read_value_ &= ~(0xFF); \
  98691. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  98692. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98693. }
  98694. #define SET_GPIO_60_doen_sdio1_pad_card_power_en { \
  98695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98696. _ezchip_macro_read_value_ &= ~(0xFF); \
  98697. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  98698. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98699. }
  98700. #define SET_GPIO_60_doen_sdio1_pad_cclk_out { \
  98701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98702. _ezchip_macro_read_value_ &= ~(0xFF); \
  98703. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  98704. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98705. }
  98706. #define SET_GPIO_60_doen_sdio1_pad_ccmd_oe { \
  98707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98708. _ezchip_macro_read_value_ &= ~(0xFF); \
  98709. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  98710. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98711. }
  98712. #define SET_GPIO_60_doen_sdio1_pad_ccmd_out { \
  98713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98714. _ezchip_macro_read_value_ &= ~(0xFF); \
  98715. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  98716. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98717. }
  98718. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit0 { \
  98719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98720. _ezchip_macro_read_value_ &= ~(0xFF); \
  98721. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  98722. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98723. }
  98724. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit1 { \
  98725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98726. _ezchip_macro_read_value_ &= ~(0xFF); \
  98727. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  98728. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98729. }
  98730. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit2 { \
  98731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98732. _ezchip_macro_read_value_ &= ~(0xFF); \
  98733. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  98734. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98735. }
  98736. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit3 { \
  98737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98738. _ezchip_macro_read_value_ &= ~(0xFF); \
  98739. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  98740. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98741. }
  98742. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit4 { \
  98743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98744. _ezchip_macro_read_value_ &= ~(0xFF); \
  98745. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  98746. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98747. }
  98748. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit5 { \
  98749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98750. _ezchip_macro_read_value_ &= ~(0xFF); \
  98751. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  98752. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98753. }
  98754. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit6 { \
  98755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98756. _ezchip_macro_read_value_ &= ~(0xFF); \
  98757. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  98758. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98759. }
  98760. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit7 { \
  98761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98762. _ezchip_macro_read_value_ &= ~(0xFF); \
  98763. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  98764. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98765. }
  98766. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit0 { \
  98767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98768. _ezchip_macro_read_value_ &= ~(0xFF); \
  98769. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  98770. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98771. }
  98772. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit1 { \
  98773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98774. _ezchip_macro_read_value_ &= ~(0xFF); \
  98775. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  98776. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98777. }
  98778. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit2 { \
  98779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98780. _ezchip_macro_read_value_ &= ~(0xFF); \
  98781. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  98782. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98783. }
  98784. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit3 { \
  98785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98786. _ezchip_macro_read_value_ &= ~(0xFF); \
  98787. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  98788. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98789. }
  98790. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit4 { \
  98791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98792. _ezchip_macro_read_value_ &= ~(0xFF); \
  98793. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  98794. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98795. }
  98796. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit5 { \
  98797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98798. _ezchip_macro_read_value_ &= ~(0xFF); \
  98799. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  98800. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98801. }
  98802. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit6 { \
  98803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98804. _ezchip_macro_read_value_ &= ~(0xFF); \
  98805. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  98806. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98807. }
  98808. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit7 { \
  98809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98810. _ezchip_macro_read_value_ &= ~(0xFF); \
  98811. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  98812. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98813. }
  98814. #define SET_GPIO_60_doen_sdio1_pad_rst_n { \
  98815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98816. _ezchip_macro_read_value_ &= ~(0xFF); \
  98817. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  98818. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98819. }
  98820. #define SET_GPIO_60_doen_spdif_tx_sdout { \
  98821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98822. _ezchip_macro_read_value_ &= ~(0xFF); \
  98823. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  98824. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98825. }
  98826. #define SET_GPIO_60_doen_spdif_tx_sdout_oen { \
  98827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98828. _ezchip_macro_read_value_ &= ~(0xFF); \
  98829. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  98830. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98831. }
  98832. #define SET_GPIO_60_doen_spi0_pad_oe_n { \
  98833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98834. _ezchip_macro_read_value_ &= ~(0xFF); \
  98835. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  98836. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98837. }
  98838. #define SET_GPIO_60_doen_spi0_pad_sck_out { \
  98839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98840. _ezchip_macro_read_value_ &= ~(0xFF); \
  98841. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  98842. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98843. }
  98844. #define SET_GPIO_60_doen_spi0_pad_ss_0_n { \
  98845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98846. _ezchip_macro_read_value_ &= ~(0xFF); \
  98847. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  98848. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98849. }
  98850. #define SET_GPIO_60_doen_spi0_pad_ss_1_n { \
  98851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98852. _ezchip_macro_read_value_ &= ~(0xFF); \
  98853. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  98854. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98855. }
  98856. #define SET_GPIO_60_doen_spi0_pad_txd { \
  98857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98858. _ezchip_macro_read_value_ &= ~(0xFF); \
  98859. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  98860. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98861. }
  98862. #define SET_GPIO_60_doen_spi1_pad_oe_n { \
  98863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98864. _ezchip_macro_read_value_ &= ~(0xFF); \
  98865. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  98866. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98867. }
  98868. #define SET_GPIO_60_doen_spi1_pad_sck_out { \
  98869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98870. _ezchip_macro_read_value_ &= ~(0xFF); \
  98871. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  98872. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98873. }
  98874. #define SET_GPIO_60_doen_spi1_pad_ss_0_n { \
  98875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98876. _ezchip_macro_read_value_ &= ~(0xFF); \
  98877. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  98878. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98879. }
  98880. #define SET_GPIO_60_doen_spi1_pad_ss_1_n { \
  98881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98882. _ezchip_macro_read_value_ &= ~(0xFF); \
  98883. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  98884. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98885. }
  98886. #define SET_GPIO_60_doen_spi1_pad_txd { \
  98887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98888. _ezchip_macro_read_value_ &= ~(0xFF); \
  98889. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  98890. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98891. }
  98892. #define SET_GPIO_60_doen_spi2_pad_oe_n { \
  98893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98894. _ezchip_macro_read_value_ &= ~(0xFF); \
  98895. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  98896. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98897. }
  98898. #define SET_GPIO_60_doen_spi2_pad_sck_out { \
  98899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98900. _ezchip_macro_read_value_ &= ~(0xFF); \
  98901. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  98902. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98903. }
  98904. #define SET_GPIO_60_doen_spi2_pad_ss_0_n { \
  98905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98906. _ezchip_macro_read_value_ &= ~(0xFF); \
  98907. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  98908. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98909. }
  98910. #define SET_GPIO_60_doen_spi2_pad_ss_1_n { \
  98911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98912. _ezchip_macro_read_value_ &= ~(0xFF); \
  98913. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  98914. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98915. }
  98916. #define SET_GPIO_60_doen_spi2_pad_txd { \
  98917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98918. _ezchip_macro_read_value_ &= ~(0xFF); \
  98919. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  98920. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98921. }
  98922. #define SET_GPIO_60_doen_spi2ahb_pad_oe_n_bit0 { \
  98923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98924. _ezchip_macro_read_value_ &= ~(0xFF); \
  98925. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  98926. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98927. }
  98928. #define SET_GPIO_60_doen_spi2ahb_pad_oe_n_bit1 { \
  98929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98930. _ezchip_macro_read_value_ &= ~(0xFF); \
  98931. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  98932. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98933. }
  98934. #define SET_GPIO_60_doen_spi2ahb_pad_oe_n_bit2 { \
  98935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98936. _ezchip_macro_read_value_ &= ~(0xFF); \
  98937. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  98938. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98939. }
  98940. #define SET_GPIO_60_doen_spi2ahb_pad_oe_n_bit3 { \
  98941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98942. _ezchip_macro_read_value_ &= ~(0xFF); \
  98943. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  98944. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98945. }
  98946. #define SET_GPIO_60_doen_spi2ahb_pad_txd_bit0 { \
  98947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98948. _ezchip_macro_read_value_ &= ~(0xFF); \
  98949. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  98950. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98951. }
  98952. #define SET_GPIO_60_doen_spi2ahb_pad_txd_bit1 { \
  98953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98954. _ezchip_macro_read_value_ &= ~(0xFF); \
  98955. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  98956. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98957. }
  98958. #define SET_GPIO_60_doen_spi2ahb_pad_txd_bit2 { \
  98959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98960. _ezchip_macro_read_value_ &= ~(0xFF); \
  98961. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  98962. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98963. }
  98964. #define SET_GPIO_60_doen_spi2ahb_pad_txd_bit3 { \
  98965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98966. _ezchip_macro_read_value_ &= ~(0xFF); \
  98967. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  98968. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98969. }
  98970. #define SET_GPIO_60_doen_spi3_pad_oe_n { \
  98971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98972. _ezchip_macro_read_value_ &= ~(0xFF); \
  98973. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  98974. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98975. }
  98976. #define SET_GPIO_60_doen_spi3_pad_sck_out { \
  98977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98978. _ezchip_macro_read_value_ &= ~(0xFF); \
  98979. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  98980. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98981. }
  98982. #define SET_GPIO_60_doen_spi3_pad_ss_0_n { \
  98983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98984. _ezchip_macro_read_value_ &= ~(0xFF); \
  98985. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  98986. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98987. }
  98988. #define SET_GPIO_60_doen_spi3_pad_ss_1_n { \
  98989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98990. _ezchip_macro_read_value_ &= ~(0xFF); \
  98991. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  98992. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98993. }
  98994. #define SET_GPIO_60_doen_spi3_pad_txd { \
  98995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98996. _ezchip_macro_read_value_ &= ~(0xFF); \
  98997. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  98998. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98999. }
  99000. #define SET_GPIO_60_doen_uart0_pad_dtrn { \
  99001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99002. _ezchip_macro_read_value_ &= ~(0xFF); \
  99003. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  99004. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99005. }
  99006. #define SET_GPIO_60_doen_uart0_pad_rtsn { \
  99007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99008. _ezchip_macro_read_value_ &= ~(0xFF); \
  99009. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  99010. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99011. }
  99012. #define SET_GPIO_60_doen_uart0_pad_sout { \
  99013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99014. _ezchip_macro_read_value_ &= ~(0xFF); \
  99015. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  99016. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99017. }
  99018. #define SET_GPIO_60_doen_uart1_pad_sout { \
  99019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99020. _ezchip_macro_read_value_ &= ~(0xFF); \
  99021. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  99022. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99023. }
  99024. #define SET_GPIO_60_doen_uart2_pad_dtr_n { \
  99025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99026. _ezchip_macro_read_value_ &= ~(0xFF); \
  99027. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  99028. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99029. }
  99030. #define SET_GPIO_60_doen_uart2_pad_rts_n { \
  99031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99032. _ezchip_macro_read_value_ &= ~(0xFF); \
  99033. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  99034. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99035. }
  99036. #define SET_GPIO_60_doen_uart2_pad_sout { \
  99037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99038. _ezchip_macro_read_value_ &= ~(0xFF); \
  99039. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  99040. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99041. }
  99042. #define SET_GPIO_60_doen_uart3_pad_sout { \
  99043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99044. _ezchip_macro_read_value_ &= ~(0xFF); \
  99045. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  99046. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99047. }
  99048. #define SET_GPIO_60_doen_usb_drv_bus { \
  99049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99050. _ezchip_macro_read_value_ &= ~(0xFF); \
  99051. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  99052. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99053. }
  99054. #define SET_GPIO_61_dout_reverse_(en) { \
  99055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99056. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  99057. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  99058. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99059. }
  99060. #define SET_GPIO_61_dout_LOW { \
  99061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99062. _ezchip_macro_read_value_ &= ~(0xFF); \
  99063. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  99064. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99065. }
  99066. #define SET_GPIO_61_dout_HIGH { \
  99067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99068. _ezchip_macro_read_value_ &= ~(0xFF); \
  99069. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  99070. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99071. }
  99072. #define SET_GPIO_61_dout_clk_gmac_tophyref { \
  99073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99074. _ezchip_macro_read_value_ &= ~(0xFF); \
  99075. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  99076. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99077. }
  99078. #define SET_GPIO_61_dout_cpu_jtag_tdo { \
  99079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99080. _ezchip_macro_read_value_ &= ~(0xFF); \
  99081. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  99082. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99083. }
  99084. #define SET_GPIO_61_dout_cpu_jtag_tdo_oen { \
  99085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99086. _ezchip_macro_read_value_ &= ~(0xFF); \
  99087. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  99088. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99089. }
  99090. #define SET_GPIO_61_dout_dmic_clk_out { \
  99091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99092. _ezchip_macro_read_value_ &= ~(0xFF); \
  99093. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  99094. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99095. }
  99096. #define SET_GPIO_61_dout_dsp_JTDOEn_pad { \
  99097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99098. _ezchip_macro_read_value_ &= ~(0xFF); \
  99099. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  99100. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99101. }
  99102. #define SET_GPIO_61_dout_dsp_JTDO_pad { \
  99103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99104. _ezchip_macro_read_value_ &= ~(0xFF); \
  99105. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  99106. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99107. }
  99108. #define SET_GPIO_61_dout_i2c0_pad_sck_oe { \
  99109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99110. _ezchip_macro_read_value_ &= ~(0xFF); \
  99111. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  99112. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99113. }
  99114. #define SET_GPIO_61_dout_i2c0_pad_sda_oe { \
  99115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99116. _ezchip_macro_read_value_ &= ~(0xFF); \
  99117. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  99118. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99119. }
  99120. #define SET_GPIO_61_dout_i2c1_pad_sck_oe { \
  99121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99122. _ezchip_macro_read_value_ &= ~(0xFF); \
  99123. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  99124. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99125. }
  99126. #define SET_GPIO_61_dout_i2c1_pad_sda_oe { \
  99127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99128. _ezchip_macro_read_value_ &= ~(0xFF); \
  99129. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  99130. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99131. }
  99132. #define SET_GPIO_61_dout_i2c2_pad_sck_oe { \
  99133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99134. _ezchip_macro_read_value_ &= ~(0xFF); \
  99135. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  99136. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99137. }
  99138. #define SET_GPIO_61_dout_i2c2_pad_sda_oe { \
  99139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99140. _ezchip_macro_read_value_ &= ~(0xFF); \
  99141. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  99142. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99143. }
  99144. #define SET_GPIO_61_dout_i2c3_pad_sck_oe { \
  99145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99146. _ezchip_macro_read_value_ &= ~(0xFF); \
  99147. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  99148. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99149. }
  99150. #define SET_GPIO_61_dout_i2c3_pad_sda_oe { \
  99151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99152. _ezchip_macro_read_value_ &= ~(0xFF); \
  99153. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  99154. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99155. }
  99156. #define SET_GPIO_61_dout_i2srx_bclk_out { \
  99157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99158. _ezchip_macro_read_value_ &= ~(0xFF); \
  99159. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  99160. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99161. }
  99162. #define SET_GPIO_61_dout_i2srx_bclk_out_oen { \
  99163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99164. _ezchip_macro_read_value_ &= ~(0xFF); \
  99165. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  99166. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99167. }
  99168. #define SET_GPIO_61_dout_i2srx_lrck_out { \
  99169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99170. _ezchip_macro_read_value_ &= ~(0xFF); \
  99171. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  99172. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99173. }
  99174. #define SET_GPIO_61_dout_i2srx_lrck_out_oen { \
  99175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99176. _ezchip_macro_read_value_ &= ~(0xFF); \
  99177. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  99178. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99179. }
  99180. #define SET_GPIO_61_dout_i2srx_mclk_out { \
  99181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99182. _ezchip_macro_read_value_ &= ~(0xFF); \
  99183. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  99184. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99185. }
  99186. #define SET_GPIO_61_dout_i2stx_bclk_out { \
  99187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99188. _ezchip_macro_read_value_ &= ~(0xFF); \
  99189. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  99190. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99191. }
  99192. #define SET_GPIO_61_dout_i2stx_bclk_out_oen { \
  99193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99194. _ezchip_macro_read_value_ &= ~(0xFF); \
  99195. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  99196. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99197. }
  99198. #define SET_GPIO_61_dout_i2stx_lrck_out { \
  99199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99200. _ezchip_macro_read_value_ &= ~(0xFF); \
  99201. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  99202. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99203. }
  99204. #define SET_GPIO_61_dout_i2stx_lrckout_oen { \
  99205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99206. _ezchip_macro_read_value_ &= ~(0xFF); \
  99207. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  99208. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99209. }
  99210. #define SET_GPIO_61_dout_i2stx_mclk_out { \
  99211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99212. _ezchip_macro_read_value_ &= ~(0xFF); \
  99213. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  99214. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99215. }
  99216. #define SET_GPIO_61_dout_i2stx_sdout0 { \
  99217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99218. _ezchip_macro_read_value_ &= ~(0xFF); \
  99219. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  99220. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99221. }
  99222. #define SET_GPIO_61_dout_i2stx_sdout1 { \
  99223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99224. _ezchip_macro_read_value_ &= ~(0xFF); \
  99225. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  99226. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99227. }
  99228. #define SET_GPIO_61_dout_lcd_pad_csm_n { \
  99229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99230. _ezchip_macro_read_value_ &= ~(0xFF); \
  99231. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  99232. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99233. }
  99234. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit0 { \
  99235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99236. _ezchip_macro_read_value_ &= ~(0xFF); \
  99237. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  99238. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99239. }
  99240. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit1 { \
  99241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99242. _ezchip_macro_read_value_ &= ~(0xFF); \
  99243. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  99244. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99245. }
  99246. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit2 { \
  99247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99248. _ezchip_macro_read_value_ &= ~(0xFF); \
  99249. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  99250. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99251. }
  99252. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit3 { \
  99253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99254. _ezchip_macro_read_value_ &= ~(0xFF); \
  99255. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  99256. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99257. }
  99258. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit4 { \
  99259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99260. _ezchip_macro_read_value_ &= ~(0xFF); \
  99261. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  99262. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99263. }
  99264. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit5 { \
  99265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99266. _ezchip_macro_read_value_ &= ~(0xFF); \
  99267. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  99268. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99269. }
  99270. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit6 { \
  99271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99272. _ezchip_macro_read_value_ &= ~(0xFF); \
  99273. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  99274. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99275. }
  99276. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit7 { \
  99277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99278. _ezchip_macro_read_value_ &= ~(0xFF); \
  99279. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  99280. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99281. }
  99282. #define SET_GPIO_61_dout_pwm_pad_out_bit0 { \
  99283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99284. _ezchip_macro_read_value_ &= ~(0xFF); \
  99285. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  99286. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99287. }
  99288. #define SET_GPIO_61_dout_pwm_pad_out_bit1 { \
  99289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99290. _ezchip_macro_read_value_ &= ~(0xFF); \
  99291. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  99292. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99293. }
  99294. #define SET_GPIO_61_dout_pwm_pad_out_bit2 { \
  99295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99296. _ezchip_macro_read_value_ &= ~(0xFF); \
  99297. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  99298. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99299. }
  99300. #define SET_GPIO_61_dout_pwm_pad_out_bit3 { \
  99301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99302. _ezchip_macro_read_value_ &= ~(0xFF); \
  99303. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  99304. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99305. }
  99306. #define SET_GPIO_61_dout_pwm_pad_out_bit4 { \
  99307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99308. _ezchip_macro_read_value_ &= ~(0xFF); \
  99309. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  99310. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99311. }
  99312. #define SET_GPIO_61_dout_pwm_pad_out_bit5 { \
  99313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99314. _ezchip_macro_read_value_ &= ~(0xFF); \
  99315. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  99316. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99317. }
  99318. #define SET_GPIO_61_dout_pwm_pad_out_bit6 { \
  99319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99320. _ezchip_macro_read_value_ &= ~(0xFF); \
  99321. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  99322. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99323. }
  99324. #define SET_GPIO_61_dout_pwm_pad_out_bit7 { \
  99325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99326. _ezchip_macro_read_value_ &= ~(0xFF); \
  99327. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  99328. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99329. }
  99330. #define SET_GPIO_61_dout_pwmdac_left_out { \
  99331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99332. _ezchip_macro_read_value_ &= ~(0xFF); \
  99333. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  99334. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99335. }
  99336. #define SET_GPIO_61_dout_pwmdac_right_out { \
  99337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99338. _ezchip_macro_read_value_ &= ~(0xFF); \
  99339. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  99340. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99341. }
  99342. #define SET_GPIO_61_dout_qspi_csn1_out { \
  99343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99344. _ezchip_macro_read_value_ &= ~(0xFF); \
  99345. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  99346. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99347. }
  99348. #define SET_GPIO_61_dout_qspi_csn2_out { \
  99349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99350. _ezchip_macro_read_value_ &= ~(0xFF); \
  99351. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  99352. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99353. }
  99354. #define SET_GPIO_61_dout_qspi_csn3_out { \
  99355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99356. _ezchip_macro_read_value_ &= ~(0xFF); \
  99357. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  99358. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99359. }
  99360. #define SET_GPIO_61_dout_register23_SCFG_cmsensor_rst0 { \
  99361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99362. _ezchip_macro_read_value_ &= ~(0xFF); \
  99363. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  99364. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99365. }
  99366. #define SET_GPIO_61_dout_register23_SCFG_cmsensor_rst1 { \
  99367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99368. _ezchip_macro_read_value_ &= ~(0xFF); \
  99369. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  99370. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99371. }
  99372. #define SET_GPIO_61_dout_register32_SCFG_gmac_phy_rstn { \
  99373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99374. _ezchip_macro_read_value_ &= ~(0xFF); \
  99375. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  99376. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99377. }
  99378. #define SET_GPIO_61_dout_sdio0_pad_card_power_en { \
  99379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99380. _ezchip_macro_read_value_ &= ~(0xFF); \
  99381. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  99382. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99383. }
  99384. #define SET_GPIO_61_dout_sdio0_pad_cclk_out { \
  99385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99386. _ezchip_macro_read_value_ &= ~(0xFF); \
  99387. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  99388. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99389. }
  99390. #define SET_GPIO_61_dout_sdio0_pad_ccmd_oe { \
  99391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99392. _ezchip_macro_read_value_ &= ~(0xFF); \
  99393. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  99394. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99395. }
  99396. #define SET_GPIO_61_dout_sdio0_pad_ccmd_out { \
  99397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99398. _ezchip_macro_read_value_ &= ~(0xFF); \
  99399. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  99400. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99401. }
  99402. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit0 { \
  99403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99404. _ezchip_macro_read_value_ &= ~(0xFF); \
  99405. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  99406. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99407. }
  99408. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit1 { \
  99409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99410. _ezchip_macro_read_value_ &= ~(0xFF); \
  99411. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  99412. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99413. }
  99414. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit2 { \
  99415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99416. _ezchip_macro_read_value_ &= ~(0xFF); \
  99417. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  99418. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99419. }
  99420. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit3 { \
  99421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99422. _ezchip_macro_read_value_ &= ~(0xFF); \
  99423. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  99424. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99425. }
  99426. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit4 { \
  99427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99428. _ezchip_macro_read_value_ &= ~(0xFF); \
  99429. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  99430. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99431. }
  99432. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit5 { \
  99433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99434. _ezchip_macro_read_value_ &= ~(0xFF); \
  99435. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  99436. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99437. }
  99438. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit6 { \
  99439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99440. _ezchip_macro_read_value_ &= ~(0xFF); \
  99441. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  99442. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99443. }
  99444. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit7 { \
  99445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99446. _ezchip_macro_read_value_ &= ~(0xFF); \
  99447. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  99448. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99449. }
  99450. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit0 { \
  99451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99452. _ezchip_macro_read_value_ &= ~(0xFF); \
  99453. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  99454. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99455. }
  99456. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit1 { \
  99457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99458. _ezchip_macro_read_value_ &= ~(0xFF); \
  99459. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  99460. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99461. }
  99462. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit2 { \
  99463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99464. _ezchip_macro_read_value_ &= ~(0xFF); \
  99465. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  99466. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99467. }
  99468. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit3 { \
  99469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99470. _ezchip_macro_read_value_ &= ~(0xFF); \
  99471. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  99472. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99473. }
  99474. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit4 { \
  99475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99476. _ezchip_macro_read_value_ &= ~(0xFF); \
  99477. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  99478. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99479. }
  99480. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit5 { \
  99481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99482. _ezchip_macro_read_value_ &= ~(0xFF); \
  99483. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  99484. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99485. }
  99486. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit6 { \
  99487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99488. _ezchip_macro_read_value_ &= ~(0xFF); \
  99489. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  99490. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99491. }
  99492. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit7 { \
  99493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99494. _ezchip_macro_read_value_ &= ~(0xFF); \
  99495. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  99496. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99497. }
  99498. #define SET_GPIO_61_dout_sdio0_pad_rst_n { \
  99499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99500. _ezchip_macro_read_value_ &= ~(0xFF); \
  99501. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  99502. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99503. }
  99504. #define SET_GPIO_61_dout_sdio1_pad_card_power_en { \
  99505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99506. _ezchip_macro_read_value_ &= ~(0xFF); \
  99507. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  99508. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99509. }
  99510. #define SET_GPIO_61_dout_sdio1_pad_cclk_out { \
  99511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99512. _ezchip_macro_read_value_ &= ~(0xFF); \
  99513. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  99514. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99515. }
  99516. #define SET_GPIO_61_dout_sdio1_pad_ccmd_oe { \
  99517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99518. _ezchip_macro_read_value_ &= ~(0xFF); \
  99519. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  99520. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99521. }
  99522. #define SET_GPIO_61_dout_sdio1_pad_ccmd_out { \
  99523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99524. _ezchip_macro_read_value_ &= ~(0xFF); \
  99525. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  99526. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99527. }
  99528. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit0 { \
  99529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99530. _ezchip_macro_read_value_ &= ~(0xFF); \
  99531. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  99532. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99533. }
  99534. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit1 { \
  99535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99536. _ezchip_macro_read_value_ &= ~(0xFF); \
  99537. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  99538. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99539. }
  99540. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit2 { \
  99541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99542. _ezchip_macro_read_value_ &= ~(0xFF); \
  99543. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  99544. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99545. }
  99546. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit3 { \
  99547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99548. _ezchip_macro_read_value_ &= ~(0xFF); \
  99549. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  99550. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99551. }
  99552. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit4 { \
  99553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99554. _ezchip_macro_read_value_ &= ~(0xFF); \
  99555. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  99556. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99557. }
  99558. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit5 { \
  99559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99560. _ezchip_macro_read_value_ &= ~(0xFF); \
  99561. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  99562. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99563. }
  99564. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit6 { \
  99565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99566. _ezchip_macro_read_value_ &= ~(0xFF); \
  99567. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  99568. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99569. }
  99570. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit7 { \
  99571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99572. _ezchip_macro_read_value_ &= ~(0xFF); \
  99573. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  99574. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99575. }
  99576. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit0 { \
  99577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99578. _ezchip_macro_read_value_ &= ~(0xFF); \
  99579. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  99580. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99581. }
  99582. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit1 { \
  99583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99584. _ezchip_macro_read_value_ &= ~(0xFF); \
  99585. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  99586. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99587. }
  99588. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit2 { \
  99589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99590. _ezchip_macro_read_value_ &= ~(0xFF); \
  99591. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  99592. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99593. }
  99594. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit3 { \
  99595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99596. _ezchip_macro_read_value_ &= ~(0xFF); \
  99597. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  99598. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99599. }
  99600. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit4 { \
  99601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99602. _ezchip_macro_read_value_ &= ~(0xFF); \
  99603. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  99604. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99605. }
  99606. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit5 { \
  99607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99608. _ezchip_macro_read_value_ &= ~(0xFF); \
  99609. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  99610. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99611. }
  99612. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit6 { \
  99613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99614. _ezchip_macro_read_value_ &= ~(0xFF); \
  99615. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  99616. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99617. }
  99618. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit7 { \
  99619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99620. _ezchip_macro_read_value_ &= ~(0xFF); \
  99621. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  99622. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99623. }
  99624. #define SET_GPIO_61_dout_sdio1_pad_rst_n { \
  99625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99626. _ezchip_macro_read_value_ &= ~(0xFF); \
  99627. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  99628. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99629. }
  99630. #define SET_GPIO_61_dout_spdif_tx_sdout { \
  99631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99632. _ezchip_macro_read_value_ &= ~(0xFF); \
  99633. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  99634. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99635. }
  99636. #define SET_GPIO_61_dout_spdif_tx_sdout_oen { \
  99637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99638. _ezchip_macro_read_value_ &= ~(0xFF); \
  99639. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  99640. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99641. }
  99642. #define SET_GPIO_61_dout_spi0_pad_oe_n { \
  99643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99644. _ezchip_macro_read_value_ &= ~(0xFF); \
  99645. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  99646. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99647. }
  99648. #define SET_GPIO_61_dout_spi0_pad_sck_out { \
  99649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99650. _ezchip_macro_read_value_ &= ~(0xFF); \
  99651. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  99652. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99653. }
  99654. #define SET_GPIO_61_dout_spi0_pad_ss_0_n { \
  99655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99656. _ezchip_macro_read_value_ &= ~(0xFF); \
  99657. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  99658. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99659. }
  99660. #define SET_GPIO_61_dout_spi0_pad_ss_1_n { \
  99661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99662. _ezchip_macro_read_value_ &= ~(0xFF); \
  99663. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  99664. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99665. }
  99666. #define SET_GPIO_61_dout_spi0_pad_txd { \
  99667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99668. _ezchip_macro_read_value_ &= ~(0xFF); \
  99669. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  99670. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99671. }
  99672. #define SET_GPIO_61_dout_spi1_pad_oe_n { \
  99673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99674. _ezchip_macro_read_value_ &= ~(0xFF); \
  99675. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  99676. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99677. }
  99678. #define SET_GPIO_61_dout_spi1_pad_sck_out { \
  99679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99680. _ezchip_macro_read_value_ &= ~(0xFF); \
  99681. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  99682. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99683. }
  99684. #define SET_GPIO_61_dout_spi1_pad_ss_0_n { \
  99685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99686. _ezchip_macro_read_value_ &= ~(0xFF); \
  99687. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  99688. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99689. }
  99690. #define SET_GPIO_61_dout_spi1_pad_ss_1_n { \
  99691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99692. _ezchip_macro_read_value_ &= ~(0xFF); \
  99693. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  99694. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99695. }
  99696. #define SET_GPIO_61_dout_spi1_pad_txd { \
  99697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99698. _ezchip_macro_read_value_ &= ~(0xFF); \
  99699. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  99700. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99701. }
  99702. #define SET_GPIO_61_dout_spi2_pad_oe_n { \
  99703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99704. _ezchip_macro_read_value_ &= ~(0xFF); \
  99705. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  99706. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99707. }
  99708. #define SET_GPIO_61_dout_spi2_pad_sck_out { \
  99709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99710. _ezchip_macro_read_value_ &= ~(0xFF); \
  99711. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  99712. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99713. }
  99714. #define SET_GPIO_61_dout_spi2_pad_ss_0_n { \
  99715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99716. _ezchip_macro_read_value_ &= ~(0xFF); \
  99717. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  99718. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99719. }
  99720. #define SET_GPIO_61_dout_spi2_pad_ss_1_n { \
  99721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99722. _ezchip_macro_read_value_ &= ~(0xFF); \
  99723. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  99724. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99725. }
  99726. #define SET_GPIO_61_dout_spi2_pad_txd { \
  99727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99728. _ezchip_macro_read_value_ &= ~(0xFF); \
  99729. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  99730. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99731. }
  99732. #define SET_GPIO_61_dout_spi2ahb_pad_oe_n_bit0 { \
  99733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99734. _ezchip_macro_read_value_ &= ~(0xFF); \
  99735. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  99736. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99737. }
  99738. #define SET_GPIO_61_dout_spi2ahb_pad_oe_n_bit1 { \
  99739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99740. _ezchip_macro_read_value_ &= ~(0xFF); \
  99741. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  99742. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99743. }
  99744. #define SET_GPIO_61_dout_spi2ahb_pad_oe_n_bit2 { \
  99745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99746. _ezchip_macro_read_value_ &= ~(0xFF); \
  99747. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  99748. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99749. }
  99750. #define SET_GPIO_61_dout_spi2ahb_pad_oe_n_bit3 { \
  99751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99752. _ezchip_macro_read_value_ &= ~(0xFF); \
  99753. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  99754. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99755. }
  99756. #define SET_GPIO_61_dout_spi2ahb_pad_txd_bit0 { \
  99757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99758. _ezchip_macro_read_value_ &= ~(0xFF); \
  99759. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  99760. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99761. }
  99762. #define SET_GPIO_61_dout_spi2ahb_pad_txd_bit1 { \
  99763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99764. _ezchip_macro_read_value_ &= ~(0xFF); \
  99765. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  99766. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99767. }
  99768. #define SET_GPIO_61_dout_spi2ahb_pad_txd_bit2 { \
  99769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99770. _ezchip_macro_read_value_ &= ~(0xFF); \
  99771. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  99772. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99773. }
  99774. #define SET_GPIO_61_dout_spi2ahb_pad_txd_bit3 { \
  99775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99776. _ezchip_macro_read_value_ &= ~(0xFF); \
  99777. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  99778. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99779. }
  99780. #define SET_GPIO_61_dout_spi3_pad_oe_n { \
  99781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99782. _ezchip_macro_read_value_ &= ~(0xFF); \
  99783. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  99784. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99785. }
  99786. #define SET_GPIO_61_dout_spi3_pad_sck_out { \
  99787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99788. _ezchip_macro_read_value_ &= ~(0xFF); \
  99789. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  99790. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99791. }
  99792. #define SET_GPIO_61_dout_spi3_pad_ss_0_n { \
  99793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99794. _ezchip_macro_read_value_ &= ~(0xFF); \
  99795. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  99796. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99797. }
  99798. #define SET_GPIO_61_dout_spi3_pad_ss_1_n { \
  99799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99800. _ezchip_macro_read_value_ &= ~(0xFF); \
  99801. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  99802. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99803. }
  99804. #define SET_GPIO_61_dout_spi3_pad_txd { \
  99805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99806. _ezchip_macro_read_value_ &= ~(0xFF); \
  99807. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  99808. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99809. }
  99810. #define SET_GPIO_61_dout_uart0_pad_dtrn { \
  99811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99812. _ezchip_macro_read_value_ &= ~(0xFF); \
  99813. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  99814. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99815. }
  99816. #define SET_GPIO_61_dout_uart0_pad_rtsn { \
  99817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99818. _ezchip_macro_read_value_ &= ~(0xFF); \
  99819. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  99820. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99821. }
  99822. #define SET_GPIO_61_dout_uart0_pad_sout { \
  99823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99824. _ezchip_macro_read_value_ &= ~(0xFF); \
  99825. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  99826. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99827. }
  99828. #define SET_GPIO_61_dout_uart1_pad_sout { \
  99829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99830. _ezchip_macro_read_value_ &= ~(0xFF); \
  99831. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  99832. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99833. }
  99834. #define SET_GPIO_61_dout_uart2_pad_dtr_n { \
  99835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99836. _ezchip_macro_read_value_ &= ~(0xFF); \
  99837. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  99838. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99839. }
  99840. #define SET_GPIO_61_dout_uart2_pad_rts_n { \
  99841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99842. _ezchip_macro_read_value_ &= ~(0xFF); \
  99843. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  99844. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99845. }
  99846. #define SET_GPIO_61_dout_uart2_pad_sout { \
  99847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99848. _ezchip_macro_read_value_ &= ~(0xFF); \
  99849. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  99850. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99851. }
  99852. #define SET_GPIO_61_dout_uart3_pad_sout { \
  99853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99854. _ezchip_macro_read_value_ &= ~(0xFF); \
  99855. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  99856. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99857. }
  99858. #define SET_GPIO_61_dout_usb_drv_bus { \
  99859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99860. _ezchip_macro_read_value_ &= ~(0xFF); \
  99861. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  99862. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99863. }
  99864. #define SET_GPIO_61_doen_reverse_(en) { \
  99865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99866. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  99867. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  99868. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99869. }
  99870. #define SET_GPIO_61_doen_LOW { \
  99871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99872. _ezchip_macro_read_value_ &= ~(0xFF); \
  99873. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  99874. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99875. }
  99876. #define SET_GPIO_61_doen_HIGH { \
  99877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99878. _ezchip_macro_read_value_ &= ~(0xFF); \
  99879. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  99880. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99881. }
  99882. #define SET_GPIO_61_doen_clk_gmac_tophyref { \
  99883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99884. _ezchip_macro_read_value_ &= ~(0xFF); \
  99885. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  99886. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99887. }
  99888. #define SET_GPIO_61_doen_cpu_jtag_tdo { \
  99889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99890. _ezchip_macro_read_value_ &= ~(0xFF); \
  99891. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  99892. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99893. }
  99894. #define SET_GPIO_61_doen_cpu_jtag_tdo_oen { \
  99895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99896. _ezchip_macro_read_value_ &= ~(0xFF); \
  99897. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  99898. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99899. }
  99900. #define SET_GPIO_61_doen_dmic_clk_out { \
  99901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99902. _ezchip_macro_read_value_ &= ~(0xFF); \
  99903. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  99904. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99905. }
  99906. #define SET_GPIO_61_doen_dsp_JTDOEn_pad { \
  99907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99908. _ezchip_macro_read_value_ &= ~(0xFF); \
  99909. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  99910. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99911. }
  99912. #define SET_GPIO_61_doen_dsp_JTDO_pad { \
  99913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99914. _ezchip_macro_read_value_ &= ~(0xFF); \
  99915. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  99916. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99917. }
  99918. #define SET_GPIO_61_doen_i2c0_pad_sck_oe { \
  99919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99920. _ezchip_macro_read_value_ &= ~(0xFF); \
  99921. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  99922. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99923. }
  99924. #define SET_GPIO_61_doen_i2c0_pad_sda_oe { \
  99925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99926. _ezchip_macro_read_value_ &= ~(0xFF); \
  99927. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  99928. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99929. }
  99930. #define SET_GPIO_61_doen_i2c1_pad_sck_oe { \
  99931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99932. _ezchip_macro_read_value_ &= ~(0xFF); \
  99933. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  99934. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99935. }
  99936. #define SET_GPIO_61_doen_i2c1_pad_sda_oe { \
  99937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99938. _ezchip_macro_read_value_ &= ~(0xFF); \
  99939. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  99940. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99941. }
  99942. #define SET_GPIO_61_doen_i2c2_pad_sck_oe { \
  99943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99944. _ezchip_macro_read_value_ &= ~(0xFF); \
  99945. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  99946. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99947. }
  99948. #define SET_GPIO_61_doen_i2c2_pad_sda_oe { \
  99949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99950. _ezchip_macro_read_value_ &= ~(0xFF); \
  99951. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  99952. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99953. }
  99954. #define SET_GPIO_61_doen_i2c3_pad_sck_oe { \
  99955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99956. _ezchip_macro_read_value_ &= ~(0xFF); \
  99957. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  99958. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99959. }
  99960. #define SET_GPIO_61_doen_i2c3_pad_sda_oe { \
  99961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99962. _ezchip_macro_read_value_ &= ~(0xFF); \
  99963. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  99964. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99965. }
  99966. #define SET_GPIO_61_doen_i2srx_bclk_out { \
  99967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99968. _ezchip_macro_read_value_ &= ~(0xFF); \
  99969. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  99970. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99971. }
  99972. #define SET_GPIO_61_doen_i2srx_bclk_out_oen { \
  99973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99974. _ezchip_macro_read_value_ &= ~(0xFF); \
  99975. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  99976. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99977. }
  99978. #define SET_GPIO_61_doen_i2srx_lrck_out { \
  99979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99980. _ezchip_macro_read_value_ &= ~(0xFF); \
  99981. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  99982. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99983. }
  99984. #define SET_GPIO_61_doen_i2srx_lrck_out_oen { \
  99985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99986. _ezchip_macro_read_value_ &= ~(0xFF); \
  99987. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  99988. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99989. }
  99990. #define SET_GPIO_61_doen_i2srx_mclk_out { \
  99991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99992. _ezchip_macro_read_value_ &= ~(0xFF); \
  99993. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  99994. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99995. }
  99996. #define SET_GPIO_61_doen_i2stx_bclk_out { \
  99997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99998. _ezchip_macro_read_value_ &= ~(0xFF); \
  99999. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  100000. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100001. }
  100002. #define SET_GPIO_61_doen_i2stx_bclk_out_oen { \
  100003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100004. _ezchip_macro_read_value_ &= ~(0xFF); \
  100005. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  100006. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100007. }
  100008. #define SET_GPIO_61_doen_i2stx_lrck_out { \
  100009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100010. _ezchip_macro_read_value_ &= ~(0xFF); \
  100011. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  100012. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100013. }
  100014. #define SET_GPIO_61_doen_i2stx_lrckout_oen { \
  100015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100016. _ezchip_macro_read_value_ &= ~(0xFF); \
  100017. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  100018. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100019. }
  100020. #define SET_GPIO_61_doen_i2stx_mclk_out { \
  100021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100022. _ezchip_macro_read_value_ &= ~(0xFF); \
  100023. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  100024. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100025. }
  100026. #define SET_GPIO_61_doen_i2stx_sdout0 { \
  100027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100028. _ezchip_macro_read_value_ &= ~(0xFF); \
  100029. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  100030. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100031. }
  100032. #define SET_GPIO_61_doen_i2stx_sdout1 { \
  100033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100034. _ezchip_macro_read_value_ &= ~(0xFF); \
  100035. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  100036. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100037. }
  100038. #define SET_GPIO_61_doen_lcd_pad_csm_n { \
  100039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100040. _ezchip_macro_read_value_ &= ~(0xFF); \
  100041. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  100042. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100043. }
  100044. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit0 { \
  100045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100046. _ezchip_macro_read_value_ &= ~(0xFF); \
  100047. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  100048. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100049. }
  100050. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit1 { \
  100051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100052. _ezchip_macro_read_value_ &= ~(0xFF); \
  100053. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  100054. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100055. }
  100056. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit2 { \
  100057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100058. _ezchip_macro_read_value_ &= ~(0xFF); \
  100059. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  100060. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100061. }
  100062. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit3 { \
  100063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100064. _ezchip_macro_read_value_ &= ~(0xFF); \
  100065. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  100066. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100067. }
  100068. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit4 { \
  100069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100070. _ezchip_macro_read_value_ &= ~(0xFF); \
  100071. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  100072. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100073. }
  100074. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit5 { \
  100075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100076. _ezchip_macro_read_value_ &= ~(0xFF); \
  100077. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  100078. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100079. }
  100080. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit6 { \
  100081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100082. _ezchip_macro_read_value_ &= ~(0xFF); \
  100083. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  100084. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100085. }
  100086. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit7 { \
  100087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100088. _ezchip_macro_read_value_ &= ~(0xFF); \
  100089. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  100090. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100091. }
  100092. #define SET_GPIO_61_doen_pwm_pad_out_bit0 { \
  100093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100094. _ezchip_macro_read_value_ &= ~(0xFF); \
  100095. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  100096. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100097. }
  100098. #define SET_GPIO_61_doen_pwm_pad_out_bit1 { \
  100099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100100. _ezchip_macro_read_value_ &= ~(0xFF); \
  100101. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  100102. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100103. }
  100104. #define SET_GPIO_61_doen_pwm_pad_out_bit2 { \
  100105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100106. _ezchip_macro_read_value_ &= ~(0xFF); \
  100107. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  100108. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100109. }
  100110. #define SET_GPIO_61_doen_pwm_pad_out_bit3 { \
  100111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100112. _ezchip_macro_read_value_ &= ~(0xFF); \
  100113. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  100114. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100115. }
  100116. #define SET_GPIO_61_doen_pwm_pad_out_bit4 { \
  100117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100118. _ezchip_macro_read_value_ &= ~(0xFF); \
  100119. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  100120. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100121. }
  100122. #define SET_GPIO_61_doen_pwm_pad_out_bit5 { \
  100123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100124. _ezchip_macro_read_value_ &= ~(0xFF); \
  100125. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  100126. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100127. }
  100128. #define SET_GPIO_61_doen_pwm_pad_out_bit6 { \
  100129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100130. _ezchip_macro_read_value_ &= ~(0xFF); \
  100131. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  100132. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100133. }
  100134. #define SET_GPIO_61_doen_pwm_pad_out_bit7 { \
  100135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100136. _ezchip_macro_read_value_ &= ~(0xFF); \
  100137. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  100138. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100139. }
  100140. #define SET_GPIO_61_doen_pwmdac_left_out { \
  100141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100142. _ezchip_macro_read_value_ &= ~(0xFF); \
  100143. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  100144. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100145. }
  100146. #define SET_GPIO_61_doen_pwmdac_right_out { \
  100147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100148. _ezchip_macro_read_value_ &= ~(0xFF); \
  100149. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  100150. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100151. }
  100152. #define SET_GPIO_61_doen_qspi_csn1_out { \
  100153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100154. _ezchip_macro_read_value_ &= ~(0xFF); \
  100155. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  100156. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100157. }
  100158. #define SET_GPIO_61_doen_qspi_csn2_out { \
  100159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100160. _ezchip_macro_read_value_ &= ~(0xFF); \
  100161. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  100162. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100163. }
  100164. #define SET_GPIO_61_doen_qspi_csn3_out { \
  100165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100166. _ezchip_macro_read_value_ &= ~(0xFF); \
  100167. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  100168. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100169. }
  100170. #define SET_GPIO_61_doen_register23_SCFG_cmsensor_rst0 { \
  100171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100172. _ezchip_macro_read_value_ &= ~(0xFF); \
  100173. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  100174. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100175. }
  100176. #define SET_GPIO_61_doen_register23_SCFG_cmsensor_rst1 { \
  100177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100178. _ezchip_macro_read_value_ &= ~(0xFF); \
  100179. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  100180. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100181. }
  100182. #define SET_GPIO_61_doen_register32_SCFG_gmac_phy_rstn { \
  100183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100184. _ezchip_macro_read_value_ &= ~(0xFF); \
  100185. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  100186. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100187. }
  100188. #define SET_GPIO_61_doen_sdio0_pad_card_power_en { \
  100189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100190. _ezchip_macro_read_value_ &= ~(0xFF); \
  100191. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  100192. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100193. }
  100194. #define SET_GPIO_61_doen_sdio0_pad_cclk_out { \
  100195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100196. _ezchip_macro_read_value_ &= ~(0xFF); \
  100197. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  100198. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100199. }
  100200. #define SET_GPIO_61_doen_sdio0_pad_ccmd_oe { \
  100201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100202. _ezchip_macro_read_value_ &= ~(0xFF); \
  100203. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  100204. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100205. }
  100206. #define SET_GPIO_61_doen_sdio0_pad_ccmd_out { \
  100207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100208. _ezchip_macro_read_value_ &= ~(0xFF); \
  100209. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  100210. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100211. }
  100212. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit0 { \
  100213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100214. _ezchip_macro_read_value_ &= ~(0xFF); \
  100215. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  100216. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100217. }
  100218. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit1 { \
  100219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100220. _ezchip_macro_read_value_ &= ~(0xFF); \
  100221. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  100222. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100223. }
  100224. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit2 { \
  100225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100226. _ezchip_macro_read_value_ &= ~(0xFF); \
  100227. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  100228. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100229. }
  100230. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit3 { \
  100231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100232. _ezchip_macro_read_value_ &= ~(0xFF); \
  100233. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  100234. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100235. }
  100236. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit4 { \
  100237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100238. _ezchip_macro_read_value_ &= ~(0xFF); \
  100239. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  100240. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100241. }
  100242. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit5 { \
  100243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100244. _ezchip_macro_read_value_ &= ~(0xFF); \
  100245. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  100246. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100247. }
  100248. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit6 { \
  100249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100250. _ezchip_macro_read_value_ &= ~(0xFF); \
  100251. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  100252. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100253. }
  100254. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit7 { \
  100255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100256. _ezchip_macro_read_value_ &= ~(0xFF); \
  100257. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  100258. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100259. }
  100260. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit0 { \
  100261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100262. _ezchip_macro_read_value_ &= ~(0xFF); \
  100263. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  100264. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100265. }
  100266. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit1 { \
  100267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100268. _ezchip_macro_read_value_ &= ~(0xFF); \
  100269. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  100270. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100271. }
  100272. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit2 { \
  100273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100274. _ezchip_macro_read_value_ &= ~(0xFF); \
  100275. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  100276. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100277. }
  100278. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit3 { \
  100279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100280. _ezchip_macro_read_value_ &= ~(0xFF); \
  100281. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  100282. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100283. }
  100284. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit4 { \
  100285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100286. _ezchip_macro_read_value_ &= ~(0xFF); \
  100287. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  100288. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100289. }
  100290. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit5 { \
  100291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100292. _ezchip_macro_read_value_ &= ~(0xFF); \
  100293. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  100294. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100295. }
  100296. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit6 { \
  100297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100298. _ezchip_macro_read_value_ &= ~(0xFF); \
  100299. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  100300. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100301. }
  100302. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit7 { \
  100303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100304. _ezchip_macro_read_value_ &= ~(0xFF); \
  100305. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  100306. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100307. }
  100308. #define SET_GPIO_61_doen_sdio0_pad_rst_n { \
  100309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100310. _ezchip_macro_read_value_ &= ~(0xFF); \
  100311. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  100312. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100313. }
  100314. #define SET_GPIO_61_doen_sdio1_pad_card_power_en { \
  100315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100316. _ezchip_macro_read_value_ &= ~(0xFF); \
  100317. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  100318. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100319. }
  100320. #define SET_GPIO_61_doen_sdio1_pad_cclk_out { \
  100321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100322. _ezchip_macro_read_value_ &= ~(0xFF); \
  100323. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  100324. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100325. }
  100326. #define SET_GPIO_61_doen_sdio1_pad_ccmd_oe { \
  100327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100328. _ezchip_macro_read_value_ &= ~(0xFF); \
  100329. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  100330. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100331. }
  100332. #define SET_GPIO_61_doen_sdio1_pad_ccmd_out { \
  100333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100334. _ezchip_macro_read_value_ &= ~(0xFF); \
  100335. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  100336. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100337. }
  100338. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit0 { \
  100339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100340. _ezchip_macro_read_value_ &= ~(0xFF); \
  100341. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  100342. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100343. }
  100344. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit1 { \
  100345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100346. _ezchip_macro_read_value_ &= ~(0xFF); \
  100347. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  100348. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100349. }
  100350. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit2 { \
  100351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100352. _ezchip_macro_read_value_ &= ~(0xFF); \
  100353. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  100354. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100355. }
  100356. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit3 { \
  100357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100358. _ezchip_macro_read_value_ &= ~(0xFF); \
  100359. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  100360. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100361. }
  100362. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit4 { \
  100363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100364. _ezchip_macro_read_value_ &= ~(0xFF); \
  100365. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  100366. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100367. }
  100368. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit5 { \
  100369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100370. _ezchip_macro_read_value_ &= ~(0xFF); \
  100371. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  100372. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100373. }
  100374. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit6 { \
  100375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100376. _ezchip_macro_read_value_ &= ~(0xFF); \
  100377. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  100378. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100379. }
  100380. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit7 { \
  100381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100382. _ezchip_macro_read_value_ &= ~(0xFF); \
  100383. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  100384. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100385. }
  100386. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit0 { \
  100387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100388. _ezchip_macro_read_value_ &= ~(0xFF); \
  100389. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  100390. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100391. }
  100392. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit1 { \
  100393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100394. _ezchip_macro_read_value_ &= ~(0xFF); \
  100395. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  100396. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100397. }
  100398. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit2 { \
  100399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100400. _ezchip_macro_read_value_ &= ~(0xFF); \
  100401. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  100402. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100403. }
  100404. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit3 { \
  100405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100406. _ezchip_macro_read_value_ &= ~(0xFF); \
  100407. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  100408. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100409. }
  100410. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit4 { \
  100411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100412. _ezchip_macro_read_value_ &= ~(0xFF); \
  100413. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  100414. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100415. }
  100416. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit5 { \
  100417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100418. _ezchip_macro_read_value_ &= ~(0xFF); \
  100419. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  100420. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100421. }
  100422. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit6 { \
  100423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100424. _ezchip_macro_read_value_ &= ~(0xFF); \
  100425. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  100426. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100427. }
  100428. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit7 { \
  100429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100430. _ezchip_macro_read_value_ &= ~(0xFF); \
  100431. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  100432. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100433. }
  100434. #define SET_GPIO_61_doen_sdio1_pad_rst_n { \
  100435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100436. _ezchip_macro_read_value_ &= ~(0xFF); \
  100437. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  100438. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100439. }
  100440. #define SET_GPIO_61_doen_spdif_tx_sdout { \
  100441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100442. _ezchip_macro_read_value_ &= ~(0xFF); \
  100443. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  100444. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100445. }
  100446. #define SET_GPIO_61_doen_spdif_tx_sdout_oen { \
  100447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100448. _ezchip_macro_read_value_ &= ~(0xFF); \
  100449. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  100450. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100451. }
  100452. #define SET_GPIO_61_doen_spi0_pad_oe_n { \
  100453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100454. _ezchip_macro_read_value_ &= ~(0xFF); \
  100455. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  100456. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100457. }
  100458. #define SET_GPIO_61_doen_spi0_pad_sck_out { \
  100459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100460. _ezchip_macro_read_value_ &= ~(0xFF); \
  100461. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  100462. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100463. }
  100464. #define SET_GPIO_61_doen_spi0_pad_ss_0_n { \
  100465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100466. _ezchip_macro_read_value_ &= ~(0xFF); \
  100467. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  100468. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100469. }
  100470. #define SET_GPIO_61_doen_spi0_pad_ss_1_n { \
  100471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100472. _ezchip_macro_read_value_ &= ~(0xFF); \
  100473. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  100474. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100475. }
  100476. #define SET_GPIO_61_doen_spi0_pad_txd { \
  100477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100478. _ezchip_macro_read_value_ &= ~(0xFF); \
  100479. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  100480. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100481. }
  100482. #define SET_GPIO_61_doen_spi1_pad_oe_n { \
  100483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100484. _ezchip_macro_read_value_ &= ~(0xFF); \
  100485. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  100486. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100487. }
  100488. #define SET_GPIO_61_doen_spi1_pad_sck_out { \
  100489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100490. _ezchip_macro_read_value_ &= ~(0xFF); \
  100491. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  100492. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100493. }
  100494. #define SET_GPIO_61_doen_spi1_pad_ss_0_n { \
  100495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100496. _ezchip_macro_read_value_ &= ~(0xFF); \
  100497. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  100498. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100499. }
  100500. #define SET_GPIO_61_doen_spi1_pad_ss_1_n { \
  100501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100502. _ezchip_macro_read_value_ &= ~(0xFF); \
  100503. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  100504. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100505. }
  100506. #define SET_GPIO_61_doen_spi1_pad_txd { \
  100507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100508. _ezchip_macro_read_value_ &= ~(0xFF); \
  100509. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  100510. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100511. }
  100512. #define SET_GPIO_61_doen_spi2_pad_oe_n { \
  100513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100514. _ezchip_macro_read_value_ &= ~(0xFF); \
  100515. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  100516. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100517. }
  100518. #define SET_GPIO_61_doen_spi2_pad_sck_out { \
  100519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100520. _ezchip_macro_read_value_ &= ~(0xFF); \
  100521. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  100522. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100523. }
  100524. #define SET_GPIO_61_doen_spi2_pad_ss_0_n { \
  100525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100526. _ezchip_macro_read_value_ &= ~(0xFF); \
  100527. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  100528. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100529. }
  100530. #define SET_GPIO_61_doen_spi2_pad_ss_1_n { \
  100531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100532. _ezchip_macro_read_value_ &= ~(0xFF); \
  100533. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  100534. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100535. }
  100536. #define SET_GPIO_61_doen_spi2_pad_txd { \
  100537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100538. _ezchip_macro_read_value_ &= ~(0xFF); \
  100539. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  100540. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100541. }
  100542. #define SET_GPIO_61_doen_spi2ahb_pad_oe_n_bit0 { \
  100543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100544. _ezchip_macro_read_value_ &= ~(0xFF); \
  100545. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  100546. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100547. }
  100548. #define SET_GPIO_61_doen_spi2ahb_pad_oe_n_bit1 { \
  100549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100550. _ezchip_macro_read_value_ &= ~(0xFF); \
  100551. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  100552. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100553. }
  100554. #define SET_GPIO_61_doen_spi2ahb_pad_oe_n_bit2 { \
  100555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100556. _ezchip_macro_read_value_ &= ~(0xFF); \
  100557. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  100558. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100559. }
  100560. #define SET_GPIO_61_doen_spi2ahb_pad_oe_n_bit3 { \
  100561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100562. _ezchip_macro_read_value_ &= ~(0xFF); \
  100563. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  100564. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100565. }
  100566. #define SET_GPIO_61_doen_spi2ahb_pad_txd_bit0 { \
  100567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100568. _ezchip_macro_read_value_ &= ~(0xFF); \
  100569. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  100570. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100571. }
  100572. #define SET_GPIO_61_doen_spi2ahb_pad_txd_bit1 { \
  100573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100574. _ezchip_macro_read_value_ &= ~(0xFF); \
  100575. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  100576. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100577. }
  100578. #define SET_GPIO_61_doen_spi2ahb_pad_txd_bit2 { \
  100579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100580. _ezchip_macro_read_value_ &= ~(0xFF); \
  100581. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  100582. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100583. }
  100584. #define SET_GPIO_61_doen_spi2ahb_pad_txd_bit3 { \
  100585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100586. _ezchip_macro_read_value_ &= ~(0xFF); \
  100587. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  100588. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100589. }
  100590. #define SET_GPIO_61_doen_spi3_pad_oe_n { \
  100591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100592. _ezchip_macro_read_value_ &= ~(0xFF); \
  100593. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  100594. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100595. }
  100596. #define SET_GPIO_61_doen_spi3_pad_sck_out { \
  100597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100598. _ezchip_macro_read_value_ &= ~(0xFF); \
  100599. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  100600. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100601. }
  100602. #define SET_GPIO_61_doen_spi3_pad_ss_0_n { \
  100603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100604. _ezchip_macro_read_value_ &= ~(0xFF); \
  100605. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  100606. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100607. }
  100608. #define SET_GPIO_61_doen_spi3_pad_ss_1_n { \
  100609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100610. _ezchip_macro_read_value_ &= ~(0xFF); \
  100611. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  100612. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100613. }
  100614. #define SET_GPIO_61_doen_spi3_pad_txd { \
  100615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100616. _ezchip_macro_read_value_ &= ~(0xFF); \
  100617. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  100618. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100619. }
  100620. #define SET_GPIO_61_doen_uart0_pad_dtrn { \
  100621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100622. _ezchip_macro_read_value_ &= ~(0xFF); \
  100623. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  100624. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100625. }
  100626. #define SET_GPIO_61_doen_uart0_pad_rtsn { \
  100627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100628. _ezchip_macro_read_value_ &= ~(0xFF); \
  100629. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  100630. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100631. }
  100632. #define SET_GPIO_61_doen_uart0_pad_sout { \
  100633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100634. _ezchip_macro_read_value_ &= ~(0xFF); \
  100635. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  100636. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100637. }
  100638. #define SET_GPIO_61_doen_uart1_pad_sout { \
  100639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100640. _ezchip_macro_read_value_ &= ~(0xFF); \
  100641. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  100642. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100643. }
  100644. #define SET_GPIO_61_doen_uart2_pad_dtr_n { \
  100645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100646. _ezchip_macro_read_value_ &= ~(0xFF); \
  100647. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  100648. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100649. }
  100650. #define SET_GPIO_61_doen_uart2_pad_rts_n { \
  100651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100652. _ezchip_macro_read_value_ &= ~(0xFF); \
  100653. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  100654. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100655. }
  100656. #define SET_GPIO_61_doen_uart2_pad_sout { \
  100657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100658. _ezchip_macro_read_value_ &= ~(0xFF); \
  100659. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  100660. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100661. }
  100662. #define SET_GPIO_61_doen_uart3_pad_sout { \
  100663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100664. _ezchip_macro_read_value_ &= ~(0xFF); \
  100665. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  100666. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100667. }
  100668. #define SET_GPIO_61_doen_usb_drv_bus { \
  100669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100670. _ezchip_macro_read_value_ &= ~(0xFF); \
  100671. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  100672. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100673. }
  100674. #define SET_GPIO_62_dout_reverse_(en) { \
  100675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100676. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  100677. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  100678. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100679. }
  100680. #define SET_GPIO_62_dout_LOW { \
  100681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100682. _ezchip_macro_read_value_ &= ~(0xFF); \
  100683. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  100684. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100685. }
  100686. #define SET_GPIO_62_dout_HIGH { \
  100687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100688. _ezchip_macro_read_value_ &= ~(0xFF); \
  100689. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  100690. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100691. }
  100692. #define SET_GPIO_62_dout_clk_gmac_tophyref { \
  100693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100694. _ezchip_macro_read_value_ &= ~(0xFF); \
  100695. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  100696. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100697. }
  100698. #define SET_GPIO_62_dout_cpu_jtag_tdo { \
  100699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100700. _ezchip_macro_read_value_ &= ~(0xFF); \
  100701. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  100702. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100703. }
  100704. #define SET_GPIO_62_dout_cpu_jtag_tdo_oen { \
  100705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100706. _ezchip_macro_read_value_ &= ~(0xFF); \
  100707. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  100708. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100709. }
  100710. #define SET_GPIO_62_dout_dmic_clk_out { \
  100711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100712. _ezchip_macro_read_value_ &= ~(0xFF); \
  100713. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  100714. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100715. }
  100716. #define SET_GPIO_62_dout_dsp_JTDOEn_pad { \
  100717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100718. _ezchip_macro_read_value_ &= ~(0xFF); \
  100719. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  100720. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100721. }
  100722. #define SET_GPIO_62_dout_dsp_JTDO_pad { \
  100723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100724. _ezchip_macro_read_value_ &= ~(0xFF); \
  100725. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  100726. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100727. }
  100728. #define SET_GPIO_62_dout_i2c0_pad_sck_oe { \
  100729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100730. _ezchip_macro_read_value_ &= ~(0xFF); \
  100731. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  100732. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100733. }
  100734. #define SET_GPIO_62_dout_i2c0_pad_sda_oe { \
  100735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100736. _ezchip_macro_read_value_ &= ~(0xFF); \
  100737. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  100738. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100739. }
  100740. #define SET_GPIO_62_dout_i2c1_pad_sck_oe { \
  100741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100742. _ezchip_macro_read_value_ &= ~(0xFF); \
  100743. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  100744. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100745. }
  100746. #define SET_GPIO_62_dout_i2c1_pad_sda_oe { \
  100747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100748. _ezchip_macro_read_value_ &= ~(0xFF); \
  100749. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  100750. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100751. }
  100752. #define SET_GPIO_62_dout_i2c2_pad_sck_oe { \
  100753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100754. _ezchip_macro_read_value_ &= ~(0xFF); \
  100755. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  100756. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100757. }
  100758. #define SET_GPIO_62_dout_i2c2_pad_sda_oe { \
  100759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100760. _ezchip_macro_read_value_ &= ~(0xFF); \
  100761. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  100762. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100763. }
  100764. #define SET_GPIO_62_dout_i2c3_pad_sck_oe { \
  100765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100766. _ezchip_macro_read_value_ &= ~(0xFF); \
  100767. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  100768. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100769. }
  100770. #define SET_GPIO_62_dout_i2c3_pad_sda_oe { \
  100771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100772. _ezchip_macro_read_value_ &= ~(0xFF); \
  100773. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  100774. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100775. }
  100776. #define SET_GPIO_62_dout_i2srx_bclk_out { \
  100777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100778. _ezchip_macro_read_value_ &= ~(0xFF); \
  100779. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  100780. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100781. }
  100782. #define SET_GPIO_62_dout_i2srx_bclk_out_oen { \
  100783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100784. _ezchip_macro_read_value_ &= ~(0xFF); \
  100785. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  100786. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100787. }
  100788. #define SET_GPIO_62_dout_i2srx_lrck_out { \
  100789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100790. _ezchip_macro_read_value_ &= ~(0xFF); \
  100791. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  100792. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100793. }
  100794. #define SET_GPIO_62_dout_i2srx_lrck_out_oen { \
  100795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100796. _ezchip_macro_read_value_ &= ~(0xFF); \
  100797. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  100798. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100799. }
  100800. #define SET_GPIO_62_dout_i2srx_mclk_out { \
  100801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100802. _ezchip_macro_read_value_ &= ~(0xFF); \
  100803. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  100804. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100805. }
  100806. #define SET_GPIO_62_dout_i2stx_bclk_out { \
  100807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100808. _ezchip_macro_read_value_ &= ~(0xFF); \
  100809. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  100810. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100811. }
  100812. #define SET_GPIO_62_dout_i2stx_bclk_out_oen { \
  100813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100814. _ezchip_macro_read_value_ &= ~(0xFF); \
  100815. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  100816. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100817. }
  100818. #define SET_GPIO_62_dout_i2stx_lrck_out { \
  100819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100820. _ezchip_macro_read_value_ &= ~(0xFF); \
  100821. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  100822. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100823. }
  100824. #define SET_GPIO_62_dout_i2stx_lrckout_oen { \
  100825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100826. _ezchip_macro_read_value_ &= ~(0xFF); \
  100827. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  100828. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100829. }
  100830. #define SET_GPIO_62_dout_i2stx_mclk_out { \
  100831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100832. _ezchip_macro_read_value_ &= ~(0xFF); \
  100833. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  100834. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100835. }
  100836. #define SET_GPIO_62_dout_i2stx_sdout0 { \
  100837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100838. _ezchip_macro_read_value_ &= ~(0xFF); \
  100839. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  100840. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100841. }
  100842. #define SET_GPIO_62_dout_i2stx_sdout1 { \
  100843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100844. _ezchip_macro_read_value_ &= ~(0xFF); \
  100845. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  100846. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100847. }
  100848. #define SET_GPIO_62_dout_lcd_pad_csm_n { \
  100849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100850. _ezchip_macro_read_value_ &= ~(0xFF); \
  100851. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  100852. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100853. }
  100854. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit0 { \
  100855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100856. _ezchip_macro_read_value_ &= ~(0xFF); \
  100857. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  100858. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100859. }
  100860. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit1 { \
  100861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100862. _ezchip_macro_read_value_ &= ~(0xFF); \
  100863. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  100864. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100865. }
  100866. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit2 { \
  100867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100868. _ezchip_macro_read_value_ &= ~(0xFF); \
  100869. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  100870. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100871. }
  100872. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit3 { \
  100873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100874. _ezchip_macro_read_value_ &= ~(0xFF); \
  100875. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  100876. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100877. }
  100878. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit4 { \
  100879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100880. _ezchip_macro_read_value_ &= ~(0xFF); \
  100881. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  100882. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100883. }
  100884. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit5 { \
  100885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100886. _ezchip_macro_read_value_ &= ~(0xFF); \
  100887. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  100888. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100889. }
  100890. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit6 { \
  100891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100892. _ezchip_macro_read_value_ &= ~(0xFF); \
  100893. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  100894. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100895. }
  100896. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit7 { \
  100897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100898. _ezchip_macro_read_value_ &= ~(0xFF); \
  100899. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  100900. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100901. }
  100902. #define SET_GPIO_62_dout_pwm_pad_out_bit0 { \
  100903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100904. _ezchip_macro_read_value_ &= ~(0xFF); \
  100905. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  100906. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100907. }
  100908. #define SET_GPIO_62_dout_pwm_pad_out_bit1 { \
  100909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100910. _ezchip_macro_read_value_ &= ~(0xFF); \
  100911. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  100912. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100913. }
  100914. #define SET_GPIO_62_dout_pwm_pad_out_bit2 { \
  100915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100916. _ezchip_macro_read_value_ &= ~(0xFF); \
  100917. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  100918. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100919. }
  100920. #define SET_GPIO_62_dout_pwm_pad_out_bit3 { \
  100921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100922. _ezchip_macro_read_value_ &= ~(0xFF); \
  100923. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  100924. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100925. }
  100926. #define SET_GPIO_62_dout_pwm_pad_out_bit4 { \
  100927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100928. _ezchip_macro_read_value_ &= ~(0xFF); \
  100929. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  100930. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100931. }
  100932. #define SET_GPIO_62_dout_pwm_pad_out_bit5 { \
  100933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100934. _ezchip_macro_read_value_ &= ~(0xFF); \
  100935. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  100936. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100937. }
  100938. #define SET_GPIO_62_dout_pwm_pad_out_bit6 { \
  100939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100940. _ezchip_macro_read_value_ &= ~(0xFF); \
  100941. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  100942. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100943. }
  100944. #define SET_GPIO_62_dout_pwm_pad_out_bit7 { \
  100945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100946. _ezchip_macro_read_value_ &= ~(0xFF); \
  100947. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  100948. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100949. }
  100950. #define SET_GPIO_62_dout_pwmdac_left_out { \
  100951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100952. _ezchip_macro_read_value_ &= ~(0xFF); \
  100953. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  100954. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100955. }
  100956. #define SET_GPIO_62_dout_pwmdac_right_out { \
  100957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100958. _ezchip_macro_read_value_ &= ~(0xFF); \
  100959. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  100960. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100961. }
  100962. #define SET_GPIO_62_dout_qspi_csn1_out { \
  100963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100964. _ezchip_macro_read_value_ &= ~(0xFF); \
  100965. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  100966. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100967. }
  100968. #define SET_GPIO_62_dout_qspi_csn2_out { \
  100969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100970. _ezchip_macro_read_value_ &= ~(0xFF); \
  100971. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  100972. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100973. }
  100974. #define SET_GPIO_62_dout_qspi_csn3_out { \
  100975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100976. _ezchip_macro_read_value_ &= ~(0xFF); \
  100977. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  100978. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100979. }
  100980. #define SET_GPIO_62_dout_register23_SCFG_cmsensor_rst0 { \
  100981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100982. _ezchip_macro_read_value_ &= ~(0xFF); \
  100983. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  100984. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100985. }
  100986. #define SET_GPIO_62_dout_register23_SCFG_cmsensor_rst1 { \
  100987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100988. _ezchip_macro_read_value_ &= ~(0xFF); \
  100989. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  100990. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100991. }
  100992. #define SET_GPIO_62_dout_register32_SCFG_gmac_phy_rstn { \
  100993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100994. _ezchip_macro_read_value_ &= ~(0xFF); \
  100995. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  100996. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100997. }
  100998. #define SET_GPIO_62_dout_sdio0_pad_card_power_en { \
  100999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101000. _ezchip_macro_read_value_ &= ~(0xFF); \
  101001. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  101002. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101003. }
  101004. #define SET_GPIO_62_dout_sdio0_pad_cclk_out { \
  101005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101006. _ezchip_macro_read_value_ &= ~(0xFF); \
  101007. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  101008. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101009. }
  101010. #define SET_GPIO_62_dout_sdio0_pad_ccmd_oe { \
  101011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101012. _ezchip_macro_read_value_ &= ~(0xFF); \
  101013. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  101014. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101015. }
  101016. #define SET_GPIO_62_dout_sdio0_pad_ccmd_out { \
  101017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101018. _ezchip_macro_read_value_ &= ~(0xFF); \
  101019. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  101020. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101021. }
  101022. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit0 { \
  101023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101024. _ezchip_macro_read_value_ &= ~(0xFF); \
  101025. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  101026. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101027. }
  101028. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit1 { \
  101029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101030. _ezchip_macro_read_value_ &= ~(0xFF); \
  101031. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  101032. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101033. }
  101034. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit2 { \
  101035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101036. _ezchip_macro_read_value_ &= ~(0xFF); \
  101037. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  101038. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101039. }
  101040. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit3 { \
  101041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101042. _ezchip_macro_read_value_ &= ~(0xFF); \
  101043. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  101044. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101045. }
  101046. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit4 { \
  101047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101048. _ezchip_macro_read_value_ &= ~(0xFF); \
  101049. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  101050. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101051. }
  101052. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit5 { \
  101053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101054. _ezchip_macro_read_value_ &= ~(0xFF); \
  101055. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  101056. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101057. }
  101058. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit6 { \
  101059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101060. _ezchip_macro_read_value_ &= ~(0xFF); \
  101061. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  101062. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101063. }
  101064. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit7 { \
  101065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101066. _ezchip_macro_read_value_ &= ~(0xFF); \
  101067. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  101068. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101069. }
  101070. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit0 { \
  101071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101072. _ezchip_macro_read_value_ &= ~(0xFF); \
  101073. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  101074. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101075. }
  101076. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit1 { \
  101077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101078. _ezchip_macro_read_value_ &= ~(0xFF); \
  101079. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  101080. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101081. }
  101082. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit2 { \
  101083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101084. _ezchip_macro_read_value_ &= ~(0xFF); \
  101085. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  101086. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101087. }
  101088. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit3 { \
  101089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101090. _ezchip_macro_read_value_ &= ~(0xFF); \
  101091. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  101092. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101093. }
  101094. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit4 { \
  101095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101096. _ezchip_macro_read_value_ &= ~(0xFF); \
  101097. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  101098. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101099. }
  101100. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit5 { \
  101101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101102. _ezchip_macro_read_value_ &= ~(0xFF); \
  101103. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  101104. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101105. }
  101106. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit6 { \
  101107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101108. _ezchip_macro_read_value_ &= ~(0xFF); \
  101109. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  101110. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101111. }
  101112. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit7 { \
  101113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101114. _ezchip_macro_read_value_ &= ~(0xFF); \
  101115. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  101116. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101117. }
  101118. #define SET_GPIO_62_dout_sdio0_pad_rst_n { \
  101119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101120. _ezchip_macro_read_value_ &= ~(0xFF); \
  101121. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  101122. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101123. }
  101124. #define SET_GPIO_62_dout_sdio1_pad_card_power_en { \
  101125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101126. _ezchip_macro_read_value_ &= ~(0xFF); \
  101127. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  101128. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101129. }
  101130. #define SET_GPIO_62_dout_sdio1_pad_cclk_out { \
  101131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101132. _ezchip_macro_read_value_ &= ~(0xFF); \
  101133. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  101134. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101135. }
  101136. #define SET_GPIO_62_dout_sdio1_pad_ccmd_oe { \
  101137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101138. _ezchip_macro_read_value_ &= ~(0xFF); \
  101139. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  101140. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101141. }
  101142. #define SET_GPIO_62_dout_sdio1_pad_ccmd_out { \
  101143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101144. _ezchip_macro_read_value_ &= ~(0xFF); \
  101145. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  101146. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101147. }
  101148. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit0 { \
  101149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101150. _ezchip_macro_read_value_ &= ~(0xFF); \
  101151. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  101152. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101153. }
  101154. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit1 { \
  101155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101156. _ezchip_macro_read_value_ &= ~(0xFF); \
  101157. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  101158. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101159. }
  101160. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit2 { \
  101161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101162. _ezchip_macro_read_value_ &= ~(0xFF); \
  101163. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  101164. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101165. }
  101166. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit3 { \
  101167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101168. _ezchip_macro_read_value_ &= ~(0xFF); \
  101169. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  101170. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101171. }
  101172. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit4 { \
  101173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101174. _ezchip_macro_read_value_ &= ~(0xFF); \
  101175. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  101176. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101177. }
  101178. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit5 { \
  101179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101180. _ezchip_macro_read_value_ &= ~(0xFF); \
  101181. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  101182. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101183. }
  101184. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit6 { \
  101185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101186. _ezchip_macro_read_value_ &= ~(0xFF); \
  101187. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  101188. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101189. }
  101190. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit7 { \
  101191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101192. _ezchip_macro_read_value_ &= ~(0xFF); \
  101193. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  101194. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101195. }
  101196. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit0 { \
  101197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101198. _ezchip_macro_read_value_ &= ~(0xFF); \
  101199. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  101200. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101201. }
  101202. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit1 { \
  101203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101204. _ezchip_macro_read_value_ &= ~(0xFF); \
  101205. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  101206. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101207. }
  101208. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit2 { \
  101209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101210. _ezchip_macro_read_value_ &= ~(0xFF); \
  101211. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  101212. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101213. }
  101214. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit3 { \
  101215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101216. _ezchip_macro_read_value_ &= ~(0xFF); \
  101217. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  101218. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101219. }
  101220. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit4 { \
  101221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101222. _ezchip_macro_read_value_ &= ~(0xFF); \
  101223. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  101224. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101225. }
  101226. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit5 { \
  101227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101228. _ezchip_macro_read_value_ &= ~(0xFF); \
  101229. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  101230. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101231. }
  101232. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit6 { \
  101233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101234. _ezchip_macro_read_value_ &= ~(0xFF); \
  101235. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  101236. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101237. }
  101238. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit7 { \
  101239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101240. _ezchip_macro_read_value_ &= ~(0xFF); \
  101241. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  101242. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101243. }
  101244. #define SET_GPIO_62_dout_sdio1_pad_rst_n { \
  101245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101246. _ezchip_macro_read_value_ &= ~(0xFF); \
  101247. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  101248. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101249. }
  101250. #define SET_GPIO_62_dout_spdif_tx_sdout { \
  101251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101252. _ezchip_macro_read_value_ &= ~(0xFF); \
  101253. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  101254. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101255. }
  101256. #define SET_GPIO_62_dout_spdif_tx_sdout_oen { \
  101257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101258. _ezchip_macro_read_value_ &= ~(0xFF); \
  101259. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  101260. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101261. }
  101262. #define SET_GPIO_62_dout_spi0_pad_oe_n { \
  101263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101264. _ezchip_macro_read_value_ &= ~(0xFF); \
  101265. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  101266. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101267. }
  101268. #define SET_GPIO_62_dout_spi0_pad_sck_out { \
  101269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101270. _ezchip_macro_read_value_ &= ~(0xFF); \
  101271. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  101272. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101273. }
  101274. #define SET_GPIO_62_dout_spi0_pad_ss_0_n { \
  101275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101276. _ezchip_macro_read_value_ &= ~(0xFF); \
  101277. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  101278. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101279. }
  101280. #define SET_GPIO_62_dout_spi0_pad_ss_1_n { \
  101281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101282. _ezchip_macro_read_value_ &= ~(0xFF); \
  101283. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  101284. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101285. }
  101286. #define SET_GPIO_62_dout_spi0_pad_txd { \
  101287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101288. _ezchip_macro_read_value_ &= ~(0xFF); \
  101289. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  101290. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101291. }
  101292. #define SET_GPIO_62_dout_spi1_pad_oe_n { \
  101293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101294. _ezchip_macro_read_value_ &= ~(0xFF); \
  101295. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  101296. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101297. }
  101298. #define SET_GPIO_62_dout_spi1_pad_sck_out { \
  101299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101300. _ezchip_macro_read_value_ &= ~(0xFF); \
  101301. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  101302. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101303. }
  101304. #define SET_GPIO_62_dout_spi1_pad_ss_0_n { \
  101305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101306. _ezchip_macro_read_value_ &= ~(0xFF); \
  101307. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  101308. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101309. }
  101310. #define SET_GPIO_62_dout_spi1_pad_ss_1_n { \
  101311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101312. _ezchip_macro_read_value_ &= ~(0xFF); \
  101313. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  101314. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101315. }
  101316. #define SET_GPIO_62_dout_spi1_pad_txd { \
  101317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101318. _ezchip_macro_read_value_ &= ~(0xFF); \
  101319. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  101320. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101321. }
  101322. #define SET_GPIO_62_dout_spi2_pad_oe_n { \
  101323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101324. _ezchip_macro_read_value_ &= ~(0xFF); \
  101325. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  101326. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101327. }
  101328. #define SET_GPIO_62_dout_spi2_pad_sck_out { \
  101329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101330. _ezchip_macro_read_value_ &= ~(0xFF); \
  101331. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  101332. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101333. }
  101334. #define SET_GPIO_62_dout_spi2_pad_ss_0_n { \
  101335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101336. _ezchip_macro_read_value_ &= ~(0xFF); \
  101337. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  101338. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101339. }
  101340. #define SET_GPIO_62_dout_spi2_pad_ss_1_n { \
  101341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101342. _ezchip_macro_read_value_ &= ~(0xFF); \
  101343. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  101344. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101345. }
  101346. #define SET_GPIO_62_dout_spi2_pad_txd { \
  101347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101348. _ezchip_macro_read_value_ &= ~(0xFF); \
  101349. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  101350. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101351. }
  101352. #define SET_GPIO_62_dout_spi2ahb_pad_oe_n_bit0 { \
  101353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101354. _ezchip_macro_read_value_ &= ~(0xFF); \
  101355. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  101356. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101357. }
  101358. #define SET_GPIO_62_dout_spi2ahb_pad_oe_n_bit1 { \
  101359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101360. _ezchip_macro_read_value_ &= ~(0xFF); \
  101361. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  101362. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101363. }
  101364. #define SET_GPIO_62_dout_spi2ahb_pad_oe_n_bit2 { \
  101365. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101366. _ezchip_macro_read_value_ &= ~(0xFF); \
  101367. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  101368. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101369. }
  101370. #define SET_GPIO_62_dout_spi2ahb_pad_oe_n_bit3 { \
  101371. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101372. _ezchip_macro_read_value_ &= ~(0xFF); \
  101373. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  101374. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101375. }
  101376. #define SET_GPIO_62_dout_spi2ahb_pad_txd_bit0 { \
  101377. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101378. _ezchip_macro_read_value_ &= ~(0xFF); \
  101379. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  101380. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101381. }
  101382. #define SET_GPIO_62_dout_spi2ahb_pad_txd_bit1 { \
  101383. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101384. _ezchip_macro_read_value_ &= ~(0xFF); \
  101385. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  101386. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101387. }
  101388. #define SET_GPIO_62_dout_spi2ahb_pad_txd_bit2 { \
  101389. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101390. _ezchip_macro_read_value_ &= ~(0xFF); \
  101391. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  101392. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101393. }
  101394. #define SET_GPIO_62_dout_spi2ahb_pad_txd_bit3 { \
  101395. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101396. _ezchip_macro_read_value_ &= ~(0xFF); \
  101397. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  101398. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101399. }
  101400. #define SET_GPIO_62_dout_spi3_pad_oe_n { \
  101401. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101402. _ezchip_macro_read_value_ &= ~(0xFF); \
  101403. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  101404. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101405. }
  101406. #define SET_GPIO_62_dout_spi3_pad_sck_out { \
  101407. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101408. _ezchip_macro_read_value_ &= ~(0xFF); \
  101409. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  101410. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101411. }
  101412. #define SET_GPIO_62_dout_spi3_pad_ss_0_n { \
  101413. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101414. _ezchip_macro_read_value_ &= ~(0xFF); \
  101415. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  101416. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101417. }
  101418. #define SET_GPIO_62_dout_spi3_pad_ss_1_n { \
  101419. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101420. _ezchip_macro_read_value_ &= ~(0xFF); \
  101421. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  101422. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101423. }
  101424. #define SET_GPIO_62_dout_spi3_pad_txd { \
  101425. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101426. _ezchip_macro_read_value_ &= ~(0xFF); \
  101427. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  101428. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101429. }
  101430. #define SET_GPIO_62_dout_uart0_pad_dtrn { \
  101431. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101432. _ezchip_macro_read_value_ &= ~(0xFF); \
  101433. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  101434. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101435. }
  101436. #define SET_GPIO_62_dout_uart0_pad_rtsn { \
  101437. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101438. _ezchip_macro_read_value_ &= ~(0xFF); \
  101439. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  101440. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101441. }
  101442. #define SET_GPIO_62_dout_uart0_pad_sout { \
  101443. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101444. _ezchip_macro_read_value_ &= ~(0xFF); \
  101445. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  101446. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101447. }
  101448. #define SET_GPIO_62_dout_uart1_pad_sout { \
  101449. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101450. _ezchip_macro_read_value_ &= ~(0xFF); \
  101451. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  101452. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101453. }
  101454. #define SET_GPIO_62_dout_uart2_pad_dtr_n { \
  101455. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101456. _ezchip_macro_read_value_ &= ~(0xFF); \
  101457. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  101458. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101459. }
  101460. #define SET_GPIO_62_dout_uart2_pad_rts_n { \
  101461. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101462. _ezchip_macro_read_value_ &= ~(0xFF); \
  101463. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  101464. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101465. }
  101466. #define SET_GPIO_62_dout_uart2_pad_sout { \
  101467. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101468. _ezchip_macro_read_value_ &= ~(0xFF); \
  101469. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  101470. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101471. }
  101472. #define SET_GPIO_62_dout_uart3_pad_sout { \
  101473. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101474. _ezchip_macro_read_value_ &= ~(0xFF); \
  101475. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  101476. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101477. }
  101478. #define SET_GPIO_62_dout_usb_drv_bus { \
  101479. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101480. _ezchip_macro_read_value_ &= ~(0xFF); \
  101481. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  101482. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101483. }
  101484. #define SET_GPIO_62_doen_reverse_(en) { \
  101485. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101486. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  101487. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  101488. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101489. }
  101490. #define SET_GPIO_62_doen_LOW { \
  101491. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101492. _ezchip_macro_read_value_ &= ~(0xFF); \
  101493. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  101494. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101495. }
  101496. #define SET_GPIO_62_doen_HIGH { \
  101497. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101498. _ezchip_macro_read_value_ &= ~(0xFF); \
  101499. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  101500. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101501. }
  101502. #define SET_GPIO_62_doen_clk_gmac_tophyref { \
  101503. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101504. _ezchip_macro_read_value_ &= ~(0xFF); \
  101505. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  101506. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101507. }
  101508. #define SET_GPIO_62_doen_cpu_jtag_tdo { \
  101509. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101510. _ezchip_macro_read_value_ &= ~(0xFF); \
  101511. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  101512. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101513. }
  101514. #define SET_GPIO_62_doen_cpu_jtag_tdo_oen { \
  101515. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101516. _ezchip_macro_read_value_ &= ~(0xFF); \
  101517. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  101518. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101519. }
  101520. #define SET_GPIO_62_doen_dmic_clk_out { \
  101521. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101522. _ezchip_macro_read_value_ &= ~(0xFF); \
  101523. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  101524. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101525. }
  101526. #define SET_GPIO_62_doen_dsp_JTDOEn_pad { \
  101527. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101528. _ezchip_macro_read_value_ &= ~(0xFF); \
  101529. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  101530. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101531. }
  101532. #define SET_GPIO_62_doen_dsp_JTDO_pad { \
  101533. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101534. _ezchip_macro_read_value_ &= ~(0xFF); \
  101535. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  101536. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101537. }
  101538. #define SET_GPIO_62_doen_i2c0_pad_sck_oe { \
  101539. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101540. _ezchip_macro_read_value_ &= ~(0xFF); \
  101541. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  101542. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101543. }
  101544. #define SET_GPIO_62_doen_i2c0_pad_sda_oe { \
  101545. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101546. _ezchip_macro_read_value_ &= ~(0xFF); \
  101547. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  101548. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101549. }
  101550. #define SET_GPIO_62_doen_i2c1_pad_sck_oe { \
  101551. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101552. _ezchip_macro_read_value_ &= ~(0xFF); \
  101553. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  101554. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101555. }
  101556. #define SET_GPIO_62_doen_i2c1_pad_sda_oe { \
  101557. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101558. _ezchip_macro_read_value_ &= ~(0xFF); \
  101559. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  101560. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101561. }
  101562. #define SET_GPIO_62_doen_i2c2_pad_sck_oe { \
  101563. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101564. _ezchip_macro_read_value_ &= ~(0xFF); \
  101565. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  101566. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101567. }
  101568. #define SET_GPIO_62_doen_i2c2_pad_sda_oe { \
  101569. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101570. _ezchip_macro_read_value_ &= ~(0xFF); \
  101571. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  101572. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101573. }
  101574. #define SET_GPIO_62_doen_i2c3_pad_sck_oe { \
  101575. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101576. _ezchip_macro_read_value_ &= ~(0xFF); \
  101577. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  101578. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101579. }
  101580. #define SET_GPIO_62_doen_i2c3_pad_sda_oe { \
  101581. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101582. _ezchip_macro_read_value_ &= ~(0xFF); \
  101583. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  101584. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101585. }
  101586. #define SET_GPIO_62_doen_i2srx_bclk_out { \
  101587. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101588. _ezchip_macro_read_value_ &= ~(0xFF); \
  101589. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  101590. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101591. }
  101592. #define SET_GPIO_62_doen_i2srx_bclk_out_oen { \
  101593. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101594. _ezchip_macro_read_value_ &= ~(0xFF); \
  101595. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  101596. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101597. }
  101598. #define SET_GPIO_62_doen_i2srx_lrck_out { \
  101599. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101600. _ezchip_macro_read_value_ &= ~(0xFF); \
  101601. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  101602. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101603. }
  101604. #define SET_GPIO_62_doen_i2srx_lrck_out_oen { \
  101605. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101606. _ezchip_macro_read_value_ &= ~(0xFF); \
  101607. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  101608. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101609. }
  101610. #define SET_GPIO_62_doen_i2srx_mclk_out { \
  101611. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101612. _ezchip_macro_read_value_ &= ~(0xFF); \
  101613. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  101614. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101615. }
  101616. #define SET_GPIO_62_doen_i2stx_bclk_out { \
  101617. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101618. _ezchip_macro_read_value_ &= ~(0xFF); \
  101619. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  101620. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101621. }
  101622. #define SET_GPIO_62_doen_i2stx_bclk_out_oen { \
  101623. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101624. _ezchip_macro_read_value_ &= ~(0xFF); \
  101625. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  101626. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101627. }
  101628. #define SET_GPIO_62_doen_i2stx_lrck_out { \
  101629. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101630. _ezchip_macro_read_value_ &= ~(0xFF); \
  101631. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  101632. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101633. }
  101634. #define SET_GPIO_62_doen_i2stx_lrckout_oen { \
  101635. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101636. _ezchip_macro_read_value_ &= ~(0xFF); \
  101637. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  101638. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101639. }
  101640. #define SET_GPIO_62_doen_i2stx_mclk_out { \
  101641. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101642. _ezchip_macro_read_value_ &= ~(0xFF); \
  101643. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  101644. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101645. }
  101646. #define SET_GPIO_62_doen_i2stx_sdout0 { \
  101647. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101648. _ezchip_macro_read_value_ &= ~(0xFF); \
  101649. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  101650. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101651. }
  101652. #define SET_GPIO_62_doen_i2stx_sdout1 { \
  101653. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101654. _ezchip_macro_read_value_ &= ~(0xFF); \
  101655. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  101656. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101657. }
  101658. #define SET_GPIO_62_doen_lcd_pad_csm_n { \
  101659. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101660. _ezchip_macro_read_value_ &= ~(0xFF); \
  101661. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  101662. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101663. }
  101664. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit0 { \
  101665. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101666. _ezchip_macro_read_value_ &= ~(0xFF); \
  101667. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  101668. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101669. }
  101670. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit1 { \
  101671. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101672. _ezchip_macro_read_value_ &= ~(0xFF); \
  101673. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  101674. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101675. }
  101676. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit2 { \
  101677. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101678. _ezchip_macro_read_value_ &= ~(0xFF); \
  101679. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  101680. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101681. }
  101682. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit3 { \
  101683. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101684. _ezchip_macro_read_value_ &= ~(0xFF); \
  101685. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  101686. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101687. }
  101688. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit4 { \
  101689. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101690. _ezchip_macro_read_value_ &= ~(0xFF); \
  101691. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  101692. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101693. }
  101694. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit5 { \
  101695. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101696. _ezchip_macro_read_value_ &= ~(0xFF); \
  101697. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  101698. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101699. }
  101700. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit6 { \
  101701. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101702. _ezchip_macro_read_value_ &= ~(0xFF); \
  101703. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  101704. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101705. }
  101706. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit7 { \
  101707. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101708. _ezchip_macro_read_value_ &= ~(0xFF); \
  101709. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  101710. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101711. }
  101712. #define SET_GPIO_62_doen_pwm_pad_out_bit0 { \
  101713. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101714. _ezchip_macro_read_value_ &= ~(0xFF); \
  101715. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  101716. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101717. }
  101718. #define SET_GPIO_62_doen_pwm_pad_out_bit1 { \
  101719. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101720. _ezchip_macro_read_value_ &= ~(0xFF); \
  101721. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  101722. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101723. }
  101724. #define SET_GPIO_62_doen_pwm_pad_out_bit2 { \
  101725. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101726. _ezchip_macro_read_value_ &= ~(0xFF); \
  101727. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  101728. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101729. }
  101730. #define SET_GPIO_62_doen_pwm_pad_out_bit3 { \
  101731. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101732. _ezchip_macro_read_value_ &= ~(0xFF); \
  101733. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  101734. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101735. }
  101736. #define SET_GPIO_62_doen_pwm_pad_out_bit4 { \
  101737. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101738. _ezchip_macro_read_value_ &= ~(0xFF); \
  101739. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  101740. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101741. }
  101742. #define SET_GPIO_62_doen_pwm_pad_out_bit5 { \
  101743. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101744. _ezchip_macro_read_value_ &= ~(0xFF); \
  101745. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  101746. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101747. }
  101748. #define SET_GPIO_62_doen_pwm_pad_out_bit6 { \
  101749. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101750. _ezchip_macro_read_value_ &= ~(0xFF); \
  101751. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  101752. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101753. }
  101754. #define SET_GPIO_62_doen_pwm_pad_out_bit7 { \
  101755. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101756. _ezchip_macro_read_value_ &= ~(0xFF); \
  101757. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  101758. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101759. }
  101760. #define SET_GPIO_62_doen_pwmdac_left_out { \
  101761. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101762. _ezchip_macro_read_value_ &= ~(0xFF); \
  101763. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  101764. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101765. }
  101766. #define SET_GPIO_62_doen_pwmdac_right_out { \
  101767. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101768. _ezchip_macro_read_value_ &= ~(0xFF); \
  101769. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  101770. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101771. }
  101772. #define SET_GPIO_62_doen_qspi_csn1_out { \
  101773. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101774. _ezchip_macro_read_value_ &= ~(0xFF); \
  101775. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  101776. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101777. }
  101778. #define SET_GPIO_62_doen_qspi_csn2_out { \
  101779. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101780. _ezchip_macro_read_value_ &= ~(0xFF); \
  101781. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  101782. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101783. }
  101784. #define SET_GPIO_62_doen_qspi_csn3_out { \
  101785. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101786. _ezchip_macro_read_value_ &= ~(0xFF); \
  101787. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  101788. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101789. }
  101790. #define SET_GPIO_62_doen_register23_SCFG_cmsensor_rst0 { \
  101791. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101792. _ezchip_macro_read_value_ &= ~(0xFF); \
  101793. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  101794. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101795. }
  101796. #define SET_GPIO_62_doen_register23_SCFG_cmsensor_rst1 { \
  101797. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101798. _ezchip_macro_read_value_ &= ~(0xFF); \
  101799. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  101800. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101801. }
  101802. #define SET_GPIO_62_doen_register32_SCFG_gmac_phy_rstn { \
  101803. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101804. _ezchip_macro_read_value_ &= ~(0xFF); \
  101805. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  101806. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101807. }
  101808. #define SET_GPIO_62_doen_sdio0_pad_card_power_en { \
  101809. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101810. _ezchip_macro_read_value_ &= ~(0xFF); \
  101811. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  101812. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101813. }
  101814. #define SET_GPIO_62_doen_sdio0_pad_cclk_out { \
  101815. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101816. _ezchip_macro_read_value_ &= ~(0xFF); \
  101817. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  101818. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101819. }
  101820. #define SET_GPIO_62_doen_sdio0_pad_ccmd_oe { \
  101821. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101822. _ezchip_macro_read_value_ &= ~(0xFF); \
  101823. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  101824. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101825. }
  101826. #define SET_GPIO_62_doen_sdio0_pad_ccmd_out { \
  101827. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101828. _ezchip_macro_read_value_ &= ~(0xFF); \
  101829. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  101830. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101831. }
  101832. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit0 { \
  101833. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101834. _ezchip_macro_read_value_ &= ~(0xFF); \
  101835. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  101836. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101837. }
  101838. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit1 { \
  101839. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101840. _ezchip_macro_read_value_ &= ~(0xFF); \
  101841. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  101842. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101843. }
  101844. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit2 { \
  101845. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101846. _ezchip_macro_read_value_ &= ~(0xFF); \
  101847. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  101848. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101849. }
  101850. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit3 { \
  101851. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101852. _ezchip_macro_read_value_ &= ~(0xFF); \
  101853. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  101854. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101855. }
  101856. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit4 { \
  101857. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101858. _ezchip_macro_read_value_ &= ~(0xFF); \
  101859. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  101860. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101861. }
  101862. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit5 { \
  101863. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101864. _ezchip_macro_read_value_ &= ~(0xFF); \
  101865. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  101866. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101867. }
  101868. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit6 { \
  101869. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101870. _ezchip_macro_read_value_ &= ~(0xFF); \
  101871. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  101872. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101873. }
  101874. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit7 { \
  101875. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101876. _ezchip_macro_read_value_ &= ~(0xFF); \
  101877. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  101878. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101879. }
  101880. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit0 { \
  101881. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101882. _ezchip_macro_read_value_ &= ~(0xFF); \
  101883. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  101884. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101885. }
  101886. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit1 { \
  101887. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101888. _ezchip_macro_read_value_ &= ~(0xFF); \
  101889. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  101890. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101891. }
  101892. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit2 { \
  101893. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101894. _ezchip_macro_read_value_ &= ~(0xFF); \
  101895. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  101896. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101897. }
  101898. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit3 { \
  101899. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101900. _ezchip_macro_read_value_ &= ~(0xFF); \
  101901. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  101902. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101903. }
  101904. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit4 { \
  101905. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101906. _ezchip_macro_read_value_ &= ~(0xFF); \
  101907. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  101908. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101909. }
  101910. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit5 { \
  101911. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101912. _ezchip_macro_read_value_ &= ~(0xFF); \
  101913. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  101914. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101915. }
  101916. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit6 { \
  101917. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101918. _ezchip_macro_read_value_ &= ~(0xFF); \
  101919. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  101920. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101921. }
  101922. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit7 { \
  101923. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101924. _ezchip_macro_read_value_ &= ~(0xFF); \
  101925. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  101926. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101927. }
  101928. #define SET_GPIO_62_doen_sdio0_pad_rst_n { \
  101929. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101930. _ezchip_macro_read_value_ &= ~(0xFF); \
  101931. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  101932. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101933. }
  101934. #define SET_GPIO_62_doen_sdio1_pad_card_power_en { \
  101935. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101936. _ezchip_macro_read_value_ &= ~(0xFF); \
  101937. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  101938. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101939. }
  101940. #define SET_GPIO_62_doen_sdio1_pad_cclk_out { \
  101941. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101942. _ezchip_macro_read_value_ &= ~(0xFF); \
  101943. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  101944. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101945. }
  101946. #define SET_GPIO_62_doen_sdio1_pad_ccmd_oe { \
  101947. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101948. _ezchip_macro_read_value_ &= ~(0xFF); \
  101949. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  101950. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101951. }
  101952. #define SET_GPIO_62_doen_sdio1_pad_ccmd_out { \
  101953. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101954. _ezchip_macro_read_value_ &= ~(0xFF); \
  101955. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  101956. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101957. }
  101958. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit0 { \
  101959. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101960. _ezchip_macro_read_value_ &= ~(0xFF); \
  101961. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  101962. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101963. }
  101964. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit1 { \
  101965. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101966. _ezchip_macro_read_value_ &= ~(0xFF); \
  101967. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  101968. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101969. }
  101970. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit2 { \
  101971. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101972. _ezchip_macro_read_value_ &= ~(0xFF); \
  101973. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  101974. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101975. }
  101976. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit3 { \
  101977. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101978. _ezchip_macro_read_value_ &= ~(0xFF); \
  101979. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  101980. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101981. }
  101982. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit4 { \
  101983. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101984. _ezchip_macro_read_value_ &= ~(0xFF); \
  101985. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  101986. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101987. }
  101988. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit5 { \
  101989. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101990. _ezchip_macro_read_value_ &= ~(0xFF); \
  101991. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  101992. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101993. }
  101994. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit6 { \
  101995. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101996. _ezchip_macro_read_value_ &= ~(0xFF); \
  101997. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  101998. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101999. }
  102000. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit7 { \
  102001. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102002. _ezchip_macro_read_value_ &= ~(0xFF); \
  102003. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  102004. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102005. }
  102006. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit0 { \
  102007. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102008. _ezchip_macro_read_value_ &= ~(0xFF); \
  102009. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  102010. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102011. }
  102012. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit1 { \
  102013. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102014. _ezchip_macro_read_value_ &= ~(0xFF); \
  102015. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  102016. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102017. }
  102018. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit2 { \
  102019. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102020. _ezchip_macro_read_value_ &= ~(0xFF); \
  102021. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  102022. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102023. }
  102024. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit3 { \
  102025. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102026. _ezchip_macro_read_value_ &= ~(0xFF); \
  102027. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  102028. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102029. }
  102030. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit4 { \
  102031. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102032. _ezchip_macro_read_value_ &= ~(0xFF); \
  102033. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  102034. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102035. }
  102036. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit5 { \
  102037. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102038. _ezchip_macro_read_value_ &= ~(0xFF); \
  102039. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  102040. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102041. }
  102042. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit6 { \
  102043. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102044. _ezchip_macro_read_value_ &= ~(0xFF); \
  102045. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  102046. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102047. }
  102048. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit7 { \
  102049. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102050. _ezchip_macro_read_value_ &= ~(0xFF); \
  102051. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  102052. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102053. }
  102054. #define SET_GPIO_62_doen_sdio1_pad_rst_n { \
  102055. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102056. _ezchip_macro_read_value_ &= ~(0xFF); \
  102057. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  102058. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102059. }
  102060. #define SET_GPIO_62_doen_spdif_tx_sdout { \
  102061. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102062. _ezchip_macro_read_value_ &= ~(0xFF); \
  102063. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  102064. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102065. }
  102066. #define SET_GPIO_62_doen_spdif_tx_sdout_oen { \
  102067. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102068. _ezchip_macro_read_value_ &= ~(0xFF); \
  102069. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  102070. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102071. }
  102072. #define SET_GPIO_62_doen_spi0_pad_oe_n { \
  102073. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102074. _ezchip_macro_read_value_ &= ~(0xFF); \
  102075. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  102076. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102077. }
  102078. #define SET_GPIO_62_doen_spi0_pad_sck_out { \
  102079. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102080. _ezchip_macro_read_value_ &= ~(0xFF); \
  102081. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  102082. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102083. }
  102084. #define SET_GPIO_62_doen_spi0_pad_ss_0_n { \
  102085. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102086. _ezchip_macro_read_value_ &= ~(0xFF); \
  102087. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  102088. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102089. }
  102090. #define SET_GPIO_62_doen_spi0_pad_ss_1_n { \
  102091. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102092. _ezchip_macro_read_value_ &= ~(0xFF); \
  102093. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  102094. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102095. }
  102096. #define SET_GPIO_62_doen_spi0_pad_txd { \
  102097. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102098. _ezchip_macro_read_value_ &= ~(0xFF); \
  102099. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  102100. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102101. }
  102102. #define SET_GPIO_62_doen_spi1_pad_oe_n { \
  102103. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102104. _ezchip_macro_read_value_ &= ~(0xFF); \
  102105. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  102106. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102107. }
  102108. #define SET_GPIO_62_doen_spi1_pad_sck_out { \
  102109. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102110. _ezchip_macro_read_value_ &= ~(0xFF); \
  102111. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  102112. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102113. }
  102114. #define SET_GPIO_62_doen_spi1_pad_ss_0_n { \
  102115. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102116. _ezchip_macro_read_value_ &= ~(0xFF); \
  102117. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  102118. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102119. }
  102120. #define SET_GPIO_62_doen_spi1_pad_ss_1_n { \
  102121. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102122. _ezchip_macro_read_value_ &= ~(0xFF); \
  102123. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  102124. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102125. }
  102126. #define SET_GPIO_62_doen_spi1_pad_txd { \
  102127. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102128. _ezchip_macro_read_value_ &= ~(0xFF); \
  102129. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  102130. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102131. }
  102132. #define SET_GPIO_62_doen_spi2_pad_oe_n { \
  102133. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102134. _ezchip_macro_read_value_ &= ~(0xFF); \
  102135. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  102136. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102137. }
  102138. #define SET_GPIO_62_doen_spi2_pad_sck_out { \
  102139. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102140. _ezchip_macro_read_value_ &= ~(0xFF); \
  102141. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  102142. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102143. }
  102144. #define SET_GPIO_62_doen_spi2_pad_ss_0_n { \
  102145. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102146. _ezchip_macro_read_value_ &= ~(0xFF); \
  102147. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  102148. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102149. }
  102150. #define SET_GPIO_62_doen_spi2_pad_ss_1_n { \
  102151. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102152. _ezchip_macro_read_value_ &= ~(0xFF); \
  102153. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  102154. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102155. }
  102156. #define SET_GPIO_62_doen_spi2_pad_txd { \
  102157. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102158. _ezchip_macro_read_value_ &= ~(0xFF); \
  102159. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  102160. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102161. }
  102162. #define SET_GPIO_62_doen_spi2ahb_pad_oe_n_bit0 { \
  102163. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102164. _ezchip_macro_read_value_ &= ~(0xFF); \
  102165. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  102166. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102167. }
  102168. #define SET_GPIO_62_doen_spi2ahb_pad_oe_n_bit1 { \
  102169. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102170. _ezchip_macro_read_value_ &= ~(0xFF); \
  102171. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  102172. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102173. }
  102174. #define SET_GPIO_62_doen_spi2ahb_pad_oe_n_bit2 { \
  102175. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102176. _ezchip_macro_read_value_ &= ~(0xFF); \
  102177. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  102178. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102179. }
  102180. #define SET_GPIO_62_doen_spi2ahb_pad_oe_n_bit3 { \
  102181. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102182. _ezchip_macro_read_value_ &= ~(0xFF); \
  102183. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  102184. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102185. }
  102186. #define SET_GPIO_62_doen_spi2ahb_pad_txd_bit0 { \
  102187. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102188. _ezchip_macro_read_value_ &= ~(0xFF); \
  102189. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  102190. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102191. }
  102192. #define SET_GPIO_62_doen_spi2ahb_pad_txd_bit1 { \
  102193. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102194. _ezchip_macro_read_value_ &= ~(0xFF); \
  102195. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  102196. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102197. }
  102198. #define SET_GPIO_62_doen_spi2ahb_pad_txd_bit2 { \
  102199. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102200. _ezchip_macro_read_value_ &= ~(0xFF); \
  102201. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  102202. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102203. }
  102204. #define SET_GPIO_62_doen_spi2ahb_pad_txd_bit3 { \
  102205. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102206. _ezchip_macro_read_value_ &= ~(0xFF); \
  102207. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  102208. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102209. }
  102210. #define SET_GPIO_62_doen_spi3_pad_oe_n { \
  102211. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102212. _ezchip_macro_read_value_ &= ~(0xFF); \
  102213. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  102214. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102215. }
  102216. #define SET_GPIO_62_doen_spi3_pad_sck_out { \
  102217. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102218. _ezchip_macro_read_value_ &= ~(0xFF); \
  102219. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  102220. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102221. }
  102222. #define SET_GPIO_62_doen_spi3_pad_ss_0_n { \
  102223. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102224. _ezchip_macro_read_value_ &= ~(0xFF); \
  102225. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  102226. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102227. }
  102228. #define SET_GPIO_62_doen_spi3_pad_ss_1_n { \
  102229. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102230. _ezchip_macro_read_value_ &= ~(0xFF); \
  102231. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  102232. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102233. }
  102234. #define SET_GPIO_62_doen_spi3_pad_txd { \
  102235. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102236. _ezchip_macro_read_value_ &= ~(0xFF); \
  102237. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  102238. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102239. }
  102240. #define SET_GPIO_62_doen_uart0_pad_dtrn { \
  102241. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102242. _ezchip_macro_read_value_ &= ~(0xFF); \
  102243. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  102244. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102245. }
  102246. #define SET_GPIO_62_doen_uart0_pad_rtsn { \
  102247. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102248. _ezchip_macro_read_value_ &= ~(0xFF); \
  102249. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  102250. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102251. }
  102252. #define SET_GPIO_62_doen_uart0_pad_sout { \
  102253. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102254. _ezchip_macro_read_value_ &= ~(0xFF); \
  102255. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  102256. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102257. }
  102258. #define SET_GPIO_62_doen_uart1_pad_sout { \
  102259. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102260. _ezchip_macro_read_value_ &= ~(0xFF); \
  102261. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  102262. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102263. }
  102264. #define SET_GPIO_62_doen_uart2_pad_dtr_n { \
  102265. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102266. _ezchip_macro_read_value_ &= ~(0xFF); \
  102267. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  102268. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102269. }
  102270. #define SET_GPIO_62_doen_uart2_pad_rts_n { \
  102271. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102272. _ezchip_macro_read_value_ &= ~(0xFF); \
  102273. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  102274. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102275. }
  102276. #define SET_GPIO_62_doen_uart2_pad_sout { \
  102277. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102278. _ezchip_macro_read_value_ &= ~(0xFF); \
  102279. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  102280. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102281. }
  102282. #define SET_GPIO_62_doen_uart3_pad_sout { \
  102283. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102284. _ezchip_macro_read_value_ &= ~(0xFF); \
  102285. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  102286. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102287. }
  102288. #define SET_GPIO_62_doen_usb_drv_bus { \
  102289. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102290. _ezchip_macro_read_value_ &= ~(0xFF); \
  102291. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  102292. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102293. }
  102294. #define SET_GPIO_63_dout_reverse_(en) { \
  102295. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102296. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  102297. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  102298. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102299. }
  102300. #define SET_GPIO_63_dout_LOW { \
  102301. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102302. _ezchip_macro_read_value_ &= ~(0xFF); \
  102303. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  102304. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102305. }
  102306. #define SET_GPIO_63_dout_HIGH { \
  102307. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102308. _ezchip_macro_read_value_ &= ~(0xFF); \
  102309. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  102310. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102311. }
  102312. #define SET_GPIO_63_dout_clk_gmac_tophyref { \
  102313. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102314. _ezchip_macro_read_value_ &= ~(0xFF); \
  102315. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  102316. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102317. }
  102318. #define SET_GPIO_63_dout_cpu_jtag_tdo { \
  102319. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102320. _ezchip_macro_read_value_ &= ~(0xFF); \
  102321. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  102322. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102323. }
  102324. #define SET_GPIO_63_dout_cpu_jtag_tdo_oen { \
  102325. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102326. _ezchip_macro_read_value_ &= ~(0xFF); \
  102327. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  102328. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102329. }
  102330. #define SET_GPIO_63_dout_dmic_clk_out { \
  102331. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102332. _ezchip_macro_read_value_ &= ~(0xFF); \
  102333. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  102334. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102335. }
  102336. #define SET_GPIO_63_dout_dsp_JTDOEn_pad { \
  102337. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102338. _ezchip_macro_read_value_ &= ~(0xFF); \
  102339. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  102340. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102341. }
  102342. #define SET_GPIO_63_dout_dsp_JTDO_pad { \
  102343. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102344. _ezchip_macro_read_value_ &= ~(0xFF); \
  102345. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  102346. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102347. }
  102348. #define SET_GPIO_63_dout_i2c0_pad_sck_oe { \
  102349. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102350. _ezchip_macro_read_value_ &= ~(0xFF); \
  102351. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  102352. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102353. }
  102354. #define SET_GPIO_63_dout_i2c0_pad_sda_oe { \
  102355. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102356. _ezchip_macro_read_value_ &= ~(0xFF); \
  102357. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  102358. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102359. }
  102360. #define SET_GPIO_63_dout_i2c1_pad_sck_oe { \
  102361. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102362. _ezchip_macro_read_value_ &= ~(0xFF); \
  102363. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  102364. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102365. }
  102366. #define SET_GPIO_63_dout_i2c1_pad_sda_oe { \
  102367. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102368. _ezchip_macro_read_value_ &= ~(0xFF); \
  102369. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  102370. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102371. }
  102372. #define SET_GPIO_63_dout_i2c2_pad_sck_oe { \
  102373. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102374. _ezchip_macro_read_value_ &= ~(0xFF); \
  102375. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  102376. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102377. }
  102378. #define SET_GPIO_63_dout_i2c2_pad_sda_oe { \
  102379. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102380. _ezchip_macro_read_value_ &= ~(0xFF); \
  102381. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  102382. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102383. }
  102384. #define SET_GPIO_63_dout_i2c3_pad_sck_oe { \
  102385. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102386. _ezchip_macro_read_value_ &= ~(0xFF); \
  102387. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  102388. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102389. }
  102390. #define SET_GPIO_63_dout_i2c3_pad_sda_oe { \
  102391. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102392. _ezchip_macro_read_value_ &= ~(0xFF); \
  102393. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  102394. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102395. }
  102396. #define SET_GPIO_63_dout_i2srx_bclk_out { \
  102397. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102398. _ezchip_macro_read_value_ &= ~(0xFF); \
  102399. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  102400. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102401. }
  102402. #define SET_GPIO_63_dout_i2srx_bclk_out_oen { \
  102403. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102404. _ezchip_macro_read_value_ &= ~(0xFF); \
  102405. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  102406. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102407. }
  102408. #define SET_GPIO_63_dout_i2srx_lrck_out { \
  102409. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102410. _ezchip_macro_read_value_ &= ~(0xFF); \
  102411. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  102412. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102413. }
  102414. #define SET_GPIO_63_dout_i2srx_lrck_out_oen { \
  102415. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102416. _ezchip_macro_read_value_ &= ~(0xFF); \
  102417. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  102418. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102419. }
  102420. #define SET_GPIO_63_dout_i2srx_mclk_out { \
  102421. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102422. _ezchip_macro_read_value_ &= ~(0xFF); \
  102423. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  102424. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102425. }
  102426. #define SET_GPIO_63_dout_i2stx_bclk_out { \
  102427. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102428. _ezchip_macro_read_value_ &= ~(0xFF); \
  102429. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  102430. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102431. }
  102432. #define SET_GPIO_63_dout_i2stx_bclk_out_oen { \
  102433. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102434. _ezchip_macro_read_value_ &= ~(0xFF); \
  102435. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  102436. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102437. }
  102438. #define SET_GPIO_63_dout_i2stx_lrck_out { \
  102439. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102440. _ezchip_macro_read_value_ &= ~(0xFF); \
  102441. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  102442. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102443. }
  102444. #define SET_GPIO_63_dout_i2stx_lrckout_oen { \
  102445. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102446. _ezchip_macro_read_value_ &= ~(0xFF); \
  102447. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  102448. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102449. }
  102450. #define SET_GPIO_63_dout_i2stx_mclk_out { \
  102451. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102452. _ezchip_macro_read_value_ &= ~(0xFF); \
  102453. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  102454. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102455. }
  102456. #define SET_GPIO_63_dout_i2stx_sdout0 { \
  102457. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102458. _ezchip_macro_read_value_ &= ~(0xFF); \
  102459. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  102460. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102461. }
  102462. #define SET_GPIO_63_dout_i2stx_sdout1 { \
  102463. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102464. _ezchip_macro_read_value_ &= ~(0xFF); \
  102465. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  102466. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102467. }
  102468. #define SET_GPIO_63_dout_lcd_pad_csm_n { \
  102469. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102470. _ezchip_macro_read_value_ &= ~(0xFF); \
  102471. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  102472. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102473. }
  102474. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit0 { \
  102475. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102476. _ezchip_macro_read_value_ &= ~(0xFF); \
  102477. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  102478. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102479. }
  102480. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit1 { \
  102481. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102482. _ezchip_macro_read_value_ &= ~(0xFF); \
  102483. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  102484. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102485. }
  102486. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit2 { \
  102487. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102488. _ezchip_macro_read_value_ &= ~(0xFF); \
  102489. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  102490. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102491. }
  102492. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit3 { \
  102493. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102494. _ezchip_macro_read_value_ &= ~(0xFF); \
  102495. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  102496. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102497. }
  102498. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit4 { \
  102499. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102500. _ezchip_macro_read_value_ &= ~(0xFF); \
  102501. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  102502. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102503. }
  102504. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit5 { \
  102505. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102506. _ezchip_macro_read_value_ &= ~(0xFF); \
  102507. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  102508. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102509. }
  102510. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit6 { \
  102511. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102512. _ezchip_macro_read_value_ &= ~(0xFF); \
  102513. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  102514. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102515. }
  102516. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit7 { \
  102517. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102518. _ezchip_macro_read_value_ &= ~(0xFF); \
  102519. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  102520. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102521. }
  102522. #define SET_GPIO_63_dout_pwm_pad_out_bit0 { \
  102523. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102524. _ezchip_macro_read_value_ &= ~(0xFF); \
  102525. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  102526. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102527. }
  102528. #define SET_GPIO_63_dout_pwm_pad_out_bit1 { \
  102529. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102530. _ezchip_macro_read_value_ &= ~(0xFF); \
  102531. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  102532. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102533. }
  102534. #define SET_GPIO_63_dout_pwm_pad_out_bit2 { \
  102535. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102536. _ezchip_macro_read_value_ &= ~(0xFF); \
  102537. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  102538. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102539. }
  102540. #define SET_GPIO_63_dout_pwm_pad_out_bit3 { \
  102541. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102542. _ezchip_macro_read_value_ &= ~(0xFF); \
  102543. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  102544. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102545. }
  102546. #define SET_GPIO_63_dout_pwm_pad_out_bit4 { \
  102547. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102548. _ezchip_macro_read_value_ &= ~(0xFF); \
  102549. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  102550. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102551. }
  102552. #define SET_GPIO_63_dout_pwm_pad_out_bit5 { \
  102553. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102554. _ezchip_macro_read_value_ &= ~(0xFF); \
  102555. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  102556. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102557. }
  102558. #define SET_GPIO_63_dout_pwm_pad_out_bit6 { \
  102559. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102560. _ezchip_macro_read_value_ &= ~(0xFF); \
  102561. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  102562. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102563. }
  102564. #define SET_GPIO_63_dout_pwm_pad_out_bit7 { \
  102565. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102566. _ezchip_macro_read_value_ &= ~(0xFF); \
  102567. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  102568. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102569. }
  102570. #define SET_GPIO_63_dout_pwmdac_left_out { \
  102571. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102572. _ezchip_macro_read_value_ &= ~(0xFF); \
  102573. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  102574. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102575. }
  102576. #define SET_GPIO_63_dout_pwmdac_right_out { \
  102577. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102578. _ezchip_macro_read_value_ &= ~(0xFF); \
  102579. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  102580. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102581. }
  102582. #define SET_GPIO_63_dout_qspi_csn1_out { \
  102583. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102584. _ezchip_macro_read_value_ &= ~(0xFF); \
  102585. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  102586. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102587. }
  102588. #define SET_GPIO_63_dout_qspi_csn2_out { \
  102589. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102590. _ezchip_macro_read_value_ &= ~(0xFF); \
  102591. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  102592. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102593. }
  102594. #define SET_GPIO_63_dout_qspi_csn3_out { \
  102595. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102596. _ezchip_macro_read_value_ &= ~(0xFF); \
  102597. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  102598. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102599. }
  102600. #define SET_GPIO_63_dout_register23_SCFG_cmsensor_rst0 { \
  102601. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102602. _ezchip_macro_read_value_ &= ~(0xFF); \
  102603. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  102604. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102605. }
  102606. #define SET_GPIO_63_dout_register23_SCFG_cmsensor_rst1 { \
  102607. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102608. _ezchip_macro_read_value_ &= ~(0xFF); \
  102609. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  102610. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102611. }
  102612. #define SET_GPIO_63_dout_register32_SCFG_gmac_phy_rstn { \
  102613. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102614. _ezchip_macro_read_value_ &= ~(0xFF); \
  102615. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  102616. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102617. }
  102618. #define SET_GPIO_63_dout_sdio0_pad_card_power_en { \
  102619. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102620. _ezchip_macro_read_value_ &= ~(0xFF); \
  102621. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  102622. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102623. }
  102624. #define SET_GPIO_63_dout_sdio0_pad_cclk_out { \
  102625. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102626. _ezchip_macro_read_value_ &= ~(0xFF); \
  102627. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  102628. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102629. }
  102630. #define SET_GPIO_63_dout_sdio0_pad_ccmd_oe { \
  102631. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102632. _ezchip_macro_read_value_ &= ~(0xFF); \
  102633. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  102634. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102635. }
  102636. #define SET_GPIO_63_dout_sdio0_pad_ccmd_out { \
  102637. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102638. _ezchip_macro_read_value_ &= ~(0xFF); \
  102639. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  102640. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102641. }
  102642. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit0 { \
  102643. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102644. _ezchip_macro_read_value_ &= ~(0xFF); \
  102645. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  102646. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102647. }
  102648. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit1 { \
  102649. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102650. _ezchip_macro_read_value_ &= ~(0xFF); \
  102651. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  102652. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102653. }
  102654. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit2 { \
  102655. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102656. _ezchip_macro_read_value_ &= ~(0xFF); \
  102657. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  102658. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102659. }
  102660. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit3 { \
  102661. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102662. _ezchip_macro_read_value_ &= ~(0xFF); \
  102663. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  102664. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102665. }
  102666. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit4 { \
  102667. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102668. _ezchip_macro_read_value_ &= ~(0xFF); \
  102669. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  102670. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102671. }
  102672. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit5 { \
  102673. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102674. _ezchip_macro_read_value_ &= ~(0xFF); \
  102675. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  102676. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102677. }
  102678. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit6 { \
  102679. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102680. _ezchip_macro_read_value_ &= ~(0xFF); \
  102681. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  102682. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102683. }
  102684. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit7 { \
  102685. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102686. _ezchip_macro_read_value_ &= ~(0xFF); \
  102687. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  102688. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102689. }
  102690. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit0 { \
  102691. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102692. _ezchip_macro_read_value_ &= ~(0xFF); \
  102693. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  102694. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102695. }
  102696. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit1 { \
  102697. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102698. _ezchip_macro_read_value_ &= ~(0xFF); \
  102699. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  102700. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102701. }
  102702. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit2 { \
  102703. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102704. _ezchip_macro_read_value_ &= ~(0xFF); \
  102705. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  102706. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102707. }
  102708. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit3 { \
  102709. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102710. _ezchip_macro_read_value_ &= ~(0xFF); \
  102711. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  102712. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102713. }
  102714. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit4 { \
  102715. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102716. _ezchip_macro_read_value_ &= ~(0xFF); \
  102717. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  102718. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102719. }
  102720. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit5 { \
  102721. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102722. _ezchip_macro_read_value_ &= ~(0xFF); \
  102723. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  102724. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102725. }
  102726. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit6 { \
  102727. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102728. _ezchip_macro_read_value_ &= ~(0xFF); \
  102729. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  102730. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102731. }
  102732. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit7 { \
  102733. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102734. _ezchip_macro_read_value_ &= ~(0xFF); \
  102735. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  102736. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102737. }
  102738. #define SET_GPIO_63_dout_sdio0_pad_rst_n { \
  102739. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102740. _ezchip_macro_read_value_ &= ~(0xFF); \
  102741. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  102742. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102743. }
  102744. #define SET_GPIO_63_dout_sdio1_pad_card_power_en { \
  102745. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102746. _ezchip_macro_read_value_ &= ~(0xFF); \
  102747. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  102748. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102749. }
  102750. #define SET_GPIO_63_dout_sdio1_pad_cclk_out { \
  102751. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102752. _ezchip_macro_read_value_ &= ~(0xFF); \
  102753. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  102754. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102755. }
  102756. #define SET_GPIO_63_dout_sdio1_pad_ccmd_oe { \
  102757. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102758. _ezchip_macro_read_value_ &= ~(0xFF); \
  102759. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  102760. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102761. }
  102762. #define SET_GPIO_63_dout_sdio1_pad_ccmd_out { \
  102763. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102764. _ezchip_macro_read_value_ &= ~(0xFF); \
  102765. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  102766. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102767. }
  102768. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit0 { \
  102769. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102770. _ezchip_macro_read_value_ &= ~(0xFF); \
  102771. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  102772. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102773. }
  102774. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit1 { \
  102775. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102776. _ezchip_macro_read_value_ &= ~(0xFF); \
  102777. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  102778. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102779. }
  102780. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit2 { \
  102781. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102782. _ezchip_macro_read_value_ &= ~(0xFF); \
  102783. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  102784. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102785. }
  102786. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit3 { \
  102787. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102788. _ezchip_macro_read_value_ &= ~(0xFF); \
  102789. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  102790. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102791. }
  102792. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit4 { \
  102793. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102794. _ezchip_macro_read_value_ &= ~(0xFF); \
  102795. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  102796. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102797. }
  102798. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit5 { \
  102799. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102800. _ezchip_macro_read_value_ &= ~(0xFF); \
  102801. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  102802. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102803. }
  102804. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit6 { \
  102805. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102806. _ezchip_macro_read_value_ &= ~(0xFF); \
  102807. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  102808. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102809. }
  102810. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit7 { \
  102811. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102812. _ezchip_macro_read_value_ &= ~(0xFF); \
  102813. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  102814. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102815. }
  102816. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit0 { \
  102817. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102818. _ezchip_macro_read_value_ &= ~(0xFF); \
  102819. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  102820. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102821. }
  102822. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit1 { \
  102823. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102824. _ezchip_macro_read_value_ &= ~(0xFF); \
  102825. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  102826. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102827. }
  102828. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit2 { \
  102829. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102830. _ezchip_macro_read_value_ &= ~(0xFF); \
  102831. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  102832. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102833. }
  102834. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit3 { \
  102835. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102836. _ezchip_macro_read_value_ &= ~(0xFF); \
  102837. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  102838. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102839. }
  102840. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit4 { \
  102841. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102842. _ezchip_macro_read_value_ &= ~(0xFF); \
  102843. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  102844. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102845. }
  102846. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit5 { \
  102847. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102848. _ezchip_macro_read_value_ &= ~(0xFF); \
  102849. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  102850. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102851. }
  102852. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit6 { \
  102853. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102854. _ezchip_macro_read_value_ &= ~(0xFF); \
  102855. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  102856. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102857. }
  102858. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit7 { \
  102859. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102860. _ezchip_macro_read_value_ &= ~(0xFF); \
  102861. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  102862. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102863. }
  102864. #define SET_GPIO_63_dout_sdio1_pad_rst_n { \
  102865. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102866. _ezchip_macro_read_value_ &= ~(0xFF); \
  102867. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  102868. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102869. }
  102870. #define SET_GPIO_63_dout_spdif_tx_sdout { \
  102871. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102872. _ezchip_macro_read_value_ &= ~(0xFF); \
  102873. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  102874. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102875. }
  102876. #define SET_GPIO_63_dout_spdif_tx_sdout_oen { \
  102877. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102878. _ezchip_macro_read_value_ &= ~(0xFF); \
  102879. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  102880. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102881. }
  102882. #define SET_GPIO_63_dout_spi0_pad_oe_n { \
  102883. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102884. _ezchip_macro_read_value_ &= ~(0xFF); \
  102885. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  102886. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102887. }
  102888. #define SET_GPIO_63_dout_spi0_pad_sck_out { \
  102889. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102890. _ezchip_macro_read_value_ &= ~(0xFF); \
  102891. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  102892. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102893. }
  102894. #define SET_GPIO_63_dout_spi0_pad_ss_0_n { \
  102895. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102896. _ezchip_macro_read_value_ &= ~(0xFF); \
  102897. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  102898. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102899. }
  102900. #define SET_GPIO_63_dout_spi0_pad_ss_1_n { \
  102901. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102902. _ezchip_macro_read_value_ &= ~(0xFF); \
  102903. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  102904. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102905. }
  102906. #define SET_GPIO_63_dout_spi0_pad_txd { \
  102907. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102908. _ezchip_macro_read_value_ &= ~(0xFF); \
  102909. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  102910. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102911. }
  102912. #define SET_GPIO_63_dout_spi1_pad_oe_n { \
  102913. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102914. _ezchip_macro_read_value_ &= ~(0xFF); \
  102915. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  102916. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102917. }
  102918. #define SET_GPIO_63_dout_spi1_pad_sck_out { \
  102919. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102920. _ezchip_macro_read_value_ &= ~(0xFF); \
  102921. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  102922. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102923. }
  102924. #define SET_GPIO_63_dout_spi1_pad_ss_0_n { \
  102925. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102926. _ezchip_macro_read_value_ &= ~(0xFF); \
  102927. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  102928. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102929. }
  102930. #define SET_GPIO_63_dout_spi1_pad_ss_1_n { \
  102931. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102932. _ezchip_macro_read_value_ &= ~(0xFF); \
  102933. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  102934. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102935. }
  102936. #define SET_GPIO_63_dout_spi1_pad_txd { \
  102937. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102938. _ezchip_macro_read_value_ &= ~(0xFF); \
  102939. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  102940. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102941. }
  102942. #define SET_GPIO_63_dout_spi2_pad_oe_n { \
  102943. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102944. _ezchip_macro_read_value_ &= ~(0xFF); \
  102945. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  102946. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102947. }
  102948. #define SET_GPIO_63_dout_spi2_pad_sck_out { \
  102949. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102950. _ezchip_macro_read_value_ &= ~(0xFF); \
  102951. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  102952. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102953. }
  102954. #define SET_GPIO_63_dout_spi2_pad_ss_0_n { \
  102955. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102956. _ezchip_macro_read_value_ &= ~(0xFF); \
  102957. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  102958. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102959. }
  102960. #define SET_GPIO_63_dout_spi2_pad_ss_1_n { \
  102961. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102962. _ezchip_macro_read_value_ &= ~(0xFF); \
  102963. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  102964. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102965. }
  102966. #define SET_GPIO_63_dout_spi2_pad_txd { \
  102967. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102968. _ezchip_macro_read_value_ &= ~(0xFF); \
  102969. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  102970. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102971. }
  102972. #define SET_GPIO_63_dout_spi2ahb_pad_oe_n_bit0 { \
  102973. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102974. _ezchip_macro_read_value_ &= ~(0xFF); \
  102975. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  102976. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102977. }
  102978. #define SET_GPIO_63_dout_spi2ahb_pad_oe_n_bit1 { \
  102979. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102980. _ezchip_macro_read_value_ &= ~(0xFF); \
  102981. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  102982. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102983. }
  102984. #define SET_GPIO_63_dout_spi2ahb_pad_oe_n_bit2 { \
  102985. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102986. _ezchip_macro_read_value_ &= ~(0xFF); \
  102987. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  102988. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102989. }
  102990. #define SET_GPIO_63_dout_spi2ahb_pad_oe_n_bit3 { \
  102991. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102992. _ezchip_macro_read_value_ &= ~(0xFF); \
  102993. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  102994. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102995. }
  102996. #define SET_GPIO_63_dout_spi2ahb_pad_txd_bit0 { \
  102997. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102998. _ezchip_macro_read_value_ &= ~(0xFF); \
  102999. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  103000. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103001. }
  103002. #define SET_GPIO_63_dout_spi2ahb_pad_txd_bit1 { \
  103003. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103004. _ezchip_macro_read_value_ &= ~(0xFF); \
  103005. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  103006. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103007. }
  103008. #define SET_GPIO_63_dout_spi2ahb_pad_txd_bit2 { \
  103009. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103010. _ezchip_macro_read_value_ &= ~(0xFF); \
  103011. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  103012. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103013. }
  103014. #define SET_GPIO_63_dout_spi2ahb_pad_txd_bit3 { \
  103015. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103016. _ezchip_macro_read_value_ &= ~(0xFF); \
  103017. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  103018. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103019. }
  103020. #define SET_GPIO_63_dout_spi3_pad_oe_n { \
  103021. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103022. _ezchip_macro_read_value_ &= ~(0xFF); \
  103023. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  103024. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103025. }
  103026. #define SET_GPIO_63_dout_spi3_pad_sck_out { \
  103027. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103028. _ezchip_macro_read_value_ &= ~(0xFF); \
  103029. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  103030. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103031. }
  103032. #define SET_GPIO_63_dout_spi3_pad_ss_0_n { \
  103033. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103034. _ezchip_macro_read_value_ &= ~(0xFF); \
  103035. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  103036. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103037. }
  103038. #define SET_GPIO_63_dout_spi3_pad_ss_1_n { \
  103039. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103040. _ezchip_macro_read_value_ &= ~(0xFF); \
  103041. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  103042. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103043. }
  103044. #define SET_GPIO_63_dout_spi3_pad_txd { \
  103045. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103046. _ezchip_macro_read_value_ &= ~(0xFF); \
  103047. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  103048. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103049. }
  103050. #define SET_GPIO_63_dout_uart0_pad_dtrn { \
  103051. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103052. _ezchip_macro_read_value_ &= ~(0xFF); \
  103053. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  103054. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103055. }
  103056. #define SET_GPIO_63_dout_uart0_pad_rtsn { \
  103057. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103058. _ezchip_macro_read_value_ &= ~(0xFF); \
  103059. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  103060. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103061. }
  103062. #define SET_GPIO_63_dout_uart0_pad_sout { \
  103063. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103064. _ezchip_macro_read_value_ &= ~(0xFF); \
  103065. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  103066. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103067. }
  103068. #define SET_GPIO_63_dout_uart1_pad_sout { \
  103069. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103070. _ezchip_macro_read_value_ &= ~(0xFF); \
  103071. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  103072. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103073. }
  103074. #define SET_GPIO_63_dout_uart2_pad_dtr_n { \
  103075. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103076. _ezchip_macro_read_value_ &= ~(0xFF); \
  103077. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  103078. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103079. }
  103080. #define SET_GPIO_63_dout_uart2_pad_rts_n { \
  103081. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103082. _ezchip_macro_read_value_ &= ~(0xFF); \
  103083. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  103084. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103085. }
  103086. #define SET_GPIO_63_dout_uart2_pad_sout { \
  103087. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103088. _ezchip_macro_read_value_ &= ~(0xFF); \
  103089. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  103090. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103091. }
  103092. #define SET_GPIO_63_dout_uart3_pad_sout { \
  103093. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103094. _ezchip_macro_read_value_ &= ~(0xFF); \
  103095. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  103096. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103097. }
  103098. #define SET_GPIO_63_dout_usb_drv_bus { \
  103099. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103100. _ezchip_macro_read_value_ &= ~(0xFF); \
  103101. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  103102. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103103. }
  103104. #define SET_GPIO_63_doen_reverse_(en) { \
  103105. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103106. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  103107. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  103108. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103109. }
  103110. #define SET_GPIO_63_doen_LOW { \
  103111. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103112. _ezchip_macro_read_value_ &= ~(0xFF); \
  103113. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  103114. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103115. }
  103116. #define SET_GPIO_63_doen_HIGH { \
  103117. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103118. _ezchip_macro_read_value_ &= ~(0xFF); \
  103119. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  103120. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103121. }
  103122. #define SET_GPIO_63_doen_clk_gmac_tophyref { \
  103123. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103124. _ezchip_macro_read_value_ &= ~(0xFF); \
  103125. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  103126. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103127. }
  103128. #define SET_GPIO_63_doen_cpu_jtag_tdo { \
  103129. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103130. _ezchip_macro_read_value_ &= ~(0xFF); \
  103131. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  103132. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103133. }
  103134. #define SET_GPIO_63_doen_cpu_jtag_tdo_oen { \
  103135. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103136. _ezchip_macro_read_value_ &= ~(0xFF); \
  103137. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  103138. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103139. }
  103140. #define SET_GPIO_63_doen_dmic_clk_out { \
  103141. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103142. _ezchip_macro_read_value_ &= ~(0xFF); \
  103143. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  103144. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103145. }
  103146. #define SET_GPIO_63_doen_dsp_JTDOEn_pad { \
  103147. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103148. _ezchip_macro_read_value_ &= ~(0xFF); \
  103149. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  103150. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103151. }
  103152. #define SET_GPIO_63_doen_dsp_JTDO_pad { \
  103153. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103154. _ezchip_macro_read_value_ &= ~(0xFF); \
  103155. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  103156. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103157. }
  103158. #define SET_GPIO_63_doen_i2c0_pad_sck_oe { \
  103159. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103160. _ezchip_macro_read_value_ &= ~(0xFF); \
  103161. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  103162. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103163. }
  103164. #define SET_GPIO_63_doen_i2c0_pad_sda_oe { \
  103165. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103166. _ezchip_macro_read_value_ &= ~(0xFF); \
  103167. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  103168. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103169. }
  103170. #define SET_GPIO_63_doen_i2c1_pad_sck_oe { \
  103171. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103172. _ezchip_macro_read_value_ &= ~(0xFF); \
  103173. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  103174. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103175. }
  103176. #define SET_GPIO_63_doen_i2c1_pad_sda_oe { \
  103177. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103178. _ezchip_macro_read_value_ &= ~(0xFF); \
  103179. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  103180. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103181. }
  103182. #define SET_GPIO_63_doen_i2c2_pad_sck_oe { \
  103183. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103184. _ezchip_macro_read_value_ &= ~(0xFF); \
  103185. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  103186. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103187. }
  103188. #define SET_GPIO_63_doen_i2c2_pad_sda_oe { \
  103189. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103190. _ezchip_macro_read_value_ &= ~(0xFF); \
  103191. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  103192. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103193. }
  103194. #define SET_GPIO_63_doen_i2c3_pad_sck_oe { \
  103195. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103196. _ezchip_macro_read_value_ &= ~(0xFF); \
  103197. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  103198. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103199. }
  103200. #define SET_GPIO_63_doen_i2c3_pad_sda_oe { \
  103201. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103202. _ezchip_macro_read_value_ &= ~(0xFF); \
  103203. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  103204. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103205. }
  103206. #define SET_GPIO_63_doen_i2srx_bclk_out { \
  103207. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103208. _ezchip_macro_read_value_ &= ~(0xFF); \
  103209. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  103210. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103211. }
  103212. #define SET_GPIO_63_doen_i2srx_bclk_out_oen { \
  103213. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103214. _ezchip_macro_read_value_ &= ~(0xFF); \
  103215. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  103216. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103217. }
  103218. #define SET_GPIO_63_doen_i2srx_lrck_out { \
  103219. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103220. _ezchip_macro_read_value_ &= ~(0xFF); \
  103221. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  103222. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103223. }
  103224. #define SET_GPIO_63_doen_i2srx_lrck_out_oen { \
  103225. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103226. _ezchip_macro_read_value_ &= ~(0xFF); \
  103227. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  103228. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103229. }
  103230. #define SET_GPIO_63_doen_i2srx_mclk_out { \
  103231. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103232. _ezchip_macro_read_value_ &= ~(0xFF); \
  103233. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  103234. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103235. }
  103236. #define SET_GPIO_63_doen_i2stx_bclk_out { \
  103237. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103238. _ezchip_macro_read_value_ &= ~(0xFF); \
  103239. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  103240. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103241. }
  103242. #define SET_GPIO_63_doen_i2stx_bclk_out_oen { \
  103243. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103244. _ezchip_macro_read_value_ &= ~(0xFF); \
  103245. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  103246. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103247. }
  103248. #define SET_GPIO_63_doen_i2stx_lrck_out { \
  103249. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103250. _ezchip_macro_read_value_ &= ~(0xFF); \
  103251. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  103252. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103253. }
  103254. #define SET_GPIO_63_doen_i2stx_lrckout_oen { \
  103255. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103256. _ezchip_macro_read_value_ &= ~(0xFF); \
  103257. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  103258. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103259. }
  103260. #define SET_GPIO_63_doen_i2stx_mclk_out { \
  103261. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103262. _ezchip_macro_read_value_ &= ~(0xFF); \
  103263. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  103264. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103265. }
  103266. #define SET_GPIO_63_doen_i2stx_sdout0 { \
  103267. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103268. _ezchip_macro_read_value_ &= ~(0xFF); \
  103269. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  103270. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103271. }
  103272. #define SET_GPIO_63_doen_i2stx_sdout1 { \
  103273. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103274. _ezchip_macro_read_value_ &= ~(0xFF); \
  103275. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  103276. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103277. }
  103278. #define SET_GPIO_63_doen_lcd_pad_csm_n { \
  103279. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103280. _ezchip_macro_read_value_ &= ~(0xFF); \
  103281. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  103282. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103283. }
  103284. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit0 { \
  103285. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103286. _ezchip_macro_read_value_ &= ~(0xFF); \
  103287. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  103288. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103289. }
  103290. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit1 { \
  103291. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103292. _ezchip_macro_read_value_ &= ~(0xFF); \
  103293. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  103294. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103295. }
  103296. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit2 { \
  103297. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103298. _ezchip_macro_read_value_ &= ~(0xFF); \
  103299. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  103300. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103301. }
  103302. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit3 { \
  103303. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103304. _ezchip_macro_read_value_ &= ~(0xFF); \
  103305. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  103306. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103307. }
  103308. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit4 { \
  103309. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103310. _ezchip_macro_read_value_ &= ~(0xFF); \
  103311. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  103312. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103313. }
  103314. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit5 { \
  103315. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103316. _ezchip_macro_read_value_ &= ~(0xFF); \
  103317. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  103318. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103319. }
  103320. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit6 { \
  103321. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103322. _ezchip_macro_read_value_ &= ~(0xFF); \
  103323. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  103324. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103325. }
  103326. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit7 { \
  103327. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103328. _ezchip_macro_read_value_ &= ~(0xFF); \
  103329. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  103330. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103331. }
  103332. #define SET_GPIO_63_doen_pwm_pad_out_bit0 { \
  103333. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103334. _ezchip_macro_read_value_ &= ~(0xFF); \
  103335. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  103336. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103337. }
  103338. #define SET_GPIO_63_doen_pwm_pad_out_bit1 { \
  103339. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103340. _ezchip_macro_read_value_ &= ~(0xFF); \
  103341. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  103342. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103343. }
  103344. #define SET_GPIO_63_doen_pwm_pad_out_bit2 { \
  103345. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103346. _ezchip_macro_read_value_ &= ~(0xFF); \
  103347. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  103348. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103349. }
  103350. #define SET_GPIO_63_doen_pwm_pad_out_bit3 { \
  103351. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103352. _ezchip_macro_read_value_ &= ~(0xFF); \
  103353. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  103354. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103355. }
  103356. #define SET_GPIO_63_doen_pwm_pad_out_bit4 { \
  103357. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103358. _ezchip_macro_read_value_ &= ~(0xFF); \
  103359. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  103360. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103361. }
  103362. #define SET_GPIO_63_doen_pwm_pad_out_bit5 { \
  103363. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103364. _ezchip_macro_read_value_ &= ~(0xFF); \
  103365. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  103366. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103367. }
  103368. #define SET_GPIO_63_doen_pwm_pad_out_bit6 { \
  103369. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103370. _ezchip_macro_read_value_ &= ~(0xFF); \
  103371. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  103372. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103373. }
  103374. #define SET_GPIO_63_doen_pwm_pad_out_bit7 { \
  103375. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103376. _ezchip_macro_read_value_ &= ~(0xFF); \
  103377. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  103378. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103379. }
  103380. #define SET_GPIO_63_doen_pwmdac_left_out { \
  103381. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103382. _ezchip_macro_read_value_ &= ~(0xFF); \
  103383. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  103384. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103385. }
  103386. #define SET_GPIO_63_doen_pwmdac_right_out { \
  103387. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103388. _ezchip_macro_read_value_ &= ~(0xFF); \
  103389. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  103390. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103391. }
  103392. #define SET_GPIO_63_doen_qspi_csn1_out { \
  103393. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103394. _ezchip_macro_read_value_ &= ~(0xFF); \
  103395. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  103396. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103397. }
  103398. #define SET_GPIO_63_doen_qspi_csn2_out { \
  103399. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103400. _ezchip_macro_read_value_ &= ~(0xFF); \
  103401. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  103402. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103403. }
  103404. #define SET_GPIO_63_doen_qspi_csn3_out { \
  103405. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103406. _ezchip_macro_read_value_ &= ~(0xFF); \
  103407. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  103408. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103409. }
  103410. #define SET_GPIO_63_doen_register23_SCFG_cmsensor_rst0 { \
  103411. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103412. _ezchip_macro_read_value_ &= ~(0xFF); \
  103413. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  103414. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103415. }
  103416. #define SET_GPIO_63_doen_register23_SCFG_cmsensor_rst1 { \
  103417. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103418. _ezchip_macro_read_value_ &= ~(0xFF); \
  103419. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  103420. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103421. }
  103422. #define SET_GPIO_63_doen_register32_SCFG_gmac_phy_rstn { \
  103423. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103424. _ezchip_macro_read_value_ &= ~(0xFF); \
  103425. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  103426. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103427. }
  103428. #define SET_GPIO_63_doen_sdio0_pad_card_power_en { \
  103429. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103430. _ezchip_macro_read_value_ &= ~(0xFF); \
  103431. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  103432. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103433. }
  103434. #define SET_GPIO_63_doen_sdio0_pad_cclk_out { \
  103435. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103436. _ezchip_macro_read_value_ &= ~(0xFF); \
  103437. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  103438. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103439. }
  103440. #define SET_GPIO_63_doen_sdio0_pad_ccmd_oe { \
  103441. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103442. _ezchip_macro_read_value_ &= ~(0xFF); \
  103443. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  103444. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103445. }
  103446. #define SET_GPIO_63_doen_sdio0_pad_ccmd_out { \
  103447. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103448. _ezchip_macro_read_value_ &= ~(0xFF); \
  103449. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  103450. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103451. }
  103452. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit0 { \
  103453. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103454. _ezchip_macro_read_value_ &= ~(0xFF); \
  103455. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  103456. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103457. }
  103458. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit1 { \
  103459. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103460. _ezchip_macro_read_value_ &= ~(0xFF); \
  103461. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  103462. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103463. }
  103464. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit2 { \
  103465. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103466. _ezchip_macro_read_value_ &= ~(0xFF); \
  103467. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  103468. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103469. }
  103470. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit3 { \
  103471. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103472. _ezchip_macro_read_value_ &= ~(0xFF); \
  103473. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  103474. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103475. }
  103476. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit4 { \
  103477. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103478. _ezchip_macro_read_value_ &= ~(0xFF); \
  103479. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  103480. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103481. }
  103482. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit5 { \
  103483. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103484. _ezchip_macro_read_value_ &= ~(0xFF); \
  103485. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  103486. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103487. }
  103488. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit6 { \
  103489. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103490. _ezchip_macro_read_value_ &= ~(0xFF); \
  103491. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  103492. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103493. }
  103494. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit7 { \
  103495. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103496. _ezchip_macro_read_value_ &= ~(0xFF); \
  103497. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  103498. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103499. }
  103500. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit0 { \
  103501. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103502. _ezchip_macro_read_value_ &= ~(0xFF); \
  103503. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  103504. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103505. }
  103506. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit1 { \
  103507. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103508. _ezchip_macro_read_value_ &= ~(0xFF); \
  103509. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  103510. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103511. }
  103512. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit2 { \
  103513. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103514. _ezchip_macro_read_value_ &= ~(0xFF); \
  103515. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  103516. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103517. }
  103518. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit3 { \
  103519. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103520. _ezchip_macro_read_value_ &= ~(0xFF); \
  103521. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  103522. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103523. }
  103524. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit4 { \
  103525. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103526. _ezchip_macro_read_value_ &= ~(0xFF); \
  103527. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  103528. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103529. }
  103530. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit5 { \
  103531. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103532. _ezchip_macro_read_value_ &= ~(0xFF); \
  103533. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  103534. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103535. }
  103536. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit6 { \
  103537. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103538. _ezchip_macro_read_value_ &= ~(0xFF); \
  103539. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  103540. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103541. }
  103542. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit7 { \
  103543. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103544. _ezchip_macro_read_value_ &= ~(0xFF); \
  103545. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  103546. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103547. }
  103548. #define SET_GPIO_63_doen_sdio0_pad_rst_n { \
  103549. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103550. _ezchip_macro_read_value_ &= ~(0xFF); \
  103551. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  103552. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103553. }
  103554. #define SET_GPIO_63_doen_sdio1_pad_card_power_en { \
  103555. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103556. _ezchip_macro_read_value_ &= ~(0xFF); \
  103557. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  103558. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103559. }
  103560. #define SET_GPIO_63_doen_sdio1_pad_cclk_out { \
  103561. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103562. _ezchip_macro_read_value_ &= ~(0xFF); \
  103563. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  103564. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103565. }
  103566. #define SET_GPIO_63_doen_sdio1_pad_ccmd_oe { \
  103567. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103568. _ezchip_macro_read_value_ &= ~(0xFF); \
  103569. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  103570. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103571. }
  103572. #define SET_GPIO_63_doen_sdio1_pad_ccmd_out { \
  103573. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103574. _ezchip_macro_read_value_ &= ~(0xFF); \
  103575. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  103576. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103577. }
  103578. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit0 { \
  103579. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103580. _ezchip_macro_read_value_ &= ~(0xFF); \
  103581. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  103582. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103583. }
  103584. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit1 { \
  103585. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103586. _ezchip_macro_read_value_ &= ~(0xFF); \
  103587. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  103588. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103589. }
  103590. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit2 { \
  103591. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103592. _ezchip_macro_read_value_ &= ~(0xFF); \
  103593. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  103594. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103595. }
  103596. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit3 { \
  103597. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103598. _ezchip_macro_read_value_ &= ~(0xFF); \
  103599. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  103600. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103601. }
  103602. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit4 { \
  103603. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103604. _ezchip_macro_read_value_ &= ~(0xFF); \
  103605. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  103606. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103607. }
  103608. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit5 { \
  103609. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103610. _ezchip_macro_read_value_ &= ~(0xFF); \
  103611. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  103612. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103613. }
  103614. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit6 { \
  103615. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103616. _ezchip_macro_read_value_ &= ~(0xFF); \
  103617. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  103618. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103619. }
  103620. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit7 { \
  103621. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103622. _ezchip_macro_read_value_ &= ~(0xFF); \
  103623. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  103624. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103625. }
  103626. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit0 { \
  103627. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103628. _ezchip_macro_read_value_ &= ~(0xFF); \
  103629. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  103630. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103631. }
  103632. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit1 { \
  103633. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103634. _ezchip_macro_read_value_ &= ~(0xFF); \
  103635. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  103636. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103637. }
  103638. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit2 { \
  103639. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103640. _ezchip_macro_read_value_ &= ~(0xFF); \
  103641. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  103642. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103643. }
  103644. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit3 { \
  103645. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103646. _ezchip_macro_read_value_ &= ~(0xFF); \
  103647. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  103648. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103649. }
  103650. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit4 { \
  103651. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103652. _ezchip_macro_read_value_ &= ~(0xFF); \
  103653. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  103654. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103655. }
  103656. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit5 { \
  103657. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103658. _ezchip_macro_read_value_ &= ~(0xFF); \
  103659. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  103660. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103661. }
  103662. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit6 { \
  103663. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103664. _ezchip_macro_read_value_ &= ~(0xFF); \
  103665. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  103666. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103667. }
  103668. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit7 { \
  103669. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103670. _ezchip_macro_read_value_ &= ~(0xFF); \
  103671. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  103672. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103673. }
  103674. #define SET_GPIO_63_doen_sdio1_pad_rst_n { \
  103675. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103676. _ezchip_macro_read_value_ &= ~(0xFF); \
  103677. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  103678. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103679. }
  103680. #define SET_GPIO_63_doen_spdif_tx_sdout { \
  103681. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103682. _ezchip_macro_read_value_ &= ~(0xFF); \
  103683. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  103684. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103685. }
  103686. #define SET_GPIO_63_doen_spdif_tx_sdout_oen { \
  103687. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103688. _ezchip_macro_read_value_ &= ~(0xFF); \
  103689. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  103690. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103691. }
  103692. #define SET_GPIO_63_doen_spi0_pad_oe_n { \
  103693. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103694. _ezchip_macro_read_value_ &= ~(0xFF); \
  103695. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  103696. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103697. }
  103698. #define SET_GPIO_63_doen_spi0_pad_sck_out { \
  103699. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103700. _ezchip_macro_read_value_ &= ~(0xFF); \
  103701. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  103702. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103703. }
  103704. #define SET_GPIO_63_doen_spi0_pad_ss_0_n { \
  103705. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103706. _ezchip_macro_read_value_ &= ~(0xFF); \
  103707. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  103708. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103709. }
  103710. #define SET_GPIO_63_doen_spi0_pad_ss_1_n { \
  103711. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103712. _ezchip_macro_read_value_ &= ~(0xFF); \
  103713. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  103714. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103715. }
  103716. #define SET_GPIO_63_doen_spi0_pad_txd { \
  103717. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103718. _ezchip_macro_read_value_ &= ~(0xFF); \
  103719. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  103720. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103721. }
  103722. #define SET_GPIO_63_doen_spi1_pad_oe_n { \
  103723. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103724. _ezchip_macro_read_value_ &= ~(0xFF); \
  103725. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  103726. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103727. }
  103728. #define SET_GPIO_63_doen_spi1_pad_sck_out { \
  103729. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103730. _ezchip_macro_read_value_ &= ~(0xFF); \
  103731. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  103732. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103733. }
  103734. #define SET_GPIO_63_doen_spi1_pad_ss_0_n { \
  103735. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103736. _ezchip_macro_read_value_ &= ~(0xFF); \
  103737. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  103738. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103739. }
  103740. #define SET_GPIO_63_doen_spi1_pad_ss_1_n { \
  103741. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103742. _ezchip_macro_read_value_ &= ~(0xFF); \
  103743. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  103744. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103745. }
  103746. #define SET_GPIO_63_doen_spi1_pad_txd { \
  103747. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103748. _ezchip_macro_read_value_ &= ~(0xFF); \
  103749. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  103750. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103751. }
  103752. #define SET_GPIO_63_doen_spi2_pad_oe_n { \
  103753. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103754. _ezchip_macro_read_value_ &= ~(0xFF); \
  103755. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  103756. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103757. }
  103758. #define SET_GPIO_63_doen_spi2_pad_sck_out { \
  103759. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103760. _ezchip_macro_read_value_ &= ~(0xFF); \
  103761. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  103762. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103763. }
  103764. #define SET_GPIO_63_doen_spi2_pad_ss_0_n { \
  103765. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103766. _ezchip_macro_read_value_ &= ~(0xFF); \
  103767. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  103768. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103769. }
  103770. #define SET_GPIO_63_doen_spi2_pad_ss_1_n { \
  103771. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103772. _ezchip_macro_read_value_ &= ~(0xFF); \
  103773. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  103774. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103775. }
  103776. #define SET_GPIO_63_doen_spi2_pad_txd { \
  103777. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103778. _ezchip_macro_read_value_ &= ~(0xFF); \
  103779. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  103780. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103781. }
  103782. #define SET_GPIO_63_doen_spi2ahb_pad_oe_n_bit0 { \
  103783. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103784. _ezchip_macro_read_value_ &= ~(0xFF); \
  103785. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  103786. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103787. }
  103788. #define SET_GPIO_63_doen_spi2ahb_pad_oe_n_bit1 { \
  103789. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103790. _ezchip_macro_read_value_ &= ~(0xFF); \
  103791. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  103792. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103793. }
  103794. #define SET_GPIO_63_doen_spi2ahb_pad_oe_n_bit2 { \
  103795. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103796. _ezchip_macro_read_value_ &= ~(0xFF); \
  103797. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  103798. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103799. }
  103800. #define SET_GPIO_63_doen_spi2ahb_pad_oe_n_bit3 { \
  103801. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103802. _ezchip_macro_read_value_ &= ~(0xFF); \
  103803. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  103804. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103805. }
  103806. #define SET_GPIO_63_doen_spi2ahb_pad_txd_bit0 { \
  103807. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103808. _ezchip_macro_read_value_ &= ~(0xFF); \
  103809. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  103810. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103811. }
  103812. #define SET_GPIO_63_doen_spi2ahb_pad_txd_bit1 { \
  103813. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103814. _ezchip_macro_read_value_ &= ~(0xFF); \
  103815. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  103816. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103817. }
  103818. #define SET_GPIO_63_doen_spi2ahb_pad_txd_bit2 { \
  103819. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103820. _ezchip_macro_read_value_ &= ~(0xFF); \
  103821. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  103822. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103823. }
  103824. #define SET_GPIO_63_doen_spi2ahb_pad_txd_bit3 { \
  103825. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103826. _ezchip_macro_read_value_ &= ~(0xFF); \
  103827. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  103828. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103829. }
  103830. #define SET_GPIO_63_doen_spi3_pad_oe_n { \
  103831. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103832. _ezchip_macro_read_value_ &= ~(0xFF); \
  103833. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  103834. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103835. }
  103836. #define SET_GPIO_63_doen_spi3_pad_sck_out { \
  103837. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103838. _ezchip_macro_read_value_ &= ~(0xFF); \
  103839. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  103840. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103841. }
  103842. #define SET_GPIO_63_doen_spi3_pad_ss_0_n { \
  103843. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103844. _ezchip_macro_read_value_ &= ~(0xFF); \
  103845. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  103846. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103847. }
  103848. #define SET_GPIO_63_doen_spi3_pad_ss_1_n { \
  103849. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103850. _ezchip_macro_read_value_ &= ~(0xFF); \
  103851. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  103852. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103853. }
  103854. #define SET_GPIO_63_doen_spi3_pad_txd { \
  103855. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103856. _ezchip_macro_read_value_ &= ~(0xFF); \
  103857. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  103858. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103859. }
  103860. #define SET_GPIO_63_doen_uart0_pad_dtrn { \
  103861. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103862. _ezchip_macro_read_value_ &= ~(0xFF); \
  103863. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  103864. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103865. }
  103866. #define SET_GPIO_63_doen_uart0_pad_rtsn { \
  103867. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103868. _ezchip_macro_read_value_ &= ~(0xFF); \
  103869. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  103870. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103871. }
  103872. #define SET_GPIO_63_doen_uart0_pad_sout { \
  103873. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103874. _ezchip_macro_read_value_ &= ~(0xFF); \
  103875. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  103876. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103877. }
  103878. #define SET_GPIO_63_doen_uart1_pad_sout { \
  103879. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103880. _ezchip_macro_read_value_ &= ~(0xFF); \
  103881. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  103882. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103883. }
  103884. #define SET_GPIO_63_doen_uart2_pad_dtr_n { \
  103885. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103886. _ezchip_macro_read_value_ &= ~(0xFF); \
  103887. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  103888. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103889. }
  103890. #define SET_GPIO_63_doen_uart2_pad_rts_n { \
  103891. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103892. _ezchip_macro_read_value_ &= ~(0xFF); \
  103893. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  103894. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103895. }
  103896. #define SET_GPIO_63_doen_uart2_pad_sout { \
  103897. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103898. _ezchip_macro_read_value_ &= ~(0xFF); \
  103899. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  103900. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103901. }
  103902. #define SET_GPIO_63_doen_uart3_pad_sout { \
  103903. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103904. _ezchip_macro_read_value_ &= ~(0xFF); \
  103905. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  103906. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103907. }
  103908. #define SET_GPIO_63_doen_usb_drv_bus { \
  103909. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103910. _ezchip_macro_read_value_ &= ~(0xFF); \
  103911. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  103912. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103913. }
  103914. #define SET_GPIO_cpu_jtag_tck(gpio) { \
  103915. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_cpu_jtag_tck_REG_ADDR); \
  103916. _ezchip_macro_read_value_ &= ~(0xFF); \
  103917. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103918. MA_OUTW(gpio_cpu_jtag_tck_REG_ADDR,_ezchip_macro_read_value_); \
  103919. }
  103920. #define SET_GPIO_cpu_jtag_tdi(gpio) { \
  103921. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_cpu_jtag_tdi_REG_ADDR); \
  103922. _ezchip_macro_read_value_ &= ~(0xFF); \
  103923. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103924. MA_OUTW(gpio_cpu_jtag_tdi_REG_ADDR,_ezchip_macro_read_value_); \
  103925. }
  103926. #define SET_GPIO_cpu_jtag_tms(gpio) { \
  103927. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_cpu_jtag_tms_REG_ADDR); \
  103928. _ezchip_macro_read_value_ &= ~(0xFF); \
  103929. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103930. MA_OUTW(gpio_cpu_jtag_tms_REG_ADDR,_ezchip_macro_read_value_); \
  103931. }
  103932. #define SET_GPIO_cpu_jtag_trst(gpio) { \
  103933. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_cpu_jtag_trst_REG_ADDR); \
  103934. _ezchip_macro_read_value_ &= ~(0xFF); \
  103935. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103936. MA_OUTW(gpio_cpu_jtag_trst_REG_ADDR,_ezchip_macro_read_value_); \
  103937. }
  103938. #define SET_GPIO_dmic_sdin_bit0(gpio) { \
  103939. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dmic_sdin_bit0_REG_ADDR); \
  103940. _ezchip_macro_read_value_ &= ~(0xFF); \
  103941. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103942. MA_OUTW(gpio_dmic_sdin_bit0_REG_ADDR,_ezchip_macro_read_value_); \
  103943. }
  103944. #define SET_GPIO_dmic_sdin_bit1(gpio) { \
  103945. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dmic_sdin_bit1_REG_ADDR); \
  103946. _ezchip_macro_read_value_ &= ~(0xFF); \
  103947. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103948. MA_OUTW(gpio_dmic_sdin_bit1_REG_ADDR,_ezchip_macro_read_value_); \
  103949. }
  103950. #define SET_GPIO_dsp_JTCK_pad(gpio) { \
  103951. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dsp_JTCK_pad_REG_ADDR); \
  103952. _ezchip_macro_read_value_ &= ~(0xFF); \
  103953. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103954. MA_OUTW(gpio_dsp_JTCK_pad_REG_ADDR,_ezchip_macro_read_value_); \
  103955. }
  103956. #define SET_GPIO_dsp_JTDI_pad(gpio) { \
  103957. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dsp_JTDI_pad_REG_ADDR); \
  103958. _ezchip_macro_read_value_ &= ~(0xFF); \
  103959. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103960. MA_OUTW(gpio_dsp_JTDI_pad_REG_ADDR,_ezchip_macro_read_value_); \
  103961. }
  103962. #define SET_GPIO_dsp_JTMS_pad(gpio) { \
  103963. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dsp_JTMS_pad_REG_ADDR); \
  103964. _ezchip_macro_read_value_ &= ~(0xFF); \
  103965. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103966. MA_OUTW(gpio_dsp_JTMS_pad_REG_ADDR,_ezchip_macro_read_value_); \
  103967. }
  103968. #define SET_GPIO_dsp_TRST_pad(gpio) { \
  103969. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dsp_TRST_pad_REG_ADDR); \
  103970. _ezchip_macro_read_value_ &= ~(0xFF); \
  103971. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103972. MA_OUTW(gpio_dsp_TRST_pad_REG_ADDR,_ezchip_macro_read_value_); \
  103973. }
  103974. #define SET_GPIO_i2c0_pad_sck_in(gpio) { \
  103975. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c0_pad_sck_in_REG_ADDR); \
  103976. _ezchip_macro_read_value_ &= ~(0xFF); \
  103977. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103978. MA_OUTW(gpio_i2c0_pad_sck_in_REG_ADDR,_ezchip_macro_read_value_); \
  103979. }
  103980. #define SET_GPIO_i2c0_pad_sda_in(gpio) { \
  103981. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c0_pad_sda_in_REG_ADDR); \
  103982. _ezchip_macro_read_value_ &= ~(0xFF); \
  103983. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103984. MA_OUTW(gpio_i2c0_pad_sda_in_REG_ADDR,_ezchip_macro_read_value_); \
  103985. }
  103986. #define SET_GPIO_i2c1_pad_sck_in(gpio) { \
  103987. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c1_pad_sck_in_REG_ADDR); \
  103988. _ezchip_macro_read_value_ &= ~(0xFF); \
  103989. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103990. MA_OUTW(gpio_i2c1_pad_sck_in_REG_ADDR,_ezchip_macro_read_value_); \
  103991. }
  103992. #define SET_GPIO_i2c1_pad_sda_in(gpio) { \
  103993. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c1_pad_sda_in_REG_ADDR); \
  103994. _ezchip_macro_read_value_ &= ~(0xFF); \
  103995. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103996. MA_OUTW(gpio_i2c1_pad_sda_in_REG_ADDR,_ezchip_macro_read_value_); \
  103997. }
  103998. #define SET_GPIO_i2c2_pad_sck_in(gpio) { \
  103999. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c2_pad_sck_in_REG_ADDR); \
  104000. _ezchip_macro_read_value_ &= ~(0xFF); \
  104001. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104002. MA_OUTW(gpio_i2c2_pad_sck_in_REG_ADDR,_ezchip_macro_read_value_); \
  104003. }
  104004. #define SET_GPIO_i2c2_pad_sda_in(gpio) { \
  104005. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c2_pad_sda_in_REG_ADDR); \
  104006. _ezchip_macro_read_value_ &= ~(0xFF); \
  104007. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104008. MA_OUTW(gpio_i2c2_pad_sda_in_REG_ADDR,_ezchip_macro_read_value_); \
  104009. }
  104010. #define SET_GPIO_i2c3_pad_sck_in(gpio) { \
  104011. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c3_pad_sck_in_REG_ADDR); \
  104012. _ezchip_macro_read_value_ &= ~(0xFF); \
  104013. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104014. MA_OUTW(gpio_i2c3_pad_sck_in_REG_ADDR,_ezchip_macro_read_value_); \
  104015. }
  104016. #define SET_GPIO_i2c3_pad_sda_in(gpio) { \
  104017. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c3_pad_sda_in_REG_ADDR); \
  104018. _ezchip_macro_read_value_ &= ~(0xFF); \
  104019. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104020. MA_OUTW(gpio_i2c3_pad_sda_in_REG_ADDR,_ezchip_macro_read_value_); \
  104021. }
  104022. #define SET_GPIO_i2srx_bclk_in(gpio) { \
  104023. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2srx_bclk_in_REG_ADDR); \
  104024. _ezchip_macro_read_value_ &= ~(0xFF); \
  104025. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104026. MA_OUTW(gpio_i2srx_bclk_in_REG_ADDR,_ezchip_macro_read_value_); \
  104027. }
  104028. #define SET_GPIO_i2srx_lrck_in(gpio) { \
  104029. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2srx_lrck_in_REG_ADDR); \
  104030. _ezchip_macro_read_value_ &= ~(0xFF); \
  104031. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104032. MA_OUTW(gpio_i2srx_lrck_in_REG_ADDR,_ezchip_macro_read_value_); \
  104033. }
  104034. #define SET_GPIO_i2srx_sdin_bit0(gpio) { \
  104035. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2srx_sdin_bit0_REG_ADDR); \
  104036. _ezchip_macro_read_value_ &= ~(0xFF); \
  104037. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104038. MA_OUTW(gpio_i2srx_sdin_bit0_REG_ADDR,_ezchip_macro_read_value_); \
  104039. }
  104040. #define SET_GPIO_i2srx_sdin_bit1(gpio) { \
  104041. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2srx_sdin_bit1_REG_ADDR); \
  104042. _ezchip_macro_read_value_ &= ~(0xFF); \
  104043. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104044. MA_OUTW(gpio_i2srx_sdin_bit1_REG_ADDR,_ezchip_macro_read_value_); \
  104045. }
  104046. #define SET_GPIO_i2srx_sdin_bit2(gpio) { \
  104047. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2srx_sdin_bit2_REG_ADDR); \
  104048. _ezchip_macro_read_value_ &= ~(0xFF); \
  104049. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104050. MA_OUTW(gpio_i2srx_sdin_bit2_REG_ADDR,_ezchip_macro_read_value_); \
  104051. }
  104052. #define SET_GPIO_i2stx_bclk_in(gpio) { \
  104053. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2stx_bclk_in_REG_ADDR); \
  104054. _ezchip_macro_read_value_ &= ~(0xFF); \
  104055. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104056. MA_OUTW(gpio_i2stx_bclk_in_REG_ADDR,_ezchip_macro_read_value_); \
  104057. }
  104058. #define SET_GPIO_i2stx_lrck_in(gpio) { \
  104059. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2stx_lrck_in_REG_ADDR); \
  104060. _ezchip_macro_read_value_ &= ~(0xFF); \
  104061. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104062. MA_OUTW(gpio_i2stx_lrck_in_REG_ADDR,_ezchip_macro_read_value_); \
  104063. }
  104064. #define SET_GPIO_sdio0_pad_card_detect_n(gpio) { \
  104065. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_card_detect_n_REG_ADDR); \
  104066. _ezchip_macro_read_value_ &= ~(0xFF); \
  104067. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104068. MA_OUTW(gpio_sdio0_pad_card_detect_n_REG_ADDR,_ezchip_macro_read_value_); \
  104069. }
  104070. #define SET_GPIO_sdio0_pad_card_write_prt(gpio) { \
  104071. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_card_write_prt_REG_ADDR); \
  104072. _ezchip_macro_read_value_ &= ~(0xFF); \
  104073. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104074. MA_OUTW(gpio_sdio0_pad_card_write_prt_REG_ADDR,_ezchip_macro_read_value_); \
  104075. }
  104076. #define SET_GPIO_sdio0_pad_ccmd_in(gpio) { \
  104077. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_ccmd_in_REG_ADDR); \
  104078. _ezchip_macro_read_value_ &= ~(0xFF); \
  104079. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104080. MA_OUTW(gpio_sdio0_pad_ccmd_in_REG_ADDR,_ezchip_macro_read_value_); \
  104081. }
  104082. #define SET_GPIO_sdio0_pad_cdata_in_bit0(gpio) { \
  104083. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit0_REG_ADDR); \
  104084. _ezchip_macro_read_value_ &= ~(0xFF); \
  104085. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104086. MA_OUTW(gpio_sdio0_pad_cdata_in_bit0_REG_ADDR,_ezchip_macro_read_value_); \
  104087. }
  104088. #define SET_GPIO_sdio0_pad_cdata_in_bit1(gpio) { \
  104089. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit1_REG_ADDR); \
  104090. _ezchip_macro_read_value_ &= ~(0xFF); \
  104091. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104092. MA_OUTW(gpio_sdio0_pad_cdata_in_bit1_REG_ADDR,_ezchip_macro_read_value_); \
  104093. }
  104094. #define SET_GPIO_sdio0_pad_cdata_in_bit2(gpio) { \
  104095. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit2_REG_ADDR); \
  104096. _ezchip_macro_read_value_ &= ~(0xFF); \
  104097. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104098. MA_OUTW(gpio_sdio0_pad_cdata_in_bit2_REG_ADDR,_ezchip_macro_read_value_); \
  104099. }
  104100. #define SET_GPIO_sdio0_pad_cdata_in_bit3(gpio) { \
  104101. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit3_REG_ADDR); \
  104102. _ezchip_macro_read_value_ &= ~(0xFF); \
  104103. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104104. MA_OUTW(gpio_sdio0_pad_cdata_in_bit3_REG_ADDR,_ezchip_macro_read_value_); \
  104105. }
  104106. #define SET_GPIO_sdio0_pad_cdata_in_bit4(gpio) { \
  104107. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit4_REG_ADDR); \
  104108. _ezchip_macro_read_value_ &= ~(0xFF); \
  104109. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104110. MA_OUTW(gpio_sdio0_pad_cdata_in_bit4_REG_ADDR,_ezchip_macro_read_value_); \
  104111. }
  104112. #define SET_GPIO_sdio0_pad_cdata_in_bit5(gpio) { \
  104113. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit5_REG_ADDR); \
  104114. _ezchip_macro_read_value_ &= ~(0xFF); \
  104115. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104116. MA_OUTW(gpio_sdio0_pad_cdata_in_bit5_REG_ADDR,_ezchip_macro_read_value_); \
  104117. }
  104118. #define SET_GPIO_sdio0_pad_cdata_in_bit6(gpio) { \
  104119. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit6_REG_ADDR); \
  104120. _ezchip_macro_read_value_ &= ~(0xFF); \
  104121. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104122. MA_OUTW(gpio_sdio0_pad_cdata_in_bit6_REG_ADDR,_ezchip_macro_read_value_); \
  104123. }
  104124. #define SET_GPIO_sdio0_pad_cdata_in_bit7(gpio) { \
  104125. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit7_REG_ADDR); \
  104126. _ezchip_macro_read_value_ &= ~(0xFF); \
  104127. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104128. MA_OUTW(gpio_sdio0_pad_cdata_in_bit7_REG_ADDR,_ezchip_macro_read_value_); \
  104129. }
  104130. #define SET_GPIO_sdio1_pad_card_detect_n(gpio) { \
  104131. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_card_detect_n_REG_ADDR); \
  104132. _ezchip_macro_read_value_ &= ~(0xFF); \
  104133. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104134. MA_OUTW(gpio_sdio1_pad_card_detect_n_REG_ADDR,_ezchip_macro_read_value_); \
  104135. }
  104136. #define SET_GPIO_sdio1_pad_card_write_prt(gpio) { \
  104137. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_card_write_prt_REG_ADDR); \
  104138. _ezchip_macro_read_value_ &= ~(0xFF); \
  104139. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104140. MA_OUTW(gpio_sdio1_pad_card_write_prt_REG_ADDR,_ezchip_macro_read_value_); \
  104141. }
  104142. #define SET_GPIO_sdio1_pad_ccmd_in(gpio) { \
  104143. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_ccmd_in_REG_ADDR); \
  104144. _ezchip_macro_read_value_ &= ~(0xFF); \
  104145. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104146. MA_OUTW(gpio_sdio1_pad_ccmd_in_REG_ADDR,_ezchip_macro_read_value_); \
  104147. }
  104148. #define SET_GPIO_sdio1_pad_cdata_in_bit0(gpio) { \
  104149. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit0_REG_ADDR); \
  104150. _ezchip_macro_read_value_ &= ~(0xFF); \
  104151. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104152. MA_OUTW(gpio_sdio1_pad_cdata_in_bit0_REG_ADDR,_ezchip_macro_read_value_); \
  104153. }
  104154. #define SET_GPIO_sdio1_pad_cdata_in_bit1(gpio) { \
  104155. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit1_REG_ADDR); \
  104156. _ezchip_macro_read_value_ &= ~(0xFF); \
  104157. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104158. MA_OUTW(gpio_sdio1_pad_cdata_in_bit1_REG_ADDR,_ezchip_macro_read_value_); \
  104159. }
  104160. #define SET_GPIO_sdio1_pad_cdata_in_bit2(gpio) { \
  104161. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit2_REG_ADDR); \
  104162. _ezchip_macro_read_value_ &= ~(0xFF); \
  104163. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104164. MA_OUTW(gpio_sdio1_pad_cdata_in_bit2_REG_ADDR,_ezchip_macro_read_value_); \
  104165. }
  104166. #define SET_GPIO_sdio1_pad_cdata_in_bit3(gpio) { \
  104167. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit3_REG_ADDR); \
  104168. _ezchip_macro_read_value_ &= ~(0xFF); \
  104169. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104170. MA_OUTW(gpio_sdio1_pad_cdata_in_bit3_REG_ADDR,_ezchip_macro_read_value_); \
  104171. }
  104172. #define SET_GPIO_sdio1_pad_cdata_in_bit4(gpio) { \
  104173. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit4_REG_ADDR); \
  104174. _ezchip_macro_read_value_ &= ~(0xFF); \
  104175. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104176. MA_OUTW(gpio_sdio1_pad_cdata_in_bit4_REG_ADDR,_ezchip_macro_read_value_); \
  104177. }
  104178. #define SET_GPIO_sdio1_pad_cdata_in_bit5(gpio) { \
  104179. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit5_REG_ADDR); \
  104180. _ezchip_macro_read_value_ &= ~(0xFF); \
  104181. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104182. MA_OUTW(gpio_sdio1_pad_cdata_in_bit5_REG_ADDR,_ezchip_macro_read_value_); \
  104183. }
  104184. #define SET_GPIO_sdio1_pad_cdata_in_bit6(gpio) { \
  104185. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit6_REG_ADDR); \
  104186. _ezchip_macro_read_value_ &= ~(0xFF); \
  104187. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104188. MA_OUTW(gpio_sdio1_pad_cdata_in_bit6_REG_ADDR,_ezchip_macro_read_value_); \
  104189. }
  104190. #define SET_GPIO_sdio1_pad_cdata_in_bit7(gpio) { \
  104191. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit7_REG_ADDR); \
  104192. _ezchip_macro_read_value_ &= ~(0xFF); \
  104193. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104194. MA_OUTW(gpio_sdio1_pad_cdata_in_bit7_REG_ADDR,_ezchip_macro_read_value_); \
  104195. }
  104196. #define SET_GPIO_spdif_rx_sdin(gpio) { \
  104197. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spdif_rx_sdin_REG_ADDR); \
  104198. _ezchip_macro_read_value_ &= ~(0xFF); \
  104199. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104200. MA_OUTW(gpio_spdif_rx_sdin_REG_ADDR,_ezchip_macro_read_value_); \
  104201. }
  104202. #define SET_GPIO_spi0_pad_rxd(gpio) { \
  104203. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi0_pad_rxd_REG_ADDR); \
  104204. _ezchip_macro_read_value_ &= ~(0xFF); \
  104205. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104206. MA_OUTW(gpio_spi0_pad_rxd_REG_ADDR,_ezchip_macro_read_value_); \
  104207. }
  104208. #define SET_GPIO_spi0_pad_ss_in_n(gpio) { \
  104209. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi0_pad_ss_in_n_REG_ADDR); \
  104210. _ezchip_macro_read_value_ &= ~(0xFF); \
  104211. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104212. MA_OUTW(gpio_spi0_pad_ss_in_n_REG_ADDR,_ezchip_macro_read_value_); \
  104213. }
  104214. #define SET_GPIO_spi1_pad_rxd(gpio) { \
  104215. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi1_pad_rxd_REG_ADDR); \
  104216. _ezchip_macro_read_value_ &= ~(0xFF); \
  104217. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104218. MA_OUTW(gpio_spi1_pad_rxd_REG_ADDR,_ezchip_macro_read_value_); \
  104219. }
  104220. #define SET_GPIO_spi1_pad_ss_in_n(gpio) { \
  104221. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi1_pad_ss_in_n_REG_ADDR); \
  104222. _ezchip_macro_read_value_ &= ~(0xFF); \
  104223. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104224. MA_OUTW(gpio_spi1_pad_ss_in_n_REG_ADDR,_ezchip_macro_read_value_); \
  104225. }
  104226. #define SET_GPIO_spi2_pad_rxd(gpio) { \
  104227. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2_pad_rxd_REG_ADDR); \
  104228. _ezchip_macro_read_value_ &= ~(0xFF); \
  104229. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104230. MA_OUTW(gpio_spi2_pad_rxd_REG_ADDR,_ezchip_macro_read_value_); \
  104231. }
  104232. #define SET_GPIO_spi2_pad_ss_in_n(gpio) { \
  104233. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2_pad_ss_in_n_REG_ADDR); \
  104234. _ezchip_macro_read_value_ &= ~(0xFF); \
  104235. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104236. MA_OUTW(gpio_spi2_pad_ss_in_n_REG_ADDR,_ezchip_macro_read_value_); \
  104237. }
  104238. #define SET_GPIO_spi2ahb_pad_rxd_bit0(gpio) { \
  104239. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_pad_rxd_bit0_REG_ADDR); \
  104240. _ezchip_macro_read_value_ &= ~(0xFF); \
  104241. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104242. MA_OUTW(gpio_spi2ahb_pad_rxd_bit0_REG_ADDR,_ezchip_macro_read_value_); \
  104243. }
  104244. #define SET_GPIO_spi2ahb_pad_rxd_bit1(gpio) { \
  104245. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_pad_rxd_bit1_REG_ADDR); \
  104246. _ezchip_macro_read_value_ &= ~(0xFF); \
  104247. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104248. MA_OUTW(gpio_spi2ahb_pad_rxd_bit1_REG_ADDR,_ezchip_macro_read_value_); \
  104249. }
  104250. #define SET_GPIO_spi2ahb_pad_rxd_bit2(gpio) { \
  104251. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_pad_rxd_bit2_REG_ADDR); \
  104252. _ezchip_macro_read_value_ &= ~(0xFF); \
  104253. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104254. MA_OUTW(gpio_spi2ahb_pad_rxd_bit2_REG_ADDR,_ezchip_macro_read_value_); \
  104255. }
  104256. #define SET_GPIO_spi2ahb_pad_rxd_bit3(gpio) { \
  104257. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_pad_rxd_bit3_REG_ADDR); \
  104258. _ezchip_macro_read_value_ &= ~(0xFF); \
  104259. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104260. MA_OUTW(gpio_spi2ahb_pad_rxd_bit3_REG_ADDR,_ezchip_macro_read_value_); \
  104261. }
  104262. #define SET_GPIO_spi2ahb_pad_ss_n(gpio) { \
  104263. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_pad_ss_n_REG_ADDR); \
  104264. _ezchip_macro_read_value_ &= ~(0xFF); \
  104265. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104266. MA_OUTW(gpio_spi2ahb_pad_ss_n_REG_ADDR,_ezchip_macro_read_value_); \
  104267. }
  104268. #define SET_GPIO_spi2ahb_slv_sclkin(gpio) { \
  104269. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_slv_sclkin_REG_ADDR); \
  104270. _ezchip_macro_read_value_ &= ~(0xFF); \
  104271. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104272. MA_OUTW(gpio_spi2ahb_slv_sclkin_REG_ADDR,_ezchip_macro_read_value_); \
  104273. }
  104274. #define SET_GPIO_spi3_pad_rxd(gpio) { \
  104275. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi3_pad_rxd_REG_ADDR); \
  104276. _ezchip_macro_read_value_ &= ~(0xFF); \
  104277. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104278. MA_OUTW(gpio_spi3_pad_rxd_REG_ADDR,_ezchip_macro_read_value_); \
  104279. }
  104280. #define SET_GPIO_spi3_pad_ss_in_n(gpio) { \
  104281. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi3_pad_ss_in_n_REG_ADDR); \
  104282. _ezchip_macro_read_value_ &= ~(0xFF); \
  104283. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104284. MA_OUTW(gpio_spi3_pad_ss_in_n_REG_ADDR,_ezchip_macro_read_value_); \
  104285. }
  104286. #define SET_GPIO_uart0_pad_ctsn(gpio) { \
  104287. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart0_pad_ctsn_REG_ADDR); \
  104288. _ezchip_macro_read_value_ &= ~(0xFF); \
  104289. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104290. MA_OUTW(gpio_uart0_pad_ctsn_REG_ADDR,_ezchip_macro_read_value_); \
  104291. }
  104292. #define SET_GPIO_uart0_pad_dcdn(gpio) { \
  104293. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart0_pad_dcdn_REG_ADDR); \
  104294. _ezchip_macro_read_value_ &= ~(0xFF); \
  104295. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104296. MA_OUTW(gpio_uart0_pad_dcdn_REG_ADDR,_ezchip_macro_read_value_); \
  104297. }
  104298. #define SET_GPIO_uart0_pad_dsrn(gpio) { \
  104299. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart0_pad_dsrn_REG_ADDR); \
  104300. _ezchip_macro_read_value_ &= ~(0xFF); \
  104301. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104302. MA_OUTW(gpio_uart0_pad_dsrn_REG_ADDR,_ezchip_macro_read_value_); \
  104303. }
  104304. #define SET_GPIO_uart0_pad_rin(gpio) { \
  104305. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart0_pad_rin_REG_ADDR); \
  104306. _ezchip_macro_read_value_ &= ~(0xFF); \
  104307. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104308. MA_OUTW(gpio_uart0_pad_rin_REG_ADDR,_ezchip_macro_read_value_); \
  104309. }
  104310. #define SET_GPIO_uart0_pad_sin(gpio) { \
  104311. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart0_pad_sin_REG_ADDR); \
  104312. _ezchip_macro_read_value_ &= ~(0xFF); \
  104313. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104314. MA_OUTW(gpio_uart0_pad_sin_REG_ADDR,_ezchip_macro_read_value_); \
  104315. }
  104316. #define SET_GPIO_uart1_pad_sin(gpio) { \
  104317. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart1_pad_sin_REG_ADDR); \
  104318. _ezchip_macro_read_value_ &= ~(0xFF); \
  104319. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104320. MA_OUTW(gpio_uart1_pad_sin_REG_ADDR,_ezchip_macro_read_value_); \
  104321. }
  104322. #define SET_GPIO_uart2_pad_cts_n(gpio) { \
  104323. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart2_pad_cts_n_REG_ADDR); \
  104324. _ezchip_macro_read_value_ &= ~(0xFF); \
  104325. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104326. MA_OUTW(gpio_uart2_pad_cts_n_REG_ADDR,_ezchip_macro_read_value_); \
  104327. }
  104328. #define SET_GPIO_uart2_pad_dcd_n(gpio) { \
  104329. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart2_pad_dcd_n_REG_ADDR); \
  104330. _ezchip_macro_read_value_ &= ~(0xFF); \
  104331. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104332. MA_OUTW(gpio_uart2_pad_dcd_n_REG_ADDR,_ezchip_macro_read_value_); \
  104333. }
  104334. #define SET_GPIO_uart2_pad_dsr_n(gpio) { \
  104335. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart2_pad_dsr_n_REG_ADDR); \
  104336. _ezchip_macro_read_value_ &= ~(0xFF); \
  104337. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104338. MA_OUTW(gpio_uart2_pad_dsr_n_REG_ADDR,_ezchip_macro_read_value_); \
  104339. }
  104340. #define SET_GPIO_uart2_pad_ri_n(gpio) { \
  104341. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart2_pad_ri_n_REG_ADDR); \
  104342. _ezchip_macro_read_value_ &= ~(0xFF); \
  104343. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104344. MA_OUTW(gpio_uart2_pad_ri_n_REG_ADDR,_ezchip_macro_read_value_); \
  104345. }
  104346. #define SET_GPIO_uart2_pad_sin(gpio) { \
  104347. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart2_pad_sin_REG_ADDR); \
  104348. _ezchip_macro_read_value_ &= ~(0xFF); \
  104349. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104350. MA_OUTW(gpio_uart2_pad_sin_REG_ADDR,_ezchip_macro_read_value_); \
  104351. }
  104352. #define SET_GPIO_uart3_pad_sin(gpio) { \
  104353. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart3_pad_sin_REG_ADDR); \
  104354. _ezchip_macro_read_value_ &= ~(0xFF); \
  104355. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104356. MA_OUTW(gpio_uart3_pad_sin_REG_ADDR,_ezchip_macro_read_value_); \
  104357. }
  104358. #define SET_GPIO_usb_over_current(gpio) { \
  104359. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_usb_over_current_REG_ADDR); \
  104360. _ezchip_macro_read_value_ &= ~(0xFF); \
  104361. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104362. MA_OUTW(gpio_usb_over_current_REG_ADDR,_ezchip_macro_read_value_); \
  104363. }
  104364. #endif //_EZGPIO_FULLMUX_MACRO_H_