reset-uniphier.c 14 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422423424425426427428429430431432433434435436437438439440441442443444445446447448449450451452453454455456457458459460461462463464465466467468469470471472473474475476477478479480481482483484485486487488489490491492493494495496497
  1. // SPDX-License-Identifier: GPL-2.0-or-later
  2. /*
  3. * Copyright (C) 2016 Socionext Inc.
  4. * Author: Masahiro Yamada <yamada.masahiro@socionext.com>
  5. */
  6. #include <linux/mfd/syscon.h>
  7. #include <linux/module.h>
  8. #include <linux/of.h>
  9. #include <linux/of_device.h>
  10. #include <linux/platform_device.h>
  11. #include <linux/regmap.h>
  12. #include <linux/reset-controller.h>
  13. struct uniphier_reset_data {
  14. unsigned int id;
  15. unsigned int reg;
  16. unsigned int bit;
  17. unsigned int flags;
  18. #define UNIPHIER_RESET_ACTIVE_LOW BIT(0)
  19. };
  20. #define UNIPHIER_RESET_ID_END (unsigned int)(-1)
  21. #define UNIPHIER_RESET_END \
  22. { .id = UNIPHIER_RESET_ID_END }
  23. #define UNIPHIER_RESET(_id, _reg, _bit) \
  24. { \
  25. .id = (_id), \
  26. .reg = (_reg), \
  27. .bit = (_bit), \
  28. }
  29. #define UNIPHIER_RESETX(_id, _reg, _bit) \
  30. { \
  31. .id = (_id), \
  32. .reg = (_reg), \
  33. .bit = (_bit), \
  34. .flags = UNIPHIER_RESET_ACTIVE_LOW, \
  35. }
  36. /* System reset data */
  37. static const struct uniphier_reset_data uniphier_ld4_sys_reset_data[] = {
  38. UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
  39. UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (Ether, HSC, MIO) */
  40. UNIPHIER_RESET_END,
  41. };
  42. static const struct uniphier_reset_data uniphier_pro4_sys_reset_data[] = {
  43. UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
  44. UNIPHIER_RESETX(6, 0x2000, 12), /* Ether */
  45. UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (HSC, MIO, RLE) */
  46. UNIPHIER_RESETX(12, 0x2000, 6), /* GIO (Ether, SATA, USB3) */
  47. UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
  48. UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
  49. UNIPHIER_RESETX(28, 0x2000, 18), /* SATA0 */
  50. UNIPHIER_RESETX(29, 0x2004, 18), /* SATA1 */
  51. UNIPHIER_RESETX(30, 0x2000, 19), /* SATA-PHY */
  52. UNIPHIER_RESETX(40, 0x2000, 13), /* AIO */
  53. UNIPHIER_RESET_END,
  54. };
  55. static const struct uniphier_reset_data uniphier_pro5_sys_reset_data[] = {
  56. UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
  57. UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (HSC) */
  58. UNIPHIER_RESETX(12, 0x2000, 6), /* GIO (PCIe, USB3) */
  59. UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
  60. UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
  61. UNIPHIER_RESETX(24, 0x2008, 2), /* PCIe */
  62. UNIPHIER_RESETX(40, 0x2000, 13), /* AIO */
  63. UNIPHIER_RESET_END,
  64. };
  65. static const struct uniphier_reset_data uniphier_pxs2_sys_reset_data[] = {
  66. UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
  67. UNIPHIER_RESETX(6, 0x2000, 12), /* Ether */
  68. UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (HSC, RLE) */
  69. UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
  70. UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
  71. UNIPHIER_RESETX(16, 0x2014, 4), /* USB30-PHY0 */
  72. UNIPHIER_RESETX(17, 0x2014, 0), /* USB30-PHY1 */
  73. UNIPHIER_RESETX(18, 0x2014, 2), /* USB30-PHY2 */
  74. UNIPHIER_RESETX(20, 0x2014, 5), /* USB31-PHY0 */
  75. UNIPHIER_RESETX(21, 0x2014, 1), /* USB31-PHY1 */
  76. UNIPHIER_RESETX(28, 0x2014, 12), /* SATA */
  77. UNIPHIER_RESET(30, 0x2014, 8), /* SATA-PHY (active high) */
  78. UNIPHIER_RESETX(40, 0x2000, 13), /* AIO */
  79. UNIPHIER_RESET_END,
  80. };
  81. static const struct uniphier_reset_data uniphier_ld11_sys_reset_data[] = {
  82. UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
  83. UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
  84. UNIPHIER_RESETX(6, 0x200c, 6), /* Ether */
  85. UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC (HSC, MIO) */
  86. UNIPHIER_RESETX(9, 0x200c, 9), /* HSC */
  87. UNIPHIER_RESETX(40, 0x2008, 0), /* AIO */
  88. UNIPHIER_RESETX(41, 0x2008, 1), /* EVEA */
  89. UNIPHIER_RESETX(42, 0x2010, 2), /* EXIV */
  90. UNIPHIER_RESET_END,
  91. };
  92. static const struct uniphier_reset_data uniphier_ld20_sys_reset_data[] = {
  93. UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
  94. UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
  95. UNIPHIER_RESETX(6, 0x200c, 6), /* Ether */
  96. UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC (HSC) */
  97. UNIPHIER_RESETX(9, 0x200c, 9), /* HSC */
  98. UNIPHIER_RESETX(14, 0x200c, 5), /* USB30 */
  99. UNIPHIER_RESETX(16, 0x200c, 12), /* USB30-PHY0 */
  100. UNIPHIER_RESETX(17, 0x200c, 13), /* USB30-PHY1 */
  101. UNIPHIER_RESETX(18, 0x200c, 14), /* USB30-PHY2 */
  102. UNIPHIER_RESETX(19, 0x200c, 15), /* USB30-PHY3 */
  103. UNIPHIER_RESETX(24, 0x200c, 4), /* PCIe */
  104. UNIPHIER_RESETX(40, 0x2008, 0), /* AIO */
  105. UNIPHIER_RESETX(41, 0x2008, 1), /* EVEA */
  106. UNIPHIER_RESETX(42, 0x2010, 2), /* EXIV */
  107. UNIPHIER_RESET_END,
  108. };
  109. static const struct uniphier_reset_data uniphier_pxs3_sys_reset_data[] = {
  110. UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
  111. UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
  112. UNIPHIER_RESETX(6, 0x200c, 9), /* Ether0 */
  113. UNIPHIER_RESETX(7, 0x200c, 10), /* Ether1 */
  114. UNIPHIER_RESETX(8, 0x200c, 12), /* STDMAC */
  115. UNIPHIER_RESETX(12, 0x200c, 4), /* USB30 link */
  116. UNIPHIER_RESETX(13, 0x200c, 5), /* USB31 link */
  117. UNIPHIER_RESETX(16, 0x200c, 16), /* USB30-PHY0 */
  118. UNIPHIER_RESETX(17, 0x200c, 18), /* USB30-PHY1 */
  119. UNIPHIER_RESETX(18, 0x200c, 20), /* USB30-PHY2 */
  120. UNIPHIER_RESETX(20, 0x200c, 17), /* USB31-PHY0 */
  121. UNIPHIER_RESETX(21, 0x200c, 19), /* USB31-PHY1 */
  122. UNIPHIER_RESETX(24, 0x200c, 3), /* PCIe */
  123. UNIPHIER_RESETX(28, 0x200c, 7), /* SATA0 */
  124. UNIPHIER_RESETX(29, 0x200c, 8), /* SATA1 */
  125. UNIPHIER_RESETX(30, 0x200c, 21), /* SATA-PHY */
  126. UNIPHIER_RESET_END,
  127. };
  128. /* Media I/O reset data */
  129. #define UNIPHIER_MIO_RESET_SD(id, ch) \
  130. UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 0)
  131. #define UNIPHIER_MIO_RESET_SD_BRIDGE(id, ch) \
  132. UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 26)
  133. #define UNIPHIER_MIO_RESET_EMMC_HW_RESET(id, ch) \
  134. UNIPHIER_RESETX((id), 0x80 + 0x200 * (ch), 0)
  135. #define UNIPHIER_MIO_RESET_USB2(id, ch) \
  136. UNIPHIER_RESETX((id), 0x114 + 0x200 * (ch), 0)
  137. #define UNIPHIER_MIO_RESET_USB2_BRIDGE(id, ch) \
  138. UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 24)
  139. #define UNIPHIER_MIO_RESET_DMAC(id) \
  140. UNIPHIER_RESETX((id), 0x110, 17)
  141. static const struct uniphier_reset_data uniphier_ld4_mio_reset_data[] = {
  142. UNIPHIER_MIO_RESET_SD(0, 0),
  143. UNIPHIER_MIO_RESET_SD(1, 1),
  144. UNIPHIER_MIO_RESET_SD(2, 2),
  145. UNIPHIER_MIO_RESET_SD_BRIDGE(3, 0),
  146. UNIPHIER_MIO_RESET_SD_BRIDGE(4, 1),
  147. UNIPHIER_MIO_RESET_SD_BRIDGE(5, 2),
  148. UNIPHIER_MIO_RESET_EMMC_HW_RESET(6, 1),
  149. UNIPHIER_MIO_RESET_DMAC(7),
  150. UNIPHIER_MIO_RESET_USB2(8, 0),
  151. UNIPHIER_MIO_RESET_USB2(9, 1),
  152. UNIPHIER_MIO_RESET_USB2(10, 2),
  153. UNIPHIER_MIO_RESET_USB2_BRIDGE(12, 0),
  154. UNIPHIER_MIO_RESET_USB2_BRIDGE(13, 1),
  155. UNIPHIER_MIO_RESET_USB2_BRIDGE(14, 2),
  156. UNIPHIER_RESET_END,
  157. };
  158. static const struct uniphier_reset_data uniphier_pro5_sd_reset_data[] = {
  159. UNIPHIER_MIO_RESET_SD(0, 0),
  160. UNIPHIER_MIO_RESET_SD(1, 1),
  161. UNIPHIER_MIO_RESET_EMMC_HW_RESET(6, 1),
  162. UNIPHIER_RESET_END,
  163. };
  164. /* Peripheral reset data */
  165. #define UNIPHIER_PERI_RESET_UART(id, ch) \
  166. UNIPHIER_RESETX((id), 0x114, 19 + (ch))
  167. #define UNIPHIER_PERI_RESET_I2C(id, ch) \
  168. UNIPHIER_RESETX((id), 0x114, 5 + (ch))
  169. #define UNIPHIER_PERI_RESET_FI2C(id, ch) \
  170. UNIPHIER_RESETX((id), 0x114, 24 + (ch))
  171. #define UNIPHIER_PERI_RESET_SCSSI(id, ch) \
  172. UNIPHIER_RESETX((id), 0x110, 17 + (ch))
  173. #define UNIPHIER_PERI_RESET_MCSSI(id) \
  174. UNIPHIER_RESETX((id), 0x114, 14)
  175. static const struct uniphier_reset_data uniphier_ld4_peri_reset_data[] = {
  176. UNIPHIER_PERI_RESET_UART(0, 0),
  177. UNIPHIER_PERI_RESET_UART(1, 1),
  178. UNIPHIER_PERI_RESET_UART(2, 2),
  179. UNIPHIER_PERI_RESET_UART(3, 3),
  180. UNIPHIER_PERI_RESET_I2C(4, 0),
  181. UNIPHIER_PERI_RESET_I2C(5, 1),
  182. UNIPHIER_PERI_RESET_I2C(6, 2),
  183. UNIPHIER_PERI_RESET_I2C(7, 3),
  184. UNIPHIER_PERI_RESET_I2C(8, 4),
  185. UNIPHIER_PERI_RESET_SCSSI(11, 0),
  186. UNIPHIER_RESET_END,
  187. };
  188. static const struct uniphier_reset_data uniphier_pro4_peri_reset_data[] = {
  189. UNIPHIER_PERI_RESET_UART(0, 0),
  190. UNIPHIER_PERI_RESET_UART(1, 1),
  191. UNIPHIER_PERI_RESET_UART(2, 2),
  192. UNIPHIER_PERI_RESET_UART(3, 3),
  193. UNIPHIER_PERI_RESET_FI2C(4, 0),
  194. UNIPHIER_PERI_RESET_FI2C(5, 1),
  195. UNIPHIER_PERI_RESET_FI2C(6, 2),
  196. UNIPHIER_PERI_RESET_FI2C(7, 3),
  197. UNIPHIER_PERI_RESET_FI2C(8, 4),
  198. UNIPHIER_PERI_RESET_FI2C(9, 5),
  199. UNIPHIER_PERI_RESET_FI2C(10, 6),
  200. UNIPHIER_PERI_RESET_SCSSI(11, 0),
  201. UNIPHIER_PERI_RESET_SCSSI(12, 1),
  202. UNIPHIER_PERI_RESET_SCSSI(13, 2),
  203. UNIPHIER_PERI_RESET_SCSSI(14, 3),
  204. UNIPHIER_PERI_RESET_MCSSI(15),
  205. UNIPHIER_RESET_END,
  206. };
  207. /* Analog signal amplifiers reset data */
  208. static const struct uniphier_reset_data uniphier_ld11_adamv_reset_data[] = {
  209. UNIPHIER_RESETX(0, 0x10, 6), /* EVEA */
  210. UNIPHIER_RESET_END,
  211. };
  212. /* core implementaton */
  213. struct uniphier_reset_priv {
  214. struct reset_controller_dev rcdev;
  215. struct device *dev;
  216. struct regmap *regmap;
  217. const struct uniphier_reset_data *data;
  218. };
  219. #define to_uniphier_reset_priv(_rcdev) \
  220. container_of(_rcdev, struct uniphier_reset_priv, rcdev)
  221. static int uniphier_reset_update(struct reset_controller_dev *rcdev,
  222. unsigned long id, int assert)
  223. {
  224. struct uniphier_reset_priv *priv = to_uniphier_reset_priv(rcdev);
  225. const struct uniphier_reset_data *p;
  226. for (p = priv->data; p->id != UNIPHIER_RESET_ID_END; p++) {
  227. unsigned int mask, val;
  228. if (p->id != id)
  229. continue;
  230. mask = BIT(p->bit);
  231. if (assert)
  232. val = mask;
  233. else
  234. val = ~mask;
  235. if (p->flags & UNIPHIER_RESET_ACTIVE_LOW)
  236. val = ~val;
  237. return regmap_write_bits(priv->regmap, p->reg, mask, val);
  238. }
  239. dev_err(priv->dev, "reset_id=%lu was not handled\n", id);
  240. return -EINVAL;
  241. }
  242. static int uniphier_reset_assert(struct reset_controller_dev *rcdev,
  243. unsigned long id)
  244. {
  245. return uniphier_reset_update(rcdev, id, 1);
  246. }
  247. static int uniphier_reset_deassert(struct reset_controller_dev *rcdev,
  248. unsigned long id)
  249. {
  250. return uniphier_reset_update(rcdev, id, 0);
  251. }
  252. static int uniphier_reset_status(struct reset_controller_dev *rcdev,
  253. unsigned long id)
  254. {
  255. struct uniphier_reset_priv *priv = to_uniphier_reset_priv(rcdev);
  256. const struct uniphier_reset_data *p;
  257. for (p = priv->data; p->id != UNIPHIER_RESET_ID_END; p++) {
  258. unsigned int val;
  259. int ret, asserted;
  260. if (p->id != id)
  261. continue;
  262. ret = regmap_read(priv->regmap, p->reg, &val);
  263. if (ret)
  264. return ret;
  265. asserted = !!(val & BIT(p->bit));
  266. if (p->flags & UNIPHIER_RESET_ACTIVE_LOW)
  267. asserted = !asserted;
  268. return asserted;
  269. }
  270. dev_err(priv->dev, "reset_id=%lu was not found\n", id);
  271. return -EINVAL;
  272. }
  273. static const struct reset_control_ops uniphier_reset_ops = {
  274. .assert = uniphier_reset_assert,
  275. .deassert = uniphier_reset_deassert,
  276. .status = uniphier_reset_status,
  277. };
  278. static int uniphier_reset_probe(struct platform_device *pdev)
  279. {
  280. struct device *dev = &pdev->dev;
  281. struct uniphier_reset_priv *priv;
  282. const struct uniphier_reset_data *p, *data;
  283. struct regmap *regmap;
  284. struct device_node *parent;
  285. unsigned int nr_resets = 0;
  286. data = of_device_get_match_data(dev);
  287. if (WARN_ON(!data))
  288. return -EINVAL;
  289. parent = of_get_parent(dev->of_node); /* parent should be syscon node */
  290. regmap = syscon_node_to_regmap(parent);
  291. of_node_put(parent);
  292. if (IS_ERR(regmap)) {
  293. dev_err(dev, "failed to get regmap (error %ld)\n",
  294. PTR_ERR(regmap));
  295. return PTR_ERR(regmap);
  296. }
  297. priv = devm_kzalloc(dev, sizeof(*priv), GFP_KERNEL);
  298. if (!priv)
  299. return -ENOMEM;
  300. for (p = data; p->id != UNIPHIER_RESET_ID_END; p++)
  301. nr_resets = max(nr_resets, p->id + 1);
  302. priv->rcdev.ops = &uniphier_reset_ops;
  303. priv->rcdev.owner = dev->driver->owner;
  304. priv->rcdev.of_node = dev->of_node;
  305. priv->rcdev.nr_resets = nr_resets;
  306. priv->dev = dev;
  307. priv->regmap = regmap;
  308. priv->data = data;
  309. return devm_reset_controller_register(&pdev->dev, &priv->rcdev);
  310. }
  311. static const struct of_device_id uniphier_reset_match[] = {
  312. /* System reset */
  313. {
  314. .compatible = "socionext,uniphier-ld4-reset",
  315. .data = uniphier_ld4_sys_reset_data,
  316. },
  317. {
  318. .compatible = "socionext,uniphier-pro4-reset",
  319. .data = uniphier_pro4_sys_reset_data,
  320. },
  321. {
  322. .compatible = "socionext,uniphier-sld8-reset",
  323. .data = uniphier_ld4_sys_reset_data,
  324. },
  325. {
  326. .compatible = "socionext,uniphier-pro5-reset",
  327. .data = uniphier_pro5_sys_reset_data,
  328. },
  329. {
  330. .compatible = "socionext,uniphier-pxs2-reset",
  331. .data = uniphier_pxs2_sys_reset_data,
  332. },
  333. {
  334. .compatible = "socionext,uniphier-ld11-reset",
  335. .data = uniphier_ld11_sys_reset_data,
  336. },
  337. {
  338. .compatible = "socionext,uniphier-ld20-reset",
  339. .data = uniphier_ld20_sys_reset_data,
  340. },
  341. {
  342. .compatible = "socionext,uniphier-pxs3-reset",
  343. .data = uniphier_pxs3_sys_reset_data,
  344. },
  345. /* Media I/O reset, SD reset */
  346. {
  347. .compatible = "socionext,uniphier-ld4-mio-reset",
  348. .data = uniphier_ld4_mio_reset_data,
  349. },
  350. {
  351. .compatible = "socionext,uniphier-pro4-mio-reset",
  352. .data = uniphier_ld4_mio_reset_data,
  353. },
  354. {
  355. .compatible = "socionext,uniphier-sld8-mio-reset",
  356. .data = uniphier_ld4_mio_reset_data,
  357. },
  358. {
  359. .compatible = "socionext,uniphier-pro5-sd-reset",
  360. .data = uniphier_pro5_sd_reset_data,
  361. },
  362. {
  363. .compatible = "socionext,uniphier-pxs2-sd-reset",
  364. .data = uniphier_pro5_sd_reset_data,
  365. },
  366. {
  367. .compatible = "socionext,uniphier-ld11-mio-reset",
  368. .data = uniphier_ld4_mio_reset_data,
  369. },
  370. {
  371. .compatible = "socionext,uniphier-ld11-sd-reset",
  372. .data = uniphier_pro5_sd_reset_data,
  373. },
  374. {
  375. .compatible = "socionext,uniphier-ld20-sd-reset",
  376. .data = uniphier_pro5_sd_reset_data,
  377. },
  378. {
  379. .compatible = "socionext,uniphier-pxs3-sd-reset",
  380. .data = uniphier_pro5_sd_reset_data,
  381. },
  382. /* Peripheral reset */
  383. {
  384. .compatible = "socionext,uniphier-ld4-peri-reset",
  385. .data = uniphier_ld4_peri_reset_data,
  386. },
  387. {
  388. .compatible = "socionext,uniphier-pro4-peri-reset",
  389. .data = uniphier_pro4_peri_reset_data,
  390. },
  391. {
  392. .compatible = "socionext,uniphier-sld8-peri-reset",
  393. .data = uniphier_ld4_peri_reset_data,
  394. },
  395. {
  396. .compatible = "socionext,uniphier-pro5-peri-reset",
  397. .data = uniphier_pro4_peri_reset_data,
  398. },
  399. {
  400. .compatible = "socionext,uniphier-pxs2-peri-reset",
  401. .data = uniphier_pro4_peri_reset_data,
  402. },
  403. {
  404. .compatible = "socionext,uniphier-ld11-peri-reset",
  405. .data = uniphier_pro4_peri_reset_data,
  406. },
  407. {
  408. .compatible = "socionext,uniphier-ld20-peri-reset",
  409. .data = uniphier_pro4_peri_reset_data,
  410. },
  411. {
  412. .compatible = "socionext,uniphier-pxs3-peri-reset",
  413. .data = uniphier_pro4_peri_reset_data,
  414. },
  415. /* Analog signal amplifiers reset */
  416. {
  417. .compatible = "socionext,uniphier-ld11-adamv-reset",
  418. .data = uniphier_ld11_adamv_reset_data,
  419. },
  420. {
  421. .compatible = "socionext,uniphier-ld20-adamv-reset",
  422. .data = uniphier_ld11_adamv_reset_data,
  423. },
  424. { /* sentinel */ }
  425. };
  426. MODULE_DEVICE_TABLE(of, uniphier_reset_match);
  427. static struct platform_driver uniphier_reset_driver = {
  428. .probe = uniphier_reset_probe,
  429. .driver = {
  430. .name = "uniphier-reset",
  431. .of_match_table = uniphier_reset_match,
  432. },
  433. };
  434. module_platform_driver(uniphier_reset_driver);
  435. MODULE_AUTHOR("Masahiro Yamada <yamada.masahiro@socionext.com>");
  436. MODULE_DESCRIPTION("UniPhier Reset Controller Driver");
  437. MODULE_LICENSE("GPL");