amlogic,meson8b-clkc-reset.h 1.0 KB

123456789101112131415161718192021222324252627
  1. /*
  2. * Copyright (c) 2017 Martin Blumenstingl <martin.blumenstingl@googlemail.com>.
  3. *
  4. * SPDX-License-Identifier: (GPL-2.0+ OR MIT)
  5. */
  6. #ifndef _DT_BINDINGS_AMLOGIC_MESON8B_CLKC_RESET_H
  7. #define _DT_BINDINGS_AMLOGIC_MESON8B_CLKC_RESET_H
  8. #define CLKC_RESET_L2_CACHE_SOFT_RESET 0
  9. #define CLKC_RESET_AXI_64_TO_128_BRIDGE_A5_SOFT_RESET 1
  10. #define CLKC_RESET_SCU_SOFT_RESET 2
  11. #define CLKC_RESET_CPU0_SOFT_RESET 3
  12. #define CLKC_RESET_CPU1_SOFT_RESET 4
  13. #define CLKC_RESET_CPU2_SOFT_RESET 5
  14. #define CLKC_RESET_CPU3_SOFT_RESET 6
  15. #define CLKC_RESET_A5_GLOBAL_RESET 7
  16. #define CLKC_RESET_A5_AXI_SOFT_RESET 8
  17. #define CLKC_RESET_A5_ABP_SOFT_RESET 9
  18. #define CLKC_RESET_AXI_64_TO_128_BRIDGE_MMC_SOFT_RESET 10
  19. #define CLKC_RESET_VID_CLK_CNTL_SOFT_RESET 11
  20. #define CLKC_RESET_VID_DIVIDER_CNTL_SOFT_RESET_POST 12
  21. #define CLKC_RESET_VID_DIVIDER_CNTL_SOFT_RESET_PRE 13
  22. #define CLKC_RESET_VID_DIVIDER_CNTL_RESET_N_POST 14
  23. #define CLKC_RESET_VID_DIVIDER_CNTL_RESET_N_PRE 15
  24. #endif /* _DT_BINDINGS_AMLOGIC_MESON8B_CLKC_RESET_H */