qcom,gcc-msm8996.h 12 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359
  1. /* SPDX-License-Identifier: GPL-2.0-only */
  2. /*
  3. * Copyright (c) 2015, The Linux Foundation. All rights reserved.
  4. */
  5. #ifndef _DT_BINDINGS_CLK_MSM_GCC_8996_H
  6. #define _DT_BINDINGS_CLK_MSM_GCC_8996_H
  7. #define GPLL0_EARLY 0
  8. #define GPLL0 1
  9. #define GPLL1_EARLY 2
  10. #define GPLL1 3
  11. #define GPLL2_EARLY 4
  12. #define GPLL2 5
  13. #define GPLL3_EARLY 6
  14. #define GPLL3 7
  15. #define GPLL4_EARLY 8
  16. #define GPLL4 9
  17. #define SYSTEM_NOC_CLK_SRC 10
  18. #define CONFIG_NOC_CLK_SRC 11
  19. #define PERIPH_NOC_CLK_SRC 12
  20. #define MMSS_BIMC_GFX_CLK_SRC 13
  21. #define USB30_MASTER_CLK_SRC 14
  22. #define USB30_MOCK_UTMI_CLK_SRC 15
  23. #define USB3_PHY_AUX_CLK_SRC 16
  24. #define USB20_MASTER_CLK_SRC 17
  25. #define USB20_MOCK_UTMI_CLK_SRC 18
  26. #define SDCC1_APPS_CLK_SRC 19
  27. #define SDCC1_ICE_CORE_CLK_SRC 20
  28. #define SDCC2_APPS_CLK_SRC 21
  29. #define SDCC3_APPS_CLK_SRC 22
  30. #define SDCC4_APPS_CLK_SRC 23
  31. #define BLSP1_QUP1_SPI_APPS_CLK_SRC 24
  32. #define BLSP1_QUP1_I2C_APPS_CLK_SRC 25
  33. #define BLSP1_UART1_APPS_CLK_SRC 26
  34. #define BLSP1_QUP2_SPI_APPS_CLK_SRC 27
  35. #define BLSP1_QUP2_I2C_APPS_CLK_SRC 28
  36. #define BLSP1_UART2_APPS_CLK_SRC 29
  37. #define BLSP1_QUP3_SPI_APPS_CLK_SRC 30
  38. #define BLSP1_QUP3_I2C_APPS_CLK_SRC 31
  39. #define BLSP1_UART3_APPS_CLK_SRC 32
  40. #define BLSP1_QUP4_SPI_APPS_CLK_SRC 33
  41. #define BLSP1_QUP4_I2C_APPS_CLK_SRC 34
  42. #define BLSP1_UART4_APPS_CLK_SRC 35
  43. #define BLSP1_QUP5_SPI_APPS_CLK_SRC 36
  44. #define BLSP1_QUP5_I2C_APPS_CLK_SRC 37
  45. #define BLSP1_UART5_APPS_CLK_SRC 38
  46. #define BLSP1_QUP6_SPI_APPS_CLK_SRC 39
  47. #define BLSP1_QUP6_I2C_APPS_CLK_SRC 40
  48. #define BLSP1_UART6_APPS_CLK_SRC 41
  49. #define BLSP2_QUP1_SPI_APPS_CLK_SRC 42
  50. #define BLSP2_QUP1_I2C_APPS_CLK_SRC 43
  51. #define BLSP2_UART1_APPS_CLK_SRC 44
  52. #define BLSP2_QUP2_SPI_APPS_CLK_SRC 45
  53. #define BLSP2_QUP2_I2C_APPS_CLK_SRC 46
  54. #define BLSP2_UART2_APPS_CLK_SRC 47
  55. #define BLSP2_QUP3_SPI_APPS_CLK_SRC 48
  56. #define BLSP2_QUP3_I2C_APPS_CLK_SRC 49
  57. #define BLSP2_UART3_APPS_CLK_SRC 50
  58. #define BLSP2_QUP4_SPI_APPS_CLK_SRC 51
  59. #define BLSP2_QUP4_I2C_APPS_CLK_SRC 52
  60. #define BLSP2_UART4_APPS_CLK_SRC 53
  61. #define BLSP2_QUP5_SPI_APPS_CLK_SRC 54
  62. #define BLSP2_QUP5_I2C_APPS_CLK_SRC 55
  63. #define BLSP2_UART5_APPS_CLK_SRC 56
  64. #define BLSP2_QUP6_SPI_APPS_CLK_SRC 57
  65. #define BLSP2_QUP6_I2C_APPS_CLK_SRC 58
  66. #define BLSP2_UART6_APPS_CLK_SRC 59
  67. #define PDM2_CLK_SRC 60
  68. #define TSIF_REF_CLK_SRC 61
  69. #define CE1_CLK_SRC 62
  70. #define GCC_SLEEP_CLK_SRC 63
  71. #define BIMC_CLK_SRC 64
  72. #define HMSS_AHB_CLK_SRC 65
  73. #define BIMC_HMSS_AXI_CLK_SRC 66
  74. #define HMSS_RBCPR_CLK_SRC 67
  75. #define HMSS_GPLL0_CLK_SRC 68
  76. #define GP1_CLK_SRC 69
  77. #define GP2_CLK_SRC 70
  78. #define GP3_CLK_SRC 71
  79. #define PCIE_AUX_CLK_SRC 72
  80. #define UFS_AXI_CLK_SRC 73
  81. #define UFS_ICE_CORE_CLK_SRC 74
  82. #define QSPI_SER_CLK_SRC 75
  83. #define GCC_SYS_NOC_AXI_CLK 76
  84. #define GCC_SYS_NOC_HMSS_AHB_CLK 77
  85. #define GCC_SNOC_CNOC_AHB_CLK 78
  86. #define GCC_SNOC_PNOC_AHB_CLK 79
  87. #define GCC_SYS_NOC_AT_CLK 80
  88. #define GCC_SYS_NOC_USB3_AXI_CLK 81
  89. #define GCC_SYS_NOC_UFS_AXI_CLK 82
  90. #define GCC_CFG_NOC_AHB_CLK 83
  91. #define GCC_PERIPH_NOC_AHB_CLK 84
  92. #define GCC_PERIPH_NOC_USB20_AHB_CLK 85
  93. #define GCC_TIC_CLK 86
  94. #define GCC_IMEM_AXI_CLK 87
  95. #define GCC_MMSS_SYS_NOC_AXI_CLK 88
  96. #define GCC_MMSS_NOC_CFG_AHB_CLK 89
  97. #define GCC_MMSS_BIMC_GFX_CLK 90
  98. #define GCC_USB30_MASTER_CLK 91
  99. #define GCC_USB30_SLEEP_CLK 92
  100. #define GCC_USB30_MOCK_UTMI_CLK 93
  101. #define GCC_USB3_PHY_AUX_CLK 94
  102. #define GCC_USB3_PHY_PIPE_CLK 95
  103. #define GCC_USB20_MASTER_CLK 96
  104. #define GCC_USB20_SLEEP_CLK 97
  105. #define GCC_USB20_MOCK_UTMI_CLK 98
  106. #define GCC_USB_PHY_CFG_AHB2PHY_CLK 99
  107. #define GCC_SDCC1_APPS_CLK 100
  108. #define GCC_SDCC1_AHB_CLK 101
  109. #define GCC_SDCC1_ICE_CORE_CLK 102
  110. #define GCC_SDCC2_APPS_CLK 103
  111. #define GCC_SDCC2_AHB_CLK 104
  112. #define GCC_SDCC3_APPS_CLK 105
  113. #define GCC_SDCC3_AHB_CLK 106
  114. #define GCC_SDCC4_APPS_CLK 107
  115. #define GCC_SDCC4_AHB_CLK 108
  116. #define GCC_BLSP1_AHB_CLK 109
  117. #define GCC_BLSP1_SLEEP_CLK 110
  118. #define GCC_BLSP1_QUP1_SPI_APPS_CLK 111
  119. #define GCC_BLSP1_QUP1_I2C_APPS_CLK 112
  120. #define GCC_BLSP1_UART1_APPS_CLK 113
  121. #define GCC_BLSP1_QUP2_SPI_APPS_CLK 114
  122. #define GCC_BLSP1_QUP2_I2C_APPS_CLK 115
  123. #define GCC_BLSP1_UART2_APPS_CLK 116
  124. #define GCC_BLSP1_QUP3_SPI_APPS_CLK 117
  125. #define GCC_BLSP1_QUP3_I2C_APPS_CLK 118
  126. #define GCC_BLSP1_UART3_APPS_CLK 119
  127. #define GCC_BLSP1_QUP4_SPI_APPS_CLK 120
  128. #define GCC_BLSP1_QUP4_I2C_APPS_CLK 121
  129. #define GCC_BLSP1_UART4_APPS_CLK 122
  130. #define GCC_BLSP1_QUP5_SPI_APPS_CLK 123
  131. #define GCC_BLSP1_QUP5_I2C_APPS_CLK 124
  132. #define GCC_BLSP1_UART5_APPS_CLK 125
  133. #define GCC_BLSP1_QUP6_SPI_APPS_CLK 126
  134. #define GCC_BLSP1_QUP6_I2C_APPS_CLK 127
  135. #define GCC_BLSP1_UART6_APPS_CLK 128
  136. #define GCC_BLSP2_AHB_CLK 129
  137. #define GCC_BLSP2_SLEEP_CLK 130
  138. #define GCC_BLSP2_QUP1_SPI_APPS_CLK 131
  139. #define GCC_BLSP2_QUP1_I2C_APPS_CLK 132
  140. #define GCC_BLSP2_UART1_APPS_CLK 133
  141. #define GCC_BLSP2_QUP2_SPI_APPS_CLK 134
  142. #define GCC_BLSP2_QUP2_I2C_APPS_CLK 135
  143. #define GCC_BLSP2_UART2_APPS_CLK 136
  144. #define GCC_BLSP2_QUP3_SPI_APPS_CLK 137
  145. #define GCC_BLSP2_QUP3_I2C_APPS_CLK 138
  146. #define GCC_BLSP2_UART3_APPS_CLK 139
  147. #define GCC_BLSP2_QUP4_SPI_APPS_CLK 140
  148. #define GCC_BLSP2_QUP4_I2C_APPS_CLK 141
  149. #define GCC_BLSP2_UART4_APPS_CLK 142
  150. #define GCC_BLSP2_QUP5_SPI_APPS_CLK 143
  151. #define GCC_BLSP2_QUP5_I2C_APPS_CLK 144
  152. #define GCC_BLSP2_UART5_APPS_CLK 145
  153. #define GCC_BLSP2_QUP6_SPI_APPS_CLK 146
  154. #define GCC_BLSP2_QUP6_I2C_APPS_CLK 147
  155. #define GCC_BLSP2_UART6_APPS_CLK 148
  156. #define GCC_PDM_AHB_CLK 149
  157. #define GCC_PDM_XO4_CLK 150
  158. #define GCC_PDM2_CLK 151
  159. #define GCC_PRNG_AHB_CLK 152
  160. #define GCC_TSIF_AHB_CLK 153
  161. #define GCC_TSIF_REF_CLK 154
  162. #define GCC_TSIF_INACTIVITY_TIMERS_CLK 155
  163. #define GCC_TCSR_AHB_CLK 156
  164. #define GCC_BOOT_ROM_AHB_CLK 157
  165. #define GCC_MSG_RAM_AHB_CLK 158
  166. #define GCC_TLMM_AHB_CLK 159
  167. #define GCC_TLMM_CLK 160
  168. #define GCC_MPM_AHB_CLK 161
  169. #define GCC_SPMI_SER_CLK 162
  170. #define GCC_SPMI_CNOC_AHB_CLK 163
  171. #define GCC_CE1_CLK 164
  172. #define GCC_CE1_AXI_CLK 165
  173. #define GCC_CE1_AHB_CLK 166
  174. #define GCC_BIMC_HMSS_AXI_CLK 167
  175. #define GCC_BIMC_GFX_CLK 168
  176. #define GCC_HMSS_AHB_CLK 169
  177. #define GCC_HMSS_SLV_AXI_CLK 170
  178. #define GCC_HMSS_MSTR_AXI_CLK 171
  179. #define GCC_HMSS_RBCPR_CLK 172
  180. #define GCC_GP1_CLK 173
  181. #define GCC_GP2_CLK 174
  182. #define GCC_GP3_CLK 175
  183. #define GCC_PCIE_0_SLV_AXI_CLK 176
  184. #define GCC_PCIE_0_MSTR_AXI_CLK 177
  185. #define GCC_PCIE_0_CFG_AHB_CLK 178
  186. #define GCC_PCIE_0_AUX_CLK 179
  187. #define GCC_PCIE_0_PIPE_CLK 180
  188. #define GCC_PCIE_1_SLV_AXI_CLK 181
  189. #define GCC_PCIE_1_MSTR_AXI_CLK 182
  190. #define GCC_PCIE_1_CFG_AHB_CLK 183
  191. #define GCC_PCIE_1_AUX_CLK 184
  192. #define GCC_PCIE_1_PIPE_CLK 185
  193. #define GCC_PCIE_2_SLV_AXI_CLK 186
  194. #define GCC_PCIE_2_MSTR_AXI_CLK 187
  195. #define GCC_PCIE_2_CFG_AHB_CLK 188
  196. #define GCC_PCIE_2_AUX_CLK 189
  197. #define GCC_PCIE_2_PIPE_CLK 190
  198. #define GCC_PCIE_PHY_CFG_AHB_CLK 191
  199. #define GCC_PCIE_PHY_AUX_CLK 192
  200. #define GCC_UFS_AXI_CLK 193
  201. #define GCC_UFS_AHB_CLK 194
  202. #define GCC_UFS_TX_CFG_CLK 195
  203. #define GCC_UFS_RX_CFG_CLK 196
  204. #define GCC_UFS_TX_SYMBOL_0_CLK 197
  205. #define GCC_UFS_RX_SYMBOL_0_CLK 198
  206. #define GCC_UFS_RX_SYMBOL_1_CLK 199
  207. #define GCC_UFS_UNIPRO_CORE_CLK 200
  208. #define GCC_UFS_ICE_CORE_CLK 201
  209. #define GCC_UFS_SYS_CLK_CORE_CLK 202
  210. #define GCC_UFS_TX_SYMBOL_CLK_CORE_CLK 203
  211. #define GCC_AGGRE0_SNOC_AXI_CLK 204
  212. #define GCC_AGGRE0_CNOC_AHB_CLK 205
  213. #define GCC_SMMU_AGGRE0_AXI_CLK 206
  214. #define GCC_SMMU_AGGRE0_AHB_CLK 207
  215. #define GCC_AGGRE1_PNOC_AHB_CLK 208
  216. #define GCC_AGGRE2_UFS_AXI_CLK 209
  217. #define GCC_AGGRE2_USB3_AXI_CLK 210
  218. #define GCC_QSPI_AHB_CLK 211
  219. #define GCC_QSPI_SER_CLK 212
  220. #define GCC_USB3_CLKREF_CLK 213
  221. #define GCC_HDMI_CLKREF_CLK 214
  222. #define GCC_UFS_CLKREF_CLK 215
  223. #define GCC_PCIE_CLKREF_CLK 216
  224. #define GCC_RX2_USB2_CLKREF_CLK 217
  225. #define GCC_RX1_USB2_CLKREF_CLK 218
  226. #define GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK 219
  227. #define GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK 220
  228. #define GCC_EDP_CLKREF_CLK 221
  229. #define GCC_MSS_CFG_AHB_CLK 222
  230. #define GCC_MSS_Q6_BIMC_AXI_CLK 223
  231. #define GCC_MSS_SNOC_AXI_CLK 224
  232. #define GCC_MSS_MNOC_BIMC_AXI_CLK 225
  233. #define GCC_DCC_AHB_CLK 226
  234. #define GCC_AGGRE0_NOC_MPU_CFG_AHB_CLK 227
  235. #define GCC_MMSS_GPLL0_DIV_CLK 228
  236. #define GCC_MSS_GPLL0_DIV_CLK 229
  237. #define GCC_SYSTEM_NOC_BCR 0
  238. #define GCC_CONFIG_NOC_BCR 1
  239. #define GCC_PERIPH_NOC_BCR 2
  240. #define GCC_IMEM_BCR 3
  241. #define GCC_MMSS_BCR 4
  242. #define GCC_PIMEM_BCR 5
  243. #define GCC_QDSS_BCR 6
  244. #define GCC_USB_30_BCR 7
  245. #define GCC_USB_20_BCR 8
  246. #define GCC_QUSB2PHY_PRIM_BCR 9
  247. #define GCC_QUSB2PHY_SEC_BCR 10
  248. #define GCC_USB_PHY_CFG_AHB2PHY_BCR 11
  249. #define GCC_SDCC1_BCR 12
  250. #define GCC_SDCC2_BCR 13
  251. #define GCC_SDCC3_BCR 14
  252. #define GCC_SDCC4_BCR 15
  253. #define GCC_BLSP1_BCR 16
  254. #define GCC_BLSP1_QUP1_BCR 17
  255. #define GCC_BLSP1_UART1_BCR 18
  256. #define GCC_BLSP1_QUP2_BCR 19
  257. #define GCC_BLSP1_UART2_BCR 20
  258. #define GCC_BLSP1_QUP3_BCR 21
  259. #define GCC_BLSP1_UART3_BCR 22
  260. #define GCC_BLSP1_QUP4_BCR 23
  261. #define GCC_BLSP1_UART4_BCR 24
  262. #define GCC_BLSP1_QUP5_BCR 25
  263. #define GCC_BLSP1_UART5_BCR 26
  264. #define GCC_BLSP1_QUP6_BCR 27
  265. #define GCC_BLSP1_UART6_BCR 28
  266. #define GCC_BLSP2_BCR 29
  267. #define GCC_BLSP2_QUP1_BCR 30
  268. #define GCC_BLSP2_UART1_BCR 31
  269. #define GCC_BLSP2_QUP2_BCR 32
  270. #define GCC_BLSP2_UART2_BCR 33
  271. #define GCC_BLSP2_QUP3_BCR 34
  272. #define GCC_BLSP2_UART3_BCR 35
  273. #define GCC_BLSP2_QUP4_BCR 36
  274. #define GCC_BLSP2_UART4_BCR 37
  275. #define GCC_BLSP2_QUP5_BCR 38
  276. #define GCC_BLSP2_UART5_BCR 39
  277. #define GCC_BLSP2_QUP6_BCR 40
  278. #define GCC_BLSP2_UART6_BCR 41
  279. #define GCC_PDM_BCR 42
  280. #define GCC_PRNG_BCR 43
  281. #define GCC_TSIF_BCR 44
  282. #define GCC_TCSR_BCR 45
  283. #define GCC_BOOT_ROM_BCR 46
  284. #define GCC_MSG_RAM_BCR 47
  285. #define GCC_TLMM_BCR 48
  286. #define GCC_MPM_BCR 49
  287. #define GCC_SEC_CTRL_BCR 50
  288. #define GCC_SPMI_BCR 51
  289. #define GCC_SPDM_BCR 52
  290. #define GCC_CE1_BCR 53
  291. #define GCC_BIMC_BCR 54
  292. #define GCC_SNOC_BUS_TIMEOUT0_BCR 55
  293. #define GCC_SNOC_BUS_TIMEOUT2_BCR 56
  294. #define GCC_SNOC_BUS_TIMEOUT1_BCR 57
  295. #define GCC_SNOC_BUS_TIMEOUT3_BCR 58
  296. #define GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR 59
  297. #define GCC_PNOC_BUS_TIMEOUT0_BCR 60
  298. #define GCC_PNOC_BUS_TIMEOUT1_BCR 61
  299. #define GCC_PNOC_BUS_TIMEOUT2_BCR 62
  300. #define GCC_PNOC_BUS_TIMEOUT3_BCR 63
  301. #define GCC_PNOC_BUS_TIMEOUT4_BCR 64
  302. #define GCC_CNOC_BUS_TIMEOUT0_BCR 65
  303. #define GCC_CNOC_BUS_TIMEOUT1_BCR 66
  304. #define GCC_CNOC_BUS_TIMEOUT2_BCR 67
  305. #define GCC_CNOC_BUS_TIMEOUT3_BCR 68
  306. #define GCC_CNOC_BUS_TIMEOUT4_BCR 69
  307. #define GCC_CNOC_BUS_TIMEOUT5_BCR 70
  308. #define GCC_CNOC_BUS_TIMEOUT6_BCR 71
  309. #define GCC_CNOC_BUS_TIMEOUT7_BCR 72
  310. #define GCC_CNOC_BUS_TIMEOUT8_BCR 73
  311. #define GCC_CNOC_BUS_TIMEOUT9_BCR 74
  312. #define GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR 75
  313. #define GCC_APB2JTAG_BCR 76
  314. #define GCC_RBCPR_CX_BCR 77
  315. #define GCC_RBCPR_MX_BCR 78
  316. #define GCC_PCIE_0_BCR 79
  317. #define GCC_PCIE_0_PHY_BCR 80
  318. #define GCC_PCIE_1_BCR 81
  319. #define GCC_PCIE_1_PHY_BCR 82
  320. #define GCC_PCIE_2_BCR 83
  321. #define GCC_PCIE_2_PHY_BCR 84
  322. #define GCC_PCIE_PHY_BCR 85
  323. #define GCC_DCD_BCR 86
  324. #define GCC_OBT_ODT_BCR 87
  325. #define GCC_UFS_BCR 88
  326. #define GCC_SSC_BCR 89
  327. #define GCC_VS_BCR 90
  328. #define GCC_AGGRE0_NOC_BCR 91
  329. #define GCC_AGGRE1_NOC_BCR 92
  330. #define GCC_AGGRE2_NOC_BCR 93
  331. #define GCC_DCC_BCR 94
  332. #define GCC_IPA_BCR 95
  333. #define GCC_QSPI_BCR 96
  334. #define GCC_SKL_BCR 97
  335. #define GCC_MSMPU_BCR 98
  336. #define GCC_MSS_Q6_BCR 99
  337. #define GCC_QREFS_VBG_CAL_BCR 100
  338. #define GCC_PCIE_PHY_COM_BCR 101
  339. #define GCC_PCIE_PHY_COM_NOCSR_BCR 102
  340. #define GCC_USB3_PHY_BCR 103
  341. #define GCC_USB3PHY_PHY_BCR 104
  342. #define GCC_MSS_RESTART 105
  343. /* Indexes for GDSCs */
  344. #define AGGRE0_NOC_GDSC 0
  345. #define HLOS1_VOTE_AGGRE0_NOC_GDSC 1
  346. #define HLOS1_VOTE_LPASS_ADSP_GDSC 2
  347. #define HLOS1_VOTE_LPASS_CORE_GDSC 3
  348. #define USB30_GDSC 4
  349. #define PCIE0_GDSC 5
  350. #define PCIE1_GDSC 6
  351. #define PCIE2_GDSC 7
  352. #define UFS_GDSC 8
  353. #endif