qcom,gcc-ipq6018.h 8.7 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262
  1. /* SPDX-License-Identifier: GPL-2.0 */
  2. /*
  3. * Copyright (c) 2018, The Linux Foundation. All rights reserved.
  4. */
  5. #ifndef _DT_BINDINGS_CLOCK_IPQ_GCC_6018_H
  6. #define _DT_BINDINGS_CLOCK_IPQ_GCC_6018_H
  7. #define GPLL0 0
  8. #define UBI32_PLL 1
  9. #define GPLL6 2
  10. #define GPLL4 3
  11. #define PCNOC_BFDCD_CLK_SRC 4
  12. #define GPLL2 5
  13. #define NSS_CRYPTO_PLL 6
  14. #define NSS_PPE_CLK_SRC 7
  15. #define GCC_XO_CLK_SRC 8
  16. #define NSS_CE_CLK_SRC 9
  17. #define GCC_SLEEP_CLK_SRC 10
  18. #define APSS_AHB_CLK_SRC 11
  19. #define NSS_PORT5_RX_CLK_SRC 12
  20. #define NSS_PORT5_TX_CLK_SRC 13
  21. #define PCIE0_AXI_CLK_SRC 14
  22. #define USB0_MASTER_CLK_SRC 15
  23. #define APSS_AHB_POSTDIV_CLK_SRC 16
  24. #define NSS_PORT1_RX_CLK_SRC 17
  25. #define NSS_PORT1_TX_CLK_SRC 18
  26. #define NSS_PORT2_RX_CLK_SRC 19
  27. #define NSS_PORT2_TX_CLK_SRC 20
  28. #define NSS_PORT3_RX_CLK_SRC 21
  29. #define NSS_PORT3_TX_CLK_SRC 22
  30. #define NSS_PORT4_RX_CLK_SRC 23
  31. #define NSS_PORT4_TX_CLK_SRC 24
  32. #define NSS_PORT5_RX_DIV_CLK_SRC 25
  33. #define NSS_PORT5_TX_DIV_CLK_SRC 26
  34. #define APSS_AXI_CLK_SRC 27
  35. #define NSS_CRYPTO_CLK_SRC 28
  36. #define NSS_PORT1_RX_DIV_CLK_SRC 29
  37. #define NSS_PORT1_TX_DIV_CLK_SRC 30
  38. #define NSS_PORT2_RX_DIV_CLK_SRC 31
  39. #define NSS_PORT2_TX_DIV_CLK_SRC 32
  40. #define NSS_PORT3_RX_DIV_CLK_SRC 33
  41. #define NSS_PORT3_TX_DIV_CLK_SRC 34
  42. #define NSS_PORT4_RX_DIV_CLK_SRC 35
  43. #define NSS_PORT4_TX_DIV_CLK_SRC 36
  44. #define NSS_UBI0_CLK_SRC 37
  45. #define BLSP1_QUP1_I2C_APPS_CLK_SRC 38
  46. #define BLSP1_QUP1_SPI_APPS_CLK_SRC 39
  47. #define BLSP1_QUP2_I2C_APPS_CLK_SRC 40
  48. #define BLSP1_QUP2_SPI_APPS_CLK_SRC 41
  49. #define BLSP1_QUP3_I2C_APPS_CLK_SRC 42
  50. #define BLSP1_QUP3_SPI_APPS_CLK_SRC 43
  51. #define BLSP1_QUP4_I2C_APPS_CLK_SRC 44
  52. #define BLSP1_QUP4_SPI_APPS_CLK_SRC 45
  53. #define BLSP1_QUP5_I2C_APPS_CLK_SRC 46
  54. #define BLSP1_QUP5_SPI_APPS_CLK_SRC 47
  55. #define BLSP1_QUP6_I2C_APPS_CLK_SRC 48
  56. #define BLSP1_QUP6_SPI_APPS_CLK_SRC 49
  57. #define BLSP1_UART1_APPS_CLK_SRC 50
  58. #define BLSP1_UART2_APPS_CLK_SRC 51
  59. #define BLSP1_UART3_APPS_CLK_SRC 52
  60. #define BLSP1_UART4_APPS_CLK_SRC 53
  61. #define BLSP1_UART5_APPS_CLK_SRC 54
  62. #define BLSP1_UART6_APPS_CLK_SRC 55
  63. #define CRYPTO_CLK_SRC 56
  64. #define NSS_UBI0_DIV_CLK_SRC 57
  65. #define PCIE0_AUX_CLK_SRC 58
  66. #define PCIE0_PIPE_CLK_SRC 59
  67. #define SDCC1_APPS_CLK_SRC 60
  68. #define USB0_AUX_CLK_SRC 61
  69. #define USB0_MOCK_UTMI_CLK_SRC 62
  70. #define USB0_PIPE_CLK_SRC 63
  71. #define USB1_MOCK_UTMI_CLK_SRC 64
  72. #define GCC_APSS_AHB_CLK 65
  73. #define GCC_APSS_AXI_CLK 66
  74. #define GCC_BLSP1_AHB_CLK 67
  75. #define GCC_BLSP1_QUP1_I2C_APPS_CLK 68
  76. #define GCC_BLSP1_QUP1_SPI_APPS_CLK 69
  77. #define GCC_BLSP1_QUP2_I2C_APPS_CLK 70
  78. #define GCC_BLSP1_QUP2_SPI_APPS_CLK 71
  79. #define GCC_BLSP1_QUP3_I2C_APPS_CLK 72
  80. #define GCC_BLSP1_QUP3_SPI_APPS_CLK 73
  81. #define GCC_BLSP1_QUP4_I2C_APPS_CLK 74
  82. #define GCC_BLSP1_QUP4_SPI_APPS_CLK 75
  83. #define GCC_BLSP1_QUP5_I2C_APPS_CLK 76
  84. #define GCC_BLSP1_QUP5_SPI_APPS_CLK 77
  85. #define GCC_BLSP1_QUP6_I2C_APPS_CLK 78
  86. #define GCC_BLSP1_QUP6_SPI_APPS_CLK 79
  87. #define GCC_BLSP1_UART1_APPS_CLK 80
  88. #define GCC_BLSP1_UART2_APPS_CLK 81
  89. #define GCC_BLSP1_UART3_APPS_CLK 82
  90. #define GCC_BLSP1_UART4_APPS_CLK 83
  91. #define GCC_BLSP1_UART5_APPS_CLK 84
  92. #define GCC_BLSP1_UART6_APPS_CLK 85
  93. #define GCC_CRYPTO_AHB_CLK 86
  94. #define GCC_CRYPTO_AXI_CLK 87
  95. #define GCC_CRYPTO_CLK 88
  96. #define GCC_XO_CLK 89
  97. #define GCC_XO_DIV4_CLK 90
  98. #define GCC_MDIO_AHB_CLK 91
  99. #define GCC_CRYPTO_PPE_CLK 92
  100. #define GCC_NSS_CE_APB_CLK 93
  101. #define GCC_NSS_CE_AXI_CLK 94
  102. #define GCC_NSS_CFG_CLK 95
  103. #define GCC_NSS_CRYPTO_CLK 96
  104. #define GCC_NSS_CSR_CLK 97
  105. #define GCC_NSS_EDMA_CFG_CLK 98
  106. #define GCC_NSS_EDMA_CLK 99
  107. #define GCC_NSS_NOC_CLK 100
  108. #define GCC_NSS_PORT1_RX_CLK 101
  109. #define GCC_NSS_PORT1_TX_CLK 102
  110. #define GCC_NSS_PORT2_RX_CLK 103
  111. #define GCC_NSS_PORT2_TX_CLK 104
  112. #define GCC_NSS_PORT3_RX_CLK 105
  113. #define GCC_NSS_PORT3_TX_CLK 106
  114. #define GCC_NSS_PORT4_RX_CLK 107
  115. #define GCC_NSS_PORT4_TX_CLK 108
  116. #define GCC_NSS_PORT5_RX_CLK 109
  117. #define GCC_NSS_PORT5_TX_CLK 110
  118. #define GCC_NSS_PPE_CFG_CLK 111
  119. #define GCC_NSS_PPE_CLK 112
  120. #define GCC_NSS_PPE_IPE_CLK 113
  121. #define GCC_NSS_PTP_REF_CLK 114
  122. #define GCC_NSSNOC_CE_APB_CLK 115
  123. #define GCC_NSSNOC_CE_AXI_CLK 116
  124. #define GCC_NSSNOC_CRYPTO_CLK 117
  125. #define GCC_NSSNOC_PPE_CFG_CLK 118
  126. #define GCC_NSSNOC_PPE_CLK 119
  127. #define GCC_NSSNOC_QOSGEN_REF_CLK 120
  128. #define GCC_NSSNOC_TIMEOUT_REF_CLK 121
  129. #define GCC_NSSNOC_UBI0_AHB_CLK 122
  130. #define GCC_PORT1_MAC_CLK 123
  131. #define GCC_PORT2_MAC_CLK 124
  132. #define GCC_PORT3_MAC_CLK 125
  133. #define GCC_PORT4_MAC_CLK 126
  134. #define GCC_PORT5_MAC_CLK 127
  135. #define GCC_UBI0_AHB_CLK 128
  136. #define GCC_UBI0_AXI_CLK 129
  137. #define GCC_UBI0_CORE_CLK 130
  138. #define GCC_PCIE0_AHB_CLK 131
  139. #define GCC_PCIE0_AUX_CLK 132
  140. #define GCC_PCIE0_AXI_M_CLK 133
  141. #define GCC_PCIE0_AXI_S_CLK 134
  142. #define GCC_PCIE0_PIPE_CLK 135
  143. #define GCC_PRNG_AHB_CLK 136
  144. #define GCC_QPIC_AHB_CLK 137
  145. #define GCC_QPIC_CLK 138
  146. #define GCC_SDCC1_AHB_CLK 139
  147. #define GCC_SDCC1_APPS_CLK 140
  148. #define GCC_UNIPHY0_AHB_CLK 141
  149. #define GCC_UNIPHY0_PORT1_RX_CLK 142
  150. #define GCC_UNIPHY0_PORT1_TX_CLK 143
  151. #define GCC_UNIPHY0_PORT2_RX_CLK 144
  152. #define GCC_UNIPHY0_PORT2_TX_CLK 145
  153. #define GCC_UNIPHY0_PORT3_RX_CLK 146
  154. #define GCC_UNIPHY0_PORT3_TX_CLK 147
  155. #define GCC_UNIPHY0_PORT4_RX_CLK 148
  156. #define GCC_UNIPHY0_PORT4_TX_CLK 149
  157. #define GCC_UNIPHY0_PORT5_RX_CLK 150
  158. #define GCC_UNIPHY0_PORT5_TX_CLK 151
  159. #define GCC_UNIPHY0_SYS_CLK 152
  160. #define GCC_UNIPHY1_AHB_CLK 153
  161. #define GCC_UNIPHY1_PORT5_RX_CLK 154
  162. #define GCC_UNIPHY1_PORT5_TX_CLK 155
  163. #define GCC_UNIPHY1_SYS_CLK 156
  164. #define GCC_USB0_AUX_CLK 157
  165. #define GCC_USB0_MASTER_CLK 158
  166. #define GCC_USB0_MOCK_UTMI_CLK 159
  167. #define GCC_USB0_PHY_CFG_AHB_CLK 160
  168. #define GCC_USB0_PIPE_CLK 161
  169. #define GCC_USB0_SLEEP_CLK 162
  170. #define GCC_USB1_MASTER_CLK 163
  171. #define GCC_USB1_MOCK_UTMI_CLK 164
  172. #define GCC_USB1_PHY_CFG_AHB_CLK 165
  173. #define GCC_USB1_SLEEP_CLK 166
  174. #define GP1_CLK_SRC 167
  175. #define GP2_CLK_SRC 168
  176. #define GP3_CLK_SRC 169
  177. #define GCC_GP1_CLK 170
  178. #define GCC_GP2_CLK 171
  179. #define GCC_GP3_CLK 172
  180. #define SYSTEM_NOC_BFDCD_CLK_SRC 173
  181. #define GCC_NSSNOC_SNOC_CLK 174
  182. #define GCC_UBI0_NC_AXI_CLK 175
  183. #define GCC_UBI1_NC_AXI_CLK 176
  184. #define GPLL0_MAIN 177
  185. #define UBI32_PLL_MAIN 178
  186. #define GPLL6_MAIN 179
  187. #define GPLL4_MAIN 180
  188. #define GPLL2_MAIN 181
  189. #define NSS_CRYPTO_PLL_MAIN 182
  190. #define GCC_CMN_12GPLL_AHB_CLK 183
  191. #define GCC_CMN_12GPLL_SYS_CLK 184
  192. #define GCC_SNOC_BUS_TIMEOUT2_AHB_CLK 185
  193. #define GCC_SYS_NOC_USB0_AXI_CLK 186
  194. #define GCC_SYS_NOC_PCIE0_AXI_CLK 187
  195. #define QDSS_TSCTR_CLK_SRC 188
  196. #define QDSS_AT_CLK_SRC 189
  197. #define GCC_QDSS_AT_CLK 190
  198. #define GCC_QDSS_DAP_CLK 191
  199. #define ADSS_PWM_CLK_SRC 192
  200. #define GCC_ADSS_PWM_CLK 193
  201. #define SDCC1_ICE_CORE_CLK_SRC 194
  202. #define GCC_SDCC1_ICE_CORE_CLK 195
  203. #define GCC_DCC_CLK 196
  204. #define PCIE0_RCHNG_CLK_SRC 197
  205. #define GCC_PCIE0_AXI_S_BRIDGE_CLK 198
  206. #define PCIE0_RCHNG_CLK 199
  207. #define UBI32_MEM_NOC_BFDCD_CLK_SRC 200
  208. #define WCSS_AHB_CLK_SRC 201
  209. #define Q6_AXI_CLK_SRC 202
  210. #define GCC_Q6SS_PCLKDBG_CLK 203
  211. #define GCC_Q6_TSCTR_1TO2_CLK 204
  212. #define GCC_WCSS_CORE_TBU_CLK 205
  213. #define GCC_WCSS_AXI_M_CLK 206
  214. #define GCC_SYS_NOC_WCSS_AHB_CLK 207
  215. #define GCC_Q6_AXIM_CLK 208
  216. #define GCC_Q6SS_ATBM_CLK 209
  217. #define GCC_WCSS_Q6_TBU_CLK 210
  218. #define GCC_Q6_AXIM2_CLK 211
  219. #define GCC_Q6_AHB_CLK 212
  220. #define GCC_Q6_AHB_S_CLK 213
  221. #define GCC_WCSS_DBG_IFC_APB_CLK 214
  222. #define GCC_WCSS_DBG_IFC_ATB_CLK 215
  223. #define GCC_WCSS_DBG_IFC_NTS_CLK 216
  224. #define GCC_WCSS_DBG_IFC_DAPBUS_CLK 217
  225. #define GCC_WCSS_DBG_IFC_APB_BDG_CLK 218
  226. #define GCC_WCSS_DBG_IFC_ATB_BDG_CLK 219
  227. #define GCC_WCSS_DBG_IFC_NTS_BDG_CLK 220
  228. #define GCC_WCSS_DBG_IFC_DAPBUS_BDG_CLK 221
  229. #define GCC_WCSS_ECAHB_CLK 222
  230. #define GCC_WCSS_ACMT_CLK 223
  231. #define GCC_WCSS_AHB_S_CLK 224
  232. #define GCC_RBCPR_WCSS_CLK 225
  233. #define RBCPR_WCSS_CLK_SRC 226
  234. #define GCC_RBCPR_WCSS_AHB_CLK 227
  235. #define GCC_LPASS_CORE_AXIM_CLK 228
  236. #define GCC_LPASS_SNOC_CFG_CLK 229
  237. #define GCC_LPASS_Q6_AXIM_CLK 230
  238. #define GCC_LPASS_Q6_ATBM_AT_CLK 231
  239. #define GCC_LPASS_Q6_PCLKDBG_CLK 232
  240. #define GCC_LPASS_Q6SS_TSCTR_1TO2_CLK 233
  241. #define GCC_LPASS_Q6SS_TRIG_CLK 234
  242. #define GCC_LPASS_TBU_CLK 235
  243. #define LPASS_CORE_AXIM_CLK_SRC 236
  244. #define LPASS_SNOC_CFG_CLK_SRC 237
  245. #define LPASS_Q6_AXIM_CLK_SRC 238
  246. #define GCC_PCNOC_LPASS_CLK 239
  247. #define GCC_UBI0_UTCM_CLK 240
  248. #define SNOC_NSSNOC_BFDCD_CLK_SRC 241
  249. #define GCC_SNOC_NSSNOC_CLK 242
  250. #define GCC_MEM_NOC_Q6_AXI_CLK 243
  251. #define GCC_MEM_NOC_UBI32_CLK 244
  252. #define GCC_MEM_NOC_LPASS_CLK 245
  253. #define GCC_SNOC_LPASS_CFG_CLK 246
  254. #define GCC_SYS_NOC_QDSS_STM_AXI_CLK 247
  255. #define GCC_QDSS_STM_CLK 248
  256. #define GCC_QDSS_TRACECLKIN_CLK 249
  257. #define QDSS_STM_CLK_SRC 250
  258. #define QDSS_TRACECLKIN_CLK_SRC 251
  259. #define GCC_NSSNOC_ATB_CLK 252
  260. #endif