ps7_init_gpl.c 556 KB

12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364656667686970717273747576777879808182838485868788899091929394959697989910010110210310410510610710810911011111211311411511611711811912012112212312412512612712812913013113213313413513613713813914014114214314414514614714814915015115215315415515615715815916016116216316416516616716816917017117217317417517617717817918018118218318418518618718818919019119219319419519619719819920020120220320420520620720820921021121221321421521621721821922022122222322422522622722822923023123223323423523623723823924024124224324424524624724824925025125225325425525625725825926026126226326426526626726826927027127227327427527627727827928028128228328428528628728828929029129229329429529629729829930030130230330430530630730830931031131231331431531631731831932032132232332432532632732832933033133233333433533633733833934034134234334434534634734834935035135235335435535635735835936036136236336436536636736836937037137237337437537637737837938038138238338438538638738838939039139239339439539639739839940040140240340440540640740840941041141241341441541641741841942042142242342442542642742842943043143243343443543643743843944044144244344444544644744844945045145245345445545645745845946046146246346446546646746846947047147247347447547647747847948048148248348448548648748848949049149249349449549649749849950050150250350450550650750850951051151251351451551651751851952052152252352452552652752852953053153253353453553653753853954054154254354454554654754854955055155255355455555655755855956056156256356456556656756856957057157257357457557657757857958058158258358458558658758858959059159259359459559659759859960060160260360460560660760860961061161261361461561661761861962062162262362462562662762862963063163263363463563663763863964064164264364464564664764864965065165265365465565665765865966066166266366466566666766866967067167267367467567667767867968068168268368468568668768868969069169269369469569669769869970070170270370470570670770870971071171271371471571671771871972072172272372472572672772872973073173273373473573673773873974074174274374474574674774874975075175275375475575675775875976076176276376476576676776876977077177277377477577677777877978078178278378478578678778878979079179279379479579679779879980080180280380480580680780880981081181281381481581681781881982082182282382482582682782882983083183283383483583683783883984084184284384484584684784884985085185285385485585685785885986086186286386486586686786886987087187287387487587687787887988088188288388488588688788888989089189289389489589689789889990090190290390490590690790890991091191291391491591691791891992092192292392492592692792892993093193293393493593693793893994094194294394494594694794894995095195295395495595695795895996096196296396496596696796896997097197297397497597697797897998098198298398498598698798898999099199299399499599699799899910001001100210031004100510061007100810091010101110121013101410151016101710181019102010211022102310241025102610271028102910301031103210331034103510361037103810391040104110421043104410451046104710481049105010511052105310541055105610571058105910601061106210631064106510661067106810691070107110721073107410751076107710781079108010811082108310841085108610871088108910901091109210931094109510961097109810991100110111021103110411051106110711081109111011111112111311141115111611171118111911201121112211231124112511261127112811291130113111321133113411351136113711381139114011411142114311441145114611471148114911501151115211531154115511561157115811591160116111621163116411651166116711681169117011711172117311741175117611771178117911801181118211831184118511861187118811891190119111921193119411951196119711981199120012011202120312041205120612071208120912101211121212131214121512161217121812191220122112221223122412251226122712281229123012311232123312341235123612371238123912401241124212431244124512461247124812491250125112521253125412551256125712581259126012611262126312641265126612671268126912701271127212731274127512761277127812791280128112821283128412851286128712881289129012911292129312941295129612971298129913001301130213031304130513061307130813091310131113121313131413151316131713181319132013211322132313241325132613271328132913301331133213331334133513361337133813391340134113421343134413451346134713481349135013511352135313541355135613571358135913601361136213631364136513661367136813691370137113721373137413751376137713781379138013811382138313841385138613871388138913901391139213931394139513961397139813991400140114021403140414051406140714081409141014111412141314141415141614171418141914201421142214231424142514261427142814291430143114321433143414351436143714381439144014411442144314441445144614471448144914501451145214531454145514561457145814591460146114621463146414651466146714681469147014711472147314741475147614771478147914801481148214831484148514861487148814891490149114921493149414951496149714981499150015011502150315041505150615071508150915101511151215131514151515161517151815191520152115221523152415251526152715281529153015311532153315341535153615371538153915401541154215431544154515461547154815491550155115521553155415551556155715581559156015611562156315641565156615671568156915701571157215731574157515761577157815791580158115821583158415851586158715881589159015911592159315941595159615971598159916001601160216031604160516061607160816091610161116121613161416151616161716181619162016211622162316241625162616271628162916301631163216331634163516361637163816391640164116421643164416451646164716481649165016511652165316541655165616571658165916601661166216631664166516661667166816691670167116721673167416751676167716781679168016811682168316841685168616871688168916901691169216931694169516961697169816991700170117021703170417051706170717081709171017111712171317141715171617171718171917201721172217231724172517261727172817291730173117321733173417351736173717381739174017411742174317441745174617471748174917501751175217531754175517561757175817591760176117621763176417651766176717681769177017711772177317741775177617771778177917801781178217831784178517861787178817891790179117921793179417951796179717981799180018011802180318041805180618071808180918101811181218131814181518161817181818191820182118221823182418251826182718281829183018311832183318341835183618371838183918401841184218431844184518461847184818491850185118521853185418551856185718581859186018611862186318641865186618671868186918701871187218731874187518761877187818791880188118821883188418851886188718881889189018911892189318941895189618971898189919001901190219031904190519061907190819091910191119121913191419151916191719181919192019211922192319241925192619271928192919301931193219331934193519361937193819391940194119421943194419451946194719481949195019511952195319541955195619571958195919601961196219631964196519661967196819691970197119721973197419751976197719781979198019811982198319841985198619871988198919901991199219931994199519961997199819992000200120022003200420052006200720082009201020112012201320142015201620172018201920202021202220232024202520262027202820292030203120322033203420352036203720382039204020412042204320442045204620472048204920502051205220532054205520562057205820592060206120622063206420652066206720682069207020712072207320742075207620772078207920802081208220832084208520862087208820892090209120922093209420952096209720982099210021012102210321042105210621072108210921102111211221132114211521162117211821192120212121222123212421252126212721282129213021312132213321342135213621372138213921402141214221432144214521462147214821492150215121522153215421552156215721582159216021612162216321642165216621672168216921702171217221732174217521762177217821792180218121822183218421852186218721882189219021912192219321942195219621972198219922002201220222032204220522062207220822092210221122122213221422152216221722182219222022212222222322242225222622272228222922302231223222332234223522362237223822392240224122422243224422452246224722482249225022512252225322542255225622572258225922602261226222632264226522662267226822692270227122722273227422752276227722782279228022812282228322842285228622872288228922902291229222932294229522962297229822992300230123022303230423052306230723082309231023112312231323142315231623172318231923202321232223232324232523262327232823292330233123322333233423352336233723382339234023412342234323442345234623472348234923502351235223532354235523562357235823592360236123622363236423652366236723682369237023712372237323742375237623772378237923802381238223832384238523862387238823892390239123922393239423952396239723982399240024012402240324042405240624072408240924102411241224132414241524162417241824192420242124222423242424252426242724282429243024312432243324342435243624372438243924402441244224432444244524462447244824492450245124522453245424552456245724582459246024612462246324642465246624672468246924702471247224732474247524762477247824792480248124822483248424852486248724882489249024912492249324942495249624972498249925002501250225032504250525062507250825092510251125122513251425152516251725182519252025212522252325242525252625272528252925302531253225332534253525362537253825392540254125422543254425452546254725482549255025512552255325542555255625572558255925602561256225632564256525662567256825692570257125722573257425752576257725782579258025812582258325842585258625872588258925902591259225932594259525962597259825992600260126022603260426052606260726082609261026112612261326142615261626172618261926202621262226232624262526262627262826292630263126322633263426352636263726382639264026412642264326442645264626472648264926502651265226532654265526562657265826592660266126622663266426652666266726682669267026712672267326742675267626772678267926802681268226832684268526862687268826892690269126922693269426952696269726982699270027012702270327042705270627072708270927102711271227132714271527162717271827192720272127222723272427252726272727282729273027312732273327342735273627372738273927402741274227432744274527462747274827492750275127522753275427552756275727582759276027612762276327642765276627672768276927702771277227732774277527762777277827792780278127822783278427852786278727882789279027912792279327942795279627972798279928002801280228032804280528062807280828092810281128122813281428152816281728182819282028212822282328242825282628272828282928302831283228332834283528362837283828392840284128422843284428452846284728482849285028512852285328542855285628572858285928602861286228632864286528662867286828692870287128722873287428752876287728782879288028812882288328842885288628872888288928902891289228932894289528962897289828992900290129022903290429052906290729082909291029112912291329142915291629172918291929202921292229232924292529262927292829292930293129322933293429352936293729382939294029412942294329442945294629472948294929502951295229532954295529562957295829592960296129622963296429652966296729682969297029712972297329742975297629772978297929802981298229832984298529862987298829892990299129922993299429952996299729982999300030013002300330043005300630073008300930103011301230133014301530163017301830193020302130223023302430253026302730283029303030313032303330343035303630373038303930403041304230433044304530463047304830493050305130523053305430553056305730583059306030613062306330643065306630673068306930703071307230733074307530763077307830793080308130823083308430853086308730883089309030913092309330943095309630973098309931003101310231033104310531063107310831093110311131123113311431153116311731183119312031213122312331243125312631273128312931303131313231333134313531363137313831393140314131423143314431453146314731483149315031513152315331543155315631573158315931603161316231633164316531663167316831693170317131723173317431753176317731783179318031813182318331843185318631873188318931903191319231933194319531963197319831993200320132023203320432053206320732083209321032113212321332143215321632173218321932203221322232233224322532263227322832293230323132323233323432353236323732383239324032413242324332443245324632473248324932503251325232533254325532563257325832593260326132623263326432653266326732683269327032713272327332743275327632773278327932803281328232833284328532863287328832893290329132923293329432953296329732983299330033013302330333043305330633073308330933103311331233133314331533163317331833193320332133223323332433253326332733283329333033313332333333343335333633373338333933403341334233433344334533463347334833493350335133523353335433553356335733583359336033613362336333643365336633673368336933703371337233733374337533763377337833793380338133823383338433853386338733883389339033913392339333943395339633973398339934003401340234033404340534063407340834093410341134123413341434153416341734183419342034213422342334243425342634273428342934303431343234333434343534363437343834393440344134423443344434453446344734483449345034513452345334543455345634573458345934603461346234633464346534663467346834693470347134723473347434753476347734783479348034813482348334843485348634873488348934903491349234933494349534963497349834993500350135023503350435053506350735083509351035113512351335143515351635173518351935203521352235233524352535263527352835293530353135323533353435353536353735383539354035413542354335443545354635473548354935503551355235533554355535563557355835593560356135623563356435653566356735683569357035713572357335743575357635773578357935803581358235833584358535863587358835893590359135923593359435953596359735983599360036013602360336043605360636073608360936103611361236133614361536163617361836193620362136223623362436253626362736283629363036313632363336343635363636373638363936403641364236433644364536463647364836493650365136523653365436553656365736583659366036613662366336643665366636673668366936703671367236733674367536763677367836793680368136823683368436853686368736883689369036913692369336943695369636973698369937003701370237033704370537063707370837093710371137123713371437153716371737183719372037213722372337243725372637273728372937303731373237333734373537363737373837393740374137423743374437453746374737483749375037513752375337543755375637573758375937603761376237633764376537663767376837693770377137723773377437753776377737783779378037813782378337843785378637873788378937903791379237933794379537963797379837993800380138023803380438053806380738083809381038113812381338143815381638173818381938203821382238233824382538263827382838293830383138323833383438353836383738383839384038413842384338443845384638473848384938503851385238533854385538563857385838593860386138623863386438653866386738683869387038713872387338743875387638773878387938803881388238833884388538863887388838893890389138923893389438953896389738983899390039013902390339043905390639073908390939103911391239133914391539163917391839193920392139223923392439253926392739283929393039313932393339343935393639373938393939403941394239433944394539463947394839493950395139523953395439553956395739583959396039613962396339643965396639673968396939703971397239733974397539763977397839793980398139823983398439853986398739883989399039913992399339943995399639973998399940004001400240034004400540064007400840094010401140124013401440154016401740184019402040214022402340244025402640274028402940304031403240334034403540364037403840394040404140424043404440454046404740484049405040514052405340544055405640574058405940604061406240634064406540664067406840694070407140724073407440754076407740784079408040814082408340844085408640874088408940904091409240934094409540964097409840994100410141024103410441054106410741084109411041114112411341144115411641174118411941204121412241234124412541264127412841294130413141324133413441354136413741384139414041414142414341444145414641474148414941504151415241534154415541564157415841594160416141624163416441654166416741684169417041714172417341744175417641774178417941804181418241834184418541864187418841894190419141924193419441954196419741984199420042014202420342044205420642074208420942104211421242134214421542164217421842194220422142224223422442254226422742284229423042314232423342344235423642374238423942404241424242434244424542464247424842494250425142524253425442554256425742584259426042614262426342644265426642674268426942704271427242734274427542764277427842794280428142824283428442854286428742884289429042914292429342944295429642974298429943004301430243034304430543064307430843094310431143124313431443154316431743184319432043214322432343244325432643274328432943304331433243334334433543364337433843394340434143424343434443454346434743484349435043514352435343544355435643574358435943604361436243634364436543664367436843694370437143724373437443754376437743784379438043814382438343844385438643874388438943904391439243934394439543964397439843994400440144024403440444054406440744084409441044114412441344144415441644174418441944204421442244234424442544264427442844294430443144324433443444354436443744384439444044414442444344444445444644474448444944504451445244534454445544564457445844594460446144624463446444654466446744684469447044714472447344744475447644774478447944804481448244834484448544864487448844894490449144924493449444954496449744984499450045014502450345044505450645074508450945104511451245134514451545164517451845194520452145224523452445254526452745284529453045314532453345344535453645374538453945404541454245434544454545464547454845494550455145524553455445554556455745584559456045614562456345644565456645674568456945704571457245734574457545764577457845794580458145824583458445854586458745884589459045914592459345944595459645974598459946004601460246034604460546064607460846094610461146124613461446154616461746184619462046214622462346244625462646274628462946304631463246334634463546364637463846394640464146424643464446454646464746484649465046514652465346544655465646574658465946604661466246634664466546664667466846694670467146724673467446754676467746784679468046814682468346844685468646874688468946904691469246934694469546964697469846994700470147024703470447054706470747084709471047114712471347144715471647174718471947204721472247234724472547264727472847294730473147324733473447354736473747384739474047414742474347444745474647474748474947504751475247534754475547564757475847594760476147624763476447654766476747684769477047714772477347744775477647774778477947804781478247834784478547864787478847894790479147924793479447954796479747984799480048014802480348044805480648074808480948104811481248134814481548164817481848194820482148224823482448254826482748284829483048314832483348344835483648374838483948404841484248434844484548464847484848494850485148524853485448554856485748584859486048614862486348644865486648674868486948704871487248734874487548764877487848794880488148824883488448854886488748884889489048914892489348944895489648974898489949004901490249034904490549064907490849094910491149124913491449154916491749184919492049214922492349244925492649274928492949304931493249334934493549364937493849394940494149424943494449454946494749484949495049514952495349544955495649574958495949604961496249634964496549664967496849694970497149724973497449754976497749784979498049814982498349844985498649874988498949904991499249934994499549964997499849995000500150025003500450055006500750085009501050115012501350145015501650175018501950205021502250235024502550265027502850295030503150325033503450355036503750385039504050415042504350445045504650475048504950505051505250535054505550565057505850595060506150625063506450655066506750685069507050715072507350745075507650775078507950805081508250835084508550865087508850895090509150925093509450955096509750985099510051015102510351045105510651075108510951105111511251135114511551165117511851195120512151225123512451255126512751285129513051315132513351345135513651375138513951405141514251435144514551465147514851495150515151525153515451555156515751585159516051615162516351645165516651675168516951705171517251735174517551765177517851795180518151825183518451855186518751885189519051915192519351945195519651975198519952005201520252035204520552065207520852095210521152125213521452155216521752185219522052215222522352245225522652275228522952305231523252335234523552365237523852395240524152425243524452455246524752485249525052515252525352545255525652575258525952605261526252635264526552665267526852695270527152725273527452755276527752785279528052815282528352845285528652875288528952905291529252935294529552965297529852995300530153025303530453055306530753085309531053115312531353145315531653175318531953205321532253235324532553265327532853295330533153325333533453355336533753385339534053415342534353445345534653475348534953505351535253535354535553565357535853595360536153625363536453655366536753685369537053715372537353745375537653775378537953805381538253835384538553865387538853895390539153925393539453955396539753985399540054015402540354045405540654075408540954105411541254135414541554165417541854195420542154225423542454255426542754285429543054315432543354345435543654375438543954405441544254435444544554465447544854495450545154525453545454555456545754585459546054615462546354645465546654675468546954705471547254735474547554765477547854795480548154825483548454855486548754885489549054915492549354945495549654975498549955005501550255035504550555065507550855095510551155125513551455155516551755185519552055215522552355245525552655275528552955305531553255335534553555365537553855395540554155425543554455455546554755485549555055515552555355545555555655575558555955605561556255635564556555665567556855695570557155725573557455755576557755785579558055815582558355845585558655875588558955905591559255935594559555965597559855995600560156025603560456055606560756085609561056115612561356145615561656175618561956205621562256235624562556265627562856295630563156325633563456355636563756385639564056415642564356445645564656475648564956505651565256535654565556565657565856595660566156625663566456655666566756685669567056715672567356745675567656775678567956805681568256835684568556865687568856895690569156925693569456955696569756985699570057015702570357045705570657075708570957105711571257135714571557165717571857195720572157225723572457255726572757285729573057315732573357345735573657375738573957405741574257435744574557465747574857495750575157525753575457555756575757585759576057615762576357645765576657675768576957705771577257735774577557765777577857795780578157825783578457855786578757885789579057915792579357945795579657975798579958005801580258035804580558065807580858095810581158125813581458155816581758185819582058215822582358245825582658275828582958305831583258335834583558365837583858395840584158425843584458455846584758485849585058515852585358545855585658575858585958605861586258635864586558665867586858695870587158725873587458755876587758785879588058815882588358845885588658875888588958905891589258935894589558965897589858995900590159025903590459055906590759085909591059115912591359145915591659175918591959205921592259235924592559265927592859295930593159325933593459355936593759385939594059415942594359445945594659475948594959505951595259535954595559565957595859595960596159625963596459655966596759685969597059715972597359745975597659775978597959805981598259835984598559865987598859895990599159925993599459955996599759985999600060016002600360046005600660076008600960106011601260136014601560166017601860196020602160226023602460256026602760286029603060316032603360346035603660376038603960406041604260436044604560466047604860496050605160526053605460556056605760586059606060616062606360646065606660676068606960706071607260736074607560766077607860796080608160826083608460856086608760886089609060916092609360946095609660976098609961006101610261036104610561066107610861096110611161126113611461156116611761186119612061216122612361246125612661276128612961306131613261336134613561366137613861396140614161426143614461456146614761486149615061516152615361546155615661576158615961606161616261636164616561666167616861696170617161726173617461756176617761786179618061816182618361846185618661876188618961906191619261936194619561966197619861996200620162026203620462056206620762086209621062116212621362146215621662176218621962206221622262236224622562266227622862296230623162326233623462356236623762386239624062416242624362446245624662476248624962506251625262536254625562566257625862596260626162626263626462656266626762686269627062716272627362746275627662776278627962806281628262836284628562866287628862896290629162926293629462956296629762986299630063016302630363046305630663076308630963106311631263136314631563166317631863196320632163226323632463256326632763286329633063316332633363346335633663376338633963406341634263436344634563466347634863496350635163526353635463556356635763586359636063616362636363646365636663676368636963706371637263736374637563766377637863796380638163826383638463856386638763886389639063916392639363946395639663976398639964006401640264036404640564066407640864096410641164126413641464156416641764186419642064216422642364246425642664276428642964306431643264336434643564366437643864396440644164426443644464456446644764486449645064516452645364546455645664576458645964606461646264636464646564666467646864696470647164726473647464756476647764786479648064816482648364846485648664876488648964906491649264936494649564966497649864996500650165026503650465056506650765086509651065116512651365146515651665176518651965206521652265236524652565266527652865296530653165326533653465356536653765386539654065416542654365446545654665476548654965506551655265536554655565566557655865596560656165626563656465656566656765686569657065716572657365746575657665776578657965806581658265836584658565866587658865896590659165926593659465956596659765986599660066016602660366046605660666076608660966106611661266136614661566166617661866196620662166226623662466256626662766286629663066316632663366346635663666376638663966406641664266436644664566466647664866496650665166526653665466556656665766586659666066616662666366646665666666676668666966706671667266736674667566766677667866796680668166826683668466856686668766886689669066916692669366946695669666976698669967006701670267036704670567066707670867096710671167126713671467156716671767186719672067216722672367246725672667276728672967306731673267336734673567366737673867396740674167426743674467456746674767486749675067516752675367546755675667576758675967606761676267636764676567666767676867696770677167726773677467756776677767786779678067816782678367846785678667876788678967906791679267936794679567966797679867996800680168026803680468056806680768086809681068116812681368146815681668176818681968206821682268236824682568266827682868296830683168326833683468356836683768386839684068416842684368446845684668476848684968506851685268536854685568566857685868596860686168626863686468656866686768686869687068716872687368746875687668776878687968806881688268836884688568866887688868896890689168926893689468956896689768986899690069016902690369046905690669076908690969106911691269136914691569166917691869196920692169226923692469256926692769286929693069316932693369346935693669376938693969406941694269436944694569466947694869496950695169526953695469556956695769586959696069616962696369646965696669676968696969706971697269736974697569766977697869796980698169826983698469856986698769886989699069916992699369946995699669976998699970007001700270037004700570067007700870097010701170127013701470157016701770187019702070217022702370247025702670277028702970307031703270337034703570367037703870397040704170427043704470457046704770487049705070517052705370547055705670577058705970607061706270637064706570667067706870697070707170727073707470757076707770787079708070817082708370847085708670877088708970907091709270937094709570967097709870997100710171027103710471057106710771087109711071117112711371147115711671177118711971207121712271237124712571267127712871297130713171327133713471357136713771387139714071417142714371447145714671477148714971507151715271537154715571567157715871597160716171627163716471657166716771687169717071717172717371747175717671777178717971807181718271837184718571867187718871897190719171927193719471957196719771987199720072017202720372047205720672077208720972107211721272137214721572167217721872197220722172227223722472257226722772287229723072317232723372347235723672377238723972407241724272437244724572467247724872497250725172527253725472557256725772587259726072617262726372647265726672677268726972707271727272737274727572767277727872797280728172827283728472857286728772887289729072917292729372947295729672977298729973007301730273037304730573067307730873097310731173127313731473157316731773187319732073217322732373247325732673277328732973307331733273337334733573367337733873397340734173427343734473457346734773487349735073517352735373547355735673577358735973607361736273637364736573667367736873697370737173727373737473757376737773787379738073817382738373847385738673877388738973907391739273937394739573967397739873997400740174027403740474057406740774087409741074117412741374147415741674177418741974207421742274237424742574267427742874297430743174327433743474357436743774387439744074417442744374447445744674477448744974507451745274537454745574567457745874597460746174627463746474657466746774687469747074717472747374747475747674777478747974807481748274837484748574867487748874897490749174927493749474957496749774987499750075017502750375047505750675077508750975107511751275137514751575167517751875197520752175227523752475257526752775287529753075317532753375347535753675377538753975407541754275437544754575467547754875497550755175527553755475557556755775587559756075617562756375647565756675677568756975707571757275737574757575767577757875797580758175827583758475857586758775887589759075917592759375947595759675977598759976007601760276037604760576067607760876097610761176127613761476157616761776187619762076217622762376247625762676277628762976307631763276337634763576367637763876397640764176427643764476457646764776487649765076517652765376547655765676577658765976607661766276637664766576667667766876697670767176727673767476757676767776787679768076817682768376847685768676877688768976907691769276937694769576967697769876997700770177027703770477057706770777087709771077117712771377147715771677177718771977207721772277237724772577267727772877297730773177327733773477357736773777387739774077417742774377447745774677477748774977507751775277537754775577567757775877597760776177627763776477657766776777687769777077717772777377747775777677777778777977807781778277837784778577867787778877897790779177927793779477957796779777987799780078017802780378047805780678077808780978107811781278137814781578167817781878197820782178227823782478257826782778287829783078317832783378347835783678377838783978407841784278437844784578467847784878497850785178527853785478557856785778587859786078617862786378647865786678677868786978707871787278737874787578767877787878797880788178827883788478857886788778887889789078917892789378947895789678977898789979007901790279037904790579067907790879097910791179127913791479157916791779187919792079217922792379247925792679277928792979307931793279337934793579367937793879397940794179427943794479457946794779487949795079517952795379547955795679577958795979607961796279637964796579667967796879697970797179727973797479757976797779787979798079817982798379847985798679877988798979907991799279937994799579967997799879998000800180028003800480058006800780088009801080118012801380148015801680178018801980208021802280238024802580268027802880298030803180328033803480358036803780388039804080418042804380448045804680478048804980508051805280538054805580568057805880598060806180628063806480658066806780688069807080718072807380748075807680778078807980808081808280838084808580868087808880898090809180928093809480958096809780988099810081018102810381048105810681078108810981108111811281138114811581168117811881198120812181228123812481258126812781288129813081318132813381348135813681378138813981408141814281438144814581468147814881498150815181528153815481558156815781588159816081618162816381648165816681678168816981708171817281738174817581768177817881798180818181828183818481858186818781888189819081918192819381948195819681978198819982008201820282038204820582068207820882098210821182128213821482158216821782188219822082218222822382248225822682278228822982308231823282338234823582368237823882398240824182428243824482458246824782488249825082518252825382548255825682578258825982608261826282638264826582668267826882698270827182728273827482758276827782788279828082818282828382848285828682878288828982908291829282938294829582968297829882998300830183028303830483058306830783088309831083118312831383148315831683178318831983208321832283238324832583268327832883298330833183328333833483358336833783388339834083418342834383448345834683478348834983508351835283538354835583568357835883598360836183628363836483658366836783688369837083718372837383748375837683778378837983808381838283838384838583868387838883898390839183928393839483958396839783988399840084018402840384048405840684078408840984108411841284138414841584168417841884198420842184228423842484258426842784288429843084318432843384348435843684378438843984408441844284438444844584468447844884498450845184528453845484558456845784588459846084618462846384648465846684678468846984708471847284738474847584768477847884798480848184828483848484858486848784888489849084918492849384948495849684978498849985008501850285038504850585068507850885098510851185128513851485158516851785188519852085218522852385248525852685278528852985308531853285338534853585368537853885398540854185428543854485458546854785488549855085518552855385548555855685578558855985608561856285638564856585668567856885698570857185728573857485758576857785788579858085818582858385848585858685878588858985908591859285938594859585968597859885998600860186028603860486058606860786088609861086118612861386148615861686178618861986208621862286238624862586268627862886298630863186328633863486358636863786388639864086418642864386448645864686478648864986508651865286538654865586568657865886598660866186628663866486658666866786688669867086718672867386748675867686778678867986808681868286838684868586868687868886898690869186928693869486958696869786988699870087018702870387048705870687078708870987108711871287138714871587168717871887198720872187228723872487258726872787288729873087318732873387348735873687378738873987408741874287438744874587468747874887498750875187528753875487558756875787588759876087618762876387648765876687678768876987708771877287738774877587768777877887798780878187828783878487858786878787888789879087918792879387948795879687978798879988008801880288038804880588068807880888098810881188128813881488158816881788188819882088218822882388248825882688278828882988308831883288338834883588368837883888398840884188428843884488458846884788488849885088518852885388548855885688578858885988608861886288638864886588668867886888698870887188728873887488758876887788788879888088818882888388848885888688878888888988908891889288938894889588968897889888998900890189028903890489058906890789088909891089118912891389148915891689178918891989208921892289238924892589268927892889298930893189328933893489358936893789388939894089418942894389448945894689478948894989508951895289538954895589568957895889598960896189628963896489658966896789688969897089718972897389748975897689778978897989808981898289838984898589868987898889898990899189928993899489958996899789988999900090019002900390049005900690079008900990109011901290139014901590169017901890199020902190229023902490259026902790289029903090319032903390349035903690379038903990409041904290439044904590469047904890499050905190529053905490559056905790589059906090619062906390649065906690679068906990709071907290739074907590769077907890799080908190829083908490859086908790889089909090919092909390949095909690979098909991009101910291039104910591069107910891099110911191129113911491159116911791189119912091219122912391249125912691279128912991309131913291339134913591369137913891399140914191429143914491459146914791489149915091519152915391549155915691579158915991609161916291639164916591669167916891699170917191729173917491759176917791789179918091819182918391849185918691879188918991909191919291939194919591969197919891999200920192029203920492059206920792089209921092119212921392149215921692179218921992209221922292239224922592269227922892299230923192329233923492359236923792389239924092419242924392449245924692479248924992509251925292539254925592569257925892599260926192629263926492659266926792689269927092719272927392749275927692779278927992809281928292839284928592869287928892899290929192929293929492959296929792989299930093019302930393049305930693079308930993109311931293139314931593169317931893199320932193229323932493259326932793289329933093319332933393349335933693379338933993409341934293439344934593469347934893499350935193529353935493559356935793589359936093619362936393649365936693679368936993709371937293739374937593769377937893799380938193829383938493859386938793889389939093919392939393949395939693979398939994009401940294039404940594069407940894099410941194129413941494159416941794189419942094219422942394249425942694279428942994309431943294339434943594369437943894399440944194429443944494459446944794489449945094519452945394549455945694579458945994609461946294639464946594669467946894699470947194729473947494759476947794789479948094819482948394849485948694879488948994909491949294939494949594969497949894999500950195029503950495059506950795089509951095119512951395149515951695179518951995209521952295239524952595269527952895299530953195329533953495359536953795389539954095419542954395449545954695479548954995509551955295539554955595569557955895599560956195629563956495659566956795689569957095719572957395749575957695779578957995809581958295839584958595869587958895899590959195929593959495959596959795989599960096019602960396049605960696079608960996109611961296139614961596169617961896199620962196229623962496259626962796289629963096319632963396349635963696379638963996409641964296439644964596469647964896499650965196529653965496559656965796589659966096619662966396649665966696679668966996709671967296739674967596769677967896799680968196829683968496859686968796889689969096919692969396949695969696979698969997009701970297039704970597069707970897099710971197129713971497159716971797189719972097219722972397249725972697279728972997309731973297339734973597369737973897399740974197429743974497459746974797489749975097519752975397549755975697579758975997609761976297639764976597669767976897699770977197729773977497759776977797789779978097819782978397849785978697879788978997909791979297939794979597969797979897999800980198029803980498059806980798089809981098119812981398149815981698179818981998209821982298239824982598269827982898299830983198329833983498359836983798389839984098419842984398449845984698479848984998509851985298539854985598569857985898599860986198629863986498659866986798689869987098719872987398749875987698779878987998809881988298839884988598869887988898899890989198929893989498959896989798989899990099019902990399049905990699079908990999109911991299139914991599169917991899199920992199229923992499259926992799289929993099319932993399349935993699379938993999409941994299439944994599469947994899499950995199529953995499559956995799589959996099619962996399649965996699679968996999709971997299739974997599769977997899799980998199829983998499859986998799889989999099919992999399949995999699979998999910000100011000210003100041000510006100071000810009100101001110012100131001410015100161001710018100191002010021100221002310024100251002610027100281002910030100311003210033100341003510036100371003810039100401004110042100431004410045100461004710048100491005010051100521005310054100551005610057100581005910060100611006210063100641006510066100671006810069100701007110072100731007410075100761007710078100791008010081100821008310084100851008610087100881008910090100911009210093100941009510096100971009810099101001010110102101031010410105101061010710108101091011010111101121011310114101151011610117101181011910120101211012210123101241012510126101271012810129101301013110132101331013410135101361013710138101391014010141101421014310144101451014610147101481014910150101511015210153101541015510156101571015810159101601016110162101631016410165101661016710168101691017010171101721017310174101751017610177101781017910180101811018210183101841018510186101871018810189101901019110192101931019410195101961019710198101991020010201102021020310204102051020610207102081020910210102111021210213102141021510216102171021810219102201022110222102231022410225102261022710228102291023010231102321023310234102351023610237102381023910240102411024210243102441024510246102471024810249102501025110252102531025410255102561025710258102591026010261102621026310264102651026610267102681026910270102711027210273102741027510276102771027810279102801028110282102831028410285102861028710288102891029010291102921029310294102951029610297102981029910300103011030210303103041030510306103071030810309103101031110312103131031410315103161031710318103191032010321103221032310324103251032610327103281032910330103311033210333103341033510336103371033810339103401034110342103431034410345103461034710348103491035010351103521035310354103551035610357103581035910360103611036210363103641036510366103671036810369103701037110372103731037410375103761037710378103791038010381103821038310384103851038610387103881038910390103911039210393103941039510396103971039810399104001040110402104031040410405104061040710408104091041010411104121041310414104151041610417104181041910420104211042210423104241042510426104271042810429104301043110432104331043410435104361043710438104391044010441104421044310444104451044610447104481044910450104511045210453104541045510456104571045810459104601046110462104631046410465104661046710468104691047010471104721047310474104751047610477104781047910480104811048210483104841048510486104871048810489104901049110492104931049410495104961049710498104991050010501105021050310504105051050610507105081050910510105111051210513105141051510516105171051810519105201052110522105231052410525105261052710528105291053010531105321053310534105351053610537105381053910540105411054210543105441054510546105471054810549105501055110552105531055410555105561055710558105591056010561105621056310564105651056610567105681056910570105711057210573105741057510576105771057810579105801058110582105831058410585105861058710588105891059010591105921059310594105951059610597105981059910600106011060210603106041060510606106071060810609106101061110612106131061410615106161061710618106191062010621106221062310624106251062610627106281062910630106311063210633106341063510636106371063810639106401064110642106431064410645106461064710648106491065010651106521065310654106551065610657106581065910660106611066210663106641066510666106671066810669106701067110672106731067410675106761067710678106791068010681106821068310684106851068610687106881068910690106911069210693106941069510696106971069810699107001070110702107031070410705107061070710708107091071010711107121071310714107151071610717107181071910720107211072210723107241072510726107271072810729107301073110732107331073410735107361073710738107391074010741107421074310744107451074610747107481074910750107511075210753107541075510756107571075810759107601076110762107631076410765107661076710768107691077010771107721077310774107751077610777107781077910780107811078210783107841078510786107871078810789107901079110792107931079410795107961079710798107991080010801108021080310804108051080610807108081080910810108111081210813108141081510816108171081810819108201082110822108231082410825108261082710828108291083010831108321083310834108351083610837108381083910840108411084210843108441084510846108471084810849108501085110852108531085410855108561085710858108591086010861108621086310864108651086610867108681086910870108711087210873108741087510876108771087810879108801088110882108831088410885108861088710888108891089010891108921089310894108951089610897108981089910900109011090210903109041090510906109071090810909109101091110912109131091410915109161091710918109191092010921109221092310924109251092610927109281092910930109311093210933109341093510936109371093810939109401094110942109431094410945109461094710948109491095010951109521095310954109551095610957109581095910960109611096210963109641096510966109671096810969109701097110972109731097410975109761097710978109791098010981109821098310984109851098610987109881098910990109911099210993109941099510996109971099810999110001100111002110031100411005110061100711008110091101011011110121101311014110151101611017110181101911020110211102211023110241102511026110271102811029110301103111032110331103411035110361103711038110391104011041110421104311044110451104611047110481104911050110511105211053110541105511056110571105811059110601106111062110631106411065110661106711068110691107011071110721107311074110751107611077110781107911080110811108211083110841108511086110871108811089110901109111092110931109411095110961109711098110991110011101111021110311104111051110611107111081110911110111111111211113111141111511116111171111811119111201112111122111231112411125111261112711128111291113011131111321113311134111351113611137111381113911140111411114211143111441114511146111471114811149111501115111152111531115411155111561115711158111591116011161111621116311164111651116611167111681116911170111711117211173111741117511176111771117811179111801118111182111831118411185111861118711188111891119011191111921119311194111951119611197111981119911200112011120211203112041120511206112071120811209112101121111212112131121411215112161121711218112191122011221112221122311224112251122611227112281122911230112311123211233112341123511236112371123811239112401124111242112431124411245112461124711248112491125011251112521125311254112551125611257112581125911260112611126211263112641126511266112671126811269112701127111272112731127411275112761127711278112791128011281112821128311284112851128611287112881128911290112911129211293112941129511296112971129811299113001130111302113031130411305113061130711308113091131011311113121131311314113151131611317113181131911320113211132211323113241132511326113271132811329113301133111332113331133411335113361133711338113391134011341113421134311344113451134611347113481134911350113511135211353113541135511356113571135811359113601136111362113631136411365113661136711368113691137011371113721137311374113751137611377113781137911380113811138211383113841138511386113871138811389113901139111392113931139411395113961139711398113991140011401114021140311404114051140611407114081140911410114111141211413114141141511416114171141811419114201142111422114231142411425114261142711428114291143011431114321143311434114351143611437114381143911440114411144211443114441144511446114471144811449114501145111452114531145411455114561145711458114591146011461114621146311464114651146611467114681146911470114711147211473114741147511476114771147811479114801148111482114831148411485114861148711488114891149011491114921149311494114951149611497114981149911500115011150211503115041150511506115071150811509115101151111512115131151411515115161151711518115191152011521115221152311524115251152611527115281152911530115311153211533115341153511536115371153811539115401154111542115431154411545115461154711548115491155011551115521155311554115551155611557115581155911560115611156211563115641156511566115671156811569115701157111572115731157411575115761157711578115791158011581115821158311584115851158611587115881158911590115911159211593115941159511596115971159811599116001160111602116031160411605116061160711608116091161011611116121161311614116151161611617116181161911620116211162211623116241162511626116271162811629116301163111632116331163411635116361163711638116391164011641116421164311644116451164611647116481164911650116511165211653116541165511656116571165811659116601166111662116631166411665116661166711668116691167011671116721167311674116751167611677116781167911680116811168211683116841168511686116871168811689116901169111692116931169411695116961169711698116991170011701117021170311704117051170611707117081170911710117111171211713117141171511716117171171811719117201172111722117231172411725117261172711728117291173011731117321173311734117351173611737117381173911740117411174211743117441174511746117471174811749117501175111752117531175411755117561175711758117591176011761117621176311764117651176611767117681176911770117711177211773117741177511776117771177811779117801178111782117831178411785117861178711788117891179011791117921179311794117951179611797117981179911800118011180211803118041180511806118071180811809118101181111812118131181411815118161181711818118191182011821118221182311824118251182611827118281182911830118311183211833118341183511836118371183811839118401184111842118431184411845118461184711848118491185011851118521185311854118551185611857118581185911860118611186211863118641186511866118671186811869118701187111872118731187411875118761187711878118791188011881118821188311884118851188611887118881188911890118911189211893118941189511896118971189811899119001190111902119031190411905119061190711908119091191011911119121191311914119151191611917119181191911920119211192211923119241192511926119271192811929119301193111932119331193411935119361193711938119391194011941119421194311944119451194611947119481194911950119511195211953119541195511956119571195811959119601196111962119631196411965119661196711968119691197011971119721197311974119751197611977119781197911980119811198211983119841198511986119871198811989119901199111992119931199411995119961199711998119991200012001120021200312004120051200612007120081200912010120111201212013120141201512016120171201812019120201202112022120231202412025120261202712028120291203012031120321203312034120351203612037120381203912040120411204212043120441204512046120471204812049120501205112052120531205412055120561205712058120591206012061120621206312064120651206612067120681206912070120711207212073120741207512076120771207812079120801208112082120831208412085120861208712088120891209012091120921209312094120951209612097120981209912100121011210212103121041210512106121071210812109121101211112112121131211412115121161211712118121191212012121121221212312124121251212612127121281212912130121311213212133121341213512136121371213812139121401214112142121431214412145121461214712148121491215012151121521215312154121551215612157121581215912160121611216212163121641216512166121671216812169121701217112172121731217412175121761217712178121791218012181121821218312184121851218612187121881218912190121911219212193121941219512196121971219812199122001220112202122031220412205122061220712208122091221012211122121221312214122151221612217122181221912220122211222212223122241222512226122271222812229122301223112232122331223412235122361223712238122391224012241122421224312244122451224612247122481224912250122511225212253122541225512256122571225812259122601226112262122631226412265122661226712268122691227012271122721227312274122751227612277122781227912280122811228212283122841228512286122871228812289122901229112292122931229412295122961229712298122991230012301123021230312304123051230612307123081230912310123111231212313123141231512316123171231812319123201232112322123231232412325123261232712328123291233012331123321233312334123351233612337123381233912340123411234212343123441234512346123471234812349123501235112352123531235412355123561235712358123591236012361123621236312364123651236612367123681236912370123711237212373123741237512376123771237812379123801238112382123831238412385123861238712388123891239012391123921239312394123951239612397123981239912400124011240212403124041240512406124071240812409124101241112412124131241412415124161241712418124191242012421124221242312424124251242612427124281242912430124311243212433124341243512436124371243812439124401244112442124431244412445124461244712448124491245012451124521245312454124551245612457124581245912460124611246212463124641246512466124671246812469124701247112472124731247412475124761247712478124791248012481124821248312484124851248612487124881248912490124911249212493124941249512496124971249812499125001250112502125031250412505125061250712508125091251012511125121251312514125151251612517125181251912520125211252212523125241252512526125271252812529125301253112532125331253412535125361253712538125391254012541125421254312544125451254612547125481254912550125511255212553125541255512556125571255812559125601256112562125631256412565125661256712568125691257012571125721257312574125751257612577125781257912580125811258212583125841258512586125871258812589125901259112592125931259412595125961259712598125991260012601126021260312604126051260612607126081260912610126111261212613126141261512616126171261812619126201262112622126231262412625126261262712628126291263012631126321263312634126351263612637126381263912640126411264212643126441264512646126471264812649126501265112652126531265412655126561265712658126591266012661126621266312664126651266612667126681266912670126711267212673126741267512676126771267812679126801268112682126831268412685126861268712688126891269012691126921269312694126951269612697126981269912700127011270212703127041270512706127071270812709127101271112712127131271412715127161271712718127191272012721127221272312724127251272612727127281272912730127311273212733127341273512736127371273812739127401274112742127431274412745127461274712748127491275012751127521275312754127551275612757127581275912760127611276212763127641276512766127671276812769127701277112772127731277412775127761277712778127791278012781127821278312784127851278612787127881278912790127911279212793127941279512796127971279812799128001280112802128031280412805128061280712808128091281012811128121281312814128151281612817128181281912820128211282212823128241282512826128271282812829128301283112832128331283412835128361283712838128391284012841128421284312844128451284612847128481284912850128511285212853128541285512856128571285812859128601286112862128631286412865128661286712868128691287012871128721287312874128751287612877128781287912880128811288212883128841288512886128871288812889128901289112892128931289412895128961289712898128991290012901129021290312904129051290612907129081290912910129111291212913129141291512916129171291812919129201292112922129231292412925129261292712928129291293012931129321293312934129351293612937129381293912940129411294212943129441294512946129471294812949129501295112952129531295412955129561295712958129591296012961129621296312964129651296612967129681296912970129711297212973129741297512976129771297812979129801298112982129831298412985129861298712988129891299012991129921299312994129951299612997129981299913000130011300213003130041300513006
  1. // SPDX-License-Identifier: GPL-2.0+
  2. /******************************************************************************
  3. * (c) Copyright 2010-2014 Xilinx, Inc. All rights reserved.
  4. ******************************************************************************/
  5. /****************************************************************************/
  6. /**
  7. *
  8. * @file ps7_init_gpl.c
  9. *
  10. * This file is automatically generated
  11. *
  12. *****************************************************************************/
  13. #include <asm/arch/ps7_init_gpl.h>
  14. unsigned long ps7_pll_init_data_3_0[] = {
  15. // START: top
  16. // .. START: SLCR SETTINGS
  17. // .. UNLOCK_KEY = 0XDF0D
  18. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  19. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  20. // ..
  21. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  22. // .. FINISH: SLCR SETTINGS
  23. // .. START: PLL SLCR REGISTERS
  24. // .. .. START: ARM PLL INIT
  25. // .. .. PLL_RES = 0x2
  26. // .. .. ==> 0XF8000110[7:4] = 0x00000002U
  27. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  28. // .. .. PLL_CP = 0x2
  29. // .. .. ==> 0XF8000110[11:8] = 0x00000002U
  30. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  31. // .. .. LOCK_CNT = 0xfa
  32. // .. .. ==> 0XF8000110[21:12] = 0x000000FAU
  33. // .. .. ==> MASK : 0x003FF000U VAL : 0x000FA000U
  34. // .. ..
  35. EMIT_MASKWRITE(0XF8000110, 0x003FFFF0U ,0x000FA220U),
  36. // .. .. .. START: UPDATE FB_DIV
  37. // .. .. .. PLL_FDIV = 0x28
  38. // .. .. .. ==> 0XF8000100[18:12] = 0x00000028U
  39. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00028000U
  40. // .. .. ..
  41. EMIT_MASKWRITE(0XF8000100, 0x0007F000U ,0x00028000U),
  42. // .. .. .. FINISH: UPDATE FB_DIV
  43. // .. .. .. START: BY PASS PLL
  44. // .. .. .. PLL_BYPASS_FORCE = 1
  45. // .. .. .. ==> 0XF8000100[4:4] = 0x00000001U
  46. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  47. // .. .. ..
  48. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000010U),
  49. // .. .. .. FINISH: BY PASS PLL
  50. // .. .. .. START: ASSERT RESET
  51. // .. .. .. PLL_RESET = 1
  52. // .. .. .. ==> 0XF8000100[0:0] = 0x00000001U
  53. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  54. // .. .. ..
  55. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000001U),
  56. // .. .. .. FINISH: ASSERT RESET
  57. // .. .. .. START: DEASSERT RESET
  58. // .. .. .. PLL_RESET = 0
  59. // .. .. .. ==> 0XF8000100[0:0] = 0x00000000U
  60. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  61. // .. .. ..
  62. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000000U),
  63. // .. .. .. FINISH: DEASSERT RESET
  64. // .. .. .. START: CHECK PLL STATUS
  65. // .. .. .. ARM_PLL_LOCK = 1
  66. // .. .. .. ==> 0XF800010C[0:0] = 0x00000001U
  67. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  68. // .. .. ..
  69. EMIT_MASKPOLL(0XF800010C, 0x00000001U),
  70. // .. .. .. FINISH: CHECK PLL STATUS
  71. // .. .. .. START: REMOVE PLL BY PASS
  72. // .. .. .. PLL_BYPASS_FORCE = 0
  73. // .. .. .. ==> 0XF8000100[4:4] = 0x00000000U
  74. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  75. // .. .. ..
  76. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000000U),
  77. // .. .. .. FINISH: REMOVE PLL BY PASS
  78. // .. .. .. SRCSEL = 0x0
  79. // .. .. .. ==> 0XF8000120[5:4] = 0x00000000U
  80. // .. .. .. ==> MASK : 0x00000030U VAL : 0x00000000U
  81. // .. .. .. DIVISOR = 0x2
  82. // .. .. .. ==> 0XF8000120[13:8] = 0x00000002U
  83. // .. .. .. ==> MASK : 0x00003F00U VAL : 0x00000200U
  84. // .. .. .. CPU_6OR4XCLKACT = 0x1
  85. // .. .. .. ==> 0XF8000120[24:24] = 0x00000001U
  86. // .. .. .. ==> MASK : 0x01000000U VAL : 0x01000000U
  87. // .. .. .. CPU_3OR2XCLKACT = 0x1
  88. // .. .. .. ==> 0XF8000120[25:25] = 0x00000001U
  89. // .. .. .. ==> MASK : 0x02000000U VAL : 0x02000000U
  90. // .. .. .. CPU_2XCLKACT = 0x1
  91. // .. .. .. ==> 0XF8000120[26:26] = 0x00000001U
  92. // .. .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  93. // .. .. .. CPU_1XCLKACT = 0x1
  94. // .. .. .. ==> 0XF8000120[27:27] = 0x00000001U
  95. // .. .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  96. // .. .. .. CPU_PERI_CLKACT = 0x1
  97. // .. .. .. ==> 0XF8000120[28:28] = 0x00000001U
  98. // .. .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  99. // .. .. ..
  100. EMIT_MASKWRITE(0XF8000120, 0x1F003F30U ,0x1F000200U),
  101. // .. .. FINISH: ARM PLL INIT
  102. // .. .. START: DDR PLL INIT
  103. // .. .. PLL_RES = 0x2
  104. // .. .. ==> 0XF8000114[7:4] = 0x00000002U
  105. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  106. // .. .. PLL_CP = 0x2
  107. // .. .. ==> 0XF8000114[11:8] = 0x00000002U
  108. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  109. // .. .. LOCK_CNT = 0x12c
  110. // .. .. ==> 0XF8000114[21:12] = 0x0000012CU
  111. // .. .. ==> MASK : 0x003FF000U VAL : 0x0012C000U
  112. // .. ..
  113. EMIT_MASKWRITE(0XF8000114, 0x003FFFF0U ,0x0012C220U),
  114. // .. .. .. START: UPDATE FB_DIV
  115. // .. .. .. PLL_FDIV = 0x20
  116. // .. .. .. ==> 0XF8000104[18:12] = 0x00000020U
  117. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00020000U
  118. // .. .. ..
  119. EMIT_MASKWRITE(0XF8000104, 0x0007F000U ,0x00020000U),
  120. // .. .. .. FINISH: UPDATE FB_DIV
  121. // .. .. .. START: BY PASS PLL
  122. // .. .. .. PLL_BYPASS_FORCE = 1
  123. // .. .. .. ==> 0XF8000104[4:4] = 0x00000001U
  124. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  125. // .. .. ..
  126. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000010U),
  127. // .. .. .. FINISH: BY PASS PLL
  128. // .. .. .. START: ASSERT RESET
  129. // .. .. .. PLL_RESET = 1
  130. // .. .. .. ==> 0XF8000104[0:0] = 0x00000001U
  131. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  132. // .. .. ..
  133. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000001U),
  134. // .. .. .. FINISH: ASSERT RESET
  135. // .. .. .. START: DEASSERT RESET
  136. // .. .. .. PLL_RESET = 0
  137. // .. .. .. ==> 0XF8000104[0:0] = 0x00000000U
  138. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  139. // .. .. ..
  140. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000000U),
  141. // .. .. .. FINISH: DEASSERT RESET
  142. // .. .. .. START: CHECK PLL STATUS
  143. // .. .. .. DDR_PLL_LOCK = 1
  144. // .. .. .. ==> 0XF800010C[1:1] = 0x00000001U
  145. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  146. // .. .. ..
  147. EMIT_MASKPOLL(0XF800010C, 0x00000002U),
  148. // .. .. .. FINISH: CHECK PLL STATUS
  149. // .. .. .. START: REMOVE PLL BY PASS
  150. // .. .. .. PLL_BYPASS_FORCE = 0
  151. // .. .. .. ==> 0XF8000104[4:4] = 0x00000000U
  152. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  153. // .. .. ..
  154. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000000U),
  155. // .. .. .. FINISH: REMOVE PLL BY PASS
  156. // .. .. .. DDR_3XCLKACT = 0x1
  157. // .. .. .. ==> 0XF8000124[0:0] = 0x00000001U
  158. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  159. // .. .. .. DDR_2XCLKACT = 0x1
  160. // .. .. .. ==> 0XF8000124[1:1] = 0x00000001U
  161. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  162. // .. .. .. DDR_3XCLK_DIVISOR = 0x2
  163. // .. .. .. ==> 0XF8000124[25:20] = 0x00000002U
  164. // .. .. .. ==> MASK : 0x03F00000U VAL : 0x00200000U
  165. // .. .. .. DDR_2XCLK_DIVISOR = 0x3
  166. // .. .. .. ==> 0XF8000124[31:26] = 0x00000003U
  167. // .. .. .. ==> MASK : 0xFC000000U VAL : 0x0C000000U
  168. // .. .. ..
  169. EMIT_MASKWRITE(0XF8000124, 0xFFF00003U ,0x0C200003U),
  170. // .. .. FINISH: DDR PLL INIT
  171. // .. .. START: IO PLL INIT
  172. // .. .. PLL_RES = 0xc
  173. // .. .. ==> 0XF8000118[7:4] = 0x0000000CU
  174. // .. .. ==> MASK : 0x000000F0U VAL : 0x000000C0U
  175. // .. .. PLL_CP = 0x2
  176. // .. .. ==> 0XF8000118[11:8] = 0x00000002U
  177. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  178. // .. .. LOCK_CNT = 0x145
  179. // .. .. ==> 0XF8000118[21:12] = 0x00000145U
  180. // .. .. ==> MASK : 0x003FF000U VAL : 0x00145000U
  181. // .. ..
  182. EMIT_MASKWRITE(0XF8000118, 0x003FFFF0U ,0x001452C0U),
  183. // .. .. .. START: UPDATE FB_DIV
  184. // .. .. .. PLL_FDIV = 0x1e
  185. // .. .. .. ==> 0XF8000108[18:12] = 0x0000001EU
  186. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x0001E000U
  187. // .. .. ..
  188. EMIT_MASKWRITE(0XF8000108, 0x0007F000U ,0x0001E000U),
  189. // .. .. .. FINISH: UPDATE FB_DIV
  190. // .. .. .. START: BY PASS PLL
  191. // .. .. .. PLL_BYPASS_FORCE = 1
  192. // .. .. .. ==> 0XF8000108[4:4] = 0x00000001U
  193. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  194. // .. .. ..
  195. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000010U),
  196. // .. .. .. FINISH: BY PASS PLL
  197. // .. .. .. START: ASSERT RESET
  198. // .. .. .. PLL_RESET = 1
  199. // .. .. .. ==> 0XF8000108[0:0] = 0x00000001U
  200. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  201. // .. .. ..
  202. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000001U),
  203. // .. .. .. FINISH: ASSERT RESET
  204. // .. .. .. START: DEASSERT RESET
  205. // .. .. .. PLL_RESET = 0
  206. // .. .. .. ==> 0XF8000108[0:0] = 0x00000000U
  207. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  208. // .. .. ..
  209. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000000U),
  210. // .. .. .. FINISH: DEASSERT RESET
  211. // .. .. .. START: CHECK PLL STATUS
  212. // .. .. .. IO_PLL_LOCK = 1
  213. // .. .. .. ==> 0XF800010C[2:2] = 0x00000001U
  214. // .. .. .. ==> MASK : 0x00000004U VAL : 0x00000004U
  215. // .. .. ..
  216. EMIT_MASKPOLL(0XF800010C, 0x00000004U),
  217. // .. .. .. FINISH: CHECK PLL STATUS
  218. // .. .. .. START: REMOVE PLL BY PASS
  219. // .. .. .. PLL_BYPASS_FORCE = 0
  220. // .. .. .. ==> 0XF8000108[4:4] = 0x00000000U
  221. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  222. // .. .. ..
  223. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000000U),
  224. // .. .. .. FINISH: REMOVE PLL BY PASS
  225. // .. .. FINISH: IO PLL INIT
  226. // .. FINISH: PLL SLCR REGISTERS
  227. // .. START: LOCK IT BACK
  228. // .. LOCK_KEY = 0X767B
  229. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  230. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  231. // ..
  232. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  233. // .. FINISH: LOCK IT BACK
  234. // FINISH: top
  235. //
  236. EMIT_EXIT(),
  237. //
  238. };
  239. unsigned long ps7_clock_init_data_3_0[] = {
  240. // START: top
  241. // .. START: SLCR SETTINGS
  242. // .. UNLOCK_KEY = 0XDF0D
  243. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  244. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  245. // ..
  246. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  247. // .. FINISH: SLCR SETTINGS
  248. // .. START: CLOCK CONTROL SLCR REGISTERS
  249. // .. CLKACT = 0x1
  250. // .. ==> 0XF8000128[0:0] = 0x00000001U
  251. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  252. // .. DIVISOR0 = 0x23
  253. // .. ==> 0XF8000128[13:8] = 0x00000023U
  254. // .. ==> MASK : 0x00003F00U VAL : 0x00002300U
  255. // .. DIVISOR1 = 0x3
  256. // .. ==> 0XF8000128[25:20] = 0x00000003U
  257. // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
  258. // ..
  259. EMIT_MASKWRITE(0XF8000128, 0x03F03F01U ,0x00302301U),
  260. // .. CLKACT = 0x1
  261. // .. ==> 0XF8000138[0:0] = 0x00000001U
  262. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  263. // .. SRCSEL = 0x0
  264. // .. ==> 0XF8000138[4:4] = 0x00000000U
  265. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  266. // ..
  267. EMIT_MASKWRITE(0XF8000138, 0x00000011U ,0x00000001U),
  268. // .. CLKACT = 0x1
  269. // .. ==> 0XF8000140[0:0] = 0x00000001U
  270. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  271. // .. SRCSEL = 0x0
  272. // .. ==> 0XF8000140[6:4] = 0x00000000U
  273. // .. ==> MASK : 0x00000070U VAL : 0x00000000U
  274. // .. DIVISOR = 0x8
  275. // .. ==> 0XF8000140[13:8] = 0x00000008U
  276. // .. ==> MASK : 0x00003F00U VAL : 0x00000800U
  277. // .. DIVISOR1 = 0x5
  278. // .. ==> 0XF8000140[25:20] = 0x00000005U
  279. // .. ==> MASK : 0x03F00000U VAL : 0x00500000U
  280. // ..
  281. EMIT_MASKWRITE(0XF8000140, 0x03F03F71U ,0x00500801U),
  282. // .. CLKACT = 0x1
  283. // .. ==> 0XF800014C[0:0] = 0x00000001U
  284. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  285. // .. SRCSEL = 0x0
  286. // .. ==> 0XF800014C[5:4] = 0x00000000U
  287. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  288. // .. DIVISOR = 0x5
  289. // .. ==> 0XF800014C[13:8] = 0x00000005U
  290. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  291. // ..
  292. EMIT_MASKWRITE(0XF800014C, 0x00003F31U ,0x00000501U),
  293. // .. CLKACT0 = 0x1
  294. // .. ==> 0XF8000150[0:0] = 0x00000001U
  295. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  296. // .. CLKACT1 = 0x0
  297. // .. ==> 0XF8000150[1:1] = 0x00000000U
  298. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  299. // .. SRCSEL = 0x0
  300. // .. ==> 0XF8000150[5:4] = 0x00000000U
  301. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  302. // .. DIVISOR = 0x14
  303. // .. ==> 0XF8000150[13:8] = 0x00000014U
  304. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  305. // ..
  306. EMIT_MASKWRITE(0XF8000150, 0x00003F33U ,0x00001401U),
  307. // .. CLKACT0 = 0x0
  308. // .. ==> 0XF8000154[0:0] = 0x00000000U
  309. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  310. // .. CLKACT1 = 0x1
  311. // .. ==> 0XF8000154[1:1] = 0x00000001U
  312. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  313. // .. SRCSEL = 0x0
  314. // .. ==> 0XF8000154[5:4] = 0x00000000U
  315. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  316. // .. DIVISOR = 0x14
  317. // .. ==> 0XF8000154[13:8] = 0x00000014U
  318. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  319. // ..
  320. EMIT_MASKWRITE(0XF8000154, 0x00003F33U ,0x00001402U),
  321. // .. CLKACT0 = 0x1
  322. // .. ==> 0XF800015C[0:0] = 0x00000001U
  323. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  324. // .. CLKACT1 = 0x0
  325. // .. ==> 0XF800015C[1:1] = 0x00000000U
  326. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  327. // .. SRCSEL = 0x0
  328. // .. ==> 0XF800015C[5:4] = 0x00000000U
  329. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  330. // .. DIVISOR0 = 0xe
  331. // .. ==> 0XF800015C[13:8] = 0x0000000EU
  332. // .. ==> MASK : 0x00003F00U VAL : 0x00000E00U
  333. // .. DIVISOR1 = 0x3
  334. // .. ==> 0XF800015C[25:20] = 0x00000003U
  335. // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
  336. // ..
  337. EMIT_MASKWRITE(0XF800015C, 0x03F03F33U ,0x00300E01U),
  338. // .. CAN0_MUX = 0x0
  339. // .. ==> 0XF8000160[5:0] = 0x00000000U
  340. // .. ==> MASK : 0x0000003FU VAL : 0x00000000U
  341. // .. CAN0_REF_SEL = 0x0
  342. // .. ==> 0XF8000160[6:6] = 0x00000000U
  343. // .. ==> MASK : 0x00000040U VAL : 0x00000000U
  344. // .. CAN1_MUX = 0x0
  345. // .. ==> 0XF8000160[21:16] = 0x00000000U
  346. // .. ==> MASK : 0x003F0000U VAL : 0x00000000U
  347. // .. CAN1_REF_SEL = 0x0
  348. // .. ==> 0XF8000160[22:22] = 0x00000000U
  349. // .. ==> MASK : 0x00400000U VAL : 0x00000000U
  350. // ..
  351. EMIT_MASKWRITE(0XF8000160, 0x007F007FU ,0x00000000U),
  352. // .. CLKACT = 0x1
  353. // .. ==> 0XF8000168[0:0] = 0x00000001U
  354. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  355. // .. SRCSEL = 0x0
  356. // .. ==> 0XF8000168[5:4] = 0x00000000U
  357. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  358. // .. DIVISOR = 0x5
  359. // .. ==> 0XF8000168[13:8] = 0x00000005U
  360. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  361. // ..
  362. EMIT_MASKWRITE(0XF8000168, 0x00003F31U ,0x00000501U),
  363. // .. SRCSEL = 0x0
  364. // .. ==> 0XF8000170[5:4] = 0x00000000U
  365. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  366. // .. DIVISOR0 = 0x14
  367. // .. ==> 0XF8000170[13:8] = 0x00000014U
  368. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  369. // .. DIVISOR1 = 0x1
  370. // .. ==> 0XF8000170[25:20] = 0x00000001U
  371. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  372. // ..
  373. EMIT_MASKWRITE(0XF8000170, 0x03F03F30U ,0x00101400U),
  374. // .. SRCSEL = 0x0
  375. // .. ==> 0XF8000180[5:4] = 0x00000000U
  376. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  377. // .. DIVISOR0 = 0x14
  378. // .. ==> 0XF8000180[13:8] = 0x00000014U
  379. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  380. // .. DIVISOR1 = 0x1
  381. // .. ==> 0XF8000180[25:20] = 0x00000001U
  382. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  383. // ..
  384. EMIT_MASKWRITE(0XF8000180, 0x03F03F30U ,0x00101400U),
  385. // .. SRCSEL = 0x0
  386. // .. ==> 0XF8000190[5:4] = 0x00000000U
  387. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  388. // .. DIVISOR0 = 0x14
  389. // .. ==> 0XF8000190[13:8] = 0x00000014U
  390. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  391. // .. DIVISOR1 = 0x1
  392. // .. ==> 0XF8000190[25:20] = 0x00000001U
  393. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  394. // ..
  395. EMIT_MASKWRITE(0XF8000190, 0x03F03F30U ,0x00101400U),
  396. // .. SRCSEL = 0x0
  397. // .. ==> 0XF80001A0[5:4] = 0x00000000U
  398. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  399. // .. DIVISOR0 = 0x14
  400. // .. ==> 0XF80001A0[13:8] = 0x00000014U
  401. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  402. // .. DIVISOR1 = 0x1
  403. // .. ==> 0XF80001A0[25:20] = 0x00000001U
  404. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  405. // ..
  406. EMIT_MASKWRITE(0XF80001A0, 0x03F03F30U ,0x00101400U),
  407. // .. CLK_621_TRUE = 0x1
  408. // .. ==> 0XF80001C4[0:0] = 0x00000001U
  409. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  410. // ..
  411. EMIT_MASKWRITE(0XF80001C4, 0x00000001U ,0x00000001U),
  412. // .. DMA_CPU_2XCLKACT = 0x1
  413. // .. ==> 0XF800012C[0:0] = 0x00000001U
  414. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  415. // .. USB0_CPU_1XCLKACT = 0x1
  416. // .. ==> 0XF800012C[2:2] = 0x00000001U
  417. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  418. // .. USB1_CPU_1XCLKACT = 0x1
  419. // .. ==> 0XF800012C[3:3] = 0x00000001U
  420. // .. ==> MASK : 0x00000008U VAL : 0x00000008U
  421. // .. GEM0_CPU_1XCLKACT = 0x1
  422. // .. ==> 0XF800012C[6:6] = 0x00000001U
  423. // .. ==> MASK : 0x00000040U VAL : 0x00000040U
  424. // .. GEM1_CPU_1XCLKACT = 0x0
  425. // .. ==> 0XF800012C[7:7] = 0x00000000U
  426. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  427. // .. SDI0_CPU_1XCLKACT = 0x1
  428. // .. ==> 0XF800012C[10:10] = 0x00000001U
  429. // .. ==> MASK : 0x00000400U VAL : 0x00000400U
  430. // .. SDI1_CPU_1XCLKACT = 0x0
  431. // .. ==> 0XF800012C[11:11] = 0x00000000U
  432. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  433. // .. SPI0_CPU_1XCLKACT = 0x0
  434. // .. ==> 0XF800012C[14:14] = 0x00000000U
  435. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  436. // .. SPI1_CPU_1XCLKACT = 0x0
  437. // .. ==> 0XF800012C[15:15] = 0x00000000U
  438. // .. ==> MASK : 0x00008000U VAL : 0x00000000U
  439. // .. CAN0_CPU_1XCLKACT = 0x1
  440. // .. ==> 0XF800012C[16:16] = 0x00000001U
  441. // .. ==> MASK : 0x00010000U VAL : 0x00010000U
  442. // .. CAN1_CPU_1XCLKACT = 0x0
  443. // .. ==> 0XF800012C[17:17] = 0x00000000U
  444. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  445. // .. I2C0_CPU_1XCLKACT = 0x1
  446. // .. ==> 0XF800012C[18:18] = 0x00000001U
  447. // .. ==> MASK : 0x00040000U VAL : 0x00040000U
  448. // .. I2C1_CPU_1XCLKACT = 0x1
  449. // .. ==> 0XF800012C[19:19] = 0x00000001U
  450. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  451. // .. UART0_CPU_1XCLKACT = 0x0
  452. // .. ==> 0XF800012C[20:20] = 0x00000000U
  453. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  454. // .. UART1_CPU_1XCLKACT = 0x1
  455. // .. ==> 0XF800012C[21:21] = 0x00000001U
  456. // .. ==> MASK : 0x00200000U VAL : 0x00200000U
  457. // .. GPIO_CPU_1XCLKACT = 0x1
  458. // .. ==> 0XF800012C[22:22] = 0x00000001U
  459. // .. ==> MASK : 0x00400000U VAL : 0x00400000U
  460. // .. LQSPI_CPU_1XCLKACT = 0x1
  461. // .. ==> 0XF800012C[23:23] = 0x00000001U
  462. // .. ==> MASK : 0x00800000U VAL : 0x00800000U
  463. // .. SMC_CPU_1XCLKACT = 0x1
  464. // .. ==> 0XF800012C[24:24] = 0x00000001U
  465. // .. ==> MASK : 0x01000000U VAL : 0x01000000U
  466. // ..
  467. EMIT_MASKWRITE(0XF800012C, 0x01FFCCCDU ,0x01ED044DU),
  468. // .. FINISH: CLOCK CONTROL SLCR REGISTERS
  469. // .. START: THIS SHOULD BE BLANK
  470. // .. FINISH: THIS SHOULD BE BLANK
  471. // .. START: LOCK IT BACK
  472. // .. LOCK_KEY = 0X767B
  473. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  474. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  475. // ..
  476. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  477. // .. FINISH: LOCK IT BACK
  478. // FINISH: top
  479. //
  480. EMIT_EXIT(),
  481. //
  482. };
  483. unsigned long ps7_ddr_init_data_3_0[] = {
  484. // START: top
  485. // .. START: DDR INITIALIZATION
  486. // .. .. START: LOCK DDR
  487. // .. .. reg_ddrc_soft_rstb = 0
  488. // .. .. ==> 0XF8006000[0:0] = 0x00000000U
  489. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  490. // .. .. reg_ddrc_powerdown_en = 0x0
  491. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  492. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  493. // .. .. reg_ddrc_data_bus_width = 0x0
  494. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  495. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  496. // .. .. reg_ddrc_burst8_refresh = 0x0
  497. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  498. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  499. // .. .. reg_ddrc_rdwr_idle_gap = 0x1
  500. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  501. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  502. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  503. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  504. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  505. // .. .. reg_ddrc_dis_act_bypass = 0x0
  506. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  507. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  508. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  509. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  510. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  511. // .. ..
  512. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000080U),
  513. // .. .. FINISH: LOCK DDR
  514. // .. .. reg_ddrc_t_rfc_nom_x32 = 0x81
  515. // .. .. ==> 0XF8006004[11:0] = 0x00000081U
  516. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000081U
  517. // .. .. reserved_reg_ddrc_active_ranks = 0x1
  518. // .. .. ==> 0XF8006004[13:12] = 0x00000001U
  519. // .. .. ==> MASK : 0x00003000U VAL : 0x00001000U
  520. // .. .. reg_ddrc_addrmap_cs_bit0 = 0x0
  521. // .. .. ==> 0XF8006004[18:14] = 0x00000000U
  522. // .. .. ==> MASK : 0x0007C000U VAL : 0x00000000U
  523. // .. ..
  524. EMIT_MASKWRITE(0XF8006004, 0x0007FFFFU ,0x00001081U),
  525. // .. .. reg_ddrc_hpr_min_non_critical_x32 = 0xf
  526. // .. .. ==> 0XF8006008[10:0] = 0x0000000FU
  527. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000000FU
  528. // .. .. reg_ddrc_hpr_max_starve_x32 = 0xf
  529. // .. .. ==> 0XF8006008[21:11] = 0x0000000FU
  530. // .. .. ==> MASK : 0x003FF800U VAL : 0x00007800U
  531. // .. .. reg_ddrc_hpr_xact_run_length = 0xf
  532. // .. .. ==> 0XF8006008[25:22] = 0x0000000FU
  533. // .. .. ==> MASK : 0x03C00000U VAL : 0x03C00000U
  534. // .. ..
  535. EMIT_MASKWRITE(0XF8006008, 0x03FFFFFFU ,0x03C0780FU),
  536. // .. .. reg_ddrc_lpr_min_non_critical_x32 = 0x1
  537. // .. .. ==> 0XF800600C[10:0] = 0x00000001U
  538. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  539. // .. .. reg_ddrc_lpr_max_starve_x32 = 0x2
  540. // .. .. ==> 0XF800600C[21:11] = 0x00000002U
  541. // .. .. ==> MASK : 0x003FF800U VAL : 0x00001000U
  542. // .. .. reg_ddrc_lpr_xact_run_length = 0x8
  543. // .. .. ==> 0XF800600C[25:22] = 0x00000008U
  544. // .. .. ==> MASK : 0x03C00000U VAL : 0x02000000U
  545. // .. ..
  546. EMIT_MASKWRITE(0XF800600C, 0x03FFFFFFU ,0x02001001U),
  547. // .. .. reg_ddrc_w_min_non_critical_x32 = 0x1
  548. // .. .. ==> 0XF8006010[10:0] = 0x00000001U
  549. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  550. // .. .. reg_ddrc_w_xact_run_length = 0x8
  551. // .. .. ==> 0XF8006010[14:11] = 0x00000008U
  552. // .. .. ==> MASK : 0x00007800U VAL : 0x00004000U
  553. // .. .. reg_ddrc_w_max_starve_x32 = 0x2
  554. // .. .. ==> 0XF8006010[25:15] = 0x00000002U
  555. // .. .. ==> MASK : 0x03FF8000U VAL : 0x00010000U
  556. // .. ..
  557. EMIT_MASKWRITE(0XF8006010, 0x03FFFFFFU ,0x00014001U),
  558. // .. .. reg_ddrc_t_rc = 0x1b
  559. // .. .. ==> 0XF8006014[5:0] = 0x0000001BU
  560. // .. .. ==> MASK : 0x0000003FU VAL : 0x0000001BU
  561. // .. .. reg_ddrc_t_rfc_min = 0x56
  562. // .. .. ==> 0XF8006014[13:6] = 0x00000056U
  563. // .. .. ==> MASK : 0x00003FC0U VAL : 0x00001580U
  564. // .. .. reg_ddrc_post_selfref_gap_x32 = 0x10
  565. // .. .. ==> 0XF8006014[20:14] = 0x00000010U
  566. // .. .. ==> MASK : 0x001FC000U VAL : 0x00040000U
  567. // .. ..
  568. EMIT_MASKWRITE(0XF8006014, 0x001FFFFFU ,0x0004159BU),
  569. // .. .. reg_ddrc_wr2pre = 0x12
  570. // .. .. ==> 0XF8006018[4:0] = 0x00000012U
  571. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000012U
  572. // .. .. reg_ddrc_powerdown_to_x32 = 0x6
  573. // .. .. ==> 0XF8006018[9:5] = 0x00000006U
  574. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000C0U
  575. // .. .. reg_ddrc_t_faw = 0x10
  576. // .. .. ==> 0XF8006018[15:10] = 0x00000010U
  577. // .. .. ==> MASK : 0x0000FC00U VAL : 0x00004000U
  578. // .. .. reg_ddrc_t_ras_max = 0x24
  579. // .. .. ==> 0XF8006018[21:16] = 0x00000024U
  580. // .. .. ==> MASK : 0x003F0000U VAL : 0x00240000U
  581. // .. .. reg_ddrc_t_ras_min = 0x14
  582. // .. .. ==> 0XF8006018[26:22] = 0x00000014U
  583. // .. .. ==> MASK : 0x07C00000U VAL : 0x05000000U
  584. // .. .. reg_ddrc_t_cke = 0x4
  585. // .. .. ==> 0XF8006018[31:28] = 0x00000004U
  586. // .. .. ==> MASK : 0xF0000000U VAL : 0x40000000U
  587. // .. ..
  588. EMIT_MASKWRITE(0XF8006018, 0xF7FFFFFFU ,0x452440D2U),
  589. // .. .. reg_ddrc_write_latency = 0x5
  590. // .. .. ==> 0XF800601C[4:0] = 0x00000005U
  591. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000005U
  592. // .. .. reg_ddrc_rd2wr = 0x7
  593. // .. .. ==> 0XF800601C[9:5] = 0x00000007U
  594. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000E0U
  595. // .. .. reg_ddrc_wr2rd = 0xe
  596. // .. .. ==> 0XF800601C[14:10] = 0x0000000EU
  597. // .. .. ==> MASK : 0x00007C00U VAL : 0x00003800U
  598. // .. .. reg_ddrc_t_xp = 0x4
  599. // .. .. ==> 0XF800601C[19:15] = 0x00000004U
  600. // .. .. ==> MASK : 0x000F8000U VAL : 0x00020000U
  601. // .. .. reg_ddrc_pad_pd = 0x0
  602. // .. .. ==> 0XF800601C[22:20] = 0x00000000U
  603. // .. .. ==> MASK : 0x00700000U VAL : 0x00000000U
  604. // .. .. reg_ddrc_rd2pre = 0x4
  605. // .. .. ==> 0XF800601C[27:23] = 0x00000004U
  606. // .. .. ==> MASK : 0x0F800000U VAL : 0x02000000U
  607. // .. .. reg_ddrc_t_rcd = 0x7
  608. // .. .. ==> 0XF800601C[31:28] = 0x00000007U
  609. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  610. // .. ..
  611. EMIT_MASKWRITE(0XF800601C, 0xFFFFFFFFU ,0x720238E5U),
  612. // .. .. reg_ddrc_t_ccd = 0x4
  613. // .. .. ==> 0XF8006020[4:2] = 0x00000004U
  614. // .. .. ==> MASK : 0x0000001CU VAL : 0x00000010U
  615. // .. .. reg_ddrc_t_rrd = 0x4
  616. // .. .. ==> 0XF8006020[7:5] = 0x00000004U
  617. // .. .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  618. // .. .. reg_ddrc_refresh_margin = 0x2
  619. // .. .. ==> 0XF8006020[11:8] = 0x00000002U
  620. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  621. // .. .. reg_ddrc_t_rp = 0x7
  622. // .. .. ==> 0XF8006020[15:12] = 0x00000007U
  623. // .. .. ==> MASK : 0x0000F000U VAL : 0x00007000U
  624. // .. .. reg_ddrc_refresh_to_x32 = 0x8
  625. // .. .. ==> 0XF8006020[20:16] = 0x00000008U
  626. // .. .. ==> MASK : 0x001F0000U VAL : 0x00080000U
  627. // .. .. reg_ddrc_mobile = 0x0
  628. // .. .. ==> 0XF8006020[22:22] = 0x00000000U
  629. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  630. // .. .. reg_ddrc_en_dfi_dram_clk_disable = 0x0
  631. // .. .. ==> 0XF8006020[23:23] = 0x00000000U
  632. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  633. // .. .. reg_ddrc_read_latency = 0x7
  634. // .. .. ==> 0XF8006020[28:24] = 0x00000007U
  635. // .. .. ==> MASK : 0x1F000000U VAL : 0x07000000U
  636. // .. .. reg_phy_mode_ddr1_ddr2 = 0x1
  637. // .. .. ==> 0XF8006020[29:29] = 0x00000001U
  638. // .. .. ==> MASK : 0x20000000U VAL : 0x20000000U
  639. // .. .. reg_ddrc_dis_pad_pd = 0x0
  640. // .. .. ==> 0XF8006020[30:30] = 0x00000000U
  641. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  642. // .. ..
  643. EMIT_MASKWRITE(0XF8006020, 0x7FDFFFFCU ,0x27087290U),
  644. // .. .. reg_ddrc_en_2t_timing_mode = 0x0
  645. // .. .. ==> 0XF8006024[0:0] = 0x00000000U
  646. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  647. // .. .. reg_ddrc_prefer_write = 0x0
  648. // .. .. ==> 0XF8006024[1:1] = 0x00000000U
  649. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  650. // .. .. reg_ddrc_mr_wr = 0x0
  651. // .. .. ==> 0XF8006024[6:6] = 0x00000000U
  652. // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
  653. // .. .. reg_ddrc_mr_addr = 0x0
  654. // .. .. ==> 0XF8006024[8:7] = 0x00000000U
  655. // .. .. ==> MASK : 0x00000180U VAL : 0x00000000U
  656. // .. .. reg_ddrc_mr_data = 0x0
  657. // .. .. ==> 0XF8006024[24:9] = 0x00000000U
  658. // .. .. ==> MASK : 0x01FFFE00U VAL : 0x00000000U
  659. // .. .. ddrc_reg_mr_wr_busy = 0x0
  660. // .. .. ==> 0XF8006024[25:25] = 0x00000000U
  661. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  662. // .. .. reg_ddrc_mr_type = 0x0
  663. // .. .. ==> 0XF8006024[26:26] = 0x00000000U
  664. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  665. // .. .. reg_ddrc_mr_rdata_valid = 0x0
  666. // .. .. ==> 0XF8006024[27:27] = 0x00000000U
  667. // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
  668. // .. ..
  669. EMIT_MASKWRITE(0XF8006024, 0x0FFFFFC3U ,0x00000000U),
  670. // .. .. reg_ddrc_final_wait_x32 = 0x7
  671. // .. .. ==> 0XF8006028[6:0] = 0x00000007U
  672. // .. .. ==> MASK : 0x0000007FU VAL : 0x00000007U
  673. // .. .. reg_ddrc_pre_ocd_x32 = 0x0
  674. // .. .. ==> 0XF8006028[10:7] = 0x00000000U
  675. // .. .. ==> MASK : 0x00000780U VAL : 0x00000000U
  676. // .. .. reg_ddrc_t_mrd = 0x4
  677. // .. .. ==> 0XF8006028[13:11] = 0x00000004U
  678. // .. .. ==> MASK : 0x00003800U VAL : 0x00002000U
  679. // .. ..
  680. EMIT_MASKWRITE(0XF8006028, 0x00003FFFU ,0x00002007U),
  681. // .. .. reg_ddrc_emr2 = 0x8
  682. // .. .. ==> 0XF800602C[15:0] = 0x00000008U
  683. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000008U
  684. // .. .. reg_ddrc_emr3 = 0x0
  685. // .. .. ==> 0XF800602C[31:16] = 0x00000000U
  686. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00000000U
  687. // .. ..
  688. EMIT_MASKWRITE(0XF800602C, 0xFFFFFFFFU ,0x00000008U),
  689. // .. .. reg_ddrc_mr = 0x930
  690. // .. .. ==> 0XF8006030[15:0] = 0x00000930U
  691. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000930U
  692. // .. .. reg_ddrc_emr = 0x4
  693. // .. .. ==> 0XF8006030[31:16] = 0x00000004U
  694. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00040000U
  695. // .. ..
  696. EMIT_MASKWRITE(0XF8006030, 0xFFFFFFFFU ,0x00040930U),
  697. // .. .. reg_ddrc_burst_rdwr = 0x4
  698. // .. .. ==> 0XF8006034[3:0] = 0x00000004U
  699. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000004U
  700. // .. .. reg_ddrc_pre_cke_x1024 = 0x105
  701. // .. .. ==> 0XF8006034[13:4] = 0x00000105U
  702. // .. .. ==> MASK : 0x00003FF0U VAL : 0x00001050U
  703. // .. .. reg_ddrc_post_cke_x1024 = 0x1
  704. // .. .. ==> 0XF8006034[25:16] = 0x00000001U
  705. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00010000U
  706. // .. .. reg_ddrc_burstchop = 0x0
  707. // .. .. ==> 0XF8006034[28:28] = 0x00000000U
  708. // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
  709. // .. ..
  710. EMIT_MASKWRITE(0XF8006034, 0x13FF3FFFU ,0x00011054U),
  711. // .. .. reg_ddrc_force_low_pri_n = 0x0
  712. // .. .. ==> 0XF8006038[0:0] = 0x00000000U
  713. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  714. // .. .. reg_ddrc_dis_dq = 0x0
  715. // .. .. ==> 0XF8006038[1:1] = 0x00000000U
  716. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  717. // .. ..
  718. EMIT_MASKWRITE(0XF8006038, 0x00000003U ,0x00000000U),
  719. // .. .. reg_ddrc_addrmap_bank_b0 = 0x7
  720. // .. .. ==> 0XF800603C[3:0] = 0x00000007U
  721. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000007U
  722. // .. .. reg_ddrc_addrmap_bank_b1 = 0x7
  723. // .. .. ==> 0XF800603C[7:4] = 0x00000007U
  724. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000070U
  725. // .. .. reg_ddrc_addrmap_bank_b2 = 0x7
  726. // .. .. ==> 0XF800603C[11:8] = 0x00000007U
  727. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000700U
  728. // .. .. reg_ddrc_addrmap_col_b5 = 0x0
  729. // .. .. ==> 0XF800603C[15:12] = 0x00000000U
  730. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  731. // .. .. reg_ddrc_addrmap_col_b6 = 0x0
  732. // .. .. ==> 0XF800603C[19:16] = 0x00000000U
  733. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  734. // .. ..
  735. EMIT_MASKWRITE(0XF800603C, 0x000FFFFFU ,0x00000777U),
  736. // .. .. reg_ddrc_addrmap_col_b2 = 0x0
  737. // .. .. ==> 0XF8006040[3:0] = 0x00000000U
  738. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  739. // .. .. reg_ddrc_addrmap_col_b3 = 0x0
  740. // .. .. ==> 0XF8006040[7:4] = 0x00000000U
  741. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  742. // .. .. reg_ddrc_addrmap_col_b4 = 0x0
  743. // .. .. ==> 0XF8006040[11:8] = 0x00000000U
  744. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  745. // .. .. reg_ddrc_addrmap_col_b7 = 0x0
  746. // .. .. ==> 0XF8006040[15:12] = 0x00000000U
  747. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  748. // .. .. reg_ddrc_addrmap_col_b8 = 0x0
  749. // .. .. ==> 0XF8006040[19:16] = 0x00000000U
  750. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  751. // .. .. reg_ddrc_addrmap_col_b9 = 0xf
  752. // .. .. ==> 0XF8006040[23:20] = 0x0000000FU
  753. // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
  754. // .. .. reg_ddrc_addrmap_col_b10 = 0xf
  755. // .. .. ==> 0XF8006040[27:24] = 0x0000000FU
  756. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  757. // .. .. reg_ddrc_addrmap_col_b11 = 0xf
  758. // .. .. ==> 0XF8006040[31:28] = 0x0000000FU
  759. // .. .. ==> MASK : 0xF0000000U VAL : 0xF0000000U
  760. // .. ..
  761. EMIT_MASKWRITE(0XF8006040, 0xFFFFFFFFU ,0xFFF00000U),
  762. // .. .. reg_ddrc_addrmap_row_b0 = 0x6
  763. // .. .. ==> 0XF8006044[3:0] = 0x00000006U
  764. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000006U
  765. // .. .. reg_ddrc_addrmap_row_b1 = 0x6
  766. // .. .. ==> 0XF8006044[7:4] = 0x00000006U
  767. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000060U
  768. // .. .. reg_ddrc_addrmap_row_b2_11 = 0x6
  769. // .. .. ==> 0XF8006044[11:8] = 0x00000006U
  770. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000600U
  771. // .. .. reg_ddrc_addrmap_row_b12 = 0x6
  772. // .. .. ==> 0XF8006044[15:12] = 0x00000006U
  773. // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
  774. // .. .. reg_ddrc_addrmap_row_b13 = 0x6
  775. // .. .. ==> 0XF8006044[19:16] = 0x00000006U
  776. // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
  777. // .. .. reg_ddrc_addrmap_row_b14 = 0x6
  778. // .. .. ==> 0XF8006044[23:20] = 0x00000006U
  779. // .. .. ==> MASK : 0x00F00000U VAL : 0x00600000U
  780. // .. .. reg_ddrc_addrmap_row_b15 = 0xf
  781. // .. .. ==> 0XF8006044[27:24] = 0x0000000FU
  782. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  783. // .. ..
  784. EMIT_MASKWRITE(0XF8006044, 0x0FFFFFFFU ,0x0F666666U),
  785. // .. .. reg_phy_rd_local_odt = 0x0
  786. // .. .. ==> 0XF8006048[13:12] = 0x00000000U
  787. // .. .. ==> MASK : 0x00003000U VAL : 0x00000000U
  788. // .. .. reg_phy_wr_local_odt = 0x3
  789. // .. .. ==> 0XF8006048[15:14] = 0x00000003U
  790. // .. .. ==> MASK : 0x0000C000U VAL : 0x0000C000U
  791. // .. .. reg_phy_idle_local_odt = 0x3
  792. // .. .. ==> 0XF8006048[17:16] = 0x00000003U
  793. // .. .. ==> MASK : 0x00030000U VAL : 0x00030000U
  794. // .. ..
  795. EMIT_MASKWRITE(0XF8006048, 0x0003F000U ,0x0003C000U),
  796. // .. .. reg_phy_rd_cmd_to_data = 0x0
  797. // .. .. ==> 0XF8006050[3:0] = 0x00000000U
  798. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  799. // .. .. reg_phy_wr_cmd_to_data = 0x0
  800. // .. .. ==> 0XF8006050[7:4] = 0x00000000U
  801. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  802. // .. .. reg_phy_rdc_we_to_re_delay = 0x8
  803. // .. .. ==> 0XF8006050[11:8] = 0x00000008U
  804. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000800U
  805. // .. .. reg_phy_rdc_fifo_rst_disable = 0x0
  806. // .. .. ==> 0XF8006050[15:15] = 0x00000000U
  807. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  808. // .. .. reg_phy_use_fixed_re = 0x1
  809. // .. .. ==> 0XF8006050[16:16] = 0x00000001U
  810. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  811. // .. .. reg_phy_rdc_fifo_rst_err_cnt_clr = 0x0
  812. // .. .. ==> 0XF8006050[17:17] = 0x00000000U
  813. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  814. // .. .. reg_phy_dis_phy_ctrl_rstn = 0x0
  815. // .. .. ==> 0XF8006050[18:18] = 0x00000000U
  816. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  817. // .. .. reg_phy_clk_stall_level = 0x0
  818. // .. .. ==> 0XF8006050[19:19] = 0x00000000U
  819. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  820. // .. .. reg_phy_gatelvl_num_of_dq0 = 0x7
  821. // .. .. ==> 0XF8006050[27:24] = 0x00000007U
  822. // .. .. ==> MASK : 0x0F000000U VAL : 0x07000000U
  823. // .. .. reg_phy_wrlvl_num_of_dq0 = 0x7
  824. // .. .. ==> 0XF8006050[31:28] = 0x00000007U
  825. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  826. // .. ..
  827. EMIT_MASKWRITE(0XF8006050, 0xFF0F8FFFU ,0x77010800U),
  828. // .. .. reg_ddrc_dis_dll_calib = 0x0
  829. // .. .. ==> 0XF8006058[16:16] = 0x00000000U
  830. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  831. // .. ..
  832. EMIT_MASKWRITE(0XF8006058, 0x00010000U ,0x00000000U),
  833. // .. .. reg_ddrc_rd_odt_delay = 0x3
  834. // .. .. ==> 0XF800605C[3:0] = 0x00000003U
  835. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000003U
  836. // .. .. reg_ddrc_wr_odt_delay = 0x0
  837. // .. .. ==> 0XF800605C[7:4] = 0x00000000U
  838. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  839. // .. .. reg_ddrc_rd_odt_hold = 0x0
  840. // .. .. ==> 0XF800605C[11:8] = 0x00000000U
  841. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  842. // .. .. reg_ddrc_wr_odt_hold = 0x5
  843. // .. .. ==> 0XF800605C[15:12] = 0x00000005U
  844. // .. .. ==> MASK : 0x0000F000U VAL : 0x00005000U
  845. // .. ..
  846. EMIT_MASKWRITE(0XF800605C, 0x0000FFFFU ,0x00005003U),
  847. // .. .. reg_ddrc_pageclose = 0x0
  848. // .. .. ==> 0XF8006060[0:0] = 0x00000000U
  849. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  850. // .. .. reg_ddrc_lpr_num_entries = 0x1f
  851. // .. .. ==> 0XF8006060[6:1] = 0x0000001FU
  852. // .. .. ==> MASK : 0x0000007EU VAL : 0x0000003EU
  853. // .. .. reg_ddrc_auto_pre_en = 0x0
  854. // .. .. ==> 0XF8006060[7:7] = 0x00000000U
  855. // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
  856. // .. .. reg_ddrc_refresh_update_level = 0x0
  857. // .. .. ==> 0XF8006060[8:8] = 0x00000000U
  858. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  859. // .. .. reg_ddrc_dis_wc = 0x0
  860. // .. .. ==> 0XF8006060[9:9] = 0x00000000U
  861. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  862. // .. .. reg_ddrc_dis_collision_page_opt = 0x0
  863. // .. .. ==> 0XF8006060[10:10] = 0x00000000U
  864. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  865. // .. .. reg_ddrc_selfref_en = 0x0
  866. // .. .. ==> 0XF8006060[12:12] = 0x00000000U
  867. // .. .. ==> MASK : 0x00001000U VAL : 0x00000000U
  868. // .. ..
  869. EMIT_MASKWRITE(0XF8006060, 0x000017FFU ,0x0000003EU),
  870. // .. .. reg_ddrc_go2critical_hysteresis = 0x0
  871. // .. .. ==> 0XF8006064[12:5] = 0x00000000U
  872. // .. .. ==> MASK : 0x00001FE0U VAL : 0x00000000U
  873. // .. .. reg_arb_go2critical_en = 0x1
  874. // .. .. ==> 0XF8006064[17:17] = 0x00000001U
  875. // .. .. ==> MASK : 0x00020000U VAL : 0x00020000U
  876. // .. ..
  877. EMIT_MASKWRITE(0XF8006064, 0x00021FE0U ,0x00020000U),
  878. // .. .. reg_ddrc_wrlvl_ww = 0x41
  879. // .. .. ==> 0XF8006068[7:0] = 0x00000041U
  880. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000041U
  881. // .. .. reg_ddrc_rdlvl_rr = 0x41
  882. // .. .. ==> 0XF8006068[15:8] = 0x00000041U
  883. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00004100U
  884. // .. .. reg_ddrc_dfi_t_wlmrd = 0x28
  885. // .. .. ==> 0XF8006068[25:16] = 0x00000028U
  886. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00280000U
  887. // .. ..
  888. EMIT_MASKWRITE(0XF8006068, 0x03FFFFFFU ,0x00284141U),
  889. // .. .. dfi_t_ctrlupd_interval_min_x1024 = 0x10
  890. // .. .. ==> 0XF800606C[7:0] = 0x00000010U
  891. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000010U
  892. // .. .. dfi_t_ctrlupd_interval_max_x1024 = 0x16
  893. // .. .. ==> 0XF800606C[15:8] = 0x00000016U
  894. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00001600U
  895. // .. ..
  896. EMIT_MASKWRITE(0XF800606C, 0x0000FFFFU ,0x00001610U),
  897. // .. .. reg_ddrc_dfi_t_ctrl_delay = 0x1
  898. // .. .. ==> 0XF8006078[3:0] = 0x00000001U
  899. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000001U
  900. // .. .. reg_ddrc_dfi_t_dram_clk_disable = 0x1
  901. // .. .. ==> 0XF8006078[7:4] = 0x00000001U
  902. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000010U
  903. // .. .. reg_ddrc_dfi_t_dram_clk_enable = 0x1
  904. // .. .. ==> 0XF8006078[11:8] = 0x00000001U
  905. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000100U
  906. // .. .. reg_ddrc_t_cksre = 0x6
  907. // .. .. ==> 0XF8006078[15:12] = 0x00000006U
  908. // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
  909. // .. .. reg_ddrc_t_cksrx = 0x6
  910. // .. .. ==> 0XF8006078[19:16] = 0x00000006U
  911. // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
  912. // .. .. reg_ddrc_t_ckesr = 0x4
  913. // .. .. ==> 0XF8006078[25:20] = 0x00000004U
  914. // .. .. ==> MASK : 0x03F00000U VAL : 0x00400000U
  915. // .. ..
  916. EMIT_MASKWRITE(0XF8006078, 0x03FFFFFFU ,0x00466111U),
  917. // .. .. reg_ddrc_t_ckpde = 0x2
  918. // .. .. ==> 0XF800607C[3:0] = 0x00000002U
  919. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000002U
  920. // .. .. reg_ddrc_t_ckpdx = 0x2
  921. // .. .. ==> 0XF800607C[7:4] = 0x00000002U
  922. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  923. // .. .. reg_ddrc_t_ckdpde = 0x2
  924. // .. .. ==> 0XF800607C[11:8] = 0x00000002U
  925. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  926. // .. .. reg_ddrc_t_ckdpdx = 0x2
  927. // .. .. ==> 0XF800607C[15:12] = 0x00000002U
  928. // .. .. ==> MASK : 0x0000F000U VAL : 0x00002000U
  929. // .. .. reg_ddrc_t_ckcsx = 0x3
  930. // .. .. ==> 0XF800607C[19:16] = 0x00000003U
  931. // .. .. ==> MASK : 0x000F0000U VAL : 0x00030000U
  932. // .. ..
  933. EMIT_MASKWRITE(0XF800607C, 0x000FFFFFU ,0x00032222U),
  934. // .. .. reg_ddrc_dis_auto_zq = 0x0
  935. // .. .. ==> 0XF80060A4[0:0] = 0x00000000U
  936. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  937. // .. .. reg_ddrc_ddr3 = 0x1
  938. // .. .. ==> 0XF80060A4[1:1] = 0x00000001U
  939. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  940. // .. .. reg_ddrc_t_mod = 0x200
  941. // .. .. ==> 0XF80060A4[11:2] = 0x00000200U
  942. // .. .. ==> MASK : 0x00000FFCU VAL : 0x00000800U
  943. // .. .. reg_ddrc_t_zq_long_nop = 0x200
  944. // .. .. ==> 0XF80060A4[21:12] = 0x00000200U
  945. // .. .. ==> MASK : 0x003FF000U VAL : 0x00200000U
  946. // .. .. reg_ddrc_t_zq_short_nop = 0x40
  947. // .. .. ==> 0XF80060A4[31:22] = 0x00000040U
  948. // .. .. ==> MASK : 0xFFC00000U VAL : 0x10000000U
  949. // .. ..
  950. EMIT_MASKWRITE(0XF80060A4, 0xFFFFFFFFU ,0x10200802U),
  951. // .. .. t_zq_short_interval_x1024 = 0xcb73
  952. // .. .. ==> 0XF80060A8[19:0] = 0x0000CB73U
  953. // .. .. ==> MASK : 0x000FFFFFU VAL : 0x0000CB73U
  954. // .. .. dram_rstn_x1024 = 0x69
  955. // .. .. ==> 0XF80060A8[27:20] = 0x00000069U
  956. // .. .. ==> MASK : 0x0FF00000U VAL : 0x06900000U
  957. // .. ..
  958. EMIT_MASKWRITE(0XF80060A8, 0x0FFFFFFFU ,0x0690CB73U),
  959. // .. .. deeppowerdown_en = 0x0
  960. // .. .. ==> 0XF80060AC[0:0] = 0x00000000U
  961. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  962. // .. .. deeppowerdown_to_x1024 = 0xff
  963. // .. .. ==> 0XF80060AC[8:1] = 0x000000FFU
  964. // .. .. ==> MASK : 0x000001FEU VAL : 0x000001FEU
  965. // .. ..
  966. EMIT_MASKWRITE(0XF80060AC, 0x000001FFU ,0x000001FEU),
  967. // .. .. dfi_wrlvl_max_x1024 = 0xfff
  968. // .. .. ==> 0XF80060B0[11:0] = 0x00000FFFU
  969. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000FFFU
  970. // .. .. dfi_rdlvl_max_x1024 = 0xfff
  971. // .. .. ==> 0XF80060B0[23:12] = 0x00000FFFU
  972. // .. .. ==> MASK : 0x00FFF000U VAL : 0x00FFF000U
  973. // .. .. ddrc_reg_twrlvl_max_error = 0x0
  974. // .. .. ==> 0XF80060B0[24:24] = 0x00000000U
  975. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  976. // .. .. ddrc_reg_trdlvl_max_error = 0x0
  977. // .. .. ==> 0XF80060B0[25:25] = 0x00000000U
  978. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  979. // .. .. reg_ddrc_dfi_wr_level_en = 0x1
  980. // .. .. ==> 0XF80060B0[26:26] = 0x00000001U
  981. // .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  982. // .. .. reg_ddrc_dfi_rd_dqs_gate_level = 0x1
  983. // .. .. ==> 0XF80060B0[27:27] = 0x00000001U
  984. // .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  985. // .. .. reg_ddrc_dfi_rd_data_eye_train = 0x1
  986. // .. .. ==> 0XF80060B0[28:28] = 0x00000001U
  987. // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  988. // .. ..
  989. EMIT_MASKWRITE(0XF80060B0, 0x1FFFFFFFU ,0x1CFFFFFFU),
  990. // .. .. reg_ddrc_skip_ocd = 0x1
  991. // .. .. ==> 0XF80060B4[9:9] = 0x00000001U
  992. // .. .. ==> MASK : 0x00000200U VAL : 0x00000200U
  993. // .. ..
  994. EMIT_MASKWRITE(0XF80060B4, 0x00000200U ,0x00000200U),
  995. // .. .. reg_ddrc_dfi_t_rddata_en = 0x6
  996. // .. .. ==> 0XF80060B8[4:0] = 0x00000006U
  997. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000006U
  998. // .. .. reg_ddrc_dfi_t_ctrlup_min = 0x3
  999. // .. .. ==> 0XF80060B8[14:5] = 0x00000003U
  1000. // .. .. ==> MASK : 0x00007FE0U VAL : 0x00000060U
  1001. // .. .. reg_ddrc_dfi_t_ctrlup_max = 0x40
  1002. // .. .. ==> 0XF80060B8[24:15] = 0x00000040U
  1003. // .. .. ==> MASK : 0x01FF8000U VAL : 0x00200000U
  1004. // .. ..
  1005. EMIT_MASKWRITE(0XF80060B8, 0x01FFFFFFU ,0x00200066U),
  1006. // .. .. START: RESET ECC ERROR
  1007. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 1
  1008. // .. .. ==> 0XF80060C4[0:0] = 0x00000001U
  1009. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1010. // .. .. Clear_Correctable_DRAM_ECC_error = 1
  1011. // .. .. ==> 0XF80060C4[1:1] = 0x00000001U
  1012. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  1013. // .. ..
  1014. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000003U),
  1015. // .. .. FINISH: RESET ECC ERROR
  1016. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 0x0
  1017. // .. .. ==> 0XF80060C4[0:0] = 0x00000000U
  1018. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1019. // .. .. Clear_Correctable_DRAM_ECC_error = 0x0
  1020. // .. .. ==> 0XF80060C4[1:1] = 0x00000000U
  1021. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1022. // .. ..
  1023. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000000U),
  1024. // .. .. CORR_ECC_LOG_VALID = 0x0
  1025. // .. .. ==> 0XF80060C8[0:0] = 0x00000000U
  1026. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1027. // .. .. ECC_CORRECTED_BIT_NUM = 0x0
  1028. // .. .. ==> 0XF80060C8[7:1] = 0x00000000U
  1029. // .. .. ==> MASK : 0x000000FEU VAL : 0x00000000U
  1030. // .. ..
  1031. EMIT_MASKWRITE(0XF80060C8, 0x000000FFU ,0x00000000U),
  1032. // .. .. UNCORR_ECC_LOG_VALID = 0x0
  1033. // .. .. ==> 0XF80060DC[0:0] = 0x00000000U
  1034. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1035. // .. ..
  1036. EMIT_MASKWRITE(0XF80060DC, 0x00000001U ,0x00000000U),
  1037. // .. .. STAT_NUM_CORR_ERR = 0x0
  1038. // .. .. ==> 0XF80060F0[15:8] = 0x00000000U
  1039. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000000U
  1040. // .. .. STAT_NUM_UNCORR_ERR = 0x0
  1041. // .. .. ==> 0XF80060F0[7:0] = 0x00000000U
  1042. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000000U
  1043. // .. ..
  1044. EMIT_MASKWRITE(0XF80060F0, 0x0000FFFFU ,0x00000000U),
  1045. // .. .. reg_ddrc_ecc_mode = 0x0
  1046. // .. .. ==> 0XF80060F4[2:0] = 0x00000000U
  1047. // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
  1048. // .. .. reg_ddrc_dis_scrub = 0x1
  1049. // .. .. ==> 0XF80060F4[3:3] = 0x00000001U
  1050. // .. .. ==> MASK : 0x00000008U VAL : 0x00000008U
  1051. // .. ..
  1052. EMIT_MASKWRITE(0XF80060F4, 0x0000000FU ,0x00000008U),
  1053. // .. .. reg_phy_dif_on = 0x0
  1054. // .. .. ==> 0XF8006114[3:0] = 0x00000000U
  1055. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  1056. // .. .. reg_phy_dif_off = 0x0
  1057. // .. .. ==> 0XF8006114[7:4] = 0x00000000U
  1058. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  1059. // .. ..
  1060. EMIT_MASKWRITE(0XF8006114, 0x000000FFU ,0x00000000U),
  1061. // .. .. reg_phy_data_slice_in_use = 0x1
  1062. // .. .. ==> 0XF8006118[0:0] = 0x00000001U
  1063. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1064. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  1065. // .. .. ==> 0XF8006118[1:1] = 0x00000000U
  1066. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1067. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  1068. // .. .. ==> 0XF8006118[2:2] = 0x00000000U
  1069. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1070. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  1071. // .. .. ==> 0XF8006118[3:3] = 0x00000000U
  1072. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1073. // .. .. reg_phy_bist_shift_dq = 0x0
  1074. // .. .. ==> 0XF8006118[14:6] = 0x00000000U
  1075. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  1076. // .. .. reg_phy_bist_err_clr = 0x0
  1077. // .. .. ==> 0XF8006118[23:15] = 0x00000000U
  1078. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  1079. // .. .. reg_phy_dq_offset = 0x40
  1080. // .. .. ==> 0XF8006118[30:24] = 0x00000040U
  1081. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  1082. // .. ..
  1083. EMIT_MASKWRITE(0XF8006118, 0x7FFFFFCFU ,0x40000001U),
  1084. // .. .. reg_phy_data_slice_in_use = 0x1
  1085. // .. .. ==> 0XF800611C[0:0] = 0x00000001U
  1086. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1087. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  1088. // .. .. ==> 0XF800611C[1:1] = 0x00000000U
  1089. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1090. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  1091. // .. .. ==> 0XF800611C[2:2] = 0x00000000U
  1092. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1093. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  1094. // .. .. ==> 0XF800611C[3:3] = 0x00000000U
  1095. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1096. // .. .. reg_phy_bist_shift_dq = 0x0
  1097. // .. .. ==> 0XF800611C[14:6] = 0x00000000U
  1098. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  1099. // .. .. reg_phy_bist_err_clr = 0x0
  1100. // .. .. ==> 0XF800611C[23:15] = 0x00000000U
  1101. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  1102. // .. .. reg_phy_dq_offset = 0x40
  1103. // .. .. ==> 0XF800611C[30:24] = 0x00000040U
  1104. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  1105. // .. ..
  1106. EMIT_MASKWRITE(0XF800611C, 0x7FFFFFCFU ,0x40000001U),
  1107. // .. .. reg_phy_data_slice_in_use = 0x1
  1108. // .. .. ==> 0XF8006120[0:0] = 0x00000001U
  1109. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1110. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  1111. // .. .. ==> 0XF8006120[1:1] = 0x00000000U
  1112. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1113. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  1114. // .. .. ==> 0XF8006120[2:2] = 0x00000000U
  1115. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1116. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  1117. // .. .. ==> 0XF8006120[3:3] = 0x00000000U
  1118. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1119. // .. .. reg_phy_bist_shift_dq = 0x0
  1120. // .. .. ==> 0XF8006120[14:6] = 0x00000000U
  1121. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  1122. // .. .. reg_phy_bist_err_clr = 0x0
  1123. // .. .. ==> 0XF8006120[23:15] = 0x00000000U
  1124. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  1125. // .. .. reg_phy_dq_offset = 0x40
  1126. // .. .. ==> 0XF8006120[30:24] = 0x00000040U
  1127. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  1128. // .. ..
  1129. EMIT_MASKWRITE(0XF8006120, 0x7FFFFFCFU ,0x40000001U),
  1130. // .. .. reg_phy_data_slice_in_use = 0x1
  1131. // .. .. ==> 0XF8006124[0:0] = 0x00000001U
  1132. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1133. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  1134. // .. .. ==> 0XF8006124[1:1] = 0x00000000U
  1135. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1136. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  1137. // .. .. ==> 0XF8006124[2:2] = 0x00000000U
  1138. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1139. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  1140. // .. .. ==> 0XF8006124[3:3] = 0x00000000U
  1141. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1142. // .. .. reg_phy_bist_shift_dq = 0x0
  1143. // .. .. ==> 0XF8006124[14:6] = 0x00000000U
  1144. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  1145. // .. .. reg_phy_bist_err_clr = 0x0
  1146. // .. .. ==> 0XF8006124[23:15] = 0x00000000U
  1147. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  1148. // .. .. reg_phy_dq_offset = 0x40
  1149. // .. .. ==> 0XF8006124[30:24] = 0x00000040U
  1150. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  1151. // .. ..
  1152. EMIT_MASKWRITE(0XF8006124, 0x7FFFFFCFU ,0x40000001U),
  1153. // .. .. reg_phy_wrlvl_init_ratio = 0x1d
  1154. // .. .. ==> 0XF800612C[9:0] = 0x0000001DU
  1155. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000001DU
  1156. // .. .. reg_phy_gatelvl_init_ratio = 0xf2
  1157. // .. .. ==> 0XF800612C[19:10] = 0x000000F2U
  1158. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003C800U
  1159. // .. ..
  1160. EMIT_MASKWRITE(0XF800612C, 0x000FFFFFU ,0x0003C81DU),
  1161. // .. .. reg_phy_wrlvl_init_ratio = 0x12
  1162. // .. .. ==> 0XF8006130[9:0] = 0x00000012U
  1163. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000012U
  1164. // .. .. reg_phy_gatelvl_init_ratio = 0xd8
  1165. // .. .. ==> 0XF8006130[19:10] = 0x000000D8U
  1166. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00036000U
  1167. // .. ..
  1168. EMIT_MASKWRITE(0XF8006130, 0x000FFFFFU ,0x00036012U),
  1169. // .. .. reg_phy_wrlvl_init_ratio = 0xc
  1170. // .. .. ==> 0XF8006134[9:0] = 0x0000000CU
  1171. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000000CU
  1172. // .. .. reg_phy_gatelvl_init_ratio = 0xde
  1173. // .. .. ==> 0XF8006134[19:10] = 0x000000DEU
  1174. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00037800U
  1175. // .. ..
  1176. EMIT_MASKWRITE(0XF8006134, 0x000FFFFFU ,0x0003780CU),
  1177. // .. .. reg_phy_wrlvl_init_ratio = 0x21
  1178. // .. .. ==> 0XF8006138[9:0] = 0x00000021U
  1179. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000021U
  1180. // .. .. reg_phy_gatelvl_init_ratio = 0xee
  1181. // .. .. ==> 0XF8006138[19:10] = 0x000000EEU
  1182. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003B800U
  1183. // .. ..
  1184. EMIT_MASKWRITE(0XF8006138, 0x000FFFFFU ,0x0003B821U),
  1185. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  1186. // .. .. ==> 0XF8006140[9:0] = 0x00000035U
  1187. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  1188. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  1189. // .. .. ==> 0XF8006140[10:10] = 0x00000000U
  1190. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1191. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  1192. // .. .. ==> 0XF8006140[19:11] = 0x00000000U
  1193. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1194. // .. ..
  1195. EMIT_MASKWRITE(0XF8006140, 0x000FFFFFU ,0x00000035U),
  1196. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  1197. // .. .. ==> 0XF8006144[9:0] = 0x00000035U
  1198. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  1199. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  1200. // .. .. ==> 0XF8006144[10:10] = 0x00000000U
  1201. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1202. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  1203. // .. .. ==> 0XF8006144[19:11] = 0x00000000U
  1204. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1205. // .. ..
  1206. EMIT_MASKWRITE(0XF8006144, 0x000FFFFFU ,0x00000035U),
  1207. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  1208. // .. .. ==> 0XF8006148[9:0] = 0x00000035U
  1209. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  1210. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  1211. // .. .. ==> 0XF8006148[10:10] = 0x00000000U
  1212. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1213. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  1214. // .. .. ==> 0XF8006148[19:11] = 0x00000000U
  1215. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1216. // .. ..
  1217. EMIT_MASKWRITE(0XF8006148, 0x000FFFFFU ,0x00000035U),
  1218. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  1219. // .. .. ==> 0XF800614C[9:0] = 0x00000035U
  1220. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  1221. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  1222. // .. .. ==> 0XF800614C[10:10] = 0x00000000U
  1223. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1224. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  1225. // .. .. ==> 0XF800614C[19:11] = 0x00000000U
  1226. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1227. // .. ..
  1228. EMIT_MASKWRITE(0XF800614C, 0x000FFFFFU ,0x00000035U),
  1229. // .. .. reg_phy_wr_dqs_slave_ratio = 0x9d
  1230. // .. .. ==> 0XF8006154[9:0] = 0x0000009DU
  1231. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000009DU
  1232. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  1233. // .. .. ==> 0XF8006154[10:10] = 0x00000000U
  1234. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1235. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  1236. // .. .. ==> 0XF8006154[19:11] = 0x00000000U
  1237. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1238. // .. ..
  1239. EMIT_MASKWRITE(0XF8006154, 0x000FFFFFU ,0x0000009DU),
  1240. // .. .. reg_phy_wr_dqs_slave_ratio = 0x92
  1241. // .. .. ==> 0XF8006158[9:0] = 0x00000092U
  1242. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000092U
  1243. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  1244. // .. .. ==> 0XF8006158[10:10] = 0x00000000U
  1245. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1246. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  1247. // .. .. ==> 0XF8006158[19:11] = 0x00000000U
  1248. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1249. // .. ..
  1250. EMIT_MASKWRITE(0XF8006158, 0x000FFFFFU ,0x00000092U),
  1251. // .. .. reg_phy_wr_dqs_slave_ratio = 0x8c
  1252. // .. .. ==> 0XF800615C[9:0] = 0x0000008CU
  1253. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000008CU
  1254. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  1255. // .. .. ==> 0XF800615C[10:10] = 0x00000000U
  1256. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1257. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  1258. // .. .. ==> 0XF800615C[19:11] = 0x00000000U
  1259. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1260. // .. ..
  1261. EMIT_MASKWRITE(0XF800615C, 0x000FFFFFU ,0x0000008CU),
  1262. // .. .. reg_phy_wr_dqs_slave_ratio = 0xa1
  1263. // .. .. ==> 0XF8006160[9:0] = 0x000000A1U
  1264. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000A1U
  1265. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  1266. // .. .. ==> 0XF8006160[10:10] = 0x00000000U
  1267. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1268. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  1269. // .. .. ==> 0XF8006160[19:11] = 0x00000000U
  1270. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1271. // .. ..
  1272. EMIT_MASKWRITE(0XF8006160, 0x000FFFFFU ,0x000000A1U),
  1273. // .. .. reg_phy_fifo_we_slave_ratio = 0x147
  1274. // .. .. ==> 0XF8006168[10:0] = 0x00000147U
  1275. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000147U
  1276. // .. .. reg_phy_fifo_we_in_force = 0x0
  1277. // .. .. ==> 0XF8006168[11:11] = 0x00000000U
  1278. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1279. // .. .. reg_phy_fifo_we_in_delay = 0x0
  1280. // .. .. ==> 0XF8006168[20:12] = 0x00000000U
  1281. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  1282. // .. ..
  1283. EMIT_MASKWRITE(0XF8006168, 0x001FFFFFU ,0x00000147U),
  1284. // .. .. reg_phy_fifo_we_slave_ratio = 0x12d
  1285. // .. .. ==> 0XF800616C[10:0] = 0x0000012DU
  1286. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000012DU
  1287. // .. .. reg_phy_fifo_we_in_force = 0x0
  1288. // .. .. ==> 0XF800616C[11:11] = 0x00000000U
  1289. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1290. // .. .. reg_phy_fifo_we_in_delay = 0x0
  1291. // .. .. ==> 0XF800616C[20:12] = 0x00000000U
  1292. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  1293. // .. ..
  1294. EMIT_MASKWRITE(0XF800616C, 0x001FFFFFU ,0x0000012DU),
  1295. // .. .. reg_phy_fifo_we_slave_ratio = 0x133
  1296. // .. .. ==> 0XF8006170[10:0] = 0x00000133U
  1297. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000133U
  1298. // .. .. reg_phy_fifo_we_in_force = 0x0
  1299. // .. .. ==> 0XF8006170[11:11] = 0x00000000U
  1300. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1301. // .. .. reg_phy_fifo_we_in_delay = 0x0
  1302. // .. .. ==> 0XF8006170[20:12] = 0x00000000U
  1303. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  1304. // .. ..
  1305. EMIT_MASKWRITE(0XF8006170, 0x001FFFFFU ,0x00000133U),
  1306. // .. .. reg_phy_fifo_we_slave_ratio = 0x143
  1307. // .. .. ==> 0XF8006174[10:0] = 0x00000143U
  1308. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000143U
  1309. // .. .. reg_phy_fifo_we_in_force = 0x0
  1310. // .. .. ==> 0XF8006174[11:11] = 0x00000000U
  1311. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1312. // .. .. reg_phy_fifo_we_in_delay = 0x0
  1313. // .. .. ==> 0XF8006174[20:12] = 0x00000000U
  1314. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  1315. // .. ..
  1316. EMIT_MASKWRITE(0XF8006174, 0x001FFFFFU ,0x00000143U),
  1317. // .. .. reg_phy_wr_data_slave_ratio = 0xdd
  1318. // .. .. ==> 0XF800617C[9:0] = 0x000000DDU
  1319. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000DDU
  1320. // .. .. reg_phy_wr_data_slave_force = 0x0
  1321. // .. .. ==> 0XF800617C[10:10] = 0x00000000U
  1322. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1323. // .. .. reg_phy_wr_data_slave_delay = 0x0
  1324. // .. .. ==> 0XF800617C[19:11] = 0x00000000U
  1325. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1326. // .. ..
  1327. EMIT_MASKWRITE(0XF800617C, 0x000FFFFFU ,0x000000DDU),
  1328. // .. .. reg_phy_wr_data_slave_ratio = 0xd2
  1329. // .. .. ==> 0XF8006180[9:0] = 0x000000D2U
  1330. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000D2U
  1331. // .. .. reg_phy_wr_data_slave_force = 0x0
  1332. // .. .. ==> 0XF8006180[10:10] = 0x00000000U
  1333. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1334. // .. .. reg_phy_wr_data_slave_delay = 0x0
  1335. // .. .. ==> 0XF8006180[19:11] = 0x00000000U
  1336. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1337. // .. ..
  1338. EMIT_MASKWRITE(0XF8006180, 0x000FFFFFU ,0x000000D2U),
  1339. // .. .. reg_phy_wr_data_slave_ratio = 0xcc
  1340. // .. .. ==> 0XF8006184[9:0] = 0x000000CCU
  1341. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000CCU
  1342. // .. .. reg_phy_wr_data_slave_force = 0x0
  1343. // .. .. ==> 0XF8006184[10:10] = 0x00000000U
  1344. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1345. // .. .. reg_phy_wr_data_slave_delay = 0x0
  1346. // .. .. ==> 0XF8006184[19:11] = 0x00000000U
  1347. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1348. // .. ..
  1349. EMIT_MASKWRITE(0XF8006184, 0x000FFFFFU ,0x000000CCU),
  1350. // .. .. reg_phy_wr_data_slave_ratio = 0xe1
  1351. // .. .. ==> 0XF8006188[9:0] = 0x000000E1U
  1352. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000E1U
  1353. // .. .. reg_phy_wr_data_slave_force = 0x0
  1354. // .. .. ==> 0XF8006188[10:10] = 0x00000000U
  1355. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1356. // .. .. reg_phy_wr_data_slave_delay = 0x0
  1357. // .. .. ==> 0XF8006188[19:11] = 0x00000000U
  1358. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1359. // .. ..
  1360. EMIT_MASKWRITE(0XF8006188, 0x000FFFFFU ,0x000000E1U),
  1361. // .. .. reg_phy_bl2 = 0x0
  1362. // .. .. ==> 0XF8006190[1:1] = 0x00000000U
  1363. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1364. // .. .. reg_phy_at_spd_atpg = 0x0
  1365. // .. .. ==> 0XF8006190[2:2] = 0x00000000U
  1366. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1367. // .. .. reg_phy_bist_enable = 0x0
  1368. // .. .. ==> 0XF8006190[3:3] = 0x00000000U
  1369. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1370. // .. .. reg_phy_bist_force_err = 0x0
  1371. // .. .. ==> 0XF8006190[4:4] = 0x00000000U
  1372. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  1373. // .. .. reg_phy_bist_mode = 0x0
  1374. // .. .. ==> 0XF8006190[6:5] = 0x00000000U
  1375. // .. .. ==> MASK : 0x00000060U VAL : 0x00000000U
  1376. // .. .. reg_phy_invert_clkout = 0x1
  1377. // .. .. ==> 0XF8006190[7:7] = 0x00000001U
  1378. // .. .. ==> MASK : 0x00000080U VAL : 0x00000080U
  1379. // .. .. reg_phy_sel_logic = 0x0
  1380. // .. .. ==> 0XF8006190[9:9] = 0x00000000U
  1381. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  1382. // .. .. reg_phy_ctrl_slave_ratio = 0x100
  1383. // .. .. ==> 0XF8006190[19:10] = 0x00000100U
  1384. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00040000U
  1385. // .. .. reg_phy_ctrl_slave_force = 0x0
  1386. // .. .. ==> 0XF8006190[20:20] = 0x00000000U
  1387. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  1388. // .. .. reg_phy_ctrl_slave_delay = 0x0
  1389. // .. .. ==> 0XF8006190[27:21] = 0x00000000U
  1390. // .. .. ==> MASK : 0x0FE00000U VAL : 0x00000000U
  1391. // .. .. reg_phy_lpddr = 0x0
  1392. // .. .. ==> 0XF8006190[29:29] = 0x00000000U
  1393. // .. .. ==> MASK : 0x20000000U VAL : 0x00000000U
  1394. // .. .. reg_phy_cmd_latency = 0x0
  1395. // .. .. ==> 0XF8006190[30:30] = 0x00000000U
  1396. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  1397. // .. ..
  1398. EMIT_MASKWRITE(0XF8006190, 0x6FFFFEFEU ,0x00040080U),
  1399. // .. .. reg_phy_wr_rl_delay = 0x2
  1400. // .. .. ==> 0XF8006194[4:0] = 0x00000002U
  1401. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000002U
  1402. // .. .. reg_phy_rd_rl_delay = 0x4
  1403. // .. .. ==> 0XF8006194[9:5] = 0x00000004U
  1404. // .. .. ==> MASK : 0x000003E0U VAL : 0x00000080U
  1405. // .. .. reg_phy_dll_lock_diff = 0xf
  1406. // .. .. ==> 0XF8006194[13:10] = 0x0000000FU
  1407. // .. .. ==> MASK : 0x00003C00U VAL : 0x00003C00U
  1408. // .. .. reg_phy_use_wr_level = 0x1
  1409. // .. .. ==> 0XF8006194[14:14] = 0x00000001U
  1410. // .. .. ==> MASK : 0x00004000U VAL : 0x00004000U
  1411. // .. .. reg_phy_use_rd_dqs_gate_level = 0x1
  1412. // .. .. ==> 0XF8006194[15:15] = 0x00000001U
  1413. // .. .. ==> MASK : 0x00008000U VAL : 0x00008000U
  1414. // .. .. reg_phy_use_rd_data_eye_level = 0x1
  1415. // .. .. ==> 0XF8006194[16:16] = 0x00000001U
  1416. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  1417. // .. .. reg_phy_dis_calib_rst = 0x0
  1418. // .. .. ==> 0XF8006194[17:17] = 0x00000000U
  1419. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1420. // .. .. reg_phy_ctrl_slave_delay = 0x0
  1421. // .. .. ==> 0XF8006194[19:18] = 0x00000000U
  1422. // .. .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  1423. // .. ..
  1424. EMIT_MASKWRITE(0XF8006194, 0x000FFFFFU ,0x0001FC82U),
  1425. // .. .. reg_arb_page_addr_mask = 0x0
  1426. // .. .. ==> 0XF8006204[31:0] = 0x00000000U
  1427. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  1428. // .. ..
  1429. EMIT_MASKWRITE(0XF8006204, 0xFFFFFFFFU ,0x00000000U),
  1430. // .. .. reg_arb_pri_wr_portn = 0x3ff
  1431. // .. .. ==> 0XF8006208[9:0] = 0x000003FFU
  1432. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1433. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  1434. // .. .. ==> 0XF8006208[16:16] = 0x00000000U
  1435. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1436. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  1437. // .. .. ==> 0XF8006208[17:17] = 0x00000000U
  1438. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1439. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  1440. // .. .. ==> 0XF8006208[18:18] = 0x00000000U
  1441. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1442. // .. ..
  1443. EMIT_MASKWRITE(0XF8006208, 0x000703FFU ,0x000003FFU),
  1444. // .. .. reg_arb_pri_wr_portn = 0x3ff
  1445. // .. .. ==> 0XF800620C[9:0] = 0x000003FFU
  1446. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1447. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  1448. // .. .. ==> 0XF800620C[16:16] = 0x00000000U
  1449. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1450. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  1451. // .. .. ==> 0XF800620C[17:17] = 0x00000000U
  1452. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1453. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  1454. // .. .. ==> 0XF800620C[18:18] = 0x00000000U
  1455. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1456. // .. ..
  1457. EMIT_MASKWRITE(0XF800620C, 0x000703FFU ,0x000003FFU),
  1458. // .. .. reg_arb_pri_wr_portn = 0x3ff
  1459. // .. .. ==> 0XF8006210[9:0] = 0x000003FFU
  1460. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1461. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  1462. // .. .. ==> 0XF8006210[16:16] = 0x00000000U
  1463. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1464. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  1465. // .. .. ==> 0XF8006210[17:17] = 0x00000000U
  1466. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1467. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  1468. // .. .. ==> 0XF8006210[18:18] = 0x00000000U
  1469. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1470. // .. ..
  1471. EMIT_MASKWRITE(0XF8006210, 0x000703FFU ,0x000003FFU),
  1472. // .. .. reg_arb_pri_wr_portn = 0x3ff
  1473. // .. .. ==> 0XF8006214[9:0] = 0x000003FFU
  1474. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1475. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  1476. // .. .. ==> 0XF8006214[16:16] = 0x00000000U
  1477. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1478. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  1479. // .. .. ==> 0XF8006214[17:17] = 0x00000000U
  1480. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1481. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  1482. // .. .. ==> 0XF8006214[18:18] = 0x00000000U
  1483. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1484. // .. ..
  1485. EMIT_MASKWRITE(0XF8006214, 0x000703FFU ,0x000003FFU),
  1486. // .. .. reg_arb_pri_rd_portn = 0x3ff
  1487. // .. .. ==> 0XF8006218[9:0] = 0x000003FFU
  1488. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1489. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  1490. // .. .. ==> 0XF8006218[16:16] = 0x00000000U
  1491. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1492. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  1493. // .. .. ==> 0XF8006218[17:17] = 0x00000000U
  1494. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1495. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  1496. // .. .. ==> 0XF8006218[18:18] = 0x00000000U
  1497. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1498. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  1499. // .. .. ==> 0XF8006218[19:19] = 0x00000000U
  1500. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  1501. // .. ..
  1502. EMIT_MASKWRITE(0XF8006218, 0x000F03FFU ,0x000003FFU),
  1503. // .. .. reg_arb_pri_rd_portn = 0x3ff
  1504. // .. .. ==> 0XF800621C[9:0] = 0x000003FFU
  1505. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1506. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  1507. // .. .. ==> 0XF800621C[16:16] = 0x00000000U
  1508. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1509. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  1510. // .. .. ==> 0XF800621C[17:17] = 0x00000000U
  1511. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1512. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  1513. // .. .. ==> 0XF800621C[18:18] = 0x00000000U
  1514. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1515. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  1516. // .. .. ==> 0XF800621C[19:19] = 0x00000000U
  1517. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  1518. // .. ..
  1519. EMIT_MASKWRITE(0XF800621C, 0x000F03FFU ,0x000003FFU),
  1520. // .. .. reg_arb_pri_rd_portn = 0x3ff
  1521. // .. .. ==> 0XF8006220[9:0] = 0x000003FFU
  1522. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1523. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  1524. // .. .. ==> 0XF8006220[16:16] = 0x00000000U
  1525. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1526. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  1527. // .. .. ==> 0XF8006220[17:17] = 0x00000000U
  1528. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1529. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  1530. // .. .. ==> 0XF8006220[18:18] = 0x00000000U
  1531. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1532. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  1533. // .. .. ==> 0XF8006220[19:19] = 0x00000000U
  1534. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  1535. // .. ..
  1536. EMIT_MASKWRITE(0XF8006220, 0x000F03FFU ,0x000003FFU),
  1537. // .. .. reg_arb_pri_rd_portn = 0x3ff
  1538. // .. .. ==> 0XF8006224[9:0] = 0x000003FFU
  1539. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1540. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  1541. // .. .. ==> 0XF8006224[16:16] = 0x00000000U
  1542. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1543. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  1544. // .. .. ==> 0XF8006224[17:17] = 0x00000000U
  1545. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1546. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  1547. // .. .. ==> 0XF8006224[18:18] = 0x00000000U
  1548. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1549. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  1550. // .. .. ==> 0XF8006224[19:19] = 0x00000000U
  1551. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  1552. // .. ..
  1553. EMIT_MASKWRITE(0XF8006224, 0x000F03FFU ,0x000003FFU),
  1554. // .. .. reg_ddrc_lpddr2 = 0x0
  1555. // .. .. ==> 0XF80062A8[0:0] = 0x00000000U
  1556. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1557. // .. .. reg_ddrc_derate_enable = 0x0
  1558. // .. .. ==> 0XF80062A8[2:2] = 0x00000000U
  1559. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1560. // .. .. reg_ddrc_mr4_margin = 0x0
  1561. // .. .. ==> 0XF80062A8[11:4] = 0x00000000U
  1562. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000000U
  1563. // .. ..
  1564. EMIT_MASKWRITE(0XF80062A8, 0x00000FF5U ,0x00000000U),
  1565. // .. .. reg_ddrc_mr4_read_interval = 0x0
  1566. // .. .. ==> 0XF80062AC[31:0] = 0x00000000U
  1567. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  1568. // .. ..
  1569. EMIT_MASKWRITE(0XF80062AC, 0xFFFFFFFFU ,0x00000000U),
  1570. // .. .. reg_ddrc_min_stable_clock_x1 = 0x5
  1571. // .. .. ==> 0XF80062B0[3:0] = 0x00000005U
  1572. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000005U
  1573. // .. .. reg_ddrc_idle_after_reset_x32 = 0x12
  1574. // .. .. ==> 0XF80062B0[11:4] = 0x00000012U
  1575. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000120U
  1576. // .. .. reg_ddrc_t_mrw = 0x5
  1577. // .. .. ==> 0XF80062B0[21:12] = 0x00000005U
  1578. // .. .. ==> MASK : 0x003FF000U VAL : 0x00005000U
  1579. // .. ..
  1580. EMIT_MASKWRITE(0XF80062B0, 0x003FFFFFU ,0x00005125U),
  1581. // .. .. reg_ddrc_max_auto_init_x1024 = 0xa8
  1582. // .. .. ==> 0XF80062B4[7:0] = 0x000000A8U
  1583. // .. .. ==> MASK : 0x000000FFU VAL : 0x000000A8U
  1584. // .. .. reg_ddrc_dev_zqinit_x32 = 0x12
  1585. // .. .. ==> 0XF80062B4[17:8] = 0x00000012U
  1586. // .. .. ==> MASK : 0x0003FF00U VAL : 0x00001200U
  1587. // .. ..
  1588. EMIT_MASKWRITE(0XF80062B4, 0x0003FFFFU ,0x000012A8U),
  1589. // .. .. START: POLL ON DCI STATUS
  1590. // .. .. DONE = 1
  1591. // .. .. ==> 0XF8000B74[13:13] = 0x00000001U
  1592. // .. .. ==> MASK : 0x00002000U VAL : 0x00002000U
  1593. // .. ..
  1594. EMIT_MASKPOLL(0XF8000B74, 0x00002000U),
  1595. // .. .. FINISH: POLL ON DCI STATUS
  1596. // .. .. START: UNLOCK DDR
  1597. // .. .. reg_ddrc_soft_rstb = 0x1
  1598. // .. .. ==> 0XF8006000[0:0] = 0x00000001U
  1599. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1600. // .. .. reg_ddrc_powerdown_en = 0x0
  1601. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  1602. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1603. // .. .. reg_ddrc_data_bus_width = 0x0
  1604. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  1605. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  1606. // .. .. reg_ddrc_burst8_refresh = 0x0
  1607. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  1608. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  1609. // .. .. reg_ddrc_rdwr_idle_gap = 1
  1610. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  1611. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  1612. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  1613. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  1614. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  1615. // .. .. reg_ddrc_dis_act_bypass = 0x0
  1616. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  1617. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  1618. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  1619. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  1620. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1621. // .. ..
  1622. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000081U),
  1623. // .. .. FINISH: UNLOCK DDR
  1624. // .. .. START: CHECK DDR STATUS
  1625. // .. .. ddrc_reg_operating_mode = 1
  1626. // .. .. ==> 0XF8006054[2:0] = 0x00000001U
  1627. // .. .. ==> MASK : 0x00000007U VAL : 0x00000001U
  1628. // .. ..
  1629. EMIT_MASKPOLL(0XF8006054, 0x00000007U),
  1630. // .. .. FINISH: CHECK DDR STATUS
  1631. // .. FINISH: DDR INITIALIZATION
  1632. // FINISH: top
  1633. //
  1634. EMIT_EXIT(),
  1635. //
  1636. };
  1637. unsigned long ps7_mio_init_data_3_0[] = {
  1638. // START: top
  1639. // .. START: SLCR SETTINGS
  1640. // .. UNLOCK_KEY = 0XDF0D
  1641. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  1642. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  1643. // ..
  1644. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  1645. // .. FINISH: SLCR SETTINGS
  1646. // .. START: OCM REMAPPING
  1647. // .. VREF_EN = 0x1
  1648. // .. ==> 0XF8000B00[0:0] = 0x00000001U
  1649. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1650. // .. VREF_SEL = 0x0
  1651. // .. ==> 0XF8000B00[6:4] = 0x00000000U
  1652. // .. ==> MASK : 0x00000070U VAL : 0x00000000U
  1653. // ..
  1654. EMIT_MASKWRITE(0XF8000B00, 0x00000071U ,0x00000001U),
  1655. // .. FINISH: OCM REMAPPING
  1656. // .. START: DDRIOB SETTINGS
  1657. // .. reserved_INP_POWER = 0x0
  1658. // .. ==> 0XF8000B40[0:0] = 0x00000000U
  1659. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1660. // .. INP_TYPE = 0x0
  1661. // .. ==> 0XF8000B40[2:1] = 0x00000000U
  1662. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  1663. // .. DCI_UPDATE_B = 0x0
  1664. // .. ==> 0XF8000B40[3:3] = 0x00000000U
  1665. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1666. // .. TERM_EN = 0x0
  1667. // .. ==> 0XF8000B40[4:4] = 0x00000000U
  1668. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  1669. // .. DCI_TYPE = 0x0
  1670. // .. ==> 0XF8000B40[6:5] = 0x00000000U
  1671. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  1672. // .. IBUF_DISABLE_MODE = 0x0
  1673. // .. ==> 0XF8000B40[7:7] = 0x00000000U
  1674. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1675. // .. TERM_DISABLE_MODE = 0x0
  1676. // .. ==> 0XF8000B40[8:8] = 0x00000000U
  1677. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1678. // .. OUTPUT_EN = 0x3
  1679. // .. ==> 0XF8000B40[10:9] = 0x00000003U
  1680. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1681. // .. PULLUP_EN = 0x0
  1682. // .. ==> 0XF8000B40[11:11] = 0x00000000U
  1683. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1684. // ..
  1685. EMIT_MASKWRITE(0XF8000B40, 0x00000FFFU ,0x00000600U),
  1686. // .. reserved_INP_POWER = 0x0
  1687. // .. ==> 0XF8000B44[0:0] = 0x00000000U
  1688. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1689. // .. INP_TYPE = 0x0
  1690. // .. ==> 0XF8000B44[2:1] = 0x00000000U
  1691. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  1692. // .. DCI_UPDATE_B = 0x0
  1693. // .. ==> 0XF8000B44[3:3] = 0x00000000U
  1694. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1695. // .. TERM_EN = 0x0
  1696. // .. ==> 0XF8000B44[4:4] = 0x00000000U
  1697. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  1698. // .. DCI_TYPE = 0x0
  1699. // .. ==> 0XF8000B44[6:5] = 0x00000000U
  1700. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  1701. // .. IBUF_DISABLE_MODE = 0x0
  1702. // .. ==> 0XF8000B44[7:7] = 0x00000000U
  1703. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1704. // .. TERM_DISABLE_MODE = 0x0
  1705. // .. ==> 0XF8000B44[8:8] = 0x00000000U
  1706. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1707. // .. OUTPUT_EN = 0x3
  1708. // .. ==> 0XF8000B44[10:9] = 0x00000003U
  1709. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1710. // .. PULLUP_EN = 0x0
  1711. // .. ==> 0XF8000B44[11:11] = 0x00000000U
  1712. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1713. // ..
  1714. EMIT_MASKWRITE(0XF8000B44, 0x00000FFFU ,0x00000600U),
  1715. // .. reserved_INP_POWER = 0x0
  1716. // .. ==> 0XF8000B48[0:0] = 0x00000000U
  1717. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1718. // .. INP_TYPE = 0x1
  1719. // .. ==> 0XF8000B48[2:1] = 0x00000001U
  1720. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  1721. // .. DCI_UPDATE_B = 0x0
  1722. // .. ==> 0XF8000B48[3:3] = 0x00000000U
  1723. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1724. // .. TERM_EN = 0x1
  1725. // .. ==> 0XF8000B48[4:4] = 0x00000001U
  1726. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  1727. // .. DCI_TYPE = 0x3
  1728. // .. ==> 0XF8000B48[6:5] = 0x00000003U
  1729. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  1730. // .. IBUF_DISABLE_MODE = 0
  1731. // .. ==> 0XF8000B48[7:7] = 0x00000000U
  1732. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1733. // .. TERM_DISABLE_MODE = 0
  1734. // .. ==> 0XF8000B48[8:8] = 0x00000000U
  1735. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1736. // .. OUTPUT_EN = 0x3
  1737. // .. ==> 0XF8000B48[10:9] = 0x00000003U
  1738. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1739. // .. PULLUP_EN = 0x0
  1740. // .. ==> 0XF8000B48[11:11] = 0x00000000U
  1741. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1742. // ..
  1743. EMIT_MASKWRITE(0XF8000B48, 0x00000FFFU ,0x00000672U),
  1744. // .. reserved_INP_POWER = 0x0
  1745. // .. ==> 0XF8000B4C[0:0] = 0x00000000U
  1746. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1747. // .. INP_TYPE = 0x1
  1748. // .. ==> 0XF8000B4C[2:1] = 0x00000001U
  1749. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  1750. // .. DCI_UPDATE_B = 0x0
  1751. // .. ==> 0XF8000B4C[3:3] = 0x00000000U
  1752. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1753. // .. TERM_EN = 0x1
  1754. // .. ==> 0XF8000B4C[4:4] = 0x00000001U
  1755. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  1756. // .. DCI_TYPE = 0x3
  1757. // .. ==> 0XF8000B4C[6:5] = 0x00000003U
  1758. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  1759. // .. IBUF_DISABLE_MODE = 0
  1760. // .. ==> 0XF8000B4C[7:7] = 0x00000000U
  1761. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1762. // .. TERM_DISABLE_MODE = 0
  1763. // .. ==> 0XF8000B4C[8:8] = 0x00000000U
  1764. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1765. // .. OUTPUT_EN = 0x3
  1766. // .. ==> 0XF8000B4C[10:9] = 0x00000003U
  1767. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1768. // .. PULLUP_EN = 0x0
  1769. // .. ==> 0XF8000B4C[11:11] = 0x00000000U
  1770. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1771. // ..
  1772. EMIT_MASKWRITE(0XF8000B4C, 0x00000FFFU ,0x00000672U),
  1773. // .. reserved_INP_POWER = 0x0
  1774. // .. ==> 0XF8000B50[0:0] = 0x00000000U
  1775. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1776. // .. INP_TYPE = 0x2
  1777. // .. ==> 0XF8000B50[2:1] = 0x00000002U
  1778. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  1779. // .. DCI_UPDATE_B = 0x0
  1780. // .. ==> 0XF8000B50[3:3] = 0x00000000U
  1781. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1782. // .. TERM_EN = 0x1
  1783. // .. ==> 0XF8000B50[4:4] = 0x00000001U
  1784. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  1785. // .. DCI_TYPE = 0x3
  1786. // .. ==> 0XF8000B50[6:5] = 0x00000003U
  1787. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  1788. // .. IBUF_DISABLE_MODE = 0
  1789. // .. ==> 0XF8000B50[7:7] = 0x00000000U
  1790. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1791. // .. TERM_DISABLE_MODE = 0
  1792. // .. ==> 0XF8000B50[8:8] = 0x00000000U
  1793. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1794. // .. OUTPUT_EN = 0x3
  1795. // .. ==> 0XF8000B50[10:9] = 0x00000003U
  1796. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1797. // .. PULLUP_EN = 0x0
  1798. // .. ==> 0XF8000B50[11:11] = 0x00000000U
  1799. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1800. // ..
  1801. EMIT_MASKWRITE(0XF8000B50, 0x00000FFFU ,0x00000674U),
  1802. // .. reserved_INP_POWER = 0x0
  1803. // .. ==> 0XF8000B54[0:0] = 0x00000000U
  1804. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1805. // .. INP_TYPE = 0x2
  1806. // .. ==> 0XF8000B54[2:1] = 0x00000002U
  1807. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  1808. // .. DCI_UPDATE_B = 0x0
  1809. // .. ==> 0XF8000B54[3:3] = 0x00000000U
  1810. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1811. // .. TERM_EN = 0x1
  1812. // .. ==> 0XF8000B54[4:4] = 0x00000001U
  1813. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  1814. // .. DCI_TYPE = 0x3
  1815. // .. ==> 0XF8000B54[6:5] = 0x00000003U
  1816. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  1817. // .. IBUF_DISABLE_MODE = 0
  1818. // .. ==> 0XF8000B54[7:7] = 0x00000000U
  1819. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1820. // .. TERM_DISABLE_MODE = 0
  1821. // .. ==> 0XF8000B54[8:8] = 0x00000000U
  1822. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1823. // .. OUTPUT_EN = 0x3
  1824. // .. ==> 0XF8000B54[10:9] = 0x00000003U
  1825. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1826. // .. PULLUP_EN = 0x0
  1827. // .. ==> 0XF8000B54[11:11] = 0x00000000U
  1828. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1829. // ..
  1830. EMIT_MASKWRITE(0XF8000B54, 0x00000FFFU ,0x00000674U),
  1831. // .. reserved_INP_POWER = 0x0
  1832. // .. ==> 0XF8000B58[0:0] = 0x00000000U
  1833. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1834. // .. INP_TYPE = 0x0
  1835. // .. ==> 0XF8000B58[2:1] = 0x00000000U
  1836. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  1837. // .. DCI_UPDATE_B = 0x0
  1838. // .. ==> 0XF8000B58[3:3] = 0x00000000U
  1839. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1840. // .. TERM_EN = 0x0
  1841. // .. ==> 0XF8000B58[4:4] = 0x00000000U
  1842. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  1843. // .. DCI_TYPE = 0x0
  1844. // .. ==> 0XF8000B58[6:5] = 0x00000000U
  1845. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  1846. // .. IBUF_DISABLE_MODE = 0x0
  1847. // .. ==> 0XF8000B58[7:7] = 0x00000000U
  1848. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1849. // .. TERM_DISABLE_MODE = 0x0
  1850. // .. ==> 0XF8000B58[8:8] = 0x00000000U
  1851. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1852. // .. OUTPUT_EN = 0x3
  1853. // .. ==> 0XF8000B58[10:9] = 0x00000003U
  1854. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1855. // .. PULLUP_EN = 0x0
  1856. // .. ==> 0XF8000B58[11:11] = 0x00000000U
  1857. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1858. // ..
  1859. EMIT_MASKWRITE(0XF8000B58, 0x00000FFFU ,0x00000600U),
  1860. // .. reserved_DRIVE_P = 0x1c
  1861. // .. ==> 0XF8000B5C[6:0] = 0x0000001CU
  1862. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  1863. // .. reserved_DRIVE_N = 0xc
  1864. // .. ==> 0XF8000B5C[13:7] = 0x0000000CU
  1865. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  1866. // .. reserved_SLEW_P = 0x3
  1867. // .. ==> 0XF8000B5C[18:14] = 0x00000003U
  1868. // .. ==> MASK : 0x0007C000U VAL : 0x0000C000U
  1869. // .. reserved_SLEW_N = 0x3
  1870. // .. ==> 0XF8000B5C[23:19] = 0x00000003U
  1871. // .. ==> MASK : 0x00F80000U VAL : 0x00180000U
  1872. // .. reserved_GTL = 0x0
  1873. // .. ==> 0XF8000B5C[26:24] = 0x00000000U
  1874. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  1875. // .. reserved_RTERM = 0x0
  1876. // .. ==> 0XF8000B5C[31:27] = 0x00000000U
  1877. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  1878. // ..
  1879. EMIT_MASKWRITE(0XF8000B5C, 0xFFFFFFFFU ,0x0018C61CU),
  1880. // .. reserved_DRIVE_P = 0x1c
  1881. // .. ==> 0XF8000B60[6:0] = 0x0000001CU
  1882. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  1883. // .. reserved_DRIVE_N = 0xc
  1884. // .. ==> 0XF8000B60[13:7] = 0x0000000CU
  1885. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  1886. // .. reserved_SLEW_P = 0x6
  1887. // .. ==> 0XF8000B60[18:14] = 0x00000006U
  1888. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  1889. // .. reserved_SLEW_N = 0x1f
  1890. // .. ==> 0XF8000B60[23:19] = 0x0000001FU
  1891. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  1892. // .. reserved_GTL = 0x0
  1893. // .. ==> 0XF8000B60[26:24] = 0x00000000U
  1894. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  1895. // .. reserved_RTERM = 0x0
  1896. // .. ==> 0XF8000B60[31:27] = 0x00000000U
  1897. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  1898. // ..
  1899. EMIT_MASKWRITE(0XF8000B60, 0xFFFFFFFFU ,0x00F9861CU),
  1900. // .. reserved_DRIVE_P = 0x1c
  1901. // .. ==> 0XF8000B64[6:0] = 0x0000001CU
  1902. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  1903. // .. reserved_DRIVE_N = 0xc
  1904. // .. ==> 0XF8000B64[13:7] = 0x0000000CU
  1905. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  1906. // .. reserved_SLEW_P = 0x6
  1907. // .. ==> 0XF8000B64[18:14] = 0x00000006U
  1908. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  1909. // .. reserved_SLEW_N = 0x1f
  1910. // .. ==> 0XF8000B64[23:19] = 0x0000001FU
  1911. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  1912. // .. reserved_GTL = 0x0
  1913. // .. ==> 0XF8000B64[26:24] = 0x00000000U
  1914. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  1915. // .. reserved_RTERM = 0x0
  1916. // .. ==> 0XF8000B64[31:27] = 0x00000000U
  1917. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  1918. // ..
  1919. EMIT_MASKWRITE(0XF8000B64, 0xFFFFFFFFU ,0x00F9861CU),
  1920. // .. reserved_DRIVE_P = 0x1c
  1921. // .. ==> 0XF8000B68[6:0] = 0x0000001CU
  1922. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  1923. // .. reserved_DRIVE_N = 0xc
  1924. // .. ==> 0XF8000B68[13:7] = 0x0000000CU
  1925. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  1926. // .. reserved_SLEW_P = 0x6
  1927. // .. ==> 0XF8000B68[18:14] = 0x00000006U
  1928. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  1929. // .. reserved_SLEW_N = 0x1f
  1930. // .. ==> 0XF8000B68[23:19] = 0x0000001FU
  1931. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  1932. // .. reserved_GTL = 0x0
  1933. // .. ==> 0XF8000B68[26:24] = 0x00000000U
  1934. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  1935. // .. reserved_RTERM = 0x0
  1936. // .. ==> 0XF8000B68[31:27] = 0x00000000U
  1937. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  1938. // ..
  1939. EMIT_MASKWRITE(0XF8000B68, 0xFFFFFFFFU ,0x00F9861CU),
  1940. // .. VREF_INT_EN = 0x1
  1941. // .. ==> 0XF8000B6C[0:0] = 0x00000001U
  1942. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1943. // .. VREF_SEL = 0x4
  1944. // .. ==> 0XF8000B6C[4:1] = 0x00000004U
  1945. // .. ==> MASK : 0x0000001EU VAL : 0x00000008U
  1946. // .. VREF_EXT_EN = 0x0
  1947. // .. ==> 0XF8000B6C[6:5] = 0x00000000U
  1948. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  1949. // .. reserved_VREF_PULLUP_EN = 0x0
  1950. // .. ==> 0XF8000B6C[8:7] = 0x00000000U
  1951. // .. ==> MASK : 0x00000180U VAL : 0x00000000U
  1952. // .. REFIO_EN = 0x1
  1953. // .. ==> 0XF8000B6C[9:9] = 0x00000001U
  1954. // .. ==> MASK : 0x00000200U VAL : 0x00000200U
  1955. // .. reserved_REFIO_TEST = 0x3
  1956. // .. ==> 0XF8000B6C[11:10] = 0x00000003U
  1957. // .. ==> MASK : 0x00000C00U VAL : 0x00000C00U
  1958. // .. reserved_REFIO_PULLUP_EN = 0x0
  1959. // .. ==> 0XF8000B6C[12:12] = 0x00000000U
  1960. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  1961. // .. reserved_DRST_B_PULLUP_EN = 0x0
  1962. // .. ==> 0XF8000B6C[13:13] = 0x00000000U
  1963. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  1964. // .. reserved_CKE_PULLUP_EN = 0x0
  1965. // .. ==> 0XF8000B6C[14:14] = 0x00000000U
  1966. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  1967. // ..
  1968. EMIT_MASKWRITE(0XF8000B6C, 0x00007FFFU ,0x00000E09U),
  1969. // .. .. START: ASSERT RESET
  1970. // .. .. RESET = 1
  1971. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  1972. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1973. // .. ..
  1974. EMIT_MASKWRITE(0XF8000B70, 0x00000001U ,0x00000001U),
  1975. // .. .. FINISH: ASSERT RESET
  1976. // .. .. START: DEASSERT RESET
  1977. // .. .. RESET = 0
  1978. // .. .. ==> 0XF8000B70[0:0] = 0x00000000U
  1979. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1980. // .. .. reserved_VRN_OUT = 0x1
  1981. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  1982. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  1983. // .. ..
  1984. EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000020U),
  1985. // .. .. FINISH: DEASSERT RESET
  1986. // .. .. RESET = 0x1
  1987. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  1988. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1989. // .. .. ENABLE = 0x1
  1990. // .. .. ==> 0XF8000B70[1:1] = 0x00000001U
  1991. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  1992. // .. .. reserved_VRP_TRI = 0x0
  1993. // .. .. ==> 0XF8000B70[2:2] = 0x00000000U
  1994. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1995. // .. .. reserved_VRN_TRI = 0x0
  1996. // .. .. ==> 0XF8000B70[3:3] = 0x00000000U
  1997. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1998. // .. .. reserved_VRP_OUT = 0x0
  1999. // .. .. ==> 0XF8000B70[4:4] = 0x00000000U
  2000. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  2001. // .. .. reserved_VRN_OUT = 0x1
  2002. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  2003. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  2004. // .. .. NREF_OPT1 = 0x0
  2005. // .. .. ==> 0XF8000B70[7:6] = 0x00000000U
  2006. // .. .. ==> MASK : 0x000000C0U VAL : 0x00000000U
  2007. // .. .. NREF_OPT2 = 0x0
  2008. // .. .. ==> 0XF8000B70[10:8] = 0x00000000U
  2009. // .. .. ==> MASK : 0x00000700U VAL : 0x00000000U
  2010. // .. .. NREF_OPT4 = 0x1
  2011. // .. .. ==> 0XF8000B70[13:11] = 0x00000001U
  2012. // .. .. ==> MASK : 0x00003800U VAL : 0x00000800U
  2013. // .. .. PREF_OPT1 = 0x0
  2014. // .. .. ==> 0XF8000B70[15:14] = 0x00000000U
  2015. // .. .. ==> MASK : 0x0000C000U VAL : 0x00000000U
  2016. // .. .. PREF_OPT2 = 0x0
  2017. // .. .. ==> 0XF8000B70[19:17] = 0x00000000U
  2018. // .. .. ==> MASK : 0x000E0000U VAL : 0x00000000U
  2019. // .. .. UPDATE_CONTROL = 0x0
  2020. // .. .. ==> 0XF8000B70[20:20] = 0x00000000U
  2021. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  2022. // .. .. reserved_INIT_COMPLETE = 0x0
  2023. // .. .. ==> 0XF8000B70[21:21] = 0x00000000U
  2024. // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
  2025. // .. .. reserved_TST_CLK = 0x0
  2026. // .. .. ==> 0XF8000B70[22:22] = 0x00000000U
  2027. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  2028. // .. .. reserved_TST_HLN = 0x0
  2029. // .. .. ==> 0XF8000B70[23:23] = 0x00000000U
  2030. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  2031. // .. .. reserved_TST_HLP = 0x0
  2032. // .. .. ==> 0XF8000B70[24:24] = 0x00000000U
  2033. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  2034. // .. .. reserved_TST_RST = 0x0
  2035. // .. .. ==> 0XF8000B70[25:25] = 0x00000000U
  2036. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  2037. // .. .. reserved_INT_DCI_EN = 0x0
  2038. // .. .. ==> 0XF8000B70[26:26] = 0x00000000U
  2039. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  2040. // .. ..
  2041. EMIT_MASKWRITE(0XF8000B70, 0x07FEFFFFU ,0x00000823U),
  2042. // .. FINISH: DDRIOB SETTINGS
  2043. // .. START: MIO PROGRAMMING
  2044. // .. TRI_ENABLE = 1
  2045. // .. ==> 0XF8000700[0:0] = 0x00000001U
  2046. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2047. // .. Speed = 0
  2048. // .. ==> 0XF8000700[8:8] = 0x00000000U
  2049. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2050. // .. IO_Type = 1
  2051. // .. ==> 0XF8000700[11:9] = 0x00000001U
  2052. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2053. // .. PULLUP = 1
  2054. // .. ==> 0XF8000700[12:12] = 0x00000001U
  2055. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2056. // .. DisableRcvr = 0
  2057. // .. ==> 0XF8000700[13:13] = 0x00000000U
  2058. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2059. // ..
  2060. EMIT_MASKWRITE(0XF8000700, 0x00003F01U ,0x00001201U),
  2061. // .. TRI_ENABLE = 0
  2062. // .. ==> 0XF8000704[0:0] = 0x00000000U
  2063. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2064. // .. L0_SEL = 1
  2065. // .. ==> 0XF8000704[1:1] = 0x00000001U
  2066. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2067. // .. L1_SEL = 0
  2068. // .. ==> 0XF8000704[2:2] = 0x00000000U
  2069. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2070. // .. L2_SEL = 0
  2071. // .. ==> 0XF8000704[4:3] = 0x00000000U
  2072. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2073. // .. L3_SEL = 0
  2074. // .. ==> 0XF8000704[7:5] = 0x00000000U
  2075. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2076. // .. Speed = 0
  2077. // .. ==> 0XF8000704[8:8] = 0x00000000U
  2078. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2079. // .. IO_Type = 1
  2080. // .. ==> 0XF8000704[11:9] = 0x00000001U
  2081. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2082. // .. PULLUP = 1
  2083. // .. ==> 0XF8000704[12:12] = 0x00000001U
  2084. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2085. // .. DisableRcvr = 0
  2086. // .. ==> 0XF8000704[13:13] = 0x00000000U
  2087. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2088. // ..
  2089. EMIT_MASKWRITE(0XF8000704, 0x00003FFFU ,0x00001202U),
  2090. // .. TRI_ENABLE = 0
  2091. // .. ==> 0XF8000708[0:0] = 0x00000000U
  2092. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2093. // .. L0_SEL = 1
  2094. // .. ==> 0XF8000708[1:1] = 0x00000001U
  2095. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2096. // .. L1_SEL = 0
  2097. // .. ==> 0XF8000708[2:2] = 0x00000000U
  2098. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2099. // .. L2_SEL = 0
  2100. // .. ==> 0XF8000708[4:3] = 0x00000000U
  2101. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2102. // .. L3_SEL = 0
  2103. // .. ==> 0XF8000708[7:5] = 0x00000000U
  2104. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2105. // .. Speed = 0
  2106. // .. ==> 0XF8000708[8:8] = 0x00000000U
  2107. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2108. // .. IO_Type = 1
  2109. // .. ==> 0XF8000708[11:9] = 0x00000001U
  2110. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2111. // .. PULLUP = 0
  2112. // .. ==> 0XF8000708[12:12] = 0x00000000U
  2113. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2114. // .. DisableRcvr = 0
  2115. // .. ==> 0XF8000708[13:13] = 0x00000000U
  2116. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2117. // ..
  2118. EMIT_MASKWRITE(0XF8000708, 0x00003FFFU ,0x00000202U),
  2119. // .. TRI_ENABLE = 0
  2120. // .. ==> 0XF800070C[0:0] = 0x00000000U
  2121. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2122. // .. L0_SEL = 1
  2123. // .. ==> 0XF800070C[1:1] = 0x00000001U
  2124. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2125. // .. L1_SEL = 0
  2126. // .. ==> 0XF800070C[2:2] = 0x00000000U
  2127. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2128. // .. L2_SEL = 0
  2129. // .. ==> 0XF800070C[4:3] = 0x00000000U
  2130. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2131. // .. L3_SEL = 0
  2132. // .. ==> 0XF800070C[7:5] = 0x00000000U
  2133. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2134. // .. Speed = 0
  2135. // .. ==> 0XF800070C[8:8] = 0x00000000U
  2136. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2137. // .. IO_Type = 1
  2138. // .. ==> 0XF800070C[11:9] = 0x00000001U
  2139. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2140. // .. PULLUP = 0
  2141. // .. ==> 0XF800070C[12:12] = 0x00000000U
  2142. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2143. // .. DisableRcvr = 0
  2144. // .. ==> 0XF800070C[13:13] = 0x00000000U
  2145. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2146. // ..
  2147. EMIT_MASKWRITE(0XF800070C, 0x00003FFFU ,0x00000202U),
  2148. // .. TRI_ENABLE = 0
  2149. // .. ==> 0XF8000710[0:0] = 0x00000000U
  2150. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2151. // .. L0_SEL = 1
  2152. // .. ==> 0XF8000710[1:1] = 0x00000001U
  2153. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2154. // .. L1_SEL = 0
  2155. // .. ==> 0XF8000710[2:2] = 0x00000000U
  2156. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2157. // .. L2_SEL = 0
  2158. // .. ==> 0XF8000710[4:3] = 0x00000000U
  2159. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2160. // .. L3_SEL = 0
  2161. // .. ==> 0XF8000710[7:5] = 0x00000000U
  2162. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2163. // .. Speed = 0
  2164. // .. ==> 0XF8000710[8:8] = 0x00000000U
  2165. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2166. // .. IO_Type = 1
  2167. // .. ==> 0XF8000710[11:9] = 0x00000001U
  2168. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2169. // .. PULLUP = 0
  2170. // .. ==> 0XF8000710[12:12] = 0x00000000U
  2171. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2172. // .. DisableRcvr = 0
  2173. // .. ==> 0XF8000710[13:13] = 0x00000000U
  2174. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2175. // ..
  2176. EMIT_MASKWRITE(0XF8000710, 0x00003FFFU ,0x00000202U),
  2177. // .. TRI_ENABLE = 0
  2178. // .. ==> 0XF8000714[0:0] = 0x00000000U
  2179. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2180. // .. L0_SEL = 1
  2181. // .. ==> 0XF8000714[1:1] = 0x00000001U
  2182. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2183. // .. L1_SEL = 0
  2184. // .. ==> 0XF8000714[2:2] = 0x00000000U
  2185. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2186. // .. L2_SEL = 0
  2187. // .. ==> 0XF8000714[4:3] = 0x00000000U
  2188. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2189. // .. L3_SEL = 0
  2190. // .. ==> 0XF8000714[7:5] = 0x00000000U
  2191. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2192. // .. Speed = 0
  2193. // .. ==> 0XF8000714[8:8] = 0x00000000U
  2194. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2195. // .. IO_Type = 1
  2196. // .. ==> 0XF8000714[11:9] = 0x00000001U
  2197. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2198. // .. PULLUP = 0
  2199. // .. ==> 0XF8000714[12:12] = 0x00000000U
  2200. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2201. // .. DisableRcvr = 0
  2202. // .. ==> 0XF8000714[13:13] = 0x00000000U
  2203. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2204. // ..
  2205. EMIT_MASKWRITE(0XF8000714, 0x00003FFFU ,0x00000202U),
  2206. // .. TRI_ENABLE = 0
  2207. // .. ==> 0XF8000718[0:0] = 0x00000000U
  2208. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2209. // .. L0_SEL = 1
  2210. // .. ==> 0XF8000718[1:1] = 0x00000001U
  2211. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2212. // .. L1_SEL = 0
  2213. // .. ==> 0XF8000718[2:2] = 0x00000000U
  2214. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2215. // .. L2_SEL = 0
  2216. // .. ==> 0XF8000718[4:3] = 0x00000000U
  2217. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2218. // .. L3_SEL = 0
  2219. // .. ==> 0XF8000718[7:5] = 0x00000000U
  2220. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2221. // .. Speed = 0
  2222. // .. ==> 0XF8000718[8:8] = 0x00000000U
  2223. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2224. // .. IO_Type = 1
  2225. // .. ==> 0XF8000718[11:9] = 0x00000001U
  2226. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2227. // .. PULLUP = 0
  2228. // .. ==> 0XF8000718[12:12] = 0x00000000U
  2229. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2230. // .. DisableRcvr = 0
  2231. // .. ==> 0XF8000718[13:13] = 0x00000000U
  2232. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2233. // ..
  2234. EMIT_MASKWRITE(0XF8000718, 0x00003FFFU ,0x00000202U),
  2235. // .. TRI_ENABLE = 0
  2236. // .. ==> 0XF800071C[0:0] = 0x00000000U
  2237. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2238. // .. L0_SEL = 0
  2239. // .. ==> 0XF800071C[1:1] = 0x00000000U
  2240. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2241. // .. L1_SEL = 0
  2242. // .. ==> 0XF800071C[2:2] = 0x00000000U
  2243. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2244. // .. L2_SEL = 0
  2245. // .. ==> 0XF800071C[4:3] = 0x00000000U
  2246. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2247. // .. L3_SEL = 0
  2248. // .. ==> 0XF800071C[7:5] = 0x00000000U
  2249. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2250. // .. Speed = 0
  2251. // .. ==> 0XF800071C[8:8] = 0x00000000U
  2252. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2253. // .. IO_Type = 1
  2254. // .. ==> 0XF800071C[11:9] = 0x00000001U
  2255. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2256. // .. PULLUP = 0
  2257. // .. ==> 0XF800071C[12:12] = 0x00000000U
  2258. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2259. // .. DisableRcvr = 0
  2260. // .. ==> 0XF800071C[13:13] = 0x00000000U
  2261. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2262. // ..
  2263. EMIT_MASKWRITE(0XF800071C, 0x00003FFFU ,0x00000200U),
  2264. // .. TRI_ENABLE = 0
  2265. // .. ==> 0XF8000720[0:0] = 0x00000000U
  2266. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2267. // .. L0_SEL = 1
  2268. // .. ==> 0XF8000720[1:1] = 0x00000001U
  2269. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2270. // .. L1_SEL = 0
  2271. // .. ==> 0XF8000720[2:2] = 0x00000000U
  2272. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2273. // .. L2_SEL = 0
  2274. // .. ==> 0XF8000720[4:3] = 0x00000000U
  2275. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2276. // .. L3_SEL = 0
  2277. // .. ==> 0XF8000720[7:5] = 0x00000000U
  2278. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2279. // .. Speed = 0
  2280. // .. ==> 0XF8000720[8:8] = 0x00000000U
  2281. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2282. // .. IO_Type = 1
  2283. // .. ==> 0XF8000720[11:9] = 0x00000001U
  2284. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2285. // .. PULLUP = 0
  2286. // .. ==> 0XF8000720[12:12] = 0x00000000U
  2287. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2288. // .. DisableRcvr = 0
  2289. // .. ==> 0XF8000720[13:13] = 0x00000000U
  2290. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2291. // ..
  2292. EMIT_MASKWRITE(0XF8000720, 0x00003FFFU ,0x00000202U),
  2293. // .. TRI_ENABLE = 0
  2294. // .. ==> 0XF8000724[0:0] = 0x00000000U
  2295. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2296. // .. L0_SEL = 0
  2297. // .. ==> 0XF8000724[1:1] = 0x00000000U
  2298. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2299. // .. L1_SEL = 0
  2300. // .. ==> 0XF8000724[2:2] = 0x00000000U
  2301. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2302. // .. L2_SEL = 0
  2303. // .. ==> 0XF8000724[4:3] = 0x00000000U
  2304. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2305. // .. L3_SEL = 0
  2306. // .. ==> 0XF8000724[7:5] = 0x00000000U
  2307. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2308. // .. Speed = 0
  2309. // .. ==> 0XF8000724[8:8] = 0x00000000U
  2310. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2311. // .. IO_Type = 1
  2312. // .. ==> 0XF8000724[11:9] = 0x00000001U
  2313. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2314. // .. PULLUP = 1
  2315. // .. ==> 0XF8000724[12:12] = 0x00000001U
  2316. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2317. // .. DisableRcvr = 0
  2318. // .. ==> 0XF8000724[13:13] = 0x00000000U
  2319. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2320. // ..
  2321. EMIT_MASKWRITE(0XF8000724, 0x00003FFFU ,0x00001200U),
  2322. // .. TRI_ENABLE = 0
  2323. // .. ==> 0XF8000728[0:0] = 0x00000000U
  2324. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2325. // .. L0_SEL = 0
  2326. // .. ==> 0XF8000728[1:1] = 0x00000000U
  2327. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2328. // .. L1_SEL = 0
  2329. // .. ==> 0XF8000728[2:2] = 0x00000000U
  2330. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2331. // .. L2_SEL = 0
  2332. // .. ==> 0XF8000728[4:3] = 0x00000000U
  2333. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2334. // .. L3_SEL = 0
  2335. // .. ==> 0XF8000728[7:5] = 0x00000000U
  2336. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2337. // .. Speed = 0
  2338. // .. ==> 0XF8000728[8:8] = 0x00000000U
  2339. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2340. // .. IO_Type = 1
  2341. // .. ==> 0XF8000728[11:9] = 0x00000001U
  2342. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2343. // .. PULLUP = 1
  2344. // .. ==> 0XF8000728[12:12] = 0x00000001U
  2345. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2346. // .. DisableRcvr = 0
  2347. // .. ==> 0XF8000728[13:13] = 0x00000000U
  2348. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2349. // ..
  2350. EMIT_MASKWRITE(0XF8000728, 0x00003FFFU ,0x00001200U),
  2351. // .. TRI_ENABLE = 0
  2352. // .. ==> 0XF800072C[0:0] = 0x00000000U
  2353. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2354. // .. L0_SEL = 0
  2355. // .. ==> 0XF800072C[1:1] = 0x00000000U
  2356. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2357. // .. L1_SEL = 0
  2358. // .. ==> 0XF800072C[2:2] = 0x00000000U
  2359. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2360. // .. L2_SEL = 0
  2361. // .. ==> 0XF800072C[4:3] = 0x00000000U
  2362. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2363. // .. L3_SEL = 0
  2364. // .. ==> 0XF800072C[7:5] = 0x00000000U
  2365. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2366. // .. Speed = 0
  2367. // .. ==> 0XF800072C[8:8] = 0x00000000U
  2368. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2369. // .. IO_Type = 1
  2370. // .. ==> 0XF800072C[11:9] = 0x00000001U
  2371. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2372. // .. PULLUP = 1
  2373. // .. ==> 0XF800072C[12:12] = 0x00000001U
  2374. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2375. // .. DisableRcvr = 0
  2376. // .. ==> 0XF800072C[13:13] = 0x00000000U
  2377. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2378. // ..
  2379. EMIT_MASKWRITE(0XF800072C, 0x00003FFFU ,0x00001200U),
  2380. // .. TRI_ENABLE = 0
  2381. // .. ==> 0XF8000730[0:0] = 0x00000000U
  2382. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2383. // .. L0_SEL = 0
  2384. // .. ==> 0XF8000730[1:1] = 0x00000000U
  2385. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2386. // .. L1_SEL = 0
  2387. // .. ==> 0XF8000730[2:2] = 0x00000000U
  2388. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2389. // .. L2_SEL = 0
  2390. // .. ==> 0XF8000730[4:3] = 0x00000000U
  2391. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2392. // .. L3_SEL = 0
  2393. // .. ==> 0XF8000730[7:5] = 0x00000000U
  2394. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2395. // .. Speed = 0
  2396. // .. ==> 0XF8000730[8:8] = 0x00000000U
  2397. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2398. // .. IO_Type = 1
  2399. // .. ==> 0XF8000730[11:9] = 0x00000001U
  2400. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2401. // .. PULLUP = 1
  2402. // .. ==> 0XF8000730[12:12] = 0x00000001U
  2403. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2404. // .. DisableRcvr = 0
  2405. // .. ==> 0XF8000730[13:13] = 0x00000000U
  2406. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2407. // ..
  2408. EMIT_MASKWRITE(0XF8000730, 0x00003FFFU ,0x00001200U),
  2409. // .. TRI_ENABLE = 0
  2410. // .. ==> 0XF8000734[0:0] = 0x00000000U
  2411. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2412. // .. L0_SEL = 0
  2413. // .. ==> 0XF8000734[1:1] = 0x00000000U
  2414. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2415. // .. L1_SEL = 0
  2416. // .. ==> 0XF8000734[2:2] = 0x00000000U
  2417. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2418. // .. L2_SEL = 0
  2419. // .. ==> 0XF8000734[4:3] = 0x00000000U
  2420. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2421. // .. L3_SEL = 0
  2422. // .. ==> 0XF8000734[7:5] = 0x00000000U
  2423. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2424. // .. Speed = 0
  2425. // .. ==> 0XF8000734[8:8] = 0x00000000U
  2426. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2427. // .. IO_Type = 1
  2428. // .. ==> 0XF8000734[11:9] = 0x00000001U
  2429. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2430. // .. PULLUP = 1
  2431. // .. ==> 0XF8000734[12:12] = 0x00000001U
  2432. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2433. // .. DisableRcvr = 0
  2434. // .. ==> 0XF8000734[13:13] = 0x00000000U
  2435. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2436. // ..
  2437. EMIT_MASKWRITE(0XF8000734, 0x00003FFFU ,0x00001200U),
  2438. // .. TRI_ENABLE = 0
  2439. // .. ==> 0XF8000738[0:0] = 0x00000000U
  2440. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2441. // .. L0_SEL = 0
  2442. // .. ==> 0XF8000738[1:1] = 0x00000000U
  2443. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2444. // .. L1_SEL = 0
  2445. // .. ==> 0XF8000738[2:2] = 0x00000000U
  2446. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2447. // .. L2_SEL = 0
  2448. // .. ==> 0XF8000738[4:3] = 0x00000000U
  2449. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2450. // .. L3_SEL = 0
  2451. // .. ==> 0XF8000738[7:5] = 0x00000000U
  2452. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2453. // .. Speed = 0
  2454. // .. ==> 0XF8000738[8:8] = 0x00000000U
  2455. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2456. // .. IO_Type = 1
  2457. // .. ==> 0XF8000738[11:9] = 0x00000001U
  2458. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2459. // .. PULLUP = 1
  2460. // .. ==> 0XF8000738[12:12] = 0x00000001U
  2461. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2462. // .. DisableRcvr = 0
  2463. // .. ==> 0XF8000738[13:13] = 0x00000000U
  2464. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2465. // ..
  2466. EMIT_MASKWRITE(0XF8000738, 0x00003FFFU ,0x00001200U),
  2467. // .. TRI_ENABLE = 1
  2468. // .. ==> 0XF800073C[0:0] = 0x00000001U
  2469. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2470. // .. Speed = 0
  2471. // .. ==> 0XF800073C[8:8] = 0x00000000U
  2472. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2473. // .. IO_Type = 1
  2474. // .. ==> 0XF800073C[11:9] = 0x00000001U
  2475. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2476. // .. PULLUP = 1
  2477. // .. ==> 0XF800073C[12:12] = 0x00000001U
  2478. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2479. // .. DisableRcvr = 0
  2480. // .. ==> 0XF800073C[13:13] = 0x00000000U
  2481. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2482. // ..
  2483. EMIT_MASKWRITE(0XF800073C, 0x00003F01U ,0x00001201U),
  2484. // .. TRI_ENABLE = 0
  2485. // .. ==> 0XF8000740[0:0] = 0x00000000U
  2486. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2487. // .. L0_SEL = 1
  2488. // .. ==> 0XF8000740[1:1] = 0x00000001U
  2489. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2490. // .. L1_SEL = 0
  2491. // .. ==> 0XF8000740[2:2] = 0x00000000U
  2492. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2493. // .. L2_SEL = 0
  2494. // .. ==> 0XF8000740[4:3] = 0x00000000U
  2495. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2496. // .. L3_SEL = 0
  2497. // .. ==> 0XF8000740[7:5] = 0x00000000U
  2498. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2499. // .. Speed = 0
  2500. // .. ==> 0XF8000740[8:8] = 0x00000000U
  2501. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2502. // .. IO_Type = 4
  2503. // .. ==> 0XF8000740[11:9] = 0x00000004U
  2504. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2505. // .. PULLUP = 0
  2506. // .. ==> 0XF8000740[12:12] = 0x00000000U
  2507. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2508. // .. DisableRcvr = 1
  2509. // .. ==> 0XF8000740[13:13] = 0x00000001U
  2510. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2511. // ..
  2512. EMIT_MASKWRITE(0XF8000740, 0x00003FFFU ,0x00002802U),
  2513. // .. TRI_ENABLE = 0
  2514. // .. ==> 0XF8000744[0:0] = 0x00000000U
  2515. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2516. // .. L0_SEL = 1
  2517. // .. ==> 0XF8000744[1:1] = 0x00000001U
  2518. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2519. // .. L1_SEL = 0
  2520. // .. ==> 0XF8000744[2:2] = 0x00000000U
  2521. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2522. // .. L2_SEL = 0
  2523. // .. ==> 0XF8000744[4:3] = 0x00000000U
  2524. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2525. // .. L3_SEL = 0
  2526. // .. ==> 0XF8000744[7:5] = 0x00000000U
  2527. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2528. // .. Speed = 0
  2529. // .. ==> 0XF8000744[8:8] = 0x00000000U
  2530. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2531. // .. IO_Type = 4
  2532. // .. ==> 0XF8000744[11:9] = 0x00000004U
  2533. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2534. // .. PULLUP = 0
  2535. // .. ==> 0XF8000744[12:12] = 0x00000000U
  2536. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2537. // .. DisableRcvr = 1
  2538. // .. ==> 0XF8000744[13:13] = 0x00000001U
  2539. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2540. // ..
  2541. EMIT_MASKWRITE(0XF8000744, 0x00003FFFU ,0x00002802U),
  2542. // .. TRI_ENABLE = 0
  2543. // .. ==> 0XF8000748[0:0] = 0x00000000U
  2544. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2545. // .. L0_SEL = 1
  2546. // .. ==> 0XF8000748[1:1] = 0x00000001U
  2547. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2548. // .. L1_SEL = 0
  2549. // .. ==> 0XF8000748[2:2] = 0x00000000U
  2550. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2551. // .. L2_SEL = 0
  2552. // .. ==> 0XF8000748[4:3] = 0x00000000U
  2553. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2554. // .. L3_SEL = 0
  2555. // .. ==> 0XF8000748[7:5] = 0x00000000U
  2556. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2557. // .. Speed = 0
  2558. // .. ==> 0XF8000748[8:8] = 0x00000000U
  2559. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2560. // .. IO_Type = 4
  2561. // .. ==> 0XF8000748[11:9] = 0x00000004U
  2562. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2563. // .. PULLUP = 0
  2564. // .. ==> 0XF8000748[12:12] = 0x00000000U
  2565. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2566. // .. DisableRcvr = 1
  2567. // .. ==> 0XF8000748[13:13] = 0x00000001U
  2568. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2569. // ..
  2570. EMIT_MASKWRITE(0XF8000748, 0x00003FFFU ,0x00002802U),
  2571. // .. TRI_ENABLE = 0
  2572. // .. ==> 0XF800074C[0:0] = 0x00000000U
  2573. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2574. // .. L0_SEL = 1
  2575. // .. ==> 0XF800074C[1:1] = 0x00000001U
  2576. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2577. // .. L1_SEL = 0
  2578. // .. ==> 0XF800074C[2:2] = 0x00000000U
  2579. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2580. // .. L2_SEL = 0
  2581. // .. ==> 0XF800074C[4:3] = 0x00000000U
  2582. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2583. // .. L3_SEL = 0
  2584. // .. ==> 0XF800074C[7:5] = 0x00000000U
  2585. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2586. // .. Speed = 0
  2587. // .. ==> 0XF800074C[8:8] = 0x00000000U
  2588. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2589. // .. IO_Type = 4
  2590. // .. ==> 0XF800074C[11:9] = 0x00000004U
  2591. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2592. // .. PULLUP = 0
  2593. // .. ==> 0XF800074C[12:12] = 0x00000000U
  2594. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2595. // .. DisableRcvr = 1
  2596. // .. ==> 0XF800074C[13:13] = 0x00000001U
  2597. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2598. // ..
  2599. EMIT_MASKWRITE(0XF800074C, 0x00003FFFU ,0x00002802U),
  2600. // .. TRI_ENABLE = 0
  2601. // .. ==> 0XF8000750[0:0] = 0x00000000U
  2602. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2603. // .. L0_SEL = 1
  2604. // .. ==> 0XF8000750[1:1] = 0x00000001U
  2605. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2606. // .. L1_SEL = 0
  2607. // .. ==> 0XF8000750[2:2] = 0x00000000U
  2608. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2609. // .. L2_SEL = 0
  2610. // .. ==> 0XF8000750[4:3] = 0x00000000U
  2611. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2612. // .. L3_SEL = 0
  2613. // .. ==> 0XF8000750[7:5] = 0x00000000U
  2614. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2615. // .. Speed = 0
  2616. // .. ==> 0XF8000750[8:8] = 0x00000000U
  2617. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2618. // .. IO_Type = 4
  2619. // .. ==> 0XF8000750[11:9] = 0x00000004U
  2620. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2621. // .. PULLUP = 0
  2622. // .. ==> 0XF8000750[12:12] = 0x00000000U
  2623. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2624. // .. DisableRcvr = 1
  2625. // .. ==> 0XF8000750[13:13] = 0x00000001U
  2626. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2627. // ..
  2628. EMIT_MASKWRITE(0XF8000750, 0x00003FFFU ,0x00002802U),
  2629. // .. TRI_ENABLE = 0
  2630. // .. ==> 0XF8000754[0:0] = 0x00000000U
  2631. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2632. // .. L0_SEL = 1
  2633. // .. ==> 0XF8000754[1:1] = 0x00000001U
  2634. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2635. // .. L1_SEL = 0
  2636. // .. ==> 0XF8000754[2:2] = 0x00000000U
  2637. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2638. // .. L2_SEL = 0
  2639. // .. ==> 0XF8000754[4:3] = 0x00000000U
  2640. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2641. // .. L3_SEL = 0
  2642. // .. ==> 0XF8000754[7:5] = 0x00000000U
  2643. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2644. // .. Speed = 0
  2645. // .. ==> 0XF8000754[8:8] = 0x00000000U
  2646. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2647. // .. IO_Type = 4
  2648. // .. ==> 0XF8000754[11:9] = 0x00000004U
  2649. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2650. // .. PULLUP = 0
  2651. // .. ==> 0XF8000754[12:12] = 0x00000000U
  2652. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2653. // .. DisableRcvr = 1
  2654. // .. ==> 0XF8000754[13:13] = 0x00000001U
  2655. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2656. // ..
  2657. EMIT_MASKWRITE(0XF8000754, 0x00003FFFU ,0x00002802U),
  2658. // .. TRI_ENABLE = 1
  2659. // .. ==> 0XF8000758[0:0] = 0x00000001U
  2660. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2661. // .. L0_SEL = 1
  2662. // .. ==> 0XF8000758[1:1] = 0x00000001U
  2663. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2664. // .. L1_SEL = 0
  2665. // .. ==> 0XF8000758[2:2] = 0x00000000U
  2666. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2667. // .. L2_SEL = 0
  2668. // .. ==> 0XF8000758[4:3] = 0x00000000U
  2669. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2670. // .. L3_SEL = 0
  2671. // .. ==> 0XF8000758[7:5] = 0x00000000U
  2672. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2673. // .. Speed = 0
  2674. // .. ==> 0XF8000758[8:8] = 0x00000000U
  2675. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2676. // .. IO_Type = 4
  2677. // .. ==> 0XF8000758[11:9] = 0x00000004U
  2678. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2679. // .. PULLUP = 0
  2680. // .. ==> 0XF8000758[12:12] = 0x00000000U
  2681. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2682. // .. DisableRcvr = 0
  2683. // .. ==> 0XF8000758[13:13] = 0x00000000U
  2684. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2685. // ..
  2686. EMIT_MASKWRITE(0XF8000758, 0x00003FFFU ,0x00000803U),
  2687. // .. TRI_ENABLE = 1
  2688. // .. ==> 0XF800075C[0:0] = 0x00000001U
  2689. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2690. // .. L0_SEL = 1
  2691. // .. ==> 0XF800075C[1:1] = 0x00000001U
  2692. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2693. // .. L1_SEL = 0
  2694. // .. ==> 0XF800075C[2:2] = 0x00000000U
  2695. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2696. // .. L2_SEL = 0
  2697. // .. ==> 0XF800075C[4:3] = 0x00000000U
  2698. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2699. // .. L3_SEL = 0
  2700. // .. ==> 0XF800075C[7:5] = 0x00000000U
  2701. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2702. // .. Speed = 0
  2703. // .. ==> 0XF800075C[8:8] = 0x00000000U
  2704. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2705. // .. IO_Type = 4
  2706. // .. ==> 0XF800075C[11:9] = 0x00000004U
  2707. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2708. // .. PULLUP = 0
  2709. // .. ==> 0XF800075C[12:12] = 0x00000000U
  2710. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2711. // .. DisableRcvr = 0
  2712. // .. ==> 0XF800075C[13:13] = 0x00000000U
  2713. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2714. // ..
  2715. EMIT_MASKWRITE(0XF800075C, 0x00003FFFU ,0x00000803U),
  2716. // .. TRI_ENABLE = 1
  2717. // .. ==> 0XF8000760[0:0] = 0x00000001U
  2718. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2719. // .. L0_SEL = 1
  2720. // .. ==> 0XF8000760[1:1] = 0x00000001U
  2721. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2722. // .. L1_SEL = 0
  2723. // .. ==> 0XF8000760[2:2] = 0x00000000U
  2724. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2725. // .. L2_SEL = 0
  2726. // .. ==> 0XF8000760[4:3] = 0x00000000U
  2727. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2728. // .. L3_SEL = 0
  2729. // .. ==> 0XF8000760[7:5] = 0x00000000U
  2730. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2731. // .. Speed = 0
  2732. // .. ==> 0XF8000760[8:8] = 0x00000000U
  2733. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2734. // .. IO_Type = 4
  2735. // .. ==> 0XF8000760[11:9] = 0x00000004U
  2736. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2737. // .. PULLUP = 0
  2738. // .. ==> 0XF8000760[12:12] = 0x00000000U
  2739. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2740. // .. DisableRcvr = 0
  2741. // .. ==> 0XF8000760[13:13] = 0x00000000U
  2742. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2743. // ..
  2744. EMIT_MASKWRITE(0XF8000760, 0x00003FFFU ,0x00000803U),
  2745. // .. TRI_ENABLE = 1
  2746. // .. ==> 0XF8000764[0:0] = 0x00000001U
  2747. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2748. // .. L0_SEL = 1
  2749. // .. ==> 0XF8000764[1:1] = 0x00000001U
  2750. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2751. // .. L1_SEL = 0
  2752. // .. ==> 0XF8000764[2:2] = 0x00000000U
  2753. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2754. // .. L2_SEL = 0
  2755. // .. ==> 0XF8000764[4:3] = 0x00000000U
  2756. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2757. // .. L3_SEL = 0
  2758. // .. ==> 0XF8000764[7:5] = 0x00000000U
  2759. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2760. // .. Speed = 0
  2761. // .. ==> 0XF8000764[8:8] = 0x00000000U
  2762. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2763. // .. IO_Type = 4
  2764. // .. ==> 0XF8000764[11:9] = 0x00000004U
  2765. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2766. // .. PULLUP = 0
  2767. // .. ==> 0XF8000764[12:12] = 0x00000000U
  2768. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2769. // .. DisableRcvr = 0
  2770. // .. ==> 0XF8000764[13:13] = 0x00000000U
  2771. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2772. // ..
  2773. EMIT_MASKWRITE(0XF8000764, 0x00003FFFU ,0x00000803U),
  2774. // .. TRI_ENABLE = 1
  2775. // .. ==> 0XF8000768[0:0] = 0x00000001U
  2776. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2777. // .. L0_SEL = 1
  2778. // .. ==> 0XF8000768[1:1] = 0x00000001U
  2779. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2780. // .. L1_SEL = 0
  2781. // .. ==> 0XF8000768[2:2] = 0x00000000U
  2782. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2783. // .. L2_SEL = 0
  2784. // .. ==> 0XF8000768[4:3] = 0x00000000U
  2785. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2786. // .. L3_SEL = 0
  2787. // .. ==> 0XF8000768[7:5] = 0x00000000U
  2788. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2789. // .. Speed = 0
  2790. // .. ==> 0XF8000768[8:8] = 0x00000000U
  2791. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2792. // .. IO_Type = 4
  2793. // .. ==> 0XF8000768[11:9] = 0x00000004U
  2794. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2795. // .. PULLUP = 0
  2796. // .. ==> 0XF8000768[12:12] = 0x00000000U
  2797. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2798. // .. DisableRcvr = 0
  2799. // .. ==> 0XF8000768[13:13] = 0x00000000U
  2800. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2801. // ..
  2802. EMIT_MASKWRITE(0XF8000768, 0x00003FFFU ,0x00000803U),
  2803. // .. TRI_ENABLE = 1
  2804. // .. ==> 0XF800076C[0:0] = 0x00000001U
  2805. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2806. // .. L0_SEL = 1
  2807. // .. ==> 0XF800076C[1:1] = 0x00000001U
  2808. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2809. // .. L1_SEL = 0
  2810. // .. ==> 0XF800076C[2:2] = 0x00000000U
  2811. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2812. // .. L2_SEL = 0
  2813. // .. ==> 0XF800076C[4:3] = 0x00000000U
  2814. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2815. // .. L3_SEL = 0
  2816. // .. ==> 0XF800076C[7:5] = 0x00000000U
  2817. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2818. // .. Speed = 0
  2819. // .. ==> 0XF800076C[8:8] = 0x00000000U
  2820. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2821. // .. IO_Type = 4
  2822. // .. ==> 0XF800076C[11:9] = 0x00000004U
  2823. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2824. // .. PULLUP = 0
  2825. // .. ==> 0XF800076C[12:12] = 0x00000000U
  2826. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2827. // .. DisableRcvr = 0
  2828. // .. ==> 0XF800076C[13:13] = 0x00000000U
  2829. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2830. // ..
  2831. EMIT_MASKWRITE(0XF800076C, 0x00003FFFU ,0x00000803U),
  2832. // .. TRI_ENABLE = 0
  2833. // .. ==> 0XF8000770[0:0] = 0x00000000U
  2834. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2835. // .. L0_SEL = 0
  2836. // .. ==> 0XF8000770[1:1] = 0x00000000U
  2837. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2838. // .. L1_SEL = 1
  2839. // .. ==> 0XF8000770[2:2] = 0x00000001U
  2840. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2841. // .. L2_SEL = 0
  2842. // .. ==> 0XF8000770[4:3] = 0x00000000U
  2843. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2844. // .. L3_SEL = 0
  2845. // .. ==> 0XF8000770[7:5] = 0x00000000U
  2846. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2847. // .. Speed = 0
  2848. // .. ==> 0XF8000770[8:8] = 0x00000000U
  2849. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2850. // .. IO_Type = 1
  2851. // .. ==> 0XF8000770[11:9] = 0x00000001U
  2852. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2853. // .. PULLUP = 0
  2854. // .. ==> 0XF8000770[12:12] = 0x00000000U
  2855. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2856. // .. DisableRcvr = 0
  2857. // .. ==> 0XF8000770[13:13] = 0x00000000U
  2858. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2859. // ..
  2860. EMIT_MASKWRITE(0XF8000770, 0x00003FFFU ,0x00000204U),
  2861. // .. TRI_ENABLE = 1
  2862. // .. ==> 0XF8000774[0:0] = 0x00000001U
  2863. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2864. // .. L0_SEL = 0
  2865. // .. ==> 0XF8000774[1:1] = 0x00000000U
  2866. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2867. // .. L1_SEL = 1
  2868. // .. ==> 0XF8000774[2:2] = 0x00000001U
  2869. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2870. // .. L2_SEL = 0
  2871. // .. ==> 0XF8000774[4:3] = 0x00000000U
  2872. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2873. // .. L3_SEL = 0
  2874. // .. ==> 0XF8000774[7:5] = 0x00000000U
  2875. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2876. // .. Speed = 0
  2877. // .. ==> 0XF8000774[8:8] = 0x00000000U
  2878. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2879. // .. IO_Type = 1
  2880. // .. ==> 0XF8000774[11:9] = 0x00000001U
  2881. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2882. // .. PULLUP = 0
  2883. // .. ==> 0XF8000774[12:12] = 0x00000000U
  2884. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2885. // .. DisableRcvr = 0
  2886. // .. ==> 0XF8000774[13:13] = 0x00000000U
  2887. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2888. // ..
  2889. EMIT_MASKWRITE(0XF8000774, 0x00003FFFU ,0x00000205U),
  2890. // .. TRI_ENABLE = 0
  2891. // .. ==> 0XF8000778[0:0] = 0x00000000U
  2892. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2893. // .. L0_SEL = 0
  2894. // .. ==> 0XF8000778[1:1] = 0x00000000U
  2895. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2896. // .. L1_SEL = 1
  2897. // .. ==> 0XF8000778[2:2] = 0x00000001U
  2898. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2899. // .. L2_SEL = 0
  2900. // .. ==> 0XF8000778[4:3] = 0x00000000U
  2901. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2902. // .. L3_SEL = 0
  2903. // .. ==> 0XF8000778[7:5] = 0x00000000U
  2904. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2905. // .. Speed = 0
  2906. // .. ==> 0XF8000778[8:8] = 0x00000000U
  2907. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2908. // .. IO_Type = 1
  2909. // .. ==> 0XF8000778[11:9] = 0x00000001U
  2910. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2911. // .. PULLUP = 0
  2912. // .. ==> 0XF8000778[12:12] = 0x00000000U
  2913. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2914. // .. DisableRcvr = 0
  2915. // .. ==> 0XF8000778[13:13] = 0x00000000U
  2916. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2917. // ..
  2918. EMIT_MASKWRITE(0XF8000778, 0x00003FFFU ,0x00000204U),
  2919. // .. TRI_ENABLE = 1
  2920. // .. ==> 0XF800077C[0:0] = 0x00000001U
  2921. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2922. // .. L0_SEL = 0
  2923. // .. ==> 0XF800077C[1:1] = 0x00000000U
  2924. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2925. // .. L1_SEL = 1
  2926. // .. ==> 0XF800077C[2:2] = 0x00000001U
  2927. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2928. // .. L2_SEL = 0
  2929. // .. ==> 0XF800077C[4:3] = 0x00000000U
  2930. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2931. // .. L3_SEL = 0
  2932. // .. ==> 0XF800077C[7:5] = 0x00000000U
  2933. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2934. // .. Speed = 0
  2935. // .. ==> 0XF800077C[8:8] = 0x00000000U
  2936. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2937. // .. IO_Type = 1
  2938. // .. ==> 0XF800077C[11:9] = 0x00000001U
  2939. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2940. // .. PULLUP = 0
  2941. // .. ==> 0XF800077C[12:12] = 0x00000000U
  2942. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2943. // .. DisableRcvr = 0
  2944. // .. ==> 0XF800077C[13:13] = 0x00000000U
  2945. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2946. // ..
  2947. EMIT_MASKWRITE(0XF800077C, 0x00003FFFU ,0x00000205U),
  2948. // .. TRI_ENABLE = 0
  2949. // .. ==> 0XF8000780[0:0] = 0x00000000U
  2950. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2951. // .. L0_SEL = 0
  2952. // .. ==> 0XF8000780[1:1] = 0x00000000U
  2953. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2954. // .. L1_SEL = 1
  2955. // .. ==> 0XF8000780[2:2] = 0x00000001U
  2956. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2957. // .. L2_SEL = 0
  2958. // .. ==> 0XF8000780[4:3] = 0x00000000U
  2959. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2960. // .. L3_SEL = 0
  2961. // .. ==> 0XF8000780[7:5] = 0x00000000U
  2962. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2963. // .. Speed = 0
  2964. // .. ==> 0XF8000780[8:8] = 0x00000000U
  2965. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2966. // .. IO_Type = 1
  2967. // .. ==> 0XF8000780[11:9] = 0x00000001U
  2968. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2969. // .. PULLUP = 0
  2970. // .. ==> 0XF8000780[12:12] = 0x00000000U
  2971. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2972. // .. DisableRcvr = 0
  2973. // .. ==> 0XF8000780[13:13] = 0x00000000U
  2974. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2975. // ..
  2976. EMIT_MASKWRITE(0XF8000780, 0x00003FFFU ,0x00000204U),
  2977. // .. TRI_ENABLE = 0
  2978. // .. ==> 0XF8000784[0:0] = 0x00000000U
  2979. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2980. // .. L0_SEL = 0
  2981. // .. ==> 0XF8000784[1:1] = 0x00000000U
  2982. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2983. // .. L1_SEL = 1
  2984. // .. ==> 0XF8000784[2:2] = 0x00000001U
  2985. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2986. // .. L2_SEL = 0
  2987. // .. ==> 0XF8000784[4:3] = 0x00000000U
  2988. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2989. // .. L3_SEL = 0
  2990. // .. ==> 0XF8000784[7:5] = 0x00000000U
  2991. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2992. // .. Speed = 0
  2993. // .. ==> 0XF8000784[8:8] = 0x00000000U
  2994. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2995. // .. IO_Type = 1
  2996. // .. ==> 0XF8000784[11:9] = 0x00000001U
  2997. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2998. // .. PULLUP = 0
  2999. // .. ==> 0XF8000784[12:12] = 0x00000000U
  3000. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3001. // .. DisableRcvr = 0
  3002. // .. ==> 0XF8000784[13:13] = 0x00000000U
  3003. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3004. // ..
  3005. EMIT_MASKWRITE(0XF8000784, 0x00003FFFU ,0x00000204U),
  3006. // .. TRI_ENABLE = 0
  3007. // .. ==> 0XF8000788[0:0] = 0x00000000U
  3008. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3009. // .. L0_SEL = 0
  3010. // .. ==> 0XF8000788[1:1] = 0x00000000U
  3011. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3012. // .. L1_SEL = 1
  3013. // .. ==> 0XF8000788[2:2] = 0x00000001U
  3014. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3015. // .. L2_SEL = 0
  3016. // .. ==> 0XF8000788[4:3] = 0x00000000U
  3017. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3018. // .. L3_SEL = 0
  3019. // .. ==> 0XF8000788[7:5] = 0x00000000U
  3020. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3021. // .. Speed = 0
  3022. // .. ==> 0XF8000788[8:8] = 0x00000000U
  3023. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3024. // .. IO_Type = 1
  3025. // .. ==> 0XF8000788[11:9] = 0x00000001U
  3026. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3027. // .. PULLUP = 0
  3028. // .. ==> 0XF8000788[12:12] = 0x00000000U
  3029. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3030. // .. DisableRcvr = 0
  3031. // .. ==> 0XF8000788[13:13] = 0x00000000U
  3032. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3033. // ..
  3034. EMIT_MASKWRITE(0XF8000788, 0x00003FFFU ,0x00000204U),
  3035. // .. TRI_ENABLE = 0
  3036. // .. ==> 0XF800078C[0:0] = 0x00000000U
  3037. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3038. // .. L0_SEL = 0
  3039. // .. ==> 0XF800078C[1:1] = 0x00000000U
  3040. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3041. // .. L1_SEL = 1
  3042. // .. ==> 0XF800078C[2:2] = 0x00000001U
  3043. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3044. // .. L2_SEL = 0
  3045. // .. ==> 0XF800078C[4:3] = 0x00000000U
  3046. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3047. // .. L3_SEL = 0
  3048. // .. ==> 0XF800078C[7:5] = 0x00000000U
  3049. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3050. // .. Speed = 0
  3051. // .. ==> 0XF800078C[8:8] = 0x00000000U
  3052. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3053. // .. IO_Type = 1
  3054. // .. ==> 0XF800078C[11:9] = 0x00000001U
  3055. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3056. // .. PULLUP = 0
  3057. // .. ==> 0XF800078C[12:12] = 0x00000000U
  3058. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3059. // .. DisableRcvr = 0
  3060. // .. ==> 0XF800078C[13:13] = 0x00000000U
  3061. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3062. // ..
  3063. EMIT_MASKWRITE(0XF800078C, 0x00003FFFU ,0x00000204U),
  3064. // .. TRI_ENABLE = 1
  3065. // .. ==> 0XF8000790[0:0] = 0x00000001U
  3066. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  3067. // .. L0_SEL = 0
  3068. // .. ==> 0XF8000790[1:1] = 0x00000000U
  3069. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3070. // .. L1_SEL = 1
  3071. // .. ==> 0XF8000790[2:2] = 0x00000001U
  3072. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3073. // .. L2_SEL = 0
  3074. // .. ==> 0XF8000790[4:3] = 0x00000000U
  3075. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3076. // .. L3_SEL = 0
  3077. // .. ==> 0XF8000790[7:5] = 0x00000000U
  3078. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3079. // .. Speed = 0
  3080. // .. ==> 0XF8000790[8:8] = 0x00000000U
  3081. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3082. // .. IO_Type = 1
  3083. // .. ==> 0XF8000790[11:9] = 0x00000001U
  3084. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3085. // .. PULLUP = 0
  3086. // .. ==> 0XF8000790[12:12] = 0x00000000U
  3087. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3088. // .. DisableRcvr = 0
  3089. // .. ==> 0XF8000790[13:13] = 0x00000000U
  3090. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3091. // ..
  3092. EMIT_MASKWRITE(0XF8000790, 0x00003FFFU ,0x00000205U),
  3093. // .. TRI_ENABLE = 0
  3094. // .. ==> 0XF8000794[0:0] = 0x00000000U
  3095. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3096. // .. L0_SEL = 0
  3097. // .. ==> 0XF8000794[1:1] = 0x00000000U
  3098. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3099. // .. L1_SEL = 1
  3100. // .. ==> 0XF8000794[2:2] = 0x00000001U
  3101. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3102. // .. L2_SEL = 0
  3103. // .. ==> 0XF8000794[4:3] = 0x00000000U
  3104. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3105. // .. L3_SEL = 0
  3106. // .. ==> 0XF8000794[7:5] = 0x00000000U
  3107. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3108. // .. Speed = 0
  3109. // .. ==> 0XF8000794[8:8] = 0x00000000U
  3110. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3111. // .. IO_Type = 1
  3112. // .. ==> 0XF8000794[11:9] = 0x00000001U
  3113. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3114. // .. PULLUP = 0
  3115. // .. ==> 0XF8000794[12:12] = 0x00000000U
  3116. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3117. // .. DisableRcvr = 0
  3118. // .. ==> 0XF8000794[13:13] = 0x00000000U
  3119. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3120. // ..
  3121. EMIT_MASKWRITE(0XF8000794, 0x00003FFFU ,0x00000204U),
  3122. // .. TRI_ENABLE = 0
  3123. // .. ==> 0XF8000798[0:0] = 0x00000000U
  3124. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3125. // .. L0_SEL = 0
  3126. // .. ==> 0XF8000798[1:1] = 0x00000000U
  3127. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3128. // .. L1_SEL = 1
  3129. // .. ==> 0XF8000798[2:2] = 0x00000001U
  3130. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3131. // .. L2_SEL = 0
  3132. // .. ==> 0XF8000798[4:3] = 0x00000000U
  3133. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3134. // .. L3_SEL = 0
  3135. // .. ==> 0XF8000798[7:5] = 0x00000000U
  3136. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3137. // .. Speed = 0
  3138. // .. ==> 0XF8000798[8:8] = 0x00000000U
  3139. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3140. // .. IO_Type = 1
  3141. // .. ==> 0XF8000798[11:9] = 0x00000001U
  3142. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3143. // .. PULLUP = 0
  3144. // .. ==> 0XF8000798[12:12] = 0x00000000U
  3145. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3146. // .. DisableRcvr = 0
  3147. // .. ==> 0XF8000798[13:13] = 0x00000000U
  3148. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3149. // ..
  3150. EMIT_MASKWRITE(0XF8000798, 0x00003FFFU ,0x00000204U),
  3151. // .. TRI_ENABLE = 0
  3152. // .. ==> 0XF800079C[0:0] = 0x00000000U
  3153. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3154. // .. L0_SEL = 0
  3155. // .. ==> 0XF800079C[1:1] = 0x00000000U
  3156. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3157. // .. L1_SEL = 1
  3158. // .. ==> 0XF800079C[2:2] = 0x00000001U
  3159. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3160. // .. L2_SEL = 0
  3161. // .. ==> 0XF800079C[4:3] = 0x00000000U
  3162. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3163. // .. L3_SEL = 0
  3164. // .. ==> 0XF800079C[7:5] = 0x00000000U
  3165. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3166. // .. Speed = 0
  3167. // .. ==> 0XF800079C[8:8] = 0x00000000U
  3168. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3169. // .. IO_Type = 1
  3170. // .. ==> 0XF800079C[11:9] = 0x00000001U
  3171. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3172. // .. PULLUP = 0
  3173. // .. ==> 0XF800079C[12:12] = 0x00000000U
  3174. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3175. // .. DisableRcvr = 0
  3176. // .. ==> 0XF800079C[13:13] = 0x00000000U
  3177. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3178. // ..
  3179. EMIT_MASKWRITE(0XF800079C, 0x00003FFFU ,0x00000204U),
  3180. // .. TRI_ENABLE = 0
  3181. // .. ==> 0XF80007A0[0:0] = 0x00000000U
  3182. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3183. // .. L0_SEL = 0
  3184. // .. ==> 0XF80007A0[1:1] = 0x00000000U
  3185. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3186. // .. L1_SEL = 0
  3187. // .. ==> 0XF80007A0[2:2] = 0x00000000U
  3188. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3189. // .. L2_SEL = 0
  3190. // .. ==> 0XF80007A0[4:3] = 0x00000000U
  3191. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3192. // .. L3_SEL = 4
  3193. // .. ==> 0XF80007A0[7:5] = 0x00000004U
  3194. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3195. // .. Speed = 0
  3196. // .. ==> 0XF80007A0[8:8] = 0x00000000U
  3197. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3198. // .. IO_Type = 1
  3199. // .. ==> 0XF80007A0[11:9] = 0x00000001U
  3200. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3201. // .. PULLUP = 0
  3202. // .. ==> 0XF80007A0[12:12] = 0x00000000U
  3203. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3204. // .. DisableRcvr = 0
  3205. // .. ==> 0XF80007A0[13:13] = 0x00000000U
  3206. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3207. // ..
  3208. EMIT_MASKWRITE(0XF80007A0, 0x00003FFFU ,0x00000280U),
  3209. // .. TRI_ENABLE = 0
  3210. // .. ==> 0XF80007A4[0:0] = 0x00000000U
  3211. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3212. // .. L0_SEL = 0
  3213. // .. ==> 0XF80007A4[1:1] = 0x00000000U
  3214. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3215. // .. L1_SEL = 0
  3216. // .. ==> 0XF80007A4[2:2] = 0x00000000U
  3217. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3218. // .. L2_SEL = 0
  3219. // .. ==> 0XF80007A4[4:3] = 0x00000000U
  3220. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3221. // .. L3_SEL = 4
  3222. // .. ==> 0XF80007A4[7:5] = 0x00000004U
  3223. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3224. // .. Speed = 0
  3225. // .. ==> 0XF80007A4[8:8] = 0x00000000U
  3226. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3227. // .. IO_Type = 1
  3228. // .. ==> 0XF80007A4[11:9] = 0x00000001U
  3229. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3230. // .. PULLUP = 0
  3231. // .. ==> 0XF80007A4[12:12] = 0x00000000U
  3232. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3233. // .. DisableRcvr = 0
  3234. // .. ==> 0XF80007A4[13:13] = 0x00000000U
  3235. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3236. // ..
  3237. EMIT_MASKWRITE(0XF80007A4, 0x00003FFFU ,0x00000280U),
  3238. // .. TRI_ENABLE = 0
  3239. // .. ==> 0XF80007A8[0:0] = 0x00000000U
  3240. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3241. // .. L0_SEL = 0
  3242. // .. ==> 0XF80007A8[1:1] = 0x00000000U
  3243. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3244. // .. L1_SEL = 0
  3245. // .. ==> 0XF80007A8[2:2] = 0x00000000U
  3246. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3247. // .. L2_SEL = 0
  3248. // .. ==> 0XF80007A8[4:3] = 0x00000000U
  3249. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3250. // .. L3_SEL = 4
  3251. // .. ==> 0XF80007A8[7:5] = 0x00000004U
  3252. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3253. // .. Speed = 0
  3254. // .. ==> 0XF80007A8[8:8] = 0x00000000U
  3255. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3256. // .. IO_Type = 1
  3257. // .. ==> 0XF80007A8[11:9] = 0x00000001U
  3258. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3259. // .. PULLUP = 0
  3260. // .. ==> 0XF80007A8[12:12] = 0x00000000U
  3261. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3262. // .. DisableRcvr = 0
  3263. // .. ==> 0XF80007A8[13:13] = 0x00000000U
  3264. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3265. // ..
  3266. EMIT_MASKWRITE(0XF80007A8, 0x00003FFFU ,0x00000280U),
  3267. // .. TRI_ENABLE = 0
  3268. // .. ==> 0XF80007AC[0:0] = 0x00000000U
  3269. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3270. // .. L0_SEL = 0
  3271. // .. ==> 0XF80007AC[1:1] = 0x00000000U
  3272. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3273. // .. L1_SEL = 0
  3274. // .. ==> 0XF80007AC[2:2] = 0x00000000U
  3275. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3276. // .. L2_SEL = 0
  3277. // .. ==> 0XF80007AC[4:3] = 0x00000000U
  3278. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3279. // .. L3_SEL = 4
  3280. // .. ==> 0XF80007AC[7:5] = 0x00000004U
  3281. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3282. // .. Speed = 0
  3283. // .. ==> 0XF80007AC[8:8] = 0x00000000U
  3284. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3285. // .. IO_Type = 1
  3286. // .. ==> 0XF80007AC[11:9] = 0x00000001U
  3287. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3288. // .. PULLUP = 0
  3289. // .. ==> 0XF80007AC[12:12] = 0x00000000U
  3290. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3291. // .. DisableRcvr = 0
  3292. // .. ==> 0XF80007AC[13:13] = 0x00000000U
  3293. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3294. // ..
  3295. EMIT_MASKWRITE(0XF80007AC, 0x00003FFFU ,0x00000280U),
  3296. // .. TRI_ENABLE = 0
  3297. // .. ==> 0XF80007B0[0:0] = 0x00000000U
  3298. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3299. // .. L0_SEL = 0
  3300. // .. ==> 0XF80007B0[1:1] = 0x00000000U
  3301. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3302. // .. L1_SEL = 0
  3303. // .. ==> 0XF80007B0[2:2] = 0x00000000U
  3304. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3305. // .. L2_SEL = 0
  3306. // .. ==> 0XF80007B0[4:3] = 0x00000000U
  3307. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3308. // .. L3_SEL = 4
  3309. // .. ==> 0XF80007B0[7:5] = 0x00000004U
  3310. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3311. // .. Speed = 0
  3312. // .. ==> 0XF80007B0[8:8] = 0x00000000U
  3313. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3314. // .. IO_Type = 1
  3315. // .. ==> 0XF80007B0[11:9] = 0x00000001U
  3316. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3317. // .. PULLUP = 0
  3318. // .. ==> 0XF80007B0[12:12] = 0x00000000U
  3319. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3320. // .. DisableRcvr = 0
  3321. // .. ==> 0XF80007B0[13:13] = 0x00000000U
  3322. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3323. // ..
  3324. EMIT_MASKWRITE(0XF80007B0, 0x00003FFFU ,0x00000280U),
  3325. // .. TRI_ENABLE = 0
  3326. // .. ==> 0XF80007B4[0:0] = 0x00000000U
  3327. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3328. // .. L0_SEL = 0
  3329. // .. ==> 0XF80007B4[1:1] = 0x00000000U
  3330. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3331. // .. L1_SEL = 0
  3332. // .. ==> 0XF80007B4[2:2] = 0x00000000U
  3333. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3334. // .. L2_SEL = 0
  3335. // .. ==> 0XF80007B4[4:3] = 0x00000000U
  3336. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3337. // .. L3_SEL = 4
  3338. // .. ==> 0XF80007B4[7:5] = 0x00000004U
  3339. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3340. // .. Speed = 0
  3341. // .. ==> 0XF80007B4[8:8] = 0x00000000U
  3342. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3343. // .. IO_Type = 1
  3344. // .. ==> 0XF80007B4[11:9] = 0x00000001U
  3345. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3346. // .. PULLUP = 0
  3347. // .. ==> 0XF80007B4[12:12] = 0x00000000U
  3348. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3349. // .. DisableRcvr = 0
  3350. // .. ==> 0XF80007B4[13:13] = 0x00000000U
  3351. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3352. // ..
  3353. EMIT_MASKWRITE(0XF80007B4, 0x00003FFFU ,0x00000280U),
  3354. // .. TRI_ENABLE = 1
  3355. // .. ==> 0XF80007B8[0:0] = 0x00000001U
  3356. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  3357. // .. L0_SEL = 0
  3358. // .. ==> 0XF80007B8[1:1] = 0x00000000U
  3359. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3360. // .. L1_SEL = 0
  3361. // .. ==> 0XF80007B8[2:2] = 0x00000000U
  3362. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3363. // .. L2_SEL = 0
  3364. // .. ==> 0XF80007B8[4:3] = 0x00000000U
  3365. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3366. // .. L3_SEL = 1
  3367. // .. ==> 0XF80007B8[7:5] = 0x00000001U
  3368. // .. ==> MASK : 0x000000E0U VAL : 0x00000020U
  3369. // .. Speed = 0
  3370. // .. ==> 0XF80007B8[8:8] = 0x00000000U
  3371. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3372. // .. IO_Type = 1
  3373. // .. ==> 0XF80007B8[11:9] = 0x00000001U
  3374. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3375. // .. PULLUP = 1
  3376. // .. ==> 0XF80007B8[12:12] = 0x00000001U
  3377. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  3378. // .. DisableRcvr = 0
  3379. // .. ==> 0XF80007B8[13:13] = 0x00000000U
  3380. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3381. // ..
  3382. EMIT_MASKWRITE(0XF80007B8, 0x00003FFFU ,0x00001221U),
  3383. // .. TRI_ENABLE = 0
  3384. // .. ==> 0XF80007BC[0:0] = 0x00000000U
  3385. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3386. // .. L0_SEL = 0
  3387. // .. ==> 0XF80007BC[1:1] = 0x00000000U
  3388. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3389. // .. L1_SEL = 0
  3390. // .. ==> 0XF80007BC[2:2] = 0x00000000U
  3391. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3392. // .. L2_SEL = 0
  3393. // .. ==> 0XF80007BC[4:3] = 0x00000000U
  3394. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3395. // .. L3_SEL = 1
  3396. // .. ==> 0XF80007BC[7:5] = 0x00000001U
  3397. // .. ==> MASK : 0x000000E0U VAL : 0x00000020U
  3398. // .. Speed = 0
  3399. // .. ==> 0XF80007BC[8:8] = 0x00000000U
  3400. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3401. // .. IO_Type = 1
  3402. // .. ==> 0XF80007BC[11:9] = 0x00000001U
  3403. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3404. // .. PULLUP = 1
  3405. // .. ==> 0XF80007BC[12:12] = 0x00000001U
  3406. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  3407. // .. DisableRcvr = 0
  3408. // .. ==> 0XF80007BC[13:13] = 0x00000000U
  3409. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3410. // ..
  3411. EMIT_MASKWRITE(0XF80007BC, 0x00003FFFU ,0x00001220U),
  3412. // .. TRI_ENABLE = 0
  3413. // .. ==> 0XF80007C0[0:0] = 0x00000000U
  3414. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3415. // .. L0_SEL = 0
  3416. // .. ==> 0XF80007C0[1:1] = 0x00000000U
  3417. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3418. // .. L1_SEL = 0
  3419. // .. ==> 0XF80007C0[2:2] = 0x00000000U
  3420. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3421. // .. L2_SEL = 0
  3422. // .. ==> 0XF80007C0[4:3] = 0x00000000U
  3423. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3424. // .. L3_SEL = 7
  3425. // .. ==> 0XF80007C0[7:5] = 0x00000007U
  3426. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  3427. // .. Speed = 0
  3428. // .. ==> 0XF80007C0[8:8] = 0x00000000U
  3429. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3430. // .. IO_Type = 1
  3431. // .. ==> 0XF80007C0[11:9] = 0x00000001U
  3432. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3433. // .. PULLUP = 0
  3434. // .. ==> 0XF80007C0[12:12] = 0x00000000U
  3435. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3436. // .. DisableRcvr = 0
  3437. // .. ==> 0XF80007C0[13:13] = 0x00000000U
  3438. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3439. // ..
  3440. EMIT_MASKWRITE(0XF80007C0, 0x00003FFFU ,0x000002E0U),
  3441. // .. TRI_ENABLE = 1
  3442. // .. ==> 0XF80007C4[0:0] = 0x00000001U
  3443. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  3444. // .. L0_SEL = 0
  3445. // .. ==> 0XF80007C4[1:1] = 0x00000000U
  3446. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3447. // .. L1_SEL = 0
  3448. // .. ==> 0XF80007C4[2:2] = 0x00000000U
  3449. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3450. // .. L2_SEL = 0
  3451. // .. ==> 0XF80007C4[4:3] = 0x00000000U
  3452. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3453. // .. L3_SEL = 7
  3454. // .. ==> 0XF80007C4[7:5] = 0x00000007U
  3455. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  3456. // .. Speed = 0
  3457. // .. ==> 0XF80007C4[8:8] = 0x00000000U
  3458. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3459. // .. IO_Type = 1
  3460. // .. ==> 0XF80007C4[11:9] = 0x00000001U
  3461. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3462. // .. PULLUP = 0
  3463. // .. ==> 0XF80007C4[12:12] = 0x00000000U
  3464. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3465. // .. DisableRcvr = 0
  3466. // .. ==> 0XF80007C4[13:13] = 0x00000000U
  3467. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3468. // ..
  3469. EMIT_MASKWRITE(0XF80007C4, 0x00003FFFU ,0x000002E1U),
  3470. // .. TRI_ENABLE = 0
  3471. // .. ==> 0XF80007C8[0:0] = 0x00000000U
  3472. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3473. // .. L0_SEL = 0
  3474. // .. ==> 0XF80007C8[1:1] = 0x00000000U
  3475. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3476. // .. L1_SEL = 0
  3477. // .. ==> 0XF80007C8[2:2] = 0x00000000U
  3478. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3479. // .. L2_SEL = 0
  3480. // .. ==> 0XF80007C8[4:3] = 0x00000000U
  3481. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3482. // .. L3_SEL = 2
  3483. // .. ==> 0XF80007C8[7:5] = 0x00000002U
  3484. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  3485. // .. Speed = 0
  3486. // .. ==> 0XF80007C8[8:8] = 0x00000000U
  3487. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3488. // .. IO_Type = 1
  3489. // .. ==> 0XF80007C8[11:9] = 0x00000001U
  3490. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3491. // .. PULLUP = 1
  3492. // .. ==> 0XF80007C8[12:12] = 0x00000001U
  3493. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  3494. // .. DisableRcvr = 0
  3495. // .. ==> 0XF80007C8[13:13] = 0x00000000U
  3496. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3497. // ..
  3498. EMIT_MASKWRITE(0XF80007C8, 0x00003FFFU ,0x00001240U),
  3499. // .. TRI_ENABLE = 0
  3500. // .. ==> 0XF80007CC[0:0] = 0x00000000U
  3501. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3502. // .. L0_SEL = 0
  3503. // .. ==> 0XF80007CC[1:1] = 0x00000000U
  3504. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3505. // .. L1_SEL = 0
  3506. // .. ==> 0XF80007CC[2:2] = 0x00000000U
  3507. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3508. // .. L2_SEL = 0
  3509. // .. ==> 0XF80007CC[4:3] = 0x00000000U
  3510. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3511. // .. L3_SEL = 2
  3512. // .. ==> 0XF80007CC[7:5] = 0x00000002U
  3513. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  3514. // .. Speed = 0
  3515. // .. ==> 0XF80007CC[8:8] = 0x00000000U
  3516. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3517. // .. IO_Type = 1
  3518. // .. ==> 0XF80007CC[11:9] = 0x00000001U
  3519. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3520. // .. PULLUP = 1
  3521. // .. ==> 0XF80007CC[12:12] = 0x00000001U
  3522. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  3523. // .. DisableRcvr = 0
  3524. // .. ==> 0XF80007CC[13:13] = 0x00000000U
  3525. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3526. // ..
  3527. EMIT_MASKWRITE(0XF80007CC, 0x00003FFFU ,0x00001240U),
  3528. // .. TRI_ENABLE = 0
  3529. // .. ==> 0XF80007D0[0:0] = 0x00000000U
  3530. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3531. // .. L0_SEL = 0
  3532. // .. ==> 0XF80007D0[1:1] = 0x00000000U
  3533. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3534. // .. L1_SEL = 0
  3535. // .. ==> 0XF80007D0[2:2] = 0x00000000U
  3536. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3537. // .. L2_SEL = 0
  3538. // .. ==> 0XF80007D0[4:3] = 0x00000000U
  3539. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3540. // .. L3_SEL = 4
  3541. // .. ==> 0XF80007D0[7:5] = 0x00000004U
  3542. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3543. // .. Speed = 0
  3544. // .. ==> 0XF80007D0[8:8] = 0x00000000U
  3545. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3546. // .. IO_Type = 1
  3547. // .. ==> 0XF80007D0[11:9] = 0x00000001U
  3548. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3549. // .. PULLUP = 0
  3550. // .. ==> 0XF80007D0[12:12] = 0x00000000U
  3551. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3552. // .. DisableRcvr = 0
  3553. // .. ==> 0XF80007D0[13:13] = 0x00000000U
  3554. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3555. // ..
  3556. EMIT_MASKWRITE(0XF80007D0, 0x00003FFFU ,0x00000280U),
  3557. // .. TRI_ENABLE = 0
  3558. // .. ==> 0XF80007D4[0:0] = 0x00000000U
  3559. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3560. // .. L0_SEL = 0
  3561. // .. ==> 0XF80007D4[1:1] = 0x00000000U
  3562. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3563. // .. L1_SEL = 0
  3564. // .. ==> 0XF80007D4[2:2] = 0x00000000U
  3565. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3566. // .. L2_SEL = 0
  3567. // .. ==> 0XF80007D4[4:3] = 0x00000000U
  3568. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3569. // .. L3_SEL = 4
  3570. // .. ==> 0XF80007D4[7:5] = 0x00000004U
  3571. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3572. // .. Speed = 0
  3573. // .. ==> 0XF80007D4[8:8] = 0x00000000U
  3574. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3575. // .. IO_Type = 1
  3576. // .. ==> 0XF80007D4[11:9] = 0x00000001U
  3577. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3578. // .. PULLUP = 0
  3579. // .. ==> 0XF80007D4[12:12] = 0x00000000U
  3580. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3581. // .. DisableRcvr = 0
  3582. // .. ==> 0XF80007D4[13:13] = 0x00000000U
  3583. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3584. // ..
  3585. EMIT_MASKWRITE(0XF80007D4, 0x00003FFFU ,0x00000280U),
  3586. // .. SDIO0_WP_SEL = 15
  3587. // .. ==> 0XF8000830[5:0] = 0x0000000FU
  3588. // .. ==> MASK : 0x0000003FU VAL : 0x0000000FU
  3589. // .. SDIO0_CD_SEL = 0
  3590. // .. ==> 0XF8000830[21:16] = 0x00000000U
  3591. // .. ==> MASK : 0x003F0000U VAL : 0x00000000U
  3592. // ..
  3593. EMIT_MASKWRITE(0XF8000830, 0x003F003FU ,0x0000000FU),
  3594. // .. FINISH: MIO PROGRAMMING
  3595. // .. START: LOCK IT BACK
  3596. // .. LOCK_KEY = 0X767B
  3597. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  3598. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  3599. // ..
  3600. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  3601. // .. FINISH: LOCK IT BACK
  3602. // FINISH: top
  3603. //
  3604. EMIT_EXIT(),
  3605. //
  3606. };
  3607. unsigned long ps7_peripherals_init_data_3_0[] = {
  3608. // START: top
  3609. // .. START: SLCR SETTINGS
  3610. // .. UNLOCK_KEY = 0XDF0D
  3611. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  3612. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  3613. // ..
  3614. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  3615. // .. FINISH: SLCR SETTINGS
  3616. // .. START: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  3617. // .. IBUF_DISABLE_MODE = 0x1
  3618. // .. ==> 0XF8000B48[7:7] = 0x00000001U
  3619. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  3620. // .. TERM_DISABLE_MODE = 0x1
  3621. // .. ==> 0XF8000B48[8:8] = 0x00000001U
  3622. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  3623. // ..
  3624. EMIT_MASKWRITE(0XF8000B48, 0x00000180U ,0x00000180U),
  3625. // .. IBUF_DISABLE_MODE = 0x1
  3626. // .. ==> 0XF8000B4C[7:7] = 0x00000001U
  3627. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  3628. // .. TERM_DISABLE_MODE = 0x1
  3629. // .. ==> 0XF8000B4C[8:8] = 0x00000001U
  3630. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  3631. // ..
  3632. EMIT_MASKWRITE(0XF8000B4C, 0x00000180U ,0x00000180U),
  3633. // .. IBUF_DISABLE_MODE = 0x1
  3634. // .. ==> 0XF8000B50[7:7] = 0x00000001U
  3635. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  3636. // .. TERM_DISABLE_MODE = 0x1
  3637. // .. ==> 0XF8000B50[8:8] = 0x00000001U
  3638. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  3639. // ..
  3640. EMIT_MASKWRITE(0XF8000B50, 0x00000180U ,0x00000180U),
  3641. // .. IBUF_DISABLE_MODE = 0x1
  3642. // .. ==> 0XF8000B54[7:7] = 0x00000001U
  3643. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  3644. // .. TERM_DISABLE_MODE = 0x1
  3645. // .. ==> 0XF8000B54[8:8] = 0x00000001U
  3646. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  3647. // ..
  3648. EMIT_MASKWRITE(0XF8000B54, 0x00000180U ,0x00000180U),
  3649. // .. FINISH: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  3650. // .. START: LOCK IT BACK
  3651. // .. LOCK_KEY = 0X767B
  3652. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  3653. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  3654. // ..
  3655. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  3656. // .. FINISH: LOCK IT BACK
  3657. // .. START: SRAM/NOR SET OPMODE
  3658. // .. FINISH: SRAM/NOR SET OPMODE
  3659. // .. START: UART REGISTERS
  3660. // .. BDIV = 0x6
  3661. // .. ==> 0XE0001034[7:0] = 0x00000006U
  3662. // .. ==> MASK : 0x000000FFU VAL : 0x00000006U
  3663. // ..
  3664. EMIT_MASKWRITE(0XE0001034, 0x000000FFU ,0x00000006U),
  3665. // .. CD = 0x3e
  3666. // .. ==> 0XE0001018[15:0] = 0x0000003EU
  3667. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000003EU
  3668. // ..
  3669. EMIT_MASKWRITE(0XE0001018, 0x0000FFFFU ,0x0000003EU),
  3670. // .. STPBRK = 0x0
  3671. // .. ==> 0XE0001000[8:8] = 0x00000000U
  3672. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3673. // .. STTBRK = 0x0
  3674. // .. ==> 0XE0001000[7:7] = 0x00000000U
  3675. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  3676. // .. RSTTO = 0x0
  3677. // .. ==> 0XE0001000[6:6] = 0x00000000U
  3678. // .. ==> MASK : 0x00000040U VAL : 0x00000000U
  3679. // .. TXDIS = 0x0
  3680. // .. ==> 0XE0001000[5:5] = 0x00000000U
  3681. // .. ==> MASK : 0x00000020U VAL : 0x00000000U
  3682. // .. TXEN = 0x1
  3683. // .. ==> 0XE0001000[4:4] = 0x00000001U
  3684. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  3685. // .. RXDIS = 0x0
  3686. // .. ==> 0XE0001000[3:3] = 0x00000000U
  3687. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  3688. // .. RXEN = 0x1
  3689. // .. ==> 0XE0001000[2:2] = 0x00000001U
  3690. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3691. // .. TXRES = 0x1
  3692. // .. ==> 0XE0001000[1:1] = 0x00000001U
  3693. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  3694. // .. RXRES = 0x1
  3695. // .. ==> 0XE0001000[0:0] = 0x00000001U
  3696. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  3697. // ..
  3698. EMIT_MASKWRITE(0XE0001000, 0x000001FFU ,0x00000017U),
  3699. // .. CHMODE = 0x0
  3700. // .. ==> 0XE0001004[9:8] = 0x00000000U
  3701. // .. ==> MASK : 0x00000300U VAL : 0x00000000U
  3702. // .. NBSTOP = 0x0
  3703. // .. ==> 0XE0001004[7:6] = 0x00000000U
  3704. // .. ==> MASK : 0x000000C0U VAL : 0x00000000U
  3705. // .. PAR = 0x4
  3706. // .. ==> 0XE0001004[5:3] = 0x00000004U
  3707. // .. ==> MASK : 0x00000038U VAL : 0x00000020U
  3708. // .. CHRL = 0x0
  3709. // .. ==> 0XE0001004[2:1] = 0x00000000U
  3710. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  3711. // .. CLKS = 0x0
  3712. // .. ==> 0XE0001004[0:0] = 0x00000000U
  3713. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3714. // ..
  3715. EMIT_MASKWRITE(0XE0001004, 0x000003FFU ,0x00000020U),
  3716. // .. FINISH: UART REGISTERS
  3717. // .. START: QSPI REGISTERS
  3718. // .. Holdb_dr = 1
  3719. // .. ==> 0XE000D000[19:19] = 0x00000001U
  3720. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  3721. // ..
  3722. EMIT_MASKWRITE(0XE000D000, 0x00080000U ,0x00080000U),
  3723. // .. FINISH: QSPI REGISTERS
  3724. // .. START: PL POWER ON RESET REGISTERS
  3725. // .. PCFG_POR_CNT_4K = 0
  3726. // .. ==> 0XF8007000[29:29] = 0x00000000U
  3727. // .. ==> MASK : 0x20000000U VAL : 0x00000000U
  3728. // ..
  3729. EMIT_MASKWRITE(0XF8007000, 0x20000000U ,0x00000000U),
  3730. // .. FINISH: PL POWER ON RESET REGISTERS
  3731. // .. START: SMC TIMING CALCULATION REGISTER UPDATE
  3732. // .. .. START: NAND SET CYCLE
  3733. // .. .. FINISH: NAND SET CYCLE
  3734. // .. .. START: OPMODE
  3735. // .. .. FINISH: OPMODE
  3736. // .. .. START: DIRECT COMMAND
  3737. // .. .. FINISH: DIRECT COMMAND
  3738. // .. .. START: SRAM/NOR CS0 SET CYCLE
  3739. // .. .. FINISH: SRAM/NOR CS0 SET CYCLE
  3740. // .. .. START: DIRECT COMMAND
  3741. // .. .. FINISH: DIRECT COMMAND
  3742. // .. .. START: NOR CS0 BASE ADDRESS
  3743. // .. .. FINISH: NOR CS0 BASE ADDRESS
  3744. // .. .. START: SRAM/NOR CS1 SET CYCLE
  3745. // .. .. FINISH: SRAM/NOR CS1 SET CYCLE
  3746. // .. .. START: DIRECT COMMAND
  3747. // .. .. FINISH: DIRECT COMMAND
  3748. // .. .. START: NOR CS1 BASE ADDRESS
  3749. // .. .. FINISH: NOR CS1 BASE ADDRESS
  3750. // .. .. START: USB RESET
  3751. // .. .. .. START: USB0 RESET
  3752. // .. .. .. .. START: DIR MODE BANK 0
  3753. // .. .. .. .. DIRECTION_0 = 0x80
  3754. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00000080U
  3755. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  3756. // .. .. .. ..
  3757. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00000080U),
  3758. // .. .. .. .. FINISH: DIR MODE BANK 0
  3759. // .. .. .. .. START: DIR MODE BANK 1
  3760. // .. .. .. .. FINISH: DIR MODE BANK 1
  3761. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3762. // .. .. .. .. MASK_0_LSW = 0xff7f
  3763. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  3764. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  3765. // .. .. .. .. DATA_0_LSW = 0x80
  3766. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  3767. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  3768. // .. .. .. ..
  3769. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  3770. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3771. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3772. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3773. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3774. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3775. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3776. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3777. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  3778. // .. .. .. .. OP_ENABLE_0 = 0x80
  3779. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00000080U
  3780. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  3781. // .. .. .. ..
  3782. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00000080U),
  3783. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  3784. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  3785. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  3786. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  3787. // .. .. .. .. MASK_0_LSW = 0xff7f
  3788. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  3789. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  3790. // .. .. .. .. DATA_0_LSW = 0x0
  3791. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  3792. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  3793. // .. .. .. ..
  3794. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0000U),
  3795. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  3796. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  3797. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  3798. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  3799. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  3800. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  3801. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  3802. // .. .. .. .. START: ADD 1 MS DELAY
  3803. // .. .. .. ..
  3804. EMIT_MASKDELAY(0XF8F00200, 1),
  3805. // .. .. .. .. FINISH: ADD 1 MS DELAY
  3806. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3807. // .. .. .. .. MASK_0_LSW = 0xff7f
  3808. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  3809. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  3810. // .. .. .. .. DATA_0_LSW = 0x80
  3811. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  3812. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  3813. // .. .. .. ..
  3814. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  3815. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3816. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3817. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3818. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3819. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3820. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3821. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3822. // .. .. .. FINISH: USB0 RESET
  3823. // .. .. .. START: USB1 RESET
  3824. // .. .. .. .. START: DIR MODE BANK 0
  3825. // .. .. .. .. FINISH: DIR MODE BANK 0
  3826. // .. .. .. .. START: DIR MODE BANK 1
  3827. // .. .. .. .. FINISH: DIR MODE BANK 1
  3828. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3829. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3830. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3831. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3832. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3833. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3834. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3835. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3836. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  3837. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  3838. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  3839. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  3840. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  3841. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  3842. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  3843. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  3844. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  3845. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  3846. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  3847. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  3848. // .. .. .. .. START: ADD 1 MS DELAY
  3849. // .. .. .. ..
  3850. EMIT_MASKDELAY(0XF8F00200, 1),
  3851. // .. .. .. .. FINISH: ADD 1 MS DELAY
  3852. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3853. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3854. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3855. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3856. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3857. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3858. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3859. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3860. // .. .. .. FINISH: USB1 RESET
  3861. // .. .. FINISH: USB RESET
  3862. // .. .. START: ENET RESET
  3863. // .. .. .. START: ENET0 RESET
  3864. // .. .. .. .. START: DIR MODE BANK 0
  3865. // .. .. .. .. DIRECTION_0 = 0x800
  3866. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00000800U
  3867. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000800U
  3868. // .. .. .. ..
  3869. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00000800U),
  3870. // .. .. .. .. FINISH: DIR MODE BANK 0
  3871. // .. .. .. .. START: DIR MODE BANK 1
  3872. // .. .. .. .. FINISH: DIR MODE BANK 1
  3873. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3874. // .. .. .. .. MASK_0_LSW = 0xf7ff
  3875. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000F7FFU
  3876. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xF7FF0000U
  3877. // .. .. .. .. DATA_0_LSW = 0x800
  3878. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000800U
  3879. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000800U
  3880. // .. .. .. ..
  3881. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xF7FF0800U),
  3882. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3883. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3884. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3885. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3886. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3887. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3888. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3889. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  3890. // .. .. .. .. OP_ENABLE_0 = 0x800
  3891. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00000800U
  3892. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000800U
  3893. // .. .. .. ..
  3894. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00000800U),
  3895. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  3896. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  3897. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  3898. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  3899. // .. .. .. .. MASK_0_LSW = 0xf7ff
  3900. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000F7FFU
  3901. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xF7FF0000U
  3902. // .. .. .. .. DATA_0_LSW = 0x0
  3903. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  3904. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  3905. // .. .. .. ..
  3906. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xF7FF0000U),
  3907. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  3908. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  3909. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  3910. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  3911. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  3912. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  3913. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  3914. // .. .. .. .. START: ADD 1 MS DELAY
  3915. // .. .. .. ..
  3916. EMIT_MASKDELAY(0XF8F00200, 1),
  3917. // .. .. .. .. FINISH: ADD 1 MS DELAY
  3918. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3919. // .. .. .. .. MASK_0_LSW = 0xf7ff
  3920. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000F7FFU
  3921. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xF7FF0000U
  3922. // .. .. .. .. DATA_0_LSW = 0x800
  3923. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000800U
  3924. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000800U
  3925. // .. .. .. ..
  3926. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xF7FF0800U),
  3927. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3928. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3929. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3930. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3931. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3932. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3933. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3934. // .. .. .. FINISH: ENET0 RESET
  3935. // .. .. .. START: ENET1 RESET
  3936. // .. .. .. .. START: DIR MODE BANK 0
  3937. // .. .. .. .. FINISH: DIR MODE BANK 0
  3938. // .. .. .. .. START: DIR MODE BANK 1
  3939. // .. .. .. .. FINISH: DIR MODE BANK 1
  3940. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3941. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3942. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3943. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3944. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3945. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3946. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3947. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3948. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  3949. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  3950. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  3951. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  3952. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  3953. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  3954. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  3955. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  3956. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  3957. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  3958. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  3959. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  3960. // .. .. .. .. START: ADD 1 MS DELAY
  3961. // .. .. .. ..
  3962. EMIT_MASKDELAY(0XF8F00200, 1),
  3963. // .. .. .. .. FINISH: ADD 1 MS DELAY
  3964. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3965. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3966. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3967. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3968. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3969. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3970. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3971. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3972. // .. .. .. FINISH: ENET1 RESET
  3973. // .. .. FINISH: ENET RESET
  3974. // .. .. START: I2C RESET
  3975. // .. .. .. START: I2C0 RESET
  3976. // .. .. .. .. START: DIR MODE GPIO BANK0
  3977. // .. .. .. .. DIRECTION_0 = 0x2000
  3978. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00002000U
  3979. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00002000U
  3980. // .. .. .. ..
  3981. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00002000U),
  3982. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  3983. // .. .. .. .. START: DIR MODE GPIO BANK1
  3984. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  3985. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3986. // .. .. .. .. MASK_0_LSW = 0xdfff
  3987. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000DFFFU
  3988. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xDFFF0000U
  3989. // .. .. .. .. DATA_0_LSW = 0x2000
  3990. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00002000U
  3991. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00002000U
  3992. // .. .. .. ..
  3993. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xDFFF2000U),
  3994. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3995. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3996. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3997. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3998. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3999. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  4000. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  4001. // .. .. .. .. START: OUTPUT ENABLE
  4002. // .. .. .. .. OP_ENABLE_0 = 0x2000
  4003. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00002000U
  4004. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00002000U
  4005. // .. .. .. ..
  4006. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00002000U),
  4007. // .. .. .. .. FINISH: OUTPUT ENABLE
  4008. // .. .. .. .. START: OUTPUT ENABLE
  4009. // .. .. .. .. FINISH: OUTPUT ENABLE
  4010. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  4011. // .. .. .. .. MASK_0_LSW = 0xdfff
  4012. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000DFFFU
  4013. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xDFFF0000U
  4014. // .. .. .. .. DATA_0_LSW = 0x0
  4015. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  4016. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  4017. // .. .. .. ..
  4018. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xDFFF0000U),
  4019. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  4020. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  4021. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  4022. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  4023. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  4024. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  4025. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  4026. // .. .. .. .. START: ADD 1 MS DELAY
  4027. // .. .. .. ..
  4028. EMIT_MASKDELAY(0XF8F00200, 1),
  4029. // .. .. .. .. FINISH: ADD 1 MS DELAY
  4030. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  4031. // .. .. .. .. MASK_0_LSW = 0xdfff
  4032. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000DFFFU
  4033. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xDFFF0000U
  4034. // .. .. .. .. DATA_0_LSW = 0x2000
  4035. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00002000U
  4036. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00002000U
  4037. // .. .. .. ..
  4038. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xDFFF2000U),
  4039. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  4040. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  4041. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  4042. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  4043. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  4044. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  4045. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  4046. // .. .. .. FINISH: I2C0 RESET
  4047. // .. .. .. START: I2C1 RESET
  4048. // .. .. .. .. START: DIR MODE GPIO BANK0
  4049. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  4050. // .. .. .. .. START: DIR MODE GPIO BANK1
  4051. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  4052. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  4053. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  4054. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  4055. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  4056. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  4057. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  4058. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  4059. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  4060. // .. .. .. .. START: OUTPUT ENABLE
  4061. // .. .. .. .. FINISH: OUTPUT ENABLE
  4062. // .. .. .. .. START: OUTPUT ENABLE
  4063. // .. .. .. .. FINISH: OUTPUT ENABLE
  4064. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  4065. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  4066. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  4067. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  4068. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  4069. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  4070. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  4071. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  4072. // .. .. .. .. START: ADD 1 MS DELAY
  4073. // .. .. .. ..
  4074. EMIT_MASKDELAY(0XF8F00200, 1),
  4075. // .. .. .. .. FINISH: ADD 1 MS DELAY
  4076. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  4077. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  4078. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  4079. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  4080. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  4081. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  4082. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  4083. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  4084. // .. .. .. FINISH: I2C1 RESET
  4085. // .. .. FINISH: I2C RESET
  4086. // .. .. START: NOR CHIP SELECT
  4087. // .. .. .. START: DIR MODE BANK 0
  4088. // .. .. .. FINISH: DIR MODE BANK 0
  4089. // .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  4090. // .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  4091. // .. .. .. START: OUTPUT ENABLE BANK 0
  4092. // .. .. .. FINISH: OUTPUT ENABLE BANK 0
  4093. // .. .. FINISH: NOR CHIP SELECT
  4094. // .. FINISH: SMC TIMING CALCULATION REGISTER UPDATE
  4095. // FINISH: top
  4096. //
  4097. EMIT_EXIT(),
  4098. //
  4099. };
  4100. unsigned long ps7_post_config_3_0[] = {
  4101. // START: top
  4102. // .. START: SLCR SETTINGS
  4103. // .. UNLOCK_KEY = 0XDF0D
  4104. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  4105. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  4106. // ..
  4107. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  4108. // .. FINISH: SLCR SETTINGS
  4109. // .. START: ENABLING LEVEL SHIFTER
  4110. // .. USER_LVL_INP_EN_0 = 1
  4111. // .. ==> 0XF8000900[3:3] = 0x00000001U
  4112. // .. ==> MASK : 0x00000008U VAL : 0x00000008U
  4113. // .. USER_LVL_OUT_EN_0 = 1
  4114. // .. ==> 0XF8000900[2:2] = 0x00000001U
  4115. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  4116. // .. USER_LVL_INP_EN_1 = 1
  4117. // .. ==> 0XF8000900[1:1] = 0x00000001U
  4118. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  4119. // .. USER_LVL_OUT_EN_1 = 1
  4120. // .. ==> 0XF8000900[0:0] = 0x00000001U
  4121. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4122. // ..
  4123. EMIT_MASKWRITE(0XF8000900, 0x0000000FU ,0x0000000FU),
  4124. // .. FINISH: ENABLING LEVEL SHIFTER
  4125. // .. START: FPGA RESETS TO 0
  4126. // .. reserved_3 = 0
  4127. // .. ==> 0XF8000240[31:25] = 0x00000000U
  4128. // .. ==> MASK : 0xFE000000U VAL : 0x00000000U
  4129. // .. reserved_FPGA_ACP_RST = 0
  4130. // .. ==> 0XF8000240[24:24] = 0x00000000U
  4131. // .. ==> MASK : 0x01000000U VAL : 0x00000000U
  4132. // .. reserved_FPGA_AXDS3_RST = 0
  4133. // .. ==> 0XF8000240[23:23] = 0x00000000U
  4134. // .. ==> MASK : 0x00800000U VAL : 0x00000000U
  4135. // .. reserved_FPGA_AXDS2_RST = 0
  4136. // .. ==> 0XF8000240[22:22] = 0x00000000U
  4137. // .. ==> MASK : 0x00400000U VAL : 0x00000000U
  4138. // .. reserved_FPGA_AXDS1_RST = 0
  4139. // .. ==> 0XF8000240[21:21] = 0x00000000U
  4140. // .. ==> MASK : 0x00200000U VAL : 0x00000000U
  4141. // .. reserved_FPGA_AXDS0_RST = 0
  4142. // .. ==> 0XF8000240[20:20] = 0x00000000U
  4143. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  4144. // .. reserved_2 = 0
  4145. // .. ==> 0XF8000240[19:18] = 0x00000000U
  4146. // .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  4147. // .. reserved_FSSW1_FPGA_RST = 0
  4148. // .. ==> 0XF8000240[17:17] = 0x00000000U
  4149. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  4150. // .. reserved_FSSW0_FPGA_RST = 0
  4151. // .. ==> 0XF8000240[16:16] = 0x00000000U
  4152. // .. ==> MASK : 0x00010000U VAL : 0x00000000U
  4153. // .. reserved_1 = 0
  4154. // .. ==> 0XF8000240[15:14] = 0x00000000U
  4155. // .. ==> MASK : 0x0000C000U VAL : 0x00000000U
  4156. // .. reserved_FPGA_FMSW1_RST = 0
  4157. // .. ==> 0XF8000240[13:13] = 0x00000000U
  4158. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  4159. // .. reserved_FPGA_FMSW0_RST = 0
  4160. // .. ==> 0XF8000240[12:12] = 0x00000000U
  4161. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  4162. // .. reserved_FPGA_DMA3_RST = 0
  4163. // .. ==> 0XF8000240[11:11] = 0x00000000U
  4164. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  4165. // .. reserved_FPGA_DMA2_RST = 0
  4166. // .. ==> 0XF8000240[10:10] = 0x00000000U
  4167. // .. ==> MASK : 0x00000400U VAL : 0x00000000U
  4168. // .. reserved_FPGA_DMA1_RST = 0
  4169. // .. ==> 0XF8000240[9:9] = 0x00000000U
  4170. // .. ==> MASK : 0x00000200U VAL : 0x00000000U
  4171. // .. reserved_FPGA_DMA0_RST = 0
  4172. // .. ==> 0XF8000240[8:8] = 0x00000000U
  4173. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  4174. // .. reserved = 0
  4175. // .. ==> 0XF8000240[7:4] = 0x00000000U
  4176. // .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  4177. // .. FPGA3_OUT_RST = 0
  4178. // .. ==> 0XF8000240[3:3] = 0x00000000U
  4179. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  4180. // .. FPGA2_OUT_RST = 0
  4181. // .. ==> 0XF8000240[2:2] = 0x00000000U
  4182. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  4183. // .. FPGA1_OUT_RST = 0
  4184. // .. ==> 0XF8000240[1:1] = 0x00000000U
  4185. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4186. // .. FPGA0_OUT_RST = 0
  4187. // .. ==> 0XF8000240[0:0] = 0x00000000U
  4188. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4189. // ..
  4190. EMIT_MASKWRITE(0XF8000240, 0xFFFFFFFFU ,0x00000000U),
  4191. // .. FINISH: FPGA RESETS TO 0
  4192. // .. START: AFI REGISTERS
  4193. // .. .. START: AFI0 REGISTERS
  4194. // .. .. FINISH: AFI0 REGISTERS
  4195. // .. .. START: AFI1 REGISTERS
  4196. // .. .. FINISH: AFI1 REGISTERS
  4197. // .. .. START: AFI2 REGISTERS
  4198. // .. .. FINISH: AFI2 REGISTERS
  4199. // .. .. START: AFI3 REGISTERS
  4200. // .. .. FINISH: AFI3 REGISTERS
  4201. // .. FINISH: AFI REGISTERS
  4202. // .. START: LOCK IT BACK
  4203. // .. LOCK_KEY = 0X767B
  4204. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  4205. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  4206. // ..
  4207. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  4208. // .. FINISH: LOCK IT BACK
  4209. // FINISH: top
  4210. //
  4211. EMIT_EXIT(),
  4212. //
  4213. };
  4214. unsigned long ps7_pll_init_data_2_0[] = {
  4215. // START: top
  4216. // .. START: SLCR SETTINGS
  4217. // .. UNLOCK_KEY = 0XDF0D
  4218. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  4219. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  4220. // ..
  4221. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  4222. // .. FINISH: SLCR SETTINGS
  4223. // .. START: PLL SLCR REGISTERS
  4224. // .. .. START: ARM PLL INIT
  4225. // .. .. PLL_RES = 0x2
  4226. // .. .. ==> 0XF8000110[7:4] = 0x00000002U
  4227. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  4228. // .. .. PLL_CP = 0x2
  4229. // .. .. ==> 0XF8000110[11:8] = 0x00000002U
  4230. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  4231. // .. .. LOCK_CNT = 0xfa
  4232. // .. .. ==> 0XF8000110[21:12] = 0x000000FAU
  4233. // .. .. ==> MASK : 0x003FF000U VAL : 0x000FA000U
  4234. // .. ..
  4235. EMIT_MASKWRITE(0XF8000110, 0x003FFFF0U ,0x000FA220U),
  4236. // .. .. .. START: UPDATE FB_DIV
  4237. // .. .. .. PLL_FDIV = 0x28
  4238. // .. .. .. ==> 0XF8000100[18:12] = 0x00000028U
  4239. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00028000U
  4240. // .. .. ..
  4241. EMIT_MASKWRITE(0XF8000100, 0x0007F000U ,0x00028000U),
  4242. // .. .. .. FINISH: UPDATE FB_DIV
  4243. // .. .. .. START: BY PASS PLL
  4244. // .. .. .. PLL_BYPASS_FORCE = 1
  4245. // .. .. .. ==> 0XF8000100[4:4] = 0x00000001U
  4246. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  4247. // .. .. ..
  4248. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000010U),
  4249. // .. .. .. FINISH: BY PASS PLL
  4250. // .. .. .. START: ASSERT RESET
  4251. // .. .. .. PLL_RESET = 1
  4252. // .. .. .. ==> 0XF8000100[0:0] = 0x00000001U
  4253. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4254. // .. .. ..
  4255. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000001U),
  4256. // .. .. .. FINISH: ASSERT RESET
  4257. // .. .. .. START: DEASSERT RESET
  4258. // .. .. .. PLL_RESET = 0
  4259. // .. .. .. ==> 0XF8000100[0:0] = 0x00000000U
  4260. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4261. // .. .. ..
  4262. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000000U),
  4263. // .. .. .. FINISH: DEASSERT RESET
  4264. // .. .. .. START: CHECK PLL STATUS
  4265. // .. .. .. ARM_PLL_LOCK = 1
  4266. // .. .. .. ==> 0XF800010C[0:0] = 0x00000001U
  4267. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4268. // .. .. ..
  4269. EMIT_MASKPOLL(0XF800010C, 0x00000001U),
  4270. // .. .. .. FINISH: CHECK PLL STATUS
  4271. // .. .. .. START: REMOVE PLL BY PASS
  4272. // .. .. .. PLL_BYPASS_FORCE = 0
  4273. // .. .. .. ==> 0XF8000100[4:4] = 0x00000000U
  4274. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  4275. // .. .. ..
  4276. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000000U),
  4277. // .. .. .. FINISH: REMOVE PLL BY PASS
  4278. // .. .. .. SRCSEL = 0x0
  4279. // .. .. .. ==> 0XF8000120[5:4] = 0x00000000U
  4280. // .. .. .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4281. // .. .. .. DIVISOR = 0x2
  4282. // .. .. .. ==> 0XF8000120[13:8] = 0x00000002U
  4283. // .. .. .. ==> MASK : 0x00003F00U VAL : 0x00000200U
  4284. // .. .. .. CPU_6OR4XCLKACT = 0x1
  4285. // .. .. .. ==> 0XF8000120[24:24] = 0x00000001U
  4286. // .. .. .. ==> MASK : 0x01000000U VAL : 0x01000000U
  4287. // .. .. .. CPU_3OR2XCLKACT = 0x1
  4288. // .. .. .. ==> 0XF8000120[25:25] = 0x00000001U
  4289. // .. .. .. ==> MASK : 0x02000000U VAL : 0x02000000U
  4290. // .. .. .. CPU_2XCLKACT = 0x1
  4291. // .. .. .. ==> 0XF8000120[26:26] = 0x00000001U
  4292. // .. .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  4293. // .. .. .. CPU_1XCLKACT = 0x1
  4294. // .. .. .. ==> 0XF8000120[27:27] = 0x00000001U
  4295. // .. .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  4296. // .. .. .. CPU_PERI_CLKACT = 0x1
  4297. // .. .. .. ==> 0XF8000120[28:28] = 0x00000001U
  4298. // .. .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  4299. // .. .. ..
  4300. EMIT_MASKWRITE(0XF8000120, 0x1F003F30U ,0x1F000200U),
  4301. // .. .. FINISH: ARM PLL INIT
  4302. // .. .. START: DDR PLL INIT
  4303. // .. .. PLL_RES = 0x2
  4304. // .. .. ==> 0XF8000114[7:4] = 0x00000002U
  4305. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  4306. // .. .. PLL_CP = 0x2
  4307. // .. .. ==> 0XF8000114[11:8] = 0x00000002U
  4308. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  4309. // .. .. LOCK_CNT = 0x12c
  4310. // .. .. ==> 0XF8000114[21:12] = 0x0000012CU
  4311. // .. .. ==> MASK : 0x003FF000U VAL : 0x0012C000U
  4312. // .. ..
  4313. EMIT_MASKWRITE(0XF8000114, 0x003FFFF0U ,0x0012C220U),
  4314. // .. .. .. START: UPDATE FB_DIV
  4315. // .. .. .. PLL_FDIV = 0x20
  4316. // .. .. .. ==> 0XF8000104[18:12] = 0x00000020U
  4317. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00020000U
  4318. // .. .. ..
  4319. EMIT_MASKWRITE(0XF8000104, 0x0007F000U ,0x00020000U),
  4320. // .. .. .. FINISH: UPDATE FB_DIV
  4321. // .. .. .. START: BY PASS PLL
  4322. // .. .. .. PLL_BYPASS_FORCE = 1
  4323. // .. .. .. ==> 0XF8000104[4:4] = 0x00000001U
  4324. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  4325. // .. .. ..
  4326. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000010U),
  4327. // .. .. .. FINISH: BY PASS PLL
  4328. // .. .. .. START: ASSERT RESET
  4329. // .. .. .. PLL_RESET = 1
  4330. // .. .. .. ==> 0XF8000104[0:0] = 0x00000001U
  4331. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4332. // .. .. ..
  4333. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000001U),
  4334. // .. .. .. FINISH: ASSERT RESET
  4335. // .. .. .. START: DEASSERT RESET
  4336. // .. .. .. PLL_RESET = 0
  4337. // .. .. .. ==> 0XF8000104[0:0] = 0x00000000U
  4338. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4339. // .. .. ..
  4340. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000000U),
  4341. // .. .. .. FINISH: DEASSERT RESET
  4342. // .. .. .. START: CHECK PLL STATUS
  4343. // .. .. .. DDR_PLL_LOCK = 1
  4344. // .. .. .. ==> 0XF800010C[1:1] = 0x00000001U
  4345. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  4346. // .. .. ..
  4347. EMIT_MASKPOLL(0XF800010C, 0x00000002U),
  4348. // .. .. .. FINISH: CHECK PLL STATUS
  4349. // .. .. .. START: REMOVE PLL BY PASS
  4350. // .. .. .. PLL_BYPASS_FORCE = 0
  4351. // .. .. .. ==> 0XF8000104[4:4] = 0x00000000U
  4352. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  4353. // .. .. ..
  4354. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000000U),
  4355. // .. .. .. FINISH: REMOVE PLL BY PASS
  4356. // .. .. .. DDR_3XCLKACT = 0x1
  4357. // .. .. .. ==> 0XF8000124[0:0] = 0x00000001U
  4358. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4359. // .. .. .. DDR_2XCLKACT = 0x1
  4360. // .. .. .. ==> 0XF8000124[1:1] = 0x00000001U
  4361. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  4362. // .. .. .. DDR_3XCLK_DIVISOR = 0x2
  4363. // .. .. .. ==> 0XF8000124[25:20] = 0x00000002U
  4364. // .. .. .. ==> MASK : 0x03F00000U VAL : 0x00200000U
  4365. // .. .. .. DDR_2XCLK_DIVISOR = 0x3
  4366. // .. .. .. ==> 0XF8000124[31:26] = 0x00000003U
  4367. // .. .. .. ==> MASK : 0xFC000000U VAL : 0x0C000000U
  4368. // .. .. ..
  4369. EMIT_MASKWRITE(0XF8000124, 0xFFF00003U ,0x0C200003U),
  4370. // .. .. FINISH: DDR PLL INIT
  4371. // .. .. START: IO PLL INIT
  4372. // .. .. PLL_RES = 0xc
  4373. // .. .. ==> 0XF8000118[7:4] = 0x0000000CU
  4374. // .. .. ==> MASK : 0x000000F0U VAL : 0x000000C0U
  4375. // .. .. PLL_CP = 0x2
  4376. // .. .. ==> 0XF8000118[11:8] = 0x00000002U
  4377. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  4378. // .. .. LOCK_CNT = 0x145
  4379. // .. .. ==> 0XF8000118[21:12] = 0x00000145U
  4380. // .. .. ==> MASK : 0x003FF000U VAL : 0x00145000U
  4381. // .. ..
  4382. EMIT_MASKWRITE(0XF8000118, 0x003FFFF0U ,0x001452C0U),
  4383. // .. .. .. START: UPDATE FB_DIV
  4384. // .. .. .. PLL_FDIV = 0x1e
  4385. // .. .. .. ==> 0XF8000108[18:12] = 0x0000001EU
  4386. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x0001E000U
  4387. // .. .. ..
  4388. EMIT_MASKWRITE(0XF8000108, 0x0007F000U ,0x0001E000U),
  4389. // .. .. .. FINISH: UPDATE FB_DIV
  4390. // .. .. .. START: BY PASS PLL
  4391. // .. .. .. PLL_BYPASS_FORCE = 1
  4392. // .. .. .. ==> 0XF8000108[4:4] = 0x00000001U
  4393. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  4394. // .. .. ..
  4395. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000010U),
  4396. // .. .. .. FINISH: BY PASS PLL
  4397. // .. .. .. START: ASSERT RESET
  4398. // .. .. .. PLL_RESET = 1
  4399. // .. .. .. ==> 0XF8000108[0:0] = 0x00000001U
  4400. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4401. // .. .. ..
  4402. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000001U),
  4403. // .. .. .. FINISH: ASSERT RESET
  4404. // .. .. .. START: DEASSERT RESET
  4405. // .. .. .. PLL_RESET = 0
  4406. // .. .. .. ==> 0XF8000108[0:0] = 0x00000000U
  4407. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4408. // .. .. ..
  4409. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000000U),
  4410. // .. .. .. FINISH: DEASSERT RESET
  4411. // .. .. .. START: CHECK PLL STATUS
  4412. // .. .. .. IO_PLL_LOCK = 1
  4413. // .. .. .. ==> 0XF800010C[2:2] = 0x00000001U
  4414. // .. .. .. ==> MASK : 0x00000004U VAL : 0x00000004U
  4415. // .. .. ..
  4416. EMIT_MASKPOLL(0XF800010C, 0x00000004U),
  4417. // .. .. .. FINISH: CHECK PLL STATUS
  4418. // .. .. .. START: REMOVE PLL BY PASS
  4419. // .. .. .. PLL_BYPASS_FORCE = 0
  4420. // .. .. .. ==> 0XF8000108[4:4] = 0x00000000U
  4421. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  4422. // .. .. ..
  4423. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000000U),
  4424. // .. .. .. FINISH: REMOVE PLL BY PASS
  4425. // .. .. FINISH: IO PLL INIT
  4426. // .. FINISH: PLL SLCR REGISTERS
  4427. // .. START: LOCK IT BACK
  4428. // .. LOCK_KEY = 0X767B
  4429. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  4430. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  4431. // ..
  4432. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  4433. // .. FINISH: LOCK IT BACK
  4434. // FINISH: top
  4435. //
  4436. EMIT_EXIT(),
  4437. //
  4438. };
  4439. unsigned long ps7_clock_init_data_2_0[] = {
  4440. // START: top
  4441. // .. START: SLCR SETTINGS
  4442. // .. UNLOCK_KEY = 0XDF0D
  4443. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  4444. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  4445. // ..
  4446. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  4447. // .. FINISH: SLCR SETTINGS
  4448. // .. START: CLOCK CONTROL SLCR REGISTERS
  4449. // .. CLKACT = 0x1
  4450. // .. ==> 0XF8000128[0:0] = 0x00000001U
  4451. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4452. // .. DIVISOR0 = 0x23
  4453. // .. ==> 0XF8000128[13:8] = 0x00000023U
  4454. // .. ==> MASK : 0x00003F00U VAL : 0x00002300U
  4455. // .. DIVISOR1 = 0x3
  4456. // .. ==> 0XF8000128[25:20] = 0x00000003U
  4457. // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
  4458. // ..
  4459. EMIT_MASKWRITE(0XF8000128, 0x03F03F01U ,0x00302301U),
  4460. // .. CLKACT = 0x1
  4461. // .. ==> 0XF8000138[0:0] = 0x00000001U
  4462. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4463. // .. SRCSEL = 0x0
  4464. // .. ==> 0XF8000138[4:4] = 0x00000000U
  4465. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  4466. // ..
  4467. EMIT_MASKWRITE(0XF8000138, 0x00000011U ,0x00000001U),
  4468. // .. CLKACT = 0x1
  4469. // .. ==> 0XF8000140[0:0] = 0x00000001U
  4470. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4471. // .. SRCSEL = 0x0
  4472. // .. ==> 0XF8000140[6:4] = 0x00000000U
  4473. // .. ==> MASK : 0x00000070U VAL : 0x00000000U
  4474. // .. DIVISOR = 0x8
  4475. // .. ==> 0XF8000140[13:8] = 0x00000008U
  4476. // .. ==> MASK : 0x00003F00U VAL : 0x00000800U
  4477. // .. DIVISOR1 = 0x5
  4478. // .. ==> 0XF8000140[25:20] = 0x00000005U
  4479. // .. ==> MASK : 0x03F00000U VAL : 0x00500000U
  4480. // ..
  4481. EMIT_MASKWRITE(0XF8000140, 0x03F03F71U ,0x00500801U),
  4482. // .. CLKACT = 0x1
  4483. // .. ==> 0XF800014C[0:0] = 0x00000001U
  4484. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4485. // .. SRCSEL = 0x0
  4486. // .. ==> 0XF800014C[5:4] = 0x00000000U
  4487. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4488. // .. DIVISOR = 0x5
  4489. // .. ==> 0XF800014C[13:8] = 0x00000005U
  4490. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  4491. // ..
  4492. EMIT_MASKWRITE(0XF800014C, 0x00003F31U ,0x00000501U),
  4493. // .. CLKACT0 = 0x1
  4494. // .. ==> 0XF8000150[0:0] = 0x00000001U
  4495. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4496. // .. CLKACT1 = 0x0
  4497. // .. ==> 0XF8000150[1:1] = 0x00000000U
  4498. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4499. // .. SRCSEL = 0x0
  4500. // .. ==> 0XF8000150[5:4] = 0x00000000U
  4501. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4502. // .. DIVISOR = 0x14
  4503. // .. ==> 0XF8000150[13:8] = 0x00000014U
  4504. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4505. // ..
  4506. EMIT_MASKWRITE(0XF8000150, 0x00003F33U ,0x00001401U),
  4507. // .. CLKACT0 = 0x0
  4508. // .. ==> 0XF8000154[0:0] = 0x00000000U
  4509. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4510. // .. CLKACT1 = 0x1
  4511. // .. ==> 0XF8000154[1:1] = 0x00000001U
  4512. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  4513. // .. SRCSEL = 0x0
  4514. // .. ==> 0XF8000154[5:4] = 0x00000000U
  4515. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4516. // .. DIVISOR = 0x14
  4517. // .. ==> 0XF8000154[13:8] = 0x00000014U
  4518. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4519. // ..
  4520. EMIT_MASKWRITE(0XF8000154, 0x00003F33U ,0x00001402U),
  4521. // .. CLKACT0 = 0x1
  4522. // .. ==> 0XF800015C[0:0] = 0x00000001U
  4523. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4524. // .. CLKACT1 = 0x0
  4525. // .. ==> 0XF800015C[1:1] = 0x00000000U
  4526. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4527. // .. SRCSEL = 0x0
  4528. // .. ==> 0XF800015C[5:4] = 0x00000000U
  4529. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4530. // .. DIVISOR0 = 0xe
  4531. // .. ==> 0XF800015C[13:8] = 0x0000000EU
  4532. // .. ==> MASK : 0x00003F00U VAL : 0x00000E00U
  4533. // .. DIVISOR1 = 0x3
  4534. // .. ==> 0XF800015C[25:20] = 0x00000003U
  4535. // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
  4536. // ..
  4537. EMIT_MASKWRITE(0XF800015C, 0x03F03F33U ,0x00300E01U),
  4538. // .. CAN0_MUX = 0x0
  4539. // .. ==> 0XF8000160[5:0] = 0x00000000U
  4540. // .. ==> MASK : 0x0000003FU VAL : 0x00000000U
  4541. // .. CAN0_REF_SEL = 0x0
  4542. // .. ==> 0XF8000160[6:6] = 0x00000000U
  4543. // .. ==> MASK : 0x00000040U VAL : 0x00000000U
  4544. // .. CAN1_MUX = 0x0
  4545. // .. ==> 0XF8000160[21:16] = 0x00000000U
  4546. // .. ==> MASK : 0x003F0000U VAL : 0x00000000U
  4547. // .. CAN1_REF_SEL = 0x0
  4548. // .. ==> 0XF8000160[22:22] = 0x00000000U
  4549. // .. ==> MASK : 0x00400000U VAL : 0x00000000U
  4550. // ..
  4551. EMIT_MASKWRITE(0XF8000160, 0x007F007FU ,0x00000000U),
  4552. // .. CLKACT = 0x1
  4553. // .. ==> 0XF8000168[0:0] = 0x00000001U
  4554. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4555. // .. SRCSEL = 0x0
  4556. // .. ==> 0XF8000168[5:4] = 0x00000000U
  4557. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4558. // .. DIVISOR = 0x5
  4559. // .. ==> 0XF8000168[13:8] = 0x00000005U
  4560. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  4561. // ..
  4562. EMIT_MASKWRITE(0XF8000168, 0x00003F31U ,0x00000501U),
  4563. // .. SRCSEL = 0x0
  4564. // .. ==> 0XF8000170[5:4] = 0x00000000U
  4565. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4566. // .. DIVISOR0 = 0x14
  4567. // .. ==> 0XF8000170[13:8] = 0x00000014U
  4568. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4569. // .. DIVISOR1 = 0x1
  4570. // .. ==> 0XF8000170[25:20] = 0x00000001U
  4571. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  4572. // ..
  4573. EMIT_MASKWRITE(0XF8000170, 0x03F03F30U ,0x00101400U),
  4574. // .. SRCSEL = 0x0
  4575. // .. ==> 0XF8000180[5:4] = 0x00000000U
  4576. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4577. // .. DIVISOR0 = 0x14
  4578. // .. ==> 0XF8000180[13:8] = 0x00000014U
  4579. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4580. // .. DIVISOR1 = 0x1
  4581. // .. ==> 0XF8000180[25:20] = 0x00000001U
  4582. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  4583. // ..
  4584. EMIT_MASKWRITE(0XF8000180, 0x03F03F30U ,0x00101400U),
  4585. // .. SRCSEL = 0x0
  4586. // .. ==> 0XF8000190[5:4] = 0x00000000U
  4587. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4588. // .. DIVISOR0 = 0x14
  4589. // .. ==> 0XF8000190[13:8] = 0x00000014U
  4590. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4591. // .. DIVISOR1 = 0x1
  4592. // .. ==> 0XF8000190[25:20] = 0x00000001U
  4593. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  4594. // ..
  4595. EMIT_MASKWRITE(0XF8000190, 0x03F03F30U ,0x00101400U),
  4596. // .. SRCSEL = 0x0
  4597. // .. ==> 0XF80001A0[5:4] = 0x00000000U
  4598. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4599. // .. DIVISOR0 = 0x14
  4600. // .. ==> 0XF80001A0[13:8] = 0x00000014U
  4601. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4602. // .. DIVISOR1 = 0x1
  4603. // .. ==> 0XF80001A0[25:20] = 0x00000001U
  4604. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  4605. // ..
  4606. EMIT_MASKWRITE(0XF80001A0, 0x03F03F30U ,0x00101400U),
  4607. // .. CLK_621_TRUE = 0x1
  4608. // .. ==> 0XF80001C4[0:0] = 0x00000001U
  4609. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4610. // ..
  4611. EMIT_MASKWRITE(0XF80001C4, 0x00000001U ,0x00000001U),
  4612. // .. DMA_CPU_2XCLKACT = 0x1
  4613. // .. ==> 0XF800012C[0:0] = 0x00000001U
  4614. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4615. // .. USB0_CPU_1XCLKACT = 0x1
  4616. // .. ==> 0XF800012C[2:2] = 0x00000001U
  4617. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  4618. // .. USB1_CPU_1XCLKACT = 0x1
  4619. // .. ==> 0XF800012C[3:3] = 0x00000001U
  4620. // .. ==> MASK : 0x00000008U VAL : 0x00000008U
  4621. // .. GEM0_CPU_1XCLKACT = 0x1
  4622. // .. ==> 0XF800012C[6:6] = 0x00000001U
  4623. // .. ==> MASK : 0x00000040U VAL : 0x00000040U
  4624. // .. GEM1_CPU_1XCLKACT = 0x0
  4625. // .. ==> 0XF800012C[7:7] = 0x00000000U
  4626. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  4627. // .. SDI0_CPU_1XCLKACT = 0x1
  4628. // .. ==> 0XF800012C[10:10] = 0x00000001U
  4629. // .. ==> MASK : 0x00000400U VAL : 0x00000400U
  4630. // .. SDI1_CPU_1XCLKACT = 0x0
  4631. // .. ==> 0XF800012C[11:11] = 0x00000000U
  4632. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  4633. // .. SPI0_CPU_1XCLKACT = 0x0
  4634. // .. ==> 0XF800012C[14:14] = 0x00000000U
  4635. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  4636. // .. SPI1_CPU_1XCLKACT = 0x0
  4637. // .. ==> 0XF800012C[15:15] = 0x00000000U
  4638. // .. ==> MASK : 0x00008000U VAL : 0x00000000U
  4639. // .. CAN0_CPU_1XCLKACT = 0x1
  4640. // .. ==> 0XF800012C[16:16] = 0x00000001U
  4641. // .. ==> MASK : 0x00010000U VAL : 0x00010000U
  4642. // .. CAN1_CPU_1XCLKACT = 0x0
  4643. // .. ==> 0XF800012C[17:17] = 0x00000000U
  4644. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  4645. // .. I2C0_CPU_1XCLKACT = 0x1
  4646. // .. ==> 0XF800012C[18:18] = 0x00000001U
  4647. // .. ==> MASK : 0x00040000U VAL : 0x00040000U
  4648. // .. I2C1_CPU_1XCLKACT = 0x1
  4649. // .. ==> 0XF800012C[19:19] = 0x00000001U
  4650. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  4651. // .. UART0_CPU_1XCLKACT = 0x0
  4652. // .. ==> 0XF800012C[20:20] = 0x00000000U
  4653. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  4654. // .. UART1_CPU_1XCLKACT = 0x1
  4655. // .. ==> 0XF800012C[21:21] = 0x00000001U
  4656. // .. ==> MASK : 0x00200000U VAL : 0x00200000U
  4657. // .. GPIO_CPU_1XCLKACT = 0x1
  4658. // .. ==> 0XF800012C[22:22] = 0x00000001U
  4659. // .. ==> MASK : 0x00400000U VAL : 0x00400000U
  4660. // .. LQSPI_CPU_1XCLKACT = 0x1
  4661. // .. ==> 0XF800012C[23:23] = 0x00000001U
  4662. // .. ==> MASK : 0x00800000U VAL : 0x00800000U
  4663. // .. SMC_CPU_1XCLKACT = 0x1
  4664. // .. ==> 0XF800012C[24:24] = 0x00000001U
  4665. // .. ==> MASK : 0x01000000U VAL : 0x01000000U
  4666. // ..
  4667. EMIT_MASKWRITE(0XF800012C, 0x01FFCCCDU ,0x01ED044DU),
  4668. // .. FINISH: CLOCK CONTROL SLCR REGISTERS
  4669. // .. START: THIS SHOULD BE BLANK
  4670. // .. FINISH: THIS SHOULD BE BLANK
  4671. // .. START: LOCK IT BACK
  4672. // .. LOCK_KEY = 0X767B
  4673. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  4674. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  4675. // ..
  4676. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  4677. // .. FINISH: LOCK IT BACK
  4678. // FINISH: top
  4679. //
  4680. EMIT_EXIT(),
  4681. //
  4682. };
  4683. unsigned long ps7_ddr_init_data_2_0[] = {
  4684. // START: top
  4685. // .. START: DDR INITIALIZATION
  4686. // .. .. START: LOCK DDR
  4687. // .. .. reg_ddrc_soft_rstb = 0
  4688. // .. .. ==> 0XF8006000[0:0] = 0x00000000U
  4689. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4690. // .. .. reg_ddrc_powerdown_en = 0x0
  4691. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  4692. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4693. // .. .. reg_ddrc_data_bus_width = 0x0
  4694. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  4695. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  4696. // .. .. reg_ddrc_burst8_refresh = 0x0
  4697. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  4698. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  4699. // .. .. reg_ddrc_rdwr_idle_gap = 0x1
  4700. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  4701. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  4702. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  4703. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  4704. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  4705. // .. .. reg_ddrc_dis_act_bypass = 0x0
  4706. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  4707. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  4708. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  4709. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  4710. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  4711. // .. ..
  4712. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000080U),
  4713. // .. .. FINISH: LOCK DDR
  4714. // .. .. reg_ddrc_t_rfc_nom_x32 = 0x81
  4715. // .. .. ==> 0XF8006004[11:0] = 0x00000081U
  4716. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000081U
  4717. // .. .. reg_ddrc_active_ranks = 0x1
  4718. // .. .. ==> 0XF8006004[13:12] = 0x00000001U
  4719. // .. .. ==> MASK : 0x00003000U VAL : 0x00001000U
  4720. // .. .. reg_ddrc_addrmap_cs_bit0 = 0x0
  4721. // .. .. ==> 0XF8006004[18:14] = 0x00000000U
  4722. // .. .. ==> MASK : 0x0007C000U VAL : 0x00000000U
  4723. // .. .. reg_ddrc_wr_odt_block = 0x1
  4724. // .. .. ==> 0XF8006004[20:19] = 0x00000001U
  4725. // .. .. ==> MASK : 0x00180000U VAL : 0x00080000U
  4726. // .. .. reg_ddrc_diff_rank_rd_2cycle_gap = 0x0
  4727. // .. .. ==> 0XF8006004[21:21] = 0x00000000U
  4728. // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
  4729. // .. .. reg_ddrc_addrmap_cs_bit1 = 0x0
  4730. // .. .. ==> 0XF8006004[26:22] = 0x00000000U
  4731. // .. .. ==> MASK : 0x07C00000U VAL : 0x00000000U
  4732. // .. .. reg_ddrc_addrmap_open_bank = 0x0
  4733. // .. .. ==> 0XF8006004[27:27] = 0x00000000U
  4734. // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
  4735. // .. .. reg_ddrc_addrmap_4bank_ram = 0x0
  4736. // .. .. ==> 0XF8006004[28:28] = 0x00000000U
  4737. // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
  4738. // .. ..
  4739. EMIT_MASKWRITE(0XF8006004, 0x1FFFFFFFU ,0x00081081U),
  4740. // .. .. reg_ddrc_hpr_min_non_critical_x32 = 0xf
  4741. // .. .. ==> 0XF8006008[10:0] = 0x0000000FU
  4742. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000000FU
  4743. // .. .. reg_ddrc_hpr_max_starve_x32 = 0xf
  4744. // .. .. ==> 0XF8006008[21:11] = 0x0000000FU
  4745. // .. .. ==> MASK : 0x003FF800U VAL : 0x00007800U
  4746. // .. .. reg_ddrc_hpr_xact_run_length = 0xf
  4747. // .. .. ==> 0XF8006008[25:22] = 0x0000000FU
  4748. // .. .. ==> MASK : 0x03C00000U VAL : 0x03C00000U
  4749. // .. ..
  4750. EMIT_MASKWRITE(0XF8006008, 0x03FFFFFFU ,0x03C0780FU),
  4751. // .. .. reg_ddrc_lpr_min_non_critical_x32 = 0x1
  4752. // .. .. ==> 0XF800600C[10:0] = 0x00000001U
  4753. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  4754. // .. .. reg_ddrc_lpr_max_starve_x32 = 0x2
  4755. // .. .. ==> 0XF800600C[21:11] = 0x00000002U
  4756. // .. .. ==> MASK : 0x003FF800U VAL : 0x00001000U
  4757. // .. .. reg_ddrc_lpr_xact_run_length = 0x8
  4758. // .. .. ==> 0XF800600C[25:22] = 0x00000008U
  4759. // .. .. ==> MASK : 0x03C00000U VAL : 0x02000000U
  4760. // .. ..
  4761. EMIT_MASKWRITE(0XF800600C, 0x03FFFFFFU ,0x02001001U),
  4762. // .. .. reg_ddrc_w_min_non_critical_x32 = 0x1
  4763. // .. .. ==> 0XF8006010[10:0] = 0x00000001U
  4764. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  4765. // .. .. reg_ddrc_w_xact_run_length = 0x8
  4766. // .. .. ==> 0XF8006010[14:11] = 0x00000008U
  4767. // .. .. ==> MASK : 0x00007800U VAL : 0x00004000U
  4768. // .. .. reg_ddrc_w_max_starve_x32 = 0x2
  4769. // .. .. ==> 0XF8006010[25:15] = 0x00000002U
  4770. // .. .. ==> MASK : 0x03FF8000U VAL : 0x00010000U
  4771. // .. ..
  4772. EMIT_MASKWRITE(0XF8006010, 0x03FFFFFFU ,0x00014001U),
  4773. // .. .. reg_ddrc_t_rc = 0x1b
  4774. // .. .. ==> 0XF8006014[5:0] = 0x0000001BU
  4775. // .. .. ==> MASK : 0x0000003FU VAL : 0x0000001BU
  4776. // .. .. reg_ddrc_t_rfc_min = 0x56
  4777. // .. .. ==> 0XF8006014[13:6] = 0x00000056U
  4778. // .. .. ==> MASK : 0x00003FC0U VAL : 0x00001580U
  4779. // .. .. reg_ddrc_post_selfref_gap_x32 = 0x10
  4780. // .. .. ==> 0XF8006014[20:14] = 0x00000010U
  4781. // .. .. ==> MASK : 0x001FC000U VAL : 0x00040000U
  4782. // .. ..
  4783. EMIT_MASKWRITE(0XF8006014, 0x001FFFFFU ,0x0004159BU),
  4784. // .. .. reg_ddrc_wr2pre = 0x12
  4785. // .. .. ==> 0XF8006018[4:0] = 0x00000012U
  4786. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000012U
  4787. // .. .. reg_ddrc_powerdown_to_x32 = 0x6
  4788. // .. .. ==> 0XF8006018[9:5] = 0x00000006U
  4789. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000C0U
  4790. // .. .. reg_ddrc_t_faw = 0x10
  4791. // .. .. ==> 0XF8006018[15:10] = 0x00000010U
  4792. // .. .. ==> MASK : 0x0000FC00U VAL : 0x00004000U
  4793. // .. .. reg_ddrc_t_ras_max = 0x24
  4794. // .. .. ==> 0XF8006018[21:16] = 0x00000024U
  4795. // .. .. ==> MASK : 0x003F0000U VAL : 0x00240000U
  4796. // .. .. reg_ddrc_t_ras_min = 0x14
  4797. // .. .. ==> 0XF8006018[26:22] = 0x00000014U
  4798. // .. .. ==> MASK : 0x07C00000U VAL : 0x05000000U
  4799. // .. .. reg_ddrc_t_cke = 0x4
  4800. // .. .. ==> 0XF8006018[31:28] = 0x00000004U
  4801. // .. .. ==> MASK : 0xF0000000U VAL : 0x40000000U
  4802. // .. ..
  4803. EMIT_MASKWRITE(0XF8006018, 0xF7FFFFFFU ,0x452440D2U),
  4804. // .. .. reg_ddrc_write_latency = 0x5
  4805. // .. .. ==> 0XF800601C[4:0] = 0x00000005U
  4806. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000005U
  4807. // .. .. reg_ddrc_rd2wr = 0x7
  4808. // .. .. ==> 0XF800601C[9:5] = 0x00000007U
  4809. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000E0U
  4810. // .. .. reg_ddrc_wr2rd = 0xe
  4811. // .. .. ==> 0XF800601C[14:10] = 0x0000000EU
  4812. // .. .. ==> MASK : 0x00007C00U VAL : 0x00003800U
  4813. // .. .. reg_ddrc_t_xp = 0x4
  4814. // .. .. ==> 0XF800601C[19:15] = 0x00000004U
  4815. // .. .. ==> MASK : 0x000F8000U VAL : 0x00020000U
  4816. // .. .. reg_ddrc_pad_pd = 0x0
  4817. // .. .. ==> 0XF800601C[22:20] = 0x00000000U
  4818. // .. .. ==> MASK : 0x00700000U VAL : 0x00000000U
  4819. // .. .. reg_ddrc_rd2pre = 0x4
  4820. // .. .. ==> 0XF800601C[27:23] = 0x00000004U
  4821. // .. .. ==> MASK : 0x0F800000U VAL : 0x02000000U
  4822. // .. .. reg_ddrc_t_rcd = 0x7
  4823. // .. .. ==> 0XF800601C[31:28] = 0x00000007U
  4824. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  4825. // .. ..
  4826. EMIT_MASKWRITE(0XF800601C, 0xFFFFFFFFU ,0x720238E5U),
  4827. // .. .. reg_ddrc_t_ccd = 0x4
  4828. // .. .. ==> 0XF8006020[4:2] = 0x00000004U
  4829. // .. .. ==> MASK : 0x0000001CU VAL : 0x00000010U
  4830. // .. .. reg_ddrc_t_rrd = 0x4
  4831. // .. .. ==> 0XF8006020[7:5] = 0x00000004U
  4832. // .. .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  4833. // .. .. reg_ddrc_refresh_margin = 0x2
  4834. // .. .. ==> 0XF8006020[11:8] = 0x00000002U
  4835. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  4836. // .. .. reg_ddrc_t_rp = 0x7
  4837. // .. .. ==> 0XF8006020[15:12] = 0x00000007U
  4838. // .. .. ==> MASK : 0x0000F000U VAL : 0x00007000U
  4839. // .. .. reg_ddrc_refresh_to_x32 = 0x8
  4840. // .. .. ==> 0XF8006020[20:16] = 0x00000008U
  4841. // .. .. ==> MASK : 0x001F0000U VAL : 0x00080000U
  4842. // .. .. reg_ddrc_sdram = 0x1
  4843. // .. .. ==> 0XF8006020[21:21] = 0x00000001U
  4844. // .. .. ==> MASK : 0x00200000U VAL : 0x00200000U
  4845. // .. .. reg_ddrc_mobile = 0x0
  4846. // .. .. ==> 0XF8006020[22:22] = 0x00000000U
  4847. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  4848. // .. .. reg_ddrc_clock_stop_en = 0x0
  4849. // .. .. ==> 0XF8006020[23:23] = 0x00000000U
  4850. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  4851. // .. .. reg_ddrc_read_latency = 0x7
  4852. // .. .. ==> 0XF8006020[28:24] = 0x00000007U
  4853. // .. .. ==> MASK : 0x1F000000U VAL : 0x07000000U
  4854. // .. .. reg_phy_mode_ddr1_ddr2 = 0x1
  4855. // .. .. ==> 0XF8006020[29:29] = 0x00000001U
  4856. // .. .. ==> MASK : 0x20000000U VAL : 0x20000000U
  4857. // .. .. reg_ddrc_dis_pad_pd = 0x0
  4858. // .. .. ==> 0XF8006020[30:30] = 0x00000000U
  4859. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  4860. // .. .. reg_ddrc_loopback = 0x0
  4861. // .. .. ==> 0XF8006020[31:31] = 0x00000000U
  4862. // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
  4863. // .. ..
  4864. EMIT_MASKWRITE(0XF8006020, 0xFFFFFFFCU ,0x27287290U),
  4865. // .. .. reg_ddrc_en_2t_timing_mode = 0x0
  4866. // .. .. ==> 0XF8006024[0:0] = 0x00000000U
  4867. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4868. // .. .. reg_ddrc_prefer_write = 0x0
  4869. // .. .. ==> 0XF8006024[1:1] = 0x00000000U
  4870. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4871. // .. .. reg_ddrc_max_rank_rd = 0xf
  4872. // .. .. ==> 0XF8006024[5:2] = 0x0000000FU
  4873. // .. .. ==> MASK : 0x0000003CU VAL : 0x0000003CU
  4874. // .. .. reg_ddrc_mr_wr = 0x0
  4875. // .. .. ==> 0XF8006024[6:6] = 0x00000000U
  4876. // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
  4877. // .. .. reg_ddrc_mr_addr = 0x0
  4878. // .. .. ==> 0XF8006024[8:7] = 0x00000000U
  4879. // .. .. ==> MASK : 0x00000180U VAL : 0x00000000U
  4880. // .. .. reg_ddrc_mr_data = 0x0
  4881. // .. .. ==> 0XF8006024[24:9] = 0x00000000U
  4882. // .. .. ==> MASK : 0x01FFFE00U VAL : 0x00000000U
  4883. // .. .. ddrc_reg_mr_wr_busy = 0x0
  4884. // .. .. ==> 0XF8006024[25:25] = 0x00000000U
  4885. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  4886. // .. .. reg_ddrc_mr_type = 0x0
  4887. // .. .. ==> 0XF8006024[26:26] = 0x00000000U
  4888. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  4889. // .. .. reg_ddrc_mr_rdata_valid = 0x0
  4890. // .. .. ==> 0XF8006024[27:27] = 0x00000000U
  4891. // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
  4892. // .. ..
  4893. EMIT_MASKWRITE(0XF8006024, 0x0FFFFFFFU ,0x0000003CU),
  4894. // .. .. reg_ddrc_final_wait_x32 = 0x7
  4895. // .. .. ==> 0XF8006028[6:0] = 0x00000007U
  4896. // .. .. ==> MASK : 0x0000007FU VAL : 0x00000007U
  4897. // .. .. reg_ddrc_pre_ocd_x32 = 0x0
  4898. // .. .. ==> 0XF8006028[10:7] = 0x00000000U
  4899. // .. .. ==> MASK : 0x00000780U VAL : 0x00000000U
  4900. // .. .. reg_ddrc_t_mrd = 0x4
  4901. // .. .. ==> 0XF8006028[13:11] = 0x00000004U
  4902. // .. .. ==> MASK : 0x00003800U VAL : 0x00002000U
  4903. // .. ..
  4904. EMIT_MASKWRITE(0XF8006028, 0x00003FFFU ,0x00002007U),
  4905. // .. .. reg_ddrc_emr2 = 0x8
  4906. // .. .. ==> 0XF800602C[15:0] = 0x00000008U
  4907. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000008U
  4908. // .. .. reg_ddrc_emr3 = 0x0
  4909. // .. .. ==> 0XF800602C[31:16] = 0x00000000U
  4910. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00000000U
  4911. // .. ..
  4912. EMIT_MASKWRITE(0XF800602C, 0xFFFFFFFFU ,0x00000008U),
  4913. // .. .. reg_ddrc_mr = 0x930
  4914. // .. .. ==> 0XF8006030[15:0] = 0x00000930U
  4915. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000930U
  4916. // .. .. reg_ddrc_emr = 0x4
  4917. // .. .. ==> 0XF8006030[31:16] = 0x00000004U
  4918. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00040000U
  4919. // .. ..
  4920. EMIT_MASKWRITE(0XF8006030, 0xFFFFFFFFU ,0x00040930U),
  4921. // .. .. reg_ddrc_burst_rdwr = 0x4
  4922. // .. .. ==> 0XF8006034[3:0] = 0x00000004U
  4923. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000004U
  4924. // .. .. reg_ddrc_pre_cke_x1024 = 0x105
  4925. // .. .. ==> 0XF8006034[13:4] = 0x00000105U
  4926. // .. .. ==> MASK : 0x00003FF0U VAL : 0x00001050U
  4927. // .. .. reg_ddrc_post_cke_x1024 = 0x1
  4928. // .. .. ==> 0XF8006034[25:16] = 0x00000001U
  4929. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00010000U
  4930. // .. .. reg_ddrc_burstchop = 0x0
  4931. // .. .. ==> 0XF8006034[28:28] = 0x00000000U
  4932. // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
  4933. // .. ..
  4934. EMIT_MASKWRITE(0XF8006034, 0x13FF3FFFU ,0x00011054U),
  4935. // .. .. reg_ddrc_force_low_pri_n = 0x0
  4936. // .. .. ==> 0XF8006038[0:0] = 0x00000000U
  4937. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4938. // .. .. reg_ddrc_dis_dq = 0x0
  4939. // .. .. ==> 0XF8006038[1:1] = 0x00000000U
  4940. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4941. // .. .. reg_phy_debug_mode = 0x0
  4942. // .. .. ==> 0XF8006038[6:6] = 0x00000000U
  4943. // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
  4944. // .. .. reg_phy_wr_level_start = 0x0
  4945. // .. .. ==> 0XF8006038[7:7] = 0x00000000U
  4946. // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
  4947. // .. .. reg_phy_rd_level_start = 0x0
  4948. // .. .. ==> 0XF8006038[8:8] = 0x00000000U
  4949. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  4950. // .. .. reg_phy_dq0_wait_t = 0x0
  4951. // .. .. ==> 0XF8006038[12:9] = 0x00000000U
  4952. // .. .. ==> MASK : 0x00001E00U VAL : 0x00000000U
  4953. // .. ..
  4954. EMIT_MASKWRITE(0XF8006038, 0x00001FC3U ,0x00000000U),
  4955. // .. .. reg_ddrc_addrmap_bank_b0 = 0x7
  4956. // .. .. ==> 0XF800603C[3:0] = 0x00000007U
  4957. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000007U
  4958. // .. .. reg_ddrc_addrmap_bank_b1 = 0x7
  4959. // .. .. ==> 0XF800603C[7:4] = 0x00000007U
  4960. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000070U
  4961. // .. .. reg_ddrc_addrmap_bank_b2 = 0x7
  4962. // .. .. ==> 0XF800603C[11:8] = 0x00000007U
  4963. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000700U
  4964. // .. .. reg_ddrc_addrmap_col_b5 = 0x0
  4965. // .. .. ==> 0XF800603C[15:12] = 0x00000000U
  4966. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  4967. // .. .. reg_ddrc_addrmap_col_b6 = 0x0
  4968. // .. .. ==> 0XF800603C[19:16] = 0x00000000U
  4969. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  4970. // .. ..
  4971. EMIT_MASKWRITE(0XF800603C, 0x000FFFFFU ,0x00000777U),
  4972. // .. .. reg_ddrc_addrmap_col_b2 = 0x0
  4973. // .. .. ==> 0XF8006040[3:0] = 0x00000000U
  4974. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  4975. // .. .. reg_ddrc_addrmap_col_b3 = 0x0
  4976. // .. .. ==> 0XF8006040[7:4] = 0x00000000U
  4977. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  4978. // .. .. reg_ddrc_addrmap_col_b4 = 0x0
  4979. // .. .. ==> 0XF8006040[11:8] = 0x00000000U
  4980. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  4981. // .. .. reg_ddrc_addrmap_col_b7 = 0x0
  4982. // .. .. ==> 0XF8006040[15:12] = 0x00000000U
  4983. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  4984. // .. .. reg_ddrc_addrmap_col_b8 = 0x0
  4985. // .. .. ==> 0XF8006040[19:16] = 0x00000000U
  4986. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  4987. // .. .. reg_ddrc_addrmap_col_b9 = 0xf
  4988. // .. .. ==> 0XF8006040[23:20] = 0x0000000FU
  4989. // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
  4990. // .. .. reg_ddrc_addrmap_col_b10 = 0xf
  4991. // .. .. ==> 0XF8006040[27:24] = 0x0000000FU
  4992. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  4993. // .. .. reg_ddrc_addrmap_col_b11 = 0xf
  4994. // .. .. ==> 0XF8006040[31:28] = 0x0000000FU
  4995. // .. .. ==> MASK : 0xF0000000U VAL : 0xF0000000U
  4996. // .. ..
  4997. EMIT_MASKWRITE(0XF8006040, 0xFFFFFFFFU ,0xFFF00000U),
  4998. // .. .. reg_ddrc_addrmap_row_b0 = 0x6
  4999. // .. .. ==> 0XF8006044[3:0] = 0x00000006U
  5000. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000006U
  5001. // .. .. reg_ddrc_addrmap_row_b1 = 0x6
  5002. // .. .. ==> 0XF8006044[7:4] = 0x00000006U
  5003. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000060U
  5004. // .. .. reg_ddrc_addrmap_row_b2_11 = 0x6
  5005. // .. .. ==> 0XF8006044[11:8] = 0x00000006U
  5006. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000600U
  5007. // .. .. reg_ddrc_addrmap_row_b12 = 0x6
  5008. // .. .. ==> 0XF8006044[15:12] = 0x00000006U
  5009. // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
  5010. // .. .. reg_ddrc_addrmap_row_b13 = 0x6
  5011. // .. .. ==> 0XF8006044[19:16] = 0x00000006U
  5012. // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
  5013. // .. .. reg_ddrc_addrmap_row_b14 = 0x6
  5014. // .. .. ==> 0XF8006044[23:20] = 0x00000006U
  5015. // .. .. ==> MASK : 0x00F00000U VAL : 0x00600000U
  5016. // .. .. reg_ddrc_addrmap_row_b15 = 0xf
  5017. // .. .. ==> 0XF8006044[27:24] = 0x0000000FU
  5018. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  5019. // .. ..
  5020. EMIT_MASKWRITE(0XF8006044, 0x0FFFFFFFU ,0x0F666666U),
  5021. // .. .. reg_ddrc_rank0_rd_odt = 0x0
  5022. // .. .. ==> 0XF8006048[2:0] = 0x00000000U
  5023. // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
  5024. // .. .. reg_ddrc_rank0_wr_odt = 0x1
  5025. // .. .. ==> 0XF8006048[5:3] = 0x00000001U
  5026. // .. .. ==> MASK : 0x00000038U VAL : 0x00000008U
  5027. // .. .. reg_ddrc_rank1_rd_odt = 0x1
  5028. // .. .. ==> 0XF8006048[8:6] = 0x00000001U
  5029. // .. .. ==> MASK : 0x000001C0U VAL : 0x00000040U
  5030. // .. .. reg_ddrc_rank1_wr_odt = 0x1
  5031. // .. .. ==> 0XF8006048[11:9] = 0x00000001U
  5032. // .. .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  5033. // .. .. reg_phy_rd_local_odt = 0x0
  5034. // .. .. ==> 0XF8006048[13:12] = 0x00000000U
  5035. // .. .. ==> MASK : 0x00003000U VAL : 0x00000000U
  5036. // .. .. reg_phy_wr_local_odt = 0x3
  5037. // .. .. ==> 0XF8006048[15:14] = 0x00000003U
  5038. // .. .. ==> MASK : 0x0000C000U VAL : 0x0000C000U
  5039. // .. .. reg_phy_idle_local_odt = 0x3
  5040. // .. .. ==> 0XF8006048[17:16] = 0x00000003U
  5041. // .. .. ==> MASK : 0x00030000U VAL : 0x00030000U
  5042. // .. .. reg_ddrc_rank2_rd_odt = 0x0
  5043. // .. .. ==> 0XF8006048[20:18] = 0x00000000U
  5044. // .. .. ==> MASK : 0x001C0000U VAL : 0x00000000U
  5045. // .. .. reg_ddrc_rank2_wr_odt = 0x0
  5046. // .. .. ==> 0XF8006048[23:21] = 0x00000000U
  5047. // .. .. ==> MASK : 0x00E00000U VAL : 0x00000000U
  5048. // .. .. reg_ddrc_rank3_rd_odt = 0x0
  5049. // .. .. ==> 0XF8006048[26:24] = 0x00000000U
  5050. // .. .. ==> MASK : 0x07000000U VAL : 0x00000000U
  5051. // .. .. reg_ddrc_rank3_wr_odt = 0x0
  5052. // .. .. ==> 0XF8006048[29:27] = 0x00000000U
  5053. // .. .. ==> MASK : 0x38000000U VAL : 0x00000000U
  5054. // .. ..
  5055. EMIT_MASKWRITE(0XF8006048, 0x3FFFFFFFU ,0x0003C248U),
  5056. // .. .. reg_phy_rd_cmd_to_data = 0x0
  5057. // .. .. ==> 0XF8006050[3:0] = 0x00000000U
  5058. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  5059. // .. .. reg_phy_wr_cmd_to_data = 0x0
  5060. // .. .. ==> 0XF8006050[7:4] = 0x00000000U
  5061. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  5062. // .. .. reg_phy_rdc_we_to_re_delay = 0x8
  5063. // .. .. ==> 0XF8006050[11:8] = 0x00000008U
  5064. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000800U
  5065. // .. .. reg_phy_rdc_fifo_rst_disable = 0x0
  5066. // .. .. ==> 0XF8006050[15:15] = 0x00000000U
  5067. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  5068. // .. .. reg_phy_use_fixed_re = 0x1
  5069. // .. .. ==> 0XF8006050[16:16] = 0x00000001U
  5070. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  5071. // .. .. reg_phy_rdc_fifo_rst_err_cnt_clr = 0x0
  5072. // .. .. ==> 0XF8006050[17:17] = 0x00000000U
  5073. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5074. // .. .. reg_phy_dis_phy_ctrl_rstn = 0x0
  5075. // .. .. ==> 0XF8006050[18:18] = 0x00000000U
  5076. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5077. // .. .. reg_phy_clk_stall_level = 0x0
  5078. // .. .. ==> 0XF8006050[19:19] = 0x00000000U
  5079. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  5080. // .. .. reg_phy_gatelvl_num_of_dq0 = 0x7
  5081. // .. .. ==> 0XF8006050[27:24] = 0x00000007U
  5082. // .. .. ==> MASK : 0x0F000000U VAL : 0x07000000U
  5083. // .. .. reg_phy_wrlvl_num_of_dq0 = 0x7
  5084. // .. .. ==> 0XF8006050[31:28] = 0x00000007U
  5085. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  5086. // .. ..
  5087. EMIT_MASKWRITE(0XF8006050, 0xFF0F8FFFU ,0x77010800U),
  5088. // .. .. reg_ddrc_dll_calib_to_min_x1024 = 0x1
  5089. // .. .. ==> 0XF8006058[7:0] = 0x00000001U
  5090. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000001U
  5091. // .. .. reg_ddrc_dll_calib_to_max_x1024 = 0x1
  5092. // .. .. ==> 0XF8006058[15:8] = 0x00000001U
  5093. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000100U
  5094. // .. .. reg_ddrc_dis_dll_calib = 0x0
  5095. // .. .. ==> 0XF8006058[16:16] = 0x00000000U
  5096. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5097. // .. ..
  5098. EMIT_MASKWRITE(0XF8006058, 0x0001FFFFU ,0x00000101U),
  5099. // .. .. reg_ddrc_rd_odt_delay = 0x3
  5100. // .. .. ==> 0XF800605C[3:0] = 0x00000003U
  5101. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000003U
  5102. // .. .. reg_ddrc_wr_odt_delay = 0x0
  5103. // .. .. ==> 0XF800605C[7:4] = 0x00000000U
  5104. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  5105. // .. .. reg_ddrc_rd_odt_hold = 0x0
  5106. // .. .. ==> 0XF800605C[11:8] = 0x00000000U
  5107. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  5108. // .. .. reg_ddrc_wr_odt_hold = 0x5
  5109. // .. .. ==> 0XF800605C[15:12] = 0x00000005U
  5110. // .. .. ==> MASK : 0x0000F000U VAL : 0x00005000U
  5111. // .. ..
  5112. EMIT_MASKWRITE(0XF800605C, 0x0000FFFFU ,0x00005003U),
  5113. // .. .. reg_ddrc_pageclose = 0x0
  5114. // .. .. ==> 0XF8006060[0:0] = 0x00000000U
  5115. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5116. // .. .. reg_ddrc_lpr_num_entries = 0x1f
  5117. // .. .. ==> 0XF8006060[6:1] = 0x0000001FU
  5118. // .. .. ==> MASK : 0x0000007EU VAL : 0x0000003EU
  5119. // .. .. reg_ddrc_auto_pre_en = 0x0
  5120. // .. .. ==> 0XF8006060[7:7] = 0x00000000U
  5121. // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
  5122. // .. .. reg_ddrc_refresh_update_level = 0x0
  5123. // .. .. ==> 0XF8006060[8:8] = 0x00000000U
  5124. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  5125. // .. .. reg_ddrc_dis_wc = 0x0
  5126. // .. .. ==> 0XF8006060[9:9] = 0x00000000U
  5127. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  5128. // .. .. reg_ddrc_dis_collision_page_opt = 0x0
  5129. // .. .. ==> 0XF8006060[10:10] = 0x00000000U
  5130. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5131. // .. .. reg_ddrc_selfref_en = 0x0
  5132. // .. .. ==> 0XF8006060[12:12] = 0x00000000U
  5133. // .. .. ==> MASK : 0x00001000U VAL : 0x00000000U
  5134. // .. ..
  5135. EMIT_MASKWRITE(0XF8006060, 0x000017FFU ,0x0000003EU),
  5136. // .. .. reg_ddrc_go2critical_hysteresis = 0x0
  5137. // .. .. ==> 0XF8006064[12:5] = 0x00000000U
  5138. // .. .. ==> MASK : 0x00001FE0U VAL : 0x00000000U
  5139. // .. .. reg_arb_go2critical_en = 0x1
  5140. // .. .. ==> 0XF8006064[17:17] = 0x00000001U
  5141. // .. .. ==> MASK : 0x00020000U VAL : 0x00020000U
  5142. // .. ..
  5143. EMIT_MASKWRITE(0XF8006064, 0x00021FE0U ,0x00020000U),
  5144. // .. .. reg_ddrc_wrlvl_ww = 0x41
  5145. // .. .. ==> 0XF8006068[7:0] = 0x00000041U
  5146. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000041U
  5147. // .. .. reg_ddrc_rdlvl_rr = 0x41
  5148. // .. .. ==> 0XF8006068[15:8] = 0x00000041U
  5149. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00004100U
  5150. // .. .. reg_ddrc_dfi_t_wlmrd = 0x28
  5151. // .. .. ==> 0XF8006068[25:16] = 0x00000028U
  5152. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00280000U
  5153. // .. ..
  5154. EMIT_MASKWRITE(0XF8006068, 0x03FFFFFFU ,0x00284141U),
  5155. // .. .. dfi_t_ctrlupd_interval_min_x1024 = 0x10
  5156. // .. .. ==> 0XF800606C[7:0] = 0x00000010U
  5157. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000010U
  5158. // .. .. dfi_t_ctrlupd_interval_max_x1024 = 0x16
  5159. // .. .. ==> 0XF800606C[15:8] = 0x00000016U
  5160. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00001600U
  5161. // .. ..
  5162. EMIT_MASKWRITE(0XF800606C, 0x0000FFFFU ,0x00001610U),
  5163. // .. .. reg_ddrc_dfi_t_ctrl_delay = 0x1
  5164. // .. .. ==> 0XF8006078[3:0] = 0x00000001U
  5165. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000001U
  5166. // .. .. reg_ddrc_dfi_t_dram_clk_disable = 0x1
  5167. // .. .. ==> 0XF8006078[7:4] = 0x00000001U
  5168. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000010U
  5169. // .. .. reg_ddrc_dfi_t_dram_clk_enable = 0x1
  5170. // .. .. ==> 0XF8006078[11:8] = 0x00000001U
  5171. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000100U
  5172. // .. .. reg_ddrc_t_cksre = 0x6
  5173. // .. .. ==> 0XF8006078[15:12] = 0x00000006U
  5174. // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
  5175. // .. .. reg_ddrc_t_cksrx = 0x6
  5176. // .. .. ==> 0XF8006078[19:16] = 0x00000006U
  5177. // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
  5178. // .. .. reg_ddrc_t_ckesr = 0x4
  5179. // .. .. ==> 0XF8006078[25:20] = 0x00000004U
  5180. // .. .. ==> MASK : 0x03F00000U VAL : 0x00400000U
  5181. // .. ..
  5182. EMIT_MASKWRITE(0XF8006078, 0x03FFFFFFU ,0x00466111U),
  5183. // .. .. reg_ddrc_t_ckpde = 0x2
  5184. // .. .. ==> 0XF800607C[3:0] = 0x00000002U
  5185. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000002U
  5186. // .. .. reg_ddrc_t_ckpdx = 0x2
  5187. // .. .. ==> 0XF800607C[7:4] = 0x00000002U
  5188. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  5189. // .. .. reg_ddrc_t_ckdpde = 0x2
  5190. // .. .. ==> 0XF800607C[11:8] = 0x00000002U
  5191. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  5192. // .. .. reg_ddrc_t_ckdpdx = 0x2
  5193. // .. .. ==> 0XF800607C[15:12] = 0x00000002U
  5194. // .. .. ==> MASK : 0x0000F000U VAL : 0x00002000U
  5195. // .. .. reg_ddrc_t_ckcsx = 0x3
  5196. // .. .. ==> 0XF800607C[19:16] = 0x00000003U
  5197. // .. .. ==> MASK : 0x000F0000U VAL : 0x00030000U
  5198. // .. ..
  5199. EMIT_MASKWRITE(0XF800607C, 0x000FFFFFU ,0x00032222U),
  5200. // .. .. refresh_timer0_start_value_x32 = 0x0
  5201. // .. .. ==> 0XF80060A0[11:0] = 0x00000000U
  5202. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000000U
  5203. // .. .. refresh_timer1_start_value_x32 = 0x8
  5204. // .. .. ==> 0XF80060A0[23:12] = 0x00000008U
  5205. // .. .. ==> MASK : 0x00FFF000U VAL : 0x00008000U
  5206. // .. ..
  5207. EMIT_MASKWRITE(0XF80060A0, 0x00FFFFFFU ,0x00008000U),
  5208. // .. .. reg_ddrc_dis_auto_zq = 0x0
  5209. // .. .. ==> 0XF80060A4[0:0] = 0x00000000U
  5210. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5211. // .. .. reg_ddrc_ddr3 = 0x1
  5212. // .. .. ==> 0XF80060A4[1:1] = 0x00000001U
  5213. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  5214. // .. .. reg_ddrc_t_mod = 0x200
  5215. // .. .. ==> 0XF80060A4[11:2] = 0x00000200U
  5216. // .. .. ==> MASK : 0x00000FFCU VAL : 0x00000800U
  5217. // .. .. reg_ddrc_t_zq_long_nop = 0x200
  5218. // .. .. ==> 0XF80060A4[21:12] = 0x00000200U
  5219. // .. .. ==> MASK : 0x003FF000U VAL : 0x00200000U
  5220. // .. .. reg_ddrc_t_zq_short_nop = 0x40
  5221. // .. .. ==> 0XF80060A4[31:22] = 0x00000040U
  5222. // .. .. ==> MASK : 0xFFC00000U VAL : 0x10000000U
  5223. // .. ..
  5224. EMIT_MASKWRITE(0XF80060A4, 0xFFFFFFFFU ,0x10200802U),
  5225. // .. .. t_zq_short_interval_x1024 = 0xcb73
  5226. // .. .. ==> 0XF80060A8[19:0] = 0x0000CB73U
  5227. // .. .. ==> MASK : 0x000FFFFFU VAL : 0x0000CB73U
  5228. // .. .. dram_rstn_x1024 = 0x69
  5229. // .. .. ==> 0XF80060A8[27:20] = 0x00000069U
  5230. // .. .. ==> MASK : 0x0FF00000U VAL : 0x06900000U
  5231. // .. ..
  5232. EMIT_MASKWRITE(0XF80060A8, 0x0FFFFFFFU ,0x0690CB73U),
  5233. // .. .. deeppowerdown_en = 0x0
  5234. // .. .. ==> 0XF80060AC[0:0] = 0x00000000U
  5235. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5236. // .. .. deeppowerdown_to_x1024 = 0xff
  5237. // .. .. ==> 0XF80060AC[8:1] = 0x000000FFU
  5238. // .. .. ==> MASK : 0x000001FEU VAL : 0x000001FEU
  5239. // .. ..
  5240. EMIT_MASKWRITE(0XF80060AC, 0x000001FFU ,0x000001FEU),
  5241. // .. .. dfi_wrlvl_max_x1024 = 0xfff
  5242. // .. .. ==> 0XF80060B0[11:0] = 0x00000FFFU
  5243. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000FFFU
  5244. // .. .. dfi_rdlvl_max_x1024 = 0xfff
  5245. // .. .. ==> 0XF80060B0[23:12] = 0x00000FFFU
  5246. // .. .. ==> MASK : 0x00FFF000U VAL : 0x00FFF000U
  5247. // .. .. ddrc_reg_twrlvl_max_error = 0x0
  5248. // .. .. ==> 0XF80060B0[24:24] = 0x00000000U
  5249. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  5250. // .. .. ddrc_reg_trdlvl_max_error = 0x0
  5251. // .. .. ==> 0XF80060B0[25:25] = 0x00000000U
  5252. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  5253. // .. .. reg_ddrc_dfi_wr_level_en = 0x1
  5254. // .. .. ==> 0XF80060B0[26:26] = 0x00000001U
  5255. // .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  5256. // .. .. reg_ddrc_dfi_rd_dqs_gate_level = 0x1
  5257. // .. .. ==> 0XF80060B0[27:27] = 0x00000001U
  5258. // .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  5259. // .. .. reg_ddrc_dfi_rd_data_eye_train = 0x1
  5260. // .. .. ==> 0XF80060B0[28:28] = 0x00000001U
  5261. // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  5262. // .. ..
  5263. EMIT_MASKWRITE(0XF80060B0, 0x1FFFFFFFU ,0x1CFFFFFFU),
  5264. // .. .. reg_ddrc_2t_delay = 0x0
  5265. // .. .. ==> 0XF80060B4[8:0] = 0x00000000U
  5266. // .. .. ==> MASK : 0x000001FFU VAL : 0x00000000U
  5267. // .. .. reg_ddrc_skip_ocd = 0x1
  5268. // .. .. ==> 0XF80060B4[9:9] = 0x00000001U
  5269. // .. .. ==> MASK : 0x00000200U VAL : 0x00000200U
  5270. // .. .. reg_ddrc_dis_pre_bypass = 0x0
  5271. // .. .. ==> 0XF80060B4[10:10] = 0x00000000U
  5272. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5273. // .. ..
  5274. EMIT_MASKWRITE(0XF80060B4, 0x000007FFU ,0x00000200U),
  5275. // .. .. reg_ddrc_dfi_t_rddata_en = 0x6
  5276. // .. .. ==> 0XF80060B8[4:0] = 0x00000006U
  5277. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000006U
  5278. // .. .. reg_ddrc_dfi_t_ctrlup_min = 0x3
  5279. // .. .. ==> 0XF80060B8[14:5] = 0x00000003U
  5280. // .. .. ==> MASK : 0x00007FE0U VAL : 0x00000060U
  5281. // .. .. reg_ddrc_dfi_t_ctrlup_max = 0x40
  5282. // .. .. ==> 0XF80060B8[24:15] = 0x00000040U
  5283. // .. .. ==> MASK : 0x01FF8000U VAL : 0x00200000U
  5284. // .. ..
  5285. EMIT_MASKWRITE(0XF80060B8, 0x01FFFFFFU ,0x00200066U),
  5286. // .. .. START: RESET ECC ERROR
  5287. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 1
  5288. // .. .. ==> 0XF80060C4[0:0] = 0x00000001U
  5289. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5290. // .. .. Clear_Correctable_DRAM_ECC_error = 1
  5291. // .. .. ==> 0XF80060C4[1:1] = 0x00000001U
  5292. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  5293. // .. ..
  5294. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000003U),
  5295. // .. .. FINISH: RESET ECC ERROR
  5296. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 0x0
  5297. // .. .. ==> 0XF80060C4[0:0] = 0x00000000U
  5298. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5299. // .. .. Clear_Correctable_DRAM_ECC_error = 0x0
  5300. // .. .. ==> 0XF80060C4[1:1] = 0x00000000U
  5301. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5302. // .. ..
  5303. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000000U),
  5304. // .. .. CORR_ECC_LOG_VALID = 0x0
  5305. // .. .. ==> 0XF80060C8[0:0] = 0x00000000U
  5306. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5307. // .. .. ECC_CORRECTED_BIT_NUM = 0x0
  5308. // .. .. ==> 0XF80060C8[7:1] = 0x00000000U
  5309. // .. .. ==> MASK : 0x000000FEU VAL : 0x00000000U
  5310. // .. ..
  5311. EMIT_MASKWRITE(0XF80060C8, 0x000000FFU ,0x00000000U),
  5312. // .. .. UNCORR_ECC_LOG_VALID = 0x0
  5313. // .. .. ==> 0XF80060DC[0:0] = 0x00000000U
  5314. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5315. // .. ..
  5316. EMIT_MASKWRITE(0XF80060DC, 0x00000001U ,0x00000000U),
  5317. // .. .. STAT_NUM_CORR_ERR = 0x0
  5318. // .. .. ==> 0XF80060F0[15:8] = 0x00000000U
  5319. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000000U
  5320. // .. .. STAT_NUM_UNCORR_ERR = 0x0
  5321. // .. .. ==> 0XF80060F0[7:0] = 0x00000000U
  5322. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000000U
  5323. // .. ..
  5324. EMIT_MASKWRITE(0XF80060F0, 0x0000FFFFU ,0x00000000U),
  5325. // .. .. reg_ddrc_ecc_mode = 0x0
  5326. // .. .. ==> 0XF80060F4[2:0] = 0x00000000U
  5327. // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
  5328. // .. .. reg_ddrc_dis_scrub = 0x1
  5329. // .. .. ==> 0XF80060F4[3:3] = 0x00000001U
  5330. // .. .. ==> MASK : 0x00000008U VAL : 0x00000008U
  5331. // .. ..
  5332. EMIT_MASKWRITE(0XF80060F4, 0x0000000FU ,0x00000008U),
  5333. // .. .. reg_phy_dif_on = 0x0
  5334. // .. .. ==> 0XF8006114[3:0] = 0x00000000U
  5335. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  5336. // .. .. reg_phy_dif_off = 0x0
  5337. // .. .. ==> 0XF8006114[7:4] = 0x00000000U
  5338. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  5339. // .. ..
  5340. EMIT_MASKWRITE(0XF8006114, 0x000000FFU ,0x00000000U),
  5341. // .. .. reg_phy_data_slice_in_use = 0x1
  5342. // .. .. ==> 0XF8006118[0:0] = 0x00000001U
  5343. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5344. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  5345. // .. .. ==> 0XF8006118[1:1] = 0x00000000U
  5346. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5347. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  5348. // .. .. ==> 0XF8006118[2:2] = 0x00000000U
  5349. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5350. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  5351. // .. .. ==> 0XF8006118[3:3] = 0x00000000U
  5352. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5353. // .. .. reg_phy_board_lpbk_tx = 0x0
  5354. // .. .. ==> 0XF8006118[4:4] = 0x00000000U
  5355. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5356. // .. .. reg_phy_board_lpbk_rx = 0x0
  5357. // .. .. ==> 0XF8006118[5:5] = 0x00000000U
  5358. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  5359. // .. .. reg_phy_bist_shift_dq = 0x0
  5360. // .. .. ==> 0XF8006118[14:6] = 0x00000000U
  5361. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  5362. // .. .. reg_phy_bist_err_clr = 0x0
  5363. // .. .. ==> 0XF8006118[23:15] = 0x00000000U
  5364. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  5365. // .. .. reg_phy_dq_offset = 0x40
  5366. // .. .. ==> 0XF8006118[30:24] = 0x00000040U
  5367. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  5368. // .. ..
  5369. EMIT_MASKWRITE(0XF8006118, 0x7FFFFFFFU ,0x40000001U),
  5370. // .. .. reg_phy_data_slice_in_use = 0x1
  5371. // .. .. ==> 0XF800611C[0:0] = 0x00000001U
  5372. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5373. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  5374. // .. .. ==> 0XF800611C[1:1] = 0x00000000U
  5375. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5376. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  5377. // .. .. ==> 0XF800611C[2:2] = 0x00000000U
  5378. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5379. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  5380. // .. .. ==> 0XF800611C[3:3] = 0x00000000U
  5381. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5382. // .. .. reg_phy_board_lpbk_tx = 0x0
  5383. // .. .. ==> 0XF800611C[4:4] = 0x00000000U
  5384. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5385. // .. .. reg_phy_board_lpbk_rx = 0x0
  5386. // .. .. ==> 0XF800611C[5:5] = 0x00000000U
  5387. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  5388. // .. .. reg_phy_bist_shift_dq = 0x0
  5389. // .. .. ==> 0XF800611C[14:6] = 0x00000000U
  5390. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  5391. // .. .. reg_phy_bist_err_clr = 0x0
  5392. // .. .. ==> 0XF800611C[23:15] = 0x00000000U
  5393. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  5394. // .. .. reg_phy_dq_offset = 0x40
  5395. // .. .. ==> 0XF800611C[30:24] = 0x00000040U
  5396. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  5397. // .. ..
  5398. EMIT_MASKWRITE(0XF800611C, 0x7FFFFFFFU ,0x40000001U),
  5399. // .. .. reg_phy_data_slice_in_use = 0x1
  5400. // .. .. ==> 0XF8006120[0:0] = 0x00000001U
  5401. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5402. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  5403. // .. .. ==> 0XF8006120[1:1] = 0x00000000U
  5404. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5405. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  5406. // .. .. ==> 0XF8006120[2:2] = 0x00000000U
  5407. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5408. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  5409. // .. .. ==> 0XF8006120[3:3] = 0x00000000U
  5410. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5411. // .. .. reg_phy_board_lpbk_tx = 0x0
  5412. // .. .. ==> 0XF8006120[4:4] = 0x00000000U
  5413. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5414. // .. .. reg_phy_board_lpbk_rx = 0x0
  5415. // .. .. ==> 0XF8006120[5:5] = 0x00000000U
  5416. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  5417. // .. .. reg_phy_bist_shift_dq = 0x0
  5418. // .. .. ==> 0XF8006120[14:6] = 0x00000000U
  5419. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  5420. // .. .. reg_phy_bist_err_clr = 0x0
  5421. // .. .. ==> 0XF8006120[23:15] = 0x00000000U
  5422. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  5423. // .. .. reg_phy_dq_offset = 0x40
  5424. // .. .. ==> 0XF8006120[30:24] = 0x00000040U
  5425. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  5426. // .. .. reg_phy_data_slice_in_use = 0x1
  5427. // .. .. ==> 0XF8006120[0:0] = 0x00000001U
  5428. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5429. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  5430. // .. .. ==> 0XF8006120[1:1] = 0x00000000U
  5431. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5432. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  5433. // .. .. ==> 0XF8006120[2:2] = 0x00000000U
  5434. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5435. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  5436. // .. .. ==> 0XF8006120[3:3] = 0x00000000U
  5437. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5438. // .. .. reg_phy_board_lpbk_tx = 0x0
  5439. // .. .. ==> 0XF8006120[4:4] = 0x00000000U
  5440. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5441. // .. .. reg_phy_board_lpbk_rx = 0x0
  5442. // .. .. ==> 0XF8006120[5:5] = 0x00000000U
  5443. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  5444. // .. .. reg_phy_bist_shift_dq = 0x0
  5445. // .. .. ==> 0XF8006120[14:6] = 0x00000000U
  5446. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  5447. // .. .. reg_phy_bist_err_clr = 0x0
  5448. // .. .. ==> 0XF8006120[23:15] = 0x00000000U
  5449. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  5450. // .. .. reg_phy_dq_offset = 0x40
  5451. // .. .. ==> 0XF8006120[30:24] = 0x00000040U
  5452. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  5453. // .. ..
  5454. EMIT_MASKWRITE(0XF8006120, 0x7FFFFFFFU ,0x40000001U),
  5455. // .. .. reg_phy_data_slice_in_use = 0x1
  5456. // .. .. ==> 0XF8006124[0:0] = 0x00000001U
  5457. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5458. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  5459. // .. .. ==> 0XF8006124[1:1] = 0x00000000U
  5460. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5461. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  5462. // .. .. ==> 0XF8006124[2:2] = 0x00000000U
  5463. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5464. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  5465. // .. .. ==> 0XF8006124[3:3] = 0x00000000U
  5466. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5467. // .. .. reg_phy_board_lpbk_tx = 0x0
  5468. // .. .. ==> 0XF8006124[4:4] = 0x00000000U
  5469. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5470. // .. .. reg_phy_board_lpbk_rx = 0x0
  5471. // .. .. ==> 0XF8006124[5:5] = 0x00000000U
  5472. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  5473. // .. .. reg_phy_bist_shift_dq = 0x0
  5474. // .. .. ==> 0XF8006124[14:6] = 0x00000000U
  5475. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  5476. // .. .. reg_phy_bist_err_clr = 0x0
  5477. // .. .. ==> 0XF8006124[23:15] = 0x00000000U
  5478. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  5479. // .. .. reg_phy_dq_offset = 0x40
  5480. // .. .. ==> 0XF8006124[30:24] = 0x00000040U
  5481. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  5482. // .. ..
  5483. EMIT_MASKWRITE(0XF8006124, 0x7FFFFFFFU ,0x40000001U),
  5484. // .. .. reg_phy_wrlvl_init_ratio = 0x1d
  5485. // .. .. ==> 0XF800612C[9:0] = 0x0000001DU
  5486. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000001DU
  5487. // .. .. reg_phy_gatelvl_init_ratio = 0xf2
  5488. // .. .. ==> 0XF800612C[19:10] = 0x000000F2U
  5489. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003C800U
  5490. // .. ..
  5491. EMIT_MASKWRITE(0XF800612C, 0x000FFFFFU ,0x0003C81DU),
  5492. // .. .. reg_phy_wrlvl_init_ratio = 0x12
  5493. // .. .. ==> 0XF8006130[9:0] = 0x00000012U
  5494. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000012U
  5495. // .. .. reg_phy_gatelvl_init_ratio = 0xd8
  5496. // .. .. ==> 0XF8006130[19:10] = 0x000000D8U
  5497. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00036000U
  5498. // .. ..
  5499. EMIT_MASKWRITE(0XF8006130, 0x000FFFFFU ,0x00036012U),
  5500. // .. .. reg_phy_wrlvl_init_ratio = 0xc
  5501. // .. .. ==> 0XF8006134[9:0] = 0x0000000CU
  5502. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000000CU
  5503. // .. .. reg_phy_gatelvl_init_ratio = 0xde
  5504. // .. .. ==> 0XF8006134[19:10] = 0x000000DEU
  5505. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00037800U
  5506. // .. ..
  5507. EMIT_MASKWRITE(0XF8006134, 0x000FFFFFU ,0x0003780CU),
  5508. // .. .. reg_phy_wrlvl_init_ratio = 0x21
  5509. // .. .. ==> 0XF8006138[9:0] = 0x00000021U
  5510. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000021U
  5511. // .. .. reg_phy_gatelvl_init_ratio = 0xee
  5512. // .. .. ==> 0XF8006138[19:10] = 0x000000EEU
  5513. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003B800U
  5514. // .. ..
  5515. EMIT_MASKWRITE(0XF8006138, 0x000FFFFFU ,0x0003B821U),
  5516. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  5517. // .. .. ==> 0XF8006140[9:0] = 0x00000035U
  5518. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  5519. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  5520. // .. .. ==> 0XF8006140[10:10] = 0x00000000U
  5521. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5522. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  5523. // .. .. ==> 0XF8006140[19:11] = 0x00000000U
  5524. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5525. // .. ..
  5526. EMIT_MASKWRITE(0XF8006140, 0x000FFFFFU ,0x00000035U),
  5527. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  5528. // .. .. ==> 0XF8006144[9:0] = 0x00000035U
  5529. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  5530. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  5531. // .. .. ==> 0XF8006144[10:10] = 0x00000000U
  5532. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5533. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  5534. // .. .. ==> 0XF8006144[19:11] = 0x00000000U
  5535. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5536. // .. ..
  5537. EMIT_MASKWRITE(0XF8006144, 0x000FFFFFU ,0x00000035U),
  5538. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  5539. // .. .. ==> 0XF8006148[9:0] = 0x00000035U
  5540. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  5541. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  5542. // .. .. ==> 0XF8006148[10:10] = 0x00000000U
  5543. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5544. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  5545. // .. .. ==> 0XF8006148[19:11] = 0x00000000U
  5546. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5547. // .. ..
  5548. EMIT_MASKWRITE(0XF8006148, 0x000FFFFFU ,0x00000035U),
  5549. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  5550. // .. .. ==> 0XF800614C[9:0] = 0x00000035U
  5551. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  5552. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  5553. // .. .. ==> 0XF800614C[10:10] = 0x00000000U
  5554. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5555. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  5556. // .. .. ==> 0XF800614C[19:11] = 0x00000000U
  5557. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5558. // .. ..
  5559. EMIT_MASKWRITE(0XF800614C, 0x000FFFFFU ,0x00000035U),
  5560. // .. .. reg_phy_wr_dqs_slave_ratio = 0x9d
  5561. // .. .. ==> 0XF8006154[9:0] = 0x0000009DU
  5562. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000009DU
  5563. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  5564. // .. .. ==> 0XF8006154[10:10] = 0x00000000U
  5565. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5566. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  5567. // .. .. ==> 0XF8006154[19:11] = 0x00000000U
  5568. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5569. // .. ..
  5570. EMIT_MASKWRITE(0XF8006154, 0x000FFFFFU ,0x0000009DU),
  5571. // .. .. reg_phy_wr_dqs_slave_ratio = 0x92
  5572. // .. .. ==> 0XF8006158[9:0] = 0x00000092U
  5573. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000092U
  5574. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  5575. // .. .. ==> 0XF8006158[10:10] = 0x00000000U
  5576. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5577. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  5578. // .. .. ==> 0XF8006158[19:11] = 0x00000000U
  5579. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5580. // .. ..
  5581. EMIT_MASKWRITE(0XF8006158, 0x000FFFFFU ,0x00000092U),
  5582. // .. .. reg_phy_wr_dqs_slave_ratio = 0x8c
  5583. // .. .. ==> 0XF800615C[9:0] = 0x0000008CU
  5584. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000008CU
  5585. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  5586. // .. .. ==> 0XF800615C[10:10] = 0x00000000U
  5587. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5588. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  5589. // .. .. ==> 0XF800615C[19:11] = 0x00000000U
  5590. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5591. // .. ..
  5592. EMIT_MASKWRITE(0XF800615C, 0x000FFFFFU ,0x0000008CU),
  5593. // .. .. reg_phy_wr_dqs_slave_ratio = 0xa1
  5594. // .. .. ==> 0XF8006160[9:0] = 0x000000A1U
  5595. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000A1U
  5596. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  5597. // .. .. ==> 0XF8006160[10:10] = 0x00000000U
  5598. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5599. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  5600. // .. .. ==> 0XF8006160[19:11] = 0x00000000U
  5601. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5602. // .. ..
  5603. EMIT_MASKWRITE(0XF8006160, 0x000FFFFFU ,0x000000A1U),
  5604. // .. .. reg_phy_fifo_we_slave_ratio = 0x147
  5605. // .. .. ==> 0XF8006168[10:0] = 0x00000147U
  5606. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000147U
  5607. // .. .. reg_phy_fifo_we_in_force = 0x0
  5608. // .. .. ==> 0XF8006168[11:11] = 0x00000000U
  5609. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5610. // .. .. reg_phy_fifo_we_in_delay = 0x0
  5611. // .. .. ==> 0XF8006168[20:12] = 0x00000000U
  5612. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  5613. // .. ..
  5614. EMIT_MASKWRITE(0XF8006168, 0x001FFFFFU ,0x00000147U),
  5615. // .. .. reg_phy_fifo_we_slave_ratio = 0x12d
  5616. // .. .. ==> 0XF800616C[10:0] = 0x0000012DU
  5617. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000012DU
  5618. // .. .. reg_phy_fifo_we_in_force = 0x0
  5619. // .. .. ==> 0XF800616C[11:11] = 0x00000000U
  5620. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5621. // .. .. reg_phy_fifo_we_in_delay = 0x0
  5622. // .. .. ==> 0XF800616C[20:12] = 0x00000000U
  5623. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  5624. // .. ..
  5625. EMIT_MASKWRITE(0XF800616C, 0x001FFFFFU ,0x0000012DU),
  5626. // .. .. reg_phy_fifo_we_slave_ratio = 0x133
  5627. // .. .. ==> 0XF8006170[10:0] = 0x00000133U
  5628. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000133U
  5629. // .. .. reg_phy_fifo_we_in_force = 0x0
  5630. // .. .. ==> 0XF8006170[11:11] = 0x00000000U
  5631. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5632. // .. .. reg_phy_fifo_we_in_delay = 0x0
  5633. // .. .. ==> 0XF8006170[20:12] = 0x00000000U
  5634. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  5635. // .. ..
  5636. EMIT_MASKWRITE(0XF8006170, 0x001FFFFFU ,0x00000133U),
  5637. // .. .. reg_phy_fifo_we_slave_ratio = 0x143
  5638. // .. .. ==> 0XF8006174[10:0] = 0x00000143U
  5639. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000143U
  5640. // .. .. reg_phy_fifo_we_in_force = 0x0
  5641. // .. .. ==> 0XF8006174[11:11] = 0x00000000U
  5642. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5643. // .. .. reg_phy_fifo_we_in_delay = 0x0
  5644. // .. .. ==> 0XF8006174[20:12] = 0x00000000U
  5645. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  5646. // .. ..
  5647. EMIT_MASKWRITE(0XF8006174, 0x001FFFFFU ,0x00000143U),
  5648. // .. .. reg_phy_wr_data_slave_ratio = 0xdd
  5649. // .. .. ==> 0XF800617C[9:0] = 0x000000DDU
  5650. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000DDU
  5651. // .. .. reg_phy_wr_data_slave_force = 0x0
  5652. // .. .. ==> 0XF800617C[10:10] = 0x00000000U
  5653. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5654. // .. .. reg_phy_wr_data_slave_delay = 0x0
  5655. // .. .. ==> 0XF800617C[19:11] = 0x00000000U
  5656. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5657. // .. ..
  5658. EMIT_MASKWRITE(0XF800617C, 0x000FFFFFU ,0x000000DDU),
  5659. // .. .. reg_phy_wr_data_slave_ratio = 0xd2
  5660. // .. .. ==> 0XF8006180[9:0] = 0x000000D2U
  5661. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000D2U
  5662. // .. .. reg_phy_wr_data_slave_force = 0x0
  5663. // .. .. ==> 0XF8006180[10:10] = 0x00000000U
  5664. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5665. // .. .. reg_phy_wr_data_slave_delay = 0x0
  5666. // .. .. ==> 0XF8006180[19:11] = 0x00000000U
  5667. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5668. // .. ..
  5669. EMIT_MASKWRITE(0XF8006180, 0x000FFFFFU ,0x000000D2U),
  5670. // .. .. reg_phy_wr_data_slave_ratio = 0xcc
  5671. // .. .. ==> 0XF8006184[9:0] = 0x000000CCU
  5672. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000CCU
  5673. // .. .. reg_phy_wr_data_slave_force = 0x0
  5674. // .. .. ==> 0XF8006184[10:10] = 0x00000000U
  5675. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5676. // .. .. reg_phy_wr_data_slave_delay = 0x0
  5677. // .. .. ==> 0XF8006184[19:11] = 0x00000000U
  5678. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5679. // .. ..
  5680. EMIT_MASKWRITE(0XF8006184, 0x000FFFFFU ,0x000000CCU),
  5681. // .. .. reg_phy_wr_data_slave_ratio = 0xe1
  5682. // .. .. ==> 0XF8006188[9:0] = 0x000000E1U
  5683. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000E1U
  5684. // .. .. reg_phy_wr_data_slave_force = 0x0
  5685. // .. .. ==> 0XF8006188[10:10] = 0x00000000U
  5686. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5687. // .. .. reg_phy_wr_data_slave_delay = 0x0
  5688. // .. .. ==> 0XF8006188[19:11] = 0x00000000U
  5689. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5690. // .. ..
  5691. EMIT_MASKWRITE(0XF8006188, 0x000FFFFFU ,0x000000E1U),
  5692. // .. .. reg_phy_loopback = 0x0
  5693. // .. .. ==> 0XF8006190[0:0] = 0x00000000U
  5694. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5695. // .. .. reg_phy_bl2 = 0x0
  5696. // .. .. ==> 0XF8006190[1:1] = 0x00000000U
  5697. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5698. // .. .. reg_phy_at_spd_atpg = 0x0
  5699. // .. .. ==> 0XF8006190[2:2] = 0x00000000U
  5700. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5701. // .. .. reg_phy_bist_enable = 0x0
  5702. // .. .. ==> 0XF8006190[3:3] = 0x00000000U
  5703. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5704. // .. .. reg_phy_bist_force_err = 0x0
  5705. // .. .. ==> 0XF8006190[4:4] = 0x00000000U
  5706. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5707. // .. .. reg_phy_bist_mode = 0x0
  5708. // .. .. ==> 0XF8006190[6:5] = 0x00000000U
  5709. // .. .. ==> MASK : 0x00000060U VAL : 0x00000000U
  5710. // .. .. reg_phy_invert_clkout = 0x1
  5711. // .. .. ==> 0XF8006190[7:7] = 0x00000001U
  5712. // .. .. ==> MASK : 0x00000080U VAL : 0x00000080U
  5713. // .. .. reg_phy_all_dq_mpr_rd_resp = 0x0
  5714. // .. .. ==> 0XF8006190[8:8] = 0x00000000U
  5715. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  5716. // .. .. reg_phy_sel_logic = 0x0
  5717. // .. .. ==> 0XF8006190[9:9] = 0x00000000U
  5718. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  5719. // .. .. reg_phy_ctrl_slave_ratio = 0x100
  5720. // .. .. ==> 0XF8006190[19:10] = 0x00000100U
  5721. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00040000U
  5722. // .. .. reg_phy_ctrl_slave_force = 0x0
  5723. // .. .. ==> 0XF8006190[20:20] = 0x00000000U
  5724. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  5725. // .. .. reg_phy_ctrl_slave_delay = 0x0
  5726. // .. .. ==> 0XF8006190[27:21] = 0x00000000U
  5727. // .. .. ==> MASK : 0x0FE00000U VAL : 0x00000000U
  5728. // .. .. reg_phy_use_rank0_delays = 0x1
  5729. // .. .. ==> 0XF8006190[28:28] = 0x00000001U
  5730. // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  5731. // .. .. reg_phy_lpddr = 0x0
  5732. // .. .. ==> 0XF8006190[29:29] = 0x00000000U
  5733. // .. .. ==> MASK : 0x20000000U VAL : 0x00000000U
  5734. // .. .. reg_phy_cmd_latency = 0x0
  5735. // .. .. ==> 0XF8006190[30:30] = 0x00000000U
  5736. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  5737. // .. .. reg_phy_int_lpbk = 0x0
  5738. // .. .. ==> 0XF8006190[31:31] = 0x00000000U
  5739. // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
  5740. // .. ..
  5741. EMIT_MASKWRITE(0XF8006190, 0xFFFFFFFFU ,0x10040080U),
  5742. // .. .. reg_phy_wr_rl_delay = 0x2
  5743. // .. .. ==> 0XF8006194[4:0] = 0x00000002U
  5744. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000002U
  5745. // .. .. reg_phy_rd_rl_delay = 0x4
  5746. // .. .. ==> 0XF8006194[9:5] = 0x00000004U
  5747. // .. .. ==> MASK : 0x000003E0U VAL : 0x00000080U
  5748. // .. .. reg_phy_dll_lock_diff = 0xf
  5749. // .. .. ==> 0XF8006194[13:10] = 0x0000000FU
  5750. // .. .. ==> MASK : 0x00003C00U VAL : 0x00003C00U
  5751. // .. .. reg_phy_use_wr_level = 0x1
  5752. // .. .. ==> 0XF8006194[14:14] = 0x00000001U
  5753. // .. .. ==> MASK : 0x00004000U VAL : 0x00004000U
  5754. // .. .. reg_phy_use_rd_dqs_gate_level = 0x1
  5755. // .. .. ==> 0XF8006194[15:15] = 0x00000001U
  5756. // .. .. ==> MASK : 0x00008000U VAL : 0x00008000U
  5757. // .. .. reg_phy_use_rd_data_eye_level = 0x1
  5758. // .. .. ==> 0XF8006194[16:16] = 0x00000001U
  5759. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  5760. // .. .. reg_phy_dis_calib_rst = 0x0
  5761. // .. .. ==> 0XF8006194[17:17] = 0x00000000U
  5762. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5763. // .. .. reg_phy_ctrl_slave_delay = 0x0
  5764. // .. .. ==> 0XF8006194[19:18] = 0x00000000U
  5765. // .. .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  5766. // .. ..
  5767. EMIT_MASKWRITE(0XF8006194, 0x000FFFFFU ,0x0001FC82U),
  5768. // .. .. reg_arb_page_addr_mask = 0x0
  5769. // .. .. ==> 0XF8006204[31:0] = 0x00000000U
  5770. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  5771. // .. ..
  5772. EMIT_MASKWRITE(0XF8006204, 0xFFFFFFFFU ,0x00000000U),
  5773. // .. .. reg_arb_pri_wr_portn = 0x3ff
  5774. // .. .. ==> 0XF8006208[9:0] = 0x000003FFU
  5775. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5776. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  5777. // .. .. ==> 0XF8006208[16:16] = 0x00000000U
  5778. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5779. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  5780. // .. .. ==> 0XF8006208[17:17] = 0x00000000U
  5781. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5782. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  5783. // .. .. ==> 0XF8006208[18:18] = 0x00000000U
  5784. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5785. // .. .. reg_arb_dis_rmw_portn = 0x1
  5786. // .. .. ==> 0XF8006208[19:19] = 0x00000001U
  5787. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  5788. // .. ..
  5789. EMIT_MASKWRITE(0XF8006208, 0x000F03FFU ,0x000803FFU),
  5790. // .. .. reg_arb_pri_wr_portn = 0x3ff
  5791. // .. .. ==> 0XF800620C[9:0] = 0x000003FFU
  5792. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5793. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  5794. // .. .. ==> 0XF800620C[16:16] = 0x00000000U
  5795. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5796. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  5797. // .. .. ==> 0XF800620C[17:17] = 0x00000000U
  5798. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5799. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  5800. // .. .. ==> 0XF800620C[18:18] = 0x00000000U
  5801. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5802. // .. .. reg_arb_dis_rmw_portn = 0x1
  5803. // .. .. ==> 0XF800620C[19:19] = 0x00000001U
  5804. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  5805. // .. ..
  5806. EMIT_MASKWRITE(0XF800620C, 0x000F03FFU ,0x000803FFU),
  5807. // .. .. reg_arb_pri_wr_portn = 0x3ff
  5808. // .. .. ==> 0XF8006210[9:0] = 0x000003FFU
  5809. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5810. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  5811. // .. .. ==> 0XF8006210[16:16] = 0x00000000U
  5812. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5813. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  5814. // .. .. ==> 0XF8006210[17:17] = 0x00000000U
  5815. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5816. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  5817. // .. .. ==> 0XF8006210[18:18] = 0x00000000U
  5818. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5819. // .. .. reg_arb_dis_rmw_portn = 0x1
  5820. // .. .. ==> 0XF8006210[19:19] = 0x00000001U
  5821. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  5822. // .. ..
  5823. EMIT_MASKWRITE(0XF8006210, 0x000F03FFU ,0x000803FFU),
  5824. // .. .. reg_arb_pri_wr_portn = 0x3ff
  5825. // .. .. ==> 0XF8006214[9:0] = 0x000003FFU
  5826. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5827. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  5828. // .. .. ==> 0XF8006214[16:16] = 0x00000000U
  5829. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5830. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  5831. // .. .. ==> 0XF8006214[17:17] = 0x00000000U
  5832. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5833. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  5834. // .. .. ==> 0XF8006214[18:18] = 0x00000000U
  5835. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5836. // .. .. reg_arb_dis_rmw_portn = 0x1
  5837. // .. .. ==> 0XF8006214[19:19] = 0x00000001U
  5838. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  5839. // .. ..
  5840. EMIT_MASKWRITE(0XF8006214, 0x000F03FFU ,0x000803FFU),
  5841. // .. .. reg_arb_pri_rd_portn = 0x3ff
  5842. // .. .. ==> 0XF8006218[9:0] = 0x000003FFU
  5843. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5844. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  5845. // .. .. ==> 0XF8006218[16:16] = 0x00000000U
  5846. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5847. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  5848. // .. .. ==> 0XF8006218[17:17] = 0x00000000U
  5849. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5850. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  5851. // .. .. ==> 0XF8006218[18:18] = 0x00000000U
  5852. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5853. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  5854. // .. .. ==> 0XF8006218[19:19] = 0x00000000U
  5855. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  5856. // .. ..
  5857. EMIT_MASKWRITE(0XF8006218, 0x000F03FFU ,0x000003FFU),
  5858. // .. .. reg_arb_pri_rd_portn = 0x3ff
  5859. // .. .. ==> 0XF800621C[9:0] = 0x000003FFU
  5860. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5861. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  5862. // .. .. ==> 0XF800621C[16:16] = 0x00000000U
  5863. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5864. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  5865. // .. .. ==> 0XF800621C[17:17] = 0x00000000U
  5866. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5867. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  5868. // .. .. ==> 0XF800621C[18:18] = 0x00000000U
  5869. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5870. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  5871. // .. .. ==> 0XF800621C[19:19] = 0x00000000U
  5872. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  5873. // .. ..
  5874. EMIT_MASKWRITE(0XF800621C, 0x000F03FFU ,0x000003FFU),
  5875. // .. .. reg_arb_pri_rd_portn = 0x3ff
  5876. // .. .. ==> 0XF8006220[9:0] = 0x000003FFU
  5877. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5878. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  5879. // .. .. ==> 0XF8006220[16:16] = 0x00000000U
  5880. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5881. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  5882. // .. .. ==> 0XF8006220[17:17] = 0x00000000U
  5883. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5884. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  5885. // .. .. ==> 0XF8006220[18:18] = 0x00000000U
  5886. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5887. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  5888. // .. .. ==> 0XF8006220[19:19] = 0x00000000U
  5889. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  5890. // .. ..
  5891. EMIT_MASKWRITE(0XF8006220, 0x000F03FFU ,0x000003FFU),
  5892. // .. .. reg_arb_pri_rd_portn = 0x3ff
  5893. // .. .. ==> 0XF8006224[9:0] = 0x000003FFU
  5894. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5895. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  5896. // .. .. ==> 0XF8006224[16:16] = 0x00000000U
  5897. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5898. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  5899. // .. .. ==> 0XF8006224[17:17] = 0x00000000U
  5900. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5901. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  5902. // .. .. ==> 0XF8006224[18:18] = 0x00000000U
  5903. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5904. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  5905. // .. .. ==> 0XF8006224[19:19] = 0x00000000U
  5906. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  5907. // .. ..
  5908. EMIT_MASKWRITE(0XF8006224, 0x000F03FFU ,0x000003FFU),
  5909. // .. .. reg_ddrc_lpddr2 = 0x0
  5910. // .. .. ==> 0XF80062A8[0:0] = 0x00000000U
  5911. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5912. // .. .. reg_ddrc_per_bank_refresh = 0x0
  5913. // .. .. ==> 0XF80062A8[1:1] = 0x00000000U
  5914. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5915. // .. .. reg_ddrc_derate_enable = 0x0
  5916. // .. .. ==> 0XF80062A8[2:2] = 0x00000000U
  5917. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5918. // .. .. reg_ddrc_mr4_margin = 0x0
  5919. // .. .. ==> 0XF80062A8[11:4] = 0x00000000U
  5920. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000000U
  5921. // .. ..
  5922. EMIT_MASKWRITE(0XF80062A8, 0x00000FF7U ,0x00000000U),
  5923. // .. .. reg_ddrc_mr4_read_interval = 0x0
  5924. // .. .. ==> 0XF80062AC[31:0] = 0x00000000U
  5925. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  5926. // .. ..
  5927. EMIT_MASKWRITE(0XF80062AC, 0xFFFFFFFFU ,0x00000000U),
  5928. // .. .. reg_ddrc_min_stable_clock_x1 = 0x5
  5929. // .. .. ==> 0XF80062B0[3:0] = 0x00000005U
  5930. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000005U
  5931. // .. .. reg_ddrc_idle_after_reset_x32 = 0x12
  5932. // .. .. ==> 0XF80062B0[11:4] = 0x00000012U
  5933. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000120U
  5934. // .. .. reg_ddrc_t_mrw = 0x5
  5935. // .. .. ==> 0XF80062B0[21:12] = 0x00000005U
  5936. // .. .. ==> MASK : 0x003FF000U VAL : 0x00005000U
  5937. // .. ..
  5938. EMIT_MASKWRITE(0XF80062B0, 0x003FFFFFU ,0x00005125U),
  5939. // .. .. reg_ddrc_max_auto_init_x1024 = 0xa8
  5940. // .. .. ==> 0XF80062B4[7:0] = 0x000000A8U
  5941. // .. .. ==> MASK : 0x000000FFU VAL : 0x000000A8U
  5942. // .. .. reg_ddrc_dev_zqinit_x32 = 0x12
  5943. // .. .. ==> 0XF80062B4[17:8] = 0x00000012U
  5944. // .. .. ==> MASK : 0x0003FF00U VAL : 0x00001200U
  5945. // .. ..
  5946. EMIT_MASKWRITE(0XF80062B4, 0x0003FFFFU ,0x000012A8U),
  5947. // .. .. START: POLL ON DCI STATUS
  5948. // .. .. DONE = 1
  5949. // .. .. ==> 0XF8000B74[13:13] = 0x00000001U
  5950. // .. .. ==> MASK : 0x00002000U VAL : 0x00002000U
  5951. // .. ..
  5952. EMIT_MASKPOLL(0XF8000B74, 0x00002000U),
  5953. // .. .. FINISH: POLL ON DCI STATUS
  5954. // .. .. START: UNLOCK DDR
  5955. // .. .. reg_ddrc_soft_rstb = 0x1
  5956. // .. .. ==> 0XF8006000[0:0] = 0x00000001U
  5957. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5958. // .. .. reg_ddrc_powerdown_en = 0x0
  5959. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  5960. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5961. // .. .. reg_ddrc_data_bus_width = 0x0
  5962. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  5963. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  5964. // .. .. reg_ddrc_burst8_refresh = 0x0
  5965. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  5966. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  5967. // .. .. reg_ddrc_rdwr_idle_gap = 1
  5968. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  5969. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  5970. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  5971. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  5972. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  5973. // .. .. reg_ddrc_dis_act_bypass = 0x0
  5974. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  5975. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  5976. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  5977. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  5978. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5979. // .. ..
  5980. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000081U),
  5981. // .. .. FINISH: UNLOCK DDR
  5982. // .. .. START: CHECK DDR STATUS
  5983. // .. .. ddrc_reg_operating_mode = 1
  5984. // .. .. ==> 0XF8006054[2:0] = 0x00000001U
  5985. // .. .. ==> MASK : 0x00000007U VAL : 0x00000001U
  5986. // .. ..
  5987. EMIT_MASKPOLL(0XF8006054, 0x00000007U),
  5988. // .. .. FINISH: CHECK DDR STATUS
  5989. // .. FINISH: DDR INITIALIZATION
  5990. // FINISH: top
  5991. //
  5992. EMIT_EXIT(),
  5993. //
  5994. };
  5995. unsigned long ps7_mio_init_data_2_0[] = {
  5996. // START: top
  5997. // .. START: SLCR SETTINGS
  5998. // .. UNLOCK_KEY = 0XDF0D
  5999. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  6000. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  6001. // ..
  6002. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  6003. // .. FINISH: SLCR SETTINGS
  6004. // .. START: OCM REMAPPING
  6005. // .. VREF_EN = 0x1
  6006. // .. ==> 0XF8000B00[0:0] = 0x00000001U
  6007. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6008. // .. VREF_PULLUP_EN = 0x0
  6009. // .. ==> 0XF8000B00[1:1] = 0x00000000U
  6010. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  6011. // .. CLK_PULLUP_EN = 0x0
  6012. // .. ==> 0XF8000B00[8:8] = 0x00000000U
  6013. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6014. // .. SRSTN_PULLUP_EN = 0x0
  6015. // .. ==> 0XF8000B00[9:9] = 0x00000000U
  6016. // .. ==> MASK : 0x00000200U VAL : 0x00000000U
  6017. // ..
  6018. EMIT_MASKWRITE(0XF8000B00, 0x00000303U ,0x00000001U),
  6019. // .. FINISH: OCM REMAPPING
  6020. // .. START: DDRIOB SETTINGS
  6021. // .. INP_POWER = 0x0
  6022. // .. ==> 0XF8000B40[0:0] = 0x00000000U
  6023. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6024. // .. INP_TYPE = 0x0
  6025. // .. ==> 0XF8000B40[2:1] = 0x00000000U
  6026. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  6027. // .. DCI_UPDATE = 0x0
  6028. // .. ==> 0XF8000B40[3:3] = 0x00000000U
  6029. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6030. // .. TERM_EN = 0x0
  6031. // .. ==> 0XF8000B40[4:4] = 0x00000000U
  6032. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  6033. // .. DCR_TYPE = 0x0
  6034. // .. ==> 0XF8000B40[6:5] = 0x00000000U
  6035. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  6036. // .. IBUF_DISABLE_MODE = 0x0
  6037. // .. ==> 0XF8000B40[7:7] = 0x00000000U
  6038. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6039. // .. TERM_DISABLE_MODE = 0x0
  6040. // .. ==> 0XF8000B40[8:8] = 0x00000000U
  6041. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6042. // .. OUTPUT_EN = 0x3
  6043. // .. ==> 0XF8000B40[10:9] = 0x00000003U
  6044. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6045. // .. PULLUP_EN = 0x0
  6046. // .. ==> 0XF8000B40[11:11] = 0x00000000U
  6047. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6048. // ..
  6049. EMIT_MASKWRITE(0XF8000B40, 0x00000FFFU ,0x00000600U),
  6050. // .. INP_POWER = 0x0
  6051. // .. ==> 0XF8000B44[0:0] = 0x00000000U
  6052. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6053. // .. INP_TYPE = 0x0
  6054. // .. ==> 0XF8000B44[2:1] = 0x00000000U
  6055. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  6056. // .. DCI_UPDATE = 0x0
  6057. // .. ==> 0XF8000B44[3:3] = 0x00000000U
  6058. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6059. // .. TERM_EN = 0x0
  6060. // .. ==> 0XF8000B44[4:4] = 0x00000000U
  6061. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  6062. // .. DCR_TYPE = 0x0
  6063. // .. ==> 0XF8000B44[6:5] = 0x00000000U
  6064. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  6065. // .. IBUF_DISABLE_MODE = 0x0
  6066. // .. ==> 0XF8000B44[7:7] = 0x00000000U
  6067. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6068. // .. TERM_DISABLE_MODE = 0x0
  6069. // .. ==> 0XF8000B44[8:8] = 0x00000000U
  6070. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6071. // .. OUTPUT_EN = 0x3
  6072. // .. ==> 0XF8000B44[10:9] = 0x00000003U
  6073. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6074. // .. PULLUP_EN = 0x0
  6075. // .. ==> 0XF8000B44[11:11] = 0x00000000U
  6076. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6077. // ..
  6078. EMIT_MASKWRITE(0XF8000B44, 0x00000FFFU ,0x00000600U),
  6079. // .. INP_POWER = 0x0
  6080. // .. ==> 0XF8000B48[0:0] = 0x00000000U
  6081. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6082. // .. INP_TYPE = 0x1
  6083. // .. ==> 0XF8000B48[2:1] = 0x00000001U
  6084. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  6085. // .. DCI_UPDATE = 0x0
  6086. // .. ==> 0XF8000B48[3:3] = 0x00000000U
  6087. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6088. // .. TERM_EN = 0x1
  6089. // .. ==> 0XF8000B48[4:4] = 0x00000001U
  6090. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  6091. // .. DCR_TYPE = 0x3
  6092. // .. ==> 0XF8000B48[6:5] = 0x00000003U
  6093. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  6094. // .. IBUF_DISABLE_MODE = 0
  6095. // .. ==> 0XF8000B48[7:7] = 0x00000000U
  6096. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6097. // .. TERM_DISABLE_MODE = 0
  6098. // .. ==> 0XF8000B48[8:8] = 0x00000000U
  6099. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6100. // .. OUTPUT_EN = 0x3
  6101. // .. ==> 0XF8000B48[10:9] = 0x00000003U
  6102. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6103. // .. PULLUP_EN = 0x0
  6104. // .. ==> 0XF8000B48[11:11] = 0x00000000U
  6105. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6106. // ..
  6107. EMIT_MASKWRITE(0XF8000B48, 0x00000FFFU ,0x00000672U),
  6108. // .. INP_POWER = 0x0
  6109. // .. ==> 0XF8000B4C[0:0] = 0x00000000U
  6110. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6111. // .. INP_TYPE = 0x1
  6112. // .. ==> 0XF8000B4C[2:1] = 0x00000001U
  6113. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  6114. // .. DCI_UPDATE = 0x0
  6115. // .. ==> 0XF8000B4C[3:3] = 0x00000000U
  6116. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6117. // .. TERM_EN = 0x1
  6118. // .. ==> 0XF8000B4C[4:4] = 0x00000001U
  6119. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  6120. // .. DCR_TYPE = 0x3
  6121. // .. ==> 0XF8000B4C[6:5] = 0x00000003U
  6122. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  6123. // .. IBUF_DISABLE_MODE = 0
  6124. // .. ==> 0XF8000B4C[7:7] = 0x00000000U
  6125. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6126. // .. TERM_DISABLE_MODE = 0
  6127. // .. ==> 0XF8000B4C[8:8] = 0x00000000U
  6128. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6129. // .. OUTPUT_EN = 0x3
  6130. // .. ==> 0XF8000B4C[10:9] = 0x00000003U
  6131. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6132. // .. PULLUP_EN = 0x0
  6133. // .. ==> 0XF8000B4C[11:11] = 0x00000000U
  6134. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6135. // ..
  6136. EMIT_MASKWRITE(0XF8000B4C, 0x00000FFFU ,0x00000672U),
  6137. // .. INP_POWER = 0x0
  6138. // .. ==> 0XF8000B50[0:0] = 0x00000000U
  6139. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6140. // .. INP_TYPE = 0x2
  6141. // .. ==> 0XF8000B50[2:1] = 0x00000002U
  6142. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  6143. // .. DCI_UPDATE = 0x0
  6144. // .. ==> 0XF8000B50[3:3] = 0x00000000U
  6145. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6146. // .. TERM_EN = 0x1
  6147. // .. ==> 0XF8000B50[4:4] = 0x00000001U
  6148. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  6149. // .. DCR_TYPE = 0x3
  6150. // .. ==> 0XF8000B50[6:5] = 0x00000003U
  6151. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  6152. // .. IBUF_DISABLE_MODE = 0
  6153. // .. ==> 0XF8000B50[7:7] = 0x00000000U
  6154. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6155. // .. TERM_DISABLE_MODE = 0
  6156. // .. ==> 0XF8000B50[8:8] = 0x00000000U
  6157. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6158. // .. OUTPUT_EN = 0x3
  6159. // .. ==> 0XF8000B50[10:9] = 0x00000003U
  6160. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6161. // .. PULLUP_EN = 0x0
  6162. // .. ==> 0XF8000B50[11:11] = 0x00000000U
  6163. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6164. // ..
  6165. EMIT_MASKWRITE(0XF8000B50, 0x00000FFFU ,0x00000674U),
  6166. // .. INP_POWER = 0x0
  6167. // .. ==> 0XF8000B54[0:0] = 0x00000000U
  6168. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6169. // .. INP_TYPE = 0x2
  6170. // .. ==> 0XF8000B54[2:1] = 0x00000002U
  6171. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  6172. // .. DCI_UPDATE = 0x0
  6173. // .. ==> 0XF8000B54[3:3] = 0x00000000U
  6174. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6175. // .. TERM_EN = 0x1
  6176. // .. ==> 0XF8000B54[4:4] = 0x00000001U
  6177. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  6178. // .. DCR_TYPE = 0x3
  6179. // .. ==> 0XF8000B54[6:5] = 0x00000003U
  6180. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  6181. // .. IBUF_DISABLE_MODE = 0
  6182. // .. ==> 0XF8000B54[7:7] = 0x00000000U
  6183. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6184. // .. TERM_DISABLE_MODE = 0
  6185. // .. ==> 0XF8000B54[8:8] = 0x00000000U
  6186. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6187. // .. OUTPUT_EN = 0x3
  6188. // .. ==> 0XF8000B54[10:9] = 0x00000003U
  6189. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6190. // .. PULLUP_EN = 0x0
  6191. // .. ==> 0XF8000B54[11:11] = 0x00000000U
  6192. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6193. // ..
  6194. EMIT_MASKWRITE(0XF8000B54, 0x00000FFFU ,0x00000674U),
  6195. // .. INP_POWER = 0x0
  6196. // .. ==> 0XF8000B58[0:0] = 0x00000000U
  6197. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6198. // .. INP_TYPE = 0x0
  6199. // .. ==> 0XF8000B58[2:1] = 0x00000000U
  6200. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  6201. // .. DCI_UPDATE = 0x0
  6202. // .. ==> 0XF8000B58[3:3] = 0x00000000U
  6203. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6204. // .. TERM_EN = 0x0
  6205. // .. ==> 0XF8000B58[4:4] = 0x00000000U
  6206. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  6207. // .. DCR_TYPE = 0x0
  6208. // .. ==> 0XF8000B58[6:5] = 0x00000000U
  6209. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  6210. // .. IBUF_DISABLE_MODE = 0x0
  6211. // .. ==> 0XF8000B58[7:7] = 0x00000000U
  6212. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6213. // .. TERM_DISABLE_MODE = 0x0
  6214. // .. ==> 0XF8000B58[8:8] = 0x00000000U
  6215. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6216. // .. OUTPUT_EN = 0x3
  6217. // .. ==> 0XF8000B58[10:9] = 0x00000003U
  6218. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6219. // .. PULLUP_EN = 0x0
  6220. // .. ==> 0XF8000B58[11:11] = 0x00000000U
  6221. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6222. // ..
  6223. EMIT_MASKWRITE(0XF8000B58, 0x00000FFFU ,0x00000600U),
  6224. // .. DRIVE_P = 0x1c
  6225. // .. ==> 0XF8000B5C[6:0] = 0x0000001CU
  6226. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  6227. // .. DRIVE_N = 0xc
  6228. // .. ==> 0XF8000B5C[13:7] = 0x0000000CU
  6229. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  6230. // .. SLEW_P = 0x3
  6231. // .. ==> 0XF8000B5C[18:14] = 0x00000003U
  6232. // .. ==> MASK : 0x0007C000U VAL : 0x0000C000U
  6233. // .. SLEW_N = 0x3
  6234. // .. ==> 0XF8000B5C[23:19] = 0x00000003U
  6235. // .. ==> MASK : 0x00F80000U VAL : 0x00180000U
  6236. // .. GTL = 0x0
  6237. // .. ==> 0XF8000B5C[26:24] = 0x00000000U
  6238. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  6239. // .. RTERM = 0x0
  6240. // .. ==> 0XF8000B5C[31:27] = 0x00000000U
  6241. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  6242. // ..
  6243. EMIT_MASKWRITE(0XF8000B5C, 0xFFFFFFFFU ,0x0018C61CU),
  6244. // .. DRIVE_P = 0x1c
  6245. // .. ==> 0XF8000B60[6:0] = 0x0000001CU
  6246. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  6247. // .. DRIVE_N = 0xc
  6248. // .. ==> 0XF8000B60[13:7] = 0x0000000CU
  6249. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  6250. // .. SLEW_P = 0x6
  6251. // .. ==> 0XF8000B60[18:14] = 0x00000006U
  6252. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  6253. // .. SLEW_N = 0x1f
  6254. // .. ==> 0XF8000B60[23:19] = 0x0000001FU
  6255. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  6256. // .. GTL = 0x0
  6257. // .. ==> 0XF8000B60[26:24] = 0x00000000U
  6258. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  6259. // .. RTERM = 0x0
  6260. // .. ==> 0XF8000B60[31:27] = 0x00000000U
  6261. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  6262. // ..
  6263. EMIT_MASKWRITE(0XF8000B60, 0xFFFFFFFFU ,0x00F9861CU),
  6264. // .. DRIVE_P = 0x1c
  6265. // .. ==> 0XF8000B64[6:0] = 0x0000001CU
  6266. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  6267. // .. DRIVE_N = 0xc
  6268. // .. ==> 0XF8000B64[13:7] = 0x0000000CU
  6269. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  6270. // .. SLEW_P = 0x6
  6271. // .. ==> 0XF8000B64[18:14] = 0x00000006U
  6272. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  6273. // .. SLEW_N = 0x1f
  6274. // .. ==> 0XF8000B64[23:19] = 0x0000001FU
  6275. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  6276. // .. GTL = 0x0
  6277. // .. ==> 0XF8000B64[26:24] = 0x00000000U
  6278. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  6279. // .. RTERM = 0x0
  6280. // .. ==> 0XF8000B64[31:27] = 0x00000000U
  6281. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  6282. // ..
  6283. EMIT_MASKWRITE(0XF8000B64, 0xFFFFFFFFU ,0x00F9861CU),
  6284. // .. DRIVE_P = 0x1c
  6285. // .. ==> 0XF8000B68[6:0] = 0x0000001CU
  6286. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  6287. // .. DRIVE_N = 0xc
  6288. // .. ==> 0XF8000B68[13:7] = 0x0000000CU
  6289. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  6290. // .. SLEW_P = 0x6
  6291. // .. ==> 0XF8000B68[18:14] = 0x00000006U
  6292. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  6293. // .. SLEW_N = 0x1f
  6294. // .. ==> 0XF8000B68[23:19] = 0x0000001FU
  6295. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  6296. // .. GTL = 0x0
  6297. // .. ==> 0XF8000B68[26:24] = 0x00000000U
  6298. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  6299. // .. RTERM = 0x0
  6300. // .. ==> 0XF8000B68[31:27] = 0x00000000U
  6301. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  6302. // ..
  6303. EMIT_MASKWRITE(0XF8000B68, 0xFFFFFFFFU ,0x00F9861CU),
  6304. // .. VREF_INT_EN = 0x1
  6305. // .. ==> 0XF8000B6C[0:0] = 0x00000001U
  6306. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6307. // .. VREF_SEL = 0x4
  6308. // .. ==> 0XF8000B6C[4:1] = 0x00000004U
  6309. // .. ==> MASK : 0x0000001EU VAL : 0x00000008U
  6310. // .. VREF_EXT_EN = 0x0
  6311. // .. ==> 0XF8000B6C[6:5] = 0x00000000U
  6312. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  6313. // .. VREF_PULLUP_EN = 0x0
  6314. // .. ==> 0XF8000B6C[8:7] = 0x00000000U
  6315. // .. ==> MASK : 0x00000180U VAL : 0x00000000U
  6316. // .. REFIO_EN = 0x1
  6317. // .. ==> 0XF8000B6C[9:9] = 0x00000001U
  6318. // .. ==> MASK : 0x00000200U VAL : 0x00000200U
  6319. // .. REFIO_TEST = 0x3
  6320. // .. ==> 0XF8000B6C[11:10] = 0x00000003U
  6321. // .. ==> MASK : 0x00000C00U VAL : 0x00000C00U
  6322. // .. REFIO_PULLUP_EN = 0x0
  6323. // .. ==> 0XF8000B6C[12:12] = 0x00000000U
  6324. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6325. // .. DRST_B_PULLUP_EN = 0x0
  6326. // .. ==> 0XF8000B6C[13:13] = 0x00000000U
  6327. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6328. // .. CKE_PULLUP_EN = 0x0
  6329. // .. ==> 0XF8000B6C[14:14] = 0x00000000U
  6330. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  6331. // ..
  6332. EMIT_MASKWRITE(0XF8000B6C, 0x00007FFFU ,0x00000E09U),
  6333. // .. .. START: ASSERT RESET
  6334. // .. .. RESET = 1
  6335. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  6336. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6337. // .. .. VRN_OUT = 0x1
  6338. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  6339. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  6340. // .. ..
  6341. EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000021U),
  6342. // .. .. FINISH: ASSERT RESET
  6343. // .. .. START: DEASSERT RESET
  6344. // .. .. RESET = 0
  6345. // .. .. ==> 0XF8000B70[0:0] = 0x00000000U
  6346. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6347. // .. .. VRN_OUT = 0x1
  6348. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  6349. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  6350. // .. ..
  6351. EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000020U),
  6352. // .. .. FINISH: DEASSERT RESET
  6353. // .. .. RESET = 0x1
  6354. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  6355. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6356. // .. .. ENABLE = 0x1
  6357. // .. .. ==> 0XF8000B70[1:1] = 0x00000001U
  6358. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6359. // .. .. VRP_TRI = 0x0
  6360. // .. .. ==> 0XF8000B70[2:2] = 0x00000000U
  6361. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6362. // .. .. VRN_TRI = 0x0
  6363. // .. .. ==> 0XF8000B70[3:3] = 0x00000000U
  6364. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6365. // .. .. VRP_OUT = 0x0
  6366. // .. .. ==> 0XF8000B70[4:4] = 0x00000000U
  6367. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  6368. // .. .. VRN_OUT = 0x1
  6369. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  6370. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  6371. // .. .. NREF_OPT1 = 0x0
  6372. // .. .. ==> 0XF8000B70[7:6] = 0x00000000U
  6373. // .. .. ==> MASK : 0x000000C0U VAL : 0x00000000U
  6374. // .. .. NREF_OPT2 = 0x0
  6375. // .. .. ==> 0XF8000B70[10:8] = 0x00000000U
  6376. // .. .. ==> MASK : 0x00000700U VAL : 0x00000000U
  6377. // .. .. NREF_OPT4 = 0x1
  6378. // .. .. ==> 0XF8000B70[13:11] = 0x00000001U
  6379. // .. .. ==> MASK : 0x00003800U VAL : 0x00000800U
  6380. // .. .. PREF_OPT1 = 0x0
  6381. // .. .. ==> 0XF8000B70[16:14] = 0x00000000U
  6382. // .. .. ==> MASK : 0x0001C000U VAL : 0x00000000U
  6383. // .. .. PREF_OPT2 = 0x0
  6384. // .. .. ==> 0XF8000B70[19:17] = 0x00000000U
  6385. // .. .. ==> MASK : 0x000E0000U VAL : 0x00000000U
  6386. // .. .. UPDATE_CONTROL = 0x0
  6387. // .. .. ==> 0XF8000B70[20:20] = 0x00000000U
  6388. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  6389. // .. .. INIT_COMPLETE = 0x0
  6390. // .. .. ==> 0XF8000B70[21:21] = 0x00000000U
  6391. // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
  6392. // .. .. TST_CLK = 0x0
  6393. // .. .. ==> 0XF8000B70[22:22] = 0x00000000U
  6394. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  6395. // .. .. TST_HLN = 0x0
  6396. // .. .. ==> 0XF8000B70[23:23] = 0x00000000U
  6397. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  6398. // .. .. TST_HLP = 0x0
  6399. // .. .. ==> 0XF8000B70[24:24] = 0x00000000U
  6400. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  6401. // .. .. TST_RST = 0x0
  6402. // .. .. ==> 0XF8000B70[25:25] = 0x00000000U
  6403. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  6404. // .. .. INT_DCI_EN = 0x0
  6405. // .. .. ==> 0XF8000B70[26:26] = 0x00000000U
  6406. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  6407. // .. ..
  6408. EMIT_MASKWRITE(0XF8000B70, 0x07FFFFFFU ,0x00000823U),
  6409. // .. FINISH: DDRIOB SETTINGS
  6410. // .. START: MIO PROGRAMMING
  6411. // .. TRI_ENABLE = 1
  6412. // .. ==> 0XF8000700[0:0] = 0x00000001U
  6413. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6414. // .. Speed = 0
  6415. // .. ==> 0XF8000700[8:8] = 0x00000000U
  6416. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6417. // .. IO_Type = 1
  6418. // .. ==> 0XF8000700[11:9] = 0x00000001U
  6419. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6420. // .. PULLUP = 1
  6421. // .. ==> 0XF8000700[12:12] = 0x00000001U
  6422. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6423. // .. DisableRcvr = 0
  6424. // .. ==> 0XF8000700[13:13] = 0x00000000U
  6425. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6426. // ..
  6427. EMIT_MASKWRITE(0XF8000700, 0x00003F01U ,0x00001201U),
  6428. // .. TRI_ENABLE = 0
  6429. // .. ==> 0XF8000704[0:0] = 0x00000000U
  6430. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6431. // .. L0_SEL = 1
  6432. // .. ==> 0XF8000704[1:1] = 0x00000001U
  6433. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6434. // .. L1_SEL = 0
  6435. // .. ==> 0XF8000704[2:2] = 0x00000000U
  6436. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6437. // .. L2_SEL = 0
  6438. // .. ==> 0XF8000704[4:3] = 0x00000000U
  6439. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6440. // .. L3_SEL = 0
  6441. // .. ==> 0XF8000704[7:5] = 0x00000000U
  6442. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6443. // .. Speed = 0
  6444. // .. ==> 0XF8000704[8:8] = 0x00000000U
  6445. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6446. // .. IO_Type = 1
  6447. // .. ==> 0XF8000704[11:9] = 0x00000001U
  6448. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6449. // .. PULLUP = 1
  6450. // .. ==> 0XF8000704[12:12] = 0x00000001U
  6451. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6452. // .. DisableRcvr = 0
  6453. // .. ==> 0XF8000704[13:13] = 0x00000000U
  6454. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6455. // ..
  6456. EMIT_MASKWRITE(0XF8000704, 0x00003FFFU ,0x00001202U),
  6457. // .. TRI_ENABLE = 0
  6458. // .. ==> 0XF8000708[0:0] = 0x00000000U
  6459. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6460. // .. L0_SEL = 1
  6461. // .. ==> 0XF8000708[1:1] = 0x00000001U
  6462. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6463. // .. L1_SEL = 0
  6464. // .. ==> 0XF8000708[2:2] = 0x00000000U
  6465. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6466. // .. L2_SEL = 0
  6467. // .. ==> 0XF8000708[4:3] = 0x00000000U
  6468. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6469. // .. L3_SEL = 0
  6470. // .. ==> 0XF8000708[7:5] = 0x00000000U
  6471. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6472. // .. Speed = 0
  6473. // .. ==> 0XF8000708[8:8] = 0x00000000U
  6474. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6475. // .. IO_Type = 1
  6476. // .. ==> 0XF8000708[11:9] = 0x00000001U
  6477. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6478. // .. PULLUP = 0
  6479. // .. ==> 0XF8000708[12:12] = 0x00000000U
  6480. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6481. // .. DisableRcvr = 0
  6482. // .. ==> 0XF8000708[13:13] = 0x00000000U
  6483. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6484. // ..
  6485. EMIT_MASKWRITE(0XF8000708, 0x00003FFFU ,0x00000202U),
  6486. // .. TRI_ENABLE = 0
  6487. // .. ==> 0XF800070C[0:0] = 0x00000000U
  6488. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6489. // .. L0_SEL = 1
  6490. // .. ==> 0XF800070C[1:1] = 0x00000001U
  6491. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6492. // .. L1_SEL = 0
  6493. // .. ==> 0XF800070C[2:2] = 0x00000000U
  6494. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6495. // .. L2_SEL = 0
  6496. // .. ==> 0XF800070C[4:3] = 0x00000000U
  6497. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6498. // .. L3_SEL = 0
  6499. // .. ==> 0XF800070C[7:5] = 0x00000000U
  6500. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6501. // .. Speed = 0
  6502. // .. ==> 0XF800070C[8:8] = 0x00000000U
  6503. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6504. // .. IO_Type = 1
  6505. // .. ==> 0XF800070C[11:9] = 0x00000001U
  6506. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6507. // .. PULLUP = 0
  6508. // .. ==> 0XF800070C[12:12] = 0x00000000U
  6509. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6510. // .. DisableRcvr = 0
  6511. // .. ==> 0XF800070C[13:13] = 0x00000000U
  6512. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6513. // ..
  6514. EMIT_MASKWRITE(0XF800070C, 0x00003FFFU ,0x00000202U),
  6515. // .. TRI_ENABLE = 0
  6516. // .. ==> 0XF8000710[0:0] = 0x00000000U
  6517. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6518. // .. L0_SEL = 1
  6519. // .. ==> 0XF8000710[1:1] = 0x00000001U
  6520. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6521. // .. L1_SEL = 0
  6522. // .. ==> 0XF8000710[2:2] = 0x00000000U
  6523. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6524. // .. L2_SEL = 0
  6525. // .. ==> 0XF8000710[4:3] = 0x00000000U
  6526. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6527. // .. L3_SEL = 0
  6528. // .. ==> 0XF8000710[7:5] = 0x00000000U
  6529. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6530. // .. Speed = 0
  6531. // .. ==> 0XF8000710[8:8] = 0x00000000U
  6532. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6533. // .. IO_Type = 1
  6534. // .. ==> 0XF8000710[11:9] = 0x00000001U
  6535. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6536. // .. PULLUP = 0
  6537. // .. ==> 0XF8000710[12:12] = 0x00000000U
  6538. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6539. // .. DisableRcvr = 0
  6540. // .. ==> 0XF8000710[13:13] = 0x00000000U
  6541. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6542. // ..
  6543. EMIT_MASKWRITE(0XF8000710, 0x00003FFFU ,0x00000202U),
  6544. // .. TRI_ENABLE = 0
  6545. // .. ==> 0XF8000714[0:0] = 0x00000000U
  6546. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6547. // .. L0_SEL = 1
  6548. // .. ==> 0XF8000714[1:1] = 0x00000001U
  6549. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6550. // .. L1_SEL = 0
  6551. // .. ==> 0XF8000714[2:2] = 0x00000000U
  6552. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6553. // .. L2_SEL = 0
  6554. // .. ==> 0XF8000714[4:3] = 0x00000000U
  6555. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6556. // .. L3_SEL = 0
  6557. // .. ==> 0XF8000714[7:5] = 0x00000000U
  6558. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6559. // .. Speed = 0
  6560. // .. ==> 0XF8000714[8:8] = 0x00000000U
  6561. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6562. // .. IO_Type = 1
  6563. // .. ==> 0XF8000714[11:9] = 0x00000001U
  6564. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6565. // .. PULLUP = 0
  6566. // .. ==> 0XF8000714[12:12] = 0x00000000U
  6567. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6568. // .. DisableRcvr = 0
  6569. // .. ==> 0XF8000714[13:13] = 0x00000000U
  6570. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6571. // ..
  6572. EMIT_MASKWRITE(0XF8000714, 0x00003FFFU ,0x00000202U),
  6573. // .. TRI_ENABLE = 0
  6574. // .. ==> 0XF8000718[0:0] = 0x00000000U
  6575. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6576. // .. L0_SEL = 1
  6577. // .. ==> 0XF8000718[1:1] = 0x00000001U
  6578. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6579. // .. L1_SEL = 0
  6580. // .. ==> 0XF8000718[2:2] = 0x00000000U
  6581. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6582. // .. L2_SEL = 0
  6583. // .. ==> 0XF8000718[4:3] = 0x00000000U
  6584. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6585. // .. L3_SEL = 0
  6586. // .. ==> 0XF8000718[7:5] = 0x00000000U
  6587. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6588. // .. Speed = 0
  6589. // .. ==> 0XF8000718[8:8] = 0x00000000U
  6590. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6591. // .. IO_Type = 1
  6592. // .. ==> 0XF8000718[11:9] = 0x00000001U
  6593. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6594. // .. PULLUP = 0
  6595. // .. ==> 0XF8000718[12:12] = 0x00000000U
  6596. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6597. // .. DisableRcvr = 0
  6598. // .. ==> 0XF8000718[13:13] = 0x00000000U
  6599. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6600. // ..
  6601. EMIT_MASKWRITE(0XF8000718, 0x00003FFFU ,0x00000202U),
  6602. // .. TRI_ENABLE = 0
  6603. // .. ==> 0XF800071C[0:0] = 0x00000000U
  6604. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6605. // .. L0_SEL = 0
  6606. // .. ==> 0XF800071C[1:1] = 0x00000000U
  6607. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  6608. // .. L1_SEL = 0
  6609. // .. ==> 0XF800071C[2:2] = 0x00000000U
  6610. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6611. // .. L2_SEL = 0
  6612. // .. ==> 0XF800071C[4:3] = 0x00000000U
  6613. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6614. // .. L3_SEL = 0
  6615. // .. ==> 0XF800071C[7:5] = 0x00000000U
  6616. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6617. // .. Speed = 0
  6618. // .. ==> 0XF800071C[8:8] = 0x00000000U
  6619. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6620. // .. IO_Type = 1
  6621. // .. ==> 0XF800071C[11:9] = 0x00000001U
  6622. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6623. // .. PULLUP = 0
  6624. // .. ==> 0XF800071C[12:12] = 0x00000000U
  6625. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6626. // .. DisableRcvr = 0
  6627. // .. ==> 0XF800071C[13:13] = 0x00000000U
  6628. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6629. // ..
  6630. EMIT_MASKWRITE(0XF800071C, 0x00003FFFU ,0x00000200U),
  6631. // .. TRI_ENABLE = 0
  6632. // .. ==> 0XF8000720[0:0] = 0x00000000U
  6633. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6634. // .. L0_SEL = 1
  6635. // .. ==> 0XF8000720[1:1] = 0x00000001U
  6636. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6637. // .. L1_SEL = 0
  6638. // .. ==> 0XF8000720[2:2] = 0x00000000U
  6639. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6640. // .. L2_SEL = 0
  6641. // .. ==> 0XF8000720[4:3] = 0x00000000U
  6642. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6643. // .. L3_SEL = 0
  6644. // .. ==> 0XF8000720[7:5] = 0x00000000U
  6645. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6646. // .. Speed = 0
  6647. // .. ==> 0XF8000720[8:8] = 0x00000000U
  6648. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6649. // .. IO_Type = 1
  6650. // .. ==> 0XF8000720[11:9] = 0x00000001U
  6651. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6652. // .. PULLUP = 0
  6653. // .. ==> 0XF8000720[12:12] = 0x00000000U
  6654. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6655. // .. DisableRcvr = 0
  6656. // .. ==> 0XF8000720[13:13] = 0x00000000U
  6657. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6658. // ..
  6659. EMIT_MASKWRITE(0XF8000720, 0x00003FFFU ,0x00000202U),
  6660. // .. TRI_ENABLE = 0
  6661. // .. ==> 0XF8000724[0:0] = 0x00000000U
  6662. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6663. // .. L0_SEL = 0
  6664. // .. ==> 0XF8000724[1:1] = 0x00000000U
  6665. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  6666. // .. L1_SEL = 0
  6667. // .. ==> 0XF8000724[2:2] = 0x00000000U
  6668. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6669. // .. L2_SEL = 0
  6670. // .. ==> 0XF8000724[4:3] = 0x00000000U
  6671. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6672. // .. L3_SEL = 0
  6673. // .. ==> 0XF8000724[7:5] = 0x00000000U
  6674. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6675. // .. Speed = 0
  6676. // .. ==> 0XF8000724[8:8] = 0x00000000U
  6677. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6678. // .. IO_Type = 1
  6679. // .. ==> 0XF8000724[11:9] = 0x00000001U
  6680. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6681. // .. PULLUP = 1
  6682. // .. ==> 0XF8000724[12:12] = 0x00000001U
  6683. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6684. // .. DisableRcvr = 0
  6685. // .. ==> 0XF8000724[13:13] = 0x00000000U
  6686. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6687. // ..
  6688. EMIT_MASKWRITE(0XF8000724, 0x00003FFFU ,0x00001200U),
  6689. // .. TRI_ENABLE = 0
  6690. // .. ==> 0XF8000728[0:0] = 0x00000000U
  6691. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6692. // .. L0_SEL = 0
  6693. // .. ==> 0XF8000728[1:1] = 0x00000000U
  6694. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  6695. // .. L1_SEL = 0
  6696. // .. ==> 0XF8000728[2:2] = 0x00000000U
  6697. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6698. // .. L2_SEL = 0
  6699. // .. ==> 0XF8000728[4:3] = 0x00000000U
  6700. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6701. // .. L3_SEL = 0
  6702. // .. ==> 0XF8000728[7:5] = 0x00000000U
  6703. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6704. // .. Speed = 0
  6705. // .. ==> 0XF8000728[8:8] = 0x00000000U
  6706. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6707. // .. IO_Type = 1
  6708. // .. ==> 0XF8000728[11:9] = 0x00000001U
  6709. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6710. // .. PULLUP = 1
  6711. // .. ==> 0XF8000728[12:12] = 0x00000001U
  6712. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6713. // .. DisableRcvr = 0
  6714. // .. ==> 0XF8000728[13:13] = 0x00000000U
  6715. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6716. // ..
  6717. EMIT_MASKWRITE(0XF8000728, 0x00003FFFU ,0x00001200U),
  6718. // .. TRI_ENABLE = 0
  6719. // .. ==> 0XF800072C[0:0] = 0x00000000U
  6720. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6721. // .. L0_SEL = 0
  6722. // .. ==> 0XF800072C[1:1] = 0x00000000U
  6723. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  6724. // .. L1_SEL = 0
  6725. // .. ==> 0XF800072C[2:2] = 0x00000000U
  6726. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6727. // .. L2_SEL = 0
  6728. // .. ==> 0XF800072C[4:3] = 0x00000000U
  6729. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6730. // .. L3_SEL = 0
  6731. // .. ==> 0XF800072C[7:5] = 0x00000000U
  6732. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6733. // .. Speed = 0
  6734. // .. ==> 0XF800072C[8:8] = 0x00000000U
  6735. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6736. // .. IO_Type = 1
  6737. // .. ==> 0XF800072C[11:9] = 0x00000001U
  6738. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6739. // .. PULLUP = 1
  6740. // .. ==> 0XF800072C[12:12] = 0x00000001U
  6741. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6742. // .. DisableRcvr = 0
  6743. // .. ==> 0XF800072C[13:13] = 0x00000000U
  6744. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6745. // ..
  6746. EMIT_MASKWRITE(0XF800072C, 0x00003FFFU ,0x00001200U),
  6747. // .. TRI_ENABLE = 0
  6748. // .. ==> 0XF8000730[0:0] = 0x00000000U
  6749. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6750. // .. L0_SEL = 0
  6751. // .. ==> 0XF8000730[1:1] = 0x00000000U
  6752. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  6753. // .. L1_SEL = 0
  6754. // .. ==> 0XF8000730[2:2] = 0x00000000U
  6755. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6756. // .. L2_SEL = 0
  6757. // .. ==> 0XF8000730[4:3] = 0x00000000U
  6758. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6759. // .. L3_SEL = 0
  6760. // .. ==> 0XF8000730[7:5] = 0x00000000U
  6761. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6762. // .. Speed = 0
  6763. // .. ==> 0XF8000730[8:8] = 0x00000000U
  6764. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6765. // .. IO_Type = 1
  6766. // .. ==> 0XF8000730[11:9] = 0x00000001U
  6767. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6768. // .. PULLUP = 1
  6769. // .. ==> 0XF8000730[12:12] = 0x00000001U
  6770. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6771. // .. DisableRcvr = 0
  6772. // .. ==> 0XF8000730[13:13] = 0x00000000U
  6773. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6774. // ..
  6775. EMIT_MASKWRITE(0XF8000730, 0x00003FFFU ,0x00001200U),
  6776. // .. TRI_ENABLE = 0
  6777. // .. ==> 0XF8000734[0:0] = 0x00000000U
  6778. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6779. // .. L0_SEL = 0
  6780. // .. ==> 0XF8000734[1:1] = 0x00000000U
  6781. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  6782. // .. L1_SEL = 0
  6783. // .. ==> 0XF8000734[2:2] = 0x00000000U
  6784. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6785. // .. L2_SEL = 0
  6786. // .. ==> 0XF8000734[4:3] = 0x00000000U
  6787. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6788. // .. L3_SEL = 0
  6789. // .. ==> 0XF8000734[7:5] = 0x00000000U
  6790. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6791. // .. Speed = 0
  6792. // .. ==> 0XF8000734[8:8] = 0x00000000U
  6793. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6794. // .. IO_Type = 1
  6795. // .. ==> 0XF8000734[11:9] = 0x00000001U
  6796. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6797. // .. PULLUP = 1
  6798. // .. ==> 0XF8000734[12:12] = 0x00000001U
  6799. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6800. // .. DisableRcvr = 0
  6801. // .. ==> 0XF8000734[13:13] = 0x00000000U
  6802. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6803. // ..
  6804. EMIT_MASKWRITE(0XF8000734, 0x00003FFFU ,0x00001200U),
  6805. // .. TRI_ENABLE = 0
  6806. // .. ==> 0XF8000738[0:0] = 0x00000000U
  6807. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6808. // .. L0_SEL = 0
  6809. // .. ==> 0XF8000738[1:1] = 0x00000000U
  6810. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  6811. // .. L1_SEL = 0
  6812. // .. ==> 0XF8000738[2:2] = 0x00000000U
  6813. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6814. // .. L2_SEL = 0
  6815. // .. ==> 0XF8000738[4:3] = 0x00000000U
  6816. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6817. // .. L3_SEL = 0
  6818. // .. ==> 0XF8000738[7:5] = 0x00000000U
  6819. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6820. // .. Speed = 0
  6821. // .. ==> 0XF8000738[8:8] = 0x00000000U
  6822. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6823. // .. IO_Type = 1
  6824. // .. ==> 0XF8000738[11:9] = 0x00000001U
  6825. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6826. // .. PULLUP = 1
  6827. // .. ==> 0XF8000738[12:12] = 0x00000001U
  6828. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6829. // .. DisableRcvr = 0
  6830. // .. ==> 0XF8000738[13:13] = 0x00000000U
  6831. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6832. // ..
  6833. EMIT_MASKWRITE(0XF8000738, 0x00003FFFU ,0x00001200U),
  6834. // .. TRI_ENABLE = 1
  6835. // .. ==> 0XF800073C[0:0] = 0x00000001U
  6836. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6837. // .. Speed = 0
  6838. // .. ==> 0XF800073C[8:8] = 0x00000000U
  6839. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6840. // .. IO_Type = 1
  6841. // .. ==> 0XF800073C[11:9] = 0x00000001U
  6842. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6843. // .. PULLUP = 1
  6844. // .. ==> 0XF800073C[12:12] = 0x00000001U
  6845. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6846. // .. DisableRcvr = 0
  6847. // .. ==> 0XF800073C[13:13] = 0x00000000U
  6848. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6849. // ..
  6850. EMIT_MASKWRITE(0XF800073C, 0x00003F01U ,0x00001201U),
  6851. // .. TRI_ENABLE = 0
  6852. // .. ==> 0XF8000740[0:0] = 0x00000000U
  6853. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6854. // .. L0_SEL = 1
  6855. // .. ==> 0XF8000740[1:1] = 0x00000001U
  6856. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6857. // .. L1_SEL = 0
  6858. // .. ==> 0XF8000740[2:2] = 0x00000000U
  6859. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6860. // .. L2_SEL = 0
  6861. // .. ==> 0XF8000740[4:3] = 0x00000000U
  6862. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6863. // .. L3_SEL = 0
  6864. // .. ==> 0XF8000740[7:5] = 0x00000000U
  6865. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6866. // .. Speed = 0
  6867. // .. ==> 0XF8000740[8:8] = 0x00000000U
  6868. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6869. // .. IO_Type = 4
  6870. // .. ==> 0XF8000740[11:9] = 0x00000004U
  6871. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6872. // .. PULLUP = 0
  6873. // .. ==> 0XF8000740[12:12] = 0x00000000U
  6874. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6875. // .. DisableRcvr = 1
  6876. // .. ==> 0XF8000740[13:13] = 0x00000001U
  6877. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6878. // ..
  6879. EMIT_MASKWRITE(0XF8000740, 0x00003FFFU ,0x00002802U),
  6880. // .. TRI_ENABLE = 0
  6881. // .. ==> 0XF8000744[0:0] = 0x00000000U
  6882. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6883. // .. L0_SEL = 1
  6884. // .. ==> 0XF8000744[1:1] = 0x00000001U
  6885. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6886. // .. L1_SEL = 0
  6887. // .. ==> 0XF8000744[2:2] = 0x00000000U
  6888. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6889. // .. L2_SEL = 0
  6890. // .. ==> 0XF8000744[4:3] = 0x00000000U
  6891. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6892. // .. L3_SEL = 0
  6893. // .. ==> 0XF8000744[7:5] = 0x00000000U
  6894. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6895. // .. Speed = 0
  6896. // .. ==> 0XF8000744[8:8] = 0x00000000U
  6897. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6898. // .. IO_Type = 4
  6899. // .. ==> 0XF8000744[11:9] = 0x00000004U
  6900. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6901. // .. PULLUP = 0
  6902. // .. ==> 0XF8000744[12:12] = 0x00000000U
  6903. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6904. // .. DisableRcvr = 1
  6905. // .. ==> 0XF8000744[13:13] = 0x00000001U
  6906. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6907. // ..
  6908. EMIT_MASKWRITE(0XF8000744, 0x00003FFFU ,0x00002802U),
  6909. // .. TRI_ENABLE = 0
  6910. // .. ==> 0XF8000748[0:0] = 0x00000000U
  6911. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6912. // .. L0_SEL = 1
  6913. // .. ==> 0XF8000748[1:1] = 0x00000001U
  6914. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6915. // .. L1_SEL = 0
  6916. // .. ==> 0XF8000748[2:2] = 0x00000000U
  6917. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6918. // .. L2_SEL = 0
  6919. // .. ==> 0XF8000748[4:3] = 0x00000000U
  6920. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6921. // .. L3_SEL = 0
  6922. // .. ==> 0XF8000748[7:5] = 0x00000000U
  6923. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6924. // .. Speed = 0
  6925. // .. ==> 0XF8000748[8:8] = 0x00000000U
  6926. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6927. // .. IO_Type = 4
  6928. // .. ==> 0XF8000748[11:9] = 0x00000004U
  6929. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6930. // .. PULLUP = 0
  6931. // .. ==> 0XF8000748[12:12] = 0x00000000U
  6932. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6933. // .. DisableRcvr = 1
  6934. // .. ==> 0XF8000748[13:13] = 0x00000001U
  6935. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6936. // ..
  6937. EMIT_MASKWRITE(0XF8000748, 0x00003FFFU ,0x00002802U),
  6938. // .. TRI_ENABLE = 0
  6939. // .. ==> 0XF800074C[0:0] = 0x00000000U
  6940. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6941. // .. L0_SEL = 1
  6942. // .. ==> 0XF800074C[1:1] = 0x00000001U
  6943. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6944. // .. L1_SEL = 0
  6945. // .. ==> 0XF800074C[2:2] = 0x00000000U
  6946. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6947. // .. L2_SEL = 0
  6948. // .. ==> 0XF800074C[4:3] = 0x00000000U
  6949. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6950. // .. L3_SEL = 0
  6951. // .. ==> 0XF800074C[7:5] = 0x00000000U
  6952. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6953. // .. Speed = 0
  6954. // .. ==> 0XF800074C[8:8] = 0x00000000U
  6955. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6956. // .. IO_Type = 4
  6957. // .. ==> 0XF800074C[11:9] = 0x00000004U
  6958. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6959. // .. PULLUP = 0
  6960. // .. ==> 0XF800074C[12:12] = 0x00000000U
  6961. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6962. // .. DisableRcvr = 1
  6963. // .. ==> 0XF800074C[13:13] = 0x00000001U
  6964. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6965. // ..
  6966. EMIT_MASKWRITE(0XF800074C, 0x00003FFFU ,0x00002802U),
  6967. // .. TRI_ENABLE = 0
  6968. // .. ==> 0XF8000750[0:0] = 0x00000000U
  6969. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6970. // .. L0_SEL = 1
  6971. // .. ==> 0XF8000750[1:1] = 0x00000001U
  6972. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6973. // .. L1_SEL = 0
  6974. // .. ==> 0XF8000750[2:2] = 0x00000000U
  6975. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6976. // .. L2_SEL = 0
  6977. // .. ==> 0XF8000750[4:3] = 0x00000000U
  6978. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6979. // .. L3_SEL = 0
  6980. // .. ==> 0XF8000750[7:5] = 0x00000000U
  6981. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6982. // .. Speed = 0
  6983. // .. ==> 0XF8000750[8:8] = 0x00000000U
  6984. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6985. // .. IO_Type = 4
  6986. // .. ==> 0XF8000750[11:9] = 0x00000004U
  6987. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6988. // .. PULLUP = 0
  6989. // .. ==> 0XF8000750[12:12] = 0x00000000U
  6990. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6991. // .. DisableRcvr = 1
  6992. // .. ==> 0XF8000750[13:13] = 0x00000001U
  6993. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6994. // ..
  6995. EMIT_MASKWRITE(0XF8000750, 0x00003FFFU ,0x00002802U),
  6996. // .. TRI_ENABLE = 0
  6997. // .. ==> 0XF8000754[0:0] = 0x00000000U
  6998. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6999. // .. L0_SEL = 1
  7000. // .. ==> 0XF8000754[1:1] = 0x00000001U
  7001. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  7002. // .. L1_SEL = 0
  7003. // .. ==> 0XF8000754[2:2] = 0x00000000U
  7004. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7005. // .. L2_SEL = 0
  7006. // .. ==> 0XF8000754[4:3] = 0x00000000U
  7007. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7008. // .. L3_SEL = 0
  7009. // .. ==> 0XF8000754[7:5] = 0x00000000U
  7010. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7011. // .. Speed = 0
  7012. // .. ==> 0XF8000754[8:8] = 0x00000000U
  7013. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7014. // .. IO_Type = 4
  7015. // .. ==> 0XF8000754[11:9] = 0x00000004U
  7016. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  7017. // .. PULLUP = 0
  7018. // .. ==> 0XF8000754[12:12] = 0x00000000U
  7019. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7020. // .. DisableRcvr = 1
  7021. // .. ==> 0XF8000754[13:13] = 0x00000001U
  7022. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  7023. // ..
  7024. EMIT_MASKWRITE(0XF8000754, 0x00003FFFU ,0x00002802U),
  7025. // .. TRI_ENABLE = 1
  7026. // .. ==> 0XF8000758[0:0] = 0x00000001U
  7027. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7028. // .. L0_SEL = 1
  7029. // .. ==> 0XF8000758[1:1] = 0x00000001U
  7030. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  7031. // .. L1_SEL = 0
  7032. // .. ==> 0XF8000758[2:2] = 0x00000000U
  7033. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7034. // .. L2_SEL = 0
  7035. // .. ==> 0XF8000758[4:3] = 0x00000000U
  7036. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7037. // .. L3_SEL = 0
  7038. // .. ==> 0XF8000758[7:5] = 0x00000000U
  7039. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7040. // .. Speed = 0
  7041. // .. ==> 0XF8000758[8:8] = 0x00000000U
  7042. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7043. // .. IO_Type = 4
  7044. // .. ==> 0XF8000758[11:9] = 0x00000004U
  7045. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  7046. // .. PULLUP = 0
  7047. // .. ==> 0XF8000758[12:12] = 0x00000000U
  7048. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7049. // .. DisableRcvr = 0
  7050. // .. ==> 0XF8000758[13:13] = 0x00000000U
  7051. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7052. // ..
  7053. EMIT_MASKWRITE(0XF8000758, 0x00003FFFU ,0x00000803U),
  7054. // .. TRI_ENABLE = 1
  7055. // .. ==> 0XF800075C[0:0] = 0x00000001U
  7056. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7057. // .. L0_SEL = 1
  7058. // .. ==> 0XF800075C[1:1] = 0x00000001U
  7059. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  7060. // .. L1_SEL = 0
  7061. // .. ==> 0XF800075C[2:2] = 0x00000000U
  7062. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7063. // .. L2_SEL = 0
  7064. // .. ==> 0XF800075C[4:3] = 0x00000000U
  7065. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7066. // .. L3_SEL = 0
  7067. // .. ==> 0XF800075C[7:5] = 0x00000000U
  7068. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7069. // .. Speed = 0
  7070. // .. ==> 0XF800075C[8:8] = 0x00000000U
  7071. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7072. // .. IO_Type = 4
  7073. // .. ==> 0XF800075C[11:9] = 0x00000004U
  7074. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  7075. // .. PULLUP = 0
  7076. // .. ==> 0XF800075C[12:12] = 0x00000000U
  7077. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7078. // .. DisableRcvr = 0
  7079. // .. ==> 0XF800075C[13:13] = 0x00000000U
  7080. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7081. // ..
  7082. EMIT_MASKWRITE(0XF800075C, 0x00003FFFU ,0x00000803U),
  7083. // .. TRI_ENABLE = 1
  7084. // .. ==> 0XF8000760[0:0] = 0x00000001U
  7085. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7086. // .. L0_SEL = 1
  7087. // .. ==> 0XF8000760[1:1] = 0x00000001U
  7088. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  7089. // .. L1_SEL = 0
  7090. // .. ==> 0XF8000760[2:2] = 0x00000000U
  7091. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7092. // .. L2_SEL = 0
  7093. // .. ==> 0XF8000760[4:3] = 0x00000000U
  7094. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7095. // .. L3_SEL = 0
  7096. // .. ==> 0XF8000760[7:5] = 0x00000000U
  7097. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7098. // .. Speed = 0
  7099. // .. ==> 0XF8000760[8:8] = 0x00000000U
  7100. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7101. // .. IO_Type = 4
  7102. // .. ==> 0XF8000760[11:9] = 0x00000004U
  7103. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  7104. // .. PULLUP = 0
  7105. // .. ==> 0XF8000760[12:12] = 0x00000000U
  7106. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7107. // .. DisableRcvr = 0
  7108. // .. ==> 0XF8000760[13:13] = 0x00000000U
  7109. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7110. // ..
  7111. EMIT_MASKWRITE(0XF8000760, 0x00003FFFU ,0x00000803U),
  7112. // .. TRI_ENABLE = 1
  7113. // .. ==> 0XF8000764[0:0] = 0x00000001U
  7114. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7115. // .. L0_SEL = 1
  7116. // .. ==> 0XF8000764[1:1] = 0x00000001U
  7117. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  7118. // .. L1_SEL = 0
  7119. // .. ==> 0XF8000764[2:2] = 0x00000000U
  7120. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7121. // .. L2_SEL = 0
  7122. // .. ==> 0XF8000764[4:3] = 0x00000000U
  7123. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7124. // .. L3_SEL = 0
  7125. // .. ==> 0XF8000764[7:5] = 0x00000000U
  7126. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7127. // .. Speed = 0
  7128. // .. ==> 0XF8000764[8:8] = 0x00000000U
  7129. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7130. // .. IO_Type = 4
  7131. // .. ==> 0XF8000764[11:9] = 0x00000004U
  7132. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  7133. // .. PULLUP = 0
  7134. // .. ==> 0XF8000764[12:12] = 0x00000000U
  7135. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7136. // .. DisableRcvr = 0
  7137. // .. ==> 0XF8000764[13:13] = 0x00000000U
  7138. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7139. // ..
  7140. EMIT_MASKWRITE(0XF8000764, 0x00003FFFU ,0x00000803U),
  7141. // .. TRI_ENABLE = 1
  7142. // .. ==> 0XF8000768[0:0] = 0x00000001U
  7143. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7144. // .. L0_SEL = 1
  7145. // .. ==> 0XF8000768[1:1] = 0x00000001U
  7146. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  7147. // .. L1_SEL = 0
  7148. // .. ==> 0XF8000768[2:2] = 0x00000000U
  7149. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7150. // .. L2_SEL = 0
  7151. // .. ==> 0XF8000768[4:3] = 0x00000000U
  7152. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7153. // .. L3_SEL = 0
  7154. // .. ==> 0XF8000768[7:5] = 0x00000000U
  7155. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7156. // .. Speed = 0
  7157. // .. ==> 0XF8000768[8:8] = 0x00000000U
  7158. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7159. // .. IO_Type = 4
  7160. // .. ==> 0XF8000768[11:9] = 0x00000004U
  7161. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  7162. // .. PULLUP = 0
  7163. // .. ==> 0XF8000768[12:12] = 0x00000000U
  7164. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7165. // .. DisableRcvr = 0
  7166. // .. ==> 0XF8000768[13:13] = 0x00000000U
  7167. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7168. // ..
  7169. EMIT_MASKWRITE(0XF8000768, 0x00003FFFU ,0x00000803U),
  7170. // .. TRI_ENABLE = 1
  7171. // .. ==> 0XF800076C[0:0] = 0x00000001U
  7172. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7173. // .. L0_SEL = 1
  7174. // .. ==> 0XF800076C[1:1] = 0x00000001U
  7175. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  7176. // .. L1_SEL = 0
  7177. // .. ==> 0XF800076C[2:2] = 0x00000000U
  7178. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7179. // .. L2_SEL = 0
  7180. // .. ==> 0XF800076C[4:3] = 0x00000000U
  7181. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7182. // .. L3_SEL = 0
  7183. // .. ==> 0XF800076C[7:5] = 0x00000000U
  7184. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7185. // .. Speed = 0
  7186. // .. ==> 0XF800076C[8:8] = 0x00000000U
  7187. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7188. // .. IO_Type = 4
  7189. // .. ==> 0XF800076C[11:9] = 0x00000004U
  7190. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  7191. // .. PULLUP = 0
  7192. // .. ==> 0XF800076C[12:12] = 0x00000000U
  7193. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7194. // .. DisableRcvr = 0
  7195. // .. ==> 0XF800076C[13:13] = 0x00000000U
  7196. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7197. // ..
  7198. EMIT_MASKWRITE(0XF800076C, 0x00003FFFU ,0x00000803U),
  7199. // .. TRI_ENABLE = 0
  7200. // .. ==> 0XF8000770[0:0] = 0x00000000U
  7201. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7202. // .. L0_SEL = 0
  7203. // .. ==> 0XF8000770[1:1] = 0x00000000U
  7204. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7205. // .. L1_SEL = 1
  7206. // .. ==> 0XF8000770[2:2] = 0x00000001U
  7207. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7208. // .. L2_SEL = 0
  7209. // .. ==> 0XF8000770[4:3] = 0x00000000U
  7210. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7211. // .. L3_SEL = 0
  7212. // .. ==> 0XF8000770[7:5] = 0x00000000U
  7213. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7214. // .. Speed = 0
  7215. // .. ==> 0XF8000770[8:8] = 0x00000000U
  7216. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7217. // .. IO_Type = 1
  7218. // .. ==> 0XF8000770[11:9] = 0x00000001U
  7219. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7220. // .. PULLUP = 0
  7221. // .. ==> 0XF8000770[12:12] = 0x00000000U
  7222. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7223. // .. DisableRcvr = 0
  7224. // .. ==> 0XF8000770[13:13] = 0x00000000U
  7225. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7226. // ..
  7227. EMIT_MASKWRITE(0XF8000770, 0x00003FFFU ,0x00000204U),
  7228. // .. TRI_ENABLE = 1
  7229. // .. ==> 0XF8000774[0:0] = 0x00000001U
  7230. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7231. // .. L0_SEL = 0
  7232. // .. ==> 0XF8000774[1:1] = 0x00000000U
  7233. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7234. // .. L1_SEL = 1
  7235. // .. ==> 0XF8000774[2:2] = 0x00000001U
  7236. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7237. // .. L2_SEL = 0
  7238. // .. ==> 0XF8000774[4:3] = 0x00000000U
  7239. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7240. // .. L3_SEL = 0
  7241. // .. ==> 0XF8000774[7:5] = 0x00000000U
  7242. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7243. // .. Speed = 0
  7244. // .. ==> 0XF8000774[8:8] = 0x00000000U
  7245. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7246. // .. IO_Type = 1
  7247. // .. ==> 0XF8000774[11:9] = 0x00000001U
  7248. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7249. // .. PULLUP = 0
  7250. // .. ==> 0XF8000774[12:12] = 0x00000000U
  7251. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7252. // .. DisableRcvr = 0
  7253. // .. ==> 0XF8000774[13:13] = 0x00000000U
  7254. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7255. // ..
  7256. EMIT_MASKWRITE(0XF8000774, 0x00003FFFU ,0x00000205U),
  7257. // .. TRI_ENABLE = 0
  7258. // .. ==> 0XF8000778[0:0] = 0x00000000U
  7259. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7260. // .. L0_SEL = 0
  7261. // .. ==> 0XF8000778[1:1] = 0x00000000U
  7262. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7263. // .. L1_SEL = 1
  7264. // .. ==> 0XF8000778[2:2] = 0x00000001U
  7265. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7266. // .. L2_SEL = 0
  7267. // .. ==> 0XF8000778[4:3] = 0x00000000U
  7268. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7269. // .. L3_SEL = 0
  7270. // .. ==> 0XF8000778[7:5] = 0x00000000U
  7271. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7272. // .. Speed = 0
  7273. // .. ==> 0XF8000778[8:8] = 0x00000000U
  7274. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7275. // .. IO_Type = 1
  7276. // .. ==> 0XF8000778[11:9] = 0x00000001U
  7277. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7278. // .. PULLUP = 0
  7279. // .. ==> 0XF8000778[12:12] = 0x00000000U
  7280. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7281. // .. DisableRcvr = 0
  7282. // .. ==> 0XF8000778[13:13] = 0x00000000U
  7283. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7284. // ..
  7285. EMIT_MASKWRITE(0XF8000778, 0x00003FFFU ,0x00000204U),
  7286. // .. TRI_ENABLE = 1
  7287. // .. ==> 0XF800077C[0:0] = 0x00000001U
  7288. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7289. // .. L0_SEL = 0
  7290. // .. ==> 0XF800077C[1:1] = 0x00000000U
  7291. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7292. // .. L1_SEL = 1
  7293. // .. ==> 0XF800077C[2:2] = 0x00000001U
  7294. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7295. // .. L2_SEL = 0
  7296. // .. ==> 0XF800077C[4:3] = 0x00000000U
  7297. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7298. // .. L3_SEL = 0
  7299. // .. ==> 0XF800077C[7:5] = 0x00000000U
  7300. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7301. // .. Speed = 0
  7302. // .. ==> 0XF800077C[8:8] = 0x00000000U
  7303. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7304. // .. IO_Type = 1
  7305. // .. ==> 0XF800077C[11:9] = 0x00000001U
  7306. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7307. // .. PULLUP = 0
  7308. // .. ==> 0XF800077C[12:12] = 0x00000000U
  7309. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7310. // .. DisableRcvr = 0
  7311. // .. ==> 0XF800077C[13:13] = 0x00000000U
  7312. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7313. // ..
  7314. EMIT_MASKWRITE(0XF800077C, 0x00003FFFU ,0x00000205U),
  7315. // .. TRI_ENABLE = 0
  7316. // .. ==> 0XF8000780[0:0] = 0x00000000U
  7317. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7318. // .. L0_SEL = 0
  7319. // .. ==> 0XF8000780[1:1] = 0x00000000U
  7320. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7321. // .. L1_SEL = 1
  7322. // .. ==> 0XF8000780[2:2] = 0x00000001U
  7323. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7324. // .. L2_SEL = 0
  7325. // .. ==> 0XF8000780[4:3] = 0x00000000U
  7326. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7327. // .. L3_SEL = 0
  7328. // .. ==> 0XF8000780[7:5] = 0x00000000U
  7329. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7330. // .. Speed = 0
  7331. // .. ==> 0XF8000780[8:8] = 0x00000000U
  7332. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7333. // .. IO_Type = 1
  7334. // .. ==> 0XF8000780[11:9] = 0x00000001U
  7335. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7336. // .. PULLUP = 0
  7337. // .. ==> 0XF8000780[12:12] = 0x00000000U
  7338. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7339. // .. DisableRcvr = 0
  7340. // .. ==> 0XF8000780[13:13] = 0x00000000U
  7341. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7342. // ..
  7343. EMIT_MASKWRITE(0XF8000780, 0x00003FFFU ,0x00000204U),
  7344. // .. TRI_ENABLE = 0
  7345. // .. ==> 0XF8000784[0:0] = 0x00000000U
  7346. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7347. // .. L0_SEL = 0
  7348. // .. ==> 0XF8000784[1:1] = 0x00000000U
  7349. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7350. // .. L1_SEL = 1
  7351. // .. ==> 0XF8000784[2:2] = 0x00000001U
  7352. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7353. // .. L2_SEL = 0
  7354. // .. ==> 0XF8000784[4:3] = 0x00000000U
  7355. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7356. // .. L3_SEL = 0
  7357. // .. ==> 0XF8000784[7:5] = 0x00000000U
  7358. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7359. // .. Speed = 0
  7360. // .. ==> 0XF8000784[8:8] = 0x00000000U
  7361. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7362. // .. IO_Type = 1
  7363. // .. ==> 0XF8000784[11:9] = 0x00000001U
  7364. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7365. // .. PULLUP = 0
  7366. // .. ==> 0XF8000784[12:12] = 0x00000000U
  7367. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7368. // .. DisableRcvr = 0
  7369. // .. ==> 0XF8000784[13:13] = 0x00000000U
  7370. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7371. // ..
  7372. EMIT_MASKWRITE(0XF8000784, 0x00003FFFU ,0x00000204U),
  7373. // .. TRI_ENABLE = 0
  7374. // .. ==> 0XF8000788[0:0] = 0x00000000U
  7375. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7376. // .. L0_SEL = 0
  7377. // .. ==> 0XF8000788[1:1] = 0x00000000U
  7378. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7379. // .. L1_SEL = 1
  7380. // .. ==> 0XF8000788[2:2] = 0x00000001U
  7381. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7382. // .. L2_SEL = 0
  7383. // .. ==> 0XF8000788[4:3] = 0x00000000U
  7384. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7385. // .. L3_SEL = 0
  7386. // .. ==> 0XF8000788[7:5] = 0x00000000U
  7387. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7388. // .. Speed = 0
  7389. // .. ==> 0XF8000788[8:8] = 0x00000000U
  7390. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7391. // .. IO_Type = 1
  7392. // .. ==> 0XF8000788[11:9] = 0x00000001U
  7393. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7394. // .. PULLUP = 0
  7395. // .. ==> 0XF8000788[12:12] = 0x00000000U
  7396. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7397. // .. DisableRcvr = 0
  7398. // .. ==> 0XF8000788[13:13] = 0x00000000U
  7399. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7400. // ..
  7401. EMIT_MASKWRITE(0XF8000788, 0x00003FFFU ,0x00000204U),
  7402. // .. TRI_ENABLE = 0
  7403. // .. ==> 0XF800078C[0:0] = 0x00000000U
  7404. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7405. // .. L0_SEL = 0
  7406. // .. ==> 0XF800078C[1:1] = 0x00000000U
  7407. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7408. // .. L1_SEL = 1
  7409. // .. ==> 0XF800078C[2:2] = 0x00000001U
  7410. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7411. // .. L2_SEL = 0
  7412. // .. ==> 0XF800078C[4:3] = 0x00000000U
  7413. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7414. // .. L3_SEL = 0
  7415. // .. ==> 0XF800078C[7:5] = 0x00000000U
  7416. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7417. // .. Speed = 0
  7418. // .. ==> 0XF800078C[8:8] = 0x00000000U
  7419. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7420. // .. IO_Type = 1
  7421. // .. ==> 0XF800078C[11:9] = 0x00000001U
  7422. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7423. // .. PULLUP = 0
  7424. // .. ==> 0XF800078C[12:12] = 0x00000000U
  7425. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7426. // .. DisableRcvr = 0
  7427. // .. ==> 0XF800078C[13:13] = 0x00000000U
  7428. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7429. // ..
  7430. EMIT_MASKWRITE(0XF800078C, 0x00003FFFU ,0x00000204U),
  7431. // .. TRI_ENABLE = 1
  7432. // .. ==> 0XF8000790[0:0] = 0x00000001U
  7433. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7434. // .. L0_SEL = 0
  7435. // .. ==> 0XF8000790[1:1] = 0x00000000U
  7436. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7437. // .. L1_SEL = 1
  7438. // .. ==> 0XF8000790[2:2] = 0x00000001U
  7439. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7440. // .. L2_SEL = 0
  7441. // .. ==> 0XF8000790[4:3] = 0x00000000U
  7442. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7443. // .. L3_SEL = 0
  7444. // .. ==> 0XF8000790[7:5] = 0x00000000U
  7445. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7446. // .. Speed = 0
  7447. // .. ==> 0XF8000790[8:8] = 0x00000000U
  7448. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7449. // .. IO_Type = 1
  7450. // .. ==> 0XF8000790[11:9] = 0x00000001U
  7451. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7452. // .. PULLUP = 0
  7453. // .. ==> 0XF8000790[12:12] = 0x00000000U
  7454. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7455. // .. DisableRcvr = 0
  7456. // .. ==> 0XF8000790[13:13] = 0x00000000U
  7457. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7458. // ..
  7459. EMIT_MASKWRITE(0XF8000790, 0x00003FFFU ,0x00000205U),
  7460. // .. TRI_ENABLE = 0
  7461. // .. ==> 0XF8000794[0:0] = 0x00000000U
  7462. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7463. // .. L0_SEL = 0
  7464. // .. ==> 0XF8000794[1:1] = 0x00000000U
  7465. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7466. // .. L1_SEL = 1
  7467. // .. ==> 0XF8000794[2:2] = 0x00000001U
  7468. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7469. // .. L2_SEL = 0
  7470. // .. ==> 0XF8000794[4:3] = 0x00000000U
  7471. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7472. // .. L3_SEL = 0
  7473. // .. ==> 0XF8000794[7:5] = 0x00000000U
  7474. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7475. // .. Speed = 0
  7476. // .. ==> 0XF8000794[8:8] = 0x00000000U
  7477. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7478. // .. IO_Type = 1
  7479. // .. ==> 0XF8000794[11:9] = 0x00000001U
  7480. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7481. // .. PULLUP = 0
  7482. // .. ==> 0XF8000794[12:12] = 0x00000000U
  7483. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7484. // .. DisableRcvr = 0
  7485. // .. ==> 0XF8000794[13:13] = 0x00000000U
  7486. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7487. // ..
  7488. EMIT_MASKWRITE(0XF8000794, 0x00003FFFU ,0x00000204U),
  7489. // .. TRI_ENABLE = 0
  7490. // .. ==> 0XF8000798[0:0] = 0x00000000U
  7491. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7492. // .. L0_SEL = 0
  7493. // .. ==> 0XF8000798[1:1] = 0x00000000U
  7494. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7495. // .. L1_SEL = 1
  7496. // .. ==> 0XF8000798[2:2] = 0x00000001U
  7497. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7498. // .. L2_SEL = 0
  7499. // .. ==> 0XF8000798[4:3] = 0x00000000U
  7500. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7501. // .. L3_SEL = 0
  7502. // .. ==> 0XF8000798[7:5] = 0x00000000U
  7503. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7504. // .. Speed = 0
  7505. // .. ==> 0XF8000798[8:8] = 0x00000000U
  7506. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7507. // .. IO_Type = 1
  7508. // .. ==> 0XF8000798[11:9] = 0x00000001U
  7509. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7510. // .. PULLUP = 0
  7511. // .. ==> 0XF8000798[12:12] = 0x00000000U
  7512. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7513. // .. DisableRcvr = 0
  7514. // .. ==> 0XF8000798[13:13] = 0x00000000U
  7515. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7516. // ..
  7517. EMIT_MASKWRITE(0XF8000798, 0x00003FFFU ,0x00000204U),
  7518. // .. TRI_ENABLE = 0
  7519. // .. ==> 0XF800079C[0:0] = 0x00000000U
  7520. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7521. // .. L0_SEL = 0
  7522. // .. ==> 0XF800079C[1:1] = 0x00000000U
  7523. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7524. // .. L1_SEL = 1
  7525. // .. ==> 0XF800079C[2:2] = 0x00000001U
  7526. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7527. // .. L2_SEL = 0
  7528. // .. ==> 0XF800079C[4:3] = 0x00000000U
  7529. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7530. // .. L3_SEL = 0
  7531. // .. ==> 0XF800079C[7:5] = 0x00000000U
  7532. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7533. // .. Speed = 0
  7534. // .. ==> 0XF800079C[8:8] = 0x00000000U
  7535. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7536. // .. IO_Type = 1
  7537. // .. ==> 0XF800079C[11:9] = 0x00000001U
  7538. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7539. // .. PULLUP = 0
  7540. // .. ==> 0XF800079C[12:12] = 0x00000000U
  7541. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7542. // .. DisableRcvr = 0
  7543. // .. ==> 0XF800079C[13:13] = 0x00000000U
  7544. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7545. // ..
  7546. EMIT_MASKWRITE(0XF800079C, 0x00003FFFU ,0x00000204U),
  7547. // .. TRI_ENABLE = 0
  7548. // .. ==> 0XF80007A0[0:0] = 0x00000000U
  7549. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7550. // .. L0_SEL = 0
  7551. // .. ==> 0XF80007A0[1:1] = 0x00000000U
  7552. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7553. // .. L1_SEL = 0
  7554. // .. ==> 0XF80007A0[2:2] = 0x00000000U
  7555. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7556. // .. L2_SEL = 0
  7557. // .. ==> 0XF80007A0[4:3] = 0x00000000U
  7558. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7559. // .. L3_SEL = 4
  7560. // .. ==> 0XF80007A0[7:5] = 0x00000004U
  7561. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7562. // .. Speed = 0
  7563. // .. ==> 0XF80007A0[8:8] = 0x00000000U
  7564. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7565. // .. IO_Type = 1
  7566. // .. ==> 0XF80007A0[11:9] = 0x00000001U
  7567. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7568. // .. PULLUP = 0
  7569. // .. ==> 0XF80007A0[12:12] = 0x00000000U
  7570. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7571. // .. DisableRcvr = 0
  7572. // .. ==> 0XF80007A0[13:13] = 0x00000000U
  7573. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7574. // ..
  7575. EMIT_MASKWRITE(0XF80007A0, 0x00003FFFU ,0x00000280U),
  7576. // .. TRI_ENABLE = 0
  7577. // .. ==> 0XF80007A4[0:0] = 0x00000000U
  7578. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7579. // .. L0_SEL = 0
  7580. // .. ==> 0XF80007A4[1:1] = 0x00000000U
  7581. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7582. // .. L1_SEL = 0
  7583. // .. ==> 0XF80007A4[2:2] = 0x00000000U
  7584. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7585. // .. L2_SEL = 0
  7586. // .. ==> 0XF80007A4[4:3] = 0x00000000U
  7587. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7588. // .. L3_SEL = 4
  7589. // .. ==> 0XF80007A4[7:5] = 0x00000004U
  7590. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7591. // .. Speed = 0
  7592. // .. ==> 0XF80007A4[8:8] = 0x00000000U
  7593. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7594. // .. IO_Type = 1
  7595. // .. ==> 0XF80007A4[11:9] = 0x00000001U
  7596. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7597. // .. PULLUP = 0
  7598. // .. ==> 0XF80007A4[12:12] = 0x00000000U
  7599. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7600. // .. DisableRcvr = 0
  7601. // .. ==> 0XF80007A4[13:13] = 0x00000000U
  7602. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7603. // ..
  7604. EMIT_MASKWRITE(0XF80007A4, 0x00003FFFU ,0x00000280U),
  7605. // .. TRI_ENABLE = 0
  7606. // .. ==> 0XF80007A8[0:0] = 0x00000000U
  7607. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7608. // .. L0_SEL = 0
  7609. // .. ==> 0XF80007A8[1:1] = 0x00000000U
  7610. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7611. // .. L1_SEL = 0
  7612. // .. ==> 0XF80007A8[2:2] = 0x00000000U
  7613. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7614. // .. L2_SEL = 0
  7615. // .. ==> 0XF80007A8[4:3] = 0x00000000U
  7616. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7617. // .. L3_SEL = 4
  7618. // .. ==> 0XF80007A8[7:5] = 0x00000004U
  7619. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7620. // .. Speed = 0
  7621. // .. ==> 0XF80007A8[8:8] = 0x00000000U
  7622. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7623. // .. IO_Type = 1
  7624. // .. ==> 0XF80007A8[11:9] = 0x00000001U
  7625. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7626. // .. PULLUP = 0
  7627. // .. ==> 0XF80007A8[12:12] = 0x00000000U
  7628. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7629. // .. DisableRcvr = 0
  7630. // .. ==> 0XF80007A8[13:13] = 0x00000000U
  7631. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7632. // ..
  7633. EMIT_MASKWRITE(0XF80007A8, 0x00003FFFU ,0x00000280U),
  7634. // .. TRI_ENABLE = 0
  7635. // .. ==> 0XF80007AC[0:0] = 0x00000000U
  7636. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7637. // .. L0_SEL = 0
  7638. // .. ==> 0XF80007AC[1:1] = 0x00000000U
  7639. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7640. // .. L1_SEL = 0
  7641. // .. ==> 0XF80007AC[2:2] = 0x00000000U
  7642. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7643. // .. L2_SEL = 0
  7644. // .. ==> 0XF80007AC[4:3] = 0x00000000U
  7645. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7646. // .. L3_SEL = 4
  7647. // .. ==> 0XF80007AC[7:5] = 0x00000004U
  7648. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7649. // .. Speed = 0
  7650. // .. ==> 0XF80007AC[8:8] = 0x00000000U
  7651. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7652. // .. IO_Type = 1
  7653. // .. ==> 0XF80007AC[11:9] = 0x00000001U
  7654. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7655. // .. PULLUP = 0
  7656. // .. ==> 0XF80007AC[12:12] = 0x00000000U
  7657. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7658. // .. DisableRcvr = 0
  7659. // .. ==> 0XF80007AC[13:13] = 0x00000000U
  7660. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7661. // ..
  7662. EMIT_MASKWRITE(0XF80007AC, 0x00003FFFU ,0x00000280U),
  7663. // .. TRI_ENABLE = 0
  7664. // .. ==> 0XF80007B0[0:0] = 0x00000000U
  7665. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7666. // .. L0_SEL = 0
  7667. // .. ==> 0XF80007B0[1:1] = 0x00000000U
  7668. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7669. // .. L1_SEL = 0
  7670. // .. ==> 0XF80007B0[2:2] = 0x00000000U
  7671. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7672. // .. L2_SEL = 0
  7673. // .. ==> 0XF80007B0[4:3] = 0x00000000U
  7674. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7675. // .. L3_SEL = 4
  7676. // .. ==> 0XF80007B0[7:5] = 0x00000004U
  7677. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7678. // .. Speed = 0
  7679. // .. ==> 0XF80007B0[8:8] = 0x00000000U
  7680. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7681. // .. IO_Type = 1
  7682. // .. ==> 0XF80007B0[11:9] = 0x00000001U
  7683. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7684. // .. PULLUP = 0
  7685. // .. ==> 0XF80007B0[12:12] = 0x00000000U
  7686. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7687. // .. DisableRcvr = 0
  7688. // .. ==> 0XF80007B0[13:13] = 0x00000000U
  7689. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7690. // ..
  7691. EMIT_MASKWRITE(0XF80007B0, 0x00003FFFU ,0x00000280U),
  7692. // .. TRI_ENABLE = 0
  7693. // .. ==> 0XF80007B4[0:0] = 0x00000000U
  7694. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7695. // .. L0_SEL = 0
  7696. // .. ==> 0XF80007B4[1:1] = 0x00000000U
  7697. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7698. // .. L1_SEL = 0
  7699. // .. ==> 0XF80007B4[2:2] = 0x00000000U
  7700. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7701. // .. L2_SEL = 0
  7702. // .. ==> 0XF80007B4[4:3] = 0x00000000U
  7703. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7704. // .. L3_SEL = 4
  7705. // .. ==> 0XF80007B4[7:5] = 0x00000004U
  7706. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7707. // .. Speed = 0
  7708. // .. ==> 0XF80007B4[8:8] = 0x00000000U
  7709. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7710. // .. IO_Type = 1
  7711. // .. ==> 0XF80007B4[11:9] = 0x00000001U
  7712. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7713. // .. PULLUP = 0
  7714. // .. ==> 0XF80007B4[12:12] = 0x00000000U
  7715. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7716. // .. DisableRcvr = 0
  7717. // .. ==> 0XF80007B4[13:13] = 0x00000000U
  7718. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7719. // ..
  7720. EMIT_MASKWRITE(0XF80007B4, 0x00003FFFU ,0x00000280U),
  7721. // .. TRI_ENABLE = 1
  7722. // .. ==> 0XF80007B8[0:0] = 0x00000001U
  7723. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7724. // .. L0_SEL = 0
  7725. // .. ==> 0XF80007B8[1:1] = 0x00000000U
  7726. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7727. // .. L1_SEL = 0
  7728. // .. ==> 0XF80007B8[2:2] = 0x00000000U
  7729. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7730. // .. L2_SEL = 0
  7731. // .. ==> 0XF80007B8[4:3] = 0x00000000U
  7732. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7733. // .. L3_SEL = 1
  7734. // .. ==> 0XF80007B8[7:5] = 0x00000001U
  7735. // .. ==> MASK : 0x000000E0U VAL : 0x00000020U
  7736. // .. Speed = 0
  7737. // .. ==> 0XF80007B8[8:8] = 0x00000000U
  7738. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7739. // .. IO_Type = 1
  7740. // .. ==> 0XF80007B8[11:9] = 0x00000001U
  7741. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7742. // .. PULLUP = 1
  7743. // .. ==> 0XF80007B8[12:12] = 0x00000001U
  7744. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  7745. // .. DisableRcvr = 0
  7746. // .. ==> 0XF80007B8[13:13] = 0x00000000U
  7747. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7748. // ..
  7749. EMIT_MASKWRITE(0XF80007B8, 0x00003FFFU ,0x00001221U),
  7750. // .. TRI_ENABLE = 0
  7751. // .. ==> 0XF80007BC[0:0] = 0x00000000U
  7752. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7753. // .. L0_SEL = 0
  7754. // .. ==> 0XF80007BC[1:1] = 0x00000000U
  7755. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7756. // .. L1_SEL = 0
  7757. // .. ==> 0XF80007BC[2:2] = 0x00000000U
  7758. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7759. // .. L2_SEL = 0
  7760. // .. ==> 0XF80007BC[4:3] = 0x00000000U
  7761. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7762. // .. L3_SEL = 1
  7763. // .. ==> 0XF80007BC[7:5] = 0x00000001U
  7764. // .. ==> MASK : 0x000000E0U VAL : 0x00000020U
  7765. // .. Speed = 0
  7766. // .. ==> 0XF80007BC[8:8] = 0x00000000U
  7767. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7768. // .. IO_Type = 1
  7769. // .. ==> 0XF80007BC[11:9] = 0x00000001U
  7770. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7771. // .. PULLUP = 1
  7772. // .. ==> 0XF80007BC[12:12] = 0x00000001U
  7773. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  7774. // .. DisableRcvr = 0
  7775. // .. ==> 0XF80007BC[13:13] = 0x00000000U
  7776. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7777. // ..
  7778. EMIT_MASKWRITE(0XF80007BC, 0x00003FFFU ,0x00001220U),
  7779. // .. TRI_ENABLE = 0
  7780. // .. ==> 0XF80007C0[0:0] = 0x00000000U
  7781. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7782. // .. L0_SEL = 0
  7783. // .. ==> 0XF80007C0[1:1] = 0x00000000U
  7784. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7785. // .. L1_SEL = 0
  7786. // .. ==> 0XF80007C0[2:2] = 0x00000000U
  7787. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7788. // .. L2_SEL = 0
  7789. // .. ==> 0XF80007C0[4:3] = 0x00000000U
  7790. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7791. // .. L3_SEL = 7
  7792. // .. ==> 0XF80007C0[7:5] = 0x00000007U
  7793. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  7794. // .. Speed = 0
  7795. // .. ==> 0XF80007C0[8:8] = 0x00000000U
  7796. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7797. // .. IO_Type = 1
  7798. // .. ==> 0XF80007C0[11:9] = 0x00000001U
  7799. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7800. // .. PULLUP = 0
  7801. // .. ==> 0XF80007C0[12:12] = 0x00000000U
  7802. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7803. // .. DisableRcvr = 0
  7804. // .. ==> 0XF80007C0[13:13] = 0x00000000U
  7805. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7806. // ..
  7807. EMIT_MASKWRITE(0XF80007C0, 0x00003FFFU ,0x000002E0U),
  7808. // .. TRI_ENABLE = 1
  7809. // .. ==> 0XF80007C4[0:0] = 0x00000001U
  7810. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7811. // .. L0_SEL = 0
  7812. // .. ==> 0XF80007C4[1:1] = 0x00000000U
  7813. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7814. // .. L1_SEL = 0
  7815. // .. ==> 0XF80007C4[2:2] = 0x00000000U
  7816. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7817. // .. L2_SEL = 0
  7818. // .. ==> 0XF80007C4[4:3] = 0x00000000U
  7819. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7820. // .. L3_SEL = 7
  7821. // .. ==> 0XF80007C4[7:5] = 0x00000007U
  7822. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  7823. // .. Speed = 0
  7824. // .. ==> 0XF80007C4[8:8] = 0x00000000U
  7825. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7826. // .. IO_Type = 1
  7827. // .. ==> 0XF80007C4[11:9] = 0x00000001U
  7828. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7829. // .. PULLUP = 0
  7830. // .. ==> 0XF80007C4[12:12] = 0x00000000U
  7831. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7832. // .. DisableRcvr = 0
  7833. // .. ==> 0XF80007C4[13:13] = 0x00000000U
  7834. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7835. // ..
  7836. EMIT_MASKWRITE(0XF80007C4, 0x00003FFFU ,0x000002E1U),
  7837. // .. TRI_ENABLE = 0
  7838. // .. ==> 0XF80007C8[0:0] = 0x00000000U
  7839. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7840. // .. L0_SEL = 0
  7841. // .. ==> 0XF80007C8[1:1] = 0x00000000U
  7842. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7843. // .. L1_SEL = 0
  7844. // .. ==> 0XF80007C8[2:2] = 0x00000000U
  7845. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7846. // .. L2_SEL = 0
  7847. // .. ==> 0XF80007C8[4:3] = 0x00000000U
  7848. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7849. // .. L3_SEL = 2
  7850. // .. ==> 0XF80007C8[7:5] = 0x00000002U
  7851. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  7852. // .. Speed = 0
  7853. // .. ==> 0XF80007C8[8:8] = 0x00000000U
  7854. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7855. // .. IO_Type = 1
  7856. // .. ==> 0XF80007C8[11:9] = 0x00000001U
  7857. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7858. // .. PULLUP = 1
  7859. // .. ==> 0XF80007C8[12:12] = 0x00000001U
  7860. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  7861. // .. DisableRcvr = 0
  7862. // .. ==> 0XF80007C8[13:13] = 0x00000000U
  7863. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7864. // ..
  7865. EMIT_MASKWRITE(0XF80007C8, 0x00003FFFU ,0x00001240U),
  7866. // .. TRI_ENABLE = 0
  7867. // .. ==> 0XF80007CC[0:0] = 0x00000000U
  7868. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7869. // .. L0_SEL = 0
  7870. // .. ==> 0XF80007CC[1:1] = 0x00000000U
  7871. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7872. // .. L1_SEL = 0
  7873. // .. ==> 0XF80007CC[2:2] = 0x00000000U
  7874. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7875. // .. L2_SEL = 0
  7876. // .. ==> 0XF80007CC[4:3] = 0x00000000U
  7877. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7878. // .. L3_SEL = 2
  7879. // .. ==> 0XF80007CC[7:5] = 0x00000002U
  7880. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  7881. // .. Speed = 0
  7882. // .. ==> 0XF80007CC[8:8] = 0x00000000U
  7883. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7884. // .. IO_Type = 1
  7885. // .. ==> 0XF80007CC[11:9] = 0x00000001U
  7886. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7887. // .. PULLUP = 1
  7888. // .. ==> 0XF80007CC[12:12] = 0x00000001U
  7889. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  7890. // .. DisableRcvr = 0
  7891. // .. ==> 0XF80007CC[13:13] = 0x00000000U
  7892. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7893. // ..
  7894. EMIT_MASKWRITE(0XF80007CC, 0x00003FFFU ,0x00001240U),
  7895. // .. TRI_ENABLE = 0
  7896. // .. ==> 0XF80007D0[0:0] = 0x00000000U
  7897. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7898. // .. L0_SEL = 0
  7899. // .. ==> 0XF80007D0[1:1] = 0x00000000U
  7900. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7901. // .. L1_SEL = 0
  7902. // .. ==> 0XF80007D0[2:2] = 0x00000000U
  7903. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7904. // .. L2_SEL = 0
  7905. // .. ==> 0XF80007D0[4:3] = 0x00000000U
  7906. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7907. // .. L3_SEL = 4
  7908. // .. ==> 0XF80007D0[7:5] = 0x00000004U
  7909. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7910. // .. Speed = 0
  7911. // .. ==> 0XF80007D0[8:8] = 0x00000000U
  7912. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7913. // .. IO_Type = 1
  7914. // .. ==> 0XF80007D0[11:9] = 0x00000001U
  7915. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7916. // .. PULLUP = 0
  7917. // .. ==> 0XF80007D0[12:12] = 0x00000000U
  7918. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7919. // .. DisableRcvr = 0
  7920. // .. ==> 0XF80007D0[13:13] = 0x00000000U
  7921. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7922. // ..
  7923. EMIT_MASKWRITE(0XF80007D0, 0x00003FFFU ,0x00000280U),
  7924. // .. TRI_ENABLE = 0
  7925. // .. ==> 0XF80007D4[0:0] = 0x00000000U
  7926. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7927. // .. L0_SEL = 0
  7928. // .. ==> 0XF80007D4[1:1] = 0x00000000U
  7929. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7930. // .. L1_SEL = 0
  7931. // .. ==> 0XF80007D4[2:2] = 0x00000000U
  7932. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7933. // .. L2_SEL = 0
  7934. // .. ==> 0XF80007D4[4:3] = 0x00000000U
  7935. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7936. // .. L3_SEL = 4
  7937. // .. ==> 0XF80007D4[7:5] = 0x00000004U
  7938. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7939. // .. Speed = 0
  7940. // .. ==> 0XF80007D4[8:8] = 0x00000000U
  7941. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7942. // .. IO_Type = 1
  7943. // .. ==> 0XF80007D4[11:9] = 0x00000001U
  7944. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7945. // .. PULLUP = 0
  7946. // .. ==> 0XF80007D4[12:12] = 0x00000000U
  7947. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7948. // .. DisableRcvr = 0
  7949. // .. ==> 0XF80007D4[13:13] = 0x00000000U
  7950. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7951. // ..
  7952. EMIT_MASKWRITE(0XF80007D4, 0x00003FFFU ,0x00000280U),
  7953. // .. SDIO0_WP_SEL = 15
  7954. // .. ==> 0XF8000830[5:0] = 0x0000000FU
  7955. // .. ==> MASK : 0x0000003FU VAL : 0x0000000FU
  7956. // .. SDIO0_CD_SEL = 0
  7957. // .. ==> 0XF8000830[21:16] = 0x00000000U
  7958. // .. ==> MASK : 0x003F0000U VAL : 0x00000000U
  7959. // ..
  7960. EMIT_MASKWRITE(0XF8000830, 0x003F003FU ,0x0000000FU),
  7961. // .. FINISH: MIO PROGRAMMING
  7962. // .. START: LOCK IT BACK
  7963. // .. LOCK_KEY = 0X767B
  7964. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  7965. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  7966. // ..
  7967. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  7968. // .. FINISH: LOCK IT BACK
  7969. // FINISH: top
  7970. //
  7971. EMIT_EXIT(),
  7972. //
  7973. };
  7974. unsigned long ps7_peripherals_init_data_2_0[] = {
  7975. // START: top
  7976. // .. START: SLCR SETTINGS
  7977. // .. UNLOCK_KEY = 0XDF0D
  7978. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  7979. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  7980. // ..
  7981. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  7982. // .. FINISH: SLCR SETTINGS
  7983. // .. START: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  7984. // .. IBUF_DISABLE_MODE = 0x1
  7985. // .. ==> 0XF8000B48[7:7] = 0x00000001U
  7986. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  7987. // .. TERM_DISABLE_MODE = 0x1
  7988. // .. ==> 0XF8000B48[8:8] = 0x00000001U
  7989. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  7990. // ..
  7991. EMIT_MASKWRITE(0XF8000B48, 0x00000180U ,0x00000180U),
  7992. // .. IBUF_DISABLE_MODE = 0x1
  7993. // .. ==> 0XF8000B4C[7:7] = 0x00000001U
  7994. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  7995. // .. TERM_DISABLE_MODE = 0x1
  7996. // .. ==> 0XF8000B4C[8:8] = 0x00000001U
  7997. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  7998. // ..
  7999. EMIT_MASKWRITE(0XF8000B4C, 0x00000180U ,0x00000180U),
  8000. // .. IBUF_DISABLE_MODE = 0x1
  8001. // .. ==> 0XF8000B50[7:7] = 0x00000001U
  8002. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  8003. // .. TERM_DISABLE_MODE = 0x1
  8004. // .. ==> 0XF8000B50[8:8] = 0x00000001U
  8005. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  8006. // ..
  8007. EMIT_MASKWRITE(0XF8000B50, 0x00000180U ,0x00000180U),
  8008. // .. IBUF_DISABLE_MODE = 0x1
  8009. // .. ==> 0XF8000B54[7:7] = 0x00000001U
  8010. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  8011. // .. TERM_DISABLE_MODE = 0x1
  8012. // .. ==> 0XF8000B54[8:8] = 0x00000001U
  8013. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  8014. // ..
  8015. EMIT_MASKWRITE(0XF8000B54, 0x00000180U ,0x00000180U),
  8016. // .. FINISH: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  8017. // .. START: LOCK IT BACK
  8018. // .. LOCK_KEY = 0X767B
  8019. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  8020. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  8021. // ..
  8022. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  8023. // .. FINISH: LOCK IT BACK
  8024. // .. START: SRAM/NOR SET OPMODE
  8025. // .. FINISH: SRAM/NOR SET OPMODE
  8026. // .. START: UART REGISTERS
  8027. // .. BDIV = 0x6
  8028. // .. ==> 0XE0001034[7:0] = 0x00000006U
  8029. // .. ==> MASK : 0x000000FFU VAL : 0x00000006U
  8030. // ..
  8031. EMIT_MASKWRITE(0XE0001034, 0x000000FFU ,0x00000006U),
  8032. // .. CD = 0x3e
  8033. // .. ==> 0XE0001018[15:0] = 0x0000003EU
  8034. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000003EU
  8035. // ..
  8036. EMIT_MASKWRITE(0XE0001018, 0x0000FFFFU ,0x0000003EU),
  8037. // .. STPBRK = 0x0
  8038. // .. ==> 0XE0001000[8:8] = 0x00000000U
  8039. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  8040. // .. STTBRK = 0x0
  8041. // .. ==> 0XE0001000[7:7] = 0x00000000U
  8042. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  8043. // .. RSTTO = 0x0
  8044. // .. ==> 0XE0001000[6:6] = 0x00000000U
  8045. // .. ==> MASK : 0x00000040U VAL : 0x00000000U
  8046. // .. TXDIS = 0x0
  8047. // .. ==> 0XE0001000[5:5] = 0x00000000U
  8048. // .. ==> MASK : 0x00000020U VAL : 0x00000000U
  8049. // .. TXEN = 0x1
  8050. // .. ==> 0XE0001000[4:4] = 0x00000001U
  8051. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  8052. // .. RXDIS = 0x0
  8053. // .. ==> 0XE0001000[3:3] = 0x00000000U
  8054. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  8055. // .. RXEN = 0x1
  8056. // .. ==> 0XE0001000[2:2] = 0x00000001U
  8057. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  8058. // .. TXRES = 0x1
  8059. // .. ==> 0XE0001000[1:1] = 0x00000001U
  8060. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  8061. // .. RXRES = 0x1
  8062. // .. ==> 0XE0001000[0:0] = 0x00000001U
  8063. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8064. // ..
  8065. EMIT_MASKWRITE(0XE0001000, 0x000001FFU ,0x00000017U),
  8066. // .. IRMODE = 0x0
  8067. // .. ==> 0XE0001004[11:11] = 0x00000000U
  8068. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  8069. // .. UCLKEN = 0x0
  8070. // .. ==> 0XE0001004[10:10] = 0x00000000U
  8071. // .. ==> MASK : 0x00000400U VAL : 0x00000000U
  8072. // .. CHMODE = 0x0
  8073. // .. ==> 0XE0001004[9:8] = 0x00000000U
  8074. // .. ==> MASK : 0x00000300U VAL : 0x00000000U
  8075. // .. NBSTOP = 0x0
  8076. // .. ==> 0XE0001004[7:6] = 0x00000000U
  8077. // .. ==> MASK : 0x000000C0U VAL : 0x00000000U
  8078. // .. PAR = 0x4
  8079. // .. ==> 0XE0001004[5:3] = 0x00000004U
  8080. // .. ==> MASK : 0x00000038U VAL : 0x00000020U
  8081. // .. CHRL = 0x0
  8082. // .. ==> 0XE0001004[2:1] = 0x00000000U
  8083. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  8084. // .. CLKS = 0x0
  8085. // .. ==> 0XE0001004[0:0] = 0x00000000U
  8086. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8087. // ..
  8088. EMIT_MASKWRITE(0XE0001004, 0x00000FFFU ,0x00000020U),
  8089. // .. FINISH: UART REGISTERS
  8090. // .. START: QSPI REGISTERS
  8091. // .. Holdb_dr = 1
  8092. // .. ==> 0XE000D000[19:19] = 0x00000001U
  8093. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  8094. // ..
  8095. EMIT_MASKWRITE(0XE000D000, 0x00080000U ,0x00080000U),
  8096. // .. FINISH: QSPI REGISTERS
  8097. // .. START: PL POWER ON RESET REGISTERS
  8098. // .. PCFG_POR_CNT_4K = 0
  8099. // .. ==> 0XF8007000[29:29] = 0x00000000U
  8100. // .. ==> MASK : 0x20000000U VAL : 0x00000000U
  8101. // ..
  8102. EMIT_MASKWRITE(0XF8007000, 0x20000000U ,0x00000000U),
  8103. // .. FINISH: PL POWER ON RESET REGISTERS
  8104. // .. START: SMC TIMING CALCULATION REGISTER UPDATE
  8105. // .. .. START: NAND SET CYCLE
  8106. // .. .. FINISH: NAND SET CYCLE
  8107. // .. .. START: OPMODE
  8108. // .. .. FINISH: OPMODE
  8109. // .. .. START: DIRECT COMMAND
  8110. // .. .. FINISH: DIRECT COMMAND
  8111. // .. .. START: SRAM/NOR CS0 SET CYCLE
  8112. // .. .. FINISH: SRAM/NOR CS0 SET CYCLE
  8113. // .. .. START: DIRECT COMMAND
  8114. // .. .. FINISH: DIRECT COMMAND
  8115. // .. .. START: NOR CS0 BASE ADDRESS
  8116. // .. .. FINISH: NOR CS0 BASE ADDRESS
  8117. // .. .. START: SRAM/NOR CS1 SET CYCLE
  8118. // .. .. FINISH: SRAM/NOR CS1 SET CYCLE
  8119. // .. .. START: DIRECT COMMAND
  8120. // .. .. FINISH: DIRECT COMMAND
  8121. // .. .. START: NOR CS1 BASE ADDRESS
  8122. // .. .. FINISH: NOR CS1 BASE ADDRESS
  8123. // .. .. START: USB RESET
  8124. // .. .. .. START: USB0 RESET
  8125. // .. .. .. .. START: DIR MODE BANK 0
  8126. // .. .. .. .. DIRECTION_0 = 0x80
  8127. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00000080U
  8128. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  8129. // .. .. .. ..
  8130. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00000080U),
  8131. // .. .. .. .. FINISH: DIR MODE BANK 0
  8132. // .. .. .. .. START: DIR MODE BANK 1
  8133. // .. .. .. .. FINISH: DIR MODE BANK 1
  8134. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8135. // .. .. .. .. MASK_0_LSW = 0xff7f
  8136. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  8137. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  8138. // .. .. .. .. DATA_0_LSW = 0x80
  8139. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  8140. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  8141. // .. .. .. ..
  8142. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  8143. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8144. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8145. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8146. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8147. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8148. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8149. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8150. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  8151. // .. .. .. .. OP_ENABLE_0 = 0x80
  8152. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00000080U
  8153. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  8154. // .. .. .. ..
  8155. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00000080U),
  8156. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  8157. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  8158. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  8159. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8160. // .. .. .. .. MASK_0_LSW = 0xff7f
  8161. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  8162. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  8163. // .. .. .. .. DATA_0_LSW = 0x0
  8164. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  8165. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  8166. // .. .. .. ..
  8167. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0000U),
  8168. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8169. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8170. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8171. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8172. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8173. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8174. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8175. // .. .. .. .. START: ADD 1 MS DELAY
  8176. // .. .. .. ..
  8177. EMIT_MASKDELAY(0XF8F00200, 1),
  8178. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8179. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8180. // .. .. .. .. MASK_0_LSW = 0xff7f
  8181. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  8182. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  8183. // .. .. .. .. DATA_0_LSW = 0x80
  8184. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  8185. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  8186. // .. .. .. ..
  8187. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  8188. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8189. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8190. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8191. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8192. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8193. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8194. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8195. // .. .. .. FINISH: USB0 RESET
  8196. // .. .. .. START: USB1 RESET
  8197. // .. .. .. .. START: DIR MODE BANK 0
  8198. // .. .. .. .. FINISH: DIR MODE BANK 0
  8199. // .. .. .. .. START: DIR MODE BANK 1
  8200. // .. .. .. .. FINISH: DIR MODE BANK 1
  8201. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8202. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8203. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8204. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8205. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8206. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8207. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8208. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8209. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  8210. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  8211. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  8212. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  8213. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8214. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8215. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8216. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8217. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8218. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8219. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8220. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8221. // .. .. .. .. START: ADD 1 MS DELAY
  8222. // .. .. .. ..
  8223. EMIT_MASKDELAY(0XF8F00200, 1),
  8224. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8225. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8226. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8227. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8228. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8229. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8230. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8231. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8232. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8233. // .. .. .. FINISH: USB1 RESET
  8234. // .. .. FINISH: USB RESET
  8235. // .. .. START: ENET RESET
  8236. // .. .. .. START: ENET0 RESET
  8237. // .. .. .. .. START: DIR MODE BANK 0
  8238. // .. .. .. .. DIRECTION_0 = 0x800
  8239. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00000800U
  8240. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000800U
  8241. // .. .. .. ..
  8242. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00000800U),
  8243. // .. .. .. .. FINISH: DIR MODE BANK 0
  8244. // .. .. .. .. START: DIR MODE BANK 1
  8245. // .. .. .. .. FINISH: DIR MODE BANK 1
  8246. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8247. // .. .. .. .. MASK_0_LSW = 0xf7ff
  8248. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000F7FFU
  8249. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xF7FF0000U
  8250. // .. .. .. .. DATA_0_LSW = 0x800
  8251. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000800U
  8252. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000800U
  8253. // .. .. .. ..
  8254. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xF7FF0800U),
  8255. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8256. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8257. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8258. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8259. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8260. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8261. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8262. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  8263. // .. .. .. .. OP_ENABLE_0 = 0x800
  8264. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00000800U
  8265. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000800U
  8266. // .. .. .. ..
  8267. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00000800U),
  8268. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  8269. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  8270. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  8271. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8272. // .. .. .. .. MASK_0_LSW = 0xf7ff
  8273. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000F7FFU
  8274. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xF7FF0000U
  8275. // .. .. .. .. DATA_0_LSW = 0x0
  8276. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  8277. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  8278. // .. .. .. ..
  8279. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xF7FF0000U),
  8280. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8281. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8282. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8283. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8284. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8285. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8286. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8287. // .. .. .. .. START: ADD 1 MS DELAY
  8288. // .. .. .. ..
  8289. EMIT_MASKDELAY(0XF8F00200, 1),
  8290. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8291. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8292. // .. .. .. .. MASK_0_LSW = 0xf7ff
  8293. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000F7FFU
  8294. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xF7FF0000U
  8295. // .. .. .. .. DATA_0_LSW = 0x800
  8296. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000800U
  8297. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000800U
  8298. // .. .. .. ..
  8299. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xF7FF0800U),
  8300. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8301. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8302. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8303. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8304. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8305. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8306. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8307. // .. .. .. FINISH: ENET0 RESET
  8308. // .. .. .. START: ENET1 RESET
  8309. // .. .. .. .. START: DIR MODE BANK 0
  8310. // .. .. .. .. FINISH: DIR MODE BANK 0
  8311. // .. .. .. .. START: DIR MODE BANK 1
  8312. // .. .. .. .. FINISH: DIR MODE BANK 1
  8313. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8314. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8315. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8316. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8317. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8318. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8319. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8320. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8321. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  8322. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  8323. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  8324. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  8325. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8326. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8327. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8328. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8329. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8330. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8331. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8332. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8333. // .. .. .. .. START: ADD 1 MS DELAY
  8334. // .. .. .. ..
  8335. EMIT_MASKDELAY(0XF8F00200, 1),
  8336. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8337. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8338. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8339. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8340. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8341. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8342. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8343. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8344. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8345. // .. .. .. FINISH: ENET1 RESET
  8346. // .. .. FINISH: ENET RESET
  8347. // .. .. START: I2C RESET
  8348. // .. .. .. START: I2C0 RESET
  8349. // .. .. .. .. START: DIR MODE GPIO BANK0
  8350. // .. .. .. .. DIRECTION_0 = 0x2000
  8351. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00002000U
  8352. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00002000U
  8353. // .. .. .. ..
  8354. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00002000U),
  8355. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  8356. // .. .. .. .. START: DIR MODE GPIO BANK1
  8357. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  8358. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8359. // .. .. .. .. MASK_0_LSW = 0xdfff
  8360. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000DFFFU
  8361. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xDFFF0000U
  8362. // .. .. .. .. DATA_0_LSW = 0x2000
  8363. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00002000U
  8364. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00002000U
  8365. // .. .. .. ..
  8366. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xDFFF2000U),
  8367. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8368. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8369. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8370. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8371. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8372. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8373. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8374. // .. .. .. .. START: OUTPUT ENABLE
  8375. // .. .. .. .. OP_ENABLE_0 = 0x2000
  8376. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00002000U
  8377. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00002000U
  8378. // .. .. .. ..
  8379. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00002000U),
  8380. // .. .. .. .. FINISH: OUTPUT ENABLE
  8381. // .. .. .. .. START: OUTPUT ENABLE
  8382. // .. .. .. .. FINISH: OUTPUT ENABLE
  8383. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8384. // .. .. .. .. MASK_0_LSW = 0xdfff
  8385. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000DFFFU
  8386. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xDFFF0000U
  8387. // .. .. .. .. DATA_0_LSW = 0x0
  8388. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  8389. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  8390. // .. .. .. ..
  8391. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xDFFF0000U),
  8392. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8393. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8394. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8395. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8396. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8397. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8398. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8399. // .. .. .. .. START: ADD 1 MS DELAY
  8400. // .. .. .. ..
  8401. EMIT_MASKDELAY(0XF8F00200, 1),
  8402. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8403. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8404. // .. .. .. .. MASK_0_LSW = 0xdfff
  8405. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000DFFFU
  8406. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xDFFF0000U
  8407. // .. .. .. .. DATA_0_LSW = 0x2000
  8408. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00002000U
  8409. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00002000U
  8410. // .. .. .. ..
  8411. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xDFFF2000U),
  8412. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8413. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8414. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8415. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8416. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8417. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8418. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8419. // .. .. .. FINISH: I2C0 RESET
  8420. // .. .. .. START: I2C1 RESET
  8421. // .. .. .. .. START: DIR MODE GPIO BANK0
  8422. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  8423. // .. .. .. .. START: DIR MODE GPIO BANK1
  8424. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  8425. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8426. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8427. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8428. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8429. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8430. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8431. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8432. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8433. // .. .. .. .. START: OUTPUT ENABLE
  8434. // .. .. .. .. FINISH: OUTPUT ENABLE
  8435. // .. .. .. .. START: OUTPUT ENABLE
  8436. // .. .. .. .. FINISH: OUTPUT ENABLE
  8437. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8438. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8439. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8440. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8441. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8442. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8443. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8444. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8445. // .. .. .. .. START: ADD 1 MS DELAY
  8446. // .. .. .. ..
  8447. EMIT_MASKDELAY(0XF8F00200, 1),
  8448. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8449. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8450. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8451. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8452. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8453. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8454. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8455. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8456. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8457. // .. .. .. FINISH: I2C1 RESET
  8458. // .. .. FINISH: I2C RESET
  8459. // .. .. START: NOR CHIP SELECT
  8460. // .. .. .. START: DIR MODE BANK 0
  8461. // .. .. .. FINISH: DIR MODE BANK 0
  8462. // .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8463. // .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8464. // .. .. .. START: OUTPUT ENABLE BANK 0
  8465. // .. .. .. FINISH: OUTPUT ENABLE BANK 0
  8466. // .. .. FINISH: NOR CHIP SELECT
  8467. // .. FINISH: SMC TIMING CALCULATION REGISTER UPDATE
  8468. // FINISH: top
  8469. //
  8470. EMIT_EXIT(),
  8471. //
  8472. };
  8473. unsigned long ps7_post_config_2_0[] = {
  8474. // START: top
  8475. // .. START: SLCR SETTINGS
  8476. // .. UNLOCK_KEY = 0XDF0D
  8477. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  8478. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  8479. // ..
  8480. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  8481. // .. FINISH: SLCR SETTINGS
  8482. // .. START: ENABLING LEVEL SHIFTER
  8483. // .. USER_INP_ICT_EN_0 = 3
  8484. // .. ==> 0XF8000900[1:0] = 0x00000003U
  8485. // .. ==> MASK : 0x00000003U VAL : 0x00000003U
  8486. // .. USER_INP_ICT_EN_1 = 3
  8487. // .. ==> 0XF8000900[3:2] = 0x00000003U
  8488. // .. ==> MASK : 0x0000000CU VAL : 0x0000000CU
  8489. // ..
  8490. EMIT_MASKWRITE(0XF8000900, 0x0000000FU ,0x0000000FU),
  8491. // .. FINISH: ENABLING LEVEL SHIFTER
  8492. // .. START: FPGA RESETS TO 0
  8493. // .. reserved_3 = 0
  8494. // .. ==> 0XF8000240[31:25] = 0x00000000U
  8495. // .. ==> MASK : 0xFE000000U VAL : 0x00000000U
  8496. // .. FPGA_ACP_RST = 0
  8497. // .. ==> 0XF8000240[24:24] = 0x00000000U
  8498. // .. ==> MASK : 0x01000000U VAL : 0x00000000U
  8499. // .. FPGA_AXDS3_RST = 0
  8500. // .. ==> 0XF8000240[23:23] = 0x00000000U
  8501. // .. ==> MASK : 0x00800000U VAL : 0x00000000U
  8502. // .. FPGA_AXDS2_RST = 0
  8503. // .. ==> 0XF8000240[22:22] = 0x00000000U
  8504. // .. ==> MASK : 0x00400000U VAL : 0x00000000U
  8505. // .. FPGA_AXDS1_RST = 0
  8506. // .. ==> 0XF8000240[21:21] = 0x00000000U
  8507. // .. ==> MASK : 0x00200000U VAL : 0x00000000U
  8508. // .. FPGA_AXDS0_RST = 0
  8509. // .. ==> 0XF8000240[20:20] = 0x00000000U
  8510. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  8511. // .. reserved_2 = 0
  8512. // .. ==> 0XF8000240[19:18] = 0x00000000U
  8513. // .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  8514. // .. FSSW1_FPGA_RST = 0
  8515. // .. ==> 0XF8000240[17:17] = 0x00000000U
  8516. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  8517. // .. FSSW0_FPGA_RST = 0
  8518. // .. ==> 0XF8000240[16:16] = 0x00000000U
  8519. // .. ==> MASK : 0x00010000U VAL : 0x00000000U
  8520. // .. reserved_1 = 0
  8521. // .. ==> 0XF8000240[15:14] = 0x00000000U
  8522. // .. ==> MASK : 0x0000C000U VAL : 0x00000000U
  8523. // .. FPGA_FMSW1_RST = 0
  8524. // .. ==> 0XF8000240[13:13] = 0x00000000U
  8525. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  8526. // .. FPGA_FMSW0_RST = 0
  8527. // .. ==> 0XF8000240[12:12] = 0x00000000U
  8528. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  8529. // .. FPGA_DMA3_RST = 0
  8530. // .. ==> 0XF8000240[11:11] = 0x00000000U
  8531. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  8532. // .. FPGA_DMA2_RST = 0
  8533. // .. ==> 0XF8000240[10:10] = 0x00000000U
  8534. // .. ==> MASK : 0x00000400U VAL : 0x00000000U
  8535. // .. FPGA_DMA1_RST = 0
  8536. // .. ==> 0XF8000240[9:9] = 0x00000000U
  8537. // .. ==> MASK : 0x00000200U VAL : 0x00000000U
  8538. // .. FPGA_DMA0_RST = 0
  8539. // .. ==> 0XF8000240[8:8] = 0x00000000U
  8540. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  8541. // .. reserved = 0
  8542. // .. ==> 0XF8000240[7:4] = 0x00000000U
  8543. // .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  8544. // .. FPGA3_OUT_RST = 0
  8545. // .. ==> 0XF8000240[3:3] = 0x00000000U
  8546. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  8547. // .. FPGA2_OUT_RST = 0
  8548. // .. ==> 0XF8000240[2:2] = 0x00000000U
  8549. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  8550. // .. FPGA1_OUT_RST = 0
  8551. // .. ==> 0XF8000240[1:1] = 0x00000000U
  8552. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  8553. // .. FPGA0_OUT_RST = 0
  8554. // .. ==> 0XF8000240[0:0] = 0x00000000U
  8555. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8556. // ..
  8557. EMIT_MASKWRITE(0XF8000240, 0xFFFFFFFFU ,0x00000000U),
  8558. // .. FINISH: FPGA RESETS TO 0
  8559. // .. START: AFI REGISTERS
  8560. // .. .. START: AFI0 REGISTERS
  8561. // .. .. FINISH: AFI0 REGISTERS
  8562. // .. .. START: AFI1 REGISTERS
  8563. // .. .. FINISH: AFI1 REGISTERS
  8564. // .. .. START: AFI2 REGISTERS
  8565. // .. .. FINISH: AFI2 REGISTERS
  8566. // .. .. START: AFI3 REGISTERS
  8567. // .. .. FINISH: AFI3 REGISTERS
  8568. // .. FINISH: AFI REGISTERS
  8569. // .. START: LOCK IT BACK
  8570. // .. LOCK_KEY = 0X767B
  8571. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  8572. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  8573. // ..
  8574. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  8575. // .. FINISH: LOCK IT BACK
  8576. // FINISH: top
  8577. //
  8578. EMIT_EXIT(),
  8579. //
  8580. };
  8581. unsigned long ps7_pll_init_data_1_0[] = {
  8582. // START: top
  8583. // .. START: SLCR SETTINGS
  8584. // .. UNLOCK_KEY = 0XDF0D
  8585. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  8586. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  8587. // ..
  8588. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  8589. // .. FINISH: SLCR SETTINGS
  8590. // .. START: PLL SLCR REGISTERS
  8591. // .. .. START: ARM PLL INIT
  8592. // .. .. PLL_RES = 0x2
  8593. // .. .. ==> 0XF8000110[7:4] = 0x00000002U
  8594. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  8595. // .. .. PLL_CP = 0x2
  8596. // .. .. ==> 0XF8000110[11:8] = 0x00000002U
  8597. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  8598. // .. .. LOCK_CNT = 0xfa
  8599. // .. .. ==> 0XF8000110[21:12] = 0x000000FAU
  8600. // .. .. ==> MASK : 0x003FF000U VAL : 0x000FA000U
  8601. // .. ..
  8602. EMIT_MASKWRITE(0XF8000110, 0x003FFFF0U ,0x000FA220U),
  8603. // .. .. .. START: UPDATE FB_DIV
  8604. // .. .. .. PLL_FDIV = 0x28
  8605. // .. .. .. ==> 0XF8000100[18:12] = 0x00000028U
  8606. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00028000U
  8607. // .. .. ..
  8608. EMIT_MASKWRITE(0XF8000100, 0x0007F000U ,0x00028000U),
  8609. // .. .. .. FINISH: UPDATE FB_DIV
  8610. // .. .. .. START: BY PASS PLL
  8611. // .. .. .. PLL_BYPASS_FORCE = 1
  8612. // .. .. .. ==> 0XF8000100[4:4] = 0x00000001U
  8613. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  8614. // .. .. ..
  8615. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000010U),
  8616. // .. .. .. FINISH: BY PASS PLL
  8617. // .. .. .. START: ASSERT RESET
  8618. // .. .. .. PLL_RESET = 1
  8619. // .. .. .. ==> 0XF8000100[0:0] = 0x00000001U
  8620. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8621. // .. .. ..
  8622. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000001U),
  8623. // .. .. .. FINISH: ASSERT RESET
  8624. // .. .. .. START: DEASSERT RESET
  8625. // .. .. .. PLL_RESET = 0
  8626. // .. .. .. ==> 0XF8000100[0:0] = 0x00000000U
  8627. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8628. // .. .. ..
  8629. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000000U),
  8630. // .. .. .. FINISH: DEASSERT RESET
  8631. // .. .. .. START: CHECK PLL STATUS
  8632. // .. .. .. ARM_PLL_LOCK = 1
  8633. // .. .. .. ==> 0XF800010C[0:0] = 0x00000001U
  8634. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8635. // .. .. ..
  8636. EMIT_MASKPOLL(0XF800010C, 0x00000001U),
  8637. // .. .. .. FINISH: CHECK PLL STATUS
  8638. // .. .. .. START: REMOVE PLL BY PASS
  8639. // .. .. .. PLL_BYPASS_FORCE = 0
  8640. // .. .. .. ==> 0XF8000100[4:4] = 0x00000000U
  8641. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  8642. // .. .. ..
  8643. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000000U),
  8644. // .. .. .. FINISH: REMOVE PLL BY PASS
  8645. // .. .. .. SRCSEL = 0x0
  8646. // .. .. .. ==> 0XF8000120[5:4] = 0x00000000U
  8647. // .. .. .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8648. // .. .. .. DIVISOR = 0x2
  8649. // .. .. .. ==> 0XF8000120[13:8] = 0x00000002U
  8650. // .. .. .. ==> MASK : 0x00003F00U VAL : 0x00000200U
  8651. // .. .. .. CPU_6OR4XCLKACT = 0x1
  8652. // .. .. .. ==> 0XF8000120[24:24] = 0x00000001U
  8653. // .. .. .. ==> MASK : 0x01000000U VAL : 0x01000000U
  8654. // .. .. .. CPU_3OR2XCLKACT = 0x1
  8655. // .. .. .. ==> 0XF8000120[25:25] = 0x00000001U
  8656. // .. .. .. ==> MASK : 0x02000000U VAL : 0x02000000U
  8657. // .. .. .. CPU_2XCLKACT = 0x1
  8658. // .. .. .. ==> 0XF8000120[26:26] = 0x00000001U
  8659. // .. .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  8660. // .. .. .. CPU_1XCLKACT = 0x1
  8661. // .. .. .. ==> 0XF8000120[27:27] = 0x00000001U
  8662. // .. .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  8663. // .. .. .. CPU_PERI_CLKACT = 0x1
  8664. // .. .. .. ==> 0XF8000120[28:28] = 0x00000001U
  8665. // .. .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  8666. // .. .. ..
  8667. EMIT_MASKWRITE(0XF8000120, 0x1F003F30U ,0x1F000200U),
  8668. // .. .. FINISH: ARM PLL INIT
  8669. // .. .. START: DDR PLL INIT
  8670. // .. .. PLL_RES = 0x2
  8671. // .. .. ==> 0XF8000114[7:4] = 0x00000002U
  8672. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  8673. // .. .. PLL_CP = 0x2
  8674. // .. .. ==> 0XF8000114[11:8] = 0x00000002U
  8675. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  8676. // .. .. LOCK_CNT = 0x12c
  8677. // .. .. ==> 0XF8000114[21:12] = 0x0000012CU
  8678. // .. .. ==> MASK : 0x003FF000U VAL : 0x0012C000U
  8679. // .. ..
  8680. EMIT_MASKWRITE(0XF8000114, 0x003FFFF0U ,0x0012C220U),
  8681. // .. .. .. START: UPDATE FB_DIV
  8682. // .. .. .. PLL_FDIV = 0x20
  8683. // .. .. .. ==> 0XF8000104[18:12] = 0x00000020U
  8684. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00020000U
  8685. // .. .. ..
  8686. EMIT_MASKWRITE(0XF8000104, 0x0007F000U ,0x00020000U),
  8687. // .. .. .. FINISH: UPDATE FB_DIV
  8688. // .. .. .. START: BY PASS PLL
  8689. // .. .. .. PLL_BYPASS_FORCE = 1
  8690. // .. .. .. ==> 0XF8000104[4:4] = 0x00000001U
  8691. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  8692. // .. .. ..
  8693. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000010U),
  8694. // .. .. .. FINISH: BY PASS PLL
  8695. // .. .. .. START: ASSERT RESET
  8696. // .. .. .. PLL_RESET = 1
  8697. // .. .. .. ==> 0XF8000104[0:0] = 0x00000001U
  8698. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8699. // .. .. ..
  8700. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000001U),
  8701. // .. .. .. FINISH: ASSERT RESET
  8702. // .. .. .. START: DEASSERT RESET
  8703. // .. .. .. PLL_RESET = 0
  8704. // .. .. .. ==> 0XF8000104[0:0] = 0x00000000U
  8705. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8706. // .. .. ..
  8707. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000000U),
  8708. // .. .. .. FINISH: DEASSERT RESET
  8709. // .. .. .. START: CHECK PLL STATUS
  8710. // .. .. .. DDR_PLL_LOCK = 1
  8711. // .. .. .. ==> 0XF800010C[1:1] = 0x00000001U
  8712. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  8713. // .. .. ..
  8714. EMIT_MASKPOLL(0XF800010C, 0x00000002U),
  8715. // .. .. .. FINISH: CHECK PLL STATUS
  8716. // .. .. .. START: REMOVE PLL BY PASS
  8717. // .. .. .. PLL_BYPASS_FORCE = 0
  8718. // .. .. .. ==> 0XF8000104[4:4] = 0x00000000U
  8719. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  8720. // .. .. ..
  8721. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000000U),
  8722. // .. .. .. FINISH: REMOVE PLL BY PASS
  8723. // .. .. .. DDR_3XCLKACT = 0x1
  8724. // .. .. .. ==> 0XF8000124[0:0] = 0x00000001U
  8725. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8726. // .. .. .. DDR_2XCLKACT = 0x1
  8727. // .. .. .. ==> 0XF8000124[1:1] = 0x00000001U
  8728. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  8729. // .. .. .. DDR_3XCLK_DIVISOR = 0x2
  8730. // .. .. .. ==> 0XF8000124[25:20] = 0x00000002U
  8731. // .. .. .. ==> MASK : 0x03F00000U VAL : 0x00200000U
  8732. // .. .. .. DDR_2XCLK_DIVISOR = 0x3
  8733. // .. .. .. ==> 0XF8000124[31:26] = 0x00000003U
  8734. // .. .. .. ==> MASK : 0xFC000000U VAL : 0x0C000000U
  8735. // .. .. ..
  8736. EMIT_MASKWRITE(0XF8000124, 0xFFF00003U ,0x0C200003U),
  8737. // .. .. FINISH: DDR PLL INIT
  8738. // .. .. START: IO PLL INIT
  8739. // .. .. PLL_RES = 0xc
  8740. // .. .. ==> 0XF8000118[7:4] = 0x0000000CU
  8741. // .. .. ==> MASK : 0x000000F0U VAL : 0x000000C0U
  8742. // .. .. PLL_CP = 0x2
  8743. // .. .. ==> 0XF8000118[11:8] = 0x00000002U
  8744. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  8745. // .. .. LOCK_CNT = 0x145
  8746. // .. .. ==> 0XF8000118[21:12] = 0x00000145U
  8747. // .. .. ==> MASK : 0x003FF000U VAL : 0x00145000U
  8748. // .. ..
  8749. EMIT_MASKWRITE(0XF8000118, 0x003FFFF0U ,0x001452C0U),
  8750. // .. .. .. START: UPDATE FB_DIV
  8751. // .. .. .. PLL_FDIV = 0x1e
  8752. // .. .. .. ==> 0XF8000108[18:12] = 0x0000001EU
  8753. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x0001E000U
  8754. // .. .. ..
  8755. EMIT_MASKWRITE(0XF8000108, 0x0007F000U ,0x0001E000U),
  8756. // .. .. .. FINISH: UPDATE FB_DIV
  8757. // .. .. .. START: BY PASS PLL
  8758. // .. .. .. PLL_BYPASS_FORCE = 1
  8759. // .. .. .. ==> 0XF8000108[4:4] = 0x00000001U
  8760. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  8761. // .. .. ..
  8762. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000010U),
  8763. // .. .. .. FINISH: BY PASS PLL
  8764. // .. .. .. START: ASSERT RESET
  8765. // .. .. .. PLL_RESET = 1
  8766. // .. .. .. ==> 0XF8000108[0:0] = 0x00000001U
  8767. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8768. // .. .. ..
  8769. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000001U),
  8770. // .. .. .. FINISH: ASSERT RESET
  8771. // .. .. .. START: DEASSERT RESET
  8772. // .. .. .. PLL_RESET = 0
  8773. // .. .. .. ==> 0XF8000108[0:0] = 0x00000000U
  8774. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8775. // .. .. ..
  8776. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000000U),
  8777. // .. .. .. FINISH: DEASSERT RESET
  8778. // .. .. .. START: CHECK PLL STATUS
  8779. // .. .. .. IO_PLL_LOCK = 1
  8780. // .. .. .. ==> 0XF800010C[2:2] = 0x00000001U
  8781. // .. .. .. ==> MASK : 0x00000004U VAL : 0x00000004U
  8782. // .. .. ..
  8783. EMIT_MASKPOLL(0XF800010C, 0x00000004U),
  8784. // .. .. .. FINISH: CHECK PLL STATUS
  8785. // .. .. .. START: REMOVE PLL BY PASS
  8786. // .. .. .. PLL_BYPASS_FORCE = 0
  8787. // .. .. .. ==> 0XF8000108[4:4] = 0x00000000U
  8788. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  8789. // .. .. ..
  8790. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000000U),
  8791. // .. .. .. FINISH: REMOVE PLL BY PASS
  8792. // .. .. FINISH: IO PLL INIT
  8793. // .. FINISH: PLL SLCR REGISTERS
  8794. // .. START: LOCK IT BACK
  8795. // .. LOCK_KEY = 0X767B
  8796. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  8797. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  8798. // ..
  8799. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  8800. // .. FINISH: LOCK IT BACK
  8801. // FINISH: top
  8802. //
  8803. EMIT_EXIT(),
  8804. //
  8805. };
  8806. unsigned long ps7_clock_init_data_1_0[] = {
  8807. // START: top
  8808. // .. START: SLCR SETTINGS
  8809. // .. UNLOCK_KEY = 0XDF0D
  8810. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  8811. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  8812. // ..
  8813. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  8814. // .. FINISH: SLCR SETTINGS
  8815. // .. START: CLOCK CONTROL SLCR REGISTERS
  8816. // .. CLKACT = 0x1
  8817. // .. ==> 0XF8000128[0:0] = 0x00000001U
  8818. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8819. // .. DIVISOR0 = 0x23
  8820. // .. ==> 0XF8000128[13:8] = 0x00000023U
  8821. // .. ==> MASK : 0x00003F00U VAL : 0x00002300U
  8822. // .. DIVISOR1 = 0x3
  8823. // .. ==> 0XF8000128[25:20] = 0x00000003U
  8824. // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
  8825. // ..
  8826. EMIT_MASKWRITE(0XF8000128, 0x03F03F01U ,0x00302301U),
  8827. // .. CLKACT = 0x1
  8828. // .. ==> 0XF8000138[0:0] = 0x00000001U
  8829. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8830. // .. SRCSEL = 0x0
  8831. // .. ==> 0XF8000138[4:4] = 0x00000000U
  8832. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  8833. // ..
  8834. EMIT_MASKWRITE(0XF8000138, 0x00000011U ,0x00000001U),
  8835. // .. CLKACT = 0x1
  8836. // .. ==> 0XF8000140[0:0] = 0x00000001U
  8837. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8838. // .. SRCSEL = 0x0
  8839. // .. ==> 0XF8000140[6:4] = 0x00000000U
  8840. // .. ==> MASK : 0x00000070U VAL : 0x00000000U
  8841. // .. DIVISOR = 0x8
  8842. // .. ==> 0XF8000140[13:8] = 0x00000008U
  8843. // .. ==> MASK : 0x00003F00U VAL : 0x00000800U
  8844. // .. DIVISOR1 = 0x5
  8845. // .. ==> 0XF8000140[25:20] = 0x00000005U
  8846. // .. ==> MASK : 0x03F00000U VAL : 0x00500000U
  8847. // ..
  8848. EMIT_MASKWRITE(0XF8000140, 0x03F03F71U ,0x00500801U),
  8849. // .. CLKACT = 0x1
  8850. // .. ==> 0XF800014C[0:0] = 0x00000001U
  8851. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8852. // .. SRCSEL = 0x0
  8853. // .. ==> 0XF800014C[5:4] = 0x00000000U
  8854. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8855. // .. DIVISOR = 0x5
  8856. // .. ==> 0XF800014C[13:8] = 0x00000005U
  8857. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  8858. // ..
  8859. EMIT_MASKWRITE(0XF800014C, 0x00003F31U ,0x00000501U),
  8860. // .. CLKACT0 = 0x1
  8861. // .. ==> 0XF8000150[0:0] = 0x00000001U
  8862. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8863. // .. CLKACT1 = 0x0
  8864. // .. ==> 0XF8000150[1:1] = 0x00000000U
  8865. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  8866. // .. SRCSEL = 0x0
  8867. // .. ==> 0XF8000150[5:4] = 0x00000000U
  8868. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8869. // .. DIVISOR = 0x14
  8870. // .. ==> 0XF8000150[13:8] = 0x00000014U
  8871. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8872. // ..
  8873. EMIT_MASKWRITE(0XF8000150, 0x00003F33U ,0x00001401U),
  8874. // .. CLKACT0 = 0x0
  8875. // .. ==> 0XF8000154[0:0] = 0x00000000U
  8876. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8877. // .. CLKACT1 = 0x1
  8878. // .. ==> 0XF8000154[1:1] = 0x00000001U
  8879. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  8880. // .. SRCSEL = 0x0
  8881. // .. ==> 0XF8000154[5:4] = 0x00000000U
  8882. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8883. // .. DIVISOR = 0x14
  8884. // .. ==> 0XF8000154[13:8] = 0x00000014U
  8885. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8886. // ..
  8887. EMIT_MASKWRITE(0XF8000154, 0x00003F33U ,0x00001402U),
  8888. // .. CLKACT0 = 0x1
  8889. // .. ==> 0XF800015C[0:0] = 0x00000001U
  8890. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8891. // .. CLKACT1 = 0x0
  8892. // .. ==> 0XF800015C[1:1] = 0x00000000U
  8893. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  8894. // .. SRCSEL = 0x0
  8895. // .. ==> 0XF800015C[5:4] = 0x00000000U
  8896. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8897. // .. DIVISOR0 = 0xe
  8898. // .. ==> 0XF800015C[13:8] = 0x0000000EU
  8899. // .. ==> MASK : 0x00003F00U VAL : 0x00000E00U
  8900. // .. DIVISOR1 = 0x3
  8901. // .. ==> 0XF800015C[25:20] = 0x00000003U
  8902. // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
  8903. // ..
  8904. EMIT_MASKWRITE(0XF800015C, 0x03F03F33U ,0x00300E01U),
  8905. // .. CAN0_MUX = 0x0
  8906. // .. ==> 0XF8000160[5:0] = 0x00000000U
  8907. // .. ==> MASK : 0x0000003FU VAL : 0x00000000U
  8908. // .. CAN0_REF_SEL = 0x0
  8909. // .. ==> 0XF8000160[6:6] = 0x00000000U
  8910. // .. ==> MASK : 0x00000040U VAL : 0x00000000U
  8911. // .. CAN1_MUX = 0x0
  8912. // .. ==> 0XF8000160[21:16] = 0x00000000U
  8913. // .. ==> MASK : 0x003F0000U VAL : 0x00000000U
  8914. // .. CAN1_REF_SEL = 0x0
  8915. // .. ==> 0XF8000160[22:22] = 0x00000000U
  8916. // .. ==> MASK : 0x00400000U VAL : 0x00000000U
  8917. // ..
  8918. EMIT_MASKWRITE(0XF8000160, 0x007F007FU ,0x00000000U),
  8919. // .. CLKACT = 0x1
  8920. // .. ==> 0XF8000168[0:0] = 0x00000001U
  8921. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8922. // .. SRCSEL = 0x0
  8923. // .. ==> 0XF8000168[5:4] = 0x00000000U
  8924. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8925. // .. DIVISOR = 0x5
  8926. // .. ==> 0XF8000168[13:8] = 0x00000005U
  8927. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  8928. // ..
  8929. EMIT_MASKWRITE(0XF8000168, 0x00003F31U ,0x00000501U),
  8930. // .. SRCSEL = 0x0
  8931. // .. ==> 0XF8000170[5:4] = 0x00000000U
  8932. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8933. // .. DIVISOR0 = 0x14
  8934. // .. ==> 0XF8000170[13:8] = 0x00000014U
  8935. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8936. // .. DIVISOR1 = 0x1
  8937. // .. ==> 0XF8000170[25:20] = 0x00000001U
  8938. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  8939. // ..
  8940. EMIT_MASKWRITE(0XF8000170, 0x03F03F30U ,0x00101400U),
  8941. // .. SRCSEL = 0x0
  8942. // .. ==> 0XF8000180[5:4] = 0x00000000U
  8943. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8944. // .. DIVISOR0 = 0x14
  8945. // .. ==> 0XF8000180[13:8] = 0x00000014U
  8946. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8947. // .. DIVISOR1 = 0x1
  8948. // .. ==> 0XF8000180[25:20] = 0x00000001U
  8949. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  8950. // ..
  8951. EMIT_MASKWRITE(0XF8000180, 0x03F03F30U ,0x00101400U),
  8952. // .. SRCSEL = 0x0
  8953. // .. ==> 0XF8000190[5:4] = 0x00000000U
  8954. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8955. // .. DIVISOR0 = 0x14
  8956. // .. ==> 0XF8000190[13:8] = 0x00000014U
  8957. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8958. // .. DIVISOR1 = 0x1
  8959. // .. ==> 0XF8000190[25:20] = 0x00000001U
  8960. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  8961. // ..
  8962. EMIT_MASKWRITE(0XF8000190, 0x03F03F30U ,0x00101400U),
  8963. // .. SRCSEL = 0x0
  8964. // .. ==> 0XF80001A0[5:4] = 0x00000000U
  8965. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8966. // .. DIVISOR0 = 0x14
  8967. // .. ==> 0XF80001A0[13:8] = 0x00000014U
  8968. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8969. // .. DIVISOR1 = 0x1
  8970. // .. ==> 0XF80001A0[25:20] = 0x00000001U
  8971. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  8972. // ..
  8973. EMIT_MASKWRITE(0XF80001A0, 0x03F03F30U ,0x00101400U),
  8974. // .. CLK_621_TRUE = 0x1
  8975. // .. ==> 0XF80001C4[0:0] = 0x00000001U
  8976. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8977. // ..
  8978. EMIT_MASKWRITE(0XF80001C4, 0x00000001U ,0x00000001U),
  8979. // .. DMA_CPU_2XCLKACT = 0x1
  8980. // .. ==> 0XF800012C[0:0] = 0x00000001U
  8981. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8982. // .. USB0_CPU_1XCLKACT = 0x1
  8983. // .. ==> 0XF800012C[2:2] = 0x00000001U
  8984. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  8985. // .. USB1_CPU_1XCLKACT = 0x1
  8986. // .. ==> 0XF800012C[3:3] = 0x00000001U
  8987. // .. ==> MASK : 0x00000008U VAL : 0x00000008U
  8988. // .. GEM0_CPU_1XCLKACT = 0x1
  8989. // .. ==> 0XF800012C[6:6] = 0x00000001U
  8990. // .. ==> MASK : 0x00000040U VAL : 0x00000040U
  8991. // .. GEM1_CPU_1XCLKACT = 0x0
  8992. // .. ==> 0XF800012C[7:7] = 0x00000000U
  8993. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  8994. // .. SDI0_CPU_1XCLKACT = 0x1
  8995. // .. ==> 0XF800012C[10:10] = 0x00000001U
  8996. // .. ==> MASK : 0x00000400U VAL : 0x00000400U
  8997. // .. SDI1_CPU_1XCLKACT = 0x0
  8998. // .. ==> 0XF800012C[11:11] = 0x00000000U
  8999. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  9000. // .. SPI0_CPU_1XCLKACT = 0x0
  9001. // .. ==> 0XF800012C[14:14] = 0x00000000U
  9002. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  9003. // .. SPI1_CPU_1XCLKACT = 0x0
  9004. // .. ==> 0XF800012C[15:15] = 0x00000000U
  9005. // .. ==> MASK : 0x00008000U VAL : 0x00000000U
  9006. // .. CAN0_CPU_1XCLKACT = 0x1
  9007. // .. ==> 0XF800012C[16:16] = 0x00000001U
  9008. // .. ==> MASK : 0x00010000U VAL : 0x00010000U
  9009. // .. CAN1_CPU_1XCLKACT = 0x0
  9010. // .. ==> 0XF800012C[17:17] = 0x00000000U
  9011. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9012. // .. I2C0_CPU_1XCLKACT = 0x1
  9013. // .. ==> 0XF800012C[18:18] = 0x00000001U
  9014. // .. ==> MASK : 0x00040000U VAL : 0x00040000U
  9015. // .. I2C1_CPU_1XCLKACT = 0x1
  9016. // .. ==> 0XF800012C[19:19] = 0x00000001U
  9017. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  9018. // .. UART0_CPU_1XCLKACT = 0x0
  9019. // .. ==> 0XF800012C[20:20] = 0x00000000U
  9020. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  9021. // .. UART1_CPU_1XCLKACT = 0x1
  9022. // .. ==> 0XF800012C[21:21] = 0x00000001U
  9023. // .. ==> MASK : 0x00200000U VAL : 0x00200000U
  9024. // .. GPIO_CPU_1XCLKACT = 0x1
  9025. // .. ==> 0XF800012C[22:22] = 0x00000001U
  9026. // .. ==> MASK : 0x00400000U VAL : 0x00400000U
  9027. // .. LQSPI_CPU_1XCLKACT = 0x1
  9028. // .. ==> 0XF800012C[23:23] = 0x00000001U
  9029. // .. ==> MASK : 0x00800000U VAL : 0x00800000U
  9030. // .. SMC_CPU_1XCLKACT = 0x1
  9031. // .. ==> 0XF800012C[24:24] = 0x00000001U
  9032. // .. ==> MASK : 0x01000000U VAL : 0x01000000U
  9033. // ..
  9034. EMIT_MASKWRITE(0XF800012C, 0x01FFCCCDU ,0x01ED044DU),
  9035. // .. FINISH: CLOCK CONTROL SLCR REGISTERS
  9036. // .. START: THIS SHOULD BE BLANK
  9037. // .. FINISH: THIS SHOULD BE BLANK
  9038. // .. START: LOCK IT BACK
  9039. // .. LOCK_KEY = 0X767B
  9040. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  9041. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  9042. // ..
  9043. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  9044. // .. FINISH: LOCK IT BACK
  9045. // FINISH: top
  9046. //
  9047. EMIT_EXIT(),
  9048. //
  9049. };
  9050. unsigned long ps7_ddr_init_data_1_0[] = {
  9051. // START: top
  9052. // .. START: DDR INITIALIZATION
  9053. // .. .. START: LOCK DDR
  9054. // .. .. reg_ddrc_soft_rstb = 0
  9055. // .. .. ==> 0XF8006000[0:0] = 0x00000000U
  9056. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9057. // .. .. reg_ddrc_powerdown_en = 0x0
  9058. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  9059. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9060. // .. .. reg_ddrc_data_bus_width = 0x0
  9061. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  9062. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  9063. // .. .. reg_ddrc_burst8_refresh = 0x0
  9064. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  9065. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  9066. // .. .. reg_ddrc_rdwr_idle_gap = 0x1
  9067. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  9068. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  9069. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  9070. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  9071. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  9072. // .. .. reg_ddrc_dis_act_bypass = 0x0
  9073. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  9074. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  9075. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  9076. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  9077. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9078. // .. ..
  9079. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000080U),
  9080. // .. .. FINISH: LOCK DDR
  9081. // .. .. reg_ddrc_t_rfc_nom_x32 = 0x81
  9082. // .. .. ==> 0XF8006004[11:0] = 0x00000081U
  9083. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000081U
  9084. // .. .. reg_ddrc_active_ranks = 0x1
  9085. // .. .. ==> 0XF8006004[13:12] = 0x00000001U
  9086. // .. .. ==> MASK : 0x00003000U VAL : 0x00001000U
  9087. // .. .. reg_ddrc_addrmap_cs_bit0 = 0x0
  9088. // .. .. ==> 0XF8006004[18:14] = 0x00000000U
  9089. // .. .. ==> MASK : 0x0007C000U VAL : 0x00000000U
  9090. // .. .. reg_ddrc_wr_odt_block = 0x1
  9091. // .. .. ==> 0XF8006004[20:19] = 0x00000001U
  9092. // .. .. ==> MASK : 0x00180000U VAL : 0x00080000U
  9093. // .. .. reg_ddrc_diff_rank_rd_2cycle_gap = 0x0
  9094. // .. .. ==> 0XF8006004[21:21] = 0x00000000U
  9095. // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
  9096. // .. .. reg_ddrc_addrmap_cs_bit1 = 0x0
  9097. // .. .. ==> 0XF8006004[26:22] = 0x00000000U
  9098. // .. .. ==> MASK : 0x07C00000U VAL : 0x00000000U
  9099. // .. .. reg_ddrc_addrmap_open_bank = 0x0
  9100. // .. .. ==> 0XF8006004[27:27] = 0x00000000U
  9101. // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
  9102. // .. .. reg_ddrc_addrmap_4bank_ram = 0x0
  9103. // .. .. ==> 0XF8006004[28:28] = 0x00000000U
  9104. // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
  9105. // .. ..
  9106. EMIT_MASKWRITE(0XF8006004, 0x1FFFFFFFU ,0x00081081U),
  9107. // .. .. reg_ddrc_hpr_min_non_critical_x32 = 0xf
  9108. // .. .. ==> 0XF8006008[10:0] = 0x0000000FU
  9109. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000000FU
  9110. // .. .. reg_ddrc_hpr_max_starve_x32 = 0xf
  9111. // .. .. ==> 0XF8006008[21:11] = 0x0000000FU
  9112. // .. .. ==> MASK : 0x003FF800U VAL : 0x00007800U
  9113. // .. .. reg_ddrc_hpr_xact_run_length = 0xf
  9114. // .. .. ==> 0XF8006008[25:22] = 0x0000000FU
  9115. // .. .. ==> MASK : 0x03C00000U VAL : 0x03C00000U
  9116. // .. ..
  9117. EMIT_MASKWRITE(0XF8006008, 0x03FFFFFFU ,0x03C0780FU),
  9118. // .. .. reg_ddrc_lpr_min_non_critical_x32 = 0x1
  9119. // .. .. ==> 0XF800600C[10:0] = 0x00000001U
  9120. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  9121. // .. .. reg_ddrc_lpr_max_starve_x32 = 0x2
  9122. // .. .. ==> 0XF800600C[21:11] = 0x00000002U
  9123. // .. .. ==> MASK : 0x003FF800U VAL : 0x00001000U
  9124. // .. .. reg_ddrc_lpr_xact_run_length = 0x8
  9125. // .. .. ==> 0XF800600C[25:22] = 0x00000008U
  9126. // .. .. ==> MASK : 0x03C00000U VAL : 0x02000000U
  9127. // .. ..
  9128. EMIT_MASKWRITE(0XF800600C, 0x03FFFFFFU ,0x02001001U),
  9129. // .. .. reg_ddrc_w_min_non_critical_x32 = 0x1
  9130. // .. .. ==> 0XF8006010[10:0] = 0x00000001U
  9131. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  9132. // .. .. reg_ddrc_w_xact_run_length = 0x8
  9133. // .. .. ==> 0XF8006010[14:11] = 0x00000008U
  9134. // .. .. ==> MASK : 0x00007800U VAL : 0x00004000U
  9135. // .. .. reg_ddrc_w_max_starve_x32 = 0x2
  9136. // .. .. ==> 0XF8006010[25:15] = 0x00000002U
  9137. // .. .. ==> MASK : 0x03FF8000U VAL : 0x00010000U
  9138. // .. ..
  9139. EMIT_MASKWRITE(0XF8006010, 0x03FFFFFFU ,0x00014001U),
  9140. // .. .. reg_ddrc_t_rc = 0x1b
  9141. // .. .. ==> 0XF8006014[5:0] = 0x0000001BU
  9142. // .. .. ==> MASK : 0x0000003FU VAL : 0x0000001BU
  9143. // .. .. reg_ddrc_t_rfc_min = 0x56
  9144. // .. .. ==> 0XF8006014[13:6] = 0x00000056U
  9145. // .. .. ==> MASK : 0x00003FC0U VAL : 0x00001580U
  9146. // .. .. reg_ddrc_post_selfref_gap_x32 = 0x10
  9147. // .. .. ==> 0XF8006014[20:14] = 0x00000010U
  9148. // .. .. ==> MASK : 0x001FC000U VAL : 0x00040000U
  9149. // .. ..
  9150. EMIT_MASKWRITE(0XF8006014, 0x001FFFFFU ,0x0004159BU),
  9151. // .. .. reg_ddrc_wr2pre = 0x12
  9152. // .. .. ==> 0XF8006018[4:0] = 0x00000012U
  9153. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000012U
  9154. // .. .. reg_ddrc_powerdown_to_x32 = 0x6
  9155. // .. .. ==> 0XF8006018[9:5] = 0x00000006U
  9156. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000C0U
  9157. // .. .. reg_ddrc_t_faw = 0x10
  9158. // .. .. ==> 0XF8006018[15:10] = 0x00000010U
  9159. // .. .. ==> MASK : 0x0000FC00U VAL : 0x00004000U
  9160. // .. .. reg_ddrc_t_ras_max = 0x24
  9161. // .. .. ==> 0XF8006018[21:16] = 0x00000024U
  9162. // .. .. ==> MASK : 0x003F0000U VAL : 0x00240000U
  9163. // .. .. reg_ddrc_t_ras_min = 0x14
  9164. // .. .. ==> 0XF8006018[26:22] = 0x00000014U
  9165. // .. .. ==> MASK : 0x07C00000U VAL : 0x05000000U
  9166. // .. .. reg_ddrc_t_cke = 0x4
  9167. // .. .. ==> 0XF8006018[31:28] = 0x00000004U
  9168. // .. .. ==> MASK : 0xF0000000U VAL : 0x40000000U
  9169. // .. ..
  9170. EMIT_MASKWRITE(0XF8006018, 0xF7FFFFFFU ,0x452440D2U),
  9171. // .. .. reg_ddrc_write_latency = 0x5
  9172. // .. .. ==> 0XF800601C[4:0] = 0x00000005U
  9173. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000005U
  9174. // .. .. reg_ddrc_rd2wr = 0x7
  9175. // .. .. ==> 0XF800601C[9:5] = 0x00000007U
  9176. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000E0U
  9177. // .. .. reg_ddrc_wr2rd = 0xe
  9178. // .. .. ==> 0XF800601C[14:10] = 0x0000000EU
  9179. // .. .. ==> MASK : 0x00007C00U VAL : 0x00003800U
  9180. // .. .. reg_ddrc_t_xp = 0x4
  9181. // .. .. ==> 0XF800601C[19:15] = 0x00000004U
  9182. // .. .. ==> MASK : 0x000F8000U VAL : 0x00020000U
  9183. // .. .. reg_ddrc_pad_pd = 0x0
  9184. // .. .. ==> 0XF800601C[22:20] = 0x00000000U
  9185. // .. .. ==> MASK : 0x00700000U VAL : 0x00000000U
  9186. // .. .. reg_ddrc_rd2pre = 0x4
  9187. // .. .. ==> 0XF800601C[27:23] = 0x00000004U
  9188. // .. .. ==> MASK : 0x0F800000U VAL : 0x02000000U
  9189. // .. .. reg_ddrc_t_rcd = 0x7
  9190. // .. .. ==> 0XF800601C[31:28] = 0x00000007U
  9191. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  9192. // .. ..
  9193. EMIT_MASKWRITE(0XF800601C, 0xFFFFFFFFU ,0x720238E5U),
  9194. // .. .. reg_ddrc_t_ccd = 0x4
  9195. // .. .. ==> 0XF8006020[4:2] = 0x00000004U
  9196. // .. .. ==> MASK : 0x0000001CU VAL : 0x00000010U
  9197. // .. .. reg_ddrc_t_rrd = 0x4
  9198. // .. .. ==> 0XF8006020[7:5] = 0x00000004U
  9199. // .. .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  9200. // .. .. reg_ddrc_refresh_margin = 0x2
  9201. // .. .. ==> 0XF8006020[11:8] = 0x00000002U
  9202. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  9203. // .. .. reg_ddrc_t_rp = 0x7
  9204. // .. .. ==> 0XF8006020[15:12] = 0x00000007U
  9205. // .. .. ==> MASK : 0x0000F000U VAL : 0x00007000U
  9206. // .. .. reg_ddrc_refresh_to_x32 = 0x8
  9207. // .. .. ==> 0XF8006020[20:16] = 0x00000008U
  9208. // .. .. ==> MASK : 0x001F0000U VAL : 0x00080000U
  9209. // .. .. reg_ddrc_sdram = 0x1
  9210. // .. .. ==> 0XF8006020[21:21] = 0x00000001U
  9211. // .. .. ==> MASK : 0x00200000U VAL : 0x00200000U
  9212. // .. .. reg_ddrc_mobile = 0x0
  9213. // .. .. ==> 0XF8006020[22:22] = 0x00000000U
  9214. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  9215. // .. .. reg_ddrc_clock_stop_en = 0x0
  9216. // .. .. ==> 0XF8006020[23:23] = 0x00000000U
  9217. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  9218. // .. .. reg_ddrc_read_latency = 0x7
  9219. // .. .. ==> 0XF8006020[28:24] = 0x00000007U
  9220. // .. .. ==> MASK : 0x1F000000U VAL : 0x07000000U
  9221. // .. .. reg_phy_mode_ddr1_ddr2 = 0x1
  9222. // .. .. ==> 0XF8006020[29:29] = 0x00000001U
  9223. // .. .. ==> MASK : 0x20000000U VAL : 0x20000000U
  9224. // .. .. reg_ddrc_dis_pad_pd = 0x0
  9225. // .. .. ==> 0XF8006020[30:30] = 0x00000000U
  9226. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  9227. // .. .. reg_ddrc_loopback = 0x0
  9228. // .. .. ==> 0XF8006020[31:31] = 0x00000000U
  9229. // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
  9230. // .. ..
  9231. EMIT_MASKWRITE(0XF8006020, 0xFFFFFFFCU ,0x27287290U),
  9232. // .. .. reg_ddrc_en_2t_timing_mode = 0x0
  9233. // .. .. ==> 0XF8006024[0:0] = 0x00000000U
  9234. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9235. // .. .. reg_ddrc_prefer_write = 0x0
  9236. // .. .. ==> 0XF8006024[1:1] = 0x00000000U
  9237. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9238. // .. .. reg_ddrc_max_rank_rd = 0xf
  9239. // .. .. ==> 0XF8006024[5:2] = 0x0000000FU
  9240. // .. .. ==> MASK : 0x0000003CU VAL : 0x0000003CU
  9241. // .. .. reg_ddrc_mr_wr = 0x0
  9242. // .. .. ==> 0XF8006024[6:6] = 0x00000000U
  9243. // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
  9244. // .. .. reg_ddrc_mr_addr = 0x0
  9245. // .. .. ==> 0XF8006024[8:7] = 0x00000000U
  9246. // .. .. ==> MASK : 0x00000180U VAL : 0x00000000U
  9247. // .. .. reg_ddrc_mr_data = 0x0
  9248. // .. .. ==> 0XF8006024[24:9] = 0x00000000U
  9249. // .. .. ==> MASK : 0x01FFFE00U VAL : 0x00000000U
  9250. // .. .. ddrc_reg_mr_wr_busy = 0x0
  9251. // .. .. ==> 0XF8006024[25:25] = 0x00000000U
  9252. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  9253. // .. .. reg_ddrc_mr_type = 0x0
  9254. // .. .. ==> 0XF8006024[26:26] = 0x00000000U
  9255. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  9256. // .. .. reg_ddrc_mr_rdata_valid = 0x0
  9257. // .. .. ==> 0XF8006024[27:27] = 0x00000000U
  9258. // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
  9259. // .. ..
  9260. EMIT_MASKWRITE(0XF8006024, 0x0FFFFFFFU ,0x0000003CU),
  9261. // .. .. reg_ddrc_final_wait_x32 = 0x7
  9262. // .. .. ==> 0XF8006028[6:0] = 0x00000007U
  9263. // .. .. ==> MASK : 0x0000007FU VAL : 0x00000007U
  9264. // .. .. reg_ddrc_pre_ocd_x32 = 0x0
  9265. // .. .. ==> 0XF8006028[10:7] = 0x00000000U
  9266. // .. .. ==> MASK : 0x00000780U VAL : 0x00000000U
  9267. // .. .. reg_ddrc_t_mrd = 0x4
  9268. // .. .. ==> 0XF8006028[13:11] = 0x00000004U
  9269. // .. .. ==> MASK : 0x00003800U VAL : 0x00002000U
  9270. // .. ..
  9271. EMIT_MASKWRITE(0XF8006028, 0x00003FFFU ,0x00002007U),
  9272. // .. .. reg_ddrc_emr2 = 0x8
  9273. // .. .. ==> 0XF800602C[15:0] = 0x00000008U
  9274. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000008U
  9275. // .. .. reg_ddrc_emr3 = 0x0
  9276. // .. .. ==> 0XF800602C[31:16] = 0x00000000U
  9277. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00000000U
  9278. // .. ..
  9279. EMIT_MASKWRITE(0XF800602C, 0xFFFFFFFFU ,0x00000008U),
  9280. // .. .. reg_ddrc_mr = 0x930
  9281. // .. .. ==> 0XF8006030[15:0] = 0x00000930U
  9282. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000930U
  9283. // .. .. reg_ddrc_emr = 0x4
  9284. // .. .. ==> 0XF8006030[31:16] = 0x00000004U
  9285. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00040000U
  9286. // .. ..
  9287. EMIT_MASKWRITE(0XF8006030, 0xFFFFFFFFU ,0x00040930U),
  9288. // .. .. reg_ddrc_burst_rdwr = 0x4
  9289. // .. .. ==> 0XF8006034[3:0] = 0x00000004U
  9290. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000004U
  9291. // .. .. reg_ddrc_pre_cke_x1024 = 0x105
  9292. // .. .. ==> 0XF8006034[13:4] = 0x00000105U
  9293. // .. .. ==> MASK : 0x00003FF0U VAL : 0x00001050U
  9294. // .. .. reg_ddrc_post_cke_x1024 = 0x1
  9295. // .. .. ==> 0XF8006034[25:16] = 0x00000001U
  9296. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00010000U
  9297. // .. .. reg_ddrc_burstchop = 0x0
  9298. // .. .. ==> 0XF8006034[28:28] = 0x00000000U
  9299. // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
  9300. // .. ..
  9301. EMIT_MASKWRITE(0XF8006034, 0x13FF3FFFU ,0x00011054U),
  9302. // .. .. reg_ddrc_force_low_pri_n = 0x0
  9303. // .. .. ==> 0XF8006038[0:0] = 0x00000000U
  9304. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9305. // .. .. reg_ddrc_dis_dq = 0x0
  9306. // .. .. ==> 0XF8006038[1:1] = 0x00000000U
  9307. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9308. // .. .. reg_phy_debug_mode = 0x0
  9309. // .. .. ==> 0XF8006038[6:6] = 0x00000000U
  9310. // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
  9311. // .. .. reg_phy_wr_level_start = 0x0
  9312. // .. .. ==> 0XF8006038[7:7] = 0x00000000U
  9313. // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
  9314. // .. .. reg_phy_rd_level_start = 0x0
  9315. // .. .. ==> 0XF8006038[8:8] = 0x00000000U
  9316. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  9317. // .. .. reg_phy_dq0_wait_t = 0x0
  9318. // .. .. ==> 0XF8006038[12:9] = 0x00000000U
  9319. // .. .. ==> MASK : 0x00001E00U VAL : 0x00000000U
  9320. // .. ..
  9321. EMIT_MASKWRITE(0XF8006038, 0x00001FC3U ,0x00000000U),
  9322. // .. .. reg_ddrc_addrmap_bank_b0 = 0x7
  9323. // .. .. ==> 0XF800603C[3:0] = 0x00000007U
  9324. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000007U
  9325. // .. .. reg_ddrc_addrmap_bank_b1 = 0x7
  9326. // .. .. ==> 0XF800603C[7:4] = 0x00000007U
  9327. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000070U
  9328. // .. .. reg_ddrc_addrmap_bank_b2 = 0x7
  9329. // .. .. ==> 0XF800603C[11:8] = 0x00000007U
  9330. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000700U
  9331. // .. .. reg_ddrc_addrmap_col_b5 = 0x0
  9332. // .. .. ==> 0XF800603C[15:12] = 0x00000000U
  9333. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  9334. // .. .. reg_ddrc_addrmap_col_b6 = 0x0
  9335. // .. .. ==> 0XF800603C[19:16] = 0x00000000U
  9336. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  9337. // .. ..
  9338. EMIT_MASKWRITE(0XF800603C, 0x000FFFFFU ,0x00000777U),
  9339. // .. .. reg_ddrc_addrmap_col_b2 = 0x0
  9340. // .. .. ==> 0XF8006040[3:0] = 0x00000000U
  9341. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  9342. // .. .. reg_ddrc_addrmap_col_b3 = 0x0
  9343. // .. .. ==> 0XF8006040[7:4] = 0x00000000U
  9344. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  9345. // .. .. reg_ddrc_addrmap_col_b4 = 0x0
  9346. // .. .. ==> 0XF8006040[11:8] = 0x00000000U
  9347. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  9348. // .. .. reg_ddrc_addrmap_col_b7 = 0x0
  9349. // .. .. ==> 0XF8006040[15:12] = 0x00000000U
  9350. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  9351. // .. .. reg_ddrc_addrmap_col_b8 = 0x0
  9352. // .. .. ==> 0XF8006040[19:16] = 0x00000000U
  9353. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  9354. // .. .. reg_ddrc_addrmap_col_b9 = 0xf
  9355. // .. .. ==> 0XF8006040[23:20] = 0x0000000FU
  9356. // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
  9357. // .. .. reg_ddrc_addrmap_col_b10 = 0xf
  9358. // .. .. ==> 0XF8006040[27:24] = 0x0000000FU
  9359. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  9360. // .. .. reg_ddrc_addrmap_col_b11 = 0xf
  9361. // .. .. ==> 0XF8006040[31:28] = 0x0000000FU
  9362. // .. .. ==> MASK : 0xF0000000U VAL : 0xF0000000U
  9363. // .. ..
  9364. EMIT_MASKWRITE(0XF8006040, 0xFFFFFFFFU ,0xFFF00000U),
  9365. // .. .. reg_ddrc_addrmap_row_b0 = 0x6
  9366. // .. .. ==> 0XF8006044[3:0] = 0x00000006U
  9367. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000006U
  9368. // .. .. reg_ddrc_addrmap_row_b1 = 0x6
  9369. // .. .. ==> 0XF8006044[7:4] = 0x00000006U
  9370. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000060U
  9371. // .. .. reg_ddrc_addrmap_row_b2_11 = 0x6
  9372. // .. .. ==> 0XF8006044[11:8] = 0x00000006U
  9373. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000600U
  9374. // .. .. reg_ddrc_addrmap_row_b12 = 0x6
  9375. // .. .. ==> 0XF8006044[15:12] = 0x00000006U
  9376. // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
  9377. // .. .. reg_ddrc_addrmap_row_b13 = 0x6
  9378. // .. .. ==> 0XF8006044[19:16] = 0x00000006U
  9379. // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
  9380. // .. .. reg_ddrc_addrmap_row_b14 = 0x6
  9381. // .. .. ==> 0XF8006044[23:20] = 0x00000006U
  9382. // .. .. ==> MASK : 0x00F00000U VAL : 0x00600000U
  9383. // .. .. reg_ddrc_addrmap_row_b15 = 0xf
  9384. // .. .. ==> 0XF8006044[27:24] = 0x0000000FU
  9385. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  9386. // .. ..
  9387. EMIT_MASKWRITE(0XF8006044, 0x0FFFFFFFU ,0x0F666666U),
  9388. // .. .. reg_ddrc_rank0_rd_odt = 0x0
  9389. // .. .. ==> 0XF8006048[2:0] = 0x00000000U
  9390. // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
  9391. // .. .. reg_ddrc_rank0_wr_odt = 0x1
  9392. // .. .. ==> 0XF8006048[5:3] = 0x00000001U
  9393. // .. .. ==> MASK : 0x00000038U VAL : 0x00000008U
  9394. // .. .. reg_ddrc_rank1_rd_odt = 0x1
  9395. // .. .. ==> 0XF8006048[8:6] = 0x00000001U
  9396. // .. .. ==> MASK : 0x000001C0U VAL : 0x00000040U
  9397. // .. .. reg_ddrc_rank1_wr_odt = 0x1
  9398. // .. .. ==> 0XF8006048[11:9] = 0x00000001U
  9399. // .. .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  9400. // .. .. reg_phy_rd_local_odt = 0x0
  9401. // .. .. ==> 0XF8006048[13:12] = 0x00000000U
  9402. // .. .. ==> MASK : 0x00003000U VAL : 0x00000000U
  9403. // .. .. reg_phy_wr_local_odt = 0x3
  9404. // .. .. ==> 0XF8006048[15:14] = 0x00000003U
  9405. // .. .. ==> MASK : 0x0000C000U VAL : 0x0000C000U
  9406. // .. .. reg_phy_idle_local_odt = 0x3
  9407. // .. .. ==> 0XF8006048[17:16] = 0x00000003U
  9408. // .. .. ==> MASK : 0x00030000U VAL : 0x00030000U
  9409. // .. .. reg_ddrc_rank2_rd_odt = 0x0
  9410. // .. .. ==> 0XF8006048[20:18] = 0x00000000U
  9411. // .. .. ==> MASK : 0x001C0000U VAL : 0x00000000U
  9412. // .. .. reg_ddrc_rank2_wr_odt = 0x0
  9413. // .. .. ==> 0XF8006048[23:21] = 0x00000000U
  9414. // .. .. ==> MASK : 0x00E00000U VAL : 0x00000000U
  9415. // .. .. reg_ddrc_rank3_rd_odt = 0x0
  9416. // .. .. ==> 0XF8006048[26:24] = 0x00000000U
  9417. // .. .. ==> MASK : 0x07000000U VAL : 0x00000000U
  9418. // .. .. reg_ddrc_rank3_wr_odt = 0x0
  9419. // .. .. ==> 0XF8006048[29:27] = 0x00000000U
  9420. // .. .. ==> MASK : 0x38000000U VAL : 0x00000000U
  9421. // .. ..
  9422. EMIT_MASKWRITE(0XF8006048, 0x3FFFFFFFU ,0x0003C248U),
  9423. // .. .. reg_phy_rd_cmd_to_data = 0x0
  9424. // .. .. ==> 0XF8006050[3:0] = 0x00000000U
  9425. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  9426. // .. .. reg_phy_wr_cmd_to_data = 0x0
  9427. // .. .. ==> 0XF8006050[7:4] = 0x00000000U
  9428. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  9429. // .. .. reg_phy_rdc_we_to_re_delay = 0x8
  9430. // .. .. ==> 0XF8006050[11:8] = 0x00000008U
  9431. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000800U
  9432. // .. .. reg_phy_rdc_fifo_rst_disable = 0x0
  9433. // .. .. ==> 0XF8006050[15:15] = 0x00000000U
  9434. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  9435. // .. .. reg_phy_use_fixed_re = 0x1
  9436. // .. .. ==> 0XF8006050[16:16] = 0x00000001U
  9437. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  9438. // .. .. reg_phy_rdc_fifo_rst_err_cnt_clr = 0x0
  9439. // .. .. ==> 0XF8006050[17:17] = 0x00000000U
  9440. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9441. // .. .. reg_phy_dis_phy_ctrl_rstn = 0x0
  9442. // .. .. ==> 0XF8006050[18:18] = 0x00000000U
  9443. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  9444. // .. .. reg_phy_clk_stall_level = 0x0
  9445. // .. .. ==> 0XF8006050[19:19] = 0x00000000U
  9446. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  9447. // .. .. reg_phy_gatelvl_num_of_dq0 = 0x7
  9448. // .. .. ==> 0XF8006050[27:24] = 0x00000007U
  9449. // .. .. ==> MASK : 0x0F000000U VAL : 0x07000000U
  9450. // .. .. reg_phy_wrlvl_num_of_dq0 = 0x7
  9451. // .. .. ==> 0XF8006050[31:28] = 0x00000007U
  9452. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  9453. // .. ..
  9454. EMIT_MASKWRITE(0XF8006050, 0xFF0F8FFFU ,0x77010800U),
  9455. // .. .. reg_ddrc_dll_calib_to_min_x1024 = 0x1
  9456. // .. .. ==> 0XF8006058[7:0] = 0x00000001U
  9457. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000001U
  9458. // .. .. reg_ddrc_dll_calib_to_max_x1024 = 0x1
  9459. // .. .. ==> 0XF8006058[15:8] = 0x00000001U
  9460. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000100U
  9461. // .. .. reg_ddrc_dis_dll_calib = 0x0
  9462. // .. .. ==> 0XF8006058[16:16] = 0x00000000U
  9463. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9464. // .. ..
  9465. EMIT_MASKWRITE(0XF8006058, 0x0001FFFFU ,0x00000101U),
  9466. // .. .. reg_ddrc_rd_odt_delay = 0x3
  9467. // .. .. ==> 0XF800605C[3:0] = 0x00000003U
  9468. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000003U
  9469. // .. .. reg_ddrc_wr_odt_delay = 0x0
  9470. // .. .. ==> 0XF800605C[7:4] = 0x00000000U
  9471. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  9472. // .. .. reg_ddrc_rd_odt_hold = 0x0
  9473. // .. .. ==> 0XF800605C[11:8] = 0x00000000U
  9474. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  9475. // .. .. reg_ddrc_wr_odt_hold = 0x5
  9476. // .. .. ==> 0XF800605C[15:12] = 0x00000005U
  9477. // .. .. ==> MASK : 0x0000F000U VAL : 0x00005000U
  9478. // .. ..
  9479. EMIT_MASKWRITE(0XF800605C, 0x0000FFFFU ,0x00005003U),
  9480. // .. .. reg_ddrc_pageclose = 0x0
  9481. // .. .. ==> 0XF8006060[0:0] = 0x00000000U
  9482. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9483. // .. .. reg_ddrc_lpr_num_entries = 0x1f
  9484. // .. .. ==> 0XF8006060[6:1] = 0x0000001FU
  9485. // .. .. ==> MASK : 0x0000007EU VAL : 0x0000003EU
  9486. // .. .. reg_ddrc_auto_pre_en = 0x0
  9487. // .. .. ==> 0XF8006060[7:7] = 0x00000000U
  9488. // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
  9489. // .. .. reg_ddrc_refresh_update_level = 0x0
  9490. // .. .. ==> 0XF8006060[8:8] = 0x00000000U
  9491. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  9492. // .. .. reg_ddrc_dis_wc = 0x0
  9493. // .. .. ==> 0XF8006060[9:9] = 0x00000000U
  9494. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  9495. // .. .. reg_ddrc_dis_collision_page_opt = 0x0
  9496. // .. .. ==> 0XF8006060[10:10] = 0x00000000U
  9497. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9498. // .. .. reg_ddrc_selfref_en = 0x0
  9499. // .. .. ==> 0XF8006060[12:12] = 0x00000000U
  9500. // .. .. ==> MASK : 0x00001000U VAL : 0x00000000U
  9501. // .. ..
  9502. EMIT_MASKWRITE(0XF8006060, 0x000017FFU ,0x0000003EU),
  9503. // .. .. reg_ddrc_go2critical_hysteresis = 0x0
  9504. // .. .. ==> 0XF8006064[12:5] = 0x00000000U
  9505. // .. .. ==> MASK : 0x00001FE0U VAL : 0x00000000U
  9506. // .. .. reg_arb_go2critical_en = 0x1
  9507. // .. .. ==> 0XF8006064[17:17] = 0x00000001U
  9508. // .. .. ==> MASK : 0x00020000U VAL : 0x00020000U
  9509. // .. ..
  9510. EMIT_MASKWRITE(0XF8006064, 0x00021FE0U ,0x00020000U),
  9511. // .. .. reg_ddrc_wrlvl_ww = 0x41
  9512. // .. .. ==> 0XF8006068[7:0] = 0x00000041U
  9513. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000041U
  9514. // .. .. reg_ddrc_rdlvl_rr = 0x41
  9515. // .. .. ==> 0XF8006068[15:8] = 0x00000041U
  9516. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00004100U
  9517. // .. .. reg_ddrc_dfi_t_wlmrd = 0x28
  9518. // .. .. ==> 0XF8006068[25:16] = 0x00000028U
  9519. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00280000U
  9520. // .. ..
  9521. EMIT_MASKWRITE(0XF8006068, 0x03FFFFFFU ,0x00284141U),
  9522. // .. .. dfi_t_ctrlupd_interval_min_x1024 = 0x10
  9523. // .. .. ==> 0XF800606C[7:0] = 0x00000010U
  9524. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000010U
  9525. // .. .. dfi_t_ctrlupd_interval_max_x1024 = 0x16
  9526. // .. .. ==> 0XF800606C[15:8] = 0x00000016U
  9527. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00001600U
  9528. // .. ..
  9529. EMIT_MASKWRITE(0XF800606C, 0x0000FFFFU ,0x00001610U),
  9530. // .. .. refresh_timer0_start_value_x32 = 0x0
  9531. // .. .. ==> 0XF80060A0[11:0] = 0x00000000U
  9532. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000000U
  9533. // .. .. refresh_timer1_start_value_x32 = 0x8
  9534. // .. .. ==> 0XF80060A0[23:12] = 0x00000008U
  9535. // .. .. ==> MASK : 0x00FFF000U VAL : 0x00008000U
  9536. // .. ..
  9537. EMIT_MASKWRITE(0XF80060A0, 0x00FFFFFFU ,0x00008000U),
  9538. // .. .. reg_ddrc_dis_auto_zq = 0x0
  9539. // .. .. ==> 0XF80060A4[0:0] = 0x00000000U
  9540. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9541. // .. .. reg_ddrc_ddr3 = 0x1
  9542. // .. .. ==> 0XF80060A4[1:1] = 0x00000001U
  9543. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  9544. // .. .. reg_ddrc_t_mod = 0x200
  9545. // .. .. ==> 0XF80060A4[11:2] = 0x00000200U
  9546. // .. .. ==> MASK : 0x00000FFCU VAL : 0x00000800U
  9547. // .. .. reg_ddrc_t_zq_long_nop = 0x200
  9548. // .. .. ==> 0XF80060A4[21:12] = 0x00000200U
  9549. // .. .. ==> MASK : 0x003FF000U VAL : 0x00200000U
  9550. // .. .. reg_ddrc_t_zq_short_nop = 0x40
  9551. // .. .. ==> 0XF80060A4[31:22] = 0x00000040U
  9552. // .. .. ==> MASK : 0xFFC00000U VAL : 0x10000000U
  9553. // .. ..
  9554. EMIT_MASKWRITE(0XF80060A4, 0xFFFFFFFFU ,0x10200802U),
  9555. // .. .. t_zq_short_interval_x1024 = 0xcb73
  9556. // .. .. ==> 0XF80060A8[19:0] = 0x0000CB73U
  9557. // .. .. ==> MASK : 0x000FFFFFU VAL : 0x0000CB73U
  9558. // .. .. dram_rstn_x1024 = 0x69
  9559. // .. .. ==> 0XF80060A8[27:20] = 0x00000069U
  9560. // .. .. ==> MASK : 0x0FF00000U VAL : 0x06900000U
  9561. // .. ..
  9562. EMIT_MASKWRITE(0XF80060A8, 0x0FFFFFFFU ,0x0690CB73U),
  9563. // .. .. deeppowerdown_en = 0x0
  9564. // .. .. ==> 0XF80060AC[0:0] = 0x00000000U
  9565. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9566. // .. .. deeppowerdown_to_x1024 = 0xff
  9567. // .. .. ==> 0XF80060AC[8:1] = 0x000000FFU
  9568. // .. .. ==> MASK : 0x000001FEU VAL : 0x000001FEU
  9569. // .. ..
  9570. EMIT_MASKWRITE(0XF80060AC, 0x000001FFU ,0x000001FEU),
  9571. // .. .. dfi_wrlvl_max_x1024 = 0xfff
  9572. // .. .. ==> 0XF80060B0[11:0] = 0x00000FFFU
  9573. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000FFFU
  9574. // .. .. dfi_rdlvl_max_x1024 = 0xfff
  9575. // .. .. ==> 0XF80060B0[23:12] = 0x00000FFFU
  9576. // .. .. ==> MASK : 0x00FFF000U VAL : 0x00FFF000U
  9577. // .. .. ddrc_reg_twrlvl_max_error = 0x0
  9578. // .. .. ==> 0XF80060B0[24:24] = 0x00000000U
  9579. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  9580. // .. .. ddrc_reg_trdlvl_max_error = 0x0
  9581. // .. .. ==> 0XF80060B0[25:25] = 0x00000000U
  9582. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  9583. // .. .. reg_ddrc_dfi_wr_level_en = 0x1
  9584. // .. .. ==> 0XF80060B0[26:26] = 0x00000001U
  9585. // .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  9586. // .. .. reg_ddrc_dfi_rd_dqs_gate_level = 0x1
  9587. // .. .. ==> 0XF80060B0[27:27] = 0x00000001U
  9588. // .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  9589. // .. .. reg_ddrc_dfi_rd_data_eye_train = 0x1
  9590. // .. .. ==> 0XF80060B0[28:28] = 0x00000001U
  9591. // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  9592. // .. ..
  9593. EMIT_MASKWRITE(0XF80060B0, 0x1FFFFFFFU ,0x1CFFFFFFU),
  9594. // .. .. reg_ddrc_2t_delay = 0x0
  9595. // .. .. ==> 0XF80060B4[8:0] = 0x00000000U
  9596. // .. .. ==> MASK : 0x000001FFU VAL : 0x00000000U
  9597. // .. .. reg_ddrc_skip_ocd = 0x1
  9598. // .. .. ==> 0XF80060B4[9:9] = 0x00000001U
  9599. // .. .. ==> MASK : 0x00000200U VAL : 0x00000200U
  9600. // .. .. reg_ddrc_dis_pre_bypass = 0x0
  9601. // .. .. ==> 0XF80060B4[10:10] = 0x00000000U
  9602. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9603. // .. ..
  9604. EMIT_MASKWRITE(0XF80060B4, 0x000007FFU ,0x00000200U),
  9605. // .. .. reg_ddrc_dfi_t_rddata_en = 0x6
  9606. // .. .. ==> 0XF80060B8[4:0] = 0x00000006U
  9607. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000006U
  9608. // .. .. reg_ddrc_dfi_t_ctrlup_min = 0x3
  9609. // .. .. ==> 0XF80060B8[14:5] = 0x00000003U
  9610. // .. .. ==> MASK : 0x00007FE0U VAL : 0x00000060U
  9611. // .. .. reg_ddrc_dfi_t_ctrlup_max = 0x40
  9612. // .. .. ==> 0XF80060B8[24:15] = 0x00000040U
  9613. // .. .. ==> MASK : 0x01FF8000U VAL : 0x00200000U
  9614. // .. ..
  9615. EMIT_MASKWRITE(0XF80060B8, 0x01FFFFFFU ,0x00200066U),
  9616. // .. .. START: RESET ECC ERROR
  9617. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 1
  9618. // .. .. ==> 0XF80060C4[0:0] = 0x00000001U
  9619. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  9620. // .. .. Clear_Correctable_DRAM_ECC_error = 1
  9621. // .. .. ==> 0XF80060C4[1:1] = 0x00000001U
  9622. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  9623. // .. ..
  9624. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000003U),
  9625. // .. .. FINISH: RESET ECC ERROR
  9626. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 0x0
  9627. // .. .. ==> 0XF80060C4[0:0] = 0x00000000U
  9628. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9629. // .. .. Clear_Correctable_DRAM_ECC_error = 0x0
  9630. // .. .. ==> 0XF80060C4[1:1] = 0x00000000U
  9631. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9632. // .. ..
  9633. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000000U),
  9634. // .. .. CORR_ECC_LOG_VALID = 0x0
  9635. // .. .. ==> 0XF80060C8[0:0] = 0x00000000U
  9636. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9637. // .. .. ECC_CORRECTED_BIT_NUM = 0x0
  9638. // .. .. ==> 0XF80060C8[7:1] = 0x00000000U
  9639. // .. .. ==> MASK : 0x000000FEU VAL : 0x00000000U
  9640. // .. ..
  9641. EMIT_MASKWRITE(0XF80060C8, 0x000000FFU ,0x00000000U),
  9642. // .. .. UNCORR_ECC_LOG_VALID = 0x0
  9643. // .. .. ==> 0XF80060DC[0:0] = 0x00000000U
  9644. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9645. // .. ..
  9646. EMIT_MASKWRITE(0XF80060DC, 0x00000001U ,0x00000000U),
  9647. // .. .. STAT_NUM_CORR_ERR = 0x0
  9648. // .. .. ==> 0XF80060F0[15:8] = 0x00000000U
  9649. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000000U
  9650. // .. .. STAT_NUM_UNCORR_ERR = 0x0
  9651. // .. .. ==> 0XF80060F0[7:0] = 0x00000000U
  9652. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000000U
  9653. // .. ..
  9654. EMIT_MASKWRITE(0XF80060F0, 0x0000FFFFU ,0x00000000U),
  9655. // .. .. reg_ddrc_ecc_mode = 0x0
  9656. // .. .. ==> 0XF80060F4[2:0] = 0x00000000U
  9657. // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
  9658. // .. .. reg_ddrc_dis_scrub = 0x1
  9659. // .. .. ==> 0XF80060F4[3:3] = 0x00000001U
  9660. // .. .. ==> MASK : 0x00000008U VAL : 0x00000008U
  9661. // .. ..
  9662. EMIT_MASKWRITE(0XF80060F4, 0x0000000FU ,0x00000008U),
  9663. // .. .. reg_phy_dif_on = 0x0
  9664. // .. .. ==> 0XF8006114[3:0] = 0x00000000U
  9665. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  9666. // .. .. reg_phy_dif_off = 0x0
  9667. // .. .. ==> 0XF8006114[7:4] = 0x00000000U
  9668. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  9669. // .. ..
  9670. EMIT_MASKWRITE(0XF8006114, 0x000000FFU ,0x00000000U),
  9671. // .. .. reg_phy_data_slice_in_use = 0x1
  9672. // .. .. ==> 0XF8006118[0:0] = 0x00000001U
  9673. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  9674. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  9675. // .. .. ==> 0XF8006118[1:1] = 0x00000000U
  9676. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9677. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  9678. // .. .. ==> 0XF8006118[2:2] = 0x00000000U
  9679. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  9680. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  9681. // .. .. ==> 0XF8006118[3:3] = 0x00000000U
  9682. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  9683. // .. .. reg_phy_board_lpbk_tx = 0x0
  9684. // .. .. ==> 0XF8006118[4:4] = 0x00000000U
  9685. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  9686. // .. .. reg_phy_board_lpbk_rx = 0x0
  9687. // .. .. ==> 0XF8006118[5:5] = 0x00000000U
  9688. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  9689. // .. .. reg_phy_bist_shift_dq = 0x0
  9690. // .. .. ==> 0XF8006118[14:6] = 0x00000000U
  9691. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  9692. // .. .. reg_phy_bist_err_clr = 0x0
  9693. // .. .. ==> 0XF8006118[23:15] = 0x00000000U
  9694. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  9695. // .. .. reg_phy_dq_offset = 0x40
  9696. // .. .. ==> 0XF8006118[30:24] = 0x00000040U
  9697. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  9698. // .. ..
  9699. EMIT_MASKWRITE(0XF8006118, 0x7FFFFFFFU ,0x40000001U),
  9700. // .. .. reg_phy_data_slice_in_use = 0x1
  9701. // .. .. ==> 0XF800611C[0:0] = 0x00000001U
  9702. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  9703. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  9704. // .. .. ==> 0XF800611C[1:1] = 0x00000000U
  9705. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9706. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  9707. // .. .. ==> 0XF800611C[2:2] = 0x00000000U
  9708. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  9709. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  9710. // .. .. ==> 0XF800611C[3:3] = 0x00000000U
  9711. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  9712. // .. .. reg_phy_board_lpbk_tx = 0x0
  9713. // .. .. ==> 0XF800611C[4:4] = 0x00000000U
  9714. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  9715. // .. .. reg_phy_board_lpbk_rx = 0x0
  9716. // .. .. ==> 0XF800611C[5:5] = 0x00000000U
  9717. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  9718. // .. .. reg_phy_bist_shift_dq = 0x0
  9719. // .. .. ==> 0XF800611C[14:6] = 0x00000000U
  9720. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  9721. // .. .. reg_phy_bist_err_clr = 0x0
  9722. // .. .. ==> 0XF800611C[23:15] = 0x00000000U
  9723. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  9724. // .. .. reg_phy_dq_offset = 0x40
  9725. // .. .. ==> 0XF800611C[30:24] = 0x00000040U
  9726. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  9727. // .. ..
  9728. EMIT_MASKWRITE(0XF800611C, 0x7FFFFFFFU ,0x40000001U),
  9729. // .. .. reg_phy_data_slice_in_use = 0x1
  9730. // .. .. ==> 0XF8006120[0:0] = 0x00000001U
  9731. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  9732. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  9733. // .. .. ==> 0XF8006120[1:1] = 0x00000000U
  9734. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9735. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  9736. // .. .. ==> 0XF8006120[2:2] = 0x00000000U
  9737. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  9738. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  9739. // .. .. ==> 0XF8006120[3:3] = 0x00000000U
  9740. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  9741. // .. .. reg_phy_board_lpbk_tx = 0x0
  9742. // .. .. ==> 0XF8006120[4:4] = 0x00000000U
  9743. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  9744. // .. .. reg_phy_board_lpbk_rx = 0x0
  9745. // .. .. ==> 0XF8006120[5:5] = 0x00000000U
  9746. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  9747. // .. .. reg_phy_bist_shift_dq = 0x0
  9748. // .. .. ==> 0XF8006120[14:6] = 0x00000000U
  9749. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  9750. // .. .. reg_phy_bist_err_clr = 0x0
  9751. // .. .. ==> 0XF8006120[23:15] = 0x00000000U
  9752. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  9753. // .. .. reg_phy_dq_offset = 0x40
  9754. // .. .. ==> 0XF8006120[30:24] = 0x00000040U
  9755. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  9756. // .. ..
  9757. EMIT_MASKWRITE(0XF8006120, 0x7FFFFFFFU ,0x40000001U),
  9758. // .. .. reg_phy_data_slice_in_use = 0x1
  9759. // .. .. ==> 0XF8006124[0:0] = 0x00000001U
  9760. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  9761. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  9762. // .. .. ==> 0XF8006124[1:1] = 0x00000000U
  9763. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9764. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  9765. // .. .. ==> 0XF8006124[2:2] = 0x00000000U
  9766. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  9767. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  9768. // .. .. ==> 0XF8006124[3:3] = 0x00000000U
  9769. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  9770. // .. .. reg_phy_board_lpbk_tx = 0x0
  9771. // .. .. ==> 0XF8006124[4:4] = 0x00000000U
  9772. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  9773. // .. .. reg_phy_board_lpbk_rx = 0x0
  9774. // .. .. ==> 0XF8006124[5:5] = 0x00000000U
  9775. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  9776. // .. .. reg_phy_bist_shift_dq = 0x0
  9777. // .. .. ==> 0XF8006124[14:6] = 0x00000000U
  9778. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  9779. // .. .. reg_phy_bist_err_clr = 0x0
  9780. // .. .. ==> 0XF8006124[23:15] = 0x00000000U
  9781. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  9782. // .. .. reg_phy_dq_offset = 0x40
  9783. // .. .. ==> 0XF8006124[30:24] = 0x00000040U
  9784. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  9785. // .. ..
  9786. EMIT_MASKWRITE(0XF8006124, 0x7FFFFFFFU ,0x40000001U),
  9787. // .. .. reg_phy_wrlvl_init_ratio = 0x1d
  9788. // .. .. ==> 0XF800612C[9:0] = 0x0000001DU
  9789. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000001DU
  9790. // .. .. reg_phy_gatelvl_init_ratio = 0xf2
  9791. // .. .. ==> 0XF800612C[19:10] = 0x000000F2U
  9792. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003C800U
  9793. // .. ..
  9794. EMIT_MASKWRITE(0XF800612C, 0x000FFFFFU ,0x0003C81DU),
  9795. // .. .. reg_phy_wrlvl_init_ratio = 0x12
  9796. // .. .. ==> 0XF8006130[9:0] = 0x00000012U
  9797. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000012U
  9798. // .. .. reg_phy_gatelvl_init_ratio = 0xd8
  9799. // .. .. ==> 0XF8006130[19:10] = 0x000000D8U
  9800. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00036000U
  9801. // .. ..
  9802. EMIT_MASKWRITE(0XF8006130, 0x000FFFFFU ,0x00036012U),
  9803. // .. .. reg_phy_wrlvl_init_ratio = 0xc
  9804. // .. .. ==> 0XF8006134[9:0] = 0x0000000CU
  9805. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000000CU
  9806. // .. .. reg_phy_gatelvl_init_ratio = 0xde
  9807. // .. .. ==> 0XF8006134[19:10] = 0x000000DEU
  9808. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00037800U
  9809. // .. ..
  9810. EMIT_MASKWRITE(0XF8006134, 0x000FFFFFU ,0x0003780CU),
  9811. // .. .. reg_phy_wrlvl_init_ratio = 0x21
  9812. // .. .. ==> 0XF8006138[9:0] = 0x00000021U
  9813. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000021U
  9814. // .. .. reg_phy_gatelvl_init_ratio = 0xee
  9815. // .. .. ==> 0XF8006138[19:10] = 0x000000EEU
  9816. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003B800U
  9817. // .. ..
  9818. EMIT_MASKWRITE(0XF8006138, 0x000FFFFFU ,0x0003B821U),
  9819. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  9820. // .. .. ==> 0XF8006140[9:0] = 0x00000035U
  9821. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  9822. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  9823. // .. .. ==> 0XF8006140[10:10] = 0x00000000U
  9824. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9825. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  9826. // .. .. ==> 0XF8006140[19:11] = 0x00000000U
  9827. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9828. // .. ..
  9829. EMIT_MASKWRITE(0XF8006140, 0x000FFFFFU ,0x00000035U),
  9830. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  9831. // .. .. ==> 0XF8006144[9:0] = 0x00000035U
  9832. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  9833. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  9834. // .. .. ==> 0XF8006144[10:10] = 0x00000000U
  9835. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9836. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  9837. // .. .. ==> 0XF8006144[19:11] = 0x00000000U
  9838. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9839. // .. ..
  9840. EMIT_MASKWRITE(0XF8006144, 0x000FFFFFU ,0x00000035U),
  9841. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  9842. // .. .. ==> 0XF8006148[9:0] = 0x00000035U
  9843. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  9844. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  9845. // .. .. ==> 0XF8006148[10:10] = 0x00000000U
  9846. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9847. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  9848. // .. .. ==> 0XF8006148[19:11] = 0x00000000U
  9849. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9850. // .. ..
  9851. EMIT_MASKWRITE(0XF8006148, 0x000FFFFFU ,0x00000035U),
  9852. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  9853. // .. .. ==> 0XF800614C[9:0] = 0x00000035U
  9854. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  9855. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  9856. // .. .. ==> 0XF800614C[10:10] = 0x00000000U
  9857. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9858. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  9859. // .. .. ==> 0XF800614C[19:11] = 0x00000000U
  9860. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9861. // .. ..
  9862. EMIT_MASKWRITE(0XF800614C, 0x000FFFFFU ,0x00000035U),
  9863. // .. .. reg_phy_wr_dqs_slave_ratio = 0x9d
  9864. // .. .. ==> 0XF8006154[9:0] = 0x0000009DU
  9865. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000009DU
  9866. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  9867. // .. .. ==> 0XF8006154[10:10] = 0x00000000U
  9868. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9869. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  9870. // .. .. ==> 0XF8006154[19:11] = 0x00000000U
  9871. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9872. // .. ..
  9873. EMIT_MASKWRITE(0XF8006154, 0x000FFFFFU ,0x0000009DU),
  9874. // .. .. reg_phy_wr_dqs_slave_ratio = 0x92
  9875. // .. .. ==> 0XF8006158[9:0] = 0x00000092U
  9876. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000092U
  9877. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  9878. // .. .. ==> 0XF8006158[10:10] = 0x00000000U
  9879. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9880. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  9881. // .. .. ==> 0XF8006158[19:11] = 0x00000000U
  9882. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9883. // .. ..
  9884. EMIT_MASKWRITE(0XF8006158, 0x000FFFFFU ,0x00000092U),
  9885. // .. .. reg_phy_wr_dqs_slave_ratio = 0x8c
  9886. // .. .. ==> 0XF800615C[9:0] = 0x0000008CU
  9887. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000008CU
  9888. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  9889. // .. .. ==> 0XF800615C[10:10] = 0x00000000U
  9890. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9891. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  9892. // .. .. ==> 0XF800615C[19:11] = 0x00000000U
  9893. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9894. // .. ..
  9895. EMIT_MASKWRITE(0XF800615C, 0x000FFFFFU ,0x0000008CU),
  9896. // .. .. reg_phy_wr_dqs_slave_ratio = 0xa1
  9897. // .. .. ==> 0XF8006160[9:0] = 0x000000A1U
  9898. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000A1U
  9899. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  9900. // .. .. ==> 0XF8006160[10:10] = 0x00000000U
  9901. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9902. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  9903. // .. .. ==> 0XF8006160[19:11] = 0x00000000U
  9904. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9905. // .. ..
  9906. EMIT_MASKWRITE(0XF8006160, 0x000FFFFFU ,0x000000A1U),
  9907. // .. .. reg_phy_fifo_we_slave_ratio = 0x147
  9908. // .. .. ==> 0XF8006168[10:0] = 0x00000147U
  9909. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000147U
  9910. // .. .. reg_phy_fifo_we_in_force = 0x0
  9911. // .. .. ==> 0XF8006168[11:11] = 0x00000000U
  9912. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  9913. // .. .. reg_phy_fifo_we_in_delay = 0x0
  9914. // .. .. ==> 0XF8006168[20:12] = 0x00000000U
  9915. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  9916. // .. ..
  9917. EMIT_MASKWRITE(0XF8006168, 0x001FFFFFU ,0x00000147U),
  9918. // .. .. reg_phy_fifo_we_slave_ratio = 0x12d
  9919. // .. .. ==> 0XF800616C[10:0] = 0x0000012DU
  9920. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000012DU
  9921. // .. .. reg_phy_fifo_we_in_force = 0x0
  9922. // .. .. ==> 0XF800616C[11:11] = 0x00000000U
  9923. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  9924. // .. .. reg_phy_fifo_we_in_delay = 0x0
  9925. // .. .. ==> 0XF800616C[20:12] = 0x00000000U
  9926. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  9927. // .. ..
  9928. EMIT_MASKWRITE(0XF800616C, 0x001FFFFFU ,0x0000012DU),
  9929. // .. .. reg_phy_fifo_we_slave_ratio = 0x133
  9930. // .. .. ==> 0XF8006170[10:0] = 0x00000133U
  9931. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000133U
  9932. // .. .. reg_phy_fifo_we_in_force = 0x0
  9933. // .. .. ==> 0XF8006170[11:11] = 0x00000000U
  9934. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  9935. // .. .. reg_phy_fifo_we_in_delay = 0x0
  9936. // .. .. ==> 0XF8006170[20:12] = 0x00000000U
  9937. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  9938. // .. ..
  9939. EMIT_MASKWRITE(0XF8006170, 0x001FFFFFU ,0x00000133U),
  9940. // .. .. reg_phy_fifo_we_slave_ratio = 0x143
  9941. // .. .. ==> 0XF8006174[10:0] = 0x00000143U
  9942. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000143U
  9943. // .. .. reg_phy_fifo_we_in_force = 0x0
  9944. // .. .. ==> 0XF8006174[11:11] = 0x00000000U
  9945. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  9946. // .. .. reg_phy_fifo_we_in_delay = 0x0
  9947. // .. .. ==> 0XF8006174[20:12] = 0x00000000U
  9948. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  9949. // .. ..
  9950. EMIT_MASKWRITE(0XF8006174, 0x001FFFFFU ,0x00000143U),
  9951. // .. .. reg_phy_wr_data_slave_ratio = 0xdd
  9952. // .. .. ==> 0XF800617C[9:0] = 0x000000DDU
  9953. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000DDU
  9954. // .. .. reg_phy_wr_data_slave_force = 0x0
  9955. // .. .. ==> 0XF800617C[10:10] = 0x00000000U
  9956. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9957. // .. .. reg_phy_wr_data_slave_delay = 0x0
  9958. // .. .. ==> 0XF800617C[19:11] = 0x00000000U
  9959. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9960. // .. ..
  9961. EMIT_MASKWRITE(0XF800617C, 0x000FFFFFU ,0x000000DDU),
  9962. // .. .. reg_phy_wr_data_slave_ratio = 0xd2
  9963. // .. .. ==> 0XF8006180[9:0] = 0x000000D2U
  9964. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000D2U
  9965. // .. .. reg_phy_wr_data_slave_force = 0x0
  9966. // .. .. ==> 0XF8006180[10:10] = 0x00000000U
  9967. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9968. // .. .. reg_phy_wr_data_slave_delay = 0x0
  9969. // .. .. ==> 0XF8006180[19:11] = 0x00000000U
  9970. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9971. // .. ..
  9972. EMIT_MASKWRITE(0XF8006180, 0x000FFFFFU ,0x000000D2U),
  9973. // .. .. reg_phy_wr_data_slave_ratio = 0xcc
  9974. // .. .. ==> 0XF8006184[9:0] = 0x000000CCU
  9975. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000CCU
  9976. // .. .. reg_phy_wr_data_slave_force = 0x0
  9977. // .. .. ==> 0XF8006184[10:10] = 0x00000000U
  9978. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9979. // .. .. reg_phy_wr_data_slave_delay = 0x0
  9980. // .. .. ==> 0XF8006184[19:11] = 0x00000000U
  9981. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9982. // .. ..
  9983. EMIT_MASKWRITE(0XF8006184, 0x000FFFFFU ,0x000000CCU),
  9984. // .. .. reg_phy_wr_data_slave_ratio = 0xe1
  9985. // .. .. ==> 0XF8006188[9:0] = 0x000000E1U
  9986. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000E1U
  9987. // .. .. reg_phy_wr_data_slave_force = 0x0
  9988. // .. .. ==> 0XF8006188[10:10] = 0x00000000U
  9989. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9990. // .. .. reg_phy_wr_data_slave_delay = 0x0
  9991. // .. .. ==> 0XF8006188[19:11] = 0x00000000U
  9992. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9993. // .. ..
  9994. EMIT_MASKWRITE(0XF8006188, 0x000FFFFFU ,0x000000E1U),
  9995. // .. .. reg_phy_loopback = 0x0
  9996. // .. .. ==> 0XF8006190[0:0] = 0x00000000U
  9997. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9998. // .. .. reg_phy_bl2 = 0x0
  9999. // .. .. ==> 0XF8006190[1:1] = 0x00000000U
  10000. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10001. // .. .. reg_phy_at_spd_atpg = 0x0
  10002. // .. .. ==> 0XF8006190[2:2] = 0x00000000U
  10003. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10004. // .. .. reg_phy_bist_enable = 0x0
  10005. // .. .. ==> 0XF8006190[3:3] = 0x00000000U
  10006. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10007. // .. .. reg_phy_bist_force_err = 0x0
  10008. // .. .. ==> 0XF8006190[4:4] = 0x00000000U
  10009. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  10010. // .. .. reg_phy_bist_mode = 0x0
  10011. // .. .. ==> 0XF8006190[6:5] = 0x00000000U
  10012. // .. .. ==> MASK : 0x00000060U VAL : 0x00000000U
  10013. // .. .. reg_phy_invert_clkout = 0x1
  10014. // .. .. ==> 0XF8006190[7:7] = 0x00000001U
  10015. // .. .. ==> MASK : 0x00000080U VAL : 0x00000080U
  10016. // .. .. reg_phy_all_dq_mpr_rd_resp = 0x0
  10017. // .. .. ==> 0XF8006190[8:8] = 0x00000000U
  10018. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10019. // .. .. reg_phy_sel_logic = 0x0
  10020. // .. .. ==> 0XF8006190[9:9] = 0x00000000U
  10021. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  10022. // .. .. reg_phy_ctrl_slave_ratio = 0x100
  10023. // .. .. ==> 0XF8006190[19:10] = 0x00000100U
  10024. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00040000U
  10025. // .. .. reg_phy_ctrl_slave_force = 0x0
  10026. // .. .. ==> 0XF8006190[20:20] = 0x00000000U
  10027. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  10028. // .. .. reg_phy_ctrl_slave_delay = 0x0
  10029. // .. .. ==> 0XF8006190[27:21] = 0x00000000U
  10030. // .. .. ==> MASK : 0x0FE00000U VAL : 0x00000000U
  10031. // .. .. reg_phy_use_rank0_delays = 0x1
  10032. // .. .. ==> 0XF8006190[28:28] = 0x00000001U
  10033. // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  10034. // .. .. reg_phy_lpddr = 0x0
  10035. // .. .. ==> 0XF8006190[29:29] = 0x00000000U
  10036. // .. .. ==> MASK : 0x20000000U VAL : 0x00000000U
  10037. // .. .. reg_phy_cmd_latency = 0x0
  10038. // .. .. ==> 0XF8006190[30:30] = 0x00000000U
  10039. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  10040. // .. .. reg_phy_int_lpbk = 0x0
  10041. // .. .. ==> 0XF8006190[31:31] = 0x00000000U
  10042. // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
  10043. // .. ..
  10044. EMIT_MASKWRITE(0XF8006190, 0xFFFFFFFFU ,0x10040080U),
  10045. // .. .. reg_phy_wr_rl_delay = 0x2
  10046. // .. .. ==> 0XF8006194[4:0] = 0x00000002U
  10047. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000002U
  10048. // .. .. reg_phy_rd_rl_delay = 0x4
  10049. // .. .. ==> 0XF8006194[9:5] = 0x00000004U
  10050. // .. .. ==> MASK : 0x000003E0U VAL : 0x00000080U
  10051. // .. .. reg_phy_dll_lock_diff = 0xf
  10052. // .. .. ==> 0XF8006194[13:10] = 0x0000000FU
  10053. // .. .. ==> MASK : 0x00003C00U VAL : 0x00003C00U
  10054. // .. .. reg_phy_use_wr_level = 0x1
  10055. // .. .. ==> 0XF8006194[14:14] = 0x00000001U
  10056. // .. .. ==> MASK : 0x00004000U VAL : 0x00004000U
  10057. // .. .. reg_phy_use_rd_dqs_gate_level = 0x1
  10058. // .. .. ==> 0XF8006194[15:15] = 0x00000001U
  10059. // .. .. ==> MASK : 0x00008000U VAL : 0x00008000U
  10060. // .. .. reg_phy_use_rd_data_eye_level = 0x1
  10061. // .. .. ==> 0XF8006194[16:16] = 0x00000001U
  10062. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  10063. // .. .. reg_phy_dis_calib_rst = 0x0
  10064. // .. .. ==> 0XF8006194[17:17] = 0x00000000U
  10065. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  10066. // .. .. reg_phy_ctrl_slave_delay = 0x0
  10067. // .. .. ==> 0XF8006194[19:18] = 0x00000000U
  10068. // .. .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  10069. // .. ..
  10070. EMIT_MASKWRITE(0XF8006194, 0x000FFFFFU ,0x0001FC82U),
  10071. // .. .. reg_arb_page_addr_mask = 0x0
  10072. // .. .. ==> 0XF8006204[31:0] = 0x00000000U
  10073. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  10074. // .. ..
  10075. EMIT_MASKWRITE(0XF8006204, 0xFFFFFFFFU ,0x00000000U),
  10076. // .. .. reg_arb_pri_wr_portn = 0x3ff
  10077. // .. .. ==> 0XF8006208[9:0] = 0x000003FFU
  10078. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  10079. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  10080. // .. .. ==> 0XF8006208[16:16] = 0x00000000U
  10081. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  10082. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  10083. // .. .. ==> 0XF8006208[17:17] = 0x00000000U
  10084. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  10085. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  10086. // .. .. ==> 0XF8006208[18:18] = 0x00000000U
  10087. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  10088. // .. .. reg_arb_dis_rmw_portn = 0x1
  10089. // .. .. ==> 0XF8006208[19:19] = 0x00000001U
  10090. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  10091. // .. ..
  10092. EMIT_MASKWRITE(0XF8006208, 0x000F03FFU ,0x000803FFU),
  10093. // .. .. reg_arb_pri_wr_portn = 0x3ff
  10094. // .. .. ==> 0XF800620C[9:0] = 0x000003FFU
  10095. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  10096. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  10097. // .. .. ==> 0XF800620C[16:16] = 0x00000000U
  10098. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  10099. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  10100. // .. .. ==> 0XF800620C[17:17] = 0x00000000U
  10101. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  10102. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  10103. // .. .. ==> 0XF800620C[18:18] = 0x00000000U
  10104. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  10105. // .. .. reg_arb_dis_rmw_portn = 0x1
  10106. // .. .. ==> 0XF800620C[19:19] = 0x00000001U
  10107. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  10108. // .. ..
  10109. EMIT_MASKWRITE(0XF800620C, 0x000F03FFU ,0x000803FFU),
  10110. // .. .. reg_arb_pri_wr_portn = 0x3ff
  10111. // .. .. ==> 0XF8006210[9:0] = 0x000003FFU
  10112. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  10113. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  10114. // .. .. ==> 0XF8006210[16:16] = 0x00000000U
  10115. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  10116. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  10117. // .. .. ==> 0XF8006210[17:17] = 0x00000000U
  10118. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  10119. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  10120. // .. .. ==> 0XF8006210[18:18] = 0x00000000U
  10121. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  10122. // .. .. reg_arb_dis_rmw_portn = 0x1
  10123. // .. .. ==> 0XF8006210[19:19] = 0x00000001U
  10124. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  10125. // .. ..
  10126. EMIT_MASKWRITE(0XF8006210, 0x000F03FFU ,0x000803FFU),
  10127. // .. .. reg_arb_pri_wr_portn = 0x3ff
  10128. // .. .. ==> 0XF8006214[9:0] = 0x000003FFU
  10129. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  10130. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  10131. // .. .. ==> 0XF8006214[16:16] = 0x00000000U
  10132. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  10133. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  10134. // .. .. ==> 0XF8006214[17:17] = 0x00000000U
  10135. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  10136. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  10137. // .. .. ==> 0XF8006214[18:18] = 0x00000000U
  10138. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  10139. // .. .. reg_arb_dis_rmw_portn = 0x1
  10140. // .. .. ==> 0XF8006214[19:19] = 0x00000001U
  10141. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  10142. // .. ..
  10143. EMIT_MASKWRITE(0XF8006214, 0x000F03FFU ,0x000803FFU),
  10144. // .. .. reg_arb_pri_rd_portn = 0x3ff
  10145. // .. .. ==> 0XF8006218[9:0] = 0x000003FFU
  10146. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  10147. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  10148. // .. .. ==> 0XF8006218[16:16] = 0x00000000U
  10149. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  10150. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  10151. // .. .. ==> 0XF8006218[17:17] = 0x00000000U
  10152. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  10153. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  10154. // .. .. ==> 0XF8006218[18:18] = 0x00000000U
  10155. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  10156. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  10157. // .. .. ==> 0XF8006218[19:19] = 0x00000000U
  10158. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  10159. // .. ..
  10160. EMIT_MASKWRITE(0XF8006218, 0x000F03FFU ,0x000003FFU),
  10161. // .. .. reg_arb_pri_rd_portn = 0x3ff
  10162. // .. .. ==> 0XF800621C[9:0] = 0x000003FFU
  10163. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  10164. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  10165. // .. .. ==> 0XF800621C[16:16] = 0x00000000U
  10166. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  10167. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  10168. // .. .. ==> 0XF800621C[17:17] = 0x00000000U
  10169. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  10170. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  10171. // .. .. ==> 0XF800621C[18:18] = 0x00000000U
  10172. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  10173. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  10174. // .. .. ==> 0XF800621C[19:19] = 0x00000000U
  10175. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  10176. // .. ..
  10177. EMIT_MASKWRITE(0XF800621C, 0x000F03FFU ,0x000003FFU),
  10178. // .. .. reg_arb_pri_rd_portn = 0x3ff
  10179. // .. .. ==> 0XF8006220[9:0] = 0x000003FFU
  10180. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  10181. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  10182. // .. .. ==> 0XF8006220[16:16] = 0x00000000U
  10183. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  10184. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  10185. // .. .. ==> 0XF8006220[17:17] = 0x00000000U
  10186. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  10187. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  10188. // .. .. ==> 0XF8006220[18:18] = 0x00000000U
  10189. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  10190. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  10191. // .. .. ==> 0XF8006220[19:19] = 0x00000000U
  10192. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  10193. // .. ..
  10194. EMIT_MASKWRITE(0XF8006220, 0x000F03FFU ,0x000003FFU),
  10195. // .. .. reg_arb_pri_rd_portn = 0x3ff
  10196. // .. .. ==> 0XF8006224[9:0] = 0x000003FFU
  10197. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  10198. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  10199. // .. .. ==> 0XF8006224[16:16] = 0x00000000U
  10200. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  10201. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  10202. // .. .. ==> 0XF8006224[17:17] = 0x00000000U
  10203. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  10204. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  10205. // .. .. ==> 0XF8006224[18:18] = 0x00000000U
  10206. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  10207. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  10208. // .. .. ==> 0XF8006224[19:19] = 0x00000000U
  10209. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  10210. // .. ..
  10211. EMIT_MASKWRITE(0XF8006224, 0x000F03FFU ,0x000003FFU),
  10212. // .. .. reg_ddrc_lpddr2 = 0x0
  10213. // .. .. ==> 0XF80062A8[0:0] = 0x00000000U
  10214. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10215. // .. .. reg_ddrc_per_bank_refresh = 0x0
  10216. // .. .. ==> 0XF80062A8[1:1] = 0x00000000U
  10217. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10218. // .. .. reg_ddrc_derate_enable = 0x0
  10219. // .. .. ==> 0XF80062A8[2:2] = 0x00000000U
  10220. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10221. // .. .. reg_ddrc_mr4_margin = 0x0
  10222. // .. .. ==> 0XF80062A8[11:4] = 0x00000000U
  10223. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000000U
  10224. // .. ..
  10225. EMIT_MASKWRITE(0XF80062A8, 0x00000FF7U ,0x00000000U),
  10226. // .. .. reg_ddrc_mr4_read_interval = 0x0
  10227. // .. .. ==> 0XF80062AC[31:0] = 0x00000000U
  10228. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  10229. // .. ..
  10230. EMIT_MASKWRITE(0XF80062AC, 0xFFFFFFFFU ,0x00000000U),
  10231. // .. .. reg_ddrc_min_stable_clock_x1 = 0x5
  10232. // .. .. ==> 0XF80062B0[3:0] = 0x00000005U
  10233. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000005U
  10234. // .. .. reg_ddrc_idle_after_reset_x32 = 0x12
  10235. // .. .. ==> 0XF80062B0[11:4] = 0x00000012U
  10236. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000120U
  10237. // .. .. reg_ddrc_t_mrw = 0x5
  10238. // .. .. ==> 0XF80062B0[21:12] = 0x00000005U
  10239. // .. .. ==> MASK : 0x003FF000U VAL : 0x00005000U
  10240. // .. ..
  10241. EMIT_MASKWRITE(0XF80062B0, 0x003FFFFFU ,0x00005125U),
  10242. // .. .. reg_ddrc_max_auto_init_x1024 = 0xa8
  10243. // .. .. ==> 0XF80062B4[7:0] = 0x000000A8U
  10244. // .. .. ==> MASK : 0x000000FFU VAL : 0x000000A8U
  10245. // .. .. reg_ddrc_dev_zqinit_x32 = 0x12
  10246. // .. .. ==> 0XF80062B4[17:8] = 0x00000012U
  10247. // .. .. ==> MASK : 0x0003FF00U VAL : 0x00001200U
  10248. // .. ..
  10249. EMIT_MASKWRITE(0XF80062B4, 0x0003FFFFU ,0x000012A8U),
  10250. // .. .. START: POLL ON DCI STATUS
  10251. // .. .. DONE = 1
  10252. // .. .. ==> 0XF8000B74[13:13] = 0x00000001U
  10253. // .. .. ==> MASK : 0x00002000U VAL : 0x00002000U
  10254. // .. ..
  10255. EMIT_MASKPOLL(0XF8000B74, 0x00002000U),
  10256. // .. .. FINISH: POLL ON DCI STATUS
  10257. // .. .. START: UNLOCK DDR
  10258. // .. .. reg_ddrc_soft_rstb = 0x1
  10259. // .. .. ==> 0XF8006000[0:0] = 0x00000001U
  10260. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10261. // .. .. reg_ddrc_powerdown_en = 0x0
  10262. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  10263. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10264. // .. .. reg_ddrc_data_bus_width = 0x0
  10265. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  10266. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  10267. // .. .. reg_ddrc_burst8_refresh = 0x0
  10268. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  10269. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  10270. // .. .. reg_ddrc_rdwr_idle_gap = 1
  10271. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  10272. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  10273. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  10274. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  10275. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  10276. // .. .. reg_ddrc_dis_act_bypass = 0x0
  10277. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  10278. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  10279. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  10280. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  10281. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  10282. // .. ..
  10283. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000081U),
  10284. // .. .. FINISH: UNLOCK DDR
  10285. // .. .. START: CHECK DDR STATUS
  10286. // .. .. ddrc_reg_operating_mode = 1
  10287. // .. .. ==> 0XF8006054[2:0] = 0x00000001U
  10288. // .. .. ==> MASK : 0x00000007U VAL : 0x00000001U
  10289. // .. ..
  10290. EMIT_MASKPOLL(0XF8006054, 0x00000007U),
  10291. // .. .. FINISH: CHECK DDR STATUS
  10292. // .. FINISH: DDR INITIALIZATION
  10293. // FINISH: top
  10294. //
  10295. EMIT_EXIT(),
  10296. //
  10297. };
  10298. unsigned long ps7_mio_init_data_1_0[] = {
  10299. // START: top
  10300. // .. START: SLCR SETTINGS
  10301. // .. UNLOCK_KEY = 0XDF0D
  10302. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  10303. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  10304. // ..
  10305. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  10306. // .. FINISH: SLCR SETTINGS
  10307. // .. START: OCM REMAPPING
  10308. // .. VREF_EN = 0x1
  10309. // .. ==> 0XF8000B00[0:0] = 0x00000001U
  10310. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10311. // .. VREF_PULLUP_EN = 0x0
  10312. // .. ==> 0XF8000B00[1:1] = 0x00000000U
  10313. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10314. // .. CLK_PULLUP_EN = 0x0
  10315. // .. ==> 0XF8000B00[8:8] = 0x00000000U
  10316. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10317. // .. SRSTN_PULLUP_EN = 0x0
  10318. // .. ==> 0XF8000B00[9:9] = 0x00000000U
  10319. // .. ==> MASK : 0x00000200U VAL : 0x00000000U
  10320. // ..
  10321. EMIT_MASKWRITE(0XF8000B00, 0x00000303U ,0x00000001U),
  10322. // .. FINISH: OCM REMAPPING
  10323. // .. START: DDRIOB SETTINGS
  10324. // .. INP_POWER = 0x0
  10325. // .. ==> 0XF8000B40[0:0] = 0x00000000U
  10326. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10327. // .. INP_TYPE = 0x0
  10328. // .. ==> 0XF8000B40[2:1] = 0x00000000U
  10329. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  10330. // .. DCI_UPDATE = 0x0
  10331. // .. ==> 0XF8000B40[3:3] = 0x00000000U
  10332. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10333. // .. TERM_EN = 0x0
  10334. // .. ==> 0XF8000B40[4:4] = 0x00000000U
  10335. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  10336. // .. DCR_TYPE = 0x0
  10337. // .. ==> 0XF8000B40[6:5] = 0x00000000U
  10338. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  10339. // .. IBUF_DISABLE_MODE = 0x0
  10340. // .. ==> 0XF8000B40[7:7] = 0x00000000U
  10341. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10342. // .. TERM_DISABLE_MODE = 0x0
  10343. // .. ==> 0XF8000B40[8:8] = 0x00000000U
  10344. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10345. // .. OUTPUT_EN = 0x3
  10346. // .. ==> 0XF8000B40[10:9] = 0x00000003U
  10347. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10348. // .. PULLUP_EN = 0x0
  10349. // .. ==> 0XF8000B40[11:11] = 0x00000000U
  10350. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10351. // ..
  10352. EMIT_MASKWRITE(0XF8000B40, 0x00000FFFU ,0x00000600U),
  10353. // .. INP_POWER = 0x0
  10354. // .. ==> 0XF8000B44[0:0] = 0x00000000U
  10355. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10356. // .. INP_TYPE = 0x0
  10357. // .. ==> 0XF8000B44[2:1] = 0x00000000U
  10358. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  10359. // .. DCI_UPDATE = 0x0
  10360. // .. ==> 0XF8000B44[3:3] = 0x00000000U
  10361. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10362. // .. TERM_EN = 0x0
  10363. // .. ==> 0XF8000B44[4:4] = 0x00000000U
  10364. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  10365. // .. DCR_TYPE = 0x0
  10366. // .. ==> 0XF8000B44[6:5] = 0x00000000U
  10367. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  10368. // .. IBUF_DISABLE_MODE = 0x0
  10369. // .. ==> 0XF8000B44[7:7] = 0x00000000U
  10370. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10371. // .. TERM_DISABLE_MODE = 0x0
  10372. // .. ==> 0XF8000B44[8:8] = 0x00000000U
  10373. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10374. // .. OUTPUT_EN = 0x3
  10375. // .. ==> 0XF8000B44[10:9] = 0x00000003U
  10376. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10377. // .. PULLUP_EN = 0x0
  10378. // .. ==> 0XF8000B44[11:11] = 0x00000000U
  10379. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10380. // ..
  10381. EMIT_MASKWRITE(0XF8000B44, 0x00000FFFU ,0x00000600U),
  10382. // .. INP_POWER = 0x0
  10383. // .. ==> 0XF8000B48[0:0] = 0x00000000U
  10384. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10385. // .. INP_TYPE = 0x1
  10386. // .. ==> 0XF8000B48[2:1] = 0x00000001U
  10387. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  10388. // .. DCI_UPDATE = 0x0
  10389. // .. ==> 0XF8000B48[3:3] = 0x00000000U
  10390. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10391. // .. TERM_EN = 0x1
  10392. // .. ==> 0XF8000B48[4:4] = 0x00000001U
  10393. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  10394. // .. DCR_TYPE = 0x3
  10395. // .. ==> 0XF8000B48[6:5] = 0x00000003U
  10396. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  10397. // .. IBUF_DISABLE_MODE = 0
  10398. // .. ==> 0XF8000B48[7:7] = 0x00000000U
  10399. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10400. // .. TERM_DISABLE_MODE = 0
  10401. // .. ==> 0XF8000B48[8:8] = 0x00000000U
  10402. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10403. // .. OUTPUT_EN = 0x3
  10404. // .. ==> 0XF8000B48[10:9] = 0x00000003U
  10405. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10406. // .. PULLUP_EN = 0x0
  10407. // .. ==> 0XF8000B48[11:11] = 0x00000000U
  10408. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10409. // ..
  10410. EMIT_MASKWRITE(0XF8000B48, 0x00000FFFU ,0x00000672U),
  10411. // .. INP_POWER = 0x0
  10412. // .. ==> 0XF8000B4C[0:0] = 0x00000000U
  10413. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10414. // .. INP_TYPE = 0x1
  10415. // .. ==> 0XF8000B4C[2:1] = 0x00000001U
  10416. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  10417. // .. DCI_UPDATE = 0x0
  10418. // .. ==> 0XF8000B4C[3:3] = 0x00000000U
  10419. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10420. // .. TERM_EN = 0x1
  10421. // .. ==> 0XF8000B4C[4:4] = 0x00000001U
  10422. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  10423. // .. DCR_TYPE = 0x3
  10424. // .. ==> 0XF8000B4C[6:5] = 0x00000003U
  10425. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  10426. // .. IBUF_DISABLE_MODE = 0
  10427. // .. ==> 0XF8000B4C[7:7] = 0x00000000U
  10428. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10429. // .. TERM_DISABLE_MODE = 0
  10430. // .. ==> 0XF8000B4C[8:8] = 0x00000000U
  10431. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10432. // .. OUTPUT_EN = 0x3
  10433. // .. ==> 0XF8000B4C[10:9] = 0x00000003U
  10434. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10435. // .. PULLUP_EN = 0x0
  10436. // .. ==> 0XF8000B4C[11:11] = 0x00000000U
  10437. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10438. // ..
  10439. EMIT_MASKWRITE(0XF8000B4C, 0x00000FFFU ,0x00000672U),
  10440. // .. INP_POWER = 0x0
  10441. // .. ==> 0XF8000B50[0:0] = 0x00000000U
  10442. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10443. // .. INP_TYPE = 0x2
  10444. // .. ==> 0XF8000B50[2:1] = 0x00000002U
  10445. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  10446. // .. DCI_UPDATE = 0x0
  10447. // .. ==> 0XF8000B50[3:3] = 0x00000000U
  10448. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10449. // .. TERM_EN = 0x1
  10450. // .. ==> 0XF8000B50[4:4] = 0x00000001U
  10451. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  10452. // .. DCR_TYPE = 0x3
  10453. // .. ==> 0XF8000B50[6:5] = 0x00000003U
  10454. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  10455. // .. IBUF_DISABLE_MODE = 0
  10456. // .. ==> 0XF8000B50[7:7] = 0x00000000U
  10457. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10458. // .. TERM_DISABLE_MODE = 0
  10459. // .. ==> 0XF8000B50[8:8] = 0x00000000U
  10460. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10461. // .. OUTPUT_EN = 0x3
  10462. // .. ==> 0XF8000B50[10:9] = 0x00000003U
  10463. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10464. // .. PULLUP_EN = 0x0
  10465. // .. ==> 0XF8000B50[11:11] = 0x00000000U
  10466. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10467. // ..
  10468. EMIT_MASKWRITE(0XF8000B50, 0x00000FFFU ,0x00000674U),
  10469. // .. INP_POWER = 0x0
  10470. // .. ==> 0XF8000B54[0:0] = 0x00000000U
  10471. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10472. // .. INP_TYPE = 0x2
  10473. // .. ==> 0XF8000B54[2:1] = 0x00000002U
  10474. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  10475. // .. DCI_UPDATE = 0x0
  10476. // .. ==> 0XF8000B54[3:3] = 0x00000000U
  10477. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10478. // .. TERM_EN = 0x1
  10479. // .. ==> 0XF8000B54[4:4] = 0x00000001U
  10480. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  10481. // .. DCR_TYPE = 0x3
  10482. // .. ==> 0XF8000B54[6:5] = 0x00000003U
  10483. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  10484. // .. IBUF_DISABLE_MODE = 0
  10485. // .. ==> 0XF8000B54[7:7] = 0x00000000U
  10486. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10487. // .. TERM_DISABLE_MODE = 0
  10488. // .. ==> 0XF8000B54[8:8] = 0x00000000U
  10489. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10490. // .. OUTPUT_EN = 0x3
  10491. // .. ==> 0XF8000B54[10:9] = 0x00000003U
  10492. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10493. // .. PULLUP_EN = 0x0
  10494. // .. ==> 0XF8000B54[11:11] = 0x00000000U
  10495. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10496. // ..
  10497. EMIT_MASKWRITE(0XF8000B54, 0x00000FFFU ,0x00000674U),
  10498. // .. INP_POWER = 0x0
  10499. // .. ==> 0XF8000B58[0:0] = 0x00000000U
  10500. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10501. // .. INP_TYPE = 0x0
  10502. // .. ==> 0XF8000B58[2:1] = 0x00000000U
  10503. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  10504. // .. DCI_UPDATE = 0x0
  10505. // .. ==> 0XF8000B58[3:3] = 0x00000000U
  10506. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10507. // .. TERM_EN = 0x0
  10508. // .. ==> 0XF8000B58[4:4] = 0x00000000U
  10509. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  10510. // .. DCR_TYPE = 0x0
  10511. // .. ==> 0XF8000B58[6:5] = 0x00000000U
  10512. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  10513. // .. IBUF_DISABLE_MODE = 0x0
  10514. // .. ==> 0XF8000B58[7:7] = 0x00000000U
  10515. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10516. // .. TERM_DISABLE_MODE = 0x0
  10517. // .. ==> 0XF8000B58[8:8] = 0x00000000U
  10518. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10519. // .. OUTPUT_EN = 0x3
  10520. // .. ==> 0XF8000B58[10:9] = 0x00000003U
  10521. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10522. // .. PULLUP_EN = 0x0
  10523. // .. ==> 0XF8000B58[11:11] = 0x00000000U
  10524. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10525. // ..
  10526. EMIT_MASKWRITE(0XF8000B58, 0x00000FFFU ,0x00000600U),
  10527. // .. DRIVE_P = 0x1c
  10528. // .. ==> 0XF8000B5C[6:0] = 0x0000001CU
  10529. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  10530. // .. DRIVE_N = 0xc
  10531. // .. ==> 0XF8000B5C[13:7] = 0x0000000CU
  10532. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  10533. // .. SLEW_P = 0x3
  10534. // .. ==> 0XF8000B5C[18:14] = 0x00000003U
  10535. // .. ==> MASK : 0x0007C000U VAL : 0x0000C000U
  10536. // .. SLEW_N = 0x3
  10537. // .. ==> 0XF8000B5C[23:19] = 0x00000003U
  10538. // .. ==> MASK : 0x00F80000U VAL : 0x00180000U
  10539. // .. GTL = 0x0
  10540. // .. ==> 0XF8000B5C[26:24] = 0x00000000U
  10541. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  10542. // .. RTERM = 0x0
  10543. // .. ==> 0XF8000B5C[31:27] = 0x00000000U
  10544. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  10545. // ..
  10546. EMIT_MASKWRITE(0XF8000B5C, 0xFFFFFFFFU ,0x0018C61CU),
  10547. // .. DRIVE_P = 0x1c
  10548. // .. ==> 0XF8000B60[6:0] = 0x0000001CU
  10549. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  10550. // .. DRIVE_N = 0xc
  10551. // .. ==> 0XF8000B60[13:7] = 0x0000000CU
  10552. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  10553. // .. SLEW_P = 0x6
  10554. // .. ==> 0XF8000B60[18:14] = 0x00000006U
  10555. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  10556. // .. SLEW_N = 0x1f
  10557. // .. ==> 0XF8000B60[23:19] = 0x0000001FU
  10558. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  10559. // .. GTL = 0x0
  10560. // .. ==> 0XF8000B60[26:24] = 0x00000000U
  10561. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  10562. // .. RTERM = 0x0
  10563. // .. ==> 0XF8000B60[31:27] = 0x00000000U
  10564. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  10565. // ..
  10566. EMIT_MASKWRITE(0XF8000B60, 0xFFFFFFFFU ,0x00F9861CU),
  10567. // .. DRIVE_P = 0x1c
  10568. // .. ==> 0XF8000B64[6:0] = 0x0000001CU
  10569. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  10570. // .. DRIVE_N = 0xc
  10571. // .. ==> 0XF8000B64[13:7] = 0x0000000CU
  10572. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  10573. // .. SLEW_P = 0x6
  10574. // .. ==> 0XF8000B64[18:14] = 0x00000006U
  10575. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  10576. // .. SLEW_N = 0x1f
  10577. // .. ==> 0XF8000B64[23:19] = 0x0000001FU
  10578. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  10579. // .. GTL = 0x0
  10580. // .. ==> 0XF8000B64[26:24] = 0x00000000U
  10581. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  10582. // .. RTERM = 0x0
  10583. // .. ==> 0XF8000B64[31:27] = 0x00000000U
  10584. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  10585. // ..
  10586. EMIT_MASKWRITE(0XF8000B64, 0xFFFFFFFFU ,0x00F9861CU),
  10587. // .. DRIVE_P = 0x1c
  10588. // .. ==> 0XF8000B68[6:0] = 0x0000001CU
  10589. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  10590. // .. DRIVE_N = 0xc
  10591. // .. ==> 0XF8000B68[13:7] = 0x0000000CU
  10592. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  10593. // .. SLEW_P = 0x6
  10594. // .. ==> 0XF8000B68[18:14] = 0x00000006U
  10595. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  10596. // .. SLEW_N = 0x1f
  10597. // .. ==> 0XF8000B68[23:19] = 0x0000001FU
  10598. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  10599. // .. GTL = 0x0
  10600. // .. ==> 0XF8000B68[26:24] = 0x00000000U
  10601. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  10602. // .. RTERM = 0x0
  10603. // .. ==> 0XF8000B68[31:27] = 0x00000000U
  10604. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  10605. // ..
  10606. EMIT_MASKWRITE(0XF8000B68, 0xFFFFFFFFU ,0x00F9861CU),
  10607. // .. VREF_INT_EN = 0x1
  10608. // .. ==> 0XF8000B6C[0:0] = 0x00000001U
  10609. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10610. // .. VREF_SEL = 0x4
  10611. // .. ==> 0XF8000B6C[4:1] = 0x00000004U
  10612. // .. ==> MASK : 0x0000001EU VAL : 0x00000008U
  10613. // .. VREF_EXT_EN = 0x0
  10614. // .. ==> 0XF8000B6C[6:5] = 0x00000000U
  10615. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  10616. // .. VREF_PULLUP_EN = 0x0
  10617. // .. ==> 0XF8000B6C[8:7] = 0x00000000U
  10618. // .. ==> MASK : 0x00000180U VAL : 0x00000000U
  10619. // .. REFIO_EN = 0x1
  10620. // .. ==> 0XF8000B6C[9:9] = 0x00000001U
  10621. // .. ==> MASK : 0x00000200U VAL : 0x00000200U
  10622. // .. REFIO_PULLUP_EN = 0x0
  10623. // .. ==> 0XF8000B6C[12:12] = 0x00000000U
  10624. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10625. // .. DRST_B_PULLUP_EN = 0x0
  10626. // .. ==> 0XF8000B6C[13:13] = 0x00000000U
  10627. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10628. // .. CKE_PULLUP_EN = 0x0
  10629. // .. ==> 0XF8000B6C[14:14] = 0x00000000U
  10630. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  10631. // ..
  10632. EMIT_MASKWRITE(0XF8000B6C, 0x000073FFU ,0x00000209U),
  10633. // .. .. START: ASSERT RESET
  10634. // .. .. RESET = 1
  10635. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  10636. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10637. // .. .. VRN_OUT = 0x1
  10638. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  10639. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  10640. // .. ..
  10641. EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000021U),
  10642. // .. .. FINISH: ASSERT RESET
  10643. // .. .. START: DEASSERT RESET
  10644. // .. .. RESET = 0
  10645. // .. .. ==> 0XF8000B70[0:0] = 0x00000000U
  10646. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10647. // .. .. VRN_OUT = 0x1
  10648. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  10649. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  10650. // .. ..
  10651. EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000020U),
  10652. // .. .. FINISH: DEASSERT RESET
  10653. // .. .. RESET = 0x1
  10654. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  10655. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10656. // .. .. ENABLE = 0x1
  10657. // .. .. ==> 0XF8000B70[1:1] = 0x00000001U
  10658. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10659. // .. .. VRP_TRI = 0x0
  10660. // .. .. ==> 0XF8000B70[2:2] = 0x00000000U
  10661. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10662. // .. .. VRN_TRI = 0x0
  10663. // .. .. ==> 0XF8000B70[3:3] = 0x00000000U
  10664. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10665. // .. .. VRP_OUT = 0x0
  10666. // .. .. ==> 0XF8000B70[4:4] = 0x00000000U
  10667. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  10668. // .. .. VRN_OUT = 0x1
  10669. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  10670. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  10671. // .. .. NREF_OPT1 = 0x0
  10672. // .. .. ==> 0XF8000B70[7:6] = 0x00000000U
  10673. // .. .. ==> MASK : 0x000000C0U VAL : 0x00000000U
  10674. // .. .. NREF_OPT2 = 0x0
  10675. // .. .. ==> 0XF8000B70[10:8] = 0x00000000U
  10676. // .. .. ==> MASK : 0x00000700U VAL : 0x00000000U
  10677. // .. .. NREF_OPT4 = 0x1
  10678. // .. .. ==> 0XF8000B70[13:11] = 0x00000001U
  10679. // .. .. ==> MASK : 0x00003800U VAL : 0x00000800U
  10680. // .. .. PREF_OPT1 = 0x0
  10681. // .. .. ==> 0XF8000B70[16:14] = 0x00000000U
  10682. // .. .. ==> MASK : 0x0001C000U VAL : 0x00000000U
  10683. // .. .. PREF_OPT2 = 0x0
  10684. // .. .. ==> 0XF8000B70[19:17] = 0x00000000U
  10685. // .. .. ==> MASK : 0x000E0000U VAL : 0x00000000U
  10686. // .. .. UPDATE_CONTROL = 0x0
  10687. // .. .. ==> 0XF8000B70[20:20] = 0x00000000U
  10688. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  10689. // .. .. INIT_COMPLETE = 0x0
  10690. // .. .. ==> 0XF8000B70[21:21] = 0x00000000U
  10691. // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
  10692. // .. .. TST_CLK = 0x0
  10693. // .. .. ==> 0XF8000B70[22:22] = 0x00000000U
  10694. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  10695. // .. .. TST_HLN = 0x0
  10696. // .. .. ==> 0XF8000B70[23:23] = 0x00000000U
  10697. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  10698. // .. .. TST_HLP = 0x0
  10699. // .. .. ==> 0XF8000B70[24:24] = 0x00000000U
  10700. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  10701. // .. .. TST_RST = 0x0
  10702. // .. .. ==> 0XF8000B70[25:25] = 0x00000000U
  10703. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  10704. // .. .. INT_DCI_EN = 0x0
  10705. // .. .. ==> 0XF8000B70[26:26] = 0x00000000U
  10706. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  10707. // .. ..
  10708. EMIT_MASKWRITE(0XF8000B70, 0x07FFFFFFU ,0x00000823U),
  10709. // .. FINISH: DDRIOB SETTINGS
  10710. // .. START: MIO PROGRAMMING
  10711. // .. TRI_ENABLE = 1
  10712. // .. ==> 0XF8000700[0:0] = 0x00000001U
  10713. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10714. // .. Speed = 0
  10715. // .. ==> 0XF8000700[8:8] = 0x00000000U
  10716. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10717. // .. IO_Type = 1
  10718. // .. ==> 0XF8000700[11:9] = 0x00000001U
  10719. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10720. // .. PULLUP = 1
  10721. // .. ==> 0XF8000700[12:12] = 0x00000001U
  10722. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10723. // .. DisableRcvr = 0
  10724. // .. ==> 0XF8000700[13:13] = 0x00000000U
  10725. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10726. // ..
  10727. EMIT_MASKWRITE(0XF8000700, 0x00003F01U ,0x00001201U),
  10728. // .. TRI_ENABLE = 0
  10729. // .. ==> 0XF8000704[0:0] = 0x00000000U
  10730. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10731. // .. L0_SEL = 1
  10732. // .. ==> 0XF8000704[1:1] = 0x00000001U
  10733. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10734. // .. L1_SEL = 0
  10735. // .. ==> 0XF8000704[2:2] = 0x00000000U
  10736. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10737. // .. L2_SEL = 0
  10738. // .. ==> 0XF8000704[4:3] = 0x00000000U
  10739. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10740. // .. L3_SEL = 0
  10741. // .. ==> 0XF8000704[7:5] = 0x00000000U
  10742. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10743. // .. Speed = 0
  10744. // .. ==> 0XF8000704[8:8] = 0x00000000U
  10745. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10746. // .. IO_Type = 1
  10747. // .. ==> 0XF8000704[11:9] = 0x00000001U
  10748. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10749. // .. PULLUP = 1
  10750. // .. ==> 0XF8000704[12:12] = 0x00000001U
  10751. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10752. // .. DisableRcvr = 0
  10753. // .. ==> 0XF8000704[13:13] = 0x00000000U
  10754. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10755. // ..
  10756. EMIT_MASKWRITE(0XF8000704, 0x00003FFFU ,0x00001202U),
  10757. // .. TRI_ENABLE = 0
  10758. // .. ==> 0XF8000708[0:0] = 0x00000000U
  10759. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10760. // .. L0_SEL = 1
  10761. // .. ==> 0XF8000708[1:1] = 0x00000001U
  10762. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10763. // .. L1_SEL = 0
  10764. // .. ==> 0XF8000708[2:2] = 0x00000000U
  10765. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10766. // .. L2_SEL = 0
  10767. // .. ==> 0XF8000708[4:3] = 0x00000000U
  10768. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10769. // .. L3_SEL = 0
  10770. // .. ==> 0XF8000708[7:5] = 0x00000000U
  10771. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10772. // .. Speed = 0
  10773. // .. ==> 0XF8000708[8:8] = 0x00000000U
  10774. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10775. // .. IO_Type = 1
  10776. // .. ==> 0XF8000708[11:9] = 0x00000001U
  10777. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10778. // .. PULLUP = 0
  10779. // .. ==> 0XF8000708[12:12] = 0x00000000U
  10780. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10781. // .. DisableRcvr = 0
  10782. // .. ==> 0XF8000708[13:13] = 0x00000000U
  10783. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10784. // ..
  10785. EMIT_MASKWRITE(0XF8000708, 0x00003FFFU ,0x00000202U),
  10786. // .. TRI_ENABLE = 0
  10787. // .. ==> 0XF800070C[0:0] = 0x00000000U
  10788. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10789. // .. L0_SEL = 1
  10790. // .. ==> 0XF800070C[1:1] = 0x00000001U
  10791. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10792. // .. L1_SEL = 0
  10793. // .. ==> 0XF800070C[2:2] = 0x00000000U
  10794. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10795. // .. L2_SEL = 0
  10796. // .. ==> 0XF800070C[4:3] = 0x00000000U
  10797. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10798. // .. L3_SEL = 0
  10799. // .. ==> 0XF800070C[7:5] = 0x00000000U
  10800. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10801. // .. Speed = 0
  10802. // .. ==> 0XF800070C[8:8] = 0x00000000U
  10803. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10804. // .. IO_Type = 1
  10805. // .. ==> 0XF800070C[11:9] = 0x00000001U
  10806. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10807. // .. PULLUP = 0
  10808. // .. ==> 0XF800070C[12:12] = 0x00000000U
  10809. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10810. // .. DisableRcvr = 0
  10811. // .. ==> 0XF800070C[13:13] = 0x00000000U
  10812. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10813. // ..
  10814. EMIT_MASKWRITE(0XF800070C, 0x00003FFFU ,0x00000202U),
  10815. // .. TRI_ENABLE = 0
  10816. // .. ==> 0XF8000710[0:0] = 0x00000000U
  10817. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10818. // .. L0_SEL = 1
  10819. // .. ==> 0XF8000710[1:1] = 0x00000001U
  10820. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10821. // .. L1_SEL = 0
  10822. // .. ==> 0XF8000710[2:2] = 0x00000000U
  10823. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10824. // .. L2_SEL = 0
  10825. // .. ==> 0XF8000710[4:3] = 0x00000000U
  10826. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10827. // .. L3_SEL = 0
  10828. // .. ==> 0XF8000710[7:5] = 0x00000000U
  10829. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10830. // .. Speed = 0
  10831. // .. ==> 0XF8000710[8:8] = 0x00000000U
  10832. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10833. // .. IO_Type = 1
  10834. // .. ==> 0XF8000710[11:9] = 0x00000001U
  10835. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10836. // .. PULLUP = 0
  10837. // .. ==> 0XF8000710[12:12] = 0x00000000U
  10838. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10839. // .. DisableRcvr = 0
  10840. // .. ==> 0XF8000710[13:13] = 0x00000000U
  10841. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10842. // ..
  10843. EMIT_MASKWRITE(0XF8000710, 0x00003FFFU ,0x00000202U),
  10844. // .. TRI_ENABLE = 0
  10845. // .. ==> 0XF8000714[0:0] = 0x00000000U
  10846. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10847. // .. L0_SEL = 1
  10848. // .. ==> 0XF8000714[1:1] = 0x00000001U
  10849. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10850. // .. L1_SEL = 0
  10851. // .. ==> 0XF8000714[2:2] = 0x00000000U
  10852. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10853. // .. L2_SEL = 0
  10854. // .. ==> 0XF8000714[4:3] = 0x00000000U
  10855. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10856. // .. L3_SEL = 0
  10857. // .. ==> 0XF8000714[7:5] = 0x00000000U
  10858. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10859. // .. Speed = 0
  10860. // .. ==> 0XF8000714[8:8] = 0x00000000U
  10861. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10862. // .. IO_Type = 1
  10863. // .. ==> 0XF8000714[11:9] = 0x00000001U
  10864. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10865. // .. PULLUP = 0
  10866. // .. ==> 0XF8000714[12:12] = 0x00000000U
  10867. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10868. // .. DisableRcvr = 0
  10869. // .. ==> 0XF8000714[13:13] = 0x00000000U
  10870. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10871. // ..
  10872. EMIT_MASKWRITE(0XF8000714, 0x00003FFFU ,0x00000202U),
  10873. // .. TRI_ENABLE = 0
  10874. // .. ==> 0XF8000718[0:0] = 0x00000000U
  10875. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10876. // .. L0_SEL = 1
  10877. // .. ==> 0XF8000718[1:1] = 0x00000001U
  10878. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10879. // .. L1_SEL = 0
  10880. // .. ==> 0XF8000718[2:2] = 0x00000000U
  10881. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10882. // .. L2_SEL = 0
  10883. // .. ==> 0XF8000718[4:3] = 0x00000000U
  10884. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10885. // .. L3_SEL = 0
  10886. // .. ==> 0XF8000718[7:5] = 0x00000000U
  10887. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10888. // .. Speed = 0
  10889. // .. ==> 0XF8000718[8:8] = 0x00000000U
  10890. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10891. // .. IO_Type = 1
  10892. // .. ==> 0XF8000718[11:9] = 0x00000001U
  10893. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10894. // .. PULLUP = 0
  10895. // .. ==> 0XF8000718[12:12] = 0x00000000U
  10896. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10897. // .. DisableRcvr = 0
  10898. // .. ==> 0XF8000718[13:13] = 0x00000000U
  10899. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10900. // ..
  10901. EMIT_MASKWRITE(0XF8000718, 0x00003FFFU ,0x00000202U),
  10902. // .. TRI_ENABLE = 0
  10903. // .. ==> 0XF800071C[0:0] = 0x00000000U
  10904. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10905. // .. L0_SEL = 0
  10906. // .. ==> 0XF800071C[1:1] = 0x00000000U
  10907. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10908. // .. L1_SEL = 0
  10909. // .. ==> 0XF800071C[2:2] = 0x00000000U
  10910. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10911. // .. L2_SEL = 0
  10912. // .. ==> 0XF800071C[4:3] = 0x00000000U
  10913. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10914. // .. L3_SEL = 0
  10915. // .. ==> 0XF800071C[7:5] = 0x00000000U
  10916. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10917. // .. Speed = 0
  10918. // .. ==> 0XF800071C[8:8] = 0x00000000U
  10919. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10920. // .. IO_Type = 1
  10921. // .. ==> 0XF800071C[11:9] = 0x00000001U
  10922. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10923. // .. PULLUP = 0
  10924. // .. ==> 0XF800071C[12:12] = 0x00000000U
  10925. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10926. // .. DisableRcvr = 0
  10927. // .. ==> 0XF800071C[13:13] = 0x00000000U
  10928. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10929. // ..
  10930. EMIT_MASKWRITE(0XF800071C, 0x00003FFFU ,0x00000200U),
  10931. // .. TRI_ENABLE = 0
  10932. // .. ==> 0XF8000720[0:0] = 0x00000000U
  10933. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10934. // .. L0_SEL = 1
  10935. // .. ==> 0XF8000720[1:1] = 0x00000001U
  10936. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10937. // .. L1_SEL = 0
  10938. // .. ==> 0XF8000720[2:2] = 0x00000000U
  10939. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10940. // .. L2_SEL = 0
  10941. // .. ==> 0XF8000720[4:3] = 0x00000000U
  10942. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10943. // .. L3_SEL = 0
  10944. // .. ==> 0XF8000720[7:5] = 0x00000000U
  10945. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10946. // .. Speed = 0
  10947. // .. ==> 0XF8000720[8:8] = 0x00000000U
  10948. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10949. // .. IO_Type = 1
  10950. // .. ==> 0XF8000720[11:9] = 0x00000001U
  10951. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10952. // .. PULLUP = 0
  10953. // .. ==> 0XF8000720[12:12] = 0x00000000U
  10954. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10955. // .. DisableRcvr = 0
  10956. // .. ==> 0XF8000720[13:13] = 0x00000000U
  10957. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10958. // ..
  10959. EMIT_MASKWRITE(0XF8000720, 0x00003FFFU ,0x00000202U),
  10960. // .. TRI_ENABLE = 0
  10961. // .. ==> 0XF8000724[0:0] = 0x00000000U
  10962. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10963. // .. L0_SEL = 0
  10964. // .. ==> 0XF8000724[1:1] = 0x00000000U
  10965. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10966. // .. L1_SEL = 0
  10967. // .. ==> 0XF8000724[2:2] = 0x00000000U
  10968. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10969. // .. L2_SEL = 0
  10970. // .. ==> 0XF8000724[4:3] = 0x00000000U
  10971. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10972. // .. L3_SEL = 0
  10973. // .. ==> 0XF8000724[7:5] = 0x00000000U
  10974. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10975. // .. Speed = 0
  10976. // .. ==> 0XF8000724[8:8] = 0x00000000U
  10977. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10978. // .. IO_Type = 1
  10979. // .. ==> 0XF8000724[11:9] = 0x00000001U
  10980. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10981. // .. PULLUP = 1
  10982. // .. ==> 0XF8000724[12:12] = 0x00000001U
  10983. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10984. // .. DisableRcvr = 0
  10985. // .. ==> 0XF8000724[13:13] = 0x00000000U
  10986. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10987. // ..
  10988. EMIT_MASKWRITE(0XF8000724, 0x00003FFFU ,0x00001200U),
  10989. // .. TRI_ENABLE = 0
  10990. // .. ==> 0XF8000728[0:0] = 0x00000000U
  10991. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10992. // .. L0_SEL = 0
  10993. // .. ==> 0XF8000728[1:1] = 0x00000000U
  10994. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10995. // .. L1_SEL = 0
  10996. // .. ==> 0XF8000728[2:2] = 0x00000000U
  10997. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10998. // .. L2_SEL = 0
  10999. // .. ==> 0XF8000728[4:3] = 0x00000000U
  11000. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11001. // .. L3_SEL = 0
  11002. // .. ==> 0XF8000728[7:5] = 0x00000000U
  11003. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11004. // .. Speed = 0
  11005. // .. ==> 0XF8000728[8:8] = 0x00000000U
  11006. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11007. // .. IO_Type = 1
  11008. // .. ==> 0XF8000728[11:9] = 0x00000001U
  11009. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11010. // .. PULLUP = 1
  11011. // .. ==> 0XF8000728[12:12] = 0x00000001U
  11012. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  11013. // .. DisableRcvr = 0
  11014. // .. ==> 0XF8000728[13:13] = 0x00000000U
  11015. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11016. // ..
  11017. EMIT_MASKWRITE(0XF8000728, 0x00003FFFU ,0x00001200U),
  11018. // .. TRI_ENABLE = 0
  11019. // .. ==> 0XF800072C[0:0] = 0x00000000U
  11020. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11021. // .. L0_SEL = 0
  11022. // .. ==> 0XF800072C[1:1] = 0x00000000U
  11023. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11024. // .. L1_SEL = 0
  11025. // .. ==> 0XF800072C[2:2] = 0x00000000U
  11026. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11027. // .. L2_SEL = 0
  11028. // .. ==> 0XF800072C[4:3] = 0x00000000U
  11029. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11030. // .. L3_SEL = 0
  11031. // .. ==> 0XF800072C[7:5] = 0x00000000U
  11032. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11033. // .. Speed = 0
  11034. // .. ==> 0XF800072C[8:8] = 0x00000000U
  11035. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11036. // .. IO_Type = 1
  11037. // .. ==> 0XF800072C[11:9] = 0x00000001U
  11038. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11039. // .. PULLUP = 1
  11040. // .. ==> 0XF800072C[12:12] = 0x00000001U
  11041. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  11042. // .. DisableRcvr = 0
  11043. // .. ==> 0XF800072C[13:13] = 0x00000000U
  11044. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11045. // ..
  11046. EMIT_MASKWRITE(0XF800072C, 0x00003FFFU ,0x00001200U),
  11047. // .. TRI_ENABLE = 0
  11048. // .. ==> 0XF8000730[0:0] = 0x00000000U
  11049. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11050. // .. L0_SEL = 0
  11051. // .. ==> 0XF8000730[1:1] = 0x00000000U
  11052. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11053. // .. L1_SEL = 0
  11054. // .. ==> 0XF8000730[2:2] = 0x00000000U
  11055. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11056. // .. L2_SEL = 0
  11057. // .. ==> 0XF8000730[4:3] = 0x00000000U
  11058. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11059. // .. L3_SEL = 0
  11060. // .. ==> 0XF8000730[7:5] = 0x00000000U
  11061. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11062. // .. Speed = 0
  11063. // .. ==> 0XF8000730[8:8] = 0x00000000U
  11064. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11065. // .. IO_Type = 1
  11066. // .. ==> 0XF8000730[11:9] = 0x00000001U
  11067. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11068. // .. PULLUP = 1
  11069. // .. ==> 0XF8000730[12:12] = 0x00000001U
  11070. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  11071. // .. DisableRcvr = 0
  11072. // .. ==> 0XF8000730[13:13] = 0x00000000U
  11073. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11074. // ..
  11075. EMIT_MASKWRITE(0XF8000730, 0x00003FFFU ,0x00001200U),
  11076. // .. TRI_ENABLE = 0
  11077. // .. ==> 0XF8000734[0:0] = 0x00000000U
  11078. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11079. // .. L0_SEL = 0
  11080. // .. ==> 0XF8000734[1:1] = 0x00000000U
  11081. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11082. // .. L1_SEL = 0
  11083. // .. ==> 0XF8000734[2:2] = 0x00000000U
  11084. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11085. // .. L2_SEL = 0
  11086. // .. ==> 0XF8000734[4:3] = 0x00000000U
  11087. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11088. // .. L3_SEL = 0
  11089. // .. ==> 0XF8000734[7:5] = 0x00000000U
  11090. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11091. // .. Speed = 0
  11092. // .. ==> 0XF8000734[8:8] = 0x00000000U
  11093. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11094. // .. IO_Type = 1
  11095. // .. ==> 0XF8000734[11:9] = 0x00000001U
  11096. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11097. // .. PULLUP = 1
  11098. // .. ==> 0XF8000734[12:12] = 0x00000001U
  11099. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  11100. // .. DisableRcvr = 0
  11101. // .. ==> 0XF8000734[13:13] = 0x00000000U
  11102. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11103. // ..
  11104. EMIT_MASKWRITE(0XF8000734, 0x00003FFFU ,0x00001200U),
  11105. // .. TRI_ENABLE = 0
  11106. // .. ==> 0XF8000738[0:0] = 0x00000000U
  11107. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11108. // .. L0_SEL = 0
  11109. // .. ==> 0XF8000738[1:1] = 0x00000000U
  11110. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11111. // .. L1_SEL = 0
  11112. // .. ==> 0XF8000738[2:2] = 0x00000000U
  11113. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11114. // .. L2_SEL = 0
  11115. // .. ==> 0XF8000738[4:3] = 0x00000000U
  11116. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11117. // .. L3_SEL = 0
  11118. // .. ==> 0XF8000738[7:5] = 0x00000000U
  11119. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11120. // .. Speed = 0
  11121. // .. ==> 0XF8000738[8:8] = 0x00000000U
  11122. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11123. // .. IO_Type = 1
  11124. // .. ==> 0XF8000738[11:9] = 0x00000001U
  11125. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11126. // .. PULLUP = 1
  11127. // .. ==> 0XF8000738[12:12] = 0x00000001U
  11128. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  11129. // .. DisableRcvr = 0
  11130. // .. ==> 0XF8000738[13:13] = 0x00000000U
  11131. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11132. // ..
  11133. EMIT_MASKWRITE(0XF8000738, 0x00003FFFU ,0x00001200U),
  11134. // .. TRI_ENABLE = 1
  11135. // .. ==> 0XF800073C[0:0] = 0x00000001U
  11136. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11137. // .. Speed = 0
  11138. // .. ==> 0XF800073C[8:8] = 0x00000000U
  11139. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11140. // .. IO_Type = 1
  11141. // .. ==> 0XF800073C[11:9] = 0x00000001U
  11142. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11143. // .. PULLUP = 1
  11144. // .. ==> 0XF800073C[12:12] = 0x00000001U
  11145. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  11146. // .. DisableRcvr = 0
  11147. // .. ==> 0XF800073C[13:13] = 0x00000000U
  11148. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11149. // ..
  11150. EMIT_MASKWRITE(0XF800073C, 0x00003F01U ,0x00001201U),
  11151. // .. TRI_ENABLE = 0
  11152. // .. ==> 0XF8000740[0:0] = 0x00000000U
  11153. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11154. // .. L0_SEL = 1
  11155. // .. ==> 0XF8000740[1:1] = 0x00000001U
  11156. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11157. // .. L1_SEL = 0
  11158. // .. ==> 0XF8000740[2:2] = 0x00000000U
  11159. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11160. // .. L2_SEL = 0
  11161. // .. ==> 0XF8000740[4:3] = 0x00000000U
  11162. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11163. // .. L3_SEL = 0
  11164. // .. ==> 0XF8000740[7:5] = 0x00000000U
  11165. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11166. // .. Speed = 0
  11167. // .. ==> 0XF8000740[8:8] = 0x00000000U
  11168. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11169. // .. IO_Type = 4
  11170. // .. ==> 0XF8000740[11:9] = 0x00000004U
  11171. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11172. // .. PULLUP = 0
  11173. // .. ==> 0XF8000740[12:12] = 0x00000000U
  11174. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11175. // .. DisableRcvr = 1
  11176. // .. ==> 0XF8000740[13:13] = 0x00000001U
  11177. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  11178. // ..
  11179. EMIT_MASKWRITE(0XF8000740, 0x00003FFFU ,0x00002802U),
  11180. // .. TRI_ENABLE = 0
  11181. // .. ==> 0XF8000744[0:0] = 0x00000000U
  11182. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11183. // .. L0_SEL = 1
  11184. // .. ==> 0XF8000744[1:1] = 0x00000001U
  11185. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11186. // .. L1_SEL = 0
  11187. // .. ==> 0XF8000744[2:2] = 0x00000000U
  11188. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11189. // .. L2_SEL = 0
  11190. // .. ==> 0XF8000744[4:3] = 0x00000000U
  11191. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11192. // .. L3_SEL = 0
  11193. // .. ==> 0XF8000744[7:5] = 0x00000000U
  11194. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11195. // .. Speed = 0
  11196. // .. ==> 0XF8000744[8:8] = 0x00000000U
  11197. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11198. // .. IO_Type = 4
  11199. // .. ==> 0XF8000744[11:9] = 0x00000004U
  11200. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11201. // .. PULLUP = 0
  11202. // .. ==> 0XF8000744[12:12] = 0x00000000U
  11203. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11204. // .. DisableRcvr = 1
  11205. // .. ==> 0XF8000744[13:13] = 0x00000001U
  11206. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  11207. // ..
  11208. EMIT_MASKWRITE(0XF8000744, 0x00003FFFU ,0x00002802U),
  11209. // .. TRI_ENABLE = 0
  11210. // .. ==> 0XF8000748[0:0] = 0x00000000U
  11211. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11212. // .. L0_SEL = 1
  11213. // .. ==> 0XF8000748[1:1] = 0x00000001U
  11214. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11215. // .. L1_SEL = 0
  11216. // .. ==> 0XF8000748[2:2] = 0x00000000U
  11217. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11218. // .. L2_SEL = 0
  11219. // .. ==> 0XF8000748[4:3] = 0x00000000U
  11220. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11221. // .. L3_SEL = 0
  11222. // .. ==> 0XF8000748[7:5] = 0x00000000U
  11223. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11224. // .. Speed = 0
  11225. // .. ==> 0XF8000748[8:8] = 0x00000000U
  11226. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11227. // .. IO_Type = 4
  11228. // .. ==> 0XF8000748[11:9] = 0x00000004U
  11229. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11230. // .. PULLUP = 0
  11231. // .. ==> 0XF8000748[12:12] = 0x00000000U
  11232. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11233. // .. DisableRcvr = 1
  11234. // .. ==> 0XF8000748[13:13] = 0x00000001U
  11235. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  11236. // ..
  11237. EMIT_MASKWRITE(0XF8000748, 0x00003FFFU ,0x00002802U),
  11238. // .. TRI_ENABLE = 0
  11239. // .. ==> 0XF800074C[0:0] = 0x00000000U
  11240. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11241. // .. L0_SEL = 1
  11242. // .. ==> 0XF800074C[1:1] = 0x00000001U
  11243. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11244. // .. L1_SEL = 0
  11245. // .. ==> 0XF800074C[2:2] = 0x00000000U
  11246. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11247. // .. L2_SEL = 0
  11248. // .. ==> 0XF800074C[4:3] = 0x00000000U
  11249. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11250. // .. L3_SEL = 0
  11251. // .. ==> 0XF800074C[7:5] = 0x00000000U
  11252. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11253. // .. Speed = 0
  11254. // .. ==> 0XF800074C[8:8] = 0x00000000U
  11255. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11256. // .. IO_Type = 4
  11257. // .. ==> 0XF800074C[11:9] = 0x00000004U
  11258. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11259. // .. PULLUP = 0
  11260. // .. ==> 0XF800074C[12:12] = 0x00000000U
  11261. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11262. // .. DisableRcvr = 1
  11263. // .. ==> 0XF800074C[13:13] = 0x00000001U
  11264. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  11265. // ..
  11266. EMIT_MASKWRITE(0XF800074C, 0x00003FFFU ,0x00002802U),
  11267. // .. TRI_ENABLE = 0
  11268. // .. ==> 0XF8000750[0:0] = 0x00000000U
  11269. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11270. // .. L0_SEL = 1
  11271. // .. ==> 0XF8000750[1:1] = 0x00000001U
  11272. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11273. // .. L1_SEL = 0
  11274. // .. ==> 0XF8000750[2:2] = 0x00000000U
  11275. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11276. // .. L2_SEL = 0
  11277. // .. ==> 0XF8000750[4:3] = 0x00000000U
  11278. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11279. // .. L3_SEL = 0
  11280. // .. ==> 0XF8000750[7:5] = 0x00000000U
  11281. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11282. // .. Speed = 0
  11283. // .. ==> 0XF8000750[8:8] = 0x00000000U
  11284. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11285. // .. IO_Type = 4
  11286. // .. ==> 0XF8000750[11:9] = 0x00000004U
  11287. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11288. // .. PULLUP = 0
  11289. // .. ==> 0XF8000750[12:12] = 0x00000000U
  11290. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11291. // .. DisableRcvr = 1
  11292. // .. ==> 0XF8000750[13:13] = 0x00000001U
  11293. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  11294. // ..
  11295. EMIT_MASKWRITE(0XF8000750, 0x00003FFFU ,0x00002802U),
  11296. // .. TRI_ENABLE = 0
  11297. // .. ==> 0XF8000754[0:0] = 0x00000000U
  11298. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11299. // .. L0_SEL = 1
  11300. // .. ==> 0XF8000754[1:1] = 0x00000001U
  11301. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11302. // .. L1_SEL = 0
  11303. // .. ==> 0XF8000754[2:2] = 0x00000000U
  11304. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11305. // .. L2_SEL = 0
  11306. // .. ==> 0XF8000754[4:3] = 0x00000000U
  11307. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11308. // .. L3_SEL = 0
  11309. // .. ==> 0XF8000754[7:5] = 0x00000000U
  11310. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11311. // .. Speed = 0
  11312. // .. ==> 0XF8000754[8:8] = 0x00000000U
  11313. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11314. // .. IO_Type = 4
  11315. // .. ==> 0XF8000754[11:9] = 0x00000004U
  11316. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11317. // .. PULLUP = 0
  11318. // .. ==> 0XF8000754[12:12] = 0x00000000U
  11319. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11320. // .. DisableRcvr = 1
  11321. // .. ==> 0XF8000754[13:13] = 0x00000001U
  11322. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  11323. // ..
  11324. EMIT_MASKWRITE(0XF8000754, 0x00003FFFU ,0x00002802U),
  11325. // .. TRI_ENABLE = 1
  11326. // .. ==> 0XF8000758[0:0] = 0x00000001U
  11327. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11328. // .. L0_SEL = 1
  11329. // .. ==> 0XF8000758[1:1] = 0x00000001U
  11330. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11331. // .. L1_SEL = 0
  11332. // .. ==> 0XF8000758[2:2] = 0x00000000U
  11333. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11334. // .. L2_SEL = 0
  11335. // .. ==> 0XF8000758[4:3] = 0x00000000U
  11336. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11337. // .. L3_SEL = 0
  11338. // .. ==> 0XF8000758[7:5] = 0x00000000U
  11339. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11340. // .. Speed = 0
  11341. // .. ==> 0XF8000758[8:8] = 0x00000000U
  11342. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11343. // .. IO_Type = 4
  11344. // .. ==> 0XF8000758[11:9] = 0x00000004U
  11345. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11346. // .. PULLUP = 0
  11347. // .. ==> 0XF8000758[12:12] = 0x00000000U
  11348. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11349. // .. DisableRcvr = 0
  11350. // .. ==> 0XF8000758[13:13] = 0x00000000U
  11351. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11352. // ..
  11353. EMIT_MASKWRITE(0XF8000758, 0x00003FFFU ,0x00000803U),
  11354. // .. TRI_ENABLE = 1
  11355. // .. ==> 0XF800075C[0:0] = 0x00000001U
  11356. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11357. // .. L0_SEL = 1
  11358. // .. ==> 0XF800075C[1:1] = 0x00000001U
  11359. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11360. // .. L1_SEL = 0
  11361. // .. ==> 0XF800075C[2:2] = 0x00000000U
  11362. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11363. // .. L2_SEL = 0
  11364. // .. ==> 0XF800075C[4:3] = 0x00000000U
  11365. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11366. // .. L3_SEL = 0
  11367. // .. ==> 0XF800075C[7:5] = 0x00000000U
  11368. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11369. // .. Speed = 0
  11370. // .. ==> 0XF800075C[8:8] = 0x00000000U
  11371. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11372. // .. IO_Type = 4
  11373. // .. ==> 0XF800075C[11:9] = 0x00000004U
  11374. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11375. // .. PULLUP = 0
  11376. // .. ==> 0XF800075C[12:12] = 0x00000000U
  11377. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11378. // .. DisableRcvr = 0
  11379. // .. ==> 0XF800075C[13:13] = 0x00000000U
  11380. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11381. // ..
  11382. EMIT_MASKWRITE(0XF800075C, 0x00003FFFU ,0x00000803U),
  11383. // .. TRI_ENABLE = 1
  11384. // .. ==> 0XF8000760[0:0] = 0x00000001U
  11385. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11386. // .. L0_SEL = 1
  11387. // .. ==> 0XF8000760[1:1] = 0x00000001U
  11388. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11389. // .. L1_SEL = 0
  11390. // .. ==> 0XF8000760[2:2] = 0x00000000U
  11391. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11392. // .. L2_SEL = 0
  11393. // .. ==> 0XF8000760[4:3] = 0x00000000U
  11394. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11395. // .. L3_SEL = 0
  11396. // .. ==> 0XF8000760[7:5] = 0x00000000U
  11397. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11398. // .. Speed = 0
  11399. // .. ==> 0XF8000760[8:8] = 0x00000000U
  11400. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11401. // .. IO_Type = 4
  11402. // .. ==> 0XF8000760[11:9] = 0x00000004U
  11403. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11404. // .. PULLUP = 0
  11405. // .. ==> 0XF8000760[12:12] = 0x00000000U
  11406. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11407. // .. DisableRcvr = 0
  11408. // .. ==> 0XF8000760[13:13] = 0x00000000U
  11409. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11410. // ..
  11411. EMIT_MASKWRITE(0XF8000760, 0x00003FFFU ,0x00000803U),
  11412. // .. TRI_ENABLE = 1
  11413. // .. ==> 0XF8000764[0:0] = 0x00000001U
  11414. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11415. // .. L0_SEL = 1
  11416. // .. ==> 0XF8000764[1:1] = 0x00000001U
  11417. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11418. // .. L1_SEL = 0
  11419. // .. ==> 0XF8000764[2:2] = 0x00000000U
  11420. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11421. // .. L2_SEL = 0
  11422. // .. ==> 0XF8000764[4:3] = 0x00000000U
  11423. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11424. // .. L3_SEL = 0
  11425. // .. ==> 0XF8000764[7:5] = 0x00000000U
  11426. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11427. // .. Speed = 0
  11428. // .. ==> 0XF8000764[8:8] = 0x00000000U
  11429. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11430. // .. IO_Type = 4
  11431. // .. ==> 0XF8000764[11:9] = 0x00000004U
  11432. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11433. // .. PULLUP = 0
  11434. // .. ==> 0XF8000764[12:12] = 0x00000000U
  11435. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11436. // .. DisableRcvr = 0
  11437. // .. ==> 0XF8000764[13:13] = 0x00000000U
  11438. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11439. // ..
  11440. EMIT_MASKWRITE(0XF8000764, 0x00003FFFU ,0x00000803U),
  11441. // .. TRI_ENABLE = 1
  11442. // .. ==> 0XF8000768[0:0] = 0x00000001U
  11443. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11444. // .. L0_SEL = 1
  11445. // .. ==> 0XF8000768[1:1] = 0x00000001U
  11446. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11447. // .. L1_SEL = 0
  11448. // .. ==> 0XF8000768[2:2] = 0x00000000U
  11449. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11450. // .. L2_SEL = 0
  11451. // .. ==> 0XF8000768[4:3] = 0x00000000U
  11452. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11453. // .. L3_SEL = 0
  11454. // .. ==> 0XF8000768[7:5] = 0x00000000U
  11455. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11456. // .. Speed = 0
  11457. // .. ==> 0XF8000768[8:8] = 0x00000000U
  11458. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11459. // .. IO_Type = 4
  11460. // .. ==> 0XF8000768[11:9] = 0x00000004U
  11461. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11462. // .. PULLUP = 0
  11463. // .. ==> 0XF8000768[12:12] = 0x00000000U
  11464. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11465. // .. DisableRcvr = 0
  11466. // .. ==> 0XF8000768[13:13] = 0x00000000U
  11467. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11468. // ..
  11469. EMIT_MASKWRITE(0XF8000768, 0x00003FFFU ,0x00000803U),
  11470. // .. TRI_ENABLE = 1
  11471. // .. ==> 0XF800076C[0:0] = 0x00000001U
  11472. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11473. // .. L0_SEL = 1
  11474. // .. ==> 0XF800076C[1:1] = 0x00000001U
  11475. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11476. // .. L1_SEL = 0
  11477. // .. ==> 0XF800076C[2:2] = 0x00000000U
  11478. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11479. // .. L2_SEL = 0
  11480. // .. ==> 0XF800076C[4:3] = 0x00000000U
  11481. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11482. // .. L3_SEL = 0
  11483. // .. ==> 0XF800076C[7:5] = 0x00000000U
  11484. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11485. // .. Speed = 0
  11486. // .. ==> 0XF800076C[8:8] = 0x00000000U
  11487. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11488. // .. IO_Type = 4
  11489. // .. ==> 0XF800076C[11:9] = 0x00000004U
  11490. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11491. // .. PULLUP = 0
  11492. // .. ==> 0XF800076C[12:12] = 0x00000000U
  11493. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11494. // .. DisableRcvr = 0
  11495. // .. ==> 0XF800076C[13:13] = 0x00000000U
  11496. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11497. // ..
  11498. EMIT_MASKWRITE(0XF800076C, 0x00003FFFU ,0x00000803U),
  11499. // .. TRI_ENABLE = 0
  11500. // .. ==> 0XF8000770[0:0] = 0x00000000U
  11501. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11502. // .. L0_SEL = 0
  11503. // .. ==> 0XF8000770[1:1] = 0x00000000U
  11504. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11505. // .. L1_SEL = 1
  11506. // .. ==> 0XF8000770[2:2] = 0x00000001U
  11507. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11508. // .. L2_SEL = 0
  11509. // .. ==> 0XF8000770[4:3] = 0x00000000U
  11510. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11511. // .. L3_SEL = 0
  11512. // .. ==> 0XF8000770[7:5] = 0x00000000U
  11513. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11514. // .. Speed = 0
  11515. // .. ==> 0XF8000770[8:8] = 0x00000000U
  11516. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11517. // .. IO_Type = 1
  11518. // .. ==> 0XF8000770[11:9] = 0x00000001U
  11519. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11520. // .. PULLUP = 0
  11521. // .. ==> 0XF8000770[12:12] = 0x00000000U
  11522. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11523. // .. DisableRcvr = 0
  11524. // .. ==> 0XF8000770[13:13] = 0x00000000U
  11525. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11526. // ..
  11527. EMIT_MASKWRITE(0XF8000770, 0x00003FFFU ,0x00000204U),
  11528. // .. TRI_ENABLE = 1
  11529. // .. ==> 0XF8000774[0:0] = 0x00000001U
  11530. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11531. // .. L0_SEL = 0
  11532. // .. ==> 0XF8000774[1:1] = 0x00000000U
  11533. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11534. // .. L1_SEL = 1
  11535. // .. ==> 0XF8000774[2:2] = 0x00000001U
  11536. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11537. // .. L2_SEL = 0
  11538. // .. ==> 0XF8000774[4:3] = 0x00000000U
  11539. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11540. // .. L3_SEL = 0
  11541. // .. ==> 0XF8000774[7:5] = 0x00000000U
  11542. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11543. // .. Speed = 0
  11544. // .. ==> 0XF8000774[8:8] = 0x00000000U
  11545. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11546. // .. IO_Type = 1
  11547. // .. ==> 0XF8000774[11:9] = 0x00000001U
  11548. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11549. // .. PULLUP = 0
  11550. // .. ==> 0XF8000774[12:12] = 0x00000000U
  11551. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11552. // .. DisableRcvr = 0
  11553. // .. ==> 0XF8000774[13:13] = 0x00000000U
  11554. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11555. // ..
  11556. EMIT_MASKWRITE(0XF8000774, 0x00003FFFU ,0x00000205U),
  11557. // .. TRI_ENABLE = 0
  11558. // .. ==> 0XF8000778[0:0] = 0x00000000U
  11559. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11560. // .. L0_SEL = 0
  11561. // .. ==> 0XF8000778[1:1] = 0x00000000U
  11562. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11563. // .. L1_SEL = 1
  11564. // .. ==> 0XF8000778[2:2] = 0x00000001U
  11565. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11566. // .. L2_SEL = 0
  11567. // .. ==> 0XF8000778[4:3] = 0x00000000U
  11568. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11569. // .. L3_SEL = 0
  11570. // .. ==> 0XF8000778[7:5] = 0x00000000U
  11571. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11572. // .. Speed = 0
  11573. // .. ==> 0XF8000778[8:8] = 0x00000000U
  11574. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11575. // .. IO_Type = 1
  11576. // .. ==> 0XF8000778[11:9] = 0x00000001U
  11577. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11578. // .. PULLUP = 0
  11579. // .. ==> 0XF8000778[12:12] = 0x00000000U
  11580. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11581. // .. DisableRcvr = 0
  11582. // .. ==> 0XF8000778[13:13] = 0x00000000U
  11583. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11584. // ..
  11585. EMIT_MASKWRITE(0XF8000778, 0x00003FFFU ,0x00000204U),
  11586. // .. TRI_ENABLE = 1
  11587. // .. ==> 0XF800077C[0:0] = 0x00000001U
  11588. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11589. // .. L0_SEL = 0
  11590. // .. ==> 0XF800077C[1:1] = 0x00000000U
  11591. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11592. // .. L1_SEL = 1
  11593. // .. ==> 0XF800077C[2:2] = 0x00000001U
  11594. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11595. // .. L2_SEL = 0
  11596. // .. ==> 0XF800077C[4:3] = 0x00000000U
  11597. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11598. // .. L3_SEL = 0
  11599. // .. ==> 0XF800077C[7:5] = 0x00000000U
  11600. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11601. // .. Speed = 0
  11602. // .. ==> 0XF800077C[8:8] = 0x00000000U
  11603. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11604. // .. IO_Type = 1
  11605. // .. ==> 0XF800077C[11:9] = 0x00000001U
  11606. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11607. // .. PULLUP = 0
  11608. // .. ==> 0XF800077C[12:12] = 0x00000000U
  11609. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11610. // .. DisableRcvr = 0
  11611. // .. ==> 0XF800077C[13:13] = 0x00000000U
  11612. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11613. // ..
  11614. EMIT_MASKWRITE(0XF800077C, 0x00003FFFU ,0x00000205U),
  11615. // .. TRI_ENABLE = 0
  11616. // .. ==> 0XF8000780[0:0] = 0x00000000U
  11617. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11618. // .. L0_SEL = 0
  11619. // .. ==> 0XF8000780[1:1] = 0x00000000U
  11620. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11621. // .. L1_SEL = 1
  11622. // .. ==> 0XF8000780[2:2] = 0x00000001U
  11623. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11624. // .. L2_SEL = 0
  11625. // .. ==> 0XF8000780[4:3] = 0x00000000U
  11626. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11627. // .. L3_SEL = 0
  11628. // .. ==> 0XF8000780[7:5] = 0x00000000U
  11629. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11630. // .. Speed = 0
  11631. // .. ==> 0XF8000780[8:8] = 0x00000000U
  11632. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11633. // .. IO_Type = 1
  11634. // .. ==> 0XF8000780[11:9] = 0x00000001U
  11635. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11636. // .. PULLUP = 0
  11637. // .. ==> 0XF8000780[12:12] = 0x00000000U
  11638. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11639. // .. DisableRcvr = 0
  11640. // .. ==> 0XF8000780[13:13] = 0x00000000U
  11641. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11642. // ..
  11643. EMIT_MASKWRITE(0XF8000780, 0x00003FFFU ,0x00000204U),
  11644. // .. TRI_ENABLE = 0
  11645. // .. ==> 0XF8000784[0:0] = 0x00000000U
  11646. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11647. // .. L0_SEL = 0
  11648. // .. ==> 0XF8000784[1:1] = 0x00000000U
  11649. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11650. // .. L1_SEL = 1
  11651. // .. ==> 0XF8000784[2:2] = 0x00000001U
  11652. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11653. // .. L2_SEL = 0
  11654. // .. ==> 0XF8000784[4:3] = 0x00000000U
  11655. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11656. // .. L3_SEL = 0
  11657. // .. ==> 0XF8000784[7:5] = 0x00000000U
  11658. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11659. // .. Speed = 0
  11660. // .. ==> 0XF8000784[8:8] = 0x00000000U
  11661. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11662. // .. IO_Type = 1
  11663. // .. ==> 0XF8000784[11:9] = 0x00000001U
  11664. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11665. // .. PULLUP = 0
  11666. // .. ==> 0XF8000784[12:12] = 0x00000000U
  11667. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11668. // .. DisableRcvr = 0
  11669. // .. ==> 0XF8000784[13:13] = 0x00000000U
  11670. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11671. // ..
  11672. EMIT_MASKWRITE(0XF8000784, 0x00003FFFU ,0x00000204U),
  11673. // .. TRI_ENABLE = 0
  11674. // .. ==> 0XF8000788[0:0] = 0x00000000U
  11675. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11676. // .. L0_SEL = 0
  11677. // .. ==> 0XF8000788[1:1] = 0x00000000U
  11678. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11679. // .. L1_SEL = 1
  11680. // .. ==> 0XF8000788[2:2] = 0x00000001U
  11681. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11682. // .. L2_SEL = 0
  11683. // .. ==> 0XF8000788[4:3] = 0x00000000U
  11684. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11685. // .. L3_SEL = 0
  11686. // .. ==> 0XF8000788[7:5] = 0x00000000U
  11687. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11688. // .. Speed = 0
  11689. // .. ==> 0XF8000788[8:8] = 0x00000000U
  11690. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11691. // .. IO_Type = 1
  11692. // .. ==> 0XF8000788[11:9] = 0x00000001U
  11693. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11694. // .. PULLUP = 0
  11695. // .. ==> 0XF8000788[12:12] = 0x00000000U
  11696. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11697. // .. DisableRcvr = 0
  11698. // .. ==> 0XF8000788[13:13] = 0x00000000U
  11699. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11700. // ..
  11701. EMIT_MASKWRITE(0XF8000788, 0x00003FFFU ,0x00000204U),
  11702. // .. TRI_ENABLE = 0
  11703. // .. ==> 0XF800078C[0:0] = 0x00000000U
  11704. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11705. // .. L0_SEL = 0
  11706. // .. ==> 0XF800078C[1:1] = 0x00000000U
  11707. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11708. // .. L1_SEL = 1
  11709. // .. ==> 0XF800078C[2:2] = 0x00000001U
  11710. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11711. // .. L2_SEL = 0
  11712. // .. ==> 0XF800078C[4:3] = 0x00000000U
  11713. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11714. // .. L3_SEL = 0
  11715. // .. ==> 0XF800078C[7:5] = 0x00000000U
  11716. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11717. // .. Speed = 0
  11718. // .. ==> 0XF800078C[8:8] = 0x00000000U
  11719. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11720. // .. IO_Type = 1
  11721. // .. ==> 0XF800078C[11:9] = 0x00000001U
  11722. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11723. // .. PULLUP = 0
  11724. // .. ==> 0XF800078C[12:12] = 0x00000000U
  11725. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11726. // .. DisableRcvr = 0
  11727. // .. ==> 0XF800078C[13:13] = 0x00000000U
  11728. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11729. // ..
  11730. EMIT_MASKWRITE(0XF800078C, 0x00003FFFU ,0x00000204U),
  11731. // .. TRI_ENABLE = 1
  11732. // .. ==> 0XF8000790[0:0] = 0x00000001U
  11733. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11734. // .. L0_SEL = 0
  11735. // .. ==> 0XF8000790[1:1] = 0x00000000U
  11736. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11737. // .. L1_SEL = 1
  11738. // .. ==> 0XF8000790[2:2] = 0x00000001U
  11739. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11740. // .. L2_SEL = 0
  11741. // .. ==> 0XF8000790[4:3] = 0x00000000U
  11742. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11743. // .. L3_SEL = 0
  11744. // .. ==> 0XF8000790[7:5] = 0x00000000U
  11745. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11746. // .. Speed = 0
  11747. // .. ==> 0XF8000790[8:8] = 0x00000000U
  11748. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11749. // .. IO_Type = 1
  11750. // .. ==> 0XF8000790[11:9] = 0x00000001U
  11751. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11752. // .. PULLUP = 0
  11753. // .. ==> 0XF8000790[12:12] = 0x00000000U
  11754. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11755. // .. DisableRcvr = 0
  11756. // .. ==> 0XF8000790[13:13] = 0x00000000U
  11757. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11758. // ..
  11759. EMIT_MASKWRITE(0XF8000790, 0x00003FFFU ,0x00000205U),
  11760. // .. TRI_ENABLE = 0
  11761. // .. ==> 0XF8000794[0:0] = 0x00000000U
  11762. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11763. // .. L0_SEL = 0
  11764. // .. ==> 0XF8000794[1:1] = 0x00000000U
  11765. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11766. // .. L1_SEL = 1
  11767. // .. ==> 0XF8000794[2:2] = 0x00000001U
  11768. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11769. // .. L2_SEL = 0
  11770. // .. ==> 0XF8000794[4:3] = 0x00000000U
  11771. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11772. // .. L3_SEL = 0
  11773. // .. ==> 0XF8000794[7:5] = 0x00000000U
  11774. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11775. // .. Speed = 0
  11776. // .. ==> 0XF8000794[8:8] = 0x00000000U
  11777. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11778. // .. IO_Type = 1
  11779. // .. ==> 0XF8000794[11:9] = 0x00000001U
  11780. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11781. // .. PULLUP = 0
  11782. // .. ==> 0XF8000794[12:12] = 0x00000000U
  11783. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11784. // .. DisableRcvr = 0
  11785. // .. ==> 0XF8000794[13:13] = 0x00000000U
  11786. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11787. // ..
  11788. EMIT_MASKWRITE(0XF8000794, 0x00003FFFU ,0x00000204U),
  11789. // .. TRI_ENABLE = 0
  11790. // .. ==> 0XF8000798[0:0] = 0x00000000U
  11791. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11792. // .. L0_SEL = 0
  11793. // .. ==> 0XF8000798[1:1] = 0x00000000U
  11794. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11795. // .. L1_SEL = 1
  11796. // .. ==> 0XF8000798[2:2] = 0x00000001U
  11797. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11798. // .. L2_SEL = 0
  11799. // .. ==> 0XF8000798[4:3] = 0x00000000U
  11800. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11801. // .. L3_SEL = 0
  11802. // .. ==> 0XF8000798[7:5] = 0x00000000U
  11803. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11804. // .. Speed = 0
  11805. // .. ==> 0XF8000798[8:8] = 0x00000000U
  11806. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11807. // .. IO_Type = 1
  11808. // .. ==> 0XF8000798[11:9] = 0x00000001U
  11809. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11810. // .. PULLUP = 0
  11811. // .. ==> 0XF8000798[12:12] = 0x00000000U
  11812. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11813. // .. DisableRcvr = 0
  11814. // .. ==> 0XF8000798[13:13] = 0x00000000U
  11815. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11816. // ..
  11817. EMIT_MASKWRITE(0XF8000798, 0x00003FFFU ,0x00000204U),
  11818. // .. TRI_ENABLE = 0
  11819. // .. ==> 0XF800079C[0:0] = 0x00000000U
  11820. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11821. // .. L0_SEL = 0
  11822. // .. ==> 0XF800079C[1:1] = 0x00000000U
  11823. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11824. // .. L1_SEL = 1
  11825. // .. ==> 0XF800079C[2:2] = 0x00000001U
  11826. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11827. // .. L2_SEL = 0
  11828. // .. ==> 0XF800079C[4:3] = 0x00000000U
  11829. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11830. // .. L3_SEL = 0
  11831. // .. ==> 0XF800079C[7:5] = 0x00000000U
  11832. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11833. // .. Speed = 0
  11834. // .. ==> 0XF800079C[8:8] = 0x00000000U
  11835. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11836. // .. IO_Type = 1
  11837. // .. ==> 0XF800079C[11:9] = 0x00000001U
  11838. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11839. // .. PULLUP = 0
  11840. // .. ==> 0XF800079C[12:12] = 0x00000000U
  11841. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11842. // .. DisableRcvr = 0
  11843. // .. ==> 0XF800079C[13:13] = 0x00000000U
  11844. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11845. // ..
  11846. EMIT_MASKWRITE(0XF800079C, 0x00003FFFU ,0x00000204U),
  11847. // .. TRI_ENABLE = 0
  11848. // .. ==> 0XF80007A0[0:0] = 0x00000000U
  11849. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11850. // .. L0_SEL = 0
  11851. // .. ==> 0XF80007A0[1:1] = 0x00000000U
  11852. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11853. // .. L1_SEL = 0
  11854. // .. ==> 0XF80007A0[2:2] = 0x00000000U
  11855. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11856. // .. L2_SEL = 0
  11857. // .. ==> 0XF80007A0[4:3] = 0x00000000U
  11858. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11859. // .. L3_SEL = 4
  11860. // .. ==> 0XF80007A0[7:5] = 0x00000004U
  11861. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11862. // .. Speed = 0
  11863. // .. ==> 0XF80007A0[8:8] = 0x00000000U
  11864. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11865. // .. IO_Type = 1
  11866. // .. ==> 0XF80007A0[11:9] = 0x00000001U
  11867. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11868. // .. PULLUP = 0
  11869. // .. ==> 0XF80007A0[12:12] = 0x00000000U
  11870. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11871. // .. DisableRcvr = 0
  11872. // .. ==> 0XF80007A0[13:13] = 0x00000000U
  11873. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11874. // ..
  11875. EMIT_MASKWRITE(0XF80007A0, 0x00003FFFU ,0x00000280U),
  11876. // .. TRI_ENABLE = 0
  11877. // .. ==> 0XF80007A4[0:0] = 0x00000000U
  11878. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11879. // .. L0_SEL = 0
  11880. // .. ==> 0XF80007A4[1:1] = 0x00000000U
  11881. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11882. // .. L1_SEL = 0
  11883. // .. ==> 0XF80007A4[2:2] = 0x00000000U
  11884. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11885. // .. L2_SEL = 0
  11886. // .. ==> 0XF80007A4[4:3] = 0x00000000U
  11887. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11888. // .. L3_SEL = 4
  11889. // .. ==> 0XF80007A4[7:5] = 0x00000004U
  11890. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11891. // .. Speed = 0
  11892. // .. ==> 0XF80007A4[8:8] = 0x00000000U
  11893. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11894. // .. IO_Type = 1
  11895. // .. ==> 0XF80007A4[11:9] = 0x00000001U
  11896. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11897. // .. PULLUP = 0
  11898. // .. ==> 0XF80007A4[12:12] = 0x00000000U
  11899. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11900. // .. DisableRcvr = 0
  11901. // .. ==> 0XF80007A4[13:13] = 0x00000000U
  11902. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11903. // ..
  11904. EMIT_MASKWRITE(0XF80007A4, 0x00003FFFU ,0x00000280U),
  11905. // .. TRI_ENABLE = 0
  11906. // .. ==> 0XF80007A8[0:0] = 0x00000000U
  11907. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11908. // .. L0_SEL = 0
  11909. // .. ==> 0XF80007A8[1:1] = 0x00000000U
  11910. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11911. // .. L1_SEL = 0
  11912. // .. ==> 0XF80007A8[2:2] = 0x00000000U
  11913. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11914. // .. L2_SEL = 0
  11915. // .. ==> 0XF80007A8[4:3] = 0x00000000U
  11916. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11917. // .. L3_SEL = 4
  11918. // .. ==> 0XF80007A8[7:5] = 0x00000004U
  11919. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11920. // .. Speed = 0
  11921. // .. ==> 0XF80007A8[8:8] = 0x00000000U
  11922. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11923. // .. IO_Type = 1
  11924. // .. ==> 0XF80007A8[11:9] = 0x00000001U
  11925. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11926. // .. PULLUP = 0
  11927. // .. ==> 0XF80007A8[12:12] = 0x00000000U
  11928. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11929. // .. DisableRcvr = 0
  11930. // .. ==> 0XF80007A8[13:13] = 0x00000000U
  11931. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11932. // ..
  11933. EMIT_MASKWRITE(0XF80007A8, 0x00003FFFU ,0x00000280U),
  11934. // .. TRI_ENABLE = 0
  11935. // .. ==> 0XF80007AC[0:0] = 0x00000000U
  11936. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11937. // .. L0_SEL = 0
  11938. // .. ==> 0XF80007AC[1:1] = 0x00000000U
  11939. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11940. // .. L1_SEL = 0
  11941. // .. ==> 0XF80007AC[2:2] = 0x00000000U
  11942. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11943. // .. L2_SEL = 0
  11944. // .. ==> 0XF80007AC[4:3] = 0x00000000U
  11945. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11946. // .. L3_SEL = 4
  11947. // .. ==> 0XF80007AC[7:5] = 0x00000004U
  11948. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11949. // .. Speed = 0
  11950. // .. ==> 0XF80007AC[8:8] = 0x00000000U
  11951. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11952. // .. IO_Type = 1
  11953. // .. ==> 0XF80007AC[11:9] = 0x00000001U
  11954. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11955. // .. PULLUP = 0
  11956. // .. ==> 0XF80007AC[12:12] = 0x00000000U
  11957. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11958. // .. DisableRcvr = 0
  11959. // .. ==> 0XF80007AC[13:13] = 0x00000000U
  11960. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11961. // ..
  11962. EMIT_MASKWRITE(0XF80007AC, 0x00003FFFU ,0x00000280U),
  11963. // .. TRI_ENABLE = 0
  11964. // .. ==> 0XF80007B0[0:0] = 0x00000000U
  11965. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11966. // .. L0_SEL = 0
  11967. // .. ==> 0XF80007B0[1:1] = 0x00000000U
  11968. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11969. // .. L1_SEL = 0
  11970. // .. ==> 0XF80007B0[2:2] = 0x00000000U
  11971. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11972. // .. L2_SEL = 0
  11973. // .. ==> 0XF80007B0[4:3] = 0x00000000U
  11974. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11975. // .. L3_SEL = 4
  11976. // .. ==> 0XF80007B0[7:5] = 0x00000004U
  11977. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11978. // .. Speed = 0
  11979. // .. ==> 0XF80007B0[8:8] = 0x00000000U
  11980. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11981. // .. IO_Type = 1
  11982. // .. ==> 0XF80007B0[11:9] = 0x00000001U
  11983. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11984. // .. PULLUP = 0
  11985. // .. ==> 0XF80007B0[12:12] = 0x00000000U
  11986. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11987. // .. DisableRcvr = 0
  11988. // .. ==> 0XF80007B0[13:13] = 0x00000000U
  11989. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11990. // ..
  11991. EMIT_MASKWRITE(0XF80007B0, 0x00003FFFU ,0x00000280U),
  11992. // .. TRI_ENABLE = 0
  11993. // .. ==> 0XF80007B4[0:0] = 0x00000000U
  11994. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11995. // .. L0_SEL = 0
  11996. // .. ==> 0XF80007B4[1:1] = 0x00000000U
  11997. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11998. // .. L1_SEL = 0
  11999. // .. ==> 0XF80007B4[2:2] = 0x00000000U
  12000. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12001. // .. L2_SEL = 0
  12002. // .. ==> 0XF80007B4[4:3] = 0x00000000U
  12003. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  12004. // .. L3_SEL = 4
  12005. // .. ==> 0XF80007B4[7:5] = 0x00000004U
  12006. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  12007. // .. Speed = 0
  12008. // .. ==> 0XF80007B4[8:8] = 0x00000000U
  12009. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12010. // .. IO_Type = 1
  12011. // .. ==> 0XF80007B4[11:9] = 0x00000001U
  12012. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12013. // .. PULLUP = 0
  12014. // .. ==> 0XF80007B4[12:12] = 0x00000000U
  12015. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  12016. // .. DisableRcvr = 0
  12017. // .. ==> 0XF80007B4[13:13] = 0x00000000U
  12018. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12019. // ..
  12020. EMIT_MASKWRITE(0XF80007B4, 0x00003FFFU ,0x00000280U),
  12021. // .. TRI_ENABLE = 1
  12022. // .. ==> 0XF80007B8[0:0] = 0x00000001U
  12023. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  12024. // .. L0_SEL = 0
  12025. // .. ==> 0XF80007B8[1:1] = 0x00000000U
  12026. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12027. // .. L1_SEL = 0
  12028. // .. ==> 0XF80007B8[2:2] = 0x00000000U
  12029. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12030. // .. L2_SEL = 0
  12031. // .. ==> 0XF80007B8[4:3] = 0x00000000U
  12032. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  12033. // .. L3_SEL = 1
  12034. // .. ==> 0XF80007B8[7:5] = 0x00000001U
  12035. // .. ==> MASK : 0x000000E0U VAL : 0x00000020U
  12036. // .. Speed = 0
  12037. // .. ==> 0XF80007B8[8:8] = 0x00000000U
  12038. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12039. // .. IO_Type = 1
  12040. // .. ==> 0XF80007B8[11:9] = 0x00000001U
  12041. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12042. // .. PULLUP = 1
  12043. // .. ==> 0XF80007B8[12:12] = 0x00000001U
  12044. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  12045. // .. DisableRcvr = 0
  12046. // .. ==> 0XF80007B8[13:13] = 0x00000000U
  12047. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12048. // ..
  12049. EMIT_MASKWRITE(0XF80007B8, 0x00003FFFU ,0x00001221U),
  12050. // .. TRI_ENABLE = 0
  12051. // .. ==> 0XF80007BC[0:0] = 0x00000000U
  12052. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  12053. // .. L0_SEL = 0
  12054. // .. ==> 0XF80007BC[1:1] = 0x00000000U
  12055. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12056. // .. L1_SEL = 0
  12057. // .. ==> 0XF80007BC[2:2] = 0x00000000U
  12058. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12059. // .. L2_SEL = 0
  12060. // .. ==> 0XF80007BC[4:3] = 0x00000000U
  12061. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  12062. // .. L3_SEL = 1
  12063. // .. ==> 0XF80007BC[7:5] = 0x00000001U
  12064. // .. ==> MASK : 0x000000E0U VAL : 0x00000020U
  12065. // .. Speed = 0
  12066. // .. ==> 0XF80007BC[8:8] = 0x00000000U
  12067. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12068. // .. IO_Type = 1
  12069. // .. ==> 0XF80007BC[11:9] = 0x00000001U
  12070. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12071. // .. PULLUP = 1
  12072. // .. ==> 0XF80007BC[12:12] = 0x00000001U
  12073. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  12074. // .. DisableRcvr = 0
  12075. // .. ==> 0XF80007BC[13:13] = 0x00000000U
  12076. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12077. // ..
  12078. EMIT_MASKWRITE(0XF80007BC, 0x00003FFFU ,0x00001220U),
  12079. // .. TRI_ENABLE = 0
  12080. // .. ==> 0XF80007C0[0:0] = 0x00000000U
  12081. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  12082. // .. L0_SEL = 0
  12083. // .. ==> 0XF80007C0[1:1] = 0x00000000U
  12084. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12085. // .. L1_SEL = 0
  12086. // .. ==> 0XF80007C0[2:2] = 0x00000000U
  12087. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12088. // .. L2_SEL = 0
  12089. // .. ==> 0XF80007C0[4:3] = 0x00000000U
  12090. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  12091. // .. L3_SEL = 7
  12092. // .. ==> 0XF80007C0[7:5] = 0x00000007U
  12093. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  12094. // .. Speed = 0
  12095. // .. ==> 0XF80007C0[8:8] = 0x00000000U
  12096. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12097. // .. IO_Type = 1
  12098. // .. ==> 0XF80007C0[11:9] = 0x00000001U
  12099. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12100. // .. PULLUP = 0
  12101. // .. ==> 0XF80007C0[12:12] = 0x00000000U
  12102. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  12103. // .. DisableRcvr = 0
  12104. // .. ==> 0XF80007C0[13:13] = 0x00000000U
  12105. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12106. // ..
  12107. EMIT_MASKWRITE(0XF80007C0, 0x00003FFFU ,0x000002E0U),
  12108. // .. TRI_ENABLE = 1
  12109. // .. ==> 0XF80007C4[0:0] = 0x00000001U
  12110. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  12111. // .. L0_SEL = 0
  12112. // .. ==> 0XF80007C4[1:1] = 0x00000000U
  12113. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12114. // .. L1_SEL = 0
  12115. // .. ==> 0XF80007C4[2:2] = 0x00000000U
  12116. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12117. // .. L2_SEL = 0
  12118. // .. ==> 0XF80007C4[4:3] = 0x00000000U
  12119. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  12120. // .. L3_SEL = 7
  12121. // .. ==> 0XF80007C4[7:5] = 0x00000007U
  12122. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  12123. // .. Speed = 0
  12124. // .. ==> 0XF80007C4[8:8] = 0x00000000U
  12125. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12126. // .. IO_Type = 1
  12127. // .. ==> 0XF80007C4[11:9] = 0x00000001U
  12128. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12129. // .. PULLUP = 0
  12130. // .. ==> 0XF80007C4[12:12] = 0x00000000U
  12131. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  12132. // .. DisableRcvr = 0
  12133. // .. ==> 0XF80007C4[13:13] = 0x00000000U
  12134. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12135. // ..
  12136. EMIT_MASKWRITE(0XF80007C4, 0x00003FFFU ,0x000002E1U),
  12137. // .. TRI_ENABLE = 0
  12138. // .. ==> 0XF80007C8[0:0] = 0x00000000U
  12139. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  12140. // .. L0_SEL = 0
  12141. // .. ==> 0XF80007C8[1:1] = 0x00000000U
  12142. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12143. // .. L1_SEL = 0
  12144. // .. ==> 0XF80007C8[2:2] = 0x00000000U
  12145. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12146. // .. L2_SEL = 0
  12147. // .. ==> 0XF80007C8[4:3] = 0x00000000U
  12148. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  12149. // .. L3_SEL = 2
  12150. // .. ==> 0XF80007C8[7:5] = 0x00000002U
  12151. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  12152. // .. Speed = 0
  12153. // .. ==> 0XF80007C8[8:8] = 0x00000000U
  12154. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12155. // .. IO_Type = 1
  12156. // .. ==> 0XF80007C8[11:9] = 0x00000001U
  12157. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12158. // .. PULLUP = 1
  12159. // .. ==> 0XF80007C8[12:12] = 0x00000001U
  12160. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  12161. // .. DisableRcvr = 0
  12162. // .. ==> 0XF80007C8[13:13] = 0x00000000U
  12163. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12164. // ..
  12165. EMIT_MASKWRITE(0XF80007C8, 0x00003FFFU ,0x00001240U),
  12166. // .. TRI_ENABLE = 0
  12167. // .. ==> 0XF80007CC[0:0] = 0x00000000U
  12168. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  12169. // .. L0_SEL = 0
  12170. // .. ==> 0XF80007CC[1:1] = 0x00000000U
  12171. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12172. // .. L1_SEL = 0
  12173. // .. ==> 0XF80007CC[2:2] = 0x00000000U
  12174. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12175. // .. L2_SEL = 0
  12176. // .. ==> 0XF80007CC[4:3] = 0x00000000U
  12177. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  12178. // .. L3_SEL = 2
  12179. // .. ==> 0XF80007CC[7:5] = 0x00000002U
  12180. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  12181. // .. Speed = 0
  12182. // .. ==> 0XF80007CC[8:8] = 0x00000000U
  12183. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12184. // .. IO_Type = 1
  12185. // .. ==> 0XF80007CC[11:9] = 0x00000001U
  12186. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12187. // .. PULLUP = 1
  12188. // .. ==> 0XF80007CC[12:12] = 0x00000001U
  12189. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  12190. // .. DisableRcvr = 0
  12191. // .. ==> 0XF80007CC[13:13] = 0x00000000U
  12192. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12193. // ..
  12194. EMIT_MASKWRITE(0XF80007CC, 0x00003FFFU ,0x00001240U),
  12195. // .. TRI_ENABLE = 0
  12196. // .. ==> 0XF80007D0[0:0] = 0x00000000U
  12197. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  12198. // .. L0_SEL = 0
  12199. // .. ==> 0XF80007D0[1:1] = 0x00000000U
  12200. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12201. // .. L1_SEL = 0
  12202. // .. ==> 0XF80007D0[2:2] = 0x00000000U
  12203. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12204. // .. L2_SEL = 0
  12205. // .. ==> 0XF80007D0[4:3] = 0x00000000U
  12206. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  12207. // .. L3_SEL = 4
  12208. // .. ==> 0XF80007D0[7:5] = 0x00000004U
  12209. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  12210. // .. Speed = 0
  12211. // .. ==> 0XF80007D0[8:8] = 0x00000000U
  12212. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12213. // .. IO_Type = 1
  12214. // .. ==> 0XF80007D0[11:9] = 0x00000001U
  12215. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12216. // .. PULLUP = 0
  12217. // .. ==> 0XF80007D0[12:12] = 0x00000000U
  12218. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  12219. // .. DisableRcvr = 0
  12220. // .. ==> 0XF80007D0[13:13] = 0x00000000U
  12221. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12222. // ..
  12223. EMIT_MASKWRITE(0XF80007D0, 0x00003FFFU ,0x00000280U),
  12224. // .. TRI_ENABLE = 0
  12225. // .. ==> 0XF80007D4[0:0] = 0x00000000U
  12226. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  12227. // .. L0_SEL = 0
  12228. // .. ==> 0XF80007D4[1:1] = 0x00000000U
  12229. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12230. // .. L1_SEL = 0
  12231. // .. ==> 0XF80007D4[2:2] = 0x00000000U
  12232. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12233. // .. L2_SEL = 0
  12234. // .. ==> 0XF80007D4[4:3] = 0x00000000U
  12235. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  12236. // .. L3_SEL = 4
  12237. // .. ==> 0XF80007D4[7:5] = 0x00000004U
  12238. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  12239. // .. Speed = 0
  12240. // .. ==> 0XF80007D4[8:8] = 0x00000000U
  12241. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12242. // .. IO_Type = 1
  12243. // .. ==> 0XF80007D4[11:9] = 0x00000001U
  12244. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12245. // .. PULLUP = 0
  12246. // .. ==> 0XF80007D4[12:12] = 0x00000000U
  12247. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  12248. // .. DisableRcvr = 0
  12249. // .. ==> 0XF80007D4[13:13] = 0x00000000U
  12250. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12251. // ..
  12252. EMIT_MASKWRITE(0XF80007D4, 0x00003FFFU ,0x00000280U),
  12253. // .. SDIO0_WP_SEL = 15
  12254. // .. ==> 0XF8000830[5:0] = 0x0000000FU
  12255. // .. ==> MASK : 0x0000003FU VAL : 0x0000000FU
  12256. // .. SDIO0_CD_SEL = 0
  12257. // .. ==> 0XF8000830[21:16] = 0x00000000U
  12258. // .. ==> MASK : 0x003F0000U VAL : 0x00000000U
  12259. // ..
  12260. EMIT_MASKWRITE(0XF8000830, 0x003F003FU ,0x0000000FU),
  12261. // .. FINISH: MIO PROGRAMMING
  12262. // .. START: LOCK IT BACK
  12263. // .. LOCK_KEY = 0X767B
  12264. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  12265. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  12266. // ..
  12267. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  12268. // .. FINISH: LOCK IT BACK
  12269. // FINISH: top
  12270. //
  12271. EMIT_EXIT(),
  12272. //
  12273. };
  12274. unsigned long ps7_peripherals_init_data_1_0[] = {
  12275. // START: top
  12276. // .. START: SLCR SETTINGS
  12277. // .. UNLOCK_KEY = 0XDF0D
  12278. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  12279. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  12280. // ..
  12281. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  12282. // .. FINISH: SLCR SETTINGS
  12283. // .. START: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  12284. // .. IBUF_DISABLE_MODE = 0x1
  12285. // .. ==> 0XF8000B48[7:7] = 0x00000001U
  12286. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  12287. // .. TERM_DISABLE_MODE = 0x1
  12288. // .. ==> 0XF8000B48[8:8] = 0x00000001U
  12289. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  12290. // ..
  12291. EMIT_MASKWRITE(0XF8000B48, 0x00000180U ,0x00000180U),
  12292. // .. IBUF_DISABLE_MODE = 0x1
  12293. // .. ==> 0XF8000B4C[7:7] = 0x00000001U
  12294. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  12295. // .. TERM_DISABLE_MODE = 0x1
  12296. // .. ==> 0XF8000B4C[8:8] = 0x00000001U
  12297. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  12298. // ..
  12299. EMIT_MASKWRITE(0XF8000B4C, 0x00000180U ,0x00000180U),
  12300. // .. IBUF_DISABLE_MODE = 0x1
  12301. // .. ==> 0XF8000B50[7:7] = 0x00000001U
  12302. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  12303. // .. TERM_DISABLE_MODE = 0x1
  12304. // .. ==> 0XF8000B50[8:8] = 0x00000001U
  12305. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  12306. // ..
  12307. EMIT_MASKWRITE(0XF8000B50, 0x00000180U ,0x00000180U),
  12308. // .. IBUF_DISABLE_MODE = 0x1
  12309. // .. ==> 0XF8000B54[7:7] = 0x00000001U
  12310. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  12311. // .. TERM_DISABLE_MODE = 0x1
  12312. // .. ==> 0XF8000B54[8:8] = 0x00000001U
  12313. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  12314. // ..
  12315. EMIT_MASKWRITE(0XF8000B54, 0x00000180U ,0x00000180U),
  12316. // .. FINISH: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  12317. // .. START: LOCK IT BACK
  12318. // .. LOCK_KEY = 0X767B
  12319. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  12320. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  12321. // ..
  12322. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  12323. // .. FINISH: LOCK IT BACK
  12324. // .. START: SRAM/NOR SET OPMODE
  12325. // .. FINISH: SRAM/NOR SET OPMODE
  12326. // .. START: UART REGISTERS
  12327. // .. BDIV = 0x6
  12328. // .. ==> 0XE0001034[7:0] = 0x00000006U
  12329. // .. ==> MASK : 0x000000FFU VAL : 0x00000006U
  12330. // ..
  12331. EMIT_MASKWRITE(0XE0001034, 0x000000FFU ,0x00000006U),
  12332. // .. CD = 0x3e
  12333. // .. ==> 0XE0001018[15:0] = 0x0000003EU
  12334. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000003EU
  12335. // ..
  12336. EMIT_MASKWRITE(0XE0001018, 0x0000FFFFU ,0x0000003EU),
  12337. // .. STPBRK = 0x0
  12338. // .. ==> 0XE0001000[8:8] = 0x00000000U
  12339. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12340. // .. STTBRK = 0x0
  12341. // .. ==> 0XE0001000[7:7] = 0x00000000U
  12342. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  12343. // .. RSTTO = 0x0
  12344. // .. ==> 0XE0001000[6:6] = 0x00000000U
  12345. // .. ==> MASK : 0x00000040U VAL : 0x00000000U
  12346. // .. TXDIS = 0x0
  12347. // .. ==> 0XE0001000[5:5] = 0x00000000U
  12348. // .. ==> MASK : 0x00000020U VAL : 0x00000000U
  12349. // .. TXEN = 0x1
  12350. // .. ==> 0XE0001000[4:4] = 0x00000001U
  12351. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  12352. // .. RXDIS = 0x0
  12353. // .. ==> 0XE0001000[3:3] = 0x00000000U
  12354. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  12355. // .. RXEN = 0x1
  12356. // .. ==> 0XE0001000[2:2] = 0x00000001U
  12357. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  12358. // .. TXRES = 0x1
  12359. // .. ==> 0XE0001000[1:1] = 0x00000001U
  12360. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  12361. // .. RXRES = 0x1
  12362. // .. ==> 0XE0001000[0:0] = 0x00000001U
  12363. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  12364. // ..
  12365. EMIT_MASKWRITE(0XE0001000, 0x000001FFU ,0x00000017U),
  12366. // .. IRMODE = 0x0
  12367. // .. ==> 0XE0001004[11:11] = 0x00000000U
  12368. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  12369. // .. UCLKEN = 0x0
  12370. // .. ==> 0XE0001004[10:10] = 0x00000000U
  12371. // .. ==> MASK : 0x00000400U VAL : 0x00000000U
  12372. // .. CHMODE = 0x0
  12373. // .. ==> 0XE0001004[9:8] = 0x00000000U
  12374. // .. ==> MASK : 0x00000300U VAL : 0x00000000U
  12375. // .. NBSTOP = 0x0
  12376. // .. ==> 0XE0001004[7:6] = 0x00000000U
  12377. // .. ==> MASK : 0x000000C0U VAL : 0x00000000U
  12378. // .. PAR = 0x4
  12379. // .. ==> 0XE0001004[5:3] = 0x00000004U
  12380. // .. ==> MASK : 0x00000038U VAL : 0x00000020U
  12381. // .. CHRL = 0x0
  12382. // .. ==> 0XE0001004[2:1] = 0x00000000U
  12383. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  12384. // .. CLKS = 0x0
  12385. // .. ==> 0XE0001004[0:0] = 0x00000000U
  12386. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  12387. // ..
  12388. EMIT_MASKWRITE(0XE0001004, 0x00000FFFU ,0x00000020U),
  12389. // .. FINISH: UART REGISTERS
  12390. // .. START: QSPI REGISTERS
  12391. // .. Holdb_dr = 1
  12392. // .. ==> 0XE000D000[19:19] = 0x00000001U
  12393. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  12394. // ..
  12395. EMIT_MASKWRITE(0XE000D000, 0x00080000U ,0x00080000U),
  12396. // .. FINISH: QSPI REGISTERS
  12397. // .. START: PL POWER ON RESET REGISTERS
  12398. // .. PCFG_POR_CNT_4K = 0
  12399. // .. ==> 0XF8007000[29:29] = 0x00000000U
  12400. // .. ==> MASK : 0x20000000U VAL : 0x00000000U
  12401. // ..
  12402. EMIT_MASKWRITE(0XF8007000, 0x20000000U ,0x00000000U),
  12403. // .. FINISH: PL POWER ON RESET REGISTERS
  12404. // .. START: SMC TIMING CALCULATION REGISTER UPDATE
  12405. // .. .. START: NAND SET CYCLE
  12406. // .. .. FINISH: NAND SET CYCLE
  12407. // .. .. START: OPMODE
  12408. // .. .. FINISH: OPMODE
  12409. // .. .. START: DIRECT COMMAND
  12410. // .. .. FINISH: DIRECT COMMAND
  12411. // .. .. START: SRAM/NOR CS0 SET CYCLE
  12412. // .. .. FINISH: SRAM/NOR CS0 SET CYCLE
  12413. // .. .. START: DIRECT COMMAND
  12414. // .. .. FINISH: DIRECT COMMAND
  12415. // .. .. START: NOR CS0 BASE ADDRESS
  12416. // .. .. FINISH: NOR CS0 BASE ADDRESS
  12417. // .. .. START: SRAM/NOR CS1 SET CYCLE
  12418. // .. .. FINISH: SRAM/NOR CS1 SET CYCLE
  12419. // .. .. START: DIRECT COMMAND
  12420. // .. .. FINISH: DIRECT COMMAND
  12421. // .. .. START: NOR CS1 BASE ADDRESS
  12422. // .. .. FINISH: NOR CS1 BASE ADDRESS
  12423. // .. .. START: USB RESET
  12424. // .. .. .. START: USB0 RESET
  12425. // .. .. .. .. START: DIR MODE BANK 0
  12426. // .. .. .. .. DIRECTION_0 = 0x80
  12427. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00000080U
  12428. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  12429. // .. .. .. ..
  12430. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00000080U),
  12431. // .. .. .. .. FINISH: DIR MODE BANK 0
  12432. // .. .. .. .. START: DIR MODE BANK 1
  12433. // .. .. .. .. FINISH: DIR MODE BANK 1
  12434. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12435. // .. .. .. .. MASK_0_LSW = 0xff7f
  12436. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  12437. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  12438. // .. .. .. .. DATA_0_LSW = 0x80
  12439. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  12440. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  12441. // .. .. .. ..
  12442. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  12443. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12444. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12445. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12446. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12447. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12448. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12449. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12450. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  12451. // .. .. .. .. OP_ENABLE_0 = 0x80
  12452. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00000080U
  12453. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  12454. // .. .. .. ..
  12455. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00000080U),
  12456. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  12457. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  12458. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  12459. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12460. // .. .. .. .. MASK_0_LSW = 0xff7f
  12461. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  12462. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  12463. // .. .. .. .. DATA_0_LSW = 0x0
  12464. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  12465. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  12466. // .. .. .. ..
  12467. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0000U),
  12468. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12469. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12470. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12471. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12472. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12473. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12474. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12475. // .. .. .. .. START: ADD 1 MS DELAY
  12476. // .. .. .. ..
  12477. EMIT_MASKDELAY(0XF8F00200, 1),
  12478. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12479. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12480. // .. .. .. .. MASK_0_LSW = 0xff7f
  12481. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  12482. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  12483. // .. .. .. .. DATA_0_LSW = 0x80
  12484. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  12485. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  12486. // .. .. .. ..
  12487. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  12488. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12489. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12490. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12491. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12492. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12493. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12494. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12495. // .. .. .. FINISH: USB0 RESET
  12496. // .. .. .. START: USB1 RESET
  12497. // .. .. .. .. START: DIR MODE BANK 0
  12498. // .. .. .. .. FINISH: DIR MODE BANK 0
  12499. // .. .. .. .. START: DIR MODE BANK 1
  12500. // .. .. .. .. FINISH: DIR MODE BANK 1
  12501. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12502. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12503. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12504. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12505. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12506. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12507. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12508. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12509. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  12510. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  12511. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  12512. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  12513. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12514. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12515. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12516. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12517. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12518. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12519. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12520. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12521. // .. .. .. .. START: ADD 1 MS DELAY
  12522. // .. .. .. ..
  12523. EMIT_MASKDELAY(0XF8F00200, 1),
  12524. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12525. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12526. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12527. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12528. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12529. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12530. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12531. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12532. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12533. // .. .. .. FINISH: USB1 RESET
  12534. // .. .. FINISH: USB RESET
  12535. // .. .. START: ENET RESET
  12536. // .. .. .. START: ENET0 RESET
  12537. // .. .. .. .. START: DIR MODE BANK 0
  12538. // .. .. .. .. DIRECTION_0 = 0x800
  12539. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00000800U
  12540. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000800U
  12541. // .. .. .. ..
  12542. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00000800U),
  12543. // .. .. .. .. FINISH: DIR MODE BANK 0
  12544. // .. .. .. .. START: DIR MODE BANK 1
  12545. // .. .. .. .. FINISH: DIR MODE BANK 1
  12546. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12547. // .. .. .. .. MASK_0_LSW = 0xf7ff
  12548. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000F7FFU
  12549. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xF7FF0000U
  12550. // .. .. .. .. DATA_0_LSW = 0x800
  12551. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000800U
  12552. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000800U
  12553. // .. .. .. ..
  12554. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xF7FF0800U),
  12555. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12556. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12557. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12558. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12559. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12560. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12561. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12562. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  12563. // .. .. .. .. OP_ENABLE_0 = 0x800
  12564. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00000800U
  12565. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000800U
  12566. // .. .. .. ..
  12567. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00000800U),
  12568. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  12569. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  12570. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  12571. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12572. // .. .. .. .. MASK_0_LSW = 0xf7ff
  12573. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000F7FFU
  12574. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xF7FF0000U
  12575. // .. .. .. .. DATA_0_LSW = 0x0
  12576. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  12577. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  12578. // .. .. .. ..
  12579. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xF7FF0000U),
  12580. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12581. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12582. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12583. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12584. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12585. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12586. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12587. // .. .. .. .. START: ADD 1 MS DELAY
  12588. // .. .. .. ..
  12589. EMIT_MASKDELAY(0XF8F00200, 1),
  12590. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12591. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12592. // .. .. .. .. MASK_0_LSW = 0xf7ff
  12593. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000F7FFU
  12594. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xF7FF0000U
  12595. // .. .. .. .. DATA_0_LSW = 0x800
  12596. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000800U
  12597. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000800U
  12598. // .. .. .. ..
  12599. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xF7FF0800U),
  12600. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12601. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12602. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12603. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12604. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12605. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12606. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12607. // .. .. .. FINISH: ENET0 RESET
  12608. // .. .. .. START: ENET1 RESET
  12609. // .. .. .. .. START: DIR MODE BANK 0
  12610. // .. .. .. .. FINISH: DIR MODE BANK 0
  12611. // .. .. .. .. START: DIR MODE BANK 1
  12612. // .. .. .. .. FINISH: DIR MODE BANK 1
  12613. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12614. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12615. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12616. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12617. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12618. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12619. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12620. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12621. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  12622. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  12623. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  12624. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  12625. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12626. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12627. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12628. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12629. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12630. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12631. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12632. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12633. // .. .. .. .. START: ADD 1 MS DELAY
  12634. // .. .. .. ..
  12635. EMIT_MASKDELAY(0XF8F00200, 1),
  12636. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12637. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12638. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12639. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12640. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12641. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12642. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12643. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12644. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12645. // .. .. .. FINISH: ENET1 RESET
  12646. // .. .. FINISH: ENET RESET
  12647. // .. .. START: I2C RESET
  12648. // .. .. .. START: I2C0 RESET
  12649. // .. .. .. .. START: DIR MODE GPIO BANK0
  12650. // .. .. .. .. DIRECTION_0 = 0x2000
  12651. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00002000U
  12652. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00002000U
  12653. // .. .. .. ..
  12654. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00002000U),
  12655. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  12656. // .. .. .. .. START: DIR MODE GPIO BANK1
  12657. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  12658. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12659. // .. .. .. .. MASK_0_LSW = 0xdfff
  12660. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000DFFFU
  12661. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xDFFF0000U
  12662. // .. .. .. .. DATA_0_LSW = 0x2000
  12663. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00002000U
  12664. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00002000U
  12665. // .. .. .. ..
  12666. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xDFFF2000U),
  12667. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12668. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12669. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12670. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12671. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12672. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12673. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12674. // .. .. .. .. START: OUTPUT ENABLE
  12675. // .. .. .. .. OP_ENABLE_0 = 0x2000
  12676. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00002000U
  12677. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00002000U
  12678. // .. .. .. ..
  12679. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00002000U),
  12680. // .. .. .. .. FINISH: OUTPUT ENABLE
  12681. // .. .. .. .. START: OUTPUT ENABLE
  12682. // .. .. .. .. FINISH: OUTPUT ENABLE
  12683. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12684. // .. .. .. .. MASK_0_LSW = 0xdfff
  12685. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000DFFFU
  12686. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xDFFF0000U
  12687. // .. .. .. .. DATA_0_LSW = 0x0
  12688. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  12689. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  12690. // .. .. .. ..
  12691. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xDFFF0000U),
  12692. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12693. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12694. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12695. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12696. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12697. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12698. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12699. // .. .. .. .. START: ADD 1 MS DELAY
  12700. // .. .. .. ..
  12701. EMIT_MASKDELAY(0XF8F00200, 1),
  12702. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12703. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12704. // .. .. .. .. MASK_0_LSW = 0xdfff
  12705. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000DFFFU
  12706. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xDFFF0000U
  12707. // .. .. .. .. DATA_0_LSW = 0x2000
  12708. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00002000U
  12709. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00002000U
  12710. // .. .. .. ..
  12711. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xDFFF2000U),
  12712. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12713. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12714. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12715. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12716. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12717. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12718. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12719. // .. .. .. FINISH: I2C0 RESET
  12720. // .. .. .. START: I2C1 RESET
  12721. // .. .. .. .. START: DIR MODE GPIO BANK0
  12722. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  12723. // .. .. .. .. START: DIR MODE GPIO BANK1
  12724. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  12725. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12726. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12727. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12728. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12729. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12730. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12731. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12732. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12733. // .. .. .. .. START: OUTPUT ENABLE
  12734. // .. .. .. .. FINISH: OUTPUT ENABLE
  12735. // .. .. .. .. START: OUTPUT ENABLE
  12736. // .. .. .. .. FINISH: OUTPUT ENABLE
  12737. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12738. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12739. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12740. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12741. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12742. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12743. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12744. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12745. // .. .. .. .. START: ADD 1 MS DELAY
  12746. // .. .. .. ..
  12747. EMIT_MASKDELAY(0XF8F00200, 1),
  12748. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12749. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12750. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12751. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12752. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12753. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12754. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12755. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12756. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12757. // .. .. .. FINISH: I2C1 RESET
  12758. // .. .. FINISH: I2C RESET
  12759. // .. .. START: NOR CHIP SELECT
  12760. // .. .. .. START: DIR MODE BANK 0
  12761. // .. .. .. FINISH: DIR MODE BANK 0
  12762. // .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12763. // .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12764. // .. .. .. START: OUTPUT ENABLE BANK 0
  12765. // .. .. .. FINISH: OUTPUT ENABLE BANK 0
  12766. // .. .. FINISH: NOR CHIP SELECT
  12767. // .. FINISH: SMC TIMING CALCULATION REGISTER UPDATE
  12768. // FINISH: top
  12769. //
  12770. EMIT_EXIT(),
  12771. //
  12772. };
  12773. unsigned long ps7_post_config_1_0[] = {
  12774. // START: top
  12775. // .. START: SLCR SETTINGS
  12776. // .. UNLOCK_KEY = 0XDF0D
  12777. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  12778. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  12779. // ..
  12780. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  12781. // .. FINISH: SLCR SETTINGS
  12782. // .. START: ENABLING LEVEL SHIFTER
  12783. // .. USER_INP_ICT_EN_0 = 3
  12784. // .. ==> 0XF8000900[1:0] = 0x00000003U
  12785. // .. ==> MASK : 0x00000003U VAL : 0x00000003U
  12786. // .. USER_INP_ICT_EN_1 = 3
  12787. // .. ==> 0XF8000900[3:2] = 0x00000003U
  12788. // .. ==> MASK : 0x0000000CU VAL : 0x0000000CU
  12789. // ..
  12790. EMIT_MASKWRITE(0XF8000900, 0x0000000FU ,0x0000000FU),
  12791. // .. FINISH: ENABLING LEVEL SHIFTER
  12792. // .. START: FPGA RESETS TO 0
  12793. // .. reserved_3 = 0
  12794. // .. ==> 0XF8000240[31:25] = 0x00000000U
  12795. // .. ==> MASK : 0xFE000000U VAL : 0x00000000U
  12796. // .. FPGA_ACP_RST = 0
  12797. // .. ==> 0XF8000240[24:24] = 0x00000000U
  12798. // .. ==> MASK : 0x01000000U VAL : 0x00000000U
  12799. // .. FPGA_AXDS3_RST = 0
  12800. // .. ==> 0XF8000240[23:23] = 0x00000000U
  12801. // .. ==> MASK : 0x00800000U VAL : 0x00000000U
  12802. // .. FPGA_AXDS2_RST = 0
  12803. // .. ==> 0XF8000240[22:22] = 0x00000000U
  12804. // .. ==> MASK : 0x00400000U VAL : 0x00000000U
  12805. // .. FPGA_AXDS1_RST = 0
  12806. // .. ==> 0XF8000240[21:21] = 0x00000000U
  12807. // .. ==> MASK : 0x00200000U VAL : 0x00000000U
  12808. // .. FPGA_AXDS0_RST = 0
  12809. // .. ==> 0XF8000240[20:20] = 0x00000000U
  12810. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  12811. // .. reserved_2 = 0
  12812. // .. ==> 0XF8000240[19:18] = 0x00000000U
  12813. // .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  12814. // .. FSSW1_FPGA_RST = 0
  12815. // .. ==> 0XF8000240[17:17] = 0x00000000U
  12816. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  12817. // .. FSSW0_FPGA_RST = 0
  12818. // .. ==> 0XF8000240[16:16] = 0x00000000U
  12819. // .. ==> MASK : 0x00010000U VAL : 0x00000000U
  12820. // .. reserved_1 = 0
  12821. // .. ==> 0XF8000240[15:14] = 0x00000000U
  12822. // .. ==> MASK : 0x0000C000U VAL : 0x00000000U
  12823. // .. FPGA_FMSW1_RST = 0
  12824. // .. ==> 0XF8000240[13:13] = 0x00000000U
  12825. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12826. // .. FPGA_FMSW0_RST = 0
  12827. // .. ==> 0XF8000240[12:12] = 0x00000000U
  12828. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  12829. // .. FPGA_DMA3_RST = 0
  12830. // .. ==> 0XF8000240[11:11] = 0x00000000U
  12831. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  12832. // .. FPGA_DMA2_RST = 0
  12833. // .. ==> 0XF8000240[10:10] = 0x00000000U
  12834. // .. ==> MASK : 0x00000400U VAL : 0x00000000U
  12835. // .. FPGA_DMA1_RST = 0
  12836. // .. ==> 0XF8000240[9:9] = 0x00000000U
  12837. // .. ==> MASK : 0x00000200U VAL : 0x00000000U
  12838. // .. FPGA_DMA0_RST = 0
  12839. // .. ==> 0XF8000240[8:8] = 0x00000000U
  12840. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12841. // .. reserved = 0
  12842. // .. ==> 0XF8000240[7:4] = 0x00000000U
  12843. // .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  12844. // .. FPGA3_OUT_RST = 0
  12845. // .. ==> 0XF8000240[3:3] = 0x00000000U
  12846. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  12847. // .. FPGA2_OUT_RST = 0
  12848. // .. ==> 0XF8000240[2:2] = 0x00000000U
  12849. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12850. // .. FPGA1_OUT_RST = 0
  12851. // .. ==> 0XF8000240[1:1] = 0x00000000U
  12852. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12853. // .. FPGA0_OUT_RST = 0
  12854. // .. ==> 0XF8000240[0:0] = 0x00000000U
  12855. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  12856. // ..
  12857. EMIT_MASKWRITE(0XF8000240, 0xFFFFFFFFU ,0x00000000U),
  12858. // .. FINISH: FPGA RESETS TO 0
  12859. // .. START: AFI REGISTERS
  12860. // .. .. START: AFI0 REGISTERS
  12861. // .. .. FINISH: AFI0 REGISTERS
  12862. // .. .. START: AFI1 REGISTERS
  12863. // .. .. FINISH: AFI1 REGISTERS
  12864. // .. .. START: AFI2 REGISTERS
  12865. // .. .. FINISH: AFI2 REGISTERS
  12866. // .. .. START: AFI3 REGISTERS
  12867. // .. .. FINISH: AFI3 REGISTERS
  12868. // .. FINISH: AFI REGISTERS
  12869. // .. START: LOCK IT BACK
  12870. // .. LOCK_KEY = 0X767B
  12871. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  12872. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  12873. // ..
  12874. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  12875. // .. FINISH: LOCK IT BACK
  12876. // FINISH: top
  12877. //
  12878. EMIT_EXIT(),
  12879. //
  12880. };
  12881. #include "xil_io.h"
  12882. unsigned long *ps7_mio_init_data = ps7_mio_init_data_3_0;
  12883. unsigned long *ps7_pll_init_data = ps7_pll_init_data_3_0;
  12884. unsigned long *ps7_clock_init_data = ps7_clock_init_data_3_0;
  12885. unsigned long *ps7_ddr_init_data = ps7_ddr_init_data_3_0;
  12886. unsigned long *ps7_peripherals_init_data = ps7_peripherals_init_data_3_0;
  12887. int
  12888. ps7_post_config()
  12889. {
  12890. // Get the PS_VERSION on run time
  12891. unsigned long si_ver = ps7GetSiliconVersion ();
  12892. int ret = -1;
  12893. if (si_ver == PCW_SILICON_VERSION_1) {
  12894. ret = ps7_config (ps7_post_config_1_0);
  12895. if (ret != PS7_INIT_SUCCESS) return ret;
  12896. } else if (si_ver == PCW_SILICON_VERSION_2) {
  12897. ret = ps7_config (ps7_post_config_2_0);
  12898. if (ret != PS7_INIT_SUCCESS) return ret;
  12899. } else {
  12900. ret = ps7_config (ps7_post_config_3_0);
  12901. if (ret != PS7_INIT_SUCCESS) return ret;
  12902. }
  12903. return PS7_INIT_SUCCESS;
  12904. }
  12905. int
  12906. ps7_init()
  12907. {
  12908. // Get the PS_VERSION on run time
  12909. unsigned long si_ver = ps7GetSiliconVersion ();
  12910. int ret;
  12911. //int pcw_ver = 0;
  12912. if (si_ver == PCW_SILICON_VERSION_1) {
  12913. ps7_mio_init_data = ps7_mio_init_data_1_0;
  12914. ps7_pll_init_data = ps7_pll_init_data_1_0;
  12915. ps7_clock_init_data = ps7_clock_init_data_1_0;
  12916. ps7_ddr_init_data = ps7_ddr_init_data_1_0;
  12917. ps7_peripherals_init_data = ps7_peripherals_init_data_1_0;
  12918. //pcw_ver = 1;
  12919. } else if (si_ver == PCW_SILICON_VERSION_2) {
  12920. ps7_mio_init_data = ps7_mio_init_data_2_0;
  12921. ps7_pll_init_data = ps7_pll_init_data_2_0;
  12922. ps7_clock_init_data = ps7_clock_init_data_2_0;
  12923. ps7_ddr_init_data = ps7_ddr_init_data_2_0;
  12924. ps7_peripherals_init_data = ps7_peripherals_init_data_2_0;
  12925. //pcw_ver = 2;
  12926. } else {
  12927. ps7_mio_init_data = ps7_mio_init_data_3_0;
  12928. ps7_pll_init_data = ps7_pll_init_data_3_0;
  12929. ps7_clock_init_data = ps7_clock_init_data_3_0;
  12930. ps7_ddr_init_data = ps7_ddr_init_data_3_0;
  12931. ps7_peripherals_init_data = ps7_peripherals_init_data_3_0;
  12932. //pcw_ver = 3;
  12933. }
  12934. // MIO init
  12935. ret = ps7_config (ps7_mio_init_data);
  12936. if (ret != PS7_INIT_SUCCESS) return ret;
  12937. // PLL init
  12938. ret = ps7_config (ps7_pll_init_data);
  12939. if (ret != PS7_INIT_SUCCESS) return ret;
  12940. // Clock init
  12941. ret = ps7_config (ps7_clock_init_data);
  12942. if (ret != PS7_INIT_SUCCESS) return ret;
  12943. // DDR init
  12944. ret = ps7_config (ps7_ddr_init_data);
  12945. if (ret != PS7_INIT_SUCCESS) return ret;
  12946. // Peripherals init
  12947. ret = ps7_config (ps7_peripherals_init_data);
  12948. if (ret != PS7_INIT_SUCCESS) return ret;
  12949. //xil_printf ("\n PCW Silicon Version : %d.0", pcw_ver);
  12950. return PS7_INIT_SUCCESS;
  12951. }