reset-uniphier.c 10 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380
  1. // SPDX-License-Identifier: GPL-2.0+
  2. /*
  3. * Copyright (C) 2016 Socionext Inc.
  4. * Author: Masahiro Yamada <yamada.masahiro@socionext.com>
  5. */
  6. #include <common.h>
  7. #include <dm.h>
  8. #include <log.h>
  9. #include <malloc.h>
  10. #include <reset-uclass.h>
  11. #include <dm/device_compat.h>
  12. #include <linux/bitops.h>
  13. #include <linux/io.h>
  14. #include <linux/sizes.h>
  15. struct uniphier_reset_data {
  16. unsigned int id;
  17. unsigned int reg;
  18. unsigned int bit;
  19. unsigned int flags;
  20. #define UNIPHIER_RESET_ACTIVE_LOW BIT(0)
  21. };
  22. #define UNIPHIER_RESET_ID_END (unsigned int)(-1)
  23. #define UNIPHIER_RESET_END \
  24. { .id = UNIPHIER_RESET_ID_END }
  25. #define UNIPHIER_RESET(_id, _reg, _bit) \
  26. { \
  27. .id = (_id), \
  28. .reg = (_reg), \
  29. .bit = (_bit), \
  30. }
  31. #define UNIPHIER_RESETX(_id, _reg, _bit) \
  32. { \
  33. .id = (_id), \
  34. .reg = (_reg), \
  35. .bit = (_bit), \
  36. .flags = UNIPHIER_RESET_ACTIVE_LOW, \
  37. }
  38. /* System reset data */
  39. static const struct uniphier_reset_data uniphier_pro4_sys_reset_data[] = {
  40. UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
  41. UNIPHIER_RESETX(6, 0x2000, 12), /* ETHER */
  42. UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC */
  43. UNIPHIER_RESETX(12, 0x2000, 6), /* GIO */
  44. UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
  45. UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
  46. UNIPHIER_RESETX(24, 0x2008, 2), /* PCIE */
  47. UNIPHIER_RESET_END,
  48. };
  49. static const struct uniphier_reset_data uniphier_pxs2_sys_reset_data[] = {
  50. UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
  51. UNIPHIER_RESETX(6, 0x2000, 12), /* ETHER */
  52. UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC */
  53. UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
  54. UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
  55. UNIPHIER_RESETX(16, 0x2014, 4), /* USB30-PHY0 */
  56. UNIPHIER_RESETX(17, 0x2014, 0), /* USB30-PHY1 */
  57. UNIPHIER_RESETX(18, 0x2014, 2), /* USB30-PHY2 */
  58. UNIPHIER_RESETX(20, 0x2014, 5), /* USB31-PHY0 */
  59. UNIPHIER_RESETX(21, 0x2014, 1), /* USB31-PHY1 */
  60. UNIPHIER_RESETX(28, 0x2014, 12), /* SATA */
  61. UNIPHIER_RESET(29, 0x2014, 8), /* SATA-PHY (active high) */
  62. UNIPHIER_RESET_END,
  63. };
  64. static const struct uniphier_reset_data uniphier_ld20_sys_reset_data[] = {
  65. UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
  66. UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
  67. UNIPHIER_RESETX(6, 0x200c, 6), /* ETHER */
  68. UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC */
  69. UNIPHIER_RESETX(14, 0x200c, 5), /* USB30 */
  70. UNIPHIER_RESETX(16, 0x200c, 12), /* USB30-PHY0 */
  71. UNIPHIER_RESETX(17, 0x200c, 13), /* USB30-PHY1 */
  72. UNIPHIER_RESETX(18, 0x200c, 14), /* USB30-PHY2 */
  73. UNIPHIER_RESETX(19, 0x200c, 15), /* USB30-PHY3 */
  74. UNIPHIER_RESETX(24, 0x200c, 4), /* PCIE */
  75. UNIPHIER_RESET_END,
  76. };
  77. static const struct uniphier_reset_data uniphier_pxs3_sys_reset_data[] = {
  78. UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
  79. UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
  80. UNIPHIER_RESETX(6, 0x200c, 9), /* ETHER0 */
  81. UNIPHIER_RESETX(7, 0x200c, 10), /* ETHER1 */
  82. UNIPHIER_RESETX(8, 0x200c, 12), /* STDMAC */
  83. UNIPHIER_RESETX(12, 0x200c, 4), /* USB30 link */
  84. UNIPHIER_RESETX(13, 0x200c, 5), /* USB31 link */
  85. UNIPHIER_RESETX(16, 0x200c, 16), /* USB30-PHY0 */
  86. UNIPHIER_RESETX(17, 0x200c, 18), /* USB30-PHY1 */
  87. UNIPHIER_RESETX(18, 0x200c, 20), /* USB30-PHY2 */
  88. UNIPHIER_RESETX(20, 0x200c, 17), /* USB31-PHY0 */
  89. UNIPHIER_RESETX(21, 0x200c, 19), /* USB31-PHY1 */
  90. UNIPHIER_RESETX(24, 0x200c, 3), /* PCIE */
  91. UNIPHIER_RESET_END,
  92. };
  93. /* Media I/O reset data */
  94. #define UNIPHIER_MIO_RESET_SD(id, ch) \
  95. UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 0)
  96. #define UNIPHIER_MIO_RESET_SD_BRIDGE(id, ch) \
  97. UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 26)
  98. #define UNIPHIER_MIO_RESET_EMMC_HW_RESET(id, ch) \
  99. UNIPHIER_RESETX((id), 0x80 + 0x200 * (ch), 0)
  100. #define UNIPHIER_MIO_RESET_USB2(id, ch) \
  101. UNIPHIER_RESETX((id), 0x114 + 0x200 * (ch), 0)
  102. #define UNIPHIER_MIO_RESET_USB2_BRIDGE(id, ch) \
  103. UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 24)
  104. #define UNIPHIER_MIO_RESET_DMAC(id) \
  105. UNIPHIER_RESETX((id), 0x110, 17)
  106. static const struct uniphier_reset_data uniphier_mio_reset_data[] = {
  107. UNIPHIER_MIO_RESET_SD(0, 0),
  108. UNIPHIER_MIO_RESET_SD(1, 1),
  109. UNIPHIER_MIO_RESET_SD(2, 2),
  110. UNIPHIER_MIO_RESET_SD_BRIDGE(3, 0),
  111. UNIPHIER_MIO_RESET_SD_BRIDGE(4, 1),
  112. UNIPHIER_MIO_RESET_SD_BRIDGE(5, 2),
  113. UNIPHIER_MIO_RESET_EMMC_HW_RESET(6, 1),
  114. UNIPHIER_MIO_RESET_DMAC(7),
  115. UNIPHIER_MIO_RESET_USB2(8, 0),
  116. UNIPHIER_MIO_RESET_USB2(9, 1),
  117. UNIPHIER_MIO_RESET_USB2(10, 2),
  118. UNIPHIER_MIO_RESET_USB2(11, 3),
  119. UNIPHIER_MIO_RESET_USB2_BRIDGE(12, 0),
  120. UNIPHIER_MIO_RESET_USB2_BRIDGE(13, 1),
  121. UNIPHIER_MIO_RESET_USB2_BRIDGE(14, 2),
  122. UNIPHIER_MIO_RESET_USB2_BRIDGE(15, 3),
  123. UNIPHIER_RESET_END,
  124. };
  125. /* Peripheral reset data */
  126. #define UNIPHIER_PERI_RESET_UART(id, ch) \
  127. UNIPHIER_RESETX((id), 0x114, 19 + (ch))
  128. #define UNIPHIER_PERI_RESET_I2C(id, ch) \
  129. UNIPHIER_RESETX((id), 0x114, 5 + (ch))
  130. #define UNIPHIER_PERI_RESET_FI2C(id, ch) \
  131. UNIPHIER_RESETX((id), 0x114, 24 + (ch))
  132. static const struct uniphier_reset_data uniphier_ld4_peri_reset_data[] = {
  133. UNIPHIER_PERI_RESET_UART(0, 0),
  134. UNIPHIER_PERI_RESET_UART(1, 1),
  135. UNIPHIER_PERI_RESET_UART(2, 2),
  136. UNIPHIER_PERI_RESET_UART(3, 3),
  137. UNIPHIER_PERI_RESET_I2C(4, 0),
  138. UNIPHIER_PERI_RESET_I2C(5, 1),
  139. UNIPHIER_PERI_RESET_I2C(6, 2),
  140. UNIPHIER_PERI_RESET_I2C(7, 3),
  141. UNIPHIER_PERI_RESET_I2C(8, 4),
  142. UNIPHIER_RESET_END,
  143. };
  144. static const struct uniphier_reset_data uniphier_pro4_peri_reset_data[] = {
  145. UNIPHIER_PERI_RESET_UART(0, 0),
  146. UNIPHIER_PERI_RESET_UART(1, 1),
  147. UNIPHIER_PERI_RESET_UART(2, 2),
  148. UNIPHIER_PERI_RESET_UART(3, 3),
  149. UNIPHIER_PERI_RESET_FI2C(4, 0),
  150. UNIPHIER_PERI_RESET_FI2C(5, 1),
  151. UNIPHIER_PERI_RESET_FI2C(6, 2),
  152. UNIPHIER_PERI_RESET_FI2C(7, 3),
  153. UNIPHIER_PERI_RESET_FI2C(8, 4),
  154. UNIPHIER_PERI_RESET_FI2C(9, 5),
  155. UNIPHIER_PERI_RESET_FI2C(10, 6),
  156. UNIPHIER_RESET_END,
  157. };
  158. /* core implementaton */
  159. struct uniphier_reset_priv {
  160. void __iomem *base;
  161. const struct uniphier_reset_data *data;
  162. };
  163. static int uniphier_reset_request(struct reset_ctl *reset_ctl)
  164. {
  165. return 0;
  166. }
  167. static int uniphier_reset_free(struct reset_ctl *reset_ctl)
  168. {
  169. return 0;
  170. }
  171. static int uniphier_reset_update(struct reset_ctl *reset_ctl, int assert)
  172. {
  173. struct uniphier_reset_priv *priv = dev_get_priv(reset_ctl->dev);
  174. unsigned long id = reset_ctl->id;
  175. const struct uniphier_reset_data *p;
  176. for (p = priv->data; p->id != UNIPHIER_RESET_ID_END; p++) {
  177. u32 mask, val;
  178. if (p->id != id)
  179. continue;
  180. val = readl(priv->base + p->reg);
  181. if (p->flags & UNIPHIER_RESET_ACTIVE_LOW)
  182. assert = !assert;
  183. mask = BIT(p->bit);
  184. if (assert)
  185. val |= mask;
  186. else
  187. val &= ~mask;
  188. writel(val, priv->base + p->reg);
  189. return 0;
  190. }
  191. dev_err(reset_ctl->dev, "reset_id=%lu was not handled\n", id);
  192. return -EINVAL;
  193. }
  194. static int uniphier_reset_assert(struct reset_ctl *reset_ctl)
  195. {
  196. return uniphier_reset_update(reset_ctl, 1);
  197. }
  198. static int uniphier_reset_deassert(struct reset_ctl *reset_ctl)
  199. {
  200. return uniphier_reset_update(reset_ctl, 0);
  201. }
  202. static const struct reset_ops uniphier_reset_ops = {
  203. .request = uniphier_reset_request,
  204. .rfree = uniphier_reset_free,
  205. .rst_assert = uniphier_reset_assert,
  206. .rst_deassert = uniphier_reset_deassert,
  207. };
  208. static int uniphier_reset_probe(struct udevice *dev)
  209. {
  210. struct uniphier_reset_priv *priv = dev_get_priv(dev);
  211. fdt_addr_t addr;
  212. addr = dev_read_addr(dev->parent);
  213. if (addr == FDT_ADDR_T_NONE)
  214. return -EINVAL;
  215. priv->base = devm_ioremap(dev, addr, SZ_4K);
  216. if (!priv->base)
  217. return -ENOMEM;
  218. priv->data = (void *)dev_get_driver_data(dev);
  219. return 0;
  220. }
  221. static const struct udevice_id uniphier_reset_match[] = {
  222. /* System reset */
  223. {
  224. .compatible = "socionext,uniphier-ld4-reset",
  225. .data = (ulong)uniphier_pro4_sys_reset_data,
  226. },
  227. {
  228. .compatible = "socionext,uniphier-pro4-reset",
  229. .data = (ulong)uniphier_pro4_sys_reset_data,
  230. },
  231. {
  232. .compatible = "socionext,uniphier-sld8-reset",
  233. .data = (ulong)uniphier_pro4_sys_reset_data,
  234. },
  235. {
  236. .compatible = "socionext,uniphier-pro5-reset",
  237. .data = (ulong)uniphier_pro4_sys_reset_data,
  238. },
  239. {
  240. .compatible = "socionext,uniphier-pxs2-reset",
  241. .data = (ulong)uniphier_pxs2_sys_reset_data,
  242. },
  243. {
  244. .compatible = "socionext,uniphier-ld11-reset",
  245. .data = (ulong)uniphier_ld20_sys_reset_data,
  246. },
  247. {
  248. .compatible = "socionext,uniphier-ld20-reset",
  249. .data = (ulong)uniphier_ld20_sys_reset_data,
  250. },
  251. {
  252. .compatible = "socionext,uniphier-pxs3-reset",
  253. .data = (ulong)uniphier_pxs3_sys_reset_data,
  254. },
  255. /* Media I/O reset */
  256. {
  257. .compatible = "socionext,uniphier-ld4-mio-reset",
  258. .data = (ulong)uniphier_mio_reset_data,
  259. },
  260. {
  261. .compatible = "socionext,uniphier-pro4-mio-reset",
  262. .data = (ulong)uniphier_mio_reset_data,
  263. },
  264. {
  265. .compatible = "socionext,uniphier-sld8-mio-reset",
  266. .data = (ulong)uniphier_mio_reset_data,
  267. },
  268. {
  269. .compatible = "socionext,uniphier-pro5-mio-reset",
  270. .data = (ulong)uniphier_mio_reset_data,
  271. },
  272. {
  273. .compatible = "socionext,uniphier-pxs2-mio-reset",
  274. .data = (ulong)uniphier_mio_reset_data,
  275. },
  276. {
  277. .compatible = "socionext,uniphier-ld11-mio-reset",
  278. .data = (ulong)uniphier_mio_reset_data,
  279. },
  280. {
  281. .compatible = "socionext,uniphier-ld11-sd-reset",
  282. .data = (ulong)uniphier_mio_reset_data,
  283. },
  284. {
  285. .compatible = "socionext,uniphier-ld20-sd-reset",
  286. .data = (ulong)uniphier_mio_reset_data,
  287. },
  288. {
  289. .compatible = "socionext,uniphier-pxs3-sd-reset",
  290. .data = (ulong)uniphier_mio_reset_data,
  291. },
  292. /* Peripheral reset */
  293. {
  294. .compatible = "socionext,uniphier-ld4-peri-reset",
  295. .data = (ulong)uniphier_ld4_peri_reset_data,
  296. },
  297. {
  298. .compatible = "socionext,uniphier-pro4-peri-reset",
  299. .data = (ulong)uniphier_pro4_peri_reset_data,
  300. },
  301. {
  302. .compatible = "socionext,uniphier-sld8-peri-reset",
  303. .data = (ulong)uniphier_ld4_peri_reset_data,
  304. },
  305. {
  306. .compatible = "socionext,uniphier-pro5-peri-reset",
  307. .data = (ulong)uniphier_pro4_peri_reset_data,
  308. },
  309. {
  310. .compatible = "socionext,uniphier-pxs2-peri-reset",
  311. .data = (ulong)uniphier_pro4_peri_reset_data,
  312. },
  313. {
  314. .compatible = "socionext,uniphier-ld11-peri-reset",
  315. .data = (ulong)uniphier_pro4_peri_reset_data,
  316. },
  317. {
  318. .compatible = "socionext,uniphier-ld20-peri-reset",
  319. .data = (ulong)uniphier_pro4_peri_reset_data,
  320. },
  321. {
  322. .compatible = "socionext,uniphier-pxs3-peri-reset",
  323. .data = (ulong)uniphier_pro4_peri_reset_data,
  324. },
  325. { /* sentinel */ }
  326. };
  327. U_BOOT_DRIVER(uniphier_reset) = {
  328. .name = "uniphier-reset",
  329. .id = UCLASS_RESET,
  330. .of_match = uniphier_reset_match,
  331. .probe = uniphier_reset_probe,
  332. .priv_auto = sizeof(struct uniphier_reset_priv),
  333. .ops = &uniphier_reset_ops,
  334. };