clk-uniphier-sys.c 3.0 KB

12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364656667686970
  1. // SPDX-License-Identifier: GPL-2.0+
  2. /*
  3. * Copyright (C) 2016-2017 Socionext Inc.
  4. * Author: Masahiro Yamada <yamada.masahiro@socionext.com>
  5. */
  6. #include "clk-uniphier.h"
  7. #define UNIPHIER_LD4_SYS_CLK_NAND(_id) \
  8. UNIPHIER_CLK_RATE(128, 50000000), \
  9. UNIPHIER_CLK_GATE((_id), 128, 0x2104, 2)
  10. #define UNIPHIER_LD11_SYS_CLK_NAND(_id) \
  11. UNIPHIER_CLK_RATE(128, 50000000), \
  12. UNIPHIER_CLK_GATE((_id), 128, 0x210c, 0)
  13. const struct uniphier_clk_data uniphier_pxs2_sys_clk_data[] = {
  14. #if defined(CONFIG_ARCH_UNIPHIER_LD4) || defined(CONFIG_ARCH_UNIPHIER_SLD8) ||\
  15. defined(CONFIG_ARCH_UNIPHIER_PRO4) || defined(CONFIG_ARCH_UNIPHIER_PRO5) ||\
  16. defined(CONFIG_ARCH_UNIPHIER_PXS2) || defined(CONFIG_ARCH_UNIPHIER_LD6B)
  17. UNIPHIER_LD4_SYS_CLK_NAND(2), /* nand */
  18. UNIPHIER_CLK_RATE(3, 200000000), /* nand-4x */
  19. UNIPHIER_CLK_GATE_SIMPLE(6, 0x2104, 12), /* ether (Pro4, PXs2) */
  20. UNIPHIER_CLK_GATE_SIMPLE(7, 0x2104, 5), /* ether-gb (Pro4) */
  21. UNIPHIER_CLK_GATE_SIMPLE(8, 0x2104, 10), /* stdmac */
  22. UNIPHIER_CLK_GATE_SIMPLE(10, 0x2260, 0), /* ether-phy (Pro4) */
  23. UNIPHIER_CLK_GATE_SIMPLE(12, 0x2104, 6), /* gio (Pro4, Pro5) */
  24. UNIPHIER_CLK_GATE_SIMPLE(14, 0x2104, 16), /* usb30 (Pro4, Pro5, PXs2) */
  25. UNIPHIER_CLK_GATE_SIMPLE(15, 0x2104, 17), /* usb31 (Pro4, Pro5, PXs2) */
  26. UNIPHIER_CLK_GATE_SIMPLE(16, 0x2104, 19), /* usb30-phy (PXs2) */
  27. UNIPHIER_CLK_GATE_SIMPLE(20, 0x2104, 20), /* usb31-phy (PXs2) */
  28. UNIPHIER_CLK_GATE_SIMPLE(24, 0x2108, 2), /* pcie (Pro5) */
  29. { /* sentinel */ }
  30. #endif
  31. };
  32. const struct uniphier_clk_data uniphier_ld20_sys_clk_data[] = {
  33. #if defined(CONFIG_ARCH_UNIPHIER_LD11) || defined(CONFIG_ARCH_UNIPHIER_LD20)
  34. UNIPHIER_LD11_SYS_CLK_NAND(2), /* nand */
  35. UNIPHIER_CLK_RATE(3, 200000000), /* nand-4x */
  36. UNIPHIER_CLK_GATE_SIMPLE(4, 0x210c, 2), /* emmc */
  37. UNIPHIER_CLK_GATE_SIMPLE(6, 0x210c, 6), /* ether */
  38. UNIPHIER_CLK_GATE_SIMPLE(8, 0x210c, 8), /* stdmac */
  39. UNIPHIER_CLK_GATE_SIMPLE(14, 0x210c, 14), /* usb30 (LD20) */
  40. UNIPHIER_CLK_GATE_SIMPLE(16, 0x210c, 12), /* usb30-phy0 (LD20) */
  41. UNIPHIER_CLK_GATE_SIMPLE(17, 0x210c, 13), /* usb30-phy1 (LD20) */
  42. UNIPHIER_CLK_GATE_SIMPLE(24, 0x210c, 4), /* pcie */
  43. { /* sentinel */ }
  44. #endif
  45. };
  46. const struct uniphier_clk_data uniphier_pxs3_sys_clk_data[] = {
  47. #if defined(CONFIG_ARCH_UNIPHIER_PXS3)
  48. UNIPHIER_LD11_SYS_CLK_NAND(2), /* nand */
  49. UNIPHIER_CLK_RATE(3, 200000000), /* nand-4x */
  50. UNIPHIER_CLK_GATE_SIMPLE(4, 0x210c, 2), /* emmc */
  51. UNIPHIER_CLK_GATE_SIMPLE(6, 0x210c, 9), /* ether0 */
  52. UNIPHIER_CLK_GATE_SIMPLE(7, 0x210c, 10), /* ether1 */
  53. UNIPHIER_CLK_GATE_SIMPLE(12, 0x210c, 4), /* usb30 (gio0) */
  54. UNIPHIER_CLK_GATE_SIMPLE(13, 0x210c, 5), /* usb31-0 (gio1) */
  55. UNIPHIER_CLK_GATE_SIMPLE(14, 0x210c, 6), /* usb31-1 (gio1-1) */
  56. UNIPHIER_CLK_GATE_SIMPLE(16, 0x210c, 16), /* usb30-phy0 */
  57. UNIPHIER_CLK_GATE_SIMPLE(17, 0x210c, 18), /* usb30-phy1 */
  58. UNIPHIER_CLK_GATE_SIMPLE(18, 0x210c, 20), /* usb30-phy2 */
  59. UNIPHIER_CLK_GATE_SIMPLE(20, 0x210c, 17), /* usb31-phy0 */
  60. UNIPHIER_CLK_GATE_SIMPLE(21, 0x210c, 19), /* usb31-phy1 */
  61. UNIPHIER_CLK_GATE_SIMPLE(24, 0x210c, 3), /* pcie */
  62. { /* sentinel */ }
  63. #endif
  64. };