common.c 47 KB

1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465666768697071727374757677787980818283848586878889909192939495969798991001011021031041051061071081091101111121131141151161171181191201211221231241251261271281291301311321331341351361371381391401411421431441451461471481491501511521531541551561571581591601611621631641651661671681691701711721731741751761771781791801811821831841851861871881891901911921931941951961971981992002012022032042052062072082092102112122132142152162172182192202212222232242252262272282292302312322332342352362372382392402412422432442452462472482492502512522532542552562572582592602612622632642652662672682692702712722732742752762772782792802812822832842852862872882892902912922932942952962972982993003013023033043053063073083093103113123133143153163173183193203213223233243253263273283293303313323333343353363373383393403413423433443453463473483493503513523533543553563573583593603613623633643653663673683693703713723733743753763773783793803813823833843853863873883893903913923933943953963973983994004014024034044054064074084094104114124134144154164174184194204214224234244254264274284294304314324334344354364374384394404414424434444454464474484494504514524534544554564574584594604614624634644654664674684694704714724734744754764774784794804814824834844854864874884894904914924934944954964974984995005015025035045055065075085095105115125135145155165175185195205215225235245255265275285295305315325335345355365375385395405415425435445455465475485495505515525535545555565575585595605615625635645655665675685695705715725735745755765775785795805815825835845855865875885895905915925935945955965975985996006016026036046056066076086096106116126136146156166176186196206216226236246256266276286296306316326336346356366376386396406416426436446456466476486496506516526536546556566576586596606616626636646656666676686696706716726736746756766776786796806816826836846856866876886896906916926936946956966976986997007017027037047057067077087097107117127137147157167177187197207217227237247257267277287297307317327337347357367377387397407417427437447457467477487497507517527537547557567577587597607617627637647657667677687697707717727737747757767777787797807817827837847857867877887897907917927937947957967977987998008018028038048058068078088098108118128138148158168178188198208218228238248258268278288298308318328338348358368378388398408418428438448458468478488498508518528538548558568578588598608618628638648658668678688698708718728738748758768778788798808818828838848858868878888898908918928938948958968978988999009019029039049059069079089099109119129139149159169179189199209219229239249259269279289299309319329339349359369379389399409419429439449459469479489499509519529539549559569579589599609619629639649659669679689699709719729739749759769779789799809819829839849859869879889899909919929939949959969979989991000100110021003100410051006100710081009101010111012101310141015101610171018101910201021102210231024102510261027102810291030103110321033103410351036103710381039104010411042104310441045104610471048104910501051105210531054105510561057105810591060106110621063106410651066106710681069107010711072107310741075107610771078107910801081108210831084108510861087108810891090109110921093109410951096109710981099110011011102110311041105110611071108110911101111111211131114111511161117111811191120112111221123112411251126112711281129113011311132113311341135113611371138113911401141114211431144114511461147114811491150115111521153115411551156115711581159116011611162116311641165116611671168116911701171117211731174117511761177117811791180118111821183118411851186118711881189119011911192119311941195119611971198119912001201120212031204120512061207120812091210121112121213121412151216121712181219122012211222122312241225122612271228122912301231123212331234123512361237123812391240124112421243124412451246124712481249125012511252125312541255125612571258125912601261126212631264126512661267126812691270127112721273127412751276127712781279128012811282128312841285128612871288128912901291129212931294129512961297129812991300130113021303130413051306130713081309131013111312131313141315131613171318131913201321132213231324132513261327132813291330133113321333133413351336133713381339134013411342134313441345134613471348134913501351135213531354135513561357135813591360136113621363136413651366136713681369137013711372137313741375137613771378137913801381138213831384138513861387138813891390139113921393139413951396139713981399140014011402140314041405140614071408140914101411141214131414141514161417141814191420142114221423142414251426142714281429143014311432143314341435143614371438143914401441144214431444144514461447144814491450145114521453145414551456145714581459146014611462146314641465146614671468146914701471147214731474147514761477147814791480148114821483148414851486148714881489149014911492149314941495149614971498149915001501150215031504150515061507150815091510151115121513151415151516151715181519152015211522152315241525152615271528152915301531153215331534153515361537153815391540154115421543154415451546154715481549155015511552155315541555155615571558155915601561156215631564156515661567156815691570157115721573157415751576157715781579158015811582158315841585158615871588158915901591159215931594159515961597159815991600160116021603160416051606160716081609161016111612161316141615161616171618161916201621162216231624162516261627162816291630163116321633163416351636163716381639164016411642164316441645164616471648164916501651165216531654165516561657165816591660166116621663166416651666166716681669167016711672167316741675167616771678167916801681168216831684168516861687168816891690169116921693169416951696169716981699170017011702170317041705170617071708170917101711171217131714171517161717171817191720172117221723172417251726172717281729173017311732173317341735173617371738173917401741174217431744174517461747174817491750175117521753175417551756175717581759176017611762176317641765176617671768176917701771177217731774177517761777177817791780178117821783178417851786178717881789179017911792179317941795179617971798
  1. // SPDX-License-Identifier: GPL-2.0+
  2. /*
  3. * Copyright (C) 2013 Gateworks Corporation
  4. *
  5. * Author: Tim Harvey <tharvey@gateworks.com>
  6. */
  7. #include <common.h>
  8. #include <log.h>
  9. #include <asm/arch/clock.h>
  10. #include <asm/arch/mx6-pins.h>
  11. #include <asm/arch/sys_proto.h>
  12. #include <asm/gpio.h>
  13. #include <asm/mach-imx/mxc_i2c.h>
  14. #include <env.h>
  15. #include <fsl_esdhc_imx.h>
  16. #include <hwconfig.h>
  17. #include <linux/delay.h>
  18. #include <power/pmic.h>
  19. #include <power/ltc3676_pmic.h>
  20. #include <power/pfuze100_pmic.h>
  21. #include "common.h"
  22. /* UART2: Serial Console */
  23. static iomux_v3_cfg_t const uart2_pads[] = {
  24. IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  25. IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  26. };
  27. void setup_iomux_uart(void)
  28. {
  29. SETUP_IOMUX_PADS(uart2_pads);
  30. }
  31. /* MMC */
  32. static iomux_v3_cfg_t const gw5904_emmc_pads[] = {
  33. IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  34. IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  35. IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  36. IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  37. IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  38. IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  39. IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  40. IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  41. IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  42. IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  43. IOMUX_PADS(PAD_SD3_RST__SD3_RESET | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  44. };
  45. /* 4-bit microSD on SD2 */
  46. static iomux_v3_cfg_t const gw5904_mmc_pads[] = {
  47. IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  48. IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  49. IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  50. IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  51. IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  52. IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  53. /* CD */
  54. IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  55. };
  56. /* 8-bit eMMC on SD2/NAND */
  57. static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = {
  58. IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  59. IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  60. IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  61. IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  62. IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  63. IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  64. IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  65. IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  66. IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  67. IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  68. };
  69. static iomux_v3_cfg_t const usdhc3_pads[] = {
  70. IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  71. IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  72. IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  73. IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  74. IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  75. IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  76. IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  77. };
  78. /*
  79. * I2C pad configs:
  80. * I2C1: GSC
  81. * I2C2: PMIC,PCIe Switch,Clock,Mezz
  82. * I2C3: Multimedia/Expansion
  83. */
  84. static struct i2c_pads_info mx6q_i2c_pad_info[] = {
  85. {
  86. .scl = {
  87. .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
  88. .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
  89. .gp = IMX_GPIO_NR(3, 21)
  90. },
  91. .sda = {
  92. .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
  93. .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
  94. .gp = IMX_GPIO_NR(3, 28)
  95. }
  96. }, {
  97. .scl = {
  98. .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
  99. .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
  100. .gp = IMX_GPIO_NR(4, 12)
  101. },
  102. .sda = {
  103. .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
  104. .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
  105. .gp = IMX_GPIO_NR(4, 13)
  106. }
  107. }, {
  108. .scl = {
  109. .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
  110. .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
  111. .gp = IMX_GPIO_NR(1, 3)
  112. },
  113. .sda = {
  114. .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
  115. .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
  116. .gp = IMX_GPIO_NR(1, 6)
  117. }
  118. }
  119. };
  120. static struct i2c_pads_info mx6dl_i2c_pad_info[] = {
  121. {
  122. .scl = {
  123. .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
  124. .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
  125. .gp = IMX_GPIO_NR(3, 21)
  126. },
  127. .sda = {
  128. .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
  129. .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
  130. .gp = IMX_GPIO_NR(3, 28)
  131. }
  132. }, {
  133. .scl = {
  134. .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
  135. .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
  136. .gp = IMX_GPIO_NR(4, 12)
  137. },
  138. .sda = {
  139. .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
  140. .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
  141. .gp = IMX_GPIO_NR(4, 13)
  142. }
  143. }, {
  144. .scl = {
  145. .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
  146. .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
  147. .gp = IMX_GPIO_NR(1, 3)
  148. },
  149. .sda = {
  150. .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
  151. .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
  152. .gp = IMX_GPIO_NR(1, 6)
  153. }
  154. }
  155. };
  156. void setup_ventana_i2c(int i2c)
  157. {
  158. struct i2c_pads_info *p;
  159. if (is_cpu_type(MXC_CPU_MX6Q))
  160. p = &mx6q_i2c_pad_info[i2c];
  161. else
  162. p = &mx6dl_i2c_pad_info[i2c];
  163. setup_i2c(i2c, CONFIG_SYS_I2C_SPEED, 0x7f, p);
  164. }
  165. /*
  166. * Baseboard specific GPIO
  167. */
  168. static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
  169. /* PANLEDG# */
  170. IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
  171. /* PANLEDR# */
  172. IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
  173. /* IOEXP_PWREN# */
  174. IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
  175. /* IOEXP_IRQ# */
  176. IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
  177. /* GPS_SHDN */
  178. IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
  179. /* VID_PWR */
  180. IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
  181. /* PCI_RST# */
  182. IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
  183. /* PCIESKT_WDIS# */
  184. IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
  185. };
  186. static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
  187. /* SD3_VSELECT */
  188. IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
  189. /* RS232_EN# */
  190. IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
  191. /* MSATA_EN */
  192. IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
  193. /* PANLEDG# */
  194. IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
  195. /* PANLEDR# */
  196. IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
  197. /* IOEXP_PWREN# */
  198. IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
  199. /* IOEXP_IRQ# */
  200. IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
  201. /* CAN_STBY */
  202. IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
  203. /* MX6_LOCLED# */
  204. IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
  205. /* GPS_SHDN */
  206. IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
  207. /* USBOTG_SEL */
  208. IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
  209. /* VID_PWR */
  210. IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
  211. /* PCI_RST# */
  212. IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
  213. /* PCI_RST# (GW522x) */
  214. IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
  215. /* RS485_EN */
  216. IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
  217. /* PCIESKT_WDIS# */
  218. IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
  219. };
  220. static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
  221. /* SD3_VSELECT */
  222. IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
  223. /* RS232_EN# */
  224. IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
  225. /* MSATA_EN */
  226. IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
  227. /* CAN_STBY */
  228. IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
  229. /* USB_HUBRST# */
  230. IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
  231. /* PANLEDG# */
  232. IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
  233. /* PANLEDR# */
  234. IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
  235. /* MX6_LOCLED# */
  236. IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
  237. /* IOEXP_PWREN# */
  238. IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
  239. /* IOEXP_IRQ# */
  240. IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
  241. /* DIOI2C_DIS# */
  242. IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
  243. /* GPS_SHDN */
  244. IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
  245. /* VID_EN */
  246. IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
  247. /* PCI_RST# */
  248. IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
  249. /* RS485_EN */
  250. IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
  251. /* PCIESKT_WDIS# */
  252. IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
  253. };
  254. static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
  255. /* SD3_VSELECT */
  256. IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
  257. /* RS232_EN# */
  258. IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
  259. /* MSATA_EN */
  260. IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
  261. /* CAN_STBY */
  262. IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
  263. /* PANLEDG# */
  264. IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
  265. /* PANLEDR# */
  266. IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
  267. /* MX6_LOCLED# */
  268. IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
  269. /* USB_HUBRST# */
  270. IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
  271. /* MIPI_DIO */
  272. IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
  273. /* RS485_EN */
  274. IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
  275. /* IOEXP_PWREN# */
  276. IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
  277. /* IOEXP_IRQ# */
  278. IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
  279. /* DIOI2C_DIS# */
  280. IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
  281. /* PCI_RST# */
  282. IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
  283. /* VID_EN */
  284. IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
  285. /* RS485_EN */
  286. IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
  287. /* PCIESKT_WDIS# */
  288. IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
  289. };
  290. static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
  291. /* CAN_STBY */
  292. IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
  293. /* PANLED# */
  294. IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
  295. /* PCI_RST# */
  296. IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
  297. /* PCIESKT_WDIS# */
  298. IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
  299. };
  300. static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
  301. /* MSATA_EN */
  302. IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
  303. /* USBOTG_SEL */
  304. IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
  305. /* USB_HUBRST# */
  306. IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
  307. /* PANLEDG# */
  308. IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
  309. /* PANLEDR# */
  310. IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
  311. /* MX6_LOCLED# */
  312. IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
  313. /* PCI_RST# */
  314. IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
  315. /* MX6_DIO[4:9] */
  316. IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
  317. IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
  318. IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
  319. IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
  320. IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
  321. IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
  322. /* PCIEGBE1_OFF# */
  323. IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
  324. /* PCIEGBE2_OFF# */
  325. IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
  326. /* PCIESKT_WDIS# */
  327. IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
  328. };
  329. static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
  330. /* SD3_VSELECT */
  331. IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
  332. /* PANLEDG# */
  333. IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
  334. /* PANLEDR# */
  335. IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
  336. /* VID_PWR */
  337. IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
  338. /* PCI_RST# */
  339. IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
  340. /* PCIESKT_WDIS# */
  341. IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
  342. };
  343. static iomux_v3_cfg_t const gw560x_gpio_pads[] = {
  344. /* RS232_EN# */
  345. IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
  346. /* CAN_STBY */
  347. IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
  348. /* USB_HUBRST# */
  349. IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
  350. /* PANLEDG# */
  351. IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
  352. /* PANLEDR# */
  353. IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
  354. /* MX6_LOCLED# */
  355. IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
  356. /* IOEXP_PWREN# */
  357. IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
  358. /* IOEXP_IRQ# */
  359. IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
  360. /* DIOI2C_DIS# */
  361. IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
  362. /* VID_EN */
  363. IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
  364. /* PCI_RST# */
  365. IOMUX_PADS(PAD_DISP0_DAT10__GPIO4_IO31 | DIO_PAD_CFG),
  366. /* RS485_EN */
  367. IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
  368. /* PCIESKT_WDIS# */
  369. IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
  370. /* USBH2_PEN (OTG) */
  371. IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
  372. /* 12V0_PWR_EN */
  373. IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG),
  374. };
  375. static iomux_v3_cfg_t const gw5901_gpio_pads[] = {
  376. /* MX6_LOCLED# */
  377. IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
  378. /* ETH1_EN */
  379. IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
  380. /* CAN_STBY */
  381. IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
  382. /* PCI_RST# */
  383. IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
  384. /* PMIC reset */
  385. IOMUX_PADS(PAD_DISP0_DAT8__WDOG1_B | DIO_PAD_CFG),
  386. /* COM_CFGA/B/C/D */
  387. IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
  388. IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15 | DIO_PAD_CFG),
  389. IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16 | DIO_PAD_CFG),
  390. IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
  391. /* ETI_IRQ# */
  392. IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
  393. /* DIO_IRQ# */
  394. IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
  395. /* FIBER_SIGDET */
  396. IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
  397. };
  398. static iomux_v3_cfg_t const gw5902_gpio_pads[] = {
  399. /* MX6_LOCLED# */
  400. IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
  401. /* CAN1_STBY */
  402. IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
  403. /* CAN2_STBY */
  404. IOMUX_PADS(PAD_SD3_CLK__GPIO7_IO03 | DIO_PAD_CFG),
  405. /* UART1_EN# */
  406. IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
  407. /* PCI_RST# */
  408. IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
  409. /* 5V_UVLO */
  410. IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
  411. /* ETI_IRQ# */
  412. IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
  413. /* DIO_IRQ# */
  414. IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
  415. /* USBOTG_PEN */
  416. IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
  417. };
  418. static iomux_v3_cfg_t const gw5903_gpio_pads[] = {
  419. /* BKLT_12VEN */
  420. IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
  421. /* EMMY_PDN# */
  422. IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG),
  423. /* EMMY_CFG1# */
  424. IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
  425. /* EMMY_CFG1# */
  426. IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG),
  427. /* USBH1_PEN (EHCI) */
  428. IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
  429. /* USBH2_PEN (OTG) */
  430. IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
  431. /* USBDPC_PEN */
  432. IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
  433. /* TOUCH_RST */
  434. IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
  435. /* AUDIO_RST# */
  436. IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
  437. /* UART1_TEN# */
  438. IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG),
  439. /* MX6_LOCLED# */
  440. IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
  441. /* LVDS_BKLEN # */
  442. IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
  443. /* RGMII_PDWN# */
  444. IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG),
  445. /* TOUCH_IRQ# */
  446. IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
  447. /* TOUCH_RST# */
  448. IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
  449. };
  450. static iomux_v3_cfg_t const gw5904_gpio_pads[] = {
  451. /* USB_HUBRST# */
  452. IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
  453. /* PANLEDG# */
  454. IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
  455. /* PANLEDR# */
  456. IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
  457. /* MX6_LOCLED# */
  458. IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
  459. /* IOEXP_PWREN# */
  460. IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
  461. /* IOEXP_IRQ# */
  462. IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
  463. /* DIOI2C_DIS# */
  464. IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
  465. /* UART_RS485 */
  466. IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG),
  467. /* UART_HALF */
  468. IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG),
  469. /* SKT1_WDIS# */
  470. IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG),
  471. /* SKT1_RST# */
  472. IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG),
  473. /* SKT2_WDIS# */
  474. IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG),
  475. /* SKT2_RST# */
  476. IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
  477. /* M2_OFF# */
  478. IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
  479. /* M2_WDIS# */
  480. IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
  481. /* M2_RST# */
  482. IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG),
  483. /* RS232_EN# */
  484. IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
  485. };
  486. static iomux_v3_cfg_t const gw5905_gpio_pads[] = {
  487. /* EMMY_PDN# */
  488. IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
  489. /* MX6_LOCLED# */
  490. IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
  491. /* MIPI_RST */
  492. IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
  493. /* MIPI_PWDN */
  494. IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
  495. /* USBEHCI_SEL */
  496. IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
  497. /* PCI_RST# */
  498. IOMUX_PADS(PAD_GPIO_16__GPIO7_IO11 | DIO_PAD_CFG),
  499. /* LVDS_BKLEN # */
  500. IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
  501. /* PCIESKT_WDIS# */
  502. IOMUX_PADS(PAD_GPIO_18__GPIO7_IO13 | DIO_PAD_CFG),
  503. /* SPK_SHDN# */
  504. IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
  505. /* LOCLED# */
  506. IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
  507. /* FLASH LED1 */
  508. IOMUX_PADS(PAD_DISP0_DAT11__GPIO5_IO05 | DIO_PAD_CFG),
  509. /* FLASH LED2 */
  510. IOMUX_PADS(PAD_DISP0_DAT12__GPIO5_IO06 | DIO_PAD_CFG),
  511. /* DECT_RST# */
  512. IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
  513. /* USBH1_PEN (EHCI) */
  514. IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
  515. /* LVDS_PWM */
  516. IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
  517. /* CODEC_RST */
  518. IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
  519. /* GYRO_CONTROL/DATA_EN */
  520. IOMUX_PADS(PAD_CSI0_DAT8__GPIO5_IO26 | DIO_PAD_CFG),
  521. /* TOUCH_RST */
  522. IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
  523. /* TOUCH_IRQ */
  524. IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
  525. };
  526. /* Digital I/O */
  527. struct dio_cfg gw51xx_dio[] = {
  528. {
  529. { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
  530. IMX_GPIO_NR(1, 16),
  531. { 0, 0 },
  532. 0
  533. },
  534. {
  535. { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
  536. IMX_GPIO_NR(1, 19),
  537. { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
  538. 2
  539. },
  540. {
  541. { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
  542. IMX_GPIO_NR(1, 17),
  543. { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
  544. 3
  545. },
  546. {
  547. { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
  548. IMX_GPIO_NR(1, 18),
  549. { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
  550. 4
  551. },
  552. };
  553. struct dio_cfg gw52xx_dio[] = {
  554. {
  555. { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
  556. IMX_GPIO_NR(1, 16),
  557. { 0, 0 },
  558. 0
  559. },
  560. {
  561. { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
  562. IMX_GPIO_NR(1, 19),
  563. { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
  564. 2
  565. },
  566. {
  567. { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
  568. IMX_GPIO_NR(1, 17),
  569. { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
  570. 3
  571. },
  572. {
  573. { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
  574. IMX_GPIO_NR(1, 20),
  575. { 0, 0 },
  576. 0
  577. },
  578. };
  579. struct dio_cfg gw53xx_dio[] = {
  580. {
  581. { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
  582. IMX_GPIO_NR(1, 16),
  583. { 0, 0 },
  584. 0
  585. },
  586. {
  587. { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
  588. IMX_GPIO_NR(1, 19),
  589. { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
  590. 2
  591. },
  592. {
  593. { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
  594. IMX_GPIO_NR(1, 17),
  595. { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
  596. 3
  597. },
  598. {
  599. {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
  600. IMX_GPIO_NR(1, 20),
  601. { 0, 0 },
  602. 0
  603. },
  604. };
  605. struct dio_cfg gw54xx_dio[] = {
  606. {
  607. { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
  608. IMX_GPIO_NR(1, 9),
  609. { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
  610. 1
  611. },
  612. {
  613. { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
  614. IMX_GPIO_NR(1, 19),
  615. { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
  616. 2
  617. },
  618. {
  619. { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
  620. IMX_GPIO_NR(2, 9),
  621. { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
  622. 3
  623. },
  624. {
  625. { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
  626. IMX_GPIO_NR(2, 10),
  627. { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
  628. 4
  629. },
  630. };
  631. struct dio_cfg gw551x_dio[] = {
  632. {
  633. { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
  634. IMX_GPIO_NR(1, 19),
  635. { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
  636. 2
  637. },
  638. {
  639. { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
  640. IMX_GPIO_NR(1, 17),
  641. { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
  642. 3
  643. },
  644. };
  645. struct dio_cfg gw552x_dio[] = {
  646. {
  647. { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
  648. IMX_GPIO_NR(1, 16),
  649. { 0, 0 },
  650. 0
  651. },
  652. {
  653. { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
  654. IMX_GPIO_NR(1, 19),
  655. { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
  656. 2
  657. },
  658. {
  659. { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
  660. IMX_GPIO_NR(1, 17),
  661. { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
  662. 3
  663. },
  664. {
  665. {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
  666. IMX_GPIO_NR(1, 20),
  667. { 0, 0 },
  668. 0
  669. },
  670. {
  671. {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
  672. IMX_GPIO_NR(5, 18),
  673. { 0, 0 },
  674. 0
  675. },
  676. {
  677. {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
  678. IMX_GPIO_NR(5, 20),
  679. { 0, 0 },
  680. 0
  681. },
  682. {
  683. {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
  684. IMX_GPIO_NR(5, 21),
  685. { 0, 0 },
  686. 0
  687. },
  688. {
  689. {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
  690. IMX_GPIO_NR(5, 22),
  691. { 0, 0 },
  692. 0
  693. },
  694. {
  695. {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
  696. IMX_GPIO_NR(5, 23),
  697. { 0, 0 },
  698. 0
  699. },
  700. {
  701. {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
  702. IMX_GPIO_NR(5, 25),
  703. { 0, 0 },
  704. 0
  705. },
  706. };
  707. struct dio_cfg gw553x_dio[] = {
  708. {
  709. { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
  710. IMX_GPIO_NR(1, 16),
  711. { 0, 0 },
  712. 0
  713. },
  714. {
  715. { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
  716. IMX_GPIO_NR(1, 19),
  717. { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
  718. 2
  719. },
  720. {
  721. { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
  722. IMX_GPIO_NR(1, 17),
  723. { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
  724. 3
  725. },
  726. {
  727. { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
  728. IMX_GPIO_NR(1, 18),
  729. { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
  730. 4
  731. },
  732. };
  733. struct dio_cfg gw560x_dio[] = {
  734. {
  735. { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
  736. IMX_GPIO_NR(1, 16),
  737. { 0, 0 },
  738. 0
  739. },
  740. {
  741. { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
  742. IMX_GPIO_NR(1, 19),
  743. { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
  744. 2
  745. },
  746. {
  747. { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
  748. IMX_GPIO_NR(1, 17),
  749. { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
  750. 3
  751. },
  752. {
  753. {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
  754. IMX_GPIO_NR(1, 20),
  755. { 0, 0 },
  756. 0
  757. },
  758. };
  759. struct dio_cfg gw5901_dio[] = {
  760. {
  761. { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
  762. IMX_GPIO_NR(5, 14),
  763. { 0, 0 },
  764. 0
  765. },
  766. {
  767. { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
  768. IMX_GPIO_NR(5, 15),
  769. { 0, 0 },
  770. 0
  771. },
  772. {
  773. { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
  774. IMX_GPIO_NR(5, 16),
  775. { 0, 0 },
  776. 0
  777. },
  778. {
  779. { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
  780. IMX_GPIO_NR(5, 17),
  781. { 0, 0 },
  782. 0
  783. },
  784. };
  785. struct dio_cfg gw5902_dio[] = {
  786. {
  787. { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
  788. IMX_GPIO_NR(5, 14),
  789. { 0, 0 },
  790. 0
  791. },
  792. {
  793. { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
  794. IMX_GPIO_NR(5, 15),
  795. { 0, 0 },
  796. 0
  797. },
  798. {
  799. { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
  800. IMX_GPIO_NR(5, 16),
  801. { 0, 0 },
  802. 0
  803. },
  804. {
  805. { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
  806. IMX_GPIO_NR(5, 17),
  807. { 0, 0 },
  808. 0
  809. },
  810. };
  811. struct dio_cfg gw5903_dio[] = {
  812. };
  813. struct dio_cfg gw5904_dio[] = {
  814. {
  815. { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
  816. IMX_GPIO_NR(1, 16),
  817. { 0, 0 },
  818. 0
  819. },
  820. {
  821. { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
  822. IMX_GPIO_NR(1, 19),
  823. { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
  824. 2
  825. },
  826. {
  827. { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
  828. IMX_GPIO_NR(1, 17),
  829. { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
  830. 3
  831. },
  832. {
  833. {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
  834. IMX_GPIO_NR(1, 20),
  835. { 0, 0 },
  836. 0
  837. },
  838. {
  839. {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) },
  840. IMX_GPIO_NR(2, 0),
  841. { 0, 0 },
  842. 0
  843. },
  844. {
  845. {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) },
  846. IMX_GPIO_NR(2, 1),
  847. { 0, 0 },
  848. 0
  849. },
  850. {
  851. {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) },
  852. IMX_GPIO_NR(2, 2),
  853. { 0, 0 },
  854. 0
  855. },
  856. {
  857. {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) },
  858. IMX_GPIO_NR(2, 3),
  859. { 0, 0 },
  860. 0
  861. },
  862. {
  863. {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) },
  864. IMX_GPIO_NR(2, 4),
  865. { 0, 0 },
  866. 0
  867. },
  868. {
  869. {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) },
  870. IMX_GPIO_NR(2, 5),
  871. { 0, 0 },
  872. 0
  873. },
  874. {
  875. {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) },
  876. IMX_GPIO_NR(2, 6),
  877. { 0, 0 },
  878. 0
  879. },
  880. {
  881. {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) },
  882. IMX_GPIO_NR(2, 7),
  883. { 0, 0 },
  884. 0
  885. },
  886. };
  887. struct dio_cfg gw5906_dio[] = {
  888. {
  889. { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
  890. IMX_GPIO_NR(1, 16),
  891. { 0, 0 },
  892. 0
  893. },
  894. {
  895. { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
  896. IMX_GPIO_NR(1, 19),
  897. { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
  898. 2
  899. },
  900. {
  901. { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
  902. IMX_GPIO_NR(1, 17),
  903. { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
  904. 3
  905. },
  906. {
  907. {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
  908. IMX_GPIO_NR(1, 20),
  909. { 0, 0 },
  910. 0
  911. },
  912. };
  913. /*
  914. * Board Specific GPIO
  915. */
  916. struct ventana gpio_cfg[GW_UNKNOWN] = {
  917. /* GW5400proto */
  918. {
  919. .gpio_pads = gw54xx_gpio_pads,
  920. .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
  921. .dio_cfg = gw54xx_dio,
  922. .dio_num = ARRAY_SIZE(gw54xx_dio),
  923. .leds = {
  924. IMX_GPIO_NR(4, 6),
  925. IMX_GPIO_NR(4, 10),
  926. IMX_GPIO_NR(4, 15),
  927. },
  928. .pcie_rst = IMX_GPIO_NR(1, 29),
  929. .mezz_pwren = IMX_GPIO_NR(4, 7),
  930. .mezz_irq = IMX_GPIO_NR(4, 9),
  931. .rs485en = IMX_GPIO_NR(3, 24),
  932. .dioi2c_en = IMX_GPIO_NR(4, 5),
  933. .pcie_sson = IMX_GPIO_NR(1, 20),
  934. .mmc_cd = IMX_GPIO_NR(7, 0),
  935. },
  936. /* GW51xx */
  937. {
  938. .gpio_pads = gw51xx_gpio_pads,
  939. .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
  940. .dio_cfg = gw51xx_dio,
  941. .dio_num = ARRAY_SIZE(gw51xx_dio),
  942. .leds = {
  943. IMX_GPIO_NR(4, 6),
  944. IMX_GPIO_NR(4, 10),
  945. },
  946. .pcie_rst = IMX_GPIO_NR(1, 0),
  947. .mezz_pwren = IMX_GPIO_NR(2, 19),
  948. .mezz_irq = IMX_GPIO_NR(2, 18),
  949. .gps_shdn = IMX_GPIO_NR(1, 2),
  950. .vidin_en = IMX_GPIO_NR(5, 20),
  951. .wdis = IMX_GPIO_NR(7, 12),
  952. .nand = true,
  953. },
  954. /* GW52xx */
  955. {
  956. .gpio_pads = gw52xx_gpio_pads,
  957. .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
  958. .dio_cfg = gw52xx_dio,
  959. .dio_num = ARRAY_SIZE(gw52xx_dio),
  960. .leds = {
  961. IMX_GPIO_NR(4, 6),
  962. IMX_GPIO_NR(4, 7),
  963. IMX_GPIO_NR(4, 15),
  964. },
  965. .pcie_rst = IMX_GPIO_NR(1, 29),
  966. .mezz_pwren = IMX_GPIO_NR(2, 19),
  967. .mezz_irq = IMX_GPIO_NR(2, 18),
  968. .gps_shdn = IMX_GPIO_NR(1, 27),
  969. .vidin_en = IMX_GPIO_NR(3, 31),
  970. .usb_sel = IMX_GPIO_NR(1, 2),
  971. .wdis = IMX_GPIO_NR(7, 12),
  972. .msata_en = GP_MSATA_SEL,
  973. .rs232_en = GP_RS232_EN,
  974. .vsel_pin = IMX_GPIO_NR(6, 14),
  975. .mmc_cd = IMX_GPIO_NR(7, 0),
  976. .nand = true,
  977. },
  978. /* GW53xx */
  979. {
  980. .gpio_pads = gw53xx_gpio_pads,
  981. .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
  982. .dio_cfg = gw53xx_dio,
  983. .dio_num = ARRAY_SIZE(gw53xx_dio),
  984. .leds = {
  985. IMX_GPIO_NR(4, 6),
  986. IMX_GPIO_NR(4, 7),
  987. IMX_GPIO_NR(4, 15),
  988. },
  989. .pcie_rst = IMX_GPIO_NR(1, 29),
  990. .mezz_pwren = IMX_GPIO_NR(2, 19),
  991. .mezz_irq = IMX_GPIO_NR(2, 18),
  992. .gps_shdn = IMX_GPIO_NR(1, 27),
  993. .vidin_en = IMX_GPIO_NR(3, 31),
  994. .wdis = IMX_GPIO_NR(7, 12),
  995. .msata_en = GP_MSATA_SEL,
  996. .rs232_en = GP_RS232_EN,
  997. .vsel_pin = IMX_GPIO_NR(6, 14),
  998. .mmc_cd = IMX_GPIO_NR(7, 0),
  999. .nand = true,
  1000. },
  1001. /* GW54xx */
  1002. {
  1003. .gpio_pads = gw54xx_gpio_pads,
  1004. .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
  1005. .dio_cfg = gw54xx_dio,
  1006. .dio_num = ARRAY_SIZE(gw54xx_dio),
  1007. .leds = {
  1008. IMX_GPIO_NR(4, 6),
  1009. IMX_GPIO_NR(4, 7),
  1010. IMX_GPIO_NR(4, 15),
  1011. },
  1012. .pcie_rst = IMX_GPIO_NR(1, 29),
  1013. .mezz_pwren = IMX_GPIO_NR(2, 19),
  1014. .mezz_irq = IMX_GPIO_NR(2, 18),
  1015. .rs485en = IMX_GPIO_NR(7, 1),
  1016. .vidin_en = IMX_GPIO_NR(3, 31),
  1017. .dioi2c_en = IMX_GPIO_NR(4, 5),
  1018. .pcie_sson = IMX_GPIO_NR(1, 20),
  1019. .wdis = IMX_GPIO_NR(5, 17),
  1020. .msata_en = GP_MSATA_SEL,
  1021. .rs232_en = GP_RS232_EN,
  1022. .vsel_pin = IMX_GPIO_NR(6, 14),
  1023. .mmc_cd = IMX_GPIO_NR(7, 0),
  1024. .nand = true,
  1025. },
  1026. /* GW551x */
  1027. {
  1028. .gpio_pads = gw551x_gpio_pads,
  1029. .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
  1030. .dio_cfg = gw551x_dio,
  1031. .dio_num = ARRAY_SIZE(gw551x_dio),
  1032. .leds = {
  1033. IMX_GPIO_NR(4, 7),
  1034. },
  1035. .pcie_rst = IMX_GPIO_NR(1, 0),
  1036. .wdis = IMX_GPIO_NR(7, 12),
  1037. .nand = true,
  1038. },
  1039. /* GW552x */
  1040. {
  1041. .gpio_pads = gw552x_gpio_pads,
  1042. .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
  1043. .dio_cfg = gw552x_dio,
  1044. .dio_num = ARRAY_SIZE(gw552x_dio),
  1045. .leds = {
  1046. IMX_GPIO_NR(4, 6),
  1047. IMX_GPIO_NR(4, 7),
  1048. IMX_GPIO_NR(4, 15),
  1049. },
  1050. .pcie_rst = IMX_GPIO_NR(1, 29),
  1051. .usb_sel = IMX_GPIO_NR(1, 7),
  1052. .wdis = IMX_GPIO_NR(7, 12),
  1053. .msata_en = GP_MSATA_SEL,
  1054. .nand = true,
  1055. },
  1056. /* GW553x */
  1057. {
  1058. .gpio_pads = gw553x_gpio_pads,
  1059. .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
  1060. .dio_cfg = gw553x_dio,
  1061. .dio_num = ARRAY_SIZE(gw553x_dio),
  1062. .leds = {
  1063. IMX_GPIO_NR(4, 10),
  1064. IMX_GPIO_NR(4, 11),
  1065. },
  1066. .pcie_rst = IMX_GPIO_NR(1, 0),
  1067. .vidin_en = IMX_GPIO_NR(5, 20),
  1068. .wdis = IMX_GPIO_NR(7, 12),
  1069. .vsel_pin = IMX_GPIO_NR(6, 14),
  1070. .mmc_cd = IMX_GPIO_NR(7, 0),
  1071. .nand = true,
  1072. },
  1073. /* GW560x */
  1074. {
  1075. .gpio_pads = gw560x_gpio_pads,
  1076. .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2,
  1077. .dio_cfg = gw560x_dio,
  1078. .dio_num = ARRAY_SIZE(gw560x_dio),
  1079. .leds = {
  1080. IMX_GPIO_NR(4, 6),
  1081. IMX_GPIO_NR(4, 7),
  1082. IMX_GPIO_NR(4, 15),
  1083. },
  1084. .pcie_rst = IMX_GPIO_NR(4, 31),
  1085. .mezz_pwren = IMX_GPIO_NR(2, 19),
  1086. .mezz_irq = IMX_GPIO_NR(2, 18),
  1087. .rs232_en = GP_RS232_EN,
  1088. .vidin_en = IMX_GPIO_NR(3, 31),
  1089. .wdis = IMX_GPIO_NR(7, 12),
  1090. .mmc_cd = IMX_GPIO_NR(7, 0),
  1091. },
  1092. /* GW5901 */
  1093. {
  1094. .gpio_pads = gw5901_gpio_pads,
  1095. .num_pads = ARRAY_SIZE(gw5901_gpio_pads)/2,
  1096. .dio_cfg = gw5901_dio,
  1097. .leds = {
  1098. IMX_GPIO_NR(4, 15),
  1099. },
  1100. .pcie_rst = IMX_GPIO_NR(1, 29),
  1101. .nand = true,
  1102. },
  1103. /* GW5902 */
  1104. {
  1105. .gpio_pads = gw5902_gpio_pads,
  1106. .num_pads = ARRAY_SIZE(gw5902_gpio_pads)/2,
  1107. .dio_cfg = gw5902_dio,
  1108. .leds = {
  1109. IMX_GPIO_NR(4, 15),
  1110. },
  1111. .pcie_rst = IMX_GPIO_NR(1, 0),
  1112. .rs232_en = GP_RS232_EN,
  1113. .nand = true,
  1114. },
  1115. /* GW5903 */
  1116. {
  1117. .gpio_pads = gw5903_gpio_pads,
  1118. .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2,
  1119. .dio_cfg = gw5903_dio,
  1120. .dio_num = ARRAY_SIZE(gw5903_dio),
  1121. .leds = {
  1122. IMX_GPIO_NR(6, 14),
  1123. },
  1124. .mmc_cd = IMX_GPIO_NR(6, 11),
  1125. },
  1126. /* GW5904 */
  1127. {
  1128. .gpio_pads = gw5904_gpio_pads,
  1129. .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
  1130. .dio_cfg = gw5904_dio,
  1131. .dio_num = ARRAY_SIZE(gw5904_dio),
  1132. .leds = {
  1133. IMX_GPIO_NR(4, 6),
  1134. IMX_GPIO_NR(4, 7),
  1135. IMX_GPIO_NR(4, 15),
  1136. },
  1137. .pcie_rst = IMX_GPIO_NR(1, 0),
  1138. .mezz_pwren = IMX_GPIO_NR(2, 19),
  1139. .mezz_irq = IMX_GPIO_NR(2, 18),
  1140. },
  1141. /* GW5905 */
  1142. {
  1143. .gpio_pads = gw5905_gpio_pads,
  1144. .num_pads = ARRAY_SIZE(gw5905_gpio_pads)/2,
  1145. .leds = {
  1146. IMX_GPIO_NR(6, 14),
  1147. },
  1148. .pcie_rst = IMX_GPIO_NR(7, 11),
  1149. .wdis = IMX_GPIO_NR(7, 13),
  1150. },
  1151. /* GW5906 */
  1152. {
  1153. .gpio_pads = gw552x_gpio_pads,
  1154. .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
  1155. .dio_cfg = gw5906_dio,
  1156. .dio_num = ARRAY_SIZE(gw5906_dio),
  1157. .leds = {
  1158. IMX_GPIO_NR(4, 6),
  1159. IMX_GPIO_NR(4, 7),
  1160. IMX_GPIO_NR(4, 15),
  1161. },
  1162. .pcie_rst = IMX_GPIO_NR(1, 29),
  1163. .usb_sel = IMX_GPIO_NR(1, 7),
  1164. .wdis = IMX_GPIO_NR(7, 12),
  1165. .msata_en = GP_MSATA_SEL,
  1166. .nand = true,
  1167. },
  1168. /* GW5907 */
  1169. {
  1170. .gpio_pads = gw51xx_gpio_pads,
  1171. .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
  1172. .dio_cfg = gw51xx_dio,
  1173. .dio_num = ARRAY_SIZE(gw51xx_dio),
  1174. .leds = {
  1175. IMX_GPIO_NR(4, 6),
  1176. IMX_GPIO_NR(4, 10),
  1177. },
  1178. .pcie_rst = IMX_GPIO_NR(1, 0),
  1179. .wdis = IMX_GPIO_NR(7, 12),
  1180. .nand = true,
  1181. },
  1182. /* GW5908 */
  1183. {
  1184. .gpio_pads = gw53xx_gpio_pads,
  1185. .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
  1186. .dio_cfg = gw53xx_dio,
  1187. .dio_num = ARRAY_SIZE(gw53xx_dio),
  1188. .leds = {
  1189. IMX_GPIO_NR(4, 6),
  1190. IMX_GPIO_NR(4, 7),
  1191. IMX_GPIO_NR(4, 15),
  1192. },
  1193. .pcie_rst = IMX_GPIO_NR(1, 29),
  1194. .mezz_pwren = IMX_GPIO_NR(2, 19),
  1195. .mezz_irq = IMX_GPIO_NR(2, 18),
  1196. .gps_shdn = IMX_GPIO_NR(1, 27),
  1197. .vidin_en = IMX_GPIO_NR(3, 31),
  1198. .wdis = IMX_GPIO_NR(7, 12),
  1199. .msata_en = GP_MSATA_SEL,
  1200. .rs232_en = GP_RS232_EN,
  1201. },
  1202. /* GW5909 */
  1203. {
  1204. .gpio_pads = gw5904_gpio_pads,
  1205. .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
  1206. .dio_cfg = gw5904_dio,
  1207. .dio_num = ARRAY_SIZE(gw5904_dio),
  1208. .leds = {
  1209. IMX_GPIO_NR(4, 6),
  1210. IMX_GPIO_NR(4, 7),
  1211. IMX_GPIO_NR(4, 15),
  1212. },
  1213. .pcie_rst = IMX_GPIO_NR(1, 0),
  1214. .mezz_pwren = IMX_GPIO_NR(2, 19),
  1215. .mezz_irq = IMX_GPIO_NR(2, 18),
  1216. },
  1217. };
  1218. #define SETUP_GPIO_OUTPUT(gpio, name, level) \
  1219. gpio_request(gpio, name); \
  1220. gpio_direction_output(gpio, level);
  1221. #define SETUP_GPIO_INPUT(gpio, name) \
  1222. gpio_request(gpio, name); \
  1223. gpio_direction_input(gpio);
  1224. void setup_iomux_gpio(int board, struct ventana_board_info *info)
  1225. {
  1226. int i;
  1227. if (board >= GW_UNKNOWN)
  1228. return;
  1229. /* board specific iomux */
  1230. imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
  1231. gpio_cfg[board].num_pads);
  1232. /* RS232_EN# */
  1233. if (gpio_cfg[board].rs232_en) {
  1234. gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
  1235. gpio_direction_output(gpio_cfg[board].rs232_en, 0);
  1236. }
  1237. /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
  1238. if (board == GW52xx && info->model[4] == '2')
  1239. gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
  1240. /* assert PCI_RST# */
  1241. gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
  1242. gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
  1243. /* turn off (active-high) user LED's */
  1244. for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
  1245. char name[16];
  1246. if (gpio_cfg[board].leds[i]) {
  1247. sprintf(name, "led_user%d", i);
  1248. gpio_request(gpio_cfg[board].leds[i], name);
  1249. gpio_direction_output(gpio_cfg[board].leds[i], 1);
  1250. }
  1251. }
  1252. /* MSATA Enable - default to PCI */
  1253. if (gpio_cfg[board].msata_en) {
  1254. gpio_request(gpio_cfg[board].msata_en, "msata_en");
  1255. gpio_direction_output(gpio_cfg[board].msata_en, 0);
  1256. }
  1257. /* Expansion Mezzanine IO */
  1258. if (gpio_cfg[board].mezz_pwren) {
  1259. gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
  1260. gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
  1261. }
  1262. if (gpio_cfg[board].mezz_irq) {
  1263. gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
  1264. gpio_direction_input(gpio_cfg[board].mezz_irq);
  1265. }
  1266. /* RS485 Transmit Enable */
  1267. if (gpio_cfg[board].rs485en) {
  1268. gpio_request(gpio_cfg[board].rs485en, "rs485_en");
  1269. gpio_direction_output(gpio_cfg[board].rs485en, 0);
  1270. }
  1271. /* GPS_SHDN */
  1272. if (gpio_cfg[board].gps_shdn) {
  1273. gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
  1274. gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
  1275. }
  1276. /* Analog video codec power enable */
  1277. if (gpio_cfg[board].vidin_en) {
  1278. gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
  1279. gpio_direction_output(gpio_cfg[board].vidin_en, 1);
  1280. }
  1281. /* DIOI2C_DIS# */
  1282. if (gpio_cfg[board].dioi2c_en) {
  1283. gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
  1284. gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
  1285. }
  1286. /* PCICK_SSON: disable spread-spectrum clock */
  1287. if (gpio_cfg[board].pcie_sson) {
  1288. gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
  1289. gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
  1290. }
  1291. /* USBOTG mux routing */
  1292. if (gpio_cfg[board].usb_sel) {
  1293. gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
  1294. gpio_direction_output(gpio_cfg[board].usb_sel, 0);
  1295. }
  1296. /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
  1297. if (gpio_cfg[board].wdis) {
  1298. gpio_request(gpio_cfg[board].wdis, "wlan_dis");
  1299. gpio_direction_output(gpio_cfg[board].wdis, 1);
  1300. }
  1301. /* sense vselect pin to see if we support uhs-i */
  1302. if (gpio_cfg[board].vsel_pin) {
  1303. gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect");
  1304. gpio_direction_input(gpio_cfg[board].vsel_pin);
  1305. gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin);
  1306. }
  1307. /* microSD CD */
  1308. if (gpio_cfg[board].mmc_cd) {
  1309. gpio_request(gpio_cfg[board].mmc_cd, "sd_cd");
  1310. gpio_direction_input(gpio_cfg[board].mmc_cd);
  1311. }
  1312. /* Anything else board specific */
  1313. switch(board) {
  1314. case GW560x:
  1315. gpio_request(IMX_GPIO_NR(4, 26), "12p0_en");
  1316. gpio_direction_output(IMX_GPIO_NR(4, 26), 1);
  1317. break;
  1318. case GW5901:
  1319. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can_stby", 0);
  1320. break;
  1321. case GW5902:
  1322. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can1_stby", 0);
  1323. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 3), "can2_stby", 0);
  1324. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "5P0V_EN", 1);
  1325. break;
  1326. case GW5903:
  1327. gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr");
  1328. gpio_direction_output(IMX_GPIO_NR(3, 31), 1);
  1329. gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr");
  1330. gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
  1331. gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr");
  1332. gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
  1333. gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en");
  1334. gpio_direction_output(IMX_GPIO_NR(1, 25), 1);
  1335. gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#");
  1336. gpio_direction_input(IMX_GPIO_NR(4, 6));
  1337. gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst");
  1338. gpio_direction_output(IMX_GPIO_NR(4, 8), 1);
  1339. gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven");
  1340. gpio_direction_output(IMX_GPIO_NR(1, 7), 1);
  1341. break;
  1342. case GW5909:
  1343. case GW5904:
  1344. gpio_request(IMX_GPIO_NR(4, 23), "rs485_en");
  1345. gpio_direction_output(IMX_GPIO_NR(4, 23), 0);
  1346. gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#");
  1347. gpio_direction_output(IMX_GPIO_NR(5, 11), 1);
  1348. gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#");
  1349. gpio_direction_output(IMX_GPIO_NR(5, 12), 1);
  1350. gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#");
  1351. gpio_direction_output(IMX_GPIO_NR(5, 13), 1);
  1352. gpio_request(IMX_GPIO_NR(1, 15), "m2_off#");
  1353. gpio_direction_output(IMX_GPIO_NR(1, 15), 1);
  1354. gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#");
  1355. gpio_direction_output(IMX_GPIO_NR(1, 14), 1);
  1356. gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#");
  1357. gpio_direction_output(IMX_GPIO_NR(1, 13), 1);
  1358. break;
  1359. case GW5905:
  1360. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "usb_pcisel", 0);
  1361. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 9), "lvds_cabc", 1);
  1362. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 14), "mipi_pdwn", 1);
  1363. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 15), "mipi_rst#", 0);
  1364. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(2, 3), "emmy_pdwn#", 1);
  1365. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 5), "spk_shdn#", 0);
  1366. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 0);
  1367. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 6), "touch_irq", 0);
  1368. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 5), "flash_en1", 0);
  1369. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 6), "flash_en2", 0);
  1370. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 14), "dect_rst#", 1);
  1371. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 17), "codec_rst#", 0);
  1372. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 26), "imu_den", 1);
  1373. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "lvds_cabc", 0);
  1374. mdelay(100);
  1375. /*
  1376. * gauruntee touch controller comes out of reset with INT
  1377. * low for address
  1378. */
  1379. SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 1);
  1380. break;
  1381. }
  1382. }
  1383. /* setup GPIO pinmux and default configuration per baseboard and env */
  1384. void setup_board_gpio(int board, struct ventana_board_info *info)
  1385. {
  1386. const char *s;
  1387. char arg[10];
  1388. size_t len;
  1389. int i;
  1390. int quiet = simple_strtol(env_get("quiet"), NULL, 10);
  1391. if (board >= GW_UNKNOWN)
  1392. return;
  1393. /* RS232_EN# */
  1394. if (gpio_cfg[board].rs232_en) {
  1395. gpio_direction_output(gpio_cfg[board].rs232_en,
  1396. (hwconfig("rs232")) ? 0 : 1);
  1397. }
  1398. /* MSATA Enable */
  1399. if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
  1400. gpio_direction_output(GP_MSATA_SEL,
  1401. (hwconfig("msata")) ? 1 : 0);
  1402. }
  1403. /* USBOTG Select (PCISKT or FrontPanel) */
  1404. if (gpio_cfg[board].usb_sel) {
  1405. gpio_direction_output(gpio_cfg[board].usb_sel,
  1406. (hwconfig("usb_pcisel")) ? 1 : 0);
  1407. }
  1408. /*
  1409. * Configure DIO pinmux/padctl registers
  1410. * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
  1411. */
  1412. for (i = 0; i < gpio_cfg[board].dio_num; i++) {
  1413. struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
  1414. iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
  1415. unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
  1416. if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
  1417. continue;
  1418. sprintf(arg, "dio%d", i);
  1419. if (!hwconfig(arg))
  1420. continue;
  1421. s = hwconfig_subarg(arg, "padctrl", &len);
  1422. if (s) {
  1423. ctrl = MUX_PAD_CTRL(hextoul(s, NULL)
  1424. & 0x1ffff) | MUX_MODE_SION;
  1425. }
  1426. if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
  1427. if (!quiet) {
  1428. printf("DIO%d: GPIO%d_IO%02d (gpio-%d)\n", i,
  1429. (cfg->gpio_param/32)+1,
  1430. cfg->gpio_param%32,
  1431. cfg->gpio_param);
  1432. }
  1433. imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
  1434. ctrl);
  1435. gpio_requestf(cfg->gpio_param, "dio%d", i);
  1436. gpio_direction_input(cfg->gpio_param);
  1437. } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
  1438. cfg->pwm_padmux) {
  1439. if (!cfg->pwm_param) {
  1440. printf("DIO%d: Error: pwm config invalid\n",
  1441. i);
  1442. continue;
  1443. }
  1444. if (!quiet)
  1445. printf("DIO%d: pwm%d\n", i, cfg->pwm_param);
  1446. imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
  1447. MUX_PAD_CTRL(ctrl));
  1448. }
  1449. }
  1450. if (!quiet) {
  1451. if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
  1452. printf("MSATA: %s\n", (hwconfig("msata") ?
  1453. "enabled" : "disabled"));
  1454. }
  1455. if (gpio_cfg[board].rs232_en) {
  1456. printf("RS232: %s\n", (hwconfig("rs232")) ?
  1457. "enabled" : "disabled");
  1458. }
  1459. }
  1460. }
  1461. /* setup board specific PMIC */
  1462. void setup_pmic(void)
  1463. {
  1464. struct pmic *p;
  1465. struct ventana_board_info ventana_info;
  1466. int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
  1467. const int i2c_pmic = 1;
  1468. u32 reg;
  1469. char rev;
  1470. int i;
  1471. /* determine board revision */
  1472. rev = 'A';
  1473. for (i = sizeof(ventana_info.model) - 1; i > 0; i--) {
  1474. if (ventana_info.model[i] >= 'A') {
  1475. rev = ventana_info.model[i];
  1476. break;
  1477. }
  1478. }
  1479. i2c_set_bus_num(i2c_pmic);
  1480. /* configure PFUZE100 PMIC */
  1481. if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
  1482. debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
  1483. power_pfuze100_init(i2c_pmic);
  1484. p = pmic_get("PFUZE100");
  1485. if (p && !pmic_probe(p)) {
  1486. pmic_reg_read(p, PFUZE100_DEVICEID, &reg);
  1487. printf("PMIC: PFUZE100 ID=0x%02x\n", reg);
  1488. /* Set VGEN1 to 1.5V and enable */
  1489. pmic_reg_read(p, PFUZE100_VGEN1VOL, &reg);
  1490. reg &= ~(LDO_VOL_MASK);
  1491. reg |= (LDOA_1_50V | LDO_EN);
  1492. pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
  1493. /* Set SWBST to 5.0V and enable */
  1494. pmic_reg_read(p, PFUZE100_SWBSTCON1, &reg);
  1495. reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
  1496. reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
  1497. pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
  1498. if (board == GW54xx && (rev == 'G')) {
  1499. /* Disable VGEN5 */
  1500. pmic_reg_write(p, PFUZE100_VGEN5VOL, 0);
  1501. /* Set VGEN6 to 2.5V and enable */
  1502. pmic_reg_read(p, PFUZE100_VGEN6VOL, &reg);
  1503. reg &= ~(LDO_VOL_MASK);
  1504. reg |= (LDOB_2_50V | LDO_EN);
  1505. pmic_reg_write(p, PFUZE100_VGEN6VOL, reg);
  1506. }
  1507. }
  1508. /* put all switchers in continuous mode */
  1509. pmic_reg_read(p, PFUZE100_SW1ABMODE, &reg);
  1510. reg &= ~(SW_MODE_MASK);
  1511. reg |= PWM_PWM;
  1512. pmic_reg_write(p, PFUZE100_SW1ABMODE, reg);
  1513. pmic_reg_read(p, PFUZE100_SW2MODE, &reg);
  1514. reg &= ~(SW_MODE_MASK);
  1515. reg |= PWM_PWM;
  1516. pmic_reg_write(p, PFUZE100_SW2MODE, reg);
  1517. pmic_reg_read(p, PFUZE100_SW3AMODE, &reg);
  1518. reg &= ~(SW_MODE_MASK);
  1519. reg |= PWM_PWM;
  1520. pmic_reg_write(p, PFUZE100_SW3AMODE, reg);
  1521. pmic_reg_read(p, PFUZE100_SW3BMODE, &reg);
  1522. reg &= ~(SW_MODE_MASK);
  1523. reg |= PWM_PWM;
  1524. pmic_reg_write(p, PFUZE100_SW3BMODE, reg);
  1525. pmic_reg_read(p, PFUZE100_SW4MODE, &reg);
  1526. reg &= ~(SW_MODE_MASK);
  1527. reg |= PWM_PWM;
  1528. pmic_reg_write(p, PFUZE100_SW4MODE, reg);
  1529. }
  1530. /* configure LTC3676 PMIC */
  1531. else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
  1532. debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
  1533. power_ltc3676_init(i2c_pmic);
  1534. p = pmic_get("LTC3676_PMIC");
  1535. if (!p || pmic_probe(p))
  1536. return;
  1537. puts("PMIC: LTC3676\n");
  1538. /*
  1539. * set board-specific scalar for max CPU frequency
  1540. * per CPU based on the LDO enabled Operating Ranges
  1541. * defined in the respective IMX6DQ and IMX6SDL
  1542. * datasheets. The voltage resulting from the R1/R2
  1543. * feedback inputs on Ventana is 1308mV. Note that this
  1544. * is a bit shy of the Vmin of 1350mV in the datasheet
  1545. * for LDO enabled mode but is as high as we can go.
  1546. */
  1547. switch (board) {
  1548. case GW560x:
  1549. /* mask PGOOD during SW3 transition */
  1550. pmic_reg_write(p, LTC3676_DVB3B,
  1551. 0x1f | LTC3676_PGOOD_MASK);
  1552. /* set SW3 (VDD_ARM) */
  1553. pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
  1554. break;
  1555. case GW5903:
  1556. /* mask PGOOD during SW3 transition */
  1557. pmic_reg_write(p, LTC3676_DVB3B,
  1558. 0x1f | LTC3676_PGOOD_MASK);
  1559. /* set SW3 (VDD_ARM) */
  1560. pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
  1561. /* mask PGOOD during SW4 transition */
  1562. pmic_reg_write(p, LTC3676_DVB4B,
  1563. 0x1f | LTC3676_PGOOD_MASK);
  1564. /* set SW4 (VDD_SOC) */
  1565. pmic_reg_write(p, LTC3676_DVB4A, 0x1f);
  1566. break;
  1567. case GW5905:
  1568. /* mask PGOOD during SW1 transition */
  1569. pmic_reg_write(p, LTC3676_DVB1B,
  1570. 0x1f | LTC3676_PGOOD_MASK);
  1571. /* set SW1 (VDD_ARM) */
  1572. pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
  1573. /* mask PGOOD during SW3 transition */
  1574. pmic_reg_write(p, LTC3676_DVB3B,
  1575. 0x1f | LTC3676_PGOOD_MASK);
  1576. /* set SW3 (VDD_SOC) */
  1577. pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
  1578. break;
  1579. default:
  1580. /* mask PGOOD during SW1 transition */
  1581. pmic_reg_write(p, LTC3676_DVB1B,
  1582. 0x1f | LTC3676_PGOOD_MASK);
  1583. /* set SW1 (VDD_SOC) */
  1584. pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
  1585. /* mask PGOOD during SW3 transition */
  1586. pmic_reg_write(p, LTC3676_DVB3B,
  1587. 0x1f | LTC3676_PGOOD_MASK);
  1588. /* set SW3 (VDD_ARM) */
  1589. pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
  1590. }
  1591. /* put all switchers in continuous mode */
  1592. pmic_reg_write(p, LTC3676_BUCK1, 0xc0);
  1593. pmic_reg_write(p, LTC3676_BUCK2, 0xc0);
  1594. pmic_reg_write(p, LTC3676_BUCK3, 0xc0);
  1595. pmic_reg_write(p, LTC3676_BUCK4, 0xc0);
  1596. }
  1597. }
  1598. #ifdef CONFIG_FSL_ESDHC_IMX
  1599. static struct fsl_esdhc_cfg usdhc_cfg[2];
  1600. int board_mmc_init(struct bd_info *bis)
  1601. {
  1602. struct ventana_board_info ventana_info;
  1603. int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
  1604. int ret;
  1605. switch (board_type) {
  1606. case GW52xx:
  1607. case GW53xx:
  1608. case GW54xx:
  1609. case GW553x:
  1610. /* usdhc3: 4bit microSD */
  1611. SETUP_IOMUX_PADS(usdhc3_pads);
  1612. usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
  1613. usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
  1614. usdhc_cfg[0].max_bus_width = 4;
  1615. return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
  1616. case GW560x:
  1617. /* usdhc2: 8-bit eMMC */
  1618. SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads);
  1619. usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR;
  1620. usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
  1621. usdhc_cfg[0].max_bus_width = 8;
  1622. ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
  1623. if (ret)
  1624. return ret;
  1625. /* usdhc3: 4-bit microSD */
  1626. SETUP_IOMUX_PADS(usdhc3_pads);
  1627. usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR;
  1628. usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
  1629. usdhc_cfg[1].max_bus_width = 4;
  1630. return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
  1631. case GW5903:
  1632. /* usdhc3: 8-bit eMMC */
  1633. SETUP_IOMUX_PADS(gw5904_emmc_pads);
  1634. usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
  1635. usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
  1636. usdhc_cfg[0].max_bus_width = 8;
  1637. ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
  1638. if (ret)
  1639. return ret;
  1640. /* usdhc2: 4-bit microSD */
  1641. SETUP_IOMUX_PADS(gw5904_mmc_pads);
  1642. usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR;
  1643. usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
  1644. usdhc_cfg[1].max_bus_width = 4;
  1645. return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
  1646. case GW5904:
  1647. case GW5905:
  1648. case GW5909:
  1649. /* usdhc3: 8bit eMMC */
  1650. SETUP_IOMUX_PADS(gw5904_emmc_pads);
  1651. usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
  1652. usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
  1653. usdhc_cfg[0].max_bus_width = 8;
  1654. return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
  1655. default:
  1656. /* doesn't have MMC */
  1657. printf("None");
  1658. return -1;
  1659. }
  1660. }
  1661. int board_mmc_getcd(struct mmc *mmc)
  1662. {
  1663. struct ventana_board_info ventana_info;
  1664. struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
  1665. int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
  1666. int gpio = gpio_cfg[board].mmc_cd;
  1667. /* Card Detect */
  1668. switch (board) {
  1669. case GW560x:
  1670. /* emmc is always present */
  1671. if (cfg->esdhc_base == USDHC2_BASE_ADDR)
  1672. return 1;
  1673. break;
  1674. case GW5903:
  1675. case GW5904:
  1676. case GW5905:
  1677. case GW5909:
  1678. /* emmc is always present */
  1679. if (cfg->esdhc_base == USDHC3_BASE_ADDR)
  1680. return 1;
  1681. break;
  1682. }
  1683. if (gpio) {
  1684. debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio));
  1685. return !gpio_get_value(gpio);
  1686. }
  1687. return -1;
  1688. }
  1689. #endif /* CONFIG_FSL_ESDHC_IMX */