ps7_init_gpl.c 545 KB

12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364656667686970717273747576777879808182838485868788899091929394959697989910010110210310410510610710810911011111211311411511611711811912012112212312412512612712812913013113213313413513613713813914014114214314414514614714814915015115215315415515615715815916016116216316416516616716816917017117217317417517617717817918018118218318418518618718818919019119219319419519619719819920020120220320420520620720820921021121221321421521621721821922022122222322422522622722822923023123223323423523623723823924024124224324424524624724824925025125225325425525625725825926026126226326426526626726826927027127227327427527627727827928028128228328428528628728828929029129229329429529629729829930030130230330430530630730830931031131231331431531631731831932032132232332432532632732832933033133233333433533633733833934034134234334434534634734834935035135235335435535635735835936036136236336436536636736836937037137237337437537637737837938038138238338438538638738838939039139239339439539639739839940040140240340440540640740840941041141241341441541641741841942042142242342442542642742842943043143243343443543643743843944044144244344444544644744844945045145245345445545645745845946046146246346446546646746846947047147247347447547647747847948048148248348448548648748848949049149249349449549649749849950050150250350450550650750850951051151251351451551651751851952052152252352452552652752852953053153253353453553653753853954054154254354454554654754854955055155255355455555655755855956056156256356456556656756856957057157257357457557657757857958058158258358458558658758858959059159259359459559659759859960060160260360460560660760860961061161261361461561661761861962062162262362462562662762862963063163263363463563663763863964064164264364464564664764864965065165265365465565665765865966066166266366466566666766866967067167267367467567667767867968068168268368468568668768868969069169269369469569669769869970070170270370470570670770870971071171271371471571671771871972072172272372472572672772872973073173273373473573673773873974074174274374474574674774874975075175275375475575675775875976076176276376476576676776876977077177277377477577677777877978078178278378478578678778878979079179279379479579679779879980080180280380480580680780880981081181281381481581681781881982082182282382482582682782882983083183283383483583683783883984084184284384484584684784884985085185285385485585685785885986086186286386486586686786886987087187287387487587687787887988088188288388488588688788888989089189289389489589689789889990090190290390490590690790890991091191291391491591691791891992092192292392492592692792892993093193293393493593693793893994094194294394494594694794894995095195295395495595695795895996096196296396496596696796896997097197297397497597697797897998098198298398498598698798898999099199299399499599699799899910001001100210031004100510061007100810091010101110121013101410151016101710181019102010211022102310241025102610271028102910301031103210331034103510361037103810391040104110421043104410451046104710481049105010511052105310541055105610571058105910601061106210631064106510661067106810691070107110721073107410751076107710781079108010811082108310841085108610871088108910901091109210931094109510961097109810991100110111021103110411051106110711081109111011111112111311141115111611171118111911201121112211231124112511261127112811291130113111321133113411351136113711381139114011411142114311441145114611471148114911501151115211531154115511561157115811591160116111621163116411651166116711681169117011711172117311741175117611771178117911801181118211831184118511861187118811891190119111921193119411951196119711981199120012011202120312041205120612071208120912101211121212131214121512161217121812191220122112221223122412251226122712281229123012311232123312341235123612371238123912401241124212431244124512461247124812491250125112521253125412551256125712581259126012611262126312641265126612671268126912701271127212731274127512761277127812791280128112821283128412851286128712881289129012911292129312941295129612971298129913001301130213031304130513061307130813091310131113121313131413151316131713181319132013211322132313241325132613271328132913301331133213331334133513361337133813391340134113421343134413451346134713481349135013511352135313541355135613571358135913601361136213631364136513661367136813691370137113721373137413751376137713781379138013811382138313841385138613871388138913901391139213931394139513961397139813991400140114021403140414051406140714081409141014111412141314141415141614171418141914201421142214231424142514261427142814291430143114321433143414351436143714381439144014411442144314441445144614471448144914501451145214531454145514561457145814591460146114621463146414651466146714681469147014711472147314741475147614771478147914801481148214831484148514861487148814891490149114921493149414951496149714981499150015011502150315041505150615071508150915101511151215131514151515161517151815191520152115221523152415251526152715281529153015311532153315341535153615371538153915401541154215431544154515461547154815491550155115521553155415551556155715581559156015611562156315641565156615671568156915701571157215731574157515761577157815791580158115821583158415851586158715881589159015911592159315941595159615971598159916001601160216031604160516061607160816091610161116121613161416151616161716181619162016211622162316241625162616271628162916301631163216331634163516361637163816391640164116421643164416451646164716481649165016511652165316541655165616571658165916601661166216631664166516661667166816691670167116721673167416751676167716781679168016811682168316841685168616871688168916901691169216931694169516961697169816991700170117021703170417051706170717081709171017111712171317141715171617171718171917201721172217231724172517261727172817291730173117321733173417351736173717381739174017411742174317441745174617471748174917501751175217531754175517561757175817591760176117621763176417651766176717681769177017711772177317741775177617771778177917801781178217831784178517861787178817891790179117921793179417951796179717981799180018011802180318041805180618071808180918101811181218131814181518161817181818191820182118221823182418251826182718281829183018311832183318341835183618371838183918401841184218431844184518461847184818491850185118521853185418551856185718581859186018611862186318641865186618671868186918701871187218731874187518761877187818791880188118821883188418851886188718881889189018911892189318941895189618971898189919001901190219031904190519061907190819091910191119121913191419151916191719181919192019211922192319241925192619271928192919301931193219331934193519361937193819391940194119421943194419451946194719481949195019511952195319541955195619571958195919601961196219631964196519661967196819691970197119721973197419751976197719781979198019811982198319841985198619871988198919901991199219931994199519961997199819992000200120022003200420052006200720082009201020112012201320142015201620172018201920202021202220232024202520262027202820292030203120322033203420352036203720382039204020412042204320442045204620472048204920502051205220532054205520562057205820592060206120622063206420652066206720682069207020712072207320742075207620772078207920802081208220832084208520862087208820892090209120922093209420952096209720982099210021012102210321042105210621072108210921102111211221132114211521162117211821192120212121222123212421252126212721282129213021312132213321342135213621372138213921402141214221432144214521462147214821492150215121522153215421552156215721582159216021612162216321642165216621672168216921702171217221732174217521762177217821792180218121822183218421852186218721882189219021912192219321942195219621972198219922002201220222032204220522062207220822092210221122122213221422152216221722182219222022212222222322242225222622272228222922302231223222332234223522362237223822392240224122422243224422452246224722482249225022512252225322542255225622572258225922602261226222632264226522662267226822692270227122722273227422752276227722782279228022812282228322842285228622872288228922902291229222932294229522962297229822992300230123022303230423052306230723082309231023112312231323142315231623172318231923202321232223232324232523262327232823292330233123322333233423352336233723382339234023412342234323442345234623472348234923502351235223532354235523562357235823592360236123622363236423652366236723682369237023712372237323742375237623772378237923802381238223832384238523862387238823892390239123922393239423952396239723982399240024012402240324042405240624072408240924102411241224132414241524162417241824192420242124222423242424252426242724282429243024312432243324342435243624372438243924402441244224432444244524462447244824492450245124522453245424552456245724582459246024612462246324642465246624672468246924702471247224732474247524762477247824792480248124822483248424852486248724882489249024912492249324942495249624972498249925002501250225032504250525062507250825092510251125122513251425152516251725182519252025212522252325242525252625272528252925302531253225332534253525362537253825392540254125422543254425452546254725482549255025512552255325542555255625572558255925602561256225632564256525662567256825692570257125722573257425752576257725782579258025812582258325842585258625872588258925902591259225932594259525962597259825992600260126022603260426052606260726082609261026112612261326142615261626172618261926202621262226232624262526262627262826292630263126322633263426352636263726382639264026412642264326442645264626472648264926502651265226532654265526562657265826592660266126622663266426652666266726682669267026712672267326742675267626772678267926802681268226832684268526862687268826892690269126922693269426952696269726982699270027012702270327042705270627072708270927102711271227132714271527162717271827192720272127222723272427252726272727282729273027312732273327342735273627372738273927402741274227432744274527462747274827492750275127522753275427552756275727582759276027612762276327642765276627672768276927702771277227732774277527762777277827792780278127822783278427852786278727882789279027912792279327942795279627972798279928002801280228032804280528062807280828092810281128122813281428152816281728182819282028212822282328242825282628272828282928302831283228332834283528362837283828392840284128422843284428452846284728482849285028512852285328542855285628572858285928602861286228632864286528662867286828692870287128722873287428752876287728782879288028812882288328842885288628872888288928902891289228932894289528962897289828992900290129022903290429052906290729082909291029112912291329142915291629172918291929202921292229232924292529262927292829292930293129322933293429352936293729382939294029412942294329442945294629472948294929502951295229532954295529562957295829592960296129622963296429652966296729682969297029712972297329742975297629772978297929802981298229832984298529862987298829892990299129922993299429952996299729982999300030013002300330043005300630073008300930103011301230133014301530163017301830193020302130223023302430253026302730283029303030313032303330343035303630373038303930403041304230433044304530463047304830493050305130523053305430553056305730583059306030613062306330643065306630673068306930703071307230733074307530763077307830793080308130823083308430853086308730883089309030913092309330943095309630973098309931003101310231033104310531063107310831093110311131123113311431153116311731183119312031213122312331243125312631273128312931303131313231333134313531363137313831393140314131423143314431453146314731483149315031513152315331543155315631573158315931603161316231633164316531663167316831693170317131723173317431753176317731783179318031813182318331843185318631873188318931903191319231933194319531963197319831993200320132023203320432053206320732083209321032113212321332143215321632173218321932203221322232233224322532263227322832293230323132323233323432353236323732383239324032413242324332443245324632473248324932503251325232533254325532563257325832593260326132623263326432653266326732683269327032713272327332743275327632773278327932803281328232833284328532863287328832893290329132923293329432953296329732983299330033013302330333043305330633073308330933103311331233133314331533163317331833193320332133223323332433253326332733283329333033313332333333343335333633373338333933403341334233433344334533463347334833493350335133523353335433553356335733583359336033613362336333643365336633673368336933703371337233733374337533763377337833793380338133823383338433853386338733883389339033913392339333943395339633973398339934003401340234033404340534063407340834093410341134123413341434153416341734183419342034213422342334243425342634273428342934303431343234333434343534363437343834393440344134423443344434453446344734483449345034513452345334543455345634573458345934603461346234633464346534663467346834693470347134723473347434753476347734783479348034813482348334843485348634873488348934903491349234933494349534963497349834993500350135023503350435053506350735083509351035113512351335143515351635173518351935203521352235233524352535263527352835293530353135323533353435353536353735383539354035413542354335443545354635473548354935503551355235533554355535563557355835593560356135623563356435653566356735683569357035713572357335743575357635773578357935803581358235833584358535863587358835893590359135923593359435953596359735983599360036013602360336043605360636073608360936103611361236133614361536163617361836193620362136223623362436253626362736283629363036313632363336343635363636373638363936403641364236433644364536463647364836493650365136523653365436553656365736583659366036613662366336643665366636673668366936703671367236733674367536763677367836793680368136823683368436853686368736883689369036913692369336943695369636973698369937003701370237033704370537063707370837093710371137123713371437153716371737183719372037213722372337243725372637273728372937303731373237333734373537363737373837393740374137423743374437453746374737483749375037513752375337543755375637573758375937603761376237633764376537663767376837693770377137723773377437753776377737783779378037813782378337843785378637873788378937903791379237933794379537963797379837993800380138023803380438053806380738083809381038113812381338143815381638173818381938203821382238233824382538263827382838293830383138323833383438353836383738383839384038413842384338443845384638473848384938503851385238533854385538563857385838593860386138623863386438653866386738683869387038713872387338743875387638773878387938803881388238833884388538863887388838893890389138923893389438953896389738983899390039013902390339043905390639073908390939103911391239133914391539163917391839193920392139223923392439253926392739283929393039313932393339343935393639373938393939403941394239433944394539463947394839493950395139523953395439553956395739583959396039613962396339643965396639673968396939703971397239733974397539763977397839793980398139823983398439853986398739883989399039913992399339943995399639973998399940004001400240034004400540064007400840094010401140124013401440154016401740184019402040214022402340244025402640274028402940304031403240334034403540364037403840394040404140424043404440454046404740484049405040514052405340544055405640574058405940604061406240634064406540664067406840694070407140724073407440754076407740784079408040814082408340844085408640874088408940904091409240934094409540964097409840994100410141024103410441054106410741084109411041114112411341144115411641174118411941204121412241234124412541264127412841294130413141324133413441354136413741384139414041414142414341444145414641474148414941504151415241534154415541564157415841594160416141624163416441654166416741684169417041714172417341744175417641774178417941804181418241834184418541864187418841894190419141924193419441954196419741984199420042014202420342044205420642074208420942104211421242134214421542164217421842194220422142224223422442254226422742284229423042314232423342344235423642374238423942404241424242434244424542464247424842494250425142524253425442554256425742584259426042614262426342644265426642674268426942704271427242734274427542764277427842794280428142824283428442854286428742884289429042914292429342944295429642974298429943004301430243034304430543064307430843094310431143124313431443154316431743184319432043214322432343244325432643274328432943304331433243334334433543364337433843394340434143424343434443454346434743484349435043514352435343544355435643574358435943604361436243634364436543664367436843694370437143724373437443754376437743784379438043814382438343844385438643874388438943904391439243934394439543964397439843994400440144024403440444054406440744084409441044114412441344144415441644174418441944204421442244234424442544264427442844294430443144324433443444354436443744384439444044414442444344444445444644474448444944504451445244534454445544564457445844594460446144624463446444654466446744684469447044714472447344744475447644774478447944804481448244834484448544864487448844894490449144924493449444954496449744984499450045014502450345044505450645074508450945104511451245134514451545164517451845194520452145224523452445254526452745284529453045314532453345344535453645374538453945404541454245434544454545464547454845494550455145524553455445554556455745584559456045614562456345644565456645674568456945704571457245734574457545764577457845794580458145824583458445854586458745884589459045914592459345944595459645974598459946004601460246034604460546064607460846094610461146124613461446154616461746184619462046214622462346244625462646274628462946304631463246334634463546364637463846394640464146424643464446454646464746484649465046514652465346544655465646574658465946604661466246634664466546664667466846694670467146724673467446754676467746784679468046814682468346844685468646874688468946904691469246934694469546964697469846994700470147024703470447054706470747084709471047114712471347144715471647174718471947204721472247234724472547264727472847294730473147324733473447354736473747384739474047414742474347444745474647474748474947504751475247534754475547564757475847594760476147624763476447654766476747684769477047714772477347744775477647774778477947804781478247834784478547864787478847894790479147924793479447954796479747984799480048014802480348044805480648074808480948104811481248134814481548164817481848194820482148224823482448254826482748284829483048314832483348344835483648374838483948404841484248434844484548464847484848494850485148524853485448554856485748584859486048614862486348644865486648674868486948704871487248734874487548764877487848794880488148824883488448854886488748884889489048914892489348944895489648974898489949004901490249034904490549064907490849094910491149124913491449154916491749184919492049214922492349244925492649274928492949304931493249334934493549364937493849394940494149424943494449454946494749484949495049514952495349544955495649574958495949604961496249634964496549664967496849694970497149724973497449754976497749784979498049814982498349844985498649874988498949904991499249934994499549964997499849995000500150025003500450055006500750085009501050115012501350145015501650175018501950205021502250235024502550265027502850295030503150325033503450355036503750385039504050415042504350445045504650475048504950505051505250535054505550565057505850595060506150625063506450655066506750685069507050715072507350745075507650775078507950805081508250835084508550865087508850895090509150925093509450955096509750985099510051015102510351045105510651075108510951105111511251135114511551165117511851195120512151225123512451255126512751285129513051315132513351345135513651375138513951405141514251435144514551465147514851495150515151525153515451555156515751585159516051615162516351645165516651675168516951705171517251735174517551765177517851795180518151825183518451855186518751885189519051915192519351945195519651975198519952005201520252035204520552065207520852095210521152125213521452155216521752185219522052215222522352245225522652275228522952305231523252335234523552365237523852395240524152425243524452455246524752485249525052515252525352545255525652575258525952605261526252635264526552665267526852695270527152725273527452755276527752785279528052815282528352845285528652875288528952905291529252935294529552965297529852995300530153025303530453055306530753085309531053115312531353145315531653175318531953205321532253235324532553265327532853295330533153325333533453355336533753385339534053415342534353445345534653475348534953505351535253535354535553565357535853595360536153625363536453655366536753685369537053715372537353745375537653775378537953805381538253835384538553865387538853895390539153925393539453955396539753985399540054015402540354045405540654075408540954105411541254135414541554165417541854195420542154225423542454255426542754285429543054315432543354345435543654375438543954405441544254435444544554465447544854495450545154525453545454555456545754585459546054615462546354645465546654675468546954705471547254735474547554765477547854795480548154825483548454855486548754885489549054915492549354945495549654975498549955005501550255035504550555065507550855095510551155125513551455155516551755185519552055215522552355245525552655275528552955305531553255335534553555365537553855395540554155425543554455455546554755485549555055515552555355545555555655575558555955605561556255635564556555665567556855695570557155725573557455755576557755785579558055815582558355845585558655875588558955905591559255935594559555965597559855995600560156025603560456055606560756085609561056115612561356145615561656175618561956205621562256235624562556265627562856295630563156325633563456355636563756385639564056415642564356445645564656475648564956505651565256535654565556565657565856595660566156625663566456655666566756685669567056715672567356745675567656775678567956805681568256835684568556865687568856895690569156925693569456955696569756985699570057015702570357045705570657075708570957105711571257135714571557165717571857195720572157225723572457255726572757285729573057315732573357345735573657375738573957405741574257435744574557465747574857495750575157525753575457555756575757585759576057615762576357645765576657675768576957705771577257735774577557765777577857795780578157825783578457855786578757885789579057915792579357945795579657975798579958005801580258035804580558065807580858095810581158125813581458155816581758185819582058215822582358245825582658275828582958305831583258335834583558365837583858395840584158425843584458455846584758485849585058515852585358545855585658575858585958605861586258635864586558665867586858695870587158725873587458755876587758785879588058815882588358845885588658875888588958905891589258935894589558965897589858995900590159025903590459055906590759085909591059115912591359145915591659175918591959205921592259235924592559265927592859295930593159325933593459355936593759385939594059415942594359445945594659475948594959505951595259535954595559565957595859595960596159625963596459655966596759685969597059715972597359745975597659775978597959805981598259835984598559865987598859895990599159925993599459955996599759985999600060016002600360046005600660076008600960106011601260136014601560166017601860196020602160226023602460256026602760286029603060316032603360346035603660376038603960406041604260436044604560466047604860496050605160526053605460556056605760586059606060616062606360646065606660676068606960706071607260736074607560766077607860796080608160826083608460856086608760886089609060916092609360946095609660976098609961006101610261036104610561066107610861096110611161126113611461156116611761186119612061216122612361246125612661276128612961306131613261336134613561366137613861396140614161426143614461456146614761486149615061516152615361546155615661576158615961606161616261636164616561666167616861696170617161726173617461756176617761786179618061816182618361846185618661876188618961906191619261936194619561966197619861996200620162026203620462056206620762086209621062116212621362146215621662176218621962206221622262236224622562266227622862296230623162326233623462356236623762386239624062416242624362446245624662476248624962506251625262536254625562566257625862596260626162626263626462656266626762686269627062716272627362746275627662776278627962806281628262836284628562866287628862896290629162926293629462956296629762986299630063016302630363046305630663076308630963106311631263136314631563166317631863196320632163226323632463256326632763286329633063316332633363346335633663376338633963406341634263436344634563466347634863496350635163526353635463556356635763586359636063616362636363646365636663676368636963706371637263736374637563766377637863796380638163826383638463856386638763886389639063916392639363946395639663976398639964006401640264036404640564066407640864096410641164126413641464156416641764186419642064216422642364246425642664276428642964306431643264336434643564366437643864396440644164426443644464456446644764486449645064516452645364546455645664576458645964606461646264636464646564666467646864696470647164726473647464756476647764786479648064816482648364846485648664876488648964906491649264936494649564966497649864996500650165026503650465056506650765086509651065116512651365146515651665176518651965206521652265236524652565266527652865296530653165326533653465356536653765386539654065416542654365446545654665476548654965506551655265536554655565566557655865596560656165626563656465656566656765686569657065716572657365746575657665776578657965806581658265836584658565866587658865896590659165926593659465956596659765986599660066016602660366046605660666076608660966106611661266136614661566166617661866196620662166226623662466256626662766286629663066316632663366346635663666376638663966406641664266436644664566466647664866496650665166526653665466556656665766586659666066616662666366646665666666676668666966706671667266736674667566766677667866796680668166826683668466856686668766886689669066916692669366946695669666976698669967006701670267036704670567066707670867096710671167126713671467156716671767186719672067216722672367246725672667276728672967306731673267336734673567366737673867396740674167426743674467456746674767486749675067516752675367546755675667576758675967606761676267636764676567666767676867696770677167726773677467756776677767786779678067816782678367846785678667876788678967906791679267936794679567966797679867996800680168026803680468056806680768086809681068116812681368146815681668176818681968206821682268236824682568266827682868296830683168326833683468356836683768386839684068416842684368446845684668476848684968506851685268536854685568566857685868596860686168626863686468656866686768686869687068716872687368746875687668776878687968806881688268836884688568866887688868896890689168926893689468956896689768986899690069016902690369046905690669076908690969106911691269136914691569166917691869196920692169226923692469256926692769286929693069316932693369346935693669376938693969406941694269436944694569466947694869496950695169526953695469556956695769586959696069616962696369646965696669676968696969706971697269736974697569766977697869796980698169826983698469856986698769886989699069916992699369946995699669976998699970007001700270037004700570067007700870097010701170127013701470157016701770187019702070217022702370247025702670277028702970307031703270337034703570367037703870397040704170427043704470457046704770487049705070517052705370547055705670577058705970607061706270637064706570667067706870697070707170727073707470757076707770787079708070817082708370847085708670877088708970907091709270937094709570967097709870997100710171027103710471057106710771087109711071117112711371147115711671177118711971207121712271237124712571267127712871297130713171327133713471357136713771387139714071417142714371447145714671477148714971507151715271537154715571567157715871597160716171627163716471657166716771687169717071717172717371747175717671777178717971807181718271837184718571867187718871897190719171927193719471957196719771987199720072017202720372047205720672077208720972107211721272137214721572167217721872197220722172227223722472257226722772287229723072317232723372347235723672377238723972407241724272437244724572467247724872497250725172527253725472557256725772587259726072617262726372647265726672677268726972707271727272737274727572767277727872797280728172827283728472857286728772887289729072917292729372947295729672977298729973007301730273037304730573067307730873097310731173127313731473157316731773187319732073217322732373247325732673277328732973307331733273337334733573367337733873397340734173427343734473457346734773487349735073517352735373547355735673577358735973607361736273637364736573667367736873697370737173727373737473757376737773787379738073817382738373847385738673877388738973907391739273937394739573967397739873997400740174027403740474057406740774087409741074117412741374147415741674177418741974207421742274237424742574267427742874297430743174327433743474357436743774387439744074417442744374447445744674477448744974507451745274537454745574567457745874597460746174627463746474657466746774687469747074717472747374747475747674777478747974807481748274837484748574867487748874897490749174927493749474957496749774987499750075017502750375047505750675077508750975107511751275137514751575167517751875197520752175227523752475257526752775287529753075317532753375347535753675377538753975407541754275437544754575467547754875497550755175527553755475557556755775587559756075617562756375647565756675677568756975707571757275737574757575767577757875797580758175827583758475857586758775887589759075917592759375947595759675977598759976007601760276037604760576067607760876097610761176127613761476157616761776187619762076217622762376247625762676277628762976307631763276337634763576367637763876397640764176427643764476457646764776487649765076517652765376547655765676577658765976607661766276637664766576667667766876697670767176727673767476757676767776787679768076817682768376847685768676877688768976907691769276937694769576967697769876997700770177027703770477057706770777087709771077117712771377147715771677177718771977207721772277237724772577267727772877297730773177327733773477357736773777387739774077417742774377447745774677477748774977507751775277537754775577567757775877597760776177627763776477657766776777687769777077717772777377747775777677777778777977807781778277837784778577867787778877897790779177927793779477957796779777987799780078017802780378047805780678077808780978107811781278137814781578167817781878197820782178227823782478257826782778287829783078317832783378347835783678377838783978407841784278437844784578467847784878497850785178527853785478557856785778587859786078617862786378647865786678677868786978707871787278737874787578767877787878797880788178827883788478857886788778887889789078917892789378947895789678977898789979007901790279037904790579067907790879097910791179127913791479157916791779187919792079217922792379247925792679277928792979307931793279337934793579367937793879397940794179427943794479457946794779487949795079517952795379547955795679577958795979607961796279637964796579667967796879697970797179727973797479757976797779787979798079817982798379847985798679877988798979907991799279937994799579967997799879998000800180028003800480058006800780088009801080118012801380148015801680178018801980208021802280238024802580268027802880298030803180328033803480358036803780388039804080418042804380448045804680478048804980508051805280538054805580568057805880598060806180628063806480658066806780688069807080718072807380748075807680778078807980808081808280838084808580868087808880898090809180928093809480958096809780988099810081018102810381048105810681078108810981108111811281138114811581168117811881198120812181228123812481258126812781288129813081318132813381348135813681378138813981408141814281438144814581468147814881498150815181528153815481558156815781588159816081618162816381648165816681678168816981708171817281738174817581768177817881798180818181828183818481858186818781888189819081918192819381948195819681978198819982008201820282038204820582068207820882098210821182128213821482158216821782188219822082218222822382248225822682278228822982308231823282338234823582368237823882398240824182428243824482458246824782488249825082518252825382548255825682578258825982608261826282638264826582668267826882698270827182728273827482758276827782788279828082818282828382848285828682878288828982908291829282938294829582968297829882998300830183028303830483058306830783088309831083118312831383148315831683178318831983208321832283238324832583268327832883298330833183328333833483358336833783388339834083418342834383448345834683478348834983508351835283538354835583568357835883598360836183628363836483658366836783688369837083718372837383748375837683778378837983808381838283838384838583868387838883898390839183928393839483958396839783988399840084018402840384048405840684078408840984108411841284138414841584168417841884198420842184228423842484258426842784288429843084318432843384348435843684378438843984408441844284438444844584468447844884498450845184528453845484558456845784588459846084618462846384648465846684678468846984708471847284738474847584768477847884798480848184828483848484858486848784888489849084918492849384948495849684978498849985008501850285038504850585068507850885098510851185128513851485158516851785188519852085218522852385248525852685278528852985308531853285338534853585368537853885398540854185428543854485458546854785488549855085518552855385548555855685578558855985608561856285638564856585668567856885698570857185728573857485758576857785788579858085818582858385848585858685878588858985908591859285938594859585968597859885998600860186028603860486058606860786088609861086118612861386148615861686178618861986208621862286238624862586268627862886298630863186328633863486358636863786388639864086418642864386448645864686478648864986508651865286538654865586568657865886598660866186628663866486658666866786688669867086718672867386748675867686778678867986808681868286838684868586868687868886898690869186928693869486958696869786988699870087018702870387048705870687078708870987108711871287138714871587168717871887198720872187228723872487258726872787288729873087318732873387348735873687378738873987408741874287438744874587468747874887498750875187528753875487558756875787588759876087618762876387648765876687678768876987708771877287738774877587768777877887798780878187828783878487858786878787888789879087918792879387948795879687978798879988008801880288038804880588068807880888098810881188128813881488158816881788188819882088218822882388248825882688278828882988308831883288338834883588368837883888398840884188428843884488458846884788488849885088518852885388548855885688578858885988608861886288638864886588668867886888698870887188728873887488758876887788788879888088818882888388848885888688878888888988908891889288938894889588968897889888998900890189028903890489058906890789088909891089118912891389148915891689178918891989208921892289238924892589268927892889298930893189328933893489358936893789388939894089418942894389448945894689478948894989508951895289538954895589568957895889598960896189628963896489658966896789688969897089718972897389748975897689778978897989808981898289838984898589868987898889898990899189928993899489958996899789988999900090019002900390049005900690079008900990109011901290139014901590169017901890199020902190229023902490259026902790289029903090319032903390349035903690379038903990409041904290439044904590469047904890499050905190529053905490559056905790589059906090619062906390649065906690679068906990709071907290739074907590769077907890799080908190829083908490859086908790889089909090919092909390949095909690979098909991009101910291039104910591069107910891099110911191129113911491159116911791189119912091219122912391249125912691279128912991309131913291339134913591369137913891399140914191429143914491459146914791489149915091519152915391549155915691579158915991609161916291639164916591669167916891699170917191729173917491759176917791789179918091819182918391849185918691879188918991909191919291939194919591969197919891999200920192029203920492059206920792089209921092119212921392149215921692179218921992209221922292239224922592269227922892299230923192329233923492359236923792389239924092419242924392449245924692479248924992509251925292539254925592569257925892599260926192629263926492659266926792689269927092719272927392749275927692779278927992809281928292839284928592869287928892899290929192929293929492959296929792989299930093019302930393049305930693079308930993109311931293139314931593169317931893199320932193229323932493259326932793289329933093319332933393349335933693379338933993409341934293439344934593469347934893499350935193529353935493559356935793589359936093619362936393649365936693679368936993709371937293739374937593769377937893799380938193829383938493859386938793889389939093919392939393949395939693979398939994009401940294039404940594069407940894099410941194129413941494159416941794189419942094219422942394249425942694279428942994309431943294339434943594369437943894399440944194429443944494459446944794489449945094519452945394549455945694579458945994609461946294639464946594669467946894699470947194729473947494759476947794789479948094819482948394849485948694879488948994909491949294939494949594969497949894999500950195029503950495059506950795089509951095119512951395149515951695179518951995209521952295239524952595269527952895299530953195329533953495359536953795389539954095419542954395449545954695479548954995509551955295539554955595569557955895599560956195629563956495659566956795689569957095719572957395749575957695779578957995809581958295839584958595869587958895899590959195929593959495959596959795989599960096019602960396049605960696079608960996109611961296139614961596169617961896199620962196229623962496259626962796289629963096319632963396349635963696379638963996409641964296439644964596469647964896499650965196529653965496559656965796589659966096619662966396649665966696679668966996709671967296739674967596769677967896799680968196829683968496859686968796889689969096919692969396949695969696979698969997009701970297039704970597069707970897099710971197129713971497159716971797189719972097219722972397249725972697279728972997309731973297339734973597369737973897399740974197429743974497459746974797489749975097519752975397549755975697579758975997609761976297639764976597669767976897699770977197729773977497759776977797789779978097819782978397849785978697879788978997909791979297939794979597969797979897999800980198029803980498059806980798089809981098119812981398149815981698179818981998209821982298239824982598269827982898299830983198329833983498359836983798389839984098419842984398449845984698479848984998509851985298539854985598569857985898599860986198629863986498659866986798689869987098719872987398749875987698779878987998809881988298839884988598869887988898899890989198929893989498959896989798989899990099019902990399049905990699079908990999109911991299139914991599169917991899199920992199229923992499259926992799289929993099319932993399349935993699379938993999409941994299439944994599469947994899499950995199529953995499559956995799589959996099619962996399649965996699679968996999709971997299739974997599769977997899799980998199829983998499859986998799889989999099919992999399949995999699979998999910000100011000210003100041000510006100071000810009100101001110012100131001410015100161001710018100191002010021100221002310024100251002610027100281002910030100311003210033100341003510036100371003810039100401004110042100431004410045100461004710048100491005010051100521005310054100551005610057100581005910060100611006210063100641006510066100671006810069100701007110072100731007410075100761007710078100791008010081100821008310084100851008610087100881008910090100911009210093100941009510096100971009810099101001010110102101031010410105101061010710108101091011010111101121011310114101151011610117101181011910120101211012210123101241012510126101271012810129101301013110132101331013410135101361013710138101391014010141101421014310144101451014610147101481014910150101511015210153101541015510156101571015810159101601016110162101631016410165101661016710168101691017010171101721017310174101751017610177101781017910180101811018210183101841018510186101871018810189101901019110192101931019410195101961019710198101991020010201102021020310204102051020610207102081020910210102111021210213102141021510216102171021810219102201022110222102231022410225102261022710228102291023010231102321023310234102351023610237102381023910240102411024210243102441024510246102471024810249102501025110252102531025410255102561025710258102591026010261102621026310264102651026610267102681026910270102711027210273102741027510276102771027810279102801028110282102831028410285102861028710288102891029010291102921029310294102951029610297102981029910300103011030210303103041030510306103071030810309103101031110312103131031410315103161031710318103191032010321103221032310324103251032610327103281032910330103311033210333103341033510336103371033810339103401034110342103431034410345103461034710348103491035010351103521035310354103551035610357103581035910360103611036210363103641036510366103671036810369103701037110372103731037410375103761037710378103791038010381103821038310384103851038610387103881038910390103911039210393103941039510396103971039810399104001040110402104031040410405104061040710408104091041010411104121041310414104151041610417104181041910420104211042210423104241042510426104271042810429104301043110432104331043410435104361043710438104391044010441104421044310444104451044610447104481044910450104511045210453104541045510456104571045810459104601046110462104631046410465104661046710468104691047010471104721047310474104751047610477104781047910480104811048210483104841048510486104871048810489104901049110492104931049410495104961049710498104991050010501105021050310504105051050610507105081050910510105111051210513105141051510516105171051810519105201052110522105231052410525105261052710528105291053010531105321053310534105351053610537105381053910540105411054210543105441054510546105471054810549105501055110552105531055410555105561055710558105591056010561105621056310564105651056610567105681056910570105711057210573105741057510576105771057810579105801058110582105831058410585105861058710588105891059010591105921059310594105951059610597105981059910600106011060210603106041060510606106071060810609106101061110612106131061410615106161061710618106191062010621106221062310624106251062610627106281062910630106311063210633106341063510636106371063810639106401064110642106431064410645106461064710648106491065010651106521065310654106551065610657106581065910660106611066210663106641066510666106671066810669106701067110672106731067410675106761067710678106791068010681106821068310684106851068610687106881068910690106911069210693106941069510696106971069810699107001070110702107031070410705107061070710708107091071010711107121071310714107151071610717107181071910720107211072210723107241072510726107271072810729107301073110732107331073410735107361073710738107391074010741107421074310744107451074610747107481074910750107511075210753107541075510756107571075810759107601076110762107631076410765107661076710768107691077010771107721077310774107751077610777107781077910780107811078210783107841078510786107871078810789107901079110792107931079410795107961079710798107991080010801108021080310804108051080610807108081080910810108111081210813108141081510816108171081810819108201082110822108231082410825108261082710828108291083010831108321083310834108351083610837108381083910840108411084210843108441084510846108471084810849108501085110852108531085410855108561085710858108591086010861108621086310864108651086610867108681086910870108711087210873108741087510876108771087810879108801088110882108831088410885108861088710888108891089010891108921089310894108951089610897108981089910900109011090210903109041090510906109071090810909109101091110912109131091410915109161091710918109191092010921109221092310924109251092610927109281092910930109311093210933109341093510936109371093810939109401094110942109431094410945109461094710948109491095010951109521095310954109551095610957109581095910960109611096210963109641096510966109671096810969109701097110972109731097410975109761097710978109791098010981109821098310984109851098610987109881098910990109911099210993109941099510996109971099810999110001100111002110031100411005110061100711008110091101011011110121101311014110151101611017110181101911020110211102211023110241102511026110271102811029110301103111032110331103411035110361103711038110391104011041110421104311044110451104611047110481104911050110511105211053110541105511056110571105811059110601106111062110631106411065110661106711068110691107011071110721107311074110751107611077110781107911080110811108211083110841108511086110871108811089110901109111092110931109411095110961109711098110991110011101111021110311104111051110611107111081110911110111111111211113111141111511116111171111811119111201112111122111231112411125111261112711128111291113011131111321113311134111351113611137111381113911140111411114211143111441114511146111471114811149111501115111152111531115411155111561115711158111591116011161111621116311164111651116611167111681116911170111711117211173111741117511176111771117811179111801118111182111831118411185111861118711188111891119011191111921119311194111951119611197111981119911200112011120211203112041120511206112071120811209112101121111212112131121411215112161121711218112191122011221112221122311224112251122611227112281122911230112311123211233112341123511236112371123811239112401124111242112431124411245112461124711248112491125011251112521125311254112551125611257112581125911260112611126211263112641126511266112671126811269112701127111272112731127411275112761127711278112791128011281112821128311284112851128611287112881128911290112911129211293112941129511296112971129811299113001130111302113031130411305113061130711308113091131011311113121131311314113151131611317113181131911320113211132211323113241132511326113271132811329113301133111332113331133411335113361133711338113391134011341113421134311344113451134611347113481134911350113511135211353113541135511356113571135811359113601136111362113631136411365113661136711368113691137011371113721137311374113751137611377113781137911380113811138211383113841138511386113871138811389113901139111392113931139411395113961139711398113991140011401114021140311404114051140611407114081140911410114111141211413114141141511416114171141811419114201142111422114231142411425114261142711428114291143011431114321143311434114351143611437114381143911440114411144211443114441144511446114471144811449114501145111452114531145411455114561145711458114591146011461114621146311464114651146611467114681146911470114711147211473114741147511476114771147811479114801148111482114831148411485114861148711488114891149011491114921149311494114951149611497114981149911500115011150211503115041150511506115071150811509115101151111512115131151411515115161151711518115191152011521115221152311524115251152611527115281152911530115311153211533115341153511536115371153811539115401154111542115431154411545115461154711548115491155011551115521155311554115551155611557115581155911560115611156211563115641156511566115671156811569115701157111572115731157411575115761157711578115791158011581115821158311584115851158611587115881158911590115911159211593115941159511596115971159811599116001160111602116031160411605116061160711608116091161011611116121161311614116151161611617116181161911620116211162211623116241162511626116271162811629116301163111632116331163411635116361163711638116391164011641116421164311644116451164611647116481164911650116511165211653116541165511656116571165811659116601166111662116631166411665116661166711668116691167011671116721167311674116751167611677116781167911680116811168211683116841168511686116871168811689116901169111692116931169411695116961169711698116991170011701117021170311704117051170611707117081170911710117111171211713117141171511716117171171811719117201172111722117231172411725117261172711728117291173011731117321173311734117351173611737117381173911740117411174211743117441174511746117471174811749117501175111752117531175411755117561175711758117591176011761117621176311764117651176611767117681176911770117711177211773117741177511776117771177811779117801178111782117831178411785117861178711788117891179011791117921179311794117951179611797117981179911800118011180211803118041180511806118071180811809118101181111812118131181411815118161181711818118191182011821118221182311824118251182611827118281182911830118311183211833118341183511836118371183811839118401184111842118431184411845118461184711848118491185011851118521185311854118551185611857118581185911860118611186211863118641186511866118671186811869118701187111872118731187411875118761187711878118791188011881118821188311884118851188611887118881188911890118911189211893118941189511896118971189811899119001190111902119031190411905119061190711908119091191011911119121191311914119151191611917119181191911920119211192211923119241192511926119271192811929119301193111932119331193411935119361193711938119391194011941119421194311944119451194611947119481194911950119511195211953119541195511956119571195811959119601196111962119631196411965119661196711968119691197011971119721197311974119751197611977119781197911980119811198211983119841198511986119871198811989119901199111992119931199411995119961199711998119991200012001120021200312004120051200612007120081200912010120111201212013120141201512016120171201812019120201202112022120231202412025120261202712028120291203012031120321203312034120351203612037120381203912040120411204212043120441204512046120471204812049120501205112052120531205412055120561205712058120591206012061120621206312064120651206612067120681206912070120711207212073120741207512076120771207812079120801208112082120831208412085120861208712088120891209012091120921209312094120951209612097120981209912100121011210212103121041210512106121071210812109121101211112112121131211412115121161211712118121191212012121121221212312124121251212612127121281212912130121311213212133121341213512136121371213812139121401214112142121431214412145121461214712148121491215012151121521215312154121551215612157121581215912160121611216212163121641216512166121671216812169121701217112172121731217412175121761217712178121791218012181121821218312184121851218612187121881218912190121911219212193121941219512196121971219812199122001220112202122031220412205122061220712208122091221012211122121221312214122151221612217122181221912220122211222212223122241222512226122271222812229122301223112232122331223412235122361223712238122391224012241122421224312244122451224612247122481224912250122511225212253122541225512256122571225812259122601226112262122631226412265122661226712268122691227012271122721227312274122751227612277122781227912280122811228212283122841228512286122871228812289122901229112292122931229412295122961229712298122991230012301123021230312304123051230612307123081230912310123111231212313123141231512316123171231812319123201232112322123231232412325123261232712328123291233012331123321233312334123351233612337123381233912340123411234212343123441234512346123471234812349123501235112352123531235412355123561235712358123591236012361123621236312364123651236612367123681236912370123711237212373123741237512376123771237812379123801238112382123831238412385123861238712388123891239012391123921239312394123951239612397123981239912400124011240212403124041240512406124071240812409124101241112412124131241412415124161241712418124191242012421124221242312424124251242612427124281242912430124311243212433124341243512436124371243812439124401244112442124431244412445124461244712448124491245012451124521245312454124551245612457124581245912460124611246212463124641246512466124671246812469124701247112472124731247412475124761247712478124791248012481124821248312484124851248612487124881248912490124911249212493124941249512496124971249812499125001250112502125031250412505125061250712508125091251012511125121251312514125151251612517125181251912520125211252212523125241252512526125271252812529125301253112532125331253412535125361253712538125391254012541125421254312544125451254612547125481254912550125511255212553125541255512556125571255812559125601256112562125631256412565125661256712568125691257012571125721257312574125751257612577125781257912580125811258212583125841258512586125871258812589125901259112592125931259412595125961259712598125991260012601126021260312604126051260612607126081260912610126111261212613126141261512616126171261812619126201262112622126231262412625126261262712628126291263012631126321263312634126351263612637126381263912640126411264212643126441264512646126471264812649126501265112652126531265412655126561265712658126591266012661126621266312664126651266612667126681266912670126711267212673126741267512676126771267812679126801268112682126831268412685126861268712688126891269012691126921269312694126951269612697126981269912700127011270212703127041270512706127071270812709127101271112712127131271412715127161271712718127191272012721127221272312724127251272612727
  1. // SPDX-License-Identifier: GPL-2.0+
  2. /******************************************************************************
  3. * (c) Copyright 2010-2014 Xilinx, Inc. All rights reserved.
  4. ******************************************************************************/
  5. /****************************************************************************/
  6. /**
  7. *
  8. * @file ps7_init_gpl.c
  9. *
  10. * This file is automatically generated
  11. *
  12. *****************************************************************************/
  13. #include <asm/arch/ps7_init_gpl.h>
  14. unsigned long ps7_pll_init_data_3_0[] = {
  15. // START: top
  16. // .. START: SLCR SETTINGS
  17. // .. UNLOCK_KEY = 0XDF0D
  18. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  19. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  20. // ..
  21. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  22. // .. FINISH: SLCR SETTINGS
  23. // .. START: PLL SLCR REGISTERS
  24. // .. .. START: ARM PLL INIT
  25. // .. .. PLL_RES = 0x2
  26. // .. .. ==> 0XF8000110[7:4] = 0x00000002U
  27. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  28. // .. .. PLL_CP = 0x2
  29. // .. .. ==> 0XF8000110[11:8] = 0x00000002U
  30. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  31. // .. .. LOCK_CNT = 0xfa
  32. // .. .. ==> 0XF8000110[21:12] = 0x000000FAU
  33. // .. .. ==> MASK : 0x003FF000U VAL : 0x000FA000U
  34. // .. ..
  35. EMIT_MASKWRITE(0XF8000110, 0x003FFFF0U ,0x000FA220U),
  36. // .. .. .. START: UPDATE FB_DIV
  37. // .. .. .. PLL_FDIV = 0x28
  38. // .. .. .. ==> 0XF8000100[18:12] = 0x00000028U
  39. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00028000U
  40. // .. .. ..
  41. EMIT_MASKWRITE(0XF8000100, 0x0007F000U ,0x00028000U),
  42. // .. .. .. FINISH: UPDATE FB_DIV
  43. // .. .. .. START: BY PASS PLL
  44. // .. .. .. PLL_BYPASS_FORCE = 1
  45. // .. .. .. ==> 0XF8000100[4:4] = 0x00000001U
  46. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  47. // .. .. ..
  48. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000010U),
  49. // .. .. .. FINISH: BY PASS PLL
  50. // .. .. .. START: ASSERT RESET
  51. // .. .. .. PLL_RESET = 1
  52. // .. .. .. ==> 0XF8000100[0:0] = 0x00000001U
  53. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  54. // .. .. ..
  55. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000001U),
  56. // .. .. .. FINISH: ASSERT RESET
  57. // .. .. .. START: DEASSERT RESET
  58. // .. .. .. PLL_RESET = 0
  59. // .. .. .. ==> 0XF8000100[0:0] = 0x00000000U
  60. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  61. // .. .. ..
  62. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000000U),
  63. // .. .. .. FINISH: DEASSERT RESET
  64. // .. .. .. START: CHECK PLL STATUS
  65. // .. .. .. ARM_PLL_LOCK = 1
  66. // .. .. .. ==> 0XF800010C[0:0] = 0x00000001U
  67. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  68. // .. .. ..
  69. EMIT_MASKPOLL(0XF800010C, 0x00000001U),
  70. // .. .. .. FINISH: CHECK PLL STATUS
  71. // .. .. .. START: REMOVE PLL BY PASS
  72. // .. .. .. PLL_BYPASS_FORCE = 0
  73. // .. .. .. ==> 0XF8000100[4:4] = 0x00000000U
  74. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  75. // .. .. ..
  76. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000000U),
  77. // .. .. .. FINISH: REMOVE PLL BY PASS
  78. // .. .. .. SRCSEL = 0x0
  79. // .. .. .. ==> 0XF8000120[5:4] = 0x00000000U
  80. // .. .. .. ==> MASK : 0x00000030U VAL : 0x00000000U
  81. // .. .. .. DIVISOR = 0x2
  82. // .. .. .. ==> 0XF8000120[13:8] = 0x00000002U
  83. // .. .. .. ==> MASK : 0x00003F00U VAL : 0x00000200U
  84. // .. .. .. CPU_6OR4XCLKACT = 0x1
  85. // .. .. .. ==> 0XF8000120[24:24] = 0x00000001U
  86. // .. .. .. ==> MASK : 0x01000000U VAL : 0x01000000U
  87. // .. .. .. CPU_3OR2XCLKACT = 0x1
  88. // .. .. .. ==> 0XF8000120[25:25] = 0x00000001U
  89. // .. .. .. ==> MASK : 0x02000000U VAL : 0x02000000U
  90. // .. .. .. CPU_2XCLKACT = 0x1
  91. // .. .. .. ==> 0XF8000120[26:26] = 0x00000001U
  92. // .. .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  93. // .. .. .. CPU_1XCLKACT = 0x1
  94. // .. .. .. ==> 0XF8000120[27:27] = 0x00000001U
  95. // .. .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  96. // .. .. .. CPU_PERI_CLKACT = 0x1
  97. // .. .. .. ==> 0XF8000120[28:28] = 0x00000001U
  98. // .. .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  99. // .. .. ..
  100. EMIT_MASKWRITE(0XF8000120, 0x1F003F30U ,0x1F000200U),
  101. // .. .. FINISH: ARM PLL INIT
  102. // .. .. START: DDR PLL INIT
  103. // .. .. PLL_RES = 0x2
  104. // .. .. ==> 0XF8000114[7:4] = 0x00000002U
  105. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  106. // .. .. PLL_CP = 0x2
  107. // .. .. ==> 0XF8000114[11:8] = 0x00000002U
  108. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  109. // .. .. LOCK_CNT = 0x12c
  110. // .. .. ==> 0XF8000114[21:12] = 0x0000012CU
  111. // .. .. ==> MASK : 0x003FF000U VAL : 0x0012C000U
  112. // .. ..
  113. EMIT_MASKWRITE(0XF8000114, 0x003FFFF0U ,0x0012C220U),
  114. // .. .. .. START: UPDATE FB_DIV
  115. // .. .. .. PLL_FDIV = 0x20
  116. // .. .. .. ==> 0XF8000104[18:12] = 0x00000020U
  117. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00020000U
  118. // .. .. ..
  119. EMIT_MASKWRITE(0XF8000104, 0x0007F000U ,0x00020000U),
  120. // .. .. .. FINISH: UPDATE FB_DIV
  121. // .. .. .. START: BY PASS PLL
  122. // .. .. .. PLL_BYPASS_FORCE = 1
  123. // .. .. .. ==> 0XF8000104[4:4] = 0x00000001U
  124. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  125. // .. .. ..
  126. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000010U),
  127. // .. .. .. FINISH: BY PASS PLL
  128. // .. .. .. START: ASSERT RESET
  129. // .. .. .. PLL_RESET = 1
  130. // .. .. .. ==> 0XF8000104[0:0] = 0x00000001U
  131. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  132. // .. .. ..
  133. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000001U),
  134. // .. .. .. FINISH: ASSERT RESET
  135. // .. .. .. START: DEASSERT RESET
  136. // .. .. .. PLL_RESET = 0
  137. // .. .. .. ==> 0XF8000104[0:0] = 0x00000000U
  138. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  139. // .. .. ..
  140. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000000U),
  141. // .. .. .. FINISH: DEASSERT RESET
  142. // .. .. .. START: CHECK PLL STATUS
  143. // .. .. .. DDR_PLL_LOCK = 1
  144. // .. .. .. ==> 0XF800010C[1:1] = 0x00000001U
  145. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  146. // .. .. ..
  147. EMIT_MASKPOLL(0XF800010C, 0x00000002U),
  148. // .. .. .. FINISH: CHECK PLL STATUS
  149. // .. .. .. START: REMOVE PLL BY PASS
  150. // .. .. .. PLL_BYPASS_FORCE = 0
  151. // .. .. .. ==> 0XF8000104[4:4] = 0x00000000U
  152. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  153. // .. .. ..
  154. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000000U),
  155. // .. .. .. FINISH: REMOVE PLL BY PASS
  156. // .. .. .. DDR_3XCLKACT = 0x1
  157. // .. .. .. ==> 0XF8000124[0:0] = 0x00000001U
  158. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  159. // .. .. .. DDR_2XCLKACT = 0x1
  160. // .. .. .. ==> 0XF8000124[1:1] = 0x00000001U
  161. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  162. // .. .. .. DDR_3XCLK_DIVISOR = 0x2
  163. // .. .. .. ==> 0XF8000124[25:20] = 0x00000002U
  164. // .. .. .. ==> MASK : 0x03F00000U VAL : 0x00200000U
  165. // .. .. .. DDR_2XCLK_DIVISOR = 0x3
  166. // .. .. .. ==> 0XF8000124[31:26] = 0x00000003U
  167. // .. .. .. ==> MASK : 0xFC000000U VAL : 0x0C000000U
  168. // .. .. ..
  169. EMIT_MASKWRITE(0XF8000124, 0xFFF00003U ,0x0C200003U),
  170. // .. .. FINISH: DDR PLL INIT
  171. // .. .. START: IO PLL INIT
  172. // .. .. PLL_RES = 0xc
  173. // .. .. ==> 0XF8000118[7:4] = 0x0000000CU
  174. // .. .. ==> MASK : 0x000000F0U VAL : 0x000000C0U
  175. // .. .. PLL_CP = 0x2
  176. // .. .. ==> 0XF8000118[11:8] = 0x00000002U
  177. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  178. // .. .. LOCK_CNT = 0x145
  179. // .. .. ==> 0XF8000118[21:12] = 0x00000145U
  180. // .. .. ==> MASK : 0x003FF000U VAL : 0x00145000U
  181. // .. ..
  182. EMIT_MASKWRITE(0XF8000118, 0x003FFFF0U ,0x001452C0U),
  183. // .. .. .. START: UPDATE FB_DIV
  184. // .. .. .. PLL_FDIV = 0x1e
  185. // .. .. .. ==> 0XF8000108[18:12] = 0x0000001EU
  186. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x0001E000U
  187. // .. .. ..
  188. EMIT_MASKWRITE(0XF8000108, 0x0007F000U ,0x0001E000U),
  189. // .. .. .. FINISH: UPDATE FB_DIV
  190. // .. .. .. START: BY PASS PLL
  191. // .. .. .. PLL_BYPASS_FORCE = 1
  192. // .. .. .. ==> 0XF8000108[4:4] = 0x00000001U
  193. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  194. // .. .. ..
  195. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000010U),
  196. // .. .. .. FINISH: BY PASS PLL
  197. // .. .. .. START: ASSERT RESET
  198. // .. .. .. PLL_RESET = 1
  199. // .. .. .. ==> 0XF8000108[0:0] = 0x00000001U
  200. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  201. // .. .. ..
  202. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000001U),
  203. // .. .. .. FINISH: ASSERT RESET
  204. // .. .. .. START: DEASSERT RESET
  205. // .. .. .. PLL_RESET = 0
  206. // .. .. .. ==> 0XF8000108[0:0] = 0x00000000U
  207. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  208. // .. .. ..
  209. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000000U),
  210. // .. .. .. FINISH: DEASSERT RESET
  211. // .. .. .. START: CHECK PLL STATUS
  212. // .. .. .. IO_PLL_LOCK = 1
  213. // .. .. .. ==> 0XF800010C[2:2] = 0x00000001U
  214. // .. .. .. ==> MASK : 0x00000004U VAL : 0x00000004U
  215. // .. .. ..
  216. EMIT_MASKPOLL(0XF800010C, 0x00000004U),
  217. // .. .. .. FINISH: CHECK PLL STATUS
  218. // .. .. .. START: REMOVE PLL BY PASS
  219. // .. .. .. PLL_BYPASS_FORCE = 0
  220. // .. .. .. ==> 0XF8000108[4:4] = 0x00000000U
  221. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  222. // .. .. ..
  223. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000000U),
  224. // .. .. .. FINISH: REMOVE PLL BY PASS
  225. // .. .. FINISH: IO PLL INIT
  226. // .. FINISH: PLL SLCR REGISTERS
  227. // .. START: LOCK IT BACK
  228. // .. LOCK_KEY = 0X767B
  229. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  230. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  231. // ..
  232. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  233. // .. FINISH: LOCK IT BACK
  234. // FINISH: top
  235. //
  236. EMIT_EXIT(),
  237. //
  238. };
  239. unsigned long ps7_clock_init_data_3_0[] = {
  240. // START: top
  241. // .. START: SLCR SETTINGS
  242. // .. UNLOCK_KEY = 0XDF0D
  243. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  244. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  245. // ..
  246. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  247. // .. FINISH: SLCR SETTINGS
  248. // .. START: CLOCK CONTROL SLCR REGISTERS
  249. // .. CLKACT = 0x1
  250. // .. ==> 0XF8000128[0:0] = 0x00000001U
  251. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  252. // .. DIVISOR0 = 0x23
  253. // .. ==> 0XF8000128[13:8] = 0x00000023U
  254. // .. ==> MASK : 0x00003F00U VAL : 0x00002300U
  255. // .. DIVISOR1 = 0x3
  256. // .. ==> 0XF8000128[25:20] = 0x00000003U
  257. // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
  258. // ..
  259. EMIT_MASKWRITE(0XF8000128, 0x03F03F01U ,0x00302301U),
  260. // .. CLKACT = 0x1
  261. // .. ==> 0XF8000138[0:0] = 0x00000001U
  262. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  263. // .. SRCSEL = 0x0
  264. // .. ==> 0XF8000138[4:4] = 0x00000000U
  265. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  266. // ..
  267. EMIT_MASKWRITE(0XF8000138, 0x00000011U ,0x00000001U),
  268. // .. CLKACT = 0x1
  269. // .. ==> 0XF8000140[0:0] = 0x00000001U
  270. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  271. // .. SRCSEL = 0x0
  272. // .. ==> 0XF8000140[6:4] = 0x00000000U
  273. // .. ==> MASK : 0x00000070U VAL : 0x00000000U
  274. // .. DIVISOR = 0x8
  275. // .. ==> 0XF8000140[13:8] = 0x00000008U
  276. // .. ==> MASK : 0x00003F00U VAL : 0x00000800U
  277. // .. DIVISOR1 = 0x5
  278. // .. ==> 0XF8000140[25:20] = 0x00000005U
  279. // .. ==> MASK : 0x03F00000U VAL : 0x00500000U
  280. // ..
  281. EMIT_MASKWRITE(0XF8000140, 0x03F03F71U ,0x00500801U),
  282. // .. CLKACT = 0x1
  283. // .. ==> 0XF800014C[0:0] = 0x00000001U
  284. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  285. // .. SRCSEL = 0x0
  286. // .. ==> 0XF800014C[5:4] = 0x00000000U
  287. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  288. // .. DIVISOR = 0x5
  289. // .. ==> 0XF800014C[13:8] = 0x00000005U
  290. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  291. // ..
  292. EMIT_MASKWRITE(0XF800014C, 0x00003F31U ,0x00000501U),
  293. // .. CLKACT0 = 0x1
  294. // .. ==> 0XF8000150[0:0] = 0x00000001U
  295. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  296. // .. CLKACT1 = 0x0
  297. // .. ==> 0XF8000150[1:1] = 0x00000000U
  298. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  299. // .. SRCSEL = 0x0
  300. // .. ==> 0XF8000150[5:4] = 0x00000000U
  301. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  302. // .. DIVISOR = 0x14
  303. // .. ==> 0XF8000150[13:8] = 0x00000014U
  304. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  305. // ..
  306. EMIT_MASKWRITE(0XF8000150, 0x00003F33U ,0x00001401U),
  307. // .. CLKACT0 = 0x0
  308. // .. ==> 0XF8000154[0:0] = 0x00000000U
  309. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  310. // .. CLKACT1 = 0x1
  311. // .. ==> 0XF8000154[1:1] = 0x00000001U
  312. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  313. // .. SRCSEL = 0x0
  314. // .. ==> 0XF8000154[5:4] = 0x00000000U
  315. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  316. // .. DIVISOR = 0x14
  317. // .. ==> 0XF8000154[13:8] = 0x00000014U
  318. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  319. // ..
  320. EMIT_MASKWRITE(0XF8000154, 0x00003F33U ,0x00001402U),
  321. // .. CLKACT = 0x1
  322. // .. ==> 0XF8000168[0:0] = 0x00000001U
  323. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  324. // .. SRCSEL = 0x0
  325. // .. ==> 0XF8000168[5:4] = 0x00000000U
  326. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  327. // .. DIVISOR = 0x5
  328. // .. ==> 0XF8000168[13:8] = 0x00000005U
  329. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  330. // ..
  331. EMIT_MASKWRITE(0XF8000168, 0x00003F31U ,0x00000501U),
  332. // .. SRCSEL = 0x0
  333. // .. ==> 0XF8000170[5:4] = 0x00000000U
  334. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  335. // .. DIVISOR0 = 0x14
  336. // .. ==> 0XF8000170[13:8] = 0x00000014U
  337. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  338. // .. DIVISOR1 = 0x1
  339. // .. ==> 0XF8000170[25:20] = 0x00000001U
  340. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  341. // ..
  342. EMIT_MASKWRITE(0XF8000170, 0x03F03F30U ,0x00101400U),
  343. // .. SRCSEL = 0x0
  344. // .. ==> 0XF8000180[5:4] = 0x00000000U
  345. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  346. // .. DIVISOR0 = 0x14
  347. // .. ==> 0XF8000180[13:8] = 0x00000014U
  348. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  349. // .. DIVISOR1 = 0x1
  350. // .. ==> 0XF8000180[25:20] = 0x00000001U
  351. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  352. // ..
  353. EMIT_MASKWRITE(0XF8000180, 0x03F03F30U ,0x00101400U),
  354. // .. SRCSEL = 0x0
  355. // .. ==> 0XF8000190[5:4] = 0x00000000U
  356. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  357. // .. DIVISOR0 = 0x14
  358. // .. ==> 0XF8000190[13:8] = 0x00000014U
  359. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  360. // .. DIVISOR1 = 0x1
  361. // .. ==> 0XF8000190[25:20] = 0x00000001U
  362. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  363. // ..
  364. EMIT_MASKWRITE(0XF8000190, 0x03F03F30U ,0x00101400U),
  365. // .. SRCSEL = 0x0
  366. // .. ==> 0XF80001A0[5:4] = 0x00000000U
  367. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  368. // .. DIVISOR0 = 0x14
  369. // .. ==> 0XF80001A0[13:8] = 0x00000014U
  370. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  371. // .. DIVISOR1 = 0x1
  372. // .. ==> 0XF80001A0[25:20] = 0x00000001U
  373. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  374. // ..
  375. EMIT_MASKWRITE(0XF80001A0, 0x03F03F30U ,0x00101400U),
  376. // .. CLK_621_TRUE = 0x1
  377. // .. ==> 0XF80001C4[0:0] = 0x00000001U
  378. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  379. // ..
  380. EMIT_MASKWRITE(0XF80001C4, 0x00000001U ,0x00000001U),
  381. // .. DMA_CPU_2XCLKACT = 0x1
  382. // .. ==> 0XF800012C[0:0] = 0x00000001U
  383. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  384. // .. USB0_CPU_1XCLKACT = 0x1
  385. // .. ==> 0XF800012C[2:2] = 0x00000001U
  386. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  387. // .. USB1_CPU_1XCLKACT = 0x1
  388. // .. ==> 0XF800012C[3:3] = 0x00000001U
  389. // .. ==> MASK : 0x00000008U VAL : 0x00000008U
  390. // .. GEM0_CPU_1XCLKACT = 0x1
  391. // .. ==> 0XF800012C[6:6] = 0x00000001U
  392. // .. ==> MASK : 0x00000040U VAL : 0x00000040U
  393. // .. GEM1_CPU_1XCLKACT = 0x0
  394. // .. ==> 0XF800012C[7:7] = 0x00000000U
  395. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  396. // .. SDI0_CPU_1XCLKACT = 0x1
  397. // .. ==> 0XF800012C[10:10] = 0x00000001U
  398. // .. ==> MASK : 0x00000400U VAL : 0x00000400U
  399. // .. SDI1_CPU_1XCLKACT = 0x0
  400. // .. ==> 0XF800012C[11:11] = 0x00000000U
  401. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  402. // .. SPI0_CPU_1XCLKACT = 0x0
  403. // .. ==> 0XF800012C[14:14] = 0x00000000U
  404. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  405. // .. SPI1_CPU_1XCLKACT = 0x0
  406. // .. ==> 0XF800012C[15:15] = 0x00000000U
  407. // .. ==> MASK : 0x00008000U VAL : 0x00000000U
  408. // .. CAN0_CPU_1XCLKACT = 0x0
  409. // .. ==> 0XF800012C[16:16] = 0x00000000U
  410. // .. ==> MASK : 0x00010000U VAL : 0x00000000U
  411. // .. CAN1_CPU_1XCLKACT = 0x0
  412. // .. ==> 0XF800012C[17:17] = 0x00000000U
  413. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  414. // .. I2C0_CPU_1XCLKACT = 0x1
  415. // .. ==> 0XF800012C[18:18] = 0x00000001U
  416. // .. ==> MASK : 0x00040000U VAL : 0x00040000U
  417. // .. I2C1_CPU_1XCLKACT = 0x1
  418. // .. ==> 0XF800012C[19:19] = 0x00000001U
  419. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  420. // .. UART0_CPU_1XCLKACT = 0x0
  421. // .. ==> 0XF800012C[20:20] = 0x00000000U
  422. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  423. // .. UART1_CPU_1XCLKACT = 0x1
  424. // .. ==> 0XF800012C[21:21] = 0x00000001U
  425. // .. ==> MASK : 0x00200000U VAL : 0x00200000U
  426. // .. GPIO_CPU_1XCLKACT = 0x1
  427. // .. ==> 0XF800012C[22:22] = 0x00000001U
  428. // .. ==> MASK : 0x00400000U VAL : 0x00400000U
  429. // .. LQSPI_CPU_1XCLKACT = 0x1
  430. // .. ==> 0XF800012C[23:23] = 0x00000001U
  431. // .. ==> MASK : 0x00800000U VAL : 0x00800000U
  432. // .. SMC_CPU_1XCLKACT = 0x1
  433. // .. ==> 0XF800012C[24:24] = 0x00000001U
  434. // .. ==> MASK : 0x01000000U VAL : 0x01000000U
  435. // ..
  436. EMIT_MASKWRITE(0XF800012C, 0x01FFCCCDU ,0x01EC044DU),
  437. // .. FINISH: CLOCK CONTROL SLCR REGISTERS
  438. // .. START: THIS SHOULD BE BLANK
  439. // .. FINISH: THIS SHOULD BE BLANK
  440. // .. START: LOCK IT BACK
  441. // .. LOCK_KEY = 0X767B
  442. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  443. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  444. // ..
  445. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  446. // .. FINISH: LOCK IT BACK
  447. // FINISH: top
  448. //
  449. EMIT_EXIT(),
  450. //
  451. };
  452. unsigned long ps7_ddr_init_data_3_0[] = {
  453. // START: top
  454. // .. START: DDR INITIALIZATION
  455. // .. .. START: LOCK DDR
  456. // .. .. reg_ddrc_soft_rstb = 0
  457. // .. .. ==> 0XF8006000[0:0] = 0x00000000U
  458. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  459. // .. .. reg_ddrc_powerdown_en = 0x0
  460. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  461. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  462. // .. .. reg_ddrc_data_bus_width = 0x0
  463. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  464. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  465. // .. .. reg_ddrc_burst8_refresh = 0x0
  466. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  467. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  468. // .. .. reg_ddrc_rdwr_idle_gap = 0x1
  469. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  470. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  471. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  472. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  473. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  474. // .. .. reg_ddrc_dis_act_bypass = 0x0
  475. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  476. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  477. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  478. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  479. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  480. // .. ..
  481. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000080U),
  482. // .. .. FINISH: LOCK DDR
  483. // .. .. reg_ddrc_t_rfc_nom_x32 = 0x81
  484. // .. .. ==> 0XF8006004[11:0] = 0x00000081U
  485. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000081U
  486. // .. .. reserved_reg_ddrc_active_ranks = 0x1
  487. // .. .. ==> 0XF8006004[13:12] = 0x00000001U
  488. // .. .. ==> MASK : 0x00003000U VAL : 0x00001000U
  489. // .. .. reg_ddrc_addrmap_cs_bit0 = 0x0
  490. // .. .. ==> 0XF8006004[18:14] = 0x00000000U
  491. // .. .. ==> MASK : 0x0007C000U VAL : 0x00000000U
  492. // .. ..
  493. EMIT_MASKWRITE(0XF8006004, 0x0007FFFFU ,0x00001081U),
  494. // .. .. reg_ddrc_hpr_min_non_critical_x32 = 0xf
  495. // .. .. ==> 0XF8006008[10:0] = 0x0000000FU
  496. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000000FU
  497. // .. .. reg_ddrc_hpr_max_starve_x32 = 0xf
  498. // .. .. ==> 0XF8006008[21:11] = 0x0000000FU
  499. // .. .. ==> MASK : 0x003FF800U VAL : 0x00007800U
  500. // .. .. reg_ddrc_hpr_xact_run_length = 0xf
  501. // .. .. ==> 0XF8006008[25:22] = 0x0000000FU
  502. // .. .. ==> MASK : 0x03C00000U VAL : 0x03C00000U
  503. // .. ..
  504. EMIT_MASKWRITE(0XF8006008, 0x03FFFFFFU ,0x03C0780FU),
  505. // .. .. reg_ddrc_lpr_min_non_critical_x32 = 0x1
  506. // .. .. ==> 0XF800600C[10:0] = 0x00000001U
  507. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  508. // .. .. reg_ddrc_lpr_max_starve_x32 = 0x2
  509. // .. .. ==> 0XF800600C[21:11] = 0x00000002U
  510. // .. .. ==> MASK : 0x003FF800U VAL : 0x00001000U
  511. // .. .. reg_ddrc_lpr_xact_run_length = 0x8
  512. // .. .. ==> 0XF800600C[25:22] = 0x00000008U
  513. // .. .. ==> MASK : 0x03C00000U VAL : 0x02000000U
  514. // .. ..
  515. EMIT_MASKWRITE(0XF800600C, 0x03FFFFFFU ,0x02001001U),
  516. // .. .. reg_ddrc_w_min_non_critical_x32 = 0x1
  517. // .. .. ==> 0XF8006010[10:0] = 0x00000001U
  518. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  519. // .. .. reg_ddrc_w_xact_run_length = 0x8
  520. // .. .. ==> 0XF8006010[14:11] = 0x00000008U
  521. // .. .. ==> MASK : 0x00007800U VAL : 0x00004000U
  522. // .. .. reg_ddrc_w_max_starve_x32 = 0x2
  523. // .. .. ==> 0XF8006010[25:15] = 0x00000002U
  524. // .. .. ==> MASK : 0x03FF8000U VAL : 0x00010000U
  525. // .. ..
  526. EMIT_MASKWRITE(0XF8006010, 0x03FFFFFFU ,0x00014001U),
  527. // .. .. reg_ddrc_t_rc = 0x1b
  528. // .. .. ==> 0XF8006014[5:0] = 0x0000001BU
  529. // .. .. ==> MASK : 0x0000003FU VAL : 0x0000001BU
  530. // .. .. reg_ddrc_t_rfc_min = 0x56
  531. // .. .. ==> 0XF8006014[13:6] = 0x00000056U
  532. // .. .. ==> MASK : 0x00003FC0U VAL : 0x00001580U
  533. // .. .. reg_ddrc_post_selfref_gap_x32 = 0x10
  534. // .. .. ==> 0XF8006014[20:14] = 0x00000010U
  535. // .. .. ==> MASK : 0x001FC000U VAL : 0x00040000U
  536. // .. ..
  537. EMIT_MASKWRITE(0XF8006014, 0x001FFFFFU ,0x0004159BU),
  538. // .. .. reg_ddrc_wr2pre = 0x12
  539. // .. .. ==> 0XF8006018[4:0] = 0x00000012U
  540. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000012U
  541. // .. .. reg_ddrc_powerdown_to_x32 = 0x6
  542. // .. .. ==> 0XF8006018[9:5] = 0x00000006U
  543. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000C0U
  544. // .. .. reg_ddrc_t_faw = 0x10
  545. // .. .. ==> 0XF8006018[15:10] = 0x00000010U
  546. // .. .. ==> MASK : 0x0000FC00U VAL : 0x00004000U
  547. // .. .. reg_ddrc_t_ras_max = 0x24
  548. // .. .. ==> 0XF8006018[21:16] = 0x00000024U
  549. // .. .. ==> MASK : 0x003F0000U VAL : 0x00240000U
  550. // .. .. reg_ddrc_t_ras_min = 0x14
  551. // .. .. ==> 0XF8006018[26:22] = 0x00000014U
  552. // .. .. ==> MASK : 0x07C00000U VAL : 0x05000000U
  553. // .. .. reg_ddrc_t_cke = 0x4
  554. // .. .. ==> 0XF8006018[31:28] = 0x00000004U
  555. // .. .. ==> MASK : 0xF0000000U VAL : 0x40000000U
  556. // .. ..
  557. EMIT_MASKWRITE(0XF8006018, 0xF7FFFFFFU ,0x452440D2U),
  558. // .. .. reg_ddrc_write_latency = 0x5
  559. // .. .. ==> 0XF800601C[4:0] = 0x00000005U
  560. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000005U
  561. // .. .. reg_ddrc_rd2wr = 0x7
  562. // .. .. ==> 0XF800601C[9:5] = 0x00000007U
  563. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000E0U
  564. // .. .. reg_ddrc_wr2rd = 0xe
  565. // .. .. ==> 0XF800601C[14:10] = 0x0000000EU
  566. // .. .. ==> MASK : 0x00007C00U VAL : 0x00003800U
  567. // .. .. reg_ddrc_t_xp = 0x4
  568. // .. .. ==> 0XF800601C[19:15] = 0x00000004U
  569. // .. .. ==> MASK : 0x000F8000U VAL : 0x00020000U
  570. // .. .. reg_ddrc_pad_pd = 0x0
  571. // .. .. ==> 0XF800601C[22:20] = 0x00000000U
  572. // .. .. ==> MASK : 0x00700000U VAL : 0x00000000U
  573. // .. .. reg_ddrc_rd2pre = 0x4
  574. // .. .. ==> 0XF800601C[27:23] = 0x00000004U
  575. // .. .. ==> MASK : 0x0F800000U VAL : 0x02000000U
  576. // .. .. reg_ddrc_t_rcd = 0x7
  577. // .. .. ==> 0XF800601C[31:28] = 0x00000007U
  578. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  579. // .. ..
  580. EMIT_MASKWRITE(0XF800601C, 0xFFFFFFFFU ,0x720238E5U),
  581. // .. .. reg_ddrc_t_ccd = 0x4
  582. // .. .. ==> 0XF8006020[4:2] = 0x00000004U
  583. // .. .. ==> MASK : 0x0000001CU VAL : 0x00000010U
  584. // .. .. reg_ddrc_t_rrd = 0x4
  585. // .. .. ==> 0XF8006020[7:5] = 0x00000004U
  586. // .. .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  587. // .. .. reg_ddrc_refresh_margin = 0x2
  588. // .. .. ==> 0XF8006020[11:8] = 0x00000002U
  589. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  590. // .. .. reg_ddrc_t_rp = 0x7
  591. // .. .. ==> 0XF8006020[15:12] = 0x00000007U
  592. // .. .. ==> MASK : 0x0000F000U VAL : 0x00007000U
  593. // .. .. reg_ddrc_refresh_to_x32 = 0x8
  594. // .. .. ==> 0XF8006020[20:16] = 0x00000008U
  595. // .. .. ==> MASK : 0x001F0000U VAL : 0x00080000U
  596. // .. .. reg_ddrc_mobile = 0x0
  597. // .. .. ==> 0XF8006020[22:22] = 0x00000000U
  598. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  599. // .. .. reg_ddrc_en_dfi_dram_clk_disable = 0x0
  600. // .. .. ==> 0XF8006020[23:23] = 0x00000000U
  601. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  602. // .. .. reg_ddrc_read_latency = 0x7
  603. // .. .. ==> 0XF8006020[28:24] = 0x00000007U
  604. // .. .. ==> MASK : 0x1F000000U VAL : 0x07000000U
  605. // .. .. reg_phy_mode_ddr1_ddr2 = 0x1
  606. // .. .. ==> 0XF8006020[29:29] = 0x00000001U
  607. // .. .. ==> MASK : 0x20000000U VAL : 0x20000000U
  608. // .. .. reg_ddrc_dis_pad_pd = 0x0
  609. // .. .. ==> 0XF8006020[30:30] = 0x00000000U
  610. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  611. // .. ..
  612. EMIT_MASKWRITE(0XF8006020, 0x7FDFFFFCU ,0x27087290U),
  613. // .. .. reg_ddrc_en_2t_timing_mode = 0x0
  614. // .. .. ==> 0XF8006024[0:0] = 0x00000000U
  615. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  616. // .. .. reg_ddrc_prefer_write = 0x0
  617. // .. .. ==> 0XF8006024[1:1] = 0x00000000U
  618. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  619. // .. .. reg_ddrc_mr_wr = 0x0
  620. // .. .. ==> 0XF8006024[6:6] = 0x00000000U
  621. // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
  622. // .. .. reg_ddrc_mr_addr = 0x0
  623. // .. .. ==> 0XF8006024[8:7] = 0x00000000U
  624. // .. .. ==> MASK : 0x00000180U VAL : 0x00000000U
  625. // .. .. reg_ddrc_mr_data = 0x0
  626. // .. .. ==> 0XF8006024[24:9] = 0x00000000U
  627. // .. .. ==> MASK : 0x01FFFE00U VAL : 0x00000000U
  628. // .. .. ddrc_reg_mr_wr_busy = 0x0
  629. // .. .. ==> 0XF8006024[25:25] = 0x00000000U
  630. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  631. // .. .. reg_ddrc_mr_type = 0x0
  632. // .. .. ==> 0XF8006024[26:26] = 0x00000000U
  633. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  634. // .. .. reg_ddrc_mr_rdata_valid = 0x0
  635. // .. .. ==> 0XF8006024[27:27] = 0x00000000U
  636. // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
  637. // .. ..
  638. EMIT_MASKWRITE(0XF8006024, 0x0FFFFFC3U ,0x00000000U),
  639. // .. .. reg_ddrc_final_wait_x32 = 0x7
  640. // .. .. ==> 0XF8006028[6:0] = 0x00000007U
  641. // .. .. ==> MASK : 0x0000007FU VAL : 0x00000007U
  642. // .. .. reg_ddrc_pre_ocd_x32 = 0x0
  643. // .. .. ==> 0XF8006028[10:7] = 0x00000000U
  644. // .. .. ==> MASK : 0x00000780U VAL : 0x00000000U
  645. // .. .. reg_ddrc_t_mrd = 0x4
  646. // .. .. ==> 0XF8006028[13:11] = 0x00000004U
  647. // .. .. ==> MASK : 0x00003800U VAL : 0x00002000U
  648. // .. ..
  649. EMIT_MASKWRITE(0XF8006028, 0x00003FFFU ,0x00002007U),
  650. // .. .. reg_ddrc_emr2 = 0x8
  651. // .. .. ==> 0XF800602C[15:0] = 0x00000008U
  652. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000008U
  653. // .. .. reg_ddrc_emr3 = 0x0
  654. // .. .. ==> 0XF800602C[31:16] = 0x00000000U
  655. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00000000U
  656. // .. ..
  657. EMIT_MASKWRITE(0XF800602C, 0xFFFFFFFFU ,0x00000008U),
  658. // .. .. reg_ddrc_mr = 0x930
  659. // .. .. ==> 0XF8006030[15:0] = 0x00000930U
  660. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000930U
  661. // .. .. reg_ddrc_emr = 0x4
  662. // .. .. ==> 0XF8006030[31:16] = 0x00000004U
  663. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00040000U
  664. // .. ..
  665. EMIT_MASKWRITE(0XF8006030, 0xFFFFFFFFU ,0x00040930U),
  666. // .. .. reg_ddrc_burst_rdwr = 0x4
  667. // .. .. ==> 0XF8006034[3:0] = 0x00000004U
  668. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000004U
  669. // .. .. reg_ddrc_pre_cke_x1024 = 0x105
  670. // .. .. ==> 0XF8006034[13:4] = 0x00000105U
  671. // .. .. ==> MASK : 0x00003FF0U VAL : 0x00001050U
  672. // .. .. reg_ddrc_post_cke_x1024 = 0x1
  673. // .. .. ==> 0XF8006034[25:16] = 0x00000001U
  674. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00010000U
  675. // .. .. reg_ddrc_burstchop = 0x0
  676. // .. .. ==> 0XF8006034[28:28] = 0x00000000U
  677. // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
  678. // .. ..
  679. EMIT_MASKWRITE(0XF8006034, 0x13FF3FFFU ,0x00011054U),
  680. // .. .. reg_ddrc_force_low_pri_n = 0x0
  681. // .. .. ==> 0XF8006038[0:0] = 0x00000000U
  682. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  683. // .. .. reg_ddrc_dis_dq = 0x0
  684. // .. .. ==> 0XF8006038[1:1] = 0x00000000U
  685. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  686. // .. ..
  687. EMIT_MASKWRITE(0XF8006038, 0x00000003U ,0x00000000U),
  688. // .. .. reg_ddrc_addrmap_bank_b0 = 0x7
  689. // .. .. ==> 0XF800603C[3:0] = 0x00000007U
  690. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000007U
  691. // .. .. reg_ddrc_addrmap_bank_b1 = 0x7
  692. // .. .. ==> 0XF800603C[7:4] = 0x00000007U
  693. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000070U
  694. // .. .. reg_ddrc_addrmap_bank_b2 = 0x7
  695. // .. .. ==> 0XF800603C[11:8] = 0x00000007U
  696. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000700U
  697. // .. .. reg_ddrc_addrmap_col_b5 = 0x0
  698. // .. .. ==> 0XF800603C[15:12] = 0x00000000U
  699. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  700. // .. .. reg_ddrc_addrmap_col_b6 = 0x0
  701. // .. .. ==> 0XF800603C[19:16] = 0x00000000U
  702. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  703. // .. ..
  704. EMIT_MASKWRITE(0XF800603C, 0x000FFFFFU ,0x00000777U),
  705. // .. .. reg_ddrc_addrmap_col_b2 = 0x0
  706. // .. .. ==> 0XF8006040[3:0] = 0x00000000U
  707. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  708. // .. .. reg_ddrc_addrmap_col_b3 = 0x0
  709. // .. .. ==> 0XF8006040[7:4] = 0x00000000U
  710. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  711. // .. .. reg_ddrc_addrmap_col_b4 = 0x0
  712. // .. .. ==> 0XF8006040[11:8] = 0x00000000U
  713. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  714. // .. .. reg_ddrc_addrmap_col_b7 = 0x0
  715. // .. .. ==> 0XF8006040[15:12] = 0x00000000U
  716. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  717. // .. .. reg_ddrc_addrmap_col_b8 = 0x0
  718. // .. .. ==> 0XF8006040[19:16] = 0x00000000U
  719. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  720. // .. .. reg_ddrc_addrmap_col_b9 = 0xf
  721. // .. .. ==> 0XF8006040[23:20] = 0x0000000FU
  722. // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
  723. // .. .. reg_ddrc_addrmap_col_b10 = 0xf
  724. // .. .. ==> 0XF8006040[27:24] = 0x0000000FU
  725. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  726. // .. .. reg_ddrc_addrmap_col_b11 = 0xf
  727. // .. .. ==> 0XF8006040[31:28] = 0x0000000FU
  728. // .. .. ==> MASK : 0xF0000000U VAL : 0xF0000000U
  729. // .. ..
  730. EMIT_MASKWRITE(0XF8006040, 0xFFFFFFFFU ,0xFFF00000U),
  731. // .. .. reg_ddrc_addrmap_row_b0 = 0x6
  732. // .. .. ==> 0XF8006044[3:0] = 0x00000006U
  733. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000006U
  734. // .. .. reg_ddrc_addrmap_row_b1 = 0x6
  735. // .. .. ==> 0XF8006044[7:4] = 0x00000006U
  736. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000060U
  737. // .. .. reg_ddrc_addrmap_row_b2_11 = 0x6
  738. // .. .. ==> 0XF8006044[11:8] = 0x00000006U
  739. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000600U
  740. // .. .. reg_ddrc_addrmap_row_b12 = 0x6
  741. // .. .. ==> 0XF8006044[15:12] = 0x00000006U
  742. // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
  743. // .. .. reg_ddrc_addrmap_row_b13 = 0x6
  744. // .. .. ==> 0XF8006044[19:16] = 0x00000006U
  745. // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
  746. // .. .. reg_ddrc_addrmap_row_b14 = 0x6
  747. // .. .. ==> 0XF8006044[23:20] = 0x00000006U
  748. // .. .. ==> MASK : 0x00F00000U VAL : 0x00600000U
  749. // .. .. reg_ddrc_addrmap_row_b15 = 0xf
  750. // .. .. ==> 0XF8006044[27:24] = 0x0000000FU
  751. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  752. // .. ..
  753. EMIT_MASKWRITE(0XF8006044, 0x0FFFFFFFU ,0x0F666666U),
  754. // .. .. reg_phy_rd_local_odt = 0x0
  755. // .. .. ==> 0XF8006048[13:12] = 0x00000000U
  756. // .. .. ==> MASK : 0x00003000U VAL : 0x00000000U
  757. // .. .. reg_phy_wr_local_odt = 0x3
  758. // .. .. ==> 0XF8006048[15:14] = 0x00000003U
  759. // .. .. ==> MASK : 0x0000C000U VAL : 0x0000C000U
  760. // .. .. reg_phy_idle_local_odt = 0x3
  761. // .. .. ==> 0XF8006048[17:16] = 0x00000003U
  762. // .. .. ==> MASK : 0x00030000U VAL : 0x00030000U
  763. // .. ..
  764. EMIT_MASKWRITE(0XF8006048, 0x0003F000U ,0x0003C000U),
  765. // .. .. reg_phy_rd_cmd_to_data = 0x0
  766. // .. .. ==> 0XF8006050[3:0] = 0x00000000U
  767. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  768. // .. .. reg_phy_wr_cmd_to_data = 0x0
  769. // .. .. ==> 0XF8006050[7:4] = 0x00000000U
  770. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  771. // .. .. reg_phy_rdc_we_to_re_delay = 0x8
  772. // .. .. ==> 0XF8006050[11:8] = 0x00000008U
  773. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000800U
  774. // .. .. reg_phy_rdc_fifo_rst_disable = 0x0
  775. // .. .. ==> 0XF8006050[15:15] = 0x00000000U
  776. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  777. // .. .. reg_phy_use_fixed_re = 0x1
  778. // .. .. ==> 0XF8006050[16:16] = 0x00000001U
  779. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  780. // .. .. reg_phy_rdc_fifo_rst_err_cnt_clr = 0x0
  781. // .. .. ==> 0XF8006050[17:17] = 0x00000000U
  782. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  783. // .. .. reg_phy_dis_phy_ctrl_rstn = 0x0
  784. // .. .. ==> 0XF8006050[18:18] = 0x00000000U
  785. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  786. // .. .. reg_phy_clk_stall_level = 0x0
  787. // .. .. ==> 0XF8006050[19:19] = 0x00000000U
  788. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  789. // .. .. reg_phy_gatelvl_num_of_dq0 = 0x7
  790. // .. .. ==> 0XF8006050[27:24] = 0x00000007U
  791. // .. .. ==> MASK : 0x0F000000U VAL : 0x07000000U
  792. // .. .. reg_phy_wrlvl_num_of_dq0 = 0x7
  793. // .. .. ==> 0XF8006050[31:28] = 0x00000007U
  794. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  795. // .. ..
  796. EMIT_MASKWRITE(0XF8006050, 0xFF0F8FFFU ,0x77010800U),
  797. // .. .. reg_ddrc_dis_dll_calib = 0x0
  798. // .. .. ==> 0XF8006058[16:16] = 0x00000000U
  799. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  800. // .. ..
  801. EMIT_MASKWRITE(0XF8006058, 0x00010000U ,0x00000000U),
  802. // .. .. reg_ddrc_rd_odt_delay = 0x3
  803. // .. .. ==> 0XF800605C[3:0] = 0x00000003U
  804. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000003U
  805. // .. .. reg_ddrc_wr_odt_delay = 0x0
  806. // .. .. ==> 0XF800605C[7:4] = 0x00000000U
  807. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  808. // .. .. reg_ddrc_rd_odt_hold = 0x0
  809. // .. .. ==> 0XF800605C[11:8] = 0x00000000U
  810. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  811. // .. .. reg_ddrc_wr_odt_hold = 0x5
  812. // .. .. ==> 0XF800605C[15:12] = 0x00000005U
  813. // .. .. ==> MASK : 0x0000F000U VAL : 0x00005000U
  814. // .. ..
  815. EMIT_MASKWRITE(0XF800605C, 0x0000FFFFU ,0x00005003U),
  816. // .. .. reg_ddrc_pageclose = 0x0
  817. // .. .. ==> 0XF8006060[0:0] = 0x00000000U
  818. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  819. // .. .. reg_ddrc_lpr_num_entries = 0x1f
  820. // .. .. ==> 0XF8006060[6:1] = 0x0000001FU
  821. // .. .. ==> MASK : 0x0000007EU VAL : 0x0000003EU
  822. // .. .. reg_ddrc_auto_pre_en = 0x0
  823. // .. .. ==> 0XF8006060[7:7] = 0x00000000U
  824. // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
  825. // .. .. reg_ddrc_refresh_update_level = 0x0
  826. // .. .. ==> 0XF8006060[8:8] = 0x00000000U
  827. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  828. // .. .. reg_ddrc_dis_wc = 0x0
  829. // .. .. ==> 0XF8006060[9:9] = 0x00000000U
  830. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  831. // .. .. reg_ddrc_dis_collision_page_opt = 0x0
  832. // .. .. ==> 0XF8006060[10:10] = 0x00000000U
  833. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  834. // .. .. reg_ddrc_selfref_en = 0x0
  835. // .. .. ==> 0XF8006060[12:12] = 0x00000000U
  836. // .. .. ==> MASK : 0x00001000U VAL : 0x00000000U
  837. // .. ..
  838. EMIT_MASKWRITE(0XF8006060, 0x000017FFU ,0x0000003EU),
  839. // .. .. reg_ddrc_go2critical_hysteresis = 0x0
  840. // .. .. ==> 0XF8006064[12:5] = 0x00000000U
  841. // .. .. ==> MASK : 0x00001FE0U VAL : 0x00000000U
  842. // .. .. reg_arb_go2critical_en = 0x1
  843. // .. .. ==> 0XF8006064[17:17] = 0x00000001U
  844. // .. .. ==> MASK : 0x00020000U VAL : 0x00020000U
  845. // .. ..
  846. EMIT_MASKWRITE(0XF8006064, 0x00021FE0U ,0x00020000U),
  847. // .. .. reg_ddrc_wrlvl_ww = 0x41
  848. // .. .. ==> 0XF8006068[7:0] = 0x00000041U
  849. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000041U
  850. // .. .. reg_ddrc_rdlvl_rr = 0x41
  851. // .. .. ==> 0XF8006068[15:8] = 0x00000041U
  852. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00004100U
  853. // .. .. reg_ddrc_dfi_t_wlmrd = 0x28
  854. // .. .. ==> 0XF8006068[25:16] = 0x00000028U
  855. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00280000U
  856. // .. ..
  857. EMIT_MASKWRITE(0XF8006068, 0x03FFFFFFU ,0x00284141U),
  858. // .. .. dfi_t_ctrlupd_interval_min_x1024 = 0x10
  859. // .. .. ==> 0XF800606C[7:0] = 0x00000010U
  860. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000010U
  861. // .. .. dfi_t_ctrlupd_interval_max_x1024 = 0x16
  862. // .. .. ==> 0XF800606C[15:8] = 0x00000016U
  863. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00001600U
  864. // .. ..
  865. EMIT_MASKWRITE(0XF800606C, 0x0000FFFFU ,0x00001610U),
  866. // .. .. reg_ddrc_dfi_t_ctrl_delay = 0x1
  867. // .. .. ==> 0XF8006078[3:0] = 0x00000001U
  868. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000001U
  869. // .. .. reg_ddrc_dfi_t_dram_clk_disable = 0x1
  870. // .. .. ==> 0XF8006078[7:4] = 0x00000001U
  871. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000010U
  872. // .. .. reg_ddrc_dfi_t_dram_clk_enable = 0x1
  873. // .. .. ==> 0XF8006078[11:8] = 0x00000001U
  874. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000100U
  875. // .. .. reg_ddrc_t_cksre = 0x6
  876. // .. .. ==> 0XF8006078[15:12] = 0x00000006U
  877. // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
  878. // .. .. reg_ddrc_t_cksrx = 0x6
  879. // .. .. ==> 0XF8006078[19:16] = 0x00000006U
  880. // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
  881. // .. .. reg_ddrc_t_ckesr = 0x4
  882. // .. .. ==> 0XF8006078[25:20] = 0x00000004U
  883. // .. .. ==> MASK : 0x03F00000U VAL : 0x00400000U
  884. // .. ..
  885. EMIT_MASKWRITE(0XF8006078, 0x03FFFFFFU ,0x00466111U),
  886. // .. .. reg_ddrc_t_ckpde = 0x2
  887. // .. .. ==> 0XF800607C[3:0] = 0x00000002U
  888. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000002U
  889. // .. .. reg_ddrc_t_ckpdx = 0x2
  890. // .. .. ==> 0XF800607C[7:4] = 0x00000002U
  891. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  892. // .. .. reg_ddrc_t_ckdpde = 0x2
  893. // .. .. ==> 0XF800607C[11:8] = 0x00000002U
  894. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  895. // .. .. reg_ddrc_t_ckdpdx = 0x2
  896. // .. .. ==> 0XF800607C[15:12] = 0x00000002U
  897. // .. .. ==> MASK : 0x0000F000U VAL : 0x00002000U
  898. // .. .. reg_ddrc_t_ckcsx = 0x3
  899. // .. .. ==> 0XF800607C[19:16] = 0x00000003U
  900. // .. .. ==> MASK : 0x000F0000U VAL : 0x00030000U
  901. // .. ..
  902. EMIT_MASKWRITE(0XF800607C, 0x000FFFFFU ,0x00032222U),
  903. // .. .. reg_ddrc_dis_auto_zq = 0x0
  904. // .. .. ==> 0XF80060A4[0:0] = 0x00000000U
  905. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  906. // .. .. reg_ddrc_ddr3 = 0x1
  907. // .. .. ==> 0XF80060A4[1:1] = 0x00000001U
  908. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  909. // .. .. reg_ddrc_t_mod = 0x200
  910. // .. .. ==> 0XF80060A4[11:2] = 0x00000200U
  911. // .. .. ==> MASK : 0x00000FFCU VAL : 0x00000800U
  912. // .. .. reg_ddrc_t_zq_long_nop = 0x200
  913. // .. .. ==> 0XF80060A4[21:12] = 0x00000200U
  914. // .. .. ==> MASK : 0x003FF000U VAL : 0x00200000U
  915. // .. .. reg_ddrc_t_zq_short_nop = 0x40
  916. // .. .. ==> 0XF80060A4[31:22] = 0x00000040U
  917. // .. .. ==> MASK : 0xFFC00000U VAL : 0x10000000U
  918. // .. ..
  919. EMIT_MASKWRITE(0XF80060A4, 0xFFFFFFFFU ,0x10200802U),
  920. // .. .. t_zq_short_interval_x1024 = 0xcb73
  921. // .. .. ==> 0XF80060A8[19:0] = 0x0000CB73U
  922. // .. .. ==> MASK : 0x000FFFFFU VAL : 0x0000CB73U
  923. // .. .. dram_rstn_x1024 = 0x69
  924. // .. .. ==> 0XF80060A8[27:20] = 0x00000069U
  925. // .. .. ==> MASK : 0x0FF00000U VAL : 0x06900000U
  926. // .. ..
  927. EMIT_MASKWRITE(0XF80060A8, 0x0FFFFFFFU ,0x0690CB73U),
  928. // .. .. deeppowerdown_en = 0x0
  929. // .. .. ==> 0XF80060AC[0:0] = 0x00000000U
  930. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  931. // .. .. deeppowerdown_to_x1024 = 0xff
  932. // .. .. ==> 0XF80060AC[8:1] = 0x000000FFU
  933. // .. .. ==> MASK : 0x000001FEU VAL : 0x000001FEU
  934. // .. ..
  935. EMIT_MASKWRITE(0XF80060AC, 0x000001FFU ,0x000001FEU),
  936. // .. .. dfi_wrlvl_max_x1024 = 0xfff
  937. // .. .. ==> 0XF80060B0[11:0] = 0x00000FFFU
  938. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000FFFU
  939. // .. .. dfi_rdlvl_max_x1024 = 0xfff
  940. // .. .. ==> 0XF80060B0[23:12] = 0x00000FFFU
  941. // .. .. ==> MASK : 0x00FFF000U VAL : 0x00FFF000U
  942. // .. .. ddrc_reg_twrlvl_max_error = 0x0
  943. // .. .. ==> 0XF80060B0[24:24] = 0x00000000U
  944. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  945. // .. .. ddrc_reg_trdlvl_max_error = 0x0
  946. // .. .. ==> 0XF80060B0[25:25] = 0x00000000U
  947. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  948. // .. .. reg_ddrc_dfi_wr_level_en = 0x1
  949. // .. .. ==> 0XF80060B0[26:26] = 0x00000001U
  950. // .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  951. // .. .. reg_ddrc_dfi_rd_dqs_gate_level = 0x1
  952. // .. .. ==> 0XF80060B0[27:27] = 0x00000001U
  953. // .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  954. // .. .. reg_ddrc_dfi_rd_data_eye_train = 0x1
  955. // .. .. ==> 0XF80060B0[28:28] = 0x00000001U
  956. // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  957. // .. ..
  958. EMIT_MASKWRITE(0XF80060B0, 0x1FFFFFFFU ,0x1CFFFFFFU),
  959. // .. .. reg_ddrc_skip_ocd = 0x1
  960. // .. .. ==> 0XF80060B4[9:9] = 0x00000001U
  961. // .. .. ==> MASK : 0x00000200U VAL : 0x00000200U
  962. // .. ..
  963. EMIT_MASKWRITE(0XF80060B4, 0x00000200U ,0x00000200U),
  964. // .. .. reg_ddrc_dfi_t_rddata_en = 0x6
  965. // .. .. ==> 0XF80060B8[4:0] = 0x00000006U
  966. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000006U
  967. // .. .. reg_ddrc_dfi_t_ctrlup_min = 0x3
  968. // .. .. ==> 0XF80060B8[14:5] = 0x00000003U
  969. // .. .. ==> MASK : 0x00007FE0U VAL : 0x00000060U
  970. // .. .. reg_ddrc_dfi_t_ctrlup_max = 0x40
  971. // .. .. ==> 0XF80060B8[24:15] = 0x00000040U
  972. // .. .. ==> MASK : 0x01FF8000U VAL : 0x00200000U
  973. // .. ..
  974. EMIT_MASKWRITE(0XF80060B8, 0x01FFFFFFU ,0x00200066U),
  975. // .. .. START: RESET ECC ERROR
  976. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 1
  977. // .. .. ==> 0XF80060C4[0:0] = 0x00000001U
  978. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  979. // .. .. Clear_Correctable_DRAM_ECC_error = 1
  980. // .. .. ==> 0XF80060C4[1:1] = 0x00000001U
  981. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  982. // .. ..
  983. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000003U),
  984. // .. .. FINISH: RESET ECC ERROR
  985. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 0x0
  986. // .. .. ==> 0XF80060C4[0:0] = 0x00000000U
  987. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  988. // .. .. Clear_Correctable_DRAM_ECC_error = 0x0
  989. // .. .. ==> 0XF80060C4[1:1] = 0x00000000U
  990. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  991. // .. ..
  992. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000000U),
  993. // .. .. CORR_ECC_LOG_VALID = 0x0
  994. // .. .. ==> 0XF80060C8[0:0] = 0x00000000U
  995. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  996. // .. .. ECC_CORRECTED_BIT_NUM = 0x0
  997. // .. .. ==> 0XF80060C8[7:1] = 0x00000000U
  998. // .. .. ==> MASK : 0x000000FEU VAL : 0x00000000U
  999. // .. ..
  1000. EMIT_MASKWRITE(0XF80060C8, 0x000000FFU ,0x00000000U),
  1001. // .. .. UNCORR_ECC_LOG_VALID = 0x0
  1002. // .. .. ==> 0XF80060DC[0:0] = 0x00000000U
  1003. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1004. // .. ..
  1005. EMIT_MASKWRITE(0XF80060DC, 0x00000001U ,0x00000000U),
  1006. // .. .. STAT_NUM_CORR_ERR = 0x0
  1007. // .. .. ==> 0XF80060F0[15:8] = 0x00000000U
  1008. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000000U
  1009. // .. .. STAT_NUM_UNCORR_ERR = 0x0
  1010. // .. .. ==> 0XF80060F0[7:0] = 0x00000000U
  1011. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000000U
  1012. // .. ..
  1013. EMIT_MASKWRITE(0XF80060F0, 0x0000FFFFU ,0x00000000U),
  1014. // .. .. reg_ddrc_ecc_mode = 0x0
  1015. // .. .. ==> 0XF80060F4[2:0] = 0x00000000U
  1016. // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
  1017. // .. .. reg_ddrc_dis_scrub = 0x1
  1018. // .. .. ==> 0XF80060F4[3:3] = 0x00000001U
  1019. // .. .. ==> MASK : 0x00000008U VAL : 0x00000008U
  1020. // .. ..
  1021. EMIT_MASKWRITE(0XF80060F4, 0x0000000FU ,0x00000008U),
  1022. // .. .. reg_phy_dif_on = 0x0
  1023. // .. .. ==> 0XF8006114[3:0] = 0x00000000U
  1024. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  1025. // .. .. reg_phy_dif_off = 0x0
  1026. // .. .. ==> 0XF8006114[7:4] = 0x00000000U
  1027. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  1028. // .. ..
  1029. EMIT_MASKWRITE(0XF8006114, 0x000000FFU ,0x00000000U),
  1030. // .. .. reg_phy_data_slice_in_use = 0x1
  1031. // .. .. ==> 0XF8006118[0:0] = 0x00000001U
  1032. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1033. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  1034. // .. .. ==> 0XF8006118[1:1] = 0x00000000U
  1035. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1036. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  1037. // .. .. ==> 0XF8006118[2:2] = 0x00000000U
  1038. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1039. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  1040. // .. .. ==> 0XF8006118[3:3] = 0x00000000U
  1041. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1042. // .. .. reg_phy_bist_shift_dq = 0x0
  1043. // .. .. ==> 0XF8006118[14:6] = 0x00000000U
  1044. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  1045. // .. .. reg_phy_bist_err_clr = 0x0
  1046. // .. .. ==> 0XF8006118[23:15] = 0x00000000U
  1047. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  1048. // .. .. reg_phy_dq_offset = 0x40
  1049. // .. .. ==> 0XF8006118[30:24] = 0x00000040U
  1050. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  1051. // .. ..
  1052. EMIT_MASKWRITE(0XF8006118, 0x7FFFFFCFU ,0x40000001U),
  1053. // .. .. reg_phy_data_slice_in_use = 0x1
  1054. // .. .. ==> 0XF800611C[0:0] = 0x00000001U
  1055. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1056. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  1057. // .. .. ==> 0XF800611C[1:1] = 0x00000000U
  1058. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1059. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  1060. // .. .. ==> 0XF800611C[2:2] = 0x00000000U
  1061. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1062. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  1063. // .. .. ==> 0XF800611C[3:3] = 0x00000000U
  1064. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1065. // .. .. reg_phy_bist_shift_dq = 0x0
  1066. // .. .. ==> 0XF800611C[14:6] = 0x00000000U
  1067. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  1068. // .. .. reg_phy_bist_err_clr = 0x0
  1069. // .. .. ==> 0XF800611C[23:15] = 0x00000000U
  1070. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  1071. // .. .. reg_phy_dq_offset = 0x40
  1072. // .. .. ==> 0XF800611C[30:24] = 0x00000040U
  1073. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  1074. // .. ..
  1075. EMIT_MASKWRITE(0XF800611C, 0x7FFFFFCFU ,0x40000001U),
  1076. // .. .. reg_phy_data_slice_in_use = 0x1
  1077. // .. .. ==> 0XF8006120[0:0] = 0x00000001U
  1078. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1079. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  1080. // .. .. ==> 0XF8006120[1:1] = 0x00000000U
  1081. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1082. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  1083. // .. .. ==> 0XF8006120[2:2] = 0x00000000U
  1084. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1085. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  1086. // .. .. ==> 0XF8006120[3:3] = 0x00000000U
  1087. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1088. // .. .. reg_phy_bist_shift_dq = 0x0
  1089. // .. .. ==> 0XF8006120[14:6] = 0x00000000U
  1090. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  1091. // .. .. reg_phy_bist_err_clr = 0x0
  1092. // .. .. ==> 0XF8006120[23:15] = 0x00000000U
  1093. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  1094. // .. .. reg_phy_dq_offset = 0x40
  1095. // .. .. ==> 0XF8006120[30:24] = 0x00000040U
  1096. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  1097. // .. ..
  1098. EMIT_MASKWRITE(0XF8006120, 0x7FFFFFCFU ,0x40000001U),
  1099. // .. .. reg_phy_data_slice_in_use = 0x1
  1100. // .. .. ==> 0XF8006124[0:0] = 0x00000001U
  1101. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1102. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  1103. // .. .. ==> 0XF8006124[1:1] = 0x00000000U
  1104. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1105. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  1106. // .. .. ==> 0XF8006124[2:2] = 0x00000000U
  1107. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1108. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  1109. // .. .. ==> 0XF8006124[3:3] = 0x00000000U
  1110. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1111. // .. .. reg_phy_bist_shift_dq = 0x0
  1112. // .. .. ==> 0XF8006124[14:6] = 0x00000000U
  1113. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  1114. // .. .. reg_phy_bist_err_clr = 0x0
  1115. // .. .. ==> 0XF8006124[23:15] = 0x00000000U
  1116. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  1117. // .. .. reg_phy_dq_offset = 0x40
  1118. // .. .. ==> 0XF8006124[30:24] = 0x00000040U
  1119. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  1120. // .. ..
  1121. EMIT_MASKWRITE(0XF8006124, 0x7FFFFFCFU ,0x40000001U),
  1122. // .. .. reg_phy_wrlvl_init_ratio = 0x1e
  1123. // .. .. ==> 0XF800612C[9:0] = 0x0000001EU
  1124. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000001EU
  1125. // .. .. reg_phy_gatelvl_init_ratio = 0xee
  1126. // .. .. ==> 0XF800612C[19:10] = 0x000000EEU
  1127. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003B800U
  1128. // .. ..
  1129. EMIT_MASKWRITE(0XF800612C, 0x000FFFFFU ,0x0003B81EU),
  1130. // .. .. reg_phy_wrlvl_init_ratio = 0x25
  1131. // .. .. ==> 0XF8006130[9:0] = 0x00000025U
  1132. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000025U
  1133. // .. .. reg_phy_gatelvl_init_ratio = 0x10d
  1134. // .. .. ==> 0XF8006130[19:10] = 0x0000010DU
  1135. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00043400U
  1136. // .. ..
  1137. EMIT_MASKWRITE(0XF8006130, 0x000FFFFFU ,0x00043425U),
  1138. // .. .. reg_phy_wrlvl_init_ratio = 0x19
  1139. // .. .. ==> 0XF8006134[9:0] = 0x00000019U
  1140. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000019U
  1141. // .. .. reg_phy_gatelvl_init_ratio = 0xf3
  1142. // .. .. ==> 0XF8006134[19:10] = 0x000000F3U
  1143. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003CC00U
  1144. // .. ..
  1145. EMIT_MASKWRITE(0XF8006134, 0x000FFFFFU ,0x0003CC19U),
  1146. // .. .. reg_phy_wrlvl_init_ratio = 0x2a
  1147. // .. .. ==> 0XF8006138[9:0] = 0x0000002AU
  1148. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000002AU
  1149. // .. .. reg_phy_gatelvl_init_ratio = 0x109
  1150. // .. .. ==> 0XF8006138[19:10] = 0x00000109U
  1151. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00042400U
  1152. // .. ..
  1153. EMIT_MASKWRITE(0XF8006138, 0x000FFFFFU ,0x0004242AU),
  1154. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  1155. // .. .. ==> 0XF8006140[9:0] = 0x00000035U
  1156. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  1157. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  1158. // .. .. ==> 0XF8006140[10:10] = 0x00000000U
  1159. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1160. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  1161. // .. .. ==> 0XF8006140[19:11] = 0x00000000U
  1162. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1163. // .. ..
  1164. EMIT_MASKWRITE(0XF8006140, 0x000FFFFFU ,0x00000035U),
  1165. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  1166. // .. .. ==> 0XF8006144[9:0] = 0x00000035U
  1167. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  1168. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  1169. // .. .. ==> 0XF8006144[10:10] = 0x00000000U
  1170. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1171. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  1172. // .. .. ==> 0XF8006144[19:11] = 0x00000000U
  1173. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1174. // .. ..
  1175. EMIT_MASKWRITE(0XF8006144, 0x000FFFFFU ,0x00000035U),
  1176. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  1177. // .. .. ==> 0XF8006148[9:0] = 0x00000035U
  1178. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  1179. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  1180. // .. .. ==> 0XF8006148[10:10] = 0x00000000U
  1181. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1182. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  1183. // .. .. ==> 0XF8006148[19:11] = 0x00000000U
  1184. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1185. // .. ..
  1186. EMIT_MASKWRITE(0XF8006148, 0x000FFFFFU ,0x00000035U),
  1187. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  1188. // .. .. ==> 0XF800614C[9:0] = 0x00000035U
  1189. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  1190. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  1191. // .. .. ==> 0XF800614C[10:10] = 0x00000000U
  1192. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1193. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  1194. // .. .. ==> 0XF800614C[19:11] = 0x00000000U
  1195. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1196. // .. ..
  1197. EMIT_MASKWRITE(0XF800614C, 0x000FFFFFU ,0x00000035U),
  1198. // .. .. reg_phy_wr_dqs_slave_ratio = 0x9e
  1199. // .. .. ==> 0XF8006154[9:0] = 0x0000009EU
  1200. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000009EU
  1201. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  1202. // .. .. ==> 0XF8006154[10:10] = 0x00000000U
  1203. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1204. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  1205. // .. .. ==> 0XF8006154[19:11] = 0x00000000U
  1206. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1207. // .. ..
  1208. EMIT_MASKWRITE(0XF8006154, 0x000FFFFFU ,0x0000009EU),
  1209. // .. .. reg_phy_wr_dqs_slave_ratio = 0xa5
  1210. // .. .. ==> 0XF8006158[9:0] = 0x000000A5U
  1211. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000A5U
  1212. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  1213. // .. .. ==> 0XF8006158[10:10] = 0x00000000U
  1214. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1215. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  1216. // .. .. ==> 0XF8006158[19:11] = 0x00000000U
  1217. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1218. // .. ..
  1219. EMIT_MASKWRITE(0XF8006158, 0x000FFFFFU ,0x000000A5U),
  1220. // .. .. reg_phy_wr_dqs_slave_ratio = 0x99
  1221. // .. .. ==> 0XF800615C[9:0] = 0x00000099U
  1222. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000099U
  1223. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  1224. // .. .. ==> 0XF800615C[10:10] = 0x00000000U
  1225. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1226. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  1227. // .. .. ==> 0XF800615C[19:11] = 0x00000000U
  1228. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1229. // .. ..
  1230. EMIT_MASKWRITE(0XF800615C, 0x000FFFFFU ,0x00000099U),
  1231. // .. .. reg_phy_wr_dqs_slave_ratio = 0xaa
  1232. // .. .. ==> 0XF8006160[9:0] = 0x000000AAU
  1233. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000AAU
  1234. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  1235. // .. .. ==> 0XF8006160[10:10] = 0x00000000U
  1236. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1237. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  1238. // .. .. ==> 0XF8006160[19:11] = 0x00000000U
  1239. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1240. // .. ..
  1241. EMIT_MASKWRITE(0XF8006160, 0x000FFFFFU ,0x000000AAU),
  1242. // .. .. reg_phy_fifo_we_slave_ratio = 0x143
  1243. // .. .. ==> 0XF8006168[10:0] = 0x00000143U
  1244. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000143U
  1245. // .. .. reg_phy_fifo_we_in_force = 0x0
  1246. // .. .. ==> 0XF8006168[11:11] = 0x00000000U
  1247. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1248. // .. .. reg_phy_fifo_we_in_delay = 0x0
  1249. // .. .. ==> 0XF8006168[20:12] = 0x00000000U
  1250. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  1251. // .. ..
  1252. EMIT_MASKWRITE(0XF8006168, 0x001FFFFFU ,0x00000143U),
  1253. // .. .. reg_phy_fifo_we_slave_ratio = 0x162
  1254. // .. .. ==> 0XF800616C[10:0] = 0x00000162U
  1255. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000162U
  1256. // .. .. reg_phy_fifo_we_in_force = 0x0
  1257. // .. .. ==> 0XF800616C[11:11] = 0x00000000U
  1258. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1259. // .. .. reg_phy_fifo_we_in_delay = 0x0
  1260. // .. .. ==> 0XF800616C[20:12] = 0x00000000U
  1261. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  1262. // .. ..
  1263. EMIT_MASKWRITE(0XF800616C, 0x001FFFFFU ,0x00000162U),
  1264. // .. .. reg_phy_fifo_we_slave_ratio = 0x148
  1265. // .. .. ==> 0XF8006170[10:0] = 0x00000148U
  1266. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000148U
  1267. // .. .. reg_phy_fifo_we_in_force = 0x0
  1268. // .. .. ==> 0XF8006170[11:11] = 0x00000000U
  1269. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1270. // .. .. reg_phy_fifo_we_in_delay = 0x0
  1271. // .. .. ==> 0XF8006170[20:12] = 0x00000000U
  1272. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  1273. // .. ..
  1274. EMIT_MASKWRITE(0XF8006170, 0x001FFFFFU ,0x00000148U),
  1275. // .. .. reg_phy_fifo_we_slave_ratio = 0x15e
  1276. // .. .. ==> 0XF8006174[10:0] = 0x0000015EU
  1277. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000015EU
  1278. // .. .. reg_phy_fifo_we_in_force = 0x0
  1279. // .. .. ==> 0XF8006174[11:11] = 0x00000000U
  1280. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1281. // .. .. reg_phy_fifo_we_in_delay = 0x0
  1282. // .. .. ==> 0XF8006174[20:12] = 0x00000000U
  1283. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  1284. // .. ..
  1285. EMIT_MASKWRITE(0XF8006174, 0x001FFFFFU ,0x0000015EU),
  1286. // .. .. reg_phy_wr_data_slave_ratio = 0xde
  1287. // .. .. ==> 0XF800617C[9:0] = 0x000000DEU
  1288. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000DEU
  1289. // .. .. reg_phy_wr_data_slave_force = 0x0
  1290. // .. .. ==> 0XF800617C[10:10] = 0x00000000U
  1291. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1292. // .. .. reg_phy_wr_data_slave_delay = 0x0
  1293. // .. .. ==> 0XF800617C[19:11] = 0x00000000U
  1294. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1295. // .. ..
  1296. EMIT_MASKWRITE(0XF800617C, 0x000FFFFFU ,0x000000DEU),
  1297. // .. .. reg_phy_wr_data_slave_ratio = 0xe5
  1298. // .. .. ==> 0XF8006180[9:0] = 0x000000E5U
  1299. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000E5U
  1300. // .. .. reg_phy_wr_data_slave_force = 0x0
  1301. // .. .. ==> 0XF8006180[10:10] = 0x00000000U
  1302. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1303. // .. .. reg_phy_wr_data_slave_delay = 0x0
  1304. // .. .. ==> 0XF8006180[19:11] = 0x00000000U
  1305. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1306. // .. ..
  1307. EMIT_MASKWRITE(0XF8006180, 0x000FFFFFU ,0x000000E5U),
  1308. // .. .. reg_phy_wr_data_slave_ratio = 0xd9
  1309. // .. .. ==> 0XF8006184[9:0] = 0x000000D9U
  1310. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000D9U
  1311. // .. .. reg_phy_wr_data_slave_force = 0x0
  1312. // .. .. ==> 0XF8006184[10:10] = 0x00000000U
  1313. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1314. // .. .. reg_phy_wr_data_slave_delay = 0x0
  1315. // .. .. ==> 0XF8006184[19:11] = 0x00000000U
  1316. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1317. // .. ..
  1318. EMIT_MASKWRITE(0XF8006184, 0x000FFFFFU ,0x000000D9U),
  1319. // .. .. reg_phy_wr_data_slave_ratio = 0xea
  1320. // .. .. ==> 0XF8006188[9:0] = 0x000000EAU
  1321. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000EAU
  1322. // .. .. reg_phy_wr_data_slave_force = 0x0
  1323. // .. .. ==> 0XF8006188[10:10] = 0x00000000U
  1324. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  1325. // .. .. reg_phy_wr_data_slave_delay = 0x0
  1326. // .. .. ==> 0XF8006188[19:11] = 0x00000000U
  1327. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  1328. // .. ..
  1329. EMIT_MASKWRITE(0XF8006188, 0x000FFFFFU ,0x000000EAU),
  1330. // .. .. reg_phy_bl2 = 0x0
  1331. // .. .. ==> 0XF8006190[1:1] = 0x00000000U
  1332. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1333. // .. .. reg_phy_at_spd_atpg = 0x0
  1334. // .. .. ==> 0XF8006190[2:2] = 0x00000000U
  1335. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1336. // .. .. reg_phy_bist_enable = 0x0
  1337. // .. .. ==> 0XF8006190[3:3] = 0x00000000U
  1338. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1339. // .. .. reg_phy_bist_force_err = 0x0
  1340. // .. .. ==> 0XF8006190[4:4] = 0x00000000U
  1341. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  1342. // .. .. reg_phy_bist_mode = 0x0
  1343. // .. .. ==> 0XF8006190[6:5] = 0x00000000U
  1344. // .. .. ==> MASK : 0x00000060U VAL : 0x00000000U
  1345. // .. .. reg_phy_invert_clkout = 0x1
  1346. // .. .. ==> 0XF8006190[7:7] = 0x00000001U
  1347. // .. .. ==> MASK : 0x00000080U VAL : 0x00000080U
  1348. // .. .. reg_phy_sel_logic = 0x0
  1349. // .. .. ==> 0XF8006190[9:9] = 0x00000000U
  1350. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  1351. // .. .. reg_phy_ctrl_slave_ratio = 0x100
  1352. // .. .. ==> 0XF8006190[19:10] = 0x00000100U
  1353. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00040000U
  1354. // .. .. reg_phy_ctrl_slave_force = 0x0
  1355. // .. .. ==> 0XF8006190[20:20] = 0x00000000U
  1356. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  1357. // .. .. reg_phy_ctrl_slave_delay = 0x0
  1358. // .. .. ==> 0XF8006190[27:21] = 0x00000000U
  1359. // .. .. ==> MASK : 0x0FE00000U VAL : 0x00000000U
  1360. // .. .. reg_phy_lpddr = 0x0
  1361. // .. .. ==> 0XF8006190[29:29] = 0x00000000U
  1362. // .. .. ==> MASK : 0x20000000U VAL : 0x00000000U
  1363. // .. .. reg_phy_cmd_latency = 0x0
  1364. // .. .. ==> 0XF8006190[30:30] = 0x00000000U
  1365. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  1366. // .. ..
  1367. EMIT_MASKWRITE(0XF8006190, 0x6FFFFEFEU ,0x00040080U),
  1368. // .. .. reg_phy_wr_rl_delay = 0x2
  1369. // .. .. ==> 0XF8006194[4:0] = 0x00000002U
  1370. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000002U
  1371. // .. .. reg_phy_rd_rl_delay = 0x4
  1372. // .. .. ==> 0XF8006194[9:5] = 0x00000004U
  1373. // .. .. ==> MASK : 0x000003E0U VAL : 0x00000080U
  1374. // .. .. reg_phy_dll_lock_diff = 0xf
  1375. // .. .. ==> 0XF8006194[13:10] = 0x0000000FU
  1376. // .. .. ==> MASK : 0x00003C00U VAL : 0x00003C00U
  1377. // .. .. reg_phy_use_wr_level = 0x1
  1378. // .. .. ==> 0XF8006194[14:14] = 0x00000001U
  1379. // .. .. ==> MASK : 0x00004000U VAL : 0x00004000U
  1380. // .. .. reg_phy_use_rd_dqs_gate_level = 0x1
  1381. // .. .. ==> 0XF8006194[15:15] = 0x00000001U
  1382. // .. .. ==> MASK : 0x00008000U VAL : 0x00008000U
  1383. // .. .. reg_phy_use_rd_data_eye_level = 0x1
  1384. // .. .. ==> 0XF8006194[16:16] = 0x00000001U
  1385. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  1386. // .. .. reg_phy_dis_calib_rst = 0x0
  1387. // .. .. ==> 0XF8006194[17:17] = 0x00000000U
  1388. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1389. // .. .. reg_phy_ctrl_slave_delay = 0x0
  1390. // .. .. ==> 0XF8006194[19:18] = 0x00000000U
  1391. // .. .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  1392. // .. ..
  1393. EMIT_MASKWRITE(0XF8006194, 0x000FFFFFU ,0x0001FC82U),
  1394. // .. .. reg_arb_page_addr_mask = 0x0
  1395. // .. .. ==> 0XF8006204[31:0] = 0x00000000U
  1396. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  1397. // .. ..
  1398. EMIT_MASKWRITE(0XF8006204, 0xFFFFFFFFU ,0x00000000U),
  1399. // .. .. reg_arb_pri_wr_portn = 0x3ff
  1400. // .. .. ==> 0XF8006208[9:0] = 0x000003FFU
  1401. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1402. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  1403. // .. .. ==> 0XF8006208[16:16] = 0x00000000U
  1404. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1405. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  1406. // .. .. ==> 0XF8006208[17:17] = 0x00000000U
  1407. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1408. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  1409. // .. .. ==> 0XF8006208[18:18] = 0x00000000U
  1410. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1411. // .. ..
  1412. EMIT_MASKWRITE(0XF8006208, 0x000703FFU ,0x000003FFU),
  1413. // .. .. reg_arb_pri_wr_portn = 0x3ff
  1414. // .. .. ==> 0XF800620C[9:0] = 0x000003FFU
  1415. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1416. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  1417. // .. .. ==> 0XF800620C[16:16] = 0x00000000U
  1418. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1419. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  1420. // .. .. ==> 0XF800620C[17:17] = 0x00000000U
  1421. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1422. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  1423. // .. .. ==> 0XF800620C[18:18] = 0x00000000U
  1424. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1425. // .. ..
  1426. EMIT_MASKWRITE(0XF800620C, 0x000703FFU ,0x000003FFU),
  1427. // .. .. reg_arb_pri_wr_portn = 0x3ff
  1428. // .. .. ==> 0XF8006210[9:0] = 0x000003FFU
  1429. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1430. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  1431. // .. .. ==> 0XF8006210[16:16] = 0x00000000U
  1432. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1433. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  1434. // .. .. ==> 0XF8006210[17:17] = 0x00000000U
  1435. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1436. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  1437. // .. .. ==> 0XF8006210[18:18] = 0x00000000U
  1438. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1439. // .. ..
  1440. EMIT_MASKWRITE(0XF8006210, 0x000703FFU ,0x000003FFU),
  1441. // .. .. reg_arb_pri_wr_portn = 0x3ff
  1442. // .. .. ==> 0XF8006214[9:0] = 0x000003FFU
  1443. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1444. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  1445. // .. .. ==> 0XF8006214[16:16] = 0x00000000U
  1446. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1447. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  1448. // .. .. ==> 0XF8006214[17:17] = 0x00000000U
  1449. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1450. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  1451. // .. .. ==> 0XF8006214[18:18] = 0x00000000U
  1452. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1453. // .. ..
  1454. EMIT_MASKWRITE(0XF8006214, 0x000703FFU ,0x000003FFU),
  1455. // .. .. reg_arb_pri_rd_portn = 0x3ff
  1456. // .. .. ==> 0XF8006218[9:0] = 0x000003FFU
  1457. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1458. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  1459. // .. .. ==> 0XF8006218[16:16] = 0x00000000U
  1460. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1461. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  1462. // .. .. ==> 0XF8006218[17:17] = 0x00000000U
  1463. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1464. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  1465. // .. .. ==> 0XF8006218[18:18] = 0x00000000U
  1466. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1467. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  1468. // .. .. ==> 0XF8006218[19:19] = 0x00000000U
  1469. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  1470. // .. ..
  1471. EMIT_MASKWRITE(0XF8006218, 0x000F03FFU ,0x000003FFU),
  1472. // .. .. reg_arb_pri_rd_portn = 0x3ff
  1473. // .. .. ==> 0XF800621C[9:0] = 0x000003FFU
  1474. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1475. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  1476. // .. .. ==> 0XF800621C[16:16] = 0x00000000U
  1477. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1478. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  1479. // .. .. ==> 0XF800621C[17:17] = 0x00000000U
  1480. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1481. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  1482. // .. .. ==> 0XF800621C[18:18] = 0x00000000U
  1483. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1484. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  1485. // .. .. ==> 0XF800621C[19:19] = 0x00000000U
  1486. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  1487. // .. ..
  1488. EMIT_MASKWRITE(0XF800621C, 0x000F03FFU ,0x000003FFU),
  1489. // .. .. reg_arb_pri_rd_portn = 0x3ff
  1490. // .. .. ==> 0XF8006220[9:0] = 0x000003FFU
  1491. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1492. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  1493. // .. .. ==> 0XF8006220[16:16] = 0x00000000U
  1494. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1495. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  1496. // .. .. ==> 0XF8006220[17:17] = 0x00000000U
  1497. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1498. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  1499. // .. .. ==> 0XF8006220[18:18] = 0x00000000U
  1500. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1501. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  1502. // .. .. ==> 0XF8006220[19:19] = 0x00000000U
  1503. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  1504. // .. ..
  1505. EMIT_MASKWRITE(0XF8006220, 0x000F03FFU ,0x000003FFU),
  1506. // .. .. reg_arb_pri_rd_portn = 0x3ff
  1507. // .. .. ==> 0XF8006224[9:0] = 0x000003FFU
  1508. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  1509. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  1510. // .. .. ==> 0XF8006224[16:16] = 0x00000000U
  1511. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1512. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  1513. // .. .. ==> 0XF8006224[17:17] = 0x00000000U
  1514. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  1515. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  1516. // .. .. ==> 0XF8006224[18:18] = 0x00000000U
  1517. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  1518. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  1519. // .. .. ==> 0XF8006224[19:19] = 0x00000000U
  1520. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  1521. // .. ..
  1522. EMIT_MASKWRITE(0XF8006224, 0x000F03FFU ,0x000003FFU),
  1523. // .. .. reg_ddrc_lpddr2 = 0x0
  1524. // .. .. ==> 0XF80062A8[0:0] = 0x00000000U
  1525. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1526. // .. .. reg_ddrc_derate_enable = 0x0
  1527. // .. .. ==> 0XF80062A8[2:2] = 0x00000000U
  1528. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1529. // .. .. reg_ddrc_mr4_margin = 0x0
  1530. // .. .. ==> 0XF80062A8[11:4] = 0x00000000U
  1531. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000000U
  1532. // .. ..
  1533. EMIT_MASKWRITE(0XF80062A8, 0x00000FF5U ,0x00000000U),
  1534. // .. .. reg_ddrc_mr4_read_interval = 0x0
  1535. // .. .. ==> 0XF80062AC[31:0] = 0x00000000U
  1536. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  1537. // .. ..
  1538. EMIT_MASKWRITE(0XF80062AC, 0xFFFFFFFFU ,0x00000000U),
  1539. // .. .. reg_ddrc_min_stable_clock_x1 = 0x5
  1540. // .. .. ==> 0XF80062B0[3:0] = 0x00000005U
  1541. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000005U
  1542. // .. .. reg_ddrc_idle_after_reset_x32 = 0x12
  1543. // .. .. ==> 0XF80062B0[11:4] = 0x00000012U
  1544. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000120U
  1545. // .. .. reg_ddrc_t_mrw = 0x5
  1546. // .. .. ==> 0XF80062B0[21:12] = 0x00000005U
  1547. // .. .. ==> MASK : 0x003FF000U VAL : 0x00005000U
  1548. // .. ..
  1549. EMIT_MASKWRITE(0XF80062B0, 0x003FFFFFU ,0x00005125U),
  1550. // .. .. reg_ddrc_max_auto_init_x1024 = 0xa8
  1551. // .. .. ==> 0XF80062B4[7:0] = 0x000000A8U
  1552. // .. .. ==> MASK : 0x000000FFU VAL : 0x000000A8U
  1553. // .. .. reg_ddrc_dev_zqinit_x32 = 0x12
  1554. // .. .. ==> 0XF80062B4[17:8] = 0x00000012U
  1555. // .. .. ==> MASK : 0x0003FF00U VAL : 0x00001200U
  1556. // .. ..
  1557. EMIT_MASKWRITE(0XF80062B4, 0x0003FFFFU ,0x000012A8U),
  1558. // .. .. START: POLL ON DCI STATUS
  1559. // .. .. DONE = 1
  1560. // .. .. ==> 0XF8000B74[13:13] = 0x00000001U
  1561. // .. .. ==> MASK : 0x00002000U VAL : 0x00002000U
  1562. // .. ..
  1563. EMIT_MASKPOLL(0XF8000B74, 0x00002000U),
  1564. // .. .. FINISH: POLL ON DCI STATUS
  1565. // .. .. START: UNLOCK DDR
  1566. // .. .. reg_ddrc_soft_rstb = 0x1
  1567. // .. .. ==> 0XF8006000[0:0] = 0x00000001U
  1568. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1569. // .. .. reg_ddrc_powerdown_en = 0x0
  1570. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  1571. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  1572. // .. .. reg_ddrc_data_bus_width = 0x0
  1573. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  1574. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  1575. // .. .. reg_ddrc_burst8_refresh = 0x0
  1576. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  1577. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  1578. // .. .. reg_ddrc_rdwr_idle_gap = 1
  1579. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  1580. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  1581. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  1582. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  1583. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  1584. // .. .. reg_ddrc_dis_act_bypass = 0x0
  1585. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  1586. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  1587. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  1588. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  1589. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  1590. // .. ..
  1591. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000081U),
  1592. // .. .. FINISH: UNLOCK DDR
  1593. // .. .. START: CHECK DDR STATUS
  1594. // .. .. ddrc_reg_operating_mode = 1
  1595. // .. .. ==> 0XF8006054[2:0] = 0x00000001U
  1596. // .. .. ==> MASK : 0x00000007U VAL : 0x00000001U
  1597. // .. ..
  1598. EMIT_MASKPOLL(0XF8006054, 0x00000007U),
  1599. // .. .. FINISH: CHECK DDR STATUS
  1600. // .. FINISH: DDR INITIALIZATION
  1601. // FINISH: top
  1602. //
  1603. EMIT_EXIT(),
  1604. //
  1605. };
  1606. unsigned long ps7_mio_init_data_3_0[] = {
  1607. // START: top
  1608. // .. START: SLCR SETTINGS
  1609. // .. UNLOCK_KEY = 0XDF0D
  1610. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  1611. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  1612. // ..
  1613. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  1614. // .. FINISH: SLCR SETTINGS
  1615. // .. START: OCM REMAPPING
  1616. // .. VREF_EN = 0x1
  1617. // .. ==> 0XF8000B00[0:0] = 0x00000001U
  1618. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1619. // .. VREF_SEL = 0x0
  1620. // .. ==> 0XF8000B00[6:4] = 0x00000000U
  1621. // .. ==> MASK : 0x00000070U VAL : 0x00000000U
  1622. // ..
  1623. EMIT_MASKWRITE(0XF8000B00, 0x00000071U ,0x00000001U),
  1624. // .. FINISH: OCM REMAPPING
  1625. // .. START: DDRIOB SETTINGS
  1626. // .. reserved_INP_POWER = 0x0
  1627. // .. ==> 0XF8000B40[0:0] = 0x00000000U
  1628. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1629. // .. INP_TYPE = 0x0
  1630. // .. ==> 0XF8000B40[2:1] = 0x00000000U
  1631. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  1632. // .. DCI_UPDATE_B = 0x0
  1633. // .. ==> 0XF8000B40[3:3] = 0x00000000U
  1634. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1635. // .. TERM_EN = 0x0
  1636. // .. ==> 0XF8000B40[4:4] = 0x00000000U
  1637. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  1638. // .. DCI_TYPE = 0x0
  1639. // .. ==> 0XF8000B40[6:5] = 0x00000000U
  1640. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  1641. // .. IBUF_DISABLE_MODE = 0x0
  1642. // .. ==> 0XF8000B40[7:7] = 0x00000000U
  1643. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1644. // .. TERM_DISABLE_MODE = 0x0
  1645. // .. ==> 0XF8000B40[8:8] = 0x00000000U
  1646. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1647. // .. OUTPUT_EN = 0x3
  1648. // .. ==> 0XF8000B40[10:9] = 0x00000003U
  1649. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1650. // .. PULLUP_EN = 0x0
  1651. // .. ==> 0XF8000B40[11:11] = 0x00000000U
  1652. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1653. // ..
  1654. EMIT_MASKWRITE(0XF8000B40, 0x00000FFFU ,0x00000600U),
  1655. // .. reserved_INP_POWER = 0x0
  1656. // .. ==> 0XF8000B44[0:0] = 0x00000000U
  1657. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1658. // .. INP_TYPE = 0x0
  1659. // .. ==> 0XF8000B44[2:1] = 0x00000000U
  1660. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  1661. // .. DCI_UPDATE_B = 0x0
  1662. // .. ==> 0XF8000B44[3:3] = 0x00000000U
  1663. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1664. // .. TERM_EN = 0x0
  1665. // .. ==> 0XF8000B44[4:4] = 0x00000000U
  1666. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  1667. // .. DCI_TYPE = 0x0
  1668. // .. ==> 0XF8000B44[6:5] = 0x00000000U
  1669. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  1670. // .. IBUF_DISABLE_MODE = 0x0
  1671. // .. ==> 0XF8000B44[7:7] = 0x00000000U
  1672. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1673. // .. TERM_DISABLE_MODE = 0x0
  1674. // .. ==> 0XF8000B44[8:8] = 0x00000000U
  1675. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1676. // .. OUTPUT_EN = 0x3
  1677. // .. ==> 0XF8000B44[10:9] = 0x00000003U
  1678. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1679. // .. PULLUP_EN = 0x0
  1680. // .. ==> 0XF8000B44[11:11] = 0x00000000U
  1681. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1682. // ..
  1683. EMIT_MASKWRITE(0XF8000B44, 0x00000FFFU ,0x00000600U),
  1684. // .. reserved_INP_POWER = 0x0
  1685. // .. ==> 0XF8000B48[0:0] = 0x00000000U
  1686. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1687. // .. INP_TYPE = 0x1
  1688. // .. ==> 0XF8000B48[2:1] = 0x00000001U
  1689. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  1690. // .. DCI_UPDATE_B = 0x0
  1691. // .. ==> 0XF8000B48[3:3] = 0x00000000U
  1692. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1693. // .. TERM_EN = 0x1
  1694. // .. ==> 0XF8000B48[4:4] = 0x00000001U
  1695. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  1696. // .. DCI_TYPE = 0x3
  1697. // .. ==> 0XF8000B48[6:5] = 0x00000003U
  1698. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  1699. // .. IBUF_DISABLE_MODE = 0
  1700. // .. ==> 0XF8000B48[7:7] = 0x00000000U
  1701. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1702. // .. TERM_DISABLE_MODE = 0
  1703. // .. ==> 0XF8000B48[8:8] = 0x00000000U
  1704. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1705. // .. OUTPUT_EN = 0x3
  1706. // .. ==> 0XF8000B48[10:9] = 0x00000003U
  1707. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1708. // .. PULLUP_EN = 0x0
  1709. // .. ==> 0XF8000B48[11:11] = 0x00000000U
  1710. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1711. // ..
  1712. EMIT_MASKWRITE(0XF8000B48, 0x00000FFFU ,0x00000672U),
  1713. // .. reserved_INP_POWER = 0x0
  1714. // .. ==> 0XF8000B4C[0:0] = 0x00000000U
  1715. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1716. // .. INP_TYPE = 0x1
  1717. // .. ==> 0XF8000B4C[2:1] = 0x00000001U
  1718. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  1719. // .. DCI_UPDATE_B = 0x0
  1720. // .. ==> 0XF8000B4C[3:3] = 0x00000000U
  1721. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1722. // .. TERM_EN = 0x1
  1723. // .. ==> 0XF8000B4C[4:4] = 0x00000001U
  1724. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  1725. // .. DCI_TYPE = 0x3
  1726. // .. ==> 0XF8000B4C[6:5] = 0x00000003U
  1727. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  1728. // .. IBUF_DISABLE_MODE = 0
  1729. // .. ==> 0XF8000B4C[7:7] = 0x00000000U
  1730. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1731. // .. TERM_DISABLE_MODE = 0
  1732. // .. ==> 0XF8000B4C[8:8] = 0x00000000U
  1733. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1734. // .. OUTPUT_EN = 0x3
  1735. // .. ==> 0XF8000B4C[10:9] = 0x00000003U
  1736. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1737. // .. PULLUP_EN = 0x0
  1738. // .. ==> 0XF8000B4C[11:11] = 0x00000000U
  1739. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1740. // ..
  1741. EMIT_MASKWRITE(0XF8000B4C, 0x00000FFFU ,0x00000672U),
  1742. // .. reserved_INP_POWER = 0x0
  1743. // .. ==> 0XF8000B50[0:0] = 0x00000000U
  1744. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1745. // .. INP_TYPE = 0x2
  1746. // .. ==> 0XF8000B50[2:1] = 0x00000002U
  1747. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  1748. // .. DCI_UPDATE_B = 0x0
  1749. // .. ==> 0XF8000B50[3:3] = 0x00000000U
  1750. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1751. // .. TERM_EN = 0x1
  1752. // .. ==> 0XF8000B50[4:4] = 0x00000001U
  1753. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  1754. // .. DCI_TYPE = 0x3
  1755. // .. ==> 0XF8000B50[6:5] = 0x00000003U
  1756. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  1757. // .. IBUF_DISABLE_MODE = 0
  1758. // .. ==> 0XF8000B50[7:7] = 0x00000000U
  1759. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1760. // .. TERM_DISABLE_MODE = 0
  1761. // .. ==> 0XF8000B50[8:8] = 0x00000000U
  1762. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1763. // .. OUTPUT_EN = 0x3
  1764. // .. ==> 0XF8000B50[10:9] = 0x00000003U
  1765. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1766. // .. PULLUP_EN = 0x0
  1767. // .. ==> 0XF8000B50[11:11] = 0x00000000U
  1768. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1769. // ..
  1770. EMIT_MASKWRITE(0XF8000B50, 0x00000FFFU ,0x00000674U),
  1771. // .. reserved_INP_POWER = 0x0
  1772. // .. ==> 0XF8000B54[0:0] = 0x00000000U
  1773. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1774. // .. INP_TYPE = 0x2
  1775. // .. ==> 0XF8000B54[2:1] = 0x00000002U
  1776. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  1777. // .. DCI_UPDATE_B = 0x0
  1778. // .. ==> 0XF8000B54[3:3] = 0x00000000U
  1779. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1780. // .. TERM_EN = 0x1
  1781. // .. ==> 0XF8000B54[4:4] = 0x00000001U
  1782. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  1783. // .. DCI_TYPE = 0x3
  1784. // .. ==> 0XF8000B54[6:5] = 0x00000003U
  1785. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  1786. // .. IBUF_DISABLE_MODE = 0
  1787. // .. ==> 0XF8000B54[7:7] = 0x00000000U
  1788. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1789. // .. TERM_DISABLE_MODE = 0
  1790. // .. ==> 0XF8000B54[8:8] = 0x00000000U
  1791. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1792. // .. OUTPUT_EN = 0x3
  1793. // .. ==> 0XF8000B54[10:9] = 0x00000003U
  1794. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1795. // .. PULLUP_EN = 0x0
  1796. // .. ==> 0XF8000B54[11:11] = 0x00000000U
  1797. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1798. // ..
  1799. EMIT_MASKWRITE(0XF8000B54, 0x00000FFFU ,0x00000674U),
  1800. // .. reserved_INP_POWER = 0x0
  1801. // .. ==> 0XF8000B58[0:0] = 0x00000000U
  1802. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1803. // .. INP_TYPE = 0x0
  1804. // .. ==> 0XF8000B58[2:1] = 0x00000000U
  1805. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  1806. // .. DCI_UPDATE_B = 0x0
  1807. // .. ==> 0XF8000B58[3:3] = 0x00000000U
  1808. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1809. // .. TERM_EN = 0x0
  1810. // .. ==> 0XF8000B58[4:4] = 0x00000000U
  1811. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  1812. // .. DCI_TYPE = 0x0
  1813. // .. ==> 0XF8000B58[6:5] = 0x00000000U
  1814. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  1815. // .. IBUF_DISABLE_MODE = 0x0
  1816. // .. ==> 0XF8000B58[7:7] = 0x00000000U
  1817. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  1818. // .. TERM_DISABLE_MODE = 0x0
  1819. // .. ==> 0XF8000B58[8:8] = 0x00000000U
  1820. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  1821. // .. OUTPUT_EN = 0x3
  1822. // .. ==> 0XF8000B58[10:9] = 0x00000003U
  1823. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  1824. // .. PULLUP_EN = 0x0
  1825. // .. ==> 0XF8000B58[11:11] = 0x00000000U
  1826. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  1827. // ..
  1828. EMIT_MASKWRITE(0XF8000B58, 0x00000FFFU ,0x00000600U),
  1829. // .. reserved_DRIVE_P = 0x1c
  1830. // .. ==> 0XF8000B5C[6:0] = 0x0000001CU
  1831. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  1832. // .. reserved_DRIVE_N = 0xc
  1833. // .. ==> 0XF8000B5C[13:7] = 0x0000000CU
  1834. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  1835. // .. reserved_SLEW_P = 0x3
  1836. // .. ==> 0XF8000B5C[18:14] = 0x00000003U
  1837. // .. ==> MASK : 0x0007C000U VAL : 0x0000C000U
  1838. // .. reserved_SLEW_N = 0x3
  1839. // .. ==> 0XF8000B5C[23:19] = 0x00000003U
  1840. // .. ==> MASK : 0x00F80000U VAL : 0x00180000U
  1841. // .. reserved_GTL = 0x0
  1842. // .. ==> 0XF8000B5C[26:24] = 0x00000000U
  1843. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  1844. // .. reserved_RTERM = 0x0
  1845. // .. ==> 0XF8000B5C[31:27] = 0x00000000U
  1846. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  1847. // ..
  1848. EMIT_MASKWRITE(0XF8000B5C, 0xFFFFFFFFU ,0x0018C61CU),
  1849. // .. reserved_DRIVE_P = 0x1c
  1850. // .. ==> 0XF8000B60[6:0] = 0x0000001CU
  1851. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  1852. // .. reserved_DRIVE_N = 0xc
  1853. // .. ==> 0XF8000B60[13:7] = 0x0000000CU
  1854. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  1855. // .. reserved_SLEW_P = 0x6
  1856. // .. ==> 0XF8000B60[18:14] = 0x00000006U
  1857. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  1858. // .. reserved_SLEW_N = 0x1f
  1859. // .. ==> 0XF8000B60[23:19] = 0x0000001FU
  1860. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  1861. // .. reserved_GTL = 0x0
  1862. // .. ==> 0XF8000B60[26:24] = 0x00000000U
  1863. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  1864. // .. reserved_RTERM = 0x0
  1865. // .. ==> 0XF8000B60[31:27] = 0x00000000U
  1866. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  1867. // ..
  1868. EMIT_MASKWRITE(0XF8000B60, 0xFFFFFFFFU ,0x00F9861CU),
  1869. // .. reserved_DRIVE_P = 0x1c
  1870. // .. ==> 0XF8000B64[6:0] = 0x0000001CU
  1871. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  1872. // .. reserved_DRIVE_N = 0xc
  1873. // .. ==> 0XF8000B64[13:7] = 0x0000000CU
  1874. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  1875. // .. reserved_SLEW_P = 0x6
  1876. // .. ==> 0XF8000B64[18:14] = 0x00000006U
  1877. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  1878. // .. reserved_SLEW_N = 0x1f
  1879. // .. ==> 0XF8000B64[23:19] = 0x0000001FU
  1880. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  1881. // .. reserved_GTL = 0x0
  1882. // .. ==> 0XF8000B64[26:24] = 0x00000000U
  1883. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  1884. // .. reserved_RTERM = 0x0
  1885. // .. ==> 0XF8000B64[31:27] = 0x00000000U
  1886. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  1887. // ..
  1888. EMIT_MASKWRITE(0XF8000B64, 0xFFFFFFFFU ,0x00F9861CU),
  1889. // .. reserved_DRIVE_P = 0x1c
  1890. // .. ==> 0XF8000B68[6:0] = 0x0000001CU
  1891. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  1892. // .. reserved_DRIVE_N = 0xc
  1893. // .. ==> 0XF8000B68[13:7] = 0x0000000CU
  1894. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  1895. // .. reserved_SLEW_P = 0x6
  1896. // .. ==> 0XF8000B68[18:14] = 0x00000006U
  1897. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  1898. // .. reserved_SLEW_N = 0x1f
  1899. // .. ==> 0XF8000B68[23:19] = 0x0000001FU
  1900. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  1901. // .. reserved_GTL = 0x0
  1902. // .. ==> 0XF8000B68[26:24] = 0x00000000U
  1903. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  1904. // .. reserved_RTERM = 0x0
  1905. // .. ==> 0XF8000B68[31:27] = 0x00000000U
  1906. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  1907. // ..
  1908. EMIT_MASKWRITE(0XF8000B68, 0xFFFFFFFFU ,0x00F9861CU),
  1909. // .. VREF_INT_EN = 0x1
  1910. // .. ==> 0XF8000B6C[0:0] = 0x00000001U
  1911. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1912. // .. VREF_SEL = 0x4
  1913. // .. ==> 0XF8000B6C[4:1] = 0x00000004U
  1914. // .. ==> MASK : 0x0000001EU VAL : 0x00000008U
  1915. // .. VREF_EXT_EN = 0x0
  1916. // .. ==> 0XF8000B6C[6:5] = 0x00000000U
  1917. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  1918. // .. reserved_VREF_PULLUP_EN = 0x0
  1919. // .. ==> 0XF8000B6C[8:7] = 0x00000000U
  1920. // .. ==> MASK : 0x00000180U VAL : 0x00000000U
  1921. // .. REFIO_EN = 0x1
  1922. // .. ==> 0XF8000B6C[9:9] = 0x00000001U
  1923. // .. ==> MASK : 0x00000200U VAL : 0x00000200U
  1924. // .. reserved_REFIO_TEST = 0x3
  1925. // .. ==> 0XF8000B6C[11:10] = 0x00000003U
  1926. // .. ==> MASK : 0x00000C00U VAL : 0x00000C00U
  1927. // .. reserved_REFIO_PULLUP_EN = 0x0
  1928. // .. ==> 0XF8000B6C[12:12] = 0x00000000U
  1929. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  1930. // .. reserved_DRST_B_PULLUP_EN = 0x0
  1931. // .. ==> 0XF8000B6C[13:13] = 0x00000000U
  1932. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  1933. // .. reserved_CKE_PULLUP_EN = 0x0
  1934. // .. ==> 0XF8000B6C[14:14] = 0x00000000U
  1935. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  1936. // ..
  1937. EMIT_MASKWRITE(0XF8000B6C, 0x00007FFFU ,0x00000E09U),
  1938. // .. .. START: ASSERT RESET
  1939. // .. .. RESET = 1
  1940. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  1941. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1942. // .. ..
  1943. EMIT_MASKWRITE(0XF8000B70, 0x00000001U ,0x00000001U),
  1944. // .. .. FINISH: ASSERT RESET
  1945. // .. .. START: DEASSERT RESET
  1946. // .. .. RESET = 0
  1947. // .. .. ==> 0XF8000B70[0:0] = 0x00000000U
  1948. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  1949. // .. .. reserved_VRN_OUT = 0x1
  1950. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  1951. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  1952. // .. ..
  1953. EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000020U),
  1954. // .. .. FINISH: DEASSERT RESET
  1955. // .. .. RESET = 0x1
  1956. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  1957. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  1958. // .. .. ENABLE = 0x1
  1959. // .. .. ==> 0XF8000B70[1:1] = 0x00000001U
  1960. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  1961. // .. .. reserved_VRP_TRI = 0x0
  1962. // .. .. ==> 0XF8000B70[2:2] = 0x00000000U
  1963. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  1964. // .. .. reserved_VRN_TRI = 0x0
  1965. // .. .. ==> 0XF8000B70[3:3] = 0x00000000U
  1966. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  1967. // .. .. reserved_VRP_OUT = 0x0
  1968. // .. .. ==> 0XF8000B70[4:4] = 0x00000000U
  1969. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  1970. // .. .. reserved_VRN_OUT = 0x1
  1971. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  1972. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  1973. // .. .. NREF_OPT1 = 0x0
  1974. // .. .. ==> 0XF8000B70[7:6] = 0x00000000U
  1975. // .. .. ==> MASK : 0x000000C0U VAL : 0x00000000U
  1976. // .. .. NREF_OPT2 = 0x0
  1977. // .. .. ==> 0XF8000B70[10:8] = 0x00000000U
  1978. // .. .. ==> MASK : 0x00000700U VAL : 0x00000000U
  1979. // .. .. NREF_OPT4 = 0x1
  1980. // .. .. ==> 0XF8000B70[13:11] = 0x00000001U
  1981. // .. .. ==> MASK : 0x00003800U VAL : 0x00000800U
  1982. // .. .. PREF_OPT1 = 0x0
  1983. // .. .. ==> 0XF8000B70[15:14] = 0x00000000U
  1984. // .. .. ==> MASK : 0x0000C000U VAL : 0x00000000U
  1985. // .. .. PREF_OPT2 = 0x0
  1986. // .. .. ==> 0XF8000B70[19:17] = 0x00000000U
  1987. // .. .. ==> MASK : 0x000E0000U VAL : 0x00000000U
  1988. // .. .. UPDATE_CONTROL = 0x0
  1989. // .. .. ==> 0XF8000B70[20:20] = 0x00000000U
  1990. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  1991. // .. .. reserved_INIT_COMPLETE = 0x0
  1992. // .. .. ==> 0XF8000B70[21:21] = 0x00000000U
  1993. // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
  1994. // .. .. reserved_TST_CLK = 0x0
  1995. // .. .. ==> 0XF8000B70[22:22] = 0x00000000U
  1996. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  1997. // .. .. reserved_TST_HLN = 0x0
  1998. // .. .. ==> 0XF8000B70[23:23] = 0x00000000U
  1999. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  2000. // .. .. reserved_TST_HLP = 0x0
  2001. // .. .. ==> 0XF8000B70[24:24] = 0x00000000U
  2002. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  2003. // .. .. reserved_TST_RST = 0x0
  2004. // .. .. ==> 0XF8000B70[25:25] = 0x00000000U
  2005. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  2006. // .. .. reserved_INT_DCI_EN = 0x0
  2007. // .. .. ==> 0XF8000B70[26:26] = 0x00000000U
  2008. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  2009. // .. ..
  2010. EMIT_MASKWRITE(0XF8000B70, 0x07FEFFFFU ,0x00000823U),
  2011. // .. FINISH: DDRIOB SETTINGS
  2012. // .. START: MIO PROGRAMMING
  2013. // .. TRI_ENABLE = 0
  2014. // .. ==> 0XF8000700[0:0] = 0x00000000U
  2015. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2016. // .. L0_SEL = 1
  2017. // .. ==> 0XF8000700[1:1] = 0x00000001U
  2018. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2019. // .. L1_SEL = 0
  2020. // .. ==> 0XF8000700[2:2] = 0x00000000U
  2021. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2022. // .. L2_SEL = 0
  2023. // .. ==> 0XF8000700[4:3] = 0x00000000U
  2024. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2025. // .. L3_SEL = 0
  2026. // .. ==> 0XF8000700[7:5] = 0x00000000U
  2027. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2028. // .. Speed = 0
  2029. // .. ==> 0XF8000700[8:8] = 0x00000000U
  2030. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2031. // .. IO_Type = 1
  2032. // .. ==> 0XF8000700[11:9] = 0x00000001U
  2033. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2034. // .. PULLUP = 1
  2035. // .. ==> 0XF8000700[12:12] = 0x00000001U
  2036. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2037. // .. DisableRcvr = 0
  2038. // .. ==> 0XF8000700[13:13] = 0x00000000U
  2039. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2040. // ..
  2041. EMIT_MASKWRITE(0XF8000700, 0x00003FFFU ,0x00001202U),
  2042. // .. TRI_ENABLE = 0
  2043. // .. ==> 0XF8000704[0:0] = 0x00000000U
  2044. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2045. // .. L0_SEL = 1
  2046. // .. ==> 0XF8000704[1:1] = 0x00000001U
  2047. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2048. // .. L1_SEL = 0
  2049. // .. ==> 0XF8000704[2:2] = 0x00000000U
  2050. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2051. // .. L2_SEL = 0
  2052. // .. ==> 0XF8000704[4:3] = 0x00000000U
  2053. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2054. // .. L3_SEL = 0
  2055. // .. ==> 0XF8000704[7:5] = 0x00000000U
  2056. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2057. // .. Speed = 0
  2058. // .. ==> 0XF8000704[8:8] = 0x00000000U
  2059. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2060. // .. IO_Type = 1
  2061. // .. ==> 0XF8000704[11:9] = 0x00000001U
  2062. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2063. // .. PULLUP = 1
  2064. // .. ==> 0XF8000704[12:12] = 0x00000001U
  2065. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2066. // .. DisableRcvr = 0
  2067. // .. ==> 0XF8000704[13:13] = 0x00000000U
  2068. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2069. // ..
  2070. EMIT_MASKWRITE(0XF8000704, 0x00003FFFU ,0x00001202U),
  2071. // .. TRI_ENABLE = 0
  2072. // .. ==> 0XF8000708[0:0] = 0x00000000U
  2073. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2074. // .. L0_SEL = 1
  2075. // .. ==> 0XF8000708[1:1] = 0x00000001U
  2076. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2077. // .. L1_SEL = 0
  2078. // .. ==> 0XF8000708[2:2] = 0x00000000U
  2079. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2080. // .. L2_SEL = 0
  2081. // .. ==> 0XF8000708[4:3] = 0x00000000U
  2082. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2083. // .. L3_SEL = 0
  2084. // .. ==> 0XF8000708[7:5] = 0x00000000U
  2085. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2086. // .. Speed = 0
  2087. // .. ==> 0XF8000708[8:8] = 0x00000000U
  2088. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2089. // .. IO_Type = 1
  2090. // .. ==> 0XF8000708[11:9] = 0x00000001U
  2091. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2092. // .. PULLUP = 0
  2093. // .. ==> 0XF8000708[12:12] = 0x00000000U
  2094. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2095. // .. DisableRcvr = 0
  2096. // .. ==> 0XF8000708[13:13] = 0x00000000U
  2097. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2098. // ..
  2099. EMIT_MASKWRITE(0XF8000708, 0x00003FFFU ,0x00000202U),
  2100. // .. TRI_ENABLE = 0
  2101. // .. ==> 0XF800070C[0:0] = 0x00000000U
  2102. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2103. // .. L0_SEL = 1
  2104. // .. ==> 0XF800070C[1:1] = 0x00000001U
  2105. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2106. // .. L1_SEL = 0
  2107. // .. ==> 0XF800070C[2:2] = 0x00000000U
  2108. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2109. // .. L2_SEL = 0
  2110. // .. ==> 0XF800070C[4:3] = 0x00000000U
  2111. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2112. // .. L3_SEL = 0
  2113. // .. ==> 0XF800070C[7:5] = 0x00000000U
  2114. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2115. // .. Speed = 0
  2116. // .. ==> 0XF800070C[8:8] = 0x00000000U
  2117. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2118. // .. IO_Type = 1
  2119. // .. ==> 0XF800070C[11:9] = 0x00000001U
  2120. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2121. // .. PULLUP = 0
  2122. // .. ==> 0XF800070C[12:12] = 0x00000000U
  2123. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2124. // .. DisableRcvr = 0
  2125. // .. ==> 0XF800070C[13:13] = 0x00000000U
  2126. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2127. // ..
  2128. EMIT_MASKWRITE(0XF800070C, 0x00003FFFU ,0x00000202U),
  2129. // .. TRI_ENABLE = 0
  2130. // .. ==> 0XF8000710[0:0] = 0x00000000U
  2131. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2132. // .. L0_SEL = 1
  2133. // .. ==> 0XF8000710[1:1] = 0x00000001U
  2134. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2135. // .. L1_SEL = 0
  2136. // .. ==> 0XF8000710[2:2] = 0x00000000U
  2137. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2138. // .. L2_SEL = 0
  2139. // .. ==> 0XF8000710[4:3] = 0x00000000U
  2140. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2141. // .. L3_SEL = 0
  2142. // .. ==> 0XF8000710[7:5] = 0x00000000U
  2143. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2144. // .. Speed = 0
  2145. // .. ==> 0XF8000710[8:8] = 0x00000000U
  2146. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2147. // .. IO_Type = 1
  2148. // .. ==> 0XF8000710[11:9] = 0x00000001U
  2149. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2150. // .. PULLUP = 0
  2151. // .. ==> 0XF8000710[12:12] = 0x00000000U
  2152. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2153. // .. DisableRcvr = 0
  2154. // .. ==> 0XF8000710[13:13] = 0x00000000U
  2155. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2156. // ..
  2157. EMIT_MASKWRITE(0XF8000710, 0x00003FFFU ,0x00000202U),
  2158. // .. TRI_ENABLE = 0
  2159. // .. ==> 0XF8000714[0:0] = 0x00000000U
  2160. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2161. // .. L0_SEL = 1
  2162. // .. ==> 0XF8000714[1:1] = 0x00000001U
  2163. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2164. // .. L1_SEL = 0
  2165. // .. ==> 0XF8000714[2:2] = 0x00000000U
  2166. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2167. // .. L2_SEL = 0
  2168. // .. ==> 0XF8000714[4:3] = 0x00000000U
  2169. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2170. // .. L3_SEL = 0
  2171. // .. ==> 0XF8000714[7:5] = 0x00000000U
  2172. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2173. // .. Speed = 0
  2174. // .. ==> 0XF8000714[8:8] = 0x00000000U
  2175. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2176. // .. IO_Type = 1
  2177. // .. ==> 0XF8000714[11:9] = 0x00000001U
  2178. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2179. // .. PULLUP = 0
  2180. // .. ==> 0XF8000714[12:12] = 0x00000000U
  2181. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2182. // .. DisableRcvr = 0
  2183. // .. ==> 0XF8000714[13:13] = 0x00000000U
  2184. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2185. // ..
  2186. EMIT_MASKWRITE(0XF8000714, 0x00003FFFU ,0x00000202U),
  2187. // .. TRI_ENABLE = 0
  2188. // .. ==> 0XF8000718[0:0] = 0x00000000U
  2189. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2190. // .. L0_SEL = 1
  2191. // .. ==> 0XF8000718[1:1] = 0x00000001U
  2192. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2193. // .. L1_SEL = 0
  2194. // .. ==> 0XF8000718[2:2] = 0x00000000U
  2195. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2196. // .. L2_SEL = 0
  2197. // .. ==> 0XF8000718[4:3] = 0x00000000U
  2198. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2199. // .. L3_SEL = 0
  2200. // .. ==> 0XF8000718[7:5] = 0x00000000U
  2201. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2202. // .. Speed = 0
  2203. // .. ==> 0XF8000718[8:8] = 0x00000000U
  2204. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2205. // .. IO_Type = 1
  2206. // .. ==> 0XF8000718[11:9] = 0x00000001U
  2207. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2208. // .. PULLUP = 0
  2209. // .. ==> 0XF8000718[12:12] = 0x00000000U
  2210. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2211. // .. DisableRcvr = 0
  2212. // .. ==> 0XF8000718[13:13] = 0x00000000U
  2213. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2214. // ..
  2215. EMIT_MASKWRITE(0XF8000718, 0x00003FFFU ,0x00000202U),
  2216. // .. TRI_ENABLE = 0
  2217. // .. ==> 0XF800071C[0:0] = 0x00000000U
  2218. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2219. // .. L0_SEL = 0
  2220. // .. ==> 0XF800071C[1:1] = 0x00000000U
  2221. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2222. // .. L1_SEL = 0
  2223. // .. ==> 0XF800071C[2:2] = 0x00000000U
  2224. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2225. // .. L2_SEL = 0
  2226. // .. ==> 0XF800071C[4:3] = 0x00000000U
  2227. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2228. // .. L3_SEL = 0
  2229. // .. ==> 0XF800071C[7:5] = 0x00000000U
  2230. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2231. // .. Speed = 0
  2232. // .. ==> 0XF800071C[8:8] = 0x00000000U
  2233. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2234. // .. IO_Type = 1
  2235. // .. ==> 0XF800071C[11:9] = 0x00000001U
  2236. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2237. // .. PULLUP = 0
  2238. // .. ==> 0XF800071C[12:12] = 0x00000000U
  2239. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2240. // .. DisableRcvr = 0
  2241. // .. ==> 0XF800071C[13:13] = 0x00000000U
  2242. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2243. // ..
  2244. EMIT_MASKWRITE(0XF800071C, 0x00003FFFU ,0x00000200U),
  2245. // .. TRI_ENABLE = 0
  2246. // .. ==> 0XF8000720[0:0] = 0x00000000U
  2247. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2248. // .. L0_SEL = 1
  2249. // .. ==> 0XF8000720[1:1] = 0x00000001U
  2250. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2251. // .. L1_SEL = 0
  2252. // .. ==> 0XF8000720[2:2] = 0x00000000U
  2253. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2254. // .. L2_SEL = 0
  2255. // .. ==> 0XF8000720[4:3] = 0x00000000U
  2256. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2257. // .. L3_SEL = 0
  2258. // .. ==> 0XF8000720[7:5] = 0x00000000U
  2259. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2260. // .. Speed = 0
  2261. // .. ==> 0XF8000720[8:8] = 0x00000000U
  2262. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2263. // .. IO_Type = 1
  2264. // .. ==> 0XF8000720[11:9] = 0x00000001U
  2265. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2266. // .. PULLUP = 0
  2267. // .. ==> 0XF8000720[12:12] = 0x00000000U
  2268. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2269. // .. DisableRcvr = 0
  2270. // .. ==> 0XF8000720[13:13] = 0x00000000U
  2271. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2272. // ..
  2273. EMIT_MASKWRITE(0XF8000720, 0x00003FFFU ,0x00000202U),
  2274. // .. TRI_ENABLE = 0
  2275. // .. ==> 0XF8000724[0:0] = 0x00000000U
  2276. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2277. // .. L0_SEL = 1
  2278. // .. ==> 0XF8000724[1:1] = 0x00000001U
  2279. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2280. // .. L1_SEL = 0
  2281. // .. ==> 0XF8000724[2:2] = 0x00000000U
  2282. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2283. // .. L2_SEL = 0
  2284. // .. ==> 0XF8000724[4:3] = 0x00000000U
  2285. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2286. // .. L3_SEL = 0
  2287. // .. ==> 0XF8000724[7:5] = 0x00000000U
  2288. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2289. // .. Speed = 0
  2290. // .. ==> 0XF8000724[8:8] = 0x00000000U
  2291. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2292. // .. IO_Type = 1
  2293. // .. ==> 0XF8000724[11:9] = 0x00000001U
  2294. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2295. // .. PULLUP = 1
  2296. // .. ==> 0XF8000724[12:12] = 0x00000001U
  2297. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2298. // .. DisableRcvr = 0
  2299. // .. ==> 0XF8000724[13:13] = 0x00000000U
  2300. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2301. // ..
  2302. EMIT_MASKWRITE(0XF8000724, 0x00003FFFU ,0x00001202U),
  2303. // .. TRI_ENABLE = 0
  2304. // .. ==> 0XF8000728[0:0] = 0x00000000U
  2305. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2306. // .. L0_SEL = 1
  2307. // .. ==> 0XF8000728[1:1] = 0x00000001U
  2308. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2309. // .. L1_SEL = 0
  2310. // .. ==> 0XF8000728[2:2] = 0x00000000U
  2311. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2312. // .. L2_SEL = 0
  2313. // .. ==> 0XF8000728[4:3] = 0x00000000U
  2314. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2315. // .. L3_SEL = 0
  2316. // .. ==> 0XF8000728[7:5] = 0x00000000U
  2317. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2318. // .. Speed = 0
  2319. // .. ==> 0XF8000728[8:8] = 0x00000000U
  2320. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2321. // .. IO_Type = 1
  2322. // .. ==> 0XF8000728[11:9] = 0x00000001U
  2323. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2324. // .. PULLUP = 1
  2325. // .. ==> 0XF8000728[12:12] = 0x00000001U
  2326. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2327. // .. DisableRcvr = 0
  2328. // .. ==> 0XF8000728[13:13] = 0x00000000U
  2329. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2330. // ..
  2331. EMIT_MASKWRITE(0XF8000728, 0x00003FFFU ,0x00001202U),
  2332. // .. TRI_ENABLE = 0
  2333. // .. ==> 0XF800072C[0:0] = 0x00000000U
  2334. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2335. // .. L0_SEL = 1
  2336. // .. ==> 0XF800072C[1:1] = 0x00000001U
  2337. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2338. // .. L1_SEL = 0
  2339. // .. ==> 0XF800072C[2:2] = 0x00000000U
  2340. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2341. // .. L2_SEL = 0
  2342. // .. ==> 0XF800072C[4:3] = 0x00000000U
  2343. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2344. // .. L3_SEL = 0
  2345. // .. ==> 0XF800072C[7:5] = 0x00000000U
  2346. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2347. // .. Speed = 0
  2348. // .. ==> 0XF800072C[8:8] = 0x00000000U
  2349. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2350. // .. IO_Type = 1
  2351. // .. ==> 0XF800072C[11:9] = 0x00000001U
  2352. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2353. // .. PULLUP = 1
  2354. // .. ==> 0XF800072C[12:12] = 0x00000001U
  2355. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2356. // .. DisableRcvr = 0
  2357. // .. ==> 0XF800072C[13:13] = 0x00000000U
  2358. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2359. // ..
  2360. EMIT_MASKWRITE(0XF800072C, 0x00003FFFU ,0x00001202U),
  2361. // .. TRI_ENABLE = 0
  2362. // .. ==> 0XF8000730[0:0] = 0x00000000U
  2363. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2364. // .. L0_SEL = 1
  2365. // .. ==> 0XF8000730[1:1] = 0x00000001U
  2366. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2367. // .. L1_SEL = 0
  2368. // .. ==> 0XF8000730[2:2] = 0x00000000U
  2369. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2370. // .. L2_SEL = 0
  2371. // .. ==> 0XF8000730[4:3] = 0x00000000U
  2372. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2373. // .. L3_SEL = 0
  2374. // .. ==> 0XF8000730[7:5] = 0x00000000U
  2375. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2376. // .. Speed = 0
  2377. // .. ==> 0XF8000730[8:8] = 0x00000000U
  2378. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2379. // .. IO_Type = 1
  2380. // .. ==> 0XF8000730[11:9] = 0x00000001U
  2381. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2382. // .. PULLUP = 1
  2383. // .. ==> 0XF8000730[12:12] = 0x00000001U
  2384. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2385. // .. DisableRcvr = 0
  2386. // .. ==> 0XF8000730[13:13] = 0x00000000U
  2387. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2388. // ..
  2389. EMIT_MASKWRITE(0XF8000730, 0x00003FFFU ,0x00001202U),
  2390. // .. TRI_ENABLE = 0
  2391. // .. ==> 0XF8000734[0:0] = 0x00000000U
  2392. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2393. // .. L0_SEL = 1
  2394. // .. ==> 0XF8000734[1:1] = 0x00000001U
  2395. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2396. // .. L1_SEL = 0
  2397. // .. ==> 0XF8000734[2:2] = 0x00000000U
  2398. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2399. // .. L2_SEL = 0
  2400. // .. ==> 0XF8000734[4:3] = 0x00000000U
  2401. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2402. // .. L3_SEL = 0
  2403. // .. ==> 0XF8000734[7:5] = 0x00000000U
  2404. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2405. // .. Speed = 0
  2406. // .. ==> 0XF8000734[8:8] = 0x00000000U
  2407. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2408. // .. IO_Type = 1
  2409. // .. ==> 0XF8000734[11:9] = 0x00000001U
  2410. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2411. // .. PULLUP = 1
  2412. // .. ==> 0XF8000734[12:12] = 0x00000001U
  2413. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2414. // .. DisableRcvr = 0
  2415. // .. ==> 0XF8000734[13:13] = 0x00000000U
  2416. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2417. // ..
  2418. EMIT_MASKWRITE(0XF8000734, 0x00003FFFU ,0x00001202U),
  2419. // .. TRI_ENABLE = 1
  2420. // .. ==> 0XF8000738[0:0] = 0x00000001U
  2421. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2422. // .. Speed = 0
  2423. // .. ==> 0XF8000738[8:8] = 0x00000000U
  2424. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2425. // .. IO_Type = 1
  2426. // .. ==> 0XF8000738[11:9] = 0x00000001U
  2427. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2428. // .. PULLUP = 1
  2429. // .. ==> 0XF8000738[12:12] = 0x00000001U
  2430. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2431. // .. DisableRcvr = 0
  2432. // .. ==> 0XF8000738[13:13] = 0x00000000U
  2433. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2434. // ..
  2435. EMIT_MASKWRITE(0XF8000738, 0x00003F01U ,0x00001201U),
  2436. // .. TRI_ENABLE = 1
  2437. // .. ==> 0XF800073C[0:0] = 0x00000001U
  2438. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2439. // .. Speed = 0
  2440. // .. ==> 0XF800073C[8:8] = 0x00000000U
  2441. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2442. // .. IO_Type = 1
  2443. // .. ==> 0XF800073C[11:9] = 0x00000001U
  2444. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2445. // .. PULLUP = 1
  2446. // .. ==> 0XF800073C[12:12] = 0x00000001U
  2447. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  2448. // .. DisableRcvr = 0
  2449. // .. ==> 0XF800073C[13:13] = 0x00000000U
  2450. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2451. // ..
  2452. EMIT_MASKWRITE(0XF800073C, 0x00003F01U ,0x00001201U),
  2453. // .. TRI_ENABLE = 0
  2454. // .. ==> 0XF8000740[0:0] = 0x00000000U
  2455. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2456. // .. L0_SEL = 1
  2457. // .. ==> 0XF8000740[1:1] = 0x00000001U
  2458. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2459. // .. L1_SEL = 0
  2460. // .. ==> 0XF8000740[2:2] = 0x00000000U
  2461. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2462. // .. L2_SEL = 0
  2463. // .. ==> 0XF8000740[4:3] = 0x00000000U
  2464. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2465. // .. L3_SEL = 0
  2466. // .. ==> 0XF8000740[7:5] = 0x00000000U
  2467. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2468. // .. Speed = 0
  2469. // .. ==> 0XF8000740[8:8] = 0x00000000U
  2470. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2471. // .. IO_Type = 4
  2472. // .. ==> 0XF8000740[11:9] = 0x00000004U
  2473. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2474. // .. PULLUP = 0
  2475. // .. ==> 0XF8000740[12:12] = 0x00000000U
  2476. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2477. // .. DisableRcvr = 1
  2478. // .. ==> 0XF8000740[13:13] = 0x00000001U
  2479. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2480. // ..
  2481. EMIT_MASKWRITE(0XF8000740, 0x00003FFFU ,0x00002802U),
  2482. // .. TRI_ENABLE = 0
  2483. // .. ==> 0XF8000744[0:0] = 0x00000000U
  2484. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2485. // .. L0_SEL = 1
  2486. // .. ==> 0XF8000744[1:1] = 0x00000001U
  2487. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2488. // .. L1_SEL = 0
  2489. // .. ==> 0XF8000744[2:2] = 0x00000000U
  2490. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2491. // .. L2_SEL = 0
  2492. // .. ==> 0XF8000744[4:3] = 0x00000000U
  2493. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2494. // .. L3_SEL = 0
  2495. // .. ==> 0XF8000744[7:5] = 0x00000000U
  2496. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2497. // .. Speed = 0
  2498. // .. ==> 0XF8000744[8:8] = 0x00000000U
  2499. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2500. // .. IO_Type = 4
  2501. // .. ==> 0XF8000744[11:9] = 0x00000004U
  2502. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2503. // .. PULLUP = 0
  2504. // .. ==> 0XF8000744[12:12] = 0x00000000U
  2505. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2506. // .. DisableRcvr = 1
  2507. // .. ==> 0XF8000744[13:13] = 0x00000001U
  2508. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2509. // ..
  2510. EMIT_MASKWRITE(0XF8000744, 0x00003FFFU ,0x00002802U),
  2511. // .. TRI_ENABLE = 0
  2512. // .. ==> 0XF8000748[0:0] = 0x00000000U
  2513. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2514. // .. L0_SEL = 1
  2515. // .. ==> 0XF8000748[1:1] = 0x00000001U
  2516. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2517. // .. L1_SEL = 0
  2518. // .. ==> 0XF8000748[2:2] = 0x00000000U
  2519. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2520. // .. L2_SEL = 0
  2521. // .. ==> 0XF8000748[4:3] = 0x00000000U
  2522. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2523. // .. L3_SEL = 0
  2524. // .. ==> 0XF8000748[7:5] = 0x00000000U
  2525. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2526. // .. Speed = 0
  2527. // .. ==> 0XF8000748[8:8] = 0x00000000U
  2528. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2529. // .. IO_Type = 4
  2530. // .. ==> 0XF8000748[11:9] = 0x00000004U
  2531. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2532. // .. PULLUP = 0
  2533. // .. ==> 0XF8000748[12:12] = 0x00000000U
  2534. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2535. // .. DisableRcvr = 1
  2536. // .. ==> 0XF8000748[13:13] = 0x00000001U
  2537. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2538. // ..
  2539. EMIT_MASKWRITE(0XF8000748, 0x00003FFFU ,0x00002802U),
  2540. // .. TRI_ENABLE = 0
  2541. // .. ==> 0XF800074C[0:0] = 0x00000000U
  2542. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2543. // .. L0_SEL = 1
  2544. // .. ==> 0XF800074C[1:1] = 0x00000001U
  2545. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2546. // .. L1_SEL = 0
  2547. // .. ==> 0XF800074C[2:2] = 0x00000000U
  2548. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2549. // .. L2_SEL = 0
  2550. // .. ==> 0XF800074C[4:3] = 0x00000000U
  2551. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2552. // .. L3_SEL = 0
  2553. // .. ==> 0XF800074C[7:5] = 0x00000000U
  2554. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2555. // .. Speed = 0
  2556. // .. ==> 0XF800074C[8:8] = 0x00000000U
  2557. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2558. // .. IO_Type = 4
  2559. // .. ==> 0XF800074C[11:9] = 0x00000004U
  2560. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2561. // .. PULLUP = 0
  2562. // .. ==> 0XF800074C[12:12] = 0x00000000U
  2563. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2564. // .. DisableRcvr = 1
  2565. // .. ==> 0XF800074C[13:13] = 0x00000001U
  2566. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2567. // ..
  2568. EMIT_MASKWRITE(0XF800074C, 0x00003FFFU ,0x00002802U),
  2569. // .. TRI_ENABLE = 0
  2570. // .. ==> 0XF8000750[0:0] = 0x00000000U
  2571. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2572. // .. L0_SEL = 1
  2573. // .. ==> 0XF8000750[1:1] = 0x00000001U
  2574. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2575. // .. L1_SEL = 0
  2576. // .. ==> 0XF8000750[2:2] = 0x00000000U
  2577. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2578. // .. L2_SEL = 0
  2579. // .. ==> 0XF8000750[4:3] = 0x00000000U
  2580. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2581. // .. L3_SEL = 0
  2582. // .. ==> 0XF8000750[7:5] = 0x00000000U
  2583. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2584. // .. Speed = 0
  2585. // .. ==> 0XF8000750[8:8] = 0x00000000U
  2586. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2587. // .. IO_Type = 4
  2588. // .. ==> 0XF8000750[11:9] = 0x00000004U
  2589. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2590. // .. PULLUP = 0
  2591. // .. ==> 0XF8000750[12:12] = 0x00000000U
  2592. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2593. // .. DisableRcvr = 1
  2594. // .. ==> 0XF8000750[13:13] = 0x00000001U
  2595. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2596. // ..
  2597. EMIT_MASKWRITE(0XF8000750, 0x00003FFFU ,0x00002802U),
  2598. // .. TRI_ENABLE = 0
  2599. // .. ==> 0XF8000754[0:0] = 0x00000000U
  2600. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2601. // .. L0_SEL = 1
  2602. // .. ==> 0XF8000754[1:1] = 0x00000001U
  2603. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2604. // .. L1_SEL = 0
  2605. // .. ==> 0XF8000754[2:2] = 0x00000000U
  2606. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2607. // .. L2_SEL = 0
  2608. // .. ==> 0XF8000754[4:3] = 0x00000000U
  2609. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2610. // .. L3_SEL = 0
  2611. // .. ==> 0XF8000754[7:5] = 0x00000000U
  2612. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2613. // .. Speed = 0
  2614. // .. ==> 0XF8000754[8:8] = 0x00000000U
  2615. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2616. // .. IO_Type = 4
  2617. // .. ==> 0XF8000754[11:9] = 0x00000004U
  2618. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2619. // .. PULLUP = 0
  2620. // .. ==> 0XF8000754[12:12] = 0x00000000U
  2621. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2622. // .. DisableRcvr = 1
  2623. // .. ==> 0XF8000754[13:13] = 0x00000001U
  2624. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  2625. // ..
  2626. EMIT_MASKWRITE(0XF8000754, 0x00003FFFU ,0x00002802U),
  2627. // .. TRI_ENABLE = 1
  2628. // .. ==> 0XF8000758[0:0] = 0x00000001U
  2629. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2630. // .. L0_SEL = 1
  2631. // .. ==> 0XF8000758[1:1] = 0x00000001U
  2632. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2633. // .. L1_SEL = 0
  2634. // .. ==> 0XF8000758[2:2] = 0x00000000U
  2635. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2636. // .. L2_SEL = 0
  2637. // .. ==> 0XF8000758[4:3] = 0x00000000U
  2638. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2639. // .. L3_SEL = 0
  2640. // .. ==> 0XF8000758[7:5] = 0x00000000U
  2641. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2642. // .. Speed = 0
  2643. // .. ==> 0XF8000758[8:8] = 0x00000000U
  2644. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2645. // .. IO_Type = 4
  2646. // .. ==> 0XF8000758[11:9] = 0x00000004U
  2647. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2648. // .. PULLUP = 0
  2649. // .. ==> 0XF8000758[12:12] = 0x00000000U
  2650. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2651. // .. DisableRcvr = 0
  2652. // .. ==> 0XF8000758[13:13] = 0x00000000U
  2653. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2654. // ..
  2655. EMIT_MASKWRITE(0XF8000758, 0x00003FFFU ,0x00000803U),
  2656. // .. TRI_ENABLE = 1
  2657. // .. ==> 0XF800075C[0:0] = 0x00000001U
  2658. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2659. // .. L0_SEL = 1
  2660. // .. ==> 0XF800075C[1:1] = 0x00000001U
  2661. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2662. // .. L1_SEL = 0
  2663. // .. ==> 0XF800075C[2:2] = 0x00000000U
  2664. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2665. // .. L2_SEL = 0
  2666. // .. ==> 0XF800075C[4:3] = 0x00000000U
  2667. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2668. // .. L3_SEL = 0
  2669. // .. ==> 0XF800075C[7:5] = 0x00000000U
  2670. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2671. // .. Speed = 0
  2672. // .. ==> 0XF800075C[8:8] = 0x00000000U
  2673. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2674. // .. IO_Type = 4
  2675. // .. ==> 0XF800075C[11:9] = 0x00000004U
  2676. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2677. // .. PULLUP = 0
  2678. // .. ==> 0XF800075C[12:12] = 0x00000000U
  2679. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2680. // .. DisableRcvr = 0
  2681. // .. ==> 0XF800075C[13:13] = 0x00000000U
  2682. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2683. // ..
  2684. EMIT_MASKWRITE(0XF800075C, 0x00003FFFU ,0x00000803U),
  2685. // .. TRI_ENABLE = 1
  2686. // .. ==> 0XF8000760[0:0] = 0x00000001U
  2687. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2688. // .. L0_SEL = 1
  2689. // .. ==> 0XF8000760[1:1] = 0x00000001U
  2690. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2691. // .. L1_SEL = 0
  2692. // .. ==> 0XF8000760[2:2] = 0x00000000U
  2693. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2694. // .. L2_SEL = 0
  2695. // .. ==> 0XF8000760[4:3] = 0x00000000U
  2696. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2697. // .. L3_SEL = 0
  2698. // .. ==> 0XF8000760[7:5] = 0x00000000U
  2699. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2700. // .. Speed = 0
  2701. // .. ==> 0XF8000760[8:8] = 0x00000000U
  2702. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2703. // .. IO_Type = 4
  2704. // .. ==> 0XF8000760[11:9] = 0x00000004U
  2705. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2706. // .. PULLUP = 0
  2707. // .. ==> 0XF8000760[12:12] = 0x00000000U
  2708. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2709. // .. DisableRcvr = 0
  2710. // .. ==> 0XF8000760[13:13] = 0x00000000U
  2711. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2712. // ..
  2713. EMIT_MASKWRITE(0XF8000760, 0x00003FFFU ,0x00000803U),
  2714. // .. TRI_ENABLE = 1
  2715. // .. ==> 0XF8000764[0:0] = 0x00000001U
  2716. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2717. // .. L0_SEL = 1
  2718. // .. ==> 0XF8000764[1:1] = 0x00000001U
  2719. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2720. // .. L1_SEL = 0
  2721. // .. ==> 0XF8000764[2:2] = 0x00000000U
  2722. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2723. // .. L2_SEL = 0
  2724. // .. ==> 0XF8000764[4:3] = 0x00000000U
  2725. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2726. // .. L3_SEL = 0
  2727. // .. ==> 0XF8000764[7:5] = 0x00000000U
  2728. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2729. // .. Speed = 0
  2730. // .. ==> 0XF8000764[8:8] = 0x00000000U
  2731. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2732. // .. IO_Type = 4
  2733. // .. ==> 0XF8000764[11:9] = 0x00000004U
  2734. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2735. // .. PULLUP = 0
  2736. // .. ==> 0XF8000764[12:12] = 0x00000000U
  2737. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2738. // .. DisableRcvr = 0
  2739. // .. ==> 0XF8000764[13:13] = 0x00000000U
  2740. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2741. // ..
  2742. EMIT_MASKWRITE(0XF8000764, 0x00003FFFU ,0x00000803U),
  2743. // .. TRI_ENABLE = 1
  2744. // .. ==> 0XF8000768[0:0] = 0x00000001U
  2745. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2746. // .. L0_SEL = 1
  2747. // .. ==> 0XF8000768[1:1] = 0x00000001U
  2748. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2749. // .. L1_SEL = 0
  2750. // .. ==> 0XF8000768[2:2] = 0x00000000U
  2751. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2752. // .. L2_SEL = 0
  2753. // .. ==> 0XF8000768[4:3] = 0x00000000U
  2754. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2755. // .. L3_SEL = 0
  2756. // .. ==> 0XF8000768[7:5] = 0x00000000U
  2757. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2758. // .. Speed = 0
  2759. // .. ==> 0XF8000768[8:8] = 0x00000000U
  2760. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2761. // .. IO_Type = 4
  2762. // .. ==> 0XF8000768[11:9] = 0x00000004U
  2763. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2764. // .. PULLUP = 0
  2765. // .. ==> 0XF8000768[12:12] = 0x00000000U
  2766. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2767. // .. DisableRcvr = 0
  2768. // .. ==> 0XF8000768[13:13] = 0x00000000U
  2769. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2770. // ..
  2771. EMIT_MASKWRITE(0XF8000768, 0x00003FFFU ,0x00000803U),
  2772. // .. TRI_ENABLE = 1
  2773. // .. ==> 0XF800076C[0:0] = 0x00000001U
  2774. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2775. // .. L0_SEL = 1
  2776. // .. ==> 0XF800076C[1:1] = 0x00000001U
  2777. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  2778. // .. L1_SEL = 0
  2779. // .. ==> 0XF800076C[2:2] = 0x00000000U
  2780. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  2781. // .. L2_SEL = 0
  2782. // .. ==> 0XF800076C[4:3] = 0x00000000U
  2783. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2784. // .. L3_SEL = 0
  2785. // .. ==> 0XF800076C[7:5] = 0x00000000U
  2786. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2787. // .. Speed = 0
  2788. // .. ==> 0XF800076C[8:8] = 0x00000000U
  2789. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2790. // .. IO_Type = 4
  2791. // .. ==> 0XF800076C[11:9] = 0x00000004U
  2792. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  2793. // .. PULLUP = 0
  2794. // .. ==> 0XF800076C[12:12] = 0x00000000U
  2795. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2796. // .. DisableRcvr = 0
  2797. // .. ==> 0XF800076C[13:13] = 0x00000000U
  2798. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2799. // ..
  2800. EMIT_MASKWRITE(0XF800076C, 0x00003FFFU ,0x00000803U),
  2801. // .. TRI_ENABLE = 0
  2802. // .. ==> 0XF8000770[0:0] = 0x00000000U
  2803. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2804. // .. L0_SEL = 0
  2805. // .. ==> 0XF8000770[1:1] = 0x00000000U
  2806. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2807. // .. L1_SEL = 1
  2808. // .. ==> 0XF8000770[2:2] = 0x00000001U
  2809. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2810. // .. L2_SEL = 0
  2811. // .. ==> 0XF8000770[4:3] = 0x00000000U
  2812. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2813. // .. L3_SEL = 0
  2814. // .. ==> 0XF8000770[7:5] = 0x00000000U
  2815. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2816. // .. Speed = 0
  2817. // .. ==> 0XF8000770[8:8] = 0x00000000U
  2818. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2819. // .. IO_Type = 1
  2820. // .. ==> 0XF8000770[11:9] = 0x00000001U
  2821. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2822. // .. PULLUP = 0
  2823. // .. ==> 0XF8000770[12:12] = 0x00000000U
  2824. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2825. // .. DisableRcvr = 0
  2826. // .. ==> 0XF8000770[13:13] = 0x00000000U
  2827. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2828. // ..
  2829. EMIT_MASKWRITE(0XF8000770, 0x00003FFFU ,0x00000204U),
  2830. // .. TRI_ENABLE = 1
  2831. // .. ==> 0XF8000774[0:0] = 0x00000001U
  2832. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2833. // .. L0_SEL = 0
  2834. // .. ==> 0XF8000774[1:1] = 0x00000000U
  2835. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2836. // .. L1_SEL = 1
  2837. // .. ==> 0XF8000774[2:2] = 0x00000001U
  2838. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2839. // .. L2_SEL = 0
  2840. // .. ==> 0XF8000774[4:3] = 0x00000000U
  2841. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2842. // .. L3_SEL = 0
  2843. // .. ==> 0XF8000774[7:5] = 0x00000000U
  2844. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2845. // .. Speed = 0
  2846. // .. ==> 0XF8000774[8:8] = 0x00000000U
  2847. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2848. // .. IO_Type = 1
  2849. // .. ==> 0XF8000774[11:9] = 0x00000001U
  2850. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2851. // .. PULLUP = 0
  2852. // .. ==> 0XF8000774[12:12] = 0x00000000U
  2853. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2854. // .. DisableRcvr = 0
  2855. // .. ==> 0XF8000774[13:13] = 0x00000000U
  2856. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2857. // ..
  2858. EMIT_MASKWRITE(0XF8000774, 0x00003FFFU ,0x00000205U),
  2859. // .. TRI_ENABLE = 0
  2860. // .. ==> 0XF8000778[0:0] = 0x00000000U
  2861. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2862. // .. L0_SEL = 0
  2863. // .. ==> 0XF8000778[1:1] = 0x00000000U
  2864. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2865. // .. L1_SEL = 1
  2866. // .. ==> 0XF8000778[2:2] = 0x00000001U
  2867. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2868. // .. L2_SEL = 0
  2869. // .. ==> 0XF8000778[4:3] = 0x00000000U
  2870. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2871. // .. L3_SEL = 0
  2872. // .. ==> 0XF8000778[7:5] = 0x00000000U
  2873. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2874. // .. Speed = 0
  2875. // .. ==> 0XF8000778[8:8] = 0x00000000U
  2876. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2877. // .. IO_Type = 1
  2878. // .. ==> 0XF8000778[11:9] = 0x00000001U
  2879. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2880. // .. PULLUP = 0
  2881. // .. ==> 0XF8000778[12:12] = 0x00000000U
  2882. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2883. // .. DisableRcvr = 0
  2884. // .. ==> 0XF8000778[13:13] = 0x00000000U
  2885. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2886. // ..
  2887. EMIT_MASKWRITE(0XF8000778, 0x00003FFFU ,0x00000204U),
  2888. // .. TRI_ENABLE = 1
  2889. // .. ==> 0XF800077C[0:0] = 0x00000001U
  2890. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  2891. // .. L0_SEL = 0
  2892. // .. ==> 0XF800077C[1:1] = 0x00000000U
  2893. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2894. // .. L1_SEL = 1
  2895. // .. ==> 0XF800077C[2:2] = 0x00000001U
  2896. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2897. // .. L2_SEL = 0
  2898. // .. ==> 0XF800077C[4:3] = 0x00000000U
  2899. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2900. // .. L3_SEL = 0
  2901. // .. ==> 0XF800077C[7:5] = 0x00000000U
  2902. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2903. // .. Speed = 0
  2904. // .. ==> 0XF800077C[8:8] = 0x00000000U
  2905. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2906. // .. IO_Type = 1
  2907. // .. ==> 0XF800077C[11:9] = 0x00000001U
  2908. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2909. // .. PULLUP = 0
  2910. // .. ==> 0XF800077C[12:12] = 0x00000000U
  2911. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2912. // .. DisableRcvr = 0
  2913. // .. ==> 0XF800077C[13:13] = 0x00000000U
  2914. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2915. // ..
  2916. EMIT_MASKWRITE(0XF800077C, 0x00003FFFU ,0x00000205U),
  2917. // .. TRI_ENABLE = 0
  2918. // .. ==> 0XF8000780[0:0] = 0x00000000U
  2919. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2920. // .. L0_SEL = 0
  2921. // .. ==> 0XF8000780[1:1] = 0x00000000U
  2922. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2923. // .. L1_SEL = 1
  2924. // .. ==> 0XF8000780[2:2] = 0x00000001U
  2925. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2926. // .. L2_SEL = 0
  2927. // .. ==> 0XF8000780[4:3] = 0x00000000U
  2928. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2929. // .. L3_SEL = 0
  2930. // .. ==> 0XF8000780[7:5] = 0x00000000U
  2931. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2932. // .. Speed = 0
  2933. // .. ==> 0XF8000780[8:8] = 0x00000000U
  2934. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2935. // .. IO_Type = 1
  2936. // .. ==> 0XF8000780[11:9] = 0x00000001U
  2937. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2938. // .. PULLUP = 0
  2939. // .. ==> 0XF8000780[12:12] = 0x00000000U
  2940. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2941. // .. DisableRcvr = 0
  2942. // .. ==> 0XF8000780[13:13] = 0x00000000U
  2943. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2944. // ..
  2945. EMIT_MASKWRITE(0XF8000780, 0x00003FFFU ,0x00000204U),
  2946. // .. TRI_ENABLE = 0
  2947. // .. ==> 0XF8000784[0:0] = 0x00000000U
  2948. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2949. // .. L0_SEL = 0
  2950. // .. ==> 0XF8000784[1:1] = 0x00000000U
  2951. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2952. // .. L1_SEL = 1
  2953. // .. ==> 0XF8000784[2:2] = 0x00000001U
  2954. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2955. // .. L2_SEL = 0
  2956. // .. ==> 0XF8000784[4:3] = 0x00000000U
  2957. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2958. // .. L3_SEL = 0
  2959. // .. ==> 0XF8000784[7:5] = 0x00000000U
  2960. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2961. // .. Speed = 0
  2962. // .. ==> 0XF8000784[8:8] = 0x00000000U
  2963. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2964. // .. IO_Type = 1
  2965. // .. ==> 0XF8000784[11:9] = 0x00000001U
  2966. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2967. // .. PULLUP = 0
  2968. // .. ==> 0XF8000784[12:12] = 0x00000000U
  2969. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2970. // .. DisableRcvr = 0
  2971. // .. ==> 0XF8000784[13:13] = 0x00000000U
  2972. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  2973. // ..
  2974. EMIT_MASKWRITE(0XF8000784, 0x00003FFFU ,0x00000204U),
  2975. // .. TRI_ENABLE = 0
  2976. // .. ==> 0XF8000788[0:0] = 0x00000000U
  2977. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  2978. // .. L0_SEL = 0
  2979. // .. ==> 0XF8000788[1:1] = 0x00000000U
  2980. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  2981. // .. L1_SEL = 1
  2982. // .. ==> 0XF8000788[2:2] = 0x00000001U
  2983. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  2984. // .. L2_SEL = 0
  2985. // .. ==> 0XF8000788[4:3] = 0x00000000U
  2986. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  2987. // .. L3_SEL = 0
  2988. // .. ==> 0XF8000788[7:5] = 0x00000000U
  2989. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  2990. // .. Speed = 0
  2991. // .. ==> 0XF8000788[8:8] = 0x00000000U
  2992. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  2993. // .. IO_Type = 1
  2994. // .. ==> 0XF8000788[11:9] = 0x00000001U
  2995. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  2996. // .. PULLUP = 0
  2997. // .. ==> 0XF8000788[12:12] = 0x00000000U
  2998. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  2999. // .. DisableRcvr = 0
  3000. // .. ==> 0XF8000788[13:13] = 0x00000000U
  3001. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3002. // ..
  3003. EMIT_MASKWRITE(0XF8000788, 0x00003FFFU ,0x00000204U),
  3004. // .. TRI_ENABLE = 0
  3005. // .. ==> 0XF800078C[0:0] = 0x00000000U
  3006. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3007. // .. L0_SEL = 0
  3008. // .. ==> 0XF800078C[1:1] = 0x00000000U
  3009. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3010. // .. L1_SEL = 1
  3011. // .. ==> 0XF800078C[2:2] = 0x00000001U
  3012. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3013. // .. L2_SEL = 0
  3014. // .. ==> 0XF800078C[4:3] = 0x00000000U
  3015. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3016. // .. L3_SEL = 0
  3017. // .. ==> 0XF800078C[7:5] = 0x00000000U
  3018. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3019. // .. Speed = 0
  3020. // .. ==> 0XF800078C[8:8] = 0x00000000U
  3021. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3022. // .. IO_Type = 1
  3023. // .. ==> 0XF800078C[11:9] = 0x00000001U
  3024. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3025. // .. PULLUP = 0
  3026. // .. ==> 0XF800078C[12:12] = 0x00000000U
  3027. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3028. // .. DisableRcvr = 0
  3029. // .. ==> 0XF800078C[13:13] = 0x00000000U
  3030. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3031. // ..
  3032. EMIT_MASKWRITE(0XF800078C, 0x00003FFFU ,0x00000204U),
  3033. // .. TRI_ENABLE = 1
  3034. // .. ==> 0XF8000790[0:0] = 0x00000001U
  3035. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  3036. // .. L0_SEL = 0
  3037. // .. ==> 0XF8000790[1:1] = 0x00000000U
  3038. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3039. // .. L1_SEL = 1
  3040. // .. ==> 0XF8000790[2:2] = 0x00000001U
  3041. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3042. // .. L2_SEL = 0
  3043. // .. ==> 0XF8000790[4:3] = 0x00000000U
  3044. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3045. // .. L3_SEL = 0
  3046. // .. ==> 0XF8000790[7:5] = 0x00000000U
  3047. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3048. // .. Speed = 0
  3049. // .. ==> 0XF8000790[8:8] = 0x00000000U
  3050. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3051. // .. IO_Type = 1
  3052. // .. ==> 0XF8000790[11:9] = 0x00000001U
  3053. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3054. // .. PULLUP = 0
  3055. // .. ==> 0XF8000790[12:12] = 0x00000000U
  3056. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3057. // .. DisableRcvr = 0
  3058. // .. ==> 0XF8000790[13:13] = 0x00000000U
  3059. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3060. // ..
  3061. EMIT_MASKWRITE(0XF8000790, 0x00003FFFU ,0x00000205U),
  3062. // .. TRI_ENABLE = 0
  3063. // .. ==> 0XF8000794[0:0] = 0x00000000U
  3064. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3065. // .. L0_SEL = 0
  3066. // .. ==> 0XF8000794[1:1] = 0x00000000U
  3067. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3068. // .. L1_SEL = 1
  3069. // .. ==> 0XF8000794[2:2] = 0x00000001U
  3070. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3071. // .. L2_SEL = 0
  3072. // .. ==> 0XF8000794[4:3] = 0x00000000U
  3073. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3074. // .. L3_SEL = 0
  3075. // .. ==> 0XF8000794[7:5] = 0x00000000U
  3076. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3077. // .. Speed = 0
  3078. // .. ==> 0XF8000794[8:8] = 0x00000000U
  3079. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3080. // .. IO_Type = 1
  3081. // .. ==> 0XF8000794[11:9] = 0x00000001U
  3082. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3083. // .. PULLUP = 0
  3084. // .. ==> 0XF8000794[12:12] = 0x00000000U
  3085. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3086. // .. DisableRcvr = 0
  3087. // .. ==> 0XF8000794[13:13] = 0x00000000U
  3088. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3089. // ..
  3090. EMIT_MASKWRITE(0XF8000794, 0x00003FFFU ,0x00000204U),
  3091. // .. TRI_ENABLE = 0
  3092. // .. ==> 0XF8000798[0:0] = 0x00000000U
  3093. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3094. // .. L0_SEL = 0
  3095. // .. ==> 0XF8000798[1:1] = 0x00000000U
  3096. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3097. // .. L1_SEL = 1
  3098. // .. ==> 0XF8000798[2:2] = 0x00000001U
  3099. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3100. // .. L2_SEL = 0
  3101. // .. ==> 0XF8000798[4:3] = 0x00000000U
  3102. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3103. // .. L3_SEL = 0
  3104. // .. ==> 0XF8000798[7:5] = 0x00000000U
  3105. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3106. // .. Speed = 0
  3107. // .. ==> 0XF8000798[8:8] = 0x00000000U
  3108. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3109. // .. IO_Type = 1
  3110. // .. ==> 0XF8000798[11:9] = 0x00000001U
  3111. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3112. // .. PULLUP = 0
  3113. // .. ==> 0XF8000798[12:12] = 0x00000000U
  3114. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3115. // .. DisableRcvr = 0
  3116. // .. ==> 0XF8000798[13:13] = 0x00000000U
  3117. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3118. // ..
  3119. EMIT_MASKWRITE(0XF8000798, 0x00003FFFU ,0x00000204U),
  3120. // .. TRI_ENABLE = 0
  3121. // .. ==> 0XF800079C[0:0] = 0x00000000U
  3122. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3123. // .. L0_SEL = 0
  3124. // .. ==> 0XF800079C[1:1] = 0x00000000U
  3125. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3126. // .. L1_SEL = 1
  3127. // .. ==> 0XF800079C[2:2] = 0x00000001U
  3128. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  3129. // .. L2_SEL = 0
  3130. // .. ==> 0XF800079C[4:3] = 0x00000000U
  3131. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3132. // .. L3_SEL = 0
  3133. // .. ==> 0XF800079C[7:5] = 0x00000000U
  3134. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3135. // .. Speed = 0
  3136. // .. ==> 0XF800079C[8:8] = 0x00000000U
  3137. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3138. // .. IO_Type = 1
  3139. // .. ==> 0XF800079C[11:9] = 0x00000001U
  3140. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3141. // .. PULLUP = 0
  3142. // .. ==> 0XF800079C[12:12] = 0x00000000U
  3143. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3144. // .. DisableRcvr = 0
  3145. // .. ==> 0XF800079C[13:13] = 0x00000000U
  3146. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3147. // ..
  3148. EMIT_MASKWRITE(0XF800079C, 0x00003FFFU ,0x00000204U),
  3149. // .. TRI_ENABLE = 0
  3150. // .. ==> 0XF80007A0[0:0] = 0x00000000U
  3151. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3152. // .. L0_SEL = 0
  3153. // .. ==> 0XF80007A0[1:1] = 0x00000000U
  3154. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3155. // .. L1_SEL = 0
  3156. // .. ==> 0XF80007A0[2:2] = 0x00000000U
  3157. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3158. // .. L2_SEL = 0
  3159. // .. ==> 0XF80007A0[4:3] = 0x00000000U
  3160. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3161. // .. L3_SEL = 4
  3162. // .. ==> 0XF80007A0[7:5] = 0x00000004U
  3163. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3164. // .. Speed = 0
  3165. // .. ==> 0XF80007A0[8:8] = 0x00000000U
  3166. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3167. // .. IO_Type = 1
  3168. // .. ==> 0XF80007A0[11:9] = 0x00000001U
  3169. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3170. // .. PULLUP = 0
  3171. // .. ==> 0XF80007A0[12:12] = 0x00000000U
  3172. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3173. // .. DisableRcvr = 0
  3174. // .. ==> 0XF80007A0[13:13] = 0x00000000U
  3175. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3176. // ..
  3177. EMIT_MASKWRITE(0XF80007A0, 0x00003FFFU ,0x00000280U),
  3178. // .. TRI_ENABLE = 0
  3179. // .. ==> 0XF80007A4[0:0] = 0x00000000U
  3180. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3181. // .. L0_SEL = 0
  3182. // .. ==> 0XF80007A4[1:1] = 0x00000000U
  3183. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3184. // .. L1_SEL = 0
  3185. // .. ==> 0XF80007A4[2:2] = 0x00000000U
  3186. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3187. // .. L2_SEL = 0
  3188. // .. ==> 0XF80007A4[4:3] = 0x00000000U
  3189. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3190. // .. L3_SEL = 4
  3191. // .. ==> 0XF80007A4[7:5] = 0x00000004U
  3192. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3193. // .. Speed = 0
  3194. // .. ==> 0XF80007A4[8:8] = 0x00000000U
  3195. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3196. // .. IO_Type = 1
  3197. // .. ==> 0XF80007A4[11:9] = 0x00000001U
  3198. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3199. // .. PULLUP = 0
  3200. // .. ==> 0XF80007A4[12:12] = 0x00000000U
  3201. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3202. // .. DisableRcvr = 0
  3203. // .. ==> 0XF80007A4[13:13] = 0x00000000U
  3204. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3205. // ..
  3206. EMIT_MASKWRITE(0XF80007A4, 0x00003FFFU ,0x00000280U),
  3207. // .. TRI_ENABLE = 0
  3208. // .. ==> 0XF80007A8[0:0] = 0x00000000U
  3209. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3210. // .. L0_SEL = 0
  3211. // .. ==> 0XF80007A8[1:1] = 0x00000000U
  3212. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3213. // .. L1_SEL = 0
  3214. // .. ==> 0XF80007A8[2:2] = 0x00000000U
  3215. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3216. // .. L2_SEL = 0
  3217. // .. ==> 0XF80007A8[4:3] = 0x00000000U
  3218. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3219. // .. L3_SEL = 4
  3220. // .. ==> 0XF80007A8[7:5] = 0x00000004U
  3221. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3222. // .. Speed = 0
  3223. // .. ==> 0XF80007A8[8:8] = 0x00000000U
  3224. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3225. // .. IO_Type = 1
  3226. // .. ==> 0XF80007A8[11:9] = 0x00000001U
  3227. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3228. // .. PULLUP = 0
  3229. // .. ==> 0XF80007A8[12:12] = 0x00000000U
  3230. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3231. // .. DisableRcvr = 0
  3232. // .. ==> 0XF80007A8[13:13] = 0x00000000U
  3233. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3234. // ..
  3235. EMIT_MASKWRITE(0XF80007A8, 0x00003FFFU ,0x00000280U),
  3236. // .. TRI_ENABLE = 0
  3237. // .. ==> 0XF80007AC[0:0] = 0x00000000U
  3238. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3239. // .. L0_SEL = 0
  3240. // .. ==> 0XF80007AC[1:1] = 0x00000000U
  3241. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3242. // .. L1_SEL = 0
  3243. // .. ==> 0XF80007AC[2:2] = 0x00000000U
  3244. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3245. // .. L2_SEL = 0
  3246. // .. ==> 0XF80007AC[4:3] = 0x00000000U
  3247. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3248. // .. L3_SEL = 4
  3249. // .. ==> 0XF80007AC[7:5] = 0x00000004U
  3250. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3251. // .. Speed = 0
  3252. // .. ==> 0XF80007AC[8:8] = 0x00000000U
  3253. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3254. // .. IO_Type = 1
  3255. // .. ==> 0XF80007AC[11:9] = 0x00000001U
  3256. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3257. // .. PULLUP = 0
  3258. // .. ==> 0XF80007AC[12:12] = 0x00000000U
  3259. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3260. // .. DisableRcvr = 0
  3261. // .. ==> 0XF80007AC[13:13] = 0x00000000U
  3262. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3263. // ..
  3264. EMIT_MASKWRITE(0XF80007AC, 0x00003FFFU ,0x00000280U),
  3265. // .. TRI_ENABLE = 0
  3266. // .. ==> 0XF80007B0[0:0] = 0x00000000U
  3267. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3268. // .. L0_SEL = 0
  3269. // .. ==> 0XF80007B0[1:1] = 0x00000000U
  3270. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3271. // .. L1_SEL = 0
  3272. // .. ==> 0XF80007B0[2:2] = 0x00000000U
  3273. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3274. // .. L2_SEL = 0
  3275. // .. ==> 0XF80007B0[4:3] = 0x00000000U
  3276. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3277. // .. L3_SEL = 4
  3278. // .. ==> 0XF80007B0[7:5] = 0x00000004U
  3279. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3280. // .. Speed = 0
  3281. // .. ==> 0XF80007B0[8:8] = 0x00000000U
  3282. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3283. // .. IO_Type = 1
  3284. // .. ==> 0XF80007B0[11:9] = 0x00000001U
  3285. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3286. // .. PULLUP = 0
  3287. // .. ==> 0XF80007B0[12:12] = 0x00000000U
  3288. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3289. // .. DisableRcvr = 0
  3290. // .. ==> 0XF80007B0[13:13] = 0x00000000U
  3291. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3292. // ..
  3293. EMIT_MASKWRITE(0XF80007B0, 0x00003FFFU ,0x00000280U),
  3294. // .. TRI_ENABLE = 0
  3295. // .. ==> 0XF80007B4[0:0] = 0x00000000U
  3296. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3297. // .. L0_SEL = 0
  3298. // .. ==> 0XF80007B4[1:1] = 0x00000000U
  3299. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3300. // .. L1_SEL = 0
  3301. // .. ==> 0XF80007B4[2:2] = 0x00000000U
  3302. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3303. // .. L2_SEL = 0
  3304. // .. ==> 0XF80007B4[4:3] = 0x00000000U
  3305. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3306. // .. L3_SEL = 4
  3307. // .. ==> 0XF80007B4[7:5] = 0x00000004U
  3308. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3309. // .. Speed = 0
  3310. // .. ==> 0XF80007B4[8:8] = 0x00000000U
  3311. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3312. // .. IO_Type = 1
  3313. // .. ==> 0XF80007B4[11:9] = 0x00000001U
  3314. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3315. // .. PULLUP = 0
  3316. // .. ==> 0XF80007B4[12:12] = 0x00000000U
  3317. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3318. // .. DisableRcvr = 0
  3319. // .. ==> 0XF80007B4[13:13] = 0x00000000U
  3320. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3321. // ..
  3322. EMIT_MASKWRITE(0XF80007B4, 0x00003FFFU ,0x00000280U),
  3323. // .. TRI_ENABLE = 0
  3324. // .. ==> 0XF80007B8[0:0] = 0x00000000U
  3325. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3326. // .. L0_SEL = 0
  3327. // .. ==> 0XF80007B8[1:1] = 0x00000000U
  3328. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3329. // .. L1_SEL = 0
  3330. // .. ==> 0XF80007B8[2:2] = 0x00000000U
  3331. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3332. // .. L2_SEL = 0
  3333. // .. ==> 0XF80007B8[4:3] = 0x00000000U
  3334. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3335. // .. L3_SEL = 0
  3336. // .. ==> 0XF80007B8[7:5] = 0x00000000U
  3337. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3338. // .. Speed = 0
  3339. // .. ==> 0XF80007B8[8:8] = 0x00000000U
  3340. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3341. // .. IO_Type = 1
  3342. // .. ==> 0XF80007B8[11:9] = 0x00000001U
  3343. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3344. // .. PULLUP = 1
  3345. // .. ==> 0XF80007B8[12:12] = 0x00000001U
  3346. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  3347. // .. DisableRcvr = 0
  3348. // .. ==> 0XF80007B8[13:13] = 0x00000000U
  3349. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3350. // ..
  3351. EMIT_MASKWRITE(0XF80007B8, 0x00003FFFU ,0x00001200U),
  3352. // .. TRI_ENABLE = 0
  3353. // .. ==> 0XF80007BC[0:0] = 0x00000000U
  3354. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3355. // .. L0_SEL = 0
  3356. // .. ==> 0XF80007BC[1:1] = 0x00000000U
  3357. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3358. // .. L1_SEL = 0
  3359. // .. ==> 0XF80007BC[2:2] = 0x00000000U
  3360. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3361. // .. L2_SEL = 0
  3362. // .. ==> 0XF80007BC[4:3] = 0x00000000U
  3363. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3364. // .. L3_SEL = 0
  3365. // .. ==> 0XF80007BC[7:5] = 0x00000000U
  3366. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  3367. // .. Speed = 0
  3368. // .. ==> 0XF80007BC[8:8] = 0x00000000U
  3369. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3370. // .. IO_Type = 1
  3371. // .. ==> 0XF80007BC[11:9] = 0x00000001U
  3372. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3373. // .. PULLUP = 1
  3374. // .. ==> 0XF80007BC[12:12] = 0x00000001U
  3375. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  3376. // .. DisableRcvr = 0
  3377. // .. ==> 0XF80007BC[13:13] = 0x00000000U
  3378. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3379. // ..
  3380. EMIT_MASKWRITE(0XF80007BC, 0x00003FFFU ,0x00001200U),
  3381. // .. TRI_ENABLE = 0
  3382. // .. ==> 0XF80007C0[0:0] = 0x00000000U
  3383. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3384. // .. L0_SEL = 0
  3385. // .. ==> 0XF80007C0[1:1] = 0x00000000U
  3386. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3387. // .. L1_SEL = 0
  3388. // .. ==> 0XF80007C0[2:2] = 0x00000000U
  3389. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3390. // .. L2_SEL = 0
  3391. // .. ==> 0XF80007C0[4:3] = 0x00000000U
  3392. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3393. // .. L3_SEL = 7
  3394. // .. ==> 0XF80007C0[7:5] = 0x00000007U
  3395. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  3396. // .. Speed = 0
  3397. // .. ==> 0XF80007C0[8:8] = 0x00000000U
  3398. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3399. // .. IO_Type = 1
  3400. // .. ==> 0XF80007C0[11:9] = 0x00000001U
  3401. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3402. // .. PULLUP = 0
  3403. // .. ==> 0XF80007C0[12:12] = 0x00000000U
  3404. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3405. // .. DisableRcvr = 0
  3406. // .. ==> 0XF80007C0[13:13] = 0x00000000U
  3407. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3408. // ..
  3409. EMIT_MASKWRITE(0XF80007C0, 0x00003FFFU ,0x000002E0U),
  3410. // .. TRI_ENABLE = 1
  3411. // .. ==> 0XF80007C4[0:0] = 0x00000001U
  3412. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  3413. // .. L0_SEL = 0
  3414. // .. ==> 0XF80007C4[1:1] = 0x00000000U
  3415. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3416. // .. L1_SEL = 0
  3417. // .. ==> 0XF80007C4[2:2] = 0x00000000U
  3418. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3419. // .. L2_SEL = 0
  3420. // .. ==> 0XF80007C4[4:3] = 0x00000000U
  3421. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3422. // .. L3_SEL = 7
  3423. // .. ==> 0XF80007C4[7:5] = 0x00000007U
  3424. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  3425. // .. Speed = 0
  3426. // .. ==> 0XF80007C4[8:8] = 0x00000000U
  3427. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3428. // .. IO_Type = 1
  3429. // .. ==> 0XF80007C4[11:9] = 0x00000001U
  3430. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3431. // .. PULLUP = 0
  3432. // .. ==> 0XF80007C4[12:12] = 0x00000000U
  3433. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3434. // .. DisableRcvr = 0
  3435. // .. ==> 0XF80007C4[13:13] = 0x00000000U
  3436. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3437. // ..
  3438. EMIT_MASKWRITE(0XF80007C4, 0x00003FFFU ,0x000002E1U),
  3439. // .. TRI_ENABLE = 0
  3440. // .. ==> 0XF80007C8[0:0] = 0x00000000U
  3441. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3442. // .. L0_SEL = 0
  3443. // .. ==> 0XF80007C8[1:1] = 0x00000000U
  3444. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3445. // .. L1_SEL = 0
  3446. // .. ==> 0XF80007C8[2:2] = 0x00000000U
  3447. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3448. // .. L2_SEL = 0
  3449. // .. ==> 0XF80007C8[4:3] = 0x00000000U
  3450. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3451. // .. L3_SEL = 2
  3452. // .. ==> 0XF80007C8[7:5] = 0x00000002U
  3453. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  3454. // .. Speed = 0
  3455. // .. ==> 0XF80007C8[8:8] = 0x00000000U
  3456. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3457. // .. IO_Type = 1
  3458. // .. ==> 0XF80007C8[11:9] = 0x00000001U
  3459. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3460. // .. PULLUP = 1
  3461. // .. ==> 0XF80007C8[12:12] = 0x00000001U
  3462. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  3463. // .. DisableRcvr = 0
  3464. // .. ==> 0XF80007C8[13:13] = 0x00000000U
  3465. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3466. // ..
  3467. EMIT_MASKWRITE(0XF80007C8, 0x00003FFFU ,0x00001240U),
  3468. // .. TRI_ENABLE = 0
  3469. // .. ==> 0XF80007CC[0:0] = 0x00000000U
  3470. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3471. // .. L0_SEL = 0
  3472. // .. ==> 0XF80007CC[1:1] = 0x00000000U
  3473. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3474. // .. L1_SEL = 0
  3475. // .. ==> 0XF80007CC[2:2] = 0x00000000U
  3476. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3477. // .. L2_SEL = 0
  3478. // .. ==> 0XF80007CC[4:3] = 0x00000000U
  3479. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3480. // .. L3_SEL = 2
  3481. // .. ==> 0XF80007CC[7:5] = 0x00000002U
  3482. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  3483. // .. Speed = 0
  3484. // .. ==> 0XF80007CC[8:8] = 0x00000000U
  3485. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3486. // .. IO_Type = 1
  3487. // .. ==> 0XF80007CC[11:9] = 0x00000001U
  3488. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3489. // .. PULLUP = 1
  3490. // .. ==> 0XF80007CC[12:12] = 0x00000001U
  3491. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  3492. // .. DisableRcvr = 0
  3493. // .. ==> 0XF80007CC[13:13] = 0x00000000U
  3494. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3495. // ..
  3496. EMIT_MASKWRITE(0XF80007CC, 0x00003FFFU ,0x00001240U),
  3497. // .. TRI_ENABLE = 0
  3498. // .. ==> 0XF80007D0[0:0] = 0x00000000U
  3499. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3500. // .. L0_SEL = 0
  3501. // .. ==> 0XF80007D0[1:1] = 0x00000000U
  3502. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3503. // .. L1_SEL = 0
  3504. // .. ==> 0XF80007D0[2:2] = 0x00000000U
  3505. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3506. // .. L2_SEL = 0
  3507. // .. ==> 0XF80007D0[4:3] = 0x00000000U
  3508. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3509. // .. L3_SEL = 4
  3510. // .. ==> 0XF80007D0[7:5] = 0x00000004U
  3511. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3512. // .. Speed = 0
  3513. // .. ==> 0XF80007D0[8:8] = 0x00000000U
  3514. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3515. // .. IO_Type = 1
  3516. // .. ==> 0XF80007D0[11:9] = 0x00000001U
  3517. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3518. // .. PULLUP = 0
  3519. // .. ==> 0XF80007D0[12:12] = 0x00000000U
  3520. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3521. // .. DisableRcvr = 0
  3522. // .. ==> 0XF80007D0[13:13] = 0x00000000U
  3523. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3524. // ..
  3525. EMIT_MASKWRITE(0XF80007D0, 0x00003FFFU ,0x00000280U),
  3526. // .. TRI_ENABLE = 0
  3527. // .. ==> 0XF80007D4[0:0] = 0x00000000U
  3528. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  3529. // .. L0_SEL = 0
  3530. // .. ==> 0XF80007D4[1:1] = 0x00000000U
  3531. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  3532. // .. L1_SEL = 0
  3533. // .. ==> 0XF80007D4[2:2] = 0x00000000U
  3534. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  3535. // .. L2_SEL = 0
  3536. // .. ==> 0XF80007D4[4:3] = 0x00000000U
  3537. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  3538. // .. L3_SEL = 4
  3539. // .. ==> 0XF80007D4[7:5] = 0x00000004U
  3540. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  3541. // .. Speed = 0
  3542. // .. ==> 0XF80007D4[8:8] = 0x00000000U
  3543. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  3544. // .. IO_Type = 1
  3545. // .. ==> 0XF80007D4[11:9] = 0x00000001U
  3546. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  3547. // .. PULLUP = 0
  3548. // .. ==> 0XF80007D4[12:12] = 0x00000000U
  3549. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  3550. // .. DisableRcvr = 0
  3551. // .. ==> 0XF80007D4[13:13] = 0x00000000U
  3552. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  3553. // ..
  3554. EMIT_MASKWRITE(0XF80007D4, 0x00003FFFU ,0x00000280U),
  3555. // .. SDIO0_WP_SEL = 15
  3556. // .. ==> 0XF8000830[5:0] = 0x0000000FU
  3557. // .. ==> MASK : 0x0000003FU VAL : 0x0000000FU
  3558. // .. SDIO0_CD_SEL = 14
  3559. // .. ==> 0XF8000830[21:16] = 0x0000000EU
  3560. // .. ==> MASK : 0x003F0000U VAL : 0x000E0000U
  3561. // ..
  3562. EMIT_MASKWRITE(0XF8000830, 0x003F003FU ,0x000E000FU),
  3563. // .. FINISH: MIO PROGRAMMING
  3564. // .. START: LOCK IT BACK
  3565. // .. LOCK_KEY = 0X767B
  3566. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  3567. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  3568. // ..
  3569. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  3570. // .. FINISH: LOCK IT BACK
  3571. // FINISH: top
  3572. //
  3573. EMIT_EXIT(),
  3574. //
  3575. };
  3576. unsigned long ps7_peripherals_init_data_3_0[] = {
  3577. // START: top
  3578. // .. START: SLCR SETTINGS
  3579. // .. UNLOCK_KEY = 0XDF0D
  3580. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  3581. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  3582. // ..
  3583. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  3584. // .. FINISH: SLCR SETTINGS
  3585. // .. START: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  3586. // .. IBUF_DISABLE_MODE = 0x1
  3587. // .. ==> 0XF8000B48[7:7] = 0x00000001U
  3588. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  3589. // .. TERM_DISABLE_MODE = 0x1
  3590. // .. ==> 0XF8000B48[8:8] = 0x00000001U
  3591. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  3592. // ..
  3593. EMIT_MASKWRITE(0XF8000B48, 0x00000180U ,0x00000180U),
  3594. // .. IBUF_DISABLE_MODE = 0x1
  3595. // .. ==> 0XF8000B4C[7:7] = 0x00000001U
  3596. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  3597. // .. TERM_DISABLE_MODE = 0x1
  3598. // .. ==> 0XF8000B4C[8:8] = 0x00000001U
  3599. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  3600. // ..
  3601. EMIT_MASKWRITE(0XF8000B4C, 0x00000180U ,0x00000180U),
  3602. // .. IBUF_DISABLE_MODE = 0x1
  3603. // .. ==> 0XF8000B50[7:7] = 0x00000001U
  3604. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  3605. // .. TERM_DISABLE_MODE = 0x1
  3606. // .. ==> 0XF8000B50[8:8] = 0x00000001U
  3607. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  3608. // ..
  3609. EMIT_MASKWRITE(0XF8000B50, 0x00000180U ,0x00000180U),
  3610. // .. IBUF_DISABLE_MODE = 0x1
  3611. // .. ==> 0XF8000B54[7:7] = 0x00000001U
  3612. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  3613. // .. TERM_DISABLE_MODE = 0x1
  3614. // .. ==> 0XF8000B54[8:8] = 0x00000001U
  3615. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  3616. // ..
  3617. EMIT_MASKWRITE(0XF8000B54, 0x00000180U ,0x00000180U),
  3618. // .. FINISH: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  3619. // .. START: LOCK IT BACK
  3620. // .. LOCK_KEY = 0X767B
  3621. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  3622. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  3623. // ..
  3624. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  3625. // .. FINISH: LOCK IT BACK
  3626. // .. START: SRAM/NOR SET OPMODE
  3627. // .. FINISH: SRAM/NOR SET OPMODE
  3628. // .. START: QSPI REGISTERS
  3629. // .. Holdb_dr = 1
  3630. // .. ==> 0XE000D000[19:19] = 0x00000001U
  3631. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  3632. // ..
  3633. EMIT_MASKWRITE(0XE000D000, 0x00080000U ,0x00080000U),
  3634. // .. FINISH: QSPI REGISTERS
  3635. // .. START: PL POWER ON RESET REGISTERS
  3636. // .. PCFG_POR_CNT_4K = 0
  3637. // .. ==> 0XF8007000[29:29] = 0x00000000U
  3638. // .. ==> MASK : 0x20000000U VAL : 0x00000000U
  3639. // ..
  3640. EMIT_MASKWRITE(0XF8007000, 0x20000000U ,0x00000000U),
  3641. // .. FINISH: PL POWER ON RESET REGISTERS
  3642. // .. START: SMC TIMING CALCULATION REGISTER UPDATE
  3643. // .. .. START: NAND SET CYCLE
  3644. // .. .. FINISH: NAND SET CYCLE
  3645. // .. .. START: OPMODE
  3646. // .. .. FINISH: OPMODE
  3647. // .. .. START: DIRECT COMMAND
  3648. // .. .. FINISH: DIRECT COMMAND
  3649. // .. .. START: SRAM/NOR CS0 SET CYCLE
  3650. // .. .. FINISH: SRAM/NOR CS0 SET CYCLE
  3651. // .. .. START: DIRECT COMMAND
  3652. // .. .. FINISH: DIRECT COMMAND
  3653. // .. .. START: NOR CS0 BASE ADDRESS
  3654. // .. .. FINISH: NOR CS0 BASE ADDRESS
  3655. // .. .. START: SRAM/NOR CS1 SET CYCLE
  3656. // .. .. FINISH: SRAM/NOR CS1 SET CYCLE
  3657. // .. .. START: DIRECT COMMAND
  3658. // .. .. FINISH: DIRECT COMMAND
  3659. // .. .. START: NOR CS1 BASE ADDRESS
  3660. // .. .. FINISH: NOR CS1 BASE ADDRESS
  3661. // .. .. START: USB RESET
  3662. // .. .. .. START: USB0 RESET
  3663. // .. .. .. .. START: DIR MODE BANK 0
  3664. // .. .. .. .. DIRECTION_0 = 0x80
  3665. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00000080U
  3666. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  3667. // .. .. .. ..
  3668. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00000080U),
  3669. // .. .. .. .. FINISH: DIR MODE BANK 0
  3670. // .. .. .. .. START: DIR MODE BANK 1
  3671. // .. .. .. .. FINISH: DIR MODE BANK 1
  3672. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3673. // .. .. .. .. MASK_0_LSW = 0xff7f
  3674. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  3675. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  3676. // .. .. .. .. DATA_0_LSW = 0x80
  3677. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  3678. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  3679. // .. .. .. ..
  3680. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  3681. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3682. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3683. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3684. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3685. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3686. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3687. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3688. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  3689. // .. .. .. .. OP_ENABLE_0 = 0x80
  3690. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00000080U
  3691. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  3692. // .. .. .. ..
  3693. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00000080U),
  3694. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  3695. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  3696. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  3697. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  3698. // .. .. .. .. MASK_0_LSW = 0xff7f
  3699. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  3700. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  3701. // .. .. .. .. DATA_0_LSW = 0x0
  3702. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  3703. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  3704. // .. .. .. ..
  3705. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0000U),
  3706. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  3707. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  3708. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  3709. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  3710. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  3711. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  3712. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  3713. // .. .. .. .. START: ADD 1 MS DELAY
  3714. // .. .. .. ..
  3715. EMIT_MASKDELAY(0XF8F00200, 1),
  3716. // .. .. .. .. FINISH: ADD 1 MS DELAY
  3717. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3718. // .. .. .. .. MASK_0_LSW = 0xff7f
  3719. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  3720. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  3721. // .. .. .. .. DATA_0_LSW = 0x80
  3722. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  3723. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  3724. // .. .. .. ..
  3725. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  3726. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3727. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3728. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3729. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3730. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3731. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3732. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3733. // .. .. .. FINISH: USB0 RESET
  3734. // .. .. .. START: USB1 RESET
  3735. // .. .. .. .. START: DIR MODE BANK 0
  3736. // .. .. .. .. FINISH: DIR MODE BANK 0
  3737. // .. .. .. .. START: DIR MODE BANK 1
  3738. // .. .. .. .. FINISH: DIR MODE BANK 1
  3739. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3740. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3741. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3742. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3743. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3744. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3745. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3746. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3747. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  3748. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  3749. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  3750. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  3751. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  3752. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  3753. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  3754. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  3755. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  3756. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  3757. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  3758. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  3759. // .. .. .. .. START: ADD 1 MS DELAY
  3760. // .. .. .. ..
  3761. EMIT_MASKDELAY(0XF8F00200, 1),
  3762. // .. .. .. .. FINISH: ADD 1 MS DELAY
  3763. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3764. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3765. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3766. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3767. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3768. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3769. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3770. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3771. // .. .. .. FINISH: USB1 RESET
  3772. // .. .. FINISH: USB RESET
  3773. // .. .. START: ENET RESET
  3774. // .. .. .. START: ENET0 RESET
  3775. // .. .. .. .. START: DIR MODE BANK 0
  3776. // .. .. .. .. FINISH: DIR MODE BANK 0
  3777. // .. .. .. .. START: DIR MODE BANK 1
  3778. // .. .. .. .. DIRECTION_1 = 0x8000
  3779. // .. .. .. .. ==> 0XE000A244[21:0] = 0x00008000U
  3780. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00008000U
  3781. // .. .. .. ..
  3782. EMIT_MASKWRITE(0XE000A244, 0x003FFFFFU ,0x00008000U),
  3783. // .. .. .. .. FINISH: DIR MODE BANK 1
  3784. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3785. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3786. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3787. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3788. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3789. // .. .. .. .. MASK_1_LSW = 0x7fff
  3790. // .. .. .. .. ==> 0XE000A008[31:16] = 0x00007FFFU
  3791. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0x7FFF0000U
  3792. // .. .. .. .. DATA_1_LSW = 0x8000
  3793. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00008000U
  3794. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00008000U
  3795. // .. .. .. ..
  3796. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0x7FFF8000U),
  3797. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3798. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3799. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3800. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  3801. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  3802. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  3803. // .. .. .. .. OP_ENABLE_1 = 0x8000
  3804. // .. .. .. .. ==> 0XE000A248[21:0] = 0x00008000U
  3805. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00008000U
  3806. // .. .. .. ..
  3807. EMIT_MASKWRITE(0XE000A248, 0x003FFFFFU ,0x00008000U),
  3808. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  3809. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  3810. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  3811. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  3812. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  3813. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  3814. // .. .. .. .. MASK_1_LSW = 0x7fff
  3815. // .. .. .. .. ==> 0XE000A008[31:16] = 0x00007FFFU
  3816. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0x7FFF0000U
  3817. // .. .. .. .. DATA_1_LSW = 0x0
  3818. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00000000U
  3819. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  3820. // .. .. .. ..
  3821. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0x7FFF0000U),
  3822. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  3823. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  3824. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  3825. // .. .. .. .. START: ADD 1 MS DELAY
  3826. // .. .. .. ..
  3827. EMIT_MASKDELAY(0XF8F00200, 1),
  3828. // .. .. .. .. FINISH: ADD 1 MS DELAY
  3829. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3830. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3831. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3832. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3833. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3834. // .. .. .. .. MASK_1_LSW = 0x7fff
  3835. // .. .. .. .. ==> 0XE000A008[31:16] = 0x00007FFFU
  3836. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0x7FFF0000U
  3837. // .. .. .. .. DATA_1_LSW = 0x8000
  3838. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00008000U
  3839. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00008000U
  3840. // .. .. .. ..
  3841. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0x7FFF8000U),
  3842. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3843. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3844. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3845. // .. .. .. FINISH: ENET0 RESET
  3846. // .. .. .. START: ENET1 RESET
  3847. // .. .. .. .. START: DIR MODE BANK 0
  3848. // .. .. .. .. FINISH: DIR MODE BANK 0
  3849. // .. .. .. .. START: DIR MODE BANK 1
  3850. // .. .. .. .. FINISH: DIR MODE BANK 1
  3851. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3852. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3853. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3854. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3855. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3856. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3857. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3858. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3859. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  3860. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  3861. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  3862. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  3863. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  3864. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  3865. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  3866. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  3867. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  3868. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  3869. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  3870. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  3871. // .. .. .. .. START: ADD 1 MS DELAY
  3872. // .. .. .. ..
  3873. EMIT_MASKDELAY(0XF8F00200, 1),
  3874. // .. .. .. .. FINISH: ADD 1 MS DELAY
  3875. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3876. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3877. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3878. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3879. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3880. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3881. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3882. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3883. // .. .. .. FINISH: ENET1 RESET
  3884. // .. .. FINISH: ENET RESET
  3885. // .. .. START: I2C RESET
  3886. // .. .. .. START: I2C0 RESET
  3887. // .. .. .. .. START: DIR MODE GPIO BANK0
  3888. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  3889. // .. .. .. .. START: DIR MODE GPIO BANK1
  3890. // .. .. .. .. DIRECTION_1 = 0x4000
  3891. // .. .. .. .. ==> 0XE000A244[21:0] = 0x00004000U
  3892. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00004000U
  3893. // .. .. .. ..
  3894. EMIT_MASKWRITE(0XE000A244, 0x003FFFFFU ,0x00004000U),
  3895. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  3896. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3897. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3898. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3899. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3900. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3901. // .. .. .. .. MASK_1_LSW = 0xbfff
  3902. // .. .. .. .. ==> 0XE000A008[31:16] = 0x0000BFFFU
  3903. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xBFFF0000U
  3904. // .. .. .. .. DATA_1_LSW = 0x4000
  3905. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00004000U
  3906. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00004000U
  3907. // .. .. .. ..
  3908. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0xBFFF4000U),
  3909. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3910. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3911. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3912. // .. .. .. .. START: OUTPUT ENABLE
  3913. // .. .. .. .. FINISH: OUTPUT ENABLE
  3914. // .. .. .. .. START: OUTPUT ENABLE
  3915. // .. .. .. .. OP_ENABLE_1 = 0x4000
  3916. // .. .. .. .. ==> 0XE000A248[21:0] = 0x00004000U
  3917. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00004000U
  3918. // .. .. .. ..
  3919. EMIT_MASKWRITE(0XE000A248, 0x003FFFFFU ,0x00004000U),
  3920. // .. .. .. .. FINISH: OUTPUT ENABLE
  3921. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  3922. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  3923. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  3924. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  3925. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  3926. // .. .. .. .. MASK_1_LSW = 0xbfff
  3927. // .. .. .. .. ==> 0XE000A008[31:16] = 0x0000BFFFU
  3928. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xBFFF0000U
  3929. // .. .. .. .. DATA_1_LSW = 0x0
  3930. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00000000U
  3931. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  3932. // .. .. .. ..
  3933. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0xBFFF0000U),
  3934. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  3935. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  3936. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  3937. // .. .. .. .. START: ADD 1 MS DELAY
  3938. // .. .. .. ..
  3939. EMIT_MASKDELAY(0XF8F00200, 1),
  3940. // .. .. .. .. FINISH: ADD 1 MS DELAY
  3941. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3942. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3943. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3944. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3945. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3946. // .. .. .. .. MASK_1_LSW = 0xbfff
  3947. // .. .. .. .. ==> 0XE000A008[31:16] = 0x0000BFFFU
  3948. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xBFFF0000U
  3949. // .. .. .. .. DATA_1_LSW = 0x4000
  3950. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00004000U
  3951. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00004000U
  3952. // .. .. .. ..
  3953. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0xBFFF4000U),
  3954. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3955. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3956. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3957. // .. .. .. FINISH: I2C0 RESET
  3958. // .. .. .. START: I2C1 RESET
  3959. // .. .. .. .. START: DIR MODE GPIO BANK0
  3960. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  3961. // .. .. .. .. START: DIR MODE GPIO BANK1
  3962. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  3963. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3964. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3965. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3966. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3967. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3968. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3969. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3970. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3971. // .. .. .. .. START: OUTPUT ENABLE
  3972. // .. .. .. .. FINISH: OUTPUT ENABLE
  3973. // .. .. .. .. START: OUTPUT ENABLE
  3974. // .. .. .. .. FINISH: OUTPUT ENABLE
  3975. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  3976. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  3977. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  3978. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  3979. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  3980. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  3981. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  3982. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  3983. // .. .. .. .. START: ADD 1 MS DELAY
  3984. // .. .. .. ..
  3985. EMIT_MASKDELAY(0XF8F00200, 1),
  3986. // .. .. .. .. FINISH: ADD 1 MS DELAY
  3987. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  3988. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  3989. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  3990. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  3991. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  3992. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  3993. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  3994. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  3995. // .. .. .. FINISH: I2C1 RESET
  3996. // .. .. FINISH: I2C RESET
  3997. // .. .. START: NOR CHIP SELECT
  3998. // .. .. .. START: DIR MODE BANK 0
  3999. // .. .. .. FINISH: DIR MODE BANK 0
  4000. // .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  4001. // .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  4002. // .. .. .. START: OUTPUT ENABLE BANK 0
  4003. // .. .. .. FINISH: OUTPUT ENABLE BANK 0
  4004. // .. .. FINISH: NOR CHIP SELECT
  4005. // .. FINISH: SMC TIMING CALCULATION REGISTER UPDATE
  4006. // FINISH: top
  4007. //
  4008. EMIT_EXIT(),
  4009. //
  4010. };
  4011. unsigned long ps7_post_config_3_0[] = {
  4012. // START: top
  4013. // .. START: SLCR SETTINGS
  4014. // .. UNLOCK_KEY = 0XDF0D
  4015. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  4016. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  4017. // ..
  4018. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  4019. // .. FINISH: SLCR SETTINGS
  4020. // .. START: ENABLING LEVEL SHIFTER
  4021. // .. USER_LVL_INP_EN_0 = 1
  4022. // .. ==> 0XF8000900[3:3] = 0x00000001U
  4023. // .. ==> MASK : 0x00000008U VAL : 0x00000008U
  4024. // .. USER_LVL_OUT_EN_0 = 1
  4025. // .. ==> 0XF8000900[2:2] = 0x00000001U
  4026. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  4027. // .. USER_LVL_INP_EN_1 = 1
  4028. // .. ==> 0XF8000900[1:1] = 0x00000001U
  4029. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  4030. // .. USER_LVL_OUT_EN_1 = 1
  4031. // .. ==> 0XF8000900[0:0] = 0x00000001U
  4032. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4033. // ..
  4034. EMIT_MASKWRITE(0XF8000900, 0x0000000FU ,0x0000000FU),
  4035. // .. FINISH: ENABLING LEVEL SHIFTER
  4036. // .. START: FPGA RESETS TO 0
  4037. // .. reserved_3 = 0
  4038. // .. ==> 0XF8000240[31:25] = 0x00000000U
  4039. // .. ==> MASK : 0xFE000000U VAL : 0x00000000U
  4040. // .. reserved_FPGA_ACP_RST = 0
  4041. // .. ==> 0XF8000240[24:24] = 0x00000000U
  4042. // .. ==> MASK : 0x01000000U VAL : 0x00000000U
  4043. // .. reserved_FPGA_AXDS3_RST = 0
  4044. // .. ==> 0XF8000240[23:23] = 0x00000000U
  4045. // .. ==> MASK : 0x00800000U VAL : 0x00000000U
  4046. // .. reserved_FPGA_AXDS2_RST = 0
  4047. // .. ==> 0XF8000240[22:22] = 0x00000000U
  4048. // .. ==> MASK : 0x00400000U VAL : 0x00000000U
  4049. // .. reserved_FPGA_AXDS1_RST = 0
  4050. // .. ==> 0XF8000240[21:21] = 0x00000000U
  4051. // .. ==> MASK : 0x00200000U VAL : 0x00000000U
  4052. // .. reserved_FPGA_AXDS0_RST = 0
  4053. // .. ==> 0XF8000240[20:20] = 0x00000000U
  4054. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  4055. // .. reserved_2 = 0
  4056. // .. ==> 0XF8000240[19:18] = 0x00000000U
  4057. // .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  4058. // .. reserved_FSSW1_FPGA_RST = 0
  4059. // .. ==> 0XF8000240[17:17] = 0x00000000U
  4060. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  4061. // .. reserved_FSSW0_FPGA_RST = 0
  4062. // .. ==> 0XF8000240[16:16] = 0x00000000U
  4063. // .. ==> MASK : 0x00010000U VAL : 0x00000000U
  4064. // .. reserved_1 = 0
  4065. // .. ==> 0XF8000240[15:14] = 0x00000000U
  4066. // .. ==> MASK : 0x0000C000U VAL : 0x00000000U
  4067. // .. reserved_FPGA_FMSW1_RST = 0
  4068. // .. ==> 0XF8000240[13:13] = 0x00000000U
  4069. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  4070. // .. reserved_FPGA_FMSW0_RST = 0
  4071. // .. ==> 0XF8000240[12:12] = 0x00000000U
  4072. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  4073. // .. reserved_FPGA_DMA3_RST = 0
  4074. // .. ==> 0XF8000240[11:11] = 0x00000000U
  4075. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  4076. // .. reserved_FPGA_DMA2_RST = 0
  4077. // .. ==> 0XF8000240[10:10] = 0x00000000U
  4078. // .. ==> MASK : 0x00000400U VAL : 0x00000000U
  4079. // .. reserved_FPGA_DMA1_RST = 0
  4080. // .. ==> 0XF8000240[9:9] = 0x00000000U
  4081. // .. ==> MASK : 0x00000200U VAL : 0x00000000U
  4082. // .. reserved_FPGA_DMA0_RST = 0
  4083. // .. ==> 0XF8000240[8:8] = 0x00000000U
  4084. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  4085. // .. reserved = 0
  4086. // .. ==> 0XF8000240[7:4] = 0x00000000U
  4087. // .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  4088. // .. FPGA3_OUT_RST = 0
  4089. // .. ==> 0XF8000240[3:3] = 0x00000000U
  4090. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  4091. // .. FPGA2_OUT_RST = 0
  4092. // .. ==> 0XF8000240[2:2] = 0x00000000U
  4093. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  4094. // .. FPGA1_OUT_RST = 0
  4095. // .. ==> 0XF8000240[1:1] = 0x00000000U
  4096. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4097. // .. FPGA0_OUT_RST = 0
  4098. // .. ==> 0XF8000240[0:0] = 0x00000000U
  4099. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4100. // ..
  4101. EMIT_MASKWRITE(0XF8000240, 0xFFFFFFFFU ,0x00000000U),
  4102. // .. FINISH: FPGA RESETS TO 0
  4103. // .. START: AFI REGISTERS
  4104. // .. .. START: AFI0 REGISTERS
  4105. // .. .. FINISH: AFI0 REGISTERS
  4106. // .. .. START: AFI1 REGISTERS
  4107. // .. .. FINISH: AFI1 REGISTERS
  4108. // .. .. START: AFI2 REGISTERS
  4109. // .. .. FINISH: AFI2 REGISTERS
  4110. // .. .. START: AFI3 REGISTERS
  4111. // .. .. FINISH: AFI3 REGISTERS
  4112. // .. FINISH: AFI REGISTERS
  4113. // .. START: LOCK IT BACK
  4114. // .. LOCK_KEY = 0X767B
  4115. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  4116. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  4117. // ..
  4118. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  4119. // .. FINISH: LOCK IT BACK
  4120. // FINISH: top
  4121. //
  4122. EMIT_EXIT(),
  4123. //
  4124. };
  4125. unsigned long ps7_pll_init_data_2_0[] = {
  4126. // START: top
  4127. // .. START: SLCR SETTINGS
  4128. // .. UNLOCK_KEY = 0XDF0D
  4129. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  4130. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  4131. // ..
  4132. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  4133. // .. FINISH: SLCR SETTINGS
  4134. // .. START: PLL SLCR REGISTERS
  4135. // .. .. START: ARM PLL INIT
  4136. // .. .. PLL_RES = 0x2
  4137. // .. .. ==> 0XF8000110[7:4] = 0x00000002U
  4138. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  4139. // .. .. PLL_CP = 0x2
  4140. // .. .. ==> 0XF8000110[11:8] = 0x00000002U
  4141. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  4142. // .. .. LOCK_CNT = 0xfa
  4143. // .. .. ==> 0XF8000110[21:12] = 0x000000FAU
  4144. // .. .. ==> MASK : 0x003FF000U VAL : 0x000FA000U
  4145. // .. ..
  4146. EMIT_MASKWRITE(0XF8000110, 0x003FFFF0U ,0x000FA220U),
  4147. // .. .. .. START: UPDATE FB_DIV
  4148. // .. .. .. PLL_FDIV = 0x28
  4149. // .. .. .. ==> 0XF8000100[18:12] = 0x00000028U
  4150. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00028000U
  4151. // .. .. ..
  4152. EMIT_MASKWRITE(0XF8000100, 0x0007F000U ,0x00028000U),
  4153. // .. .. .. FINISH: UPDATE FB_DIV
  4154. // .. .. .. START: BY PASS PLL
  4155. // .. .. .. PLL_BYPASS_FORCE = 1
  4156. // .. .. .. ==> 0XF8000100[4:4] = 0x00000001U
  4157. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  4158. // .. .. ..
  4159. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000010U),
  4160. // .. .. .. FINISH: BY PASS PLL
  4161. // .. .. .. START: ASSERT RESET
  4162. // .. .. .. PLL_RESET = 1
  4163. // .. .. .. ==> 0XF8000100[0:0] = 0x00000001U
  4164. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4165. // .. .. ..
  4166. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000001U),
  4167. // .. .. .. FINISH: ASSERT RESET
  4168. // .. .. .. START: DEASSERT RESET
  4169. // .. .. .. PLL_RESET = 0
  4170. // .. .. .. ==> 0XF8000100[0:0] = 0x00000000U
  4171. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4172. // .. .. ..
  4173. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000000U),
  4174. // .. .. .. FINISH: DEASSERT RESET
  4175. // .. .. .. START: CHECK PLL STATUS
  4176. // .. .. .. ARM_PLL_LOCK = 1
  4177. // .. .. .. ==> 0XF800010C[0:0] = 0x00000001U
  4178. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4179. // .. .. ..
  4180. EMIT_MASKPOLL(0XF800010C, 0x00000001U),
  4181. // .. .. .. FINISH: CHECK PLL STATUS
  4182. // .. .. .. START: REMOVE PLL BY PASS
  4183. // .. .. .. PLL_BYPASS_FORCE = 0
  4184. // .. .. .. ==> 0XF8000100[4:4] = 0x00000000U
  4185. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  4186. // .. .. ..
  4187. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000000U),
  4188. // .. .. .. FINISH: REMOVE PLL BY PASS
  4189. // .. .. .. SRCSEL = 0x0
  4190. // .. .. .. ==> 0XF8000120[5:4] = 0x00000000U
  4191. // .. .. .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4192. // .. .. .. DIVISOR = 0x2
  4193. // .. .. .. ==> 0XF8000120[13:8] = 0x00000002U
  4194. // .. .. .. ==> MASK : 0x00003F00U VAL : 0x00000200U
  4195. // .. .. .. CPU_6OR4XCLKACT = 0x1
  4196. // .. .. .. ==> 0XF8000120[24:24] = 0x00000001U
  4197. // .. .. .. ==> MASK : 0x01000000U VAL : 0x01000000U
  4198. // .. .. .. CPU_3OR2XCLKACT = 0x1
  4199. // .. .. .. ==> 0XF8000120[25:25] = 0x00000001U
  4200. // .. .. .. ==> MASK : 0x02000000U VAL : 0x02000000U
  4201. // .. .. .. CPU_2XCLKACT = 0x1
  4202. // .. .. .. ==> 0XF8000120[26:26] = 0x00000001U
  4203. // .. .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  4204. // .. .. .. CPU_1XCLKACT = 0x1
  4205. // .. .. .. ==> 0XF8000120[27:27] = 0x00000001U
  4206. // .. .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  4207. // .. .. .. CPU_PERI_CLKACT = 0x1
  4208. // .. .. .. ==> 0XF8000120[28:28] = 0x00000001U
  4209. // .. .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  4210. // .. .. ..
  4211. EMIT_MASKWRITE(0XF8000120, 0x1F003F30U ,0x1F000200U),
  4212. // .. .. FINISH: ARM PLL INIT
  4213. // .. .. START: DDR PLL INIT
  4214. // .. .. PLL_RES = 0x2
  4215. // .. .. ==> 0XF8000114[7:4] = 0x00000002U
  4216. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  4217. // .. .. PLL_CP = 0x2
  4218. // .. .. ==> 0XF8000114[11:8] = 0x00000002U
  4219. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  4220. // .. .. LOCK_CNT = 0x12c
  4221. // .. .. ==> 0XF8000114[21:12] = 0x0000012CU
  4222. // .. .. ==> MASK : 0x003FF000U VAL : 0x0012C000U
  4223. // .. ..
  4224. EMIT_MASKWRITE(0XF8000114, 0x003FFFF0U ,0x0012C220U),
  4225. // .. .. .. START: UPDATE FB_DIV
  4226. // .. .. .. PLL_FDIV = 0x20
  4227. // .. .. .. ==> 0XF8000104[18:12] = 0x00000020U
  4228. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00020000U
  4229. // .. .. ..
  4230. EMIT_MASKWRITE(0XF8000104, 0x0007F000U ,0x00020000U),
  4231. // .. .. .. FINISH: UPDATE FB_DIV
  4232. // .. .. .. START: BY PASS PLL
  4233. // .. .. .. PLL_BYPASS_FORCE = 1
  4234. // .. .. .. ==> 0XF8000104[4:4] = 0x00000001U
  4235. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  4236. // .. .. ..
  4237. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000010U),
  4238. // .. .. .. FINISH: BY PASS PLL
  4239. // .. .. .. START: ASSERT RESET
  4240. // .. .. .. PLL_RESET = 1
  4241. // .. .. .. ==> 0XF8000104[0:0] = 0x00000001U
  4242. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4243. // .. .. ..
  4244. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000001U),
  4245. // .. .. .. FINISH: ASSERT RESET
  4246. // .. .. .. START: DEASSERT RESET
  4247. // .. .. .. PLL_RESET = 0
  4248. // .. .. .. ==> 0XF8000104[0:0] = 0x00000000U
  4249. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4250. // .. .. ..
  4251. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000000U),
  4252. // .. .. .. FINISH: DEASSERT RESET
  4253. // .. .. .. START: CHECK PLL STATUS
  4254. // .. .. .. DDR_PLL_LOCK = 1
  4255. // .. .. .. ==> 0XF800010C[1:1] = 0x00000001U
  4256. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  4257. // .. .. ..
  4258. EMIT_MASKPOLL(0XF800010C, 0x00000002U),
  4259. // .. .. .. FINISH: CHECK PLL STATUS
  4260. // .. .. .. START: REMOVE PLL BY PASS
  4261. // .. .. .. PLL_BYPASS_FORCE = 0
  4262. // .. .. .. ==> 0XF8000104[4:4] = 0x00000000U
  4263. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  4264. // .. .. ..
  4265. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000000U),
  4266. // .. .. .. FINISH: REMOVE PLL BY PASS
  4267. // .. .. .. DDR_3XCLKACT = 0x1
  4268. // .. .. .. ==> 0XF8000124[0:0] = 0x00000001U
  4269. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4270. // .. .. .. DDR_2XCLKACT = 0x1
  4271. // .. .. .. ==> 0XF8000124[1:1] = 0x00000001U
  4272. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  4273. // .. .. .. DDR_3XCLK_DIVISOR = 0x2
  4274. // .. .. .. ==> 0XF8000124[25:20] = 0x00000002U
  4275. // .. .. .. ==> MASK : 0x03F00000U VAL : 0x00200000U
  4276. // .. .. .. DDR_2XCLK_DIVISOR = 0x3
  4277. // .. .. .. ==> 0XF8000124[31:26] = 0x00000003U
  4278. // .. .. .. ==> MASK : 0xFC000000U VAL : 0x0C000000U
  4279. // .. .. ..
  4280. EMIT_MASKWRITE(0XF8000124, 0xFFF00003U ,0x0C200003U),
  4281. // .. .. FINISH: DDR PLL INIT
  4282. // .. .. START: IO PLL INIT
  4283. // .. .. PLL_RES = 0xc
  4284. // .. .. ==> 0XF8000118[7:4] = 0x0000000CU
  4285. // .. .. ==> MASK : 0x000000F0U VAL : 0x000000C0U
  4286. // .. .. PLL_CP = 0x2
  4287. // .. .. ==> 0XF8000118[11:8] = 0x00000002U
  4288. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  4289. // .. .. LOCK_CNT = 0x145
  4290. // .. .. ==> 0XF8000118[21:12] = 0x00000145U
  4291. // .. .. ==> MASK : 0x003FF000U VAL : 0x00145000U
  4292. // .. ..
  4293. EMIT_MASKWRITE(0XF8000118, 0x003FFFF0U ,0x001452C0U),
  4294. // .. .. .. START: UPDATE FB_DIV
  4295. // .. .. .. PLL_FDIV = 0x1e
  4296. // .. .. .. ==> 0XF8000108[18:12] = 0x0000001EU
  4297. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x0001E000U
  4298. // .. .. ..
  4299. EMIT_MASKWRITE(0XF8000108, 0x0007F000U ,0x0001E000U),
  4300. // .. .. .. FINISH: UPDATE FB_DIV
  4301. // .. .. .. START: BY PASS PLL
  4302. // .. .. .. PLL_BYPASS_FORCE = 1
  4303. // .. .. .. ==> 0XF8000108[4:4] = 0x00000001U
  4304. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  4305. // .. .. ..
  4306. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000010U),
  4307. // .. .. .. FINISH: BY PASS PLL
  4308. // .. .. .. START: ASSERT RESET
  4309. // .. .. .. PLL_RESET = 1
  4310. // .. .. .. ==> 0XF8000108[0:0] = 0x00000001U
  4311. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4312. // .. .. ..
  4313. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000001U),
  4314. // .. .. .. FINISH: ASSERT RESET
  4315. // .. .. .. START: DEASSERT RESET
  4316. // .. .. .. PLL_RESET = 0
  4317. // .. .. .. ==> 0XF8000108[0:0] = 0x00000000U
  4318. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4319. // .. .. ..
  4320. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000000U),
  4321. // .. .. .. FINISH: DEASSERT RESET
  4322. // .. .. .. START: CHECK PLL STATUS
  4323. // .. .. .. IO_PLL_LOCK = 1
  4324. // .. .. .. ==> 0XF800010C[2:2] = 0x00000001U
  4325. // .. .. .. ==> MASK : 0x00000004U VAL : 0x00000004U
  4326. // .. .. ..
  4327. EMIT_MASKPOLL(0XF800010C, 0x00000004U),
  4328. // .. .. .. FINISH: CHECK PLL STATUS
  4329. // .. .. .. START: REMOVE PLL BY PASS
  4330. // .. .. .. PLL_BYPASS_FORCE = 0
  4331. // .. .. .. ==> 0XF8000108[4:4] = 0x00000000U
  4332. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  4333. // .. .. ..
  4334. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000000U),
  4335. // .. .. .. FINISH: REMOVE PLL BY PASS
  4336. // .. .. FINISH: IO PLL INIT
  4337. // .. FINISH: PLL SLCR REGISTERS
  4338. // .. START: LOCK IT BACK
  4339. // .. LOCK_KEY = 0X767B
  4340. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  4341. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  4342. // ..
  4343. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  4344. // .. FINISH: LOCK IT BACK
  4345. // FINISH: top
  4346. //
  4347. EMIT_EXIT(),
  4348. //
  4349. };
  4350. unsigned long ps7_clock_init_data_2_0[] = {
  4351. // START: top
  4352. // .. START: SLCR SETTINGS
  4353. // .. UNLOCK_KEY = 0XDF0D
  4354. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  4355. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  4356. // ..
  4357. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  4358. // .. FINISH: SLCR SETTINGS
  4359. // .. START: CLOCK CONTROL SLCR REGISTERS
  4360. // .. CLKACT = 0x1
  4361. // .. ==> 0XF8000128[0:0] = 0x00000001U
  4362. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4363. // .. DIVISOR0 = 0x23
  4364. // .. ==> 0XF8000128[13:8] = 0x00000023U
  4365. // .. ==> MASK : 0x00003F00U VAL : 0x00002300U
  4366. // .. DIVISOR1 = 0x3
  4367. // .. ==> 0XF8000128[25:20] = 0x00000003U
  4368. // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
  4369. // ..
  4370. EMIT_MASKWRITE(0XF8000128, 0x03F03F01U ,0x00302301U),
  4371. // .. CLKACT = 0x1
  4372. // .. ==> 0XF8000138[0:0] = 0x00000001U
  4373. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4374. // .. SRCSEL = 0x0
  4375. // .. ==> 0XF8000138[4:4] = 0x00000000U
  4376. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  4377. // ..
  4378. EMIT_MASKWRITE(0XF8000138, 0x00000011U ,0x00000001U),
  4379. // .. CLKACT = 0x1
  4380. // .. ==> 0XF8000140[0:0] = 0x00000001U
  4381. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4382. // .. SRCSEL = 0x0
  4383. // .. ==> 0XF8000140[6:4] = 0x00000000U
  4384. // .. ==> MASK : 0x00000070U VAL : 0x00000000U
  4385. // .. DIVISOR = 0x8
  4386. // .. ==> 0XF8000140[13:8] = 0x00000008U
  4387. // .. ==> MASK : 0x00003F00U VAL : 0x00000800U
  4388. // .. DIVISOR1 = 0x5
  4389. // .. ==> 0XF8000140[25:20] = 0x00000005U
  4390. // .. ==> MASK : 0x03F00000U VAL : 0x00500000U
  4391. // ..
  4392. EMIT_MASKWRITE(0XF8000140, 0x03F03F71U ,0x00500801U),
  4393. // .. CLKACT = 0x1
  4394. // .. ==> 0XF800014C[0:0] = 0x00000001U
  4395. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4396. // .. SRCSEL = 0x0
  4397. // .. ==> 0XF800014C[5:4] = 0x00000000U
  4398. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4399. // .. DIVISOR = 0x5
  4400. // .. ==> 0XF800014C[13:8] = 0x00000005U
  4401. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  4402. // ..
  4403. EMIT_MASKWRITE(0XF800014C, 0x00003F31U ,0x00000501U),
  4404. // .. CLKACT0 = 0x1
  4405. // .. ==> 0XF8000150[0:0] = 0x00000001U
  4406. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4407. // .. CLKACT1 = 0x0
  4408. // .. ==> 0XF8000150[1:1] = 0x00000000U
  4409. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4410. // .. SRCSEL = 0x0
  4411. // .. ==> 0XF8000150[5:4] = 0x00000000U
  4412. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4413. // .. DIVISOR = 0x14
  4414. // .. ==> 0XF8000150[13:8] = 0x00000014U
  4415. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4416. // ..
  4417. EMIT_MASKWRITE(0XF8000150, 0x00003F33U ,0x00001401U),
  4418. // .. CLKACT0 = 0x0
  4419. // .. ==> 0XF8000154[0:0] = 0x00000000U
  4420. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4421. // .. CLKACT1 = 0x1
  4422. // .. ==> 0XF8000154[1:1] = 0x00000001U
  4423. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  4424. // .. SRCSEL = 0x0
  4425. // .. ==> 0XF8000154[5:4] = 0x00000000U
  4426. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4427. // .. DIVISOR = 0x14
  4428. // .. ==> 0XF8000154[13:8] = 0x00000014U
  4429. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4430. // ..
  4431. EMIT_MASKWRITE(0XF8000154, 0x00003F33U ,0x00001402U),
  4432. // .. CLKACT = 0x1
  4433. // .. ==> 0XF8000168[0:0] = 0x00000001U
  4434. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4435. // .. SRCSEL = 0x0
  4436. // .. ==> 0XF8000168[5:4] = 0x00000000U
  4437. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4438. // .. DIVISOR = 0x5
  4439. // .. ==> 0XF8000168[13:8] = 0x00000005U
  4440. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  4441. // ..
  4442. EMIT_MASKWRITE(0XF8000168, 0x00003F31U ,0x00000501U),
  4443. // .. SRCSEL = 0x0
  4444. // .. ==> 0XF8000170[5:4] = 0x00000000U
  4445. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4446. // .. DIVISOR0 = 0x14
  4447. // .. ==> 0XF8000170[13:8] = 0x00000014U
  4448. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4449. // .. DIVISOR1 = 0x1
  4450. // .. ==> 0XF8000170[25:20] = 0x00000001U
  4451. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  4452. // ..
  4453. EMIT_MASKWRITE(0XF8000170, 0x03F03F30U ,0x00101400U),
  4454. // .. SRCSEL = 0x0
  4455. // .. ==> 0XF8000180[5:4] = 0x00000000U
  4456. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4457. // .. DIVISOR0 = 0x14
  4458. // .. ==> 0XF8000180[13:8] = 0x00000014U
  4459. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4460. // .. DIVISOR1 = 0x1
  4461. // .. ==> 0XF8000180[25:20] = 0x00000001U
  4462. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  4463. // ..
  4464. EMIT_MASKWRITE(0XF8000180, 0x03F03F30U ,0x00101400U),
  4465. // .. SRCSEL = 0x0
  4466. // .. ==> 0XF8000190[5:4] = 0x00000000U
  4467. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4468. // .. DIVISOR0 = 0x14
  4469. // .. ==> 0XF8000190[13:8] = 0x00000014U
  4470. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4471. // .. DIVISOR1 = 0x1
  4472. // .. ==> 0XF8000190[25:20] = 0x00000001U
  4473. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  4474. // ..
  4475. EMIT_MASKWRITE(0XF8000190, 0x03F03F30U ,0x00101400U),
  4476. // .. SRCSEL = 0x0
  4477. // .. ==> 0XF80001A0[5:4] = 0x00000000U
  4478. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  4479. // .. DIVISOR0 = 0x14
  4480. // .. ==> 0XF80001A0[13:8] = 0x00000014U
  4481. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  4482. // .. DIVISOR1 = 0x1
  4483. // .. ==> 0XF80001A0[25:20] = 0x00000001U
  4484. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  4485. // ..
  4486. EMIT_MASKWRITE(0XF80001A0, 0x03F03F30U ,0x00101400U),
  4487. // .. CLK_621_TRUE = 0x1
  4488. // .. ==> 0XF80001C4[0:0] = 0x00000001U
  4489. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4490. // ..
  4491. EMIT_MASKWRITE(0XF80001C4, 0x00000001U ,0x00000001U),
  4492. // .. DMA_CPU_2XCLKACT = 0x1
  4493. // .. ==> 0XF800012C[0:0] = 0x00000001U
  4494. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  4495. // .. USB0_CPU_1XCLKACT = 0x1
  4496. // .. ==> 0XF800012C[2:2] = 0x00000001U
  4497. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  4498. // .. USB1_CPU_1XCLKACT = 0x1
  4499. // .. ==> 0XF800012C[3:3] = 0x00000001U
  4500. // .. ==> MASK : 0x00000008U VAL : 0x00000008U
  4501. // .. GEM0_CPU_1XCLKACT = 0x1
  4502. // .. ==> 0XF800012C[6:6] = 0x00000001U
  4503. // .. ==> MASK : 0x00000040U VAL : 0x00000040U
  4504. // .. GEM1_CPU_1XCLKACT = 0x0
  4505. // .. ==> 0XF800012C[7:7] = 0x00000000U
  4506. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  4507. // .. SDI0_CPU_1XCLKACT = 0x1
  4508. // .. ==> 0XF800012C[10:10] = 0x00000001U
  4509. // .. ==> MASK : 0x00000400U VAL : 0x00000400U
  4510. // .. SDI1_CPU_1XCLKACT = 0x0
  4511. // .. ==> 0XF800012C[11:11] = 0x00000000U
  4512. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  4513. // .. SPI0_CPU_1XCLKACT = 0x0
  4514. // .. ==> 0XF800012C[14:14] = 0x00000000U
  4515. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  4516. // .. SPI1_CPU_1XCLKACT = 0x0
  4517. // .. ==> 0XF800012C[15:15] = 0x00000000U
  4518. // .. ==> MASK : 0x00008000U VAL : 0x00000000U
  4519. // .. CAN0_CPU_1XCLKACT = 0x0
  4520. // .. ==> 0XF800012C[16:16] = 0x00000000U
  4521. // .. ==> MASK : 0x00010000U VAL : 0x00000000U
  4522. // .. CAN1_CPU_1XCLKACT = 0x0
  4523. // .. ==> 0XF800012C[17:17] = 0x00000000U
  4524. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  4525. // .. I2C0_CPU_1XCLKACT = 0x1
  4526. // .. ==> 0XF800012C[18:18] = 0x00000001U
  4527. // .. ==> MASK : 0x00040000U VAL : 0x00040000U
  4528. // .. I2C1_CPU_1XCLKACT = 0x1
  4529. // .. ==> 0XF800012C[19:19] = 0x00000001U
  4530. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  4531. // .. UART0_CPU_1XCLKACT = 0x0
  4532. // .. ==> 0XF800012C[20:20] = 0x00000000U
  4533. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  4534. // .. UART1_CPU_1XCLKACT = 0x1
  4535. // .. ==> 0XF800012C[21:21] = 0x00000001U
  4536. // .. ==> MASK : 0x00200000U VAL : 0x00200000U
  4537. // .. GPIO_CPU_1XCLKACT = 0x1
  4538. // .. ==> 0XF800012C[22:22] = 0x00000001U
  4539. // .. ==> MASK : 0x00400000U VAL : 0x00400000U
  4540. // .. LQSPI_CPU_1XCLKACT = 0x1
  4541. // .. ==> 0XF800012C[23:23] = 0x00000001U
  4542. // .. ==> MASK : 0x00800000U VAL : 0x00800000U
  4543. // .. SMC_CPU_1XCLKACT = 0x1
  4544. // .. ==> 0XF800012C[24:24] = 0x00000001U
  4545. // .. ==> MASK : 0x01000000U VAL : 0x01000000U
  4546. // ..
  4547. EMIT_MASKWRITE(0XF800012C, 0x01FFCCCDU ,0x01EC044DU),
  4548. // .. FINISH: CLOCK CONTROL SLCR REGISTERS
  4549. // .. START: THIS SHOULD BE BLANK
  4550. // .. FINISH: THIS SHOULD BE BLANK
  4551. // .. START: LOCK IT BACK
  4552. // .. LOCK_KEY = 0X767B
  4553. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  4554. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  4555. // ..
  4556. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  4557. // .. FINISH: LOCK IT BACK
  4558. // FINISH: top
  4559. //
  4560. EMIT_EXIT(),
  4561. //
  4562. };
  4563. unsigned long ps7_ddr_init_data_2_0[] = {
  4564. // START: top
  4565. // .. START: DDR INITIALIZATION
  4566. // .. .. START: LOCK DDR
  4567. // .. .. reg_ddrc_soft_rstb = 0
  4568. // .. .. ==> 0XF8006000[0:0] = 0x00000000U
  4569. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4570. // .. .. reg_ddrc_powerdown_en = 0x0
  4571. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  4572. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4573. // .. .. reg_ddrc_data_bus_width = 0x0
  4574. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  4575. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  4576. // .. .. reg_ddrc_burst8_refresh = 0x0
  4577. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  4578. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  4579. // .. .. reg_ddrc_rdwr_idle_gap = 0x1
  4580. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  4581. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  4582. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  4583. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  4584. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  4585. // .. .. reg_ddrc_dis_act_bypass = 0x0
  4586. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  4587. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  4588. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  4589. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  4590. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  4591. // .. ..
  4592. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000080U),
  4593. // .. .. FINISH: LOCK DDR
  4594. // .. .. reg_ddrc_t_rfc_nom_x32 = 0x81
  4595. // .. .. ==> 0XF8006004[11:0] = 0x00000081U
  4596. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000081U
  4597. // .. .. reg_ddrc_active_ranks = 0x1
  4598. // .. .. ==> 0XF8006004[13:12] = 0x00000001U
  4599. // .. .. ==> MASK : 0x00003000U VAL : 0x00001000U
  4600. // .. .. reg_ddrc_addrmap_cs_bit0 = 0x0
  4601. // .. .. ==> 0XF8006004[18:14] = 0x00000000U
  4602. // .. .. ==> MASK : 0x0007C000U VAL : 0x00000000U
  4603. // .. .. reg_ddrc_wr_odt_block = 0x1
  4604. // .. .. ==> 0XF8006004[20:19] = 0x00000001U
  4605. // .. .. ==> MASK : 0x00180000U VAL : 0x00080000U
  4606. // .. .. reg_ddrc_diff_rank_rd_2cycle_gap = 0x0
  4607. // .. .. ==> 0XF8006004[21:21] = 0x00000000U
  4608. // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
  4609. // .. .. reg_ddrc_addrmap_cs_bit1 = 0x0
  4610. // .. .. ==> 0XF8006004[26:22] = 0x00000000U
  4611. // .. .. ==> MASK : 0x07C00000U VAL : 0x00000000U
  4612. // .. .. reg_ddrc_addrmap_open_bank = 0x0
  4613. // .. .. ==> 0XF8006004[27:27] = 0x00000000U
  4614. // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
  4615. // .. .. reg_ddrc_addrmap_4bank_ram = 0x0
  4616. // .. .. ==> 0XF8006004[28:28] = 0x00000000U
  4617. // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
  4618. // .. ..
  4619. EMIT_MASKWRITE(0XF8006004, 0x1FFFFFFFU ,0x00081081U),
  4620. // .. .. reg_ddrc_hpr_min_non_critical_x32 = 0xf
  4621. // .. .. ==> 0XF8006008[10:0] = 0x0000000FU
  4622. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000000FU
  4623. // .. .. reg_ddrc_hpr_max_starve_x32 = 0xf
  4624. // .. .. ==> 0XF8006008[21:11] = 0x0000000FU
  4625. // .. .. ==> MASK : 0x003FF800U VAL : 0x00007800U
  4626. // .. .. reg_ddrc_hpr_xact_run_length = 0xf
  4627. // .. .. ==> 0XF8006008[25:22] = 0x0000000FU
  4628. // .. .. ==> MASK : 0x03C00000U VAL : 0x03C00000U
  4629. // .. ..
  4630. EMIT_MASKWRITE(0XF8006008, 0x03FFFFFFU ,0x03C0780FU),
  4631. // .. .. reg_ddrc_lpr_min_non_critical_x32 = 0x1
  4632. // .. .. ==> 0XF800600C[10:0] = 0x00000001U
  4633. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  4634. // .. .. reg_ddrc_lpr_max_starve_x32 = 0x2
  4635. // .. .. ==> 0XF800600C[21:11] = 0x00000002U
  4636. // .. .. ==> MASK : 0x003FF800U VAL : 0x00001000U
  4637. // .. .. reg_ddrc_lpr_xact_run_length = 0x8
  4638. // .. .. ==> 0XF800600C[25:22] = 0x00000008U
  4639. // .. .. ==> MASK : 0x03C00000U VAL : 0x02000000U
  4640. // .. ..
  4641. EMIT_MASKWRITE(0XF800600C, 0x03FFFFFFU ,0x02001001U),
  4642. // .. .. reg_ddrc_w_min_non_critical_x32 = 0x1
  4643. // .. .. ==> 0XF8006010[10:0] = 0x00000001U
  4644. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  4645. // .. .. reg_ddrc_w_xact_run_length = 0x8
  4646. // .. .. ==> 0XF8006010[14:11] = 0x00000008U
  4647. // .. .. ==> MASK : 0x00007800U VAL : 0x00004000U
  4648. // .. .. reg_ddrc_w_max_starve_x32 = 0x2
  4649. // .. .. ==> 0XF8006010[25:15] = 0x00000002U
  4650. // .. .. ==> MASK : 0x03FF8000U VAL : 0x00010000U
  4651. // .. ..
  4652. EMIT_MASKWRITE(0XF8006010, 0x03FFFFFFU ,0x00014001U),
  4653. // .. .. reg_ddrc_t_rc = 0x1b
  4654. // .. .. ==> 0XF8006014[5:0] = 0x0000001BU
  4655. // .. .. ==> MASK : 0x0000003FU VAL : 0x0000001BU
  4656. // .. .. reg_ddrc_t_rfc_min = 0x56
  4657. // .. .. ==> 0XF8006014[13:6] = 0x00000056U
  4658. // .. .. ==> MASK : 0x00003FC0U VAL : 0x00001580U
  4659. // .. .. reg_ddrc_post_selfref_gap_x32 = 0x10
  4660. // .. .. ==> 0XF8006014[20:14] = 0x00000010U
  4661. // .. .. ==> MASK : 0x001FC000U VAL : 0x00040000U
  4662. // .. ..
  4663. EMIT_MASKWRITE(0XF8006014, 0x001FFFFFU ,0x0004159BU),
  4664. // .. .. reg_ddrc_wr2pre = 0x12
  4665. // .. .. ==> 0XF8006018[4:0] = 0x00000012U
  4666. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000012U
  4667. // .. .. reg_ddrc_powerdown_to_x32 = 0x6
  4668. // .. .. ==> 0XF8006018[9:5] = 0x00000006U
  4669. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000C0U
  4670. // .. .. reg_ddrc_t_faw = 0x10
  4671. // .. .. ==> 0XF8006018[15:10] = 0x00000010U
  4672. // .. .. ==> MASK : 0x0000FC00U VAL : 0x00004000U
  4673. // .. .. reg_ddrc_t_ras_max = 0x24
  4674. // .. .. ==> 0XF8006018[21:16] = 0x00000024U
  4675. // .. .. ==> MASK : 0x003F0000U VAL : 0x00240000U
  4676. // .. .. reg_ddrc_t_ras_min = 0x14
  4677. // .. .. ==> 0XF8006018[26:22] = 0x00000014U
  4678. // .. .. ==> MASK : 0x07C00000U VAL : 0x05000000U
  4679. // .. .. reg_ddrc_t_cke = 0x4
  4680. // .. .. ==> 0XF8006018[31:28] = 0x00000004U
  4681. // .. .. ==> MASK : 0xF0000000U VAL : 0x40000000U
  4682. // .. ..
  4683. EMIT_MASKWRITE(0XF8006018, 0xF7FFFFFFU ,0x452440D2U),
  4684. // .. .. reg_ddrc_write_latency = 0x5
  4685. // .. .. ==> 0XF800601C[4:0] = 0x00000005U
  4686. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000005U
  4687. // .. .. reg_ddrc_rd2wr = 0x7
  4688. // .. .. ==> 0XF800601C[9:5] = 0x00000007U
  4689. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000E0U
  4690. // .. .. reg_ddrc_wr2rd = 0xe
  4691. // .. .. ==> 0XF800601C[14:10] = 0x0000000EU
  4692. // .. .. ==> MASK : 0x00007C00U VAL : 0x00003800U
  4693. // .. .. reg_ddrc_t_xp = 0x4
  4694. // .. .. ==> 0XF800601C[19:15] = 0x00000004U
  4695. // .. .. ==> MASK : 0x000F8000U VAL : 0x00020000U
  4696. // .. .. reg_ddrc_pad_pd = 0x0
  4697. // .. .. ==> 0XF800601C[22:20] = 0x00000000U
  4698. // .. .. ==> MASK : 0x00700000U VAL : 0x00000000U
  4699. // .. .. reg_ddrc_rd2pre = 0x4
  4700. // .. .. ==> 0XF800601C[27:23] = 0x00000004U
  4701. // .. .. ==> MASK : 0x0F800000U VAL : 0x02000000U
  4702. // .. .. reg_ddrc_t_rcd = 0x7
  4703. // .. .. ==> 0XF800601C[31:28] = 0x00000007U
  4704. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  4705. // .. ..
  4706. EMIT_MASKWRITE(0XF800601C, 0xFFFFFFFFU ,0x720238E5U),
  4707. // .. .. reg_ddrc_t_ccd = 0x4
  4708. // .. .. ==> 0XF8006020[4:2] = 0x00000004U
  4709. // .. .. ==> MASK : 0x0000001CU VAL : 0x00000010U
  4710. // .. .. reg_ddrc_t_rrd = 0x4
  4711. // .. .. ==> 0XF8006020[7:5] = 0x00000004U
  4712. // .. .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  4713. // .. .. reg_ddrc_refresh_margin = 0x2
  4714. // .. .. ==> 0XF8006020[11:8] = 0x00000002U
  4715. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  4716. // .. .. reg_ddrc_t_rp = 0x7
  4717. // .. .. ==> 0XF8006020[15:12] = 0x00000007U
  4718. // .. .. ==> MASK : 0x0000F000U VAL : 0x00007000U
  4719. // .. .. reg_ddrc_refresh_to_x32 = 0x8
  4720. // .. .. ==> 0XF8006020[20:16] = 0x00000008U
  4721. // .. .. ==> MASK : 0x001F0000U VAL : 0x00080000U
  4722. // .. .. reg_ddrc_sdram = 0x1
  4723. // .. .. ==> 0XF8006020[21:21] = 0x00000001U
  4724. // .. .. ==> MASK : 0x00200000U VAL : 0x00200000U
  4725. // .. .. reg_ddrc_mobile = 0x0
  4726. // .. .. ==> 0XF8006020[22:22] = 0x00000000U
  4727. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  4728. // .. .. reg_ddrc_clock_stop_en = 0x0
  4729. // .. .. ==> 0XF8006020[23:23] = 0x00000000U
  4730. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  4731. // .. .. reg_ddrc_read_latency = 0x7
  4732. // .. .. ==> 0XF8006020[28:24] = 0x00000007U
  4733. // .. .. ==> MASK : 0x1F000000U VAL : 0x07000000U
  4734. // .. .. reg_phy_mode_ddr1_ddr2 = 0x1
  4735. // .. .. ==> 0XF8006020[29:29] = 0x00000001U
  4736. // .. .. ==> MASK : 0x20000000U VAL : 0x20000000U
  4737. // .. .. reg_ddrc_dis_pad_pd = 0x0
  4738. // .. .. ==> 0XF8006020[30:30] = 0x00000000U
  4739. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  4740. // .. .. reg_ddrc_loopback = 0x0
  4741. // .. .. ==> 0XF8006020[31:31] = 0x00000000U
  4742. // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
  4743. // .. ..
  4744. EMIT_MASKWRITE(0XF8006020, 0xFFFFFFFCU ,0x27287290U),
  4745. // .. .. reg_ddrc_en_2t_timing_mode = 0x0
  4746. // .. .. ==> 0XF8006024[0:0] = 0x00000000U
  4747. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4748. // .. .. reg_ddrc_prefer_write = 0x0
  4749. // .. .. ==> 0XF8006024[1:1] = 0x00000000U
  4750. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4751. // .. .. reg_ddrc_max_rank_rd = 0xf
  4752. // .. .. ==> 0XF8006024[5:2] = 0x0000000FU
  4753. // .. .. ==> MASK : 0x0000003CU VAL : 0x0000003CU
  4754. // .. .. reg_ddrc_mr_wr = 0x0
  4755. // .. .. ==> 0XF8006024[6:6] = 0x00000000U
  4756. // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
  4757. // .. .. reg_ddrc_mr_addr = 0x0
  4758. // .. .. ==> 0XF8006024[8:7] = 0x00000000U
  4759. // .. .. ==> MASK : 0x00000180U VAL : 0x00000000U
  4760. // .. .. reg_ddrc_mr_data = 0x0
  4761. // .. .. ==> 0XF8006024[24:9] = 0x00000000U
  4762. // .. .. ==> MASK : 0x01FFFE00U VAL : 0x00000000U
  4763. // .. .. ddrc_reg_mr_wr_busy = 0x0
  4764. // .. .. ==> 0XF8006024[25:25] = 0x00000000U
  4765. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  4766. // .. .. reg_ddrc_mr_type = 0x0
  4767. // .. .. ==> 0XF8006024[26:26] = 0x00000000U
  4768. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  4769. // .. .. reg_ddrc_mr_rdata_valid = 0x0
  4770. // .. .. ==> 0XF8006024[27:27] = 0x00000000U
  4771. // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
  4772. // .. ..
  4773. EMIT_MASKWRITE(0XF8006024, 0x0FFFFFFFU ,0x0000003CU),
  4774. // .. .. reg_ddrc_final_wait_x32 = 0x7
  4775. // .. .. ==> 0XF8006028[6:0] = 0x00000007U
  4776. // .. .. ==> MASK : 0x0000007FU VAL : 0x00000007U
  4777. // .. .. reg_ddrc_pre_ocd_x32 = 0x0
  4778. // .. .. ==> 0XF8006028[10:7] = 0x00000000U
  4779. // .. .. ==> MASK : 0x00000780U VAL : 0x00000000U
  4780. // .. .. reg_ddrc_t_mrd = 0x4
  4781. // .. .. ==> 0XF8006028[13:11] = 0x00000004U
  4782. // .. .. ==> MASK : 0x00003800U VAL : 0x00002000U
  4783. // .. ..
  4784. EMIT_MASKWRITE(0XF8006028, 0x00003FFFU ,0x00002007U),
  4785. // .. .. reg_ddrc_emr2 = 0x8
  4786. // .. .. ==> 0XF800602C[15:0] = 0x00000008U
  4787. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000008U
  4788. // .. .. reg_ddrc_emr3 = 0x0
  4789. // .. .. ==> 0XF800602C[31:16] = 0x00000000U
  4790. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00000000U
  4791. // .. ..
  4792. EMIT_MASKWRITE(0XF800602C, 0xFFFFFFFFU ,0x00000008U),
  4793. // .. .. reg_ddrc_mr = 0x930
  4794. // .. .. ==> 0XF8006030[15:0] = 0x00000930U
  4795. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000930U
  4796. // .. .. reg_ddrc_emr = 0x4
  4797. // .. .. ==> 0XF8006030[31:16] = 0x00000004U
  4798. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00040000U
  4799. // .. ..
  4800. EMIT_MASKWRITE(0XF8006030, 0xFFFFFFFFU ,0x00040930U),
  4801. // .. .. reg_ddrc_burst_rdwr = 0x4
  4802. // .. .. ==> 0XF8006034[3:0] = 0x00000004U
  4803. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000004U
  4804. // .. .. reg_ddrc_pre_cke_x1024 = 0x105
  4805. // .. .. ==> 0XF8006034[13:4] = 0x00000105U
  4806. // .. .. ==> MASK : 0x00003FF0U VAL : 0x00001050U
  4807. // .. .. reg_ddrc_post_cke_x1024 = 0x1
  4808. // .. .. ==> 0XF8006034[25:16] = 0x00000001U
  4809. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00010000U
  4810. // .. .. reg_ddrc_burstchop = 0x0
  4811. // .. .. ==> 0XF8006034[28:28] = 0x00000000U
  4812. // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
  4813. // .. ..
  4814. EMIT_MASKWRITE(0XF8006034, 0x13FF3FFFU ,0x00011054U),
  4815. // .. .. reg_ddrc_force_low_pri_n = 0x0
  4816. // .. .. ==> 0XF8006038[0:0] = 0x00000000U
  4817. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4818. // .. .. reg_ddrc_dis_dq = 0x0
  4819. // .. .. ==> 0XF8006038[1:1] = 0x00000000U
  4820. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  4821. // .. .. reg_phy_debug_mode = 0x0
  4822. // .. .. ==> 0XF8006038[6:6] = 0x00000000U
  4823. // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
  4824. // .. .. reg_phy_wr_level_start = 0x0
  4825. // .. .. ==> 0XF8006038[7:7] = 0x00000000U
  4826. // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
  4827. // .. .. reg_phy_rd_level_start = 0x0
  4828. // .. .. ==> 0XF8006038[8:8] = 0x00000000U
  4829. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  4830. // .. .. reg_phy_dq0_wait_t = 0x0
  4831. // .. .. ==> 0XF8006038[12:9] = 0x00000000U
  4832. // .. .. ==> MASK : 0x00001E00U VAL : 0x00000000U
  4833. // .. ..
  4834. EMIT_MASKWRITE(0XF8006038, 0x00001FC3U ,0x00000000U),
  4835. // .. .. reg_ddrc_addrmap_bank_b0 = 0x7
  4836. // .. .. ==> 0XF800603C[3:0] = 0x00000007U
  4837. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000007U
  4838. // .. .. reg_ddrc_addrmap_bank_b1 = 0x7
  4839. // .. .. ==> 0XF800603C[7:4] = 0x00000007U
  4840. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000070U
  4841. // .. .. reg_ddrc_addrmap_bank_b2 = 0x7
  4842. // .. .. ==> 0XF800603C[11:8] = 0x00000007U
  4843. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000700U
  4844. // .. .. reg_ddrc_addrmap_col_b5 = 0x0
  4845. // .. .. ==> 0XF800603C[15:12] = 0x00000000U
  4846. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  4847. // .. .. reg_ddrc_addrmap_col_b6 = 0x0
  4848. // .. .. ==> 0XF800603C[19:16] = 0x00000000U
  4849. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  4850. // .. ..
  4851. EMIT_MASKWRITE(0XF800603C, 0x000FFFFFU ,0x00000777U),
  4852. // .. .. reg_ddrc_addrmap_col_b2 = 0x0
  4853. // .. .. ==> 0XF8006040[3:0] = 0x00000000U
  4854. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  4855. // .. .. reg_ddrc_addrmap_col_b3 = 0x0
  4856. // .. .. ==> 0XF8006040[7:4] = 0x00000000U
  4857. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  4858. // .. .. reg_ddrc_addrmap_col_b4 = 0x0
  4859. // .. .. ==> 0XF8006040[11:8] = 0x00000000U
  4860. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  4861. // .. .. reg_ddrc_addrmap_col_b7 = 0x0
  4862. // .. .. ==> 0XF8006040[15:12] = 0x00000000U
  4863. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  4864. // .. .. reg_ddrc_addrmap_col_b8 = 0x0
  4865. // .. .. ==> 0XF8006040[19:16] = 0x00000000U
  4866. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  4867. // .. .. reg_ddrc_addrmap_col_b9 = 0xf
  4868. // .. .. ==> 0XF8006040[23:20] = 0x0000000FU
  4869. // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
  4870. // .. .. reg_ddrc_addrmap_col_b10 = 0xf
  4871. // .. .. ==> 0XF8006040[27:24] = 0x0000000FU
  4872. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  4873. // .. .. reg_ddrc_addrmap_col_b11 = 0xf
  4874. // .. .. ==> 0XF8006040[31:28] = 0x0000000FU
  4875. // .. .. ==> MASK : 0xF0000000U VAL : 0xF0000000U
  4876. // .. ..
  4877. EMIT_MASKWRITE(0XF8006040, 0xFFFFFFFFU ,0xFFF00000U),
  4878. // .. .. reg_ddrc_addrmap_row_b0 = 0x6
  4879. // .. .. ==> 0XF8006044[3:0] = 0x00000006U
  4880. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000006U
  4881. // .. .. reg_ddrc_addrmap_row_b1 = 0x6
  4882. // .. .. ==> 0XF8006044[7:4] = 0x00000006U
  4883. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000060U
  4884. // .. .. reg_ddrc_addrmap_row_b2_11 = 0x6
  4885. // .. .. ==> 0XF8006044[11:8] = 0x00000006U
  4886. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000600U
  4887. // .. .. reg_ddrc_addrmap_row_b12 = 0x6
  4888. // .. .. ==> 0XF8006044[15:12] = 0x00000006U
  4889. // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
  4890. // .. .. reg_ddrc_addrmap_row_b13 = 0x6
  4891. // .. .. ==> 0XF8006044[19:16] = 0x00000006U
  4892. // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
  4893. // .. .. reg_ddrc_addrmap_row_b14 = 0x6
  4894. // .. .. ==> 0XF8006044[23:20] = 0x00000006U
  4895. // .. .. ==> MASK : 0x00F00000U VAL : 0x00600000U
  4896. // .. .. reg_ddrc_addrmap_row_b15 = 0xf
  4897. // .. .. ==> 0XF8006044[27:24] = 0x0000000FU
  4898. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  4899. // .. ..
  4900. EMIT_MASKWRITE(0XF8006044, 0x0FFFFFFFU ,0x0F666666U),
  4901. // .. .. reg_ddrc_rank0_rd_odt = 0x0
  4902. // .. .. ==> 0XF8006048[2:0] = 0x00000000U
  4903. // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
  4904. // .. .. reg_ddrc_rank0_wr_odt = 0x1
  4905. // .. .. ==> 0XF8006048[5:3] = 0x00000001U
  4906. // .. .. ==> MASK : 0x00000038U VAL : 0x00000008U
  4907. // .. .. reg_ddrc_rank1_rd_odt = 0x1
  4908. // .. .. ==> 0XF8006048[8:6] = 0x00000001U
  4909. // .. .. ==> MASK : 0x000001C0U VAL : 0x00000040U
  4910. // .. .. reg_ddrc_rank1_wr_odt = 0x1
  4911. // .. .. ==> 0XF8006048[11:9] = 0x00000001U
  4912. // .. .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  4913. // .. .. reg_phy_rd_local_odt = 0x0
  4914. // .. .. ==> 0XF8006048[13:12] = 0x00000000U
  4915. // .. .. ==> MASK : 0x00003000U VAL : 0x00000000U
  4916. // .. .. reg_phy_wr_local_odt = 0x3
  4917. // .. .. ==> 0XF8006048[15:14] = 0x00000003U
  4918. // .. .. ==> MASK : 0x0000C000U VAL : 0x0000C000U
  4919. // .. .. reg_phy_idle_local_odt = 0x3
  4920. // .. .. ==> 0XF8006048[17:16] = 0x00000003U
  4921. // .. .. ==> MASK : 0x00030000U VAL : 0x00030000U
  4922. // .. .. reg_ddrc_rank2_rd_odt = 0x0
  4923. // .. .. ==> 0XF8006048[20:18] = 0x00000000U
  4924. // .. .. ==> MASK : 0x001C0000U VAL : 0x00000000U
  4925. // .. .. reg_ddrc_rank2_wr_odt = 0x0
  4926. // .. .. ==> 0XF8006048[23:21] = 0x00000000U
  4927. // .. .. ==> MASK : 0x00E00000U VAL : 0x00000000U
  4928. // .. .. reg_ddrc_rank3_rd_odt = 0x0
  4929. // .. .. ==> 0XF8006048[26:24] = 0x00000000U
  4930. // .. .. ==> MASK : 0x07000000U VAL : 0x00000000U
  4931. // .. .. reg_ddrc_rank3_wr_odt = 0x0
  4932. // .. .. ==> 0XF8006048[29:27] = 0x00000000U
  4933. // .. .. ==> MASK : 0x38000000U VAL : 0x00000000U
  4934. // .. ..
  4935. EMIT_MASKWRITE(0XF8006048, 0x3FFFFFFFU ,0x0003C248U),
  4936. // .. .. reg_phy_rd_cmd_to_data = 0x0
  4937. // .. .. ==> 0XF8006050[3:0] = 0x00000000U
  4938. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  4939. // .. .. reg_phy_wr_cmd_to_data = 0x0
  4940. // .. .. ==> 0XF8006050[7:4] = 0x00000000U
  4941. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  4942. // .. .. reg_phy_rdc_we_to_re_delay = 0x8
  4943. // .. .. ==> 0XF8006050[11:8] = 0x00000008U
  4944. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000800U
  4945. // .. .. reg_phy_rdc_fifo_rst_disable = 0x0
  4946. // .. .. ==> 0XF8006050[15:15] = 0x00000000U
  4947. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  4948. // .. .. reg_phy_use_fixed_re = 0x1
  4949. // .. .. ==> 0XF8006050[16:16] = 0x00000001U
  4950. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  4951. // .. .. reg_phy_rdc_fifo_rst_err_cnt_clr = 0x0
  4952. // .. .. ==> 0XF8006050[17:17] = 0x00000000U
  4953. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  4954. // .. .. reg_phy_dis_phy_ctrl_rstn = 0x0
  4955. // .. .. ==> 0XF8006050[18:18] = 0x00000000U
  4956. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  4957. // .. .. reg_phy_clk_stall_level = 0x0
  4958. // .. .. ==> 0XF8006050[19:19] = 0x00000000U
  4959. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  4960. // .. .. reg_phy_gatelvl_num_of_dq0 = 0x7
  4961. // .. .. ==> 0XF8006050[27:24] = 0x00000007U
  4962. // .. .. ==> MASK : 0x0F000000U VAL : 0x07000000U
  4963. // .. .. reg_phy_wrlvl_num_of_dq0 = 0x7
  4964. // .. .. ==> 0XF8006050[31:28] = 0x00000007U
  4965. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  4966. // .. ..
  4967. EMIT_MASKWRITE(0XF8006050, 0xFF0F8FFFU ,0x77010800U),
  4968. // .. .. reg_ddrc_dll_calib_to_min_x1024 = 0x1
  4969. // .. .. ==> 0XF8006058[7:0] = 0x00000001U
  4970. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000001U
  4971. // .. .. reg_ddrc_dll_calib_to_max_x1024 = 0x1
  4972. // .. .. ==> 0XF8006058[15:8] = 0x00000001U
  4973. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000100U
  4974. // .. .. reg_ddrc_dis_dll_calib = 0x0
  4975. // .. .. ==> 0XF8006058[16:16] = 0x00000000U
  4976. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  4977. // .. ..
  4978. EMIT_MASKWRITE(0XF8006058, 0x0001FFFFU ,0x00000101U),
  4979. // .. .. reg_ddrc_rd_odt_delay = 0x3
  4980. // .. .. ==> 0XF800605C[3:0] = 0x00000003U
  4981. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000003U
  4982. // .. .. reg_ddrc_wr_odt_delay = 0x0
  4983. // .. .. ==> 0XF800605C[7:4] = 0x00000000U
  4984. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  4985. // .. .. reg_ddrc_rd_odt_hold = 0x0
  4986. // .. .. ==> 0XF800605C[11:8] = 0x00000000U
  4987. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  4988. // .. .. reg_ddrc_wr_odt_hold = 0x5
  4989. // .. .. ==> 0XF800605C[15:12] = 0x00000005U
  4990. // .. .. ==> MASK : 0x0000F000U VAL : 0x00005000U
  4991. // .. ..
  4992. EMIT_MASKWRITE(0XF800605C, 0x0000FFFFU ,0x00005003U),
  4993. // .. .. reg_ddrc_pageclose = 0x0
  4994. // .. .. ==> 0XF8006060[0:0] = 0x00000000U
  4995. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  4996. // .. .. reg_ddrc_lpr_num_entries = 0x1f
  4997. // .. .. ==> 0XF8006060[6:1] = 0x0000001FU
  4998. // .. .. ==> MASK : 0x0000007EU VAL : 0x0000003EU
  4999. // .. .. reg_ddrc_auto_pre_en = 0x0
  5000. // .. .. ==> 0XF8006060[7:7] = 0x00000000U
  5001. // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
  5002. // .. .. reg_ddrc_refresh_update_level = 0x0
  5003. // .. .. ==> 0XF8006060[8:8] = 0x00000000U
  5004. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  5005. // .. .. reg_ddrc_dis_wc = 0x0
  5006. // .. .. ==> 0XF8006060[9:9] = 0x00000000U
  5007. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  5008. // .. .. reg_ddrc_dis_collision_page_opt = 0x0
  5009. // .. .. ==> 0XF8006060[10:10] = 0x00000000U
  5010. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5011. // .. .. reg_ddrc_selfref_en = 0x0
  5012. // .. .. ==> 0XF8006060[12:12] = 0x00000000U
  5013. // .. .. ==> MASK : 0x00001000U VAL : 0x00000000U
  5014. // .. ..
  5015. EMIT_MASKWRITE(0XF8006060, 0x000017FFU ,0x0000003EU),
  5016. // .. .. reg_ddrc_go2critical_hysteresis = 0x0
  5017. // .. .. ==> 0XF8006064[12:5] = 0x00000000U
  5018. // .. .. ==> MASK : 0x00001FE0U VAL : 0x00000000U
  5019. // .. .. reg_arb_go2critical_en = 0x1
  5020. // .. .. ==> 0XF8006064[17:17] = 0x00000001U
  5021. // .. .. ==> MASK : 0x00020000U VAL : 0x00020000U
  5022. // .. ..
  5023. EMIT_MASKWRITE(0XF8006064, 0x00021FE0U ,0x00020000U),
  5024. // .. .. reg_ddrc_wrlvl_ww = 0x41
  5025. // .. .. ==> 0XF8006068[7:0] = 0x00000041U
  5026. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000041U
  5027. // .. .. reg_ddrc_rdlvl_rr = 0x41
  5028. // .. .. ==> 0XF8006068[15:8] = 0x00000041U
  5029. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00004100U
  5030. // .. .. reg_ddrc_dfi_t_wlmrd = 0x28
  5031. // .. .. ==> 0XF8006068[25:16] = 0x00000028U
  5032. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00280000U
  5033. // .. ..
  5034. EMIT_MASKWRITE(0XF8006068, 0x03FFFFFFU ,0x00284141U),
  5035. // .. .. dfi_t_ctrlupd_interval_min_x1024 = 0x10
  5036. // .. .. ==> 0XF800606C[7:0] = 0x00000010U
  5037. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000010U
  5038. // .. .. dfi_t_ctrlupd_interval_max_x1024 = 0x16
  5039. // .. .. ==> 0XF800606C[15:8] = 0x00000016U
  5040. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00001600U
  5041. // .. ..
  5042. EMIT_MASKWRITE(0XF800606C, 0x0000FFFFU ,0x00001610U),
  5043. // .. .. reg_ddrc_dfi_t_ctrl_delay = 0x1
  5044. // .. .. ==> 0XF8006078[3:0] = 0x00000001U
  5045. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000001U
  5046. // .. .. reg_ddrc_dfi_t_dram_clk_disable = 0x1
  5047. // .. .. ==> 0XF8006078[7:4] = 0x00000001U
  5048. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000010U
  5049. // .. .. reg_ddrc_dfi_t_dram_clk_enable = 0x1
  5050. // .. .. ==> 0XF8006078[11:8] = 0x00000001U
  5051. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000100U
  5052. // .. .. reg_ddrc_t_cksre = 0x6
  5053. // .. .. ==> 0XF8006078[15:12] = 0x00000006U
  5054. // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
  5055. // .. .. reg_ddrc_t_cksrx = 0x6
  5056. // .. .. ==> 0XF8006078[19:16] = 0x00000006U
  5057. // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
  5058. // .. .. reg_ddrc_t_ckesr = 0x4
  5059. // .. .. ==> 0XF8006078[25:20] = 0x00000004U
  5060. // .. .. ==> MASK : 0x03F00000U VAL : 0x00400000U
  5061. // .. ..
  5062. EMIT_MASKWRITE(0XF8006078, 0x03FFFFFFU ,0x00466111U),
  5063. // .. .. reg_ddrc_t_ckpde = 0x2
  5064. // .. .. ==> 0XF800607C[3:0] = 0x00000002U
  5065. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000002U
  5066. // .. .. reg_ddrc_t_ckpdx = 0x2
  5067. // .. .. ==> 0XF800607C[7:4] = 0x00000002U
  5068. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  5069. // .. .. reg_ddrc_t_ckdpde = 0x2
  5070. // .. .. ==> 0XF800607C[11:8] = 0x00000002U
  5071. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  5072. // .. .. reg_ddrc_t_ckdpdx = 0x2
  5073. // .. .. ==> 0XF800607C[15:12] = 0x00000002U
  5074. // .. .. ==> MASK : 0x0000F000U VAL : 0x00002000U
  5075. // .. .. reg_ddrc_t_ckcsx = 0x3
  5076. // .. .. ==> 0XF800607C[19:16] = 0x00000003U
  5077. // .. .. ==> MASK : 0x000F0000U VAL : 0x00030000U
  5078. // .. ..
  5079. EMIT_MASKWRITE(0XF800607C, 0x000FFFFFU ,0x00032222U),
  5080. // .. .. refresh_timer0_start_value_x32 = 0x0
  5081. // .. .. ==> 0XF80060A0[11:0] = 0x00000000U
  5082. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000000U
  5083. // .. .. refresh_timer1_start_value_x32 = 0x8
  5084. // .. .. ==> 0XF80060A0[23:12] = 0x00000008U
  5085. // .. .. ==> MASK : 0x00FFF000U VAL : 0x00008000U
  5086. // .. ..
  5087. EMIT_MASKWRITE(0XF80060A0, 0x00FFFFFFU ,0x00008000U),
  5088. // .. .. reg_ddrc_dis_auto_zq = 0x0
  5089. // .. .. ==> 0XF80060A4[0:0] = 0x00000000U
  5090. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5091. // .. .. reg_ddrc_ddr3 = 0x1
  5092. // .. .. ==> 0XF80060A4[1:1] = 0x00000001U
  5093. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  5094. // .. .. reg_ddrc_t_mod = 0x200
  5095. // .. .. ==> 0XF80060A4[11:2] = 0x00000200U
  5096. // .. .. ==> MASK : 0x00000FFCU VAL : 0x00000800U
  5097. // .. .. reg_ddrc_t_zq_long_nop = 0x200
  5098. // .. .. ==> 0XF80060A4[21:12] = 0x00000200U
  5099. // .. .. ==> MASK : 0x003FF000U VAL : 0x00200000U
  5100. // .. .. reg_ddrc_t_zq_short_nop = 0x40
  5101. // .. .. ==> 0XF80060A4[31:22] = 0x00000040U
  5102. // .. .. ==> MASK : 0xFFC00000U VAL : 0x10000000U
  5103. // .. ..
  5104. EMIT_MASKWRITE(0XF80060A4, 0xFFFFFFFFU ,0x10200802U),
  5105. // .. .. t_zq_short_interval_x1024 = 0xcb73
  5106. // .. .. ==> 0XF80060A8[19:0] = 0x0000CB73U
  5107. // .. .. ==> MASK : 0x000FFFFFU VAL : 0x0000CB73U
  5108. // .. .. dram_rstn_x1024 = 0x69
  5109. // .. .. ==> 0XF80060A8[27:20] = 0x00000069U
  5110. // .. .. ==> MASK : 0x0FF00000U VAL : 0x06900000U
  5111. // .. ..
  5112. EMIT_MASKWRITE(0XF80060A8, 0x0FFFFFFFU ,0x0690CB73U),
  5113. // .. .. deeppowerdown_en = 0x0
  5114. // .. .. ==> 0XF80060AC[0:0] = 0x00000000U
  5115. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5116. // .. .. deeppowerdown_to_x1024 = 0xff
  5117. // .. .. ==> 0XF80060AC[8:1] = 0x000000FFU
  5118. // .. .. ==> MASK : 0x000001FEU VAL : 0x000001FEU
  5119. // .. ..
  5120. EMIT_MASKWRITE(0XF80060AC, 0x000001FFU ,0x000001FEU),
  5121. // .. .. dfi_wrlvl_max_x1024 = 0xfff
  5122. // .. .. ==> 0XF80060B0[11:0] = 0x00000FFFU
  5123. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000FFFU
  5124. // .. .. dfi_rdlvl_max_x1024 = 0xfff
  5125. // .. .. ==> 0XF80060B0[23:12] = 0x00000FFFU
  5126. // .. .. ==> MASK : 0x00FFF000U VAL : 0x00FFF000U
  5127. // .. .. ddrc_reg_twrlvl_max_error = 0x0
  5128. // .. .. ==> 0XF80060B0[24:24] = 0x00000000U
  5129. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  5130. // .. .. ddrc_reg_trdlvl_max_error = 0x0
  5131. // .. .. ==> 0XF80060B0[25:25] = 0x00000000U
  5132. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  5133. // .. .. reg_ddrc_dfi_wr_level_en = 0x1
  5134. // .. .. ==> 0XF80060B0[26:26] = 0x00000001U
  5135. // .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  5136. // .. .. reg_ddrc_dfi_rd_dqs_gate_level = 0x1
  5137. // .. .. ==> 0XF80060B0[27:27] = 0x00000001U
  5138. // .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  5139. // .. .. reg_ddrc_dfi_rd_data_eye_train = 0x1
  5140. // .. .. ==> 0XF80060B0[28:28] = 0x00000001U
  5141. // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  5142. // .. ..
  5143. EMIT_MASKWRITE(0XF80060B0, 0x1FFFFFFFU ,0x1CFFFFFFU),
  5144. // .. .. reg_ddrc_2t_delay = 0x0
  5145. // .. .. ==> 0XF80060B4[8:0] = 0x00000000U
  5146. // .. .. ==> MASK : 0x000001FFU VAL : 0x00000000U
  5147. // .. .. reg_ddrc_skip_ocd = 0x1
  5148. // .. .. ==> 0XF80060B4[9:9] = 0x00000001U
  5149. // .. .. ==> MASK : 0x00000200U VAL : 0x00000200U
  5150. // .. .. reg_ddrc_dis_pre_bypass = 0x0
  5151. // .. .. ==> 0XF80060B4[10:10] = 0x00000000U
  5152. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5153. // .. ..
  5154. EMIT_MASKWRITE(0XF80060B4, 0x000007FFU ,0x00000200U),
  5155. // .. .. reg_ddrc_dfi_t_rddata_en = 0x6
  5156. // .. .. ==> 0XF80060B8[4:0] = 0x00000006U
  5157. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000006U
  5158. // .. .. reg_ddrc_dfi_t_ctrlup_min = 0x3
  5159. // .. .. ==> 0XF80060B8[14:5] = 0x00000003U
  5160. // .. .. ==> MASK : 0x00007FE0U VAL : 0x00000060U
  5161. // .. .. reg_ddrc_dfi_t_ctrlup_max = 0x40
  5162. // .. .. ==> 0XF80060B8[24:15] = 0x00000040U
  5163. // .. .. ==> MASK : 0x01FF8000U VAL : 0x00200000U
  5164. // .. ..
  5165. EMIT_MASKWRITE(0XF80060B8, 0x01FFFFFFU ,0x00200066U),
  5166. // .. .. START: RESET ECC ERROR
  5167. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 1
  5168. // .. .. ==> 0XF80060C4[0:0] = 0x00000001U
  5169. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5170. // .. .. Clear_Correctable_DRAM_ECC_error = 1
  5171. // .. .. ==> 0XF80060C4[1:1] = 0x00000001U
  5172. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  5173. // .. ..
  5174. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000003U),
  5175. // .. .. FINISH: RESET ECC ERROR
  5176. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 0x0
  5177. // .. .. ==> 0XF80060C4[0:0] = 0x00000000U
  5178. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5179. // .. .. Clear_Correctable_DRAM_ECC_error = 0x0
  5180. // .. .. ==> 0XF80060C4[1:1] = 0x00000000U
  5181. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5182. // .. ..
  5183. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000000U),
  5184. // .. .. CORR_ECC_LOG_VALID = 0x0
  5185. // .. .. ==> 0XF80060C8[0:0] = 0x00000000U
  5186. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5187. // .. .. ECC_CORRECTED_BIT_NUM = 0x0
  5188. // .. .. ==> 0XF80060C8[7:1] = 0x00000000U
  5189. // .. .. ==> MASK : 0x000000FEU VAL : 0x00000000U
  5190. // .. ..
  5191. EMIT_MASKWRITE(0XF80060C8, 0x000000FFU ,0x00000000U),
  5192. // .. .. UNCORR_ECC_LOG_VALID = 0x0
  5193. // .. .. ==> 0XF80060DC[0:0] = 0x00000000U
  5194. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5195. // .. ..
  5196. EMIT_MASKWRITE(0XF80060DC, 0x00000001U ,0x00000000U),
  5197. // .. .. STAT_NUM_CORR_ERR = 0x0
  5198. // .. .. ==> 0XF80060F0[15:8] = 0x00000000U
  5199. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000000U
  5200. // .. .. STAT_NUM_UNCORR_ERR = 0x0
  5201. // .. .. ==> 0XF80060F0[7:0] = 0x00000000U
  5202. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000000U
  5203. // .. ..
  5204. EMIT_MASKWRITE(0XF80060F0, 0x0000FFFFU ,0x00000000U),
  5205. // .. .. reg_ddrc_ecc_mode = 0x0
  5206. // .. .. ==> 0XF80060F4[2:0] = 0x00000000U
  5207. // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
  5208. // .. .. reg_ddrc_dis_scrub = 0x1
  5209. // .. .. ==> 0XF80060F4[3:3] = 0x00000001U
  5210. // .. .. ==> MASK : 0x00000008U VAL : 0x00000008U
  5211. // .. ..
  5212. EMIT_MASKWRITE(0XF80060F4, 0x0000000FU ,0x00000008U),
  5213. // .. .. reg_phy_dif_on = 0x0
  5214. // .. .. ==> 0XF8006114[3:0] = 0x00000000U
  5215. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  5216. // .. .. reg_phy_dif_off = 0x0
  5217. // .. .. ==> 0XF8006114[7:4] = 0x00000000U
  5218. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  5219. // .. ..
  5220. EMIT_MASKWRITE(0XF8006114, 0x000000FFU ,0x00000000U),
  5221. // .. .. reg_phy_data_slice_in_use = 0x1
  5222. // .. .. ==> 0XF8006118[0:0] = 0x00000001U
  5223. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5224. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  5225. // .. .. ==> 0XF8006118[1:1] = 0x00000000U
  5226. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5227. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  5228. // .. .. ==> 0XF8006118[2:2] = 0x00000000U
  5229. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5230. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  5231. // .. .. ==> 0XF8006118[3:3] = 0x00000000U
  5232. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5233. // .. .. reg_phy_board_lpbk_tx = 0x0
  5234. // .. .. ==> 0XF8006118[4:4] = 0x00000000U
  5235. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5236. // .. .. reg_phy_board_lpbk_rx = 0x0
  5237. // .. .. ==> 0XF8006118[5:5] = 0x00000000U
  5238. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  5239. // .. .. reg_phy_bist_shift_dq = 0x0
  5240. // .. .. ==> 0XF8006118[14:6] = 0x00000000U
  5241. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  5242. // .. .. reg_phy_bist_err_clr = 0x0
  5243. // .. .. ==> 0XF8006118[23:15] = 0x00000000U
  5244. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  5245. // .. .. reg_phy_dq_offset = 0x40
  5246. // .. .. ==> 0XF8006118[30:24] = 0x00000040U
  5247. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  5248. // .. ..
  5249. EMIT_MASKWRITE(0XF8006118, 0x7FFFFFFFU ,0x40000001U),
  5250. // .. .. reg_phy_data_slice_in_use = 0x1
  5251. // .. .. ==> 0XF800611C[0:0] = 0x00000001U
  5252. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5253. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  5254. // .. .. ==> 0XF800611C[1:1] = 0x00000000U
  5255. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5256. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  5257. // .. .. ==> 0XF800611C[2:2] = 0x00000000U
  5258. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5259. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  5260. // .. .. ==> 0XF800611C[3:3] = 0x00000000U
  5261. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5262. // .. .. reg_phy_board_lpbk_tx = 0x0
  5263. // .. .. ==> 0XF800611C[4:4] = 0x00000000U
  5264. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5265. // .. .. reg_phy_board_lpbk_rx = 0x0
  5266. // .. .. ==> 0XF800611C[5:5] = 0x00000000U
  5267. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  5268. // .. .. reg_phy_bist_shift_dq = 0x0
  5269. // .. .. ==> 0XF800611C[14:6] = 0x00000000U
  5270. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  5271. // .. .. reg_phy_bist_err_clr = 0x0
  5272. // .. .. ==> 0XF800611C[23:15] = 0x00000000U
  5273. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  5274. // .. .. reg_phy_dq_offset = 0x40
  5275. // .. .. ==> 0XF800611C[30:24] = 0x00000040U
  5276. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  5277. // .. ..
  5278. EMIT_MASKWRITE(0XF800611C, 0x7FFFFFFFU ,0x40000001U),
  5279. // .. .. reg_phy_data_slice_in_use = 0x1
  5280. // .. .. ==> 0XF8006120[0:0] = 0x00000001U
  5281. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5282. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  5283. // .. .. ==> 0XF8006120[1:1] = 0x00000000U
  5284. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5285. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  5286. // .. .. ==> 0XF8006120[2:2] = 0x00000000U
  5287. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5288. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  5289. // .. .. ==> 0XF8006120[3:3] = 0x00000000U
  5290. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5291. // .. .. reg_phy_board_lpbk_tx = 0x0
  5292. // .. .. ==> 0XF8006120[4:4] = 0x00000000U
  5293. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5294. // .. .. reg_phy_board_lpbk_rx = 0x0
  5295. // .. .. ==> 0XF8006120[5:5] = 0x00000000U
  5296. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  5297. // .. .. reg_phy_bist_shift_dq = 0x0
  5298. // .. .. ==> 0XF8006120[14:6] = 0x00000000U
  5299. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  5300. // .. .. reg_phy_bist_err_clr = 0x0
  5301. // .. .. ==> 0XF8006120[23:15] = 0x00000000U
  5302. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  5303. // .. .. reg_phy_dq_offset = 0x40
  5304. // .. .. ==> 0XF8006120[30:24] = 0x00000040U
  5305. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  5306. // .. .. reg_phy_data_slice_in_use = 0x1
  5307. // .. .. ==> 0XF8006120[0:0] = 0x00000001U
  5308. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5309. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  5310. // .. .. ==> 0XF8006120[1:1] = 0x00000000U
  5311. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5312. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  5313. // .. .. ==> 0XF8006120[2:2] = 0x00000000U
  5314. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5315. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  5316. // .. .. ==> 0XF8006120[3:3] = 0x00000000U
  5317. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5318. // .. .. reg_phy_board_lpbk_tx = 0x0
  5319. // .. .. ==> 0XF8006120[4:4] = 0x00000000U
  5320. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5321. // .. .. reg_phy_board_lpbk_rx = 0x0
  5322. // .. .. ==> 0XF8006120[5:5] = 0x00000000U
  5323. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  5324. // .. .. reg_phy_bist_shift_dq = 0x0
  5325. // .. .. ==> 0XF8006120[14:6] = 0x00000000U
  5326. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  5327. // .. .. reg_phy_bist_err_clr = 0x0
  5328. // .. .. ==> 0XF8006120[23:15] = 0x00000000U
  5329. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  5330. // .. .. reg_phy_dq_offset = 0x40
  5331. // .. .. ==> 0XF8006120[30:24] = 0x00000040U
  5332. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  5333. // .. ..
  5334. EMIT_MASKWRITE(0XF8006120, 0x7FFFFFFFU ,0x40000001U),
  5335. // .. .. reg_phy_data_slice_in_use = 0x1
  5336. // .. .. ==> 0XF8006124[0:0] = 0x00000001U
  5337. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5338. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  5339. // .. .. ==> 0XF8006124[1:1] = 0x00000000U
  5340. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5341. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  5342. // .. .. ==> 0XF8006124[2:2] = 0x00000000U
  5343. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5344. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  5345. // .. .. ==> 0XF8006124[3:3] = 0x00000000U
  5346. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5347. // .. .. reg_phy_board_lpbk_tx = 0x0
  5348. // .. .. ==> 0XF8006124[4:4] = 0x00000000U
  5349. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5350. // .. .. reg_phy_board_lpbk_rx = 0x0
  5351. // .. .. ==> 0XF8006124[5:5] = 0x00000000U
  5352. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  5353. // .. .. reg_phy_bist_shift_dq = 0x0
  5354. // .. .. ==> 0XF8006124[14:6] = 0x00000000U
  5355. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  5356. // .. .. reg_phy_bist_err_clr = 0x0
  5357. // .. .. ==> 0XF8006124[23:15] = 0x00000000U
  5358. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  5359. // .. .. reg_phy_dq_offset = 0x40
  5360. // .. .. ==> 0XF8006124[30:24] = 0x00000040U
  5361. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  5362. // .. ..
  5363. EMIT_MASKWRITE(0XF8006124, 0x7FFFFFFFU ,0x40000001U),
  5364. // .. .. reg_phy_wrlvl_init_ratio = 0x1e
  5365. // .. .. ==> 0XF800612C[9:0] = 0x0000001EU
  5366. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000001EU
  5367. // .. .. reg_phy_gatelvl_init_ratio = 0xee
  5368. // .. .. ==> 0XF800612C[19:10] = 0x000000EEU
  5369. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003B800U
  5370. // .. ..
  5371. EMIT_MASKWRITE(0XF800612C, 0x000FFFFFU ,0x0003B81EU),
  5372. // .. .. reg_phy_wrlvl_init_ratio = 0x25
  5373. // .. .. ==> 0XF8006130[9:0] = 0x00000025U
  5374. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000025U
  5375. // .. .. reg_phy_gatelvl_init_ratio = 0x10d
  5376. // .. .. ==> 0XF8006130[19:10] = 0x0000010DU
  5377. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00043400U
  5378. // .. ..
  5379. EMIT_MASKWRITE(0XF8006130, 0x000FFFFFU ,0x00043425U),
  5380. // .. .. reg_phy_wrlvl_init_ratio = 0x19
  5381. // .. .. ==> 0XF8006134[9:0] = 0x00000019U
  5382. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000019U
  5383. // .. .. reg_phy_gatelvl_init_ratio = 0xf3
  5384. // .. .. ==> 0XF8006134[19:10] = 0x000000F3U
  5385. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003CC00U
  5386. // .. ..
  5387. EMIT_MASKWRITE(0XF8006134, 0x000FFFFFU ,0x0003CC19U),
  5388. // .. .. reg_phy_wrlvl_init_ratio = 0x2a
  5389. // .. .. ==> 0XF8006138[9:0] = 0x0000002AU
  5390. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000002AU
  5391. // .. .. reg_phy_gatelvl_init_ratio = 0x109
  5392. // .. .. ==> 0XF8006138[19:10] = 0x00000109U
  5393. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00042400U
  5394. // .. ..
  5395. EMIT_MASKWRITE(0XF8006138, 0x000FFFFFU ,0x0004242AU),
  5396. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  5397. // .. .. ==> 0XF8006140[9:0] = 0x00000035U
  5398. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  5399. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  5400. // .. .. ==> 0XF8006140[10:10] = 0x00000000U
  5401. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5402. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  5403. // .. .. ==> 0XF8006140[19:11] = 0x00000000U
  5404. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5405. // .. ..
  5406. EMIT_MASKWRITE(0XF8006140, 0x000FFFFFU ,0x00000035U),
  5407. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  5408. // .. .. ==> 0XF8006144[9:0] = 0x00000035U
  5409. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  5410. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  5411. // .. .. ==> 0XF8006144[10:10] = 0x00000000U
  5412. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5413. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  5414. // .. .. ==> 0XF8006144[19:11] = 0x00000000U
  5415. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5416. // .. ..
  5417. EMIT_MASKWRITE(0XF8006144, 0x000FFFFFU ,0x00000035U),
  5418. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  5419. // .. .. ==> 0XF8006148[9:0] = 0x00000035U
  5420. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  5421. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  5422. // .. .. ==> 0XF8006148[10:10] = 0x00000000U
  5423. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5424. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  5425. // .. .. ==> 0XF8006148[19:11] = 0x00000000U
  5426. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5427. // .. ..
  5428. EMIT_MASKWRITE(0XF8006148, 0x000FFFFFU ,0x00000035U),
  5429. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  5430. // .. .. ==> 0XF800614C[9:0] = 0x00000035U
  5431. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  5432. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  5433. // .. .. ==> 0XF800614C[10:10] = 0x00000000U
  5434. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5435. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  5436. // .. .. ==> 0XF800614C[19:11] = 0x00000000U
  5437. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5438. // .. ..
  5439. EMIT_MASKWRITE(0XF800614C, 0x000FFFFFU ,0x00000035U),
  5440. // .. .. reg_phy_wr_dqs_slave_ratio = 0x9e
  5441. // .. .. ==> 0XF8006154[9:0] = 0x0000009EU
  5442. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000009EU
  5443. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  5444. // .. .. ==> 0XF8006154[10:10] = 0x00000000U
  5445. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5446. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  5447. // .. .. ==> 0XF8006154[19:11] = 0x00000000U
  5448. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5449. // .. ..
  5450. EMIT_MASKWRITE(0XF8006154, 0x000FFFFFU ,0x0000009EU),
  5451. // .. .. reg_phy_wr_dqs_slave_ratio = 0xa5
  5452. // .. .. ==> 0XF8006158[9:0] = 0x000000A5U
  5453. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000A5U
  5454. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  5455. // .. .. ==> 0XF8006158[10:10] = 0x00000000U
  5456. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5457. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  5458. // .. .. ==> 0XF8006158[19:11] = 0x00000000U
  5459. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5460. // .. ..
  5461. EMIT_MASKWRITE(0XF8006158, 0x000FFFFFU ,0x000000A5U),
  5462. // .. .. reg_phy_wr_dqs_slave_ratio = 0x99
  5463. // .. .. ==> 0XF800615C[9:0] = 0x00000099U
  5464. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000099U
  5465. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  5466. // .. .. ==> 0XF800615C[10:10] = 0x00000000U
  5467. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5468. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  5469. // .. .. ==> 0XF800615C[19:11] = 0x00000000U
  5470. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5471. // .. ..
  5472. EMIT_MASKWRITE(0XF800615C, 0x000FFFFFU ,0x00000099U),
  5473. // .. .. reg_phy_wr_dqs_slave_ratio = 0xaa
  5474. // .. .. ==> 0XF8006160[9:0] = 0x000000AAU
  5475. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000AAU
  5476. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  5477. // .. .. ==> 0XF8006160[10:10] = 0x00000000U
  5478. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5479. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  5480. // .. .. ==> 0XF8006160[19:11] = 0x00000000U
  5481. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5482. // .. ..
  5483. EMIT_MASKWRITE(0XF8006160, 0x000FFFFFU ,0x000000AAU),
  5484. // .. .. reg_phy_fifo_we_slave_ratio = 0x143
  5485. // .. .. ==> 0XF8006168[10:0] = 0x00000143U
  5486. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000143U
  5487. // .. .. reg_phy_fifo_we_in_force = 0x0
  5488. // .. .. ==> 0XF8006168[11:11] = 0x00000000U
  5489. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5490. // .. .. reg_phy_fifo_we_in_delay = 0x0
  5491. // .. .. ==> 0XF8006168[20:12] = 0x00000000U
  5492. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  5493. // .. ..
  5494. EMIT_MASKWRITE(0XF8006168, 0x001FFFFFU ,0x00000143U),
  5495. // .. .. reg_phy_fifo_we_slave_ratio = 0x162
  5496. // .. .. ==> 0XF800616C[10:0] = 0x00000162U
  5497. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000162U
  5498. // .. .. reg_phy_fifo_we_in_force = 0x0
  5499. // .. .. ==> 0XF800616C[11:11] = 0x00000000U
  5500. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5501. // .. .. reg_phy_fifo_we_in_delay = 0x0
  5502. // .. .. ==> 0XF800616C[20:12] = 0x00000000U
  5503. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  5504. // .. ..
  5505. EMIT_MASKWRITE(0XF800616C, 0x001FFFFFU ,0x00000162U),
  5506. // .. .. reg_phy_fifo_we_slave_ratio = 0x148
  5507. // .. .. ==> 0XF8006170[10:0] = 0x00000148U
  5508. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000148U
  5509. // .. .. reg_phy_fifo_we_in_force = 0x0
  5510. // .. .. ==> 0XF8006170[11:11] = 0x00000000U
  5511. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5512. // .. .. reg_phy_fifo_we_in_delay = 0x0
  5513. // .. .. ==> 0XF8006170[20:12] = 0x00000000U
  5514. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  5515. // .. ..
  5516. EMIT_MASKWRITE(0XF8006170, 0x001FFFFFU ,0x00000148U),
  5517. // .. .. reg_phy_fifo_we_slave_ratio = 0x15e
  5518. // .. .. ==> 0XF8006174[10:0] = 0x0000015EU
  5519. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000015EU
  5520. // .. .. reg_phy_fifo_we_in_force = 0x0
  5521. // .. .. ==> 0XF8006174[11:11] = 0x00000000U
  5522. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5523. // .. .. reg_phy_fifo_we_in_delay = 0x0
  5524. // .. .. ==> 0XF8006174[20:12] = 0x00000000U
  5525. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  5526. // .. ..
  5527. EMIT_MASKWRITE(0XF8006174, 0x001FFFFFU ,0x0000015EU),
  5528. // .. .. reg_phy_wr_data_slave_ratio = 0xde
  5529. // .. .. ==> 0XF800617C[9:0] = 0x000000DEU
  5530. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000DEU
  5531. // .. .. reg_phy_wr_data_slave_force = 0x0
  5532. // .. .. ==> 0XF800617C[10:10] = 0x00000000U
  5533. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5534. // .. .. reg_phy_wr_data_slave_delay = 0x0
  5535. // .. .. ==> 0XF800617C[19:11] = 0x00000000U
  5536. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5537. // .. ..
  5538. EMIT_MASKWRITE(0XF800617C, 0x000FFFFFU ,0x000000DEU),
  5539. // .. .. reg_phy_wr_data_slave_ratio = 0xe5
  5540. // .. .. ==> 0XF8006180[9:0] = 0x000000E5U
  5541. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000E5U
  5542. // .. .. reg_phy_wr_data_slave_force = 0x0
  5543. // .. .. ==> 0XF8006180[10:10] = 0x00000000U
  5544. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5545. // .. .. reg_phy_wr_data_slave_delay = 0x0
  5546. // .. .. ==> 0XF8006180[19:11] = 0x00000000U
  5547. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5548. // .. ..
  5549. EMIT_MASKWRITE(0XF8006180, 0x000FFFFFU ,0x000000E5U),
  5550. // .. .. reg_phy_wr_data_slave_ratio = 0xd9
  5551. // .. .. ==> 0XF8006184[9:0] = 0x000000D9U
  5552. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000D9U
  5553. // .. .. reg_phy_wr_data_slave_force = 0x0
  5554. // .. .. ==> 0XF8006184[10:10] = 0x00000000U
  5555. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5556. // .. .. reg_phy_wr_data_slave_delay = 0x0
  5557. // .. .. ==> 0XF8006184[19:11] = 0x00000000U
  5558. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5559. // .. ..
  5560. EMIT_MASKWRITE(0XF8006184, 0x000FFFFFU ,0x000000D9U),
  5561. // .. .. reg_phy_wr_data_slave_ratio = 0xea
  5562. // .. .. ==> 0XF8006188[9:0] = 0x000000EAU
  5563. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000EAU
  5564. // .. .. reg_phy_wr_data_slave_force = 0x0
  5565. // .. .. ==> 0XF8006188[10:10] = 0x00000000U
  5566. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  5567. // .. .. reg_phy_wr_data_slave_delay = 0x0
  5568. // .. .. ==> 0XF8006188[19:11] = 0x00000000U
  5569. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  5570. // .. ..
  5571. EMIT_MASKWRITE(0XF8006188, 0x000FFFFFU ,0x000000EAU),
  5572. // .. .. reg_phy_loopback = 0x0
  5573. // .. .. ==> 0XF8006190[0:0] = 0x00000000U
  5574. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5575. // .. .. reg_phy_bl2 = 0x0
  5576. // .. .. ==> 0XF8006190[1:1] = 0x00000000U
  5577. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5578. // .. .. reg_phy_at_spd_atpg = 0x0
  5579. // .. .. ==> 0XF8006190[2:2] = 0x00000000U
  5580. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5581. // .. .. reg_phy_bist_enable = 0x0
  5582. // .. .. ==> 0XF8006190[3:3] = 0x00000000U
  5583. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5584. // .. .. reg_phy_bist_force_err = 0x0
  5585. // .. .. ==> 0XF8006190[4:4] = 0x00000000U
  5586. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5587. // .. .. reg_phy_bist_mode = 0x0
  5588. // .. .. ==> 0XF8006190[6:5] = 0x00000000U
  5589. // .. .. ==> MASK : 0x00000060U VAL : 0x00000000U
  5590. // .. .. reg_phy_invert_clkout = 0x1
  5591. // .. .. ==> 0XF8006190[7:7] = 0x00000001U
  5592. // .. .. ==> MASK : 0x00000080U VAL : 0x00000080U
  5593. // .. .. reg_phy_all_dq_mpr_rd_resp = 0x0
  5594. // .. .. ==> 0XF8006190[8:8] = 0x00000000U
  5595. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  5596. // .. .. reg_phy_sel_logic = 0x0
  5597. // .. .. ==> 0XF8006190[9:9] = 0x00000000U
  5598. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  5599. // .. .. reg_phy_ctrl_slave_ratio = 0x100
  5600. // .. .. ==> 0XF8006190[19:10] = 0x00000100U
  5601. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00040000U
  5602. // .. .. reg_phy_ctrl_slave_force = 0x0
  5603. // .. .. ==> 0XF8006190[20:20] = 0x00000000U
  5604. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  5605. // .. .. reg_phy_ctrl_slave_delay = 0x0
  5606. // .. .. ==> 0XF8006190[27:21] = 0x00000000U
  5607. // .. .. ==> MASK : 0x0FE00000U VAL : 0x00000000U
  5608. // .. .. reg_phy_use_rank0_delays = 0x1
  5609. // .. .. ==> 0XF8006190[28:28] = 0x00000001U
  5610. // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  5611. // .. .. reg_phy_lpddr = 0x0
  5612. // .. .. ==> 0XF8006190[29:29] = 0x00000000U
  5613. // .. .. ==> MASK : 0x20000000U VAL : 0x00000000U
  5614. // .. .. reg_phy_cmd_latency = 0x0
  5615. // .. .. ==> 0XF8006190[30:30] = 0x00000000U
  5616. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  5617. // .. .. reg_phy_int_lpbk = 0x0
  5618. // .. .. ==> 0XF8006190[31:31] = 0x00000000U
  5619. // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
  5620. // .. ..
  5621. EMIT_MASKWRITE(0XF8006190, 0xFFFFFFFFU ,0x10040080U),
  5622. // .. .. reg_phy_wr_rl_delay = 0x2
  5623. // .. .. ==> 0XF8006194[4:0] = 0x00000002U
  5624. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000002U
  5625. // .. .. reg_phy_rd_rl_delay = 0x4
  5626. // .. .. ==> 0XF8006194[9:5] = 0x00000004U
  5627. // .. .. ==> MASK : 0x000003E0U VAL : 0x00000080U
  5628. // .. .. reg_phy_dll_lock_diff = 0xf
  5629. // .. .. ==> 0XF8006194[13:10] = 0x0000000FU
  5630. // .. .. ==> MASK : 0x00003C00U VAL : 0x00003C00U
  5631. // .. .. reg_phy_use_wr_level = 0x1
  5632. // .. .. ==> 0XF8006194[14:14] = 0x00000001U
  5633. // .. .. ==> MASK : 0x00004000U VAL : 0x00004000U
  5634. // .. .. reg_phy_use_rd_dqs_gate_level = 0x1
  5635. // .. .. ==> 0XF8006194[15:15] = 0x00000001U
  5636. // .. .. ==> MASK : 0x00008000U VAL : 0x00008000U
  5637. // .. .. reg_phy_use_rd_data_eye_level = 0x1
  5638. // .. .. ==> 0XF8006194[16:16] = 0x00000001U
  5639. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  5640. // .. .. reg_phy_dis_calib_rst = 0x0
  5641. // .. .. ==> 0XF8006194[17:17] = 0x00000000U
  5642. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5643. // .. .. reg_phy_ctrl_slave_delay = 0x0
  5644. // .. .. ==> 0XF8006194[19:18] = 0x00000000U
  5645. // .. .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  5646. // .. ..
  5647. EMIT_MASKWRITE(0XF8006194, 0x000FFFFFU ,0x0001FC82U),
  5648. // .. .. reg_arb_page_addr_mask = 0x0
  5649. // .. .. ==> 0XF8006204[31:0] = 0x00000000U
  5650. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  5651. // .. ..
  5652. EMIT_MASKWRITE(0XF8006204, 0xFFFFFFFFU ,0x00000000U),
  5653. // .. .. reg_arb_pri_wr_portn = 0x3ff
  5654. // .. .. ==> 0XF8006208[9:0] = 0x000003FFU
  5655. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5656. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  5657. // .. .. ==> 0XF8006208[16:16] = 0x00000000U
  5658. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5659. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  5660. // .. .. ==> 0XF8006208[17:17] = 0x00000000U
  5661. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5662. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  5663. // .. .. ==> 0XF8006208[18:18] = 0x00000000U
  5664. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5665. // .. .. reg_arb_dis_rmw_portn = 0x1
  5666. // .. .. ==> 0XF8006208[19:19] = 0x00000001U
  5667. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  5668. // .. ..
  5669. EMIT_MASKWRITE(0XF8006208, 0x000F03FFU ,0x000803FFU),
  5670. // .. .. reg_arb_pri_wr_portn = 0x3ff
  5671. // .. .. ==> 0XF800620C[9:0] = 0x000003FFU
  5672. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5673. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  5674. // .. .. ==> 0XF800620C[16:16] = 0x00000000U
  5675. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5676. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  5677. // .. .. ==> 0XF800620C[17:17] = 0x00000000U
  5678. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5679. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  5680. // .. .. ==> 0XF800620C[18:18] = 0x00000000U
  5681. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5682. // .. .. reg_arb_dis_rmw_portn = 0x1
  5683. // .. .. ==> 0XF800620C[19:19] = 0x00000001U
  5684. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  5685. // .. ..
  5686. EMIT_MASKWRITE(0XF800620C, 0x000F03FFU ,0x000803FFU),
  5687. // .. .. reg_arb_pri_wr_portn = 0x3ff
  5688. // .. .. ==> 0XF8006210[9:0] = 0x000003FFU
  5689. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5690. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  5691. // .. .. ==> 0XF8006210[16:16] = 0x00000000U
  5692. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5693. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  5694. // .. .. ==> 0XF8006210[17:17] = 0x00000000U
  5695. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5696. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  5697. // .. .. ==> 0XF8006210[18:18] = 0x00000000U
  5698. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5699. // .. .. reg_arb_dis_rmw_portn = 0x1
  5700. // .. .. ==> 0XF8006210[19:19] = 0x00000001U
  5701. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  5702. // .. ..
  5703. EMIT_MASKWRITE(0XF8006210, 0x000F03FFU ,0x000803FFU),
  5704. // .. .. reg_arb_pri_wr_portn = 0x3ff
  5705. // .. .. ==> 0XF8006214[9:0] = 0x000003FFU
  5706. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5707. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  5708. // .. .. ==> 0XF8006214[16:16] = 0x00000000U
  5709. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5710. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  5711. // .. .. ==> 0XF8006214[17:17] = 0x00000000U
  5712. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5713. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  5714. // .. .. ==> 0XF8006214[18:18] = 0x00000000U
  5715. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5716. // .. .. reg_arb_dis_rmw_portn = 0x1
  5717. // .. .. ==> 0XF8006214[19:19] = 0x00000001U
  5718. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  5719. // .. ..
  5720. EMIT_MASKWRITE(0XF8006214, 0x000F03FFU ,0x000803FFU),
  5721. // .. .. reg_arb_pri_rd_portn = 0x3ff
  5722. // .. .. ==> 0XF8006218[9:0] = 0x000003FFU
  5723. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5724. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  5725. // .. .. ==> 0XF8006218[16:16] = 0x00000000U
  5726. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5727. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  5728. // .. .. ==> 0XF8006218[17:17] = 0x00000000U
  5729. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5730. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  5731. // .. .. ==> 0XF8006218[18:18] = 0x00000000U
  5732. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5733. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  5734. // .. .. ==> 0XF8006218[19:19] = 0x00000000U
  5735. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  5736. // .. ..
  5737. EMIT_MASKWRITE(0XF8006218, 0x000F03FFU ,0x000003FFU),
  5738. // .. .. reg_arb_pri_rd_portn = 0x3ff
  5739. // .. .. ==> 0XF800621C[9:0] = 0x000003FFU
  5740. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5741. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  5742. // .. .. ==> 0XF800621C[16:16] = 0x00000000U
  5743. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5744. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  5745. // .. .. ==> 0XF800621C[17:17] = 0x00000000U
  5746. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5747. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  5748. // .. .. ==> 0XF800621C[18:18] = 0x00000000U
  5749. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5750. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  5751. // .. .. ==> 0XF800621C[19:19] = 0x00000000U
  5752. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  5753. // .. ..
  5754. EMIT_MASKWRITE(0XF800621C, 0x000F03FFU ,0x000003FFU),
  5755. // .. .. reg_arb_pri_rd_portn = 0x3ff
  5756. // .. .. ==> 0XF8006220[9:0] = 0x000003FFU
  5757. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5758. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  5759. // .. .. ==> 0XF8006220[16:16] = 0x00000000U
  5760. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5761. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  5762. // .. .. ==> 0XF8006220[17:17] = 0x00000000U
  5763. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5764. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  5765. // .. .. ==> 0XF8006220[18:18] = 0x00000000U
  5766. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5767. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  5768. // .. .. ==> 0XF8006220[19:19] = 0x00000000U
  5769. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  5770. // .. ..
  5771. EMIT_MASKWRITE(0XF8006220, 0x000F03FFU ,0x000003FFU),
  5772. // .. .. reg_arb_pri_rd_portn = 0x3ff
  5773. // .. .. ==> 0XF8006224[9:0] = 0x000003FFU
  5774. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  5775. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  5776. // .. .. ==> 0XF8006224[16:16] = 0x00000000U
  5777. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5778. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  5779. // .. .. ==> 0XF8006224[17:17] = 0x00000000U
  5780. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  5781. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  5782. // .. .. ==> 0XF8006224[18:18] = 0x00000000U
  5783. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  5784. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  5785. // .. .. ==> 0XF8006224[19:19] = 0x00000000U
  5786. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  5787. // .. ..
  5788. EMIT_MASKWRITE(0XF8006224, 0x000F03FFU ,0x000003FFU),
  5789. // .. .. reg_ddrc_lpddr2 = 0x0
  5790. // .. .. ==> 0XF80062A8[0:0] = 0x00000000U
  5791. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5792. // .. .. reg_ddrc_per_bank_refresh = 0x0
  5793. // .. .. ==> 0XF80062A8[1:1] = 0x00000000U
  5794. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5795. // .. .. reg_ddrc_derate_enable = 0x0
  5796. // .. .. ==> 0XF80062A8[2:2] = 0x00000000U
  5797. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  5798. // .. .. reg_ddrc_mr4_margin = 0x0
  5799. // .. .. ==> 0XF80062A8[11:4] = 0x00000000U
  5800. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000000U
  5801. // .. ..
  5802. EMIT_MASKWRITE(0XF80062A8, 0x00000FF7U ,0x00000000U),
  5803. // .. .. reg_ddrc_mr4_read_interval = 0x0
  5804. // .. .. ==> 0XF80062AC[31:0] = 0x00000000U
  5805. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  5806. // .. ..
  5807. EMIT_MASKWRITE(0XF80062AC, 0xFFFFFFFFU ,0x00000000U),
  5808. // .. .. reg_ddrc_min_stable_clock_x1 = 0x5
  5809. // .. .. ==> 0XF80062B0[3:0] = 0x00000005U
  5810. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000005U
  5811. // .. .. reg_ddrc_idle_after_reset_x32 = 0x12
  5812. // .. .. ==> 0XF80062B0[11:4] = 0x00000012U
  5813. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000120U
  5814. // .. .. reg_ddrc_t_mrw = 0x5
  5815. // .. .. ==> 0XF80062B0[21:12] = 0x00000005U
  5816. // .. .. ==> MASK : 0x003FF000U VAL : 0x00005000U
  5817. // .. ..
  5818. EMIT_MASKWRITE(0XF80062B0, 0x003FFFFFU ,0x00005125U),
  5819. // .. .. reg_ddrc_max_auto_init_x1024 = 0xa8
  5820. // .. .. ==> 0XF80062B4[7:0] = 0x000000A8U
  5821. // .. .. ==> MASK : 0x000000FFU VAL : 0x000000A8U
  5822. // .. .. reg_ddrc_dev_zqinit_x32 = 0x12
  5823. // .. .. ==> 0XF80062B4[17:8] = 0x00000012U
  5824. // .. .. ==> MASK : 0x0003FF00U VAL : 0x00001200U
  5825. // .. ..
  5826. EMIT_MASKWRITE(0XF80062B4, 0x0003FFFFU ,0x000012A8U),
  5827. // .. .. START: POLL ON DCI STATUS
  5828. // .. .. DONE = 1
  5829. // .. .. ==> 0XF8000B74[13:13] = 0x00000001U
  5830. // .. .. ==> MASK : 0x00002000U VAL : 0x00002000U
  5831. // .. ..
  5832. EMIT_MASKPOLL(0XF8000B74, 0x00002000U),
  5833. // .. .. FINISH: POLL ON DCI STATUS
  5834. // .. .. START: UNLOCK DDR
  5835. // .. .. reg_ddrc_soft_rstb = 0x1
  5836. // .. .. ==> 0XF8006000[0:0] = 0x00000001U
  5837. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5838. // .. .. reg_ddrc_powerdown_en = 0x0
  5839. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  5840. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5841. // .. .. reg_ddrc_data_bus_width = 0x0
  5842. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  5843. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  5844. // .. .. reg_ddrc_burst8_refresh = 0x0
  5845. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  5846. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  5847. // .. .. reg_ddrc_rdwr_idle_gap = 1
  5848. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  5849. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  5850. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  5851. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  5852. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  5853. // .. .. reg_ddrc_dis_act_bypass = 0x0
  5854. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  5855. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  5856. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  5857. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  5858. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  5859. // .. ..
  5860. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000081U),
  5861. // .. .. FINISH: UNLOCK DDR
  5862. // .. .. START: CHECK DDR STATUS
  5863. // .. .. ddrc_reg_operating_mode = 1
  5864. // .. .. ==> 0XF8006054[2:0] = 0x00000001U
  5865. // .. .. ==> MASK : 0x00000007U VAL : 0x00000001U
  5866. // .. ..
  5867. EMIT_MASKPOLL(0XF8006054, 0x00000007U),
  5868. // .. .. FINISH: CHECK DDR STATUS
  5869. // .. FINISH: DDR INITIALIZATION
  5870. // FINISH: top
  5871. //
  5872. EMIT_EXIT(),
  5873. //
  5874. };
  5875. unsigned long ps7_mio_init_data_2_0[] = {
  5876. // START: top
  5877. // .. START: SLCR SETTINGS
  5878. // .. UNLOCK_KEY = 0XDF0D
  5879. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  5880. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  5881. // ..
  5882. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  5883. // .. FINISH: SLCR SETTINGS
  5884. // .. START: OCM REMAPPING
  5885. // .. VREF_EN = 0x1
  5886. // .. ==> 0XF8000B00[0:0] = 0x00000001U
  5887. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  5888. // .. VREF_PULLUP_EN = 0x0
  5889. // .. ==> 0XF8000B00[1:1] = 0x00000000U
  5890. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  5891. // .. CLK_PULLUP_EN = 0x0
  5892. // .. ==> 0XF8000B00[8:8] = 0x00000000U
  5893. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  5894. // .. SRSTN_PULLUP_EN = 0x0
  5895. // .. ==> 0XF8000B00[9:9] = 0x00000000U
  5896. // .. ==> MASK : 0x00000200U VAL : 0x00000000U
  5897. // ..
  5898. EMIT_MASKWRITE(0XF8000B00, 0x00000303U ,0x00000001U),
  5899. // .. FINISH: OCM REMAPPING
  5900. // .. START: DDRIOB SETTINGS
  5901. // .. INP_POWER = 0x0
  5902. // .. ==> 0XF8000B40[0:0] = 0x00000000U
  5903. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5904. // .. INP_TYPE = 0x0
  5905. // .. ==> 0XF8000B40[2:1] = 0x00000000U
  5906. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  5907. // .. DCI_UPDATE = 0x0
  5908. // .. ==> 0XF8000B40[3:3] = 0x00000000U
  5909. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5910. // .. TERM_EN = 0x0
  5911. // .. ==> 0XF8000B40[4:4] = 0x00000000U
  5912. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5913. // .. DCR_TYPE = 0x0
  5914. // .. ==> 0XF8000B40[6:5] = 0x00000000U
  5915. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  5916. // .. IBUF_DISABLE_MODE = 0x0
  5917. // .. ==> 0XF8000B40[7:7] = 0x00000000U
  5918. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  5919. // .. TERM_DISABLE_MODE = 0x0
  5920. // .. ==> 0XF8000B40[8:8] = 0x00000000U
  5921. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  5922. // .. OUTPUT_EN = 0x3
  5923. // .. ==> 0XF8000B40[10:9] = 0x00000003U
  5924. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  5925. // .. PULLUP_EN = 0x0
  5926. // .. ==> 0XF8000B40[11:11] = 0x00000000U
  5927. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5928. // ..
  5929. EMIT_MASKWRITE(0XF8000B40, 0x00000FFFU ,0x00000600U),
  5930. // .. INP_POWER = 0x0
  5931. // .. ==> 0XF8000B44[0:0] = 0x00000000U
  5932. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5933. // .. INP_TYPE = 0x0
  5934. // .. ==> 0XF8000B44[2:1] = 0x00000000U
  5935. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  5936. // .. DCI_UPDATE = 0x0
  5937. // .. ==> 0XF8000B44[3:3] = 0x00000000U
  5938. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5939. // .. TERM_EN = 0x0
  5940. // .. ==> 0XF8000B44[4:4] = 0x00000000U
  5941. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  5942. // .. DCR_TYPE = 0x0
  5943. // .. ==> 0XF8000B44[6:5] = 0x00000000U
  5944. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  5945. // .. IBUF_DISABLE_MODE = 0x0
  5946. // .. ==> 0XF8000B44[7:7] = 0x00000000U
  5947. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  5948. // .. TERM_DISABLE_MODE = 0x0
  5949. // .. ==> 0XF8000B44[8:8] = 0x00000000U
  5950. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  5951. // .. OUTPUT_EN = 0x3
  5952. // .. ==> 0XF8000B44[10:9] = 0x00000003U
  5953. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  5954. // .. PULLUP_EN = 0x0
  5955. // .. ==> 0XF8000B44[11:11] = 0x00000000U
  5956. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5957. // ..
  5958. EMIT_MASKWRITE(0XF8000B44, 0x00000FFFU ,0x00000600U),
  5959. // .. INP_POWER = 0x0
  5960. // .. ==> 0XF8000B48[0:0] = 0x00000000U
  5961. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5962. // .. INP_TYPE = 0x1
  5963. // .. ==> 0XF8000B48[2:1] = 0x00000001U
  5964. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  5965. // .. DCI_UPDATE = 0x0
  5966. // .. ==> 0XF8000B48[3:3] = 0x00000000U
  5967. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5968. // .. TERM_EN = 0x1
  5969. // .. ==> 0XF8000B48[4:4] = 0x00000001U
  5970. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  5971. // .. DCR_TYPE = 0x3
  5972. // .. ==> 0XF8000B48[6:5] = 0x00000003U
  5973. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  5974. // .. IBUF_DISABLE_MODE = 0
  5975. // .. ==> 0XF8000B48[7:7] = 0x00000000U
  5976. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  5977. // .. TERM_DISABLE_MODE = 0
  5978. // .. ==> 0XF8000B48[8:8] = 0x00000000U
  5979. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  5980. // .. OUTPUT_EN = 0x3
  5981. // .. ==> 0XF8000B48[10:9] = 0x00000003U
  5982. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  5983. // .. PULLUP_EN = 0x0
  5984. // .. ==> 0XF8000B48[11:11] = 0x00000000U
  5985. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  5986. // ..
  5987. EMIT_MASKWRITE(0XF8000B48, 0x00000FFFU ,0x00000672U),
  5988. // .. INP_POWER = 0x0
  5989. // .. ==> 0XF8000B4C[0:0] = 0x00000000U
  5990. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  5991. // .. INP_TYPE = 0x1
  5992. // .. ==> 0XF8000B4C[2:1] = 0x00000001U
  5993. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  5994. // .. DCI_UPDATE = 0x0
  5995. // .. ==> 0XF8000B4C[3:3] = 0x00000000U
  5996. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  5997. // .. TERM_EN = 0x1
  5998. // .. ==> 0XF8000B4C[4:4] = 0x00000001U
  5999. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  6000. // .. DCR_TYPE = 0x3
  6001. // .. ==> 0XF8000B4C[6:5] = 0x00000003U
  6002. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  6003. // .. IBUF_DISABLE_MODE = 0
  6004. // .. ==> 0XF8000B4C[7:7] = 0x00000000U
  6005. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6006. // .. TERM_DISABLE_MODE = 0
  6007. // .. ==> 0XF8000B4C[8:8] = 0x00000000U
  6008. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6009. // .. OUTPUT_EN = 0x3
  6010. // .. ==> 0XF8000B4C[10:9] = 0x00000003U
  6011. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6012. // .. PULLUP_EN = 0x0
  6013. // .. ==> 0XF8000B4C[11:11] = 0x00000000U
  6014. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6015. // ..
  6016. EMIT_MASKWRITE(0XF8000B4C, 0x00000FFFU ,0x00000672U),
  6017. // .. INP_POWER = 0x0
  6018. // .. ==> 0XF8000B50[0:0] = 0x00000000U
  6019. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6020. // .. INP_TYPE = 0x2
  6021. // .. ==> 0XF8000B50[2:1] = 0x00000002U
  6022. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  6023. // .. DCI_UPDATE = 0x0
  6024. // .. ==> 0XF8000B50[3:3] = 0x00000000U
  6025. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6026. // .. TERM_EN = 0x1
  6027. // .. ==> 0XF8000B50[4:4] = 0x00000001U
  6028. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  6029. // .. DCR_TYPE = 0x3
  6030. // .. ==> 0XF8000B50[6:5] = 0x00000003U
  6031. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  6032. // .. IBUF_DISABLE_MODE = 0
  6033. // .. ==> 0XF8000B50[7:7] = 0x00000000U
  6034. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6035. // .. TERM_DISABLE_MODE = 0
  6036. // .. ==> 0XF8000B50[8:8] = 0x00000000U
  6037. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6038. // .. OUTPUT_EN = 0x3
  6039. // .. ==> 0XF8000B50[10:9] = 0x00000003U
  6040. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6041. // .. PULLUP_EN = 0x0
  6042. // .. ==> 0XF8000B50[11:11] = 0x00000000U
  6043. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6044. // ..
  6045. EMIT_MASKWRITE(0XF8000B50, 0x00000FFFU ,0x00000674U),
  6046. // .. INP_POWER = 0x0
  6047. // .. ==> 0XF8000B54[0:0] = 0x00000000U
  6048. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6049. // .. INP_TYPE = 0x2
  6050. // .. ==> 0XF8000B54[2:1] = 0x00000002U
  6051. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  6052. // .. DCI_UPDATE = 0x0
  6053. // .. ==> 0XF8000B54[3:3] = 0x00000000U
  6054. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6055. // .. TERM_EN = 0x1
  6056. // .. ==> 0XF8000B54[4:4] = 0x00000001U
  6057. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  6058. // .. DCR_TYPE = 0x3
  6059. // .. ==> 0XF8000B54[6:5] = 0x00000003U
  6060. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  6061. // .. IBUF_DISABLE_MODE = 0
  6062. // .. ==> 0XF8000B54[7:7] = 0x00000000U
  6063. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6064. // .. TERM_DISABLE_MODE = 0
  6065. // .. ==> 0XF8000B54[8:8] = 0x00000000U
  6066. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6067. // .. OUTPUT_EN = 0x3
  6068. // .. ==> 0XF8000B54[10:9] = 0x00000003U
  6069. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6070. // .. PULLUP_EN = 0x0
  6071. // .. ==> 0XF8000B54[11:11] = 0x00000000U
  6072. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6073. // ..
  6074. EMIT_MASKWRITE(0XF8000B54, 0x00000FFFU ,0x00000674U),
  6075. // .. INP_POWER = 0x0
  6076. // .. ==> 0XF8000B58[0:0] = 0x00000000U
  6077. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6078. // .. INP_TYPE = 0x0
  6079. // .. ==> 0XF8000B58[2:1] = 0x00000000U
  6080. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  6081. // .. DCI_UPDATE = 0x0
  6082. // .. ==> 0XF8000B58[3:3] = 0x00000000U
  6083. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6084. // .. TERM_EN = 0x0
  6085. // .. ==> 0XF8000B58[4:4] = 0x00000000U
  6086. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  6087. // .. DCR_TYPE = 0x0
  6088. // .. ==> 0XF8000B58[6:5] = 0x00000000U
  6089. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  6090. // .. IBUF_DISABLE_MODE = 0x0
  6091. // .. ==> 0XF8000B58[7:7] = 0x00000000U
  6092. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  6093. // .. TERM_DISABLE_MODE = 0x0
  6094. // .. ==> 0XF8000B58[8:8] = 0x00000000U
  6095. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6096. // .. OUTPUT_EN = 0x3
  6097. // .. ==> 0XF8000B58[10:9] = 0x00000003U
  6098. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  6099. // .. PULLUP_EN = 0x0
  6100. // .. ==> 0XF8000B58[11:11] = 0x00000000U
  6101. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  6102. // ..
  6103. EMIT_MASKWRITE(0XF8000B58, 0x00000FFFU ,0x00000600U),
  6104. // .. DRIVE_P = 0x1c
  6105. // .. ==> 0XF8000B5C[6:0] = 0x0000001CU
  6106. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  6107. // .. DRIVE_N = 0xc
  6108. // .. ==> 0XF8000B5C[13:7] = 0x0000000CU
  6109. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  6110. // .. SLEW_P = 0x3
  6111. // .. ==> 0XF8000B5C[18:14] = 0x00000003U
  6112. // .. ==> MASK : 0x0007C000U VAL : 0x0000C000U
  6113. // .. SLEW_N = 0x3
  6114. // .. ==> 0XF8000B5C[23:19] = 0x00000003U
  6115. // .. ==> MASK : 0x00F80000U VAL : 0x00180000U
  6116. // .. GTL = 0x0
  6117. // .. ==> 0XF8000B5C[26:24] = 0x00000000U
  6118. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  6119. // .. RTERM = 0x0
  6120. // .. ==> 0XF8000B5C[31:27] = 0x00000000U
  6121. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  6122. // ..
  6123. EMIT_MASKWRITE(0XF8000B5C, 0xFFFFFFFFU ,0x0018C61CU),
  6124. // .. DRIVE_P = 0x1c
  6125. // .. ==> 0XF8000B60[6:0] = 0x0000001CU
  6126. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  6127. // .. DRIVE_N = 0xc
  6128. // .. ==> 0XF8000B60[13:7] = 0x0000000CU
  6129. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  6130. // .. SLEW_P = 0x6
  6131. // .. ==> 0XF8000B60[18:14] = 0x00000006U
  6132. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  6133. // .. SLEW_N = 0x1f
  6134. // .. ==> 0XF8000B60[23:19] = 0x0000001FU
  6135. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  6136. // .. GTL = 0x0
  6137. // .. ==> 0XF8000B60[26:24] = 0x00000000U
  6138. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  6139. // .. RTERM = 0x0
  6140. // .. ==> 0XF8000B60[31:27] = 0x00000000U
  6141. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  6142. // ..
  6143. EMIT_MASKWRITE(0XF8000B60, 0xFFFFFFFFU ,0x00F9861CU),
  6144. // .. DRIVE_P = 0x1c
  6145. // .. ==> 0XF8000B64[6:0] = 0x0000001CU
  6146. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  6147. // .. DRIVE_N = 0xc
  6148. // .. ==> 0XF8000B64[13:7] = 0x0000000CU
  6149. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  6150. // .. SLEW_P = 0x6
  6151. // .. ==> 0XF8000B64[18:14] = 0x00000006U
  6152. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  6153. // .. SLEW_N = 0x1f
  6154. // .. ==> 0XF8000B64[23:19] = 0x0000001FU
  6155. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  6156. // .. GTL = 0x0
  6157. // .. ==> 0XF8000B64[26:24] = 0x00000000U
  6158. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  6159. // .. RTERM = 0x0
  6160. // .. ==> 0XF8000B64[31:27] = 0x00000000U
  6161. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  6162. // ..
  6163. EMIT_MASKWRITE(0XF8000B64, 0xFFFFFFFFU ,0x00F9861CU),
  6164. // .. DRIVE_P = 0x1c
  6165. // .. ==> 0XF8000B68[6:0] = 0x0000001CU
  6166. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  6167. // .. DRIVE_N = 0xc
  6168. // .. ==> 0XF8000B68[13:7] = 0x0000000CU
  6169. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  6170. // .. SLEW_P = 0x6
  6171. // .. ==> 0XF8000B68[18:14] = 0x00000006U
  6172. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  6173. // .. SLEW_N = 0x1f
  6174. // .. ==> 0XF8000B68[23:19] = 0x0000001FU
  6175. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  6176. // .. GTL = 0x0
  6177. // .. ==> 0XF8000B68[26:24] = 0x00000000U
  6178. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  6179. // .. RTERM = 0x0
  6180. // .. ==> 0XF8000B68[31:27] = 0x00000000U
  6181. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  6182. // ..
  6183. EMIT_MASKWRITE(0XF8000B68, 0xFFFFFFFFU ,0x00F9861CU),
  6184. // .. VREF_INT_EN = 0x1
  6185. // .. ==> 0XF8000B6C[0:0] = 0x00000001U
  6186. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6187. // .. VREF_SEL = 0x4
  6188. // .. ==> 0XF8000B6C[4:1] = 0x00000004U
  6189. // .. ==> MASK : 0x0000001EU VAL : 0x00000008U
  6190. // .. VREF_EXT_EN = 0x0
  6191. // .. ==> 0XF8000B6C[6:5] = 0x00000000U
  6192. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  6193. // .. VREF_PULLUP_EN = 0x0
  6194. // .. ==> 0XF8000B6C[8:7] = 0x00000000U
  6195. // .. ==> MASK : 0x00000180U VAL : 0x00000000U
  6196. // .. REFIO_EN = 0x1
  6197. // .. ==> 0XF8000B6C[9:9] = 0x00000001U
  6198. // .. ==> MASK : 0x00000200U VAL : 0x00000200U
  6199. // .. REFIO_TEST = 0x3
  6200. // .. ==> 0XF8000B6C[11:10] = 0x00000003U
  6201. // .. ==> MASK : 0x00000C00U VAL : 0x00000C00U
  6202. // .. REFIO_PULLUP_EN = 0x0
  6203. // .. ==> 0XF8000B6C[12:12] = 0x00000000U
  6204. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6205. // .. DRST_B_PULLUP_EN = 0x0
  6206. // .. ==> 0XF8000B6C[13:13] = 0x00000000U
  6207. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6208. // .. CKE_PULLUP_EN = 0x0
  6209. // .. ==> 0XF8000B6C[14:14] = 0x00000000U
  6210. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  6211. // ..
  6212. EMIT_MASKWRITE(0XF8000B6C, 0x00007FFFU ,0x00000E09U),
  6213. // .. .. START: ASSERT RESET
  6214. // .. .. RESET = 1
  6215. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  6216. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6217. // .. .. VRN_OUT = 0x1
  6218. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  6219. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  6220. // .. ..
  6221. EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000021U),
  6222. // .. .. FINISH: ASSERT RESET
  6223. // .. .. START: DEASSERT RESET
  6224. // .. .. RESET = 0
  6225. // .. .. ==> 0XF8000B70[0:0] = 0x00000000U
  6226. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6227. // .. .. VRN_OUT = 0x1
  6228. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  6229. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  6230. // .. ..
  6231. EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000020U),
  6232. // .. .. FINISH: DEASSERT RESET
  6233. // .. .. RESET = 0x1
  6234. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  6235. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6236. // .. .. ENABLE = 0x1
  6237. // .. .. ==> 0XF8000B70[1:1] = 0x00000001U
  6238. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6239. // .. .. VRP_TRI = 0x0
  6240. // .. .. ==> 0XF8000B70[2:2] = 0x00000000U
  6241. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6242. // .. .. VRN_TRI = 0x0
  6243. // .. .. ==> 0XF8000B70[3:3] = 0x00000000U
  6244. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  6245. // .. .. VRP_OUT = 0x0
  6246. // .. .. ==> 0XF8000B70[4:4] = 0x00000000U
  6247. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  6248. // .. .. VRN_OUT = 0x1
  6249. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  6250. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  6251. // .. .. NREF_OPT1 = 0x0
  6252. // .. .. ==> 0XF8000B70[7:6] = 0x00000000U
  6253. // .. .. ==> MASK : 0x000000C0U VAL : 0x00000000U
  6254. // .. .. NREF_OPT2 = 0x0
  6255. // .. .. ==> 0XF8000B70[10:8] = 0x00000000U
  6256. // .. .. ==> MASK : 0x00000700U VAL : 0x00000000U
  6257. // .. .. NREF_OPT4 = 0x1
  6258. // .. .. ==> 0XF8000B70[13:11] = 0x00000001U
  6259. // .. .. ==> MASK : 0x00003800U VAL : 0x00000800U
  6260. // .. .. PREF_OPT1 = 0x0
  6261. // .. .. ==> 0XF8000B70[16:14] = 0x00000000U
  6262. // .. .. ==> MASK : 0x0001C000U VAL : 0x00000000U
  6263. // .. .. PREF_OPT2 = 0x0
  6264. // .. .. ==> 0XF8000B70[19:17] = 0x00000000U
  6265. // .. .. ==> MASK : 0x000E0000U VAL : 0x00000000U
  6266. // .. .. UPDATE_CONTROL = 0x0
  6267. // .. .. ==> 0XF8000B70[20:20] = 0x00000000U
  6268. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  6269. // .. .. INIT_COMPLETE = 0x0
  6270. // .. .. ==> 0XF8000B70[21:21] = 0x00000000U
  6271. // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
  6272. // .. .. TST_CLK = 0x0
  6273. // .. .. ==> 0XF8000B70[22:22] = 0x00000000U
  6274. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  6275. // .. .. TST_HLN = 0x0
  6276. // .. .. ==> 0XF8000B70[23:23] = 0x00000000U
  6277. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  6278. // .. .. TST_HLP = 0x0
  6279. // .. .. ==> 0XF8000B70[24:24] = 0x00000000U
  6280. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  6281. // .. .. TST_RST = 0x0
  6282. // .. .. ==> 0XF8000B70[25:25] = 0x00000000U
  6283. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  6284. // .. .. INT_DCI_EN = 0x0
  6285. // .. .. ==> 0XF8000B70[26:26] = 0x00000000U
  6286. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  6287. // .. ..
  6288. EMIT_MASKWRITE(0XF8000B70, 0x07FFFFFFU ,0x00000823U),
  6289. // .. FINISH: DDRIOB SETTINGS
  6290. // .. START: MIO PROGRAMMING
  6291. // .. TRI_ENABLE = 0
  6292. // .. ==> 0XF8000700[0:0] = 0x00000000U
  6293. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6294. // .. L0_SEL = 1
  6295. // .. ==> 0XF8000700[1:1] = 0x00000001U
  6296. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6297. // .. L1_SEL = 0
  6298. // .. ==> 0XF8000700[2:2] = 0x00000000U
  6299. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6300. // .. L2_SEL = 0
  6301. // .. ==> 0XF8000700[4:3] = 0x00000000U
  6302. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6303. // .. L3_SEL = 0
  6304. // .. ==> 0XF8000700[7:5] = 0x00000000U
  6305. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6306. // .. Speed = 0
  6307. // .. ==> 0XF8000700[8:8] = 0x00000000U
  6308. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6309. // .. IO_Type = 1
  6310. // .. ==> 0XF8000700[11:9] = 0x00000001U
  6311. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6312. // .. PULLUP = 1
  6313. // .. ==> 0XF8000700[12:12] = 0x00000001U
  6314. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6315. // .. DisableRcvr = 0
  6316. // .. ==> 0XF8000700[13:13] = 0x00000000U
  6317. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6318. // ..
  6319. EMIT_MASKWRITE(0XF8000700, 0x00003FFFU ,0x00001202U),
  6320. // .. TRI_ENABLE = 0
  6321. // .. ==> 0XF8000704[0:0] = 0x00000000U
  6322. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6323. // .. L0_SEL = 1
  6324. // .. ==> 0XF8000704[1:1] = 0x00000001U
  6325. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6326. // .. L1_SEL = 0
  6327. // .. ==> 0XF8000704[2:2] = 0x00000000U
  6328. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6329. // .. L2_SEL = 0
  6330. // .. ==> 0XF8000704[4:3] = 0x00000000U
  6331. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6332. // .. L3_SEL = 0
  6333. // .. ==> 0XF8000704[7:5] = 0x00000000U
  6334. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6335. // .. Speed = 0
  6336. // .. ==> 0XF8000704[8:8] = 0x00000000U
  6337. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6338. // .. IO_Type = 1
  6339. // .. ==> 0XF8000704[11:9] = 0x00000001U
  6340. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6341. // .. PULLUP = 1
  6342. // .. ==> 0XF8000704[12:12] = 0x00000001U
  6343. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6344. // .. DisableRcvr = 0
  6345. // .. ==> 0XF8000704[13:13] = 0x00000000U
  6346. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6347. // ..
  6348. EMIT_MASKWRITE(0XF8000704, 0x00003FFFU ,0x00001202U),
  6349. // .. TRI_ENABLE = 0
  6350. // .. ==> 0XF8000708[0:0] = 0x00000000U
  6351. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6352. // .. L0_SEL = 1
  6353. // .. ==> 0XF8000708[1:1] = 0x00000001U
  6354. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6355. // .. L1_SEL = 0
  6356. // .. ==> 0XF8000708[2:2] = 0x00000000U
  6357. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6358. // .. L2_SEL = 0
  6359. // .. ==> 0XF8000708[4:3] = 0x00000000U
  6360. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6361. // .. L3_SEL = 0
  6362. // .. ==> 0XF8000708[7:5] = 0x00000000U
  6363. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6364. // .. Speed = 0
  6365. // .. ==> 0XF8000708[8:8] = 0x00000000U
  6366. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6367. // .. IO_Type = 1
  6368. // .. ==> 0XF8000708[11:9] = 0x00000001U
  6369. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6370. // .. PULLUP = 0
  6371. // .. ==> 0XF8000708[12:12] = 0x00000000U
  6372. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6373. // .. DisableRcvr = 0
  6374. // .. ==> 0XF8000708[13:13] = 0x00000000U
  6375. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6376. // ..
  6377. EMIT_MASKWRITE(0XF8000708, 0x00003FFFU ,0x00000202U),
  6378. // .. TRI_ENABLE = 0
  6379. // .. ==> 0XF800070C[0:0] = 0x00000000U
  6380. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6381. // .. L0_SEL = 1
  6382. // .. ==> 0XF800070C[1:1] = 0x00000001U
  6383. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6384. // .. L1_SEL = 0
  6385. // .. ==> 0XF800070C[2:2] = 0x00000000U
  6386. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6387. // .. L2_SEL = 0
  6388. // .. ==> 0XF800070C[4:3] = 0x00000000U
  6389. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6390. // .. L3_SEL = 0
  6391. // .. ==> 0XF800070C[7:5] = 0x00000000U
  6392. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6393. // .. Speed = 0
  6394. // .. ==> 0XF800070C[8:8] = 0x00000000U
  6395. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6396. // .. IO_Type = 1
  6397. // .. ==> 0XF800070C[11:9] = 0x00000001U
  6398. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6399. // .. PULLUP = 0
  6400. // .. ==> 0XF800070C[12:12] = 0x00000000U
  6401. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6402. // .. DisableRcvr = 0
  6403. // .. ==> 0XF800070C[13:13] = 0x00000000U
  6404. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6405. // ..
  6406. EMIT_MASKWRITE(0XF800070C, 0x00003FFFU ,0x00000202U),
  6407. // .. TRI_ENABLE = 0
  6408. // .. ==> 0XF8000710[0:0] = 0x00000000U
  6409. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6410. // .. L0_SEL = 1
  6411. // .. ==> 0XF8000710[1:1] = 0x00000001U
  6412. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6413. // .. L1_SEL = 0
  6414. // .. ==> 0XF8000710[2:2] = 0x00000000U
  6415. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6416. // .. L2_SEL = 0
  6417. // .. ==> 0XF8000710[4:3] = 0x00000000U
  6418. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6419. // .. L3_SEL = 0
  6420. // .. ==> 0XF8000710[7:5] = 0x00000000U
  6421. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6422. // .. Speed = 0
  6423. // .. ==> 0XF8000710[8:8] = 0x00000000U
  6424. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6425. // .. IO_Type = 1
  6426. // .. ==> 0XF8000710[11:9] = 0x00000001U
  6427. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6428. // .. PULLUP = 0
  6429. // .. ==> 0XF8000710[12:12] = 0x00000000U
  6430. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6431. // .. DisableRcvr = 0
  6432. // .. ==> 0XF8000710[13:13] = 0x00000000U
  6433. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6434. // ..
  6435. EMIT_MASKWRITE(0XF8000710, 0x00003FFFU ,0x00000202U),
  6436. // .. TRI_ENABLE = 0
  6437. // .. ==> 0XF8000714[0:0] = 0x00000000U
  6438. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6439. // .. L0_SEL = 1
  6440. // .. ==> 0XF8000714[1:1] = 0x00000001U
  6441. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6442. // .. L1_SEL = 0
  6443. // .. ==> 0XF8000714[2:2] = 0x00000000U
  6444. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6445. // .. L2_SEL = 0
  6446. // .. ==> 0XF8000714[4:3] = 0x00000000U
  6447. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6448. // .. L3_SEL = 0
  6449. // .. ==> 0XF8000714[7:5] = 0x00000000U
  6450. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6451. // .. Speed = 0
  6452. // .. ==> 0XF8000714[8:8] = 0x00000000U
  6453. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6454. // .. IO_Type = 1
  6455. // .. ==> 0XF8000714[11:9] = 0x00000001U
  6456. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6457. // .. PULLUP = 0
  6458. // .. ==> 0XF8000714[12:12] = 0x00000000U
  6459. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6460. // .. DisableRcvr = 0
  6461. // .. ==> 0XF8000714[13:13] = 0x00000000U
  6462. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6463. // ..
  6464. EMIT_MASKWRITE(0XF8000714, 0x00003FFFU ,0x00000202U),
  6465. // .. TRI_ENABLE = 0
  6466. // .. ==> 0XF8000718[0:0] = 0x00000000U
  6467. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6468. // .. L0_SEL = 1
  6469. // .. ==> 0XF8000718[1:1] = 0x00000001U
  6470. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6471. // .. L1_SEL = 0
  6472. // .. ==> 0XF8000718[2:2] = 0x00000000U
  6473. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6474. // .. L2_SEL = 0
  6475. // .. ==> 0XF8000718[4:3] = 0x00000000U
  6476. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6477. // .. L3_SEL = 0
  6478. // .. ==> 0XF8000718[7:5] = 0x00000000U
  6479. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6480. // .. Speed = 0
  6481. // .. ==> 0XF8000718[8:8] = 0x00000000U
  6482. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6483. // .. IO_Type = 1
  6484. // .. ==> 0XF8000718[11:9] = 0x00000001U
  6485. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6486. // .. PULLUP = 0
  6487. // .. ==> 0XF8000718[12:12] = 0x00000000U
  6488. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6489. // .. DisableRcvr = 0
  6490. // .. ==> 0XF8000718[13:13] = 0x00000000U
  6491. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6492. // ..
  6493. EMIT_MASKWRITE(0XF8000718, 0x00003FFFU ,0x00000202U),
  6494. // .. TRI_ENABLE = 0
  6495. // .. ==> 0XF800071C[0:0] = 0x00000000U
  6496. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6497. // .. L0_SEL = 0
  6498. // .. ==> 0XF800071C[1:1] = 0x00000000U
  6499. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  6500. // .. L1_SEL = 0
  6501. // .. ==> 0XF800071C[2:2] = 0x00000000U
  6502. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6503. // .. L2_SEL = 0
  6504. // .. ==> 0XF800071C[4:3] = 0x00000000U
  6505. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6506. // .. L3_SEL = 0
  6507. // .. ==> 0XF800071C[7:5] = 0x00000000U
  6508. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6509. // .. Speed = 0
  6510. // .. ==> 0XF800071C[8:8] = 0x00000000U
  6511. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6512. // .. IO_Type = 1
  6513. // .. ==> 0XF800071C[11:9] = 0x00000001U
  6514. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6515. // .. PULLUP = 0
  6516. // .. ==> 0XF800071C[12:12] = 0x00000000U
  6517. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6518. // .. DisableRcvr = 0
  6519. // .. ==> 0XF800071C[13:13] = 0x00000000U
  6520. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6521. // ..
  6522. EMIT_MASKWRITE(0XF800071C, 0x00003FFFU ,0x00000200U),
  6523. // .. TRI_ENABLE = 0
  6524. // .. ==> 0XF8000720[0:0] = 0x00000000U
  6525. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6526. // .. L0_SEL = 1
  6527. // .. ==> 0XF8000720[1:1] = 0x00000001U
  6528. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6529. // .. L1_SEL = 0
  6530. // .. ==> 0XF8000720[2:2] = 0x00000000U
  6531. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6532. // .. L2_SEL = 0
  6533. // .. ==> 0XF8000720[4:3] = 0x00000000U
  6534. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6535. // .. L3_SEL = 0
  6536. // .. ==> 0XF8000720[7:5] = 0x00000000U
  6537. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6538. // .. Speed = 0
  6539. // .. ==> 0XF8000720[8:8] = 0x00000000U
  6540. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6541. // .. IO_Type = 1
  6542. // .. ==> 0XF8000720[11:9] = 0x00000001U
  6543. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6544. // .. PULLUP = 0
  6545. // .. ==> 0XF8000720[12:12] = 0x00000000U
  6546. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6547. // .. DisableRcvr = 0
  6548. // .. ==> 0XF8000720[13:13] = 0x00000000U
  6549. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6550. // ..
  6551. EMIT_MASKWRITE(0XF8000720, 0x00003FFFU ,0x00000202U),
  6552. // .. TRI_ENABLE = 0
  6553. // .. ==> 0XF8000724[0:0] = 0x00000000U
  6554. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6555. // .. L0_SEL = 1
  6556. // .. ==> 0XF8000724[1:1] = 0x00000001U
  6557. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6558. // .. L1_SEL = 0
  6559. // .. ==> 0XF8000724[2:2] = 0x00000000U
  6560. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6561. // .. L2_SEL = 0
  6562. // .. ==> 0XF8000724[4:3] = 0x00000000U
  6563. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6564. // .. L3_SEL = 0
  6565. // .. ==> 0XF8000724[7:5] = 0x00000000U
  6566. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6567. // .. Speed = 0
  6568. // .. ==> 0XF8000724[8:8] = 0x00000000U
  6569. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6570. // .. IO_Type = 1
  6571. // .. ==> 0XF8000724[11:9] = 0x00000001U
  6572. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6573. // .. PULLUP = 1
  6574. // .. ==> 0XF8000724[12:12] = 0x00000001U
  6575. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6576. // .. DisableRcvr = 0
  6577. // .. ==> 0XF8000724[13:13] = 0x00000000U
  6578. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6579. // ..
  6580. EMIT_MASKWRITE(0XF8000724, 0x00003FFFU ,0x00001202U),
  6581. // .. TRI_ENABLE = 0
  6582. // .. ==> 0XF8000728[0:0] = 0x00000000U
  6583. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6584. // .. L0_SEL = 1
  6585. // .. ==> 0XF8000728[1:1] = 0x00000001U
  6586. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6587. // .. L1_SEL = 0
  6588. // .. ==> 0XF8000728[2:2] = 0x00000000U
  6589. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6590. // .. L2_SEL = 0
  6591. // .. ==> 0XF8000728[4:3] = 0x00000000U
  6592. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6593. // .. L3_SEL = 0
  6594. // .. ==> 0XF8000728[7:5] = 0x00000000U
  6595. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6596. // .. Speed = 0
  6597. // .. ==> 0XF8000728[8:8] = 0x00000000U
  6598. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6599. // .. IO_Type = 1
  6600. // .. ==> 0XF8000728[11:9] = 0x00000001U
  6601. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6602. // .. PULLUP = 1
  6603. // .. ==> 0XF8000728[12:12] = 0x00000001U
  6604. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6605. // .. DisableRcvr = 0
  6606. // .. ==> 0XF8000728[13:13] = 0x00000000U
  6607. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6608. // ..
  6609. EMIT_MASKWRITE(0XF8000728, 0x00003FFFU ,0x00001202U),
  6610. // .. TRI_ENABLE = 0
  6611. // .. ==> 0XF800072C[0:0] = 0x00000000U
  6612. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6613. // .. L0_SEL = 1
  6614. // .. ==> 0XF800072C[1:1] = 0x00000001U
  6615. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6616. // .. L1_SEL = 0
  6617. // .. ==> 0XF800072C[2:2] = 0x00000000U
  6618. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6619. // .. L2_SEL = 0
  6620. // .. ==> 0XF800072C[4:3] = 0x00000000U
  6621. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6622. // .. L3_SEL = 0
  6623. // .. ==> 0XF800072C[7:5] = 0x00000000U
  6624. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6625. // .. Speed = 0
  6626. // .. ==> 0XF800072C[8:8] = 0x00000000U
  6627. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6628. // .. IO_Type = 1
  6629. // .. ==> 0XF800072C[11:9] = 0x00000001U
  6630. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6631. // .. PULLUP = 1
  6632. // .. ==> 0XF800072C[12:12] = 0x00000001U
  6633. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6634. // .. DisableRcvr = 0
  6635. // .. ==> 0XF800072C[13:13] = 0x00000000U
  6636. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6637. // ..
  6638. EMIT_MASKWRITE(0XF800072C, 0x00003FFFU ,0x00001202U),
  6639. // .. TRI_ENABLE = 0
  6640. // .. ==> 0XF8000730[0:0] = 0x00000000U
  6641. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6642. // .. L0_SEL = 1
  6643. // .. ==> 0XF8000730[1:1] = 0x00000001U
  6644. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6645. // .. L1_SEL = 0
  6646. // .. ==> 0XF8000730[2:2] = 0x00000000U
  6647. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6648. // .. L2_SEL = 0
  6649. // .. ==> 0XF8000730[4:3] = 0x00000000U
  6650. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6651. // .. L3_SEL = 0
  6652. // .. ==> 0XF8000730[7:5] = 0x00000000U
  6653. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6654. // .. Speed = 0
  6655. // .. ==> 0XF8000730[8:8] = 0x00000000U
  6656. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6657. // .. IO_Type = 1
  6658. // .. ==> 0XF8000730[11:9] = 0x00000001U
  6659. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6660. // .. PULLUP = 1
  6661. // .. ==> 0XF8000730[12:12] = 0x00000001U
  6662. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6663. // .. DisableRcvr = 0
  6664. // .. ==> 0XF8000730[13:13] = 0x00000000U
  6665. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6666. // ..
  6667. EMIT_MASKWRITE(0XF8000730, 0x00003FFFU ,0x00001202U),
  6668. // .. TRI_ENABLE = 0
  6669. // .. ==> 0XF8000734[0:0] = 0x00000000U
  6670. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6671. // .. L0_SEL = 1
  6672. // .. ==> 0XF8000734[1:1] = 0x00000001U
  6673. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6674. // .. L1_SEL = 0
  6675. // .. ==> 0XF8000734[2:2] = 0x00000000U
  6676. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6677. // .. L2_SEL = 0
  6678. // .. ==> 0XF8000734[4:3] = 0x00000000U
  6679. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6680. // .. L3_SEL = 0
  6681. // .. ==> 0XF8000734[7:5] = 0x00000000U
  6682. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6683. // .. Speed = 0
  6684. // .. ==> 0XF8000734[8:8] = 0x00000000U
  6685. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6686. // .. IO_Type = 1
  6687. // .. ==> 0XF8000734[11:9] = 0x00000001U
  6688. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6689. // .. PULLUP = 1
  6690. // .. ==> 0XF8000734[12:12] = 0x00000001U
  6691. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6692. // .. DisableRcvr = 0
  6693. // .. ==> 0XF8000734[13:13] = 0x00000000U
  6694. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6695. // ..
  6696. EMIT_MASKWRITE(0XF8000734, 0x00003FFFU ,0x00001202U),
  6697. // .. TRI_ENABLE = 1
  6698. // .. ==> 0XF8000738[0:0] = 0x00000001U
  6699. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6700. // .. Speed = 0
  6701. // .. ==> 0XF8000738[8:8] = 0x00000000U
  6702. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6703. // .. IO_Type = 1
  6704. // .. ==> 0XF8000738[11:9] = 0x00000001U
  6705. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6706. // .. PULLUP = 1
  6707. // .. ==> 0XF8000738[12:12] = 0x00000001U
  6708. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6709. // .. DisableRcvr = 0
  6710. // .. ==> 0XF8000738[13:13] = 0x00000000U
  6711. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6712. // ..
  6713. EMIT_MASKWRITE(0XF8000738, 0x00003F01U ,0x00001201U),
  6714. // .. TRI_ENABLE = 1
  6715. // .. ==> 0XF800073C[0:0] = 0x00000001U
  6716. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6717. // .. Speed = 0
  6718. // .. ==> 0XF800073C[8:8] = 0x00000000U
  6719. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6720. // .. IO_Type = 1
  6721. // .. ==> 0XF800073C[11:9] = 0x00000001U
  6722. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  6723. // .. PULLUP = 1
  6724. // .. ==> 0XF800073C[12:12] = 0x00000001U
  6725. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  6726. // .. DisableRcvr = 0
  6727. // .. ==> 0XF800073C[13:13] = 0x00000000U
  6728. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6729. // ..
  6730. EMIT_MASKWRITE(0XF800073C, 0x00003F01U ,0x00001201U),
  6731. // .. TRI_ENABLE = 0
  6732. // .. ==> 0XF8000740[0:0] = 0x00000000U
  6733. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6734. // .. L0_SEL = 1
  6735. // .. ==> 0XF8000740[1:1] = 0x00000001U
  6736. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6737. // .. L1_SEL = 0
  6738. // .. ==> 0XF8000740[2:2] = 0x00000000U
  6739. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6740. // .. L2_SEL = 0
  6741. // .. ==> 0XF8000740[4:3] = 0x00000000U
  6742. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6743. // .. L3_SEL = 0
  6744. // .. ==> 0XF8000740[7:5] = 0x00000000U
  6745. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6746. // .. Speed = 0
  6747. // .. ==> 0XF8000740[8:8] = 0x00000000U
  6748. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6749. // .. IO_Type = 4
  6750. // .. ==> 0XF8000740[11:9] = 0x00000004U
  6751. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6752. // .. PULLUP = 0
  6753. // .. ==> 0XF8000740[12:12] = 0x00000000U
  6754. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6755. // .. DisableRcvr = 1
  6756. // .. ==> 0XF8000740[13:13] = 0x00000001U
  6757. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6758. // ..
  6759. EMIT_MASKWRITE(0XF8000740, 0x00003FFFU ,0x00002802U),
  6760. // .. TRI_ENABLE = 0
  6761. // .. ==> 0XF8000744[0:0] = 0x00000000U
  6762. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6763. // .. L0_SEL = 1
  6764. // .. ==> 0XF8000744[1:1] = 0x00000001U
  6765. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6766. // .. L1_SEL = 0
  6767. // .. ==> 0XF8000744[2:2] = 0x00000000U
  6768. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6769. // .. L2_SEL = 0
  6770. // .. ==> 0XF8000744[4:3] = 0x00000000U
  6771. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6772. // .. L3_SEL = 0
  6773. // .. ==> 0XF8000744[7:5] = 0x00000000U
  6774. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6775. // .. Speed = 0
  6776. // .. ==> 0XF8000744[8:8] = 0x00000000U
  6777. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6778. // .. IO_Type = 4
  6779. // .. ==> 0XF8000744[11:9] = 0x00000004U
  6780. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6781. // .. PULLUP = 0
  6782. // .. ==> 0XF8000744[12:12] = 0x00000000U
  6783. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6784. // .. DisableRcvr = 1
  6785. // .. ==> 0XF8000744[13:13] = 0x00000001U
  6786. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6787. // ..
  6788. EMIT_MASKWRITE(0XF8000744, 0x00003FFFU ,0x00002802U),
  6789. // .. TRI_ENABLE = 0
  6790. // .. ==> 0XF8000748[0:0] = 0x00000000U
  6791. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6792. // .. L0_SEL = 1
  6793. // .. ==> 0XF8000748[1:1] = 0x00000001U
  6794. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6795. // .. L1_SEL = 0
  6796. // .. ==> 0XF8000748[2:2] = 0x00000000U
  6797. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6798. // .. L2_SEL = 0
  6799. // .. ==> 0XF8000748[4:3] = 0x00000000U
  6800. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6801. // .. L3_SEL = 0
  6802. // .. ==> 0XF8000748[7:5] = 0x00000000U
  6803. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6804. // .. Speed = 0
  6805. // .. ==> 0XF8000748[8:8] = 0x00000000U
  6806. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6807. // .. IO_Type = 4
  6808. // .. ==> 0XF8000748[11:9] = 0x00000004U
  6809. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6810. // .. PULLUP = 0
  6811. // .. ==> 0XF8000748[12:12] = 0x00000000U
  6812. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6813. // .. DisableRcvr = 1
  6814. // .. ==> 0XF8000748[13:13] = 0x00000001U
  6815. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6816. // ..
  6817. EMIT_MASKWRITE(0XF8000748, 0x00003FFFU ,0x00002802U),
  6818. // .. TRI_ENABLE = 0
  6819. // .. ==> 0XF800074C[0:0] = 0x00000000U
  6820. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6821. // .. L0_SEL = 1
  6822. // .. ==> 0XF800074C[1:1] = 0x00000001U
  6823. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6824. // .. L1_SEL = 0
  6825. // .. ==> 0XF800074C[2:2] = 0x00000000U
  6826. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6827. // .. L2_SEL = 0
  6828. // .. ==> 0XF800074C[4:3] = 0x00000000U
  6829. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6830. // .. L3_SEL = 0
  6831. // .. ==> 0XF800074C[7:5] = 0x00000000U
  6832. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6833. // .. Speed = 0
  6834. // .. ==> 0XF800074C[8:8] = 0x00000000U
  6835. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6836. // .. IO_Type = 4
  6837. // .. ==> 0XF800074C[11:9] = 0x00000004U
  6838. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6839. // .. PULLUP = 0
  6840. // .. ==> 0XF800074C[12:12] = 0x00000000U
  6841. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6842. // .. DisableRcvr = 1
  6843. // .. ==> 0XF800074C[13:13] = 0x00000001U
  6844. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6845. // ..
  6846. EMIT_MASKWRITE(0XF800074C, 0x00003FFFU ,0x00002802U),
  6847. // .. TRI_ENABLE = 0
  6848. // .. ==> 0XF8000750[0:0] = 0x00000000U
  6849. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6850. // .. L0_SEL = 1
  6851. // .. ==> 0XF8000750[1:1] = 0x00000001U
  6852. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6853. // .. L1_SEL = 0
  6854. // .. ==> 0XF8000750[2:2] = 0x00000000U
  6855. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6856. // .. L2_SEL = 0
  6857. // .. ==> 0XF8000750[4:3] = 0x00000000U
  6858. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6859. // .. L3_SEL = 0
  6860. // .. ==> 0XF8000750[7:5] = 0x00000000U
  6861. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6862. // .. Speed = 0
  6863. // .. ==> 0XF8000750[8:8] = 0x00000000U
  6864. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6865. // .. IO_Type = 4
  6866. // .. ==> 0XF8000750[11:9] = 0x00000004U
  6867. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6868. // .. PULLUP = 0
  6869. // .. ==> 0XF8000750[12:12] = 0x00000000U
  6870. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6871. // .. DisableRcvr = 1
  6872. // .. ==> 0XF8000750[13:13] = 0x00000001U
  6873. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6874. // ..
  6875. EMIT_MASKWRITE(0XF8000750, 0x00003FFFU ,0x00002802U),
  6876. // .. TRI_ENABLE = 0
  6877. // .. ==> 0XF8000754[0:0] = 0x00000000U
  6878. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  6879. // .. L0_SEL = 1
  6880. // .. ==> 0XF8000754[1:1] = 0x00000001U
  6881. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6882. // .. L1_SEL = 0
  6883. // .. ==> 0XF8000754[2:2] = 0x00000000U
  6884. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6885. // .. L2_SEL = 0
  6886. // .. ==> 0XF8000754[4:3] = 0x00000000U
  6887. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6888. // .. L3_SEL = 0
  6889. // .. ==> 0XF8000754[7:5] = 0x00000000U
  6890. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6891. // .. Speed = 0
  6892. // .. ==> 0XF8000754[8:8] = 0x00000000U
  6893. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6894. // .. IO_Type = 4
  6895. // .. ==> 0XF8000754[11:9] = 0x00000004U
  6896. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6897. // .. PULLUP = 0
  6898. // .. ==> 0XF8000754[12:12] = 0x00000000U
  6899. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6900. // .. DisableRcvr = 1
  6901. // .. ==> 0XF8000754[13:13] = 0x00000001U
  6902. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  6903. // ..
  6904. EMIT_MASKWRITE(0XF8000754, 0x00003FFFU ,0x00002802U),
  6905. // .. TRI_ENABLE = 1
  6906. // .. ==> 0XF8000758[0:0] = 0x00000001U
  6907. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6908. // .. L0_SEL = 1
  6909. // .. ==> 0XF8000758[1:1] = 0x00000001U
  6910. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6911. // .. L1_SEL = 0
  6912. // .. ==> 0XF8000758[2:2] = 0x00000000U
  6913. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6914. // .. L2_SEL = 0
  6915. // .. ==> 0XF8000758[4:3] = 0x00000000U
  6916. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6917. // .. L3_SEL = 0
  6918. // .. ==> 0XF8000758[7:5] = 0x00000000U
  6919. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6920. // .. Speed = 0
  6921. // .. ==> 0XF8000758[8:8] = 0x00000000U
  6922. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6923. // .. IO_Type = 4
  6924. // .. ==> 0XF8000758[11:9] = 0x00000004U
  6925. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6926. // .. PULLUP = 0
  6927. // .. ==> 0XF8000758[12:12] = 0x00000000U
  6928. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6929. // .. DisableRcvr = 0
  6930. // .. ==> 0XF8000758[13:13] = 0x00000000U
  6931. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6932. // ..
  6933. EMIT_MASKWRITE(0XF8000758, 0x00003FFFU ,0x00000803U),
  6934. // .. TRI_ENABLE = 1
  6935. // .. ==> 0XF800075C[0:0] = 0x00000001U
  6936. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6937. // .. L0_SEL = 1
  6938. // .. ==> 0XF800075C[1:1] = 0x00000001U
  6939. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6940. // .. L1_SEL = 0
  6941. // .. ==> 0XF800075C[2:2] = 0x00000000U
  6942. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6943. // .. L2_SEL = 0
  6944. // .. ==> 0XF800075C[4:3] = 0x00000000U
  6945. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6946. // .. L3_SEL = 0
  6947. // .. ==> 0XF800075C[7:5] = 0x00000000U
  6948. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6949. // .. Speed = 0
  6950. // .. ==> 0XF800075C[8:8] = 0x00000000U
  6951. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6952. // .. IO_Type = 4
  6953. // .. ==> 0XF800075C[11:9] = 0x00000004U
  6954. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6955. // .. PULLUP = 0
  6956. // .. ==> 0XF800075C[12:12] = 0x00000000U
  6957. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6958. // .. DisableRcvr = 0
  6959. // .. ==> 0XF800075C[13:13] = 0x00000000U
  6960. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6961. // ..
  6962. EMIT_MASKWRITE(0XF800075C, 0x00003FFFU ,0x00000803U),
  6963. // .. TRI_ENABLE = 1
  6964. // .. ==> 0XF8000760[0:0] = 0x00000001U
  6965. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6966. // .. L0_SEL = 1
  6967. // .. ==> 0XF8000760[1:1] = 0x00000001U
  6968. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6969. // .. L1_SEL = 0
  6970. // .. ==> 0XF8000760[2:2] = 0x00000000U
  6971. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  6972. // .. L2_SEL = 0
  6973. // .. ==> 0XF8000760[4:3] = 0x00000000U
  6974. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  6975. // .. L3_SEL = 0
  6976. // .. ==> 0XF8000760[7:5] = 0x00000000U
  6977. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  6978. // .. Speed = 0
  6979. // .. ==> 0XF8000760[8:8] = 0x00000000U
  6980. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  6981. // .. IO_Type = 4
  6982. // .. ==> 0XF8000760[11:9] = 0x00000004U
  6983. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  6984. // .. PULLUP = 0
  6985. // .. ==> 0XF8000760[12:12] = 0x00000000U
  6986. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  6987. // .. DisableRcvr = 0
  6988. // .. ==> 0XF8000760[13:13] = 0x00000000U
  6989. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  6990. // ..
  6991. EMIT_MASKWRITE(0XF8000760, 0x00003FFFU ,0x00000803U),
  6992. // .. TRI_ENABLE = 1
  6993. // .. ==> 0XF8000764[0:0] = 0x00000001U
  6994. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  6995. // .. L0_SEL = 1
  6996. // .. ==> 0XF8000764[1:1] = 0x00000001U
  6997. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  6998. // .. L1_SEL = 0
  6999. // .. ==> 0XF8000764[2:2] = 0x00000000U
  7000. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7001. // .. L2_SEL = 0
  7002. // .. ==> 0XF8000764[4:3] = 0x00000000U
  7003. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7004. // .. L3_SEL = 0
  7005. // .. ==> 0XF8000764[7:5] = 0x00000000U
  7006. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7007. // .. Speed = 0
  7008. // .. ==> 0XF8000764[8:8] = 0x00000000U
  7009. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7010. // .. IO_Type = 4
  7011. // .. ==> 0XF8000764[11:9] = 0x00000004U
  7012. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  7013. // .. PULLUP = 0
  7014. // .. ==> 0XF8000764[12:12] = 0x00000000U
  7015. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7016. // .. DisableRcvr = 0
  7017. // .. ==> 0XF8000764[13:13] = 0x00000000U
  7018. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7019. // ..
  7020. EMIT_MASKWRITE(0XF8000764, 0x00003FFFU ,0x00000803U),
  7021. // .. TRI_ENABLE = 1
  7022. // .. ==> 0XF8000768[0:0] = 0x00000001U
  7023. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7024. // .. L0_SEL = 1
  7025. // .. ==> 0XF8000768[1:1] = 0x00000001U
  7026. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  7027. // .. L1_SEL = 0
  7028. // .. ==> 0XF8000768[2:2] = 0x00000000U
  7029. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7030. // .. L2_SEL = 0
  7031. // .. ==> 0XF8000768[4:3] = 0x00000000U
  7032. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7033. // .. L3_SEL = 0
  7034. // .. ==> 0XF8000768[7:5] = 0x00000000U
  7035. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7036. // .. Speed = 0
  7037. // .. ==> 0XF8000768[8:8] = 0x00000000U
  7038. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7039. // .. IO_Type = 4
  7040. // .. ==> 0XF8000768[11:9] = 0x00000004U
  7041. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  7042. // .. PULLUP = 0
  7043. // .. ==> 0XF8000768[12:12] = 0x00000000U
  7044. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7045. // .. DisableRcvr = 0
  7046. // .. ==> 0XF8000768[13:13] = 0x00000000U
  7047. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7048. // ..
  7049. EMIT_MASKWRITE(0XF8000768, 0x00003FFFU ,0x00000803U),
  7050. // .. TRI_ENABLE = 1
  7051. // .. ==> 0XF800076C[0:0] = 0x00000001U
  7052. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7053. // .. L0_SEL = 1
  7054. // .. ==> 0XF800076C[1:1] = 0x00000001U
  7055. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  7056. // .. L1_SEL = 0
  7057. // .. ==> 0XF800076C[2:2] = 0x00000000U
  7058. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7059. // .. L2_SEL = 0
  7060. // .. ==> 0XF800076C[4:3] = 0x00000000U
  7061. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7062. // .. L3_SEL = 0
  7063. // .. ==> 0XF800076C[7:5] = 0x00000000U
  7064. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7065. // .. Speed = 0
  7066. // .. ==> 0XF800076C[8:8] = 0x00000000U
  7067. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7068. // .. IO_Type = 4
  7069. // .. ==> 0XF800076C[11:9] = 0x00000004U
  7070. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  7071. // .. PULLUP = 0
  7072. // .. ==> 0XF800076C[12:12] = 0x00000000U
  7073. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7074. // .. DisableRcvr = 0
  7075. // .. ==> 0XF800076C[13:13] = 0x00000000U
  7076. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7077. // ..
  7078. EMIT_MASKWRITE(0XF800076C, 0x00003FFFU ,0x00000803U),
  7079. // .. TRI_ENABLE = 0
  7080. // .. ==> 0XF8000770[0:0] = 0x00000000U
  7081. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7082. // .. L0_SEL = 0
  7083. // .. ==> 0XF8000770[1:1] = 0x00000000U
  7084. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7085. // .. L1_SEL = 1
  7086. // .. ==> 0XF8000770[2:2] = 0x00000001U
  7087. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7088. // .. L2_SEL = 0
  7089. // .. ==> 0XF8000770[4:3] = 0x00000000U
  7090. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7091. // .. L3_SEL = 0
  7092. // .. ==> 0XF8000770[7:5] = 0x00000000U
  7093. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7094. // .. Speed = 0
  7095. // .. ==> 0XF8000770[8:8] = 0x00000000U
  7096. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7097. // .. IO_Type = 1
  7098. // .. ==> 0XF8000770[11:9] = 0x00000001U
  7099. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7100. // .. PULLUP = 0
  7101. // .. ==> 0XF8000770[12:12] = 0x00000000U
  7102. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7103. // .. DisableRcvr = 0
  7104. // .. ==> 0XF8000770[13:13] = 0x00000000U
  7105. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7106. // ..
  7107. EMIT_MASKWRITE(0XF8000770, 0x00003FFFU ,0x00000204U),
  7108. // .. TRI_ENABLE = 1
  7109. // .. ==> 0XF8000774[0:0] = 0x00000001U
  7110. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7111. // .. L0_SEL = 0
  7112. // .. ==> 0XF8000774[1:1] = 0x00000000U
  7113. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7114. // .. L1_SEL = 1
  7115. // .. ==> 0XF8000774[2:2] = 0x00000001U
  7116. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7117. // .. L2_SEL = 0
  7118. // .. ==> 0XF8000774[4:3] = 0x00000000U
  7119. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7120. // .. L3_SEL = 0
  7121. // .. ==> 0XF8000774[7:5] = 0x00000000U
  7122. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7123. // .. Speed = 0
  7124. // .. ==> 0XF8000774[8:8] = 0x00000000U
  7125. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7126. // .. IO_Type = 1
  7127. // .. ==> 0XF8000774[11:9] = 0x00000001U
  7128. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7129. // .. PULLUP = 0
  7130. // .. ==> 0XF8000774[12:12] = 0x00000000U
  7131. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7132. // .. DisableRcvr = 0
  7133. // .. ==> 0XF8000774[13:13] = 0x00000000U
  7134. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7135. // ..
  7136. EMIT_MASKWRITE(0XF8000774, 0x00003FFFU ,0x00000205U),
  7137. // .. TRI_ENABLE = 0
  7138. // .. ==> 0XF8000778[0:0] = 0x00000000U
  7139. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7140. // .. L0_SEL = 0
  7141. // .. ==> 0XF8000778[1:1] = 0x00000000U
  7142. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7143. // .. L1_SEL = 1
  7144. // .. ==> 0XF8000778[2:2] = 0x00000001U
  7145. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7146. // .. L2_SEL = 0
  7147. // .. ==> 0XF8000778[4:3] = 0x00000000U
  7148. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7149. // .. L3_SEL = 0
  7150. // .. ==> 0XF8000778[7:5] = 0x00000000U
  7151. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7152. // .. Speed = 0
  7153. // .. ==> 0XF8000778[8:8] = 0x00000000U
  7154. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7155. // .. IO_Type = 1
  7156. // .. ==> 0XF8000778[11:9] = 0x00000001U
  7157. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7158. // .. PULLUP = 0
  7159. // .. ==> 0XF8000778[12:12] = 0x00000000U
  7160. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7161. // .. DisableRcvr = 0
  7162. // .. ==> 0XF8000778[13:13] = 0x00000000U
  7163. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7164. // ..
  7165. EMIT_MASKWRITE(0XF8000778, 0x00003FFFU ,0x00000204U),
  7166. // .. TRI_ENABLE = 1
  7167. // .. ==> 0XF800077C[0:0] = 0x00000001U
  7168. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7169. // .. L0_SEL = 0
  7170. // .. ==> 0XF800077C[1:1] = 0x00000000U
  7171. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7172. // .. L1_SEL = 1
  7173. // .. ==> 0XF800077C[2:2] = 0x00000001U
  7174. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7175. // .. L2_SEL = 0
  7176. // .. ==> 0XF800077C[4:3] = 0x00000000U
  7177. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7178. // .. L3_SEL = 0
  7179. // .. ==> 0XF800077C[7:5] = 0x00000000U
  7180. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7181. // .. Speed = 0
  7182. // .. ==> 0XF800077C[8:8] = 0x00000000U
  7183. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7184. // .. IO_Type = 1
  7185. // .. ==> 0XF800077C[11:9] = 0x00000001U
  7186. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7187. // .. PULLUP = 0
  7188. // .. ==> 0XF800077C[12:12] = 0x00000000U
  7189. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7190. // .. DisableRcvr = 0
  7191. // .. ==> 0XF800077C[13:13] = 0x00000000U
  7192. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7193. // ..
  7194. EMIT_MASKWRITE(0XF800077C, 0x00003FFFU ,0x00000205U),
  7195. // .. TRI_ENABLE = 0
  7196. // .. ==> 0XF8000780[0:0] = 0x00000000U
  7197. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7198. // .. L0_SEL = 0
  7199. // .. ==> 0XF8000780[1:1] = 0x00000000U
  7200. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7201. // .. L1_SEL = 1
  7202. // .. ==> 0XF8000780[2:2] = 0x00000001U
  7203. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7204. // .. L2_SEL = 0
  7205. // .. ==> 0XF8000780[4:3] = 0x00000000U
  7206. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7207. // .. L3_SEL = 0
  7208. // .. ==> 0XF8000780[7:5] = 0x00000000U
  7209. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7210. // .. Speed = 0
  7211. // .. ==> 0XF8000780[8:8] = 0x00000000U
  7212. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7213. // .. IO_Type = 1
  7214. // .. ==> 0XF8000780[11:9] = 0x00000001U
  7215. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7216. // .. PULLUP = 0
  7217. // .. ==> 0XF8000780[12:12] = 0x00000000U
  7218. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7219. // .. DisableRcvr = 0
  7220. // .. ==> 0XF8000780[13:13] = 0x00000000U
  7221. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7222. // ..
  7223. EMIT_MASKWRITE(0XF8000780, 0x00003FFFU ,0x00000204U),
  7224. // .. TRI_ENABLE = 0
  7225. // .. ==> 0XF8000784[0:0] = 0x00000000U
  7226. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7227. // .. L0_SEL = 0
  7228. // .. ==> 0XF8000784[1:1] = 0x00000000U
  7229. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7230. // .. L1_SEL = 1
  7231. // .. ==> 0XF8000784[2:2] = 0x00000001U
  7232. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7233. // .. L2_SEL = 0
  7234. // .. ==> 0XF8000784[4:3] = 0x00000000U
  7235. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7236. // .. L3_SEL = 0
  7237. // .. ==> 0XF8000784[7:5] = 0x00000000U
  7238. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7239. // .. Speed = 0
  7240. // .. ==> 0XF8000784[8:8] = 0x00000000U
  7241. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7242. // .. IO_Type = 1
  7243. // .. ==> 0XF8000784[11:9] = 0x00000001U
  7244. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7245. // .. PULLUP = 0
  7246. // .. ==> 0XF8000784[12:12] = 0x00000000U
  7247. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7248. // .. DisableRcvr = 0
  7249. // .. ==> 0XF8000784[13:13] = 0x00000000U
  7250. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7251. // ..
  7252. EMIT_MASKWRITE(0XF8000784, 0x00003FFFU ,0x00000204U),
  7253. // .. TRI_ENABLE = 0
  7254. // .. ==> 0XF8000788[0:0] = 0x00000000U
  7255. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7256. // .. L0_SEL = 0
  7257. // .. ==> 0XF8000788[1:1] = 0x00000000U
  7258. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7259. // .. L1_SEL = 1
  7260. // .. ==> 0XF8000788[2:2] = 0x00000001U
  7261. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7262. // .. L2_SEL = 0
  7263. // .. ==> 0XF8000788[4:3] = 0x00000000U
  7264. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7265. // .. L3_SEL = 0
  7266. // .. ==> 0XF8000788[7:5] = 0x00000000U
  7267. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7268. // .. Speed = 0
  7269. // .. ==> 0XF8000788[8:8] = 0x00000000U
  7270. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7271. // .. IO_Type = 1
  7272. // .. ==> 0XF8000788[11:9] = 0x00000001U
  7273. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7274. // .. PULLUP = 0
  7275. // .. ==> 0XF8000788[12:12] = 0x00000000U
  7276. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7277. // .. DisableRcvr = 0
  7278. // .. ==> 0XF8000788[13:13] = 0x00000000U
  7279. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7280. // ..
  7281. EMIT_MASKWRITE(0XF8000788, 0x00003FFFU ,0x00000204U),
  7282. // .. TRI_ENABLE = 0
  7283. // .. ==> 0XF800078C[0:0] = 0x00000000U
  7284. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7285. // .. L0_SEL = 0
  7286. // .. ==> 0XF800078C[1:1] = 0x00000000U
  7287. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7288. // .. L1_SEL = 1
  7289. // .. ==> 0XF800078C[2:2] = 0x00000001U
  7290. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7291. // .. L2_SEL = 0
  7292. // .. ==> 0XF800078C[4:3] = 0x00000000U
  7293. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7294. // .. L3_SEL = 0
  7295. // .. ==> 0XF800078C[7:5] = 0x00000000U
  7296. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7297. // .. Speed = 0
  7298. // .. ==> 0XF800078C[8:8] = 0x00000000U
  7299. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7300. // .. IO_Type = 1
  7301. // .. ==> 0XF800078C[11:9] = 0x00000001U
  7302. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7303. // .. PULLUP = 0
  7304. // .. ==> 0XF800078C[12:12] = 0x00000000U
  7305. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7306. // .. DisableRcvr = 0
  7307. // .. ==> 0XF800078C[13:13] = 0x00000000U
  7308. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7309. // ..
  7310. EMIT_MASKWRITE(0XF800078C, 0x00003FFFU ,0x00000204U),
  7311. // .. TRI_ENABLE = 1
  7312. // .. ==> 0XF8000790[0:0] = 0x00000001U
  7313. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7314. // .. L0_SEL = 0
  7315. // .. ==> 0XF8000790[1:1] = 0x00000000U
  7316. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7317. // .. L1_SEL = 1
  7318. // .. ==> 0XF8000790[2:2] = 0x00000001U
  7319. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7320. // .. L2_SEL = 0
  7321. // .. ==> 0XF8000790[4:3] = 0x00000000U
  7322. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7323. // .. L3_SEL = 0
  7324. // .. ==> 0XF8000790[7:5] = 0x00000000U
  7325. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7326. // .. Speed = 0
  7327. // .. ==> 0XF8000790[8:8] = 0x00000000U
  7328. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7329. // .. IO_Type = 1
  7330. // .. ==> 0XF8000790[11:9] = 0x00000001U
  7331. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7332. // .. PULLUP = 0
  7333. // .. ==> 0XF8000790[12:12] = 0x00000000U
  7334. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7335. // .. DisableRcvr = 0
  7336. // .. ==> 0XF8000790[13:13] = 0x00000000U
  7337. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7338. // ..
  7339. EMIT_MASKWRITE(0XF8000790, 0x00003FFFU ,0x00000205U),
  7340. // .. TRI_ENABLE = 0
  7341. // .. ==> 0XF8000794[0:0] = 0x00000000U
  7342. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7343. // .. L0_SEL = 0
  7344. // .. ==> 0XF8000794[1:1] = 0x00000000U
  7345. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7346. // .. L1_SEL = 1
  7347. // .. ==> 0XF8000794[2:2] = 0x00000001U
  7348. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7349. // .. L2_SEL = 0
  7350. // .. ==> 0XF8000794[4:3] = 0x00000000U
  7351. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7352. // .. L3_SEL = 0
  7353. // .. ==> 0XF8000794[7:5] = 0x00000000U
  7354. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7355. // .. Speed = 0
  7356. // .. ==> 0XF8000794[8:8] = 0x00000000U
  7357. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7358. // .. IO_Type = 1
  7359. // .. ==> 0XF8000794[11:9] = 0x00000001U
  7360. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7361. // .. PULLUP = 0
  7362. // .. ==> 0XF8000794[12:12] = 0x00000000U
  7363. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7364. // .. DisableRcvr = 0
  7365. // .. ==> 0XF8000794[13:13] = 0x00000000U
  7366. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7367. // ..
  7368. EMIT_MASKWRITE(0XF8000794, 0x00003FFFU ,0x00000204U),
  7369. // .. TRI_ENABLE = 0
  7370. // .. ==> 0XF8000798[0:0] = 0x00000000U
  7371. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7372. // .. L0_SEL = 0
  7373. // .. ==> 0XF8000798[1:1] = 0x00000000U
  7374. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7375. // .. L1_SEL = 1
  7376. // .. ==> 0XF8000798[2:2] = 0x00000001U
  7377. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7378. // .. L2_SEL = 0
  7379. // .. ==> 0XF8000798[4:3] = 0x00000000U
  7380. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7381. // .. L3_SEL = 0
  7382. // .. ==> 0XF8000798[7:5] = 0x00000000U
  7383. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7384. // .. Speed = 0
  7385. // .. ==> 0XF8000798[8:8] = 0x00000000U
  7386. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7387. // .. IO_Type = 1
  7388. // .. ==> 0XF8000798[11:9] = 0x00000001U
  7389. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7390. // .. PULLUP = 0
  7391. // .. ==> 0XF8000798[12:12] = 0x00000000U
  7392. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7393. // .. DisableRcvr = 0
  7394. // .. ==> 0XF8000798[13:13] = 0x00000000U
  7395. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7396. // ..
  7397. EMIT_MASKWRITE(0XF8000798, 0x00003FFFU ,0x00000204U),
  7398. // .. TRI_ENABLE = 0
  7399. // .. ==> 0XF800079C[0:0] = 0x00000000U
  7400. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7401. // .. L0_SEL = 0
  7402. // .. ==> 0XF800079C[1:1] = 0x00000000U
  7403. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7404. // .. L1_SEL = 1
  7405. // .. ==> 0XF800079C[2:2] = 0x00000001U
  7406. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  7407. // .. L2_SEL = 0
  7408. // .. ==> 0XF800079C[4:3] = 0x00000000U
  7409. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7410. // .. L3_SEL = 0
  7411. // .. ==> 0XF800079C[7:5] = 0x00000000U
  7412. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7413. // .. Speed = 0
  7414. // .. ==> 0XF800079C[8:8] = 0x00000000U
  7415. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7416. // .. IO_Type = 1
  7417. // .. ==> 0XF800079C[11:9] = 0x00000001U
  7418. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7419. // .. PULLUP = 0
  7420. // .. ==> 0XF800079C[12:12] = 0x00000000U
  7421. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7422. // .. DisableRcvr = 0
  7423. // .. ==> 0XF800079C[13:13] = 0x00000000U
  7424. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7425. // ..
  7426. EMIT_MASKWRITE(0XF800079C, 0x00003FFFU ,0x00000204U),
  7427. // .. TRI_ENABLE = 0
  7428. // .. ==> 0XF80007A0[0:0] = 0x00000000U
  7429. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7430. // .. L0_SEL = 0
  7431. // .. ==> 0XF80007A0[1:1] = 0x00000000U
  7432. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7433. // .. L1_SEL = 0
  7434. // .. ==> 0XF80007A0[2:2] = 0x00000000U
  7435. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7436. // .. L2_SEL = 0
  7437. // .. ==> 0XF80007A0[4:3] = 0x00000000U
  7438. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7439. // .. L3_SEL = 4
  7440. // .. ==> 0XF80007A0[7:5] = 0x00000004U
  7441. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7442. // .. Speed = 0
  7443. // .. ==> 0XF80007A0[8:8] = 0x00000000U
  7444. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7445. // .. IO_Type = 1
  7446. // .. ==> 0XF80007A0[11:9] = 0x00000001U
  7447. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7448. // .. PULLUP = 0
  7449. // .. ==> 0XF80007A0[12:12] = 0x00000000U
  7450. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7451. // .. DisableRcvr = 0
  7452. // .. ==> 0XF80007A0[13:13] = 0x00000000U
  7453. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7454. // ..
  7455. EMIT_MASKWRITE(0XF80007A0, 0x00003FFFU ,0x00000280U),
  7456. // .. TRI_ENABLE = 0
  7457. // .. ==> 0XF80007A4[0:0] = 0x00000000U
  7458. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7459. // .. L0_SEL = 0
  7460. // .. ==> 0XF80007A4[1:1] = 0x00000000U
  7461. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7462. // .. L1_SEL = 0
  7463. // .. ==> 0XF80007A4[2:2] = 0x00000000U
  7464. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7465. // .. L2_SEL = 0
  7466. // .. ==> 0XF80007A4[4:3] = 0x00000000U
  7467. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7468. // .. L3_SEL = 4
  7469. // .. ==> 0XF80007A4[7:5] = 0x00000004U
  7470. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7471. // .. Speed = 0
  7472. // .. ==> 0XF80007A4[8:8] = 0x00000000U
  7473. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7474. // .. IO_Type = 1
  7475. // .. ==> 0XF80007A4[11:9] = 0x00000001U
  7476. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7477. // .. PULLUP = 0
  7478. // .. ==> 0XF80007A4[12:12] = 0x00000000U
  7479. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7480. // .. DisableRcvr = 0
  7481. // .. ==> 0XF80007A4[13:13] = 0x00000000U
  7482. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7483. // ..
  7484. EMIT_MASKWRITE(0XF80007A4, 0x00003FFFU ,0x00000280U),
  7485. // .. TRI_ENABLE = 0
  7486. // .. ==> 0XF80007A8[0:0] = 0x00000000U
  7487. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7488. // .. L0_SEL = 0
  7489. // .. ==> 0XF80007A8[1:1] = 0x00000000U
  7490. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7491. // .. L1_SEL = 0
  7492. // .. ==> 0XF80007A8[2:2] = 0x00000000U
  7493. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7494. // .. L2_SEL = 0
  7495. // .. ==> 0XF80007A8[4:3] = 0x00000000U
  7496. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7497. // .. L3_SEL = 4
  7498. // .. ==> 0XF80007A8[7:5] = 0x00000004U
  7499. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7500. // .. Speed = 0
  7501. // .. ==> 0XF80007A8[8:8] = 0x00000000U
  7502. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7503. // .. IO_Type = 1
  7504. // .. ==> 0XF80007A8[11:9] = 0x00000001U
  7505. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7506. // .. PULLUP = 0
  7507. // .. ==> 0XF80007A8[12:12] = 0x00000000U
  7508. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7509. // .. DisableRcvr = 0
  7510. // .. ==> 0XF80007A8[13:13] = 0x00000000U
  7511. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7512. // ..
  7513. EMIT_MASKWRITE(0XF80007A8, 0x00003FFFU ,0x00000280U),
  7514. // .. TRI_ENABLE = 0
  7515. // .. ==> 0XF80007AC[0:0] = 0x00000000U
  7516. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7517. // .. L0_SEL = 0
  7518. // .. ==> 0XF80007AC[1:1] = 0x00000000U
  7519. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7520. // .. L1_SEL = 0
  7521. // .. ==> 0XF80007AC[2:2] = 0x00000000U
  7522. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7523. // .. L2_SEL = 0
  7524. // .. ==> 0XF80007AC[4:3] = 0x00000000U
  7525. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7526. // .. L3_SEL = 4
  7527. // .. ==> 0XF80007AC[7:5] = 0x00000004U
  7528. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7529. // .. Speed = 0
  7530. // .. ==> 0XF80007AC[8:8] = 0x00000000U
  7531. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7532. // .. IO_Type = 1
  7533. // .. ==> 0XF80007AC[11:9] = 0x00000001U
  7534. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7535. // .. PULLUP = 0
  7536. // .. ==> 0XF80007AC[12:12] = 0x00000000U
  7537. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7538. // .. DisableRcvr = 0
  7539. // .. ==> 0XF80007AC[13:13] = 0x00000000U
  7540. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7541. // ..
  7542. EMIT_MASKWRITE(0XF80007AC, 0x00003FFFU ,0x00000280U),
  7543. // .. TRI_ENABLE = 0
  7544. // .. ==> 0XF80007B0[0:0] = 0x00000000U
  7545. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7546. // .. L0_SEL = 0
  7547. // .. ==> 0XF80007B0[1:1] = 0x00000000U
  7548. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7549. // .. L1_SEL = 0
  7550. // .. ==> 0XF80007B0[2:2] = 0x00000000U
  7551. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7552. // .. L2_SEL = 0
  7553. // .. ==> 0XF80007B0[4:3] = 0x00000000U
  7554. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7555. // .. L3_SEL = 4
  7556. // .. ==> 0XF80007B0[7:5] = 0x00000004U
  7557. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7558. // .. Speed = 0
  7559. // .. ==> 0XF80007B0[8:8] = 0x00000000U
  7560. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7561. // .. IO_Type = 1
  7562. // .. ==> 0XF80007B0[11:9] = 0x00000001U
  7563. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7564. // .. PULLUP = 0
  7565. // .. ==> 0XF80007B0[12:12] = 0x00000000U
  7566. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7567. // .. DisableRcvr = 0
  7568. // .. ==> 0XF80007B0[13:13] = 0x00000000U
  7569. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7570. // ..
  7571. EMIT_MASKWRITE(0XF80007B0, 0x00003FFFU ,0x00000280U),
  7572. // .. TRI_ENABLE = 0
  7573. // .. ==> 0XF80007B4[0:0] = 0x00000000U
  7574. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7575. // .. L0_SEL = 0
  7576. // .. ==> 0XF80007B4[1:1] = 0x00000000U
  7577. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7578. // .. L1_SEL = 0
  7579. // .. ==> 0XF80007B4[2:2] = 0x00000000U
  7580. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7581. // .. L2_SEL = 0
  7582. // .. ==> 0XF80007B4[4:3] = 0x00000000U
  7583. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7584. // .. L3_SEL = 4
  7585. // .. ==> 0XF80007B4[7:5] = 0x00000004U
  7586. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7587. // .. Speed = 0
  7588. // .. ==> 0XF80007B4[8:8] = 0x00000000U
  7589. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7590. // .. IO_Type = 1
  7591. // .. ==> 0XF80007B4[11:9] = 0x00000001U
  7592. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7593. // .. PULLUP = 0
  7594. // .. ==> 0XF80007B4[12:12] = 0x00000000U
  7595. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7596. // .. DisableRcvr = 0
  7597. // .. ==> 0XF80007B4[13:13] = 0x00000000U
  7598. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7599. // ..
  7600. EMIT_MASKWRITE(0XF80007B4, 0x00003FFFU ,0x00000280U),
  7601. // .. TRI_ENABLE = 0
  7602. // .. ==> 0XF80007B8[0:0] = 0x00000000U
  7603. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7604. // .. L0_SEL = 0
  7605. // .. ==> 0XF80007B8[1:1] = 0x00000000U
  7606. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7607. // .. L1_SEL = 0
  7608. // .. ==> 0XF80007B8[2:2] = 0x00000000U
  7609. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7610. // .. L2_SEL = 0
  7611. // .. ==> 0XF80007B8[4:3] = 0x00000000U
  7612. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7613. // .. L3_SEL = 0
  7614. // .. ==> 0XF80007B8[7:5] = 0x00000000U
  7615. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7616. // .. Speed = 0
  7617. // .. ==> 0XF80007B8[8:8] = 0x00000000U
  7618. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7619. // .. IO_Type = 1
  7620. // .. ==> 0XF80007B8[11:9] = 0x00000001U
  7621. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7622. // .. PULLUP = 1
  7623. // .. ==> 0XF80007B8[12:12] = 0x00000001U
  7624. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  7625. // .. DisableRcvr = 0
  7626. // .. ==> 0XF80007B8[13:13] = 0x00000000U
  7627. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7628. // ..
  7629. EMIT_MASKWRITE(0XF80007B8, 0x00003FFFU ,0x00001200U),
  7630. // .. TRI_ENABLE = 0
  7631. // .. ==> 0XF80007BC[0:0] = 0x00000000U
  7632. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7633. // .. L0_SEL = 0
  7634. // .. ==> 0XF80007BC[1:1] = 0x00000000U
  7635. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7636. // .. L1_SEL = 0
  7637. // .. ==> 0XF80007BC[2:2] = 0x00000000U
  7638. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7639. // .. L2_SEL = 0
  7640. // .. ==> 0XF80007BC[4:3] = 0x00000000U
  7641. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7642. // .. L3_SEL = 0
  7643. // .. ==> 0XF80007BC[7:5] = 0x00000000U
  7644. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  7645. // .. Speed = 0
  7646. // .. ==> 0XF80007BC[8:8] = 0x00000000U
  7647. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7648. // .. IO_Type = 1
  7649. // .. ==> 0XF80007BC[11:9] = 0x00000001U
  7650. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7651. // .. PULLUP = 1
  7652. // .. ==> 0XF80007BC[12:12] = 0x00000001U
  7653. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  7654. // .. DisableRcvr = 0
  7655. // .. ==> 0XF80007BC[13:13] = 0x00000000U
  7656. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7657. // ..
  7658. EMIT_MASKWRITE(0XF80007BC, 0x00003FFFU ,0x00001200U),
  7659. // .. TRI_ENABLE = 0
  7660. // .. ==> 0XF80007C0[0:0] = 0x00000000U
  7661. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7662. // .. L0_SEL = 0
  7663. // .. ==> 0XF80007C0[1:1] = 0x00000000U
  7664. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7665. // .. L1_SEL = 0
  7666. // .. ==> 0XF80007C0[2:2] = 0x00000000U
  7667. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7668. // .. L2_SEL = 0
  7669. // .. ==> 0XF80007C0[4:3] = 0x00000000U
  7670. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7671. // .. L3_SEL = 7
  7672. // .. ==> 0XF80007C0[7:5] = 0x00000007U
  7673. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  7674. // .. Speed = 0
  7675. // .. ==> 0XF80007C0[8:8] = 0x00000000U
  7676. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7677. // .. IO_Type = 1
  7678. // .. ==> 0XF80007C0[11:9] = 0x00000001U
  7679. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7680. // .. PULLUP = 0
  7681. // .. ==> 0XF80007C0[12:12] = 0x00000000U
  7682. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7683. // .. DisableRcvr = 0
  7684. // .. ==> 0XF80007C0[13:13] = 0x00000000U
  7685. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7686. // ..
  7687. EMIT_MASKWRITE(0XF80007C0, 0x00003FFFU ,0x000002E0U),
  7688. // .. TRI_ENABLE = 1
  7689. // .. ==> 0XF80007C4[0:0] = 0x00000001U
  7690. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  7691. // .. L0_SEL = 0
  7692. // .. ==> 0XF80007C4[1:1] = 0x00000000U
  7693. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7694. // .. L1_SEL = 0
  7695. // .. ==> 0XF80007C4[2:2] = 0x00000000U
  7696. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7697. // .. L2_SEL = 0
  7698. // .. ==> 0XF80007C4[4:3] = 0x00000000U
  7699. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7700. // .. L3_SEL = 7
  7701. // .. ==> 0XF80007C4[7:5] = 0x00000007U
  7702. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  7703. // .. Speed = 0
  7704. // .. ==> 0XF80007C4[8:8] = 0x00000000U
  7705. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7706. // .. IO_Type = 1
  7707. // .. ==> 0XF80007C4[11:9] = 0x00000001U
  7708. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7709. // .. PULLUP = 0
  7710. // .. ==> 0XF80007C4[12:12] = 0x00000000U
  7711. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7712. // .. DisableRcvr = 0
  7713. // .. ==> 0XF80007C4[13:13] = 0x00000000U
  7714. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7715. // ..
  7716. EMIT_MASKWRITE(0XF80007C4, 0x00003FFFU ,0x000002E1U),
  7717. // .. TRI_ENABLE = 0
  7718. // .. ==> 0XF80007C8[0:0] = 0x00000000U
  7719. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7720. // .. L0_SEL = 0
  7721. // .. ==> 0XF80007C8[1:1] = 0x00000000U
  7722. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7723. // .. L1_SEL = 0
  7724. // .. ==> 0XF80007C8[2:2] = 0x00000000U
  7725. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7726. // .. L2_SEL = 0
  7727. // .. ==> 0XF80007C8[4:3] = 0x00000000U
  7728. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7729. // .. L3_SEL = 2
  7730. // .. ==> 0XF80007C8[7:5] = 0x00000002U
  7731. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  7732. // .. Speed = 0
  7733. // .. ==> 0XF80007C8[8:8] = 0x00000000U
  7734. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7735. // .. IO_Type = 1
  7736. // .. ==> 0XF80007C8[11:9] = 0x00000001U
  7737. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7738. // .. PULLUP = 1
  7739. // .. ==> 0XF80007C8[12:12] = 0x00000001U
  7740. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  7741. // .. DisableRcvr = 0
  7742. // .. ==> 0XF80007C8[13:13] = 0x00000000U
  7743. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7744. // ..
  7745. EMIT_MASKWRITE(0XF80007C8, 0x00003FFFU ,0x00001240U),
  7746. // .. TRI_ENABLE = 0
  7747. // .. ==> 0XF80007CC[0:0] = 0x00000000U
  7748. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7749. // .. L0_SEL = 0
  7750. // .. ==> 0XF80007CC[1:1] = 0x00000000U
  7751. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7752. // .. L1_SEL = 0
  7753. // .. ==> 0XF80007CC[2:2] = 0x00000000U
  7754. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7755. // .. L2_SEL = 0
  7756. // .. ==> 0XF80007CC[4:3] = 0x00000000U
  7757. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7758. // .. L3_SEL = 2
  7759. // .. ==> 0XF80007CC[7:5] = 0x00000002U
  7760. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  7761. // .. Speed = 0
  7762. // .. ==> 0XF80007CC[8:8] = 0x00000000U
  7763. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7764. // .. IO_Type = 1
  7765. // .. ==> 0XF80007CC[11:9] = 0x00000001U
  7766. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7767. // .. PULLUP = 1
  7768. // .. ==> 0XF80007CC[12:12] = 0x00000001U
  7769. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  7770. // .. DisableRcvr = 0
  7771. // .. ==> 0XF80007CC[13:13] = 0x00000000U
  7772. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7773. // ..
  7774. EMIT_MASKWRITE(0XF80007CC, 0x00003FFFU ,0x00001240U),
  7775. // .. TRI_ENABLE = 0
  7776. // .. ==> 0XF80007D0[0:0] = 0x00000000U
  7777. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7778. // .. L0_SEL = 0
  7779. // .. ==> 0XF80007D0[1:1] = 0x00000000U
  7780. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7781. // .. L1_SEL = 0
  7782. // .. ==> 0XF80007D0[2:2] = 0x00000000U
  7783. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7784. // .. L2_SEL = 0
  7785. // .. ==> 0XF80007D0[4:3] = 0x00000000U
  7786. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7787. // .. L3_SEL = 4
  7788. // .. ==> 0XF80007D0[7:5] = 0x00000004U
  7789. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7790. // .. Speed = 0
  7791. // .. ==> 0XF80007D0[8:8] = 0x00000000U
  7792. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7793. // .. IO_Type = 1
  7794. // .. ==> 0XF80007D0[11:9] = 0x00000001U
  7795. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7796. // .. PULLUP = 0
  7797. // .. ==> 0XF80007D0[12:12] = 0x00000000U
  7798. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7799. // .. DisableRcvr = 0
  7800. // .. ==> 0XF80007D0[13:13] = 0x00000000U
  7801. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7802. // ..
  7803. EMIT_MASKWRITE(0XF80007D0, 0x00003FFFU ,0x00000280U),
  7804. // .. TRI_ENABLE = 0
  7805. // .. ==> 0XF80007D4[0:0] = 0x00000000U
  7806. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  7807. // .. L0_SEL = 0
  7808. // .. ==> 0XF80007D4[1:1] = 0x00000000U
  7809. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  7810. // .. L1_SEL = 0
  7811. // .. ==> 0XF80007D4[2:2] = 0x00000000U
  7812. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  7813. // .. L2_SEL = 0
  7814. // .. ==> 0XF80007D4[4:3] = 0x00000000U
  7815. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  7816. // .. L3_SEL = 4
  7817. // .. ==> 0XF80007D4[7:5] = 0x00000004U
  7818. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  7819. // .. Speed = 0
  7820. // .. ==> 0XF80007D4[8:8] = 0x00000000U
  7821. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  7822. // .. IO_Type = 1
  7823. // .. ==> 0XF80007D4[11:9] = 0x00000001U
  7824. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  7825. // .. PULLUP = 0
  7826. // .. ==> 0XF80007D4[12:12] = 0x00000000U
  7827. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  7828. // .. DisableRcvr = 0
  7829. // .. ==> 0XF80007D4[13:13] = 0x00000000U
  7830. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  7831. // ..
  7832. EMIT_MASKWRITE(0XF80007D4, 0x00003FFFU ,0x00000280U),
  7833. // .. SDIO0_WP_SEL = 15
  7834. // .. ==> 0XF8000830[5:0] = 0x0000000FU
  7835. // .. ==> MASK : 0x0000003FU VAL : 0x0000000FU
  7836. // .. SDIO0_CD_SEL = 14
  7837. // .. ==> 0XF8000830[21:16] = 0x0000000EU
  7838. // .. ==> MASK : 0x003F0000U VAL : 0x000E0000U
  7839. // ..
  7840. EMIT_MASKWRITE(0XF8000830, 0x003F003FU ,0x000E000FU),
  7841. // .. FINISH: MIO PROGRAMMING
  7842. // .. START: LOCK IT BACK
  7843. // .. LOCK_KEY = 0X767B
  7844. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  7845. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  7846. // ..
  7847. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  7848. // .. FINISH: LOCK IT BACK
  7849. // FINISH: top
  7850. //
  7851. EMIT_EXIT(),
  7852. //
  7853. };
  7854. unsigned long ps7_peripherals_init_data_2_0[] = {
  7855. // START: top
  7856. // .. START: SLCR SETTINGS
  7857. // .. UNLOCK_KEY = 0XDF0D
  7858. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  7859. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  7860. // ..
  7861. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  7862. // .. FINISH: SLCR SETTINGS
  7863. // .. START: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  7864. // .. IBUF_DISABLE_MODE = 0x1
  7865. // .. ==> 0XF8000B48[7:7] = 0x00000001U
  7866. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  7867. // .. TERM_DISABLE_MODE = 0x1
  7868. // .. ==> 0XF8000B48[8:8] = 0x00000001U
  7869. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  7870. // ..
  7871. EMIT_MASKWRITE(0XF8000B48, 0x00000180U ,0x00000180U),
  7872. // .. IBUF_DISABLE_MODE = 0x1
  7873. // .. ==> 0XF8000B4C[7:7] = 0x00000001U
  7874. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  7875. // .. TERM_DISABLE_MODE = 0x1
  7876. // .. ==> 0XF8000B4C[8:8] = 0x00000001U
  7877. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  7878. // ..
  7879. EMIT_MASKWRITE(0XF8000B4C, 0x00000180U ,0x00000180U),
  7880. // .. IBUF_DISABLE_MODE = 0x1
  7881. // .. ==> 0XF8000B50[7:7] = 0x00000001U
  7882. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  7883. // .. TERM_DISABLE_MODE = 0x1
  7884. // .. ==> 0XF8000B50[8:8] = 0x00000001U
  7885. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  7886. // ..
  7887. EMIT_MASKWRITE(0XF8000B50, 0x00000180U ,0x00000180U),
  7888. // .. IBUF_DISABLE_MODE = 0x1
  7889. // .. ==> 0XF8000B54[7:7] = 0x00000001U
  7890. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  7891. // .. TERM_DISABLE_MODE = 0x1
  7892. // .. ==> 0XF8000B54[8:8] = 0x00000001U
  7893. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  7894. // ..
  7895. EMIT_MASKWRITE(0XF8000B54, 0x00000180U ,0x00000180U),
  7896. // .. FINISH: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  7897. // .. START: LOCK IT BACK
  7898. // .. LOCK_KEY = 0X767B
  7899. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  7900. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  7901. // ..
  7902. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  7903. // .. FINISH: LOCK IT BACK
  7904. // .. START: SRAM/NOR SET OPMODE
  7905. // .. FINISH: SRAM/NOR SET OPMODE
  7906. // .. START: QSPI REGISTERS
  7907. // .. Holdb_dr = 1
  7908. // .. ==> 0XE000D000[19:19] = 0x00000001U
  7909. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  7910. // ..
  7911. EMIT_MASKWRITE(0XE000D000, 0x00080000U ,0x00080000U),
  7912. // .. FINISH: QSPI REGISTERS
  7913. // .. START: PL POWER ON RESET REGISTERS
  7914. // .. PCFG_POR_CNT_4K = 0
  7915. // .. ==> 0XF8007000[29:29] = 0x00000000U
  7916. // .. ==> MASK : 0x20000000U VAL : 0x00000000U
  7917. // ..
  7918. EMIT_MASKWRITE(0XF8007000, 0x20000000U ,0x00000000U),
  7919. // .. FINISH: PL POWER ON RESET REGISTERS
  7920. // .. START: SMC TIMING CALCULATION REGISTER UPDATE
  7921. // .. .. START: NAND SET CYCLE
  7922. // .. .. FINISH: NAND SET CYCLE
  7923. // .. .. START: OPMODE
  7924. // .. .. FINISH: OPMODE
  7925. // .. .. START: DIRECT COMMAND
  7926. // .. .. FINISH: DIRECT COMMAND
  7927. // .. .. START: SRAM/NOR CS0 SET CYCLE
  7928. // .. .. FINISH: SRAM/NOR CS0 SET CYCLE
  7929. // .. .. START: DIRECT COMMAND
  7930. // .. .. FINISH: DIRECT COMMAND
  7931. // .. .. START: NOR CS0 BASE ADDRESS
  7932. // .. .. FINISH: NOR CS0 BASE ADDRESS
  7933. // .. .. START: SRAM/NOR CS1 SET CYCLE
  7934. // .. .. FINISH: SRAM/NOR CS1 SET CYCLE
  7935. // .. .. START: DIRECT COMMAND
  7936. // .. .. FINISH: DIRECT COMMAND
  7937. // .. .. START: NOR CS1 BASE ADDRESS
  7938. // .. .. FINISH: NOR CS1 BASE ADDRESS
  7939. // .. .. START: USB RESET
  7940. // .. .. .. START: USB0 RESET
  7941. // .. .. .. .. START: DIR MODE BANK 0
  7942. // .. .. .. .. DIRECTION_0 = 0x80
  7943. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00000080U
  7944. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  7945. // .. .. .. ..
  7946. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00000080U),
  7947. // .. .. .. .. FINISH: DIR MODE BANK 0
  7948. // .. .. .. .. START: DIR MODE BANK 1
  7949. // .. .. .. .. FINISH: DIR MODE BANK 1
  7950. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  7951. // .. .. .. .. MASK_0_LSW = 0xff7f
  7952. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  7953. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  7954. // .. .. .. .. DATA_0_LSW = 0x80
  7955. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  7956. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  7957. // .. .. .. ..
  7958. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  7959. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  7960. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  7961. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  7962. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  7963. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  7964. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  7965. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  7966. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  7967. // .. .. .. .. OP_ENABLE_0 = 0x80
  7968. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00000080U
  7969. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  7970. // .. .. .. ..
  7971. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00000080U),
  7972. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  7973. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  7974. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  7975. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  7976. // .. .. .. .. MASK_0_LSW = 0xff7f
  7977. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  7978. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  7979. // .. .. .. .. DATA_0_LSW = 0x0
  7980. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  7981. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  7982. // .. .. .. ..
  7983. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0000U),
  7984. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  7985. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  7986. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  7987. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  7988. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  7989. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  7990. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  7991. // .. .. .. .. START: ADD 1 MS DELAY
  7992. // .. .. .. ..
  7993. EMIT_MASKDELAY(0XF8F00200, 1),
  7994. // .. .. .. .. FINISH: ADD 1 MS DELAY
  7995. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  7996. // .. .. .. .. MASK_0_LSW = 0xff7f
  7997. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  7998. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  7999. // .. .. .. .. DATA_0_LSW = 0x80
  8000. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  8001. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  8002. // .. .. .. ..
  8003. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  8004. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8005. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8006. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8007. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8008. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8009. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8010. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8011. // .. .. .. FINISH: USB0 RESET
  8012. // .. .. .. START: USB1 RESET
  8013. // .. .. .. .. START: DIR MODE BANK 0
  8014. // .. .. .. .. FINISH: DIR MODE BANK 0
  8015. // .. .. .. .. START: DIR MODE BANK 1
  8016. // .. .. .. .. FINISH: DIR MODE BANK 1
  8017. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8018. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8019. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8020. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8021. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8022. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8023. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8024. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8025. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  8026. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  8027. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  8028. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  8029. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8030. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8031. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8032. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8033. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8034. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8035. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8036. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8037. // .. .. .. .. START: ADD 1 MS DELAY
  8038. // .. .. .. ..
  8039. EMIT_MASKDELAY(0XF8F00200, 1),
  8040. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8041. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8042. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8043. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8044. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8045. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8046. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8047. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8048. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8049. // .. .. .. FINISH: USB1 RESET
  8050. // .. .. FINISH: USB RESET
  8051. // .. .. START: ENET RESET
  8052. // .. .. .. START: ENET0 RESET
  8053. // .. .. .. .. START: DIR MODE BANK 0
  8054. // .. .. .. .. FINISH: DIR MODE BANK 0
  8055. // .. .. .. .. START: DIR MODE BANK 1
  8056. // .. .. .. .. DIRECTION_1 = 0x8000
  8057. // .. .. .. .. ==> 0XE000A244[21:0] = 0x00008000U
  8058. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00008000U
  8059. // .. .. .. ..
  8060. EMIT_MASKWRITE(0XE000A244, 0x003FFFFFU ,0x00008000U),
  8061. // .. .. .. .. FINISH: DIR MODE BANK 1
  8062. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8063. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8064. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8065. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8066. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8067. // .. .. .. .. MASK_1_LSW = 0x7fff
  8068. // .. .. .. .. ==> 0XE000A008[31:16] = 0x00007FFFU
  8069. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0x7FFF0000U
  8070. // .. .. .. .. DATA_1_LSW = 0x8000
  8071. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00008000U
  8072. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00008000U
  8073. // .. .. .. ..
  8074. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0x7FFF8000U),
  8075. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8076. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8077. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8078. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  8079. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  8080. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  8081. // .. .. .. .. OP_ENABLE_1 = 0x8000
  8082. // .. .. .. .. ==> 0XE000A248[21:0] = 0x00008000U
  8083. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00008000U
  8084. // .. .. .. ..
  8085. EMIT_MASKWRITE(0XE000A248, 0x003FFFFFU ,0x00008000U),
  8086. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  8087. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8088. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8089. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8090. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8091. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8092. // .. .. .. .. MASK_1_LSW = 0x7fff
  8093. // .. .. .. .. ==> 0XE000A008[31:16] = 0x00007FFFU
  8094. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0x7FFF0000U
  8095. // .. .. .. .. DATA_1_LSW = 0x0
  8096. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00000000U
  8097. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  8098. // .. .. .. ..
  8099. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0x7FFF0000U),
  8100. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8101. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8102. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8103. // .. .. .. .. START: ADD 1 MS DELAY
  8104. // .. .. .. ..
  8105. EMIT_MASKDELAY(0XF8F00200, 1),
  8106. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8107. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8108. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8109. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8110. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8111. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8112. // .. .. .. .. MASK_1_LSW = 0x7fff
  8113. // .. .. .. .. ==> 0XE000A008[31:16] = 0x00007FFFU
  8114. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0x7FFF0000U
  8115. // .. .. .. .. DATA_1_LSW = 0x8000
  8116. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00008000U
  8117. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00008000U
  8118. // .. .. .. ..
  8119. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0x7FFF8000U),
  8120. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8121. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8122. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8123. // .. .. .. FINISH: ENET0 RESET
  8124. // .. .. .. START: ENET1 RESET
  8125. // .. .. .. .. START: DIR MODE BANK 0
  8126. // .. .. .. .. FINISH: DIR MODE BANK 0
  8127. // .. .. .. .. START: DIR MODE BANK 1
  8128. // .. .. .. .. FINISH: DIR MODE BANK 1
  8129. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8130. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8131. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8132. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8133. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8134. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8135. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8136. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8137. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  8138. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  8139. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  8140. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  8141. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8142. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8143. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8144. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8145. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8146. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8147. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8148. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8149. // .. .. .. .. START: ADD 1 MS DELAY
  8150. // .. .. .. ..
  8151. EMIT_MASKDELAY(0XF8F00200, 1),
  8152. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8153. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8154. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8155. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8156. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8157. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8158. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8159. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8160. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8161. // .. .. .. FINISH: ENET1 RESET
  8162. // .. .. FINISH: ENET RESET
  8163. // .. .. START: I2C RESET
  8164. // .. .. .. START: I2C0 RESET
  8165. // .. .. .. .. START: DIR MODE GPIO BANK0
  8166. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  8167. // .. .. .. .. START: DIR MODE GPIO BANK1
  8168. // .. .. .. .. DIRECTION_1 = 0x4000
  8169. // .. .. .. .. ==> 0XE000A244[21:0] = 0x00004000U
  8170. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00004000U
  8171. // .. .. .. ..
  8172. EMIT_MASKWRITE(0XE000A244, 0x003FFFFFU ,0x00004000U),
  8173. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  8174. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8175. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8176. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8177. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8178. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8179. // .. .. .. .. MASK_1_LSW = 0xbfff
  8180. // .. .. .. .. ==> 0XE000A008[31:16] = 0x0000BFFFU
  8181. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xBFFF0000U
  8182. // .. .. .. .. DATA_1_LSW = 0x4000
  8183. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00004000U
  8184. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00004000U
  8185. // .. .. .. ..
  8186. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0xBFFF4000U),
  8187. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8188. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8189. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8190. // .. .. .. .. START: OUTPUT ENABLE
  8191. // .. .. .. .. FINISH: OUTPUT ENABLE
  8192. // .. .. .. .. START: OUTPUT ENABLE
  8193. // .. .. .. .. OP_ENABLE_1 = 0x4000
  8194. // .. .. .. .. ==> 0XE000A248[21:0] = 0x00004000U
  8195. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00004000U
  8196. // .. .. .. ..
  8197. EMIT_MASKWRITE(0XE000A248, 0x003FFFFFU ,0x00004000U),
  8198. // .. .. .. .. FINISH: OUTPUT ENABLE
  8199. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8200. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8201. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8202. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8203. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8204. // .. .. .. .. MASK_1_LSW = 0xbfff
  8205. // .. .. .. .. ==> 0XE000A008[31:16] = 0x0000BFFFU
  8206. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xBFFF0000U
  8207. // .. .. .. .. DATA_1_LSW = 0x0
  8208. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00000000U
  8209. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  8210. // .. .. .. ..
  8211. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0xBFFF0000U),
  8212. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8213. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8214. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8215. // .. .. .. .. START: ADD 1 MS DELAY
  8216. // .. .. .. ..
  8217. EMIT_MASKDELAY(0XF8F00200, 1),
  8218. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8219. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8220. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8221. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8222. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8223. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8224. // .. .. .. .. MASK_1_LSW = 0xbfff
  8225. // .. .. .. .. ==> 0XE000A008[31:16] = 0x0000BFFFU
  8226. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xBFFF0000U
  8227. // .. .. .. .. DATA_1_LSW = 0x4000
  8228. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00004000U
  8229. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00004000U
  8230. // .. .. .. ..
  8231. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0xBFFF4000U),
  8232. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8233. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8234. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8235. // .. .. .. FINISH: I2C0 RESET
  8236. // .. .. .. START: I2C1 RESET
  8237. // .. .. .. .. START: DIR MODE GPIO BANK0
  8238. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  8239. // .. .. .. .. START: DIR MODE GPIO BANK1
  8240. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  8241. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8242. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8243. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8244. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8245. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8246. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8247. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8248. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8249. // .. .. .. .. START: OUTPUT ENABLE
  8250. // .. .. .. .. FINISH: OUTPUT ENABLE
  8251. // .. .. .. .. START: OUTPUT ENABLE
  8252. // .. .. .. .. FINISH: OUTPUT ENABLE
  8253. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  8254. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  8255. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  8256. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  8257. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  8258. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  8259. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  8260. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  8261. // .. .. .. .. START: ADD 1 MS DELAY
  8262. // .. .. .. ..
  8263. EMIT_MASKDELAY(0XF8F00200, 1),
  8264. // .. .. .. .. FINISH: ADD 1 MS DELAY
  8265. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8266. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8267. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  8268. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  8269. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  8270. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  8271. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  8272. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  8273. // .. .. .. FINISH: I2C1 RESET
  8274. // .. .. FINISH: I2C RESET
  8275. // .. .. START: NOR CHIP SELECT
  8276. // .. .. .. START: DIR MODE BANK 0
  8277. // .. .. .. FINISH: DIR MODE BANK 0
  8278. // .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  8279. // .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  8280. // .. .. .. START: OUTPUT ENABLE BANK 0
  8281. // .. .. .. FINISH: OUTPUT ENABLE BANK 0
  8282. // .. .. FINISH: NOR CHIP SELECT
  8283. // .. FINISH: SMC TIMING CALCULATION REGISTER UPDATE
  8284. // FINISH: top
  8285. //
  8286. EMIT_EXIT(),
  8287. //
  8288. };
  8289. unsigned long ps7_post_config_2_0[] = {
  8290. // START: top
  8291. // .. START: SLCR SETTINGS
  8292. // .. UNLOCK_KEY = 0XDF0D
  8293. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  8294. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  8295. // ..
  8296. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  8297. // .. FINISH: SLCR SETTINGS
  8298. // .. START: ENABLING LEVEL SHIFTER
  8299. // .. USER_INP_ICT_EN_0 = 3
  8300. // .. ==> 0XF8000900[1:0] = 0x00000003U
  8301. // .. ==> MASK : 0x00000003U VAL : 0x00000003U
  8302. // .. USER_INP_ICT_EN_1 = 3
  8303. // .. ==> 0XF8000900[3:2] = 0x00000003U
  8304. // .. ==> MASK : 0x0000000CU VAL : 0x0000000CU
  8305. // ..
  8306. EMIT_MASKWRITE(0XF8000900, 0x0000000FU ,0x0000000FU),
  8307. // .. FINISH: ENABLING LEVEL SHIFTER
  8308. // .. START: FPGA RESETS TO 0
  8309. // .. reserved_3 = 0
  8310. // .. ==> 0XF8000240[31:25] = 0x00000000U
  8311. // .. ==> MASK : 0xFE000000U VAL : 0x00000000U
  8312. // .. FPGA_ACP_RST = 0
  8313. // .. ==> 0XF8000240[24:24] = 0x00000000U
  8314. // .. ==> MASK : 0x01000000U VAL : 0x00000000U
  8315. // .. FPGA_AXDS3_RST = 0
  8316. // .. ==> 0XF8000240[23:23] = 0x00000000U
  8317. // .. ==> MASK : 0x00800000U VAL : 0x00000000U
  8318. // .. FPGA_AXDS2_RST = 0
  8319. // .. ==> 0XF8000240[22:22] = 0x00000000U
  8320. // .. ==> MASK : 0x00400000U VAL : 0x00000000U
  8321. // .. FPGA_AXDS1_RST = 0
  8322. // .. ==> 0XF8000240[21:21] = 0x00000000U
  8323. // .. ==> MASK : 0x00200000U VAL : 0x00000000U
  8324. // .. FPGA_AXDS0_RST = 0
  8325. // .. ==> 0XF8000240[20:20] = 0x00000000U
  8326. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  8327. // .. reserved_2 = 0
  8328. // .. ==> 0XF8000240[19:18] = 0x00000000U
  8329. // .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  8330. // .. FSSW1_FPGA_RST = 0
  8331. // .. ==> 0XF8000240[17:17] = 0x00000000U
  8332. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  8333. // .. FSSW0_FPGA_RST = 0
  8334. // .. ==> 0XF8000240[16:16] = 0x00000000U
  8335. // .. ==> MASK : 0x00010000U VAL : 0x00000000U
  8336. // .. reserved_1 = 0
  8337. // .. ==> 0XF8000240[15:14] = 0x00000000U
  8338. // .. ==> MASK : 0x0000C000U VAL : 0x00000000U
  8339. // .. FPGA_FMSW1_RST = 0
  8340. // .. ==> 0XF8000240[13:13] = 0x00000000U
  8341. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  8342. // .. FPGA_FMSW0_RST = 0
  8343. // .. ==> 0XF8000240[12:12] = 0x00000000U
  8344. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  8345. // .. FPGA_DMA3_RST = 0
  8346. // .. ==> 0XF8000240[11:11] = 0x00000000U
  8347. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  8348. // .. FPGA_DMA2_RST = 0
  8349. // .. ==> 0XF8000240[10:10] = 0x00000000U
  8350. // .. ==> MASK : 0x00000400U VAL : 0x00000000U
  8351. // .. FPGA_DMA1_RST = 0
  8352. // .. ==> 0XF8000240[9:9] = 0x00000000U
  8353. // .. ==> MASK : 0x00000200U VAL : 0x00000000U
  8354. // .. FPGA_DMA0_RST = 0
  8355. // .. ==> 0XF8000240[8:8] = 0x00000000U
  8356. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  8357. // .. reserved = 0
  8358. // .. ==> 0XF8000240[7:4] = 0x00000000U
  8359. // .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  8360. // .. FPGA3_OUT_RST = 0
  8361. // .. ==> 0XF8000240[3:3] = 0x00000000U
  8362. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  8363. // .. FPGA2_OUT_RST = 0
  8364. // .. ==> 0XF8000240[2:2] = 0x00000000U
  8365. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  8366. // .. FPGA1_OUT_RST = 0
  8367. // .. ==> 0XF8000240[1:1] = 0x00000000U
  8368. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  8369. // .. FPGA0_OUT_RST = 0
  8370. // .. ==> 0XF8000240[0:0] = 0x00000000U
  8371. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8372. // ..
  8373. EMIT_MASKWRITE(0XF8000240, 0xFFFFFFFFU ,0x00000000U),
  8374. // .. FINISH: FPGA RESETS TO 0
  8375. // .. START: AFI REGISTERS
  8376. // .. .. START: AFI0 REGISTERS
  8377. // .. .. FINISH: AFI0 REGISTERS
  8378. // .. .. START: AFI1 REGISTERS
  8379. // .. .. FINISH: AFI1 REGISTERS
  8380. // .. .. START: AFI2 REGISTERS
  8381. // .. .. FINISH: AFI2 REGISTERS
  8382. // .. .. START: AFI3 REGISTERS
  8383. // .. .. FINISH: AFI3 REGISTERS
  8384. // .. FINISH: AFI REGISTERS
  8385. // .. START: LOCK IT BACK
  8386. // .. LOCK_KEY = 0X767B
  8387. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  8388. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  8389. // ..
  8390. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  8391. // .. FINISH: LOCK IT BACK
  8392. // FINISH: top
  8393. //
  8394. EMIT_EXIT(),
  8395. //
  8396. };
  8397. unsigned long ps7_pll_init_data_1_0[] = {
  8398. // START: top
  8399. // .. START: SLCR SETTINGS
  8400. // .. UNLOCK_KEY = 0XDF0D
  8401. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  8402. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  8403. // ..
  8404. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  8405. // .. FINISH: SLCR SETTINGS
  8406. // .. START: PLL SLCR REGISTERS
  8407. // .. .. START: ARM PLL INIT
  8408. // .. .. PLL_RES = 0x2
  8409. // .. .. ==> 0XF8000110[7:4] = 0x00000002U
  8410. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  8411. // .. .. PLL_CP = 0x2
  8412. // .. .. ==> 0XF8000110[11:8] = 0x00000002U
  8413. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  8414. // .. .. LOCK_CNT = 0xfa
  8415. // .. .. ==> 0XF8000110[21:12] = 0x000000FAU
  8416. // .. .. ==> MASK : 0x003FF000U VAL : 0x000FA000U
  8417. // .. ..
  8418. EMIT_MASKWRITE(0XF8000110, 0x003FFFF0U ,0x000FA220U),
  8419. // .. .. .. START: UPDATE FB_DIV
  8420. // .. .. .. PLL_FDIV = 0x28
  8421. // .. .. .. ==> 0XF8000100[18:12] = 0x00000028U
  8422. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00028000U
  8423. // .. .. ..
  8424. EMIT_MASKWRITE(0XF8000100, 0x0007F000U ,0x00028000U),
  8425. // .. .. .. FINISH: UPDATE FB_DIV
  8426. // .. .. .. START: BY PASS PLL
  8427. // .. .. .. PLL_BYPASS_FORCE = 1
  8428. // .. .. .. ==> 0XF8000100[4:4] = 0x00000001U
  8429. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  8430. // .. .. ..
  8431. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000010U),
  8432. // .. .. .. FINISH: BY PASS PLL
  8433. // .. .. .. START: ASSERT RESET
  8434. // .. .. .. PLL_RESET = 1
  8435. // .. .. .. ==> 0XF8000100[0:0] = 0x00000001U
  8436. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8437. // .. .. ..
  8438. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000001U),
  8439. // .. .. .. FINISH: ASSERT RESET
  8440. // .. .. .. START: DEASSERT RESET
  8441. // .. .. .. PLL_RESET = 0
  8442. // .. .. .. ==> 0XF8000100[0:0] = 0x00000000U
  8443. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8444. // .. .. ..
  8445. EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000000U),
  8446. // .. .. .. FINISH: DEASSERT RESET
  8447. // .. .. .. START: CHECK PLL STATUS
  8448. // .. .. .. ARM_PLL_LOCK = 1
  8449. // .. .. .. ==> 0XF800010C[0:0] = 0x00000001U
  8450. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8451. // .. .. ..
  8452. EMIT_MASKPOLL(0XF800010C, 0x00000001U),
  8453. // .. .. .. FINISH: CHECK PLL STATUS
  8454. // .. .. .. START: REMOVE PLL BY PASS
  8455. // .. .. .. PLL_BYPASS_FORCE = 0
  8456. // .. .. .. ==> 0XF8000100[4:4] = 0x00000000U
  8457. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  8458. // .. .. ..
  8459. EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000000U),
  8460. // .. .. .. FINISH: REMOVE PLL BY PASS
  8461. // .. .. .. SRCSEL = 0x0
  8462. // .. .. .. ==> 0XF8000120[5:4] = 0x00000000U
  8463. // .. .. .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8464. // .. .. .. DIVISOR = 0x2
  8465. // .. .. .. ==> 0XF8000120[13:8] = 0x00000002U
  8466. // .. .. .. ==> MASK : 0x00003F00U VAL : 0x00000200U
  8467. // .. .. .. CPU_6OR4XCLKACT = 0x1
  8468. // .. .. .. ==> 0XF8000120[24:24] = 0x00000001U
  8469. // .. .. .. ==> MASK : 0x01000000U VAL : 0x01000000U
  8470. // .. .. .. CPU_3OR2XCLKACT = 0x1
  8471. // .. .. .. ==> 0XF8000120[25:25] = 0x00000001U
  8472. // .. .. .. ==> MASK : 0x02000000U VAL : 0x02000000U
  8473. // .. .. .. CPU_2XCLKACT = 0x1
  8474. // .. .. .. ==> 0XF8000120[26:26] = 0x00000001U
  8475. // .. .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  8476. // .. .. .. CPU_1XCLKACT = 0x1
  8477. // .. .. .. ==> 0XF8000120[27:27] = 0x00000001U
  8478. // .. .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  8479. // .. .. .. CPU_PERI_CLKACT = 0x1
  8480. // .. .. .. ==> 0XF8000120[28:28] = 0x00000001U
  8481. // .. .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  8482. // .. .. ..
  8483. EMIT_MASKWRITE(0XF8000120, 0x1F003F30U ,0x1F000200U),
  8484. // .. .. FINISH: ARM PLL INIT
  8485. // .. .. START: DDR PLL INIT
  8486. // .. .. PLL_RES = 0x2
  8487. // .. .. ==> 0XF8000114[7:4] = 0x00000002U
  8488. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
  8489. // .. .. PLL_CP = 0x2
  8490. // .. .. ==> 0XF8000114[11:8] = 0x00000002U
  8491. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  8492. // .. .. LOCK_CNT = 0x12c
  8493. // .. .. ==> 0XF8000114[21:12] = 0x0000012CU
  8494. // .. .. ==> MASK : 0x003FF000U VAL : 0x0012C000U
  8495. // .. ..
  8496. EMIT_MASKWRITE(0XF8000114, 0x003FFFF0U ,0x0012C220U),
  8497. // .. .. .. START: UPDATE FB_DIV
  8498. // .. .. .. PLL_FDIV = 0x20
  8499. // .. .. .. ==> 0XF8000104[18:12] = 0x00000020U
  8500. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00020000U
  8501. // .. .. ..
  8502. EMIT_MASKWRITE(0XF8000104, 0x0007F000U ,0x00020000U),
  8503. // .. .. .. FINISH: UPDATE FB_DIV
  8504. // .. .. .. START: BY PASS PLL
  8505. // .. .. .. PLL_BYPASS_FORCE = 1
  8506. // .. .. .. ==> 0XF8000104[4:4] = 0x00000001U
  8507. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  8508. // .. .. ..
  8509. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000010U),
  8510. // .. .. .. FINISH: BY PASS PLL
  8511. // .. .. .. START: ASSERT RESET
  8512. // .. .. .. PLL_RESET = 1
  8513. // .. .. .. ==> 0XF8000104[0:0] = 0x00000001U
  8514. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8515. // .. .. ..
  8516. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000001U),
  8517. // .. .. .. FINISH: ASSERT RESET
  8518. // .. .. .. START: DEASSERT RESET
  8519. // .. .. .. PLL_RESET = 0
  8520. // .. .. .. ==> 0XF8000104[0:0] = 0x00000000U
  8521. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8522. // .. .. ..
  8523. EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000000U),
  8524. // .. .. .. FINISH: DEASSERT RESET
  8525. // .. .. .. START: CHECK PLL STATUS
  8526. // .. .. .. DDR_PLL_LOCK = 1
  8527. // .. .. .. ==> 0XF800010C[1:1] = 0x00000001U
  8528. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  8529. // .. .. ..
  8530. EMIT_MASKPOLL(0XF800010C, 0x00000002U),
  8531. // .. .. .. FINISH: CHECK PLL STATUS
  8532. // .. .. .. START: REMOVE PLL BY PASS
  8533. // .. .. .. PLL_BYPASS_FORCE = 0
  8534. // .. .. .. ==> 0XF8000104[4:4] = 0x00000000U
  8535. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  8536. // .. .. ..
  8537. EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000000U),
  8538. // .. .. .. FINISH: REMOVE PLL BY PASS
  8539. // .. .. .. DDR_3XCLKACT = 0x1
  8540. // .. .. .. ==> 0XF8000124[0:0] = 0x00000001U
  8541. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8542. // .. .. .. DDR_2XCLKACT = 0x1
  8543. // .. .. .. ==> 0XF8000124[1:1] = 0x00000001U
  8544. // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  8545. // .. .. .. DDR_3XCLK_DIVISOR = 0x2
  8546. // .. .. .. ==> 0XF8000124[25:20] = 0x00000002U
  8547. // .. .. .. ==> MASK : 0x03F00000U VAL : 0x00200000U
  8548. // .. .. .. DDR_2XCLK_DIVISOR = 0x3
  8549. // .. .. .. ==> 0XF8000124[31:26] = 0x00000003U
  8550. // .. .. .. ==> MASK : 0xFC000000U VAL : 0x0C000000U
  8551. // .. .. ..
  8552. EMIT_MASKWRITE(0XF8000124, 0xFFF00003U ,0x0C200003U),
  8553. // .. .. FINISH: DDR PLL INIT
  8554. // .. .. START: IO PLL INIT
  8555. // .. .. PLL_RES = 0xc
  8556. // .. .. ==> 0XF8000118[7:4] = 0x0000000CU
  8557. // .. .. ==> MASK : 0x000000F0U VAL : 0x000000C0U
  8558. // .. .. PLL_CP = 0x2
  8559. // .. .. ==> 0XF8000118[11:8] = 0x00000002U
  8560. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  8561. // .. .. LOCK_CNT = 0x145
  8562. // .. .. ==> 0XF8000118[21:12] = 0x00000145U
  8563. // .. .. ==> MASK : 0x003FF000U VAL : 0x00145000U
  8564. // .. ..
  8565. EMIT_MASKWRITE(0XF8000118, 0x003FFFF0U ,0x001452C0U),
  8566. // .. .. .. START: UPDATE FB_DIV
  8567. // .. .. .. PLL_FDIV = 0x1e
  8568. // .. .. .. ==> 0XF8000108[18:12] = 0x0000001EU
  8569. // .. .. .. ==> MASK : 0x0007F000U VAL : 0x0001E000U
  8570. // .. .. ..
  8571. EMIT_MASKWRITE(0XF8000108, 0x0007F000U ,0x0001E000U),
  8572. // .. .. .. FINISH: UPDATE FB_DIV
  8573. // .. .. .. START: BY PASS PLL
  8574. // .. .. .. PLL_BYPASS_FORCE = 1
  8575. // .. .. .. ==> 0XF8000108[4:4] = 0x00000001U
  8576. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
  8577. // .. .. ..
  8578. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000010U),
  8579. // .. .. .. FINISH: BY PASS PLL
  8580. // .. .. .. START: ASSERT RESET
  8581. // .. .. .. PLL_RESET = 1
  8582. // .. .. .. ==> 0XF8000108[0:0] = 0x00000001U
  8583. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8584. // .. .. ..
  8585. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000001U),
  8586. // .. .. .. FINISH: ASSERT RESET
  8587. // .. .. .. START: DEASSERT RESET
  8588. // .. .. .. PLL_RESET = 0
  8589. // .. .. .. ==> 0XF8000108[0:0] = 0x00000000U
  8590. // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8591. // .. .. ..
  8592. EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000000U),
  8593. // .. .. .. FINISH: DEASSERT RESET
  8594. // .. .. .. START: CHECK PLL STATUS
  8595. // .. .. .. IO_PLL_LOCK = 1
  8596. // .. .. .. ==> 0XF800010C[2:2] = 0x00000001U
  8597. // .. .. .. ==> MASK : 0x00000004U VAL : 0x00000004U
  8598. // .. .. ..
  8599. EMIT_MASKPOLL(0XF800010C, 0x00000004U),
  8600. // .. .. .. FINISH: CHECK PLL STATUS
  8601. // .. .. .. START: REMOVE PLL BY PASS
  8602. // .. .. .. PLL_BYPASS_FORCE = 0
  8603. // .. .. .. ==> 0XF8000108[4:4] = 0x00000000U
  8604. // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  8605. // .. .. ..
  8606. EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000000U),
  8607. // .. .. .. FINISH: REMOVE PLL BY PASS
  8608. // .. .. FINISH: IO PLL INIT
  8609. // .. FINISH: PLL SLCR REGISTERS
  8610. // .. START: LOCK IT BACK
  8611. // .. LOCK_KEY = 0X767B
  8612. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  8613. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  8614. // ..
  8615. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  8616. // .. FINISH: LOCK IT BACK
  8617. // FINISH: top
  8618. //
  8619. EMIT_EXIT(),
  8620. //
  8621. };
  8622. unsigned long ps7_clock_init_data_1_0[] = {
  8623. // START: top
  8624. // .. START: SLCR SETTINGS
  8625. // .. UNLOCK_KEY = 0XDF0D
  8626. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  8627. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  8628. // ..
  8629. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  8630. // .. FINISH: SLCR SETTINGS
  8631. // .. START: CLOCK CONTROL SLCR REGISTERS
  8632. // .. CLKACT = 0x1
  8633. // .. ==> 0XF8000128[0:0] = 0x00000001U
  8634. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8635. // .. DIVISOR0 = 0x23
  8636. // .. ==> 0XF8000128[13:8] = 0x00000023U
  8637. // .. ==> MASK : 0x00003F00U VAL : 0x00002300U
  8638. // .. DIVISOR1 = 0x3
  8639. // .. ==> 0XF8000128[25:20] = 0x00000003U
  8640. // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
  8641. // ..
  8642. EMIT_MASKWRITE(0XF8000128, 0x03F03F01U ,0x00302301U),
  8643. // .. CLKACT = 0x1
  8644. // .. ==> 0XF8000138[0:0] = 0x00000001U
  8645. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8646. // .. SRCSEL = 0x0
  8647. // .. ==> 0XF8000138[4:4] = 0x00000000U
  8648. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  8649. // ..
  8650. EMIT_MASKWRITE(0XF8000138, 0x00000011U ,0x00000001U),
  8651. // .. CLKACT = 0x1
  8652. // .. ==> 0XF8000140[0:0] = 0x00000001U
  8653. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8654. // .. SRCSEL = 0x0
  8655. // .. ==> 0XF8000140[6:4] = 0x00000000U
  8656. // .. ==> MASK : 0x00000070U VAL : 0x00000000U
  8657. // .. DIVISOR = 0x8
  8658. // .. ==> 0XF8000140[13:8] = 0x00000008U
  8659. // .. ==> MASK : 0x00003F00U VAL : 0x00000800U
  8660. // .. DIVISOR1 = 0x5
  8661. // .. ==> 0XF8000140[25:20] = 0x00000005U
  8662. // .. ==> MASK : 0x03F00000U VAL : 0x00500000U
  8663. // ..
  8664. EMIT_MASKWRITE(0XF8000140, 0x03F03F71U ,0x00500801U),
  8665. // .. CLKACT = 0x1
  8666. // .. ==> 0XF800014C[0:0] = 0x00000001U
  8667. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8668. // .. SRCSEL = 0x0
  8669. // .. ==> 0XF800014C[5:4] = 0x00000000U
  8670. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8671. // .. DIVISOR = 0x5
  8672. // .. ==> 0XF800014C[13:8] = 0x00000005U
  8673. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  8674. // ..
  8675. EMIT_MASKWRITE(0XF800014C, 0x00003F31U ,0x00000501U),
  8676. // .. CLKACT0 = 0x1
  8677. // .. ==> 0XF8000150[0:0] = 0x00000001U
  8678. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8679. // .. CLKACT1 = 0x0
  8680. // .. ==> 0XF8000150[1:1] = 0x00000000U
  8681. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  8682. // .. SRCSEL = 0x0
  8683. // .. ==> 0XF8000150[5:4] = 0x00000000U
  8684. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8685. // .. DIVISOR = 0x14
  8686. // .. ==> 0XF8000150[13:8] = 0x00000014U
  8687. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8688. // ..
  8689. EMIT_MASKWRITE(0XF8000150, 0x00003F33U ,0x00001401U),
  8690. // .. CLKACT0 = 0x0
  8691. // .. ==> 0XF8000154[0:0] = 0x00000000U
  8692. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8693. // .. CLKACT1 = 0x1
  8694. // .. ==> 0XF8000154[1:1] = 0x00000001U
  8695. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  8696. // .. SRCSEL = 0x0
  8697. // .. ==> 0XF8000154[5:4] = 0x00000000U
  8698. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8699. // .. DIVISOR = 0x14
  8700. // .. ==> 0XF8000154[13:8] = 0x00000014U
  8701. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8702. // ..
  8703. EMIT_MASKWRITE(0XF8000154, 0x00003F33U ,0x00001402U),
  8704. // .. CLKACT = 0x1
  8705. // .. ==> 0XF8000168[0:0] = 0x00000001U
  8706. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8707. // .. SRCSEL = 0x0
  8708. // .. ==> 0XF8000168[5:4] = 0x00000000U
  8709. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8710. // .. DIVISOR = 0x5
  8711. // .. ==> 0XF8000168[13:8] = 0x00000005U
  8712. // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
  8713. // ..
  8714. EMIT_MASKWRITE(0XF8000168, 0x00003F31U ,0x00000501U),
  8715. // .. SRCSEL = 0x0
  8716. // .. ==> 0XF8000170[5:4] = 0x00000000U
  8717. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8718. // .. DIVISOR0 = 0x14
  8719. // .. ==> 0XF8000170[13:8] = 0x00000014U
  8720. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8721. // .. DIVISOR1 = 0x1
  8722. // .. ==> 0XF8000170[25:20] = 0x00000001U
  8723. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  8724. // ..
  8725. EMIT_MASKWRITE(0XF8000170, 0x03F03F30U ,0x00101400U),
  8726. // .. SRCSEL = 0x0
  8727. // .. ==> 0XF8000180[5:4] = 0x00000000U
  8728. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8729. // .. DIVISOR0 = 0x14
  8730. // .. ==> 0XF8000180[13:8] = 0x00000014U
  8731. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8732. // .. DIVISOR1 = 0x1
  8733. // .. ==> 0XF8000180[25:20] = 0x00000001U
  8734. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  8735. // ..
  8736. EMIT_MASKWRITE(0XF8000180, 0x03F03F30U ,0x00101400U),
  8737. // .. SRCSEL = 0x0
  8738. // .. ==> 0XF8000190[5:4] = 0x00000000U
  8739. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8740. // .. DIVISOR0 = 0x14
  8741. // .. ==> 0XF8000190[13:8] = 0x00000014U
  8742. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8743. // .. DIVISOR1 = 0x1
  8744. // .. ==> 0XF8000190[25:20] = 0x00000001U
  8745. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  8746. // ..
  8747. EMIT_MASKWRITE(0XF8000190, 0x03F03F30U ,0x00101400U),
  8748. // .. SRCSEL = 0x0
  8749. // .. ==> 0XF80001A0[5:4] = 0x00000000U
  8750. // .. ==> MASK : 0x00000030U VAL : 0x00000000U
  8751. // .. DIVISOR0 = 0x14
  8752. // .. ==> 0XF80001A0[13:8] = 0x00000014U
  8753. // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
  8754. // .. DIVISOR1 = 0x1
  8755. // .. ==> 0XF80001A0[25:20] = 0x00000001U
  8756. // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
  8757. // ..
  8758. EMIT_MASKWRITE(0XF80001A0, 0x03F03F30U ,0x00101400U),
  8759. // .. CLK_621_TRUE = 0x1
  8760. // .. ==> 0XF80001C4[0:0] = 0x00000001U
  8761. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8762. // ..
  8763. EMIT_MASKWRITE(0XF80001C4, 0x00000001U ,0x00000001U),
  8764. // .. DMA_CPU_2XCLKACT = 0x1
  8765. // .. ==> 0XF800012C[0:0] = 0x00000001U
  8766. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  8767. // .. USB0_CPU_1XCLKACT = 0x1
  8768. // .. ==> 0XF800012C[2:2] = 0x00000001U
  8769. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  8770. // .. USB1_CPU_1XCLKACT = 0x1
  8771. // .. ==> 0XF800012C[3:3] = 0x00000001U
  8772. // .. ==> MASK : 0x00000008U VAL : 0x00000008U
  8773. // .. GEM0_CPU_1XCLKACT = 0x1
  8774. // .. ==> 0XF800012C[6:6] = 0x00000001U
  8775. // .. ==> MASK : 0x00000040U VAL : 0x00000040U
  8776. // .. GEM1_CPU_1XCLKACT = 0x0
  8777. // .. ==> 0XF800012C[7:7] = 0x00000000U
  8778. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  8779. // .. SDI0_CPU_1XCLKACT = 0x1
  8780. // .. ==> 0XF800012C[10:10] = 0x00000001U
  8781. // .. ==> MASK : 0x00000400U VAL : 0x00000400U
  8782. // .. SDI1_CPU_1XCLKACT = 0x0
  8783. // .. ==> 0XF800012C[11:11] = 0x00000000U
  8784. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  8785. // .. SPI0_CPU_1XCLKACT = 0x0
  8786. // .. ==> 0XF800012C[14:14] = 0x00000000U
  8787. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  8788. // .. SPI1_CPU_1XCLKACT = 0x0
  8789. // .. ==> 0XF800012C[15:15] = 0x00000000U
  8790. // .. ==> MASK : 0x00008000U VAL : 0x00000000U
  8791. // .. CAN0_CPU_1XCLKACT = 0x0
  8792. // .. ==> 0XF800012C[16:16] = 0x00000000U
  8793. // .. ==> MASK : 0x00010000U VAL : 0x00000000U
  8794. // .. CAN1_CPU_1XCLKACT = 0x0
  8795. // .. ==> 0XF800012C[17:17] = 0x00000000U
  8796. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  8797. // .. I2C0_CPU_1XCLKACT = 0x1
  8798. // .. ==> 0XF800012C[18:18] = 0x00000001U
  8799. // .. ==> MASK : 0x00040000U VAL : 0x00040000U
  8800. // .. I2C1_CPU_1XCLKACT = 0x1
  8801. // .. ==> 0XF800012C[19:19] = 0x00000001U
  8802. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  8803. // .. UART0_CPU_1XCLKACT = 0x0
  8804. // .. ==> 0XF800012C[20:20] = 0x00000000U
  8805. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  8806. // .. UART1_CPU_1XCLKACT = 0x1
  8807. // .. ==> 0XF800012C[21:21] = 0x00000001U
  8808. // .. ==> MASK : 0x00200000U VAL : 0x00200000U
  8809. // .. GPIO_CPU_1XCLKACT = 0x1
  8810. // .. ==> 0XF800012C[22:22] = 0x00000001U
  8811. // .. ==> MASK : 0x00400000U VAL : 0x00400000U
  8812. // .. LQSPI_CPU_1XCLKACT = 0x1
  8813. // .. ==> 0XF800012C[23:23] = 0x00000001U
  8814. // .. ==> MASK : 0x00800000U VAL : 0x00800000U
  8815. // .. SMC_CPU_1XCLKACT = 0x1
  8816. // .. ==> 0XF800012C[24:24] = 0x00000001U
  8817. // .. ==> MASK : 0x01000000U VAL : 0x01000000U
  8818. // ..
  8819. EMIT_MASKWRITE(0XF800012C, 0x01FFCCCDU ,0x01EC044DU),
  8820. // .. FINISH: CLOCK CONTROL SLCR REGISTERS
  8821. // .. START: THIS SHOULD BE BLANK
  8822. // .. FINISH: THIS SHOULD BE BLANK
  8823. // .. START: LOCK IT BACK
  8824. // .. LOCK_KEY = 0X767B
  8825. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  8826. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  8827. // ..
  8828. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  8829. // .. FINISH: LOCK IT BACK
  8830. // FINISH: top
  8831. //
  8832. EMIT_EXIT(),
  8833. //
  8834. };
  8835. unsigned long ps7_ddr_init_data_1_0[] = {
  8836. // START: top
  8837. // .. START: DDR INITIALIZATION
  8838. // .. .. START: LOCK DDR
  8839. // .. .. reg_ddrc_soft_rstb = 0
  8840. // .. .. ==> 0XF8006000[0:0] = 0x00000000U
  8841. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  8842. // .. .. reg_ddrc_powerdown_en = 0x0
  8843. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  8844. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  8845. // .. .. reg_ddrc_data_bus_width = 0x0
  8846. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  8847. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  8848. // .. .. reg_ddrc_burst8_refresh = 0x0
  8849. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  8850. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  8851. // .. .. reg_ddrc_rdwr_idle_gap = 0x1
  8852. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  8853. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  8854. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  8855. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  8856. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  8857. // .. .. reg_ddrc_dis_act_bypass = 0x0
  8858. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  8859. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  8860. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  8861. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  8862. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  8863. // .. ..
  8864. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000080U),
  8865. // .. .. FINISH: LOCK DDR
  8866. // .. .. reg_ddrc_t_rfc_nom_x32 = 0x81
  8867. // .. .. ==> 0XF8006004[11:0] = 0x00000081U
  8868. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000081U
  8869. // .. .. reg_ddrc_active_ranks = 0x1
  8870. // .. .. ==> 0XF8006004[13:12] = 0x00000001U
  8871. // .. .. ==> MASK : 0x00003000U VAL : 0x00001000U
  8872. // .. .. reg_ddrc_addrmap_cs_bit0 = 0x0
  8873. // .. .. ==> 0XF8006004[18:14] = 0x00000000U
  8874. // .. .. ==> MASK : 0x0007C000U VAL : 0x00000000U
  8875. // .. .. reg_ddrc_wr_odt_block = 0x1
  8876. // .. .. ==> 0XF8006004[20:19] = 0x00000001U
  8877. // .. .. ==> MASK : 0x00180000U VAL : 0x00080000U
  8878. // .. .. reg_ddrc_diff_rank_rd_2cycle_gap = 0x0
  8879. // .. .. ==> 0XF8006004[21:21] = 0x00000000U
  8880. // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
  8881. // .. .. reg_ddrc_addrmap_cs_bit1 = 0x0
  8882. // .. .. ==> 0XF8006004[26:22] = 0x00000000U
  8883. // .. .. ==> MASK : 0x07C00000U VAL : 0x00000000U
  8884. // .. .. reg_ddrc_addrmap_open_bank = 0x0
  8885. // .. .. ==> 0XF8006004[27:27] = 0x00000000U
  8886. // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
  8887. // .. .. reg_ddrc_addrmap_4bank_ram = 0x0
  8888. // .. .. ==> 0XF8006004[28:28] = 0x00000000U
  8889. // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
  8890. // .. ..
  8891. EMIT_MASKWRITE(0XF8006004, 0x1FFFFFFFU ,0x00081081U),
  8892. // .. .. reg_ddrc_hpr_min_non_critical_x32 = 0xf
  8893. // .. .. ==> 0XF8006008[10:0] = 0x0000000FU
  8894. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000000FU
  8895. // .. .. reg_ddrc_hpr_max_starve_x32 = 0xf
  8896. // .. .. ==> 0XF8006008[21:11] = 0x0000000FU
  8897. // .. .. ==> MASK : 0x003FF800U VAL : 0x00007800U
  8898. // .. .. reg_ddrc_hpr_xact_run_length = 0xf
  8899. // .. .. ==> 0XF8006008[25:22] = 0x0000000FU
  8900. // .. .. ==> MASK : 0x03C00000U VAL : 0x03C00000U
  8901. // .. ..
  8902. EMIT_MASKWRITE(0XF8006008, 0x03FFFFFFU ,0x03C0780FU),
  8903. // .. .. reg_ddrc_lpr_min_non_critical_x32 = 0x1
  8904. // .. .. ==> 0XF800600C[10:0] = 0x00000001U
  8905. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  8906. // .. .. reg_ddrc_lpr_max_starve_x32 = 0x2
  8907. // .. .. ==> 0XF800600C[21:11] = 0x00000002U
  8908. // .. .. ==> MASK : 0x003FF800U VAL : 0x00001000U
  8909. // .. .. reg_ddrc_lpr_xact_run_length = 0x8
  8910. // .. .. ==> 0XF800600C[25:22] = 0x00000008U
  8911. // .. .. ==> MASK : 0x03C00000U VAL : 0x02000000U
  8912. // .. ..
  8913. EMIT_MASKWRITE(0XF800600C, 0x03FFFFFFU ,0x02001001U),
  8914. // .. .. reg_ddrc_w_min_non_critical_x32 = 0x1
  8915. // .. .. ==> 0XF8006010[10:0] = 0x00000001U
  8916. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
  8917. // .. .. reg_ddrc_w_xact_run_length = 0x8
  8918. // .. .. ==> 0XF8006010[14:11] = 0x00000008U
  8919. // .. .. ==> MASK : 0x00007800U VAL : 0x00004000U
  8920. // .. .. reg_ddrc_w_max_starve_x32 = 0x2
  8921. // .. .. ==> 0XF8006010[25:15] = 0x00000002U
  8922. // .. .. ==> MASK : 0x03FF8000U VAL : 0x00010000U
  8923. // .. ..
  8924. EMIT_MASKWRITE(0XF8006010, 0x03FFFFFFU ,0x00014001U),
  8925. // .. .. reg_ddrc_t_rc = 0x1b
  8926. // .. .. ==> 0XF8006014[5:0] = 0x0000001BU
  8927. // .. .. ==> MASK : 0x0000003FU VAL : 0x0000001BU
  8928. // .. .. reg_ddrc_t_rfc_min = 0x56
  8929. // .. .. ==> 0XF8006014[13:6] = 0x00000056U
  8930. // .. .. ==> MASK : 0x00003FC0U VAL : 0x00001580U
  8931. // .. .. reg_ddrc_post_selfref_gap_x32 = 0x10
  8932. // .. .. ==> 0XF8006014[20:14] = 0x00000010U
  8933. // .. .. ==> MASK : 0x001FC000U VAL : 0x00040000U
  8934. // .. ..
  8935. EMIT_MASKWRITE(0XF8006014, 0x001FFFFFU ,0x0004159BU),
  8936. // .. .. reg_ddrc_wr2pre = 0x12
  8937. // .. .. ==> 0XF8006018[4:0] = 0x00000012U
  8938. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000012U
  8939. // .. .. reg_ddrc_powerdown_to_x32 = 0x6
  8940. // .. .. ==> 0XF8006018[9:5] = 0x00000006U
  8941. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000C0U
  8942. // .. .. reg_ddrc_t_faw = 0x10
  8943. // .. .. ==> 0XF8006018[15:10] = 0x00000010U
  8944. // .. .. ==> MASK : 0x0000FC00U VAL : 0x00004000U
  8945. // .. .. reg_ddrc_t_ras_max = 0x24
  8946. // .. .. ==> 0XF8006018[21:16] = 0x00000024U
  8947. // .. .. ==> MASK : 0x003F0000U VAL : 0x00240000U
  8948. // .. .. reg_ddrc_t_ras_min = 0x14
  8949. // .. .. ==> 0XF8006018[26:22] = 0x00000014U
  8950. // .. .. ==> MASK : 0x07C00000U VAL : 0x05000000U
  8951. // .. .. reg_ddrc_t_cke = 0x4
  8952. // .. .. ==> 0XF8006018[31:28] = 0x00000004U
  8953. // .. .. ==> MASK : 0xF0000000U VAL : 0x40000000U
  8954. // .. ..
  8955. EMIT_MASKWRITE(0XF8006018, 0xF7FFFFFFU ,0x452440D2U),
  8956. // .. .. reg_ddrc_write_latency = 0x5
  8957. // .. .. ==> 0XF800601C[4:0] = 0x00000005U
  8958. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000005U
  8959. // .. .. reg_ddrc_rd2wr = 0x7
  8960. // .. .. ==> 0XF800601C[9:5] = 0x00000007U
  8961. // .. .. ==> MASK : 0x000003E0U VAL : 0x000000E0U
  8962. // .. .. reg_ddrc_wr2rd = 0xe
  8963. // .. .. ==> 0XF800601C[14:10] = 0x0000000EU
  8964. // .. .. ==> MASK : 0x00007C00U VAL : 0x00003800U
  8965. // .. .. reg_ddrc_t_xp = 0x4
  8966. // .. .. ==> 0XF800601C[19:15] = 0x00000004U
  8967. // .. .. ==> MASK : 0x000F8000U VAL : 0x00020000U
  8968. // .. .. reg_ddrc_pad_pd = 0x0
  8969. // .. .. ==> 0XF800601C[22:20] = 0x00000000U
  8970. // .. .. ==> MASK : 0x00700000U VAL : 0x00000000U
  8971. // .. .. reg_ddrc_rd2pre = 0x4
  8972. // .. .. ==> 0XF800601C[27:23] = 0x00000004U
  8973. // .. .. ==> MASK : 0x0F800000U VAL : 0x02000000U
  8974. // .. .. reg_ddrc_t_rcd = 0x7
  8975. // .. .. ==> 0XF800601C[31:28] = 0x00000007U
  8976. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  8977. // .. ..
  8978. EMIT_MASKWRITE(0XF800601C, 0xFFFFFFFFU ,0x720238E5U),
  8979. // .. .. reg_ddrc_t_ccd = 0x4
  8980. // .. .. ==> 0XF8006020[4:2] = 0x00000004U
  8981. // .. .. ==> MASK : 0x0000001CU VAL : 0x00000010U
  8982. // .. .. reg_ddrc_t_rrd = 0x4
  8983. // .. .. ==> 0XF8006020[7:5] = 0x00000004U
  8984. // .. .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  8985. // .. .. reg_ddrc_refresh_margin = 0x2
  8986. // .. .. ==> 0XF8006020[11:8] = 0x00000002U
  8987. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
  8988. // .. .. reg_ddrc_t_rp = 0x7
  8989. // .. .. ==> 0XF8006020[15:12] = 0x00000007U
  8990. // .. .. ==> MASK : 0x0000F000U VAL : 0x00007000U
  8991. // .. .. reg_ddrc_refresh_to_x32 = 0x8
  8992. // .. .. ==> 0XF8006020[20:16] = 0x00000008U
  8993. // .. .. ==> MASK : 0x001F0000U VAL : 0x00080000U
  8994. // .. .. reg_ddrc_sdram = 0x1
  8995. // .. .. ==> 0XF8006020[21:21] = 0x00000001U
  8996. // .. .. ==> MASK : 0x00200000U VAL : 0x00200000U
  8997. // .. .. reg_ddrc_mobile = 0x0
  8998. // .. .. ==> 0XF8006020[22:22] = 0x00000000U
  8999. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  9000. // .. .. reg_ddrc_clock_stop_en = 0x0
  9001. // .. .. ==> 0XF8006020[23:23] = 0x00000000U
  9002. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  9003. // .. .. reg_ddrc_read_latency = 0x7
  9004. // .. .. ==> 0XF8006020[28:24] = 0x00000007U
  9005. // .. .. ==> MASK : 0x1F000000U VAL : 0x07000000U
  9006. // .. .. reg_phy_mode_ddr1_ddr2 = 0x1
  9007. // .. .. ==> 0XF8006020[29:29] = 0x00000001U
  9008. // .. .. ==> MASK : 0x20000000U VAL : 0x20000000U
  9009. // .. .. reg_ddrc_dis_pad_pd = 0x0
  9010. // .. .. ==> 0XF8006020[30:30] = 0x00000000U
  9011. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  9012. // .. .. reg_ddrc_loopback = 0x0
  9013. // .. .. ==> 0XF8006020[31:31] = 0x00000000U
  9014. // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
  9015. // .. ..
  9016. EMIT_MASKWRITE(0XF8006020, 0xFFFFFFFCU ,0x27287290U),
  9017. // .. .. reg_ddrc_en_2t_timing_mode = 0x0
  9018. // .. .. ==> 0XF8006024[0:0] = 0x00000000U
  9019. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9020. // .. .. reg_ddrc_prefer_write = 0x0
  9021. // .. .. ==> 0XF8006024[1:1] = 0x00000000U
  9022. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9023. // .. .. reg_ddrc_max_rank_rd = 0xf
  9024. // .. .. ==> 0XF8006024[5:2] = 0x0000000FU
  9025. // .. .. ==> MASK : 0x0000003CU VAL : 0x0000003CU
  9026. // .. .. reg_ddrc_mr_wr = 0x0
  9027. // .. .. ==> 0XF8006024[6:6] = 0x00000000U
  9028. // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
  9029. // .. .. reg_ddrc_mr_addr = 0x0
  9030. // .. .. ==> 0XF8006024[8:7] = 0x00000000U
  9031. // .. .. ==> MASK : 0x00000180U VAL : 0x00000000U
  9032. // .. .. reg_ddrc_mr_data = 0x0
  9033. // .. .. ==> 0XF8006024[24:9] = 0x00000000U
  9034. // .. .. ==> MASK : 0x01FFFE00U VAL : 0x00000000U
  9035. // .. .. ddrc_reg_mr_wr_busy = 0x0
  9036. // .. .. ==> 0XF8006024[25:25] = 0x00000000U
  9037. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  9038. // .. .. reg_ddrc_mr_type = 0x0
  9039. // .. .. ==> 0XF8006024[26:26] = 0x00000000U
  9040. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  9041. // .. .. reg_ddrc_mr_rdata_valid = 0x0
  9042. // .. .. ==> 0XF8006024[27:27] = 0x00000000U
  9043. // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
  9044. // .. ..
  9045. EMIT_MASKWRITE(0XF8006024, 0x0FFFFFFFU ,0x0000003CU),
  9046. // .. .. reg_ddrc_final_wait_x32 = 0x7
  9047. // .. .. ==> 0XF8006028[6:0] = 0x00000007U
  9048. // .. .. ==> MASK : 0x0000007FU VAL : 0x00000007U
  9049. // .. .. reg_ddrc_pre_ocd_x32 = 0x0
  9050. // .. .. ==> 0XF8006028[10:7] = 0x00000000U
  9051. // .. .. ==> MASK : 0x00000780U VAL : 0x00000000U
  9052. // .. .. reg_ddrc_t_mrd = 0x4
  9053. // .. .. ==> 0XF8006028[13:11] = 0x00000004U
  9054. // .. .. ==> MASK : 0x00003800U VAL : 0x00002000U
  9055. // .. ..
  9056. EMIT_MASKWRITE(0XF8006028, 0x00003FFFU ,0x00002007U),
  9057. // .. .. reg_ddrc_emr2 = 0x8
  9058. // .. .. ==> 0XF800602C[15:0] = 0x00000008U
  9059. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000008U
  9060. // .. .. reg_ddrc_emr3 = 0x0
  9061. // .. .. ==> 0XF800602C[31:16] = 0x00000000U
  9062. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00000000U
  9063. // .. ..
  9064. EMIT_MASKWRITE(0XF800602C, 0xFFFFFFFFU ,0x00000008U),
  9065. // .. .. reg_ddrc_mr = 0x930
  9066. // .. .. ==> 0XF8006030[15:0] = 0x00000930U
  9067. // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000930U
  9068. // .. .. reg_ddrc_emr = 0x4
  9069. // .. .. ==> 0XF8006030[31:16] = 0x00000004U
  9070. // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00040000U
  9071. // .. ..
  9072. EMIT_MASKWRITE(0XF8006030, 0xFFFFFFFFU ,0x00040930U),
  9073. // .. .. reg_ddrc_burst_rdwr = 0x4
  9074. // .. .. ==> 0XF8006034[3:0] = 0x00000004U
  9075. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000004U
  9076. // .. .. reg_ddrc_pre_cke_x1024 = 0x105
  9077. // .. .. ==> 0XF8006034[13:4] = 0x00000105U
  9078. // .. .. ==> MASK : 0x00003FF0U VAL : 0x00001050U
  9079. // .. .. reg_ddrc_post_cke_x1024 = 0x1
  9080. // .. .. ==> 0XF8006034[25:16] = 0x00000001U
  9081. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00010000U
  9082. // .. .. reg_ddrc_burstchop = 0x0
  9083. // .. .. ==> 0XF8006034[28:28] = 0x00000000U
  9084. // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
  9085. // .. ..
  9086. EMIT_MASKWRITE(0XF8006034, 0x13FF3FFFU ,0x00011054U),
  9087. // .. .. reg_ddrc_force_low_pri_n = 0x0
  9088. // .. .. ==> 0XF8006038[0:0] = 0x00000000U
  9089. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9090. // .. .. reg_ddrc_dis_dq = 0x0
  9091. // .. .. ==> 0XF8006038[1:1] = 0x00000000U
  9092. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9093. // .. .. reg_phy_debug_mode = 0x0
  9094. // .. .. ==> 0XF8006038[6:6] = 0x00000000U
  9095. // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
  9096. // .. .. reg_phy_wr_level_start = 0x0
  9097. // .. .. ==> 0XF8006038[7:7] = 0x00000000U
  9098. // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
  9099. // .. .. reg_phy_rd_level_start = 0x0
  9100. // .. .. ==> 0XF8006038[8:8] = 0x00000000U
  9101. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  9102. // .. .. reg_phy_dq0_wait_t = 0x0
  9103. // .. .. ==> 0XF8006038[12:9] = 0x00000000U
  9104. // .. .. ==> MASK : 0x00001E00U VAL : 0x00000000U
  9105. // .. ..
  9106. EMIT_MASKWRITE(0XF8006038, 0x00001FC3U ,0x00000000U),
  9107. // .. .. reg_ddrc_addrmap_bank_b0 = 0x7
  9108. // .. .. ==> 0XF800603C[3:0] = 0x00000007U
  9109. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000007U
  9110. // .. .. reg_ddrc_addrmap_bank_b1 = 0x7
  9111. // .. .. ==> 0XF800603C[7:4] = 0x00000007U
  9112. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000070U
  9113. // .. .. reg_ddrc_addrmap_bank_b2 = 0x7
  9114. // .. .. ==> 0XF800603C[11:8] = 0x00000007U
  9115. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000700U
  9116. // .. .. reg_ddrc_addrmap_col_b5 = 0x0
  9117. // .. .. ==> 0XF800603C[15:12] = 0x00000000U
  9118. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  9119. // .. .. reg_ddrc_addrmap_col_b6 = 0x0
  9120. // .. .. ==> 0XF800603C[19:16] = 0x00000000U
  9121. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  9122. // .. ..
  9123. EMIT_MASKWRITE(0XF800603C, 0x000FFFFFU ,0x00000777U),
  9124. // .. .. reg_ddrc_addrmap_col_b2 = 0x0
  9125. // .. .. ==> 0XF8006040[3:0] = 0x00000000U
  9126. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  9127. // .. .. reg_ddrc_addrmap_col_b3 = 0x0
  9128. // .. .. ==> 0XF8006040[7:4] = 0x00000000U
  9129. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  9130. // .. .. reg_ddrc_addrmap_col_b4 = 0x0
  9131. // .. .. ==> 0XF8006040[11:8] = 0x00000000U
  9132. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  9133. // .. .. reg_ddrc_addrmap_col_b7 = 0x0
  9134. // .. .. ==> 0XF8006040[15:12] = 0x00000000U
  9135. // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
  9136. // .. .. reg_ddrc_addrmap_col_b8 = 0x0
  9137. // .. .. ==> 0XF8006040[19:16] = 0x00000000U
  9138. // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
  9139. // .. .. reg_ddrc_addrmap_col_b9 = 0xf
  9140. // .. .. ==> 0XF8006040[23:20] = 0x0000000FU
  9141. // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
  9142. // .. .. reg_ddrc_addrmap_col_b10 = 0xf
  9143. // .. .. ==> 0XF8006040[27:24] = 0x0000000FU
  9144. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  9145. // .. .. reg_ddrc_addrmap_col_b11 = 0xf
  9146. // .. .. ==> 0XF8006040[31:28] = 0x0000000FU
  9147. // .. .. ==> MASK : 0xF0000000U VAL : 0xF0000000U
  9148. // .. ..
  9149. EMIT_MASKWRITE(0XF8006040, 0xFFFFFFFFU ,0xFFF00000U),
  9150. // .. .. reg_ddrc_addrmap_row_b0 = 0x6
  9151. // .. .. ==> 0XF8006044[3:0] = 0x00000006U
  9152. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000006U
  9153. // .. .. reg_ddrc_addrmap_row_b1 = 0x6
  9154. // .. .. ==> 0XF8006044[7:4] = 0x00000006U
  9155. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000060U
  9156. // .. .. reg_ddrc_addrmap_row_b2_11 = 0x6
  9157. // .. .. ==> 0XF8006044[11:8] = 0x00000006U
  9158. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000600U
  9159. // .. .. reg_ddrc_addrmap_row_b12 = 0x6
  9160. // .. .. ==> 0XF8006044[15:12] = 0x00000006U
  9161. // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
  9162. // .. .. reg_ddrc_addrmap_row_b13 = 0x6
  9163. // .. .. ==> 0XF8006044[19:16] = 0x00000006U
  9164. // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
  9165. // .. .. reg_ddrc_addrmap_row_b14 = 0x6
  9166. // .. .. ==> 0XF8006044[23:20] = 0x00000006U
  9167. // .. .. ==> MASK : 0x00F00000U VAL : 0x00600000U
  9168. // .. .. reg_ddrc_addrmap_row_b15 = 0xf
  9169. // .. .. ==> 0XF8006044[27:24] = 0x0000000FU
  9170. // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
  9171. // .. ..
  9172. EMIT_MASKWRITE(0XF8006044, 0x0FFFFFFFU ,0x0F666666U),
  9173. // .. .. reg_ddrc_rank0_rd_odt = 0x0
  9174. // .. .. ==> 0XF8006048[2:0] = 0x00000000U
  9175. // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
  9176. // .. .. reg_ddrc_rank0_wr_odt = 0x1
  9177. // .. .. ==> 0XF8006048[5:3] = 0x00000001U
  9178. // .. .. ==> MASK : 0x00000038U VAL : 0x00000008U
  9179. // .. .. reg_ddrc_rank1_rd_odt = 0x1
  9180. // .. .. ==> 0XF8006048[8:6] = 0x00000001U
  9181. // .. .. ==> MASK : 0x000001C0U VAL : 0x00000040U
  9182. // .. .. reg_ddrc_rank1_wr_odt = 0x1
  9183. // .. .. ==> 0XF8006048[11:9] = 0x00000001U
  9184. // .. .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  9185. // .. .. reg_phy_rd_local_odt = 0x0
  9186. // .. .. ==> 0XF8006048[13:12] = 0x00000000U
  9187. // .. .. ==> MASK : 0x00003000U VAL : 0x00000000U
  9188. // .. .. reg_phy_wr_local_odt = 0x3
  9189. // .. .. ==> 0XF8006048[15:14] = 0x00000003U
  9190. // .. .. ==> MASK : 0x0000C000U VAL : 0x0000C000U
  9191. // .. .. reg_phy_idle_local_odt = 0x3
  9192. // .. .. ==> 0XF8006048[17:16] = 0x00000003U
  9193. // .. .. ==> MASK : 0x00030000U VAL : 0x00030000U
  9194. // .. .. reg_ddrc_rank2_rd_odt = 0x0
  9195. // .. .. ==> 0XF8006048[20:18] = 0x00000000U
  9196. // .. .. ==> MASK : 0x001C0000U VAL : 0x00000000U
  9197. // .. .. reg_ddrc_rank2_wr_odt = 0x0
  9198. // .. .. ==> 0XF8006048[23:21] = 0x00000000U
  9199. // .. .. ==> MASK : 0x00E00000U VAL : 0x00000000U
  9200. // .. .. reg_ddrc_rank3_rd_odt = 0x0
  9201. // .. .. ==> 0XF8006048[26:24] = 0x00000000U
  9202. // .. .. ==> MASK : 0x07000000U VAL : 0x00000000U
  9203. // .. .. reg_ddrc_rank3_wr_odt = 0x0
  9204. // .. .. ==> 0XF8006048[29:27] = 0x00000000U
  9205. // .. .. ==> MASK : 0x38000000U VAL : 0x00000000U
  9206. // .. ..
  9207. EMIT_MASKWRITE(0XF8006048, 0x3FFFFFFFU ,0x0003C248U),
  9208. // .. .. reg_phy_rd_cmd_to_data = 0x0
  9209. // .. .. ==> 0XF8006050[3:0] = 0x00000000U
  9210. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  9211. // .. .. reg_phy_wr_cmd_to_data = 0x0
  9212. // .. .. ==> 0XF8006050[7:4] = 0x00000000U
  9213. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  9214. // .. .. reg_phy_rdc_we_to_re_delay = 0x8
  9215. // .. .. ==> 0XF8006050[11:8] = 0x00000008U
  9216. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000800U
  9217. // .. .. reg_phy_rdc_fifo_rst_disable = 0x0
  9218. // .. .. ==> 0XF8006050[15:15] = 0x00000000U
  9219. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  9220. // .. .. reg_phy_use_fixed_re = 0x1
  9221. // .. .. ==> 0XF8006050[16:16] = 0x00000001U
  9222. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  9223. // .. .. reg_phy_rdc_fifo_rst_err_cnt_clr = 0x0
  9224. // .. .. ==> 0XF8006050[17:17] = 0x00000000U
  9225. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9226. // .. .. reg_phy_dis_phy_ctrl_rstn = 0x0
  9227. // .. .. ==> 0XF8006050[18:18] = 0x00000000U
  9228. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  9229. // .. .. reg_phy_clk_stall_level = 0x0
  9230. // .. .. ==> 0XF8006050[19:19] = 0x00000000U
  9231. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  9232. // .. .. reg_phy_gatelvl_num_of_dq0 = 0x7
  9233. // .. .. ==> 0XF8006050[27:24] = 0x00000007U
  9234. // .. .. ==> MASK : 0x0F000000U VAL : 0x07000000U
  9235. // .. .. reg_phy_wrlvl_num_of_dq0 = 0x7
  9236. // .. .. ==> 0XF8006050[31:28] = 0x00000007U
  9237. // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
  9238. // .. ..
  9239. EMIT_MASKWRITE(0XF8006050, 0xFF0F8FFFU ,0x77010800U),
  9240. // .. .. reg_ddrc_dll_calib_to_min_x1024 = 0x1
  9241. // .. .. ==> 0XF8006058[7:0] = 0x00000001U
  9242. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000001U
  9243. // .. .. reg_ddrc_dll_calib_to_max_x1024 = 0x1
  9244. // .. .. ==> 0XF8006058[15:8] = 0x00000001U
  9245. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000100U
  9246. // .. .. reg_ddrc_dis_dll_calib = 0x0
  9247. // .. .. ==> 0XF8006058[16:16] = 0x00000000U
  9248. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9249. // .. ..
  9250. EMIT_MASKWRITE(0XF8006058, 0x0001FFFFU ,0x00000101U),
  9251. // .. .. reg_ddrc_rd_odt_delay = 0x3
  9252. // .. .. ==> 0XF800605C[3:0] = 0x00000003U
  9253. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000003U
  9254. // .. .. reg_ddrc_wr_odt_delay = 0x0
  9255. // .. .. ==> 0XF800605C[7:4] = 0x00000000U
  9256. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  9257. // .. .. reg_ddrc_rd_odt_hold = 0x0
  9258. // .. .. ==> 0XF800605C[11:8] = 0x00000000U
  9259. // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
  9260. // .. .. reg_ddrc_wr_odt_hold = 0x5
  9261. // .. .. ==> 0XF800605C[15:12] = 0x00000005U
  9262. // .. .. ==> MASK : 0x0000F000U VAL : 0x00005000U
  9263. // .. ..
  9264. EMIT_MASKWRITE(0XF800605C, 0x0000FFFFU ,0x00005003U),
  9265. // .. .. reg_ddrc_pageclose = 0x0
  9266. // .. .. ==> 0XF8006060[0:0] = 0x00000000U
  9267. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9268. // .. .. reg_ddrc_lpr_num_entries = 0x1f
  9269. // .. .. ==> 0XF8006060[6:1] = 0x0000001FU
  9270. // .. .. ==> MASK : 0x0000007EU VAL : 0x0000003EU
  9271. // .. .. reg_ddrc_auto_pre_en = 0x0
  9272. // .. .. ==> 0XF8006060[7:7] = 0x00000000U
  9273. // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
  9274. // .. .. reg_ddrc_refresh_update_level = 0x0
  9275. // .. .. ==> 0XF8006060[8:8] = 0x00000000U
  9276. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  9277. // .. .. reg_ddrc_dis_wc = 0x0
  9278. // .. .. ==> 0XF8006060[9:9] = 0x00000000U
  9279. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  9280. // .. .. reg_ddrc_dis_collision_page_opt = 0x0
  9281. // .. .. ==> 0XF8006060[10:10] = 0x00000000U
  9282. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9283. // .. .. reg_ddrc_selfref_en = 0x0
  9284. // .. .. ==> 0XF8006060[12:12] = 0x00000000U
  9285. // .. .. ==> MASK : 0x00001000U VAL : 0x00000000U
  9286. // .. ..
  9287. EMIT_MASKWRITE(0XF8006060, 0x000017FFU ,0x0000003EU),
  9288. // .. .. reg_ddrc_go2critical_hysteresis = 0x0
  9289. // .. .. ==> 0XF8006064[12:5] = 0x00000000U
  9290. // .. .. ==> MASK : 0x00001FE0U VAL : 0x00000000U
  9291. // .. .. reg_arb_go2critical_en = 0x1
  9292. // .. .. ==> 0XF8006064[17:17] = 0x00000001U
  9293. // .. .. ==> MASK : 0x00020000U VAL : 0x00020000U
  9294. // .. ..
  9295. EMIT_MASKWRITE(0XF8006064, 0x00021FE0U ,0x00020000U),
  9296. // .. .. reg_ddrc_wrlvl_ww = 0x41
  9297. // .. .. ==> 0XF8006068[7:0] = 0x00000041U
  9298. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000041U
  9299. // .. .. reg_ddrc_rdlvl_rr = 0x41
  9300. // .. .. ==> 0XF8006068[15:8] = 0x00000041U
  9301. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00004100U
  9302. // .. .. reg_ddrc_dfi_t_wlmrd = 0x28
  9303. // .. .. ==> 0XF8006068[25:16] = 0x00000028U
  9304. // .. .. ==> MASK : 0x03FF0000U VAL : 0x00280000U
  9305. // .. ..
  9306. EMIT_MASKWRITE(0XF8006068, 0x03FFFFFFU ,0x00284141U),
  9307. // .. .. dfi_t_ctrlupd_interval_min_x1024 = 0x10
  9308. // .. .. ==> 0XF800606C[7:0] = 0x00000010U
  9309. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000010U
  9310. // .. .. dfi_t_ctrlupd_interval_max_x1024 = 0x16
  9311. // .. .. ==> 0XF800606C[15:8] = 0x00000016U
  9312. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00001600U
  9313. // .. ..
  9314. EMIT_MASKWRITE(0XF800606C, 0x0000FFFFU ,0x00001610U),
  9315. // .. .. refresh_timer0_start_value_x32 = 0x0
  9316. // .. .. ==> 0XF80060A0[11:0] = 0x00000000U
  9317. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000000U
  9318. // .. .. refresh_timer1_start_value_x32 = 0x8
  9319. // .. .. ==> 0XF80060A0[23:12] = 0x00000008U
  9320. // .. .. ==> MASK : 0x00FFF000U VAL : 0x00008000U
  9321. // .. ..
  9322. EMIT_MASKWRITE(0XF80060A0, 0x00FFFFFFU ,0x00008000U),
  9323. // .. .. reg_ddrc_dis_auto_zq = 0x0
  9324. // .. .. ==> 0XF80060A4[0:0] = 0x00000000U
  9325. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9326. // .. .. reg_ddrc_ddr3 = 0x1
  9327. // .. .. ==> 0XF80060A4[1:1] = 0x00000001U
  9328. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  9329. // .. .. reg_ddrc_t_mod = 0x200
  9330. // .. .. ==> 0XF80060A4[11:2] = 0x00000200U
  9331. // .. .. ==> MASK : 0x00000FFCU VAL : 0x00000800U
  9332. // .. .. reg_ddrc_t_zq_long_nop = 0x200
  9333. // .. .. ==> 0XF80060A4[21:12] = 0x00000200U
  9334. // .. .. ==> MASK : 0x003FF000U VAL : 0x00200000U
  9335. // .. .. reg_ddrc_t_zq_short_nop = 0x40
  9336. // .. .. ==> 0XF80060A4[31:22] = 0x00000040U
  9337. // .. .. ==> MASK : 0xFFC00000U VAL : 0x10000000U
  9338. // .. ..
  9339. EMIT_MASKWRITE(0XF80060A4, 0xFFFFFFFFU ,0x10200802U),
  9340. // .. .. t_zq_short_interval_x1024 = 0xcb73
  9341. // .. .. ==> 0XF80060A8[19:0] = 0x0000CB73U
  9342. // .. .. ==> MASK : 0x000FFFFFU VAL : 0x0000CB73U
  9343. // .. .. dram_rstn_x1024 = 0x69
  9344. // .. .. ==> 0XF80060A8[27:20] = 0x00000069U
  9345. // .. .. ==> MASK : 0x0FF00000U VAL : 0x06900000U
  9346. // .. ..
  9347. EMIT_MASKWRITE(0XF80060A8, 0x0FFFFFFFU ,0x0690CB73U),
  9348. // .. .. deeppowerdown_en = 0x0
  9349. // .. .. ==> 0XF80060AC[0:0] = 0x00000000U
  9350. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9351. // .. .. deeppowerdown_to_x1024 = 0xff
  9352. // .. .. ==> 0XF80060AC[8:1] = 0x000000FFU
  9353. // .. .. ==> MASK : 0x000001FEU VAL : 0x000001FEU
  9354. // .. ..
  9355. EMIT_MASKWRITE(0XF80060AC, 0x000001FFU ,0x000001FEU),
  9356. // .. .. dfi_wrlvl_max_x1024 = 0xfff
  9357. // .. .. ==> 0XF80060B0[11:0] = 0x00000FFFU
  9358. // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000FFFU
  9359. // .. .. dfi_rdlvl_max_x1024 = 0xfff
  9360. // .. .. ==> 0XF80060B0[23:12] = 0x00000FFFU
  9361. // .. .. ==> MASK : 0x00FFF000U VAL : 0x00FFF000U
  9362. // .. .. ddrc_reg_twrlvl_max_error = 0x0
  9363. // .. .. ==> 0XF80060B0[24:24] = 0x00000000U
  9364. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  9365. // .. .. ddrc_reg_trdlvl_max_error = 0x0
  9366. // .. .. ==> 0XF80060B0[25:25] = 0x00000000U
  9367. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  9368. // .. .. reg_ddrc_dfi_wr_level_en = 0x1
  9369. // .. .. ==> 0XF80060B0[26:26] = 0x00000001U
  9370. // .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
  9371. // .. .. reg_ddrc_dfi_rd_dqs_gate_level = 0x1
  9372. // .. .. ==> 0XF80060B0[27:27] = 0x00000001U
  9373. // .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
  9374. // .. .. reg_ddrc_dfi_rd_data_eye_train = 0x1
  9375. // .. .. ==> 0XF80060B0[28:28] = 0x00000001U
  9376. // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  9377. // .. ..
  9378. EMIT_MASKWRITE(0XF80060B0, 0x1FFFFFFFU ,0x1CFFFFFFU),
  9379. // .. .. reg_ddrc_2t_delay = 0x0
  9380. // .. .. ==> 0XF80060B4[8:0] = 0x00000000U
  9381. // .. .. ==> MASK : 0x000001FFU VAL : 0x00000000U
  9382. // .. .. reg_ddrc_skip_ocd = 0x1
  9383. // .. .. ==> 0XF80060B4[9:9] = 0x00000001U
  9384. // .. .. ==> MASK : 0x00000200U VAL : 0x00000200U
  9385. // .. .. reg_ddrc_dis_pre_bypass = 0x0
  9386. // .. .. ==> 0XF80060B4[10:10] = 0x00000000U
  9387. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9388. // .. ..
  9389. EMIT_MASKWRITE(0XF80060B4, 0x000007FFU ,0x00000200U),
  9390. // .. .. reg_ddrc_dfi_t_rddata_en = 0x6
  9391. // .. .. ==> 0XF80060B8[4:0] = 0x00000006U
  9392. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000006U
  9393. // .. .. reg_ddrc_dfi_t_ctrlup_min = 0x3
  9394. // .. .. ==> 0XF80060B8[14:5] = 0x00000003U
  9395. // .. .. ==> MASK : 0x00007FE0U VAL : 0x00000060U
  9396. // .. .. reg_ddrc_dfi_t_ctrlup_max = 0x40
  9397. // .. .. ==> 0XF80060B8[24:15] = 0x00000040U
  9398. // .. .. ==> MASK : 0x01FF8000U VAL : 0x00200000U
  9399. // .. ..
  9400. EMIT_MASKWRITE(0XF80060B8, 0x01FFFFFFU ,0x00200066U),
  9401. // .. .. START: RESET ECC ERROR
  9402. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 1
  9403. // .. .. ==> 0XF80060C4[0:0] = 0x00000001U
  9404. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  9405. // .. .. Clear_Correctable_DRAM_ECC_error = 1
  9406. // .. .. ==> 0XF80060C4[1:1] = 0x00000001U
  9407. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  9408. // .. ..
  9409. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000003U),
  9410. // .. .. FINISH: RESET ECC ERROR
  9411. // .. .. Clear_Uncorrectable_DRAM_ECC_error = 0x0
  9412. // .. .. ==> 0XF80060C4[0:0] = 0x00000000U
  9413. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9414. // .. .. Clear_Correctable_DRAM_ECC_error = 0x0
  9415. // .. .. ==> 0XF80060C4[1:1] = 0x00000000U
  9416. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9417. // .. ..
  9418. EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000000U),
  9419. // .. .. CORR_ECC_LOG_VALID = 0x0
  9420. // .. .. ==> 0XF80060C8[0:0] = 0x00000000U
  9421. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9422. // .. .. ECC_CORRECTED_BIT_NUM = 0x0
  9423. // .. .. ==> 0XF80060C8[7:1] = 0x00000000U
  9424. // .. .. ==> MASK : 0x000000FEU VAL : 0x00000000U
  9425. // .. ..
  9426. EMIT_MASKWRITE(0XF80060C8, 0x000000FFU ,0x00000000U),
  9427. // .. .. UNCORR_ECC_LOG_VALID = 0x0
  9428. // .. .. ==> 0XF80060DC[0:0] = 0x00000000U
  9429. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9430. // .. ..
  9431. EMIT_MASKWRITE(0XF80060DC, 0x00000001U ,0x00000000U),
  9432. // .. .. STAT_NUM_CORR_ERR = 0x0
  9433. // .. .. ==> 0XF80060F0[15:8] = 0x00000000U
  9434. // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000000U
  9435. // .. .. STAT_NUM_UNCORR_ERR = 0x0
  9436. // .. .. ==> 0XF80060F0[7:0] = 0x00000000U
  9437. // .. .. ==> MASK : 0x000000FFU VAL : 0x00000000U
  9438. // .. ..
  9439. EMIT_MASKWRITE(0XF80060F0, 0x0000FFFFU ,0x00000000U),
  9440. // .. .. reg_ddrc_ecc_mode = 0x0
  9441. // .. .. ==> 0XF80060F4[2:0] = 0x00000000U
  9442. // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
  9443. // .. .. reg_ddrc_dis_scrub = 0x1
  9444. // .. .. ==> 0XF80060F4[3:3] = 0x00000001U
  9445. // .. .. ==> MASK : 0x00000008U VAL : 0x00000008U
  9446. // .. ..
  9447. EMIT_MASKWRITE(0XF80060F4, 0x0000000FU ,0x00000008U),
  9448. // .. .. reg_phy_dif_on = 0x0
  9449. // .. .. ==> 0XF8006114[3:0] = 0x00000000U
  9450. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
  9451. // .. .. reg_phy_dif_off = 0x0
  9452. // .. .. ==> 0XF8006114[7:4] = 0x00000000U
  9453. // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  9454. // .. ..
  9455. EMIT_MASKWRITE(0XF8006114, 0x000000FFU ,0x00000000U),
  9456. // .. .. reg_phy_data_slice_in_use = 0x1
  9457. // .. .. ==> 0XF8006118[0:0] = 0x00000001U
  9458. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  9459. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  9460. // .. .. ==> 0XF8006118[1:1] = 0x00000000U
  9461. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9462. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  9463. // .. .. ==> 0XF8006118[2:2] = 0x00000000U
  9464. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  9465. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  9466. // .. .. ==> 0XF8006118[3:3] = 0x00000000U
  9467. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  9468. // .. .. reg_phy_board_lpbk_tx = 0x0
  9469. // .. .. ==> 0XF8006118[4:4] = 0x00000000U
  9470. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  9471. // .. .. reg_phy_board_lpbk_rx = 0x0
  9472. // .. .. ==> 0XF8006118[5:5] = 0x00000000U
  9473. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  9474. // .. .. reg_phy_bist_shift_dq = 0x0
  9475. // .. .. ==> 0XF8006118[14:6] = 0x00000000U
  9476. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  9477. // .. .. reg_phy_bist_err_clr = 0x0
  9478. // .. .. ==> 0XF8006118[23:15] = 0x00000000U
  9479. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  9480. // .. .. reg_phy_dq_offset = 0x40
  9481. // .. .. ==> 0XF8006118[30:24] = 0x00000040U
  9482. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  9483. // .. ..
  9484. EMIT_MASKWRITE(0XF8006118, 0x7FFFFFFFU ,0x40000001U),
  9485. // .. .. reg_phy_data_slice_in_use = 0x1
  9486. // .. .. ==> 0XF800611C[0:0] = 0x00000001U
  9487. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  9488. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  9489. // .. .. ==> 0XF800611C[1:1] = 0x00000000U
  9490. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9491. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  9492. // .. .. ==> 0XF800611C[2:2] = 0x00000000U
  9493. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  9494. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  9495. // .. .. ==> 0XF800611C[3:3] = 0x00000000U
  9496. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  9497. // .. .. reg_phy_board_lpbk_tx = 0x0
  9498. // .. .. ==> 0XF800611C[4:4] = 0x00000000U
  9499. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  9500. // .. .. reg_phy_board_lpbk_rx = 0x0
  9501. // .. .. ==> 0XF800611C[5:5] = 0x00000000U
  9502. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  9503. // .. .. reg_phy_bist_shift_dq = 0x0
  9504. // .. .. ==> 0XF800611C[14:6] = 0x00000000U
  9505. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  9506. // .. .. reg_phy_bist_err_clr = 0x0
  9507. // .. .. ==> 0XF800611C[23:15] = 0x00000000U
  9508. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  9509. // .. .. reg_phy_dq_offset = 0x40
  9510. // .. .. ==> 0XF800611C[30:24] = 0x00000040U
  9511. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  9512. // .. ..
  9513. EMIT_MASKWRITE(0XF800611C, 0x7FFFFFFFU ,0x40000001U),
  9514. // .. .. reg_phy_data_slice_in_use = 0x1
  9515. // .. .. ==> 0XF8006120[0:0] = 0x00000001U
  9516. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  9517. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  9518. // .. .. ==> 0XF8006120[1:1] = 0x00000000U
  9519. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9520. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  9521. // .. .. ==> 0XF8006120[2:2] = 0x00000000U
  9522. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  9523. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  9524. // .. .. ==> 0XF8006120[3:3] = 0x00000000U
  9525. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  9526. // .. .. reg_phy_board_lpbk_tx = 0x0
  9527. // .. .. ==> 0XF8006120[4:4] = 0x00000000U
  9528. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  9529. // .. .. reg_phy_board_lpbk_rx = 0x0
  9530. // .. .. ==> 0XF8006120[5:5] = 0x00000000U
  9531. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  9532. // .. .. reg_phy_bist_shift_dq = 0x0
  9533. // .. .. ==> 0XF8006120[14:6] = 0x00000000U
  9534. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  9535. // .. .. reg_phy_bist_err_clr = 0x0
  9536. // .. .. ==> 0XF8006120[23:15] = 0x00000000U
  9537. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  9538. // .. .. reg_phy_dq_offset = 0x40
  9539. // .. .. ==> 0XF8006120[30:24] = 0x00000040U
  9540. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  9541. // .. ..
  9542. EMIT_MASKWRITE(0XF8006120, 0x7FFFFFFFU ,0x40000001U),
  9543. // .. .. reg_phy_data_slice_in_use = 0x1
  9544. // .. .. ==> 0XF8006124[0:0] = 0x00000001U
  9545. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  9546. // .. .. reg_phy_rdlvl_inc_mode = 0x0
  9547. // .. .. ==> 0XF8006124[1:1] = 0x00000000U
  9548. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9549. // .. .. reg_phy_gatelvl_inc_mode = 0x0
  9550. // .. .. ==> 0XF8006124[2:2] = 0x00000000U
  9551. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  9552. // .. .. reg_phy_wrlvl_inc_mode = 0x0
  9553. // .. .. ==> 0XF8006124[3:3] = 0x00000000U
  9554. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  9555. // .. .. reg_phy_board_lpbk_tx = 0x0
  9556. // .. .. ==> 0XF8006124[4:4] = 0x00000000U
  9557. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  9558. // .. .. reg_phy_board_lpbk_rx = 0x0
  9559. // .. .. ==> 0XF8006124[5:5] = 0x00000000U
  9560. // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
  9561. // .. .. reg_phy_bist_shift_dq = 0x0
  9562. // .. .. ==> 0XF8006124[14:6] = 0x00000000U
  9563. // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
  9564. // .. .. reg_phy_bist_err_clr = 0x0
  9565. // .. .. ==> 0XF8006124[23:15] = 0x00000000U
  9566. // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
  9567. // .. .. reg_phy_dq_offset = 0x40
  9568. // .. .. ==> 0XF8006124[30:24] = 0x00000040U
  9569. // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
  9570. // .. ..
  9571. EMIT_MASKWRITE(0XF8006124, 0x7FFFFFFFU ,0x40000001U),
  9572. // .. .. reg_phy_wrlvl_init_ratio = 0x1e
  9573. // .. .. ==> 0XF800612C[9:0] = 0x0000001EU
  9574. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000001EU
  9575. // .. .. reg_phy_gatelvl_init_ratio = 0xee
  9576. // .. .. ==> 0XF800612C[19:10] = 0x000000EEU
  9577. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003B800U
  9578. // .. ..
  9579. EMIT_MASKWRITE(0XF800612C, 0x000FFFFFU ,0x0003B81EU),
  9580. // .. .. reg_phy_wrlvl_init_ratio = 0x25
  9581. // .. .. ==> 0XF8006130[9:0] = 0x00000025U
  9582. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000025U
  9583. // .. .. reg_phy_gatelvl_init_ratio = 0x10d
  9584. // .. .. ==> 0XF8006130[19:10] = 0x0000010DU
  9585. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00043400U
  9586. // .. ..
  9587. EMIT_MASKWRITE(0XF8006130, 0x000FFFFFU ,0x00043425U),
  9588. // .. .. reg_phy_wrlvl_init_ratio = 0x19
  9589. // .. .. ==> 0XF8006134[9:0] = 0x00000019U
  9590. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000019U
  9591. // .. .. reg_phy_gatelvl_init_ratio = 0xf3
  9592. // .. .. ==> 0XF8006134[19:10] = 0x000000F3U
  9593. // .. .. ==> MASK : 0x000FFC00U VAL : 0x0003CC00U
  9594. // .. ..
  9595. EMIT_MASKWRITE(0XF8006134, 0x000FFFFFU ,0x0003CC19U),
  9596. // .. .. reg_phy_wrlvl_init_ratio = 0x2a
  9597. // .. .. ==> 0XF8006138[9:0] = 0x0000002AU
  9598. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000002AU
  9599. // .. .. reg_phy_gatelvl_init_ratio = 0x109
  9600. // .. .. ==> 0XF8006138[19:10] = 0x00000109U
  9601. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00042400U
  9602. // .. ..
  9603. EMIT_MASKWRITE(0XF8006138, 0x000FFFFFU ,0x0004242AU),
  9604. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  9605. // .. .. ==> 0XF8006140[9:0] = 0x00000035U
  9606. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  9607. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  9608. // .. .. ==> 0XF8006140[10:10] = 0x00000000U
  9609. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9610. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  9611. // .. .. ==> 0XF8006140[19:11] = 0x00000000U
  9612. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9613. // .. ..
  9614. EMIT_MASKWRITE(0XF8006140, 0x000FFFFFU ,0x00000035U),
  9615. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  9616. // .. .. ==> 0XF8006144[9:0] = 0x00000035U
  9617. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  9618. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  9619. // .. .. ==> 0XF8006144[10:10] = 0x00000000U
  9620. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9621. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  9622. // .. .. ==> 0XF8006144[19:11] = 0x00000000U
  9623. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9624. // .. ..
  9625. EMIT_MASKWRITE(0XF8006144, 0x000FFFFFU ,0x00000035U),
  9626. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  9627. // .. .. ==> 0XF8006148[9:0] = 0x00000035U
  9628. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  9629. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  9630. // .. .. ==> 0XF8006148[10:10] = 0x00000000U
  9631. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9632. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  9633. // .. .. ==> 0XF8006148[19:11] = 0x00000000U
  9634. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9635. // .. ..
  9636. EMIT_MASKWRITE(0XF8006148, 0x000FFFFFU ,0x00000035U),
  9637. // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
  9638. // .. .. ==> 0XF800614C[9:0] = 0x00000035U
  9639. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
  9640. // .. .. reg_phy_rd_dqs_slave_force = 0x0
  9641. // .. .. ==> 0XF800614C[10:10] = 0x00000000U
  9642. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9643. // .. .. reg_phy_rd_dqs_slave_delay = 0x0
  9644. // .. .. ==> 0XF800614C[19:11] = 0x00000000U
  9645. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9646. // .. ..
  9647. EMIT_MASKWRITE(0XF800614C, 0x000FFFFFU ,0x00000035U),
  9648. // .. .. reg_phy_wr_dqs_slave_ratio = 0x9e
  9649. // .. .. ==> 0XF8006154[9:0] = 0x0000009EU
  9650. // .. .. ==> MASK : 0x000003FFU VAL : 0x0000009EU
  9651. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  9652. // .. .. ==> 0XF8006154[10:10] = 0x00000000U
  9653. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9654. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  9655. // .. .. ==> 0XF8006154[19:11] = 0x00000000U
  9656. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9657. // .. ..
  9658. EMIT_MASKWRITE(0XF8006154, 0x000FFFFFU ,0x0000009EU),
  9659. // .. .. reg_phy_wr_dqs_slave_ratio = 0xa5
  9660. // .. .. ==> 0XF8006158[9:0] = 0x000000A5U
  9661. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000A5U
  9662. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  9663. // .. .. ==> 0XF8006158[10:10] = 0x00000000U
  9664. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9665. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  9666. // .. .. ==> 0XF8006158[19:11] = 0x00000000U
  9667. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9668. // .. ..
  9669. EMIT_MASKWRITE(0XF8006158, 0x000FFFFFU ,0x000000A5U),
  9670. // .. .. reg_phy_wr_dqs_slave_ratio = 0x99
  9671. // .. .. ==> 0XF800615C[9:0] = 0x00000099U
  9672. // .. .. ==> MASK : 0x000003FFU VAL : 0x00000099U
  9673. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  9674. // .. .. ==> 0XF800615C[10:10] = 0x00000000U
  9675. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9676. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  9677. // .. .. ==> 0XF800615C[19:11] = 0x00000000U
  9678. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9679. // .. ..
  9680. EMIT_MASKWRITE(0XF800615C, 0x000FFFFFU ,0x00000099U),
  9681. // .. .. reg_phy_wr_dqs_slave_ratio = 0xaa
  9682. // .. .. ==> 0XF8006160[9:0] = 0x000000AAU
  9683. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000AAU
  9684. // .. .. reg_phy_wr_dqs_slave_force = 0x0
  9685. // .. .. ==> 0XF8006160[10:10] = 0x00000000U
  9686. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9687. // .. .. reg_phy_wr_dqs_slave_delay = 0x0
  9688. // .. .. ==> 0XF8006160[19:11] = 0x00000000U
  9689. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9690. // .. ..
  9691. EMIT_MASKWRITE(0XF8006160, 0x000FFFFFU ,0x000000AAU),
  9692. // .. .. reg_phy_fifo_we_slave_ratio = 0x143
  9693. // .. .. ==> 0XF8006168[10:0] = 0x00000143U
  9694. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000143U
  9695. // .. .. reg_phy_fifo_we_in_force = 0x0
  9696. // .. .. ==> 0XF8006168[11:11] = 0x00000000U
  9697. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  9698. // .. .. reg_phy_fifo_we_in_delay = 0x0
  9699. // .. .. ==> 0XF8006168[20:12] = 0x00000000U
  9700. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  9701. // .. ..
  9702. EMIT_MASKWRITE(0XF8006168, 0x001FFFFFU ,0x00000143U),
  9703. // .. .. reg_phy_fifo_we_slave_ratio = 0x162
  9704. // .. .. ==> 0XF800616C[10:0] = 0x00000162U
  9705. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000162U
  9706. // .. .. reg_phy_fifo_we_in_force = 0x0
  9707. // .. .. ==> 0XF800616C[11:11] = 0x00000000U
  9708. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  9709. // .. .. reg_phy_fifo_we_in_delay = 0x0
  9710. // .. .. ==> 0XF800616C[20:12] = 0x00000000U
  9711. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  9712. // .. ..
  9713. EMIT_MASKWRITE(0XF800616C, 0x001FFFFFU ,0x00000162U),
  9714. // .. .. reg_phy_fifo_we_slave_ratio = 0x148
  9715. // .. .. ==> 0XF8006170[10:0] = 0x00000148U
  9716. // .. .. ==> MASK : 0x000007FFU VAL : 0x00000148U
  9717. // .. .. reg_phy_fifo_we_in_force = 0x0
  9718. // .. .. ==> 0XF8006170[11:11] = 0x00000000U
  9719. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  9720. // .. .. reg_phy_fifo_we_in_delay = 0x0
  9721. // .. .. ==> 0XF8006170[20:12] = 0x00000000U
  9722. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  9723. // .. ..
  9724. EMIT_MASKWRITE(0XF8006170, 0x001FFFFFU ,0x00000148U),
  9725. // .. .. reg_phy_fifo_we_slave_ratio = 0x15e
  9726. // .. .. ==> 0XF8006174[10:0] = 0x0000015EU
  9727. // .. .. ==> MASK : 0x000007FFU VAL : 0x0000015EU
  9728. // .. .. reg_phy_fifo_we_in_force = 0x0
  9729. // .. .. ==> 0XF8006174[11:11] = 0x00000000U
  9730. // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
  9731. // .. .. reg_phy_fifo_we_in_delay = 0x0
  9732. // .. .. ==> 0XF8006174[20:12] = 0x00000000U
  9733. // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
  9734. // .. ..
  9735. EMIT_MASKWRITE(0XF8006174, 0x001FFFFFU ,0x0000015EU),
  9736. // .. .. reg_phy_wr_data_slave_ratio = 0xde
  9737. // .. .. ==> 0XF800617C[9:0] = 0x000000DEU
  9738. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000DEU
  9739. // .. .. reg_phy_wr_data_slave_force = 0x0
  9740. // .. .. ==> 0XF800617C[10:10] = 0x00000000U
  9741. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9742. // .. .. reg_phy_wr_data_slave_delay = 0x0
  9743. // .. .. ==> 0XF800617C[19:11] = 0x00000000U
  9744. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9745. // .. ..
  9746. EMIT_MASKWRITE(0XF800617C, 0x000FFFFFU ,0x000000DEU),
  9747. // .. .. reg_phy_wr_data_slave_ratio = 0xe5
  9748. // .. .. ==> 0XF8006180[9:0] = 0x000000E5U
  9749. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000E5U
  9750. // .. .. reg_phy_wr_data_slave_force = 0x0
  9751. // .. .. ==> 0XF8006180[10:10] = 0x00000000U
  9752. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9753. // .. .. reg_phy_wr_data_slave_delay = 0x0
  9754. // .. .. ==> 0XF8006180[19:11] = 0x00000000U
  9755. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9756. // .. ..
  9757. EMIT_MASKWRITE(0XF8006180, 0x000FFFFFU ,0x000000E5U),
  9758. // .. .. reg_phy_wr_data_slave_ratio = 0xd9
  9759. // .. .. ==> 0XF8006184[9:0] = 0x000000D9U
  9760. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000D9U
  9761. // .. .. reg_phy_wr_data_slave_force = 0x0
  9762. // .. .. ==> 0XF8006184[10:10] = 0x00000000U
  9763. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9764. // .. .. reg_phy_wr_data_slave_delay = 0x0
  9765. // .. .. ==> 0XF8006184[19:11] = 0x00000000U
  9766. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9767. // .. ..
  9768. EMIT_MASKWRITE(0XF8006184, 0x000FFFFFU ,0x000000D9U),
  9769. // .. .. reg_phy_wr_data_slave_ratio = 0xea
  9770. // .. .. ==> 0XF8006188[9:0] = 0x000000EAU
  9771. // .. .. ==> MASK : 0x000003FFU VAL : 0x000000EAU
  9772. // .. .. reg_phy_wr_data_slave_force = 0x0
  9773. // .. .. ==> 0XF8006188[10:10] = 0x00000000U
  9774. // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
  9775. // .. .. reg_phy_wr_data_slave_delay = 0x0
  9776. // .. .. ==> 0XF8006188[19:11] = 0x00000000U
  9777. // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
  9778. // .. ..
  9779. EMIT_MASKWRITE(0XF8006188, 0x000FFFFFU ,0x000000EAU),
  9780. // .. .. reg_phy_loopback = 0x0
  9781. // .. .. ==> 0XF8006190[0:0] = 0x00000000U
  9782. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  9783. // .. .. reg_phy_bl2 = 0x0
  9784. // .. .. ==> 0XF8006190[1:1] = 0x00000000U
  9785. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  9786. // .. .. reg_phy_at_spd_atpg = 0x0
  9787. // .. .. ==> 0XF8006190[2:2] = 0x00000000U
  9788. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  9789. // .. .. reg_phy_bist_enable = 0x0
  9790. // .. .. ==> 0XF8006190[3:3] = 0x00000000U
  9791. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  9792. // .. .. reg_phy_bist_force_err = 0x0
  9793. // .. .. ==> 0XF8006190[4:4] = 0x00000000U
  9794. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  9795. // .. .. reg_phy_bist_mode = 0x0
  9796. // .. .. ==> 0XF8006190[6:5] = 0x00000000U
  9797. // .. .. ==> MASK : 0x00000060U VAL : 0x00000000U
  9798. // .. .. reg_phy_invert_clkout = 0x1
  9799. // .. .. ==> 0XF8006190[7:7] = 0x00000001U
  9800. // .. .. ==> MASK : 0x00000080U VAL : 0x00000080U
  9801. // .. .. reg_phy_all_dq_mpr_rd_resp = 0x0
  9802. // .. .. ==> 0XF8006190[8:8] = 0x00000000U
  9803. // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
  9804. // .. .. reg_phy_sel_logic = 0x0
  9805. // .. .. ==> 0XF8006190[9:9] = 0x00000000U
  9806. // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
  9807. // .. .. reg_phy_ctrl_slave_ratio = 0x100
  9808. // .. .. ==> 0XF8006190[19:10] = 0x00000100U
  9809. // .. .. ==> MASK : 0x000FFC00U VAL : 0x00040000U
  9810. // .. .. reg_phy_ctrl_slave_force = 0x0
  9811. // .. .. ==> 0XF8006190[20:20] = 0x00000000U
  9812. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  9813. // .. .. reg_phy_ctrl_slave_delay = 0x0
  9814. // .. .. ==> 0XF8006190[27:21] = 0x00000000U
  9815. // .. .. ==> MASK : 0x0FE00000U VAL : 0x00000000U
  9816. // .. .. reg_phy_use_rank0_delays = 0x1
  9817. // .. .. ==> 0XF8006190[28:28] = 0x00000001U
  9818. // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
  9819. // .. .. reg_phy_lpddr = 0x0
  9820. // .. .. ==> 0XF8006190[29:29] = 0x00000000U
  9821. // .. .. ==> MASK : 0x20000000U VAL : 0x00000000U
  9822. // .. .. reg_phy_cmd_latency = 0x0
  9823. // .. .. ==> 0XF8006190[30:30] = 0x00000000U
  9824. // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
  9825. // .. .. reg_phy_int_lpbk = 0x0
  9826. // .. .. ==> 0XF8006190[31:31] = 0x00000000U
  9827. // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
  9828. // .. ..
  9829. EMIT_MASKWRITE(0XF8006190, 0xFFFFFFFFU ,0x10040080U),
  9830. // .. .. reg_phy_wr_rl_delay = 0x2
  9831. // .. .. ==> 0XF8006194[4:0] = 0x00000002U
  9832. // .. .. ==> MASK : 0x0000001FU VAL : 0x00000002U
  9833. // .. .. reg_phy_rd_rl_delay = 0x4
  9834. // .. .. ==> 0XF8006194[9:5] = 0x00000004U
  9835. // .. .. ==> MASK : 0x000003E0U VAL : 0x00000080U
  9836. // .. .. reg_phy_dll_lock_diff = 0xf
  9837. // .. .. ==> 0XF8006194[13:10] = 0x0000000FU
  9838. // .. .. ==> MASK : 0x00003C00U VAL : 0x00003C00U
  9839. // .. .. reg_phy_use_wr_level = 0x1
  9840. // .. .. ==> 0XF8006194[14:14] = 0x00000001U
  9841. // .. .. ==> MASK : 0x00004000U VAL : 0x00004000U
  9842. // .. .. reg_phy_use_rd_dqs_gate_level = 0x1
  9843. // .. .. ==> 0XF8006194[15:15] = 0x00000001U
  9844. // .. .. ==> MASK : 0x00008000U VAL : 0x00008000U
  9845. // .. .. reg_phy_use_rd_data_eye_level = 0x1
  9846. // .. .. ==> 0XF8006194[16:16] = 0x00000001U
  9847. // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
  9848. // .. .. reg_phy_dis_calib_rst = 0x0
  9849. // .. .. ==> 0XF8006194[17:17] = 0x00000000U
  9850. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9851. // .. .. reg_phy_ctrl_slave_delay = 0x0
  9852. // .. .. ==> 0XF8006194[19:18] = 0x00000000U
  9853. // .. .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  9854. // .. ..
  9855. EMIT_MASKWRITE(0XF8006194, 0x000FFFFFU ,0x0001FC82U),
  9856. // .. .. reg_arb_page_addr_mask = 0x0
  9857. // .. .. ==> 0XF8006204[31:0] = 0x00000000U
  9858. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  9859. // .. ..
  9860. EMIT_MASKWRITE(0XF8006204, 0xFFFFFFFFU ,0x00000000U),
  9861. // .. .. reg_arb_pri_wr_portn = 0x3ff
  9862. // .. .. ==> 0XF8006208[9:0] = 0x000003FFU
  9863. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  9864. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  9865. // .. .. ==> 0XF8006208[16:16] = 0x00000000U
  9866. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9867. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  9868. // .. .. ==> 0XF8006208[17:17] = 0x00000000U
  9869. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9870. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  9871. // .. .. ==> 0XF8006208[18:18] = 0x00000000U
  9872. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  9873. // .. .. reg_arb_dis_rmw_portn = 0x1
  9874. // .. .. ==> 0XF8006208[19:19] = 0x00000001U
  9875. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  9876. // .. ..
  9877. EMIT_MASKWRITE(0XF8006208, 0x000F03FFU ,0x000803FFU),
  9878. // .. .. reg_arb_pri_wr_portn = 0x3ff
  9879. // .. .. ==> 0XF800620C[9:0] = 0x000003FFU
  9880. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  9881. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  9882. // .. .. ==> 0XF800620C[16:16] = 0x00000000U
  9883. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9884. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  9885. // .. .. ==> 0XF800620C[17:17] = 0x00000000U
  9886. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9887. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  9888. // .. .. ==> 0XF800620C[18:18] = 0x00000000U
  9889. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  9890. // .. .. reg_arb_dis_rmw_portn = 0x1
  9891. // .. .. ==> 0XF800620C[19:19] = 0x00000001U
  9892. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  9893. // .. ..
  9894. EMIT_MASKWRITE(0XF800620C, 0x000F03FFU ,0x000803FFU),
  9895. // .. .. reg_arb_pri_wr_portn = 0x3ff
  9896. // .. .. ==> 0XF8006210[9:0] = 0x000003FFU
  9897. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  9898. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  9899. // .. .. ==> 0XF8006210[16:16] = 0x00000000U
  9900. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9901. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  9902. // .. .. ==> 0XF8006210[17:17] = 0x00000000U
  9903. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9904. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  9905. // .. .. ==> 0XF8006210[18:18] = 0x00000000U
  9906. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  9907. // .. .. reg_arb_dis_rmw_portn = 0x1
  9908. // .. .. ==> 0XF8006210[19:19] = 0x00000001U
  9909. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  9910. // .. ..
  9911. EMIT_MASKWRITE(0XF8006210, 0x000F03FFU ,0x000803FFU),
  9912. // .. .. reg_arb_pri_wr_portn = 0x3ff
  9913. // .. .. ==> 0XF8006214[9:0] = 0x000003FFU
  9914. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  9915. // .. .. reg_arb_disable_aging_wr_portn = 0x0
  9916. // .. .. ==> 0XF8006214[16:16] = 0x00000000U
  9917. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9918. // .. .. reg_arb_disable_urgent_wr_portn = 0x0
  9919. // .. .. ==> 0XF8006214[17:17] = 0x00000000U
  9920. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9921. // .. .. reg_arb_dis_page_match_wr_portn = 0x0
  9922. // .. .. ==> 0XF8006214[18:18] = 0x00000000U
  9923. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  9924. // .. .. reg_arb_dis_rmw_portn = 0x1
  9925. // .. .. ==> 0XF8006214[19:19] = 0x00000001U
  9926. // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
  9927. // .. ..
  9928. EMIT_MASKWRITE(0XF8006214, 0x000F03FFU ,0x000803FFU),
  9929. // .. .. reg_arb_pri_rd_portn = 0x3ff
  9930. // .. .. ==> 0XF8006218[9:0] = 0x000003FFU
  9931. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  9932. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  9933. // .. .. ==> 0XF8006218[16:16] = 0x00000000U
  9934. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9935. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  9936. // .. .. ==> 0XF8006218[17:17] = 0x00000000U
  9937. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9938. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  9939. // .. .. ==> 0XF8006218[18:18] = 0x00000000U
  9940. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  9941. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  9942. // .. .. ==> 0XF8006218[19:19] = 0x00000000U
  9943. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  9944. // .. ..
  9945. EMIT_MASKWRITE(0XF8006218, 0x000F03FFU ,0x000003FFU),
  9946. // .. .. reg_arb_pri_rd_portn = 0x3ff
  9947. // .. .. ==> 0XF800621C[9:0] = 0x000003FFU
  9948. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  9949. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  9950. // .. .. ==> 0XF800621C[16:16] = 0x00000000U
  9951. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9952. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  9953. // .. .. ==> 0XF800621C[17:17] = 0x00000000U
  9954. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9955. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  9956. // .. .. ==> 0XF800621C[18:18] = 0x00000000U
  9957. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  9958. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  9959. // .. .. ==> 0XF800621C[19:19] = 0x00000000U
  9960. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  9961. // .. ..
  9962. EMIT_MASKWRITE(0XF800621C, 0x000F03FFU ,0x000003FFU),
  9963. // .. .. reg_arb_pri_rd_portn = 0x3ff
  9964. // .. .. ==> 0XF8006220[9:0] = 0x000003FFU
  9965. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  9966. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  9967. // .. .. ==> 0XF8006220[16:16] = 0x00000000U
  9968. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9969. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  9970. // .. .. ==> 0XF8006220[17:17] = 0x00000000U
  9971. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9972. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  9973. // .. .. ==> 0XF8006220[18:18] = 0x00000000U
  9974. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  9975. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  9976. // .. .. ==> 0XF8006220[19:19] = 0x00000000U
  9977. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  9978. // .. ..
  9979. EMIT_MASKWRITE(0XF8006220, 0x000F03FFU ,0x000003FFU),
  9980. // .. .. reg_arb_pri_rd_portn = 0x3ff
  9981. // .. .. ==> 0XF8006224[9:0] = 0x000003FFU
  9982. // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
  9983. // .. .. reg_arb_disable_aging_rd_portn = 0x0
  9984. // .. .. ==> 0XF8006224[16:16] = 0x00000000U
  9985. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  9986. // .. .. reg_arb_disable_urgent_rd_portn = 0x0
  9987. // .. .. ==> 0XF8006224[17:17] = 0x00000000U
  9988. // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
  9989. // .. .. reg_arb_dis_page_match_rd_portn = 0x0
  9990. // .. .. ==> 0XF8006224[18:18] = 0x00000000U
  9991. // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
  9992. // .. .. reg_arb_set_hpr_rd_portn = 0x0
  9993. // .. .. ==> 0XF8006224[19:19] = 0x00000000U
  9994. // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
  9995. // .. ..
  9996. EMIT_MASKWRITE(0XF8006224, 0x000F03FFU ,0x000003FFU),
  9997. // .. .. reg_ddrc_lpddr2 = 0x0
  9998. // .. .. ==> 0XF80062A8[0:0] = 0x00000000U
  9999. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10000. // .. .. reg_ddrc_per_bank_refresh = 0x0
  10001. // .. .. ==> 0XF80062A8[1:1] = 0x00000000U
  10002. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10003. // .. .. reg_ddrc_derate_enable = 0x0
  10004. // .. .. ==> 0XF80062A8[2:2] = 0x00000000U
  10005. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10006. // .. .. reg_ddrc_mr4_margin = 0x0
  10007. // .. .. ==> 0XF80062A8[11:4] = 0x00000000U
  10008. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000000U
  10009. // .. ..
  10010. EMIT_MASKWRITE(0XF80062A8, 0x00000FF7U ,0x00000000U),
  10011. // .. .. reg_ddrc_mr4_read_interval = 0x0
  10012. // .. .. ==> 0XF80062AC[31:0] = 0x00000000U
  10013. // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
  10014. // .. ..
  10015. EMIT_MASKWRITE(0XF80062AC, 0xFFFFFFFFU ,0x00000000U),
  10016. // .. .. reg_ddrc_min_stable_clock_x1 = 0x5
  10017. // .. .. ==> 0XF80062B0[3:0] = 0x00000005U
  10018. // .. .. ==> MASK : 0x0000000FU VAL : 0x00000005U
  10019. // .. .. reg_ddrc_idle_after_reset_x32 = 0x12
  10020. // .. .. ==> 0XF80062B0[11:4] = 0x00000012U
  10021. // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000120U
  10022. // .. .. reg_ddrc_t_mrw = 0x5
  10023. // .. .. ==> 0XF80062B0[21:12] = 0x00000005U
  10024. // .. .. ==> MASK : 0x003FF000U VAL : 0x00005000U
  10025. // .. ..
  10026. EMIT_MASKWRITE(0XF80062B0, 0x003FFFFFU ,0x00005125U),
  10027. // .. .. reg_ddrc_max_auto_init_x1024 = 0xa8
  10028. // .. .. ==> 0XF80062B4[7:0] = 0x000000A8U
  10029. // .. .. ==> MASK : 0x000000FFU VAL : 0x000000A8U
  10030. // .. .. reg_ddrc_dev_zqinit_x32 = 0x12
  10031. // .. .. ==> 0XF80062B4[17:8] = 0x00000012U
  10032. // .. .. ==> MASK : 0x0003FF00U VAL : 0x00001200U
  10033. // .. ..
  10034. EMIT_MASKWRITE(0XF80062B4, 0x0003FFFFU ,0x000012A8U),
  10035. // .. .. START: POLL ON DCI STATUS
  10036. // .. .. DONE = 1
  10037. // .. .. ==> 0XF8000B74[13:13] = 0x00000001U
  10038. // .. .. ==> MASK : 0x00002000U VAL : 0x00002000U
  10039. // .. ..
  10040. EMIT_MASKPOLL(0XF8000B74, 0x00002000U),
  10041. // .. .. FINISH: POLL ON DCI STATUS
  10042. // .. .. START: UNLOCK DDR
  10043. // .. .. reg_ddrc_soft_rstb = 0x1
  10044. // .. .. ==> 0XF8006000[0:0] = 0x00000001U
  10045. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10046. // .. .. reg_ddrc_powerdown_en = 0x0
  10047. // .. .. ==> 0XF8006000[1:1] = 0x00000000U
  10048. // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10049. // .. .. reg_ddrc_data_bus_width = 0x0
  10050. // .. .. ==> 0XF8006000[3:2] = 0x00000000U
  10051. // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
  10052. // .. .. reg_ddrc_burst8_refresh = 0x0
  10053. // .. .. ==> 0XF8006000[6:4] = 0x00000000U
  10054. // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
  10055. // .. .. reg_ddrc_rdwr_idle_gap = 1
  10056. // .. .. ==> 0XF8006000[13:7] = 0x00000001U
  10057. // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
  10058. // .. .. reg_ddrc_dis_rd_bypass = 0x0
  10059. // .. .. ==> 0XF8006000[14:14] = 0x00000000U
  10060. // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
  10061. // .. .. reg_ddrc_dis_act_bypass = 0x0
  10062. // .. .. ==> 0XF8006000[15:15] = 0x00000000U
  10063. // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
  10064. // .. .. reg_ddrc_dis_auto_refresh = 0x0
  10065. // .. .. ==> 0XF8006000[16:16] = 0x00000000U
  10066. // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
  10067. // .. ..
  10068. EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000081U),
  10069. // .. .. FINISH: UNLOCK DDR
  10070. // .. .. START: CHECK DDR STATUS
  10071. // .. .. ddrc_reg_operating_mode = 1
  10072. // .. .. ==> 0XF8006054[2:0] = 0x00000001U
  10073. // .. .. ==> MASK : 0x00000007U VAL : 0x00000001U
  10074. // .. ..
  10075. EMIT_MASKPOLL(0XF8006054, 0x00000007U),
  10076. // .. .. FINISH: CHECK DDR STATUS
  10077. // .. FINISH: DDR INITIALIZATION
  10078. // FINISH: top
  10079. //
  10080. EMIT_EXIT(),
  10081. //
  10082. };
  10083. unsigned long ps7_mio_init_data_1_0[] = {
  10084. // START: top
  10085. // .. START: SLCR SETTINGS
  10086. // .. UNLOCK_KEY = 0XDF0D
  10087. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  10088. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  10089. // ..
  10090. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  10091. // .. FINISH: SLCR SETTINGS
  10092. // .. START: OCM REMAPPING
  10093. // .. VREF_EN = 0x1
  10094. // .. ==> 0XF8000B00[0:0] = 0x00000001U
  10095. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10096. // .. VREF_PULLUP_EN = 0x0
  10097. // .. ==> 0XF8000B00[1:1] = 0x00000000U
  10098. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10099. // .. CLK_PULLUP_EN = 0x0
  10100. // .. ==> 0XF8000B00[8:8] = 0x00000000U
  10101. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10102. // .. SRSTN_PULLUP_EN = 0x0
  10103. // .. ==> 0XF8000B00[9:9] = 0x00000000U
  10104. // .. ==> MASK : 0x00000200U VAL : 0x00000000U
  10105. // ..
  10106. EMIT_MASKWRITE(0XF8000B00, 0x00000303U ,0x00000001U),
  10107. // .. FINISH: OCM REMAPPING
  10108. // .. START: DDRIOB SETTINGS
  10109. // .. INP_POWER = 0x0
  10110. // .. ==> 0XF8000B40[0:0] = 0x00000000U
  10111. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10112. // .. INP_TYPE = 0x0
  10113. // .. ==> 0XF8000B40[2:1] = 0x00000000U
  10114. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  10115. // .. DCI_UPDATE = 0x0
  10116. // .. ==> 0XF8000B40[3:3] = 0x00000000U
  10117. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10118. // .. TERM_EN = 0x0
  10119. // .. ==> 0XF8000B40[4:4] = 0x00000000U
  10120. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  10121. // .. DCR_TYPE = 0x0
  10122. // .. ==> 0XF8000B40[6:5] = 0x00000000U
  10123. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  10124. // .. IBUF_DISABLE_MODE = 0x0
  10125. // .. ==> 0XF8000B40[7:7] = 0x00000000U
  10126. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10127. // .. TERM_DISABLE_MODE = 0x0
  10128. // .. ==> 0XF8000B40[8:8] = 0x00000000U
  10129. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10130. // .. OUTPUT_EN = 0x3
  10131. // .. ==> 0XF8000B40[10:9] = 0x00000003U
  10132. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10133. // .. PULLUP_EN = 0x0
  10134. // .. ==> 0XF8000B40[11:11] = 0x00000000U
  10135. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10136. // ..
  10137. EMIT_MASKWRITE(0XF8000B40, 0x00000FFFU ,0x00000600U),
  10138. // .. INP_POWER = 0x0
  10139. // .. ==> 0XF8000B44[0:0] = 0x00000000U
  10140. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10141. // .. INP_TYPE = 0x0
  10142. // .. ==> 0XF8000B44[2:1] = 0x00000000U
  10143. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  10144. // .. DCI_UPDATE = 0x0
  10145. // .. ==> 0XF8000B44[3:3] = 0x00000000U
  10146. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10147. // .. TERM_EN = 0x0
  10148. // .. ==> 0XF8000B44[4:4] = 0x00000000U
  10149. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  10150. // .. DCR_TYPE = 0x0
  10151. // .. ==> 0XF8000B44[6:5] = 0x00000000U
  10152. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  10153. // .. IBUF_DISABLE_MODE = 0x0
  10154. // .. ==> 0XF8000B44[7:7] = 0x00000000U
  10155. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10156. // .. TERM_DISABLE_MODE = 0x0
  10157. // .. ==> 0XF8000B44[8:8] = 0x00000000U
  10158. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10159. // .. OUTPUT_EN = 0x3
  10160. // .. ==> 0XF8000B44[10:9] = 0x00000003U
  10161. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10162. // .. PULLUP_EN = 0x0
  10163. // .. ==> 0XF8000B44[11:11] = 0x00000000U
  10164. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10165. // ..
  10166. EMIT_MASKWRITE(0XF8000B44, 0x00000FFFU ,0x00000600U),
  10167. // .. INP_POWER = 0x0
  10168. // .. ==> 0XF8000B48[0:0] = 0x00000000U
  10169. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10170. // .. INP_TYPE = 0x1
  10171. // .. ==> 0XF8000B48[2:1] = 0x00000001U
  10172. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  10173. // .. DCI_UPDATE = 0x0
  10174. // .. ==> 0XF8000B48[3:3] = 0x00000000U
  10175. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10176. // .. TERM_EN = 0x1
  10177. // .. ==> 0XF8000B48[4:4] = 0x00000001U
  10178. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  10179. // .. DCR_TYPE = 0x3
  10180. // .. ==> 0XF8000B48[6:5] = 0x00000003U
  10181. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  10182. // .. IBUF_DISABLE_MODE = 0
  10183. // .. ==> 0XF8000B48[7:7] = 0x00000000U
  10184. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10185. // .. TERM_DISABLE_MODE = 0
  10186. // .. ==> 0XF8000B48[8:8] = 0x00000000U
  10187. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10188. // .. OUTPUT_EN = 0x3
  10189. // .. ==> 0XF8000B48[10:9] = 0x00000003U
  10190. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10191. // .. PULLUP_EN = 0x0
  10192. // .. ==> 0XF8000B48[11:11] = 0x00000000U
  10193. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10194. // ..
  10195. EMIT_MASKWRITE(0XF8000B48, 0x00000FFFU ,0x00000672U),
  10196. // .. INP_POWER = 0x0
  10197. // .. ==> 0XF8000B4C[0:0] = 0x00000000U
  10198. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10199. // .. INP_TYPE = 0x1
  10200. // .. ==> 0XF8000B4C[2:1] = 0x00000001U
  10201. // .. ==> MASK : 0x00000006U VAL : 0x00000002U
  10202. // .. DCI_UPDATE = 0x0
  10203. // .. ==> 0XF8000B4C[3:3] = 0x00000000U
  10204. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10205. // .. TERM_EN = 0x1
  10206. // .. ==> 0XF8000B4C[4:4] = 0x00000001U
  10207. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  10208. // .. DCR_TYPE = 0x3
  10209. // .. ==> 0XF8000B4C[6:5] = 0x00000003U
  10210. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  10211. // .. IBUF_DISABLE_MODE = 0
  10212. // .. ==> 0XF8000B4C[7:7] = 0x00000000U
  10213. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10214. // .. TERM_DISABLE_MODE = 0
  10215. // .. ==> 0XF8000B4C[8:8] = 0x00000000U
  10216. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10217. // .. OUTPUT_EN = 0x3
  10218. // .. ==> 0XF8000B4C[10:9] = 0x00000003U
  10219. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10220. // .. PULLUP_EN = 0x0
  10221. // .. ==> 0XF8000B4C[11:11] = 0x00000000U
  10222. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10223. // ..
  10224. EMIT_MASKWRITE(0XF8000B4C, 0x00000FFFU ,0x00000672U),
  10225. // .. INP_POWER = 0x0
  10226. // .. ==> 0XF8000B50[0:0] = 0x00000000U
  10227. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10228. // .. INP_TYPE = 0x2
  10229. // .. ==> 0XF8000B50[2:1] = 0x00000002U
  10230. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  10231. // .. DCI_UPDATE = 0x0
  10232. // .. ==> 0XF8000B50[3:3] = 0x00000000U
  10233. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10234. // .. TERM_EN = 0x1
  10235. // .. ==> 0XF8000B50[4:4] = 0x00000001U
  10236. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  10237. // .. DCR_TYPE = 0x3
  10238. // .. ==> 0XF8000B50[6:5] = 0x00000003U
  10239. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  10240. // .. IBUF_DISABLE_MODE = 0
  10241. // .. ==> 0XF8000B50[7:7] = 0x00000000U
  10242. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10243. // .. TERM_DISABLE_MODE = 0
  10244. // .. ==> 0XF8000B50[8:8] = 0x00000000U
  10245. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10246. // .. OUTPUT_EN = 0x3
  10247. // .. ==> 0XF8000B50[10:9] = 0x00000003U
  10248. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10249. // .. PULLUP_EN = 0x0
  10250. // .. ==> 0XF8000B50[11:11] = 0x00000000U
  10251. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10252. // ..
  10253. EMIT_MASKWRITE(0XF8000B50, 0x00000FFFU ,0x00000674U),
  10254. // .. INP_POWER = 0x0
  10255. // .. ==> 0XF8000B54[0:0] = 0x00000000U
  10256. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10257. // .. INP_TYPE = 0x2
  10258. // .. ==> 0XF8000B54[2:1] = 0x00000002U
  10259. // .. ==> MASK : 0x00000006U VAL : 0x00000004U
  10260. // .. DCI_UPDATE = 0x0
  10261. // .. ==> 0XF8000B54[3:3] = 0x00000000U
  10262. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10263. // .. TERM_EN = 0x1
  10264. // .. ==> 0XF8000B54[4:4] = 0x00000001U
  10265. // .. ==> MASK : 0x00000010U VAL : 0x00000010U
  10266. // .. DCR_TYPE = 0x3
  10267. // .. ==> 0XF8000B54[6:5] = 0x00000003U
  10268. // .. ==> MASK : 0x00000060U VAL : 0x00000060U
  10269. // .. IBUF_DISABLE_MODE = 0
  10270. // .. ==> 0XF8000B54[7:7] = 0x00000000U
  10271. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10272. // .. TERM_DISABLE_MODE = 0
  10273. // .. ==> 0XF8000B54[8:8] = 0x00000000U
  10274. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10275. // .. OUTPUT_EN = 0x3
  10276. // .. ==> 0XF8000B54[10:9] = 0x00000003U
  10277. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10278. // .. PULLUP_EN = 0x0
  10279. // .. ==> 0XF8000B54[11:11] = 0x00000000U
  10280. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10281. // ..
  10282. EMIT_MASKWRITE(0XF8000B54, 0x00000FFFU ,0x00000674U),
  10283. // .. INP_POWER = 0x0
  10284. // .. ==> 0XF8000B58[0:0] = 0x00000000U
  10285. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10286. // .. INP_TYPE = 0x0
  10287. // .. ==> 0XF8000B58[2:1] = 0x00000000U
  10288. // .. ==> MASK : 0x00000006U VAL : 0x00000000U
  10289. // .. DCI_UPDATE = 0x0
  10290. // .. ==> 0XF8000B58[3:3] = 0x00000000U
  10291. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10292. // .. TERM_EN = 0x0
  10293. // .. ==> 0XF8000B58[4:4] = 0x00000000U
  10294. // .. ==> MASK : 0x00000010U VAL : 0x00000000U
  10295. // .. DCR_TYPE = 0x0
  10296. // .. ==> 0XF8000B58[6:5] = 0x00000000U
  10297. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  10298. // .. IBUF_DISABLE_MODE = 0x0
  10299. // .. ==> 0XF8000B58[7:7] = 0x00000000U
  10300. // .. ==> MASK : 0x00000080U VAL : 0x00000000U
  10301. // .. TERM_DISABLE_MODE = 0x0
  10302. // .. ==> 0XF8000B58[8:8] = 0x00000000U
  10303. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10304. // .. OUTPUT_EN = 0x3
  10305. // .. ==> 0XF8000B58[10:9] = 0x00000003U
  10306. // .. ==> MASK : 0x00000600U VAL : 0x00000600U
  10307. // .. PULLUP_EN = 0x0
  10308. // .. ==> 0XF8000B58[11:11] = 0x00000000U
  10309. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  10310. // ..
  10311. EMIT_MASKWRITE(0XF8000B58, 0x00000FFFU ,0x00000600U),
  10312. // .. DRIVE_P = 0x1c
  10313. // .. ==> 0XF8000B5C[6:0] = 0x0000001CU
  10314. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  10315. // .. DRIVE_N = 0xc
  10316. // .. ==> 0XF8000B5C[13:7] = 0x0000000CU
  10317. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  10318. // .. SLEW_P = 0x3
  10319. // .. ==> 0XF8000B5C[18:14] = 0x00000003U
  10320. // .. ==> MASK : 0x0007C000U VAL : 0x0000C000U
  10321. // .. SLEW_N = 0x3
  10322. // .. ==> 0XF8000B5C[23:19] = 0x00000003U
  10323. // .. ==> MASK : 0x00F80000U VAL : 0x00180000U
  10324. // .. GTL = 0x0
  10325. // .. ==> 0XF8000B5C[26:24] = 0x00000000U
  10326. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  10327. // .. RTERM = 0x0
  10328. // .. ==> 0XF8000B5C[31:27] = 0x00000000U
  10329. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  10330. // ..
  10331. EMIT_MASKWRITE(0XF8000B5C, 0xFFFFFFFFU ,0x0018C61CU),
  10332. // .. DRIVE_P = 0x1c
  10333. // .. ==> 0XF8000B60[6:0] = 0x0000001CU
  10334. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  10335. // .. DRIVE_N = 0xc
  10336. // .. ==> 0XF8000B60[13:7] = 0x0000000CU
  10337. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  10338. // .. SLEW_P = 0x6
  10339. // .. ==> 0XF8000B60[18:14] = 0x00000006U
  10340. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  10341. // .. SLEW_N = 0x1f
  10342. // .. ==> 0XF8000B60[23:19] = 0x0000001FU
  10343. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  10344. // .. GTL = 0x0
  10345. // .. ==> 0XF8000B60[26:24] = 0x00000000U
  10346. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  10347. // .. RTERM = 0x0
  10348. // .. ==> 0XF8000B60[31:27] = 0x00000000U
  10349. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  10350. // ..
  10351. EMIT_MASKWRITE(0XF8000B60, 0xFFFFFFFFU ,0x00F9861CU),
  10352. // .. DRIVE_P = 0x1c
  10353. // .. ==> 0XF8000B64[6:0] = 0x0000001CU
  10354. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  10355. // .. DRIVE_N = 0xc
  10356. // .. ==> 0XF8000B64[13:7] = 0x0000000CU
  10357. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  10358. // .. SLEW_P = 0x6
  10359. // .. ==> 0XF8000B64[18:14] = 0x00000006U
  10360. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  10361. // .. SLEW_N = 0x1f
  10362. // .. ==> 0XF8000B64[23:19] = 0x0000001FU
  10363. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  10364. // .. GTL = 0x0
  10365. // .. ==> 0XF8000B64[26:24] = 0x00000000U
  10366. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  10367. // .. RTERM = 0x0
  10368. // .. ==> 0XF8000B64[31:27] = 0x00000000U
  10369. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  10370. // ..
  10371. EMIT_MASKWRITE(0XF8000B64, 0xFFFFFFFFU ,0x00F9861CU),
  10372. // .. DRIVE_P = 0x1c
  10373. // .. ==> 0XF8000B68[6:0] = 0x0000001CU
  10374. // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
  10375. // .. DRIVE_N = 0xc
  10376. // .. ==> 0XF8000B68[13:7] = 0x0000000CU
  10377. // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
  10378. // .. SLEW_P = 0x6
  10379. // .. ==> 0XF8000B68[18:14] = 0x00000006U
  10380. // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
  10381. // .. SLEW_N = 0x1f
  10382. // .. ==> 0XF8000B68[23:19] = 0x0000001FU
  10383. // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
  10384. // .. GTL = 0x0
  10385. // .. ==> 0XF8000B68[26:24] = 0x00000000U
  10386. // .. ==> MASK : 0x07000000U VAL : 0x00000000U
  10387. // .. RTERM = 0x0
  10388. // .. ==> 0XF8000B68[31:27] = 0x00000000U
  10389. // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
  10390. // ..
  10391. EMIT_MASKWRITE(0XF8000B68, 0xFFFFFFFFU ,0x00F9861CU),
  10392. // .. VREF_INT_EN = 0x1
  10393. // .. ==> 0XF8000B6C[0:0] = 0x00000001U
  10394. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10395. // .. VREF_SEL = 0x4
  10396. // .. ==> 0XF8000B6C[4:1] = 0x00000004U
  10397. // .. ==> MASK : 0x0000001EU VAL : 0x00000008U
  10398. // .. VREF_EXT_EN = 0x0
  10399. // .. ==> 0XF8000B6C[6:5] = 0x00000000U
  10400. // .. ==> MASK : 0x00000060U VAL : 0x00000000U
  10401. // .. VREF_PULLUP_EN = 0x0
  10402. // .. ==> 0XF8000B6C[8:7] = 0x00000000U
  10403. // .. ==> MASK : 0x00000180U VAL : 0x00000000U
  10404. // .. REFIO_EN = 0x1
  10405. // .. ==> 0XF8000B6C[9:9] = 0x00000001U
  10406. // .. ==> MASK : 0x00000200U VAL : 0x00000200U
  10407. // .. REFIO_PULLUP_EN = 0x0
  10408. // .. ==> 0XF8000B6C[12:12] = 0x00000000U
  10409. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10410. // .. DRST_B_PULLUP_EN = 0x0
  10411. // .. ==> 0XF8000B6C[13:13] = 0x00000000U
  10412. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10413. // .. CKE_PULLUP_EN = 0x0
  10414. // .. ==> 0XF8000B6C[14:14] = 0x00000000U
  10415. // .. ==> MASK : 0x00004000U VAL : 0x00000000U
  10416. // ..
  10417. EMIT_MASKWRITE(0XF8000B6C, 0x000073FFU ,0x00000209U),
  10418. // .. .. START: ASSERT RESET
  10419. // .. .. RESET = 1
  10420. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  10421. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10422. // .. .. VRN_OUT = 0x1
  10423. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  10424. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  10425. // .. ..
  10426. EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000021U),
  10427. // .. .. FINISH: ASSERT RESET
  10428. // .. .. START: DEASSERT RESET
  10429. // .. .. RESET = 0
  10430. // .. .. ==> 0XF8000B70[0:0] = 0x00000000U
  10431. // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10432. // .. .. VRN_OUT = 0x1
  10433. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  10434. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  10435. // .. ..
  10436. EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000020U),
  10437. // .. .. FINISH: DEASSERT RESET
  10438. // .. .. RESET = 0x1
  10439. // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
  10440. // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10441. // .. .. ENABLE = 0x1
  10442. // .. .. ==> 0XF8000B70[1:1] = 0x00000001U
  10443. // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10444. // .. .. VRP_TRI = 0x0
  10445. // .. .. ==> 0XF8000B70[2:2] = 0x00000000U
  10446. // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10447. // .. .. VRN_TRI = 0x0
  10448. // .. .. ==> 0XF8000B70[3:3] = 0x00000000U
  10449. // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
  10450. // .. .. VRP_OUT = 0x0
  10451. // .. .. ==> 0XF8000B70[4:4] = 0x00000000U
  10452. // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
  10453. // .. .. VRN_OUT = 0x1
  10454. // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
  10455. // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
  10456. // .. .. NREF_OPT1 = 0x0
  10457. // .. .. ==> 0XF8000B70[7:6] = 0x00000000U
  10458. // .. .. ==> MASK : 0x000000C0U VAL : 0x00000000U
  10459. // .. .. NREF_OPT2 = 0x0
  10460. // .. .. ==> 0XF8000B70[10:8] = 0x00000000U
  10461. // .. .. ==> MASK : 0x00000700U VAL : 0x00000000U
  10462. // .. .. NREF_OPT4 = 0x1
  10463. // .. .. ==> 0XF8000B70[13:11] = 0x00000001U
  10464. // .. .. ==> MASK : 0x00003800U VAL : 0x00000800U
  10465. // .. .. PREF_OPT1 = 0x0
  10466. // .. .. ==> 0XF8000B70[16:14] = 0x00000000U
  10467. // .. .. ==> MASK : 0x0001C000U VAL : 0x00000000U
  10468. // .. .. PREF_OPT2 = 0x0
  10469. // .. .. ==> 0XF8000B70[19:17] = 0x00000000U
  10470. // .. .. ==> MASK : 0x000E0000U VAL : 0x00000000U
  10471. // .. .. UPDATE_CONTROL = 0x0
  10472. // .. .. ==> 0XF8000B70[20:20] = 0x00000000U
  10473. // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
  10474. // .. .. INIT_COMPLETE = 0x0
  10475. // .. .. ==> 0XF8000B70[21:21] = 0x00000000U
  10476. // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
  10477. // .. .. TST_CLK = 0x0
  10478. // .. .. ==> 0XF8000B70[22:22] = 0x00000000U
  10479. // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
  10480. // .. .. TST_HLN = 0x0
  10481. // .. .. ==> 0XF8000B70[23:23] = 0x00000000U
  10482. // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
  10483. // .. .. TST_HLP = 0x0
  10484. // .. .. ==> 0XF8000B70[24:24] = 0x00000000U
  10485. // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
  10486. // .. .. TST_RST = 0x0
  10487. // .. .. ==> 0XF8000B70[25:25] = 0x00000000U
  10488. // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
  10489. // .. .. INT_DCI_EN = 0x0
  10490. // .. .. ==> 0XF8000B70[26:26] = 0x00000000U
  10491. // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
  10492. // .. ..
  10493. EMIT_MASKWRITE(0XF8000B70, 0x07FFFFFFU ,0x00000823U),
  10494. // .. FINISH: DDRIOB SETTINGS
  10495. // .. START: MIO PROGRAMMING
  10496. // .. TRI_ENABLE = 0
  10497. // .. ==> 0XF8000700[0:0] = 0x00000000U
  10498. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10499. // .. L0_SEL = 1
  10500. // .. ==> 0XF8000700[1:1] = 0x00000001U
  10501. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10502. // .. L1_SEL = 0
  10503. // .. ==> 0XF8000700[2:2] = 0x00000000U
  10504. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10505. // .. L2_SEL = 0
  10506. // .. ==> 0XF8000700[4:3] = 0x00000000U
  10507. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10508. // .. L3_SEL = 0
  10509. // .. ==> 0XF8000700[7:5] = 0x00000000U
  10510. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10511. // .. Speed = 0
  10512. // .. ==> 0XF8000700[8:8] = 0x00000000U
  10513. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10514. // .. IO_Type = 1
  10515. // .. ==> 0XF8000700[11:9] = 0x00000001U
  10516. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10517. // .. PULLUP = 1
  10518. // .. ==> 0XF8000700[12:12] = 0x00000001U
  10519. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10520. // .. DisableRcvr = 0
  10521. // .. ==> 0XF8000700[13:13] = 0x00000000U
  10522. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10523. // ..
  10524. EMIT_MASKWRITE(0XF8000700, 0x00003FFFU ,0x00001202U),
  10525. // .. TRI_ENABLE = 0
  10526. // .. ==> 0XF8000704[0:0] = 0x00000000U
  10527. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10528. // .. L0_SEL = 1
  10529. // .. ==> 0XF8000704[1:1] = 0x00000001U
  10530. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10531. // .. L1_SEL = 0
  10532. // .. ==> 0XF8000704[2:2] = 0x00000000U
  10533. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10534. // .. L2_SEL = 0
  10535. // .. ==> 0XF8000704[4:3] = 0x00000000U
  10536. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10537. // .. L3_SEL = 0
  10538. // .. ==> 0XF8000704[7:5] = 0x00000000U
  10539. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10540. // .. Speed = 0
  10541. // .. ==> 0XF8000704[8:8] = 0x00000000U
  10542. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10543. // .. IO_Type = 1
  10544. // .. ==> 0XF8000704[11:9] = 0x00000001U
  10545. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10546. // .. PULLUP = 1
  10547. // .. ==> 0XF8000704[12:12] = 0x00000001U
  10548. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10549. // .. DisableRcvr = 0
  10550. // .. ==> 0XF8000704[13:13] = 0x00000000U
  10551. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10552. // ..
  10553. EMIT_MASKWRITE(0XF8000704, 0x00003FFFU ,0x00001202U),
  10554. // .. TRI_ENABLE = 0
  10555. // .. ==> 0XF8000708[0:0] = 0x00000000U
  10556. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10557. // .. L0_SEL = 1
  10558. // .. ==> 0XF8000708[1:1] = 0x00000001U
  10559. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10560. // .. L1_SEL = 0
  10561. // .. ==> 0XF8000708[2:2] = 0x00000000U
  10562. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10563. // .. L2_SEL = 0
  10564. // .. ==> 0XF8000708[4:3] = 0x00000000U
  10565. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10566. // .. L3_SEL = 0
  10567. // .. ==> 0XF8000708[7:5] = 0x00000000U
  10568. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10569. // .. Speed = 0
  10570. // .. ==> 0XF8000708[8:8] = 0x00000000U
  10571. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10572. // .. IO_Type = 1
  10573. // .. ==> 0XF8000708[11:9] = 0x00000001U
  10574. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10575. // .. PULLUP = 0
  10576. // .. ==> 0XF8000708[12:12] = 0x00000000U
  10577. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10578. // .. DisableRcvr = 0
  10579. // .. ==> 0XF8000708[13:13] = 0x00000000U
  10580. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10581. // ..
  10582. EMIT_MASKWRITE(0XF8000708, 0x00003FFFU ,0x00000202U),
  10583. // .. TRI_ENABLE = 0
  10584. // .. ==> 0XF800070C[0:0] = 0x00000000U
  10585. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10586. // .. L0_SEL = 1
  10587. // .. ==> 0XF800070C[1:1] = 0x00000001U
  10588. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10589. // .. L1_SEL = 0
  10590. // .. ==> 0XF800070C[2:2] = 0x00000000U
  10591. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10592. // .. L2_SEL = 0
  10593. // .. ==> 0XF800070C[4:3] = 0x00000000U
  10594. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10595. // .. L3_SEL = 0
  10596. // .. ==> 0XF800070C[7:5] = 0x00000000U
  10597. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10598. // .. Speed = 0
  10599. // .. ==> 0XF800070C[8:8] = 0x00000000U
  10600. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10601. // .. IO_Type = 1
  10602. // .. ==> 0XF800070C[11:9] = 0x00000001U
  10603. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10604. // .. PULLUP = 0
  10605. // .. ==> 0XF800070C[12:12] = 0x00000000U
  10606. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10607. // .. DisableRcvr = 0
  10608. // .. ==> 0XF800070C[13:13] = 0x00000000U
  10609. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10610. // ..
  10611. EMIT_MASKWRITE(0XF800070C, 0x00003FFFU ,0x00000202U),
  10612. // .. TRI_ENABLE = 0
  10613. // .. ==> 0XF8000710[0:0] = 0x00000000U
  10614. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10615. // .. L0_SEL = 1
  10616. // .. ==> 0XF8000710[1:1] = 0x00000001U
  10617. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10618. // .. L1_SEL = 0
  10619. // .. ==> 0XF8000710[2:2] = 0x00000000U
  10620. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10621. // .. L2_SEL = 0
  10622. // .. ==> 0XF8000710[4:3] = 0x00000000U
  10623. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10624. // .. L3_SEL = 0
  10625. // .. ==> 0XF8000710[7:5] = 0x00000000U
  10626. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10627. // .. Speed = 0
  10628. // .. ==> 0XF8000710[8:8] = 0x00000000U
  10629. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10630. // .. IO_Type = 1
  10631. // .. ==> 0XF8000710[11:9] = 0x00000001U
  10632. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10633. // .. PULLUP = 0
  10634. // .. ==> 0XF8000710[12:12] = 0x00000000U
  10635. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10636. // .. DisableRcvr = 0
  10637. // .. ==> 0XF8000710[13:13] = 0x00000000U
  10638. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10639. // ..
  10640. EMIT_MASKWRITE(0XF8000710, 0x00003FFFU ,0x00000202U),
  10641. // .. TRI_ENABLE = 0
  10642. // .. ==> 0XF8000714[0:0] = 0x00000000U
  10643. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10644. // .. L0_SEL = 1
  10645. // .. ==> 0XF8000714[1:1] = 0x00000001U
  10646. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10647. // .. L1_SEL = 0
  10648. // .. ==> 0XF8000714[2:2] = 0x00000000U
  10649. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10650. // .. L2_SEL = 0
  10651. // .. ==> 0XF8000714[4:3] = 0x00000000U
  10652. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10653. // .. L3_SEL = 0
  10654. // .. ==> 0XF8000714[7:5] = 0x00000000U
  10655. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10656. // .. Speed = 0
  10657. // .. ==> 0XF8000714[8:8] = 0x00000000U
  10658. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10659. // .. IO_Type = 1
  10660. // .. ==> 0XF8000714[11:9] = 0x00000001U
  10661. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10662. // .. PULLUP = 0
  10663. // .. ==> 0XF8000714[12:12] = 0x00000000U
  10664. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10665. // .. DisableRcvr = 0
  10666. // .. ==> 0XF8000714[13:13] = 0x00000000U
  10667. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10668. // ..
  10669. EMIT_MASKWRITE(0XF8000714, 0x00003FFFU ,0x00000202U),
  10670. // .. TRI_ENABLE = 0
  10671. // .. ==> 0XF8000718[0:0] = 0x00000000U
  10672. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10673. // .. L0_SEL = 1
  10674. // .. ==> 0XF8000718[1:1] = 0x00000001U
  10675. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10676. // .. L1_SEL = 0
  10677. // .. ==> 0XF8000718[2:2] = 0x00000000U
  10678. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10679. // .. L2_SEL = 0
  10680. // .. ==> 0XF8000718[4:3] = 0x00000000U
  10681. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10682. // .. L3_SEL = 0
  10683. // .. ==> 0XF8000718[7:5] = 0x00000000U
  10684. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10685. // .. Speed = 0
  10686. // .. ==> 0XF8000718[8:8] = 0x00000000U
  10687. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10688. // .. IO_Type = 1
  10689. // .. ==> 0XF8000718[11:9] = 0x00000001U
  10690. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10691. // .. PULLUP = 0
  10692. // .. ==> 0XF8000718[12:12] = 0x00000000U
  10693. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10694. // .. DisableRcvr = 0
  10695. // .. ==> 0XF8000718[13:13] = 0x00000000U
  10696. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10697. // ..
  10698. EMIT_MASKWRITE(0XF8000718, 0x00003FFFU ,0x00000202U),
  10699. // .. TRI_ENABLE = 0
  10700. // .. ==> 0XF800071C[0:0] = 0x00000000U
  10701. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10702. // .. L0_SEL = 0
  10703. // .. ==> 0XF800071C[1:1] = 0x00000000U
  10704. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  10705. // .. L1_SEL = 0
  10706. // .. ==> 0XF800071C[2:2] = 0x00000000U
  10707. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10708. // .. L2_SEL = 0
  10709. // .. ==> 0XF800071C[4:3] = 0x00000000U
  10710. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10711. // .. L3_SEL = 0
  10712. // .. ==> 0XF800071C[7:5] = 0x00000000U
  10713. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10714. // .. Speed = 0
  10715. // .. ==> 0XF800071C[8:8] = 0x00000000U
  10716. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10717. // .. IO_Type = 1
  10718. // .. ==> 0XF800071C[11:9] = 0x00000001U
  10719. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10720. // .. PULLUP = 0
  10721. // .. ==> 0XF800071C[12:12] = 0x00000000U
  10722. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10723. // .. DisableRcvr = 0
  10724. // .. ==> 0XF800071C[13:13] = 0x00000000U
  10725. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10726. // ..
  10727. EMIT_MASKWRITE(0XF800071C, 0x00003FFFU ,0x00000200U),
  10728. // .. TRI_ENABLE = 0
  10729. // .. ==> 0XF8000720[0:0] = 0x00000000U
  10730. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10731. // .. L0_SEL = 1
  10732. // .. ==> 0XF8000720[1:1] = 0x00000001U
  10733. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10734. // .. L1_SEL = 0
  10735. // .. ==> 0XF8000720[2:2] = 0x00000000U
  10736. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10737. // .. L2_SEL = 0
  10738. // .. ==> 0XF8000720[4:3] = 0x00000000U
  10739. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10740. // .. L3_SEL = 0
  10741. // .. ==> 0XF8000720[7:5] = 0x00000000U
  10742. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10743. // .. Speed = 0
  10744. // .. ==> 0XF8000720[8:8] = 0x00000000U
  10745. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10746. // .. IO_Type = 1
  10747. // .. ==> 0XF8000720[11:9] = 0x00000001U
  10748. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10749. // .. PULLUP = 0
  10750. // .. ==> 0XF8000720[12:12] = 0x00000000U
  10751. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10752. // .. DisableRcvr = 0
  10753. // .. ==> 0XF8000720[13:13] = 0x00000000U
  10754. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10755. // ..
  10756. EMIT_MASKWRITE(0XF8000720, 0x00003FFFU ,0x00000202U),
  10757. // .. TRI_ENABLE = 0
  10758. // .. ==> 0XF8000724[0:0] = 0x00000000U
  10759. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10760. // .. L0_SEL = 1
  10761. // .. ==> 0XF8000724[1:1] = 0x00000001U
  10762. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10763. // .. L1_SEL = 0
  10764. // .. ==> 0XF8000724[2:2] = 0x00000000U
  10765. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10766. // .. L2_SEL = 0
  10767. // .. ==> 0XF8000724[4:3] = 0x00000000U
  10768. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10769. // .. L3_SEL = 0
  10770. // .. ==> 0XF8000724[7:5] = 0x00000000U
  10771. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10772. // .. Speed = 0
  10773. // .. ==> 0XF8000724[8:8] = 0x00000000U
  10774. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10775. // .. IO_Type = 1
  10776. // .. ==> 0XF8000724[11:9] = 0x00000001U
  10777. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10778. // .. PULLUP = 1
  10779. // .. ==> 0XF8000724[12:12] = 0x00000001U
  10780. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10781. // .. DisableRcvr = 0
  10782. // .. ==> 0XF8000724[13:13] = 0x00000000U
  10783. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10784. // ..
  10785. EMIT_MASKWRITE(0XF8000724, 0x00003FFFU ,0x00001202U),
  10786. // .. TRI_ENABLE = 0
  10787. // .. ==> 0XF8000728[0:0] = 0x00000000U
  10788. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10789. // .. L0_SEL = 1
  10790. // .. ==> 0XF8000728[1:1] = 0x00000001U
  10791. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10792. // .. L1_SEL = 0
  10793. // .. ==> 0XF8000728[2:2] = 0x00000000U
  10794. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10795. // .. L2_SEL = 0
  10796. // .. ==> 0XF8000728[4:3] = 0x00000000U
  10797. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10798. // .. L3_SEL = 0
  10799. // .. ==> 0XF8000728[7:5] = 0x00000000U
  10800. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10801. // .. Speed = 0
  10802. // .. ==> 0XF8000728[8:8] = 0x00000000U
  10803. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10804. // .. IO_Type = 1
  10805. // .. ==> 0XF8000728[11:9] = 0x00000001U
  10806. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10807. // .. PULLUP = 1
  10808. // .. ==> 0XF8000728[12:12] = 0x00000001U
  10809. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10810. // .. DisableRcvr = 0
  10811. // .. ==> 0XF8000728[13:13] = 0x00000000U
  10812. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10813. // ..
  10814. EMIT_MASKWRITE(0XF8000728, 0x00003FFFU ,0x00001202U),
  10815. // .. TRI_ENABLE = 0
  10816. // .. ==> 0XF800072C[0:0] = 0x00000000U
  10817. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10818. // .. L0_SEL = 1
  10819. // .. ==> 0XF800072C[1:1] = 0x00000001U
  10820. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10821. // .. L1_SEL = 0
  10822. // .. ==> 0XF800072C[2:2] = 0x00000000U
  10823. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10824. // .. L2_SEL = 0
  10825. // .. ==> 0XF800072C[4:3] = 0x00000000U
  10826. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10827. // .. L3_SEL = 0
  10828. // .. ==> 0XF800072C[7:5] = 0x00000000U
  10829. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10830. // .. Speed = 0
  10831. // .. ==> 0XF800072C[8:8] = 0x00000000U
  10832. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10833. // .. IO_Type = 1
  10834. // .. ==> 0XF800072C[11:9] = 0x00000001U
  10835. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10836. // .. PULLUP = 1
  10837. // .. ==> 0XF800072C[12:12] = 0x00000001U
  10838. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10839. // .. DisableRcvr = 0
  10840. // .. ==> 0XF800072C[13:13] = 0x00000000U
  10841. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10842. // ..
  10843. EMIT_MASKWRITE(0XF800072C, 0x00003FFFU ,0x00001202U),
  10844. // .. TRI_ENABLE = 0
  10845. // .. ==> 0XF8000730[0:0] = 0x00000000U
  10846. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10847. // .. L0_SEL = 1
  10848. // .. ==> 0XF8000730[1:1] = 0x00000001U
  10849. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10850. // .. L1_SEL = 0
  10851. // .. ==> 0XF8000730[2:2] = 0x00000000U
  10852. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10853. // .. L2_SEL = 0
  10854. // .. ==> 0XF8000730[4:3] = 0x00000000U
  10855. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10856. // .. L3_SEL = 0
  10857. // .. ==> 0XF8000730[7:5] = 0x00000000U
  10858. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10859. // .. Speed = 0
  10860. // .. ==> 0XF8000730[8:8] = 0x00000000U
  10861. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10862. // .. IO_Type = 1
  10863. // .. ==> 0XF8000730[11:9] = 0x00000001U
  10864. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10865. // .. PULLUP = 1
  10866. // .. ==> 0XF8000730[12:12] = 0x00000001U
  10867. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10868. // .. DisableRcvr = 0
  10869. // .. ==> 0XF8000730[13:13] = 0x00000000U
  10870. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10871. // ..
  10872. EMIT_MASKWRITE(0XF8000730, 0x00003FFFU ,0x00001202U),
  10873. // .. TRI_ENABLE = 0
  10874. // .. ==> 0XF8000734[0:0] = 0x00000000U
  10875. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10876. // .. L0_SEL = 1
  10877. // .. ==> 0XF8000734[1:1] = 0x00000001U
  10878. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10879. // .. L1_SEL = 0
  10880. // .. ==> 0XF8000734[2:2] = 0x00000000U
  10881. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10882. // .. L2_SEL = 0
  10883. // .. ==> 0XF8000734[4:3] = 0x00000000U
  10884. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10885. // .. L3_SEL = 0
  10886. // .. ==> 0XF8000734[7:5] = 0x00000000U
  10887. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10888. // .. Speed = 0
  10889. // .. ==> 0XF8000734[8:8] = 0x00000000U
  10890. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10891. // .. IO_Type = 1
  10892. // .. ==> 0XF8000734[11:9] = 0x00000001U
  10893. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10894. // .. PULLUP = 1
  10895. // .. ==> 0XF8000734[12:12] = 0x00000001U
  10896. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10897. // .. DisableRcvr = 0
  10898. // .. ==> 0XF8000734[13:13] = 0x00000000U
  10899. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10900. // ..
  10901. EMIT_MASKWRITE(0XF8000734, 0x00003FFFU ,0x00001202U),
  10902. // .. TRI_ENABLE = 1
  10903. // .. ==> 0XF8000738[0:0] = 0x00000001U
  10904. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10905. // .. Speed = 0
  10906. // .. ==> 0XF8000738[8:8] = 0x00000000U
  10907. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10908. // .. IO_Type = 1
  10909. // .. ==> 0XF8000738[11:9] = 0x00000001U
  10910. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10911. // .. PULLUP = 1
  10912. // .. ==> 0XF8000738[12:12] = 0x00000001U
  10913. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10914. // .. DisableRcvr = 0
  10915. // .. ==> 0XF8000738[13:13] = 0x00000000U
  10916. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10917. // ..
  10918. EMIT_MASKWRITE(0XF8000738, 0x00003F01U ,0x00001201U),
  10919. // .. TRI_ENABLE = 1
  10920. // .. ==> 0XF800073C[0:0] = 0x00000001U
  10921. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  10922. // .. Speed = 0
  10923. // .. ==> 0XF800073C[8:8] = 0x00000000U
  10924. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10925. // .. IO_Type = 1
  10926. // .. ==> 0XF800073C[11:9] = 0x00000001U
  10927. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  10928. // .. PULLUP = 1
  10929. // .. ==> 0XF800073C[12:12] = 0x00000001U
  10930. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  10931. // .. DisableRcvr = 0
  10932. // .. ==> 0XF800073C[13:13] = 0x00000000U
  10933. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  10934. // ..
  10935. EMIT_MASKWRITE(0XF800073C, 0x00003F01U ,0x00001201U),
  10936. // .. TRI_ENABLE = 0
  10937. // .. ==> 0XF8000740[0:0] = 0x00000000U
  10938. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10939. // .. L0_SEL = 1
  10940. // .. ==> 0XF8000740[1:1] = 0x00000001U
  10941. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10942. // .. L1_SEL = 0
  10943. // .. ==> 0XF8000740[2:2] = 0x00000000U
  10944. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10945. // .. L2_SEL = 0
  10946. // .. ==> 0XF8000740[4:3] = 0x00000000U
  10947. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10948. // .. L3_SEL = 0
  10949. // .. ==> 0XF8000740[7:5] = 0x00000000U
  10950. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10951. // .. Speed = 0
  10952. // .. ==> 0XF8000740[8:8] = 0x00000000U
  10953. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10954. // .. IO_Type = 4
  10955. // .. ==> 0XF8000740[11:9] = 0x00000004U
  10956. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  10957. // .. PULLUP = 0
  10958. // .. ==> 0XF8000740[12:12] = 0x00000000U
  10959. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10960. // .. DisableRcvr = 1
  10961. // .. ==> 0XF8000740[13:13] = 0x00000001U
  10962. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  10963. // ..
  10964. EMIT_MASKWRITE(0XF8000740, 0x00003FFFU ,0x00002802U),
  10965. // .. TRI_ENABLE = 0
  10966. // .. ==> 0XF8000744[0:0] = 0x00000000U
  10967. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10968. // .. L0_SEL = 1
  10969. // .. ==> 0XF8000744[1:1] = 0x00000001U
  10970. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  10971. // .. L1_SEL = 0
  10972. // .. ==> 0XF8000744[2:2] = 0x00000000U
  10973. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  10974. // .. L2_SEL = 0
  10975. // .. ==> 0XF8000744[4:3] = 0x00000000U
  10976. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  10977. // .. L3_SEL = 0
  10978. // .. ==> 0XF8000744[7:5] = 0x00000000U
  10979. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  10980. // .. Speed = 0
  10981. // .. ==> 0XF8000744[8:8] = 0x00000000U
  10982. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  10983. // .. IO_Type = 4
  10984. // .. ==> 0XF8000744[11:9] = 0x00000004U
  10985. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  10986. // .. PULLUP = 0
  10987. // .. ==> 0XF8000744[12:12] = 0x00000000U
  10988. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  10989. // .. DisableRcvr = 1
  10990. // .. ==> 0XF8000744[13:13] = 0x00000001U
  10991. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  10992. // ..
  10993. EMIT_MASKWRITE(0XF8000744, 0x00003FFFU ,0x00002802U),
  10994. // .. TRI_ENABLE = 0
  10995. // .. ==> 0XF8000748[0:0] = 0x00000000U
  10996. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  10997. // .. L0_SEL = 1
  10998. // .. ==> 0XF8000748[1:1] = 0x00000001U
  10999. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11000. // .. L1_SEL = 0
  11001. // .. ==> 0XF8000748[2:2] = 0x00000000U
  11002. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11003. // .. L2_SEL = 0
  11004. // .. ==> 0XF8000748[4:3] = 0x00000000U
  11005. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11006. // .. L3_SEL = 0
  11007. // .. ==> 0XF8000748[7:5] = 0x00000000U
  11008. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11009. // .. Speed = 0
  11010. // .. ==> 0XF8000748[8:8] = 0x00000000U
  11011. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11012. // .. IO_Type = 4
  11013. // .. ==> 0XF8000748[11:9] = 0x00000004U
  11014. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11015. // .. PULLUP = 0
  11016. // .. ==> 0XF8000748[12:12] = 0x00000000U
  11017. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11018. // .. DisableRcvr = 1
  11019. // .. ==> 0XF8000748[13:13] = 0x00000001U
  11020. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  11021. // ..
  11022. EMIT_MASKWRITE(0XF8000748, 0x00003FFFU ,0x00002802U),
  11023. // .. TRI_ENABLE = 0
  11024. // .. ==> 0XF800074C[0:0] = 0x00000000U
  11025. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11026. // .. L0_SEL = 1
  11027. // .. ==> 0XF800074C[1:1] = 0x00000001U
  11028. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11029. // .. L1_SEL = 0
  11030. // .. ==> 0XF800074C[2:2] = 0x00000000U
  11031. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11032. // .. L2_SEL = 0
  11033. // .. ==> 0XF800074C[4:3] = 0x00000000U
  11034. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11035. // .. L3_SEL = 0
  11036. // .. ==> 0XF800074C[7:5] = 0x00000000U
  11037. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11038. // .. Speed = 0
  11039. // .. ==> 0XF800074C[8:8] = 0x00000000U
  11040. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11041. // .. IO_Type = 4
  11042. // .. ==> 0XF800074C[11:9] = 0x00000004U
  11043. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11044. // .. PULLUP = 0
  11045. // .. ==> 0XF800074C[12:12] = 0x00000000U
  11046. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11047. // .. DisableRcvr = 1
  11048. // .. ==> 0XF800074C[13:13] = 0x00000001U
  11049. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  11050. // ..
  11051. EMIT_MASKWRITE(0XF800074C, 0x00003FFFU ,0x00002802U),
  11052. // .. TRI_ENABLE = 0
  11053. // .. ==> 0XF8000750[0:0] = 0x00000000U
  11054. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11055. // .. L0_SEL = 1
  11056. // .. ==> 0XF8000750[1:1] = 0x00000001U
  11057. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11058. // .. L1_SEL = 0
  11059. // .. ==> 0XF8000750[2:2] = 0x00000000U
  11060. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11061. // .. L2_SEL = 0
  11062. // .. ==> 0XF8000750[4:3] = 0x00000000U
  11063. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11064. // .. L3_SEL = 0
  11065. // .. ==> 0XF8000750[7:5] = 0x00000000U
  11066. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11067. // .. Speed = 0
  11068. // .. ==> 0XF8000750[8:8] = 0x00000000U
  11069. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11070. // .. IO_Type = 4
  11071. // .. ==> 0XF8000750[11:9] = 0x00000004U
  11072. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11073. // .. PULLUP = 0
  11074. // .. ==> 0XF8000750[12:12] = 0x00000000U
  11075. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11076. // .. DisableRcvr = 1
  11077. // .. ==> 0XF8000750[13:13] = 0x00000001U
  11078. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  11079. // ..
  11080. EMIT_MASKWRITE(0XF8000750, 0x00003FFFU ,0x00002802U),
  11081. // .. TRI_ENABLE = 0
  11082. // .. ==> 0XF8000754[0:0] = 0x00000000U
  11083. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11084. // .. L0_SEL = 1
  11085. // .. ==> 0XF8000754[1:1] = 0x00000001U
  11086. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11087. // .. L1_SEL = 0
  11088. // .. ==> 0XF8000754[2:2] = 0x00000000U
  11089. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11090. // .. L2_SEL = 0
  11091. // .. ==> 0XF8000754[4:3] = 0x00000000U
  11092. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11093. // .. L3_SEL = 0
  11094. // .. ==> 0XF8000754[7:5] = 0x00000000U
  11095. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11096. // .. Speed = 0
  11097. // .. ==> 0XF8000754[8:8] = 0x00000000U
  11098. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11099. // .. IO_Type = 4
  11100. // .. ==> 0XF8000754[11:9] = 0x00000004U
  11101. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11102. // .. PULLUP = 0
  11103. // .. ==> 0XF8000754[12:12] = 0x00000000U
  11104. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11105. // .. DisableRcvr = 1
  11106. // .. ==> 0XF8000754[13:13] = 0x00000001U
  11107. // .. ==> MASK : 0x00002000U VAL : 0x00002000U
  11108. // ..
  11109. EMIT_MASKWRITE(0XF8000754, 0x00003FFFU ,0x00002802U),
  11110. // .. TRI_ENABLE = 1
  11111. // .. ==> 0XF8000758[0:0] = 0x00000001U
  11112. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11113. // .. L0_SEL = 1
  11114. // .. ==> 0XF8000758[1:1] = 0x00000001U
  11115. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11116. // .. L1_SEL = 0
  11117. // .. ==> 0XF8000758[2:2] = 0x00000000U
  11118. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11119. // .. L2_SEL = 0
  11120. // .. ==> 0XF8000758[4:3] = 0x00000000U
  11121. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11122. // .. L3_SEL = 0
  11123. // .. ==> 0XF8000758[7:5] = 0x00000000U
  11124. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11125. // .. Speed = 0
  11126. // .. ==> 0XF8000758[8:8] = 0x00000000U
  11127. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11128. // .. IO_Type = 4
  11129. // .. ==> 0XF8000758[11:9] = 0x00000004U
  11130. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11131. // .. PULLUP = 0
  11132. // .. ==> 0XF8000758[12:12] = 0x00000000U
  11133. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11134. // .. DisableRcvr = 0
  11135. // .. ==> 0XF8000758[13:13] = 0x00000000U
  11136. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11137. // ..
  11138. EMIT_MASKWRITE(0XF8000758, 0x00003FFFU ,0x00000803U),
  11139. // .. TRI_ENABLE = 1
  11140. // .. ==> 0XF800075C[0:0] = 0x00000001U
  11141. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11142. // .. L0_SEL = 1
  11143. // .. ==> 0XF800075C[1:1] = 0x00000001U
  11144. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11145. // .. L1_SEL = 0
  11146. // .. ==> 0XF800075C[2:2] = 0x00000000U
  11147. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11148. // .. L2_SEL = 0
  11149. // .. ==> 0XF800075C[4:3] = 0x00000000U
  11150. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11151. // .. L3_SEL = 0
  11152. // .. ==> 0XF800075C[7:5] = 0x00000000U
  11153. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11154. // .. Speed = 0
  11155. // .. ==> 0XF800075C[8:8] = 0x00000000U
  11156. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11157. // .. IO_Type = 4
  11158. // .. ==> 0XF800075C[11:9] = 0x00000004U
  11159. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11160. // .. PULLUP = 0
  11161. // .. ==> 0XF800075C[12:12] = 0x00000000U
  11162. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11163. // .. DisableRcvr = 0
  11164. // .. ==> 0XF800075C[13:13] = 0x00000000U
  11165. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11166. // ..
  11167. EMIT_MASKWRITE(0XF800075C, 0x00003FFFU ,0x00000803U),
  11168. // .. TRI_ENABLE = 1
  11169. // .. ==> 0XF8000760[0:0] = 0x00000001U
  11170. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11171. // .. L0_SEL = 1
  11172. // .. ==> 0XF8000760[1:1] = 0x00000001U
  11173. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11174. // .. L1_SEL = 0
  11175. // .. ==> 0XF8000760[2:2] = 0x00000000U
  11176. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11177. // .. L2_SEL = 0
  11178. // .. ==> 0XF8000760[4:3] = 0x00000000U
  11179. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11180. // .. L3_SEL = 0
  11181. // .. ==> 0XF8000760[7:5] = 0x00000000U
  11182. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11183. // .. Speed = 0
  11184. // .. ==> 0XF8000760[8:8] = 0x00000000U
  11185. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11186. // .. IO_Type = 4
  11187. // .. ==> 0XF8000760[11:9] = 0x00000004U
  11188. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11189. // .. PULLUP = 0
  11190. // .. ==> 0XF8000760[12:12] = 0x00000000U
  11191. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11192. // .. DisableRcvr = 0
  11193. // .. ==> 0XF8000760[13:13] = 0x00000000U
  11194. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11195. // ..
  11196. EMIT_MASKWRITE(0XF8000760, 0x00003FFFU ,0x00000803U),
  11197. // .. TRI_ENABLE = 1
  11198. // .. ==> 0XF8000764[0:0] = 0x00000001U
  11199. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11200. // .. L0_SEL = 1
  11201. // .. ==> 0XF8000764[1:1] = 0x00000001U
  11202. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11203. // .. L1_SEL = 0
  11204. // .. ==> 0XF8000764[2:2] = 0x00000000U
  11205. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11206. // .. L2_SEL = 0
  11207. // .. ==> 0XF8000764[4:3] = 0x00000000U
  11208. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11209. // .. L3_SEL = 0
  11210. // .. ==> 0XF8000764[7:5] = 0x00000000U
  11211. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11212. // .. Speed = 0
  11213. // .. ==> 0XF8000764[8:8] = 0x00000000U
  11214. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11215. // .. IO_Type = 4
  11216. // .. ==> 0XF8000764[11:9] = 0x00000004U
  11217. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11218. // .. PULLUP = 0
  11219. // .. ==> 0XF8000764[12:12] = 0x00000000U
  11220. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11221. // .. DisableRcvr = 0
  11222. // .. ==> 0XF8000764[13:13] = 0x00000000U
  11223. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11224. // ..
  11225. EMIT_MASKWRITE(0XF8000764, 0x00003FFFU ,0x00000803U),
  11226. // .. TRI_ENABLE = 1
  11227. // .. ==> 0XF8000768[0:0] = 0x00000001U
  11228. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11229. // .. L0_SEL = 1
  11230. // .. ==> 0XF8000768[1:1] = 0x00000001U
  11231. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11232. // .. L1_SEL = 0
  11233. // .. ==> 0XF8000768[2:2] = 0x00000000U
  11234. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11235. // .. L2_SEL = 0
  11236. // .. ==> 0XF8000768[4:3] = 0x00000000U
  11237. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11238. // .. L3_SEL = 0
  11239. // .. ==> 0XF8000768[7:5] = 0x00000000U
  11240. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11241. // .. Speed = 0
  11242. // .. ==> 0XF8000768[8:8] = 0x00000000U
  11243. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11244. // .. IO_Type = 4
  11245. // .. ==> 0XF8000768[11:9] = 0x00000004U
  11246. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11247. // .. PULLUP = 0
  11248. // .. ==> 0XF8000768[12:12] = 0x00000000U
  11249. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11250. // .. DisableRcvr = 0
  11251. // .. ==> 0XF8000768[13:13] = 0x00000000U
  11252. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11253. // ..
  11254. EMIT_MASKWRITE(0XF8000768, 0x00003FFFU ,0x00000803U),
  11255. // .. TRI_ENABLE = 1
  11256. // .. ==> 0XF800076C[0:0] = 0x00000001U
  11257. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11258. // .. L0_SEL = 1
  11259. // .. ==> 0XF800076C[1:1] = 0x00000001U
  11260. // .. ==> MASK : 0x00000002U VAL : 0x00000002U
  11261. // .. L1_SEL = 0
  11262. // .. ==> 0XF800076C[2:2] = 0x00000000U
  11263. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11264. // .. L2_SEL = 0
  11265. // .. ==> 0XF800076C[4:3] = 0x00000000U
  11266. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11267. // .. L3_SEL = 0
  11268. // .. ==> 0XF800076C[7:5] = 0x00000000U
  11269. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11270. // .. Speed = 0
  11271. // .. ==> 0XF800076C[8:8] = 0x00000000U
  11272. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11273. // .. IO_Type = 4
  11274. // .. ==> 0XF800076C[11:9] = 0x00000004U
  11275. // .. ==> MASK : 0x00000E00U VAL : 0x00000800U
  11276. // .. PULLUP = 0
  11277. // .. ==> 0XF800076C[12:12] = 0x00000000U
  11278. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11279. // .. DisableRcvr = 0
  11280. // .. ==> 0XF800076C[13:13] = 0x00000000U
  11281. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11282. // ..
  11283. EMIT_MASKWRITE(0XF800076C, 0x00003FFFU ,0x00000803U),
  11284. // .. TRI_ENABLE = 0
  11285. // .. ==> 0XF8000770[0:0] = 0x00000000U
  11286. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11287. // .. L0_SEL = 0
  11288. // .. ==> 0XF8000770[1:1] = 0x00000000U
  11289. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11290. // .. L1_SEL = 1
  11291. // .. ==> 0XF8000770[2:2] = 0x00000001U
  11292. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11293. // .. L2_SEL = 0
  11294. // .. ==> 0XF8000770[4:3] = 0x00000000U
  11295. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11296. // .. L3_SEL = 0
  11297. // .. ==> 0XF8000770[7:5] = 0x00000000U
  11298. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11299. // .. Speed = 0
  11300. // .. ==> 0XF8000770[8:8] = 0x00000000U
  11301. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11302. // .. IO_Type = 1
  11303. // .. ==> 0XF8000770[11:9] = 0x00000001U
  11304. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11305. // .. PULLUP = 0
  11306. // .. ==> 0XF8000770[12:12] = 0x00000000U
  11307. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11308. // .. DisableRcvr = 0
  11309. // .. ==> 0XF8000770[13:13] = 0x00000000U
  11310. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11311. // ..
  11312. EMIT_MASKWRITE(0XF8000770, 0x00003FFFU ,0x00000204U),
  11313. // .. TRI_ENABLE = 1
  11314. // .. ==> 0XF8000774[0:0] = 0x00000001U
  11315. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11316. // .. L0_SEL = 0
  11317. // .. ==> 0XF8000774[1:1] = 0x00000000U
  11318. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11319. // .. L1_SEL = 1
  11320. // .. ==> 0XF8000774[2:2] = 0x00000001U
  11321. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11322. // .. L2_SEL = 0
  11323. // .. ==> 0XF8000774[4:3] = 0x00000000U
  11324. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11325. // .. L3_SEL = 0
  11326. // .. ==> 0XF8000774[7:5] = 0x00000000U
  11327. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11328. // .. Speed = 0
  11329. // .. ==> 0XF8000774[8:8] = 0x00000000U
  11330. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11331. // .. IO_Type = 1
  11332. // .. ==> 0XF8000774[11:9] = 0x00000001U
  11333. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11334. // .. PULLUP = 0
  11335. // .. ==> 0XF8000774[12:12] = 0x00000000U
  11336. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11337. // .. DisableRcvr = 0
  11338. // .. ==> 0XF8000774[13:13] = 0x00000000U
  11339. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11340. // ..
  11341. EMIT_MASKWRITE(0XF8000774, 0x00003FFFU ,0x00000205U),
  11342. // .. TRI_ENABLE = 0
  11343. // .. ==> 0XF8000778[0:0] = 0x00000000U
  11344. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11345. // .. L0_SEL = 0
  11346. // .. ==> 0XF8000778[1:1] = 0x00000000U
  11347. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11348. // .. L1_SEL = 1
  11349. // .. ==> 0XF8000778[2:2] = 0x00000001U
  11350. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11351. // .. L2_SEL = 0
  11352. // .. ==> 0XF8000778[4:3] = 0x00000000U
  11353. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11354. // .. L3_SEL = 0
  11355. // .. ==> 0XF8000778[7:5] = 0x00000000U
  11356. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11357. // .. Speed = 0
  11358. // .. ==> 0XF8000778[8:8] = 0x00000000U
  11359. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11360. // .. IO_Type = 1
  11361. // .. ==> 0XF8000778[11:9] = 0x00000001U
  11362. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11363. // .. PULLUP = 0
  11364. // .. ==> 0XF8000778[12:12] = 0x00000000U
  11365. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11366. // .. DisableRcvr = 0
  11367. // .. ==> 0XF8000778[13:13] = 0x00000000U
  11368. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11369. // ..
  11370. EMIT_MASKWRITE(0XF8000778, 0x00003FFFU ,0x00000204U),
  11371. // .. TRI_ENABLE = 1
  11372. // .. ==> 0XF800077C[0:0] = 0x00000001U
  11373. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11374. // .. L0_SEL = 0
  11375. // .. ==> 0XF800077C[1:1] = 0x00000000U
  11376. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11377. // .. L1_SEL = 1
  11378. // .. ==> 0XF800077C[2:2] = 0x00000001U
  11379. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11380. // .. L2_SEL = 0
  11381. // .. ==> 0XF800077C[4:3] = 0x00000000U
  11382. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11383. // .. L3_SEL = 0
  11384. // .. ==> 0XF800077C[7:5] = 0x00000000U
  11385. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11386. // .. Speed = 0
  11387. // .. ==> 0XF800077C[8:8] = 0x00000000U
  11388. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11389. // .. IO_Type = 1
  11390. // .. ==> 0XF800077C[11:9] = 0x00000001U
  11391. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11392. // .. PULLUP = 0
  11393. // .. ==> 0XF800077C[12:12] = 0x00000000U
  11394. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11395. // .. DisableRcvr = 0
  11396. // .. ==> 0XF800077C[13:13] = 0x00000000U
  11397. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11398. // ..
  11399. EMIT_MASKWRITE(0XF800077C, 0x00003FFFU ,0x00000205U),
  11400. // .. TRI_ENABLE = 0
  11401. // .. ==> 0XF8000780[0:0] = 0x00000000U
  11402. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11403. // .. L0_SEL = 0
  11404. // .. ==> 0XF8000780[1:1] = 0x00000000U
  11405. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11406. // .. L1_SEL = 1
  11407. // .. ==> 0XF8000780[2:2] = 0x00000001U
  11408. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11409. // .. L2_SEL = 0
  11410. // .. ==> 0XF8000780[4:3] = 0x00000000U
  11411. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11412. // .. L3_SEL = 0
  11413. // .. ==> 0XF8000780[7:5] = 0x00000000U
  11414. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11415. // .. Speed = 0
  11416. // .. ==> 0XF8000780[8:8] = 0x00000000U
  11417. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11418. // .. IO_Type = 1
  11419. // .. ==> 0XF8000780[11:9] = 0x00000001U
  11420. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11421. // .. PULLUP = 0
  11422. // .. ==> 0XF8000780[12:12] = 0x00000000U
  11423. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11424. // .. DisableRcvr = 0
  11425. // .. ==> 0XF8000780[13:13] = 0x00000000U
  11426. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11427. // ..
  11428. EMIT_MASKWRITE(0XF8000780, 0x00003FFFU ,0x00000204U),
  11429. // .. TRI_ENABLE = 0
  11430. // .. ==> 0XF8000784[0:0] = 0x00000000U
  11431. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11432. // .. L0_SEL = 0
  11433. // .. ==> 0XF8000784[1:1] = 0x00000000U
  11434. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11435. // .. L1_SEL = 1
  11436. // .. ==> 0XF8000784[2:2] = 0x00000001U
  11437. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11438. // .. L2_SEL = 0
  11439. // .. ==> 0XF8000784[4:3] = 0x00000000U
  11440. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11441. // .. L3_SEL = 0
  11442. // .. ==> 0XF8000784[7:5] = 0x00000000U
  11443. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11444. // .. Speed = 0
  11445. // .. ==> 0XF8000784[8:8] = 0x00000000U
  11446. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11447. // .. IO_Type = 1
  11448. // .. ==> 0XF8000784[11:9] = 0x00000001U
  11449. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11450. // .. PULLUP = 0
  11451. // .. ==> 0XF8000784[12:12] = 0x00000000U
  11452. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11453. // .. DisableRcvr = 0
  11454. // .. ==> 0XF8000784[13:13] = 0x00000000U
  11455. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11456. // ..
  11457. EMIT_MASKWRITE(0XF8000784, 0x00003FFFU ,0x00000204U),
  11458. // .. TRI_ENABLE = 0
  11459. // .. ==> 0XF8000788[0:0] = 0x00000000U
  11460. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11461. // .. L0_SEL = 0
  11462. // .. ==> 0XF8000788[1:1] = 0x00000000U
  11463. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11464. // .. L1_SEL = 1
  11465. // .. ==> 0XF8000788[2:2] = 0x00000001U
  11466. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11467. // .. L2_SEL = 0
  11468. // .. ==> 0XF8000788[4:3] = 0x00000000U
  11469. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11470. // .. L3_SEL = 0
  11471. // .. ==> 0XF8000788[7:5] = 0x00000000U
  11472. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11473. // .. Speed = 0
  11474. // .. ==> 0XF8000788[8:8] = 0x00000000U
  11475. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11476. // .. IO_Type = 1
  11477. // .. ==> 0XF8000788[11:9] = 0x00000001U
  11478. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11479. // .. PULLUP = 0
  11480. // .. ==> 0XF8000788[12:12] = 0x00000000U
  11481. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11482. // .. DisableRcvr = 0
  11483. // .. ==> 0XF8000788[13:13] = 0x00000000U
  11484. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11485. // ..
  11486. EMIT_MASKWRITE(0XF8000788, 0x00003FFFU ,0x00000204U),
  11487. // .. TRI_ENABLE = 0
  11488. // .. ==> 0XF800078C[0:0] = 0x00000000U
  11489. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11490. // .. L0_SEL = 0
  11491. // .. ==> 0XF800078C[1:1] = 0x00000000U
  11492. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11493. // .. L1_SEL = 1
  11494. // .. ==> 0XF800078C[2:2] = 0x00000001U
  11495. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11496. // .. L2_SEL = 0
  11497. // .. ==> 0XF800078C[4:3] = 0x00000000U
  11498. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11499. // .. L3_SEL = 0
  11500. // .. ==> 0XF800078C[7:5] = 0x00000000U
  11501. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11502. // .. Speed = 0
  11503. // .. ==> 0XF800078C[8:8] = 0x00000000U
  11504. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11505. // .. IO_Type = 1
  11506. // .. ==> 0XF800078C[11:9] = 0x00000001U
  11507. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11508. // .. PULLUP = 0
  11509. // .. ==> 0XF800078C[12:12] = 0x00000000U
  11510. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11511. // .. DisableRcvr = 0
  11512. // .. ==> 0XF800078C[13:13] = 0x00000000U
  11513. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11514. // ..
  11515. EMIT_MASKWRITE(0XF800078C, 0x00003FFFU ,0x00000204U),
  11516. // .. TRI_ENABLE = 1
  11517. // .. ==> 0XF8000790[0:0] = 0x00000001U
  11518. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11519. // .. L0_SEL = 0
  11520. // .. ==> 0XF8000790[1:1] = 0x00000000U
  11521. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11522. // .. L1_SEL = 1
  11523. // .. ==> 0XF8000790[2:2] = 0x00000001U
  11524. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11525. // .. L2_SEL = 0
  11526. // .. ==> 0XF8000790[4:3] = 0x00000000U
  11527. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11528. // .. L3_SEL = 0
  11529. // .. ==> 0XF8000790[7:5] = 0x00000000U
  11530. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11531. // .. Speed = 0
  11532. // .. ==> 0XF8000790[8:8] = 0x00000000U
  11533. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11534. // .. IO_Type = 1
  11535. // .. ==> 0XF8000790[11:9] = 0x00000001U
  11536. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11537. // .. PULLUP = 0
  11538. // .. ==> 0XF8000790[12:12] = 0x00000000U
  11539. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11540. // .. DisableRcvr = 0
  11541. // .. ==> 0XF8000790[13:13] = 0x00000000U
  11542. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11543. // ..
  11544. EMIT_MASKWRITE(0XF8000790, 0x00003FFFU ,0x00000205U),
  11545. // .. TRI_ENABLE = 0
  11546. // .. ==> 0XF8000794[0:0] = 0x00000000U
  11547. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11548. // .. L0_SEL = 0
  11549. // .. ==> 0XF8000794[1:1] = 0x00000000U
  11550. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11551. // .. L1_SEL = 1
  11552. // .. ==> 0XF8000794[2:2] = 0x00000001U
  11553. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11554. // .. L2_SEL = 0
  11555. // .. ==> 0XF8000794[4:3] = 0x00000000U
  11556. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11557. // .. L3_SEL = 0
  11558. // .. ==> 0XF8000794[7:5] = 0x00000000U
  11559. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11560. // .. Speed = 0
  11561. // .. ==> 0XF8000794[8:8] = 0x00000000U
  11562. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11563. // .. IO_Type = 1
  11564. // .. ==> 0XF8000794[11:9] = 0x00000001U
  11565. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11566. // .. PULLUP = 0
  11567. // .. ==> 0XF8000794[12:12] = 0x00000000U
  11568. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11569. // .. DisableRcvr = 0
  11570. // .. ==> 0XF8000794[13:13] = 0x00000000U
  11571. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11572. // ..
  11573. EMIT_MASKWRITE(0XF8000794, 0x00003FFFU ,0x00000204U),
  11574. // .. TRI_ENABLE = 0
  11575. // .. ==> 0XF8000798[0:0] = 0x00000000U
  11576. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11577. // .. L0_SEL = 0
  11578. // .. ==> 0XF8000798[1:1] = 0x00000000U
  11579. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11580. // .. L1_SEL = 1
  11581. // .. ==> 0XF8000798[2:2] = 0x00000001U
  11582. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11583. // .. L2_SEL = 0
  11584. // .. ==> 0XF8000798[4:3] = 0x00000000U
  11585. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11586. // .. L3_SEL = 0
  11587. // .. ==> 0XF8000798[7:5] = 0x00000000U
  11588. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11589. // .. Speed = 0
  11590. // .. ==> 0XF8000798[8:8] = 0x00000000U
  11591. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11592. // .. IO_Type = 1
  11593. // .. ==> 0XF8000798[11:9] = 0x00000001U
  11594. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11595. // .. PULLUP = 0
  11596. // .. ==> 0XF8000798[12:12] = 0x00000000U
  11597. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11598. // .. DisableRcvr = 0
  11599. // .. ==> 0XF8000798[13:13] = 0x00000000U
  11600. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11601. // ..
  11602. EMIT_MASKWRITE(0XF8000798, 0x00003FFFU ,0x00000204U),
  11603. // .. TRI_ENABLE = 0
  11604. // .. ==> 0XF800079C[0:0] = 0x00000000U
  11605. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11606. // .. L0_SEL = 0
  11607. // .. ==> 0XF800079C[1:1] = 0x00000000U
  11608. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11609. // .. L1_SEL = 1
  11610. // .. ==> 0XF800079C[2:2] = 0x00000001U
  11611. // .. ==> MASK : 0x00000004U VAL : 0x00000004U
  11612. // .. L2_SEL = 0
  11613. // .. ==> 0XF800079C[4:3] = 0x00000000U
  11614. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11615. // .. L3_SEL = 0
  11616. // .. ==> 0XF800079C[7:5] = 0x00000000U
  11617. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11618. // .. Speed = 0
  11619. // .. ==> 0XF800079C[8:8] = 0x00000000U
  11620. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11621. // .. IO_Type = 1
  11622. // .. ==> 0XF800079C[11:9] = 0x00000001U
  11623. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11624. // .. PULLUP = 0
  11625. // .. ==> 0XF800079C[12:12] = 0x00000000U
  11626. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11627. // .. DisableRcvr = 0
  11628. // .. ==> 0XF800079C[13:13] = 0x00000000U
  11629. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11630. // ..
  11631. EMIT_MASKWRITE(0XF800079C, 0x00003FFFU ,0x00000204U),
  11632. // .. TRI_ENABLE = 0
  11633. // .. ==> 0XF80007A0[0:0] = 0x00000000U
  11634. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11635. // .. L0_SEL = 0
  11636. // .. ==> 0XF80007A0[1:1] = 0x00000000U
  11637. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11638. // .. L1_SEL = 0
  11639. // .. ==> 0XF80007A0[2:2] = 0x00000000U
  11640. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11641. // .. L2_SEL = 0
  11642. // .. ==> 0XF80007A0[4:3] = 0x00000000U
  11643. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11644. // .. L3_SEL = 4
  11645. // .. ==> 0XF80007A0[7:5] = 0x00000004U
  11646. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11647. // .. Speed = 0
  11648. // .. ==> 0XF80007A0[8:8] = 0x00000000U
  11649. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11650. // .. IO_Type = 1
  11651. // .. ==> 0XF80007A0[11:9] = 0x00000001U
  11652. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11653. // .. PULLUP = 0
  11654. // .. ==> 0XF80007A0[12:12] = 0x00000000U
  11655. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11656. // .. DisableRcvr = 0
  11657. // .. ==> 0XF80007A0[13:13] = 0x00000000U
  11658. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11659. // ..
  11660. EMIT_MASKWRITE(0XF80007A0, 0x00003FFFU ,0x00000280U),
  11661. // .. TRI_ENABLE = 0
  11662. // .. ==> 0XF80007A4[0:0] = 0x00000000U
  11663. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11664. // .. L0_SEL = 0
  11665. // .. ==> 0XF80007A4[1:1] = 0x00000000U
  11666. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11667. // .. L1_SEL = 0
  11668. // .. ==> 0XF80007A4[2:2] = 0x00000000U
  11669. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11670. // .. L2_SEL = 0
  11671. // .. ==> 0XF80007A4[4:3] = 0x00000000U
  11672. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11673. // .. L3_SEL = 4
  11674. // .. ==> 0XF80007A4[7:5] = 0x00000004U
  11675. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11676. // .. Speed = 0
  11677. // .. ==> 0XF80007A4[8:8] = 0x00000000U
  11678. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11679. // .. IO_Type = 1
  11680. // .. ==> 0XF80007A4[11:9] = 0x00000001U
  11681. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11682. // .. PULLUP = 0
  11683. // .. ==> 0XF80007A4[12:12] = 0x00000000U
  11684. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11685. // .. DisableRcvr = 0
  11686. // .. ==> 0XF80007A4[13:13] = 0x00000000U
  11687. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11688. // ..
  11689. EMIT_MASKWRITE(0XF80007A4, 0x00003FFFU ,0x00000280U),
  11690. // .. TRI_ENABLE = 0
  11691. // .. ==> 0XF80007A8[0:0] = 0x00000000U
  11692. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11693. // .. L0_SEL = 0
  11694. // .. ==> 0XF80007A8[1:1] = 0x00000000U
  11695. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11696. // .. L1_SEL = 0
  11697. // .. ==> 0XF80007A8[2:2] = 0x00000000U
  11698. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11699. // .. L2_SEL = 0
  11700. // .. ==> 0XF80007A8[4:3] = 0x00000000U
  11701. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11702. // .. L3_SEL = 4
  11703. // .. ==> 0XF80007A8[7:5] = 0x00000004U
  11704. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11705. // .. Speed = 0
  11706. // .. ==> 0XF80007A8[8:8] = 0x00000000U
  11707. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11708. // .. IO_Type = 1
  11709. // .. ==> 0XF80007A8[11:9] = 0x00000001U
  11710. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11711. // .. PULLUP = 0
  11712. // .. ==> 0XF80007A8[12:12] = 0x00000000U
  11713. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11714. // .. DisableRcvr = 0
  11715. // .. ==> 0XF80007A8[13:13] = 0x00000000U
  11716. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11717. // ..
  11718. EMIT_MASKWRITE(0XF80007A8, 0x00003FFFU ,0x00000280U),
  11719. // .. TRI_ENABLE = 0
  11720. // .. ==> 0XF80007AC[0:0] = 0x00000000U
  11721. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11722. // .. L0_SEL = 0
  11723. // .. ==> 0XF80007AC[1:1] = 0x00000000U
  11724. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11725. // .. L1_SEL = 0
  11726. // .. ==> 0XF80007AC[2:2] = 0x00000000U
  11727. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11728. // .. L2_SEL = 0
  11729. // .. ==> 0XF80007AC[4:3] = 0x00000000U
  11730. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11731. // .. L3_SEL = 4
  11732. // .. ==> 0XF80007AC[7:5] = 0x00000004U
  11733. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11734. // .. Speed = 0
  11735. // .. ==> 0XF80007AC[8:8] = 0x00000000U
  11736. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11737. // .. IO_Type = 1
  11738. // .. ==> 0XF80007AC[11:9] = 0x00000001U
  11739. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11740. // .. PULLUP = 0
  11741. // .. ==> 0XF80007AC[12:12] = 0x00000000U
  11742. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11743. // .. DisableRcvr = 0
  11744. // .. ==> 0XF80007AC[13:13] = 0x00000000U
  11745. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11746. // ..
  11747. EMIT_MASKWRITE(0XF80007AC, 0x00003FFFU ,0x00000280U),
  11748. // .. TRI_ENABLE = 0
  11749. // .. ==> 0XF80007B0[0:0] = 0x00000000U
  11750. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11751. // .. L0_SEL = 0
  11752. // .. ==> 0XF80007B0[1:1] = 0x00000000U
  11753. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11754. // .. L1_SEL = 0
  11755. // .. ==> 0XF80007B0[2:2] = 0x00000000U
  11756. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11757. // .. L2_SEL = 0
  11758. // .. ==> 0XF80007B0[4:3] = 0x00000000U
  11759. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11760. // .. L3_SEL = 4
  11761. // .. ==> 0XF80007B0[7:5] = 0x00000004U
  11762. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11763. // .. Speed = 0
  11764. // .. ==> 0XF80007B0[8:8] = 0x00000000U
  11765. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11766. // .. IO_Type = 1
  11767. // .. ==> 0XF80007B0[11:9] = 0x00000001U
  11768. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11769. // .. PULLUP = 0
  11770. // .. ==> 0XF80007B0[12:12] = 0x00000000U
  11771. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11772. // .. DisableRcvr = 0
  11773. // .. ==> 0XF80007B0[13:13] = 0x00000000U
  11774. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11775. // ..
  11776. EMIT_MASKWRITE(0XF80007B0, 0x00003FFFU ,0x00000280U),
  11777. // .. TRI_ENABLE = 0
  11778. // .. ==> 0XF80007B4[0:0] = 0x00000000U
  11779. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11780. // .. L0_SEL = 0
  11781. // .. ==> 0XF80007B4[1:1] = 0x00000000U
  11782. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11783. // .. L1_SEL = 0
  11784. // .. ==> 0XF80007B4[2:2] = 0x00000000U
  11785. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11786. // .. L2_SEL = 0
  11787. // .. ==> 0XF80007B4[4:3] = 0x00000000U
  11788. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11789. // .. L3_SEL = 4
  11790. // .. ==> 0XF80007B4[7:5] = 0x00000004U
  11791. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11792. // .. Speed = 0
  11793. // .. ==> 0XF80007B4[8:8] = 0x00000000U
  11794. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11795. // .. IO_Type = 1
  11796. // .. ==> 0XF80007B4[11:9] = 0x00000001U
  11797. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11798. // .. PULLUP = 0
  11799. // .. ==> 0XF80007B4[12:12] = 0x00000000U
  11800. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11801. // .. DisableRcvr = 0
  11802. // .. ==> 0XF80007B4[13:13] = 0x00000000U
  11803. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11804. // ..
  11805. EMIT_MASKWRITE(0XF80007B4, 0x00003FFFU ,0x00000280U),
  11806. // .. TRI_ENABLE = 0
  11807. // .. ==> 0XF80007B8[0:0] = 0x00000000U
  11808. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11809. // .. L0_SEL = 0
  11810. // .. ==> 0XF80007B8[1:1] = 0x00000000U
  11811. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11812. // .. L1_SEL = 0
  11813. // .. ==> 0XF80007B8[2:2] = 0x00000000U
  11814. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11815. // .. L2_SEL = 0
  11816. // .. ==> 0XF80007B8[4:3] = 0x00000000U
  11817. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11818. // .. L3_SEL = 0
  11819. // .. ==> 0XF80007B8[7:5] = 0x00000000U
  11820. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11821. // .. Speed = 0
  11822. // .. ==> 0XF80007B8[8:8] = 0x00000000U
  11823. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11824. // .. IO_Type = 1
  11825. // .. ==> 0XF80007B8[11:9] = 0x00000001U
  11826. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11827. // .. PULLUP = 1
  11828. // .. ==> 0XF80007B8[12:12] = 0x00000001U
  11829. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  11830. // .. DisableRcvr = 0
  11831. // .. ==> 0XF80007B8[13:13] = 0x00000000U
  11832. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11833. // ..
  11834. EMIT_MASKWRITE(0XF80007B8, 0x00003FFFU ,0x00001200U),
  11835. // .. TRI_ENABLE = 0
  11836. // .. ==> 0XF80007BC[0:0] = 0x00000000U
  11837. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11838. // .. L0_SEL = 0
  11839. // .. ==> 0XF80007BC[1:1] = 0x00000000U
  11840. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11841. // .. L1_SEL = 0
  11842. // .. ==> 0XF80007BC[2:2] = 0x00000000U
  11843. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11844. // .. L2_SEL = 0
  11845. // .. ==> 0XF80007BC[4:3] = 0x00000000U
  11846. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11847. // .. L3_SEL = 0
  11848. // .. ==> 0XF80007BC[7:5] = 0x00000000U
  11849. // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
  11850. // .. Speed = 0
  11851. // .. ==> 0XF80007BC[8:8] = 0x00000000U
  11852. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11853. // .. IO_Type = 1
  11854. // .. ==> 0XF80007BC[11:9] = 0x00000001U
  11855. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11856. // .. PULLUP = 1
  11857. // .. ==> 0XF80007BC[12:12] = 0x00000001U
  11858. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  11859. // .. DisableRcvr = 0
  11860. // .. ==> 0XF80007BC[13:13] = 0x00000000U
  11861. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11862. // ..
  11863. EMIT_MASKWRITE(0XF80007BC, 0x00003FFFU ,0x00001200U),
  11864. // .. TRI_ENABLE = 0
  11865. // .. ==> 0XF80007C0[0:0] = 0x00000000U
  11866. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11867. // .. L0_SEL = 0
  11868. // .. ==> 0XF80007C0[1:1] = 0x00000000U
  11869. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11870. // .. L1_SEL = 0
  11871. // .. ==> 0XF80007C0[2:2] = 0x00000000U
  11872. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11873. // .. L2_SEL = 0
  11874. // .. ==> 0XF80007C0[4:3] = 0x00000000U
  11875. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11876. // .. L3_SEL = 7
  11877. // .. ==> 0XF80007C0[7:5] = 0x00000007U
  11878. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  11879. // .. Speed = 0
  11880. // .. ==> 0XF80007C0[8:8] = 0x00000000U
  11881. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11882. // .. IO_Type = 1
  11883. // .. ==> 0XF80007C0[11:9] = 0x00000001U
  11884. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11885. // .. PULLUP = 0
  11886. // .. ==> 0XF80007C0[12:12] = 0x00000000U
  11887. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11888. // .. DisableRcvr = 0
  11889. // .. ==> 0XF80007C0[13:13] = 0x00000000U
  11890. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11891. // ..
  11892. EMIT_MASKWRITE(0XF80007C0, 0x00003FFFU ,0x000002E0U),
  11893. // .. TRI_ENABLE = 1
  11894. // .. ==> 0XF80007C4[0:0] = 0x00000001U
  11895. // .. ==> MASK : 0x00000001U VAL : 0x00000001U
  11896. // .. L0_SEL = 0
  11897. // .. ==> 0XF80007C4[1:1] = 0x00000000U
  11898. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11899. // .. L1_SEL = 0
  11900. // .. ==> 0XF80007C4[2:2] = 0x00000000U
  11901. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11902. // .. L2_SEL = 0
  11903. // .. ==> 0XF80007C4[4:3] = 0x00000000U
  11904. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11905. // .. L3_SEL = 7
  11906. // .. ==> 0XF80007C4[7:5] = 0x00000007U
  11907. // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
  11908. // .. Speed = 0
  11909. // .. ==> 0XF80007C4[8:8] = 0x00000000U
  11910. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11911. // .. IO_Type = 1
  11912. // .. ==> 0XF80007C4[11:9] = 0x00000001U
  11913. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11914. // .. PULLUP = 0
  11915. // .. ==> 0XF80007C4[12:12] = 0x00000000U
  11916. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  11917. // .. DisableRcvr = 0
  11918. // .. ==> 0XF80007C4[13:13] = 0x00000000U
  11919. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11920. // ..
  11921. EMIT_MASKWRITE(0XF80007C4, 0x00003FFFU ,0x000002E1U),
  11922. // .. TRI_ENABLE = 0
  11923. // .. ==> 0XF80007C8[0:0] = 0x00000000U
  11924. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11925. // .. L0_SEL = 0
  11926. // .. ==> 0XF80007C8[1:1] = 0x00000000U
  11927. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11928. // .. L1_SEL = 0
  11929. // .. ==> 0XF80007C8[2:2] = 0x00000000U
  11930. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11931. // .. L2_SEL = 0
  11932. // .. ==> 0XF80007C8[4:3] = 0x00000000U
  11933. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11934. // .. L3_SEL = 2
  11935. // .. ==> 0XF80007C8[7:5] = 0x00000002U
  11936. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  11937. // .. Speed = 0
  11938. // .. ==> 0XF80007C8[8:8] = 0x00000000U
  11939. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11940. // .. IO_Type = 1
  11941. // .. ==> 0XF80007C8[11:9] = 0x00000001U
  11942. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11943. // .. PULLUP = 1
  11944. // .. ==> 0XF80007C8[12:12] = 0x00000001U
  11945. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  11946. // .. DisableRcvr = 0
  11947. // .. ==> 0XF80007C8[13:13] = 0x00000000U
  11948. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11949. // ..
  11950. EMIT_MASKWRITE(0XF80007C8, 0x00003FFFU ,0x00001240U),
  11951. // .. TRI_ENABLE = 0
  11952. // .. ==> 0XF80007CC[0:0] = 0x00000000U
  11953. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11954. // .. L0_SEL = 0
  11955. // .. ==> 0XF80007CC[1:1] = 0x00000000U
  11956. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11957. // .. L1_SEL = 0
  11958. // .. ==> 0XF80007CC[2:2] = 0x00000000U
  11959. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11960. // .. L2_SEL = 0
  11961. // .. ==> 0XF80007CC[4:3] = 0x00000000U
  11962. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11963. // .. L3_SEL = 2
  11964. // .. ==> 0XF80007CC[7:5] = 0x00000002U
  11965. // .. ==> MASK : 0x000000E0U VAL : 0x00000040U
  11966. // .. Speed = 0
  11967. // .. ==> 0XF80007CC[8:8] = 0x00000000U
  11968. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11969. // .. IO_Type = 1
  11970. // .. ==> 0XF80007CC[11:9] = 0x00000001U
  11971. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  11972. // .. PULLUP = 1
  11973. // .. ==> 0XF80007CC[12:12] = 0x00000001U
  11974. // .. ==> MASK : 0x00001000U VAL : 0x00001000U
  11975. // .. DisableRcvr = 0
  11976. // .. ==> 0XF80007CC[13:13] = 0x00000000U
  11977. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  11978. // ..
  11979. EMIT_MASKWRITE(0XF80007CC, 0x00003FFFU ,0x00001240U),
  11980. // .. TRI_ENABLE = 0
  11981. // .. ==> 0XF80007D0[0:0] = 0x00000000U
  11982. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  11983. // .. L0_SEL = 0
  11984. // .. ==> 0XF80007D0[1:1] = 0x00000000U
  11985. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  11986. // .. L1_SEL = 0
  11987. // .. ==> 0XF80007D0[2:2] = 0x00000000U
  11988. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  11989. // .. L2_SEL = 0
  11990. // .. ==> 0XF80007D0[4:3] = 0x00000000U
  11991. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  11992. // .. L3_SEL = 4
  11993. // .. ==> 0XF80007D0[7:5] = 0x00000004U
  11994. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  11995. // .. Speed = 0
  11996. // .. ==> 0XF80007D0[8:8] = 0x00000000U
  11997. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  11998. // .. IO_Type = 1
  11999. // .. ==> 0XF80007D0[11:9] = 0x00000001U
  12000. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12001. // .. PULLUP = 0
  12002. // .. ==> 0XF80007D0[12:12] = 0x00000000U
  12003. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  12004. // .. DisableRcvr = 0
  12005. // .. ==> 0XF80007D0[13:13] = 0x00000000U
  12006. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12007. // ..
  12008. EMIT_MASKWRITE(0XF80007D0, 0x00003FFFU ,0x00000280U),
  12009. // .. TRI_ENABLE = 0
  12010. // .. ==> 0XF80007D4[0:0] = 0x00000000U
  12011. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  12012. // .. L0_SEL = 0
  12013. // .. ==> 0XF80007D4[1:1] = 0x00000000U
  12014. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12015. // .. L1_SEL = 0
  12016. // .. ==> 0XF80007D4[2:2] = 0x00000000U
  12017. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12018. // .. L2_SEL = 0
  12019. // .. ==> 0XF80007D4[4:3] = 0x00000000U
  12020. // .. ==> MASK : 0x00000018U VAL : 0x00000000U
  12021. // .. L3_SEL = 4
  12022. // .. ==> 0XF80007D4[7:5] = 0x00000004U
  12023. // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
  12024. // .. Speed = 0
  12025. // .. ==> 0XF80007D4[8:8] = 0x00000000U
  12026. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12027. // .. IO_Type = 1
  12028. // .. ==> 0XF80007D4[11:9] = 0x00000001U
  12029. // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
  12030. // .. PULLUP = 0
  12031. // .. ==> 0XF80007D4[12:12] = 0x00000000U
  12032. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  12033. // .. DisableRcvr = 0
  12034. // .. ==> 0XF80007D4[13:13] = 0x00000000U
  12035. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12036. // ..
  12037. EMIT_MASKWRITE(0XF80007D4, 0x00003FFFU ,0x00000280U),
  12038. // .. SDIO0_WP_SEL = 15
  12039. // .. ==> 0XF8000830[5:0] = 0x0000000FU
  12040. // .. ==> MASK : 0x0000003FU VAL : 0x0000000FU
  12041. // .. SDIO0_CD_SEL = 14
  12042. // .. ==> 0XF8000830[21:16] = 0x0000000EU
  12043. // .. ==> MASK : 0x003F0000U VAL : 0x000E0000U
  12044. // ..
  12045. EMIT_MASKWRITE(0XF8000830, 0x003F003FU ,0x000E000FU),
  12046. // .. FINISH: MIO PROGRAMMING
  12047. // .. START: LOCK IT BACK
  12048. // .. LOCK_KEY = 0X767B
  12049. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  12050. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  12051. // ..
  12052. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  12053. // .. FINISH: LOCK IT BACK
  12054. // FINISH: top
  12055. //
  12056. EMIT_EXIT(),
  12057. //
  12058. };
  12059. unsigned long ps7_peripherals_init_data_1_0[] = {
  12060. // START: top
  12061. // .. START: SLCR SETTINGS
  12062. // .. UNLOCK_KEY = 0XDF0D
  12063. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  12064. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  12065. // ..
  12066. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  12067. // .. FINISH: SLCR SETTINGS
  12068. // .. START: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  12069. // .. IBUF_DISABLE_MODE = 0x1
  12070. // .. ==> 0XF8000B48[7:7] = 0x00000001U
  12071. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  12072. // .. TERM_DISABLE_MODE = 0x1
  12073. // .. ==> 0XF8000B48[8:8] = 0x00000001U
  12074. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  12075. // ..
  12076. EMIT_MASKWRITE(0XF8000B48, 0x00000180U ,0x00000180U),
  12077. // .. IBUF_DISABLE_MODE = 0x1
  12078. // .. ==> 0XF8000B4C[7:7] = 0x00000001U
  12079. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  12080. // .. TERM_DISABLE_MODE = 0x1
  12081. // .. ==> 0XF8000B4C[8:8] = 0x00000001U
  12082. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  12083. // ..
  12084. EMIT_MASKWRITE(0XF8000B4C, 0x00000180U ,0x00000180U),
  12085. // .. IBUF_DISABLE_MODE = 0x1
  12086. // .. ==> 0XF8000B50[7:7] = 0x00000001U
  12087. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  12088. // .. TERM_DISABLE_MODE = 0x1
  12089. // .. ==> 0XF8000B50[8:8] = 0x00000001U
  12090. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  12091. // ..
  12092. EMIT_MASKWRITE(0XF8000B50, 0x00000180U ,0x00000180U),
  12093. // .. IBUF_DISABLE_MODE = 0x1
  12094. // .. ==> 0XF8000B54[7:7] = 0x00000001U
  12095. // .. ==> MASK : 0x00000080U VAL : 0x00000080U
  12096. // .. TERM_DISABLE_MODE = 0x1
  12097. // .. ==> 0XF8000B54[8:8] = 0x00000001U
  12098. // .. ==> MASK : 0x00000100U VAL : 0x00000100U
  12099. // ..
  12100. EMIT_MASKWRITE(0XF8000B54, 0x00000180U ,0x00000180U),
  12101. // .. FINISH: DDR TERM/IBUF_DISABLE_MODE SETTINGS
  12102. // .. START: LOCK IT BACK
  12103. // .. LOCK_KEY = 0X767B
  12104. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  12105. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  12106. // ..
  12107. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  12108. // .. FINISH: LOCK IT BACK
  12109. // .. START: SRAM/NOR SET OPMODE
  12110. // .. FINISH: SRAM/NOR SET OPMODE
  12111. // .. START: QSPI REGISTERS
  12112. // .. Holdb_dr = 1
  12113. // .. ==> 0XE000D000[19:19] = 0x00000001U
  12114. // .. ==> MASK : 0x00080000U VAL : 0x00080000U
  12115. // ..
  12116. EMIT_MASKWRITE(0XE000D000, 0x00080000U ,0x00080000U),
  12117. // .. FINISH: QSPI REGISTERS
  12118. // .. START: PL POWER ON RESET REGISTERS
  12119. // .. PCFG_POR_CNT_4K = 0
  12120. // .. ==> 0XF8007000[29:29] = 0x00000000U
  12121. // .. ==> MASK : 0x20000000U VAL : 0x00000000U
  12122. // ..
  12123. EMIT_MASKWRITE(0XF8007000, 0x20000000U ,0x00000000U),
  12124. // .. FINISH: PL POWER ON RESET REGISTERS
  12125. // .. START: SMC TIMING CALCULATION REGISTER UPDATE
  12126. // .. .. START: NAND SET CYCLE
  12127. // .. .. FINISH: NAND SET CYCLE
  12128. // .. .. START: OPMODE
  12129. // .. .. FINISH: OPMODE
  12130. // .. .. START: DIRECT COMMAND
  12131. // .. .. FINISH: DIRECT COMMAND
  12132. // .. .. START: SRAM/NOR CS0 SET CYCLE
  12133. // .. .. FINISH: SRAM/NOR CS0 SET CYCLE
  12134. // .. .. START: DIRECT COMMAND
  12135. // .. .. FINISH: DIRECT COMMAND
  12136. // .. .. START: NOR CS0 BASE ADDRESS
  12137. // .. .. FINISH: NOR CS0 BASE ADDRESS
  12138. // .. .. START: SRAM/NOR CS1 SET CYCLE
  12139. // .. .. FINISH: SRAM/NOR CS1 SET CYCLE
  12140. // .. .. START: DIRECT COMMAND
  12141. // .. .. FINISH: DIRECT COMMAND
  12142. // .. .. START: NOR CS1 BASE ADDRESS
  12143. // .. .. FINISH: NOR CS1 BASE ADDRESS
  12144. // .. .. START: USB RESET
  12145. // .. .. .. START: USB0 RESET
  12146. // .. .. .. .. START: DIR MODE BANK 0
  12147. // .. .. .. .. DIRECTION_0 = 0x80
  12148. // .. .. .. .. ==> 0XE000A204[31:0] = 0x00000080U
  12149. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  12150. // .. .. .. ..
  12151. EMIT_MASKWRITE(0XE000A204, 0xFFFFFFFFU ,0x00000080U),
  12152. // .. .. .. .. FINISH: DIR MODE BANK 0
  12153. // .. .. .. .. START: DIR MODE BANK 1
  12154. // .. .. .. .. FINISH: DIR MODE BANK 1
  12155. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12156. // .. .. .. .. MASK_0_LSW = 0xff7f
  12157. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  12158. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  12159. // .. .. .. .. DATA_0_LSW = 0x80
  12160. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  12161. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  12162. // .. .. .. ..
  12163. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  12164. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12165. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12166. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12167. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12168. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12169. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12170. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12171. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  12172. // .. .. .. .. OP_ENABLE_0 = 0x80
  12173. // .. .. .. .. ==> 0XE000A208[31:0] = 0x00000080U
  12174. // .. .. .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000080U
  12175. // .. .. .. ..
  12176. EMIT_MASKWRITE(0XE000A208, 0xFFFFFFFFU ,0x00000080U),
  12177. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  12178. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  12179. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  12180. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12181. // .. .. .. .. MASK_0_LSW = 0xff7f
  12182. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  12183. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  12184. // .. .. .. .. DATA_0_LSW = 0x0
  12185. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000000U
  12186. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  12187. // .. .. .. ..
  12188. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0000U),
  12189. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12190. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12191. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12192. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12193. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12194. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12195. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12196. // .. .. .. .. START: ADD 1 MS DELAY
  12197. // .. .. .. ..
  12198. EMIT_MASKDELAY(0XF8F00200, 1),
  12199. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12200. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12201. // .. .. .. .. MASK_0_LSW = 0xff7f
  12202. // .. .. .. .. ==> 0XE000A000[31:16] = 0x0000FF7FU
  12203. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xFF7F0000U
  12204. // .. .. .. .. DATA_0_LSW = 0x80
  12205. // .. .. .. .. ==> 0XE000A000[15:0] = 0x00000080U
  12206. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000080U
  12207. // .. .. .. ..
  12208. EMIT_MASKWRITE(0XE000A000, 0xFFFFFFFFU ,0xFF7F0080U),
  12209. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12210. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12211. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12212. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12213. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12214. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12215. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12216. // .. .. .. FINISH: USB0 RESET
  12217. // .. .. .. START: USB1 RESET
  12218. // .. .. .. .. START: DIR MODE BANK 0
  12219. // .. .. .. .. FINISH: DIR MODE BANK 0
  12220. // .. .. .. .. START: DIR MODE BANK 1
  12221. // .. .. .. .. FINISH: DIR MODE BANK 1
  12222. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12223. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12224. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12225. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12226. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12227. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12228. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12229. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12230. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  12231. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  12232. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  12233. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  12234. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12235. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12236. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12237. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12238. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12239. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12240. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12241. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12242. // .. .. .. .. START: ADD 1 MS DELAY
  12243. // .. .. .. ..
  12244. EMIT_MASKDELAY(0XF8F00200, 1),
  12245. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12246. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12247. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12248. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12249. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12250. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12251. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12252. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12253. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12254. // .. .. .. FINISH: USB1 RESET
  12255. // .. .. FINISH: USB RESET
  12256. // .. .. START: ENET RESET
  12257. // .. .. .. START: ENET0 RESET
  12258. // .. .. .. .. START: DIR MODE BANK 0
  12259. // .. .. .. .. FINISH: DIR MODE BANK 0
  12260. // .. .. .. .. START: DIR MODE BANK 1
  12261. // .. .. .. .. DIRECTION_1 = 0x8000
  12262. // .. .. .. .. ==> 0XE000A244[21:0] = 0x00008000U
  12263. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00008000U
  12264. // .. .. .. ..
  12265. EMIT_MASKWRITE(0XE000A244, 0x003FFFFFU ,0x00008000U),
  12266. // .. .. .. .. FINISH: DIR MODE BANK 1
  12267. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12268. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12269. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12270. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12271. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12272. // .. .. .. .. MASK_1_LSW = 0x7fff
  12273. // .. .. .. .. ==> 0XE000A008[31:16] = 0x00007FFFU
  12274. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0x7FFF0000U
  12275. // .. .. .. .. DATA_1_LSW = 0x8000
  12276. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00008000U
  12277. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00008000U
  12278. // .. .. .. ..
  12279. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0x7FFF8000U),
  12280. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12281. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12282. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12283. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  12284. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  12285. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  12286. // .. .. .. .. OP_ENABLE_1 = 0x8000
  12287. // .. .. .. .. ==> 0XE000A248[21:0] = 0x00008000U
  12288. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00008000U
  12289. // .. .. .. ..
  12290. EMIT_MASKWRITE(0XE000A248, 0x003FFFFFU ,0x00008000U),
  12291. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  12292. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12293. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12294. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12295. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12296. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12297. // .. .. .. .. MASK_1_LSW = 0x7fff
  12298. // .. .. .. .. ==> 0XE000A008[31:16] = 0x00007FFFU
  12299. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0x7FFF0000U
  12300. // .. .. .. .. DATA_1_LSW = 0x0
  12301. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00000000U
  12302. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  12303. // .. .. .. ..
  12304. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0x7FFF0000U),
  12305. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12306. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12307. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12308. // .. .. .. .. START: ADD 1 MS DELAY
  12309. // .. .. .. ..
  12310. EMIT_MASKDELAY(0XF8F00200, 1),
  12311. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12312. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12313. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12314. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12315. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12316. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12317. // .. .. .. .. MASK_1_LSW = 0x7fff
  12318. // .. .. .. .. ==> 0XE000A008[31:16] = 0x00007FFFU
  12319. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0x7FFF0000U
  12320. // .. .. .. .. DATA_1_LSW = 0x8000
  12321. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00008000U
  12322. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00008000U
  12323. // .. .. .. ..
  12324. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0x7FFF8000U),
  12325. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12326. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12327. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12328. // .. .. .. FINISH: ENET0 RESET
  12329. // .. .. .. START: ENET1 RESET
  12330. // .. .. .. .. START: DIR MODE BANK 0
  12331. // .. .. .. .. FINISH: DIR MODE BANK 0
  12332. // .. .. .. .. START: DIR MODE BANK 1
  12333. // .. .. .. .. FINISH: DIR MODE BANK 1
  12334. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12335. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12336. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12337. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12338. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12339. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12340. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12341. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12342. // .. .. .. .. START: OUTPUT ENABLE BANK 0
  12343. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
  12344. // .. .. .. .. START: OUTPUT ENABLE BANK 1
  12345. // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
  12346. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12347. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12348. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12349. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12350. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12351. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12352. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12353. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12354. // .. .. .. .. START: ADD 1 MS DELAY
  12355. // .. .. .. ..
  12356. EMIT_MASKDELAY(0XF8F00200, 1),
  12357. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12358. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12359. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12360. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12361. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12362. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12363. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12364. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12365. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12366. // .. .. .. FINISH: ENET1 RESET
  12367. // .. .. FINISH: ENET RESET
  12368. // .. .. START: I2C RESET
  12369. // .. .. .. START: I2C0 RESET
  12370. // .. .. .. .. START: DIR MODE GPIO BANK0
  12371. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  12372. // .. .. .. .. START: DIR MODE GPIO BANK1
  12373. // .. .. .. .. DIRECTION_1 = 0x4000
  12374. // .. .. .. .. ==> 0XE000A244[21:0] = 0x00004000U
  12375. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00004000U
  12376. // .. .. .. ..
  12377. EMIT_MASKWRITE(0XE000A244, 0x003FFFFFU ,0x00004000U),
  12378. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  12379. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12380. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12381. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12382. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12383. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12384. // .. .. .. .. MASK_1_LSW = 0xbfff
  12385. // .. .. .. .. ==> 0XE000A008[31:16] = 0x0000BFFFU
  12386. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xBFFF0000U
  12387. // .. .. .. .. DATA_1_LSW = 0x4000
  12388. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00004000U
  12389. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00004000U
  12390. // .. .. .. ..
  12391. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0xBFFF4000U),
  12392. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12393. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12394. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12395. // .. .. .. .. START: OUTPUT ENABLE
  12396. // .. .. .. .. FINISH: OUTPUT ENABLE
  12397. // .. .. .. .. START: OUTPUT ENABLE
  12398. // .. .. .. .. OP_ENABLE_1 = 0x4000
  12399. // .. .. .. .. ==> 0XE000A248[21:0] = 0x00004000U
  12400. // .. .. .. .. ==> MASK : 0x003FFFFFU VAL : 0x00004000U
  12401. // .. .. .. ..
  12402. EMIT_MASKWRITE(0XE000A248, 0x003FFFFFU ,0x00004000U),
  12403. // .. .. .. .. FINISH: OUTPUT ENABLE
  12404. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12405. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12406. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12407. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12408. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12409. // .. .. .. .. MASK_1_LSW = 0xbfff
  12410. // .. .. .. .. ==> 0XE000A008[31:16] = 0x0000BFFFU
  12411. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xBFFF0000U
  12412. // .. .. .. .. DATA_1_LSW = 0x0
  12413. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00000000U
  12414. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000000U
  12415. // .. .. .. ..
  12416. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0xBFFF0000U),
  12417. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12418. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12419. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12420. // .. .. .. .. START: ADD 1 MS DELAY
  12421. // .. .. .. ..
  12422. EMIT_MASKDELAY(0XF8F00200, 1),
  12423. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12424. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12425. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12426. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12427. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12428. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12429. // .. .. .. .. MASK_1_LSW = 0xbfff
  12430. // .. .. .. .. ==> 0XE000A008[31:16] = 0x0000BFFFU
  12431. // .. .. .. .. ==> MASK : 0xFFFF0000U VAL : 0xBFFF0000U
  12432. // .. .. .. .. DATA_1_LSW = 0x4000
  12433. // .. .. .. .. ==> 0XE000A008[15:0] = 0x00004000U
  12434. // .. .. .. .. ==> MASK : 0x0000FFFFU VAL : 0x00004000U
  12435. // .. .. .. ..
  12436. EMIT_MASKWRITE(0XE000A008, 0xFFFFFFFFU ,0xBFFF4000U),
  12437. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12438. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12439. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12440. // .. .. .. FINISH: I2C0 RESET
  12441. // .. .. .. START: I2C1 RESET
  12442. // .. .. .. .. START: DIR MODE GPIO BANK0
  12443. // .. .. .. .. FINISH: DIR MODE GPIO BANK0
  12444. // .. .. .. .. START: DIR MODE GPIO BANK1
  12445. // .. .. .. .. FINISH: DIR MODE GPIO BANK1
  12446. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12447. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12448. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12449. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12450. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12451. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12452. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12453. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12454. // .. .. .. .. START: OUTPUT ENABLE
  12455. // .. .. .. .. FINISH: OUTPUT ENABLE
  12456. // .. .. .. .. START: OUTPUT ENABLE
  12457. // .. .. .. .. FINISH: OUTPUT ENABLE
  12458. // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
  12459. // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
  12460. // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
  12461. // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
  12462. // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
  12463. // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
  12464. // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
  12465. // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
  12466. // .. .. .. .. START: ADD 1 MS DELAY
  12467. // .. .. .. ..
  12468. EMIT_MASKDELAY(0XF8F00200, 1),
  12469. // .. .. .. .. FINISH: ADD 1 MS DELAY
  12470. // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12471. // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12472. // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
  12473. // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
  12474. // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
  12475. // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
  12476. // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
  12477. // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
  12478. // .. .. .. FINISH: I2C1 RESET
  12479. // .. .. FINISH: I2C RESET
  12480. // .. .. START: NOR CHIP SELECT
  12481. // .. .. .. START: DIR MODE BANK 0
  12482. // .. .. .. FINISH: DIR MODE BANK 0
  12483. // .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
  12484. // .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
  12485. // .. .. .. START: OUTPUT ENABLE BANK 0
  12486. // .. .. .. FINISH: OUTPUT ENABLE BANK 0
  12487. // .. .. FINISH: NOR CHIP SELECT
  12488. // .. FINISH: SMC TIMING CALCULATION REGISTER UPDATE
  12489. // FINISH: top
  12490. //
  12491. EMIT_EXIT(),
  12492. //
  12493. };
  12494. unsigned long ps7_post_config_1_0[] = {
  12495. // START: top
  12496. // .. START: SLCR SETTINGS
  12497. // .. UNLOCK_KEY = 0XDF0D
  12498. // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
  12499. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
  12500. // ..
  12501. EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
  12502. // .. FINISH: SLCR SETTINGS
  12503. // .. START: ENABLING LEVEL SHIFTER
  12504. // .. USER_INP_ICT_EN_0 = 3
  12505. // .. ==> 0XF8000900[1:0] = 0x00000003U
  12506. // .. ==> MASK : 0x00000003U VAL : 0x00000003U
  12507. // .. USER_INP_ICT_EN_1 = 3
  12508. // .. ==> 0XF8000900[3:2] = 0x00000003U
  12509. // .. ==> MASK : 0x0000000CU VAL : 0x0000000CU
  12510. // ..
  12511. EMIT_MASKWRITE(0XF8000900, 0x0000000FU ,0x0000000FU),
  12512. // .. FINISH: ENABLING LEVEL SHIFTER
  12513. // .. START: FPGA RESETS TO 0
  12514. // .. reserved_3 = 0
  12515. // .. ==> 0XF8000240[31:25] = 0x00000000U
  12516. // .. ==> MASK : 0xFE000000U VAL : 0x00000000U
  12517. // .. FPGA_ACP_RST = 0
  12518. // .. ==> 0XF8000240[24:24] = 0x00000000U
  12519. // .. ==> MASK : 0x01000000U VAL : 0x00000000U
  12520. // .. FPGA_AXDS3_RST = 0
  12521. // .. ==> 0XF8000240[23:23] = 0x00000000U
  12522. // .. ==> MASK : 0x00800000U VAL : 0x00000000U
  12523. // .. FPGA_AXDS2_RST = 0
  12524. // .. ==> 0XF8000240[22:22] = 0x00000000U
  12525. // .. ==> MASK : 0x00400000U VAL : 0x00000000U
  12526. // .. FPGA_AXDS1_RST = 0
  12527. // .. ==> 0XF8000240[21:21] = 0x00000000U
  12528. // .. ==> MASK : 0x00200000U VAL : 0x00000000U
  12529. // .. FPGA_AXDS0_RST = 0
  12530. // .. ==> 0XF8000240[20:20] = 0x00000000U
  12531. // .. ==> MASK : 0x00100000U VAL : 0x00000000U
  12532. // .. reserved_2 = 0
  12533. // .. ==> 0XF8000240[19:18] = 0x00000000U
  12534. // .. ==> MASK : 0x000C0000U VAL : 0x00000000U
  12535. // .. FSSW1_FPGA_RST = 0
  12536. // .. ==> 0XF8000240[17:17] = 0x00000000U
  12537. // .. ==> MASK : 0x00020000U VAL : 0x00000000U
  12538. // .. FSSW0_FPGA_RST = 0
  12539. // .. ==> 0XF8000240[16:16] = 0x00000000U
  12540. // .. ==> MASK : 0x00010000U VAL : 0x00000000U
  12541. // .. reserved_1 = 0
  12542. // .. ==> 0XF8000240[15:14] = 0x00000000U
  12543. // .. ==> MASK : 0x0000C000U VAL : 0x00000000U
  12544. // .. FPGA_FMSW1_RST = 0
  12545. // .. ==> 0XF8000240[13:13] = 0x00000000U
  12546. // .. ==> MASK : 0x00002000U VAL : 0x00000000U
  12547. // .. FPGA_FMSW0_RST = 0
  12548. // .. ==> 0XF8000240[12:12] = 0x00000000U
  12549. // .. ==> MASK : 0x00001000U VAL : 0x00000000U
  12550. // .. FPGA_DMA3_RST = 0
  12551. // .. ==> 0XF8000240[11:11] = 0x00000000U
  12552. // .. ==> MASK : 0x00000800U VAL : 0x00000000U
  12553. // .. FPGA_DMA2_RST = 0
  12554. // .. ==> 0XF8000240[10:10] = 0x00000000U
  12555. // .. ==> MASK : 0x00000400U VAL : 0x00000000U
  12556. // .. FPGA_DMA1_RST = 0
  12557. // .. ==> 0XF8000240[9:9] = 0x00000000U
  12558. // .. ==> MASK : 0x00000200U VAL : 0x00000000U
  12559. // .. FPGA_DMA0_RST = 0
  12560. // .. ==> 0XF8000240[8:8] = 0x00000000U
  12561. // .. ==> MASK : 0x00000100U VAL : 0x00000000U
  12562. // .. reserved = 0
  12563. // .. ==> 0XF8000240[7:4] = 0x00000000U
  12564. // .. ==> MASK : 0x000000F0U VAL : 0x00000000U
  12565. // .. FPGA3_OUT_RST = 0
  12566. // .. ==> 0XF8000240[3:3] = 0x00000000U
  12567. // .. ==> MASK : 0x00000008U VAL : 0x00000000U
  12568. // .. FPGA2_OUT_RST = 0
  12569. // .. ==> 0XF8000240[2:2] = 0x00000000U
  12570. // .. ==> MASK : 0x00000004U VAL : 0x00000000U
  12571. // .. FPGA1_OUT_RST = 0
  12572. // .. ==> 0XF8000240[1:1] = 0x00000000U
  12573. // .. ==> MASK : 0x00000002U VAL : 0x00000000U
  12574. // .. FPGA0_OUT_RST = 0
  12575. // .. ==> 0XF8000240[0:0] = 0x00000000U
  12576. // .. ==> MASK : 0x00000001U VAL : 0x00000000U
  12577. // ..
  12578. EMIT_MASKWRITE(0XF8000240, 0xFFFFFFFFU ,0x00000000U),
  12579. // .. FINISH: FPGA RESETS TO 0
  12580. // .. START: AFI REGISTERS
  12581. // .. .. START: AFI0 REGISTERS
  12582. // .. .. FINISH: AFI0 REGISTERS
  12583. // .. .. START: AFI1 REGISTERS
  12584. // .. .. FINISH: AFI1 REGISTERS
  12585. // .. .. START: AFI2 REGISTERS
  12586. // .. .. FINISH: AFI2 REGISTERS
  12587. // .. .. START: AFI3 REGISTERS
  12588. // .. .. FINISH: AFI3 REGISTERS
  12589. // .. FINISH: AFI REGISTERS
  12590. // .. START: LOCK IT BACK
  12591. // .. LOCK_KEY = 0X767B
  12592. // .. ==> 0XF8000004[15:0] = 0x0000767BU
  12593. // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
  12594. // ..
  12595. EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
  12596. // .. FINISH: LOCK IT BACK
  12597. // FINISH: top
  12598. //
  12599. EMIT_EXIT(),
  12600. //
  12601. };
  12602. #include "xil_io.h"
  12603. unsigned long *ps7_mio_init_data = ps7_mio_init_data_3_0;
  12604. unsigned long *ps7_pll_init_data = ps7_pll_init_data_3_0;
  12605. unsigned long *ps7_clock_init_data = ps7_clock_init_data_3_0;
  12606. unsigned long *ps7_ddr_init_data = ps7_ddr_init_data_3_0;
  12607. unsigned long *ps7_peripherals_init_data = ps7_peripherals_init_data_3_0;
  12608. int
  12609. ps7_post_config()
  12610. {
  12611. // Get the PS_VERSION on run time
  12612. unsigned long si_ver = ps7GetSiliconVersion ();
  12613. int ret = -1;
  12614. if (si_ver == PCW_SILICON_VERSION_1) {
  12615. ret = ps7_config (ps7_post_config_1_0);
  12616. if (ret != PS7_INIT_SUCCESS) return ret;
  12617. } else if (si_ver == PCW_SILICON_VERSION_2) {
  12618. ret = ps7_config (ps7_post_config_2_0);
  12619. if (ret != PS7_INIT_SUCCESS) return ret;
  12620. } else {
  12621. ret = ps7_config (ps7_post_config_3_0);
  12622. if (ret != PS7_INIT_SUCCESS) return ret;
  12623. }
  12624. return PS7_INIT_SUCCESS;
  12625. }
  12626. int
  12627. ps7_init()
  12628. {
  12629. // Get the PS_VERSION on run time
  12630. unsigned long si_ver = ps7GetSiliconVersion ();
  12631. int ret;
  12632. //int pcw_ver = 0;
  12633. if (si_ver == PCW_SILICON_VERSION_1) {
  12634. ps7_mio_init_data = ps7_mio_init_data_1_0;
  12635. ps7_pll_init_data = ps7_pll_init_data_1_0;
  12636. ps7_clock_init_data = ps7_clock_init_data_1_0;
  12637. ps7_ddr_init_data = ps7_ddr_init_data_1_0;
  12638. ps7_peripherals_init_data = ps7_peripherals_init_data_1_0;
  12639. //pcw_ver = 1;
  12640. } else if (si_ver == PCW_SILICON_VERSION_2) {
  12641. ps7_mio_init_data = ps7_mio_init_data_2_0;
  12642. ps7_pll_init_data = ps7_pll_init_data_2_0;
  12643. ps7_clock_init_data = ps7_clock_init_data_2_0;
  12644. ps7_ddr_init_data = ps7_ddr_init_data_2_0;
  12645. ps7_peripherals_init_data = ps7_peripherals_init_data_2_0;
  12646. //pcw_ver = 2;
  12647. } else {
  12648. ps7_mio_init_data = ps7_mio_init_data_3_0;
  12649. ps7_pll_init_data = ps7_pll_init_data_3_0;
  12650. ps7_clock_init_data = ps7_clock_init_data_3_0;
  12651. ps7_ddr_init_data = ps7_ddr_init_data_3_0;
  12652. ps7_peripherals_init_data = ps7_peripherals_init_data_3_0;
  12653. //pcw_ver = 3;
  12654. }
  12655. // MIO init
  12656. ret = ps7_config (ps7_mio_init_data);
  12657. if (ret != PS7_INIT_SUCCESS) return ret;
  12658. // PLL init
  12659. ret = ps7_config (ps7_pll_init_data);
  12660. if (ret != PS7_INIT_SUCCESS) return ret;
  12661. // Clock init
  12662. ret = ps7_config (ps7_clock_init_data);
  12663. if (ret != PS7_INIT_SUCCESS) return ret;
  12664. // DDR init
  12665. ret = ps7_config (ps7_ddr_init_data);
  12666. if (ret != PS7_INIT_SUCCESS) return ret;
  12667. // Peripherals init
  12668. ret = ps7_config (ps7_peripherals_init_data);
  12669. if (ret != PS7_INIT_SUCCESS) return ret;
  12670. //xil_printf ("\n PCW Silicon Version : %d.0", pcw_ver);
  12671. return PS7_INIT_SUCCESS;
  12672. }