virtio_pci.c 13 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421
  1. // SPDX-License-Identifier: GPL-2.0+
  2. /*
  3. * Copyright (C) 2018, Bin Meng <bmeng.cn@gmail.com>
  4. *
  5. * VirtIO PCI bus transport driver
  6. * Ported from Linux drivers/virtio/virtio_pci*.c
  7. */
  8. #include <common.h>
  9. #include <dm.h>
  10. #include <virtio_types.h>
  11. #include <virtio.h>
  12. #include <virtio_ring.h>
  13. #include <dm/device.h>
  14. #include <linux/compat.h>
  15. #include <linux/io.h>
  16. #include "virtio_pci.h"
  17. #define VIRTIO_PCI_DRV_NAME "virtio-pci"
  18. /* PCI device ID in the range 0x1000 to 0x103f */
  19. #define VIRTIO_PCI_VENDOR_ID 0x1af4
  20. #define VIRTIO_PCI_DEVICE_ID00 0x1000
  21. #define VIRTIO_PCI_DEVICE_ID01 0x1001
  22. #define VIRTIO_PCI_DEVICE_ID02 0x1002
  23. #define VIRTIO_PCI_DEVICE_ID03 0x1003
  24. #define VIRTIO_PCI_DEVICE_ID04 0x1004
  25. #define VIRTIO_PCI_DEVICE_ID05 0x1005
  26. #define VIRTIO_PCI_DEVICE_ID06 0x1006
  27. #define VIRTIO_PCI_DEVICE_ID07 0x1007
  28. #define VIRTIO_PCI_DEVICE_ID08 0x1008
  29. #define VIRTIO_PCI_DEVICE_ID09 0x1009
  30. #define VIRTIO_PCI_DEVICE_ID0A 0x100a
  31. #define VIRTIO_PCI_DEVICE_ID0B 0x100b
  32. #define VIRTIO_PCI_DEVICE_ID0C 0x100c
  33. #define VIRTIO_PCI_DEVICE_ID0D 0x100d
  34. #define VIRTIO_PCI_DEVICE_ID0E 0x100e
  35. #define VIRTIO_PCI_DEVICE_ID0F 0x100f
  36. #define VIRTIO_PCI_DEVICE_ID10 0x1010
  37. #define VIRTIO_PCI_DEVICE_ID11 0x1011
  38. #define VIRTIO_PCI_DEVICE_ID12 0x1012
  39. #define VIRTIO_PCI_DEVICE_ID13 0x1013
  40. #define VIRTIO_PCI_DEVICE_ID14 0x1014
  41. #define VIRTIO_PCI_DEVICE_ID15 0x1015
  42. #define VIRTIO_PCI_DEVICE_ID16 0x1016
  43. #define VIRTIO_PCI_DEVICE_ID17 0x1017
  44. #define VIRTIO_PCI_DEVICE_ID18 0x1018
  45. #define VIRTIO_PCI_DEVICE_ID19 0x1019
  46. #define VIRTIO_PCI_DEVICE_ID1A 0x101a
  47. #define VIRTIO_PCI_DEVICE_ID1B 0x101b
  48. #define VIRTIO_PCI_DEVICE_ID1C 0x101c
  49. #define VIRTIO_PCI_DEVICE_ID1D 0x101d
  50. #define VIRTIO_PCI_DEVICE_ID1E 0x101e
  51. #define VIRTIO_PCI_DEVICE_ID1F 0x101f
  52. #define VIRTIO_PCI_DEVICE_ID20 0x1020
  53. #define VIRTIO_PCI_DEVICE_ID21 0x1021
  54. #define VIRTIO_PCI_DEVICE_ID22 0x1022
  55. #define VIRTIO_PCI_DEVICE_ID23 0x1023
  56. #define VIRTIO_PCI_DEVICE_ID24 0x1024
  57. #define VIRTIO_PCI_DEVICE_ID25 0x1025
  58. #define VIRTIO_PCI_DEVICE_ID26 0x1026
  59. #define VIRTIO_PCI_DEVICE_ID27 0x1027
  60. #define VIRTIO_PCI_DEVICE_ID28 0x1028
  61. #define VIRTIO_PCI_DEVICE_ID29 0x1029
  62. #define VIRTIO_PCI_DEVICE_ID2A 0x102a
  63. #define VIRTIO_PCI_DEVICE_ID2B 0x102b
  64. #define VIRTIO_PCI_DEVICE_ID2C 0x102c
  65. #define VIRTIO_PCI_DEVICE_ID2D 0x102d
  66. #define VIRTIO_PCI_DEVICE_ID2E 0x102e
  67. #define VIRTIO_PCI_DEVICE_ID2F 0x102f
  68. #define VIRTIO_PCI_DEVICE_ID30 0x1030
  69. #define VIRTIO_PCI_DEVICE_ID31 0x1031
  70. #define VIRTIO_PCI_DEVICE_ID32 0x1032
  71. #define VIRTIO_PCI_DEVICE_ID33 0x1033
  72. #define VIRTIO_PCI_DEVICE_ID34 0x1034
  73. #define VIRTIO_PCI_DEVICE_ID35 0x1035
  74. #define VIRTIO_PCI_DEVICE_ID36 0x1036
  75. #define VIRTIO_PCI_DEVICE_ID37 0x1037
  76. #define VIRTIO_PCI_DEVICE_ID38 0x1038
  77. #define VIRTIO_PCI_DEVICE_ID39 0x1039
  78. #define VIRTIO_PCI_DEVICE_ID3A 0x103a
  79. #define VIRTIO_PCI_DEVICE_ID3B 0x103b
  80. #define VIRTIO_PCI_DEVICE_ID3C 0x103c
  81. #define VIRTIO_PCI_DEVICE_ID3D 0x103d
  82. #define VIRTIO_PCI_DEVICE_ID3E 0x103e
  83. #define VIRTIO_PCI_DEVICE_ID3F 0x103f
  84. /**
  85. * virtio pci transport driver private data
  86. *
  87. * @ioaddr: pci transport device register base
  88. * @version: pci transport device version
  89. */
  90. struct virtio_pci_priv {
  91. void __iomem *ioaddr;
  92. };
  93. static int virtio_pci_get_config(struct udevice *udev, unsigned int offset,
  94. void *buf, unsigned int len)
  95. {
  96. struct virtio_pci_priv *priv = dev_get_priv(udev);
  97. void __iomem *ioaddr = priv->ioaddr + VIRTIO_PCI_CONFIG_OFF(false);
  98. u8 *ptr = buf;
  99. int i;
  100. for (i = 0; i < len; i++)
  101. ptr[i] = ioread8(ioaddr + i);
  102. return 0;
  103. }
  104. static int virtio_pci_set_config(struct udevice *udev, unsigned int offset,
  105. const void *buf, unsigned int len)
  106. {
  107. struct virtio_pci_priv *priv = dev_get_priv(udev);
  108. void __iomem *ioaddr = priv->ioaddr + VIRTIO_PCI_CONFIG_OFF(false);
  109. const u8 *ptr = buf;
  110. int i;
  111. for (i = 0; i < len; i++)
  112. iowrite8(ptr[i], ioaddr + i);
  113. return 0;
  114. }
  115. static int virtio_pci_get_status(struct udevice *udev, u8 *status)
  116. {
  117. struct virtio_pci_priv *priv = dev_get_priv(udev);
  118. *status = ioread8(priv->ioaddr + VIRTIO_PCI_STATUS);
  119. return 0;
  120. }
  121. static int virtio_pci_set_status(struct udevice *udev, u8 status)
  122. {
  123. struct virtio_pci_priv *priv = dev_get_priv(udev);
  124. /* We should never be setting status to 0 */
  125. WARN_ON(status == 0);
  126. iowrite8(status, priv->ioaddr + VIRTIO_PCI_STATUS);
  127. return 0;
  128. }
  129. static int virtio_pci_reset(struct udevice *udev)
  130. {
  131. struct virtio_pci_priv *priv = dev_get_priv(udev);
  132. /* 0 status means a reset */
  133. iowrite8(0, priv->ioaddr + VIRTIO_PCI_STATUS);
  134. /*
  135. * Flush out the status write, and flush in device writes,
  136. * including MSI-X interrupts, if any.
  137. */
  138. ioread8(priv->ioaddr + VIRTIO_PCI_STATUS);
  139. return 0;
  140. }
  141. static int virtio_pci_get_features(struct udevice *udev, u64 *features)
  142. {
  143. struct virtio_pci_priv *priv = dev_get_priv(udev);
  144. /*
  145. * When someone needs more than 32 feature bits, we'll need to
  146. * steal a bit to indicate that the rest are somewhere else.
  147. */
  148. *features = ioread32(priv->ioaddr + VIRTIO_PCI_HOST_FEATURES);
  149. return 0;
  150. }
  151. static int virtio_pci_set_features(struct udevice *udev)
  152. {
  153. struct virtio_pci_priv *priv = dev_get_priv(udev);
  154. struct virtio_dev_priv *uc_priv = dev_get_uclass_priv(udev);
  155. /* Make sure we don't have any features > 32 bits! */
  156. WARN_ON((u32)uc_priv->features != uc_priv->features);
  157. /* We only support 32 feature bits */
  158. iowrite32(uc_priv->features, priv->ioaddr + VIRTIO_PCI_GUEST_FEATURES);
  159. return 0;
  160. }
  161. static struct virtqueue *virtio_pci_setup_vq(struct udevice *udev,
  162. unsigned int index)
  163. {
  164. struct virtio_pci_priv *priv = dev_get_priv(udev);
  165. struct virtqueue *vq;
  166. unsigned int num;
  167. int err;
  168. /* Select the queue we're interested in */
  169. iowrite16(index, priv->ioaddr + VIRTIO_PCI_QUEUE_SEL);
  170. /* Check if queue is either not available or already active */
  171. num = ioread16(priv->ioaddr + VIRTIO_PCI_QUEUE_NUM);
  172. if (!num || ioread32(priv->ioaddr + VIRTIO_PCI_QUEUE_PFN)) {
  173. err = -ENOENT;
  174. goto error_available;
  175. }
  176. /* Create the vring */
  177. vq = vring_create_virtqueue(index, num, VIRTIO_PCI_VRING_ALIGN, udev);
  178. if (!vq) {
  179. err = -ENOMEM;
  180. goto error_available;
  181. }
  182. /* Activate the queue */
  183. iowrite32(virtqueue_get_desc_addr(vq) >> VIRTIO_PCI_QUEUE_ADDR_SHIFT,
  184. priv->ioaddr + VIRTIO_PCI_QUEUE_PFN);
  185. return vq;
  186. error_available:
  187. return ERR_PTR(err);
  188. }
  189. static void virtio_pci_del_vq(struct virtqueue *vq)
  190. {
  191. struct virtio_pci_priv *priv = dev_get_priv(vq->vdev);
  192. unsigned int index = vq->index;
  193. iowrite16(index, priv->ioaddr + VIRTIO_PCI_QUEUE_SEL);
  194. /* Select and deactivate the queue */
  195. iowrite32(0, priv->ioaddr + VIRTIO_PCI_QUEUE_PFN);
  196. vring_del_virtqueue(vq);
  197. }
  198. static int virtio_pci_del_vqs(struct udevice *udev)
  199. {
  200. struct virtio_dev_priv *uc_priv = dev_get_uclass_priv(udev);
  201. struct virtqueue *vq, *n;
  202. list_for_each_entry_safe(vq, n, &uc_priv->vqs, list)
  203. virtio_pci_del_vq(vq);
  204. return 0;
  205. }
  206. static int virtio_pci_find_vqs(struct udevice *udev, unsigned int nvqs,
  207. struct virtqueue *vqs[])
  208. {
  209. int i;
  210. for (i = 0; i < nvqs; ++i) {
  211. vqs[i] = virtio_pci_setup_vq(udev, i);
  212. if (IS_ERR(vqs[i])) {
  213. virtio_pci_del_vqs(udev);
  214. return PTR_ERR(vqs[i]);
  215. }
  216. }
  217. return 0;
  218. }
  219. static int virtio_pci_notify(struct udevice *udev, struct virtqueue *vq)
  220. {
  221. struct virtio_pci_priv *priv = dev_get_priv(udev);
  222. /*
  223. * We write the queue's selector into the notification register
  224. * to signal the other end
  225. */
  226. iowrite16(vq->index, priv->ioaddr + VIRTIO_PCI_QUEUE_NOTIFY);
  227. return 0;
  228. }
  229. static int virtio_pci_bind(struct udevice *udev)
  230. {
  231. static int num_devs;
  232. char name[20];
  233. /* Create a unique device name for PCI type devices */
  234. sprintf(name, "%s#%u", VIRTIO_PCI_DRV_NAME, num_devs++);
  235. device_set_name(udev, name);
  236. return 0;
  237. }
  238. static int virtio_pci_probe(struct udevice *udev)
  239. {
  240. struct pci_child_platdata *pplat = dev_get_parent_platdata(udev);
  241. struct virtio_dev_priv *uc_priv = dev_get_uclass_priv(udev);
  242. struct virtio_pci_priv *priv = dev_get_priv(udev);
  243. u16 subvendor, subdevice;
  244. u8 revision;
  245. /* We only own devices >= 0x1000 and <= 0x103f: leave the rest. */
  246. if (pplat->device < 0x1000 || pplat->device > 0x103f)
  247. return -ENODEV;
  248. /* Transitional devices must have a PCI revision ID of 0 */
  249. dm_pci_read_config8(udev, PCI_REVISION_ID, &revision);
  250. if (revision != VIRTIO_PCI_ABI_VERSION) {
  251. printf("(%s): virtio_pci expected ABI version %d, got %d\n",
  252. udev->name, VIRTIO_PCI_ABI_VERSION, revision);
  253. return -ENODEV;
  254. }
  255. /*
  256. * Transitional devices must have the PCI subsystem device ID matching
  257. * the virtio device ID
  258. */
  259. dm_pci_read_config16(udev, PCI_SUBSYSTEM_ID, &subdevice);
  260. dm_pci_read_config16(udev, PCI_SUBSYSTEM_VENDOR_ID, &subvendor);
  261. uc_priv->device = subdevice;
  262. uc_priv->vendor = subvendor;
  263. priv->ioaddr = dm_pci_map_bar(udev, PCI_BASE_ADDRESS_0, PCI_REGION_IO);
  264. if (!priv->ioaddr)
  265. return -ENXIO;
  266. debug("(%s): virtio legacy device reg base %04lx\n",
  267. udev->name, (ulong)priv->ioaddr);
  268. debug("(%s): device (%d) vendor (%08x) version (%d)\n", udev->name,
  269. uc_priv->device, uc_priv->vendor, revision);
  270. return 0;
  271. }
  272. static const struct dm_virtio_ops virtio_pci_ops = {
  273. .get_config = virtio_pci_get_config,
  274. .set_config = virtio_pci_set_config,
  275. .get_status = virtio_pci_get_status,
  276. .set_status = virtio_pci_set_status,
  277. .reset = virtio_pci_reset,
  278. .get_features = virtio_pci_get_features,
  279. .set_features = virtio_pci_set_features,
  280. .find_vqs = virtio_pci_find_vqs,
  281. .del_vqs = virtio_pci_del_vqs,
  282. .notify = virtio_pci_notify,
  283. };
  284. U_BOOT_DRIVER(virtio_pci) = {
  285. .name = VIRTIO_PCI_DRV_NAME,
  286. .id = UCLASS_VIRTIO,
  287. .ops = &virtio_pci_ops,
  288. .bind = virtio_pci_bind,
  289. .probe = virtio_pci_probe,
  290. .priv_auto_alloc_size = sizeof(struct virtio_pci_priv),
  291. };
  292. static struct pci_device_id virtio_pci_supported[] = {
  293. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID00) },
  294. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID01) },
  295. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID02) },
  296. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID03) },
  297. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID04) },
  298. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID05) },
  299. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID06) },
  300. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID07) },
  301. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID08) },
  302. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID09) },
  303. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0A) },
  304. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0B) },
  305. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0C) },
  306. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0D) },
  307. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0E) },
  308. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0F) },
  309. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID10) },
  310. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID11) },
  311. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID12) },
  312. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID13) },
  313. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID14) },
  314. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID15) },
  315. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID16) },
  316. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID17) },
  317. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID18) },
  318. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID19) },
  319. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1A) },
  320. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1B) },
  321. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1C) },
  322. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1D) },
  323. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1E) },
  324. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1F) },
  325. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID20) },
  326. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID21) },
  327. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID22) },
  328. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID23) },
  329. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID24) },
  330. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID25) },
  331. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID26) },
  332. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID27) },
  333. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID28) },
  334. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID29) },
  335. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2A) },
  336. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2B) },
  337. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2C) },
  338. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2D) },
  339. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2E) },
  340. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2F) },
  341. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID30) },
  342. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID31) },
  343. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID32) },
  344. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID33) },
  345. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID34) },
  346. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID35) },
  347. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID36) },
  348. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID37) },
  349. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID38) },
  350. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID39) },
  351. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3A) },
  352. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3B) },
  353. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3C) },
  354. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3D) },
  355. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3E) },
  356. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3F) },
  357. {},
  358. };
  359. U_BOOT_PCI_DEVICE(virtio_pci, virtio_pci_supported);