1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465666768697071727374757677787980818283848586878889909192939495969798991001011021031041051061071081091101111121131141151161171181191201211221231241251261271281291301311321331341351361371381391401411421431441451461471481491501511521531541551561571581591601611621631641651661671681691701711721731741751761771781791801811821831841851861871881891901911921931941951961971981992002012022032042052062072082092102112122132142152162172182192202212222232242252262272282292302312322332342352362372382392402412422432442452462472482492502512522532542552562572582592602612622632642652662672682692702712722732742752762772782792802812822832842852862872882892902912922932942952962972982993003013023033043053063073083093103113123133143153163173183193203213223233243253263273283293303313323333343353363373383393403413423433443453463473483493503513523533543553563573583593603613623633643653663673683693703713723733743753763773783793803813823833843853863873883893903913923933943953963973983994004014024034044054064074084094104114124134144154164174184194204214224234244254264274284294304314324334344354364374384394404414424434444454464474484494504514524534544554564574584594604614624634644654664674684694704714724734744754764774784794804814824834844854864874884894904914924934944954964974984995005015025035045055065075085095105115125135145155165175185195205215225235245255265275285295305315325335345355365375385395405415425435445455465475485495505515525535545555565575585595605615625635645655665675685695705715725735745755765775785795805815825835845855865875885895905915925935945955965975985996006016026036046056066076086096106116126136146156166176186196206216226236246256266276286296306316326336346356366376386396406416426436446456466476486496506516526536546556566576586596606616626636646656666676686696706716726736746756766776786796806816826836846856866876886896906916926936946956966976986997007017027037047057067077087097107117127137147157167177187197207217227237247257267277287297307317327337347357367377387397407417427437447457467477487497507517527537547557567577587597607617627637647657667677687697707717727737747757767777787797807817827837847857867877887897907917927937947957967977987998008018028038048058068078088098108118128138148158168178188198208218228238248258268278288298308318328338348358368378388398408418428438448458468478488498508518528538548558568578588598608618628638648658668678688698708718728738748758768778788798808818828838848858868878888898908918928938948958968978988999009019029039049059069079089099109119129139149159169179189199209219229239249259269279289299309319329339349359369379389399409419429439449459469479489499509519529539549559569579589599609619629639649659669679689699709719729739749759769779789799809819829839849859869879889899909919929939949959969979989991000100110021003100410051006100710081009101010111012101310141015101610171018101910201021102210231024102510261027102810291030103110321033103410351036103710381039104010411042104310441045104610471048104910501051105210531054105510561057105810591060106110621063106410651066106710681069107010711072107310741075107610771078107910801081108210831084108510861087108810891090109110921093109410951096109710981099110011011102110311041105110611071108110911101111111211131114111511161117111811191120112111221123112411251126112711281129113011311132113311341135113611371138113911401141114211431144114511461147114811491150115111521153115411551156115711581159116011611162116311641165116611671168116911701171117211731174117511761177117811791180118111821183118411851186118711881189119011911192119311941195119611971198119912001201120212031204120512061207120812091210121112121213121412151216121712181219122012211222122312241225122612271228122912301231123212331234123512361237123812391240124112421243124412451246124712481249125012511252125312541255125612571258125912601261126212631264126512661267126812691270127112721273127412751276127712781279128012811282128312841285128612871288128912901291129212931294129512961297129812991300130113021303130413051306130713081309131013111312131313141315131613171318131913201321132213231324132513261327132813291330133113321333133413351336133713381339134013411342134313441345134613471348134913501351135213531354135513561357135813591360136113621363136413651366136713681369137013711372137313741375137613771378137913801381138213831384138513861387138813891390139113921393139413951396139713981399140014011402140314041405140614071408140914101411141214131414141514161417141814191420142114221423142414251426142714281429143014311432143314341435143614371438143914401441144214431444144514461447144814491450145114521453145414551456145714581459146014611462146314641465146614671468146914701471147214731474147514761477147814791480148114821483148414851486148714881489149014911492149314941495149614971498149915001501150215031504150515061507150815091510151115121513151415151516151715181519152015211522152315241525152615271528152915301531153215331534153515361537153815391540154115421543154415451546154715481549155015511552155315541555155615571558155915601561156215631564156515661567156815691570157115721573157415751576157715781579158015811582158315841585158615871588158915901591159215931594159515961597159815991600160116021603160416051606160716081609161016111612161316141615161616171618161916201621162216231624162516261627162816291630163116321633163416351636163716381639164016411642164316441645164616471648164916501651165216531654165516561657165816591660166116621663166416651666166716681669167016711672167316741675167616771678167916801681168216831684168516861687168816891690169116921693169416951696169716981699170017011702170317041705170617071708170917101711171217131714171517161717171817191720172117221723172417251726172717281729173017311732173317341735173617371738173917401741174217431744174517461747174817491750175117521753175417551756175717581759176017611762176317641765176617671768176917701771177217731774177517761777177817791780178117821783178417851786178717881789179017911792179317941795179617971798179918001801180218031804180518061807180818091810181118121813181418151816181718181819182018211822182318241825182618271828182918301831183218331834183518361837183818391840184118421843184418451846184718481849185018511852185318541855185618571858185918601861186218631864186518661867186818691870187118721873187418751876187718781879188018811882188318841885188618871888188918901891189218931894189518961897189818991900190119021903190419051906190719081909191019111912191319141915191619171918191919201921192219231924192519261927192819291930193119321933193419351936193719381939194019411942194319441945194619471948194919501951195219531954195519561957195819591960196119621963196419651966196719681969197019711972197319741975197619771978197919801981198219831984198519861987198819891990199119921993199419951996199719981999200020012002200320042005200620072008200920102011201220132014201520162017201820192020202120222023202420252026202720282029203020312032203320342035203620372038203920402041204220432044204520462047204820492050205120522053205420552056205720582059206020612062206320642065206620672068206920702071207220732074207520762077207820792080208120822083208420852086208720882089209020912092209320942095209620972098209921002101210221032104210521062107210821092110211121122113211421152116211721182119212021212122212321242125212621272128212921302131213221332134213521362137213821392140214121422143214421452146214721482149215021512152215321542155215621572158215921602161216221632164216521662167216821692170217121722173217421752176217721782179218021812182218321842185218621872188218921902191219221932194219521962197219821992200220122022203220422052206220722082209221022112212221322142215221622172218221922202221222222232224222522262227222822292230223122322233223422352236223722382239224022412242224322442245224622472248224922502251225222532254225522562257225822592260226122622263226422652266226722682269227022712272227322742275227622772278227922802281228222832284228522862287228822892290229122922293229422952296229722982299230023012302230323042305230623072308230923102311231223132314231523162317231823192320232123222323232423252326232723282329233023312332233323342335233623372338233923402341234223432344234523462347234823492350235123522353235423552356235723582359236023612362236323642365236623672368236923702371237223732374237523762377237823792380238123822383238423852386238723882389239023912392239323942395239623972398239924002401240224032404240524062407240824092410241124122413241424152416241724182419242024212422242324242425242624272428242924302431243224332434243524362437243824392440244124422443244424452446244724482449245024512452245324542455245624572458245924602461246224632464246524662467246824692470247124722473247424752476247724782479248024812482248324842485248624872488248924902491249224932494249524962497249824992500250125022503250425052506250725082509251025112512251325142515251625172518251925202521252225232524252525262527252825292530253125322533253425352536253725382539254025412542254325442545254625472548254925502551255225532554255525562557255825592560256125622563256425652566256725682569257025712572257325742575257625772578257925802581258225832584258525862587258825892590259125922593259425952596259725982599260026012602260326042605260626072608260926102611261226132614261526162617261826192620262126222623262426252626262726282629263026312632263326342635263626372638263926402641264226432644264526462647264826492650265126522653265426552656265726582659266026612662266326642665266626672668266926702671267226732674267526762677267826792680268126822683268426852686268726882689269026912692269326942695269626972698269927002701270227032704270527062707270827092710271127122713271427152716271727182719272027212722272327242725272627272728272927302731273227332734273527362737273827392740274127422743274427452746274727482749275027512752275327542755275627572758275927602761276227632764276527662767276827692770277127722773277427752776277727782779278027812782278327842785278627872788278927902791279227932794279527962797279827992800280128022803280428052806280728082809281028112812281328142815281628172818281928202821282228232824282528262827282828292830283128322833283428352836283728382839284028412842284328442845284628472848284928502851285228532854285528562857285828592860286128622863286428652866286728682869287028712872287328742875287628772878287928802881288228832884288528862887288828892890289128922893289428952896289728982899290029012902290329042905290629072908290929102911291229132914291529162917291829192920292129222923292429252926292729282929293029312932293329342935293629372938293929402941294229432944294529462947294829492950295129522953295429552956295729582959296029612962296329642965296629672968296929702971297229732974297529762977297829792980298129822983298429852986298729882989299029912992299329942995299629972998299930003001300230033004300530063007300830093010301130123013301430153016301730183019302030213022302330243025302630273028302930303031303230333034303530363037303830393040304130423043304430453046304730483049305030513052305330543055305630573058305930603061306230633064306530663067306830693070307130723073307430753076307730783079308030813082308330843085308630873088308930903091309230933094309530963097309830993100310131023103310431053106310731083109311031113112311331143115 |
- /* SPDX-License-Identifier: GPL-2.0-or-later */
- /**
- ******************************************************************************
- * @file rstgen_ctrl_macro.h
- * @author StarFive Technology
- * @version V1.0
- * @date 06/25/2020
- * @brief
- ******************************************************************************
- * @copy
- *
- * THE PRESENT SOFTWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS
- * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE
- * TIME. AS A RESULT, STARFIVE SHALL NOT BE HELD LIABLE FOR ANY
- * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING
- * FROM THE CONTENT OF SUCH SOFTWARE AND/OR THE USE MADE BY CUSTOMERS OF THE
- * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.
- *
- * COPYRIGHT 2020 Shanghai StarFive Technology Co., Ltd.
- */
- #ifndef _RSTGEN_MACRO_H_
- #define _RSTGEN_MACRO_H_
- //#define RSTGEN_BASE_ADDR 0x0
- #define rstgen_Software_RESET_assert0_REG_ADDR RSTGEN_BASE_ADDR + 0x0
- #define rstgen_Software_RESET_assert1_REG_ADDR RSTGEN_BASE_ADDR + 0x4
- #define rstgen_Software_RESET_assert2_REG_ADDR RSTGEN_BASE_ADDR + 0x8
- #define rstgen_Software_RESET_assert3_REG_ADDR RSTGEN_BASE_ADDR + 0xC
- #define rstgen_Software_RESET_status0_REG_ADDR RSTGEN_BASE_ADDR + 0x10
- #define rstgen_Software_RESET_status1_REG_ADDR RSTGEN_BASE_ADDR + 0x14
- #define rstgen_Software_RESET_status2_REG_ADDR RSTGEN_BASE_ADDR + 0x18
- #define rstgen_Software_RESET_status3_REG_ADDR RSTGEN_BASE_ADDR + 0x1C
- #define _READ_RESET_STATUS_rstgen_rstn_dom3ahb_bus_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dom3ahb_bus_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x1&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dom3ahb_bus_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x0&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dom7ahb_bus_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 1; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dom7ahb_bus_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dom7ahb_bus_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_u74_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 2; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_u74_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_u74_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_u74_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 3; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_u74_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_u74_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sgdma2p_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 4; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sgdma2p_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sgdma2p_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sgdma2p_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 5; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sgdma2p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sgdma2p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dma2pnoc_aix_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 6; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dma2pnoc_aix_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dma2pnoc_aix_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dla_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 7; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dla_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dla_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dlanoc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 8; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dlanoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dlanoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dla_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 9; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dla_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dla_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_vp6_DReset_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 10; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_vp6_DReset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_vp6_DReset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_vp6_Breset_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 11; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_vp6_Breset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_vp6_Breset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vp6_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 12; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vp6_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vp6_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vdecbrg_main_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 13; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vdecbrg_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vdecbrg_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vdec_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 14; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vdec_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vdec_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vdec_bclk_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 15; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vdec_bclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vdec_bclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vdec_cclk_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 16; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vdec_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vdec_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vdec_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 17; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vdec_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vdec_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_jpeg_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 18; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_jpeg_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_jpeg_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_jpeg_cclk_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 19; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_jpeg_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_jpeg_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_jpeg_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 20; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_jpeg_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_jpeg_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_jpcgc300_main_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 21; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_jpcgc300_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_jpcgc300_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_gc300_2x_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 22; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_gc300_2x_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_gc300_2x_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_gc300_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 23; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_gc300_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_gc300_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_gc300_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 24; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_gc300_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_gc300_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_venc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 25; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_venc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_venc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vencbrg_main_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 26; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vencbrg_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vencbrg_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_venc_bclk_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 27; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_venc_bclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_venc_bclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_venc_cclk_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 28; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_venc_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_venc_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_venc_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 29; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_venc_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_venc_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_ddrphy_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 30; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_ddrphy_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_ddrphy_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_noc_rob_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 31; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_noc_rob_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_noc_rob_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_noc_cog_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_noc_cog_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x1&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_noc_cog_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x0&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_hifi4_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 1; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_hifi4_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_hifi4_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_hifi4noc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 2; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_hifi4noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_hifi4noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_hifi4_DReset_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 3; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_hifi4_DReset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_hifi4_DReset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_hifi4_Breset_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 4; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_hifi4_Breset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_hifi4_Breset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_usb_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 5; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_usb_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_usb_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_usbnoc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 6; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_usbnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_usbnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sgdma1p_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 7; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sgdma1p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sgdma1p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dma1p_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 8; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dma1p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dma1p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_x2c_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 9; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_x2c_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_x2c_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_nne_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 10; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_nne_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_nne_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_nne_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 11; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_nne_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_nne_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_nnenoc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 12; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_nnenoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_nnenoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dlaslv_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 13; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dlaslv_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dlaslv_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dspx2c_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 14; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dspx2c_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dspx2c_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vin_src_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 15; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vin_src_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vin_src_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_ispslv_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 16; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_ispslv_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_ispslv_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vin_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 17; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vin_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vin_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vinnoc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 18; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vinnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vinnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_isp0_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 19; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_isp0_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_isp0_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_isp0noc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 20; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_isp0noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_isp0noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_isp1_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 21; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_isp1_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_isp1_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_isp1noc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 22; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_isp1noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_isp1noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vout_src_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 23; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vout_src_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vout_src_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_disp_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 24; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_disp_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_disp_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dispnoc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 25; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dispnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dispnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sdio0_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 26; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sdio0_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sdio0_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sdio1_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 27; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sdio1_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sdio1_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_gmac_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 28; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_gmac_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_gmac_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi2ahb_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 29; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi2ahb_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi2ahb_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi2ahb_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 30; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi2ahb_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi2ahb_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_ezmaster_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 31; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_ezmaster_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_ezmaster_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_e24_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_e24_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x1&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_e24_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x0&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_qspi_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 1; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_qspi_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_qspi_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_qspi_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 2; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_qspi_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_qspi_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_qspi_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 3; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_qspi_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_qspi_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sec_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 4; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sec_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sec_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_aes_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 5; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_aes_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_aes_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_pka_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 6; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_pka_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_pka_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sha_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 7; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sha_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sha_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_trng_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 8; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_trng_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_trng_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_otp_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 9; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_otp_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_otp_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart0_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 10; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart0_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 11; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart1_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 12; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart1_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 13; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi0_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 14; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi0_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 15; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi1_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 16; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi1_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 17; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c0_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 18; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c0_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 19; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c1_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 20; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c1_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 21; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_gpio_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 22; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_gpio_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_gpio_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart2_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 23; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart2_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 24; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart3_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 25; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart3_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 26; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi2_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 27; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi2_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 28; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi3_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 29; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi3_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 30; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c2_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 31; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c2_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x1&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x0&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c3_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 1; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c3_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 2; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_wdtimer_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 3; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_wdtimer_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_wdtimer_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_wdt_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 4; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_wdt_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_wdt_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer0_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 5; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer0_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer0_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer1_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 6; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer1_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer1_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer2_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 7; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer2_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer2_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer3_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 8; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer3_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer3_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer4_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 9; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer4_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer4_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer5_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 10; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer5_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer5_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer6_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 11; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer6_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer6_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vp6intc_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 12; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vp6intc_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vp6intc_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_pwm_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 13; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_pwm_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_pwm_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_msi_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 14; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_msi_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_msi_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_temp_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 15; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_temp_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_temp_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_temp_sense_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 16; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_temp_sense_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_temp_sense_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_syserr_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 17; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_syserr_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_syserr_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #endif //_RSTGEN_MACRO_H_
|